BR112012028622A2 - configurar agentes de acesso à memória substituta usando instruções para traduzir e armazenar valores de dados - Google Patents

configurar agentes de acesso à memória substituta usando instruções para traduzir e armazenar valores de dados

Info

Publication number
BR112012028622A2
BR112012028622A2 BR112012028622A BR112012028622A BR112012028622A2 BR 112012028622 A2 BR112012028622 A2 BR 112012028622A2 BR 112012028622 A BR112012028622 A BR 112012028622A BR 112012028622 A BR112012028622 A BR 112012028622A BR 112012028622 A2 BR112012028622 A2 BR 112012028622A2
Authority
BR
Brazil
Prior art keywords
memory access
translate
configure
instructions
data values
Prior art date
Application number
BR112012028622A
Other languages
English (en)
Other versions
BR112012028622B1 (pt
Inventor
Andrew Sartorius Thomas
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of BR112012028622A2 publication Critical patent/BR112012028622A2/pt
Publication of BR112012028622B1 publication Critical patent/BR112012028622B1/pt

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/35—Indirect addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Executing Machine-Instructions (AREA)
  • Storage Device Security (AREA)
  • Bus Control (AREA)

Abstract

configurar agentes de acesso à memória substituta usando instruções para traduzir e armazenar valores de dados. configurar um agente de acesso à memória substituta usando uma instrução para traduzir e armazenar um valor de dados é descrito. em uma modalidade, a instrução é recebida, que inclui um primeiro operando que específica um valor de dados a ser traduzido e um segundo operando que específica um endereço virtual associado a um local de um registrador de agente de acesso à memória substituta no qual armazenar o valor de dados. o valor de dados pode ser traduzidos para um primeiro endereço físico. o endereço virtual pode ser traduzido para um segundo endereço físico. o primeiro endereço físico é armazenado no registrador de agente de acesso à memória substituta com base no segundo endereço físico.
BR112012028622-6A 2010-05-11 2011-04-27 Configuração de agentes de acesso à memória substituta usando instruções para traduzir e armazenar valores de dados BR112012028622B1 (pt)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/777,324 US8924685B2 (en) 2010-05-11 2010-05-11 Configuring surrogate memory accessing agents using non-priviledged processes
US12/777,324 2010-05-11
PCT/US2011/034095 WO2011142967A1 (en) 2010-05-11 2011-04-27 Configuring surrogate memory accessing agents using instructions for translating and storing data values

Publications (2)

Publication Number Publication Date
BR112012028622A2 true BR112012028622A2 (pt) 2018-05-15
BR112012028622B1 BR112012028622B1 (pt) 2020-10-13

Family

ID=44121064

Family Applications (1)

Application Number Title Priority Date Filing Date
BR112012028622-6A BR112012028622B1 (pt) 2010-05-11 2011-04-27 Configuração de agentes de acesso à memória substituta usando instruções para traduzir e armazenar valores de dados

Country Status (8)

Country Link
US (1) US8924685B2 (pt)
EP (1) EP2569695B1 (pt)
JP (2) JP5685643B2 (pt)
KR (1) KR101429969B1 (pt)
CN (2) CN104598398B (pt)
BR (1) BR112012028622B1 (pt)
TW (1) TWI448893B (pt)
WO (1) WO2011142967A1 (pt)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9542333B2 (en) * 2014-12-04 2017-01-10 Qualcomm Incorporated Systems and methods for providing improved latency in a non-uniform memory architecture
US20160246712A1 (en) * 2015-02-25 2016-08-25 HGST Netherlands B.V. Indirection data structures implemented as reconfigurable hardware
US10725689B2 (en) * 2015-08-31 2020-07-28 Hewlett Packard Enterprise Development Lp Physical memory region backup of a volatile memory to a non-volatile memory
CN114385529A (zh) * 2020-10-16 2022-04-22 瑞昱半导体股份有限公司 直接记忆体存取控制器、使用其之电子装置以及操作其的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05216809A (ja) 1992-02-06 1993-08-27 Nec Corp Ｄｍａ転送方式
JP3219826B2 (ja) * 1992-02-21 2001-10-15 日本電気株式会社 情報処理装置
JPH05250260A (ja) * 1992-03-04 1993-09-28 Toshiba Corp 物理アドレス読出し機能を持つ仮想記憶制御方式の情報処理装置
US5765022A (en) * 1995-09-29 1998-06-09 International Business Machines Corporation System for transferring data from a source device to a target device in which the address of data movement engine is determined
US6470437B1 (en) * 1999-12-17 2002-10-22 Hewlett-Packard Company Updating and invalidating store data and removing stale cache lines in a prevalidated tag cache design
US6681346B2 (en) * 2000-05-11 2004-01-20 Goodrich Corporation Digital processing system including a DMA controller operating in the virtual address domain and a method for operating the same
US6662289B1 (en) * 2001-05-15 2003-12-09 Hewlett-Packard Development Company, Lp. Method and apparatus for direct conveyance of physical addresses from user level code to peripheral devices in virtual memory systems
US7200691B2 (en) * 2003-12-22 2007-04-03 National Instruments Corp. System and method for efficient DMA transfer and buffering of captured data events from a nondeterministic data bus
EP1619589B1 (fr) * 2004-07-23 2007-12-26 Stmicroelectronics SA Procédé de programmation d'un contrôleur de DMA dans un système sur puce et système sur puce associé
CN100377117C (zh) 2005-07-14 2008-03-26 中国科学院计算技术研究所 用于虚实地址变换及读写高速缓冲存储器的方法及装置
JP2007087177A (ja) 2005-09-22 2007-04-05 Canon Inc 情報処理装置
JP2008102850A (ja) * 2006-10-20 2008-05-01 Toshiba Corp 情報処理装置及び情報処理方法
US7827383B2 (en) * 2007-03-09 2010-11-02 Oracle America, Inc. Efficient on-chip accelerator interfaces to reduce software overhead
CN101556565B (zh) 2009-01-22 2010-09-29 杭州中天微系统有限公司 嵌入式处理器的片上高性能dma
US8166276B2 (en) * 2009-02-27 2012-04-24 Advanced Micro Devices, Inc. Translate and verify instruction for a processor

Also Published As

Publication number Publication date
US8924685B2 (en) 2014-12-30
BR112012028622B1 (pt) 2020-10-13
CN102884506B (zh) 2015-04-15
JP5685643B2 (ja) 2015-03-18
CN104598398B (zh) 2017-10-31
CN104598398A (zh) 2015-05-06
WO2011142967A1 (en) 2011-11-17
JP2015043235A (ja) 2015-03-05
EP2569695A1 (en) 2013-03-20
CN102884506A (zh) 2013-01-16
KR20130018323A (ko) 2013-02-20
EP2569695B1 (en) 2017-10-25
KR101429969B1 (ko) 2014-08-14
US20110283083A1 (en) 2011-11-17
TW201209583A (en) 2012-03-01
JP2013530452A (ja) 2013-07-25
TWI448893B (zh) 2014-08-11

Similar Documents

Publication Publication Date Title
GB2511957A (en) Processor with kernel mode access to user space virtual addresses
BR112017010225A2 (pt) complexidade de localização de ativos e recursos de língua arbitrários
BR112015030158A2 (pt) preempção de armazenamento temporário de comando intermediário para cargas de trabalho gráficas
BR112013006483A2 (pt) programação de aplicação em plataformas heterogêneas de computação de múltiplos processadores
BR112015001988A2 (pt) múltiplos conjuntos de campos de atributo dentro de uma única entrada de tabela de página
JP2014535095A5 (pt)
BR112016007205A2 (pt) sistemas e métodos para mapeamento dinâmico quanto à localidade e equilíbrio
EP2660752A3 (en) Memory protection circuit, processing unit, and memory protection method
GB2520856A (en) Enabling Virtualization of a processor resource
BR112015020526A2 (pt) métodos de descoberta, configuração e alavancagem de relações nas redes de internet de coisas (iot)
BR112018072407A2 (pt) estrutura de dados comum em máquina de aprendizagem.
GB201122094D0 (en) Providing state storage in a processor for system management mode
BR112015023413A2 (pt) verificação de localização de múltiplos fatores
BR112016004183A8 (pt) método para virtualização de função de rede móvel e computador
CL2014002347A1 (es) Ordenador para determinar probabilidad de suceso asociado con cancer de prostata, que comprende una interfaz, y al menos un procesador programado para evaluar un modelo de regresion logistica, que comprende determinar terminos de la curva de interpolacion segmentaria cubica para tpsa, determinar los terminos de la curva de interpolacion segmentaria cubica para fpsa, determinar un primer valor para tpsa, determinar un segundo valor para fpsa; metodo; medio de almacenamiento; dispositivo
BRPI0906426A2 (pt) tradução de endereço dinâmico com gerenciamento de quadro
BR112013006488A2 (pt) técnicas de comunicação entre processadores em uma plataforma de computação com múltiplos processadores.
BR112012028622A2 (pt) configurar agentes de acesso à memória substituta usando instruções para traduzir e armazenar valores de dados
GB2510762A (en) A method and device to distribute code and data stores between volatile memory and non-volatile memory
BRPI0916213A8 (pt) compartilhamento de informações quanto à localização em um ambiente de computação em rede
BR112015029955A2 (pt) carga de largura parcial dependente de modo para pro-cessadores registradores mais amplos, métodos e siste-mas
GB2526485A (en) Instruction for performing pseudorandom number seed operation
BR112017010956A2 (pt) método e aparelho para carregamento e armazenamento de índice de vetor
BR112015030066A2 (pt) processadores, métodos e sistemas para acessar um conjunto de registradores como uma pluralidade de registradores menores ou como um registrador maior combinado
BR112014027816A2 (pt) dispositivo de computação configurado para computar uma função de uma ou mais entradas, método de construção de uma tabela de pesquisa para um operador que mapeia sequências de bits de um tamanho de bit de entrada (k1) em sequências de bits de um tamanho de bit de saída (k2), compilador para compilar um primeiro programa de computador escrito em um primeira linguagem de programação de computador em um segundo programa de computador, método para computar uma função de uma ou mais entradas, as entradas tendo um tamanho de bit de entrada (k),e programa de computador

Legal Events

Date Code Title Description
B06F Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette]
B06U Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 27/04/2011, OBSERVADAS AS CONDICOES LEGAIS.