BR112012020492B1 - método para fabricação de um pacote eletrônico - Google Patents

método para fabricação de um pacote eletrônico Download PDF

Info

Publication number
BR112012020492B1
BR112012020492B1 BR112012020492A BR112012020492A BR112012020492B1 BR 112012020492 B1 BR112012020492 B1 BR 112012020492B1 BR 112012020492 A BR112012020492 A BR 112012020492A BR 112012020492 A BR112012020492 A BR 112012020492A BR 112012020492 B1 BR112012020492 B1 BR 112012020492B1
Authority
BR
Brazil
Prior art keywords
island
chip
contact
fact
conductive material
Prior art date
Application number
BR112012020492A
Other languages
English (en)
Inventor
Dubois Béatrice
Fidalgo Jean-Christophe
Dossetto Lucile
Original Assignee
Gemalto Sa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemalto Sa filed Critical Gemalto Sa
Publication of BR112012020492B1 publication Critical patent/BR112012020492B1/pt

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

método para fabricação de um pacote eletrônico. a invenção refere-se a método e sistemas para fabricação de pacotes ou módulos compreendendo um ou mais elementos eletrônicos. tais métodos e sistemas são particularmente eficazes e adaptáveis porque os referidos métodos e sistemas empregam técnicas que envolvem principalmente pulverização de materiais isolantes ou condutores.

Description

"MÉTODO PARA FABRICAÇÃO DE UM PACOTE ELETRÔNICO".
[0001] A presente invenção refere-se a um sistema e a um método para fabricação de um pacote eletrônico, incluindo um chip e/ou um componente eletrônico, bem como o pacote produzido.
[0002] Esses pacotes podem ser encontrados, por exemplo, como módulos para cartões de chip, como fatores de forma, como pequenos itens eletrônicos dos formatos micro-SD (Secure Digital), Micro-SIM (Subscriber Identity Module) ou Plug-in SIM, Mini UICC (Universal Integrated Circuit Card). Além disso, também se pode encontrar toda uma série de pacotes que permitem a montagem em superfície de componentes (CMS ou SMD), bem como pacotes do tipo BGA (Bali Grid Array), incluindo esferas de conexão.
[0003] A invenção, mais particularmente, mas não restritivamente, refere-se à fabricação de objetos eletrônicos portáteis seguros que podem ser aplicados no campo da saúde, bancário, telecomunicações ou verificações de identidade.
[0004] As técnicas conhecidas para a fabricação desses objetos requerem um método às vezes lento, complexo e pouco adaptável.
[0005] Por exemplo, para fabricar um módulo para um cartão com chip, são necessárias etapas, entre as quais: definição de um conector de circuito impresso especifico; corte mecânico do referido circuito impresso ou gravação química a fim de definir uma forma de contato; - corte em um dielétrico a fim gerar furos de conexão; - laminação do dielétrico no circuito impresso; - metalização das almofadas de contato; - colagem de um ou mais chips tendo espessuras variáveis; - cabeamento, usando fios para conectar os referidos chips uns aos outros e ligando os pontos de contato; - revestimento com uma resina protetora, etc.
[0006] Além disso, para fabricar esse objeto eletrônico, o módulo deve ser reportado em uma cavidade proporcionada em um corpo feito de material plástico, por exemplo. Portanto, é necessário providenciar a criação de um corpo simultaneamente com a criação de um módulo e, em seguida, reportar o módulo no referido corpo, etc., mesmo para objetos de pequeno porte.
[0007] Todas essas técnicas requerem ferramentas dedicadas que devem ser adaptadas a um módulo ou pacote particular. A fim de manter uma taxa de produção aceitável, as máquinas exigem uma grande precisão e, assim, são muito caras. Por exemplo, uma operação de cabeamento é particularmente difícil: de alguns fios para produtos comuns até quase cem fios para produtos complexos, geralmente feitos de ouro ou alumínio, às vezes são necessários para a fabricação de um módulo. Da mesma forma, uma operação de colagem pode ser delicada, mais particularmente se uma pluralidade de componentes ou chip(s) distintos são necessários para a fabricação de um módulo. Uma colagem homogênea de chips tendo espessuras variáveis ou componentes eletrônicos - como capacitâncias, por exemplo - pode ser complexa para evitar a formação de bolhas de ar, presas sob alguns chips, o que enfraqueceria o módulo. O tempo necessário para a fabricação destes, desse modo, poderia ser penalizado e afetar o custo total de fabricação de um pacote.
[0008] A invenção permite sanar todas as desvantagens mencionadas usando soluções conhecidas. Mais particularmente, permite usar um mínimo de equipamentos e elementos para construir um pacote. A invenção torna possível manter um elevado nível de requisitos no que diz respeito à proteção de chips e elementos eletrônicos. A invenção também simplifica a etapa de conexão e elimina toda uma série de operações dispendiosas que poderiam afetar o tempo de produção.
[0009] A invenção torna possível implementar um método de fabricação confiável, rápido e adaptável. A invenção permite ainda a execução direta de um fator de forma em apenas uma série de operações.
[0010] Com essa finalidade, é proporcionado um método para a fabricação de um pacote eletrônico que inclui um chip ou um componente eletrônico, cuja face é ativa e pelo menos um contato ou almofada de contato, com o referido método incluindo: - uma etapa de deposição do chip, com a face ativa voltada para baixo sobre um suporte adesivo; - uma etapa de moldagem de uma resina para revestir o chip no seu suporte adesivo, com o conjunto de chip e resina formando uma ilha; - uma etapa de giro da referida ilha de modo que o seu chip tenha a face ativa exposta; - uma etapa de aplicação de um material condutor na ilha virada, para materialização de um elemento de circuito ou um espaço de contato; caracterizado pelo fato de o suporte ser um suporte adesivo estirado e o material é aplicado diretamente por meio de pulverização de material, jato de tinta ou serigrafia pelo menos no contato ou na almofada de contato e na ilha.
[0011] De acordo com uma concretização preferida, uma ilha pode incluir uma pluralidade de chips e/ou componentes eletrônicos. A etapa de aplicação de um material condutor ainda consiste na interligação dos referidos chips e/ou componentes eletrônicos.
[0012] A invenção proporciona que esse método pode incluir uma etapa - precedendo a etapa de aplicação de um material condutor - de aplicação de uma camada isolante sobre a ilha virada, com exceção de uma ou mais almofadas de contato de um chip da ilha.
[0013] Em uma solução alternativa, o método pode incluir uma etapa - precedendo a etapa de aplicação de um material condutor - de eliminação de uma parte de uma camada isolante em pelo menos uma almofada de contato de um chip da ilha, sendo a referida camada isolante previamente transferida do suporte de adesivo na ilha durante as etapas de deposição do chip e de moldagem da resina.
[0014] Seja qual for a concretização, um método de acordo com a invenção pode incluir uma etapa - seguindo a etapa de aplicação de um material condutor - de aplicação de um material condutor - para aplicação de uma camada isolante sobre a ilha virada, exceto para uma almofada de contato da ilha ou mesmo uma etapa de corte da ilha para adaptar as suas dimensões.
[0015] A invenção também proporciona um sistema para a fabricação de um pacote eletrônico - incluindo um chip, cuja face é ativa -, com o referido sistema incluindo: - meios para depositar o chip, com a face ativa voltada para baixo sobre um suporte de adesivo estirado; - meios para moldar uma resina para revestir o chip no seu suporte adesivo, com o conjunto de chip e resina formando uma ilha; - meios para girar a referida ilha de modo que o seu chip tenha a sua face ativa voltada para cima; - meios para aplicar um material condutor na ilha girada, para materializar um espaço de contato que conecta uma almofada de contato do chip ao exterior.
[0016] Um sistema também pode ser proporcionado para incluir: - meios para aplicar uma camada isolante sobre a totalidade ou parte da ilha girada; - meios para cortar a ilha; - ou mesmo meios de controle para implementar um método de acordo com a invenção.
[0017] De forma similar, a invenção refere-se a um pacote eletrônico que inclui pelo menos um chip ou um componente eletrônico, cuja face é ativa com pelo menos um contato ou almofada de contato, incluindo: - a moldagem S2 de uma resina que reveste o chip e que forma uma ilha, com o seu chip tendo a sua face ativa exposta; - um material condutor na ilha para materializar um elemento de circuito ou um espaço de contato.
[0018] O pacote é caracterizado pelo fato de o material ser aplicado diretamente por meio de pulverização de material, jato de tinta ou serigrafia pelo menos no contato e/ou na almofada de contato e na ilha, de modo a formar pelo menos um elemento do circuito elétrico ou um espaço de contato.
[0019] De preferência, os chips têm dimensões diferentes (altura, espessura e/ou largura e/ou comprimento) e/ou diferentes tipos (por exemplo, o chip de contato elétrico ISO 7816 e o chip de radiofrequência).
[0020] De preferência, os chips têm diferentes espessuras entre si, com a espessura sendo definida entre a face ativa e a sua face traseira oposta.
[0021] De preferência, os chips têm as suas faces ativas substancialmente no mesmo nível no bloco, entre si, enquanto as suas faces traseiras não estão no mesmo nível no bloco.
[0022] De preferência, o pacote inclui um chip descoberto revestido com um material e conectado a qualquer componente (um chip ou um componente, que além disso já está embalado ou revestido) e acondicionado ainda no mesmo material acima mencionado. O método tem, assim, a vantagem de conectar componentes com diferentes formas e mostrados em diferentes estágios de acabamento ou revestimento (já, parcialmente ou não revestidos).
[0023] Outras particularidades e vantagens da invenção aparecerão ao ler a descrição exemplificativa a seguir e referindo-se aos desenhos anexos, em que: - as Figuras 1 e 2 ilustram um método para a fabricação de um pacote eletrônico de acordo com a invenção; - as Figuras 3a e 3b ilustram uma solução alternativa proporcionada pela invenção para a aplicação de uma primeira camada isolante sobre uma ilha.
[0024] As Figuras 1 e 2 ilustram um sistema e um método para fabricar um pacote eletrônico de acordo com a invenção.
[0025] Assim, de acordo com a Figura 1, partindo de uma pastilha de silício serrada 1W, incluindo uma pluralidade de chips que foi submetida a uma preparação que permite obter uma camada condutora inerte na superfície das almofadas de conexão, uma primeira etapa S1 - de um método de acordo com a invenção - consiste em depositar um chip 1 (fornecido pela pastilha) sobre um suporte de adesivo 2 - tal como uma fita adesiva. O suporte 2 é, de preferência, estirado para mover o chip - como mostrado pela seta D. O chip 1 é depositado sobre o suporte de adesivo 2, sendo a face ativa do chip virada para baixo. Assim, a referida face ativa está diretamente em contato com o suporte de adesivo 2. Para ilustrar uma face ativa, a Figura 1 descreve um chip 1 incluindo duas almofadas de contato visíveis 1a que existem na referida face ativa.
[0026] Além de uma primeira função consistindo em transportar um chip, o adesivo do suporte 2 permite segurá-lo durante as primeiras etapas do método de fabricação. De acordo com uma concretização preferida, o suporte de adesivo 2 é uma fita adesiva, cuja largura é de 35 ou 70 milímetros para ser compatível com muitas peças do equipamento utilizado, de acordo com o estado da técnica, na indústria de cartões de chip.
[0027] Além disso, a invenção proporciona a fabricação de pacotes ou módulos, respectivamente, incluindo um ou mais chip(s) por pacote ou módulo. Esse dispositivo também pode incluir um componente eletrônico, como uma capacitância, por exemplo, ou um ressonador. A fim de simplificar a divulgação da invenção, uma primeira concretização será descrita em primeiro lugar em relação às Figuras 1 e 2, para as quais um pacote inclui apenas um chip 1. Outras aplicações exemplificativas serão descritas abaixo.
[0028] De acordo com o primeiro exemplo, um chip 1, depositado durante a etapa S1, é movido com o suporte de adesivo 2 para alcançar a proximidade dos meios 20 proporcionados para moldar uma resina 3 em torno do referido chip 1. A segunda etapa S2 do método pode, assim, consistir em uma transferência de moldagem de uma resina 3 aplicada em torno e sobre a face não ativa do chip. Após o endurecimento, essa resina 3 fornece proteção ao chip. Pode também ser um suporte, ou diretamente o corpo de um objeto eletrônico, como, por exemplo, um cartão mini-UICC. Neste caso, a espessura da resina 3 é calculada para satisfazer os critérios dimensionais do referido objeto.
[0029] Com referência à Figura 1, a invenção proporciona uma solução alternativa para a qual uma resina 3 é aplicada S2 não só sobre um chip, mas também sobre uma pluralidade de chips. Assim, obtém-se um conjunto "resina 3 mais chips 1", que compõe a chamada "ilha". Deve-se observar no seguinte que não só um único pacote, mas um conjunto de pacotes produzidos pelo mesmo lote, pode ser obtido após a conclusão do método de fabricação - graças a uma divisão da referida ilha. A forma da ilha pode assim ser adaptada à configuração selecionada.
[0030] A moldagem aplicada na face não ativa do chip enquanto que é colocada sobre o suporte 2 é particularmente vantajosa: o referido chip não está fragilizado. Além disso, veja supra, essa técnica de moldagem permite posicionar as ilhas, as faces ativas dos chips, que estão niveladas e no mesmo nível com a superfície superior da resina 3 que forma a ilha, depois de ter girado a ilha para expor a face ativa para cima.
[0031] A etapa S3 de um método de acordo com a invenção consiste, assim, em girar uma ilha transportada pelo suporte de adesivo 2 de modo que a referida ilha possa expor as faces ativas dos chips. A invenção fornece várias técnicas para girar a ilha. Uma concretização preferida consiste, em S3, no uso de um segundo suporte de adesivo estirado 30, cujas propriedades adesivas estão acima das do suporte 2. Esse suporte 30 - tal como, por exemplo, uma fita com uma largura que pode ser comparada com a fita 2 da Figura 1 - é aplicado na parte traseira de uma ilha movida pelo suporte 2. O contato do suporte 30 com a ilha, resulta na separação deste último do suporte 2 e, portanto, no giro da ilha, uma vez que este último é agora transportado, no suporte 30, com as faces ativas dos chips sendo expostas. Como uma solução alternativa, a invenção proporciona que a etapa de giro S3 possa consistir no uso de uma ferramenta de aperto para manipular com uma ilha movida sobre o suporte de adesivo 2, separá-la deste último, virá-la de cabeça para baixo e colocá-la com as faces ativas dos chips sendo expostas sobre um suporte 30, como uma fita adesiva ou um suporte celular ou qualquer outro tipo de suporte capaz de mover a ilha assim girada. Qualquer outra técnica para girar uma ilha também pode ser implementada, de acordo com a invenção.
[0032] A invenção proporciona que o suporte 2 possa ser fornecido como uma fita do tipo consumível: é usado apenas para uma passagem. Como uma solução alternativa, a invenção proporciona que essa fita possa ser desenrolada no início do método e rebobinada no final da etapa S3 de modo que a fita possa ser usada uma segunda vez. Uma fita contínua também pode ser utilizada no caso de suas propriedades adesivas serem suficientes para fornecer as funções de retenção e transporte.
[0033] A Figura 2 ilustra as etapas seguindo as etapas S1, S2 e S3.
[0034] A invenção proporciona assim que uma ilha 10 seja transportada sobre um suporte 30 ao longo de uma direção D. Durante a etapa S4, essa ilha é mostrada nas proximidades dos meios 41 para aplicar uma camada de material isolante 4 na ilha 10. De preferência, essa camada não cobre totalmente a superfície da ilha 10 para deixar pelo menos uma almofada de contato 1a de um chip descoberto com a referida camada isolante. Assim, é possível, por exemplo, tornar inoperante uma almofada de contato que é usada, essencialmente, para fazer testes elétricos a montante do método de fabricação de acordo com a invenção. Por exemplo, os meios 41 podem consistir em uma cabeça de impressão usando uma tinta isolante. Como uma solução alternativa, os meios 41 são capazes de proporcionar um jato de um material isolante sobre a referida ilha. Para que o material depositado 4 endureça, uma luz ultravioleta ou um diodo 42 podem ser usados para irradiar o material 4, se o último for sensível a UV, por exemplo. No entanto, qualquer outra técnica adaptada ao material isolante poderia ser implementada durante S4 para fixar a camada 4. A invenção proporciona que esta etapa pode ser opcional. Assim, pode-se imaginar que a face ativa de um chip foi previamente tratada. A invenção também proporciona que a etapa S4 pode ser precedida por uma etapa (não mostrada na Figura 2) para deposição, na face ativa de um chip 1 e/ou sobre a resina 3, um primer a fim de favorecer a aderência dos materiais a serem depositados.
[0035] A próxima etapa S5 consiste em depositar um material condutor 5 principalmente para compor um espaço de contato ligado a uma almofada de contato 1a. Para este fim, uma ilha é posicionada, através do suporte 30, na proximidade dos meios 51 de modo a pulverizar o referido material condutor 5. Se necessário, esta etapa pode consistir na repetição de várias etapas de deposição do referido material 5, dependendo da espessura e/ou do padrão exigidos. De acordo com uma concretização preferida, o meio 51 é uma cabeça de impressão - controlada por um sistema digital ou piezoelétrico - capaz de imprimir uma tinta condutora como o material 5. Esta concretização é particularmente vantajosa, uma vez que pode ser facilmente adaptada à disposição das almofadas de chips. Outras técnicas de impressão digital podem ser usadas para depositar tintas condutoras, como, por exemplo, a pulverização de tinta. Opcionalmente, o meio 51 está associado aos meios 52 para que o material condutor depositado venha a aderir e facilitar a sua condutividade. Os meios 52 podem, assim, implementar pressão e/ou aquecimento para obter a coalescência de nanopartículas contidas em uma tinta condutora 5.
[0036] As almofadas de contato e/ou os elementos do circuito elétrico podem incluir ou ser compostos de nanopartículas.
[0037] Como uma solução alternativa, os meios 52 podem facilitar o escape de um solvente favorecendo o jato de tinta ou um material condutor 5 por aquecimento, por exemplo, de uma ilha ou por pulsação de ar quente sobre o mesmo. A invenção prevê a utilização de qualquer meio adaptado para consertar o material condutor 5 e favorecer a condutividade.
[0038] A Figura 2 ilustra uma etapa subsequente e opcional S6 que permite depositar uma segunda camada do material isolante 6. Com esta finalidade, a ilha está posicionada nas proximidades de meios semelhantes ou idênticos aos meios 41 e 42 descritos ao se referir à etapa S4 do método. Esse passo permite isolar faixas de conexão fornecidas com o material condutor 5, que não deve ser exposto. Assim, é possível expor apenas os espaços de contato, nivelados com a superfície da ilha, respectivamente, ligados às almofadas 1a do chip 1. De modo semelhante e em geral, o material isolante colocado sobre as ilhas pode ser composto ou incluir nanopartículas isolantes.
[0039] A invenção proporciona que uma etapa opcional S7 pode ser implementada para cortar uma ilha. A Figura 2 mostra uma concretização em que a ilha está posicionada nas proximidades dos lasers 71. Usando um feixe de laser, a ilha 10 é cortada com precisão de acordo com as dimensões requeridas. Como uma solução alternativa, quando - como ilustrado na Figura 2 - uma ilha inclui uma pluralidade de chips, a etapa S7 torna possível a personalização de várias sub-ilhas 10a, 10b, 10c, da ilha 10. A produção de uma montagem de módulos ou pacotes pode, assim, ser fatorizada para otimizar o tempo de fabricação e separar os referidos módulos ou pacotes após a conclusão do processo. Outras técnicas de corte podem ser usadas: jato de água, usinagem mecânica, serra diamantada, etc.
[0040] A invenção proporciona, de preferência que as tintas podem ser utilizadas para isolar, camadas condutoras ou para o primer. A utilização de cabeças de impressão com digital ou os controles piezoelétricos oferece, portanto, uma implementação muito flexível e uma adaptação muito fácil.
Os meios 42, 52, 62 são adaptados ao tipo de tinta utilizada: luz ou diodo infravermelho, ultravioleta, ar quente pulsado, micro-ondas, forno, etc.
[0041] Como uma solução alternativa, a invenção proporciona que as técnicas de impressão, tais como serigrafia, impressão de Tampo ou qualquer outra técnica de impressão pode ser utilizada para complementar ou substituir uma tinta ou uma impressão por jato de material.
[0042] A implementação de um método e um sistema como descrito ao se referir às Figuras 1 e 2 possibilita também produzir módulos ou pacotes, incluindo vários chips eletrônicos e/ou componentes - como capacitâncias, ressonadores, etc.
[0043] Ao fabricar tais pacotes, implementar métodos de fabricação rápidos, adaptáveis e confiáveis, usando técnicas conhecidas, é difícil e caro. Por exemplo, conectar chips um ao outro usando fios de ouro ou chips de colagem, as dimensões (mais particularmente a espessura) variam, para evitar todos os riscos de curto-circuitos, etc., é, por exemplo, complicado.
[0044] A invenção elimina todas as desvantagens acima e fornece um processo rápido, confiável e adaptável. Com referência às Figuras 1 e 2, a etapa S1 pode, assim, consistir em depositar, no suporte de adesivo 2, um conjunto de chips e/ou componentes necessários para a fabricação de um pacote. O adesivo no suporte 2 torna possível cumprir o layout dos vários elementos eletrônicos. A etapa S1 também pode permitir depositar uma pluralidade de conjuntos de componentes para fatorizar a fabricação de diversos pacotes.
[0045] Uma etapa S2 permite moldar, na mesma ilha, todo o conjunto de elementos eletrônicos - ou mesmo uma pluralidade de montagens. Durante a etapa de giro S3 de uma ilha, as faces ativas dos chips e/ou componentes eletrônicos estão todas niveladas e no mesmo nível que a superfície superior da resina. Os riscos inerentes a um alinhamento imperfeito ou defeituoso dos chips, na presença de bolhas de ar presas (etc.) são assim eliminados. Graças à invenção, uma ilha é perfeitamente rígida e facilmente reproduzível. A etapa S5 de um método de acordo com a invenção permite ainda materializar espaços de contato, para fornecer todas as conexões entre os elementos eletrônicos: mais fios de ouro, menos desperdícios de conexões com fio que falham, etc. As etapas de deposição de camadas isolantes ou condutoras podem ser repetidas, se necessário, para executar um layout complexo. As etapas S5 e S6 podem assim ser repetidas enquanto necessário para obter o cruzamento das faixas condutoras, por exemplo. De acordo com a invenção, pode ser implementada uma etapa para gerar uma antena conectada a um ou mais elementos eletrônicos, usando técnicas como as descritas acima.
[0046] Uma etapa do tipo S7 possibilita a personalização dos módulos ou pacotes assim fabricados. Pode tornar possível refinar o corte desse módulo ou pacote, de acordo com critérios estritos e padronizados.
[0047] A invenção proporciona uma solução alternativa tal como mostrado, ao referir-se às Figuras 3a e 3b.
[0048] Essa técnica é uma solução alternativa à etapa S4 descrita ao se referir à Figura 4. Assim, em lugar de depositar uma tinta isolante 4, a Figura 3a descreve um suporte de adesivo 2 incluindo uma camada fina de um material isolante 2a. Durante as etapas que visam depositar S1 um chip ou moldar S2 a resina 3, o material isolante 2a é assim aplicado na ilha.
[0049] Durante a etapa de giro S3, uma ilha é removida do suporte 2, mas a camada 2a permanece, como mostrado na Figura 3b. É, assim, transferido do suporte de adesivo 2 para a ilha 10. De modo a manter uma (ou mais) almofada(s) de contato 1a não revestida com o material 2a, a invenção proporciona que uma porção da referida camada isolante 2a possa ser eliminada usando várias técnicas (laser, calor, UV, etc.). A Figura 3b mostra, assim, uma ilha 10, cujas almofadas de contato 1a dos chips são assim liberadas.
[0050] Essa ilha depositada sobre um suporte 30 pode ser subsequentemente tratada de acordo com as etapas S5 a S7, conforme descrito anteriormente ao se referir à Figura 2.
[0051] De acordo com outra solução alternativa, a invenção proporciona a preservação integral da película 2, tal como é aplicada nas ilhas e para perfuração através das almofadas, de modo a ter uma grande camada protetora acima dos chips ou dos componentes.
[0052] A invenção também proporciona, para facilitar a etapa S3 de moldar a resina 3, usar um molde, cujas paredes em contato com o suporte de adesivo 2 serão tratadas (por exemplo, com uma base de Teflon) para reduzir a adesão deste último ao suporte 2. Como uma solução alternativa, o suporte de adesivo 2 pode não ter material adesivo sobre fitas externas, de modo que o molde não pode entrar em contato com o referido material adesivo.
[0053] A invenção foi descrita e ilustrada no campo da fabricação de módulos ou pacotes eletrônicos, utilizados na indústria de cartões de chip. A invenção não se limita a este único aplicativo exemplificativo, mas também pode ser aplicada a outros campos e tecnologias.
[0054] A invenção refere-se, de um modo geral, a um método para a fabricação de um pacote eletrônico 10a, 10b, 10c, incluindo um chip 1, cuja face ativa inclui pelo menos uma almofada de contato 1a, com o referido método incluindo as seguintes etapas: - fixação S1 de um chip 1 em um suporte 2, sendo a sua face ativa orientada para o suporte; - sobremoldagem S2 de um material 3 no chip 1 para revestir o chip no seu suporte 2, com o conjunto de chip e resina formando uma ilha ou um bloco eletrônico 10; - giro S3 da referida ilha ou bloco de modo que o chip 1 tenha a sua face ativo exposta para fora; - aplicação S5 de um material condutor 5 sobre pelo menos uma almofada de contato 1a do chip de modo a formar pelo menos um elemento de um circuito elétrico.
[0055] O suporte não é estirado necessariamente, ele pode ser fornecido como uma placa. Os chips podem ser fixados no suporte por qualquer meio: cola, ou meios de fixação mecânicos ou físicos.
[0056] Se necessário, o suporte adesivo pode ser eliminado, com os chips sendo então posicionados em um suporte ou bandeja de sobremoldagem.
REIVINDICAÇÕES

Claims (15)

1. Método para a fabricação de um pacote eletrônico (10a, 10b, 10c), incluindo um chip (1) ou um componente eletrônico, uma face da qual é ativa e tem pelo menos um contato ou almofada de contato, com o referido método incluindo: - uma etapa (Sl) para depositar o chip (1), com a face ativa virada para baixo sobre um suporte adesivo; - uma etapa de moldagem (S2) de uma resina (3) para revestir o chip (1) sobre o suporte adesivo (2) do mesmo, com o conjunto de chip ou componente eletrônico e resina formando uma ilha (10); - uma etapa de giro (S3) da referida ilha, de modo que o seu chip (1) ou componente eletrônico tenha exposto pelo menos um contato ou almofada de contato da sua face ativa; - uma etapa de aplicação (S5) de um material condutor (5) para a ilha girada (10), o referido material condutor (5) formando um elemento de circuito ou um espaço de contato; caraterizado pelo fato de o suporte adesivo é um suporte adesivo estirado (2) e em que o material é diretamente aplicado por pulverização material, jato de tinta ou serigrafia, pelo menos no contato ou na almofada de contato e na ilha.
2. Método, de acordo com a reivindicação 1, caraterizado pelo fato de que a ilha (10) inclui uma pluralidade de chips (1) e / ou componentes eletrônicos e em que a etapa (S5) de aplicação de um material condutor (5) consiste ainda na interligação dos referidos e / ou componentes eletrônicos.
3. Método, de acordo com a reivindicação 1 ou 2, caraterizado pelo fato de que inclui uma etapa (S4) - que precede a etapa (S5) de aplicação de um material condutor (5) - de aplicar uma camada isolante à ilha virada (10), exceto para uma ou mais almofadas de contato (1a) de um chip (1) da ilha.
4. Método, de acordo com a reivindicação 1 ou 2, caraterizado pelo fato de que inclui uma etapa - que precede a etapa (S5) de aplicação de um material condutor (5) - de eliminar uma parte de uma camada isolante , em pelo menos uma almofada de contato (la) de um chip da ilha (10), com a referida camada isolante sendo transferida, de antemão, a partir do suporte adesivo (2) para a ilha durante as etapas de depósito (Sl) do chip e de moldagem (S2) da resina (3).
5. Método, de acordo com a reivindicação 1 ou 2, caraterizado pelo fato de que inclui uma etapa - que precede a etapa (S5) de aplicação de um material condutor (5) - de eliminar uma parte do suporte adesivo estirado (2) -formando uma camada de isolamento sobre, pelo menos, uma almofada de contato (la) de um chip da ilha (10), com o dito suporte adesivo (2) que permanece aplicado sobre a ilha após a conclusão das etapas de depósito (Sl) do chip e de moldagem (S2) da resina (3).
6. Método, de acordo com a reivindicação 1 ou 2, caraterizado pelo fato de que inclui uma etapa (S6) - após a etapa (S5) de aplicação de um material condutor (5) - de aplicar uma camada isolante (6) para a ilha girada (10), exceto para pelo menos um espaço de contato da ilha.
7. Método, de acordo com a reivindicação 1 ou 2, caraterizado pelo fato de que inclui uma etapa - após a etapa (S4) de aplicação de uma primeira camada isolante (2a, 4) -de aplicação, para a ilha girada, de um material condutor para formar uma antena ligada a pelo menos um espaço de contato da ilha.
8. Método, de acordo com a reivindicação 1 ou 2, caraterizado pelo fato de a etapa de giro (S3) da ilha (10) consistir em aplicar sobre a ilha um segundo suporte adesivo (30) estirado para separar a ilha do suporte adesivo (2).
9. Método, de acordo com a reivindicação 1 ou 2, caraterizado pelo fato de que inclui uma etapa de corte (S7) da ilha para adaptar as dimensões da mesma.
10. Método, de acordo com a reivindicação 1 ou 2, caraterizado pelo fato de que inclui uma etapa anterior de depositar sobre uma almofada de contato (la) de um chip, um material para facilitar a condutividade entre a dita almofada e o material condutor (5) para ser depositado a seguir.
11. Método, de acordo com a reivindicação 1 ou 2, caraterizado pelo fato de que a etapa (S4, S6) de aplicação de uma camada isolante (4, 6) consiste em utilizar uma radiação (42) da camada de isolante aplicada na ilha, de modo a enrijecer a referida camada.
12. Método, de acordo com a reivindicação 1 ou 2, caraterizado pelo fato de que a etapa (S5) de aplicação de um material condutor (5) consiste em depositar uma tinta que exige, depois da deposição (51) da mesma, uma etapa de coalescência (51) - se a tinta incluir nanopartículas - ou uma etapa (51) de drenagem de um solvente - se este último estiver presente na tinta -, ou então, uma etapa (51) de irradiação da tinta, se este último for sensível à UV.
13. Pacote eletrônico (10a, 10b, 10c), incluindo, pelo menos, um chip (1) ou um componente eletrônico, em que uma face do mesmo é ativa e tem pelo menos um contato ou almofada de contato, incluindo: - a moldagem (S2) de uma resina (3) para revestir o chip (1) e formar uma ilha (10) com o chip ou componente eletrônico, em que a referida ilha é girada (S3) de modo que o seu chip (1) ou o componente eletrônico exponha pelo menos um contato ou almofada de contato de sua face ativa; - um material condutor (5) na ilha (10) para formar um elemento de circuito ou um espaço de contato; caraterizado pelo fato de que o material é diretamente aplicado por pulverização de material, jato de tinta ou serigrafia para, pelo menos, o contato e / ou a almofada de contato e a ilha, de modo a formar pelo menos um elemento do circuito elétrico ou um espaço de contato.
14. Pacote eletrônico (10a, 10b, 10c), de acordo com a reivindicação 13, caraterizado pelo fato de que os chips ou componentes eletrônicos têm diferentes espessuras.
15. Pacote eletrônico (10a, 10b, 10c), de acordo com a reivindicação 13 ou 14, caraterizado pelo fato de o referido material condutor incluir ou ser composto de nanopartículas.
BR112012020492A 2010-02-16 2011-02-15 método para fabricação de um pacote eletrônico BR112012020492B1 (pt)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP10305158A EP2357875A1 (fr) 2010-02-16 2010-02-16 Procédé pour fabriquer un boîtier électronique
PCT/EP2011/052248 WO2011101359A1 (fr) 2010-02-16 2011-02-15 Procédé pour fabriquer un boîtier électronique

Publications (1)

Publication Number Publication Date
BR112012020492B1 true BR112012020492B1 (pt) 2019-12-10

Family

ID=42315229

Family Applications (1)

Application Number Title Priority Date Filing Date
BR112012020492A BR112012020492B1 (pt) 2010-02-16 2011-02-15 método para fabricação de um pacote eletrônico

Country Status (4)

Country Link
EP (2) EP2357875A1 (pt)
CN (1) CN102754535B (pt)
BR (1) BR112012020492B1 (pt)
WO (1) WO2011101359A1 (pt)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112967985B (zh) * 2020-09-28 2022-04-19 重庆康佳光电技术研究院有限公司 转移结构及其制作方法、芯片转移方法、显示面板及装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
FR2817656B1 (fr) * 2000-12-05 2003-09-26 Gemplus Card Int Isolation electrique de microcircuits regroupes avant collage unitaire
US20040200061A1 (en) * 2003-04-11 2004-10-14 Coleman James P. Conductive pattern and method of making
DE102006019244B4 (de) * 2006-04-21 2008-07-03 Infineon Technologies Ag Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung desselben

Also Published As

Publication number Publication date
CN102754535A (zh) 2012-10-24
CN102754535B (zh) 2015-11-25
WO2011101359A1 (fr) 2011-08-25
EP2537400A1 (fr) 2012-12-26
EP2357875A1 (fr) 2011-08-17

Similar Documents

Publication Publication Date Title
US7931063B2 (en) Transfer assembly for manufacturing electronic devices
KR101199600B1 (ko) 융기 부분을 구비한 메모리 카드
EP0460822B1 (en) Integrated circuit packaging using flexible substrate
US8198135B2 (en) Method for producing flexible integrated circuits which may be provided contiguously
US7364983B2 (en) Method and apparatus for creating RFID devices
US9030223B2 (en) Test carrier
US20050014298A1 (en) Memory card with raised portion
EP1755073A2 (en) RFID inlays and methods of their manufacture
US20060264006A1 (en) Method and apparatus for RFID device assembly
US10847496B2 (en) Chip wiring method and structure
US10860913B2 (en) RFID tag manufacturing apparatus and method for manufacturing RFID tag
TW201824088A (zh) 無線射頻識別裝置及其製造方法
TWI829951B (zh) 半導體晶粒轉移的橋設備和方法
KR100206026B1 (ko) 반도체 집적회로장치
BR112012020492B1 (pt) método para fabricação de um pacote eletrônico
US10199366B2 (en) Methods of manufacturing semiconductor packages
JP2009065253A (ja) Ｒｆｉｄタグ及びその製造方法
WO2017179380A1 (ja) キャリアテープ及びその製造方法、並びにｒｆｉｄタグの製造方法
JP2000012584A (ja) 半導体装置およびその製造方法並びにｉｃカード
KR100473378B1 (ko) 자외선감응접착테이프가부착된테이프배선기판
US20060261957A1 (en) Method for producing bridge modules
JPH11176991A (ja) Ｉｃモジュール及びその製造方法
JPH07183638A (ja) 電子部品搭載用接触型ｉｃカード用基板、接触型ｉｃカード用電子部品搭載装置及びその製造方法
JP2018190076A (ja) Ｒｆｉｄタグの製造方法
JPH05262085A (ja) Ｉｃカード

Legal Events

Date Code Title Description
B06F Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette]
B06T Formal requirements before examination [chapter 6.20 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 15/02/2011, OBSERVADAS AS CONDICOES LEGAIS. (CO) 20 (VINTE) ANOS CONTADOS A PARTIR DE 15/02/2011, OBSERVADAS AS CONDICOES LEGAIS