BR102013015444A2 - Aparelho e metodologia de controle térmico - Google Patents

Aparelho e metodologia de controle térmico Download PDF

Info

Publication number
BR102013015444A2
BR102013015444A2 BRBR102013015444-0A BR102013015444A BR102013015444A2 BR 102013015444 A2 BR102013015444 A2 BR 102013015444A2 BR 102013015444 A BR102013015444 A BR 102013015444A BR 102013015444 A2 BR102013015444 A2 BR 102013015444A2
Authority
BR
Brazil
Prior art keywords
thermal
circuit
temperature
thermal control
sensors
Prior art date
Application number
BRBR102013015444-0A
Other languages
English (en)
Other versions
BR102013015444B1 (pt
Inventor
Jim J Lin
Kiran B Kattel
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of BR102013015444A2 publication Critical patent/BR102013015444A2/pt
Publication of BR102013015444B1 publication Critical patent/BR102013015444B1/pt

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/20Cooling means
    • G06F1/206Cooling means comprising thermal management
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00369Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/324Power saving characterised by the action undertaken by lowering clock frequency
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3296Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Microcomputers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)
  • Electronic Switches (AREA)

Abstract

Resumo patente de invenção: "aparelho e metodologia de controle térmico". A presente invenção refere-se a várias modalidades de uma metodologia e a um aparelho de controle térmico. Em uma modalidade, um circuito integrado inclui um ou mais sensores térmicos, circuito de comparação e circuito de controle. O circuito de comparação é configurado para receber leituras de temperatura de um ou mais sensores térmicos. O circuito de controle é configurado para reduzir um nível de desempenho de um ou mais subsistemas controlados que respondem ao circuito de comparação, determinando que pelo menos uma leitura de temperatura de um ou mais sensores térmicos excede um de um ou mais valores limites. Um mecanismo de controle térmico baseado em software também pode executar simultaneamente com o aparelho.

Description

Relatório Descritivo da Patente de Invenção para "APARELHO E METODOLOGIA DE CONTROLE TÉRMICO".
ANTECEDENTES
Campo da Invenção A presente invenção refere-se a sistemas eletrônicos e, mais particularmente, ao controle térmico de sistemas eletrônicos.
Descrição da Técnica Relacionada À medida que o número de circuitos integrados implementados por transistores (ICs) tem aumentado, o gerenciamento de questões relacio- nadas à temperatura tem aumentado em importância. Em muitos ICs, um grande número de transistores operando ao mesmo tempo pode produzir uma quantidade significativa de calor. Se não for controlada, a quantidade de calor gerada pela operação dos transistores de um IC pode causar ope- ração errônea ou danos permanentes.
Sensores de temperatura são implementados em muitos tipos di- ferentes de ICs. Um ou mais sensores de temperatura podem ser colocados em uma matriz para IC e podem ser usados para determinar uma temperatu- ra em uma respectiva localização sobre a mesma. Os sensores de tempera- tura podem medir e relatar informação sobre temperatura para outro circuito, como um ou mais registradores. Em alguns IC's, tais como vários tipos de processadores e sistemas em um chip (SOCs), software pode ser executa- do, que monitora os registradores. Se uma temperatura excedendo um limite predefinido for detectada, o software pode iniciar ações para desligar uma ou mais peças do IC.
SUMÁRIO Várias modalidades de uma metodologia e de um aparelho de controle térmico são divulgadas. Em uma modalidade, um circuito integrado inclui um ou mais sensores térmicos, circuito de comparação e circuito de controle. O circuito de comparação é configurado para receber leituras de temperatura de um ou mais sensores térmicos. O circuito de controle é con- figurado para reduzir o nível de desempenho de um ou mais subsistemas controlados que respondem ao circuito de comparação, determinando que pelo menos uma leitura de temperatura de um ou mais sensores exceda um de um ou mais valores limites.
Em uma modalidade, o circuito de comparação e o circuito de controle podem operar em paralelo com uma rotina de controle de tempera- tura de software executada em um processador. Desse modo, o sistema po- de incluir mecanismos de monitoração e controle térmicos de hardware e de software. O mecanismo de hardware (incluindo, por exemplo, o circuito de comparação) pode monitorar leituras de temperatura recebidas de um ou mais sensores de temperatura mais frequentemente do que o mecanismo de software. Se o mecanismo de hardware determinar que uma leitura de tem- peratura excede um limite de temperatura, então, o mecanismo de hardware pode causar uma redução correspondente em um nível de desempenho pa- ra pelo menos uma unidade funcional correspondente do IC. Essa redução no nível de desempenho pode permitir que a temperatura no sensor de rela- tório caia de volta abaixo do limite de temperatura antes de ser verificada pelo mecanismo de software.
Em uma modalidade, limites múltiplos de temperatura podem ser usados. Por exemplo, o circuito de controle pode reduzir o desempenho de um subsistema controlado por uma primeira quantidade que responde à de- terminação de que um valor de temperatura correspondente excedeu um primeiro limite ou por uma segunda quantidade que responde à determina- ção de que o valor de temperatura correspondente excedeu um segundo limite. O segundo limite pode ser maior do que o primeiro limite. O mecanis- mo de software pode desligar o subsistema controlado (bem como outras porções do circuito integrado, em algumas modalidades), se uma leitura de temperatura correspondente exceder o segundo limite. Em algumas modali- dades, o mecanismo de software não pode empreender uma ação com a determinação de que uma leitura de temperatura excede o primeiro limite.
Desse modo, pode ser permitido ao mecanismo de hardware uma oportuni- dade para manter a temperatura de vários subsistemas do circuito integrado dentro de limites seguros, sem ter que realizar um desligamento completo. O mecanismo de software pode realizar um desligamento de um ou mais sub- sistemas controlados, apenas após o mecanismo de hardware não ser mais capaz de manter as respectivas temperaturas dentro de limites seguros. Vários tipos de reduções de desempenho podem ser realizados pelo circuito de controle em modalidades diferentes do mecanismo de hard- ware. Por exemplo, a frequência de um sinal de relógio proporcionado para um subsistema controlado pode ser reduzida em resposta a uma leitura de temperatura que excede um limite em uma modalidade. Outros tipos de re- duções de desempenho podem incluir reduções de tensão de operação, limi- tações de largura de banda, realocação de uma carga de trabalho para outro subsistema (por exemplo, de um núcleo de processador para outro) e assim por diante.
BREVE DESCRIÇÃO DOS DESENHOS A descrição detalhada a seguir faz referência aos desenhos a- nexos, que são agora resumidamente descritos. A Fig. 1 é um diagrama em blocos de uma modalidade de um circuito integrado. A Fig. 2 é um diagrama em blocos de uma modalidade de um aparelho de controle térmico baseado em hardware.
As Figs. 3A e 3B são diagramas de sincronização ilustrando a histerese na operação de uma modalidade de um aparelho de controle tér- mico baseado em hardware. A Fig. 4 é um fluxograma ilustrando a operação combinada de uma modalidade de um mecanismo de controle térmico baseado em hard- ware em conjunto com uma modalidade de um mecanismo de controle tér- mico baseado em software. A Fig. 5 é um diagrama em blocos de uma modalidade de um sistema.
Embora a invenção seja suscetível a várias modificações e for- mas alternativas, suas modalidades específicas são mostradas à guisa de exemplo nos desenhos e serão aqui descritas em detalhes. Deve ser com- preendido, porém, que os desenhos e a descrição detalhada não são desti- nados a limitar a invenção à forma particular divulgada, mas, ao contrário, a intenção é cobrir todas as modificações, equivalentes e alternativas que es- tejam dentro do espírito e do escopo da presente invenção, conforme defini- do pelas reivindicações anexas. Os cabeçalhos aqui são para fins organiza- cionais apenas e não significa que devam ser usados para limitar o escopo da descrição. Conforme usado por todo este pedido, a palavra " (pode)" é usada em um sentido permissivo (isto é, significando ter o potencial para), em lugar de no sentido obrigatório (isto é, significando deve). Similarmente, as palavras "incluir", "incluindo" e "inclui" significam incluindo, mas não limi- tado a. Várias unidades, circuitos ou outros componentes podem ser descritos como "configurados para" realizar uma tarefa ou tarefas. Nesses contextos, "configurado para" é uma ampla recitação de estrutura, em geral, significando "tendo circuito que" realiza a tarefa ou tarefas durante operação.
Como tal, o circuito / a unidade/ o componente podem ser configurados para realizar a tarefa, mesmo quando não estão ativados correntemente. Em ge- ral, o circuito que forma a estrutura correspondente a "configurado para" po- de incluir circuitos de hardware e/ou instruções de programas de armazena- mento de memória executáveis para implementar a operação. A memória pode incluir memória volátil, tal como memória estática ou dinâmica de a- cesso randômico e/ou memória não volátil, tal como armazenamento de dis- co óptico ou magnético, memória flash, memórias programáveis de leitura somente, etc. Similarmente, vários circuitos / unidades/ componentes po- dem ser descritos como realização de uma tarefa ou tarefas, para conveni- ência na descrição. Essas descrições devem ser interpretadas como incluin- do a frase "configurado para". Citando novamente uma unidade/ um circuito/ um componente, que é configurado para realizar uma ou mais tarefas é pre- tendido, expressamente, não invocar a interpretação do 35 U.S.C. § 112, parágrafo seis para aquela unidade/ circuito/ componente.
DESCRIÇÃO DETALHADA DE MODALIDADES
Voltando agora à Fig. 1, um diagrama em blocos de uma moda- lidade de um circuito integrado (IC) é mostrado. Na modalidade mostrada, IC 10 é um sistema em um chip (SoC), incluindo núcleos de processador 12 e 14, uma unidade gráfica 16 e uma memória on-chip 18. A memória 18 na modalidade mostrada pode ser uma memória de leitura somente (ROM), uma memória flash, uma memória de acesso randômico ou qualquer outro tipo de memória adequado. O IC 10 também inclui vários mecanismos de controle térmico para monitorar e regular sua temperatura durante a opera- ção. Neste exemplo, os núcleos de processador 12 e 14 e a unidade gráfica 16 incluem, cada um deles, um sensor de temperatura. Cada um dos senso- res de temperatura é acoplado ao circuito de ponto de desengate 13, que é configurado para comparar leituras de temperatura recebidas de cada um dos sensores térmicos com um ou mais valores limite. O IC 10 também inclui um circuito de controle térmico 15 que é acoplado para receber informação de comparação do circuito de ponto de desengate 13. Nesta modalidade particular, o circuito de controle térmico 15 pode ajustar níveis de desempe- nho das várias unidades funcionais (ou subsistemas) de IC 10 pela mudança das frequências de sinais de relógio recebidos, respectivamente Também são possíveis e consideradas modalidades em que o circuito de controle térmico 15 pode realizar outras ações de controle para ajustar respectivos níveis de desempenho. Essa ação pode incluir, mas não está assim limitada a, ajustes de tensão, ajustes de largura de banda alocação/ realocação de carga útil e assim por diante. O circuito de ponto de desengate 13 e o circuito de controle tér- mico 15 podem compreender um mecanismo de controle térmico baseado em hardware. Isto é, o mecanismo de controle térmico baseado em hardwa- re na modalidade mostrada é implementado usando circuitos de hardware de IC 10. O IC 10 nesta modalidade também é configurado para implementar um mecanismo de controle térmico baseado em software que pode funcionar em paralelo com o mecanismo de controle térmico baseado em hardware e complementar ao mesmo. Mais particularmente, instruções para implemen- tar mecanismo de controle térmico baseado em software (SWTCM) 19 são armazenadas na memória 18 nesta modalidade. As instruções de SWTCM 19 podem ser acessadas pelo núcleo de processador 12, que pode executar as instruções para realizar uma rotina de controle térmico baseada em soft- ware. Durante a execução de instruções de SWTCM 19, o núcleo de proces- sador 12 pode acessar resultados de comparação de temperatura do circuito de ponto de desengate 13 e pode empreender ações de controle térmico baseadas nos mesmos.
Conforme observado acima, o circuito de ponto de desengate 13 pode comparar leituras de temperatura recebidas com um ou mais limites de temperatura. Esses limites podem ser programáveis ou podem ser conec- tados ao circuito de ponto de desengate 13. Em ambos os casos, o relato dos resultados de comparação com o circuito de controle térmico 15 pode ser realizado em intervalos predefinidos. Simultâneo com a operação do me- canismo de controle térmico baseado em hardware, instruções de SWTCM 19 executadas pelo processador 12 podem acessar resultados de compara- ção de circuito de ponto de desengate 13 em seus próprios intervalos prede- finidos. Na modalidade mostrada, os intervalos em que o circuito de ponto de desengate 13 relata resultados de comparação para o circuito de controle térmico 15 podem ser mais curtos em duração do que os intervalos em que o SWTCM 19 acessa informação de comparação do circuito de ponto de desengate 13. Desse modo, o circuito de controle térmico 15 pode receber informação de comparação atualizada mais frequentemente do que a infor- mação de comparação é recebida pelas instruções de SWTCM 19 executa- das pelo núcleo de processador 12. O circuito de controle térmico 15 na modalidade mostrada é a- coplado para receber três sinais de relógio diferentes CPU 1 Clk, CPU 2 Clk e Graphics Clock. Sinais de relógio de saída Clk 1, Clk 2 e Clk 3 são propor- cionados da unidade de controle térmico 15 para o núcleo de processador 12, o núcleo de processador 14 e a unidade gráfica 16, respectivamente. Os sinais de relógio de entrada podem servir, essencialmente, como sinais de referência de frequência completa para seus sinais de relógio de saída cor- respondentes. O circuito de controle térmico 15 nesta modalidade particular pode reduzir o desempenho de quaisquer dos núcleos de processador 12 e 14 e unidade gráfica 16 pela divisão dos sinais de relógio de entrada para produzir respectivos sinais de relógio de saída em uma frequência reduzida.
Nesta modalidade, os sinais de relógio podem ser divididos independente- mente um do outro de modo que algumas unidades podem operar em um modo de desempenho reduzido enquanto outras podem operar em um modo de desempenho completo (normal).
Uma vez que o mecanismo de controle térmico baseado em hardware atualiza em intervalos mais frequentes do que o mecanismo de controle térmico baseado em software, o mecanismo baseado em hardware pode proporcionar funcionalidade de controle térmico de grão mais fino para IC 10. Em consequência, conforme notado acima, o mecanismo de controle térmico baseado em hardware pode realizar vários tipos de ajustes de de- sempenho no IC 10 que respondem a certos resultados de comparação. Por exemplo, se uma leitura de temperatura excede um primeiro limite de tempe- ratura, o circuito de controle térmico 15 pode reduzir, em uma primeira quan- tidade, o desempenho de uma unidade funcional associada com o sensor de temperatura de relato 11. Se a leitura de temperatura exceder um segundo limite de temperatura, o circuito de controle térmico pode reduzir, por uma segunda quantidade, o desempenho da unidade funcional associado com o sensor de temperatura de relato. Usando o exemplo de uma frequência de relógio, o circuito de controle térmico 15 pode reduzir a frequência de um sinal de relógio correspondente por uma primeira quantidade, se o primeiro limite de temperatura for excedido e pode reduzir a frequência do sinal de relógio correspondente por uma segunda quantidade, se o segundo limite de temperatura for excedido. Neste exemplo particular, a ação de controle tér- mico foi realizada com relação apenas à unidade funcional associada com o sensor de temperatura de relato. Contudo, são possíveis e consideradas modalidades em que as reduções de desempenho podem ser realizadas para unidades funcionais adicionais que respondem a uma leitura de tempe- ratura que excede um dos limites. É notado ainda que, em resposta a uma leitura de temperatura que cai abaixo de um dos valores limite, o desempe- nho pode ser restaurado para valores dos quais eles foram previamente re- duzidos. O mecanismo de controle térmico baseado em hardware pode incluir histerese em sua operação. O circuito de controle térmico 15 pode não reduzir imediatamente o nível de desempenho de uma ou mais unidades funcionais que respondem a uma indicação inicial de uma leitura de tempe- ratura de um sensor de temperatura particular 11 que excede um limite. Na verdade, o circuito de controle térmico 15 pode esperar por um tempo prede- terminado. Se, após o tempo predeterminado ter decorrido, a leitura de tem- peratura do sensor de temperatura 11 particularainda está acima do limite, o circuito de controle térmico 15 pode realizar uma ação de controle térmico, tal como uma redução da frequência de relógio para pelo menos a unidade funcional correspondente. Se, por outro lado, a leitura de temperatura do sensor de temperatura 11 particular cai de volta abaixo da tensão de limite antes que o tempo predeterminado tenha decorrido, o circuito de controle térmico 15 pode manter o nível de desempenho da unidade funcional cor- respondente em seu nível corrente. A histerese também pode ser usada no aumento dos níveis de desempenho quando uma temperatura cai abaixo de um limite de temperatu- ra. Na modalidade mostrada, a unidade de controle térmico 15 pode esperar outro tempo predeterminado para aumentar o desempenho de uma unidade funcional correspondente, após uma leitura de temperatura correspondente ter caído abaixo de um dado limite. Se o tempo predeterminado decorreu, e a temperatura permanece abaixo do limite, o circuito de controle térmico po- de aumentar o desempenho de uma unidade funcional correspondente, por exemplo, através do aumento de sua frequência de relógio. Por outro lado, se a temperatura não permanece abaixo do limite para a duração do tempo predeterminado, a unidade de controle térmico 15 pode manter a unidade funcional correspondente em um nível de desempenho reduzido. É notado que os tempos predeterminados requeridos para aumentar o desempenho (quando uma temperatura cai abaixo de um limite) e reduzindo o desempe- nho (quando uma temperatura está acima do limite) podem ser diferentes um do outro Além disso, esses tempos predeterminados podem ser progra- máveis.
Como previamente notado, quando suas instruções correspon- dentes são executadas no núcleo de processador 12, SWTCM 19 pode a- cessar resultados de comparação de temperatura em intervalos que são menos frequentes do que o mecanismo de controle térmico baseado em hardware. Além disso, SWTCM 19 pode empreender ações diferentes que respondem às leituras de temperatura que excedem um limite. Nesta moda- lidade particular, responsivo a uma leitura de temperatura de um sensor de temperatura particular 11 excedendo um limite máximo de temperatura, o núcleo de processador 12 pode executar instruções para SWTCM 19 para desligar pelo menos a unidade funcional correspondente. Tipicamente, uma vez que o mecanismo de controle térmico baseado em hardware atualiza mais frequentemente, ele pode muitas vezes ser capaz de manter tempera- turas dentro de limites prescritos. Uma determinação pelo SWTCM 19 de que uma temperatura excede um limite máximo pode indicar que o meca- nismo de controle térmico baseado em hardware não foi bem sucedido em manter a temperatura dentro de limites prescritos e, assim, um desligamento pode ser realizado para impedir danos potenciais ao circuito de IC 10. A ex- tensão do desligamento pode variar com base nas circunstâncias particula- res. Por exemplo, se um segundo termo associado com apenas uma unida- de funcional está relatando uma temperatura maior do que o limite máximo, então apenas aquela unidade funcional pode ser desligada. Em outro exem- plo, se os sensores térmicos associados com um número de unidades fun- cionais estiverem relatando temperaturas que excedem um limite máximo, todo o IC 10 pode ser desligado. Também é notado que, se o núcleo de pro- cessador 12 tiver que ser desligado na modalidade mostrada, o núcleo de processador 14 pode assumir o papel de execução de instruções para SWTCM 19.
Além disso, até um limite máximo de temperatura, o circuito de ponto de desengate pode comparar leituras de temperatura recebidas com outros valores limite. Por meio da implementação de valores limite adicio- nais, que estão abaixo do valor máximo, a saída térmica (e, desse modo, a temperatura) de IC 10 e suas respectivas unidades funcionais podem ser mantidas dentro de limites ao mesmo tempo em que impedem, potencial- mente, desligamentos pelo SWTCM 19.
Voltando agora à Fig. 2, um diagrama em blocos de uma moda- lidade de um aparelho de controle térmico baseado em hardware é mostra- do. Mais particularmente, a Fig. 2 ilustra detalhes para uma modalidade de cada um dentre o circuito de ponto de desengate 13 e o circuito de controle térmico 15. Nesta modalidade exemplificativa, o aparelho de controle térmico baseado em hardware é configurado para monitorar dois sensores de tem- peratura 11 com base em dois limites diferentes, para duas unidades funcio- nais diferentes (neste caso, um núcleo de processador e uma unidade gráfi- ca). Contudo, são possíveis e consideradas modalidades (incluindo a moda- lidade ilustrada na Fig. 1) em que temperaturas relatadas por mais de dois sensores de temperatura 11 são monitorados por mais de duas unidades funcionais. Adicionalmente, embora comparações sejam feitas contra dois limites diferentes neste exemplo, comparações com mais de dois limites também são possíveis e consideradas para várias modalidades. As modali- dades configuradas para monitorar apenas um único sensor de temperatura 11, contra apenas um único limite de temperatura e/ou para controlar apenas uma única unidade funcional também são possíveis e consideradas.
Na modalidade mostrada, o circuito de ponto de desengate 13 é acoplado e inclui quatro comparadores separados 21A - 21 D. Cada um dos comparadores é acoplado para receber leituras de temperatura de um dos sensores de temperatura 11A ou 11B. O circuito de ponto de desengate 13 também inclui registradores de limites 22 e 23, que são configurados para armazenar primeiro e segundo valores limite de temperaturas, respectiva- mente. Na modalidade mostrada, os valores limite de temperaturas são pro- gramáveis. Em lugar de registradores, outros dispositivos de armazenamen- to que podem armazenar limites de temperatura podem ser implementados em outras modalidades.
Os comparadores 21A e 21C são acoplados ao registrador de limites 22 na modalidade mostrada, enquanto os comparadores 21B e 21D são acoplados ao registrador de limites 23. Os comparadores 21A e 21 B são acoplados para receber leituras de temperatura do sensor de temperatura 11Α, enquanto comparadores 21C e 21 D são acoplados para receber leitu- ras de temperatura do sensor de temperatura 11B. Os comparadores 21A e 21C na modalidade mostrada são configurados para comparar leituras de temperatura com o valor limite de temperatura armazenado no registrador de limites 22. Similarmente, os comparadores 21 B e 21D na modalidade mos- trada são configurados para comparar leituras de temperatura com o valor limite de temperatura armazenado no registrador de limites 23. A porta OR 27A na modalidade mostrada é acoplada para rece- ber resultados de comparação dos comparadores 21 B e 21 D. Se um resul- tado de comparação de ambos os comparadores 21B ou 21D indica que uma leitura de temperatura correspondentemente recebida está acima do limite de temperatura armazenado no registrador de limites 23, da porta OR 27A pode sair uma lógica 1. Caso contrário, se nenhum dos comparadores 21B ou 21 D indica que leituras de temperatura respectivamente recebidas excedem o limite de temperatura armazenado no registrador de limites 23, da porta OR 27B pode sair uma lógica 0. A porta OR 27B na modalidade mostrada é acoplada para receber resultados de comparação dos compara- dores 21A e 21C. Se um dos comparadores 21A ou 21C indica que uma lei- tura de temperatura recebida excede o limite de temperatura armazenado no registrador de limites 22, da porta OR 27A pode sair uma lógica 1. Se ne- nhum dos comparadores 21A ou 21C indica que leituras de temperatura recebidas excedem o limite de temperatura armazenado no registrador de limites 22, então, da porta OR 27A pode sair uma lógica 0. O contador/ seletor 24A na modalidade mostrada é acoplado à saída da porta OR 27A. Similarmente, o contador / seletor 24B é acoplado à saída da porta OR 27B. Cada um dos contadores/ seletores na modalidade mostrada pode iniciar uma contagem que responde a uma transição da saí- da de sua porta OR respectivamente acoplada. De modo adicional, cada contador/ seletor também pode gerar códigos de seleção usados para definir um nível de desempenho para uma dada unidade funcional. Embora não mostrado, explicitamente, na Fig. 2, cada um deles, também pode ser aco- plado para receber informação de cada uma das comparações 21A - 21 D, a fim de determinar quais dos sensores de temperatura 11A e/ou 11B estão relatando temperatura que estão excedendo um dos valores limite de tempe- ratura. Isso pode, por sua vez, permitir que o circuito de controle térmico 15 controle os respectivos níveis de desempenho das unidades funcionais cor- respondentemente acopladas independentemente uma da outra.
Na modalidade mostrada, a unidade de contador/ seletor 24A é configurada para operar com base em comparações de leituras de tempera- tura recebidas com o limite de temperatura armazenado no registrador de limites 23), o contador/ seletor 24A pode iniciar uma contagem. A contagem pode continuar até que um valor de contagem predefinido seja alcançado ou até que a saída de porta OR 27A mude mais uma vez, o que quer que ocorra primeiro. O valor de contagem predefinido pode corresponder a um tempo predeterminado. Desse modo, se a contagem predefinida for alcan- çada, o contador/ seletor 24A pode mudar um código de saída a fim de cau- sar uma mudança para um nível de desempenho de uma ou mais unidades funcionais. Se a contagem predefinida não for alcançada antes da saída da porta OR 27A mudar de estado mais uma vez, então, o contador/ seletor 24A pode manter seu(s) código(s) de saída corrente, assim, permitindo que as unidades funcionais de IC 10 mantenham seus níveis de desempenho presentes. O contador/ seletor 24B pode operar em uma maneira similar com relação à porta OR 27B. A mudança dos níveis de desempenho pode incluir a redução de um nível de desempenho (por exemplo, pela redução da frequência de um sinal de relógio respectivamente recebido) ou aumento de um nível de desempenho (por exemplo, pelo aumento da frequência de um sinal de relógio respectivamente recebido). As reduções de níveis de de- sempenho podem ocorrer em resposta à determinação de que uma leitura de temperatura está excedendo um dos valores limite. Aumentos dos níveis de desempenho podem ocorrer em resposta à determinação de que uma leitura de temperatura caiu abaixo de um valor limite de temperatura previa- mente excedido.
Os códigos de saída proporcionados pelo contador/ seletores 24A e 24B podem ser recebidos em entradas selecionadas por multiplexa- dores 31A e 31 B. Em uma modalidade, multiplexadores 31A e 31 B podem ser controlados de modo independente. Em outras modalidades, os multiple- xadores 31A e 31B podem operar em harmonia um com o outro. Cada um dos multiplexadores 31A e 31B é acoplado para receber valores de divisores como entradas. O valor de divisor selecionado pelo multiplexador 31A pode ser recebido pelo divisor de relógio 32B. Cada um dos multiplexadores 31A e 31B na modalidade mostrada é acoplado para receber três entradas de divi- sor: frequência total (isto é, dividir por 1), divisor 1 e divisor 2. Os dois últi- mos divisores podem causar um recebimento de um dos divisores 32A e 32B para dividir seu sinal de relógio de entrada respectivamente recebido a fim de produzir um sinal de relógio de saída tendo uma frequência menor.
Por exemplo, se o divisor 1 = 2, então, quando recebido pelo divisor 32A, o sinal de saída C LK 1 terá uma frequência que é metade daquela do sinal de relógio de entrada, CPU Clk 1.
Desse modo, o circuito de controle térmico 15 neste exemplo particular pode controlar o nível de desempenho de um núcleo de processa- dor e uma unidade gráfica pelo controle das frequências de sinais de relógio proporcionados à mesma. A comutação da frequência total para o divisor 1 pode reduzir a frequência de um dividido dos sinais de relógio por uma pri- meira quantidade. A comutaçao para o divisor 2 pode reduzir a frequência do sinal de relógio dividido por uma segunda quantidade. Através da mudança dos divisores recebidos pelos divisores 32A e 32B,as frequências de relógio e níveis de desempenho correspondentes da unidades funcionais de IC 10 podem ser controaldos de acordo com as leituras de temperatura recebidas.
Embora níveis de desempenho sejam controlados via frequências de relógio na modalidade mostrada, é notado que modalidades que controlam os níveis de desempenho usando métodos diferentes são possíveis e consideradas.
Por exemplo, tensões de abastecimento, cargas de trabalho, larguras de banda e outros parâmetro podem ser alterados para controlar o desempenho em várias modalidades. Além disso, modalidades em que múltiplos parâme- tros são ajustáveis para controlar o desempenho de acordo com leituras de temperatura recebidas são possíveis e consideradas.
As Figs. 3A e 3B são diagramas de sincronização ilustrando his- terese na operação de uma modalidade de um aparelho de controle térmico baseado em hardware. É notado que esses exemplos são dados para ape- nas um limite único e dois níveis de desempenho, embora como notado aci- ma, modalidades são possíveis e consideradas para múltiplos limites com múltiplos níveis de desempenho. A Fig. 3A ilustra a histerese na mudança de níveis de desempe- nho em resposta às leituras de temperatura atravessando um limite de tem- peratura. O exemplo mostrado na Fig. 3A começa com uma temperatura recebida estando abaixo de um valor limite. Em (A), é determinado que o nível de temperatura excedeu o limite. Por um tempo T1, em seguida, o de- sempenho é mantido em seu nível corrente. Quando T1 decorreu (por e- xemplo, indicado pelo um contador /seletor, tal como aquele discutido acima em referência à Fig. 2), a temperatura permanece acima do limite e o de- sempenho de uma unidade funcional cai de seu nível normal para um nível reduzido.
Em (B), a temperatura mais uma vez caiu abaixo do nível limite.
Por um tempo T2 em seguida, o nível de desempenho da unidade funcional é mantido em um nível reduzido. Quando o tempo T2 decorreu, a temperatu- ra permanece abaixo do limite e, assim, o nível de desempenho da unidade funcional é restaurado para seu nível normal. É notado que nesta modalida- de particular, os tempos T1 e T2 são diferentes. Contudo, as modalidades em que esses valores são os mesmos também são possíveis. Além disso, esses valores podem ser programáveis em algumas modalidades.
Na Fig. 3B, a temperatura mais uma vez começa em um nível que está abaixo do limite. Em (C), a temperatura é determinada para estar acima do limite. Um contador pode, então, começar a contagem para dizer o tempo. Contudo, nesse caso, a temperatura cai de volta abaixo do limite an- tes que o tempo T1 tenha decorrido. Uma vez que o limite não está mais excedido após T1 ter decorrido, o nível de desempenho é, assim, mantido.
Pelo uso de histerese no mecanismo de controle térmico basea- do em hardware, um equilíbrio entre o controle térmico e o desempenho po- de ser obtido. Mais particularmente, a adição de histerese à operação do mecanismo de controle térmico baseado em hardware pode ser útil para im- pedir que o nível de desempenho mude para mudanças de temperatura de curta duração que excedem ou caem abaixo de um limite, ao mesmo tempo em que permite tempo suficiente para determinar se uma mudança de nível de desempenho for desejável. A Fig. 4 é um fluxograma ilustrando a operação combinada de uma modalidade de um mecanismo de controle térmico baseado em hard- ware em conjunto com uma modalidade de um mecanismo de controle tér- mico baseado em software. O método 400 na modalidade mostrada pode ser realizado usando várias combinações de modalidades de hardware e de software discutidas acima ou pode ser implementado usando outras modali- dades não discutidas aqui explicitamente. O método aqui descrito é dirigido para um sensor de temperatura único. Contudo, conforme notado acima, o método pode ser realizado simultaneamente para qualquer número de sen- sores com ambos os mecanismos de controle térmico com base em hardwa- re e em software. O método 400 começa com a monitoração de leitura de tempe- ratura recebida de um sensor de temperatura em um IC ou dentro de um sistema (bloco 405). A monitoração pode ser realizada simultaneamente por um mecanismo de controle térmico baseado em hardware e um mecanismo de controle térmico baseado em software. O mecanismo de controle térmico baseado em hardware pode monitorar temperaturas em intervalos de um primeiro comprimento, enquanto o mecanismo de controle térmico baseado em software pode monitorar temperaturas em intervalos de um segundo comprimento. O mecanismo de controle térmico baseado em hardware pode monitorar as leituras de temperatura mais frequentemente do que o meca- nismo de controle térmico baseado em software.
Durante a monitoração das leituras de temperatura dos sensores de temperatura, comparações da leitura de temperatura com um primeiro limite de temperatura podem ser realizadas. Se a leitura de temperatura não exceder o primeiro limite (bloco 435, não), então, a operação de uma unida- de funcional correspondente ou outro subsistema controlado pode ser man- tida em um nível de desempenho norma (por exemplo, completo). Se a leitu- ra de temperatura exceder o primeiro limite de temperatura (bloco 410, sim), mas não exceder um segundo limite de temperatura (bloco 415, não), então, o desempenho da unidade funcional pode ser estabelecido em um primeiro nível reduzido (bloco 420). Em uma modalidade, a operação em um primeiro nível reduzido pode incluir a redução de uma frequência de um sinal de reló- gio em relação àquela da frequência completa durante o modo normal de operação. Outros métodos de redução do desempenho de uma unidade fun- cional também são possíveis e considerados, incluindo aqueles que mudam dois ou mais parâmetros de operação.
Conforme observado acima, a monitoração de leituras de tempe- ratura pode ser realizada pelos mecanismos de controle térmico baseado em hardware e em software. Nesta modalidade, o mecanismo de controle térmico baseado em software pode ignorar comparações de leituras de tem- peratura com o segundo limite. O segundo limite nesta modalidade é maior do que o primeiro limite. Desse modo, se uma comparação determina que uma leitura de temperatura é maior do que o segundo limite (bloco 415, sim), as ações subsequentes realizadas dependem de se a informação de compa- ração é utilizada pelo mecanismo de controle térmico baseado em hardware ou pelo mecanismo de controle térmico baseado em software. Quando o mecanismo de controle térmico baseado em hardware determina que uma leitura de temperatura excede o segundo limite (bloco 425, HW), o desem- penho da unidade funcional pode ser estabelecido em um segundo nível re- duzido.
Se o mecanismo de controle térmico baseado em software de- termina que a leitura de temperatura excede o segundo limite (bloco 425, SW), então, pelo menos a unidade funcional (se não o próprio IC/ sistema) pode ser desligada (bloco 440). Uma vez que o mecanismo de controle tér- mico baseado em hardware monitora as leituras de temperatura em relação aos limites de temperatura mais frequentemente do que o mecanismo de controle térmico baseado em software, uma determinação de uma leitura excedendo o segundo limite pelo último pode indicar que o mecanismo de hardware é incapaz de trazer a temperatura da unidade funcional (ou o IC/ sistema como um todo) sob controle. Em consequência, o desligamento po- de ser realizado para impedir a possibilidade de danos ao sistema. Além dis- so, uma vez que o mecanismo baseado em hardware monitora as leituras de temperatura em relação aos limites de temperatura, mais frequentemen- te do que o mecanismo de controle térmico baseado em software, a probabi- lidade de uma leitura de temperatura excedendo o segundo limite é reduzi- da, como é a probabilidade de que esse resultado será detectado pelo me- canismo baseado em software.
Quando da operação em um dos níveis de desempenho reduzi- dos, o mecanismo baseado em hardware pode continuar a monitoração de leituras de temperatura em relação aos limites por bloco 405. Quando da operação no segundo nível de desempenho reduzido, as leituras de tempe- ratura detectadas abaixo do segundo limite, eventualmente, podem resultar no mecanismo baseado em hardware aumentando o nível de desempenho de volta para o primeiro nível de desempenho reduzido. Se leituras de tem- peratura subsequentes indicarem que a temperatura caiu abaixo do primeiro limite, o mecanismo baseado em hardware pode ainda aumentar o nível de desempenho de volta para o nível de desempenho normal. Na redução e no aumento dos níveis de desempenho, histerese pode ser empregada de mo- do que os níveis de desempenho não são reduzidos ou aumentados devido à breves mudanças de temperatura que não são de outro modo parte de uma tendência de aumentar ou diminuir a temperatura. Isso, por sua vez, pode permitir otimização a prazo mais longo do nível de desempenho com base na tendência global de mudanças de temperatura.
Voltando em seguida à Fig. 5, um diagrama em blocos de uma modalidade de um sistema 150 é mostrado. Na modalidade ilustrada, o sis- tema 150 inclui pelo menos um exemplo de um IC 5 (por exemplo, que im- plementa o processador 10 da Fig. 1) acoplado a um ou mais periféricos 154 e uma memória externa 158. Um suprimento de energia 156 é proporciona- do, o qual fornece as tensões de alimentação para o IC 10, bem como uma ou mais tensões de alimentação para a memória 158 e/ou os periféricos 154.
Em algumas modalidades, mais de um exemplo do IC 10 pode ser incluído (e mais de uma memória externa 158 pode ser incluída, igualmente).
Os periféricos 154 podem inclui qualquer circuito desejado, de- pendendo do tipo de sistema 150. Por exemplo, em uma modalidade, o sis- tema 150 pode ser um dispositivo móvel (por exemplo, assistente pessoal digital (PDA), smartphone, etc.) e os periféricos 154 podem incluir dispositi- vos para vários tipos de comunicação sem fio, tal como wi-fi, Bluetooth, celu- lar, sistema de posicionamento global, etc. Os periféricos 154 também po- dem incluir armazenamento adicional, incluindo armazenamento de RAM, armazenamento de estado sólido ou armazenamento em disco. Os periféri- cos 154 podem incluir dispositivos de interface de usuário, tais como uma tela de exposição, incluindo telas de exposição de toque ou telas de exposi- ção de múltiplos toques, teclado ou outro dispositivos de entrada, microfo- nes, alto-falantes, etc. Em outras modalidades, o sistema 150 pode ser qual- quer tipo de sistema de computação (por exemplo, computador pessoal de mesa, laptop, estação de trabalho, net top, etc.). A memória externa 158 pode incluir qualquer tipo de memória.
Por exemplo, a memória externa 158 pode ser SRAM, RAM (DRAM) dinâmi- ca, tal como DRAM (SDRAM) síncrono, taxa de dados dupla (DDR, DDR2, DDR3, LPDDR1, LPDDR2, etc.) SDRAM, RAMBUS DRAM, etc. A memória externa 158 pode incluir um ou mais módulos de memória nos quais os dis- positivos de memória são montados, como módulos de memória em linha única (SIMMs), módulos de memória em linhas duplas (DIMMs), etc.
Numerosas variações e modificações se tornarão evidentes para aqueles habilitados na técnica uma vez que a exposição acima seja comple- tamente apreciada. É pretendido que as reivindicações a seguir sejam inter- pretadas para envolver todas essas variações e modificações.

Claims (15)

1. Aparelho compreendendo: - um ou mais sensores térmicos; - circuito térmico de ponto de desengate acoplado a um ou mais sensores térmicos e configurado para detectar que um ou mais limites térmi- cos foram excedidos por respectivas saídas de um ou mais sensores térmi- cos; e - circuito de controle térmico configurado para responder ao cir- cuito térmico de ponto de desengate indicando que um ou mais limites térmi- cos foram excedidos pela redução de um nível de desempenho de um ou mais subsistemas controlados no aparelho.
2. Aparelho, de acordo com a reivindicação 1, em que o circuito de controle térmico é configurado para reduzir o desempenho de um ou mais subsistemas controlados no aparelho através da redução de uma frequência de um sinal de relógio proporcionado para um ou mais subsistemas contro- lados.
3. Aparelho, de acordo com a reivindicação 1, em que o circuito de controle térmico é configurado para reduzir o desempenho de um ou mais subsistemas controlados no aparelho pela redução de uma tensão de abastecimento proporcionada para um ou mais subsistemas controlados.
4. Aparelho, de acordo com a reivindicação 1, em que o circuito de controle térmico é configurado para responder ao circuito térmico de pon- to de desengate indicando que um ou mais limites térmicos foram excedidos em um tempo predeterminado subsequente ao circuito térmico de ponto de desengate, indicando que um ou mais limites térmicos foram excedidos.
5. Aparelho, de acordo com a reivindicação 1, em que o circuito de controle térmico é configurado para descontinuar a redução de desempe- nho de um ou mais subsistemas controlados em um tempo predeterminado subsequente ao circuito térmico de ponto de desengate, indicando que um ou mais limites térmicos não são mais excedidos pela saída de um ou mais sensores térmicos.
6. Método compreendendo: - determinação, usando o circuito térmico de ponto de desenga- te, se um ou mais limites térmicos foram excedidos pelas respectivas saídas recebidas de um ou mais sensores térmicos; - redução de um nível de desempenho de um ou mais subsiste- mas controlados de um circuito integrado que responde ao circuito térmico de ponto de desengate indicando que um ou mais limites térmicos foram ex- cedidos, em que a referida redução é realizada pelo circuito de controle tér- mico.
7. Método, de acordo com a reivindicação 6, em que a redução do nível de desempenho compreende a redução pelo circuito de controle térmico de uma frequência de um sinal de relógio proporcionado para pelo menos um ou mais subsistemas controlados.
8. Método, de acordo com a reivindicação 6, ainda compreen- dendo o circuito de controle térmico reduzindo o nível de desempenho de pelo menos um dos subsistemas controlados que respondem à determina- ção de que um ou mais limites térmicos foram excedidos por pelo menos um primeiro tempo predeterminado.
9. Método, de acordo com a reivindicação 8, ainda compreen- dendo, subsequente a uma redução no nível de desempenho de pelo menos um dos subsistemas controlados, aumento do desempenho de pelo menos um dos subsistemas controlados,em resposta à determinação de que as sa- ídas do pelo menos um dos sensores térmicos está abaixo de pelo menos um dos limites térmicos por pelo menos um segundo tempo predeterminado.
10. Método, de acordo com a reivindicação 6, ainda compreen- dendo: - circuito de processamento executando instruções de um pro- grama de controle térmico de software configurado para monitorar se um ou mais limites térmicos foram excedidos por respectivas saídas recebidas de um ou mais sensores térmicos, em que intervalos em que saídas de um ou mais sensores térmicos são monitoradas pelo programa de controle térmico de software, são menos frequentes do que intervalos em que o circuito tér- mico de ponto de desengate monitora saídas de um ou mais sensores térmi- cos; e - desligamento de pelo menos um dos subsistemas controlados que respondem ao programa de controle térmico de software determinando que um ou mais limites térmicos foram excedidos.
11. Circuito integrado compreendendo: - primeiro e segundo sensores de temperatura associados às primeira e segunda unidades funcionais do circuito integrado, respectiva- mente; - circuito de comparação configurado para determinar se uma leitura de temperatura de pelo menos um dos primeiro e segundo sensores de temperatura excede um primeiro limite; e - um circuito de controle térmico configurado para reduzir, por uma primeira quantidade, uma frequência de um sinal de relógio proporcio- nado para pelo menos uma das primeira e segunda unidades funcionais em resposta ao circuito de comparação detectando a leitura de temperatura excedendo o primeiro limite.
12. Circuito integrado, de acordo com a reivindicação 11, em que o circuito integrado ainda inclui um processador configurado para executar instruções de uma rotina de controle de temperatura baseada em software, em que a rotina de controle de temperatura baseada em software é configu- rada para adquirir respectivas leituras de temperatura dos primeiro e segun- do sensores de temperatura em uma primeira frequência, e em que o circuito de comparação é configurado para adquirir respectivas leituras de tempera- tura dos primeiro e segundo sensores de temperatura em uma segunda fre- quência que é maior do que a primeira frequência.
13. Circuito integrado, de acordo com a reivindicação 11, em que o circuito de controle térmico é configurado para reduzir, por uma segunda quantidade, a frequência do sinal de relógio em resposta à leitura de tempe- ratura excedendo um segundo limite.
14. Circuito integrado, de acordo com a reivindicação 11, em que o circuito de controle térmico é configurado para reduzir a frequência do sinal de relógio em resposta ao circuito de comparação determinando que o pri- meiro limite foi excedido por uma primeira duração.
15. Circuito integrado, de acordo com a reivindicação 14, em que o circuito de controle térmico é configurado para aumentar a frequência do sinal de relógio subsequente ao circuito de comparação determinando que as leituras de temperatura dos primeiro e segundo sensores de temperatura têm sido abaixo do primeiro limite por uma segunda duração.
BR102013015444-0A 2012-06-21 2013-06-19 Aparelho, método e circuito integrado para controle térmico BR102013015444B1 (pt)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/529,202 US9383789B2 (en) 2012-06-21 2012-06-21 Thermal control apparatus and methodology
US13/529,202 2012-06-21

Publications (2)

Publication Number Publication Date
BR102013015444A2 true BR102013015444A2 (pt) 2015-06-23
BR102013015444B1 BR102013015444B1 (pt) 2020-12-08

Family

ID=48628311

Family Applications (1)

Application Number Title Priority Date Filing Date
BR102013015444-0A BR102013015444B1 (pt) 2012-06-21 2013-06-19 Aparelho, método e circuito integrado para controle térmico

Country Status (8)

Country Link
US (1) US9383789B2 (pt)
EP (1) EP2685632B1 (pt)
JP (1) JP5638110B2 (pt)
KR (1) KR101526051B1 (pt)
CN (1) CN103514011B (pt)
BR (1) BR102013015444B1 (pt)
TW (1) TWI594115B (pt)
WO (1) WO2013191816A1 (pt)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9063727B2 (en) * 2012-08-31 2015-06-23 Intel Corporation Performing cross-domain thermal control in a processor
KR20140062766A (ko) * 2012-11-15 2014-05-26 삼성전자주식회사 모바일 장치 및 모바일 장치의 반도체 집적 회로의 데이터 통신 방법
US9785209B2 (en) * 2015-03-31 2017-10-10 Qualcomm Incorporated Thermal management in a computing device based on workload detection
WO2017011030A1 (en) * 2015-07-15 2017-01-19 Adamson Adrian Improved apparatus for temperature measurement and control using two wires per thermal zone and methods of use
WO2017141277A1 (en) * 2016-02-15 2017-08-24 Politecnico Di Milano Electronic device to control temperature and computing performance of at least one processing unit and system and method thereof
CN106055237B (zh) 2016-05-31 2017-11-17 广东欧珀移动通信有限公司 一种滑动加速响应方法、及设备
US10216249B2 (en) * 2016-09-27 2019-02-26 Cisco Technology, Inc. Electrical power control and fault protection
US9747139B1 (en) 2016-10-19 2017-08-29 International Business Machines Corporation Performance-based multi-mode task dispatching in a multi-processor core system for high temperature avoidance
US9753773B1 (en) 2016-10-19 2017-09-05 International Business Machines Corporation Performance-based multi-mode task dispatching in a multi-processor core system for extreme temperature avoidance
US11016545B2 (en) 2017-03-29 2021-05-25 Western Digital Technologies, Inc. Thermal throttling for memory devices
CN107395148B (zh) * 2017-07-31 2020-06-09 中国电子科技集团公司第二十九研究所 一种tr组件的温补均衡电路
EP3547076A1 (en) * 2018-03-28 2019-10-02 Advanced Digital Broadcast S.A. System and method for adjusting performance of components of a multi-component system
US10928870B2 (en) * 2018-05-29 2021-02-23 Marvell Asia Pte, Ltd. Apparatus and methods for temperature-based memory management
US11545418B2 (en) * 2018-10-24 2023-01-03 Texas Instruments Incorporated Thermal capacity control for relative temperature-based thermal shutdown
CN109739279A (zh) * 2018-12-26 2019-05-10 深圳云天励飞技术有限公司 温度控制方法、装置、电子设备及存储介质
CN112034902B (zh) * 2019-06-03 2024-03-19 阿里巴巴集团控股有限公司 调整芯片性能的方法及装置
US11231731B2 (en) 2019-06-28 2022-01-25 Intel Corporation System, apparatus and method for sensor-driven and heuristic-based minimum energy point tracking in a processor
US11347198B2 (en) 2020-09-04 2022-05-31 Apple Inc. Adaptive thermal control system
CN112650128A (zh) * 2020-12-29 2021-04-13 无锡众星微系统技术有限公司 芯片过热自动保护方法和装置
CN114489235A (zh) * 2022-01-18 2022-05-13 上海天数智芯半导体有限公司 一种用于异常温度处理的芯片频率动态调节方法及系统
CN117977495A (zh) * 2024-04-01 2024-05-03 深圳市精科睿精密制品有限公司 一种控制板过热保护电路

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451892A (en) 1994-10-03 1995-09-19 Advanced Micro Devices Clock control technique and system for a microprocessor including a thermal sensor
DE19531706A1 (de) 1995-08-28 1997-03-06 Helmut Roppelt Verfahren und Vorrichtung zur Steuerung eines Rechners, insbesondere eines IBM-kompatiblen Personal Computers
US5940786A (en) 1996-11-22 1999-08-17 Eaton Corporation Temperature regulated clock rate for microprocessors
US6789037B2 (en) 1999-03-30 2004-09-07 Intel Corporation Methods and apparatus for thermal management of an integrated circuit die
US6442700B1 (en) 1999-08-10 2002-08-27 Intel Corporation Thermal control within systems having multiple CPU performance states
KR20040008948A (ko) 2002-07-19 2004-01-31 박상래 블랙박스 기능을 포함하는 자동차용 dvr
US7657772B2 (en) 2003-02-13 2010-02-02 International Business Machines Corporation Thermally aware integrated circuit
US6974252B2 (en) 2003-03-11 2005-12-13 Intel Corporation Failsafe mechanism for preventing an integrated circuit from overheating
US8237386B2 (en) 2003-08-15 2012-08-07 Apple Inc. Methods and apparatuses for operating a data processing system
US7451332B2 (en) 2003-08-15 2008-11-11 Apple Inc. Methods and apparatuses for controlling the temperature of a data processing system
CN1622046A (zh) 2003-11-24 2005-06-01 顺德市顺达电脑厂有限公司 计算机系统之中央处理器散热控制方法
KR20050080822A (ko) 2004-02-11 2005-08-18 이삼주 컴퓨터용 수냉식 냉각 장치 및 그것의 냉각 제어 방법
CN100533713C (zh) * 2004-03-19 2009-08-26 索尼计算机娱乐公司 电路的发热控制方法、装置和系统
JP4343007B2 (ja) 2004-04-01 2009-10-14 株式会社東芝 情報処理装置
US7386737B2 (en) * 2004-11-02 2008-06-10 Intel Corporation Method and apparatus to control temperature of processor
US7878016B2 (en) * 2004-12-30 2011-02-01 Intel Corporation Device and method for on-die temperature measurement
US7149645B2 (en) 2004-12-30 2006-12-12 Intel Corporation Method and apparatus for accurate on-die temperature measurement
US7454640B1 (en) 2005-08-18 2008-11-18 National Semiconductor Corporation System and method for providing a thermal shutdown circuit with temperature warning flags
JP2007109085A (ja) 2005-10-14 2007-04-26 Sony Computer Entertainment Inc 発熱制御方法、装置およびシステム
US7376532B2 (en) * 2005-11-29 2008-05-20 International Business Machines Corporation Maximal temperature logging
US7565258B2 (en) 2006-03-06 2009-07-21 Intel Corporation Thermal sensor and method
JP2008026948A (ja) 2006-07-18 2008-02-07 Renesas Technology Corp 半導体集積回路
CN100583002C (zh) 2007-02-27 2010-01-20 鸿富锦精密工业(深圳)有限公司 散热模组
CN101482757A (zh) 2008-01-07 2009-07-15 联想(北京)有限公司 一种温度控制的方法、系统及硬件装置
US20100073068A1 (en) * 2008-09-22 2010-03-25 Hanwoo Cho Functional block level thermal control
US8306772B2 (en) 2008-10-13 2012-11-06 Apple Inc. Method for estimating temperature at a critical point
US8254200B2 (en) 2009-09-11 2012-08-28 Sherif Eid System and method to compensate for process and environmental variations in semiconductor devices
CN201656433U (zh) 2010-02-05 2010-11-24 国基电子(上海)有限公司 过热保护电路及使用其的电子设备
US8452463B2 (en) 2010-06-04 2013-05-28 Apple Inc. Adjusting the thermal behavior of a computing system using indirect information about ambient temperature
US8768530B2 (en) 2010-06-04 2014-07-01 Apple Inc. Thermal zone monitoring in an electronic device
CN102014201B (zh) * 2010-09-29 2014-04-30 中兴通讯股份有限公司 一种数据卡温度控制方法及装置
US8793512B2 (en) 2010-10-29 2014-07-29 Advanced Micro Devices, Inc. Method and apparatus for thermal control of processing nodes

Also Published As

Publication number Publication date
EP2685632A2 (en) 2014-01-15
JP2014006905A (ja) 2014-01-16
BR102013015444B1 (pt) 2020-12-08
WO2013191816A1 (en) 2013-12-27
CN103514011B (zh) 2016-12-28
EP2685632B1 (en) 2016-08-03
JP5638110B2 (ja) 2014-12-10
CN103514011A (zh) 2014-01-15
US20130345892A1 (en) 2013-12-26
KR101526051B1 (ko) 2015-06-04
KR20130143529A (ko) 2013-12-31
TW201407346A (zh) 2014-02-16
EP2685632A3 (en) 2014-05-21
US9383789B2 (en) 2016-07-05
TWI594115B (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
BR102013015444A2 (pt) Aparelho e metodologia de controle térmico
KR101999040B1 (ko) 저전압 검출 및 성능 스로틀링
JP6154071B2 (ja) アクティブなプロセッサに基づく動的電圧及び周波数管理
TWI522801B (zh) 控制處理器功率消耗之數位功率評估器
BR112012025292B1 (pt) circuito integrado e método
US11079831B2 (en) Control scheme to temporarily raise supply voltage in response to sudden change in current demand
JP2016517988A (ja) ソリッドステートストレージデバイスのオンザフライ性能調整
CN113126892A (zh) 控制存储系统方法、电子设备和计算机程序产品
US10572183B2 (en) Power efficient retraining of memory accesses
KR102384904B1 (ko) 집적 회로들을 위한 전력 관리 시스템
WO2023081054A1 (en) Performance management during power supply voltage droop
BR112015012559B1 (pt) Sistema e método de escala de tensão adaptativa
US10365698B2 (en) Temperature based frequency throttling
US20170185118A1 (en) Control method, information processing apparatus, and storage medium
US11953982B2 (en) Dynamic guard band with timing protection and with performance protection
US11822418B2 (en) System and method for power consumption management
US20230205547A1 (en) Multiple module bootup operation

Legal Events

Date Code Title Description
B03A Publication of a patent application or of a certificate of addition of invention [chapter 3.1 patent gazette]
B06F Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette]
B06U Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 19/06/2013, OBSERVADAS AS CONDICOES LEGAIS.

B21F Lapse acc. art. 78, item iv - on non-payment of the annual fees in time

Free format text: REFERENTE A 9A ANUIDADE.

B24J Lapse because of non-payment of annual fees (definitively: art 78 iv lpi, resolution 113/2013 art. 12)

Free format text: EM VIRTUDE DA EXTINCAO PUBLICADA NA RPI 2675 DE 12-04-2022 E CONSIDERANDO AUSENCIA DE MANIFESTACAO DENTRO DOS PRAZOS LEGAIS, INFORMO QUE CABE SER MANTIDA A EXTINCAO DA PATENTE E SEUS CERTIFICADOS, CONFORME O DISPOSTO NO ARTIGO 12, DA RESOLUCAO 113/2013.