KR101999040B1

KR101999040B1 - 저전압 검출 및 성능 스로틀링

Info

Publication number: KR101999040B1
Application number: KR1020177024539A
Authority: KR
Inventors: 브리제시 트리파시; 에릭 지. 스미스; 에릭 피. 마크니키; 정 욱 조; 칼레드 엠. 알라쉬모니; 키랜 비. 캐틀; 비제이 엠. 베타다; 보 양; 원룽 웨이
Original assignee: 애플 인크.
Priority date: 2015-03-30
Filing date: 2016-03-01
Publication date: 2019-09-27
Also published as: KR20170110669A; TWI600998B; CN107407942A; TW201706748A; US20160291625A1; DE112016001481T5; WO2016160229A1; CN107407942B; US9658634B2; DE112016001481B4

Abstract

저전압 검출 회로(under voltage detection circuit) 및 이를 포함하는 IC를 동작시키는 방법이 개시된다. 일 실시예에서, IC는 공급 전압을 제1 및 제2 전압 임계치들과 각각 비교하도록 구성된 제1 및 제2 비교기들을 갖는 저전압 보호 회로를 포함하며, 이때 제2 전압 임계치는 제1 전압 임계치보다 크다. 로직 회로가 제1 및 제2 비교기들로부터 신호들을 수신하도록 결합된다. 대응하는 기능 회로에 의한 고성능 상태에서의 동작 동안, 로직 회로는, 공급 전압이 제1 임계치 미만으로 떨어졌다는 표시에 응답하여 스로틀링 신호(throttling signal)의 표명(assertion)을 야기하도록 구성된다. 기능 회로에 제공되는 클록 신호는 표시에 응답하여 스로틀링될 수 있다. 공급 전압이 후속적으로 제2 임계치 초과의 레벨로 상승하는 경우, 스로틀링 신호는 비표명될(de-asserted) 수 있다.

Description

저전압 검출 및 성능 스로틀링

본 개시내용은 집적회로에 관한 것이며, 보다 상세하게는, 성능과 전력 소모의 균형을 맞추기 위한 회로에 관한 것이다.

집적회로(IC)에 전력을 공급할 때, 최대 가능한 공급 전압과 실제 공급된 전압 사이의 보호 대역(guard band)들이 종종 구현된다. 예를 들어, IC의 회로들이 0.9 볼트에서 오동작 없이 기능할 수 있는 경우, 그에 제공된 공급 전압은 1.0 볼트에 있을 수 있다. 유사하게, 클록 주파수들은 또한, IC(또는 그 내부의 기능 회로)가 적절히 동작할 수 있는 최대 값보다 실제로 더 작은 값으로 제한될 수 있다. 예를 들어, 특정 IC가 적절히 동작할 수 있는 최대 클록 주파수가 1.1 ㎒인 경우, 클록 신호는 1 ㎒에서 제공될 수 있다.

많은 경우들에서, IC가 더 높은 전압이 제공될 때 더 높은 클록 주파수에서 적절히 기능할 수 있다는 점에서, 공급 전압 및 클록 신호 주파수들은 서로 관련된다. 일부 경우들에서, 보호 대역 사양들에도 불구하고, 프로세서와 같은 IC는 글로벌 보호 대역 등급을 초과하는 성능 상태에서(즉, 보호 대역으로 등급이 정해진 것보다 높은 전압 및/또는 클록 주파수에서) 동작될 수 있다. 이는 특정 IC에 대해 더 높은 성능 및 증가된 프로세싱 처리량을 허용할 수 있다.

저전압 검출 회로(under voltage detection circuit) 및 이를 포함하는 IC를 동작시키는 방법이 개시된다. 일 실시예에서, IC는 공급 전압을 제1 및 제2 전압 임계치들과 각각 비교하도록 구성된 제1 및 제2 비교기들을 갖는 저전압 보호 회로를 포함하며, 이때 제2 전압 임계치는 제1 전압 임계치보다 크다. 로직 회로가 제1 및 제2 비교기들로부터 신호들을 수신하도록 결합된다. 대응하는 기능 회로(functional circuit)에 의한 특정 성능 상태에서의 동작 동안, 로직 회로는, 공급 전압이 제1 임계치 미만으로 떨어졌다는 표시에 응답하여 스로틀링 신호(throttling signal)의 표명(assertion)을 야기하도록 구성된다. 기능 회로에 제공되는 클록 신호는 표시에 응답하여 스로틀링될 수 있다. 공급 전압이 후속적으로 제2 임계치 초과의 레벨로 상승하는 경우, 스로틀링 신호는 비표명될(de-asserted) 수 있다. 회로의 초기화 동안, 공급 전압이 제2 임계치 초과의 레벨로 상승할 때까지 스로틀링 신호의 표명은 억제될 수 있다.

일 실시예에서, 저전압 검출 회로는 대응하는 기능 회로가 고성능 상태 또는 가속 성능 상태(accelerated performance state)에서 동작하고 있을 때 동작될 수 있다. 그렇지 않으면, 더 낮은 성능 상태들에서 동작할 때, 스로틀링 신호의 표명은 억제될 수 있다. 제1 및 제2 카운터들의 출력들에 결합된 카운터들은 공급 전압이 특정 기간 내에 그들 각각의 모니터링된 임계치들을 교차하는 횟수를 결정할 수 있다. 제1 비교기에 결합된 카운터가 (공급 전압이 특정 기간 동안 제1 임계치 미만으로 떨어진 횟수에 기초하여) 스로틀링 신호가 너무 자주 표명되고 있지 않음을 나타내는 경우, 전력 관리 회로는 기능 회로를, 더 높은 공급 전압에서 동작하는 가속 성능 상태에 배치할 수 있다. 스로틀링이 너무 자주 발생하는 경우, 전력 관리 회로는 기능 회로를 고성능 상태의 것보다 낮은 클록 주파수를 갖는 중간 성능 상태에 배치할 수 있다.

하기의 상세한 설명은 첨부 도면들을 참조하며, 이제 도면들이 간단히 설명된다.
도 1은 집적회로(IC)의 일 실시예의 블록도이다.
도 2는 전력 관리 회로의 일 실시예와 관련하여 동작되는 저전압 검출 회로의 일 실시예를 예시하는 도면이다.
도 3은 저전압 검출 회로를 갖는 IC의 일 실시예의 동작을 예시하는 상태 다이어그램이다.
도 4는 저전압 검출 회로를 포함하는 IC의 일 실시예와 관련하여 동작하는 기능 회로에 대한 성능 상태들 간의 전환(transition)을 예시하는 상태 다이어그램이다.
도 5는 저전압 검출 회로를 갖는 IC를 동작시키기 위한 방법의 일 실시예의 흐름도이다.
도 6은 예시적인 시스템의 일 실시예의 블록도이다.
개시되는 발명 대상은 다양한 수정들 및 대안적인 형태들이 가능하지만, 그의 특정 실시예들은 도면들에서 예시로 도시되고, 본 명세서에서 상세하게 기술될 것이다. 그러나, 도면들 및 이에 대한 상세한 설명은 발명 대상을 개시된 특정 형태로 제한하도록 의도되는 것이 아니며, 반대로, 첨부된 청구범위에 의해 정의되는 바와 같은 기술된 발명 대상의 사상 및 범주 내에 속하는 모든 수정들, 등가물들 및 대안들을 포괄하려는 의도로 이해하여야 한다. 본 명세서에서 사용되는 표제들은 오직 구성을 위한 것이며 설명의 범주를 제한하기 위해 사용되는 것으로 의도되지 않는다. 본 출원 전반에 걸쳐 사용되는 바와 같이, "일 수 있다(may)"라는 단어는 의무적인 의미(즉, "이어야만 한다(must)"를 의미)라기보다 오히려 허용의 의미(즉, "~에 대해 가능성을 갖는다"는 의미)로 사용된다. 유사하게, "포함하다(include, includes)" 및 "포함하는(including)"이라는 단어는, 포함하지만 이로 제한되지 않음을 의미한다.
다양한 유닛들, 회로들 또는 기타 컴포넌트들이 태스크 또는 태스크들을 수행하도록 "구성되는 것"으로 설명될 수 있다. 그러한 맥락에서, "~하도록 구성된"은 동작 동안에 태스크 또는 태스크들을 수행하는 "회로를 갖는"을 일반적으로 의미하는 구조의 광의의 설명이다. 이와 같이, 유닛/회로/컴포넌트는 유닛/회로/컴포넌트가 현재 온(on) 상태가 아닐 시에도 태스크를 수행하도록 구성될 수 있다. 일반적으로, "~하도록 구성된"에 대응하는 구조를 형성하는 회로는 동작을 구현하기 위하여 실행가능한 프로그램 명령어들을 저장하는 하드웨어 회로들 및/또는 메모리를 포함할 수 있다. 메모리는 정적 또는 동적 랜덤 액세스 메모리와 같은 휘발성 메모리 및/또는 비휘발성 메모리, 예를 들어 광 또는 자기 디스크 저장장치, 플래시 메모리, 프로그래밍 가능한 판독 전용 메모리(programmable read-only memory) 등을 포함할 수 있다. 유사하게, 다양한 유닛들/회로들/컴포넌트들은 설명의 편의를 위해 태스크 또는 태스크들을 수행하는 것으로 설명될 수 있다. 그러한 설명은 "~하도록 구성된"이라는 문구를 포함하는 것으로 해석되어야 한다. 하나 이상의 태스크를 수행하도록 구성된 유닛/회로/컴포넌트를 언급하는 것은 그 유닛/회로/컴포넌트에 대해 35 U.S.C. §112, (f)항(또는 pre-AIA의 6항)의 해석을 적용하지 않고자 명확히 의도된다.

이제 도 1을 참조하면, IC의 일 실시예의 블록도가 도시된다. 도 1에 도시된 바와 같은 IC(10)는 본 개시내용의 다양한 양태들을 예시하기 위해 사용된 예시적인 실시예이지만, 제한하도록 의도되는 것은 아니다. 본 개시내용의 범주 내에 속하는 매우 다양한 IC 실시예들이 가능하고 고려된다. 또한, 비록 이해를 돕기 위해 IC(10) 및 그의 다양한 회로들이 간략화된 용어로 이하에서 논의되지만, 이들의 기능은 명시적으로 논의된 것으로 제한되지 않는다는 것이 이해되어야 한다.

도시된 실시예에서의 IC(10)는 전압 레귤레이터(Vreg)(11), 기능 회로 블록(12), 전력 관리 회로(15), 클록 생성기 회로(17), 및 저전압 검출 회로(20)를 포함한다. 기능 회로 블록(12)은 IC(10)의 주요 기능들을 수행하도록 구성된 회로를 포함한다. 이러한 회로는 범용 처리 회로, 그래픽 처리 회로, IC(10) 외부의 회로들과 인터페이싱하기 위한 다양한 유형의 회로들, 메모리 회로들(예를 들어, 캐시, 레지스터 등) 등을 포함할 수 있다(그러나, 이에 제한되는 것은 아니다). IC(10) 내의 회로 중 적어도 일부는 클록 신호를 수신하는 동기식 디지털 회로들을 포함하지만, 조합된 디지털 로직 회로들 및 아날로그 회로들이 또한 포함될 수 있다.

기능 회로 블록(12)에 제공되는 클록 신호는 초기에 클록 생성기 회로(17)에 의해 생성된다. 클록 생성 회로(17)는 위상 고정 루프(PLL) 또는 국소 발진기와 같은, 클록 신호를 생성하도록 구성된 임의의 적합한 유형의 회로일 수 있다. 일부 실시예들에서, 클록 생성 회로(17)는 또한 듀티 사이클을 원하는 값(예를 들어, 50%)으로 제어하기 위해 클록 신호를 형상화하는 회로를 포함할 수 있다. 클록 생성기 회로(17)로부터 출력된 클록 신호인 Root Clk는 전력 관리 회로(15)에 제공될 수 있다.

도시된 실시예에서, 전력 관리 회로(15)는 IC(10)에 대한 다양한 전력 관리 기능들을 수행하도록 구성된다. 일부 전력 관리 기능들은 기능 회로 블록(12)의 성능 상태를 제어함으로써 수행될 수 있다. 주어진 성능 상태는 기능 회로 블록(12)에 제공되는 클록 신호의 주파수 및 공급 전압에 의해 정의될 수 있다. 일반적으로 말하면, 더 큰 성능을 제공하도록 의도되는 성능 상태들은 더 큰 클록 주파수들 및 더 큰 공급 전압들을 갖는 성능 상태들이다. 전력 소모를 감소시키도록 의도되는 성능 상태들은 더 낮은 클록 주파수들 및 더 낮은 공급 전압들을 갖는 성능 상태들일 수 있다. 이와 같이, 전력 관리 회로(15)는 기능 회로 블록(12)에 제공되는 클록 신호의 주파수에 대한 제어를 행사할 수 있는 회로를 포함할 수 있다. 도시된 실시예에서 전력 관리 회로(15)는 또한, 그것이 기능 회로 블록(12)에 제공되는 공급 전압(Vdd)을 제어할 수 있게 하는 회로를 포함한다.

여기서, 전력 관리 회로(15) 및 클록 생성기(17)는, 기능 회로 블록(12)에 제공되는 공급 전압과 별개인, 명시적으로 도시되지 않은, 하나 이상의 다른 전압원으로부터 전력을 수신할 수 있다.

다양한 성능 메트릭들 및 데이터가 기능 회로 블록(12)으로부터 전력 관리 회로(15)로 제공되어, 후자가 적절한 성능 상태들을 결정하도록 할 수 있다. 성능 메트릭들/데이터는 현재의 프로세싱 작업부하들, 프로세싱 작업부하들의 유형들(예를 들어, 프로세서 집약적, 메모리 집약적), 주어진 기간 내에 실행된/완료된(retired) 명령어들, 온도 판독값들 등을 포함할 수 있다. 이 정보에 적어도 부분적으로 기초하여, 전력 관리 회로(15)는 기능 회로 블록(12)에 제공되는 클록 신호의 주파수 및 공급 전압의 제어를 행사할 수 있다.

도시된 실시예에서, IC(10)는 외부 전원으로부터 전력을 수신하도록 구성되는 전압 레귤레이터(11)를 포함한다. 이 실시예에서의 전압 레귤레이터(11)는 가변 전압 레귤레이터이며, 따라서 그것의 출력 전압은 제어가능하다. 많은 실시예들에서, 전압 레귤레이터(11)는 스위칭 전압 레귤레이터(예를 들어, 벅 컨버터, 부스트 컨버터)로서 구현될 수 있지만, 선형 전압 레귤레이터들을 이용하는 실시예들도 가능하고 고려된다.

IC(10)의 동작 동안, 기능 회로 블록(12)은 다양한 고성능 동작 상태들에 배치될 수 있다. 본 개시내용의 목적들을 위해, 이들 성능 상태 중 하나는 고성능 상태로 지칭되고, 이들 중 다른 하나는 가속 성능 상태로 지칭된다. 이 상태들은 다른 것들보다 더 높은 전압들 및 클록 주파수들에서 동작할 수 있으며, 이때 가속 성능 상태는 가장 높은 전압/주파수 조합을 갖는다. 그러나, 이 상태들의 정의는 본 개시내용을 제한하도록 의도되지 않는다는 것에 유의해야 한다.

고성능 상태 또는 가속 성능 상태에서의 동작 동안, 기능 회로 블록(12)에 의한 전력 소모는 전압 레귤레이터(11)의 전력 전달 용량에 비해 상대적으로 높을 수 있다. 특히, 기능 회로 블록(12)에 의한 전류 소모는 다른 성능 상태들에 비해 높을 수 있는 이 성능 상태들에서의 동작 동안 높을 수 있다. 때때로, 높은 전류 소모는 전압 레귤레이터(11)의 전력 전달 용량을 변형시킬 수 있고, 따라서 Vdd의 전압 강하(voltage drop)로 이어질 수 있다. 전압의 강하(때때로 '전압 저하(voltage droop)'로 지칭됨)는, 체크되지 않은 채로 남아있는 경우, 기능 회로 블록(12) 내의 회로들이 올바르게 기능하는 능력에 악영향을 미칠 수 있다. 도시된 실시예에서, IC(10)는 저전압 검출(under voltage detection, UVD) 회로(20)를 포함한다. UVD 회로(20)는 노드(Vdd) 상의 수신된 전압을 하나 이상의 임계치와 비교할 수 있다. 특정 임계치 아래인 전압을 검출하는 것에 기초하여, UVD 회로(20)는 전력 관리 회로(15)에 제공되는 스로틀링 신호('Throttle')를 표명할 수 있다. 스로틀링 신호의 표명에 응답하여, 전력 관리 회로(15)는 공급 전압이 안전한 레벨로 회복될 수 있도록 일정 시간 동안 기능 회로 블록(12)에 제공되는 클록 신호를 스로틀링할 수 있다. UVD 회로(20)가 전압이 안전한 레벨로 복귀되었음을 검출할 때, 스로틀링 신호는 비표명될 수 있다. UVD 회로(20)는 또한, 공급 전압이 미리결정된 기간 내에 다양한 임계치들을 교차하는 횟수에 관한 정보를 전력 관리 회로(15)에 제공할 수 있다. 이러한 정보에 기초하여, 전력 관리 회로(15)는 공급 전압 또는 클록 신호의 주파수 중 하나 이상을 변경함으로써 기능 회로 블록(12)의 성능 상태를 변경할 수 있다.

도 2는 전력 관리 회로의 일 실시예와 관련하여 동작되는 저전압 검출 회로의 일 실시예를 예시하는 도면이다. 도시된 실시예에서, UVD 회로(20)는 비교기들(204, 205)을 포함하며, 그 각각은 공급 전압(Vdd)을 대응하는 임계치들과 비교하도록 구성된다. 비교기(204)는 디지털-아날로그 컨버터(DAC)(202)로부터 제1 임계 전압을 수신하도록 결합되는 한편, 비교기(205)는 DAC(203)로부터 제2 임계 전압을 수신하도록 결합된다.

공급 전압이 제1 전압 임계치 미만으로 떨어지는 경우, 비교기(204)는 저전압 조건의 존재를 나타내는 저전압(UV) 신호를 표명할 수 있다. 저전압 조건은, 공급 전압이 안전한, 더 낮은 동작 한계로서 지정된 한계 미만으로 떨어질 때, 발생한다. 예를 들어, 한계는, IC의 로직 기능들이 로직 0 전압으로부터 로직 1 전압을 적절히 분간할 수 있는 가장 낮은 가능한 전압으로서 정의될 수 있다. 여기서 지정된 한계는 특성화 시험 동안에 또는 다른 메커니즘에 의해 결정된 한계들에 기초할 수 있다. 일부 경우들에서, 한계는 일부 보호 대역 또는 안전 여유(safety margin)를 포함할 수 있다. UV 신호의 표명은 UVD 회로(20)가 전력 관리 회로(15)에 제공되는 스로틀링 신호를 표명하는 것을 야기할 수 있으며, 이는 결과적으로 클록 신호의 스로틀링을 야기할 수 있다.

스로틀링 신호가 표명되었고, 비교기(205)가 공급 전압이 제2 전압 임계치 초과로 상승했음을 검출하는 경우, 턴오프 신호(Voff)가 표명될 수 있다. 이 신호가 표명될 때, 전력 관리 회로(15)는 스로틀링 신호를 비표명할 수 있다. 제2 전압 임계치는 또한 스로틀링 신호의 표명이 인에이블되어야 할 때를 결정하기 위한 무장 전압(arming voltage)으로서 사용될 수 있다. 예를 들어, 스로틀링이 수행될 수 있는 성능 상태로 전환될 때, 스로틀링 신호의 표명은, Voff 신호에 의해 지시된 바와 같이 공급 전압이 제2 전압 임계치와 적어도 동일한 값에 도달할 때까지, 억제될 수 있다. Voff 신호의 표명은 공급 전압이 제2 전압 임계치 이상인 레벨로 상승했다는 표시로서 사용될 수 있으며, 그 후 스로틀링 신호의 표명은 제1 임계 전압 미만의 하락의 경우에도 더 이상 억제되지 않는다. 이는, 공급 전압이 진입되고 있는 성능 상태에 상응하는 레벨로 상승함에 따라 의도하지 않은 스로틀링이 발생하는 것을 방지할 수 있다.

UVD 회로는 스로틀링 로직(210)을 포함한다. 비교기들(204, 205)로부터의 출력 신호들(UV, Voff)은 각각 필터(218)에 의해 수신될 수 있다. 필터(218)는, 지속시간이 짧고 다른 식으로 무시할 수 있는 공급 전압 노드 상에서 발생하는 과도현상(transients)으로 인한 스로틀링 신호의 상태들의 전환을 방지하기 위해 사용될 수 있다. 예를 들어, 일 실시예는 필터(218)를, 상당한 전압 저하만을 통과시키지만 매우 짧은 지속시간의 과도현상을 필터링하는 로우 패스 필터로서 구현할 수 있다(따라서 고주파 성분들을 포함한다). 이러한 필터는, 특정 실시예들에 따라, 디지털 또는 아날로그 회로를 사용하여 구현될 수 있다.

스로틀링 로직(210)은 또한, 스로틀링 신호의 표명을 제어하도록 구성되는 억제 로직(222)을 포함한다. 전술한 고성능 및 가속 성능 상태들과 같은 소정 성능 상태들에서 동작할 때, 억제 로직은, 비교기(204)가 공급 전압이 제1 전압 임계치보다 작다는 것을 검출하고 그것이 필터(218)에 의해 필터링되는 과도현상이 아닐 때, 스로틀링 신호의 표명을 야기할 수 있다. 유사하게, UVD 회로가 무장될 때(즉, 스로틀링 신호가 인에이블될 때), 억제 로직(222)은, 비교기(205)가 공급 전압이 적어도 제2 전압 임계치까지 상승했음을 검출하는 것에 응답하여, 그렇지 않았다면 표명되는 스로틀링 신호의 비표명을 야기할 수 있다. 억제 로직(222)은 또한, 억제 로직(222)으로 하여금 또한 스로틀링 신호의 표명을 억제하게 할 수 있는 억제 신호를 전력 관리 회로(15)로부터 수신하도록 결합된다. 이것은, UVD 회로(20)가 무장되어 있을 수 있는 성능 상태로 또는 그러한 성능 상태로부터 전환할 때뿐만 아니라, UVD 회로(20)가 무장되어 있지 않은 성능 상태들에서 동작할 때를 포함한다.

UVD 회로(20)는 또한 비교기들(204, 205)의 출력들에 각각 결합되는 카운터들(208, 209)을 포함한다. 이들 카운터는, 그들의 대응하게 결합된 카운터들과 연관된 전압 임계치들을 교차하는 공급 전압들의 인스턴스들을 기록하는 데 사용될 수 있다. 일 실시예에서, 카운터들은 리셋되기 전에 미리결정된 기간 동안 동작할 수 있다. 카운터가 미리결정된 기간 내에 대응하는 전압 임계치의 교차가 소정 횟수보다 크다는 것을 나타내는 경우, 전력 관리 회로(15)는 기능 회로 블록(12)에 대한 성능 상태의 변경을 야기할 수 있다. 예를 들어, 가속 성능 상태(즉, 이 실시예에서 가장 높은 성능 상태)에서 동작하는 경우, 제1 전압 임계치의 교차들의 소정 수보다 크다는 표시는, 스로틀링이 원하는 것보다 더 자주 발생하고 있음을 나타낼 수 있다. 제1 카운터로부터의 카운트 값에 기초하여 이러한 결정을 하는 것에 응답하여, 전력 관리 회로(15)는 기능 회로 블록(15)의 성능 상태를, 더 낮은 클록 주파수 및 더 낮은 동작 전압 둘 다를 갖는 성능 상태로 감소시킬 수 있다. 이는 도 4를 참조하여 보다 상세히 설명될 것이다.

도시된 실시예에서의 전력 관리 회로(15)는 상태 기계(231), 클록 게이팅 회로(233), 및 주파수 제어 회로(235)를 포함한다. 주파수 제어 회로(235)는 기능 회로 블록(12)이 동작해야 할 성능 상태에 대응하는 클록 신호의 주파수를 설정하는 데 사용될 수 있다. 일 실시예에서, 주파수 제어 회로는 클록 배율기 회로(clock multiplier circuit)일 수 있는 한편, 다른 실시예에서 주파수 제어 회로(235)는 클록 분할 회로(clock divider circuit)일 수 있다. 일반적으로 말하면, 주파수 제어 회로는 수신된 루트 클록(root clock) 신호에 기초하여 생성되는 클록 신호의 주파수를 변화시키기 위한 임의의 적합한 회로일 수 있다.

도시된 실시예에서의 클록 게이팅 회로(233)는 클록 신호가 기능 회로 블록(12)에 제공되는 것을 억제하기 위해 사용된다. 이러한 특정 실시예에서, 스로틀링은 클록 게이팅 회로(233)를 사용하여 달성될 수 있다. 예를 들어, 클록 신호의 스로틀링은, 클록 게이팅 회로(233)로 하여금 미리결정된 양의 시간 동안 클록 신호를 억제하게 함으로써 달성될 수 있다. 다른 예에서, 스로틀링은, 클록 게이팅 회로가 매 N 사이클들(예를 들어, 여기서 N은 정수 값임) 중 하나 동안 억제되게 함으로써 달성될 수 있다. 일반적으로, 스로틀링은 클록 신호를 일시적으로 억제하거나 그것의 주파수를 일시적으로 감소시킴으로써 달성될 수 있다. 그러나, 소정 스로틀링 메커니즘들이 본 명세서에서 논의되었지만, 다른 것들이 가능하고 고려될 수 있음에 유의해야 한다.

도시된 실시예에서의 상태 기계(231)는 기능 회로 블록(12)의 성능 상태, 스로틀링 동작들, 및 다른 전력 제어 동작들을 결정하도록 구성된 다수의 로직 회로들(순차 및 조합 둘 모두)을 포함할 수 있다. 이 예에서 상태 기계(231)는 스로틀링 신호, (카운터들로의) 리셋 신호들, (카운터들로부터 수신된) 카운트 값 신호들, 및 (억제 로직(222)으로의) 억제 신호를 통해 UVD 회로(20)에 결합된다. 전술한 바와 같이, 스로틀링 신호는 공급 전압이 제1 전압 임계치 미만으로 떨어지는 것에 응답하여 표명될 수 있고, 그것이 제2 전압 임계치 이상인 레벨로 상승할 때까지 표명된 것으로 유지될 수 있다. 상태 기계(231)는 예를 들어, 클록 게이팅 회로(233)에 제공되는 게이팅 신호(Gate)를 표명함으로써 스로틀링 신호들의 표명에 응답하여 클록 신호의 스로틀링이 수행되게 할 수 있다.

카운터들(208, 209)로부터 수신된 카운트 값들을 사용하여, 상태 기계(231)는 제1 및 제2 임계 전압들이 미리결정된 기간 동안 얼마나 자주 교차되었는지를 결정할 수 있고, 교차들의 수가 미리결정된 값을 초과하는 경우 성능 상태에 변경들을 야기할 수 있다. 미리결정된 값은, 일부 경우들에서, 기능 회로 블록(12)의 현재 성능 상태에 의존할 수 있다. 미리결정된 기간이 경과하면, 상태 기계(231)는 리셋 신호들을 표명함으로써, 카운터들(208, 209)을 리셋할 수 있다.

도시된 실시예에서의 상태 기계(231)는 기능 회로 블록(12)의 성능 상태를 제어할 수 있다. 전술한 바와 같이, 성능 상태는 동작 전압 및 클록 주파수에 의해 정의될 수 있다. 동작 공급 전압을 설정하기 위해, 상태 기계(231)는 전압 레귤레이터(11)로 전달되는 제어 신호들(Vctrl)을 생성할 수 있으며, 이어서 전압 레귤레이터(11)는 그에 따라 공급 전압을 조정할 수 있다. 상태 기계(231)는 또한 주파수 제어 회로(235)에 제공되는 주파수 제어 신호들(F)을 통해 주파수를 조정할 수 있다. 성능 상태는 기능 회로 블록(12)으로부터 수신된 다양한 성능 메트릭들 및 데이터뿐만 아니라, UVD 회로(20)의 카운터들(208, 209)로부터 수신된 카운트 값들을 포함하는 다양한 인자들에 기초하여 결정될 수 있다.

이제 도 3을 참조하면, UVD 회로(20)를 갖는 일 실시예의 IC(10)의 동작을 예시하는 상태 다이어그램이 도시된다. 상태 다이어그램(300)은 UVD 회로(20)가 무장되었고 단일 모드 내에서 동작한다고 가정한다. 모드들 간의 스위칭은 도 4를 참조하여 이하에서 설명된다. 상태 다이어그램(300)은 본 명세서에서 명시적으로 논의된 것들과 다른 메커니즘들을 사용하여 본 명세서에 기술된 기능을 수행하는 IC의 다른 실시예들에 적용될 수 있다는 것에 또한 유의해야 한다.

상태(305)에서, 스로틀링 신호가 UVD 회로(20)에 의해 표명되지 않으므로, 스로틀링은 억제된다. 공급 전압이 제1 전압 임계치 미만인 레벨로 떨어지는 경우, 상태(310)로의 전환이 이루어진다. 상태(310)에서, 스로틀링 신호가 표명되고 그에 응답하여, 전력 관리 회로(15)는 클록 신호의 스로틀링을 야기한다. 전압이 제2 전압 임계치보다 작은 레벨에서 유지되는 경우, IC는 상태(310)에서 유지되며, 이때 스로틀링 신호는 표명되고 클록 신호의 스로틀링은 계속된다. 공급 전압이 제2 임계 전압 이상인 레벨로 상승하는 경우, IC(10)는 상태(305)로 다시 전환될 수 있으며, 이때 공급 전압이 제1 전압 임계치보다 큰 한, 스로틀링 신호는 비표명되고 그로부터 억제된다.

도 4는 저전압 검출 회로를 포함하는 IC의 일 실시예와 관련하여 동작하는 기능 회로에 대한 성능 상태들 간의 전환을 예시하는 상태 다이어그램이다. 본 명세서에 기술된 동작은 전술한 다양한 회로 실시예들에 적용될 수 있다. 그러나, 상태 다이어그램(400)은 또한, 저전압 조건들을 검출하고 그에 응답하기 위한 상이한 메커니즘들을 사용하는 것들을 포함하는, 본 명세서에서 명시적으로 논의되지 않은 다른 실시예들에 적용될 수 있다. 또한, 단지 4개의 상이한 성능 상태들이 도 4의 상태 다이어그램(400)에 도시되어 있지만, 더 많거나 적은 수의 성능 상태들을 갖는 실시예들도 가능하고 고려된다.

도 4에 도시된 바와 같은 상태(405)는, 공급 전압이 값(Vmin)에 있고 클록 주파수가 값(Fmin)에 있는 저성능 상태이다. 도 4에 도시된 상태들 중에서, 상태(405)는 프로세싱 처리량의 관점에서 가장 낮은 용량을 갖는다. 저성능 상태(405)에서의 동작 동안, UVD 회로(20)는 무장되어 있지 않으며, 어떠한 클록 신호의 스로틀링도 수행되지 않는다. 따라서, 기능 회로(12)에 가해진 큰 작업부하가 충분히 빨리 완료되고 있지 않은 경우, 상태(415)에서의 고성능 상태로의 전환이 이루어질 수 있다. 작업부하가 충분히 빨리 프로세싱되고 있는지 여부의 결정은, 프로세싱 대기중인 큐 내의 데이터의 유닛들 또는 명령어들, 명령어들 내의 엄격한 레이턴시 요건들의 표시들 등과 같은 다양한 메커니즘들을 사용하여 이루어질 수 있다.

고성능 상태(415)에서, 공급 전압은 Vmin으로부터 Vmax로 증가되는 한편, 클록 주파수는 Fmin으로부터 Fbst로 증가된다. 클록 주파수(Fbst)는 IC(10)의 가장 높은 등급의 클록 주파수(예를 들어, Fmax)보다 큰 클록 주파수일 수 있다. Fbst의 클록 주파수에서 동작하는 것은 기능 회로(12)의 프로세싱 처리량을 상당히 증가시킬 수 있다. 그러나, 이 성능 상태에서는 전압 저하가 발생할 가능성이 더 많다. 따라서, 이 성능 상태로 전환시, UVD 회로(20)는 무장되고 후속적으로 공급 전압을 모니터링하기 시작한다.

고성능 상태(415)에서 나가는 것(exit)은 적어도 2개의 방법들 중 하나로 발생할 수 있다. 프로세싱 작업부하가 완료되고 후속 작업부하들이 기능 회로 블록(12)에 대해 상당히 낮은 프로세싱 요구를 두는 경우, IC(10)는 중간 성능 상태(410)로 전환되어, 클록 주파수를 Fbst로부터 Fmax로 강하시킬 수 있다. 고성능 상태(415)에서 나가는 것이 발생할 수 있는 다른 방법은 스로틀링을 통해서이다. 스로틀링 신호는 UVD 회로(20)에 의해 표명될 수 있으며, 이때 클록 신호의 스로틀링이 그에 대해 수행된다. 클록 신호의 스로틀링이 너무 자주 발생하고 있다고 결정되는 경우, 가속 성능 상태(420)로의 전환이 개시된다.

가속 성능 상태(420)로 전환시, 공급 전압은 Vmax로부터 Vbst로 증가된다. 가속 주파수와 유사하게, 전압(Vbst)은 IC(10)에 대한 정상 정격 전압보다 높을 수 있다. 따라서, 가속 성능 상태(420)에서, 공급 전압 및 클록 주파수는 둘 다 그들 각각의 보호 대역들 밖에서 동작될 수 있다.

가속 성능 상태에서 나가는 것은 2개의 방법들 중 하나로 발생할 수 있다. 프로세싱 작업부하가 완료되거나 그렇지 않으면 상당히 감소된 프로세싱 요구가 있는 경우, 공급 전압 및 클록 주파수를 각각 Vmin 및 Fmin으로 감소시킴으로써 저성능 상태(405)로의 전환이 실행될 수 있다. 한편, 가속 성능 상태(420)에 있는 동안 스로틀링이 계속해서 너무 빈번하게 발생하는 경우, IC(10)는 공급 전압 및 클록 주파수가 각각 Vmax 및 Fmax로 감소되는 중간 성능 상태(410)로 전환된다. 이는 가속 성능 상태(420)에서보다 느리지만 프로세싱 작업부하의 완료를 허용할 수 있다. 그러나, UVD 회로(20)는 중간 성능 상태에서 무장되어 있지 않으므로, 어떠한 스로틀링도 발생하지 않으며 따라서 프로세싱 작업부하는 Vmax 및 Fmax에서 완료를 계속하도록 허용될 수 있다. 중간 성능 상태에서 나가는 것은, 프로세싱 요구가 저성능 상태(405)로의 전환을 가능하게 하기에 충분히 낮으면 발생할 수 있다. 여기서, Vmax 및 Fmax는 각각 IC(10)에 대한 글로벌 보호 대역들 내에 존재하는 가장 높은 동작 전압 및 클록 주파수로서 정의될 수 있다는 것에 유의해야 한다.

도 5는 UVD 회로(20)와 같은 저전압 검출 회로를 갖는 IC를 동작시키기 위한 방법의 일 실시예의 흐름도이다. 방법(500)은 전술한 회로의 다양한 실시예들을 사용하여 수행될 수 있다. 방법(500)을 수행할 수 있지만 본 명세서에서 다른 식으로 논의되지 않은 회로 실시예들도 가능하고 고려된다. 또한, 방법(500)은 고성능 상태로의 전환 및 고성능 상태에서의 동작으로 제한되며, 따라서 도 4를 참조하여 전술한, 그것에서 나가는 것에 대한 조건들을 포함하지 않는다는 것에 유의해야 한다. 그러나, 이것은, 그러한 조건들이 그럼에도 불구하고 적용될 수 있으므로, 제한적으로 해석되어서는 안된다.

방법(500)은 다른 것으로부터 다른, 더 낮은 성능 상태로부터 고성능 상태로의 전환(블록(505))으로 시작한다. 고성능 상태로의 전환 동안, 공급 전압은 클록 주파수의 증가 이전에 증가된다. 또한, 전환 동안, 공급 전압이 UVD 회로(20)에 의해 공급 전압이 비교되는 둘 중 상위 전압 임계치에 적어도 도달할 때까지, 스로틀링 신호는 억제된다(블록(510)). 공급 전압이 상위 전압 임계치를 초과했으면, UVD 회로(20)는 무장된 것으로 간주되고(블록(515)), 스로틀링 신호는 전압 저하의 경우에 표명이 더 이상 억제되지 않는다. 그 후, 클록 신호의 주파수는 고성능 상태에 대응하는 값으로 상승된다(블록(520)).

고성능 상태에 있을 때, 공급 전압이 하위 임계치 미만이 아닌 경우(블록(525), 아니오), 동작은 현재 전압 및 클록 주파수에서 계속된다. 전압이 하위 임계치 미만으로 떨어지는 경우(블록(525), 예), 스로틀링 신호는 표명된다(블록(530)). 그 후, 클록 신호의 스로틀링이 수행될 수 있다. 전술한 바와 같이, 이는, 클록 신호를 모두 억제하거나, 또는 매 N 사이클들 중 특정 수(M) 동안 클록 신호를 억제하는 것(예를 들어, 여기서, 하나의 가능한 예를 사용하면, M = 1 및 N = 2임)과 같은 다양한 방법들로 달성될 수 있다. 공급 전압이 상부 전압 임계치보다 작게 유지되는 경우(블록(535), 예), 블록(530)에서 수행되는 스로틀링은 계속된다. 전압이 후속적으로 상위 전압 임계치보다 큰 값으로 상승하는 경우(블록(535), 아니오), 스로틀링 신호는 비표명되고(블록(540)) 스로틀링은 중단된다. 그 후, 동작은 그 상태에 대한 공급 전압 및 클록 주파수 값들에서 고성능 상태로 계속된다(블록(545)).

본 명세서에서 논의된 바와 같은 UVD 회로(20)의 사용은 유리하게는, 기능 회로(12)로 하여금 미리규정된 한계들 내에서 동작할 때 달리 이용가능한 것보다 더 높은 성능을 달성하도록 허용할 수 있다. IC(10)(및 따라서 기능 회로(12))는 공급 전압 및 클록 주파수에 대해 소정 동작 한계들로 미리규정될 수 있다. 이들 한계는, 일부 경우들에서 비록 그러한 한계들을 초과하여 동작할 때에도 소정 이벤트들(예를 들어, 임계 전압 미만의 전압 저하)이 거의 발생하지 않을지라도 성능을 제한할 수 있는 보호 대역으로 설정될 수 있다. 따라서, 공급 전압 상의 전압 저하를 검출하기 위해 UVD 회로(20)를 이용하여, 전력 관리 회로(15)는 기능 회로 블록(12)으로 하여금, 공급 전압 및/또는 클록 주파수가 미리규정된 한계들 초과인 하나 이상의 성능 상태에서 동작하게 할 수 있다. 이는 결과적으로, 프로세싱 작업부하들에 대한 더 큰 프로세싱 처리량과 같은, 더 큰 성능을 허용할 수 있다. 이러한 프로세싱 작업부하들과 연관된 태스크들은 더 짧은 시간 내에 완료될 수 있으며, 이는 결과적으로 전력 관리 회로(15)로 하여금 기능 회로 블록(12)을 덜 집약적인 작업부하들에 대해 더 낮은 성능 상태에 배치하게 할 수 있고, 이는 그렇지 않으면 더 집약적인 작업부하들이 미리규정된 한계들 내의 성능 상태들로 한정된다면 지연될 수 있다.

다음으로 도 6을 참조하면, 시스템(150)의 일 실시예의 블록도가 도시된다. 예시된 실시예에서, 시스템(150)은 외부 메모리(158)에 결합된 집적회로(10)의 적어도 하나의 인스턴스를 포함한다. 집적회로(10)는 외부 메모리(158)에 결합되는 메모리 제어기를 포함할 수 있다. 집적회로(10)는 하나 이상의 주변장치들(154) 및 외부 메모리(158)에 결합된다. 또한 집적회로(10)에 공급 전압을 공급할 뿐만 아니라, 메모리(158) 및/또는 주변장치들(154)에 하나 이상의 공급 전압을 공급하는 전원 공급장치(156)가 제공된다. 일부 실시예들에서, 집적회로(10)의 인스턴스가 둘 이상 포함될 수 있다(둘 이상의 외부 메모리(158)도 포함될 수 있음).

주변장치들(154)은 시스템(150)의 유형에 따라, 임의의 원하는 회로를 포함할 수 있다. 예를 들어, 일 실시예에서, 시스템(150)은 모바일 디바이스(예를 들어, 개인 휴대 정보 단말기(personal digital assistant, PDA), 스마트 폰 등)일 수 있고, 주변장치들(154)은 WiFi, 블루투스(Bluetooth), 셀룰러, 글로벌 포지셔닝 시스템 등과 같은 다양한 유형의 무선 통신용 디바이스들을 포함할 수 있다. 또한, 주변장치들(154)은 RAM 저장 장치, 솔리드 스테이트 저장 장치(solid state storage) 또는 디스크 저장 장치를 비롯한 추가 저장 장치를 포함할 수 있다. 주변장치들(154)은 터치 디스플레이 스크린 또는 멀티터치 디스플레이 스크린을 비롯한 디스플레이 스크린과 같은 사용자 인터페이스 디바이스들, 키보드 또는 다른 입력 디바이스들, 마이크로폰, 스피커 등을 포함할 수 있다. 다른 실시예들에서, 시스템(150)은 임의의 유형의 컴퓨팅 시스템(예를 들어, 데스크톱 개인용 컴퓨터, 랩톱, 워크스테이션, 태블릿 등)일 수 있다.

외부 메모리(158)는 임의의 유형의 메모리를 포함할 수 있다. 예를 들어, 외부 메모리(158)는 SRAM, DRAM(dynamic RAM), 예컨대, SDRAM(synchronous DRAM), 더블 데이터 레이트(DDR, DDR2, DDR3, LPDDR1, LPDDR2 등) SDRAM, RAMBUS DRAM 등일 수 있다. 외부 메모리(158)는 메모리 디바이스들이 장착되는 하나 이상의 메모리 모듈, 예컨대 단일 인라인 메모리 모듈(single inline memory module, SIMM), 듀얼 인라인 메모리 모듈(dual inline memory module, DIMM) 등을 포함할 수 있다.

상기의 개시내용이 완전히 이해된다면, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어서 다수의 변형들 및 수정들이 명백해질 것이다. 다음의 청구범위는 모든 그러한 변경들 및 수정들을 망라하는 것으로 해석되는 것으로 의도된다.

Claims

회로로서,
공급 전압을 제1 전압 임계치와 비교하도록 구성된 제1 비교기;
상기 공급 전압을 제2 전압 임계치와 비교하도록 구성된 제2 비교기 - 상기 제2 전압 임계치는 상기 제1 전압 임계치보다 큼 -; 및
상기 제1 및 제2 비교기들로부터 각각 제1 및 제2 신호들을 수신하도록 결합된 로직 회로 - 상기 로직 회로는, 대응하는 기능 회로 블록(functional circuit block)이 고성능 상태에서 동작하고 있을 때, 상기 공급 전압이 상기 제1 전압 임계치 미만으로 떨어지는 경우 스로틀링 신호(throttling signal)를 표명(assert)하도록 구성되고, 상기 공급 전압이 상기 제2 전압 임계치 초과인 경우 상기 스로틀링 신호를 비표명된 상태(de-asserted state)에서 유지하도록 추가로 구성됨 - 를 포함하며,
상기 로직 회로는, 상기 고성능 상태보다 낮은 성능을 갖는 성능 상태에서 동작할 때 상기 스로틀링 신호의 표명을 억제하고, 상기 고성능 상태로 전환(transition)시, 상기 공급 전압이 상기 제2 전압 임계치 초과의 값으로 증가한 시점 이후까지 상기 스로틀링 신호의 표명을 억제하도록 추가로 구성되는, 회로.
제1항에 있어서, 상기 기능 회로 블록이 상기 고성능 상태에서 동작하고 있을 때 상기 스로틀링 신호를 표명한 후에, 상기 로직 회로는, 상기 제2 비교기가 상기 공급 전압이 상기 제2 전압 임계치 초과로 상승했음을 나타내거나 또는 기능 회로 블록이 상기 고성능 상태에서 나갈(exit) 때까지, 상기 스로틀링 신호를 표명된 것으로 유지하도록 추가로 구성되는, 회로.
제1항에 있어서, 상기 제1 전압 임계치 미만으로 떨어지는 상기 공급 전압의 인스턴스들을 기록하도록 구성된 제1 카운터 및 상기 제2 전압 임계치 미만으로 떨어지는 상기 공급 전압의 인스턴스들을 기록하도록 구성된 제2 카운터를 추가로 포함하는, 회로.
제3항에 있어서, 상기 제1 카운터가 미리결정된 기간 내에 상기 스로틀링 신호의 표명들의 미리결정된 수보다 크다는 것을 나타내는 경우, 상기 기능 회로 블록으로 하여금 상기 고성능 상태에서 나가고 가속 성능 상태(accelerated performance state)에 진입하게 하도록 구성된 상태 기계를 추가로 포함하는, 회로.
제4항에 있어서, 상기 고성능 상태에서 동작하는 것은 제1 클록 주파수 및 제1 공급 전압에서 동작하는 것을 포함하고, 가속 성능 상태에서 동작하는 것은 상기 제1 클록 주파수에서 상기 제1 전압보다 큰 제2 전압에서 동작하는 것을 포함하는, 회로.
제5항에 있어서, 상기 상태 기계는, 상기 가속 성능 상태에서의 동작 동안 상기 제1 카운터가 미리결정된 기간 내에 상기 스로틀링 신호의 표명들의 상기 미리결정된 수보다 크다는 것을 나타내는 경우, 상기 기능 회로 블록으로 하여금 상기 가속 성능 상태에서 나가고 중간 성능 상태에 진입하게 하도록 구성되는, 회로.
제6항에 있어서, 상기 중간 성능 상태에서 동작하는 것은 상기 제1 전압 및 상기 제1 클록 주파수보다 작은 제2 클록 주파수에서 동작하는 것을 포함하는, 회로.
제1항에 있어서, 상기 로직 회로는, 공급 전압 과도현상(supply voltage transients)이 상기 스로틀링 신호를 트리거링하는 것을 억제하도록 구성된 필터를 추가로 포함하는, 회로.
제1항에 있어서, 상기 고성능 상태에 진입할 때, 클록 주파수에 대한 증가를 야기하기 전에 상기 공급 전압의 증가를 야기하도록 구성된 시퀀서를 추가로 포함하는, 회로.
방법으로서,
제1 비교기가, 공급 전압을 제1 전압 임계치와 비교하는 단계;
제2 비교기가, 상기 공급 전압을 제2 전압 임계치와 비교하는 단계;
로직 회로가, 제1 기능 회로 블록이 고성능 상태에서 동작하는 것과 동시에 상기 제1 비교기가 상기 공급 전압이 상기 제1 전압 임계치 미만으로 떨어졌음을 나타낼 때, 상기 기능 회로 블록에 제공되는 클록 신호를 스로틀링하는 단계 - 스로틀링을 야기하는 것은 스로틀링 신호를 표명하는 것을 포함함 -;
상기 제2 비교기가 상기 공급 전압이 상기 제2 전압 임계치 초과로 상승했음을 나타내는 경우 상기 스로틀링 신호를 비표명하는 단계;
상기 기능 회로 블록이 상기 고성능 상태보다 낮은 성능을 갖는 성능 상태에서 동작하고 있는 경우 상기 스로틀링 신호의 표명을 억제하는 단계; 및
상기 고성능 상태로 전환시, 상기 공급 전압이 상기 제2 전압 임계치 초과인 시점 이후까지 상기 스로틀링 신호의 표명을 억제하는 단계를 포함하는, 방법.
제10항에 있어서, 제1 카운터가, 상기 제1 전압 임계치 미만으로 떨어지는 상기 공급 전압의 인스턴스들을 기록하는 단계, 및 제2 카운터가, 상기 제2 전압 임계치 미만으로 떨어지는 상기 공급 전압의 인스턴스들을 기록하는 단계를 추가로 포함하는, 방법.
제10항에 있어서,
제1 카운터가, 상기 제1 전압 임계치 미만으로 떨어지는 상기 공급 전압의 인스턴스들을 기록하는 단계; 및
전력 관리 회로가, 상기 제1 전압 임계치 미만으로 떨어지는 상기 공급 전압의 인스턴스들의 수가 미리결정된 수를 초과했다고 결정하는 것에 응답하여, 상기 제1 기능 회로 블록으로 하여금 상기 고성능 상태로부터 가속 성능 상태로 전환되게 하는 단계를 추가로 포함하는, 방법.
제12항에 있어서,
상기 제1 카운터가, 상기 가속 성능 상태에서 동작할 때 상기 제1 전압 임계치 미만으로 떨어지는 상기 공급 전압의 인스턴스들을 기록하는 단계; 및
상기 전력 관리 회로가, 상기 제1 전압 임계치 미만으로 떨어지는 상기 공급 전압의 인스턴스들의 수가 미리결정된 수를 초과했다고 결정하는 것에 응답하여, 상기 제1 기능 회로 블록으로 하여금, 상기 가속 성능 상태로부터 중간 성능 상태로 전환되게 하는 단계를 추가로 포함하는, 방법.
제10항에 있어서,
상기 제1 비교기가, 상기 공급 전압이 상기 제1 전압 임계치 미만으로 떨어졌음을 나타내는 단계;
상기 공급 전압이 상기 제1 전압 임계치 미만으로 떨어지는 것에 응답하여 상기 스로틀링 신호를 표명하는 단계;
상기 공급 전압이 후속적으로 상기 제1 전압 임계치을 초과하지만 여전히 상기 제2 전압 임계치 미만인 경우 상기 스로틀링 신호를 표명된 것으로서 유지하는 단계; 및
상기 공급 전압이 후속적으로 상기 제2 전압 임계치을 초과하는 것에 응답하여 상기 스로틀링 신호를 비표명하는 단계를 추가로 포함하는, 방법.
제10항에 있어서, 공급 전압 과도현상이 상기 스로틀링 신호의 표명을 야기하는 것을 억제하는 단계를 추가로 포함하는, 방법.
집적회로로서,
공급 전압 및 클록 신호를 수신하도록 구성된 기능 회로 블록;
상기 기능 회로 블록의 성능 상태를 제어하도록 구성된 전력 관리 회로; 및
저전압 검출 회로(under voltage detection circuit)를 포함하며, 상기 기능 회로 블록이 고성능 상태에서 동작하는 것과 동시에, 상기 전력 관리 회로는 상기 저전압 검출 회로가 스로틀링 신호를 표명하는 것에 응답하여 상기 클록 신호를 스로틀링하도록 구성되고, 상기 저전압 검출 회로는:
상기 공급 전압을 제1 및 제2 전압 임계치들과 각각 비교하도록 구성된 제1 및 제2 비교기 회로들; 및
상기 제1 및 제2 비교기들로부터 각각 제1 및 제2 신호들을 수신하도록 결합되고, 상기 기능 회로 블록이 고성능 상태에서 동작하고 있을 때, 상기 공급 전압이 상기 제1 전압 임계치 미만으로 떨어지는 경우 상기 스로틀링 신호를 표명하고, 상기 공급 전압이 상기 제2 전압 임계치 초과인 경우 상기 스로틀링 신호를 비표명된 상태에서 유지하도록 구성되는 로직 회로를 포함하며,
상기 로직 회로는, 상기 고성능 상태보다 낮은 성능을 갖는 성능 상태에서 동작할 때 상기 스로틀링 신호의 표명을 억제하고, 상기 고성능 상태로 전환시, 상기 공급 전압이 상기 제2 전압 임계치 초과의 값으로 증가한 시점 이후까지 상기 스로틀링 신호의 표명을 억제하도록 추가로 구성되는, 집적회로.
제16항에 있어서, 상기 저전압 검출 회로는,
상기 제1 전압 임계치 미만으로 떨어지는 상기 공급 전압의 인스턴스들을 기록하도록 구성된 제1 카운터 및 상기 제2 전압 임계치 미만으로 떨어지는 상기 공급 전압의 인스턴스들을 기록하도록 구성된 제2 카운터를 추가로 포함하고;
상기 전력 관리 회로는, 상기 제1 카운터가 미리결정된 기간 내에 상기 스로틀링 신호의 표명들의 미리결정된 수보다 크다는 것을 나타내는 경우, 상기 기능 회로 블록으로 하여금 상기 고성능 상태에서 나가고 가속 성능 상태에 진입하게 하도록 구성된 상태 기계를 추가로 포함하는, 집적회로.
제17항에 있어서, 상기 상태 기계는, 상기 가속 성능 상태에서 동작하는 동안 상기 제1 카운터가 미리결정된 기간 내에 상기 스로틀링 신호의 표명들의 상기 미리결정된 수보다 크다는 것을 나타내는 경우, 상기 기능 회로 블록으로 하여금 상기 가속 성능 상태에서 나가고 중간 성능 상태에 진입하게 하도록 추가로 구성되는, 집적회로.
제18항에 있어서, 상기 중간 성능 상태에서 동작하는 것은 제1 전압 및 제1 주파수에서 동작하는 것을 포함하고, 상기 고성능 상태에서 동작하는 것은 상기 제1 전압 및 상기 제1 주파수보다 큰 제2 주파수에서 동작하는 것을 포함하며, 상기 가속 성능 상태에서 동작하는 것은 상기 제1 전압보다 큰 제2 전압에서 그리고 상기 제2 주파수에서 동작하는 것을 포함하는, 집적회로.
제16항에 있어서, 상기 로직 회로는, 공급 전압 과도현상이 상기 스로틀링 신호를 트리거링하는 것을 억제하도록 구성된 필터를 포함하는, 집적회로.