KR20230037497A - 전압 보호 - Google Patents

전압 보호 Download PDF

Info

Publication number
KR20230037497A
KR20230037497A KR1020227043654A KR20227043654A KR20230037497A KR 20230037497 A KR20230037497 A KR 20230037497A KR 1020227043654 A KR1020227043654 A KR 1020227043654A KR 20227043654 A KR20227043654 A KR 20227043654A KR 20230037497 A KR20230037497 A KR 20230037497A
Authority
KR
South Korea
Prior art keywords
voltage
processor
input voltage
protection device
threshold voltage
Prior art date
Application number
KR1020227043654A
Other languages
English (en)
Inventor
알렉산더 우안-조-리
사미르 쉐카르
마이클 젤릭슨
보아즈 허슐
님로드 앤젤
사지 사바그
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20230037497A publication Critical patent/KR20230037497A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

본 발명의 실시예들은 프로세서(120)에 제공된 입력 전압을 수신하기 위한 입력(165, 210, 610, 710), 프로세서(120)에 스로틀 신호를 출력하기 위한 출력(190, 260, 680, 760), 필터링된 입력 전압을 제공하기 위해 프로세서(120)에 제공되는 입력 전압을 필터링하기 위한 필터 회로(180, 240, 640, 660, 740), 및 필터링된 입력 전압을 제1 임계 전압(175, 235, 635, 645, 735)과 비교하고 출력(190, 260, 680, 760)으로 하여금 필터링된 입력 전압이 제1 임계 전압 아래로 떨어지는 것을 나타내는 스로틀 신호를 프로세서(120)에 제공하게 하는 제1 회로(170, 230, 630, 650, 73)를 포함하는 전압 보호 장치(130, 160, 205, 630, 730)를 제공한다.

Description

전압 보호
본 명세서에 설명된 실시예들은 일반적으로 전압 보호에 관한 것이다. 특히, 배타적이지는 않지만, 실시예들은 프로세서에 대한 입력 전압을 보호하기 위한 프로세서의 전압 보호에 관한 것이다.
블랙 스크리닝, 즉 프로세서가 적어도 부분적으로 올바르게 동작하지 못하는 것을 방지하기 위해, 프로세서에 대한 공급 전압이 최소 공급 전압보다 높게 유지되는 것을 보장하는 것이 필요하다. 프로세서의 전류 소비가 달라짐에 따라, 특히 증가함에 따라, 프로세서에 입력으로서 제공되는 공급 전압이 떨어지거나 드룹(droop)할 수 있다. 프로세서는 프로세서의 정상적인 작업 부하 동안 소비되는 전류를 훨씬 초과하는 높은 작업 부하 동안 피크 전류를 소비할 수 있다. 프로세서에 대한 공급 전압이 최소 공급 전압보다 높게 유지될 것을 보장하기 위해, 프로세서에 공급 전압을 제공하는 전압 조정기는 최소 전압보다 상당히 높은 공급 전압을 출력할 수 있으며, 이는 추가 전력 소비 및/또는 발열을 초래한다.
본 명세서에 설명된 실시예들은 유사한 참조 번호들이 유사한 요소들을 지칭하는 첨부 도면들 중의 도면들에서 제한이 아니라 예로서 도시된다:
도 1은 본 발명의 실시예에 따른 전압 보호 장치의 블록도를 도시한다.
도 2는 본 발명의 실시예에 따른 전압 보호 장치를 개략적으로 도시한다.
도 3은 본 발명의 실시예에 따른 방법을 도시한다.
도 4는 본 발명의 다른 실시예에 따른 전압 보호 장치를 개략적으로 도시한다.
도 5는 전압 조정기와 프로세서 사이의 예시적인 임피던스를 도시한다.
도 6은 도 5의 예시적인 회로에 대한 주파수 대비 임피던스를 도시한다.
도 7은 본 발명의 실시예에 따른 전압 보호 장치의 동작을 도시한다.
도 8은 본 발명의 다른 실시예에 따른 전압 보호 장치를 개략적으로 도시한다.
도 9는 본 발명의 다른 실시예에 따른 전압 보호 장치를 개략적으로 도시한다.
본 개시내용의 예시적인 실시예들은 전압 보호를 위한 장치들, 시스템들, 방법들 및 기계 판독가능 명령어들을 포함하지만 이에 제한되지 않는다. 일부 실시예들은 프로세서에 대한 공급 전압의 제공을 개선하기 위한 전압 보호에 관한 것이다. 일부 실시예들은 프로세서에 대한 공급 전압의 제공을 개선하기 위해 프로세서를 스로틀링하는 전압 보호에 관한 것이다. 프로세서의 스로틀링은 공급 전압이 최소 공급 전압 아래로 드룹하는 위험을 줄일 수 있다.
도 1은 예시적인 전압 보호 시스템(100)의 블록도이다. 전압 보호 시스템(100)은 전압 조정기(VR)(110), 프로세서(120), 및 본 발명의 실시예에 따른 전압 보호 장치(130)를 포함한다. 도 1의 블록들은 반도체 다이 상에 위치 또는 통합될 수 있거나, 일부 블록들은 각각의 다른 반도체 다이들 상에, 또는 마더보드 또는 프로세서들(120)을 지지하는 다른 회로 보드들 상에 위치될 수 있음을 이해할 것이다. 일부 실시예들에서, VR(110)은 프로세서(120)와 동일한 다이 상에 있을 수 있다. 전압 보호 장치(130)는 또한 다이 상에 함께 위치될 수 있다.
프로세서(120)는 중앙 프로세싱 유닛(CPU), 프로세서 코어, 또는 시스템 온 칩(system on chip)(SoC)일 수 있다. VR(110)은 프로세서(120)에 대한 전력을 제공한다. VR(110)은 동작상 입력 전압 Vin을 프로세서(120)에 공급한다. VR(110)에 의해 제공되는 입력 전압은 프로세서(120)에 의해 설정될 수 있는데, 즉 Vin은 프로세서(120)에 의해 동적으로 설정될 수 있다. Vin이 드룹하는 경우, 즉 일시적으로 최소 공급 전압 Vmin 미만으로 떨어지는 경우, 프로세서(120)는 '블랙 스크린'될 수가, 즉 고장이 날 수가 있다. 프로세서(120)에 의해 소비되는 전류 ICPU는 예컨대 프로세서(120)의 작업부하 등에 따라 시간에 따라 변한다. 프로세서(120)의 피크 전류 소비 IPEAK는 프로세서(120)의 일반적으로 예상되는 사용 사례 동안 프로세서(120)의 전류 소비보다 훨씬 클 수 있다. 프로세서(120)의 전류 소비의 가변성에 대응하기 위해, VR(110)에 의해 제공되는 입력 전압은 Vmin보다 상당히 높을 수 있고, 즉 Vin >> Vmin이며, 이는 프로세서(120)에 의한 전력 소비 증가를 초래할 수 있고, 프로세서(120)의 가열, 및 프로세서(120)의 피크 동작 주파수의 제한 중 하나 또는 둘 다를 초래할 수 있다.
전압 보호 장치(130)는 VR(110)에 의해 입력(135)으로서 제공되는 Vin을 모니터링한다. 전압 보호 장치(130)는 프로세서(120)에 대한 입력 전압 Vin이 Vmin보다 드룹하는 것을 방지할 목적으로 프로세서(120)를 스로틀링하기 위해 프로세서(110)에 스로틀 신호(140)를 어서트한다. 전압 보호 장치(130)는 설명되는 바와 같이 프로세서(120)에 대한 입력 전압의 전압 레벨에 따라 스로틀 신호(140)를 어서트할 수 있다. 이러한 방식으로, VR(110)에 의해 프로세서(120)에 제공되는 정상 사용 동안 입력 전압은 Vmin에 대해 감소될 수 있고, 이에 의해 이러한 정상 동작 프로파일 동안 프로세서(120)의 전력 소비 및 발열 중 하나 또는 둘 다를 감소시킬 수 있다.
프로세서(120)를 스로틀링하는 것은 예를 들어 프로세서의 클럭 속도를 조절하는 것을 포함할 수 있다. 이는 예를 들어 동적 주파수 스케일링이라고도 지칭될 수 있다. 프로세서 스로틀링(예를 들어, 중앙 프로세싱 유닛 스로틀링)은 예를 들어 에너지를 덜 사용하고 배터리를 절약하기 위해 프로세서 속도를 자동으로 낮추기 위해 사용될 수 있다. 프로세서 스로틀링은 프로세서(120)의 주파수를 조절하는 것을 포함할 수 있으며, 이는 예를 들어 전력을 보존하고 프로세서에 의해 발생되는 열의 양을 감소시키는 데 도움이 될 수 있다. 프로세서를 스로틀링하는 것은 또한 특정 명령어들의 실행 중지(예를 들어, 많은 값을 제공하고 있지 않은 명령어들의 실행 중지)를 포함할 수 있다. 프로세서(120)의 스로틀링은 또한 에너지를 거의 필요로 하지 않는 것으로 알려진 명령어들의 파이프라인 내의 추가를 포함할 수 있다.
도 2는 도 1에 도시된 것과 같은 전압 보호 시스템(150)의 실시예를 개략적으로 도시한다. 전압 보호 시스템(150)은 VR(110), 프로세서(120), 및 위에서 설명된 바와 같은 전압 보호 장치(160)를 포함한다. 전압 보호 장치(160)는 입력 전압 Vin을 나타내는 신호를 수신하기 위한 입력(165)을 포함한다. 전압 보호 장치(160)는 프로세서(120)에 스로틀 신호를 출력하기 위한 출력(190)을 포함한다. 스로틀 신호(190)는 프로세서(120)에 대한 입력 전압 Vin에 의존하여 출력된다.
전압 보호 장치(160)는 필터링된 입력 전압 Vfil을 제공하기 위해 프로세서(120)에 제공된 입력 전압 Vin을 나타내는 신호를 필터링하기 위한 필터 회로(180)를 포함한다. 전압 보호 장치는 필터링된 입력 전압을 임계 전압(175)과 비교하기 위한 회로(170)를 포함한다. 필터링된 입력 전압을 임계 전압(175)과 비교하기 위한 회로(170)는 비교기(170)를 포함한다. 필터 회로(180)는 필터(180)를 포함하고, 그것의 출력은 비교기(170)에 제공된다. 필터(180)의 주파수 응답 프로파일은 프로세서(120)의 특성들, 나중에 설명되는 바와 같은 프로세서(120)에 연관된 전기 네트워크, 또는 프로세서(120)의 예상 작업 부하에 따라 결정될 수 있다. 일부 실시예들에서, 필터(180)의 하나 이상의 컷오프 주파수를 포함하는 주파수 응답 프로파일은 프로세서(120)에 의해 결정될 수 있다. 필터(180)는 저역 통과 필터(LPF), 대역 통과 필터(BPF), 대역 저지 필터(BSF), 또는 고역 통과 필터(HPF) 중 하나일 수 있다. 필터(180)의 선택은 프로세서(120)의 특성들, 프로세서(120)에 연관된 전기 네트워크, 또는 프로세서(120)의 예상 작업 부하에 의존하여 이루어질 수 있다. 필터(180)의 유형 및/또는 주파수 응답은 잠재적인 위험 이벤트의 예상되는 성질에 따라 선택될 수 있다. 예를 들어, 프로세서(120)가 특정 주파수 대역에 속하는 입력 전압 변동들에 민감한 것으로 밝혀지면, BPF가 사용될 수 있고; 또는, 고주파수 자극에 대한 프로세서(120)의 응답이 테스트 프로세스에서 이미 고려되어 있다면 저역 통과 필터가 이용될 수 있다.
비교기(170)는 필터링된 입력 전압을 임계 전압(175)과 비교하고, 전압 보호 장치(160)의 출력(190)으로 하여금 필터링된 입력 전압이 제1 임계 전압(175) 아래로 떨어지는 것을 나타내는 스로틀 신호를 프로세서(120)에 제공하게 하도록 배열된다. 임계 전압(175)은 프로세서(120)의 특성들, 프로세서(120)에 연관된 전기 네트워크, 또는 프로세서(120)의 예상 작업 부하에 의존하여 선택될 수 있다. 일부 실시예들에서, 임계 전압(175)은 시간 및/또는 온도에 따라 변하도록 제어될 수 있다. 일부 실시예들에서, 임계 전압(175)은 프로세서(120)와 연관된 전력 제어 유닛, 또는 컴퓨터 시스템의 다른 제어 모듈에 의해 제어될 수 있다.
도 3은 본 발명의 실시예에 따른 전압 보호 방법(190)을 도시한다. 전압 보호 방법(190)은 본 발명의 실시예에 따른 전압 보호 장치(100, 150)에 의해 수행될 수 있다.
방법(190)은 프로세서(120)에 제공된 입력 전압을 수신하는 블록(191)을 포함한다. 입력 전압은 전압 보호 장치(160)의 입력(135, 165)에서 수신될 수 있다.
방법(190)은 필터링된 입력 전압을 제공하기 위해, 프로세서(120)에 제공되는 입력 전압을 필터링하는 블록(192)을 포함한다. 블록(192)은 예컨대 입력 전압을 저역 통과 필터링하기 위해, 수신된 입력 전압을 필터(180)를 통과시키는 것을 포함할 수 있지만, 다른 유형의 필터가 사용될 수 있음을 알 것이다.
방법(190)은 필터링된 입력 전압을 임계 전압(175)과 비교하는 블록(193)을 포함한다. 블록(193)은 필터링된 입력 전압, 예컨대 그것의 저주파수 성분들이 임계 전압(175) 아래로 드룹하는지를 결정하는 것을 포함할 수 있다. 그렇다면, 방법은 블록(195)으로 이동한다. 그렇지 않으면, 방법은 블록(191)으로 돌아갈 수 있다.
블록(195)은 프로세서(120)를 스로틀링하는 것을 포함한다. 스로틀링(195)은 블록(195)에 도달하도록 블록(194)에서 결정된 바와 같이, 필터링된 입력 전압이 제1 임계 전압 미만인 것에 의존하여 수행된다. 블록(195)에서의 스로틀링에 후속하여, 방법은 블록(191)으로 되돌아가서, 프로세서(191)에 대한 입력 전압을 수신할 수 있는데, 즉 입력 전압이 스로틀링에 응답하여 변경되는지를 결정할 수 있다.
본 발명의 실시예들은 컴퓨터에 의해 실행될 때 도 3을 참조하여 설명된 것과 같은 본 발명의 실시예에 따른 방법을 수행하도록 배열되는 컴퓨터 실행가능 명령어들을 포함할 수 있다. 컴퓨터 실행가능 코드는 컴퓨터 판독가능 매체에 유형적으로(tangibly) 저장될 수 있는 컴퓨터 판독가능 명령어들을 포함할 수 있다.
도 4는 도 1에 도시된 전압 보호 시스템(130)의 다른 실시예를 개략적으로 도시한다. 도 4에 도시된 전압 보호 시스템(200)은 VR(110), 프로세서(120), 및 위에서 설명된 바와 같은 전압 보호 장치(205, 130)를 포함한다. 전압 보호 장치(205)는 입력 전압 Vin을 나타내는 신호를 수신하기 위한 입력(210)을 포함한다. 전압 보호 장치(205)는 스로틀 신호(260)를 프로세서(120)에 출력하기 위한 출력(260)을 포함한다. 스로틀 신호(260)는 프로세서(120)로의 입력 전압 Vin에 의존하여 출력된다. 전압 보호 장치(205)는 필터링된 입력 전압을 제1 임계 전압(235)과 비교하기 위한 제1 회로(230, 240), 및 프로세서(120)에 제공된 입력 전압을 제2 임계 전압(225)과 비교하기 위한 제2 회로(220)를 포함한다.
도 4에서, 전압 보호 장치(205)는 복수의 비교기(220, 230)를 포함하는 것으로 도시되어 있다. 도 4의 실시예는 2개의 비교기(220, 230)를 포함하며, 이것이 제한적이지 않음을 이해해야 한다.
도 4의 실시예에서, 전압 보호 장치(205)의 제1 회로(230, 240)는 제1 비교기(220)를 포함하고, 전압 보호 장치(205)의 제2 회로(230)는 제2 비교기(230)를 포함한다. 전압 보호(205) 장치의 제1 회로는 필터(240)를 포함한다. 필터(240)는 적어도 하나의 비교기(230)에 대한 입력을 필터링하도록 배열된다. 필터(240)는 입력(210)으로부터 프로세서(120)에 제공되는 입력 전압 Vin을 수신하고, 적어도 하나의 비교기(230)에 제공되는 필터링된 입력 전압 Vfil을 생성하도록 배열된다. 도 4에 도시된 실시예에서, 필터(240)는 필터링된 입력 전압을 제1 비교기(230)에 제공하기 위해 제1 비교기(230)의 입력에 배열된다. 필터(240)는 저역 통과 필터(LPF)일 수 있지만, 위에서 언급한 바와 같이 다른 실시예들에서 다른 유형들의 필터가 예상될 수 있다. LPF(240)와 함께, 제1 비교기(230)는 입력(210)에서 입력 전압 Vin의 저주파수 성분, 즉 컷오프 주파수 미만을 제공받는다. 도 4에 도시된 바와 같이, Vin은 제2 비교기(220)에 직접 제공되고, Vfil은 제1 비교기(230)에 제공된다.
전압 보호 장치(205)의 비교기들(220, 230) 각각에는 임계 전압(225, 235)이 제공된다. 각각의 비교기(220, 230)는 각각의 임계 전압(225, 235)을 필터링된 입력 전압 또는 프로세서(120)에 대한 입력 전압과 각각 비교한다. 도 4에 도시된 실시예에서, 제1 비교기(230)는 필터(240)의 출력으로부터 Vfil을 수신하여, Vfil을 제1 임계 전압(235)과 비교하도록 배열된다. 제2 비교기(220)는 입력(210)에서 수신된 Vin을 제2 임계 전압(225)과 비교하도록 배열된다. 제1 및 제2 임계 전압은 미리 결정된 관계를 가질 수 있다. 일부 실시예들에서, 제1 임계 전압(235)은 제2 임계 전압(225)보다 높은 전압이다. 즉, 제1 비교기(230)에 제공되는 제1 임계 전압(235)은 제2 비교기(220)에 제공되는 제2 임계 전압(225)보다 크다. 따라서, Vfil은 일 실시예의 전압 보호 장치에 의해 Vin보다 높은 임계 전압과 비교된다.
비교기들(220, 230) 각각의 출력은 프로세서(120)의 스로틀 입력을 어서트하기 위해 전압 보호 장치(205)의 출력(260)을 제어하도록 배열된 결합 모듈(250)에 제공된다. 결합 모듈(250)은 로직 함수와 같은 미리 결정된 관계에 따라 비교기들(220, 230)로부터의 출력 신호들을 결합하고, 이에 의존하여 스로틀 신호(260)를 어서트하도록 배열된다. 전압 보호 장치(205)의 출력(260)에서의 스로틀 신호는 비교기들(220, 230) 중 하나 또는 둘 다에 대한 입력 전압이 각각의 임계 전압(225, 235) 아래로 떨어지는 것을 나타낸다. 일부 실시예들에서, 결합 모듈(250)은 비교기들(220, 230)의 출력의 OR 함수를 구현할 수 있다. 그러한 실시예들에서, 출력(250)에서의 스로틀 신호는 전압 보호 장치(205) 내에 포함된 비교기들(220, 230) 각각의 출력의 OR을 나타낸다. 따라서, 출력(250)에서의 스로틀 신호(250)는 비교기들(220, 230) 중 어느 하나가 그것의 입력 전압이 각각의 임계 전압(225, 235) 아래로 떨어지는 것으로 결정하는 경우에 어서트된다. 그러나, 비교기 출력들의 AND 로직 함수와 같은 다른 관계들이 예상될 수 있다.
일부 실시예들에서, 제1 비교기(230)는 프로세서(120)에 제공되는 전압의 저주파수 성분들만을 수신하고 이에 응답한다. 대조적으로, 제2 비교기(220)는 입력 전압의 모든 주파수 신호를 수신하지만, 일부 실시예들에서 그것의 각각의 제2 임계 전압(225)이 제1 임계 전압(235)보다 낮기 때문에, 실질적으로, 입력 전압의 고주파수 성분들이 제2 임계 전압(225) 아래로 드룹할 때 제2 비교기(220)가 프로세서(120)를 스로틀링하는 결과를 초래한다.
도 5는 본 발명의 실시예들에 따른 전압 보호 장치의 동작을 설명하기 위해 사용될 VR(110)과 프로세서(120) 사이의 예시적인 임피던스 네트워크(310, 320, 330)의 표현이다. 임피던스 네트워크(310, 320, 330)는 2차보다 클 수 있다. 도시된 예에서, 임피던스 네트워크(310, 320, 330)는 6차 임피던스이다. 도 3의 도시에서, 임피던스 네트워크(310, 320, 330)는 3개의 LC 쌍(310, 320, 330)에 의해 형성된다. 제1 LC 쌍(310)은 VR(110)의 대역폭을 나타내고, 제2 LC 쌍(320)은 프로세서(120)의 마더보드 회로부의 임피던스를 나타내고, 제3 LC 쌍(330)은 프로세서(120)의 반도체 다이를 나타낸다. 도 5의 도시는 한 표현이고, 다른 임피던스들이 고려될 수 있음을 이해할 것이다.
도 6은 프로세서(120)에 의해 보여지는 바와 같이 도 5에 도시된 임피던스 네트워크(310, 320, 330)의 주파수 대비 임피던스를 도시한다. 도 6에 도시된 임피던스는 DC 또는 저주파수 임피던스(410), 100-150MHz 범위일 수 있는 제1 고주파수 임피던스(420), 10-20MHz 범위일 수 있는 제2 고주파수 임피던스(430), 및 100-300kHz 범위일 수 있는 제3 고주파수 임피던스(430)를 포함한다. 주파수 범위들은 단지 예일 뿐이며 제한적이지 않음을 이해할 것이다. 주파수 범위들의 실제 경계들은 플랫폼, 패키지 및 다이와 같은 주어진 시스템에 구현된 전력 전달 네트워크(Power Delivery Network)의 파라미터들에 의존한다.
프로세서(120) 전류의 약간의 섭동은 더 낮은 주파수들, 즉 제2 또는 제3 고주파수 임피던스들(420, 430)의 주파수에서 탈동조(decoupling)를 방출하고, 지연 후에, 전류 변동들의 조합에 의해 추가 전압 드룹이 야기되는 것으로 추측된다. 전류 변동이 충분히 빠르면, 저주파수 전압 드룹에 추가하여 추가의 고주파수 전압 드룹이 야기된다.
필터(240)가 LPF인 도 4에 도시된 실시예에서, 제1 비교기(230)는 저주파수 전압 드룹에 응답하는 '느린' 비교기(230)이고, 제2 비교기(220)는 고주파수 전압 드룹에 응답하는 '빠른' 비교기를 나타낸다. 제1 비교기(230)는 저역 통과 필터(240)로 인한 저주파수 전압 드룹에 대해서만 응답한다. 고속 비교기(220)에 제공되는 제2 임계 전압(225)은 일부 실시예들에서 '느린' 비교기(220)에 제공되는 제1 임계 전압(235)보다 낮다.
유리하게는, 본 발명의 실시예들에 따른 전압 보호 장치는 프로세서(120)가 스로틀링될 가능성을 감소시키고, 이는 프로세서(120)의 성능을 개선시킬 수 있다. 입력 전압의 더 느린 섭동들에 대해, '느린' 비교기(230)는 응답하여 프로세서(120)를 스로틀링한다. 입력 전압 드룹에서의 빠른 과도현상들(transients)에 대해, '빠른' 비교기(220)는 응답하되, 더 낮은 전압에서 응답한다. 스로틀링 가능성이 더 낮다는 것은 프로세서(120)에 의해 실행되는 소정의 애플리케이션에 대해 스로틀링이 덜 발생할 것임을 의미한다. 결과적으로, 프로세서(120)의 과도한 스로틀링을 감소시키기 위해 입력 전압이 상승될 가능성이 낮아진다.
도 7은 위에서 설명된 본 발명의 실시예들에 따른 전압 보호 장치(130, 160, 205)의 동작을 도시한다. 설명을 위해, 도 2에 설명된 전압 보호 장치(160)의 동작이 제공될 것이며, 도 7의 교시가 본 발명의 다른 실시예들로 확장된다는 것이 이해될 것이다.
도 7은 본 발명의 실시예에 따른 전압 보호 장치 없이 일정 기간에 걸쳐서 프로세서(120)에 제공되는 입력 전압 Vin(510)을 도시한다. 프로세서(120)가 동작하는 데 필요한 최소 전압 레벨 Vmin(520)이 또한 입력 전압(510)과 관련하여 도시된다. 이해할 수 있는 바와 같이, 초기 기간 동안, 크기가 변하긴 하지만, 입력 전압(510)은 시점(525)에서 최소 전압 레벨(520) 아래로 떨어질 때까지 최소 전압 레벨(520) 위에 유지된다. 입력 전압(510)은 예컨대 도 7에 나타난 시간(565)에서의 프로세서 부하(560)의 급격한 증가와 같은 프로세서 부하의 증가에 의해, 일반적으로 떨어지거나 감소하게 된다. 입력 전압(510)이 최소 전압 레벨(520) 아래로 떨어질 때, 프로세서(120)는 올바르게 동작하지 못할 수 있다.
전압 파형(530)은 위에서 논의된 필터링된 입력 전압 Vfil을 나타내고, 이는 도 7의 예에서, 도 2에 도시된 비교기(170)에 제공되는 것과 같은 입력 전압(510)의 저역 통과 필터링(LPF) 버전이다. 필터링된 입력 전압(530)은 비교기(170)에 제공되는 임계 전압(540) 및 최소 전압 레벨(520)과 관련하여 도시된다. 이해할 수 있는 바와 같이, 입력 전압(510)이 시간(525)에서 최소 전압 레벨(520) 아래로 떨어지기 전에, 필터링된 입력 전압(530)이 임계 전압(540) 아래로 떨어진다. 전압 보호 장치에 의해 조치가 취해지지 않으면, 필터링된 입력 전압도 결국 최소 전압 레벨(520) 아래로 떨어질 것이고, 이는 프로세서(120)의 오작동을 초래할 것이다. 그러나, 필터링된 입력 전압(530)이 시간(545)에서 임계 전압(540) 아래로 떨어지면, 비교기(170)는 도 7에 도시된 바와 같이 스로틀 신호(550)를 프로세서(120)에 어서트하도록 배열된다.
위에서 언급된 바와 같이, 도 7은 본 발명의 실시예에 따른 프로세서(120)의 부하(560) 거동을 도시한다. 시간(565)에서 알 수 있는 바와 같이, 프로세서의 부하 거동은 갑자기 증가하여 프로세서(120)에 대한 입력 전압(510)의 감소를 야기한다. 시간(545)에서 스로틀 신호(550)가 전압 보호 장치에 의해 어서트되면, 프로세서(120)의 부하는 화살표(551)에 의해 나타난 바와 같은 스로틀 신호(550)의 어서트에 의존하는 프로세서의 스로틀링에 응답하여 감소하게 된다.
또한, 도 7에는 본 발명의 실시예에 따른 전압 보호 장치(160)를 갖는 프로세서(120)에 대한 입력 전압이 도시되어 있다. 스로틀 신호가 어서트되는 대략적인 시간(545)까지, 필터링된 입력 전압 파형(570)은 전압 파형(530)과 동일하다. 알 수 있는 바와 같이, 시간(545)에서의 스로틀 신호(550)의 어서트 및 프로세서(120)의 부하(560)의 대응하는 감소에 후속하여, 필터링된 입력 전압(570)은 시간(545) 이후의 프로세서(120)의 스로틀링 및 결과적인 부하 전류의 감소로 인해 상승하게 되고, 그에 의해, 프로세서(120)가 올바르게 동작하지 못할 가능성을 감소시킨다. 즉, 프로세서(120)의 부하 전류는 전압 보호 장치에 의한 스로틀 신호(550)의 어서트로 인해 시간(545) 이후에 감소되며, 이는 화살표(561)에 의해 나타난 바와 같이 감소된 프로세서 부하에 의존하여, 필터링된 입력 전압 파형(570)에 의해 나타난 바와 같이 프로세서(120)에 대한 Vin의 상승을 초래한다. 따라서, 최소 전압 레벨(520)은 초과되지 않고, 프로세서(120)는 기능을 유지한다. 대조적으로, 전압 파형(510)으로부터 알 수 있는 바와 같이, 전압 보호 장치가 없다면, Vin은 Vmin(520) 아래로 떨어지고, 이는 프로세서(120)의 오작동을 야기한다.
도 8은 본 발명의 다른 실시예에 따른 전압 보호 시스템(600)을 개략적으로 도시한다. 전압 보호 시스템(600)은 VR(110), 프로세서(120), 및 본 발명의 실시예에 따른 전압 보호 장치(630)를 포함한다.
도 8에 도시된 전압 보호 장치(630)는 프로세서(120)에 대한 입력 전압 Vin을 수신하기 위한 입력(610)을 포함한다. 전압 보호 장치(630)는 앞에서 설명된 실시예들에서와 같이 스로틀 신호를 프로세서(120)에 출력하기 위한 출력(680)을 포함한다. 스로틀 신호(680)는 입력 전압 Vin에 의존하여 프로세서(120)에 출력된다. 전압 보호 장치(630)는 입력(610)에서의 입력 전압의 복수의 필터링된 버전을 각각의 복수의 임계 전압(635, 645)에 비교하기 위한 복수의 회로 또는 회로부(630, 640, 650, 660)를 포함한다. 특히, 전압 보호 장치(630)는 입력(610)에서의 입력 전압의 필터링된 버전들을 각각의 둘 이상의 임계 전압(635, 645)에 비교하기 위한 둘 이상의 회로(630, 640, 650, 660)를 포함한다. 도 6에 도시된 실시예는 입력(610)에서의 프로세서(120)에 대한 입력 전압의 2개의 필터링된 버전을 2개의 임계 전압(635, 645)과 비교하기 위한 2개의 회로(630, 640 및 650, 660)를 포함하며, 이는 단지 예일 뿐이라는 점이 이해될 것이다.
도 8에 도시된 전압 보호 장치(630)는 프로세서(120)에 제공되는 입력 전압을 임계 전압(625)과 비교하기 위한 회로(620)를 더 포함한다. 그러나, 비교기(620)가 존재하지 않는, 즉 전압 보호 장치가 필터(640, 660) 및 각각의 비교기(630, 650)를 각각 포함하는 복수의 회로를 단지 포함하는 본 발명의 실시예들이 예상된다는 점이 이해될 것이다.
도 8의 전압 보호 장치(630)는 제1 필터링된 입력 전압 Vfil1으로 지칭될 수 있는 필터링된 입력 전압 Vfil1을 제1 임계 전압(635)과 비교하기 위한 제1 회로(630, 640), 및 제2 필터링된 입력 전압 Vfil2로 지칭될 수 있는 필터링된 입력 전압 Vfil2를 제2 임계 전압(645)과 비교하기 위한 제2 회로(650, 660)를 포함한다. 제1 및 제2 회로(630, 640) 각각은 각각의 필터(640, 650)를 포함한다.
도 8에 도시된 실시예는 입력 전압 Vin을 제3 임계 전압(625)과 비교하도록 배열된 제3 비교기(620)를 포함하는 전압 보호 장치(630)의 제3 회로(620)를 포함한다. 일부 실시예들에서, 제1, 제2 및 제3 임계 전압 각각은 상이할 수 있다. 일부 실시예들에서, 제1 및 제2 임계 전압은 동일할 수 있다.
전압 보호(630) 장치의 제1 회로(630)는 제1 필터(640) 및 제1 비교기(630)를 포함한다. 제1 필터(640)는 제1 필터링된 전압 Vfil1을 제1 비교기(630)에 제공하도록 배열된다. 제1 필터(640)는 입력(610)으로부터 프로세서(120)에 제공되는 입력 전압 Vin을 수신하고, 제1 비교기(630)에 제공되는 제1 필터링된 입력 전압 Vfil1을 생성하도록 배열된다. 도 6에 도시된 실시예에서, 제1 필터(640)는 제1 필터링된 입력 전압을 제1 비교기(630)에 제공하기 위해 제1 비교기(630)의 입력에서 배열된다. 제1 필터(640)는 저역 통과 필터(LPF)일 수 있지만, 위에서 언급된 바와 같이 다른 유형들의 필터가 고려될 수 있다. 제1 필터(640)는 연관된 제1 컷오프 주파수를 가질 수 있고, 그에 의해, 제1 컷오프 주파수 아래의 Vin의 주파수 성분들만이 제1 비교기(630)에 제공된다.
전압 보호 장치(630)의 제2 회로(650, 660)는 제2 필터(660) 및 제2 비교기(650)를 포함한다. 제2 필터(640)는 제2 필터링된 전압 Vfil2를 제2 비교기(650)에 제공하도록 배열된다. 제2 필터(660)는 입력(610)으로부터 프로세서(120)에 제공되는 입력 전압 Vin을 수신하고, 제2 비교기(650)에 제공되는 제2 필터링된 입력 전압 Vfil2를 생성하도록 배열된다. 도 6에 도시된 실시예에서, 제2 필터(660)는 제2 필터링된 입력 전압을 제2 비교기(650)에 제공하기 위해 제2 비교기(650)의 입력에 배열된다. 제2 필터(660)는 제2 저역 통과 필터(LPF), 대역 통과 필터(BPF), 대역 저지 필터(BSF), 또는 고역 통과 필터(HPF)일 수 있다. 제2 필터(660)는 일 실시예에서 연관된 제2 컷오프 주파수 또는 통과 주파수 대역을 가질 수 있고, 그에 의해, 제1 컷오프 주파수 아래의 또는 주파수 대역 내의 Vin의 주파수 성분들만이 제2 비교기(650)에 제공된다.
일부 실시예들에서, 제3 임계 전압(625)은 제1 및 제2 임계 전압(635, 645)보다 클 수 있다. 제1 및 제2 임계 전압(635, 645)은 상이한 전압들일 수 있다. 일부 실시예들에서, 제2 필터(660)는 제1 필터(640)의 차단 주파수보다 높은 차단 주파수를 가질 수 있다. 제2 임계 전압(645)은 제1 임계 전압보다 작을 수 있다. 이러한 방식으로, 제2 비교기(650)는 제1 비교기(630)보다 높은 주파수의 전압 드룹에 응답하고, 제1 및 제2 비교기(630, 650)는 제3 비교기(620)보다 높은 주파수의 전압 드룹에 응답한다.
전압 보호 장치(630)는 도 8에 도시된 바와 같은 제1, 제2 및 제3 비교기(630, 650, 620)과 같은 장치(630)의 비교기들(620, 630, 650)의 출력을 수신하고, 그에 의존하여 스로틀 신호(680)를 출력하도록 배열된 결합 모듈(670)을 포함한다. 결합 장치는 OR 함수와 같은 미리 결정된 로직 함수에 따라 비교기들의 출력들을 결합한다.
도 9는 본 발명의 추가 실시예에 따른 전압 보호 시스템(700)을 개략적으로 도시한다. 도 7에 도시된 전압 보호 시스템(700)은 VR(110), 프로세서(120), 및 본 발명의 실시예에 따른 전압 보호 장치(730)를 포함한다.
도 9의 전압 보호 장치(730)는 입력 전압 Vin을 나타내는 신호를 수신하기 위한 입력(710)을 포함한다. 전압 보호 장치(730)는 스로틀 신호(760)를 프로세서(120)에 출력하기 위한 출력(760)을 포함한다. 스로틀 신호(760)는 프로세서(120)에 대한 입력 전압 Vin에 의존하여 출력된다. 전압 보호 장치(730)는 필터링된 입력 전압을 임계 전압(735)과 비교하기 위한 회로(730, 740)를 포함한다. 전압 보호 장치(730)는 도 2에서와 같이 비교기(730)에 연관된 필터(740)를 포함한다. 전압 보호 장치(730)는 도 4에 도시된 것과 일관된 구조 및 컴포넌트들을 갖고, 독자는 아래에 설명되지 않는 한 그에 연관된 설명으로 안내된다. 도 9는 필터(740)에 연관된 하나의 비교기(730)를 도시하지만, 일부 실시예들에서 전압 보호 장치(730)는 도 8에 도시된 실시예에서와 같이 필터에 연관된 둘 이상의 비교기를 포함할 수 있다는 것을 이해할 것이다. 또한, 도 9에는 프로세서(120)에 제공되는 입력 전압을 제2 임계 전압(725)과 비교하기 위한 제2 회로(720)가 도시되어 있지만, 비교기에 연관된 필터를 갖는 회로부만을 갖는 실시예들이 예상될 수 있음을 이해할 것이다. 도시된 실시예에서, 전압 보호 장치는 일부 실시예들에서 생략될 수 있는 결합 모듈(750)을 포함한다.
도 9의 실시예에서의 필터(740)는 입력(745)에 따라 구성가능하다. 필터(740)는 저역 통과 필터(LPF)일 수 있고, 여기서 입력(745)은 필터(740)의 컷오프 주파수와 같은 필터의 하나 이상의 파라미터를 나타내는 신호를 수신하도록 구성된다. 도 9에 구체적으로 도시되지는 않았지만, 일부 실시예들에서, 필터(740)에 대한 입력(745)은 필터(765)의 필터의 하나 이상의 파라미터를 설정하기 위해 프로세서(120)로부터 제공될 수 있다. 이러한 방식으로, 프로세서(120)는 고주파수 드룹과 같은 하나 이상의 주파수 특성을 갖는 입력 전압 Vin의 드룹을 감소시키도록 전압 보호 장치(730)를 구성할 수 있다.
기능 유닛들이 회로부로서 설명된 경우, 회로부는 지정된 프로세싱 기능들을 수행하도록 프로그램 코드에 의해 구성된 범용 프로세서 회로부일 수 있다. 회로부는 또한 프로세싱 하드웨어를 수정하여 구성될 수 있다. 지정된 기능을 수행하기 위한 회로부의 구성은 전적으로 하드웨어, 전적으로 소프트웨어, 또는 하드웨어 수정 및 소프트웨어 실행의 조합을 사용하여 구성될 수 있다. 프로그램 명령어들은 프로세싱 기능을 수행하기 위해 범용 또는 특수 목적 프로세서 회로부의 로직 게이트들을 구성하는 데 사용될 수 있다.
회로부는 예를 들어 커스텀 초 대규모 집적(VLSI) 회로들 또는 게이트 어레이들, 로직 칩들, 트랜지스터들 또는 다른 이산 컴포넌트들과 같은 기성품 반도체들을 포함하는 하드웨어 회로로서 구현될 수 있다. 회로부는 또한 필드 프로그래밍가능 게이트 어레이들(FPGA), 프로그래밍가능 어레이 로직, 프로그래밍가능 로직 디바이스들, 시스템 온 칩(SoC) 또는 그와 유사한 것과 같은 프로그래밍가능 하드웨어 디바이스들에서 구현될 수 있다.
기계 판독가능 프로그램 명령어들은 전송 매체와 같은 일시적 매체, 또는 저장 매체와 같은 비-일시적 매체에 제공될 수 있다. 이러한 기계 판독가능 명령어들(컴퓨터 프로그램 코드)은 하이 레벨의 절차적 또는 객체 지향 프로그래밍 언어로 구현될 수 있다. 그러나, 원하는 경우, 프로그램(들)은 어셈블리어 또는 기계어로 구현될 수 있다. 어느 경우에서든, 언어는 컴파일되거나 해석된 언어일 수 있으며 하드웨어 구현들과 결합될 수 있다.
예들
이하의 예들은 본 기술에 관한 것이다.
1. 전압 보호 장치로서,
프로세서에 제공되는 입력 전압을 수신하기 위한 입력;
스로틀 신호를 프로세서에 출력하기 위한 출력;
필터링된 입력 전압을 제공하기 위해, 프로세서에 제공되는 입력 전압을 필터링하기 위한 필터 회로; 및
필터링된 입력 전압을 제1 임계 전압과 비교하고, 출력으로 하여금 필터링된 입력 전압이 제1 임계 전압 아래로 떨어지는 것을 나타내는 스로틀 신호를 프로세서에 제공하게 하기 위한 제1 회로
를 포함하는, 전압 보호 장치.
2. 예 1의 주제일 수 있는 전압 보호 장치로서,
프로세서에 제공되는 입력 전압을 제2 임계 전압과 비교하고, 출력으로 하여금 입력 전압이 제2 임계 전압 아래로 떨어지는 것을 나타내는 스로틀 신호를 프로세서에 제공하게 하는 제2 회로
를 포함하는, 전압 보호 장치.
3. 예 1 또는 예 2의 주제일 수 있는 전압 보호 장치로서,
필터 회로는 저역 통과 필터 회로인, 전압 보호 장치.
4. 예 1 또는 예 2의 주제일 수 있는 전압 보호 장치로서,
필터 회로는 대역 통과 또는 대역 저지 필터 회로 중 하나인, 전압 보호 장치.
5. 예 1 또는 예 2의 주제일 수 있는 전압 보호 장치로서,
필터 회로는 고역 통과 필터 회로인, 전압 보호 장치.
6. 예 1 내지 예 5 중 어느 하나의 주제일 수 있는 전압 보호 장치로서,
제1 임계 전압은 제2 임계 전압보다 큰, 전압 보호 장치.
7. 예 1 내지 예 6 중 어느 하나의 주제일 수 있는 전압 보호 장치로서,
제1 임계 전압은 프로세서의 최소 공급 전압보다 큰, 전압 보호 장치.
8. 예 1 내지 예 7 중 어느 하나의 주제일 수 있는 전압 보호 장치로서,
제1 회로는 필터링된 입력 전압을 제1 임계 전압과 비교하는 비교기를 포함하는, 전압 보호 장치.
9. 예 8의 주제일 수 있는 전압 보호 장치로서,
제1 회로의 비교기의 출력은 제1 회로로 하여금 스로틀 신호를 프로세서에 제공하게 하도록 배열되는, 전압 보호 장치.
10. 예 2 또는 그것의 임의의 예의 주제일 수 있는 전압 보호 장치로서,
제2 회로는 필터링된 입력 전압을 제2 임계 전압과 비교하는 비교기를 포함하는, 전압 보호 장치.
11. 예 10의 주제일 수 있는 전압 보호 장치로서,
제2 회로의 비교기의 출력은 제2 회로로 하여금 스로틀 신호를 프로세서에 제공하게 하도록 배열되는, 전압 보호 장치.
12. 예 1 내지 예 11 중 어느 하나의 주제일 수 있는 전압 보호 장치로서,
각각의 필터링된 입력 전압들을 제공하기 위해 프로세서에 제공되는 입력 전압을 필터링하기 위한 하나 이상의 추가 필터 회로;
각각의 필터링된 입력 전압들 중 하나를 각각의 임계 전압과 각각 비교하고, 출력으로 하여금 각각의 필터링된 입력 전압이 각각의 임계 전압 아래로 떨어지는 것을 나타내는 스로틀 신호를 프로세서에 제공하게 하는 하나 이상의 추가 회로
를 포함하는, 전압 보호 장치.
13. 예 12의 주제일 수 있는 전압 보호 장치로서,
하나 이상의 추가 회로 각각은 각각의 필터링된 입력 전압들 중 하나를 각각의 임계 전압과 각각 비교하도록 배열되는, 전압 보호 장치.
14. 예 13의 주제일 수 있는 전압 보호 장치로서,
하나 이상의 추가 필터 회로 각각은 각각의 주파수 응답 프로파일을 갖는, 전압 보호 장치.
15. 전압 보호 방법으로서,
프로세서에 제공되는 입력 전압을 수신하는 단계;
필터링된 입력 전압을 제공하기 위해 프로세서에 제공되는 입력 전압을 필터링하는 단계;
필터링된 입력 전압을 제1 임계 전압과 비교하는 단계; 및
필터링된 입력 전압이 제1 임계 전압 아래로 떨어지는 것에 의존하여 프로세서를 스로틀링하는 단계
를 포함하는, 전압 보호 방법.
16. 예 15의 주제일 수 있는 전압 보호 방법으로서,
프로세서에 제공되는 입력 전압을 제2 임계 전압과 비교하는 단계; 및
입력 전압이 제2 임계 전압 아래로 떨어지는 것에 의존하여 프로세서를 스로틀링하는 단계
를 포함하는, 전압 보호 방법.
17. 예 15 또는 예 16의 주제일 수 있는 전압 보호 방법으로서,
필터링하는 단계는 필터링된 입력 전압을 제공하기 위해 입력 전압을 저역 통과 필터링하는 단계를 포함하는, 전압 보호 방법.
18. 예 15, 예 16 또는 예 17의 주제일 수 있는 전압 보호 방법으로서,
하나 이상의 추가 필터링된 입력 전압을 제공하기 위해 프로세서에 제공되는 입력 전압을 필터링하는 단계;
하나 이상의 추가 필터링된 입력 전압 각각을 각각의 임계 전압과 비교하는 단계; 및
하나 이상의 추가 필터링된 입력 전압 중 하나가 각각의 임계 전압 아래로 떨어지는 것에 의존하여 프로세서를 스로틀링하는 단계
를 포함하는, 전압 보호 방법.
19. 전압 보호 시스템으로서,
프로세서;
프로세서에 제공되는 입력 전압을 필터링하여 필터링된 입력 전압을 제공하고, 필터링된 입력 전압을 제1 임계 전압과 비교하고, 필터링된 입력 전압이 제1 임계 전압 아래로 떨어지는 것을 나타내는 스로틀 신호를 프로세서에 제공하기 위한 회로부
를 포함하는, 전압 보호 시스템.
20. 예 19의 주제일 수 있는 전압 보호 시스템으로서,
프로세서에 제공되는 입력 전압을 제2 임계 전압과 비교하고, 입력 전압이 제2 임계 전압 아래로 떨어지는 것을 나타내는 스로틀 신호를 프로세서에 제공하기 위한 회로부를 포함하는, 전압 보호 시스템.

Claims (20)

  1. 전압 보호 장치로서,
    프로세서에 제공되는 입력 전압을 수신하기 위한 입력;
    스로틀 신호를 상기 프로세서에 출력하기 위한 출력;
    필터링된 입력 전압을 제공하기 위해, 상기 프로세서에 제공되는 입력 전압을 필터링하기 위한 필터 회로; 및
    상기 필터링된 입력 전압을 제1 임계 전압과 비교하고, 상기 출력으로 하여금 상기 필터링된 입력 전압이 상기 제1 임계 전압 아래로 떨어지는 것을 나타내는 상기 스로틀 신호를 상기 프로세서에 제공하게 하기 위한 제1 회로
    를 포함하는, 전압 보호 장치.
  2. 제1항에 있어서,
    상기 프로세서에 제공되는 입력 전압을 제2 임계 전압과 비교하고, 상기 출력으로 하여금 상기 입력 전압이 상기 제2 임계 전압 아래로 떨어지는 것을 나타내는 상기 스로틀 신호를 상기 프로세서에 제공하게 하는 제2 회로
    를 포함하는, 전압 보호 장치.
  3. 제1항에 있어서, 상기 필터 회로는 저역 통과 필터 회로인, 전압 보호 장치.
  4. 제1항에 있어서, 상기 필터 회로는 대역 통과 또는 대역 저지 필터 회로 중 하나인, 전압 보호 장치.
  5. 제1항에 있어서, 상기 필터 회로는 고역 통과 필터 회로인, 전압 보호 장치.
  6. 제1항에 있어서, 상기 제1 임계 전압은 상기 제2 임계 전압보다 큰, 전압 보호 장치.
  7. 제1항에 있어서, 상기 제1 임계 전압은 상기 프로세서의 최소 공급 전압보다 큰, 전압 보호 장치.
  8. 제1항에 있어서, 상기 제1 회로는 상기 필터링된 입력 전압을 상기 제1 임계 전압과 비교하는 비교기를 포함하는, 전압 보호 장치.
  9. 제8항에 있어서, 상기 제1 회로의 상기 비교기의 출력은 상기 제1 회로로 하여금 상기 스로틀 신호를 상기 프로세서에 제공하게 하도록 배열되는, 전압 보호 장치.
  10. 제2항에 있어서, 상기 제2 회로는 상기 필터링된 입력 전압을 상기 제2 임계 전압과 비교하는 비교기를 포함하는, 전압 보호 장치.
  11. 제10항에 있어서, 상기 제2 회로의 상기 비교기의 출력은 상기 제2 회로로 하여금 상기 스로틀 신호를 상기 프로세서에 제공하게 하도록 배열되는, 전압 보호 장치.
  12. 제1항에 있어서,
    각각의 필터링된 입력 전압들을 제공하기 위해 상기 프로세서에 제공되는 입력 전압을 필터링하기 위한 하나 이상의 추가 필터 회로;
    상기 각각의 필터링된 입력 전압들 중 하나를 각각의 임계 전압과 각각 비교하고, 상기 출력으로 하여금 상기 각각의 필터링된 입력 전압이 상기 각각의 임계 전압 아래로 떨어지는 것을 나타내는 상기 스로틀 신호를 상기 프로세서에 제공하게 하는 하나 이상의 추가 회로
    를 포함하는, 전압 보호 장치.
  13. 제12항에 있어서, 상기 하나 이상의 추가 회로 각각은 상기 각각의 필터링된 입력 전압들 중 하나를 각각의 임계 전압과 각각 비교하도록 배열되는, 전압 보호 장치.
  14. 제13항에 있어서, 상기 하나 이상의 추가 필터 회로 각각은 각각의 주파수 응답 프로파일을 갖는, 전압 보호 장치.
  15. 전압 보호 방법으로서,
    프로세서에 제공되는 입력 전압을 수신하는 단계;
    필터링된 입력 전압을 제공하기 위해 상기 프로세서에 제공되는 입력 전압을 필터링하는 단계;
    상기 필터링된 입력 전압을 제1 임계 전압과 비교하는 단계; 및
    상기 필터링된 입력 전압이 상기 제1 임계 전압 아래로 떨어지는 것에 의존하여 상기 프로세서를 스로틀링하는 단계
    를 포함하는, 전압 보호 방법.
  16. 제15항에 있어서,
    상기 프로세서에 제공되는 입력 전압을 제2 임계 전압과 비교하는 단계; 및
    상기 입력 전압이 상기 제2 임계 전압 아래로 떨어지는 것에 의존하여 상기 프로세서를 스로틀링하는 단계
    를 포함하는, 전압 보호 방법.
  17. 제15항에 있어서, 상기 필터링하는 단계는 상기 필터링된 입력 전압을 제공하기 위해 상기 입력 전압을 저역 통과 필터링하는 단계를 포함하는, 전압 보호 방법.
  18. 제15항에 있어서,
    하나 이상의 추가 필터링된 입력 전압을 제공하기 위해 상기 프로세서에 제공되는 입력 전압을 필터링하는 단계;
    상기 하나 이상의 추가 필터링된 입력 전압 각각을 각각의 임계 전압과 비교하는 단계; 및
    상기 하나 이상의 추가 필터링된 입력 전압 중 하나가 상기 각각의 임계 전압 아래로 떨어지는 것에 의존하여 상기 프로세서를 스로틀링하는 단계
    를 포함하는, 전압 보호 방법.
  19. 전압 보호 시스템으로서,
    프로세서;
    상기 프로세서에 제공되는 입력 전압을 필터링하여 필터링된 입력 전압을 제공하고, 상기 필터링된 입력 전압을 제1 임계 전압과 비교하고, 상기 필터링된 입력 전압이 상기 제1 임계 전압 아래로 떨어지는 것을 나타내는 스로틀 신호를 상기 프로세서에 제공하기 위한 회로부
    를 포함하는, 전압 보호 시스템.
  20. 제19항에 있어서, 상기 프로세서에 제공되는 입력 전압을 제2 임계 전압과 비교하고, 상기 입력 전압이 상기 제2 임계 전압 아래로 떨어지는 것을 나타내는 상기 스로틀 신호를 상기 프로세서에 제공하기 위한 회로부를 포함하는, 전압 보호 시스템.
KR1020227043654A 2020-07-13 2020-07-13 전압 보호 KR20230037497A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2020/041833 WO2022015283A1 (en) 2020-07-13 2020-07-13 Voltage protection

Publications (1)

Publication Number Publication Date
KR20230037497A true KR20230037497A (ko) 2023-03-16

Family

ID=79554905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227043654A KR20230037497A (ko) 2020-07-13 2020-07-13 전압 보호

Country Status (5)

Country Link
US (1) US20230229222A1 (ko)
KR (1) KR20230037497A (ko)
CN (1) CN115702407A (ko)
DE (1) DE112020007416T5 (ko)
WO (1) WO2022015283A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6931559B2 (en) * 2001-12-28 2005-08-16 Intel Corporation Multiple mode power throttle mechanism
US8630054B2 (en) * 2011-09-21 2014-01-14 Western Digital Technologies, Inc. Systems and methods for data throttling during disk drive power down
US9658634B2 (en) * 2015-03-30 2017-05-23 Apple Inc. Under voltage detection and performance throttling
US11429173B2 (en) * 2018-12-21 2022-08-30 Intel Corporation Apparatus and method for proactive power management to avoid unintentional processor shutdown
US20190377405A1 (en) * 2019-03-29 2019-12-12 Intel Corporation Input Voltage Protection

Also Published As

Publication number Publication date
WO2022015283A1 (en) 2022-01-20
US20230229222A1 (en) 2023-07-20
DE112020007416T5 (de) 2023-04-27
CN115702407A (zh) 2023-02-14

Similar Documents

Publication Publication Date Title
EP3237993B1 (en) Systems and methods for core droop mitigation based on license state
JP6648344B1 (ja) 動的に適応可能な電圧周波数ガードバンド制御回路
US20130318389A1 (en) Power supply management system and method
US9778711B2 (en) Control device and reset system utilizing the same
US11573593B2 (en) Level-based droop detection
CN105518564A (zh) 用于cpu过流保护的快速和自主机制
JP2011107075A (ja) 電圧検出回路
CN113126892A (zh) 控制存储系统方法、电子设备和计算机程序产品
US9746890B2 (en) Method and electronic device for generating a reference voltage
WO2020034775A1 (zh) 一种上电时序控制电路及电子设备
JP2021515324A (ja) 電圧レベル及びドループイベントのオンボードモニタリング
KR20170131456A (ko) 다중-입력 스케일러블 정류기 드루프 검출기
US11137812B2 (en) Method and apparatus for improving integrity of processor voltage supply with support for DVFS
KR20230037497A (ko) 전압 보호
US20020130695A1 (en) System and method for dynamically controlling an integrated circuit's clock
WO2014084842A1 (en) Enforcing a power consumption duty cycle in a processor
KR102333391B1 (ko) 전자 장치 및 이의 전력 제어 방법
US8552766B2 (en) Threshold comparator with hysteresis and method for performing threshold comparison with hysteresis
CN107918442B (zh) 频率调整装置以及调整频率的方法
KR101543380B1 (ko) 항공 전자 장비 제어 장치
KR101543381B1 (ko) 입출력 전압 모니터링을 이용한 항공 전자 장비를 제어하기 위한 방법
JP4032991B2 (ja) 半導体集積回路
KR20190070862A (ko) 반도체 장치
JP2022163489A (ja) ボルテージディテクタ
CN108089484B (zh) 一种调整频率的方法和设备