KR20170131456A - 다중-입력 스케일러블 정류기 드루프 검출기 - Google Patents

다중-입력 스케일러블 정류기 드루프 검출기 Download PDF

Info

Publication number
KR20170131456A
KR20170131456A KR1020177027097A KR20177027097A KR20170131456A KR 20170131456 A KR20170131456 A KR 20170131456A KR 1020177027097 A KR1020177027097 A KR 1020177027097A KR 20177027097 A KR20177027097 A KR 20177027097A KR 20170131456 A KR20170131456 A KR 20170131456A
Authority
KR
South Korea
Prior art keywords
droop
detector
detecting
output
input
Prior art date
Application number
KR1020177027097A
Other languages
English (en)
Other versions
KR102479541B1 (ko
Inventor
크리스티안 베너루스
아속 스와미나탄
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20170131456A publication Critical patent/KR20170131456A/ko
Application granted granted Critical
Publication of KR102479541B1 publication Critical patent/KR102479541B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16547—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies voltage or current in AC supplies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H02M2001/0025—
    • Y02B60/1217—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

드루프(droop) 검출기는, 각각이 공급 전압을 수신하도록 구성된 복수의 입력 노드들; 출력 노드; 복수의 검출기 모듈들 ― 각각의 검출기 모듈은, 각각의 입력 노드에 커플링되는 입력 단자, 출력 노드에 커플링되는 출력 단자; 및 각각의 입력 노드에 커플링되는 공급 전압에서 드루프를 검출하고 드루프가 공급 전압 상에서 검출될 때 출력 단자 상에서 공급 전압을 팔로우하는 출력 전압을 출력하는 전압 팔로워(voltage follower)로서 구성된 입력 추적 유닛을 포함함 ― ; 및 출력 노드에 커플링되고 드루프가 검출될 때 제어 신호를 출력하도록 구성된 비교기를 포함한다.

Description

다중-입력 스케일러블 정류기 드루프 검출기
[0001] 본 발명은 일반적으로 드루프(droop) 검출기에 관한 것으로서, 보다 상세하게는 다중 입력, 다중-스테이지 스케일러블 정류기로서 구성된 드루프 검출기에 관한 것이다.
[0002] 통상적으로, 집적 회로들은 외부 전력 소스로부터 전력을 수신한다. 이러한 집적 회로들은 다수의 코어들을 포함하며, 이들 각각은 다른 것들에 관하여 상이한 외부 전력 공급기에 의해 전력이 공급될 수 있다. 상이한 코어들은 상이한 공급 전압들에서 동작할 수 있다.
[0003] 동작 동안 집적 회로는 전력 공급 드루프(power supply droop)를 겪을 수 있다. 드루프는 주어진 코어에 대한 공급 전압의 일시적인 감소로서 정의될 수 있다. 드루프들은, 다수의 회로들의 동시 스위칭, 온도 변동들 등과 같은 하나 또는 그 초과의 팩터들에 의해 야기될 수 있다. 전력 공급 드루프에 처한 회로는 잘못된 동작(예를 들면, 타이밍 장애들)을 경험할 수 있다. 전력 공급 드루프로 인한 장애들은, 이들이 공급 전압의 강하(drop)의 부재 시에 항상 반복 가능하지 않기 때문에 소프트 장애로 간주될 수 있다. 원인을 결정하고 이러한 장애들을 특성화하는 것은 어려울 수 있다. 그러나 중앙 처리 장치(CPU)의 코어들에 대한 공급들의 드루프은 정정되지 않은 채로 남겨지는 경우 계산 에러들로 이어질 수 있다.
[0004] 본 개시는 이득 저하를 방지하기 위해 어떠한 드루프 트랜지션들도 없는 스테이지들을 디스에이블하기 위한 비-선형 피드백 루프를 갖는 다중-입력, 다중-스테이지 스케일러블 정류기를 사용하여 드루프들을 검출하는 것을 제공한다.
[0005] 일 실시예에서, 드루프 검출기가 개시된다. 드루프(droop) 검출기는, 각각이 공급 전압을 수신하도록 구성된 복수의 입력 노드들; 출력 노드; 복수의 검출기 모듈들 ― 각각의 검출기 모듈은, 각각의 입력 노드에 커플링되는 입력 단자, 출력 노드에 커플링되는 출력 단자; 및 각각의 입력 노드에 커플링되는 공급 전압에서 드루프를 검출하고 드루프가 공급 전압 상에서 검출될 때 출력 단자 상에서 공급 전압을 팔로우하는 출력 전압을 출력하는 전압 팔로워(voltage follower)로서 구성된 입력 추적 유닛을 포함함 ― ; 및 출력 노드에 커플링되고 드루프가 검출될 때 제어 신호를 출력하도록 구성된 비교기를 포함한다.
[0006] 다른 실시예에서, 복수의 공급 전압들에서 드루프들을 검출하기 위한 회로가 개시된다. 회로는, 출력 노드; 복수의 검출기 모듈들 ― 각각의 검출기 모듈은 입력 단자 및 출력 단자를 갖고, 각각의 검출기 모듈의 입력 단자는 복수의 공급 전압들의 공급 전압을 수신하기 위한 것이고, 복수의 검출기 모듈들의 출력 단자들은 출력 노드에서 함께 커플링되고, 각각의 검출기 모듈은 공급 전압에서 드루프를 검출하기 위한 입력 추적 루프를 더 포함함 ― ; 출력 노드에 커플링되고, 미리 결정된 범위 내의 출력 노드에서의 전압의 주파수들만을 통과시키도록 구성된 필터; 및 필터에 커플링되고 드루프가 공급 전압에서 검출될 때 제어 전압을 출력하도록 구성된 비교기를 포함한다.
[0007] 다른 실시예에서, 복수의 공급 전압들에서 드루프들을 검출하기 위한 장치가 개시된다. 장치는, 드루프를 검출하기 위한 다수의 수단 ― 드루프를 검출하기 위한 각각의 수단은 복수의 공급 전압들의 공급 전압을 수신하고, 드루프를 검출하기 위한 각각의 수단은 공급 전압에서 드루프를 검출하기 위한 입력 추적 루프를 포함함 ― ; 드루프를 검출하기 위한 다수의 수단의 출력들을 커플링하기 위한 수단; 및 드루프가 공급 전압에서 검출될 때 제어 전압을 출력하도록 커플링하기 위한 수단에 커플링되는 비교하기 위한 수단을 포함한다.
[0008] 본 개시의 다른 특징들 및 이점들은 예로서 본 개시의 양상들을 예시하는 본 설명으로부터 자명해져야 한다.
[0009] 그 구조 및 동작 둘 다에 관한 본 개시의 세부사항들은 유사한 참조 번호들이 유사한 부분들을 지칭하는 첨부된 추가 도면들을 연구함으로써 부분적으로 습득될 수 있다.
[0010] 도 1a는 본 개시의 일 실시예에 따라, 공급 전압들에서 드루프들을 검출하고 클록 주파수를 적절히 조정하기 위한 시스템의 기능 블록도이다.
[0011] 도 1b는 본 개시의 다른 실시예에 따라, 공급 전압들에서 드루프들을 검출하고 클록 주파수를 적절히 조정하기 위한 시스템의 기능 블록도이다.
[0012] 도 2a는 본 개시의 일 실시예에 따라 복수의 검출기 모듈들을 포함하는 드루프 검출기의 기능 블록도이다.
[0013] 도 2b는 본 개시의 일 실시예에 따른 드루프 검출기의 복수의 검출기 모듈들의 개략도이다.
[0014] 도 3a는 본 개시의 일 실시예에 따른 드루프 검출기에서 2개의 검출기 모듈들의 출력들의 연결을 도시한다.
[0015] 도 3b는 본 개시의 일 예시적인 실시예에 따라, 출력 노드에서 함께 연결된 2개의 검출기 모듈들의 동작을 도시한다.
[0016] 도 4는 본 개시의 일 실시예에 따라, 이득 저하를 방지하기 위해 어떠한 드루프 트랜지션도 없는 스테이지들을 디스에이블하기 위한 비-선형 피드백을 갖는 다중-입력, 다중-스테이지 스케일러블 검출기를 사용하여 드루프들을 검출하도록 구성된 장치의 기능 블록도이다.
[0017] 위에서 언급된 바와 같이, CPU 코어들에 대한 공급 전압들의 드루프들은 정정되지 않은 채로 남겨지는 경우 계산 에러로 이어질 수 있다. 공급 전압들의 증가가 문제를 완화시킬 수 있지만, 이는 소비 전력을 증가시킨다. 임계치-기반 드루프 검출 시스템들은 통상적으로 단지 하나의 공급기만을 모니터링하는데, 그 이유는 공급기들의 수를 증가시키고 출력들을 함께 커플링하는 것은, 연결된 공급기들의 수에 반비례하는 입력-출력 이득을 감소시켜서, 그것이 드루프를 검출하는 것을 어렵게 하기 때문이다. 공급 전압들 상에서 드루프들과 상이한 공급 전압 변동들이 있다는 것이 주의되어야 한다. 그러나 이러한 공급 전압 변동들은 예상되고 드루프들로서 검출되지 않아야 한다. 예를 들어, 프로세싱될 명령들의 수가 상당히 증가하는 경우 코어(또는 중앙 처리 장치(CPU))에 의해 소모(draw)되는 평균 전류가 실질적으로 증가할 수 있다. 프로세싱될 명령들의 수의 상당한 증가가 발생하고 그에 따라 평균 전류가 증가되면, 공급 전압은 전력 분배 네트워크의 저항으로 곱해지는 평균 전류의 증가와 동일한 양만큼 그의 공칭 값보다 낮아질 것으로 예상된다. 따라서, 공급 전압의 감소가 예상되며 코어/CPU는 이러한 조건들 하에서 작동하도록 설계되어야 한다. 대조적으로, 공급 전압의 드루프는 코어/CPU가 몇 개의 명령들을 프로세싱하는 것으로부터 대량의 명령들을 프로세싱하는 것으로 트랜지션하는 동안 발생한다. 따라서, 드루프는 공급 전압의 일시적인 (통상적으로 훨씬 더 큰) 감소이다.
[0018] 본원에서 설명된 바와 같은 실시예들은 이득 저하를 방지하기 위해 어떠한 드루프 트랜지션도 없는 스테이지들을 디스에이블하기 위한 비-선형 피드백을 갖는 다중-입력, 다중-스테이지 스케일러블 정류기를 사용하여 드루프들을 검출하는 것을 제공한다. 이 설명을 읽은 후에, 다양한 구현 및 애플리케이션들에서 본 개시를 구현하는 방법이 명백해질 것이다. 본 개시의 다양한 구현들이 본원에서 설명될지라도, 이들 구현들은 제한이 아니라 단지 예로서 제시된다는 것이 이해된다. 따라서, 다양한 구현들의 이러한 상세한 설명은 본 개시의 범위 또는 폭을 제한하는 것으로 해석되어서는 안 된다.
[0019] 도 1a는 본 개시의 일 실시예에 따라, 공급 전압들에서 드루프들을 검출하고 클록 주파수를 적절히 조정하기 위한 시스템(100)의 기능 블록도이다. 도 1a의 예시된 실시예에서, 시스템(100)은 본 개시의 일 실시예에 따라, 전력 소스(110), 중앙 처리 장치(CPU)(120), 드루프 검출기(130) 및 클록 생성기(150)를 포함한다. 전력 소스(110)는 전압들(Vdd0, Vdd1, Vdd2, Vddn)을 각각 공급하는 복수의 전력 공급기들(112, 114, 116, 118)을 포함한다. CPU(120)는 전압들(Vdd0, Vdd1, Vdd2, Vddn)을 각각 수신하는 복수의 코어들(122, 124, 126, 128)을 포함한다. 드루프 검출기(130)는 Vdd0, Vdd1, Vdd2, Vddn을 또한 각각 수신하는 복수의 검출기 모듈들(132, 134, 136, 138) 및 비교기(140)를 포함한다. 즉, 모듈(132)은 Vdd0을 수신하고, 모듈(134)은 Vdd1을 수신하고, 모듈(136)은 Vdd2를 수신하고, 모듈(138)은 Vddn을 수신한다. 검출기 모듈들(132, 134, 136, 138)의 출력들은 함께 결합되어 드루프 검출기(130)에 대한 단일 출력(Vout)을 형성한다.
[0020] 검출기 모듈들(132, 134, 136, 138)의 출력(Vout)은 Vout를 기준 전압(Vref)과 비교하여 Vout가 Vref 아래로 떨어질 때 제어 신호(Vcontrol)를 출력하는 비교기(140)의 입력들 중 하나에 커플링된다. 대안으로, 검출기 모듈들(132, 134, 136, 138)의 출력들(Vout)은 미리 결정된 범위 내의 출력 전압의 주파수들만을 통과시키도록 대역통과 필터(142)를 통해 비교기(140)에 커플링된다. 클록 생성기(150)는 위상 동기 루프(PLL)(152), 주파수 분할기 유닛(154), 및 다이플렉서(156)를 포함하며, 이 다이플렉서(156)는 2개의 입력들, 즉 (1) PLL의 직접 출력; 및 (2) PLL의 N-분할(divide-by-N) 출력을 수신한다. PLL의 N-분할 출력은 PLL의 직접 출력의 지속기간의 N배를 가지며, 그의 위상은 PLL의 직접 출력의 위상과 일치(coherent)할 수 있다. 비교기(140)의 출력은 다이플렉서(156)를 제어하여 2개의 클록 신호들 중 하나를 선택한다. 적어도 하나의 드루프가 드루프 검출기(130)에 의해 검출된 것에 대한 응답으로 비교기(140)가 신호를 출력할 때, 비교기(140)의 출력 신호는 다이플렉서(156)의 PLL의 N-분할 출력을 선택한다("1" 입력을 선택함). 그렇지 않으면, 비교기(140)의 출력 신호는 다이플렉서(156)의 PLL의 직접 출력을 선택한다("0" 입력을 선택함). 클록 생성기(150)의 출력은 복수의 코어들(122, 124, 126, 128)의 클록 입력들에 결합된다.
[0021] 도 1b는 본 개시의 다른 실시예에 따라, 공급 전압들에서 드루프들을 검출하고 클록 주파수를 적절히 조정하기 위한 시스템(160)의 기능 블록도이다. 도 1b의 예시된 실시예에서, 시스템(160)은 도 1a에 도시된 시스템(100)에 포함된 모든 모듈을 포함하지만, 시스템(160)은 그의 클록 입력들에서 각각의 코어에 대한 전용 주파수 분할기(170, 172, 174 또는 176)를 더 포함한다. 따라서, 시스템(160)에서, 각각의 코어의 동작 주파수는 글로벌 클록 주파수의 프랙션(fraction)이 되도록 구성될 수 있다. 또한, 각각의 코어에 대한 전용 주파수 분할기(170, 172, 174, 또는 176)의 분할기 비(즉, N0, N1, N2, ... Nn)는 코어들 사이의 원하는 인터페이스에 의존하여 동일하거나 상이할 수 있다.
[0022] 도 2a는 본 개시의 일 실시예에 따라 검출기 모듈들(132, 134, 136, 138)을 포함하는 드루프 검출기(130)의 기능 블록도이다. 도 2a의 예시된 실시예에서, 드루프 검출기(130)는 복수의 입력 노드들(in0, in1, in2, ..., inn), 출력 노드(out) 및 복수의 검출기 모듈들(132, 134, 136, 138)을 포함한다. 각각의 입력 노드는 공급 전압(Vdd0, Vdd1, Vdd2, ... 또는 Vddn)을 수신하도록 구성된다. 출력 노드(out)는 출력 전압(Vout)을 출력하도록 구성된다. 각각의 검출기 모듈(132, 134, 136, 또는 138)은 각각의 입력 노드(in0, in1, in2, ..., 또는 inn)에 커플링되는 입력 단자(A), 출력 노드(out)에 커플링되는 출력 단자(B) 및 입력 단자(A) 및 출력 단자(B)에 커플링되는 입력 추적 유닛(220)을 포함한다. 일 실시예에서, 입력 추적 유닛(220)은, (a) 드루프가 공급 전압 상에서 검출될 때 입력 노드에서의 공급 전압의 변동들을 출력 단자로 팔로우(follow)시키고(전압 팔로워(voltage follower); 또는 (b) 드루프가 공급 전압 상에서 검출되지 않을 때, 출력 노드로부터 출력 단자를 일시적으로 연결해제하도록 구성된다.
[0023] 도 2a에서, 각각의 검출기 모듈(132, 134, 136 또는 138)은 입력 단자(A)와 입력 추적 유닛(220) 사이에 배치된 교류 커플링 모듈(210)을 더 포함하고, 커패시터 및 레지스터를 포함하는 고역 통과 필터를 형성하도록 구성된다. 각각의 검출기 모듈(132, 134, 136, 또는 138)은 출력 단자들이 출력 노드에서 함께 커플링될 때, 복수의 검출기 모듈들 사이의 미스매치-유도 드루프-검출 범위 차이(mismatch-induced droop-detection range difference)들을 실질적으로 감소시키도록 구성된 오프셋 소거 모듈(230)을 더 포함한다. 오프셋 소거 모듈(230)은 입력 추적 유닛(220) 및 교류(AC) 커플링 모듈(210)에 커플링된다. 드루프 검출기(130)는 출력 전압(Vout)을 수신하여 기준 전압(Vref)과 비교하도록 구성된 비교기(140)를 더 포함한다. 위에서 언급된 바와 같이, 검출기 모듈들(132, 134, 136, 138)의 출력들(Vout)은 미리 결정된 범위 내의 출력 전압의 주파수들만을 통과시키도록 대역 통과 필터(142)를 통해 비교기(140)에 커플링될 수 있다.
[0024] 도 2b는 본 개시의 일 실시예에 따른 드루프 검출기(130)의 복수의 검출기 모듈들(132, 134, 136, 138)의 개략도이다. 도 2b의 예시된 실시예는 공급 전압(Vddn)을 수신하는 검출기 모듈(138)의 개략도만이 보여지는데, 그 이유는 검출기 모듈(138)이 검출기 모듈들의 캐스케이드(cascade)의 최상위에 있기 때문이다. 그러나 다른 검출기 모듈들(132, 134, 136) 각각은 검출기 모듈(138)의 개략도와 동일한 개략도를 가진 동일한 엘리먼트들을 포함한다는 것이 주의되어야 한다. 유일한 차이는 입력 공급 전압이다. 검출기 모듈(132)은 공급 전압(Vdd0)을 수신하고, 검출기 모듈(134)은 공급 전압(Vdd1)을 수신하고, 검출기 모듈(136)은 공급 전압(Vdd2)을 수신한다. 위에서 언급된 바와 같이, 검출기 모듈들(132, 134, 136, 138)의 출력들은 함께 결합되어 단일 출력(Vout)을 형성한다.
[0025] 도 2b는 AC 커플링 모듈(210), 입력 추적 유닛(220) 및 오프셋 소거 모듈(230)을 포함하는 검출기 모듈(138)을 도시한다. AC 커플링 모듈(210)은 커패시터(212) 및 레지스터(214)의 값들을 변동시킴으로써 조정될 수 있는, 원하는 주파수 초과의 입력 변동들만을 추적하기 위해 고역 통과 필터를 형성하는 커패시터(212) 및 레지스터(214)를 포함한다. AC 커플링 모듈(210)은 또한 드루프 검출기(130)를 구동하는 전력 소스에 DC 부하를 제공하는 것을 방지한다. 입력 추적 유닛(220)은 전압 팔로워를 형성하는 연산 증폭기(op amp)(222) 및 p-형 금속-산화물 반도체 전계-효과 트랜지스터(p-MOSFET 또는 PMOS 트랜지스터)(224)를 포함한다. PMOS 트랜지스터(224)는 게이트 단자, 소스 단자 및 드레인 단자를 포함한다. op amp(222)는 PMOS 트랜지스터의 게이트 단자에 커플링되는 출력 핀, 소스 단자에 커플링되는 네거티브 입력 핀 및 AC 커플링 모듈의 커패시터를 통해 각각의 검출기 모듈의 입력 단자에 커플링되는 포지티브 입력 핀을 포함한다. 따라서, op amp(222)의 네거티브 입력 단자(inn)는 op amp(222)의 포지티브 입력 단자(inp)를 팔로우한다. PMOS 트랜지스터(224)의 사용은 입력 추적 유닛(220)이 inp에서 네거티브-고잉 전압(negative-going voltage)들을 추적하고 검출하는 것을 가능하게 한다. 다른 실시예에서, n-형 금속-산화물 반도체 전계-효과 트랜지스터(n-MOSFET 또는 NMOS 트랜지스터)는, 입력 추적 유닛(220)이 inp에서 포지티브-고잉 전압들을 추적 및 검출하는 것을 가능하게 하는데 사용될 수 있다. 오프셋 소거 모듈(230)은 PMOS 트랜지스터(232), 레지스터(234), 커패시터(236), 전류 소스(238) 및 전압 클램프(voltage clamp)로서 지칭되는 NMOS 트랜지스터(240)를 포함한다. 일 실시예에서, 오프셋 소거 모듈(230)은 이들 유닛들의 출력들이 함께 결합될 때 검출기 모듈들(132, 134, 136, 138) 사이의 미스매치-유도 드루프-검출 범위 차이들을 실질적으로 감소시키도록 구성된다. 전류 소스들(250, 252)은 검출기 모듈(130)의 적절한 동작을 위해 적절한 양의 포지티브 전류를 제공한다. 전류 소스(252)는 전압 소스(VDD) 및 PMOS 트랜지스터(224)의 소스 단자에 커플링된다. 전류 소스(250)는 전압 소스 및 PMOS 트랜지스터(232)에 커플링된다.
[0026] 도 3a는 본 개시의 일 실시예에 따라, 드루프 검출기(130)에서 2개의 검출기 모듈들(132, 134)의 출력들의 연결을 도시한다. 도 3a의 예시된 실시예에서, 검출기 모듈(132)은 공급 전압(Vdd0)을 수신하는 반면에, 검출기 모듈(134)은 공급 전압(Vdd1)을 수신한다. 또한, 검출기 모듈(132)의 출력 단자(312)는 검출기 모듈(134)의 출력 단자(314)에 연결된다.
[0027] 도 3b는 본 개시의 일 예시적인 실시예에 따라, 출력 노드(310)에서 함께 연결된 2개의 검출기 모듈들(132, 134)의 동작을 도시한다. 도 3b의 예시된 실시예에서, 검출기 모듈(132)은 공칭 전압으로부터의 드루프(350)를 포함하는 공급 전압(Vdd0)을 수신하는 반면에, 검출기 모듈(134)은 전압에서 어떠한 드루프(354)도 없는 공급 전압(Vdd1)을 수신한다.
[0028] 검출기 모듈(132) 내의 op amp(2220)의 포지티브 입력 단자(inp)는 네거티브 스파이크(351)로서 op amp(2220)의 출력에서 그리고 네거티브 전압 스파이크(352)로서 op amp(2220)의 네거티브 입력 단자(inn) 및 검출기 모듈(132)의 출력 단자(312)에서 반영되는 드루프(350)를 추적한다. 네거티브 전압 스파이크(351)는 PMOS 트랜지스터(2240)를 도통하게 하여서, 공급 전압(Vdd0)에 드루프가 있음을 검출기 모듈(132)의 출력 단자(312)가 표시하게 된다. 이 프로세스는 입력 추적 루프(320)에 포함된다. 한편, 검출기 모듈(134) 내의 op amp(2221)의 포지티브 입력 단자(inp)는 공급 전압(Vdd1)(예를 들어, 입력(354))에 드루프가 없기 때문에 그의 바이어싱 전압을 유지한다. 검출기 모듈(134)의 네거티브 입력 단자(inn)는 포지티브 입력 단자(inp)를 팔로우해야 하지만 결과는 상이하다. (출력 단자(312)가 출력 노드(310)를 통해 출력 단자(314)에 연결되기 때문에) 검출기 모듈(134) 내의 op amp(2221)의 네거티브 입력 단자(inn)는 검출기 모듈(132) 내의 op amp(2220)의 네거티브 입력 단자(inn)에 연결되므로, 검출기 모듈(132) 내의 op amp(2220)의 네거티브 입력 단자(inn)에서 네거티브 스파이크(352)는 검출기 모듈(134) 내의 op amp(2221)가 포지티브-고잉 펄스(360)를 출력하게 하며, 이는 PMOS 트랜지스터(2241)를 턴 오프한다. 이 프로세스는 비-선형 피드백 루프(370)에 포함된다. 이는 또한, 각각의 검출기 모듈의 비-선형 피드백 루프(370)가, 다른 검출기 모듈들이 그 각각의 입력들(예를 들어, 입력(350))에서 드루프를 검출하는 동안, 그 각각의 입력들(예를 들어, 입력(354))에서 드루프를 검출하지 않는 검출기 모듈들을 일시적으로 디스에이블하도록 구성된다는 점에서, 드루프 검출기(130)에 대한 부가적인 이익을 제공한다. 따라서, 드루프가 검출되지 않을 때 PMOS 트랜지스터(2241)를 턴 오프하고 검출기 모듈(134)의 출력 단자(314)로부터 트랜지스터(2241)의 소스 단자를 일시적으로 연결해제(연결해제(340) 참조)함으로써, 드루프 검출기(130)는 어떠한 드루프도 검출하지 않는 검출기 모듈들이 출력(Vout)의 이득을 저하시키는 것을 방지한다. 드루프 검출기(130)의 구성은 또한, 그의 출력들이 함께 결합될 때 검출기 모듈들(132, 134, 136, 138) 사이의 미스매치-유도 드루프-검출 범위 차이들을 실질적으로 감소시키도록 동작하는 오프셋 소거 루프(330)를 포함한다.
[0029] 도 4는 본 개시의 일 실시예에 따라, 이득 저하를 방지하기 위해 어떠한 드루프 트랜지션도 없는 스테이지들을 디스에이블하기 위한 비-선형 피드백을 갖는 다중-입력, 다중-스테이지 스케일러블 검출기를 사용하여 드루프들을 검출하도록 구성된 장치(400)의 기능 블록도이다. 장치(400)는 다수의 공급 전압 수용 유닛들(410), 출력 커플링 유닛(420) 및 다수의 검출기 모듈들(430)을 포함한다. 각각의 공급 전압 수신 유닛(410)은 공급 전압(Vdd0, Vdd1, Vdd2, ... 또는 Vddn)을 수신하도록 구성된다. 출력 커플링 유닛(420)은 다수의 검출기 모듈(430)의 출력들을 커플링하고 출력 단자에서 출력 전압(Vout)을 출력하도록 구성된다. 각각의 검출기 모듈(430)은 각각의 공급 전압 수신 유닛(410)에 커플링된다. 각각의 검출기 모듈(430)은 또한, (a) 드루프가 공급 전압 상에서 검출될 때 각각의 공급 전압 수신 유닛(410)에서의 공급 전압의 변동들을 출력 단자로 팔로우시키고; 또는 (b) 드루프가 공급 전압 상에서 검출되지 않을 때, 출력 단자를 일시적으로 연결해제하도록 구성된 입력 추적 유닛을 포함한다. 각각의 검출기 모듈(430)은, 출력 단자들이 함께 커플링될 때 다수의 검출기 모듈들(430) 사이의 미스매치-유도 드루프-검출 범위 차이들을 실질적으로 감소시키도록 구성된 오프셋 소거 유닛 및 고역 통과 필터를 형성하기 위한 교류(AC) 커플링 유닛을 더 포함한다. 장치(400)는 출력 전압(Vout)을 수신하여 기준 전압(Vref)과 비교하도록 구성된 비교기 유닛(440)을 더 포함한다.
[0030] 본 개시의 여러 실시예들이 위에서 설명되었지만, 본 개시의 다수의 변동들이 가능하다. 또한, 다양한 실시예들의 특징들은 위에서 설명된 것들과 상이한 결합들로 결합될 수 있다. 또한, 명확하고 간략한 설명을 위해, 시스템들 및 방법들에 대한 많은 설명들이 단순화되었다. 많은 설명들은 특정 표준들의 전문용어 및 구조들을 사용한다. 그러나 개시된 시스템들 및 방법들은 보다 광범위하게 적용 가능하다.
[0031] 본원에서 개시된 실시예들과 관련하여 설명된 다양한 예시적인 블록들 및 모듈들은 다양한 형태들로 구현될 수 있다는 것을 당업자는 인지할 것이다. 일부 블록들 및 모듈들은 일반적으로 그 기능성의 견지에서 위에서 설명되었다. 이러한 기능성이 어떻게 구현될지는 전체 시스템에 부과되는 설계 제약들에 의존한다. 당업자들은 각각의 특정 애플리케이션에 대해 다양한 방식들로 설명된 기능을 구현할 수 있지만, 이러한 구현 결정들이 본 개시의 범위를 벗어나게 하는 것으로 해석되어서는 안 된다. 또한, 모듈, 블록 또는 단계 내의 기능들의 그룹핑은 설명의 용이함을 위한 것이다. 특정 기능들 또는 단계들은 본 개시를 벗어나지 않고 하나의 모듈 또는 블록으로부터 이동할 수 있다.
[0032] 본원에서 개시된 실시예들과 관련하여 설명된 다양한 예시적인 로직 블록들, 유닛들, 단계들, 컴포넌트들 및 모듈들은 범용 프로세서와 같은 프로세서, 디지털 신호 프로세서(DSP), 주문형 집적 회로(ASIC), 필드 프로그래밍 가능 게이트 어레이(FPGA), 또는 다른 프로그래밍 가능 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본원에서 설명된 기능들을 수행하도록 설계된 이들의 임의의 결합으로 구현 또는 수행될 수 있다. 범용 프로세서는 마이크로프로세서일 수 있지만, 대안적으로, 프로세서는 임의의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수 있다. 프로세서는 또한 컴퓨팅 디바이스들의 결합, 예를 들어, DSP와 마이크로프로세서의 결합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 또는 그 초과의 마이크로프로세서들, 또는 임의의 다른 이러한 구성으로 구현될 수 있다. 또한, 본원에서 설명되는 실시예들 및 기능 블록들 및 모듈들을 구현하는 회로들은 다양한 트랜지스터 타입들, 로직 패밀리들 및 설계 방법론들을 사용하여 실현될 수 있다.
[0033] 개시된 실시예의 위의 설명은 임의의 당업자가 본 개시를 실시하거나 이용하는 것을 가능하게 하도록 제공된다. 이들 실시예들에 대한 다양한 변형들은 당업자에게 쉽게 명백하게 될 것이며, 본원에서 설명된 일반적인 원리들은 본 개시의 사상 또는 범위를 벗어나지 않고 다른 실시예들에 적용될 수도 있다. 따라서, 본원에서 제시된 설명 및 도면들은 본 개시의 현재 바람직한 실시예를 나타내며, 그에 따라 본 개시에 의해 광의로 고려되는 청구 대상을 대표한다는 것이 이해될 것이다. 본 개시의 범위는 당업자들에게 명백하게 될 수 있는 다른 실시예들을 완전히 포괄하며, 그에 따라 본 개시의 범위는 첨부된 청구항들 이외의 어떤 것에 의해서도 제한되지 않는다는 것이 추가로 이해된다.

Claims (20)

  1. 드루프(droop) 검출기로서,
    각각이 공급 전압을 수신하도록 구성된 복수의 입력 노드들;
    출력 노드;
    복수의 검출기 모듈들 ― 각각의 검출기 모듈은, 각각의 입력 노드에 커플링되는 입력 단자, 상기 출력 노드에 커플링되는 출력 단자; 및 각각의 입력 노드에 커플링되는 공급 전압에서 드루프를 검출하고 상기 드루프가 상기 공급 전압 상에서 검출될 때 상기 출력 단자 상에서 상기 공급 전압을 팔로우(follow)하는 출력 전압을 출력하는 전압 팔로워(voltage follower)로서 구성된 입력 추적 유닛을 포함함 ― ; 및
    상기 출력 노드에 커플링되고 상기 드루프가 검출될 때 제어 신호를 출력하도록 구성된 비교기를 포함하는,
    드루프 검출기.
  2. 제 1 항에 있어서,
    각각의 검출기 모듈은, 상기 복수의 검출기 모듈들 중 다른 검출기 모듈들이 상기 복수의 입력 노드들 중 다른 입력 노드들에서 적어도 하나의 드루프를 검출하는 동안, 각각의 검출기 모듈이 자신의 입력에서 어떠한 드루프도 검출하지 않을 때 상기 출력 노드로부터 각각의 검출기 모듈의 출력 단자를 일시적으로 연결해제하기 위한 비-선형 피드백을 제공하도록 구성되는,
    드루프 검출기.
  3. 제 1 항에 있어서,
    각각의 검출기 모듈은 상기 입력 단자와 상기 입력 추적 유닛 사이에 배치되는 교류(AC) 커플링 모듈을 더 포함하는,
    드루프 검출기.
  4. 제 3 항에 있어서,
    상기 AC 커플링 모듈은 커패시터 및 레지스터를 포함하는 고역 통과 필터를 형성하도록 구성되는,
    드루프 검출기.
  5. 제 4 항에 있어서,
    상기 입력 추적 유닛은,
    게이트 단자, 소스 단자 및 드레인 단자를 포함하는 제 1 PMOS(p-type metal-oxide semiconductor) 트랜지스터; 및
    상기 제 1 PMOS 트랜지스터의 상기 게이트 단자에 커플링되는 출력 핀, 상기 제 1 PMOS 트랜지스터의 상기 소스 단자에 커플링되는 네거티브 입력 핀 및 상기 AC 커플링 모듈의 커패시터를 통해 각각의 검출기 모듈의 입력 단자에 커플링되는 포지티브 입력 핀을 포함하는 연산 증폭기를 포함하는,
    드루프 검출기.
  6. 제 5 항에 있어서,
    전압 소스 및 상기 제 1 PMOS 트랜지스터의 소스 단자에 커플링되는 제 1 전류 소스를 더 포함하는,
    드루프 검출기.
  7. 제 5 항에 있어서,
    각각의 검출기 모듈은, 상기 제 1 PMOS 트랜지스터의 상기 드레인 단자에 커플링되고 상기 복수의 검출기 모듈들 간의 미스매치-유도 드루프-검출 범위 차이들(mismatch-induced droop-detection range differences)을 감소시키도록 구성된 오프셋 소거 모듈을 더 포함하는,
    드루프 검출기.
  8. 제 7 항에 있어서,
    상기 오프셋 소거 모듈은 NMOS(n-type metal-oxide semiconductor) 트랜지스터, 제 2 PMOS 트랜지스터, 레지스터, 커패시터 및 제 2 전류 소스를 포함하는 전압 클램프를 포함하는,
    드루프 검출기.
  9. 제 8 항에 있어서,
    전압 소스 및 상기 제 2 PMOS 트랜지스터에 커플링되는 제 3 전류 소스를 더 포함하는,
    드루프 검출기.
  10. 제 1 항에 있어서,
    상기 비교기는 상기 드루프가 적어도 하나의 공급 전압에서 검출됨을 결정하기 위해 상기 출력 전압을 기준 전압과 비교하도록 구성되는,
    드루프 검출기.
  11. 제 1 항에 있어서,
    미리 결정된 범위 내의 상기 출력 전압의 주파수들만을 통과시키도록 상기 출력 노드와 상기 비교기 사이에 배치되는 대역 통과 필터를 더 포함하는,
    드루프 검출기.
  12. 복수의 공급 전압들에서 드루프를 검출하기 위한 회로로서,
    출력 노드;
    복수의 검출기 모듈들 ― 각각의 검출기 모듈은 입력 단자 및 출력 단자를 갖고, 각각의 검출기 모듈의 입력 단자는 상기 복수의 공급 전압들의 공급 전압을 수신하기 위한 것이고, 상기 복수의 검출기 모듈들의 출력 단자들은 상기 출력 노드에서 함께 커플링되고, 각각의 검출기 모듈은 상기 공급 전압에서 상기 드루프를 검출하기 위한 입력 추적 루프를 더 포함함 ― ;
    상기 출력 노드에 커플링되고, 미리 결정된 범위 내의 상기 출력 노드에서의 전압 주파수들만을 통과시키도록 구성된 필터; 및
    상기 필터에 커플링되고, 상기 드루프가 상기 공급 전압에서 검출될 때 제어 전압을 출력하도록 구성된 비교기를 포함하는,
    복수의 공급 전압들에서 드루프를 검출하기 위한 회로.
  13. 제 12 항에 있어서,
    각각의 검출기 모듈은, 상기 복수의 검출기 모듈들 중 다른 검출기 모듈들이 상기 복수의 입력 노드들 중 다른 입력 노드들에서 적어도 하나의 드루프를 검출하는 동안, 각각의 검출기 모듈이 자신의 입력에서 어떠한 드루프도 검출하지 않을 때 상기 출력 노드로부터 각각의 검출기 모듈의 출력 단자를 일시적으로 연결해제하기 위한 비-선형 피드백을 포함하는,
    복수의 공급 전압들에서 드루프를 검출하기 위한 회로.
  14. 제 12 항에 있어서,
    각각의 검출기 모듈은 상기 복수의 검출기 모듈들 사이의 미스매치-유도 드루프-검출 범위 차이들을 실질적으로 감소시키기 위한 오프셋 소거 루프를 더 포함하는,
    복수의 공급 전압들에서 드루프를 검출하기 위한 회로.
  15. 제 14 항에 있어서,
    각각의 검출기 모듈은 상기 입력 단자와 상기 입력 추적 루프 사이에 배치되는 교류(AC) 커플링 모듈을 더 포함하는,
    복수의 공급 전압들에서 드루프를 검출하기 위한 회로.
  16. 제 15 항에 있어서,
    상기 AC 커플링 모듈은 상기 입력 단자 및 상기 입력 추적 루프에 커플링되는 커패시터, 및 상기 입력 추적 루프 및 상기 오프셋 소거 루프에 커플링되는 레지스터를 포함하는,
    복수의 공급 전압들에서 드루프를 검출하기 위한 회로.
  17. 제 12 항에 있어서,
    상기 비교기는 상기 드루프가 상기 복수의 공급 전압들 중 적어도 하나에서 검출됨을 결정하기 위해 상기 출력 노드의 전압을 기준 전압과 비교하도록 구성되는,
    복수의 공급 전압들에서 드루프를 검출하기 위한 회로.
  18. 복수의 공급 전압들에서 드루프들을 검출하기 위한 장치로서,
    드루프를 검출하기 위한 다수의 수단 ― 드루프를 검출하기 위한 각각의 수단은 복수의 공급 전압들의 공급 전압을 수신하고, 드루프를 검출하기 위한 각각의 수단은 상기 공급 전압에서 상기 드루프를 검출하기 위한 입력 추적 루프를 포함함 ― ;
    상기 드루프를 검출하기 위한 다수의 수단의 출력들을 커플링하기 위한 수단; 및
    상기 드루프가 상기 공급 전압에서 검출될 때 제어 전압을 출력하도록 상기 커플링하기 위한 수단에 커플링되는 비교하기 위한 수단을 포함하는,
    복수의 공급 전압들에서 드루프들을 검출하기 위한 장치.
  19. 제 18 항에 있어서,
    드루프를 검출하기 위한 각각의 수단은, 드루프를 검출하기 위한 다른 수단이 적어도 하나의 드루프를 검출하는 동안, 어떠한 드루프도 상기 공급 전압 상에서 검출되지 않을 때 상기 커플링하기 위한 수단으로부터 드루프를 검출하기 위한 각각의 수단을 연결해제하기 위한 수단을 포함하는,
    복수의 공급 전압들에서 드루프들을 검출하기 위한 장치.
  20. 제 18 항에 있어서,
    드루프를 검출하기 위한 각각의 수단은 상기 드루프를 검출하기 위한 다수의 수단 사이의 미스매치-유도 드루프-검출 범위 차이들을 실질적으로 감소시키기 위한 수단을 포함하는,
    복수의 공급 전압들에서 드루프들을 검출하기 위한 장치.
KR1020177027097A 2015-03-27 2016-03-25 다중-입력 스케일러블 정류기 드루프 검출기 KR102479541B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/670,996 2015-03-27
US14/670,996 US9680391B2 (en) 2015-03-27 2015-03-27 Multi-input scalable rectifier droop detector
PCT/US2016/024189 WO2016160559A1 (en) 2015-03-27 2016-03-25 Multi-input scalable rectifier droop detector

Publications (2)

Publication Number Publication Date
KR20170131456A true KR20170131456A (ko) 2017-11-29
KR102479541B1 KR102479541B1 (ko) 2022-12-19

Family

ID=55745819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177027097A KR102479541B1 (ko) 2015-03-27 2016-03-25 다중-입력 스케일러블 정류기 드루프 검출기

Country Status (6)

Country Link
US (1) US9680391B2 (ko)
EP (1) EP3274728B1 (ko)
JP (1) JP6732786B2 (ko)
KR (1) KR102479541B1 (ko)
CN (1) CN107407700B (ko)
WO (1) WO2016160559A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10345883B2 (en) * 2016-05-31 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Power estimation
US10552250B2 (en) 2017-10-10 2020-02-04 International Business Machines Corporation Proactive voltage droop reduction and/or mitigation in a processor core
US11119126B2 (en) 2019-07-23 2021-09-14 International Business Machines Corporation Slope detector for voltage droop monitoring
US10742202B1 (en) 2019-07-23 2020-08-11 International Business Machines Corporation Autozero to an offset value for a slope detector for voltage droop monitoring
US11281248B2 (en) * 2020-02-12 2022-03-22 Nuvoton Technology Corporation Audio microphone detection using auto-tracking current comparator
US11640193B2 (en) * 2021-09-24 2023-05-02 Qualcomm Incorporated Detecting power delivery network marginality in a computing device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070013414A1 (en) * 2005-06-30 2007-01-18 Fabrice Paillet 0th droop detector architecture and implementation
JP2010054217A (ja) * 2008-08-26 2010-03-11 Denso Corp 電圧低下検出回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670794B1 (en) 2002-07-12 2003-12-30 Richtek Technology Corp. Multi-phase DC-to-DC buck converter with multi-phase current balance and adjustable load regulation
US7480810B2 (en) 2006-02-14 2009-01-20 International Business Machines Corporation Voltage droop dynamic recovery
US7902805B2 (en) * 2006-04-03 2011-03-08 Texas Instruments Deutschland Gmbh Self-oscillating DC-DC buck converter with zero hysteresis
US8648645B2 (en) * 2010-05-25 2014-02-11 Oracle International Corporation Microprocessor performance and power optimization through self calibrated inductive voltage droop monitoring and correction
TWM443878U (en) 2012-07-23 2012-12-21 Richtek Technology Corp Multi-phase switching regulator and droop circuit therefor
TWI479768B (zh) 2012-08-14 2015-04-01 台達電子工業股份有限公司 主動均流及降壓均流合併應用之電源系統及電源系統組合
CN104782038B (zh) 2012-09-28 2020-06-23 南特能源公司 利用电流反馈的下垂补偿
US9484860B2 (en) 2013-03-12 2016-11-01 Thx Ltd. Tracking power supply with increased boost capability
US9696350B2 (en) 2013-03-15 2017-07-04 Intel Corporation Non-linear control for voltage regulator
US8933737B1 (en) 2013-06-28 2015-01-13 Stmicroelectronics International N.V. System and method for variable frequency clock generation
JP2015055598A (ja) * 2013-09-13 2015-03-23 アルプス電気株式会社 電圧検出装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070013414A1 (en) * 2005-06-30 2007-01-18 Fabrice Paillet 0th droop detector architecture and implementation
JP2010054217A (ja) * 2008-08-26 2010-03-11 Denso Corp 電圧低下検出回路

Also Published As

Publication number Publication date
CN107407700A (zh) 2017-11-28
KR102479541B1 (ko) 2022-12-19
CN107407700B (zh) 2019-12-27
EP3274728B1 (en) 2019-10-23
JP6732786B2 (ja) 2020-07-29
JP2018512589A (ja) 2018-05-17
US9680391B2 (en) 2017-06-13
EP3274728A1 (en) 2018-01-31
US20160285385A1 (en) 2016-09-29
WO2016160559A1 (en) 2016-10-06

Similar Documents

Publication Publication Date Title
KR20170131456A (ko) 다중-입력 스케일러블 정류기 드루프 검출기
US9967104B2 (en) Detecting ground isolation fault in ethernet PoDL system
JP6013221B2 (ja) 集積回路装置
US9647469B2 (en) Charge and discharge control circuit, charge and discharge control unit, and battery device
US9912224B2 (en) Power supply system and short circuit and/or bad connection detection method thereof, and power converter thereof
US7859421B2 (en) Circuit and method for detecting a voltage change
US20140167711A1 (en) Method and apparatus of current balancing for multiple phase power converter
JP2008537098A (ja) Ｃｍｏｓデバイスの過度の漏れ電流の検出
CN111693759B (zh) 电压检测器
US10659241B2 (en) Automatic power over ethernet pulse width signaling correction
US9843256B2 (en) Internal voltage generation circuit
US9343977B2 (en) Power conversion apparatus and over power protection method thereof
JP4178279B2 (ja) 信号検出方法、消費電力制御方法、信号検出装置及び消費電力制御装置
US9166468B2 (en) Voltage regulator circuit with soft-start function
US20190393868A1 (en) External and dual ramp clock synchronization
US20170310121A1 (en) Protection and management of a power supply output shorted to ground
US10333504B2 (en) Low power clamp for electrical overstress protection
JP2013007619A (ja) ロジック回路及び電圧検出回路
US10969426B2 (en) Semiconductor integrated circuit
US9796347B2 (en) Maintenance of a minimum voltage to equipment in rail vehicle
US10715114B1 (en) Filter and operating method thereof
US20160064916A1 (en) Detection circuit and semiconductor device
JP2011180891A (ja) 半導体集積回路

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant