TW201706748A - 低電壓偵測及效能節流技術 - Google Patents

Abstract

本發明揭示一種低電壓偵測電路及操作包括該低電壓偵測電路之一積體電路(IC)之方法。在一實施例中，一IC包括具有第一比較器及第二比較器之一低電壓保護電路，第一比較器及第二比較器經組態以分別比較一供應電壓與第一電壓臨限值及第二電壓臨限值，其中第二電壓臨限值大於第一電壓臨限值。一邏輯電路經耦接以接收來自第一比較器及第二比較器之信號。在一對應功能電路於一高效能狀態中操作期間，該邏輯電路經組態以回應於對供應電壓已降至低於第一臨限值之一指示而導致對一節流信號之確證。可回應於該指示而節流提供至功能電路之一時脈信號。若供應電壓隨後上升至高於第二臨限值之一位準，則可對節流信號撤銷確證。

Description

低電壓偵測及效能節流技術

本發明係關於積體電路，且更特定言之，係關於用於平衡效能與電力消耗之電路。

在為積體電路(IC)供電時，通常實施在最大可能供應電壓與實際所供應電壓之間的防護帶(guard band)。舉例而言，在IC之電路可在0.9伏特下運作而無錯誤操作之情況下，提供至其之供應電壓可處於1.0伏特。類似地，時脈頻率亦可受限於實際上低於IC(或其中之功能電路)可藉以正確操作之最大值之值。舉例而言，若特定IC可藉以正確地操作之最大時脈頻率係1.1MHz，則可提供處於1MHz之時脈信號。

在諸多情形下，供應電壓與時脈信號頻率彼此相關，此係因為當被提供較高電壓時，IC可能夠在較高時脈頻率下正確地運作。在一些情形下，不管防護帶規格如何，諸如處理器之IC可在超過全域防護帶額定值之效能狀態中(亦即，在比防護帶額定之值高之電壓及/或時脈頻率下)操作。此可允許特定IC之較高效能及增大的處理輸貫量。

揭示一種低電壓偵測電路及操作包括該低電壓偵測電路之一IC之方法。在一項實施例中，一IC包括具有第一比較器及第二比較器之 一低電壓保護電路，該第一比較器及該第二比較器經組態以分別比較一供應電壓與第一電壓臨限值及第二電壓臨限值，其中該第二電壓臨限值大於該第一電壓臨限值。一邏輯電路經耦接以接收來自該第一比較器及該第二比較器之信號。在一對應功能電路於一特定效能狀態中操作期間，該邏輯電路經組態以回應於對該供應電壓已降至低於該第一臨限值之一指示而導致對一節流信號之確證。可回應於該指示而節流提供至該功能電路之一時脈信號。若該供應電壓隨後上升至高於該第二臨限值之一位準，則可對該節流信號撤銷確證。在電路之初始化期間，可抑制對節流信號之確證直至供應電壓上升至高於第二臨限值之位準為止。

在一項實施例中，低電壓偵測電路可在對應功能電路正在高效能狀態或加速效能狀態中操作之情況下操作。否則，當在較低效能狀態中操作時，可抑制對節流信號之確證。耦接至第一計數器及第二比較器之輸出的計數器可判定供應電壓在具體時間段內越過第一比較器及第二比較器的分別被監測之臨限值之次數。若耦接至第一比較器之計數器指示並未太過頻繁地確證節流信號(基於供應電壓在具體時間段期間降至低於第一臨限值之次數)，則電力管理電路可將功能電路置於在較高供應電壓下操作之加速效能狀態中。若節流太過頻繁地發生，則電力管理電路就可將功能電路置於具有比高效能狀態之時脈頻率低之時脈頻率的中等效能狀態中。

10‧‧‧積體電路

11‧‧‧電壓調節器

12‧‧‧功能電路區塊/功能電路

15‧‧‧電力管理電路

17‧‧‧時脈產生器/時脈產生器電路/時脈產生器電路

20‧‧‧低電壓偵測電路

150‧‧‧系統

154‧‧‧周邊裝置

156‧‧‧電源供應器

158‧‧‧外部記憶體/記憶體

202‧‧‧數位/類比轉換器

203‧‧‧數位/類比轉換器

204‧‧‧比較器

205‧‧‧比較器

208‧‧‧計數器

209‧‧‧計數器

210‧‧‧節流邏輯

218‧‧‧濾波器

222‧‧‧抑制邏輯

231‧‧‧狀態機

233‧‧‧時脈閘控電路

235‧‧‧頻率控制電路

305‧‧‧狀態

310‧‧‧狀態

400‧‧‧狀態圖

405‧‧‧狀態/低效能狀態

410‧‧‧狀態/中等效能狀態

415‧‧‧狀態/高效能狀態

420‧‧‧加速效能狀態

500‧‧‧方法

F‧‧‧頻率控制信號

Gate‧‧‧閘控信號

Root Clk‧‧‧時脈信號

Throttle‧‧‧節流信號

UV‧‧‧輸出信號

Vctrl‧‧‧控制信號

Vdd‧‧‧供應電壓

Voff‧‧‧關斷信號/輸出信號

Vreg‧‧‧電壓調節器

以下詳細描述參考隨附圖式，現在簡要描述該等圖式。

圖1係積體電路(IC)之一項實施例之方塊圖。

圖2係說明結合電力管理電路之實施例操作之低電壓偵測電路之一項實施例之圖。

圖3係說明具有低電壓偵測電路之IC之一項實施例之操作的狀態 圖。

圖4係說明結合包括低電壓偵測電路之IC之實施例操作的功能電路之效能狀態之間的移轉之狀態圖。

圖5係用於操作具有低電壓偵測電路之IC的方法之一項實施例之流程圖。

圖6係例示性系統之一項實施例之方塊圖。

雖然所揭示之標的物易受各種修改及替代形式影響，但其具體實施例在圖式中以實例之方式進行了展示且將在本文中加以詳細描述。然而，應瞭解，圖式及對其之詳細描述不意欲將該標的物限制於所揭示之特定形式，而是相反，本發明意欲涵蓋在屬於如由隨附申請專利範圍所定義之經揭示標的物之精神及範疇內之所有修改、等效物及替代。本文中所使用之標題僅為達成組織性目的，且不意謂用以限制該描述之範疇。如貫穿本申請案所使用，詞「可」係在許可之意義(亦即，意謂有可能)而非強制性之意義(亦即，意謂必須)下予以使用。類似地，詞語「包括」意謂包括但不限於。

可將各種單元、電路或其他組件描述為「經組態以」執行一或多個任務。在此等上下文中，「經組態以」係對結構之廣泛敍述，其大體上意謂「具有在操作期間執行該或該等任務之電路」。因而，單元/電路/組件可經組態以執行任務(即使該單元/電路/組件當前未接通亦如此)。大體而言，形成對應於「經組態以」之結構的電路可包括硬體電路及/或儲存可執行以實施該操作之程式指令的記憶體。該記憶體可包括揮發性記憶體(諸如，靜態或動態隨機存取記憶體)及/或非揮發性記憶體(諸如，光碟或磁碟儲存裝置、快閃記憶體、可程式化唯讀記憶體，等)。類似地，出於描述方便起見，各種單元/電路/組件可經描述為執行一或多個任務。此等描述應被解釋為包括片語「經組態以」。敍述經組態以執行一或多個任務之單元/電路/組件明確地不意 欲援引35 U.S.C.§112，第(F)段(或AIA前第六段)對彼單元/電路/組件之解釋。

現轉而參考圖1，展示IC之一項實施例之方塊圖。如圖1中所展示之IC 10係用以說明本發明之各種態樣之例示性實施例，但其並不意欲為限制性的。處於本發明之範疇內之多種IC實施例係可能的且被預期。此外，儘管為了便於理解在下文以簡化方式論述IC 10及其各種電路，但應理解其功能性並不受限於所明確地論述之內容。

所展示之實施例中之IC 10包括電壓調節器(Vreg)11、功能電路區塊12、電力管理電路15、時脈產生器電路17及低電壓偵測電路20。功能電路區塊12包含經組態以執行IC 10之主要功能之電路。此類電路可包括(但不限於)通用處理電路、圖形處理電路、用於與IC 10外部之電路介接之各種類型之電路、記憶體電路(例如，快取記憶體、暫存器，等)、等等。IC 10中之至少一些電路包括接收時脈信號之同步數位電路，不過亦可包括組合數位邏輯電路及類比電路。

提供至功能電路區塊12之時脈信號起初係由時脈產生器電路17產生。時脈產生電路17可為經組態以產生時脈信號之任何適合類型之電路，諸如鎖相迴路(PLL)或局部振盪器。在一些實施例中，時脈產生電路17亦可包括用以整形時脈信號以便將工作循環控制為所要值(例如，50%)的電路。自時脈產生器電路17輸出之時脈信號根時脈(Root Clk)可提供至電力管理電路15。

在所展示之實施例中，電力管理電路15經組態以執行針對IC 10之各種電力管理功能。可藉由控制功能電路區塊12之效能狀態來執行一些電力管理功能。給定效能狀態可由提供至功能電路區塊12之時脈信號之頻率及供應電壓定義。一般言之，意欲提供較大效能之效能狀態係具有較高時脈頻率及較高供應電壓者。意欲減小電力消耗之效能 狀態可為具有較低時脈頻率及較低供應電壓者。因而，電力管理電路15可包括能夠對提供至功能電路區塊12之時脈信號之頻率實行控制的電路。所展示之實施例中之電力管理電路15亦包括使其能夠控制提供至功能電路區塊12之供應電壓Vdd的電路。

此處應注意，電力管理電路15及時脈產生器17可接收來自一或多個其他電壓源(未明確展示)之電力，其獨立於提供至功能電路區塊12之供應電壓。

各種效能量度及資料可自功能電路區塊12提供至電力管理電路15，以便電力管理電路15判定適當效能狀態。效能量度/資料可包括當前處理工作負荷、處理工作負荷之類型(例如，處理器密集型、記憶體密集型)、在給定時間段內執行/淘汰之指令、溫度讀數等。至少部分地基於此資訊，電力管理電路15可實行對提供至功能電路區塊12之時脈信號之頻率及供應電壓之控制。

在所展示之實施例中，IC 10包括經組態以接收來自外部電源之電力之電壓調節器11。此實施例中之電壓調節器11係可變電壓調節器，且因此其輸出電壓係可控制的。在諸多實施例中，電壓調節器11可實施為切換式電壓調節器(例如，降壓式轉換器、升壓式轉換器)，不過利用線性電壓調節器之實施例亦係可能的且被預期。

在IC 10之操作期間，功能電路區塊12可置於各種高效能操作狀態中。為達成本發明之目的，此等效能狀態中之一者稱為高效能狀態，而此等效能狀態中之另一者稱為加速效能狀態。此等狀態可在比其他狀態高之電壓及時脈頻率下操作，其中加速效能狀態具有最高電壓/頻率組合。然而，應注意，此等狀態之定義不意欲限制本發明。

在於高效能狀態或加速效能狀態中之操作期間，功能電路區塊12之電力消耗與電壓調節器11之電力遞送能力相比可為相對高的。特定言之，功能電路區塊12之電流消耗在於此等效能狀態中之操作期間 可為高，其相對於其他效能狀態可為高的。有時，高電流消耗可超越電壓調節器11之電力遞送能力極限且因此導致Vdd之電壓降。電壓之降低(有時稱為「電壓下垂(voltage droop)」)若一直不加抑制則可不利地影響功能電路區塊12內之電路正確運作之能力。在所展示之實施例中，IC 10包括低電壓偵測(UVD)電路20。UVD電路20可比較在節點Vdd上接收之電壓與一或多個臨限值。基於偵測到低於特定臨限值之電壓，UVD電路20可確證提供至電力管理電路15之節流信號(「節流」)。回應於對節流信號之確證，電力管理電路15可節流提供至功能電路區塊12之時脈信號達一段時間以允許供應電壓恢復至安全位準。當UVD電路20偵測到電壓已返回至安全位準時，可對節流信號撤銷確證。UVD電路20亦可將關於供應電壓在預定時間段內越過各個臨限值之次數的資訊提供至電力管理電路15。基於此資訊，電力管理電路15可藉由改變供應電壓或時脈信號之頻率中之一或多者來改變功能電路區塊12之效能狀態。

圖2係說明結合電力管理電路之實施例操作之低電壓偵測電路之一項實施例之圖。在所展示之實施例中，UVD電路20包括比較器204及205，其各自經組態以比較供應電壓Vdd與對應臨限值。比較器204經耦接以接收來自數位/類比轉換器(DAC)202之第一臨限電壓，而比較器205經耦接以接收來自DAC 203之第二臨限電壓。

若供應電壓降至低於第一電壓臨限值，則比較器204可確證指示存在低電壓狀況之低電壓(UV)信號。低電壓狀況在供應電壓降至低於被指定為安全操作下限之極限時發生。舉例而言，該極限可定義為可供IC之邏輯功能正確地辨別邏輯1電壓與邏輯0電壓之最低可能電壓。此處所指定之極限可基於在表徵測試期間或藉由另一機制判定之極限。在一些情形下，該極限可包括某種防護帶或安全裕度。UV信號之確證可引起UVD電路20確證提供至電力管理電路15之節流信號，其 可繼而導致對時脈信號之節流。

若已確證節流信號，且比較器205偵測到供應電壓已上升至高於第二電壓臨限值，則可確證關斷信號(Voff)。當此信號經確證時，電力管理電路15可對節流信號撤銷確證。第二電壓臨限值亦可用作用以判定應在何時啟用節流信號之確證的起動準備(arming)電壓。舉例而言，當移轉至可執行節流之效能狀態時，可抑制對節流信號之確證直至供應電壓已達到至少等於第二電壓臨限值之值為止，如由Voff信號所指示。對Voff信號之確證可用作供應電壓已上升至處於或高於第二電壓臨限值(其後若下降至低於第一臨限電壓則不再抑制對節流信號之確證)之位準的指示。此可防止在供應電壓達到與所進入之效能狀態相稱之位準時發生意外節流。

UVD電路包括節流邏輯210。可由濾波器218接收分別來自比較器204及205之輸出信號UV及Voff。濾波器218可用以防止由發生在供應電壓節點上之持續時間很短且以其他方式可被忽視的瞬變引起之節流信號之狀態之移轉。舉例而言，一項實施例可將濾波器218實施為低通濾波器，其僅使顯著的電壓下垂通過，但濾除極短持續時間(且因此包含高頻分量)之瞬變。可取決於特定實施例而使用數位或類比電路實施此類濾波器。

節流邏輯210亦包括抑制邏輯222，其經組態以控制對節流信號之確證。當在某些效能狀態(諸如，上文所提及之高效能及加速效能狀態)中操作時，抑制邏輯可在比較器204偵測到供應電壓小於第一電壓臨限值且其並非由濾波器218濾除之瞬變時導致對節流信號之確證。類似地，當UVD電路做好起動準備(亦即，啟用節流信號)時，抑制邏輯222可回應於比較器205偵測到供應電壓已上升至至少第二電壓臨限值而導致對原本經確證的節流信號撤銷確證。抑制邏輯222亦經耦接以接收來自電力管理電路15之抑制信號，該抑制信號亦可導致抑 制邏輯222抑制對節流信號之確證。此包括移轉至UVD電路20可做好起動準備之效能狀態或自該效能狀態移轉之時間，以及在UVD電路20未做好起動準備的效能狀態中操作之時間。

UVD電路20亦包括分別耦接至比較器204及205之輸出之計數器208及209。此等計數器可用以記錄供應電壓越過與其經對應地耦接之比較器相關聯之電壓臨限值之情況。在一項實施例中，計數器可在重設之前操作預定時間段。若計數器指示在預定時間段內越過對應電壓臨限值達特定次數以上，則電力管理電路15可導致功能電路區塊12之效能狀態改變。舉例而言，若在加速效能狀態(亦即，在此實施例中為最高效能狀態)中操作，則對越過第一電壓臨限值達特定次數以上之指示可指示節流比所期望的更頻繁地發生。回應於基於來自第一計數器之計數值做出此判定，電力管理電路15可將功能電路區塊12之效能狀態減小至具有較低時脈頻率及較低操作電壓二者之狀態。將參考圖4更詳細地闡釋此情境。

所展示之實施例中之電力管理電路15包括狀態機231、時脈閘控電路233及頻率控制電路235。頻率控制電路235可用以設定時脈信號之頻率，該頻率對應於功能電路區塊12將操作於之效能狀態。在一項實施例中，頻率控制電路可為時脈乘法器電路，而在另一實施例中，頻率控制電路235可為時脈除法器電路。一般言之，頻率控制電路可為用於使基於所接收之根時脈信號產生之時脈信號的頻率變化之任何適合的電路。

所展示之實施例中之時脈閘控電路233用以抑制時脈信號使之不被提供至功能電路區塊12。在此特定實施例中，可使用時脈閘控電路233實現節流。舉例而言，可藉由導致時脈閘控電路233在預定時間量中抑制時脈信號而實現對時脈信號之節流。在另一實例中，可藉由在每N個循環中(例如，其中N為整數值)中抑制時脈閘控電路一次而實現 節流。一般而言，可藉由暫時抑制時脈信號或暫時減小其頻率而實現節流。然而，應注意，雖然本文中已論述某些節流機制，但其他機制係可能的且被預期。

所展示之實施例中之狀態機231可包括多個邏輯電路(依序及組合二者)，其經組態以判定功能電路區塊12之效能狀態、節流動作以及其他電力控制動作。此實例中之狀態機231經由節流信號、重設信號(至計數器)、計數值信號(自計數器接收)以及抑制信號(至抑制邏輯222)耦接至UVD電路20。如上文所提及，可回應於供應電壓降至低於第一電壓臨限值而確證節流信號，且節流信號可保持確證直至供應電壓已上升至等於或高於第二電壓臨限值之位準為止。狀態機231可回應於對節流信號之確證藉由(例如)確證提供至時脈閘控電路233之閘控信號(Gate)而導致執行對時脈信號之節流。

使用自計數器208及209接收之計數值，狀態機231可判定在預定時間段期間越過第一臨限電壓及第二臨限電壓之頻率，且可在越過之次數超過預定值之情況下導致效能狀態改變。在一些情形下，預定值可取決於功能電路區塊12之當前效能狀態。當預定時間段已過去時，狀態機231可確證重設信號，藉此重設計數器208及209。

所展示之實施例中之狀態機231可控制功能電路區塊12之效能狀態。如上文所提及，效能狀態可由操作電壓及時脈頻率定義。為了設定操作供應電壓，狀態機231可產生傳達至電壓調節器11之控制信號Vctrl，電壓調節器11接著可據此調整供應電壓。狀態機231亦可經由提供至頻率控制電路235之頻率控制信號F調整頻率。可基於包括以下各項之各種因素判定效能狀態：自功能電路區塊12接收之各種效能量度及資料，以及自UVD電路20之計數器208及209接收之計數值。

現轉而參考圖3，展示說明具有UVD電路20之一項實施例IC 10之操作的狀態圖。狀態圖300假定UVD電路20已經做好起動準備且在單 模式內操作。在下文參考圖4敍述模式之間的切換。應進一步注意，狀態圖300可應用於使用除本文中所明確地論述之機制以外的機制執行本文中所描述之功能性之IC的其他實施例。

在狀態305中，抑制節流，此係因為UVD電路20未確證節流信號。若供應電壓降至低於第一電壓臨限值之位準，則移轉至狀態310。在狀態310中，確證節流信號且回應於此，電力管理電路15導致對時脈信號之節流。若電壓保持於小於第二電壓臨限值之位準處，則IC保持在狀態310中，其中節流信號經確證且對時脈信號之節流持續。若供應電壓上升至等於或大於第二臨限電壓之位準，則IC 10接著可移轉回至狀態305，自此時起，只要供應電壓大於第一電壓臨限值，節流信號就被撤銷確證且被抑制。

圖4係說明結合包括低電壓偵測電路之IC之實施例操作之功能電路的效能狀態之間的移轉之狀態圖。本文中所描述之操作可應用於上文所論述之各種電路實施例。然而，狀態圖400亦可適用於本文中未明確地論述之其他實施例，包括使用用於偵測低電壓狀況並對其做出回應之不同機制之實施例。此外，雖然在圖4之狀態圖400中僅展示四個不同效能狀態，但具有更大或更小數目個效能狀態之實施例亦係可能的且被預期。

如在圖4中所展示之狀態405係低效能狀態，其具有值為Vmin之供應電壓及值為Fmin之時脈頻率。在圖4中展示之狀態中，狀態405在處理輸貫量方面具有最低能力。在於低效能狀態405中操作期間，不對UVD電路20進行起動準備，且不執行對時脈信號之節流。因此，若施加於功能電路12之大工作負荷完成得不足夠快速，則可移轉至狀態415中之高效能狀態。可使用各種機制(諸如，排入佇列等待處理之指令或資料單元、指令內之嚴格潛時要求之指示等等)做出工作負荷是否足夠快速地經處理之判定。

在高效能狀態415中，供應電壓自Vmin增加至Vmax，而時脈頻率自Fmin增加至Fbst。時脈頻率Fbst可為大於IC 10之最高額定時脈頻率(例如，Fmax)之時脈頻率。在Fbst之時脈頻率下操作可顯著地增加功能電路12之處理輸貫量。然而，電壓下垂更可能在此效能狀態中發生。因此，在移轉至此效能狀態時，UVD電路20進行起動準備且隨後開始監測供應電壓。

自高效能狀態415退出可以至少兩種方法中之一者發生。若處理工作負荷完成且後續工作負荷對功能電路區塊12之處理需求顯著較低，則IC 10可移轉至中等效能狀態410，時脈頻率自Fbst降至Fmax。可自高效能狀態415退出之另一方式係透過節流。可由UVD電路20確證節流信號，回應於其，執行對時脈信號之節流。若判定對時脈信號之節流發生得太過頻繁，則起始至加速效能狀態420之移轉。

在移轉至加速效能狀態420時，供應電壓自Vmax增加至Vbst。類似於加速的頻率，電壓Vbst可比IC 10之正常額定電壓高。因此，在加速效能狀態420中，供應電壓及時脈頻率二者皆可在其各別防護帶之外操作。

自加速效能狀態退出可以兩種方式中之一者發生。若處理工作負荷完成或以其他方式存在顯著減少之處理需求，則藉由將供應電壓及時脈頻率分別減小至Vmin及Fmin，可實現至低效能狀態405之移轉。另一方面，若在加速效能狀態420中，節流繼續太過頻繁地發生，則IC 10移轉至中等效能狀態410，其中供應電壓及時脈頻率分別減小至Vmax及Fmax。此可允許完成處理工作負荷，儘管比在加速效能狀態420中慢。然而，由於在中等效能狀態中不對UVD電路20進行起動準備，因此不發生節流且因此可允許處理工作負荷繼續在Vmax及Fmax下完成。一旦處理需求低至足以允許移轉至低效能狀態405，便可自中等效能狀態退出。此處應注意，Vmax及Fmax可分別定義為 處在IC 10之全域防護帶內之最高操作電壓及時脈頻率。

圖5係用於操作具有低電壓偵測電路(諸如，UVD電路20)之IC之方法的一項實施例之流程圖。可使用上文所論述之電路之各種實施例執行方法500。能夠執行方法500但本文中未另外論述之電路實施例亦係可能的且被預期。應進一步注意，方法500受限於至高效能狀態之移轉及在高效能狀態中之操作，且因此其不包括上文參考圖4所論述之自高效能狀態退出之狀況。然而，此不應被解釋為限制性的，因為該等狀況仍然可適用。

方法500以自另一狀態(自另一較低效能狀態)至高效能狀態之移轉開始(方塊505)。在移轉至高效能狀態期間，供應電壓在時脈頻率增加之前增加。此外，在移轉期間，抑制節流信號(方塊510)直至供應電壓至少已達到藉由UVD電路20來與供應電壓進行比較之兩個電壓臨限值中之較高電壓臨限值為止。一旦供應電壓已超過較高電壓臨限值，UVD電路20便認為做好起動準備(方塊515)且在電壓下垂的情況下不再抑制節流信號被確證。其後，時脈信號之頻率上升至對應於高效能狀態之值(方塊520)。

當在高效能狀態中時，若供應電壓不低於較低臨限值(方塊525，否)，則操作在當前電壓及時脈頻率下繼續。若電壓降至低於較低臨限值(方塊525，是)，則確證節流信號(方塊530)。其後，可執行對時脈信號之節流。如上文所提及，此可以各種方式(諸如，完全抑制時脈信號，或每N個循環抑制時脈信號特定數目M次(例如，其中使用一項可能實例，M=1且N=2))實現。若供應電壓保持小於較高電壓臨限值(方塊535，是)，則在方塊530中執行之節流繼續。若電壓隨後上升至大於較高電壓臨限值之值(方塊535，否)，則對節流信號撤銷確證(方塊540)且中止節流。其後，操作在高效能狀態中在該狀態之供應電壓及時脈頻率下繼續(方塊545)。

如本文中所論述之UVD電路20之使用可有利地允許功能電路12達成比在於規定極限內操作時所能獲得之效能高之效能。可為IC 10(及因此功能電路12)規定關於供應電壓及時脈頻率之某些操作極限。可用在一些情形下可限制效能的防護帶設定此等極限，儘管某些事件(例如，電壓下垂至低於臨限電壓)係很少有的(甚至當在高於該等極限下操作時亦如此)。因此，利用UVD電路20偵測供應電壓之電壓下垂，電力管理電路15可導致功能電路區塊12在供應電壓及/或時脈頻率高於規定極限之一或多個效能狀態中操作。此又可允許較大效能，諸如處理工作負荷之較大處理輸貫量。與此等處理工作負荷相關聯之任務可以較少時間完成，此又可允許電力管理電路15對於較不密集工作負荷而將功能電路區塊12置於較低效能狀態中，若較密集工作負荷侷限於規定極限內之效能狀態，則較不密集工作負荷本可能被延遲。

接下來轉而參考圖6，展示系統150之一項實施例之方塊圖。在所說明之實施例中，系統150包括耦接至外部記憶體158之積體電路10之至少一個例項。積體電路10可包括耦接至外部記憶體158之記憶體控制器。積體電路10耦接至一或多個周邊裝置154及外部記憶體158。亦提供將供應電壓供應至積體電路10且將一或多個供應電壓供應至記憶體158及/或周邊裝置154之電源供應器156。在一些實施例中，可包括積體電路10之一個以上例項(且亦可包括一個以上外部記憶體158)。

周邊裝置154可取決於系統150之類型而包括任何所要電路。舉例而言，在一項實施例中，系統150可為行動器件(例如，個人數位助理(PDA)、智慧型手機，等)且周邊裝置154可包括用於各種類型之無線通信(諸如，WiFi、藍芽、蜂巢式、全球定位系統，等)之器件。周邊裝置154亦可包括額外儲存器，包括隨機存取記憶體(RAM)儲存器、固態儲存器，或磁碟儲存器。周邊裝置154可包括諸如顯示螢幕 之使用者介面器件，包括觸摸顯示螢幕或多點觸控顯示螢幕、鍵盤或其他輸入器件、麥克風、揚聲器，等。在其他實施例中，系統150可為任何類型之運算系統((例如，桌上型個人電腦、膝上型電腦、工作站、平板電腦，等)。

外部記憶體158可包括任何類型之記憶體。舉例而言，外部記憶體158可為靜態隨機存取記憶體(SRAM)、諸如同步動態隨機存取記憶體(SDRAM)之動態RAM(DRAM)、雙資料速率(DDR、DDR2、DDR3、LPDDR1、LPDDR2等)SDRAM、RAMBUS DRAM，等。外部記憶體158可包括記憶體器件被安裝至之一或多個記憶體模組，諸如單列直插記憶體模組(SIMM)、雙列直插記憶體模組(DIMM)，等。

對於熟習此項技術者而言，一旦已完全瞭解上述揭示內容，許多變化及修改將變得顯而易見。意欲將以下申請專利範圍解釋為涵蓋所有此等變化及修改。

15‧‧‧電力管理電路

20‧‧‧低電壓偵測電路

202‧‧‧數位/類比轉換器

203‧‧‧數位/類比轉換器

204‧‧‧比較器

205‧‧‧比較器

208‧‧‧計數器

209‧‧‧計數器

210‧‧‧節流邏輯

218‧‧‧濾波器

222‧‧‧抑制邏輯

231‧‧‧狀態機

233‧‧‧時脈閘控電路

235‧‧‧頻率控制電路

F‧‧‧頻率控制信號

Gate‧‧‧閘控信號

UV‧‧‧輸出信號

Vctrl‧‧‧控制信號

Vdd‧‧‧供應電壓

Voff‧‧‧關斷信號/輸出信號

Claims (20)

1. 一種電路，其包含：一第一比較器，其經組態以比較一供應電壓與一第一電壓臨限值；一第二比較器，其經組態以比較該供應電壓與一第二電壓臨限值，該第二電壓臨限值大於該第一電壓臨限值；及一邏輯電路，其經耦接以接收分別來自該第一比較器及該第二比較器之第一信號及第二信號，其中該邏輯電路經組態以在一對應功能電路區塊在一高效能狀態中操作時，在該供應電壓降至低於該第一電壓臨限值之情況下確證一節流信號，且其經進一步組態以在該供應電壓高於該第二電壓臨限值之情況下將該節流信號保持在一撤銷確證狀態中；其中該邏輯電路經進一步組態以當正在具有比該高效能狀態低之一效能之一效能狀態中操作時抑制對該節流信號之確證，且在移轉至該高效能狀態後，抑制對該節流信號之確證直至該供應電壓已增加至高於該第二電壓臨限值之一值的一時間點之後為止。
2. 如請求項1之電路，其中，當該功能電路區塊在該高效能狀態中操作時，在確證該節流信號之後，該邏輯電路經進一步組態以保持該節流信號經確證，直至該第二比較器指示該供應電壓已上升至高於該第二臨限值或功能電路區塊退出該高效能狀態為止。
3. 如請求項1之電路，其進一步包含一第一計數器，該第一計數器經組態以記錄該供應電壓降至低於該第一臨限值之情況，以及一第二計數器，該第二計數器經組態以記錄該供應電壓降至低 於該第二臨限值之情況。
4. 如請求項3之電路，其進一步包含一狀態機，該狀態機經組態以在該第一計數器指示在一預定時間段內對該節流信號之確證達一預定次數以上之情況下，導致該功能電路區塊退出該高效能狀態並進入一加速效能狀態。
5. 如請求項4之電路，其中在該高效能狀態中操作包含在一第一時脈頻率及一第一供應電壓下操作，且其中在一加速效能狀態中操作包含在該第一時脈頻率及大於該第一電壓之一第二電壓下操作。
6. 如請求項4之電路，其中該狀態機經組態以在該第一計數器指示在於該加速效能狀態中操作期間在一預定時間段內對該節流信號之確證達該預定次數以上之情況下，導致該功能電路區塊退出該加速效能狀態並進入一中等效能狀態。
7. 如請求項6之電路，其中在該中等效能狀態中操作包含在該第一電壓及小於該第一時脈頻率之一第二時脈頻率下操作。
8. 如請求項1之電路，其中該邏輯電路進一步包括一濾波器，該濾波器經組態以抑制供應電壓瞬變，以免觸發該節流信號。
9. 如請求項1之電路，其進一步包含一定序器，該定序器經組態以在進入該高效能狀態時，在導致一時脈頻率增加之前導致該供應電壓增加。
10. 一種方法，其包含：一第一比較器比較一供應電壓與一第一電壓臨限值；一第二比較器比較該供應電壓與一第二電壓臨限值；當該第一比較器指示該供應電壓已降至低於該第一電壓臨限值，同時第一功能電路區塊在一高效能狀態中操作時，一邏輯電路節流提供至一功能電路區塊之一時脈信號，其中導致節流 包含確證一節流信號；在該第二比較器指示該供應電壓已上升至高於該第二電壓臨限值之情況下，對該節流信號撤銷確證；在該功能電路區塊正在具有比該高效能狀態低之一效能之一效能狀態中操作之情況下，抑制對該節流信號之確證；及在移轉至該高效能狀態後，抑制對該節流信號之確證直至該供應電壓高於該第二臨限值之一時間點之後為止。
11. 如請求項10之方法，其進一步包含一第一計數器記錄該供應電壓降至低於該第一電壓臨限值之情況，且一第二計數器記錄該供應電壓降至低於該第二電壓臨限值之情況。
12. 如請求項10之方法，其進一步包含：一第一計數器記錄該供應電壓降至低於該第一電壓臨限值之情況；及電力管理電路回應於判定該供應電壓降至低於該第一電壓臨限值之情況之數目已超過一預定數目而導致該第一功能區塊自該高效能狀態移轉至一加速效能狀態。
13. 如請求項12之方法，其進一步包含：當在該加速效能狀態中操作時，該第一計數器記錄該供應電壓降至低於該第一電壓臨限值之情況；及該電力管理電路回應於判定該供應電壓降至低於該第一電壓臨限值之情況之數目已超過一預定數目而導致該第一功能區塊自該加速效能狀態移轉至一中等效能狀態。
14. 如請求項10之方法，其進一步包含：該第一比較器指示該供應電壓已降至低於第一臨限電壓；回應於該供應電壓降至低於該第一臨限電壓而確證該節流信號； 在該供應電壓隨後超過該第一臨限電壓但仍低於第二臨限電壓之情況下，維持該節流信號經確證；及回應於該供應電壓隨後超過該第二臨限電壓而對該節流信號撤銷確證。
15. 如請求項10之方法，其進一步包含抑制供應電壓瞬變，以免導致對該節流信號之確證。
16. 一種積體電路，其包含：一功能電路區塊，其經組態以接收一供應電壓及一時脈信號；一電力管理電路，其經組態以控制該功能電路區塊之一效能狀態；及一低電壓偵測電路，其中在該功能電路區塊正在一高效能狀態中操作的同時，該電力管理電路經組態以回應於該低電壓偵測電路確證一節流信號而節流該時脈信號，其中該低電壓偵測電路包括：第一比較器電路及第二比較器電路，其經組態以分別比較該供應電壓與第一電壓臨限值及第二電壓臨限值；邏輯電路，其經耦接以接收分別來自該第一比較器及該第二比較器之第一信號及第二信號，且經組態以在該功能電路區塊正在一高效能狀態中操作時，在該供應電壓降至低於該第一電壓臨限值之情況下確證該節流信號，且在該供應電壓高於該第二電壓臨限值之情況下將該節流信號保持在一撤銷確證狀態中；其中該邏輯電路經進一步組態以當正在具有比該高效能狀態低之一效能之一效能狀態中操作時抑制對該節流信號之確證，且在移轉至該高效能狀態後，抑制對該節流信號之確證 直至該供應電壓已增加至高於該第二電壓臨限值之一值的一時間點之後為止。
17. 如請求項16之積體電路，其中該低電壓電路進一步包括：一第一計數器，其經組態以記錄該供應電壓降至低於該第一臨限值之情況，以及一第二計數器，其經組態以記錄該供應電壓降至低於該第二臨限值之情況；且其中該電力管理電路進一步包括一狀態機，該狀態機經組態以在該第一計數器指示在一預定時間段內對該節流信號之確證達一預定次數以上之情況下，導致該功能電路區塊退出該高效能狀態並進入一加速效能狀態。
18. 如請求項17之積體電路，其中該狀態機經進一步組態以在該第一計數器指示在於該加速效能狀態中操作時在一預定時間段內對該節流信號之確證達該預定次數以上之情況下，導致該功能電路區塊退出該加速效能狀態並進入一中等效能狀態。
19. 如請求項16之積體電路，其中在該中等效能狀態下操作包含在一第一電壓及一第一頻率下操作，其中在該高效能狀態中操作包含在該第一電壓及大於該第一頻率之一第二頻率下操作，且其中在該加速效能狀態中操作包含在大於該第一電壓之一第二電壓下及在該第二頻率下操作。
20. 如請求項16之積體電路，其中該邏輯電路包括一濾波器，該濾波器經組態以抑制供應電壓瞬變，以免觸發該節流信號。