BR102012028508A2 - Conversão resistiva digital para analógica - Google Patents

Abstract

CONVERSÃO RESISTIVA DIGITAL PARA ANALÓGICA. A presente invenção refere-se a circuitos exemplares de conversor resistivo de sinal digital para analógico (RDAC). Os circuitos de RDAC podem prover um sinal analógico de saída derivado de um sinal digital de entrada de n-bits. Em um exemplo, um circuito de RDAC pode incluir uma pluralidade de ramificações de circuito resistivo. Cada ramificação de circuito resistivo pode ser disposta em uma configuração de rede "pull up/pull down". Por exemplo, um circuito de RDAC pode incluir uma pluralidade de ramificações de circuito resistivo, posicionada em paralelo. Em um exemplo, cada pluralidade de ramificações de circuito resistivo pode incluir um primeiro circuito inversor, um segundo circuito inversor e um componente resistivo. O circuito de RDAC pode incluir um nodo de saída para a provisão do sinal analógico de saída. De maneira adicional, métodos são fornecidos para a conversão de um sinal analógico de saída derivado de um sinal digital de entrada de n-bits.

Description

Relatório Descritivo da Patente de Invenção para "CONVERSÃO RESISTIVA DIGITAL PARA ANALÓGICA".

CAMPO TÉCNICO

A presente invenção refere-se em geral à conversão de sinais digitais em sinais analógicos, e de maneira mais particular, à conversão de digital para analógica utilizando-se componentes resistivos. ANTECEDENTES

Os conversores de sinal digital em sinal analógico tipicamente convertem um código digital em um sinal analógico, por exemplo, uma corrente, tensão, ou carga elétrica. Alguns conversores de sinal digital em sinal analógico utilizavam uma técnica divisora e resistiva que contém um seletor de árvore de comutação e um buffer de saída. Outros conversores de sinal digital em sinal analógico utilizavam um modo de tensão ou rede resistiva do modo de corrente. No entanto, esses conversores de sinal digital em sinal analógico não são vistos tratando das comunicações e dados em alta velocidade e das exigências de largura de banda dos dispositivos transmissores e/ou receptores contemporâneos que operam em alta velocidade.

SUMÁRIO

Em um aspecto da descrição, um exemplo de um circuito resisti-vo conversor digital para analógico (RDAC) para a provisão de um sinal analógico de saída derivado de um sinal digital de entrada de n-bits é descrito. Circuitos exemplares de RDAC compreendem uma pluralidade de ramificações de circuito resistivo na qual cada ramificação de circuito resistivo pode ser disposta em uma configuração de rede "pull up/pull down". Por exemplo, um circuito exemplar de RDAC pode compreender uma pluralidade de ramificações de circuito resistivo posicionado em paralelo. Cada pluralidade de ramificações de circuito resistivo pode compreender um primeiro circuito in-versor que possui uma primeira extremidade da ramificação de circuito resistivo configurada para receber uma entrada de bit do sinal digital de entrada de n-bits, e uma segunda extremidade configurada para prover uma saída do primeiro circuito inversor, um segundo circuito inversor que possui uma primeira extremidade acoplada de maneira operável à segunda extremidade do primeiro circuito inversor, e uma segunda extremidade configurada para prover uma saída do segundo circuito inversor, e um componente resistivo que possui uma primeira extremidade acoplada de maneira operável à segunda extremidade do segundo circuito inversor, e uma segunda extremidade da ramificação de circuito resistivo configurada para prover uma saída tensão para a entrada de bit. O circuito de RDAC também pode compreender um nodo de saída para a provisão do sinal analógico de saída, o nodo de saída pode estar acoplado de maneira operável a cada uma das segundas extremidades da ramificação de circuito resistivo.

Em outro aspecto da descrição, um exemplo de um circuito completamente diferencial de RDAC é descrito. Um circuito exemplar completamente diferencial de RDAC pode compreender um circuito da primeira parte de RDAC e um circuito da segunda parte de RDAC. De acordo com um aspecto, cada uma das entradas de bit da segunda parte pode ser configurada para ser uma entrada de bit complementar de uma entrada de bit correspondente da primeira parte do sinal digital de entrada de n-bits. De acordo com outro aspecto, a nodo de saída da primeira parte e o nodo de saída da segunda parte podem ser configuradas para prover sinal analógico de saída.

Ainda em um aspecto adicional da descrição, um exemplo de um circuito intercalado de RDAC é descrito. Um circuito exemplar intercalado de RDAC pode compreender dois ou mais circuitos completamente diferenciais de RDAC. O circuito intercalado de RDAC pode compreender um primeiro circuito de RDAC, um segundo circuito de RDAC, um primeiro nodo de saída Vp, e um segundo nodo de saída Vn. O primeiro circuito de RDAC pode compreender uma pluralidade de ramificações da primeira parte do circuito resistivo, um primeiro nodo, um primeiro comutador, e um segundo comuta-dor. O primeiro circuito de RDAC também pode compreender uma pluralidade de ramificações da segunda parte do circuito resistivo, um segundo nodo, um terceiro comutador, e um quarto comutador. O segundo circuito de RDAC pode compreender uma pluralidade de ramificações da terceira parte do circuito resistivo, um terceiro nodo, um quinto de comutador, e um sexto comutador. O segundo circuito de RDAC também pode compreender uma pluralidade de ramificações da quarta parte do circuito resistivo, um quarto nodo, um sétimo comutador, e um oitavo comutador.

Ainda em um aspecto adicional da descrição, métodos são fornecidos para a conversão de um sinal analógico de saída derivado de um sinal digital de entrada de n-bits.

Compreende-se que outras configurações da tecnologia em questão se tornarão prontamente aparentes para aqueles versados na técnica a partir da seguinte descrição detalhada, na qual várias configurações da tecnologia em questão são mostradas e descritas como forma de ilustração. Conforme será realizado, a tecnologia em questão é capaz de outras configurações diferentes e os seus vários detalhes são capazes de se modificar em vários outros sentidos, sem fugir do escopo da tecnologia em questão. Consequentemente, os desenhos e a descrição detalhada devem ser referidos como ilustrativos por natureza e não como algo restritivo.

BREVE DESCRICÃO DOS DESENHOS

As figuras 1A-1C são diagramas de circuito que ilustram exemplos de ramificações de circuito resistivo, de acordo com determinadas configurações da presente invenção. A figura 2 é um diagrama de circuito que ilustra um exemplo de uma ramificação de circuito resistivo com capacidade de sintonização estática, de acordo com determinadas configurações da presente invenção. A figura 3 é um diagrama de circuito que ilustra um exemplo de uma ramificação de circuito resistivo com capacidade auxiliar e resistiva de sintonização classificatória, de acordo com determinadas configurações da presente invenção. A figura 4 é um diagrama de circuito que ilustra um exemplo de uma ramificação de circuito resistivo configurado para reprogramar os dados, de acordo com determinadas configurações da presente invenção. A figura 5 é um diagrama de circuito que ilustra um exemplo de um circuito eletrônico digital de reprogramação para a provisão de cronome-tragem para reprogramar os dados, de acordo com determinadas configura- ções da presente invenção. A figura 6 é um diagrama de circuito que ilustra um exemplo de um circuito com filtragem passiva para a provisão de regularização do suprimento de potência, de acordo com determinadas configurações da presente invenção. A figura 7 é um diagrama de circuito de um exemplo de um conversor resistivo de sinal digital para analógico com extremidade única, de acordo com determinadas configurações da presente invenção. A figura 8 é um diagrama de circuito que ilustra um exemplo de um conversor resistivo de sinal digital para analógico completamente diferencial, de acordo com determinadas configurações da presente invenção. A figura 9 é um diagrama de circuito que ilustra um exemplo de um conversor resistivo e intercalado de sinal digital para analógico, de acordo com determinadas configurações da presente invenção. A figura 10 é um diagrama de cronometragem que ilustra um e-xemplo de sinais de cronometragem para uso com um conversor exemplar resistivo e intercalado de sinal digital para analógico, de acordo com determinadas configurações da presente invenção. A figura 11 é um diagrama de circuito de um exemplo de um conversor resistivo de sinal digital para analógico com extremidade única que possui pelo menos dois segmentos resistivos em uma ramificação de circuito resistivo, de acordo com determinadas configurações da presente invenção. A figura 12 é um diagrama de circuito que ilustra um exemplo de codificação para um exemplo de conversor resistivo e segmentado de n-bit de sinal digital para analógico, de acordo com determinadas configurações da presente invenção. A figura 13 é um diagrama de circuito que ilustra uma parte de um exemplo de um conversor resistivo de sinal digital para analógico completamente diferencial, de acordo com determinadas configurações da presente invenção. A figura 14 is uma tabela que representa um exemplo de codifi- cação e valores de saída analógica de uma parte de um conversor exemplar resistivo completamente diferencial de sinal digital para analógico, de acordo com determinadas configurações da presente invenção. A figura 15 é um diagrama de circuito que ilustra um exemplo de tensão computação para uma parte de um exemplo de um conversor resistivo de sinal digital para analógico completamente diferencial, de acordo com determinadas configurações da presente invenção. A figura 16 é um diagrama de circuito que ilustra um exemplo de tensão computação para uma parte de um conversor exemplar resistivo completamente diferencial de sinal digital para analógico, de acordo com determinadas configurações da presente invenção. A figura 17 é um diagrama de circuito que ilustra um exemplo de tensão computação para uma parte de um conversor exemplar resistivo completamente diferencial de sinal digital para analógico, de acordo com determinadas configurações da presente invenção. A figura 18 é um diagrama de circuito que ilustra um exemplo de tensão computação para uma parte de um conversor exemplar resistivo completamente diferencial de sinal digital para analógico, de acordo com determinadas configurações da presente invenção. A figura 19 ilustra um exemplo de um sinal analógico de saída, de acordo com determinadas configurações da presente invenção. A figura 20 é um diagrama de circuito que ilustra um exemplo de codificação binária para um exemplo de conversor resistivo e binário de n-bit de sinal digital para analógico, de acordo com determinadas configurações da presente invenção. A figura 21 é um diagrama de circuito que ilustra um exemplo de codificação unária para um exemplo de conversor resistivo e binário de n-bit de sinal digital para analógico, de acordo com determinadas configurações da presente invenção. A figura 22 é um diagrama de circuito que ilustra um exemplo de um conversor resistivo e intercalado de sinal digital para analógico durante a duração de cronometragem, de acordo com determinadas configurações da presente invenção. A figura 23 é um diagrama de circuito que ilustra um exemplo de um conversor resistivo e intercalado de sinal digital para analógico durante a duração de cronometragem, de acordo com determinadas configurações da presente invenção.

DESCRIGÃO DETALHADA A descrição detalhada descrita abaixo é considerada como a descrição de várias configurações da tecnologia em questão, e não pretende representar apenas as configurações nas quais a tecnologia em questão pode ser praticada. Os desenhos em anexo estão incorporados aqui e constituem uma parte da descrição detalhada. A descrição detalhada inclui detalhes específicos com o propósito de prover um entendimento completo da tecnologia em questão. No entanto, ficará aparente para aqueles versados na técnica que a tecnologia em questão pode ser praticada sem esses detalhes específicos. Em alguns casos, estruturas e componentes bem conhecidos são mostrados na forma de um diagrama em bloco, de modo à omissão dos conceitos da tecnologia em questão. Componentes similares estão classificados com números de referência idênticos para facilitar o entendimento. A palavra "exemplar" é usada aqui com o significado de "servindo como um exemplo ou ilustração." Qualquer aspecto ou modelo descrito aqui como "exemplar" não precisa ser necessariamente construído como a opção preferida ou vantajosa em detrimento de outros aspectos ou modelos. Vários circuitos exemplares de conversor resistivo de sinal digital para analógico (RDAC) são descritos aqui. Circuitos exemplares de RDAC podem prover um sinal analógico de saída derivado de um sinal digital de entrada de n-bits. Em um aspecto, um circuito de RDAC compreende uma pluralidade de ramificações de circuito resistivo e um nodo de saída para a provisão do sinal analógico de saída. A pluralidade de ramificações de circuito resistivo pode ser posicionada em paralelo, no sentido de que cada primeira extremidade da ramificação de circuito resistivo pode receber uma entrada de bit e cada segunda extremidade da ramificação de circuito resistivo pode ser acoplada de maneira operável ao nodo de saída. Deve ser compreendido que cada pluralidade de ramificações de circuito resistivo ou porção do mesmo pode ser geralmente disposta em uma configuração de rede "pull up/pull down". A configuração de rede "pull up/pull down" pode compreender elevar um componente resistivo * em uma tensão de suprimento ou abaixar o componente resistivo em outra tensão de suprimento (por exemplo, GND). Várias técnicas de comutação tais como, porém, não limitadas ao uso de circuitos de comutação que possuem um ou mais transistores dispostos de acordo com várias configurações de inversão e circuitos de comutação que incluem um ou mais portas NAND podem ser usadas para o componente resistivo .

Por exemplo, cada pluralidade de ramificações de circuito resistivo pode compreender um primeiro circuito inversor, um segundo circuito inversor, e um componente resistivo. O primeiro circuito inversor pode compreender uma primeira extremidade acoplada de maneira operável a uma primeira extremidade da ramificação de circuito resistivo, e uma segunda extremidade configurada para prover uma saída do primeiro circuito inversor. O segundo circuito inversor pode compreender uma primeira extremidade acoplada de maneira operável à segunda extremidade do primeiro circuito inversor, e uma segunda extremidade configurada para prover uma saída do segundo circuito inversor. O componente resistivo pode compreender uma primeira extremidade acoplada de maneira operável à segunda extremidade do segundo circuito inversor, e uma segunda extremidade da ramificação de circuito resistivo.

Em um aspecto, o componente resistivo pode ser um resistor com unidade única. A projeção de uma ramificação de circuito resistivo com um resistor com unidade única pode ter a vantagem de reduzir o número total de elementos resistivos necessários para uma implantação particular n-bit RDAC. Menos elementos resistivos podem resultar em menos espaço necessário para criar um RDAC e menos incompatibilidades de impedância durante a operação. Além disso, menos elementos resistivos permitem uma disposição estratégica dos componentes resistivos de tal modo que erros de incompatibilidade determinística podem ser cancelados na primeira ordem.

De acordo com um aspecto, o primeiro circuito inversor pode operar como o acionador e o segundo circuito inversor pode funcionar como o circuito de comutação para determinar se o componente resistivo deve ser comutado para uma tensão de suprimento ou para outra tensão de Suprimento (por exemplo, GND).

Em outro aspecto, a tensão de suprimento no primeiro circuito inversor pode ser maior do que a tensão de suprimento do segundo circuito inversor. Em tal configuração de comutação "overdrive", uma redução na resistência do comutador pode ser realizada.

Ainda em outro aspecto, uma implantação de circuito de RDAC pode compreender 2N ramificações de circuito resistivo, onde N pode fazer referência à resolução de RDAC. De acordo com um aspecto da tecnologia em questão, circuitos de RDAC podem ser configurados para comutar componentes resistivos entre um trilho de suprimento mantendo ao mesmo tempo uma impedância verdadeira de 50? em uma saída, permitindo desse modo a frequência ultra-alta e a operação em baixa potência. Consequentemente, uma saída de uma parte de um circuito de RDAC pode acionar uma carga com extremidade única de 50?. Em outro aspecto, uma saída de um circuito completamente diferencial de RDAC pode acionar uma carga completamente diferencial de 100?. Além disso, a impedância de saída como vista por um dispositivo com extremidade distante tal como, porém, não está limitado a um receptor pode continuar bem exato e preciso, indepen-dentemente dos circuitos de RDAC que comutam as saídas analógicas entre os códigos digitais.

Ainda de acordo com outro aspecto, os circuitos de RDAC pode compreender o circuito de calibração. Em algumas implantações, o circuito de calibração pode compreender um circuito digital para analógico de sinto-nização estática. Em outras implantações, o circuito de calibração pode compreender um circuito auxiliar resistivo digital e analógico de classificação.

Ainda em outro aspecto, o primeiro circuito inversor da ramificação de circuito resistivo pode compreender um circuito de buffer inversor com três estados. O circuito de buffer inversor com três estados pode estar configurado para reprogramar os dados nas configurações do RDAC em várias taxas de dados, de maneira particular em taxas de dados em alta velocidade (por exemplo, acima das dezenas da faixa GHz) tais como, porém, não limitadas a 32 Gbps ou 64 Gbps. De fato, o circuito de buffer inversor com três estados pode ser similar à disposição de um circuito eletrônico digital imediatamente antes do primeiro circuito inversor operar em uma configuração regular de direcionamento de corrente. Uma configuração de RDAC onde o primeiro circuito inversor de cada pluralidade de ramificações de circuito resistivo compreende um circuito de buffer inversor com três estados pode ter a vantagem de eliminar de maneira substancial os dados desalinhados e impulsos indesejados.

Ainda em outro aspecto, um circuito com filtragem passiva para a provisão de regularização do suprimento de potência pode estar acoplado de maneira operável a pelo menos alguma pluralidade de ramificações de circuito resistivo. Além disso, em algumas implantações, o circuito com filtragem passiva pode prover a regularização do suprimento de potência para o primeiro circuito inversor e/ou o segundo circuito inversor. O circuito com filtragem passiva pode compreender uma técnica de filtragem passiva de segunda ordem. Uma configuração de RDAC onde o primeiro circuito inversor e/ou o segundo circuito inversor de pelo menos alguma pluralidade de ramificações de circuito resistivo pode ter a vantagem de prover uma regularização substancial do suprimento de potência na faixa operacional de giga hertz onde a utilização de um regulador ativo é impraticável. Por exemplo, as oscilações mínimas e máximas de saída de vários circuitos de RDAC podem ser definidas controlando-se uma potência de suprimento no segundo circuito inversor.

De acordo com alguns aspectos, técnicas de codificação podem ser empregadas às configurações de segmento de circuito de RDAC por meio das quais uma porção dos bits mais significativos (MSB) pode ser decodificada diferentemente de uma porção dos bits menos significativos (LSB). Em alguns aspectos, a fração ou segmentação pode ser utilizada pa- ra reduzir a complexidade do processamento de decodificação digital para um circuito de RDAC com resoluções mais altas.

De acordo com determinados aspectos da tecnologia em questão, várias implantações de RDAC podem ser empregadas em vários métodos e aparelho o que inclui, porém, não está limitado um aparelho acionador de linha, XDSL acionadores de linha, dispositivos Gigabit Ethernet, aparelho transmissor de RF, outros tipos de transmissores e conversores de dados. Em um aspecto, várias implantações de RDAC podem ser empregadas em conversores e transmissores de dados em alta velocidade, baixa potência.

Aspectos da tecnologia em questão podem aplicar a vantagem da rápida contração da tecnologia Complementar do Semicondutor de Óxido de Metal (CMOS) por meio da qual um processamento digital mais intensivo e complexo pode ser obtido. Algumas configurações da tecnologia em questão podem ser bem atraentes para aplicações de sistema em chip e podem ser implantada na tecnologia avançada do CMOS de submícron. Além disso, determinados aspectos da tecnologia em questão podem se beneficiar da aplicação de tecnologias de Silício sobre Isolador (SOI) e/ou Carbeto de Silício (SiC). Por exemplo* quando a tecnologia de SOI é aplicada aos aspectos da tecnologia em questão, a vantagem de substituir o isolamento de junção em massa por um isolador pode ser criada. No entanto, em alguns aspectos, aplicações baseados na tecnologia em massa (bulk CMOS ) pode ser utilizada.

Determinadas configurações do RDAC fornecidas na presente invenção podem usar Semicondutor de Óxido de Metal (MOS) ou a tecnologia do Transistor de Efeito de Campo do Semicondutor de Óxido de Metal (MOSFET). Em um aspecto, o termo "Transistor de Efeito de Campo (FET)" pode se referir a qualquer variedade de transistores com multiterminais que geralmente operam sob os princípios de controle de um campo elétrico para controlar o formato e consequentemente, a condutividade de um canal de um tipo de condutor de caraa em um material semicondutor, que inclui, porém, não está limitado a um transistor de efeito de campo do semicondutor de óxido de metal (MOSFET), um FET de junção (JFET), um semicondutor de metal FET (MESFET), um transistor de elétron com alta mobilidade (HEMT), um FET com modulação dopada (MODFET), um transistor bipolar com porta isolada (IGBT), um FET de diodo epitaxial inverso e rápido (FREDFET), e um FET sensível a ion (ISFET).

No entanto, outras configurações do RDAC podem utilizar a tecnologia de transistores com junção bipolar (BJT). Em um aspecto, o termo "transistor com junção bipolar (BJT)" pode se referir a qualquer variedade de transistores com multiterminais que geralmente operam sob o princípio de condução de corrente usando tanto elétrons quanto orifícios, o que inclui, porém, não está limitado a um BJT n-p-n, um BJT p-n-p, e um BJT de hete-rojunção (HBT). Em tal configuração, os termos "porta," "fonte," e "dreno" podem se referir à "base," "emissor," e "coletor" de um transistor, respectivamente. A figura 1A é um diagrama de circuito que ilustra uma ramificação de circuito resistivo exemplar 10. A ramificação de circuito resistivo 10 pode compreender um primeiro circuito inversor 14 ou 11, um segundo circuito inversor 16 ou I2, e um componente resistivo 18. O primeiro circuito inversor 14 pode compreender uma primeira extremidade da ramificação de circuito resistivo 12, configurada para receber uma entrada de bit D. Em operação, a entrada de bit pode ser uma dentre uma pluralidade de bits de um sinal digitai de entrada de n-bits a ser convertido para um sinal analógico de saída. De maneira adicional, de acordo com some aspectos, a entrada de bit pode ser fechada na primeira extremidade da ramificação de circuito resistivo 12. O circuito inversor 14 pode compreender uma segunda extremidade configurada para prover uma saída do primeiro circuito inversor 14. Por e-xemplo, quando o bit de entrada é "0" ou menos, a saída do primeiro circuito inversor 14 pode produzir uma saída "1” ou maior. Por outro lado, quando o bit de entrada é "1" ou mais, a saída do primeiro circuito inversor 14 pode gerar uma saída "0" ou menor. O segundo circuito inversor 16 da ramificação de circuito resistivo 10 pode compreender uma primeira extremidade acoplada de maneira operável à segunda extremidade do primeiro circuito inversor 14. A primeira extremidade do segundo circuito inversor 16 está configurada para receber a saída do primeiro circuito inversor 14. O segundo circuito inversor 16 também pode compreender uma segunda extremidade configurada para prover uma saída do segundo circuito inversor 16. Por exemplo, quando a saída do primeiro circuito inversor 14 é "1" ou mais, a saída do segundo circuito inversor 16 pode gerar uma saída "0" ou menor; e quando a saída do primeiro circuito inversor 14 é "0" ou menos, a saída do segundo circuito inversor 16 pode gerar uma saída "1" ou maior.

Ainda com referência à figura 1A, um componente resistivo 18 pode compreender uma primeira extremidade acoplada de maneira operável à segunda extremidade do segundo circuito inversor 16. O componente resistivo 18 também pode compreender uma segunda extremidade da ramificação de circuito resistivo 22. Em operação, a segunda extremidade da ramificação de circuito resistivo 22 pode ser configurada para prover uma saída tensão para a entrada de bit D recebida na primeira extremidade da ramificação de circuito resistivo 12. Em um aspecto, o componente resistivo 18 pode ser um resistor com unidade única. No entanto, em outros aspectos, o componente resistivo 18 pode compreender uma pluralidade de resistores ou segmentos resistivos dispostos em configurações em série e/ou paralelas. Em um aspecto, uma extremidade de tais resistores ou segmentos resistivos está conectada ao nodo de saída do segundo circuito inversor 16 (ou ao nodo X na figura 1B), e a outra extremidade de tais resistores ou segmentos resistivos está conectada à segunda extremidade da ramificação de circuito resistivo 22. Deve ser observado ainda que determinadas configurações de ramificação de circuito resistivo talvez não precisem do primeiro circuito inversor 14. Por exemplo, os aspectos da tecnologia em questão podem compreender o emprego da configuração de comutação tal como, porém, não limitado ao segundo circuito inversor 16, para elevar e abaixar o componente resistivo 18 (por exemplo, *elevar em uma tensão de suprimento *ou abaixar em outra tensão de suprimento tal como GND).

Com referência agora à figura 1B, aspectos adicionais da ramificação de circuito resistivo exemplar 10 são ilustrados e descritos aqui. O primeiro circuito inversor 14 pode compreender um primeiro comutador 23 e um segundo comutador 25. O primeiro comutador 23 do primeiro circuito inversor 14 pode estar configurado para ser conectado a uma primeira tensão de suprimento 54. Em uma implantação, a primeira tensão de suprimento pode ser de aproximadamente 1.2V, no entanto, outros valores de tensão de suprimento pode ser usada em várias implantações o que inclui, porém, não está limitado a uma tensão negativa de suprimento. O primeiro comutador 23 do primeiro circuito inversor 14 pode compreender uma primeira extremidade de comutador acoplada de maneira operável à primeira tensão de suprimento 54 e uma segunda extremidade de comutador acoplada de maneira operável à segunda extremidade do primeiro circuito inversor 14. O segundo comutador 25 do primeiro circuito inversor 14 pode estar configurado para ser conectado a uma segunda tensão de suprimento. Em uma implantação, a segunda tensão dé suprimento pode ser aterrada (GND), no entanto, outras voltagens de referência e/ou voltagens de suprimento podem ser usadas em várias implantações de acordo com os aspectos da tecnologia em questão. O segundo comutador 25 do primeiro circuito inversor 14 pode compreender uma primeira extremidade de comutador a-coplada de maneira operável à segunda extremidade do primeiro circuito inversor 14 e uma segunda extremidade de comutador acoplada de maneira operável à segunda tensão de suprimento.

Ainda com referência à figura 1B, o segundo circuito inversor 16 pode compreender um primeiro comutador 24 e um segundo comutador 26. 0 primeiro comutador 24 do segundo circuito inversor 16 pode estar configurado para ser conectado a uma terceira tensão de suprimento 56. Em uma implantação, a terceira tensão de suprimento pode ser de aproximadamente 1 .OV, no entanto, outros valores de tensão de suprimento podem ser usados em várias implantações o que inclui, porém, não está limitado a uma tensão negativa de suprimento. O primeiro comutador 24 do segundo circuito inversor 16 pode compreender uma primeira extremidade de comutador acoplada de maneira operável à terceira tensão de suprimento 56 e uma segunda extremidade de comutador acoplada de maneira operável à segunda extremi- dade do segundo circuito inversor 16. O segundo comutador 26 do segundo circuito inversor pode estar configurado para ser conectado a uma quarta tensão de suprimento. Em uma implantação, a quarta tensão de suprimento pode ser aterrada (GND), no entanto, outras voltagens de referência e/ou voltagens de suprimento podem ser usadas em várias implantações de acordo com os aspectos da tecnologia em questão. Além disso, a quarta tensão de suprimento pode ser a mesma que a segunda tensão de suprimento em algumas implantações. Em outras implantações, no entanto, a quarta tensão de suprimento pode ser diferente da segunda tensão de suprimento. O segundo comutador 26 do segundo circuito inversor 16 pode compreender uma primeira extremidade de comutador acoplada de maneira operável à segunda extremidade do segundo circuito inversor 16 e uma segunda extremidade de comutador acoplada de maneira operável à quarta tensão de suprimento. Conforme ilustrado na figura 1B, a segunda extremidade de comutador do primeiro comutador 24 do segundo circuito inversor 16 e a primeira extremidade de comutador do segundo comutador 26 do segundo circuito inversor 16 podem ser acopladas de maneira operável ao nodo X que compreende a saída do segundo circuito inversor 16. O nodo X pode estar acoplado de maneira operável à primeira extremidade do componente resistivo 18. Deve ser compreendido que vários tipos de comutador, configurações, e implantações são contemplados de acordo com a tecnologia em questão. Por exemplo, de acordo com um aspecto, cada um dentre os primeiro e segundo comutadores 24, 26 pode ser implantado como uma porta de passagem (por exemplo, um transistor de NMOS em paralelo com um transistor de PMOS). Uma configuração com porta de passagem pode precisar geralmente de mais hardware para controlar sinais complementares para ligar ou desligar os primeiro e segundo comutadores 24, 26 do que a configuração que possui um único transistor para cada um dos primeiro e segundo comutadores 24, 26. De a-cordo com outro aspecto, e conforme ilustrado na figura 1C e descrito abaixo, o primeiro comutador 24 pode ser implantado como um único transistor de PMOS e o segundo comutador 26 pode ser implantado como um único transistor de NMOS. A figura 1C é um diagrama de circuito que ilustra a ramificação de circuito resistivo 10 de acordo com um aspecto da tecnologia em questão. O segundo circuito inversor 16 pode compreender um primeiro transistor 33 e um segundo transistor 35. O primeiro transistor 33 pode ser utilizado como o primeiro comutador do segundo circuito inversor 16 (vide, por exemplo, o primeiro comutador 24 da figura 1B). Em uma implantação, o primeiro transistor 33 pode ser um transistor de PMOS MP ou MOSFET do canal p. O segundo transistor 35 pode ser utilizado como o segundo comutador do segundo circuito inversor 16 (vide, por exemplo, o segundo comutador 26 da figura 1B). Em uma implantação, o segundo transistor 35 pode ser um transistor de NMOS MN ou MOSFET de canal n.

Conforme ilustrado na figura 1C, o terminal de porta do primeiro transistor 33 pode estar acoplado de maneira operável à segunda extremidade do primeiro circuito inversor 14. De maneira adicional, a saída do primeiro circuito inversor 14 pode ser invertida. O terminal de fonte do primeiro transistor 33 pode estar acoplado de maneira operável à terceira tensão de suprimento 56, e o terminal de dreno do primeiro transistor 33 pode estar acoplado de maneira operável à segunda extremidade (nodo X) do segundo circuito inversor 16. O terminal de porta do segundo transistor 35 pode estar acoplado de maneira operável à segunda extremidade do primeiro circuito inversor 14. O terminal de dreno do segundo transistor 35 pode estar acoplado de maneira operável à segunda extremidade (nodo X) do segundo circuito inversor 16, e o terminal de fonte do segundo transistor 35 pode estar acoplado de maneira operável à quarta tensão de suprimento (por exemplo, GND).

De maneira similar, conforme ilustrado na figura 4, o primeiro circuito inversor 14 pode compreender um primeiro transistor 73 e um segundo transistor 75. O segundo transistor 73 pode ser utilizado como o primeiro comutador do primeiro circuito inversor 14 (vide, por exemplo, o primeiro comutador 23 da figura 1B). Em uma implantação, o primeiro transistor 73 pode ser um transistor de PMOS MP ou MOSFET do canal p. O segundo transistor 75 pode ser utilizado como o segundo comutador do primeiro circuito inversor 14 (vide, por exemplo, o segundo comutador 25 da figura 1B). Em uma implantação, o segundo transistor 75 pode ser um transistor de NMOS MN ou MOSFET de canal n.

De acordo com várias implantações da tecnologia em questão, o primeiro circuito inversor 14 (11) e o segundo circuito inversor 16 (I2) podem ser devidamente dimensionado para controlar o componente resistivo 18. Mais uma vez com referência às figuras de 1A a 1C, durante a operação quando o bit de entrada (D) da primeira extremidade da ramificação de circuito resistivo 12 é "1" ou mais, o primeiro transistor 33 do segundo circuito inversor 16 pode puxar o nodo X e o componente resistivo 18 para a terceira tensão de suprimento 56. No entanto, quando o bit de entrada (D) na primeira extremidade da ramificação de circuito resistivo 12 é "0" ou menos, o segundo transistor 35 do segundo circuito inversor 16 puxar o nodo X e o componente resistivo 18 para a quarta tensão de suprimento (por exemplo, GND). De acordo com um aspecto, quando o primeiro comutador 24 do segundo circuito inversor 16 opera para conectar o nodo X à terceira tensão de suprimento 56 (por exemplo, quando a corrente pode fluir entre o terminal de fonte e o terminal de dreno do primeiro transistor 33 do segundo circuito inversor 16), o segundo comutador 26 do segundo circuito inversor 16 pode ser aberto (por exemplo, quando a corrente não pode fluir entre o terminal de fonte e o terminal de dreno do segundo transistor 35 do segundo circuito inversor 16). De acordo com outro aspecto, quando o segundo comutador 26 do segundo circuito inversor 16 opera para conectar o nodo X à quarta tensão de suprimento (por exemplo, GND) (por exemplo, quando a corrente pode fluir entre o terminal de fonte e o terminal de dreno do segundo transistor 35 do segundo circuito inversor 16), o primeiro comutador 24 do segundo circuito inversor 16 pode ser aberto (por exemplo, quando a corrente não pode fluir entre o terminal de fonte e o terminal de dreno do primeiro transistor 33 do segundo circuito inversor 16).

De acordo com outro aspecto, a primeira tensão de suprimento 54 pode ser maior do que a terceira tensão de suprimento 56. Por exemplo, a primeira tensão de suprimento 54 pode ser de aproximadamente 1.2V e a terceira tensão de suprimento 56 pode ser de aproximadamente 1 .OV de a-cordo com a configuração da tecnologia em questão. A figura 2 ilustra uma ramificação exemplar do de circuito resistivo 20 com capacidade de sintonização. Em um aspecto, a capacidade de sintonização da ramificação de circuito resistivo 20 pode compreender uma configuração de circuito digital para analógico de sintonização estática. O segundo circuito inversor da ramificação de circuito resistivo 20 pode compreender a calibração de um primeiro comutador de sintonização 43 (MTP)> um segundo comutador de sintonização 45 (MTN), e um circuito digital para analógico de sintonização estática 62. O primeiro comutador de sintonização 43 pode estar acoplado de maneira operável ao primeiro comutador ou ao transistor 33 do segundo circuito inversor. O primeiro comutador de sintonização 43 também pode estar acoplado de maneira operável ao circuito digital para analógico de sintonização estática 62. Por exemplo, a conexão 65 do circuito digital para analógico de sintonização estática 62 pode estar acoplada de maneira operável ao terminal de porta do primeiro comutador de sintonização 43. Um terminal de fonte do primeiro comutador de sintonização 43 pode estar acoplado de maneira operável à terceira tensão de suprimento 56 e um terminal de dreno do primeiro comutador de sintonização 43 pode estar acoplado de maneira operável ao terminal de fonte do primeiro transistor 33. O segundo comutador de sintonização 45 pode estar acoplado de maneira operável ao segundo comutador ou transistor 35 do segundo circuito inversor. O segundo comutador de sintonização 45 também pode estar acoplado de maneira operável ao circuito digital para analógico de sintonização estática 62. Por exemplo, a conexão 63 do circuito digital para a-nalógico de sintonização estática 62 pode estar acoplada de maneira operável ao terminal de porta do segundo comutador de sintonização 45. Um terminal de fonte do segundo comutador de sintonização 45 pode estar acoplado de maneira operável à quarta tensão de suprimento (por exemplo, GND) e um terminal de dreno do segundo comutador de sintonização 45 pode es- tar acoplado de maneira operável ao terminal de fonte do segundo transistor 35.

Ainda com referência à figura 2, o circuito digital para analógico de sintonização estática 62 pode ser operável para receber códigos de sin-tonização a partir do dispositivo de calibração. Em um aspecto, os primeiro e segundo comutadores de sintonização 43, 45 poderri ser configurados para operar uma corrente no modo de carência. Consequentemente, o segundo circuito inversor de ramificação de circuito resistivo 20 pode ser operado em uma arquitetura de corrente carente para facilitar a sintonização ou calibração de uma configuração de RDAC. A figura 3 ilustra uma ramificação exemplar do de circuito resistivo 30 com capacidade de sintonização de acordo com outro aspecto. A capacidade de sintonização da ramificação de circuito resistivo 30 pode compreender uma configuração auxiliar de circuito resistivo digital e analógico de classificação. O segundo circuito inversor da ramificação de circuito resistivo 30 pode compreender uma configuração auxiliar de circuito resistivo digital e analógico de classificação e um componente resistivo segmentado. O componente resistivo segmentado pode compreender dois ou mais segmentos resistivos 18 A-D. Em um aspecto, cada um dos dois ou mais segmentos resistivos 18 A-D pode ser segmentos iguais. Os nodos entre pelo menos alguns dos dois ou mais segmentos resistivos 18 A-D podem estar acoplados de maneira operável a dois ou mais resistores de sintonização 64. Os dois ou mais resistores de sintonização 64 podem estar acoplado de maneira operável a dois ou mais comutadores de calibração 66, os quais podem estar acoplados de maneira operável aos nodos entre pelo menos alguma pluralidade de resistores 68A-H. A pluralidade de resistores 68A-H que compreende o circuito auxiliar resistivo digital e analógico de classificação pode ser geralmente configurada em série e acoplada de maneira operável a uma primeira tensão auxiliar de suprimento (por exemplo, um resistor proximal de suprimento 68a) e uma segunda tensão auxiliar de suprimento (por exemplo, um suprimento ou resistor proximal GND 68h). De acordo com um aspecto, os dois ou mais comutadores de calibração 66 podem ser operáveis para receber códigos de sintonização a partir do dispositivo de calibração. Consequentemente, o segundo circuito inversor da ramificação de circuito resis-tivo 30 pode estar configurado para ajustar ou calibrar o componente resisti-vo 18 que compreende dois ou mais segmentos resistivos 18 A-D de uma configuração de RDAC. Deve ser compreendido que em alguns aspectos, os valores de resistência dos dois ou mais resistores de sintonização 64 e a pluralidade de resistores 68A-H que compreende o circuito auxiliar resistivo digital e analógico de classificação podem ser maiores do que os valores de resistência dos dois ou mais segmentos resistivos 18 A-D. A figura 4 ilustra uma ramificação exemplar de circuito resistivo 40 configurado para reprogramar os dados de várias configurações de RDAC. Em um aspecto, o primeiro circuito inversor da ramificação de circuito resistivo 40 pode compreender um circuito de buffer inversor com três estados. O circuito de buffer inversor com três estados pode estar configurado para operar com sinais de cronometragem em várias taxas tais como, porém, não limitadas a um sinal de cronometragem de 32 GHz ou um sinal de cronometragem de 64GHz. O primeiro circuito inversor da ramificação de circuito resistivo 40 pode compreender um primeiro comutador de reprogramação 71 e um segundo comutador de reprogramação 77. O primeiro comutador de reprogramação 71 pode estar configurado para receber um primeiro sinal reprogramado de cronometragem ?1 e o segundo comutador de reprogramação 77 configurado para receber um segundo sinal reprogramado de cronometragem ?2.

Em uma configuração, o primeiro comutador de reprogramação 71 pode estar acoplado de maneira operável ao primeiro comutador ou ao transistor 73 do primeiro circuito inversor. Por exemplo, o segundo sinal reprogramado de cronometragem ?2 pode estar acoplado de maneira operável ao terminal de porta do primeiro comutador de reprogramação 71. Um terminal de fonte do primeiro comutador de reprogramação 71 pode estar acoplado de maneira operável à primeira tensão de suprimento 64 e um terminal de dreno do primeiro comutador de reprogramação 71 pode estar acoplado de maneira operável ao terminal de fonte do primeiro transistor 73 do primeiro circuito inversor. O segundo comutador de reprogramação 77 pode estar acoplado de maneira operável ao segundo comutador ou transistor 75 do primeiro circuito inversor. Por exemplo, o primeiro sinal reprogramado de cronometragem ?1 pode estar acoplado de maneira operável ao terminal de porta do segundo comutador de reprogramação 77. Um terminal de fonte do segundo comutador de reprogramação 77 pode estar acoplado de maneira operável à segunda tensão de suprimento (por exemplo, GND) e um terminal de dreno do segundo comutador de reprogramação 77 pode estar acoplado de maneira operável ao terminal de fonte do segundo transistor 75 do primeiro circuito inversor. A figura 5 mostra um circuito eletrônico digital exemplar de reprogramação 50 para a provisão de cronometragem e reprograma os dados. O circuito eletrônico digital de reprogramação 50 pode ser usado para a provisão dos primeiro e segundo sinais reprogramados de cronometragem ?1, ?2 a partir da fonte de cronometragem ????^??. O circuito eletrônico digital de reprogramação 50 pode compreender um circuito eletrônico digital de PMOS 82 e um circuito com par de entradas diferencial de NMOS 86. O circuito eletrônico digital de reprogramação 50 também pode estar acoplado de maneira operável a um quinto de tensão de suprimento 58 e uma sexta tensão de suprimento (por exemplo, GND). Em uma implantação, o nodo 59 do circuito com par de entradas diferencial de NMOS 86 pode estar acoplado de maneira operável à tensão de referência de suprimento de Vdd/2. Embora a reprogramação ou o realinhamento dos dados possa ser facilitado pelo circuito eletrônico digital de reprogramação 50 ou por circuitos eletrônicos digitais, positivos e similares de reprogramação, deve ser compreendido que outras técnicas e circuitos eletrônicos digitais de reprogramação podem ser usados em várias configurações do RDAC. Por exemplo, em uma implantação alternativa, o circuito eletrônico digital de reprogramação pode incluir uma configuração que use um circuito eletrônico digital de NMOS e pares diferenciais de entrada PMOS. A figura 6 mostra um circuito exemplar com filtragem passiva 90 para a provisão de regularização do suprimento de potência. O circuito com filtragem passiva 90 pode estar acoplado de maneira operável a pelo menos alguma pluralidade de ramificações de circuito resistivo. Em um aspecto, o circuito com filtragem passiva 90 pode compreender uma técnica de filtragem passiva de segunda ordem. O circuito com filtragem passiva 90 pode ser composto de um resistor 92, um primeiro capacitor 94, e um segundo capacitor 96. Os primeiro e segundo capacitores 94, 96 podem compreender um capacitor de trincheira profunda e uma combinação de capacitor metal-isolador-metal (MIM). Em algumas implantações, o valor dos capacitores 94, 96 pode estar na faixa dos nanofarads. O circuito com filtragem passiva 90 pode estar configurado para prover uma tensão com suprimento regulado através dos nodos 93 e 95 quando a fonte de tensão Vdd é fornecida por meio da conexão 97.

Em uma implantação, um primeiro circuito com filtragem passiva 90 pode prover a regularização do suprimento de potência para os comuta-dores no primeiro circuito inversor. Em outra implantação, um segundo circuito com filtragem passiva 90 pode prover regularização do suprimento de potência para os comutadores no segundo inversor. Conforme descrito acima, os primeiro e segundo circuitos inversores podem operar em diferentes níveis de tensão. Consequentemente, diferentes circuitos de filtragem passiva podem ser usados. Com referência ao circuito com filtragem passiva 90 na figura 6 e à ramificação do circuito resistivo 10 da figura 1B, o primeiro circuito com filtragem passiva pode estar configurado para prover a primeira tensão de suprimento 54 através do nodo 93 e a segunda tensão de suprimento (por exemplo, GND) através do nodo 95. O segundo circuito com filtragem passiva 90 pode estar configurado para prover a terceira tensão de suprimento 56 através do nodo 93 e a quarta tensão de suprimento (por e-xemplo, GND) através do nodo 93. A figura 7 é um diagrama de circuito de um circuito exemplar com extremidade única de RDAC 100. Deve ser compreendido que os vários aspectos e características discutidos em relação às várias implantações de ramificação de circuito resistivo podem ser aplicados sozinhos ou em combinação com as várias configurações de RDAC descritas aqui. O circuito com extremidade única de RDAC 100 pode prover um sinal analógico de saída, derivado de um sinal digital de entrada de n-bits. O circuito de RDAC 100 pode compreender uma pluralidade de ramificações de circuito resistivo e um nodo de saída 122. Cada pluralidade de ramificações de circuito resistivo pode estar configurada de acordo com as implantações descritas acima. A figura 7 ilustra uma disposição exemplar de alguns componentes das mesmas. A pluralidade de ramificações de circuito resistivo pode estar configurada em paralelo. Cada entrada de bit DO, D1, ..., D2N-1 de uma entrada de bit correspondente do sinal digital de entrada de n-bits pode ser recebida por uma primeira extremidade da ramificação de circuito resistivo. O primeiro circuito inversor (não mostrado) pode compreender uma primeira extremidade da ramificação de circuito resistivo e uma segunda extremidade configuradas para prover uma saída do primeiro circuito inversor. O segundo circuito inversor pode compreender uma primeira extremidade acoplada de maneira operável à segunda extremidade do primeiro circuito inversor, e uma segunda extremidade configurada para prover uma saída do segundo circuito inversor. Conforme ilustrado na figura 7, o segundo circuito inversor pode compreender um primeiro comutador 124 acoplado de maneira operável a uma terceira tensão de suprimento 156 e um segundo comutador 126 acoplado de maneira operável a uma quarta tensão de suprimento (por exemplo, GND). O componente resistivo 118 pode compreender uma primeira extremidade acoplada de maneira operável à segunda extremidade do segundo circuito inversor, e uma segunda extremidade da ramificação de circuito resistivo configurada para prover uma saída tensão para a entrada de bit correspondente. O nodo de saída 122 pode estar acoplado de maneira operável a cada uma das segundas extremidades da ramificação de circuito resistivo e configurado para prover o sinal analógico de saída de RDAC 100.

Agora com referência à figura 11 por enquanto, um diagrama de circuito de um circuito exemplar com extremidade única de RDAC 410 que possui pelo menos dois segmentos resistivos em uma ramificação de circuito resistivo é ilustrado. O primeiro circuito inversor (não mostrado) pode compreender uma primeira extremidade da ramificação de circuito resistivo e uma segunda extremidade configurada para prover uma saída do primeiro circuito inversor. O segundo circuito inversor pode compreender uma primeira extremidade acoplada de maneira operável à segunda extremidade do primeiro circuito inversor, e uma segunda extremidade configurada para prover uma saída do segundo circuito inversor. Conforme ilustrado na figura 11, 0 segundo circuito inversor pode compreender um primeiro comutador 424 acoplado de maneira operável a uma terceira tensão de suprimento 456 e um segundo comutador 426 acoplado de maneira operável a uma quarta tensão de suprimento (por exemplo, GND). O primeiro componente resistivo pode compreender um primeiro segmento resistivo 417 e um segundo segmento resistivo 419. O primeiro segmento resistivo 417 pode compreender uma primeira extremidade acoplada de maneira operável ao primeiro comutador 424, e pode estar acoplado a uma segunda extremidade da ramificação de circuito resistivo configurada para prover uma saída tensão para entrada de bit correspondente. O segundo segmento resistivo 419 pode compreender uma primeira extremidade acoplada de maneira operável ao segundo comutador 426, e pode estar acoplado à segunda extremidade da ramificação de circuito resistivo configurado para prover uma saída tensão para entrada de bit correspondente. O nodo de saída 422 pode estar acoplado de maneira operável a cada uma das segundas extremidades da ramificação de circuito resistivo e configurado para prover o sinal analógico de saída de RDAC 410. No entanto, quando comparado à implantação do circuito de RDAC da figura 7 e à outra configuração descrita, o RDAC 410 pode precisar de duas vezes mais unidades de resistor.

Agora com referência à figura 8, um circuito exemplar completamente diferencial de RDAC 200 é ilustrado. O circuito completamente diferencial de RDAC 200 pode prover um sinal analógico de saída derivado de um sinal digital de entrada de n-bits. Deve ser compreendido que o circuito de RDAC 200 pode ser dimensionado para suportar entrada de bits de D2N- 1 conforme ilustrado, no entanto, ele também pode ser dimensionado com qualquer número inteiro de entrada de bits em algumas implantações. O circuito de RDAC 200 pode compreender um circuito da primeira parte de RDAC 232 e um circuito da segunda parte de RDAC 234. O circuito da primeira parte de RDAC 232 pode compreender uma pluralidade de ramificações da primeira parte do circuito resistivo e a nodo de saída da primeira parte Vp. Cada pluralidade de ramificações da primeira parte do circuito resistivo pode compreender um primeiro circuito inversor da primeira parte 214 que possui a primeira parte primeira extremidade da ramificação de circuito resistivo 212. A primeira parte primeira extremidade da ramificação de circuito resistivo 212 pode ser configurada para receber uma primeira parte entrada de bit, por exemplo, uma dentre DO, D2, D3, . . ., D2N-1. Cada pluralidade de ramificações da primeira parte do circuito resistivo também pode compreender um segundo circuito inversor da primeira pàrte 216 e o componente resistivo da primeira parte 218. O componente resistivo da primeira parte 218 pode compreender uma primeira parte segunda extremidade da ramificação de circuito resistivo configurado para prover uma saída tensão para a primeira parte entrada de bit. Cada primeira parte segunda extremidade da ramificação de circuitos resistivos pode estar acoplada de maneira operável a nodo de saída da primeira parte Vp. Deve ser compreendido que as ramificações da primeira parte do circuito resistivo no circuito de RDAC 200 podem ser configuradas conforme descrito acima, o que inclui os vários aspectos e configurações associados às ramificações exemplares de circuito resistivo, descritas aqui. O circuito de RDAC 200 também pode compreender um componente resistivo de carga 336 acoplado de maneira operável ao nodo de saída da primeira parte Vp. Uma primeira extremidade do componente resistivo de carga 336 pode estar acoplada de maneira operável ao nodo de saída da primeira parte Vp, e uma segunda extremidade do componente resistivo de carga 336 pode estar acoplada de maneira operável ao chão (ou a uma tensão particular de suprimento ou à tensão de referência).

Ainda com referência à figura 8, o circuito da segunda parte de RDAC 234 pode compreender uma pluralidade de ramificações da segunda parte do circuito resistivo e do nodo de saída da segunda parte Vn. Cada pluralidade de ramificações da segunda parte do circuito resistivo pode compreender uma segunda parte primeiro circuito inversor 214 que possui a se- gunda parte primeira extremidade da ramificação de circuito resistivo 212. A primeira extremidade da segunda parte da ramificação de circuito resistivo 212 pode ser configurada para receber a entrada de bit da segunda parte, por exemplo, a um de DbO, Db2, Db3, . . ., Db2N-1. De acordo com um aspecto, as entradas de bit da segunda parte podem ser configuradas para ser uma entrada de bit complementar de uma entrada de bit correspondente da primeira parte do sinal digital de entrada de n-bits. Cada pluralidade de ramificações da segunda parte do circuito resistivo também pode compreender uma segunda parte segundo circuito inversor 216 e a segunda parte componente resistivo 218. O componente resistivo da segunda parte 218 pode compreender uma segunda extremidade da segunda parte da ramificação de circuito resistivo configurada para prover uma saída tensão para a entrada de bit da segunda parte. Cada uma das segundas extremidades da segunda parte da ramificação de circuito resistivo pode estar acoplada de maneira operável ao nodo de saída Vn da segunda parte. Deve ser compreendido que as ramificações da segunda parte do circuito resistivo in circuito de RDAC 200 podem ser configuradas conforme descrito acima o que inclui os vários aspectos e configurações associados às ramificações exemplares de circuito resistivo, descritas aqui. O circuito de RDAC 200 também pode compreender uma segunda parte componente resistivo de carga 338 acoplada de maneira operável ao nodo de saída Vn da segunda parte. Uma primeira extremidade do componente resistivo de carga 336 pode estar acoplada de maneira operável ao nodo de saída Vn da segunda parte e uma segunda extremidade do componente resistivo de carga 338 pode estar acoplado de maneira operável ao chão (ou a uma tensão particular de suprimento ou à tensão de referência). Em operação, o nodo de saída da primeira parte Vp e o nodo de saída Vn da segunda parte podem ser configurados para prover o sinal analógico de saída (por exemplo, Vtot = Vp - Vn) para o circuito de RDAC 200. De acordo com um aspecto, o nodo de saída da primeira parte Vp e o nodo de saída Vn da segunda parte podem prover uma carga externa de 100?. A figura 9 é um diagrama de circuito que ilustra um circuito e- xemplar intercalado de RDAC 300. O circuito intercalado de RDAC 300 pode compreender dois ou mais circuitos completamente diferenciais de RDAC. Os dois ou mais circuitos completamente diferenciais de RDAC podem estar intercalados ou em paralelo para aplicações de alta velocidade. Uma configuração de circuito de RDAC intercalado de 2 em 2 é fornecida na figura 9, no entanto, deve ser compreendido que a arquitetura intercalada descrita aqui pode ser estendida a um número maior de configurações de circuito de RDAC. Em um aspecto, uma intercalação de-N pode ser implantada de a-cordo com a presente invenção onde cada circuito completamente diferencial de RDAC pode ser um circuito de RDAC X Gbps com N circuitos de RDAC para prover um circuito intercalado de RDAC NX Gbps. De acordo com um aspecto, um circuito intercalado de RDAC pode precisar de pelo menos duas fases de relógios e pode ser visto desempenhando uma operação de retorno ao zero. Em algumas implantações, esta operação de retorno ao zero pode ajudar a reduzir qualquer efeito de interferência de intersímbolo (ISI). O circuito de RDAC 300 pode prover um sinal analógico de saída derivado de um sinal digital de entrada de n-bits. O circuito de RDAC 300 pode compreender um primeiro circuito de RDAC 200a, um segundo circuito de RDAC 200b, um primeiro nodo de saída Vp, e um segundo nodo de saída Vn. O primeiro circuito de RDAC 200a pode compreender uma pluralidade de ramificações da primeira parte do circuito resistivo 232a, um primeiro nodo 322a, um primeiro comutador 326a, e um segundo comutador 328a. Cada pluralidade de ramificações da primeira parte do circuito resistivo 232a pode compreender uma primeira extremidade da ramificação de circuito resistivo configurada para receber uma primeira parte entrada de bit a partir do sinal digital de entrada de n-bits e uma segunda extremidade da ramificação de circuito resistivo configurada para prover uma saída tensão para a primeira parte entrada de bit. O primeiro nodo 322a pode estar acoplado de maneira operável à segunda extremidade da ramificação de circuito resistivo de cada pluralidade de ramificações da primeira parte do circuito resistivo. O primeiro comutador 326a pode compreender uma primeira extremidade aco- piada de maneira operável ao primeiro nodo 322a e uma segunda extremidade acoplada de maneira operável a um primeiro resistor 336a. O segundo comutador 328a pode compreender uma primeira extremidade acoplada de maneira operável ao primeiro nodo 322a e uma segunda extremidade.

Ainda com referência à figura 9, o primeiro circuito de RDAC 200a também pode compreender uma pluralidade de ramificações da segunda parte do circuito resistivo 234a, um segundo nodo 342a, um terceiro comutador 346a, e um quarto comutador 348a. Cada pluralidade de ramificações da segunda parte do circuito resistivo 234a pode compreender uma primeira extremidade da ramificação de circuito resistivo configurada para receber a entrada de bit da segunda parte e uma segunda extremidade da ramificação de circuito resistivo configurada para prover uma saída tensão para a entrada de bit da segunda parte. O segundo nodo 342a pode estar acoplado de maneira operável à segunda extremidade da ramificação de circuito resistivo de cada do segundo pluralidade de ramificações de circuito resistivo. O terceiro comutador 346a pode compreender uma primeira extremidade acoplada de maneira operável ao segundo nodo 342a e uma segunda extremidade acoplada de maneira operável a um segundo resistor 338a. Ó quarto comutador 348a pode compreender uma primeira extremidade a-coplada de maneira operável ao segundo nodo 342a e uma segunda extremidade. O segundo circuito de RDAC 200b pode compreender uma pluralidade de ramificações da terceira parte do circuito resistivo 232b, um terceiro nodo 322b, um quinto de comutador 326b, e um sexto comutador 328b. Cada pluralidade de ramificações da terceira parte do circuito resistivo 232b pode compreender uma primeira extremidade da ramificação de circuito resistivo configurada para receber uma terceira-parte de lado entrada de bit a partir do sinal digital de entrada de n-bits e uma segunda extremidade da ramificação de circuito resistivo configurada para prover uma saída tensão para a entrada de bit da terceira parte. O terceiro nodo 322b pode estar acoplado de maneira operável à segunda extremidade da ramificação de circuito resistivo de cada pluralidade de ramificações da terceira parte do circuito resistivo. O quinto de comutador 326b pode compreender uma primeira extremidade acoplada de maneira operável ao terceiro nodo 322b e uma segunda extremidade acoplada de maneira operável a um terceiro resistor 336b. O sexto comutador 328b pode compreender uma primeira extremidade acoplada de maneira operável ao terceiro nodo 322b e uma segunda extremidade.

Ainda com referência à figura 9, o segundo circuito de RDAC 200b também pode compreender uma pluralidade de ramificações da quarta parte do circuito resistivo 234b, um quarto nodo 342b, um sétimo comutador 346b, e um oitavo comutador 348b. Cada pluralidade de ramificações da quarta parte do circuito resistivo 234b pode compreender uma primeira extremidade da ramificação de circuito resistivo configurada para receber uma entrada de bit da quarta parte e uma segunda extremidade da ramificação de circuito resistivo configurada para prover uma saída tensão para a entrada de bit da quarta parte. O quarto nodo 342b acoplado de maneira operável à segunda extremidade da ramificação de circuito resistivo de cada pluralidade de ramificações da quarta parte do circuito resistivo. O sétimo comutador 346b pode compreender uma primeira extremidade acoplada de maneira operável ao quarto nodo 342b e uma segunda extremidade acoplada de maneira operável a um quarto resistor 338b. O oitavo comutador 348b pode compreender uma primeira extremidade acoplada de maneira operável ao quarto nodo 342b e uma segunda extremidade.

Ainda com referência à figura 9, o primeiro nodo de saída Vp do circuito de RDAC 300 pode estar acoplado de maneira operável à segunda extremidade do segundo comutador 328a e à segunda extremidade do sexto comutador 328b. De maneira similar, o segundo nodo de saída Vn do circuito de RDAC 300 pode estar acoplado de maneira operável à segunda extremidade do quarto comutador 348a e a segunda extremidade o oitavo comutador 348b. De acordo com um aspecto, o primeiro nodo de saída Vp e o segundo nodo de saída Vn pode prover uma carga externa de 100?.

De acordo com um aspecto, cada uma das entradas de bit da segunda parte pode ser configurada para ser uma entrada de bit comple- mentar de uma entrada dé bit correspondente da primeira parte, e cada uma das entradas de bit da quarta parte pode ser configurada para ser uma entrada de bit complementar de uma entrada de bit correspondente da terceira parte. Em outro aspecto, pelo menos a pluralidade de ramificações da primeira parte do circuito resistivo, a pluralidade de ramificações da segunda parte do circuito resistivo, a pluralidade de ramificações da terceira parte do circuito resistivo e a pluralidade de ramificações da quarta parte do circuito resistivo pode compreender uma ramificação de circuito resistivo configuração conforme descrito acima em relação à ramificação exemplar de circuito resistivo 10. A figura 10 é um diagrama de cronometragem que ilustra sinais exemplares de cronometragem. As durações de cronometragem podem compreender uma primeira duração de cronometragem 371, uma segunda duração de cronometragem 372, uma terceira duração de cronometragem 373, e uma quarta duração de cronometragem 374. Uma operação exemplar do circuito de RDAC 300 pode ser descrita com referência ao diagrama de cronometragem e às figuras 22 e 23. Em um aspecto, as designações de cronometragem ?? e ?? podem representar os relógios que retêm os dados dentro do primeiro circuito de RDAC 200a e do segundo circuito de RDAC 200b, respectivamente.

Note que as figuras 23 e 22 são descritas abaixo à frente da figura 12 por mera conveniência. A figura 23 é um diagrama de circuito que ilustra o circuito de RDAC 300 durante a primeira duração de cronometragem 371. Por exemplo, o primeiro comutador 326a, o terceiro comutador 346a, o sexto comutador 328b, e o oitavo comutador 348b podem estar configurados para serem ligados durante a primeira duração de cronometragem 371. De maneira adicional, o segundo comutador 328a, o quarto comutador 348a, o quinto de comutador 326b, e o sétimo comutador 346b podem estar configurados para serem desligados durante a primeira duração de cronometragem 371. A figura 22 é um diagrama de circuito que ilustra o circuito de RDAC 300 durante a segunda duração de cronometragem 372. Por exem- pio, o segundo comutador 328a, o quarto comutador 348a, o quinto de co-mutador 326b, e o sétimo comutador 346b podem estar configurados para serem ligados durante uma segunda duração de cronometragem 372. De maneira adicional, o primeiro comutador 326a, o terceiro comutador 346a, o sexto comutador 328b, e o oitavo comutador 348b podem estar configurados para serem desligados durante a segunda duração de cronometragem 372.

Agora com referência à figura 12, um diagrama de circuito ilustra a codificação exemplar de uma parte de um circuito de RDAC. A figura 12 ilustra um segmentado exemplar RDAC e pode incluir tanto implantações binárias quanto unárias. Deve ser compreendido que o esquema de codificação descrito aqui pode ser usado em conjunto com um circuito com extremidade única de RDAC, os lados de um circuito completamente diferencial de RDAC, bem como outras configurações de RDAC. De acordo com um aspecto, a pluralidade de ramificações de circuito resistivo de uma parte de um RDAC pode compreender uma primeira porção de ramificações de circuito resistivo 10a-f para receber pelo menos uma parte dos bits mais significativos 11a e uma segunda porção de ramificações de circuito resistivo 10g-h para receber pelo menos uma parte dos bits menos significativos 11b. Ainda em outro aspecto, a primeira porção de ramificações de circuito resistivo 10a-f pode estar configurada para ser decodificada de um modo diferente da segunda porção de ramificações de circuito resistivo 10g-h. Por exemplo, a primeira porção de ramificações de circuito resistivo 10a-f pode estar configurada para ser decodificada de acordo com o esquema de codificação uná-ria (também referido como um esquema de codificação com termômetro) em pelo menos uma parte dos bits mais significativos, e a segunda porção de ramificações de circuito resistivo 10g-h pode estar configurada para ser decodificada de acordo com a codificação binária em pelo menos uma parte dos bits menos significativos.

Note que as figuras 20, 21, 14 e 13 são descritas abaixo fora de ordem por simples conveniência. Um esquema adicional pode ser usado para codificar e/ou equilibrar os lados dos vários circuitos de RDAC tais como, porém, não estando limitado aos esquemas de codificação, fornecidos nas figuras 20 e 21. A figura 20 é um diagrama de circuito que ilustra um exemplo de codificação binária e a figura 21 é um diagrama de circuito que ilustra um exemplo de codificação unária. Deve ser compreendido que variações desses esquemas de codificação podem ser usadas com determinadas configurações de RDAC da presente invenção. Com referência à figura 20, a codificação binária exemplar pode incluir uma pluralidade de porções das ramificações de circuito resistivo. Uma porção 2N'1 pode compreender ramificações 2n'1 de circuito resistivo. Conforme ilustrado, a porção 2N1 pode compreender ramificação de circuito resistivo 10n, . . . até a ramificação de circuito resistivo 10o, .. . até a ramificação de circuito resistivo 10p. Uma porção 22 pode compreender quatro ramificações de circuito resistivo 10g, 10h, 10i, e10j. Uma porção 21 pode compreender duas ramificações de circuito resistivo 10k e 101, e a porção 2o pode compreender uma ramificação de circuito resistivo 10m. O número total de ramificações de circuito resistivo irá depender da configuração particular de n-bit de RDAC e de outros aspectos do circuito de configuração de RDAC. Por exemplo, em uma implantação de RDAC com 4 bits, uma porção 2N'1 pode compreender uma porção 23 que possui oito ramificações de circuito resistivo; uma porção22 que possui quatro ramificações de circuito resistivo; uma porção21 que possui duas ramificações de circuito resistivo; e uma porção 2° que possui uma ramificação de circuito resistivo. Os códigos binários para produzir uma tensão analógica de saída correspondente podem ser implantados em um RDAC de 4 bits como fornecido na figura 14. A figura 13 é um diagrama de circuito que ilustra uma parte de um RDAC exemplar completamente diferencial. A impedância que combina com os aspectos de várias configurações de RDAC da presente invenção é descrita em relação à figura 13. Por exemplo, uma parte de uma implantação de RDAC completamente diferencial com quatro bits 500 pode ter uma impedância equivalente (seta 512) dentro da pluralidade de ramificações de circuito resistivo 510 e a mesma impedância equivalente (seta 514) a uma carga externa. Em uma implantação, a impedância equivalente pode ser 50 ?. Para obter uma impedância equivalente de 50 ? em uma implantação de RDAC com 4 bits, cada componente resistivo pode ser de aproximadamente 800? (por exemplo, 24 x 50? = 800?). Em outras implantações de RDAC com N-bits por meio da qual uma impedância equivalente de 50 ? é desejada em uma parte de um RDAC completamente diferencial, cada componente resistivo pode ser calculado por 2N x 50? = RD.

De maneira adicional, o lado da implantação de RDAC com 4 bits 500, ou uma porção da mesma pode ser codificada por termômetro. Em uma implantação codificada por termômetro, uma única ramificação de circuito resistivo pode ser representada pelo nível de sinal da unidade.

Com referência agora à figura 14, uma tabela que representa a codificação e os valores exemplares de saída analógica de uma parte de um RDAC exemplar e completamente diferencial é fornecida. Por exemplo, em um RDAC completamente diferencial com 4 bits, pode haver 16 (ou seja, 24) possíveis níveis de códigos. A tabela 520 fornece voltagens analógicas e-xemplares de saída para códigos digitais correspondentes na configuração de 1Vem escala completa. Deve ser compreendido que a tabela 520 é apenas um exemplo de possível voltagens analógicas de saída associadas aos vários aspectos e implantações do RDAC de acordo com a presente invenção.

As figuras 15 a 18 são exemplos de computações de tensão a-nalógica para várias combinações de entrada digital de bit. Na figura 15, a saída resultante de tensão analógica pode ser 0V quando cada entrada de bit do sinal digital de entrada de n-bits for "0." Em algumas configurações, todas as dezesseis pluralidades de ramificações de circuito resistivo 51 Oz podem estar conectadas ao terra (ou a uma tensão particular de suprimento ou à tensão de referência) para a obtenção da saída resultante de tensão analógica de 0V para um RDAC de 4 bits com código 0. Conforme descrito na figura 16, a saída resultante de tensão analógica pode ser 0.0625V quando as quinze entradas de bits do sinal digital de entrada de n-bits são "0" e uma entrada de bit é "1." Em algumas configurações, as quinze pluralidades de ramificações de circuito resistivo 51 Oz podem ser conectadas ao terra (ou a uma tensão particular de suprimento ou à tensão de referência) e uma plu- ralidade de ramificações de circuito resistivo 51 Oy pode ser conectada à tensão de suprimento para a obtenção da saída resultante de tensão analógica de 0.0625V para um RDAC de 4 bits com código 1. A figura 17 e 18 fornecem exemplos adicionais de computações de tensão analógica para várias combinações de entrada digital de bit. Conforme descrito na figura 17, a saída resultante de tensão analógica pode ser 0.4375V quando nove entradas de bits do sinal digital de entrada de n-bits forem "0" e sete entradas de bits forem "1." Em algumas configurações, nove da pluralidade de ramificações de circuito resistivo 51 Oz pode ser conectado ao terra (ou a uma tensão particular de suprimento ou à tensão de referência) e sete pluralidades de ramificações de circuito resistivo 51 Oy podem ser conectadas à tensão de suprimento para a obtenção da saída resultante de tensão analógica de 0.4375V para um RDAC de 4 bits com código 7. Conforme descrito na figura 18, a saída resultante de tensão analógica pode ser 0.875V quando duas entradas de bits do sinal digital de entrada de n-bits forem "0" e quatorze entrada de bits forem "1." Em algumas configurações, duas pluralidade de ramificações de circuito resistivo 51 Oz podem ser conectadas ao terra (ou a uma tensão particular de suprimento ou à tensão de referência) e quatorze pluralidades de ramificações de circuito resistivo 51 Oy podem ser conectadas à tensão de suprimento para a obtenção da saída resultante de tensão analógica de 0.875V para um RDAC de 4 bits com código 14. Outras computações para as voltagens analógicas de saída conforme mostrado na tabela 520 da figura 14, ou outras tabelas computacionais de código quando contempladas pela presente invenção, podem ser computadas de maneira similar por vários códigos de um RDAC com 4 bits ou outros RDACs com n-bit.

Com referência agora à figura 19, um sinal analógico de saída exemplar é ilustrado. O sinal analógico de saída exemplar 530 é derivado de uma simulação de um RDAC com 4 bits com uma frequência de sinal de entrada de 1GHz e de uma frequência de amostragem com 16GHz que utiliza os componentes ideais. Em operação, vários sinais analógicos de saída podem ser fornecidos pelas várias implantações de RDAC da presente inven- ção.

De acordo com outro aspecto da tecnologia em questão, métodos para converter um sinal analógico de saída derivado de um sinal digital de entrada de n-bits são descritos com referência aos várias figuras e descrições aqui. Um método exemplar pode compreender uma operação de conexão, quando um bit de entrada estiver baixo, de um primeiro comutador de um primeiro circuito inversor em uma primeira tensão de suprimento. O método também pode compreender uma operação de abertura, quando o bit de entrada estiver baixo, de um segundo comutador do primeiro circuito inversor, e uma operação de abertura, quando o bit de entrada estiver baixo, um primeiro comutador de um segundo circuito inversor. De maneira adicional, o método pode compreender uma operação de conexão, quando o bit de entrada estiver baixo, de um segundo comutador do segundo circuito inversor em uma segunda tensão de suprimento. O método pode compreender ainda uma operação de produção de saída tensão para o bit de entrada em uma segunda extremidade de um componente resistivo.

De acordo com um aspecto, o primeiro comutador do segundo circuito inversor pode compreender uma primeira extremidade acoplada de maneira operável a uma terceira tensão de suprimento e uma segunda extremidade acoplada de maneira operável a uma primeira extremidade do componente resistivo. De acordo com outro aspecto, o segundo comutador do segundo circuito inversor compreende uma primeira extremidade acoplada de maneira operável à primeira extremidade do componente resistivo e uma segunda extremidade acoplada de maneira operável à segunda tensão de suprimento.

Além disso, o método pode compreender ainda uma operação de abertura, quando o bit de entrada estiver alto, o primeiro comutador do primeiro circuito inversor. O método pode compreender ainda uma operação de conexão, quando o bit de entrada estiver alto, do segundo comutador do primeiro circuito inversor em uma quarta tensão de suprimento, e uma operação de conexão, quando o bit de entrada estiver alto, o primeiro comutador do segundo circuito inversor à segunda tensão de suprimento. De maneira adicional, o método pode compreender ainda uma operação de abertura, quando o bit de entrada estiver alto, o segundo comutador do segundo circuito inversor. Em outro método de conversão de um sinal analógico de saída, derivado de um sinal digital de entrada de n-bits, um circuito de comutação pode compreender o primeiro e o segundo comutadores e pode estar configurado para elevar ou abaixar um componente resistivo * de modo a fornecer uma tensão de saída dependendo de um bit de entrada. Vários exemplos de aspectos da descrição são descritos abaixo como cláusulas numerada (1, 2, 3, etc.) para conveniência. Os mesmos são fornecidos como exemplos, e não limitam a tecnologia em questão. Identificações das figuras e dos números de referência são fornecidas abaixo meramente como exemplos e com propósitos ilustrativos, e as cláusulas não estão limitadas por essas identificações. 1. Um circuito resistivo conversor digital para analógico (RDAC) (por exemplo, 100 da figura 7) para a provisão de um sinal analógico de saída derivado de um sinal digital de entrada de n-bits, o circuito de RDAC compreendendo: uma pluralidade de ramificações de circuito resistivo (por exemplo, 10 das figuras 1A-C) posicionada em paralelo, cada pluralidade de ramificações de circuito resistivo compreendendo: um primeiro circuito inversor (por exemplo, 14 ou 11 da figura 1A) que possui uma primeira extremidade da ramificação de circuito resistivo (por exemplo, 12 da figura 1 A) configurada para receber uma entrada de bit (por exemplo, D da figura 1A) do sinal digital de entrada de n-bits, e uma segunda extremidade configurada para prover uma saída do primeiro circuito inversor, um segundo circuito inversor (por exemplo, 16 ou I2 da figura 1A) que possui uma primeira extremidade acoplada de maneira operável à segunda extremidade do primeiro circuito inversor, e uma segunda extremidade configurada para prover uma saída do segundo circuito inversor, e um componente resistivo (por exemplo, 18 da figura 1A) que possui uma primeira extremidade acoplada de maneira operável à segunda extremidade do segundo circuito inversor, e uma segunda extremidade da ramificação de circuito resistivo (por exemplo, 22 da figura 1A) configurada para prover uma saída tensão para a entrada de bit; e um nodo de saída (por exemplo, 122 da figura 7) para a provisão do sinal analógico de saída, o nodo de saída estando acoplado de maneira operável a cada uma das segundas extremidades da ramificação de circuito resistivo. 2. O circuito de RDAC da cláusula 1, no qual o primeiro circuito inversor compreende um primeiro comutador (por exemplo, 23 da figura 1B) configurado para ser conectado a uma primeira tensão de suprimento (por exemplo, 54 da figura 1B), o primeiro comutador do primeiro circuito inversor tendo uma primeira extremidade de comutador, configurada para ser acoplada de maneira operável à primeira tensão de suprimento e uma segunda extremidade de comutador acoplada de maneira operável à segunda extremidade do primeiro circuito inversor, e um segundo comutador (por exemplo, 25 da figura 1B) configurado para ser conectado a uma segunda tensão de suprimento (por exemplo, GND da figura 1B), o segundo comutador do primeiro circuito inversor tendo uma primeira extremidade de comutador acoplada de maneira operável à segunda extremidade do primeiro circuito inversor e uma segunda extremidade de comutador, configurada para ser acoplada de maneira operável à segunda tensão de suprimento. 3. O circuito de RDAC de acordo com qualquer uma das cláusulas precedentes, no qual o primeiro comutador do primeiro circuito inversor compreende um transistor de PMOS (por exemplo, 73 da figura 4), e o segundo comutador do primeiro circuito inversor compreende um transistor de NMOS (por exemplo, 75 da figura 4). 4. O circuito de RDAC de acordo com qualquer uma das cláusulas precedentes, no qual o primeiro circuito inversor ainda compreende um primeiro comutador de reprogramação (por exemplo, 71 da figura 4) configurado para receber um primeiro sinal reprogramado de cronometragem, e um segundo comutador de reprogramação (por exemplo, 77 da figura 4) configurado para receber um segundo sinal reprogramado de cronometragem. 5. O circuito de RDAC de acordo com qualquer uma das cláusulas precedentes, no qual o segundo circuito inversor compreende um primeiro comutador (por exemplo, 24 da figura 1B) configurado para ser conectado a uma terceira tensão de suprimento (por exemplo, 56 da figura 1B), o primeiro comutador do segundo circuito inversor tendo uma primeira extremidade de comutador, configurada para ser acoplada de maneira operável à terceira tensão de suprimento e uma segunda extremidade de comutador acoplada de maneira operável à segunda extremidade do segundo circuito inversor, e um segundo comutador (por exemplo, 26 da figura 1B) configurado para ser conectado a uma quarta tensão de suprimento (por exemplo, GND da figura 1B), o segundo comutador do segundo circuito inversor tendo uma primeira extremidade de comutador acoplada de maneira operável à segunda extremidade do segundo circuito inversor e uma segunda extremidade de comutador, configurada para ser acoplada de maneira operável à quarta tensão de suprimento. 6. O circuito de RDAC de acordo com qualquer uma das cláusulas precedentes, no qual o primeiro comutador do segundo circuito inversor compreende um transistor de PMOS (por exemplo, 33 da figura 1C), e o segundo comutador do segundo circuito inversor compreende um transistor de NMOS (por exemplo, 35 da figura 1C). 7. O circuito de RDAC de acordo com qualquer uma das cláusulas precedentes, no qual o segundo circuito inversor compreende o circuito de calibração (por exemplo, figuras 2 e 3). 8. O circuito de RDAC de acordo com qualquer uma das cláusulas precedentes, no qual o circuito de calibração compreende um primeiro comutador de sintonização (por exemplo, 43 da figura 2), um segundo comutador de sintonização (por exemplo, 45 da figura 2), e um circuito digital-analógico de sintonização estática (por exemplo, 62 da figura 2), o primeiro comutador de sintonização estando acoplado de maneira operável ao primeiro comutador do segundo circuito inversor e o circuito digital para analógico de sintonização estática, e o segundo comutador de sintonização estando acoplado de maneira operável ao segundo comutador do segundo circuito inversor e o circuito digital para analógico de sintonização estática. 9. O circuito de RDAC qualquer uma das cláusulas precedentes, no qual o circuito de calibração compreende uma configuração auxiliar de circuito resistivo digital e analógico de classificação (por exemplo, 68A-H da figura 3), e o componente resistivo compreende dois ou mais segmentos resistivos (por exemplo, 18 A-D da figura 3), o circuito auxiliar resistivo digital e analógico de classificação estando acoplado de maneira operável aos dois ou mais segmentos resistivos através de dois ou mais resistores de sintonização (por exemplo, 64 da figura 3) e dois ou mais comutadores de calibração (por exemplo, 66 da figura 3). 10. O circuito de RDAC de acordo com qualquer uma das cláusulas precedentes 2, ainda compreendendo: um primeiro circuito com filtragem passiva (por exemplo, 90 da figura 6) configurado para prover a primeira tensão de suprimento (por e-xemplo, 54 da figura 1B via 93 da figura 6), o primeiro circuito com filtragem passiva configurado para ser acoplado de maneira operável à fonte de tensão (por exemplo, 97 da figura 6 via Vdd) e a segunda tensão de suprimento (por exemplo, 95 da figura 6 via GND). 11.0 circuito de RDAC de acordo com qualquer uma das cláusulas precedentes 5, ainda compreendendo: um segundo circuito com filtragem passiva (por exemplo, 90 da figura 6) configurado para prover uma terceira tensão de suprimento (por exemplo, 56 da figura 1B via 93 da figura 6), o segundo circuito com filtragem passiva configurado para ser acoplado de maneira operável à fonte de tensão (por exemplo, 97 da figura 6 via Vdd) e à quarta tensão de suprimento (por exemplo, 95 da figura 6 via GND). 12. O circuito de RDAC de acordo com qualquer uma das cláusulas precedentes 1, no qual a pluralidade de ramificações de circuito resistivo compreende uma primeira porção de ramificações de circuito resistivo para receber pelo menos uma parte dos bits mais significativos (por exemplo, 11A da figura 12) e uma segunda porção de ramificações de circuito resistivo para receber pelo menos uma parte dos bits menos significativos (por exemplo, 11B da figura 12), no qual a primeira porção de ramificações de circuito resistivo está configurada para ser decodificada de um modo diferente do que a segunda porção de ramificações de circuito resistivo. 13. O circuito de RDAC de acordo com qualquer uma das cláusulas precedentes 12, no qual a primeira porção de ramificações de circuito resistivo está configurada para ser decodificada de acordo com a codificação unária em pelo menos uma parte dos bits mais significativos, e a segunda porção de ramificações de circuito resistivo está configurada para ser decodificada de acordo com a codificação binária em pelo menos uma parte dos bits menos significativos. 14. O circuito de RDAC de acordo com qualquer uma das cláusulas precedentes 1, no qual o componente resistivo é um resistor com unidade única (por exemplo, 18 da figura 1A). 15. O circuito de RDAC de acordo com qualquer uma das cláusulas precedentes 1, que ainda compreende um componente resistivo de carga (por exemplo 336 da figura 8) acoplado de maneira operável ao nodo de saída (por exemplo, Vp da figura 8). 16. Um conversor resistivo de sinal digital para analógico completamente diferencial (RDAC) circuito (por exemplo, 200 da figura 8) para a provisão de um sinal analógico de saída derivado de um sinal digital de entrada de n-bits, o circuito completamente diferencial de RDAC compreendendo: um circuito da primeira parte de RDAC (por exemplo, 232 da figura 8) que compreende: uma pluralidade de ramificações da primeira parte do circuito resistivo, cada pluralidade de ramificações da primeira parte do circuito resistivo compreendendo: o primeiro circuito inversor da primeira parte (por exemplo, 214 da figura 8) que possui uma primeira parte primeira extremidade da ramificação de circuito resistivo, (por exemplo, 212 da figura 8) configurada para receber a primeira parte entrada de bit (por exemplo, DO da figura 8) a partir do sinal digital de entrada de n-bits, e uma segunda extremidade configurada para prover uma saída do primeiro circuito inversor da primejra parte, o segundo circuito inversor da primeira parte (por exemplo, 216 da figura 8) que possui uma primeira extremidade acoplada de maneira ope-rável à segunda extremidade do primeiro circuito inversor da primeira parte, e uma segunda extremidade configurada para prover uma saída do segundo circuito inversor da primeira parte, e o componente resistivo da primeira parte (por exemplo, 218 da figura 8) que possui uma primeira extremidade acoplada de maneira operá-vel à segunda extremidade do segundo circuito inversor da primeira parte, e a segunda extremidade da primeira parte da ramificação de circuito resistivo configurada para prover uma saída tensão para a primeira parte entrada de bit; e um nodo de saída da primeira parte (por exemplo, Vp da figura 8) acoplado de maneira operável a cada uma das segundas extremidades da ramificação de circuitos resistivo da primeira parte; e um circuito da segunda parte de RDAC (por exemplo, 234 da figura 8) que compreende: uma pluralidade de ramificações da segunda parte do circuito resistivo, cada pluralidade de ramificações da segunda parte do circuito resistivo compreendendo: a segunda parte primeiro circuito inversor (por exemplo, 214 da figura 8) tendo uma segunda parte primeira extremidade da ramificação de circuito resistivo (por exemplo, 212 da figura 8) configurada para receber a entrada de bit da segunda parte (por exemplo, DbO da figura 8), e uma segunda extremidade configurada para prover uma saída do primeiro circuito inversor da segunda parte, a segunda parte segundo circuito inversor (por exemplo, 216 da figura 8) tendo uma primeira extremidade acoplada de maneira operável à segunda extremidade do primeiro circuito inversor da segunda parte, e uma segunda extremidade configurada para prover uma saída do segundo circuito inversor da segunda parte, e a segunda parte componente resistivo (por exemplo, 218 da figu- ra 8) tendo uma primeira extremidade acoplada de maneira operável à segunda extremidade do segundo circuito inversor da segunda parte, e a segunda extremidade da segunda parte da ramificação de circuito resistivo configurada para prover uma saída tensão para a entrada de bit da segunda parte; e o nodo de saída da segunda parte (por exemplo, Vn da figura 8) acoplado de maneira operável a cada uma das segundas extremidades da segunda parte da ramificação de circuito resistivo, no qual cada uma das entradas de bit da segunda parte está configurada para ser uma entrada de bit complementar de uma entrada de bit correspondente da primeira parte do sinal digital de entrada de n-bits (por exemplo, as entradas de bits DbO, Db1, Db2... Db2N-1 para a segunda parte 234 estão configuradas para ser complementos de entrada de bits DO, D1, D2... D2n-1 para a primeira parte 232 da figura 8), no qual o nodo de saída da primeira parte e o nodo de saída da segunda parte (por exemplo, Vtot = Vp - Vn da figura 8) estão configurados para prover o sinal analógico de saída. 17. Um circuito resistivo conversor digital para analógico intercalado (RDAC) (por exemplo, 300 da figura 9) para a provisão de um sinal analógico de saída derivado de um sinal digital de entrada de n-bits, o circuito intercalado de RDAC compreendendo: um primeiro circuito de RDAC (por exemplo, 200A da figura 9) que compreende: uma pluralidade de ramificações da primeira parte do circuito resistivo (por exemplo, 232A da figura 9), cada pluralidade de ramificações da primeira parte do circuito resistivo tendo uma primeira extremidade da ramificação de circuito resistivo configurada para receber a primeira parte entrada de bit a partir do sinal digital de entrada de n-bits e uma segunda extremidade da ramificação de circuito resistivo configurada para prover uma saída tensão para a primeira parte entrada de bit, um primeiro nodo (por exemplo, 322A da figura 9) acoplado de maneira operável à segunda extremidade da ramificação de circuito resistivo de cada pluralidade de ramificações da primeira parte do circuito resistivo, um primeiro comutador (por exemplo, 326A da figura 9), o primeiro comutador que possui uma primeira extremidade acoplada de maneira operável ao primeiro nodo (por exemplo, 322A da figura 9) e uma segunda extremidade acoplada de maneira operável a um primeiro resistor (por e-xemplo, 336A da figura 9), um segundo comutador (por exemplo, 328A da figura 9), o segundo comutador que possui uma primeira extremidade acoplada de maneira operável ao primeiro nodo (por exemplo, 322A da figura 9) e uma segunda extremidade, uma pluralidade de ramificações da segunda parte do circuito resistivo (por exemplo, 234A da figura 9), cada pluralidade de ramificações da segunda parte do circuito resistivo que possui uma primeira extremidade da ramificação de circuito resistivo configurada para receber a entrada de bit da segunda parte e uma segunda extremidade da ramificação de circuito resistivo configurada para prover uma saída tensão para a entrada de bit da segunda parte, um segundo nodo (por exemplo, 342A da figura 9) acoplado de maneira operável à segunda extremidade da ramificação de circuito resistivo de cada do segundo pluralidade de ramificações de circuito resistivo, um terceiro comutador (por exemplo, 346A da figura 9), o terceiro comutador tendo uma primeira extremidade acoplada de maneira operável ao segundo nodo (por exemplo, 342A da figura 9) e uma segunda extremidade acoplada de maneira operável a um segundo resistor (por exemplo, 338A da figura 9), e um quarto comutador (por exemplo, 348A da figura 9), o quarto comutador tendo uma primeira extremidade acoplada de maneira operável ao segundo nodo (por exemplo, 342A da figura 9) e uma segunda extremidade; um segundo circuito de RDAC (por exemplo, 200B da figura 9) que compreende: uma pluralidade de ramificações da terceira parte do circuito re- sistivo (por exemplo, 232B da figura 9), cada pluralidade de ramificações da terceira parte do circuito resistivo que possui uma primeira extremidade da ramificação de circuito resistivo configurada para receber uma terceira-parte de entrada de bit a partir do sinal digital de entrada de n-bits e uma segunda extremidade da ramificação de circuito resistivo configurada para prover uma saída tensão para a entrada de bit da terceira parte, um terceiro nodo (por exemplo, 322B da figura 9) acoplado de maneira operável à segunda extremidade da ramificação de circuito resistivo de cada pluralidade de ramificações da terceira parte do circuito resistivo, um quinto de comutador (por exemplo, 326B da figura 9), o quinto de comutador tendo uma primeira extremidade acoplada de maneira ope-rávei ao terceiro nodo (por exemplo, 322B da figura 9) e uma segunda extremidade acoplada de maneira operável a um terceiro resistor (por exemplo, 336B da figura 9), um sexto comutador (por exemplo, 328B da figura 9), o sexto comutador que possui uma primeira extremidade acoplada de maneira operável ao terceiro nodo (por exemplo, 322B da figura 9) e uma segunda extremidade, uma pluralidade de ramificações da quarta parte do circuito resistivo (por exemplo, 234B da figura 9), cada pluralidade de ramificações da quarta parte do circuito resistivo tendo uma primeira extremidade da ramificação de circuito resistivo configurada para receber uma entrada de bit da quarta parte e uma segunda extremidade da ramificação de circuito resistivo configurada para prover uma saída tensão para a entrada de bit da quarta parte, um quarto nodo (por exemplo, 342B da figura 9) acoplado de maneira operável à segunda extremidade da ramificação de circuito resistivo de cada pluralidade de ramificações da quarta parte do circuito resistivo, um sétimo comutador (por exemplo, 346B da figura 9), o sétimo comutador tendo uma primeira extremidade acoplada de maneira operável ao quarto nodo (por exemplo, 342B da figura 9) e uma segunda extremidade acoplada de maneira operável a um quarto resistor (por exemplo, 338B da figura 9), e um oitavo comutador (por exemplo, 348B da figura 9), o oitavo comutador tendo uma primeira extremidade acoplada de maneira operável ao quarto nodo (por exemplo, 342B da figura 9) e uma segunda extremidade; um primeiro nodo de saída (por exemplo, Vp da figura 9) acoplado de maneira operável à segunda extremidade do segundo comutador (por exemplo, 328A da figura 9) e a segunda extremidade do sexto comutador (por exemplo, 328B da figura 9); e um segundo nodo de saída (por exemplo, Vn da figura 9) acoplado de maneira operável à segunda extremidade do quarto comutador (por exemplo, 348A da figura 9) e a segunda extremidade do oitavo comutador (por exemplo, 348B da figura 9), no qual cada uma das entradas de bit da segunda parte está configurada para ser uma entrada de bit complementar de uma entrada de bit correspondente da primeira parte, e cada uma das entradas de bit da quarta parte está configurada para ser uma entrada de bit complementar de üma entrada de bit correspondente da terceira parte, no qual pelo menos uma pluralidade de ramificações da primeira parte do circuito resistivo, a pluralidade de ramificações da segunda parte do circuito resistivo, a pluralidade de ramificações da terceira parte do circuito resistivo, e a pluralidade de ramificações da quarta parte do circuito resistivo compreende: um primeiro circuito inversor (por exemplo, 14 ou 11 da figura 1A) tendo uma primeira extremidade acoplada de maneira operável à primeira extremidade correspondente da ramificação de circuito resistivo (por exemplo, 12 da figura 1A), e uma segunda extremidade configurada para prover uma saída do primeiro circuito inversor, um segundo circuito inversor (por exemplo, 16 ou I2 da figura 1A) tendo uma primeira extremidade acoplada de maneira operável à segunda extremidade do primeiro circuito inversor, e uma segunda extremidade configurada para prover uma saída do segundo circuito inversor, e um componente resistivo (por exemplo, 18 da figura 1A) tendo uma primeira extremidade acoplada de maneira operável à segunda extremidade do segundo circuito inversor, e a segunda extremidade correspondente da ramificação de circuito resistivo (por exemplo, 22 da figura 1 A). 18. O circuito intercalado de RDAC de acordo com qualquer uma das cláusulas precedentes, no qual: o primeiro comutador (por exemplo, 326A da figura 9), o terceiro comutador (por exemplo, 346A da figura 9), o sexto comutador (por exemplo, 328B da figura 9), e o oitavo comutador (por exemplo, 348B da figura 9) estão configurados para serem ligados durante uma primeira duração de cro-nometragem (por exemplo 371 da figura 10); e o segundo comutador (por exemplo, 328A da figura 9), o quarto comutador (por exemplo, 348A da figura 9), o quinto de comutador (por e-xemplo, 326B da figura 9), e o sétimo comutador (por exemplo, 346B da figura 9) estão configurados para serem desligados durante a primeira duração de cronometragem. 19. O circuito intercalado de RDAC de acordo com qualquer uma das cláusulas precedentes, no qual: o segundo comutador (por exemplo, 328A da figura 9), o quarto comutador (por exemplo, 348A da figura 9), o quinto de comutador (por e-xemplo, 326B da figura 9), e o sétimo comutador (por exemplo, 346B da figura 9) estão configurados para serem ligados durante uma segunda duração de cronometragem (por exemplo 372 da figura 10); e o primeiro comutador (por ekemplo, 326A da figura 9), o terceiro comutador (por exemplo, 346A da figura 9), o sexto comutador (por exemplo, 328B da figura 9), e o oitavo comutador (por exemplo, 348B da figura 9) estão configurados para serem desligados durante a segunda duração de cronometragem. 20. Um método de conversão de um sinal analógico de saída derivado de um sinal digital de entrada de n-bits, o método compreendendo: conectar, quando um bit de entrada estiver baixo, um primeiro comutador (por exemplo, 23 da figura 1B) de um primeiro circuito inversor (por exemplo, 14 da figura 1B) em uma primeira tensão de suprimento (por exemplo, 54 da figura 1B); abrir, quando o bit de entrada estiver baixo, um segundo comu-tador (por exemplo, 25 da figura 1B) do primeiro circuito inversor; abrir, quando o bit de entrada estiver baixo, um primeiro comu-tador (por exemplo, 24 da figura 1B) de um segundo circuito inversor (por exemplo, 16 da figura 1B); conectar, quando o bit de entrada estiver baixo, um segundo comutador (por exemplo, 26 da figura 1B) do segundo circuito inversor a uma segunda tensão de suprimento (por exemplo, GND da figura 1B); e produzir uma saída tensão para o bit de entrada em uma segunda extremidade de um componente resistivo (por exemplo, 18 da figura 1B), no qual o primeiro comutador do segundo circuito inversor compreende uma primeira extremidade acoplada de maneira operável a uma terceira tensão de suprimento (por exemplo, 56 da figura 1B) e uma segunda extremidade (por exemplo, X da figura 1B) acoplada de maneira operável a uma primeira extremidade do componente resistivo (por exemplo, 18 da figura 1B), no qual o segundo comutador do segundo circuito inversor compreende uma primeira extremidade (por exemplo, X da figura 1B) acoplada de maneira operável à primeira extremidade do componente resistivo e uma segunda extremidade acoplada de maneira operável à segunda tensão de suprimento. 21. Método de acordo com qualquer uma das cláusulas precedentes, ainda compreendendo: converter um sinal analógico de saída derivado de um sinal digital de entrada de n-bits, o método compreendendo: abrir, quando o bit de entrada estiver alto, o primeiro comutador (por exemplo, 23 da figura 1B) do primeiro circuito inversor (por exemplo, 14 da figura 1B); conectar, quando o bit de entrada estiver alto, o segundo comutador (por exemplo, 25 da figura 1B) do primeiro circuito inversor a uma quarta tensão de suprimento (por exemplo, GND da figura 1B); conectar, quando o bit de entrada estiver alto, o primeiro comu-tador (por exemplo, 24 da figura 1B) do segundo circuito inversor (por exemplo, 16 da figura 1B) à segunda tensão de suprimento; e abrir, quando o bit de entrada estiver alto, o segundo comutador (por exemplo, 26 da figura 1B) do segundo circuito inversor. 22. Método de acordo com qualquer uma das cláusulas precedentes, no qual a primeira tensão de suprimento is maior do que a terceira tensão de suprimento. 23. Um método de conversão de um sinal analógico de saída derivado de um sinal digital de entrada de n-bits, o método que compreende: conectar, quando um bit de entrada estiver alto, um primeiro comutador (por exemplo, 24 da figura 1B) de um circuito de comutação (por exemplo, 16 da figura 1B) a uma primeira tensão de suprimento (por exemplo, 56 da figura 1B); abrir, quando o bit de entrada estiver alto, um segundo comutador (por exemplo, 26 da figura 1B) do circuito de comutação; e produzir uma saída tensão para o bit de entrada em um nodo de saída (por exemplo, 22 da figura 1B) acoplado a uma primeira extremidade de um componente resistivo (por exemplo, 18 da figura 1B), no qual o primeiro comutador do circuito de comutação compreende uma primeira extremidade acoplada de maneira operável à primeira tensão de suprimento e uma segunda extremidade (por exemplo, X da figura 1B) acoplada de maneira operável a uma segunda extremidade do componente resistivo, no qual o segundo comutador do circuito de comutação compreende uma primeira extremidade (por exemplo, X da figura 1B) acoplado de maneira operável à segunda extremidade do componente resistivo e uma segunda extremidade acoplada de maneira operável a uma segunda tensão de suprimento (por exemplo, GND da figura 1B). 24. Método de acordo com qualquer uma das cláusulas precedentes, que ainda compreende: abrir, quando o bit de entrada estiver baixo, o primeiro comuta-dor (por exemplo, 24 da figura 1B) do circuito de comutação; conectar, quando o bit de entrada estiver baixo, o segundo co-mutador (por exemplo, 26 da figura 1B) do circuito de comutação à segunda tensão de suprimento. 25. Método de acordo com qualquer uma das cláusulas precedentes, no qual a primeira tensão de suprimento é uma tensão positiva e a segunda tensão de suprimento é o terra ou aproximadamente terra.

Um método pode compreender uma ou mais operações descritas em uma ou mais cláusulas precedentes Um aparelho pode compreender meios para realizar uma ou mais operações descritas em uma ou mais cláusulas precedentes.

Um aparelho pode compreender componentes operáveis para realizar uma ou mais operações descritas em uma ou mais cláusulas precedentes.

Um aparelho pode compreender meios adaptados para a execução de operações descritas em uma ou mais cláusulas precedentes.

Em um aspecto, qualquer uma das cláusulas aqui pode depender de acordo com qualquer uma das cláusulas independentes ou qualquer uma das cláusulas dependentes. Em um aspecto, qualquer uma das cláusulas (por exemplo, cláusulas dependentes ou independentes) pode ser combinada com qualquer outra cláusula (por exemplo, cláusulas dependentes ou independentes). Em um aspecto, uma reivindicação pode incluir algumas ou todas as palavras (por exemplo, etapas, operações, meios ou componentes) recitadas na cláusula, em uma frase, uma expressão ou um parágrafo. Em um aspecto, uma reivindicação pode incluir algumas ou todas as palavras recitadas em uma ou mais cláusulas, frases, expressões ou parágrafos. Em um aspecto, algumas das palavras em cada uma das cláusulas, frases, expressões ou parágrafos podem ser removidos. Em um aspecto, palavras ou elementos adicionais podem ser adicionados à cláusula, a uma frase, uma expressão ou um parágrafo. Em um aspecto, a tecnologia em questão pode ser implantada sem a utilização de alguns dos componentes, elementos, funções ou operações descritos aqui. Em um aspecto, a tecnologia em questão pode ser implantada utilizando-se componentes, elementos, funções ou operações adicionais.

Em um aspecto, quaisquer métodos, instruções, código, meios, lógica, componentes, blocos, módulos e similares (por exemplo, software ou hardware) descritos ou reivindicados aqui podem ser representados nos desenhos (por exemplo, fluxogramas, diagramas em bloco), tais desenhos (independentemente se explicitamente mostrado ou não) estão expressamênte incorporados aqui por referência, e tais desenhos (caso não tenham sido ainda explicitamente mostrados) podem ser adicionados à descrição sem constituir assunto novo. Resumidamente, algumas (mas não necessariamente todas) das cláusulas/descrições/reivindicações estão explicitamente representadas nos desenhos, porém, qualquer uma das cláusu-las/descrições/as reivindicações podem estar representadas nos desenhos de um modo similar àqueles desenhos explicitamente mostrados. Por exemplo, um fluxograma pode ser movido para qualquer uma das cláusulas, frases ou reivindicações para um método de tal modo que cada operação ou etapa esteja conectada à próxima operação ou etapa através de uma seta. Em outro exemplo, um diagrama em bloco pode ser movido para qualquer uma das cláusulas, frases ou reivindicações que possui meios para elementos (por exemplo, meios para a execução de uma ação) de tal modo que cada meios para elemento pode ser representado as um módulo for elemento (por exemplo, um módulo para a execução de uma ação).

Aqueles versados na técnica compreenderíam que itens tais como os vários blocos, módulos, elementos, componentes, métodos, operações, etapas e algoritmos ilustrativos e descritos aqui podem ser implantados como hardware ou uma combinação de hardware e software.

Para ilustrar a intercambialidade de hardware e software, itens tais como os vários blocos, módulos, elementos, componentes, métodos, operações, etapas, e algoritmos ilustrativos foram descritos geralmente em termos de sua funcionalidade. Se tal funcionalidade será implantada como hardware ou software vai depender das restrições particulares de aplicação e de modelo, impostas ao sistema como um todo. Pessoas versadas na técnica podem implantar a funcionalidade descrita de formas variadas para cada particular aplicação.

Em um aspecto, "meios," um bloco, um módulo, um elemento, um componente ou a processador podem ser um item (por exemplo, um ou mais blocos, módulos, elementos, componentes ou processadores) para a execução de uma ou mais funções ou operações. Em um aspecto, tal item pode ser um aparelho, hardware, ou uma porção dos mesmos. Em um e-xemplo, um item pode ser implantado como um ou mais circuitos configurados para executar a(s) função(s) ou operação(ões). Um circuito pode incluir um ou mais circuitos e/ou lógica. Um circuito pode ser analógico e/ou digital. Um circuito pode ser elétrico e/ou óptico. Um circuito pode incluir transistores. Em um exemplo, um ou mais itens podem ser implantados como um sistema de processamento (por exemplo, um processador de sinal digital (DSP), um circuito integrado com aplicação específica (ASIC), uma porta lógica de campo programável FPGA), etc.). Em um exemplo, um item também pode incluir uma estrutura na forma de, por exemplo, uma instrução(s) para a execução da(s) função(s) ou operação(s), onde a(s) instrução(s) é (são) ou armazenada(s) em um meio legível por computador, em outro dispositivo, ou em uma porção do mesmo, onde uma instrução(s) pode ser software, uma aplicação(s), uma sub-rotina(s), ou uma porção do mesmo. Aqueles versados na técnica irão reconhecer como implantar as instruções, circuitos, e sistemas de processamento. A menos que mencionado de outro modo, várias configurações descritas na presente invenção podem ser implantadas sobre um Silício, Si-lício-Germânio (SiGe), Gálio Arsenieto (GaAs), Fosfeto de índio (InP) ou substrato de Fosfeto de Gálio e índio (InGaP), ou qualquer outro substrato. A referência a um elemento no singular não pretende significar "um e apenas um" a menos que especificamente atestado assim, e sim "um ou mais." Por exemplo, um sinal de relógio pode se referir a um ou mais sinais de relógio, um sinal de controle pode se referir a um ou mais sinais de controle, um sinal de entrada pode se referir a um ou mais sinais de entrada, um sinal de saída pode se referir a um ou mais sinais de saída, e um sinal pode se referir a sinais de tensão diferencial. A menos que atestado especificamente de outro modo, o termo "alguns" refere-se a um ou mais. Pronomes no masculino (por exemplo, dele) incluem os gêneros feminino e neutro (por exemplo, dela e disso) e vice-versa. Títulos e subtítulos, caso haja algum, são usados para conveniência apenas e não limitam a invenção.

Uma expressão tal como um "aspecto" não significa que tal aspecto é essencial para a tecnologia em questão ou que tal aspecto se aplica a todas as configurações da tecnologia em questão. A descrição referente a um aspecto pode se aplicar a todas as configurações, ou a uma ou mais configurações. Um aspecto pode prover um ou mais exemplos. Uma expressão tal como um aspecto pode se referir a um ou mais aspectos e vice-versa. Uma expressão tal como uma "modalidade" não significa que tal modalidade é essencial para a tecnologia em questão ou que tal modalidade se aplica a todas as configurações da tecnologia em questão. A descrição referente a uma modalidade pode se aplicar a todas as modalidades, ou uma ou mais modalidades. Uma modalidade pode prover um ou mais exemplos. Uma expressão tal como modalidade pode se referir a uma ou mais modalidades e vice-versa. Uma expressão tal como a "configuração" não significa que tal configuração é essencial para a tecnologia em questão ou que tal configuração se aplica a todas as configurações da tecnologia em questão. A descrição referente à configuração pode se aplicar a todas as configurações, ou a uma ou mais configurações. A configuração pode prover um ou mais exemplos. Uma expressão tal como configuração pode se referir a uma ou mais configurações e vice-versa.

Em um aspecto da descrição, quando ações ou funções são descritas como sendo executadas por um item (por exemplo, que recebe, determina, provê, gera, converte, exibe, notifica, aceita, seleciona, controla, transmite, reporta, envia, ou qualquer outra ação ou função), compreende-se que tais ações ou funções podem ser executadas pelo item diretamente ou indiretamente. Em um aspecto, quando um módulo é descrito como execute o uma ação, pode ser entendido que o módulo está execute o a ação diretamente. Em um aspecto, quando um módulo é descrito como execute o uma ação, pode ser entendido que o módulo está execute o a ação indiretamente, por exemplo, facilite o, habilite o ou cause o tal ação.

Em um aspecto, a menos que de outro modo atestado, todas as medições, valores, classificações, posições, magnitudes, tamanhos, e outras especificações que são descritos neste relatório descritivo, o que inclui nas reivindicações que se seguem, são aproximados e não exatos. Em um aspecto, eles pretendem ser uma faixa razoável que é consistente com as funções às quais eles se referem e com o que é costumeiro na técnica à qual eles pertencem.

Em um aspecto, o termo "acoplado" ou similar pode se referir à condição de estar diretamente acoplado. Em outro aspecto, o termo "acoplado" ou similar pode se referir à condição de estar indiretamente acoplado. Vários itens podem ser dispostos de maneira diferente (por e-xemplo, dispostos em uma ordem diferente, ou divididos de um modo diferente) tudo sem fugir do escopo da tecnologia em questão. Em um aspecto da descrição, os elementos recitados nas reivindicações em anexo podem ser executados por um ou mais módulos ou submódulos.

Compreende-se que a ordem específica ou hierarquia de etapas, operações ou processos descritos é uma ilustração de abordagens exemplares. Com base nas preferências do modelo, compreende-se que a ordem específica ou hierarquia de etapas, operações ou processos podem ser reorganizadas. Algumas das etapas, operações ou processos podem ser executadas ao mesmo tempo. As reivindicações do método em anexo, caso haja, elementos presentes das várias etapas, operações ou processos em uma ordem simples, e não foram projetados para ficarem limitados à ordem específica ou hierarquia apresentada. A presente descrição foi fornecida para permitir que qualquer pessoa versada na técnica pratique os vários aspectos descritos aqui. A descrição fornece vários exemplos da tecnologia em questão, e a tecnologia em questão não está limitada a esses exemplos. Várias modificações nes- ses aspectos ficarão prontamente aparentes para aqueles versados na técnica, e os princípios genéricos definidos aqui podem ser aplicados a outros aspectos.

Todos equivalentes estruturais e funcionais dos elementos dos vários aspectos descritos ao longo de toda esta descrição que são conhecidos ou que venham a ser conhecidos posteriormente daqueles versados na técnica estão expressamente incorporados aqui por referência e são previstos como parte das reivindicações. Além disso, nada descrito aqui pretende ser dedicado ao público independentemente de tal descrição ser explicitamente recitada nas reivindicações. Nenhum elemento da reivindicação deve ser construído sob as provisões de 35 U.S.C. §112, sexto parágrafo, a menos que o elemento esteja expressamente recitado através da expressão "meios para" ou, no caso da reivindicação de um método, que o elemento seja recitado usando a expressão "etapa para." Além disso, a extensão na qual o termo "inclui," "possui," ou similar é usado, tal termo pretende ser in-clusivo de um modo similar do termo "compreende" visto que "compreende" é interpretado quando empregado como uma palavra transicional em uma reivindicação. O Título, os Antecedentes, o Sumário, a Breve Descrição dos Desenhos e o Resumo da descrição estão aqui incorporados dentro da descrição e são fornecidos como exemplos ilustrativos da descrição, e não como descrições restritivas. Alega-se que eles não serão usados para limitar o escopo ou o significado das reivindicações. Além disso, na descrição detalhada, pode ser visto que a descrição fornece exemplos ilustrativos e as várias características estão agrupadas juntas em várias modalidades com o propósito de simplificar a descrição. Este método de descrição não deve ser interpretado como refletindo uma intenção de que o assunto em questão e reivindicado exija mais características do que está expressamente recitado em cada reivindicação. Pelo contrário, assim como as reivindicações a seguir refletem, o assunto em questão da invenção não se encontra em todas as características de uma única configuração ou operação descrita. As reivindicações a seguir estão incorporadas à descrição detalhada, com cada reivindicação tendo significado próprio como um assunto em questão separadamente reivindicado. Não é previsto que as reivindicações estejam limitadas aos aspectos descritos aqui, porém elas devem estar de acordo com todo o escopo consistente com a linguagem das reivindicações e devem englobar todos os equivalentes legais. Não obstante, nenhuma das reivindicações pretende incluir um assunto em questão que falhe em atender ao requerimento de 35 U.S.C. § 101, 102, ou 103, nem deve ser interpretado de tal forma. Qualquer incorporação não intencionada de tal assunto em questão não é reivindicada aqui.

Claims (22)

1. Circuito resistivo conversor digital para analógico (RDAC) para a provisão de um sinal analógico de saída derivado de um sinal digital de entrada de n-bits, o circuito de RDAC compreendendo: uma pluralidade de ramificações de circuito resistivo posicionado em paralelo, cada pluralidade de ramificações de circuito resistivo compreendendo: um primeiro circuito inversor que possui uma primeira extremidade da ramificação de circuito resistivo configurada para receber uma entrada de bit do sinal digital de entrada de n-bits, e uma segunda extremidade configurada para prover uma saída do primeiro circuito inversor, um segundo circuito inversor que possui uma primeira extremidade acoplada de maneira operável à segunda extremidade do primeiro circuito inversor, e uma segunda extremidade configurada para prover uma saída do segundo circuito inversor, e um componente resistivo que possui uma primeira extremidade acoplada de maneira operável à segunda extremidade do segundo circuito inversor, e uma segunda extremidade da ramificação de circuito resistivo configurada para prover uma saída tensão para a entrada de bit; e um nodo de saída para a provisão do sinal analógico de saída, o nodo de saída estando acoplado de maneira operável a cada uma das segundas extremidades da ramificação de circuito resistivo.

2. Circuito de RDAC de acordo com a reivindicação 1, em que o primeiro circuito inversor compreende um primeiro comutador configurado para ser conectado a uma primeira tensão de suprimento, o primeiro comutador do primeiro circuito inversor tendo uma primeira extremidade de comutador, configurada para ser acoplada de maneira operável à primeira tensão de suprimento e uma segunda extremidade de comutador acoplada de maneira operável à segunda extremidade do primeiro circuito inversor, e um segundo comutador configurado para ser conectado a uma segunda tensão de suprimento, o segundo comutador do primeiro circuito inversor tendo uma primeira extremidade de comutador acoplada de maneira operável à segun- da extremidade do primeiro circuito inversor e uma segunda extremidade de comutador, configurada para ser acoplada de maneira operável à segunda tensão de suprimento.

3. Circuito de RDAC de acordo com a reivindicação 2, em que o primeiro comutador do primeiro circuito inversor compreende um transistor de PMOS, e o segundo comutador do primeiro circuito inversor compreende um transistor de NMOS.

4. Circuito de RDAC de acordo com qualquer uma das reivindicações 1 a 3, em que o primeiro circuito inversor ainda compreende um primeiro comutador de reprogramação configurado para receber um primeiro sinal reprogramado de cronometragem, e um segundo comutador de reprogramação configurado para receber um segundo sinal reprogramado de cronometragem.

5. Circuito de RDAC de acordo com qualquer uma das reivindicações 1 a 4, em que o segundo circuito inversor compreende um primeiro comutador configurado para ser conectado a uma terceira tensão de suprimento, o primeiro comutador do segundo circuito inversor que possui uma primeira extremidade de comutador, configurada para ser acoplada de maneira operável à terceira tensão de suprimento e uma segunda extremidade de comutador acoplada de maneira operável à segunda extremidade do segundo circuito inversor, e um segundo comutador configurado para ser conectado a uma quarta tensão de suprimento, o segundo comutador do segundo circuito inversor tendo uma primeira extremidade de comutador acoplada de maneira operável à segunda extremidade do segundo circuito inversor e uma segunda extremidade de comutador, configurada para ser a-coplada de maneira operável à quarta tensão de suprimento.

6. Circuito de RDAC de acordo com a reivindicação 5, em que o primeiro comutador do segundo circuito inversor compreende um transistor de PMOS, e o segundo comutador do segundo circuito inversor compreende um transistor de NMOS.

7. Circuito de RDAC de acordo com qualquer uma das reivindicações 5 a 6, em que o segundo circuito inversor compreende um circuito de calibração.

8. Circuito de RDAC de acordo com a reivindicação 7, em que o circuito de calibração compreende um primeiro comutador de sintonização, um segundo comutador de sintonização, e um circuito digital para analógico de sintonização estática, o primeiro comutador de sintonização estando acoplado de maneira operável ao primeiro comutador do segundo circuito inver-sor e o circuito digital para analógico de sintonização estática, e o segundo comutador de sintonização estando acoplado de maneira operável ao segundo comutador do segundo circuito inversor e o circuito digital para analógico de sintonização estática.

9. Circuito de RDAC de acordo com a reivindicação 7, em que o circuito de calibração compreende um circuito auxiliar resistivo digital para analógico de classificação, e o componente resistivo compreendendo dois ou mais segmentos resistivos, o circuito auxiliar resistivo digital e analógico de classificação estando acoplado de maneira operável aos dois ou mais segmentos resistivos através de dois ou mais resistores de sintonização e dois ou mais comutadores de calibração.

10. Circuito de RDAC de acordo qualquer uma das reivindicações 2 a 4, que ainda compreende: um primeiro circuito com filtragem passiva configurado para prover a primeira tensão de suprimento, o primeiro circuito com filtragem passiva configurado para ser acoplado de maneira operável à fonte de tensão e à segunda tensão de suprimento.

11. Circuito de RDAC de acordo com qualquer uma das reivindicações 5 a 8, que ainda compreende: um segundo circuito com filtragem passiva configurado para prover uma terceira tensão de suprimento, o segundo circuito com filtragem passiva configurado para ser acoplado de maneira operável à fonte de tensão e à quarta tensão de suprimento.

12. Circuito de RDAC de acordo com qualquer uma das reivindicações 1 a 11, em que a pluralidade de ramificações de circuito resistivo compreende uma primeira porção de ramificações de circuito resistivo para receber pelo menos uma parte dos bits mais significativos e uma segunda porção de ramificações de circuito resistivo para receber pelo menos uma parte dos bits menos significativos, em que a primeira porção de ramificações de circuito resistivo está configurada para ser decodificada de um modo diferente do que a segunda porção de ramificações de circuito resistivo.

13. Circuito de RDAC de acordo com a reivindicação 12, em que a primeira porção de ramificações de circuito resistivo está configurada para ser decodificada de acordo com a codificação unária em pelo menos uma parte dos bits mais significativos, e a segunda porção de ramificações de circuito resistivo está configurada para ser decodificada de acordo com a codificação binária em pelo menos uma parte dos bits menos significativos.

14. Circuito de RDAC de acordo com qualquer uma das reivindicações 1 a 13, em que o componente resistivo é um resistor com unidade única.

15. Circuito de RDAC de acordo com qualquer uma das reivindicações 1 a 14, que ainda compreende um componente resistivo de carga acoplado de maneira operável ao nodo de saída.

16. Circuito resistivo conversor digital para analógico completamente diferencial (RDAC) para a provisão de um sinal analógico de saída derivado de um sinal digital de entrada de n-bits, o circuito completamente diferencial de RDAC compreendendo: um circuito da primeira parte de RDAC que compreende: uma pluralidade de ramificações da primeira parte do circuito resistivo, cada pluralidade de ramificações da primeira parte do circuito resistivo compreendendo: o primeiro circuito inversor da primeira parte tendo uma primeira parte primeira extremidade da ramificação de circuito resistivo configurada para receber a primeira parte entrada de bit a partir do sinal digital de entrada de n-bits, e uma segunda extremidade configurada para prover uma saída do primeiro circuito inversor da primeira parte, o segundo circuito inversor da primeira parte tendo uma primeira extremidade acoplada de maneira operável à segunda extremidade do pri- meiro circuito inversor da primeira parte, e uma segunda extremidade configurada para prover uma saída do segundo circuito inversor da primeira parte, e o componente resistivo da primeira parte tendo uma primeira extremidade acoplada de maneira operável à segunda extremidade do segundo circuito inversor da primeira parte, e a primeira parte segunda extremidade da ramificação de circuito resistivo configurado para prover uma saída tensão para a primeira parte entrada de bit; e um nodo de saída da primeira parte acoplado de maneira operável a cada uma das segundas extremidades da ramificação de circuito resistivo da primeira parte; e um circuito da segunda parte de RDAC que compreende: uma pluralidade de ramificações da segunda parte do circuito resistivo, cada pluralidade de ramificações da segunda parte do circuito resistivo que compreende: a segunda parte do primeiro circuito inversor que possui a segunda parte primeira extremidade da ramificação de circuito resistivo configurada para receber a entrada de bit da segunda parte, e uma segunda extremidade configurada para prover uma saída do primeiro circuito inversor da segunda parte, a segunda parte do segundo circuito inversor que possui uma primeira extremidade acoplada de maneira operável à segunda extremidade do primeiro circuito inversor da segunda parte, e uma segunda extremidade configurada para prover uma saída do segundo circuito inversor da segunda parte, e a segunda parte do componente resistivo tendo uma primeira extremidade acoplada de maneira operável à segunda extremidade do segundo circuito inversor da segunda parte, e a segunda extremidade da segunda parte da ramificação de circuito resistivo configurada para prover uma saída tensão para a entrada de bit da segunda parte; e o nodo de saída da segunda parte acoplado de maneira operável a cada uma das segundas extremidades da segunda parte da ramifica- ção de circuito resistivo, em que cada uma das entradas de bit da segunda parte está configurada para ser uma entrada de bit complementar de uma entrada de bit correspondente da primeira parte do sinal digital de entrada de n-bits, em que o nodo de saída da primeira parte e o nodo de saída da segunda parte estão configurados para prover o sinal analógico de saída.

17. Circuito resistivo conversor digital para analógico intercalado (RDAC) para a provisão de um sinal analógico de saída derivado de um sinal digital de entrada de n-bits, o circuito intercalado de RDAC que compreende: um primeiro circuito de RDAC compreendendo: uma pluralidade de ramificações da primeira parte do circuito resistivo, cada pluralidade de ramificações da primeira parte do circuito resistivo que possui uma primeira extremidade da ramificação de circuito resistivo configurada para receber a primeira parte da entrada de bit a partir do sinal digital de entrada de n-bits e uma segunda extremidade da ramificação de circuito resistivo configurada para prover uma saída tensão para a primeira parte entrada de bit, um primeiro nodo acoplado de maneira operável à segunda extremidade da ramificação de circuito resistivo de cada pluralidade de ramificações da primeira parte do circuito resistivo, um primeiro comutador, o primeiro comutador que possui uma primeira extremidade acoplada de maneira operável ao primeiro nodo e uma segunda extremidade acoplada de maneira operável a um primeiro resistor, um segundo comutador, o segundo comutador que possui uma primeira extremidade acoplada de maneira operável ao primeiro nodo e uma segunda extremidade, uma pluralidade de ramificações da segunda parte do circuito resistivo, cada pluralidade de ramificações da segunda parte do circuito resistivo que possui uma primeira extremidade da ramificação de circuito resistivo configurada para receber a entrada de bit da segunda parte e uma segunda extremidade da ramificação de circuito resistivo configurada para prover uma saída tensão para a entrada de bit da segunda parte, um segundo nodo acoplado de maneira operável à segunda extremidade da ramificação de circuito resistivo de cada da segunda pluralidade de ramificações de circuito resistivo, um terceiro comutador, o terceiro comutador tendo uma primeira extremidade acoplada de maneira operável ao segundo nodo e uma segunda extremidade acoplada de maneira operável a um segundo resistor, e um quarto comutador, o quarto comutador tendo uma primeira extremidade acoplada de maneira operável ao segundo nodo e uma segunda extremidade; um segundo circuito de RDAC compreendendo: uma pluralidade de ramificações da terceira parte do circuito resistivo, cada pluralidade de ramificações da terceira parte do circuito resistivo tendo uma primeira extremidade da ramificação de circuito resistivo configurada para receber a entrada de bit da terceira parte a partir do sinal digital de entrada de n-bits e uma segunda extremidade da ramificação de circuito resistivo configurada para prover uma saída tensão para a entrada de bit da terceira parte, um terceiro nodo acoplado de maneira operável à segunda extremidade da ramificação de circuito resistivo de cada pluralidade de ramificações da terceira parte do circuito resistivo, um quinto de comutador, o quinto de comutador tendo uma primeira extremidade acoplada de maneira operável ao terceiro nodo e uma segunda extremidade acoplada de maneira operável a um terceiro resistor, um sexto comutador, o sexto comutador tendo uma primeira extremidade acoplada de maneira operável ao terceiro nodo e uma segunda extremidade, uma pluralidade de ramificações da quarta parte do circuito resistivo, cada pluralidade de ramificações da quarta parte do circuito resistivo tendo uma primeira extremidade da ramificação de circuito resistivo configurada para receber uma entrada de bit da quarta parte e uma segunda extremidade da ramificação de circuito resistivo configurada para prover uma saída tensão para a entrada de bit da quarta parte. um quarto nodo acoplado de maneira operável à segunda extremidade da ramificação de circuito resistivo de cada pluralidade de ramificações da quarta parte do circuito resistivo, um sétimo comutador, o sétimo comutador tendo uma primeira extremidade acoplada de maneira operável ao quarto nodo e uma segunda extremidade acoplada de maneira operável a um quarto resistor, e um oitavo comutador, o oitavo comutador tendo uma primeira extremidade acoplada de maneira operável ao quarto nodo e uma segunda extremidade; um primeiro nodo de saída acoplado de maneira operável à segunda extremidade do segundo comutador e a segunda extremidade do sexto comutador; e um segundo nodo de saída acoplado de maneira operável à segunda extremidade do quarto comutador e a segunda extremidade do oitavo comutador, em que cada uma das entradas de bit da segunda parte está configurada para ser uma entrada de bit complementar de uma entrada de bit correspondente da primeira parte, e cada uma das entradas de bit da quarta parte está configurada para ser uma entrada de bit complementar de uma entrada de bit correspondente da terceira parte, em que pelo menos uma pluralidade de ramificações da primeira parte do circuito resistivo, a pluralidade de ramificações da segunda parte do circuito resistivo, a pluralidade de ramificações da terceira parte do circuito resistivo, e a pluralidade de ramificações da quarta parte do circuito resistivo compreende: um primeiro circuito inversor tendo uma primeira extremidade acoplada de maneira operável à primeira extremidade correspondente da ramificação de circuito resistivo, e uma segunda extremidade configurada para prover uma saída do primeiro circuito inversor, um segundo circuito inversor tendo uma primeira extremidade acoplada de maneira operável à segunda extremidade do primeiro circuito inversor, e uma segunda extremidade configurada para prover uma saída do segundo circuito inversor, e um componente resistivo tendo uma primeira extremidade acoplada de maneira operável à segunda extremidade do segundo circuito inversor, e à segunda extremidade correspondente da ramificação de circuito resistivo.

18. Circuito intercalado de RDAC de acordo com a reivindicação 17, em que: o primeiro comutador, o terceiro comutador, o sexto comutador, e o oitavo comutador estão configurados para serem ligados durante uma primeira duração de cronometragem; e o segundo comutador, o quarto comutador, o quinto comutador, e o sétimo comutador estão configurados para serem desligados durante a primeira duração de cronometragem.

19. Circuito intercalado de RDAC de acordo com a reivindicação 17, em que: o segundo comutador, o quarto comutador, o quinto comutador, e o sétimo comutador estão configurados para serem ligados durante uma segunda duração de cronometragem; e o primeiro comutador, o terceiro comutador, o sexto comutador, e o oitavo comutador estão configurados para serem desligados durante a segunda duração de cronometragem.

20. Método de conversão de um sinal analógico de saída derivado de um sinal digital de entrada de n-bits, o método compreendendo: conectar, quando um bit de entrada estiver alto, um primeiro comutador de um circuito de comutação a uma primeira tensão de suprimento; abrir, quando o bit de entrada estiver alto, um segundo comutador do circuito de comutação; e produzir uma saída tensão para o bit de entrada em um nodo de saída acoplado a uma primeira extremidade de um componente resistivo, em que o primeiro comutador do circuito de comutação compreende uma primeira extremidade acoplada de maneira operável à primeira tensão de suprimento e uma segunda extremidade acoplada de maneira o- perável a uma segunda extremidade do componente resistivo, em que o segundo comutador do circuito de comutação compreende uma primeira extremidade acoplada de maneira operável à segunda extremidade do componente resistivo e uma segunda extremidade acoplada de maneira operável a uma segunda tensão de suprimento.

21. Método de acordo com a reivindicação 20, que ainda compreende: abrir, quando o bit de entrada estiver baixo, o primeiro comutador do circuito de comutação; conectar, quando o bit de entrada estiver baixo, o segundo comutador do circuito de comutação à segunda tensão de suprimento.

22. Método de acordo com qualquer uma das reivindicações 20 a 21, em que a primeira tensão de suprimento é uma tensão positiva e a segunda tensão de suprimento é a terra.