Procédé pour vérification d'erreur et de vocabulaire pour une unité de traitement numérique de série à caractères.
CONVENTION INTERNATIONALE? demandes de brevets déposées aux
Etats Unis d'Amérique ;
<EMI ID=1.1>
La présente invention concerne d'une Manière générale des perfectionnements apportés aux unités de traitement de données numériques, et elle concerne plus particulièrement des systèmes nouveaux et perfectionnés d'unités de traitement de données numériques où l'unité de traitement de données est un
<EMI ID=2.1>
la pratique existe actuellement d'employer des architectures de
<EMI ID=3.1>
hardware. Cette contrainte a pour résultat la centralisation du contrôle du système en dispositifs mentionnés comme étant les unités centrales de traitement et les unités principales de mémoire. A o*use de ce hardware centralisé massif et coûteux qui
<EMI ID=4.1>
nombre de situation particulières. Ce type d'architecture est subdivisé d'une manière irrégulière et est mis en oeuvre princi-
<EMI ID=5.1> traitement sur un seul confetti peut être utilisée effective-
<EMI ID=6.1>
dont la programmation soit efficiente et qui soit efficient pour
<EMI ID=7.1>
antérieure de microprogrammation présentent une absence totale de
<EMI ID=8.1>
de
qui est requis pour les besoins/la programmation de l'utilisateur et par les demandes de langage. Cela est vrai parce que les
<EMI ID=9.1>
sont en série et sont de nature à produire une liaison, ce qui est en opposition direote avec les détendes de la technologie
<EMI ID=10.1>
complexes .
L'un des objets de la présente invention est de prévoir une unité centrale de traitement numérique qui pourra être
<EMI ID=11.1>
qu'un ordinateur à Multitraitements qui n'a pas besoin d'utiliser un programme pilote de contrôle ou qui détende un système extensif d'interruptions et qui possède de capacités d'émulation améliorées.
Les problème inhérents aux systèmes centraux, et autres
<EMI ID=12.1>
de données composés de zones de données et de caractères de données et le oirouitage du système possède un circuit pour les recevoir. Une zone de données contient l'adresse du fichier de données en mémorisation. Le système pourra être décrit d'une manière générale et il sera dénommé système actionne par des dormes.
Le but général de la présente invention est réalisé plus
<EMI ID=13.1>
ment et la fin d'une zone particulière de données. Chaque caractère est représenté par une pluralité de bits binaires. Les structures de données sont organisées en zones contenant des fichiers de données d'une manière permettant l'extension et la contraction
<EMI ID=14.1>
par une extrémité de code de zone qui déclenche une comparaison entre le comptage des caractères de la zone de départ et des <EMI ID=15.1>
caractères de la fin dans une structure de données et un
comptage de référence. La structure et l'organisation d'un
fichier sont décrites par le contenu de la première zone
dans ce fichier. Un programme ou procédé est exécuté en
réponse à la réunion ensemble de paires de fichiers de données, chaque paire ayant un fichier de données contenant une partie
du programme, et l'autre fichier de tonnées contenant les
opérandes pour cette partie du programme. Chaque type de fichier
<EMI ID=16.1>
de l'unité de traitement de données (statique), tandis que l'autre
<EMI ID=17.1>
(dynamique). L'arrivée des fichiers de données dynamiques provoque l'accouplement de fichiers de données dans la mémoire qui doit être adressée. Tour à tour, le fichier de vecteurs pourra produire l'exécution de l'opération dictée par son contenu utilisant les opérandes alimentés par les fichiers d'opérandes qui arrivent. Si tous les opérandes pour la structure de données adressées sont présents ou sont arrivés, l'opération désignée par la structure de données du programma est exécutée, le résultat étant transmis à une destination indiquée par la structure de données de progran-
<EMI ID=18.1>
en combinaison, pour produire la résultante dictée par la zone de données du programme.
Une courte description des dessins sera maintenant donnée:
On se rendra facilement compte d'autres objets et de plusieurs des avantages résultant de la présente invention à mesure que 1* invention est mieux comprise en se reportant à la description détaillée qui suit, laquelle est prise en conjonction
avec les dessins ci-joints dans lesquels les mêmes chiffres de <EMI ID=19.1>
dans toutes les figures.
Dans ces dessins :
la figure 1 est un schéma de bloc fonctionnel d'un seul système de traitement de données d'une unité de traitement selon l'invention. La figure 2 est un schéma logique de la file d'attente <EMI ID=20.1> de vecteurs dama l'unité de traitement selon la figure 1. La figure 4 est un schéma logique de l'unité de contrôle de l'unité de traitement Mien la figure 1. <EMI ID=21.1> de sortie de l'unité de traitement selon la figure 1. La figure 6 est un circuit logique d'un circuit de reconnaissance de signal utilisé dans la file d'attente d'entrée de la figure 2. <EMI ID=22.1> laires à quatre caractères utilisé par l'unité de traitement de la figure 1. <EMI ID=23.1> traitement de la figure 1. La figure 9 est une illustration en résumé d'un fichier général de structure de données qui possède à son intérieur des sous-fichiers.
La figure 10 est une illustration en résumé représentant sous forme arborescente un, exemple particulier d'un programme <EMI ID=24.1> <EMI ID=25.1> algorithme représenté aoua ferme arborescente et la structure de données ou fichier représentant l'algorithme qui est utilisé par l'unité de traitement de la figure 1 pour réaliser les
<EMI ID=26.1> données d'opérande endéans les diverses parties majeures de l'unité de traitement de la figure 1 pour arriver à un résultat désiré.
<EMI ID=27.1>
La figure 1 montre un système d'unité de traitement actionné par des données communiquant avec une pluralité d'unités périphériques 15, 17, 19 par l'intermédiaire d'une centrale entrée/ sortie 13. La centrale entrée/sortie 13 pourra être un type <EMI ID=28.1>
les centrales téléphoniques, dans lequel n'importe laquelle des unités périphériques pourra être connectée avec l'unité de traitement 11 actionnée par des données au moyen du câble d'entrée 31 ou du câble de sortie 33. Les unités périphériques peuvent âtre
<EMI ID=29.1>
la pluralité "Sa trajet* parallèles de signaux venant des unités périphériques 15, 17, 19 vers l'entrée du trajet du signal relativement en série vers l'unité de traitement 11. Pour adapter la transmission du signal en série à caractères depuis l'unité de traitement, 11 vers les unités périphériques de format paral-
<EMI ID=30.1>
constituées par n'importe lequel des dispositifs bien oonnus. tels que des aetionneatents de rubans magnétiques, des lecteurs
de cartes, des unités de cartes perforées, des unités de claviers, des dispositifs d'impression, ou des dispositifs de mémorisation à tambour ou à disque.
L'ordinateur numérique actionné par des données eu l'unité centrale de traitement de données 11 reçoit des structures de données des unités périphériques à sa file d'attente d'entrée
21, Ces structures de données, ainsi qu'il sera expliqué ci-après, possèdent une organisation spécialisée et doivent suivre certaines règles de syntaxe. La file d'attente d'entrée 21 est fondamentalement une PIPO (unité tampon *première entrée-première sortie") qui réalise la fonction additionnelle de synchronisation de%
<EMI ID=31.1>
<EMI ID=32.1>
de données reçues par la file d'attente d'entrée 21 sont reçues en série à caractères.
Ces structures de données peuvent être considérées comme étant communiquées aux autres éléments de l'unité de traitement
11 d'une manière en série à caractères. Des structures de données dans la file d'attente d'entrée 21 sont transmises à la mémoire d'ordinateur 25, par exemple, d'une manière en série \ caractères par le câble 35, vers une unité de contrôle 23, et de l'unité de contrôle 23 par le câble 51 vars la mémoire d'ordinateur 25.
<EMI ID=33.1>
<EMI ID=34.1>
zone variable. L'unité logique de vecteurs pourra communiquer
<EMI ID=35.1>
intégré d'accès au hasard d'une grandeur préférentielle, formée
de confettis de mémoire d'accès au hasard tels que fabriqués par le "Signetics Corporation", par exemple. Dans leur catalogue <EMI ID=36.1>
<EMI ID=37.1>
file d'attente de sortie, tout comme la file d'attente d'entrée,
<EMI ID=38.1>
de donnée* d'une matière en série à caractères et transmettant ces caractères à la centrale entrée/sortie.
<EMI ID=39.1>
<EMI ID=40.1>
61 ou qui conduisent à oette logique d'interface 61 dans la file d'attente d'entrée 21. Les lignes 85 sont deux lignes de données parallèles qui reçoivent deux bits en parallèle de la centrale entrée/sortie (figure 1). Ces deux bits parallèles <EMI ID=41.1>
si
rait la centrale entrée/sortie "/la file d'attente d'entrée
<EMI ID=42.1>
présent que, si le comptage du compteur haut/bas 65 à la fin d'une structure de données particulières n'est pas égal à zéro, la logique d'interface 61 demande une retransmission sur la ligne 79 parce qu'une erreur s'est produite dans la structure
de donnée*. La logique spécifique du circuit de reconnaissance "paren" 63 et son interaction avec le compteur haut/bas 65
et la logique d'interface 61 seront expliquées plus complètement ci-après.
Ainsi qu'il a été noté ci-dessus, la file d'attente
<EMI ID=43.1>
et synchronise les caractères asynchrones des données qui arrivent avec l'horloge du système d'ordinateur (non illustrée) qui fait partie de la logique d'interface 61. La partie tampon de la file
<EMI ID=44.1>
qui peut être une armoire d'accès au hasard formée de confettis de mémoire d'accès au hasard de circuit intègres, fabriques par
<EMI ID=45.1>
de parties de 1972 aux pages 4-20.
Les caractères de données reçus sur les lignes 85 des
<EMI ID=46.1>
<EMI ID=47.1>
<EMI ID=48.1>
d'indicateur d'écriture 73. Entre la mémorisation de caractères de données dans la mémoire de file d'attente d'entrée, les oaraode données sont lus de cette mémoire et sont transmis aux
autres composants de l'unité de traitement 11 (figure 1) par l'intermédiaire de l'unit* de contrôle 23 (figure 1). Le caractère particulier do données qui est lu de la mémoire 67 à un certain instant dans le tempe, est déterminé par le circuit d'indicateur
<EMI ID=49.1>
de file d'attente d'entrée est transmis depuis la mémoire de file d'attente d'entrée sur des lignes 98 à la logique d'inter-
<EMI ID=50.1>
<EMI ID=51.1>
validation de lecture. La ligne 121 transmet un signal de demande de lecture. Ainsi, d'une manière générale, l'information
<EMI ID=52.1>
aussi rapidement qu'elle est reçue, et qu'elle est lue de la
<EMI ID=53.1>
<EMI ID=54.1>
Lorsque la logique d'iaterfaoe 51 reçoit les caractères de données, par les lignes 85, elle génère un signal sur la ligne
97 vers une unité de oontrôle de cycle de mémoire 69 indiquant
<EMI ID=55.1>
signal d'accroissement, sur la ligne 99, vers un indicateur d'écriture 73.
Le mélo* tour 75 pourra être du type fabriqué par la
<EMI ID=56.1>
ligne 105 choisit le signal de sortie de l'indicateur d'écriture ou de lecture qui lui est tourna sur le câble 109 et 111 <EMI ID=57.1>
<EMI ID=58.1>
L'indicateur d'écriture 73 et l'indicateur de lecture
71 pourront âtre un compteur binaire fabriqué par la 3 igné tics Corporation et inscrit dans leur catalogue de parties de 1972
<EMI ID=59.1>
terface 61 aussi bien vers l'indicateur de lecture 71 que vers l'indicateur d'écriture 73 serait connectée avec les entrées de
<EMI ID=60.1>
Les sorties des deux Indicateurs d'écriture et de lecture, non seulement passent à travers le sélecteur pour adresser la
<EMI ID=61.1>
la page 101. Ce comparateur possède deux conducteurs de sortie qui indiquent laquelle des deux outriez est la plus grande et indiquent aussi lorsqu'elles sont 'sale.. Parce que la file
<EMI ID=62.1>
d'écriture sera toujours plus grand que le comptage d'indicateur de lecture, chaque fois que la mémoire de file d'attente d'entrée
<EMI ID=63.1> <EMI ID=64.1>
Chaque fois que le comptage de l'indicateur d'écriture est égal au comptage de l'indicateur de lecture, un signal est
<EMI ID=65.1>
par la logique d'interface 61 était une demande de lecture ou une demande d'écriture. La logique d'interface 61 Interprète le signal sur la ligne 117 comme signifiant que la mémoire de file
<EMI ID=66.1>
mémoire était une opération d'écriture. Si la dernière opération de mémoire était une opération de lecture, un signal sur la ligne
117 est considéré comme uns indication que la mémoire de file d'attente d'entrée est vide. La logique "^Interface 61 malt si
<EMI ID=67.1>
ou une opération de lecture, puisqu'elle transmettait soit uns demande d'écriture, soit une demande de lecture, sur les lignes
<EMI ID=68.1>
tous les deux indicateurs, d'écriture et de lecture.
Le oirouitage spécifique de logique du contrôle 69 du
<EMI ID=69.1>
<EMI ID=70.1>
comme étant endéans les possibilités du" personne de capacité moyenne dans cette teohnique.
<EMI ID=71.1>
logique de vecteurs en série 27 pouvant être utilisée dans l'ordinateur selon la figure 1 est Illustrée comme consistant
<EMI ID=72.1>
sont des registres standard d'adresse d'entrée en parallèle et de sortie en parallèle. La seule différence de structure entre
<EMI ID=73.1>
que complément, suppression du premier bit, ou premier bit à zéro, par exemple.
Des structures de données venant en série à caractères de la mémorisation 25 de l'ordinateur 11 (figure 1) par la voie
<EMI ID=74.1>
l'unité logique de vecteurs 27 sont dirigées par le démultiplexeur
<EMI ID=75.1> de contrôle, au ROM dyadique 125 sur la ligne 139 ou le
<EMI ID=76.1>
structure de données qui est adressé par la structure de données dans la file d'attente d'entrée 29. Cela sera explique de plus près ci-après.
<EMI ID=77.1>
reçoit des données en série à caractères sur les lignes 47 depuis la file d'attente d'entrée 21 par l'intermédiaire de
<EMI ID=78.1>
sera dirigée vers la mémoire 25 de l'ordinateur ou vers la file d'attente de sortie 29 de l'ordinateur (figure 1), selon l'adresse de destination contenue dans la structure de données de program-
<EMI ID=79.1>
de parties de 1972 aux pages 2-132.
En supposant à titre d'exemple qu'une opération dyadique doit être exécutée, un opérande A étant additionné avec un opérande B, un code OP désignant l'opération dyadique d'addition serait fourni au registre d'adresses 124, soit depuis la mémoire 25, soit depuis la file d'attente d'entrée 21 de l'ordinateur, pour des raisons qui seront rendues claires ci-après. :En même temps que ce code OP, les deux opérandes sont également fournis en série à caractères au registre d'adresses
124. Cela a pour résultat que la sortie sur le câble 126 de la. mémoire de lecture seule 125 serait les résultats de. la série
<EMI ID=80.1>
<EMI ID=81.1>
de deux caractères particulier venant des deux opérandes qui sont additionnée,
La sortie de la mémoire de lecture saule 125, dans cet exemple particulier, contiendrait également un signal sur
<EMI ID=82.1>
qu'une sommation particulière de caractères a été achevée. Egalement, dans le cas d'une addition, des signaux de report sont propagea de retour à 1* entrée de la mémoire de lecture seule
<EMI ID=83.1>
tures de données venant de la mémoire 25 et de la file d'attente d'entrée 21 à l'unité logique de vecteurs 27 qui répond à oes deux structures de données en générant un résultat ainsi que <EMI ID=84.1>
de données de la file d'attente d'entrée 21, (figure 1), soit la structure de données de la mémoire 25 (figure 1) adresse
<EMI ID=85.1>
Par exemple, si la structure de données arrivant sur la
<EMI ID=86.1>
<EMI ID=87.1>
fichier opérande. De Manière analogue, ai une structure de données
<EMI ID=88.1> conduisant à la file d'attente de sortie et la ligne 45 conduisant à l'unité logique de vecteurs.
Supposons maintenant qu'au lieu d'une structure de données opérandes reçue sur l'une quelconque des lignes 35
<EMI ID=89.1>
Cette structure de données de programme adresserait l'analyseur
<EMI ID=90.1>
ROM 154, 156, 158 par l'intermédiaire du démultiplexeur 150.
<EMI ID=91.1>
sont adressés par la struoture de données arrivant sur l'une des deux lignes de données 35 ou 51b. Supposons que la struoture de données reçue par l'analyseur de zone ROM 146 commence avec une zone qui indique que oe qui doit suivre est un fichier de programme, l'analyseur de zone générerait alors une pluralité de signaux vers le démultiplexeur 150 qui dirigerait les signaux
<EMI ID=92.1>
vers la file d'attente de sortie (figure 5), sur la ligne 121, vers la logique d'interface de la file d'attente d'entrée
(figure 2), et lorsque cela est avantageux, sur la ligne 144 vers le registre d'adresses 145 indiquant que l'opération particulière est achevée.
En plus de recevoir des structures de données sur les lignes 35 et 51b, le registre d'adresses 145 reçoit divers
<EMI ID=93.1> de contrôle de validation de lecture est fourni depuis la logique d'interface de la file d'attente d'entrée (figure 2). Sur la
<EMI ID=94.1>
maintien Informant le oontr81e qu'il est plein. Un signal de continuation est également fourni au registre d'adresses 145 depuis la bibliothèque ROM sur la ligne 144.
Le registre d'adresses 145 est un registre standard
<EMI ID=95.1>
lyseur de zone ROM 146 pourra âtre du type fabrique par la Signetioa Corporation et inscrit dans leur catalogue de 1972.
<EMI ID=96.1>
152 peuvent être du type fabriqué par la Signe tics Corporation
et inscrits dans leur catalogue de parti.. de 1972 aux pages 2-132.
<EMI ID=97.1>
catalogue de parties de 1972 aux pages 2-130.
En se reportant maintenant à la figure 5, la file d'attente de sortie 29 est Illustrée coma tant un circuit PIPO
à double mémoire, Le circuit de contrôle d'entrée 145 reçoit des données soit de la file d'attente d'entrée, soit de la mémoire sur les lignes 39 par l'intermédiaire de l'unité de contrôle 23
(figure 1). Les lignes 41 transmettent les signaux de contrôle de <EMI ID=98.1>
d'entrée 145 reçoit également des données depuis l'unité logique de vecteurs 27 sur les lignes 59 et, de manière analogue, transmet et reçoit le contrôle depuis l'unité logique de vecteur* 27 sur les lignes 57. Le* données reçues
<EMI ID=99.1>
huard), soit à la mémoire d'adresse de destination !UN 157, selon que la structure de données reçue est une adresse de destination, telle que déterminée par les signaux sur la ligne
<EMI ID=100.1>
une opérande tel que déterminé par les signaux sur la ligne de
<EMI ID=101.1>
oontr8le d'entrée 145 sont dirigées vers la mémoire opérande où vers la mémoire d'adresse de destination, telle que déterminée par les signaux sur les lignes de contrôle 57.
<EMI ID=102.1>
sont adressées par un indicateur d'écriture ou par un indicateur de lecture, la mémoire opérande 155 ayant un indicateur
<EMI ID=103.1>
cateurs d'écriture et de lecture respectivement est identique à l'opération qu'ils exécutent dans la file d'attente d'entrée lorsqu'ils s'adressent à la mémoire de file d'attente d'entrée
67 (figure 2 ) .
<EMI ID=104.1>
151 et 153 pour arrêter la transmission de l'information vers
la file d'attente de sortit 29 depuis la file d'attente d'entrée, ou de la mémoire, ou de l'unité logique de vecteurs, Les ooaparateurs 151 et 153 respectivement, indiquent au circuit de
<EMI ID=105.1>
parateur 77 de la file d'attente d'entrée de la figure 2, que
<EMI ID=106.1>
qu'elles contiennent certaines données.
Le circuit de oontr8le de sortie 159 de la file d'attente de sortie 29 amorce une demande de leoture soit de la mémoire
<EMI ID=107.1>
157, respectivement, en réponse à la réception d'une Instruction de transmission depuis la centrale entrée/sortie 13 (figure 1)
<EMI ID=108.1>
entrée/sortie. un recevant un signal de transmission sur la ligne 167, par exemple, la structure de données dent urne partie
<EMI ID=109.1>
<EMI ID=110.1>
de la figure 1, en réponse aux structures de données reçues sur
<EMI ID=111.1> <EMI ID=112.1>
mémoire d'adresse de destination RAM 157. Ainsi, l'unité phériphérique 1,2 ou 11 (figure 1) peut recevoir les données ou bien, la structure de données pourra être dirigée directement dans la file d'attente d'entrée de l'ordinateur 11 pour traitement ultérieur.
<EMI ID=113.1>
illustré une logique spécifique pour le circuit de reconnaissance
<EMI ID=114.1>
connecte avec une paire de conducteurs d'entrée dans la ligne 85. Les signaux sur chacun de ces conducteurs 173 et 175 sont fournis
<EMI ID=115.1>
<EMI ID=116.1>
tie 89 de la porte ET 179 génère un signal de comptage plus -UN, tandis que la porte ET 171 sur la ligne de sortie 91 génère un signal de comptage vers le bas de moins UN au compteur binaire haut/bas 65. Le compteur binaire haut/bas 65 pourra être du type
<EMI ID=117.1>
la logique d'interface 61 de la file d'attente d'entrée (figure 2) et reçoit un signal d'horloge du circuit de logique d'interface
<EMI ID=118.1> La figure 7 illustre les deux représentations préférentielles de bit des quatre caractères utilisés dans tout l'ordinateur 11 (figure 1). Le délimitateur de données de gauche, détournée pour la facilité un paren gauche 174, est représenté par un signal haut sur une première ligne et un signal bas sur une deuxième ligne, les deux signaux étant reçu* substantiel-
<EMI ID=119.1>
signaux bail.
En se reportant. nouveau à la figure 6, son opération
<EMI ID=120.1>
<EMI ID=121.1>
ou un caractère binaire 1 ou binaire 0, sera maintenant expliquée. En supposant à titre d'exemple que le signal binaire sur le oonduoteur 175 -soit 1, ou haut, et que le signal binaire sur
la ligne 173 'soit 0 ou bas, la sortie de la porte OU exclusive
<EMI ID=122.1>
<EMI ID=123.1>
niveau de signal 0 sur la ligne 89. Ce niveau de signal fait
<EMI ID=124.1>
tenant que le signal binaire sur la ligne 175 soit 0 et que le
<EMI ID=125.1>
sur la ligne 91 sera haute. Le niveau de signal haut sur la ligne 91 fera que le compteur binaire haut/bas 65 comptera vers le bas. Le comptage du compteur binaire haut/bas 65 est <EMI ID=126.1>
sortie n'est générée sur chacune des lignes 89 ou 91 parce que
<EMI ID=127.1>
<EMI ID=128.1>
<EMI ID=129.1>
qui est l'unité de base d'une structure de données. La première zone d'un fichier est une zone de description. Les zones qui
<EMI ID=130.1>
zone est une zone de terminaison. Les parens les plus à gauche et à droite 20 et 219, respectivement, définissent un fichier.
<EMI ID=131.1>
description pourra être une zone opérande telle qu'illustrée par la zone 205, ou une zone d'adresse ou une zone d' opérateur.
Les données dans la zone de description 203 décriront le type et l'ordre de présentation des diverses zones qui les
<EMI ID=132.1>
et 213 de subir une extension, si nécessaire. Lorsque ces zones <EMI ID=133.1>
deux bite à un temps parallèle de gauche à droite.
Cette zone de terminaison et le paren de fichier de ter-
<EMI ID=134.1>
<EMI ID=135.1>
65 (figure 2) sera 0 si auoune erreur ne n'est produite dans les sones de données du fichier Par exemple, le cottage de sortit du
<EMI ID=136.1> de terminaison indique que la structure de donnée* reçue ne Présente pas d'erreurs. Si par exemple, il y avait une erreur dans un caractère paren, le compteur ne serait ni augmenté, ni diminué, S'il y avait une erreur dans un caractère de données,
le compteur paren subirait incorrectement une augmentation ou une diminution. Dans chaque cas, un comptage autre que 0 est laissé au moment où le code de combinaison se produit. Cela indiquerait une erreur en obligeant la logique d'interface de la figure 2 de répondre en demandant une retransmission
<EMI ID=137.1>
La structure de chaque fichier comme illustré d'une manière générale dans la figure 8 doit suivre certaines règles
<EMI ID=138.1>
(1) Auoun caractère 1 ou 0 ne peut se produire entre des parena de Mette face. Par exemple, il ne peut y avoir des caractères entre le paren de zone d'ouverture 201 et le paren de zone d'ouverture de la zone de description 2 03.
(2) La première zone d'un fichier doit être la zone de description 203.
<EMI ID=139.1>
de terminaison 207,
Dans le présent exemple, cette zone ne présente pas de données.
Une zone de données telle- que la zone de données A 205
<EMI ID=140.1>
a, b et o. Le paren de zone d'ouverture 221 et le paren de zone d'ouverture 223 définissant la zone de données A. Mais
<EMI ID=141.1>
b, et 0 225, 229 et 233, respectivement, illustrent des fichiers de vecteurs, Ces fichiers doivent évidemment suivre les règles générales de syntaxe décrites pour le fichier général selon <EMI ID=142.1> <EMI ID=143.1>
Ainsi qu'il peut se produire à l'intérieur d'un fichier, les espaces entre des fichiers de vecteurs a l'intérieur d'une zone,
<EMI ID=144.1>
vecteurs dans oette zone, si on le désire.
Cette structure empilée de zones à l'intérieur de fichiers et de fichiers de veoteura à l'intérieur de zones,
<EMI ID=145.1>
tent des programmes ou des opérateurs. A titre d'exemple, supposons que l'opération définie suivante doit être exécutée sur une pluralité de libellée représentés par les lettres capitales de l'alphabet
<EMI ID=146.1>
<EMI ID=147.1>
<EMI ID=148.1>
étant ses entrées au niveau de fouille 225 les libellés, ou autres opérandes, qui doivent être actionnés pour le programme décrit
<EMI ID=149.1>
add au noeud 227; les libellée C et D sont alimentes à l'opérateur de programme add au noeud 229. Les résultats des deux opé-
<EMI ID=150.1> add au noeud 235, le résultat de cette somation étant alimenté
<EMI ID=151.1>
à un opérateur add au noeud 243.
<EMI ID=152.1>
tés à un autre noeud d'opérateur add 233. Le résultat du noeud
<EMI ID=153.1>
<EMI ID=154.1>
de soustraction 251. Le résultat de oe noeud est alimenté à
<EMI ID=155.1>
Ainsi qu'il est évident de cette description de la structure arborescente, le traitement d'opérande dans un courant de structure arborescente facilite le traitement d'opé-
<EMI ID=156.1>
se produisant sur un même niveau tel que des noeuds 227, 229,
<EMI ID=157.1>
de manière simultanée si les opérandes appropriés sont disponibles.
Cela est vrai pour toutes les opérations sur un autre, ou
<EMI ID=158.1>
d'opérations précédentes sont loua disponibles simultanément.
L'exemple de la figure 10, dans un but de simplicité
de la description et de facilité de compréhension n'a considéré que des opérations dyadiques telles que addition et soustraction. Cependant, il est bien entendu que oe type de schéma de traitement de structure arborescente permettra des opérations monadiques et dyadiques avec la même facilite. Il est bien entendu que pour
<EMI ID=159.1>
d'unités de traitement de données.
Pour illustrer comment les structures de données à fichier empilé selon les figures 8 et 9 mettent en oeuvre les
<EMI ID=160.1>
rera les opérations dyadiques simples suivantes sur quatre libellée
(A+B) - (C+D). Ces opérations sont illustrées sous une foras de structures arborescentes dans la figure 11. les libellés A, B,
<EMI ID=161.1>
résultat de oe noeud 269 peut être envoyé à un autre noeud, ou opérateur de programme, ou à une destination physique.
<EMI ID=162.1>
<EMI ID=163.1>
étant un fichier 271 de noeuds de soustraction. Ce fichier est
<EMI ID=164.1> zone, laquelle est une zone de description 277 qui décrit la nature et la séquence du fichier. Dans ce cas, P représente un programme, oe qui signifia que oe fichier est un fichier d'opérateurs de
<EMI ID=165.1>
suivante qui doit suivre la zone de description sera une zone
<EMI ID=166.1>
le code d'opérateur décrit une opération de soustraction-. Puisque le opération est dyadique, les zones qui suivent la zone d'opérateur décrivent les deux opérandes qui doivent être soustraits. Ces deux opérandes sont les résultats de noeuds d'addition 263 et 265.
Parce que les opérandes sont des résultats d'autres opérations, les zones opérandes sont des fichiers de vecteurs,
Par conséquent, les opérandes sont décrits par les fichiers de
<EMI ID=167.1>
zone 287 d'adresse de destination indiquant la destination à laquelle on doit envoyer le résultat de l'opération de soustrac-
<EMI ID=168.1>
terminaison 289. L'espace vide peut se produire à tout endroit entre les zones dans un fichier. Par exemple, à l'intérieur du fiohier de programme de soustraotion, l'espace vide est illustré
<EMI ID=169.1>
puisque les zones opérandes du fichier de programmes de soustraction sont des fichiers de vecteurs, l'espace vide peut se produire
<EMI ID=170.1>
l'intérieur du fichier de programme de soustraction, le fichier
de vecteurs add 273 et le fichier de vecteurs add 275. Ces fichiers sont également structures selon les règles de syntaxe décrites ci-dessus. Il y a des parens de délimitation de fichiers gauche <EMI ID=171.1>
<EMI ID=172.1>
au moment où il est généré.
Afin de faciliter la compréhension, l'opération générale
<EMI ID=173.1>
l'intermédiaire de la file d'attente 21.
Afin d'exécuter le schéma fonctionnel des opérations selon la figure 11, la mémorisation de l'ordinateur contiendra <EMI ID=174.1>
opérandes.
Considérons maintenant la première zone opérande, laquelle est un fichier de vecteurs. Dans oe cas particulier, une opération d'addition est définie. Les zones opérandes 309 et 313 de oe fichier particulier, puisqu'il définit une opération dyadique, suivent la sons décrivant l'opérateur. De plus, ce fichier de vecteurs contient une zone de résultats 321 au lieu d'une zone
<EMI ID=175.1>
zone de résultats 321 sont toutes à l'état contracté, laissant un espace vide considérable 307, 311, 315 et 323 entre eux. En d'autres mots, ces zones sont simplement définies par un paren <EMI ID=176.1>
On * décrit ci-dessus la structure envisagée d'un fichier de programmes à l'intérieur d'une mémorisation d'ordinateur qui rente statique en mémorisation jusqu'à ce qu'une structure de
<EMI ID=177.1>
qui adresse ce fichier de programme particulier, La structure de
<EMI ID=178.1>
lère l'exécution algorithme,
Une structure de données alternées pour l'exécution du déroulement fonctionnel selon la figure 11 serait une structure qui utilise trois fichiers de programmes au lieu d'un seul fichier de programmes contenant deux fichiers de vecteurs, comme illustré. Ainsi, les deux fichiers de vecteurs additionnels et le fichier de programmes de soustraction représentent trois fichiers de programmes indépendants. La zone résultante (R) de chaque
fichier de vecteurs serait remplacée par une zone d'adresse
de destination (DA). La zone d'adresse de destination dans les deux fichiers de programmes add adresserait le fichier de pro-
<EMI ID=179.1>
L'utilisation de oe type de atruoture de données demande que
le résultat de chaque opération aoit dirigé hors de l'ordinateur et de retour à son entrée pour arriver au noeud
suivant l'opérateur. Par contraste, la structure du fichier
de programma illustré élimine la nécessité d'envoyer le
résultat d'une opération de fichier de veoteurs hors de l'unité de traitement et de retour à son entrée pour traitement ultérieur.
Pour continuer aveo la structure de données illustrée,
<EMI ID=180.1>
la file d'attente d'entrée. Supposons que le premier opérande qui arrive dans un fichier de données, soit l'opérande A. Le fichier qui contient cet opérande est illustré dans la figure 12A
<EMI ID=181.1>
particulière est une zone opérande contenant un libellé. Cette zone de description est analysée par l'analyseur de zone 146
<EMI ID=182.1>
mémorisation qui adresse le fichier de vecteurs particulier auquel appartient le libellé A. L'adresse de Mémorisation 377 adressera l'emplacement dame la mémorisation d'ordinateur qui
<EMI ID=183.1>
l'intérieur du fichier de programmes de soustraction 301. La zone qui suit après la zone d'adresse 377 est une zone d'emplacement
<EMI ID=184.1> respectivement, de oe fichier particulier de vecteurs. Le fichier opérande qui est reçu à la file d'attente d'entrée présente aussi
<EMI ID=185.1>
381, 385 entre les zones de oe fichier.
Le contrôle 23 par la voie de son analyseur de zone ROM
146 et de sa bibliothèque de sous-routine consistant en une
<EMI ID=186.1>
zones opérandes vides 309, 313, le contrôle mémorise l'opérande A dans la zone appropriée 309. Comme l'opérande A est écrit dans la mémoire, caractère par caractère, le fichier opérande 309
<EMI ID=187.1>
connaissances d'une personne de capacité moyenne dana oette technique, et par conséquent ne seront pas examinée-ici.
Comme résultat, par conséquent, du fichier libellé
<EMI ID=188.1>
le fichier du programme de soustraction dans la mémorisation d'ordinateur aura le libellé A mémorisé dans la zone opérande
<EMI ID=189.1>
libellé A est maintenant mémorisé dans sa zone opérande appro-
<EMI ID=190.1>
Supposons Maintenant que le fichier opérande suivant qui arrive dans la file d'attente d'entrée 21 de l'ordinateur 11
<EMI ID=191.1>
que tous les opérandes qui sont nécessaires pour exécuter l'opération ne sont pas présente soit dans la file d'attente d'entrée,
<EMI ID=192.1>
est rendu actif pour mémoriser le libellé D dans la zone opérande
<EMI ID=193.1>
libellés à la file d'attente d'entrée. Comte résultat du traite'�
ment de oe deuxième fichier de libellés, la structure de données
<EMI ID=194.1> mémorisé dans sa zone opérande appropriée dans le premier fichier de vecteurs add et un libellé D est mémorisé dans sa zone opérande appropriée dans le deuxième fichier de vecteurs add.
<EMI ID=195.1>
qui doit arriver dans la file d'attente d'entrée porte un opérande
<EMI ID=196.1>
l'opérande A. Le contrôleur reconnaît à cause de la zone de description L, qu'il *agit d'un fichier de libellés, et par conséquent, la zone qui suit 378 est une adresse de mémorisation qui adresse le premier fichier de vecteurs contenant l'opérande A. Le contrôleur commence à lire ce fichier de vecteurs adressé; et
<EMI ID=197.1>
un programme. La zone qui doit suivre cette zone de description est alors une zone de code d'opérateur. En réponse à la zone
<EMI ID=198.1>
<EMI ID=199.1>
Il faut se rappeler que l'unité logique de vecteur est une unité arithmétique en série qui agit sur deux caractères
<EMI ID=200.1>
d'additionner ensemble les opérandes A et B, le atioroprograaaae détermine si la zone résultante dans le deuxième fichier de vecteurs est rempli. Puisque dans ce cas elle est vide, elle mémorisera le résultat de l'addition de libellés A et B dans
<EMI ID=201.1>
Coma" résultat du troisième fichier d'opérandes apparaissant dans
<EMI ID=202.1>
vomit opérandes que les libellés A et B occupaient, les zones
<EMI ID=203.1>
C. Supposes* maintenant qu'un fichier d'opérandes arrive contenant l'opérande C dans la zone 386. Le contrôle reconnaît qu'il s'agit d'un fichier de libelles et ferme les trajets appropries
<EMI ID=204.1>
s'adresser au deuxième fichier de vecteurs. Le contrôle lira alors ce fichier de vecteurs et réglera l'unité logique de vecteurs pour effectuer l'opération requise par la zone de code d'opérateur et commencera à additionner C et D de la même manière que celle décrite pour les opérandes A et B. Cependant,
<EMI ID=205.1>
te 369 du premier sous-fichier de programme add est remplie, en plus de mémoriser le résultat de la sommation des libellés
<EMI ID=206.1>
est choisi, lequel conditionne l'unité logique de vecteur <EMI ID=207.1>
résultats soient secs traits.
Tendant que cette opération est exécutée, la son* de
<EMI ID=208.1>
cement d'opérande. Puisque la syntaxe d'une structure de fichier doit être suivie, le fichier d'adresses de destination se termine
<EMI ID=209.1>
puisqu'elle est un fichier de vecteurs peut aussi présenter un espace vide entre les zones à son intérieur, tel l'espace vide
<EMI ID=210.1>
aucune Mémorisation à son intérieur et se trouve sous forme contractée. Lorsque l'unité logique de vecteur obtient le résultat de la soustraction des libellés C + D, des libellés <EMI ID=211.1>
résultat est un libellés le fichier transmis est un fichier
<EMI ID=212.1>
<EMI ID=213.1>
sant une région spécifique dans la mémorisât ion de l'unité de traitement adressée, La zone qui suit la zone d'adresse est une
<EMI ID=214.1>
suivant la zone d'emplacement d'opérande est la zone résultante 393. Le fichier opérande quittant la file d'attente de sortie se termine par une zone terminale 391 et un paren droit 379.
<EMI ID=215.1>
rend clair que l'ordinateur selon la figure 1 n'exécute une opération qu'après que deux structures de données ont été <EMI ID=216.1>
<EMI ID=217.1>
tique. la structure de programme nous la forma de fichiers de
<EMI ID=218.1>
attendant l'arrivée des structures opérandes ou des fichiers
<EMI ID=219.1>
de fichiers d'opérandes à l'entrée d'une unité centrale de traitement de données spécifiques produit le déroulement du
<EMI ID=220.1>
<EMI ID=221.1>
programme de contrôle pilote ou un système étendu d'interruption qui réglerait l'interaction des unités de traitement dans l'ordinateur à Multitraitements ne serait pas requis. La description ci-dessus rend clair que l'ordinateur de la figure 1 présente
des oapaoités d'émulation améliorées parce que le vocabulaire
à quatre caractères dans un ordinateur de série à caractères facilite une structure de données d'une longueur de zone variable. Ces structures de données sont facilement vérifiées du point de vue des erreurs par l'utilisation de simples circuits logiques sur les trajets de circulation des données.
Il est bien entendu, évidemment, que la description <EMI ID=222.1>
<EMI ID=223.1>
1. Dans une unité de traitement de données numériques ayant des circuits d'entrée, des circuits de sortie, des circuits arithmétiques, une mémorisation de données, et des circuits de oontr8le, des trajets de communication entre
<EMI ID=224.1>
<EMI ID=225.1>
appareils pour la transmission de deux niveaux de signaux discrets de manière substantiellement simultanée, et
des moyens aux extrémités de réception de certains des
<EMI ID=226.1>
tion des deux niveaux de signaux discrets reçus, de sorte que deux niveaux hauts représentent un caractère binaire 1, deux niveaux bas représentent un caractère binaire 0, et un niveau haut et un niveau bas représentent un départ de caractère de données ou une terminaison de caractère de données.
<EMI ID=227.1>