données
Structures de données empilées dans une unité de traitement de/ numériques actionnés par des données.
I
CONVENTION INTERNATIONAL!! demandes de brevets déposées aux
Mata Unis d'Amérique
<EMI ID=1.1>
La présente invention concerne d'une manière générale des perfectionnements apportés aux unitéu de traitement de données numériques, et elle concerne plus particulièrement des systèmes nouveaux et perfectionnés d'unités de traitement de
<EMI ID=2.1> mémoire, A cause de ce hardware centralisé massif et coûteux qui devait être contrôlé, de* systèmes opératoires (programmas pilote
<EMI ID=3.1>
nombre de situations particulières. Ce type d'architecture est subdivisé d'une manière Irrégulière et est mis en oeuvre princi-
<EMI ID=4.1> <EMI ID=5.1>
<EMI ID=6.1>
est suivie. Par exemple, la technologie ISI exige une régularité
<EMI ID=7.1>
avec une logique de circuit Intégré, le schéma de l'architecture de l'unité de traitement orientée vers le registre pourra être éliminé en distribuant la mémoire du circuit du système à
travée, le système. Cela évidemment supprime la nécessité d'un sous-système centralisé de mémoire principale. Maintenant qu'il est faisable de distribuer la mémoire du système dans l'entièreté d'un système, il est désirable d'éliminer les système opératoires de contrôle central qui étaient requis auparavant.
Pour pouvoir utiliser effectivement la teohnologie ISI, une architecture de système qui a pour résultat un système bien
<EMI ID=8.1>
presque toutes les techniques de microprogrammation utilisées dans le passé ont cet objectif à la base, les techniques antérieurea de programmation n'ont pas réussi à produire un système dont la programmation soit ettioiante et qui soit efficient pour l'exécution de ses algorithmes. En d'autres mots, ce$ systèmes antérieure de microprogrammation présentent une absence totale de continuité entre ce qui constitue le langage de machine et ce qui est requis pour les besoins de la programmation de l'utilisateur et par les demandes de langage. Cela est vrai parce que les langages de miorocode de la machine de la technique cornue
sont en série et sont de nature à produire une liaison, ce qui est en opposition directe avec les demandes de la technologie
<EMI ID=9.1>
complexes.
L'un des objets de la présente invention est de prévoir une unité centrale de traitement numérique qui pourra être utilisée comme bloc fonctionnel de base dans un ordinateur, tel qu'un ordinateur à multitraitements qui n'a pas besoin d'utiliser un programme pilote de contrôle ou qui demande un système extensif d'interruptions et qui possède de oapaoités d'émulation améliorées.
Les problèmes inhérents aux systèmes centraux, et autres
<EMI ID=10.1>
tionnés ci-dessus sont réalisés dans le cas présent par un système , binaire de données dans lequel la mémorisation contient des fichiers de données composés de zones de données et de caractères de données,
<EMI ID=11.1>
<EMI ID=12.1>
mémorisation. Le système pourra être décrit d'une manière générale et il sera dénommé système actionné par des données.
Le but général de la présente invention est réalisé plus
<EMI ID=13.1>
lequel deux des caractères sont utilisés pour définir le commencement et la fin d'une zone particulière de données. Les structures de données sont organisées en zones contenant des fichiers de données d'une manière permettant l'extension et la contraction
de ces zones. Chaque zone de données se termine de préférence
par une extrémité de code de zone qui déclenche une comparaison entre le comptage des caractères de la zone de départ et des caractères de la fin dans une structure de données et un
comptage de référence. La structure et l'organisation d'un fichier sont décrites par le contenu de la première zone
dans ce fichier. Un programme ou procédé est exécuté en
réponse à la réunion ensemble de paires de fichiers de données, chaque paire ayant un fichier de données contenant une partie
du programme, et l'autre fiohier de données contenant les opérandes pour cette partie du programme. Chaque type de fichier de données pourra être résident dans la région de mémorisation
de l'unité de traitement de données (statique), tandis que l'autre
<EMI ID=14.1>
(dynamique). L'arrivée des fiohiers de données dynamiques provoque l'accouplement de fichiers de données dans la mémoire qui doit être adressée. Tout- à tour, le fichier de vecteurs pourra produire l'exécution de l'opération dictée par son contenu utilisant les opérandes alimentés par les fichiers d'opérandes qui arrivent.
<EMI ID=15.1>
présents ou sont arrivés, l'opération désignée par la structure de données du programme est exécutée, le résultat étant transmis
<EMI ID=16.1>
mets, Les deux fichiers de données accouplés peuvent être utilisée en combinaison, pour produire la résultante dictée par la zone de données du programme .
Une courte description des destine sera maintenant donnée:
<EMI ID=17.1>
plusieurs des avantages résultant de la présente invention à mesure que l'invention est mieux comprise en se reportant à la description détaillée qui suit, laquelle est prise en conjonction avec les dessins ci-joints dans lesquels les mêmes chiffres de référence désignent les menés parties ou des parties analogues dans toutes les figures,,
Dans ces dessins, la figure 1 est un schéma de bloc fonctionnel d'un seul système de traitement de données d'une unité de traitement selon l'invention. La figure 2 est un schéma logique de la file d'attente d'entrée dans l'unité de traitement de la figure 1. <EMI ID=18.1> de vecteurs dans l'unité de traitement selon la figure 1. La figure 4 est un acharna logique de l'unité de contrôle de l'unité de traitement selon la figure 1, La figure 5 est un schéma logique de la file d'attente de sortie de /unité de traitement selon la figure 1. La figure 6 est un circuit logique d'un circuit de reconnaissance de signal utilisé dans la file d'attente d'entrée de la figure 2. La figure 7 est une illustration en résumé d'un vocabulaire à quatre caractères utilisé par l'unité de traitement de la figure 1.
La figure 8 est une illustration en résumé de la structure générale d'un fichier de données utilisé par l'unité de traitement de la figure 1. La figure 9 est une illustration en résumé d'un fichier <EMI ID=19.1>
sous-fichiers.
La figure 10 est une illustration en résumé représentant <EMI ID=20.1>
pouvant être exécuté par l'ordinateur de la figure 1.
La figure 11 est une illustration en résumé d'un simple algorithme représenté sous forme arborescente et la structure de données ou fichier représentant l'algorithme qui est utilisé par l'unité de traite aient de la figure 1 pour réaliser les opérations spécifiées. La figure 12 est une illustration en résumé d'un exemple spécifique de l'interaction de structures de programme et de données d'opérande endéans les diverses parties majeures de l'unité de traitement de la figure 1 pour arriver à un résultat désiré.
Une description sera maintenant donnée des modes préférentiels de réalisation de l'invention.
La figure 1 montre un système d'unité de traitement actionné par des données communiquant aveo une pluralité d'unités périphériquea 15, 17, 19 par l'intermédiaire d'une centrale entrée/ sortie 13. La centrale entrée/sortie 13 pourra être un type standard de circuit de communication tel que celui utilisé dans les centrales téléphoniques, dans lequel n'importe laquelle des unités périphériques pourra être connectée avec l'unité de traitement 11 actionnée par des données au moyen du câble d'entrée 31 ou du câble de sortie 33. Les unités périphériques peuvent être parallèles ou bien des unités de format en série. Pour adapter à la nature de série à caractères de l'unité de traitement 11,
<EMI ID=21.1>
entrée/sortie 13 pourra comprendre un multiplexeur pour convertir..' la pluralité de trajets parallèles de signaux venant des unités périphériques 15, 17, 19 vers l'entrée du trajet du signal rela-
<EMI ID=22.1> la transmission du signal en série à caractères depuis l'unité de traitement 11 vers les unités périphériques de format parallèles 15 à 19, la centrale entrée/sortie 13 comprendra des multiplexeurs. Des unités périphériques 15, 17, 19 peuvent être constituées par n'importe lequel des dispositifs bien oonnus, tels que des actionnements de rubans magnétiques, des lecteurs
<EMI ID=23.1>
des dispositifs d'impression, ou des dispositifs de mémorisation à tambour ou à disque,
L'ordinateur numérique actionné par des données ou l'unité oentrale de traitement de données 11 reçoit des structures
de données des unités périphériques à sa file d'attente d'entrée
21. Ces structures de données, ainsi qu'il sera expliqué ci-après, possèdent une organisation spécialisée et doivent suivre certaines règles de syntaxe. La file d'attente d'entrée 21 est fondamenta-
<EMI ID=24.1>
qui réalise la fonction additionnelle de synchronisation des structures de données asynchrones reçues sur le câble d'entrée
31 vers l'horloge de système de l'ordinateur 11. Les structures de données reçues par la file d'attente d'entrés 21 sont reçues en série à caractères.
Ces structures de données peuvent être considérées comme étant communiquées aux autres éléments de l'unité de traitement
11 d'une manière en série à caractères. Des structures de données
<EMI ID=25.1>
contrôle 23 par le câble 51 vers la mémoire d'ordinateur 25.
<EMI ID=26.1>
<EMI ID=27.1>
de la file d'attente d'entrée 21 à la mémorisation 25, ces
<EMI ID=28.1>
risation 25 pourront Être communiquées à l'unité logique de
<EMI ID=29.1>
<EMI ID=30.1>
<EMI ID=31.1>
du câble 45, sera expliquée ci-après.
L'unité logique de vecteurs 27 est fondamentalement une unité arithmétique en série qui exécute, par exemple, des fonctions fondamentales telles que l'addition, la soustraction, la comparaison, et l'expédition aux structures de données de longueur de
zone variable. L'unité logique de vecteurs pourra communiquer directement avec la mémorisation 25, par l'intermédiaire d'un
<EMI ID=32.1>
l'intermédiaire d'un cible de données 59. La communication de oontrôle entre l'unité logique de vecteurs 27 et la mémorisation
25 par l'intermédiaire du oâble 55 et avec la file d'attente de
<EMI ID=33.1>
actionné par des données pourra être une mémoire à circuit intégré d'accès au hasard d'une grandeur préférentielle, formée de confettis de mémoire d'accès au hasard tels que fabriqués par la "Signetios Corporation", par exemple. Dans leur oatalogue <EMI ID=34.1>
établit des listes d'un confetti de mémoire d'accès au hasard
32 x 2 qui pourra être utilisé pour construite la mémoire 25. La construction d'une Notoire de dimensions plus grandes avec
<EMI ID=35.1>
les possibilités d'une personne de capacité ordinaire dans cette technique. Un autre exemple d'un confetti de mémoire pouvant être utilisé pour constituer la mémoire 25 pourra être retrouvé dans
<EMI ID=36.1>
qui illustrent un confetti de Navire adressable à haute vitesse.
La file d'attente de sortie 29 qui peut recevoir des structures de données de l'unité logique de vecteurs 27, de la mémoire 25, ou de la file d'attente d'entrée 21 exécute la fonction de placer les structures de données qu'elles a reçues sous une forme pouvant être transmise aux unités périphériques
15-19 par l'intermédiaire de la centrale entrée/sortie 13. La
<EMI ID=37.1>
est fondamentalement un tampon PIPO, acceptant des structures de données d'une manière en série à caractères et transmettant ces caractères à la centrale entrée/sortie.
<EMI ID=38.1>
d'attente d'entrée 21 communique avec la centrale entrée/sortie
<EMI ID=39.1>
lignes 79, 81, 83 et 85 qui émanent de la logique d'interface
61 ou qui conduisent à cette logique d'interface 61 dans la file d'attente d'entrée 21. Les lignes 85 sont deux lignes de
<EMI ID=40.1>
centrale entrée/sortie (figure 1). Ces deux bits parallèles <EMI ID=41.1>
a été détectée "au la structure) de donniez précédemment reçue.
<EMI ID=42.1>
invalide la centrale entré*/sortie en oe qui concerne la transmis-
<EMI ID=43.1>
signal généré par la centrale entrée/sortie qui indique une
<EMI ID=44.1>
<EMI ID=45.1>
rait la centrale entrée/sortie, si la file d'attente d'entrée pouvait retenir des données additionne Iles.
La structure de données de série à caractères reçue sur
<EMI ID=46.1>
63. Le comptage du compteur 65 est transmis à la logique d'inter-
<EMI ID=47.1>
d'une structure de données particulières n'est pas égal à zéro, la logique d'interface 61 demande une retransmission sur la ligne 79 parce qu'une erreur s'est produite dans la structure de données. La logique spécifique du circuit de reconnaissance
<EMI ID=48.1>
et la logique d'interface 61 seront expliquées plus complètement
<EMI ID=49.1>
Ainsi qu'il a été noté ci-dessus, la file d'attente d'entrée 21 fonction" fondamentalement comme un tampon PIPO
et synchronise les oaraotères asynchrones des données qui arrivent avec l'horloge du système d'ordinateur (non illustrée) qui fait partie de la logique d'interfaoe 61. La partie tampon de-la file
<EMI ID=50.1>
<EMI ID=51.1>
unités périphériques sont transmis à la mémoire de file d'attente
<EMI ID=52.1>
l'espaoe disponible de suite après, comme indiqué par le circuit
<EMI ID=53.1>
instant dans le temps, est déterminé par le circuit d'indicateur de lecture 71. Le caractère de données qui est lu de la mémoire de file d'attente d'entrée est transmis depuis la mémoire de file d'attente d'entrée sur des lignes 98 à la logique d'interface 61 et ensuite à l'unité de contrôle 23 (figure 1) sur les
<EMI ID=54.1>
validation de lecture et des demandes de lecture depuis l'unité de contrôle 23 (figure 1). La figure 123 transmet un signal de
<EMI ID=55.1>
demande de lecture. Ainsi, d'une Manière générale, l'information
<EMI ID=56.1>
aussi rapidement qu'elle est reçue, et qu'elle est lue de la mémoire de file d'attente d'entrée 67 dans un ordre PIPO aussi rapidement que l'unité de contrôle 23 (figure 1) le demande. Lorsque la logique d'interface 51 reçoit les caractères de
<EMI ID=57.1>
97 vers une unité de contrôle de cycle de mémoire 69 indiquant qu'une fonction d'écriture est requise. Le contrôle du cycle de mémoire, en réponse à cette demande d'écriture génère un signal de validation d'écriture, sur la ligne 103, vers la
<EMI ID=58.1>
ment d'écriture sur la ligne 105, vers un sélecteur 75 et un signal d'accroissement, sur la ligne 99 vers un indicateur d'écriture 73.
<EMI ID=59.1>
de 1972 aux pages 2-136. Fondamentalement , le sélecteur, en réponse à un signal sélectionné d'écriture ou de leoture sur
la ligne 105 choisit le signal de sortie de l'indicateur d'écri-
<EMI ID=60.1> respectivement, pour transmettre sur le câble 107 au registre d'adresse de la mémoire de file d'attente d'entrée 67.
L'indicateur d'écriture 73 et l'indicateur de lecture
71 pourront âtre un compteur binaire fabriqué par la Signet les
<EMI ID=61.1>
<EMI ID=62.1>
connectées avec l'entrée A (non illustrée) de ces compteurs de la 3 igné tics Corporation. La canalisation 100 de la logique d'in- terface 61 aussi bien vers l'indicateur de lecture 71 que vers l'indicateur d'écriture 73 serait connectée avec les entrées de remise à zéro (non illustrées) de ces compteurs.
<EMI ID=63.1>
ture, non seulement passent à travers le sélecteur pour adresser la
<EMI ID=64.1>
la page 101. Ce comparateur possède deux conducteurs de sortie qui indiquent laquelle des deux entrées est la plus grande et indiquent aussi lorsqu'elles sont égales. Parce que la file
<EMI ID=65.1>
d'écriture sera toujours plus grand que le comptage d'indicateur de lecture, chaque fois que la mémoire de file d'attente d'entrée
67 y possède des données, mais n'est pas rempli. Par conséquent, un signal sur la canalisation 119 du comparateur 77 indiquera
à la logique interface 61 que le comptage de l'indicateur d'écriture est plus grand que le comptage de l'indicateur de lecture. Cela indique à la logique d'interface que des données restent encore dans la mémoire de file d'attente d'entrée.
Chaque fois que le comptage de l'indicateur d'écriture est égal au comptage de l'indicateur de lecture, un signal est transmis du comparateur sur la ligne 117 vers la logique d'interface 61. Ce signal peut signifier que la mémoire de file d'attente d'entrée est ou bien complètement vide, ou bien complètement pleine, selon que la dernière demande de mémoire générée par la logique d'interface 61 était une demande de lecture ou une demande d'écriture. La logique d'interface 61 interprite le signal sur la ligne 117 comme signifiant que la mémoire de file d'attente d'entrée 67 est pleine si la dernière opération de mémoire était une opération d'écriture. Si la dernière opération de mémoire était une opération de lecture, un signal sur la ligne
117 est considéré comme une indication que la mémoire de file
<EMI ID=66.1>
la dernière opération de mémoire était une opération d'écriture ou une opération de lecture, puisqu'elle transmettait soit une demande d'écriture, soit une demande de lecture, sur les lignes
<EMI ID=67.1>
Chaque fois que la logique d'interface 61 détermine que la mémoire de file d'attente d'entrée 67 est vide, elle génère un
<EMI ID=68.1>
tous les deux indicateurs, d'écriture et de lecture.
<EMI ID=69.1>
examinés loi parce que la mise en oeuvre des fonctions qui sont ici attribuées à ces circuits logiques est considérée comme étant endéans les poesibilités d'une personne de capacité Moyenne dans cette technique.
<EMI ID=70.1>
125 et 129, les deux ROM pourront être du type fabriqué par
la Signetios Corporation et inscrites dans leur catalogue de parties de 1972 aux pages 4-1. Les registres d'adresses 124 et
128 pour la mémoire de lecture seule 125 et 129, respectivement, sont des registres standard d'adresse d'entrée en parallèle et de sortie en parallèle. La seule différence de structure entre
<EMI ID=71.1>
dyadiques telles qu'additions, soustractions ou comparaison, par exemple. La mémoire de lecture seule 129 contient le Microcode requis pour générer le résultat d'opérations monadiques telles
<EMI ID=72.1>
zéro, par exemple.
Des structures de données venant en série à caractères de la mémorisation 25 de l'ordinateur 11 (figure 1) par la voie de l'unité de contrôle 23 par l'intermédiaire de lignes 45 vers l'unité logique de vecteurs 27 sont dirigées par le démultiple-
<EMI ID=73.1> <EMI ID=74.1>
le ROM monadiques 129 sur la ligne 1*2, selon le genre de structure de données qui est adresse par la strueture de
<EMI ID=75.1>
<EMI ID=76.1>
depuis la file d'attente d'entrée 21 par l'intermédiaire de
<EMI ID=77.1>
<EMI ID=78.1>
sera dirigée vers la mémoire 25 de l'ordinateur ou vers la file d'attente de sortie 29 de l'ordinateur (figure l), selon l'adresse de destination contenue dans la structure de données de programme. Cette adresse de destination est fournie aux démultiplexeurs
<EMI ID=79.1>
l'ordinateur 11 (figure 1).
<EMI ID=80.1>
cette unité logique de vecteurs pourront être du type fabriqué par la Signetics Corporation et illustrés dans leur catalogue
<EMI ID=81.1>
Bn supposant à titre d'exemple qu'une opération dyadique doit être exécutée, un opérande A étant additionné avec un opérande B, un code OP désignant l'opération dyadique d'addi-
<EMI ID=82.1>
mémoire 25, soit depuis la file d'attente d'entrée 21 de l'ordinateur, pour des raisons qui seront rendues claires <EMI ID=83.1>
également fournis on série à caractères au registre d'adresses
<EMI ID=84.1>
mémoire de lecture seule 325 serait les résultats de la série à caractères de la sommation des deux opérandes. Effectivement^
<EMI ID=85.1>
<EMI ID=86.1>
lecture seule 125, qui Mémorisent les résultats de la sommation de deux caractères particuliers venant des deux opérandes qui sont additionné"; .
<EMI ID=87.1>
ment, dans le cas d'une addition, des signaux de report sont propagée de retour � l'entrée de la Mémoire de leoture seule
<EMI ID=88.1>
de compteur pas-à-pas pour modifier les contenus du registre d'adresses 128 du ROM monadique de telle sorte que l'emplacement de mémoire suivant soit adressé.
<EMI ID=89.1>
tures de données venant de la mémoire 25 et de la file d'attente d'entrée 21 à l'unité logique de vecteurs 27 qui répond à ces
deux structures de données en générant un résultat ainsi que des signaux de contrôle, qui sont envoyés de retour à la mémoire
25 sur les lignes 53 et 55, ou à la file d'attente de sortie 29 sur les lignes 57 et 59.
<EMI ID=90.1>
<EMI ID=91.1>
seule et de multiplexeurs. L'analyseur de zone ROM 146 reçoit des structures de données de la file d'attente d'entrée sur les
<EMI ID=92.1>
de données de la file d'attente d'entrée 21, (figure 1), soit
la structure de données de la mémoire 25 (figure 1) adresse l'analyseur de zone ROM 146 par le registre d'adresses 145 ce qui fait que l'analyseur de zone ROM 146 répondra en envoyant des signaux de contrôle à l'un d'une pluralité de démultiplexeurs
148, 150 et 152.
Par exemple, si la structure de données arrivant sur la ligne 35 de la file d'attente d'entrée (figure 1) est par hasard
<EMI ID=93.1>
fichier opérande. De manière analogue, si une structure de données arrivant sur la ligne 51b de la mémoire (figure 1) est par hasard un fichier ou zone opérande, l'analyseur de zone ROM 146 diri-
<EMI ID=94.1>
conduisant à la file d'attente de sortie et la ligne 45 conduisant à l'unité logique de vecteurs.
Supposons maintenant qu'au lieu d'une structure de
<EMI ID=95.1>
<EMI ID=96.1>
Cette structure de données de programme adresserait l'analyseur de zone ROM 146 en lui faisant transmettre une adresse à l'un des
<EMI ID=97.1>
sont adressés par la structure de données arrivant sur l'une des deux lignes de données 35 ou 51b. Supposons que la structure de données reçue par l'analyseur de zone ROM 146 commence avec une zone qui indique que ce qui doit suivre est un fichier de programme, l'analyseur de zone générerait alors une pluralité de signaux vers le démultiplexeur 150 qui dirigerait les signaux
<EMI ID=98.1>
<EMI ID=99.1>
<EMI ID=100.1>
<EMI ID=101.1>
vers la file d'attente de sortie (figure 5), sur la ligne 121 vers la logique d'interface de la file d'attente d'entrée
(figure 2), et lorsque cela est avantageux, sur la ligne 144
<EMI ID=102.1>
ticulière est achevée.
En plus de recevoir des structures de données sur les
<EMI ID=103.1>
signaux de contrôle. Par exemple, sur la ligne 123, un signal de contrôle de validation de lecture est fourni depuis la logique
d'interface de la file d'attente d'entrée (figure 2). Sur la
<EMI ID=104.1>
depuis l'unité logique de vecteurs (figure 3). Sur la ligne 41.!., la file d'attente de sortie (figure 5) fournit un signal de maintien Informant le contrôle qu'il est plein. Un signal de continuation est également fourni au registre d'adresses 145 depuis la bibliothèque ROM sur la lijne 144.
Le registre d'adresses 145 est un registre standard parallèle "entrée parallèle-sortie parallèle" bien connu à ceux possédant des connaissances moyennes en cette technique. L'analyseur de zone ROM 146 pourra être du type fabriqué par la
<EMI ID=105.1>
<EMI ID=106.1>
et 158 pourra être du n'été type. Des démultiplexeurs 148 et
<EMI ID=107.1>
et inscrits dans leur catalogue de parties de 1972 aux pages 2-132. Le démultiplexeur 150 peut consister en une pluralité de démultiplexeurs en cascade, les démultiplexeurs individuels étant d'un
<EMI ID=108.1>
catalogue de parties de 1972 aux pages 2-130.
En se reportant maintenant à la figure 5, la file d'attente de sortie 29 est illustrée comme étant un circuit PIPO à double mémoire. Le circuit de contrôle d'entrée 145 reçoit des données soit de la file d'attente d'entrée, soit de la mémoire sur les lignes 39 par 3'intermédiaire de l'unité de contrôle 23
<EMI ID=109.1> l'unité de contrôle 23 (figure 1). Le circuit de contrôle d'entrée 145 reçoit également des données depuis l'unité logique de vecteurs 27 sur les lignes 59 et, de manière analogue, transmet et reçoit le contrôle depuis l'unité logique de vecteurs 27 sur les lignes 57. Les données reçues par le contrôle d'entrée 145 sur les lignes 39 sont. dirigées soit vers la mémoire opérande RAM 155 (mémoire d'accès au hasard), soit à la mémoire d'adresse de destination RAM 157. selon que la structure de données reçue est une adresse de destination, telle que déterminée par les signaux sur la ligne de oontrôle 41 depuis l'unité de contrôle 23 (figure 1) ou est un opérande tel que déterminé par les signaux sur la ligne de contrôle 41.
Les données reçues sur les lignes 59 par le contrôle d'entrée 145 sont dirigées vers la mémoire opérande ou vers la mémoire d'adresse de destination, telle que déterminée par les signaux sur les lignes de contrôle 57.
Aussi bien la mémoire opérande que la mémoire d'adresse de destination peuvent être faites en confettis de mémoire RAM fabriqués par la Signetics Corporation et inscrites dans leur
<EMI ID=110.1>
sont adressées par un indicateur d'écriture ou par un indicateur de lecture, la mémoire opérande 155 ayant un indicateur d'écriture 147 et un indicateur de lecture 163, la mémoire d'adresse de destination 157 ayant un indicateur d'écriture
149 et un indicateur de lecture 161. L'opération de ces indicateurs d'écriture et de lecture respectivement est identique
<EMI ID=111.1>
lorsqu'ils s'adressent à la mémoire de file d'attente d'entrée
67 (figure 2).
Le circuit de contrôle d'entrée 145 fonctionne comme la logique d'interface 61 dans la file d'attente d'entrée
(figure 2) en répondant aux signaux venant des comparateurs
<EMI ID=112.1>
la file d'attente de sortie 29 depuis la file d'attente d'entrée, ou de la mémoire, ou de l'unité logique de vecteurs. Les comparateurs 151 et 153 respectivement, indiquent au circuit de
<EMI ID=113.1>
parateur 77 de la file d'attente d'entrée de la figure 2, que les mémoires respectives sont soit pleines, soit vides, soit qu'elles contiennent certaines données.
Le circuit de contrôle de sortie 159 de la file d'attente de sortie 29 amorce une demande de lecture soit de la mémoire opérande, soit de la mémoire d'adresse de destination RAM 155,
157, respectivement, en réponse à la réception d'une instruction de transmission depuis la centrale entrée/sortie 13 (figure 1) sur la ligne 167 du câble 33. Le contrôle de sortie 159 répond également à un signal de retransmission sur la ligne 165. En réponse à des signaux sur l'une quelconque de ces lignes, le circuit de contrôle de sortie 159 peut transmettre une requête au signalde données d'écriture sur la ligne 169 vers la centrale entrée/sortie. En recevant un signal de transmission sur la ligne 167, par exemple, la structure de données dont une partie se trouve dans les deux mémoires, est de manière caractéristiques
structures de données selon la zone d'adresses reçues de la
<EMI ID=114.1>
(figure 1). On doit se rappeler que la centrale entrée/sortie 13
<EMI ID=115.1>
les lignes 171 de la file d'attente de sortie 29 dirigeront ces:
<EMI ID=116.1>
<EMI ID=117.1>
ou bien, la structure de données pourra être dirigée directesent dans la file d'attente d'entrée de l'ordinateur 11 pour traitement ultérieur.
<EMI ID=118.1>
necté avec une paire de conducteurs d'entrée dans la ligne 85. Les signaux sur chacun de ces conducteurs 173 et 175 sont fournis à l'entrée de la porte exclusive ou 177 et, de plus, à une porte
<EMI ID=119.1>
La sortie de la porte OU exclusive 177 sur la ligne 191 est alimontée comme l'autre entrée aux portes respectives ET. La sortie
89 de la porte ET 179 génère un signal de comptage plus-UN, tandis que la porte ET 171 sur la ligne de sortie 91 génère un signal de comptage vers le bas de moins UN au compteur binaire haut/bas 65. Le compteur binaire haut/bas 65 pourra être du type fabriqué par la agnelles Corporation et illustré dans leur catalogue de parties 197 de 1972 aux pages 2-170. Le compteur haut/bas 65 alimente un comptage binaire sur les lignes 197 à
la logique d'interface 61 de la file d'attente d'entrée (figure 2) et reçoit un signal d'horloge du circuit de logique d'interface
61 sur la ligne 199 du câble 93.
La figure 7 illustre les deux représentations préférentielles de bit des quatre caractères utilisés dans tout l'ordinateur 11 (figure 1). Le délimitateur de données de gauche, <EMI ID=120.1>
par un signal haut sur une première ligne et un signal bas sur une deuxième ligne, les deux signaux étant reçus substantiel-
<EMI ID=121.1>
paren droit 176, est représenté par un signal haut sur la première ligne et un signal bas sur la deuxième ligne, en opposition direo-
<EMI ID=122.1>
signaux bas..
En se reportant à nouveau à la tigure 6, son opération
<EMI ID=123.1>
ou un caractère binaire 1 ou binaire 0, sera Maintenant expliquée. En supposant à titre d'exemple que le signal binaire sur la. conducteur 175 soit 1, ou haut, et que le signal binaire sur
<EMI ID=124.1>
<EMI ID=125.1>
niveau de signal 0 sur la ligne 89. Ce niveau de signal fait que le compteur haut/bas 65 comptera plus 1. En supposant maintenant que le signal binaire sur la ligne 175 soit 0 et que le
<EMI ID=126.1>
sur la ligne 91 sera haute. Le niveau de signal haut sur la ligne 91 fera que le compteur binaire haut/bas 65 comptera 1 vers le bas. Le comptage du oompteur binaire haut/bas 65 est <EMI ID=127.1>
<EMI ID=128.1>
<EMI ID=129.1>
1* arrangement de zones eu de format général d'un fichier de donnée* qui est l'unité de base d'une structure de données. Le première zone d'un fichier est uns zone de description. Les sonos qui suivent immédiatement sont des zones de données. La dernière
zone est une zone de terminaison. Les parens les plus à gauche et à droite 20 et 219, respectivement, définissent un fichier.
<EMI ID=130.1>
une simple structure de données, est transmis de gauche à droite, le paren d'ouverture est 201, et le paren de fermeture est 219. La première zone qui suit le paren d'ouverture 201 est une
zone de description 203, laquelle est délimitée elle-même par une paire de parens. La zone suivante qui doit suivre la zone de description pourra être une zone opérande telle qu'illustrée par la zone 205, ou une zone d'adresse ou une zone d'opérateur.
Les données dans la zone de description 203 décriront le type et l'ordre de présentation des diverses zones qui les suivent. Les espaces 207, 211 et 215 entre les zones de données
205, 209 et 213 pourront, pour la simplicité, être appelées
<EMI ID=131.1> se contractent, elles Orient plus d'espaces vides. Tous ces
<EMI ID=132.1>
<EMI ID=133.1>
cela est fait sera décrit ci- après de manière plus complète.
La dernière zone de chaque zone est une zone de terninaison 217 qui en général ne présentera pas de données à son
<EMI ID=134.1>
caractères, un pare. gauche et un paren droit. La zone de terni-
<EMI ID=135.1>
ractères qui représentent le code de terminaison pour la structure de données ou fichier. Ce code alors, selon la convention
<EMI ID=136.1>
deux bits à un temps parallèle de gauche à droite.
Cette zone de terminaison, et le paren de fichier de ter
<EMI ID=137.1>
fichier par la logique d'interface 61 de la file d'attente d'entr
(figure 2). Lorsque ce code se produit, la sortie du compteur 65
(figure 2) sera 0 si aucune erreur ne s'est produite dans les zones de données du fichier. Par exemple, le comptage de sortie c
<EMI ID=138.1>
8 se fera de la manière 121212121210. Ainsi, une combinaison d'un comptage 0 depuis le compteur 65 et la présence du code de terminaison indique que la structure de données reçue ne présente pas d'erreurs. Si par exemple, il y avait une erreur dans un caractère paren, le compteur ne serait ni augmenté, ni diminué. S'il y avait une erreur dans un caractère de données,
<EMI ID=139.1>
diminution. Dans chaque cas, un comptage autre que 0 est laissé au moment où le code de combinaison se produit. Cela indiquerait une erreur en obligeant la logique d'interface
de la figure 2 de répondre en demandant une retransmission comme décrit ci-dessus.
La structure de chaque fichier comme illustré d'une manière générale dans la figure 8 doit suivre certaines règles de syntaxe. Ces règles sont :
(1) Aucun caractère 1 ou 0 ne peut se produire entre des parens de même face. Par exemple, il ne peut y avoir des caractères entre le paren de zone d'ouverture 201 et le paren de zone d'ouverture de la zone de description 203.
la zone
(2) La première zone d'un fichier doit être/de description 203.
(3) La dernière zone du fichier est toujours la zone de terminais on 207.
Dans le présent exemple, cette zone ne présente pas de données.
Une zone de données telle que la zone de données A 205 de la figure 8 peut être formée elle-même d'une pluralité de
<EMI ID=140.1>
9 représente la zone A comme consistant en trois sous-fichiers
<EMI ID=141.1>
zone d'ouverture 223 définissent la zone de données A. Mais endéans ces parens, une pluralité de ce qu'on peut appeler
<EMI ID=142.1>
<EMI ID=143.1>
de vecteurs. Ces fichiers doivent évidemment suivre les règles générales de syntaxe décrites pour le fichier général selon la figure 8. C'est-à-dire, chaque fichier possède une zone de description des zones de données et une zone de terminaison. Ainsi qu'il peut se produire à l'intérieur d'un fichier, les espaces entre des fichiers de vecteurs à l'intérieur d'une zone, <EMI ID=144.1>
vecteurs dans cette zone, si on le désire.
Cette structure empilée de zones à l'intérieur de
fichiers et de fichiers de vecteurs à l'intérieur de zones, pourra être comprise plus facilement si on la considère en termes d'une structure arborescente présentant des noeuds qui représentent des programmes ou des opérateurs. A titre d'exemple, supposons
<EMI ID=145.1>
pluralité de libellés représentés par les lettres capitales de l'alphabet
<EMI ID=146.1>
Cette combinaison arithmétique de 14 libellés différents pourra être représentée par la structure arborescente illustrée dans la figure 10.
La structure arborescente de la figure 10 reçoit comme étant ses entrées au niveau de feuille 225 les libellés, ou au- tres opérandes, qui doivent être actionnés pour le programma dé- crit par les divers noeuds 227, etc. de l'arbre. Ainsi, par exemple
<EMI ID=147.1>
add au noeud 227; les libellés C et D sont alimentés à l'opéra- teur de programme add au noeud 229. Les résultats des deux opé- rations sont alimentés à un opérateur de programme de sous trac-
<EMI ID=148.1>
et G peuvent être alimentés à un autre opérateur de programme add au noeud 235, le résultat de cette somation étant: alimenté
<EMI ID=149.1>
temps qu'un autre libellé J. Peut-être qu'en même temps que ces
<EMI ID=150.1>
noeud 239, les libellés N et M sont alimentés à un autre opérateur de programme de soustraction au noeud 241, et les libellés 0 et
Q sont alimentés à un autre opérateur encore de programme de soustraction au noeud 247? Le résultat de l'opération au noeud
239 et le résultat de l'opération au noeud 241 sont alimentés
<EMI ID=151.1>
Le résultat du noeud d'opérateur de soustraction 231 et le résultat du noeud d'opérateur de soustraction 237 sont alimentés à un autre noeud d'opérateur add 233. Le résultat du noeud d'opérateur add 243 et le noeud d'opérateur de soustraction 247 sont alimentés à un autre noeud d'opérateur add 245. Le résultat du noeud d'opérateur add 245 est alimenté au noeud d'opérateur
<EMI ID=152.1>
de soustraction 251. Le résultat de ce noeud est alimenté à l'opération 253 d'envoi à X.
Ainsi qu'il est évident de cette description de la structure arborescente, le traitement d'opérande dans un courant de structure arborescente facilite le traitement d'opérandes d'une manière concurrente. C'est-à-dire, les opérations
<EMI ID=153.1>
<EMI ID=154.1>
de manière simultanée si les opérandes appropriés sont disponibles.
Cela est vrai pour toutes les opérations sur un autre, ou
<EMI ID=155.1>
d'opérations précédentes sont tous disponibles simultanément.
L'exemple de la figure 10, dans un but de simplicité
de la description et de facilité de compréhension n'a considéré que des opérations dyadiques telles que addition et soustraction. Cependant, il est bien entendu que ce type de schéma de traitement de structure arborescente permettra des opérations monadiques et dyadiques avec la même facilité. Il est bien entendu que pour utiliser le traitement concurrent on doit utiliser un système d'unités de traitement de données.
Pour illustrer comment les structures de données à fichier empilé selon les figures 8 et 9 mettent en oeuvre les
<EMI ID=156.1>
rera les opérations dyadiques simples suivantes sur quatre libellées
(A+B) - (C+D), Ces opérations sont illustrées sous une forme de structures arborescentes dans la figure 11. Les libellée A, B,
C et D au niveau de feuille 255, 257, 259, 261 sont alimentés
<EMI ID=157.1>
mation 263 et 265. Les résultats de ce niveau de noeud sont alimentés au niveau suivant ou niveau de soustraction 267. Le résultat de ce noeud 269 peut être envoyé à un autre noeud, ou opérateur de programme, ou à une destination physique,
Chaque noeud de la structure arborescente, figure 11, pourra être considéré comme étant un fichier. Par conséquent, en regardant à ces deux niveaux d'opérateurs de noeuds, le fichier qui décrirait le noeud de soustraction 267 est illustré comme étant un fichier 271 de noeuds de soustraction. Ce fichier est
<EMI ID=158.1> zone, laquelle est une zone de description 277 qui décrit la nature et la séquence du fichier. Dans ce cas, P représente un programme,
<EMI ID=159.1>
programme. Puisque ce fichier est un fichier d'opérateurs, la zone suivante qui doit suivre la zone de description sera une zone
279 contenant le code.d'opérateur, OP. Dans le présent exemple,
<EMI ID=160.1>
l'opération est dyadique, les zones qui suivent la zone d'opérateur décrivent les deux opérandes qui doivent être soustraits. Ces deux opérandes sont les résultats de noeuds d'addition 263 et 265.
Parce que les opérandes sont des résultats d'autres
<EMI ID=161.1>
Par conséquent, les opérandes sont décrits par les fichiers de vecteurs 273 et 275. La zone qui suit les zones opérandes est une
<EMI ID=162.1>
laquelle on doit envoyer le résultat de l'opération de soustraction. La dernière zone du fichier de soustraction est la zone de terminaison 289. L'espace vide peut se produire à tout endroit entre les zones dans un fichier. Par exemple, à l'intérieur du fichier de programme de soustraction, l'espace vide est illustré
<EMI ID=163.1>
puisque les zones opérandes du fichier de programmes de soustraction sont des fichiers de vecteurs, l'espace vide peut se produire également entre les zones à l'intérieur de ces fichiers.
Considérons maintenant les deux fichiers de vecteurs à. l'intérieur du fichier de programme de soustraction, le fichier
de vecteurs add 273 et le fichier de vecteurs add 275. Ces fichiers sont également structurés selon les règles de syntaxe décrites ci-dessus. Il y a des parens de délimitation de fichiers gauche <EMI ID=164.1>
<EMI ID=165.1>
ainsi la zens qui suit peur le eede d'opérateur. Pour le
présent exemple, en a décrit une opération d'addition. Les
<EMI ID=166.1>
Afin de faciliter la 0 appréhension, 1* opération générale de l'ordinateur 11 selon la figure 1 sera décrite en relation
<EMI ID=167.1>
(figure 1). Il est bien entendu cependant que l'ordre inverse est également applicable et que les fichiers opérandes peuvent être mémorisés dans des mémoires d'ordinateur 25 et que les fichiers
<EMI ID=168.1>
l'intermédiaire de la file d'attente 21.
Afin d'exécuter le schéma fonctionnel des opérations selon la figure 11*, la mémorisation de l'ordinateur contiendra <EMI ID=169.1> qui représente une opération dyadique. Apres cette zone opérande
<EMI ID=170.1>
<EMI ID=171.1>
opérandes.
<EMI ID=172.1>
est un fichier de vecteurs. Dans ce ces particulier, une opération d'addition est définie. Les zones opérandes 309 et 313 de ce
fichier particulier, puisqu'il définit une opération dyadique, suivent la zone décrivant l'opérateur. De plus, ce fichier de
<EMI ID=173.1>
d'adresse de destination. Les zones opérandes 309, 313 et la zone de résultats 321 sont toutes à l'état contractée laissant un espace vide considérable 307, 311, 315 et 323 entre eux. En
<EMI ID=174.1> gauche suivi d'ua paren droit sans caractères entre les deux. Ces zones opérandes restent contractées ainsi qu'il sera décrit
<EMI ID=175.1>
mémorisé@.
La deuxième zone opérande pour le fichier de programmes
<EMI ID=176.1>
structure que celle décrite pour la première zone opérande. Il
<EMI ID=177.1>
reste statique en mémorisation jusqu'à ce qu'une structure de données opérandes ou fichier arrive à la file d'attente d'entrée qui adresse ce fichier de programme particulier. La structure de ce fichier de programmes fournit un mécanisme réoursif qui accélère l'exécution algorithme.
Une structure de données alternées pour l'exécution du déroulement fonctionnel selon la figure 11 serait une structure qui utilise trois fichiers de programmes au lieu d'un seul fichier de programmes contenant deux fichiers de vecteurs, comme illustré. Ainsi, les deux fichiers de vecteurs additionnels et le fichier
de programmes de soustraction représentent trois fichiers de programmes indépendants. La zone résultante (R) de chaque
fichier de vecteur serait remplacée par une zone d'adresse
de destination (DA). La zone d'adresse de destination dans les deux fichiers de programmes add adresserait le fichier de programmes de soustraction d'une manière qui sera décrite ci-après.
L'utilisation de ce type de structure de données demande que
le résultat de chaque opération soit dirigé hors de l'ordinateur et de retour à son entrée pour arriver au noeud
suivant d'opérateur. Par oonstraste, la structure du fichier
de programmes illustré élimine la nécessité d'envoyer le résultat d'une opération de fichier de vecteurs hors de l'unité
de traitement et de retour à son entrée pour traitement ultérieur.
Pour continuer avec la structure de données illustrée, considérons maintenant les fichiers de données qui arrivent à
la file d'attente d'entrée. Supposons que le premier opérande
qui arrive dans un fichier de données, soit l'opérande A. Le fichier qui contient cet opérande est illustré dans la figure 12A comme étant une structure de fichier 1 sous l'en-tête "file d'attente d'entrée". La première zone de ce fichier de données est une zone de description 375 qui indique que cette zone particulière est une zone opérande contenant un libellé. Cette zone de description est analysée par l'analyseur de zone 146
<EMI ID=178.1>
règle les trajets appropriés vers la mémorisation d'ordinateur
<EMI ID=179.1>
mémorisation qui adresse le fichier de vecteurs particulier auquel appartient le libellé A. L'adresse de mémorisation 377 adressera l'emplacement dans la mémorisation d'ordinateur qui
<EMI ID=180.1>
l'intérieur du fichier de programmes de soustraction 301. La zone qui suit après la zone d'adresse 377 est une zone d'emplacement d'opérande 379 qui indique si la zone opérande 383 qui suit
<EMI ID=181.1>
respectivement, de ce fichier particulier de vecteurs. Le fichier opérande qui est reçu à la file d'attente d'entrée présente aussi une zone de terminaison 387 et peut posséder des espaces vides
<EMI ID=182.1>
<EMI ID=183.1>
146 et de sa bibliothèque de sous-routine consistant en une
<EMI ID=184.1>
add, après qu'il a été adressé par le fichier opérande à la file d'attente d'entrée pour déterminer si l'opérande B est arrive
<EMI ID=185.1>
zones opérandes vides 309, 313, le contrôle mémorise l'opérande
A dans la zone appropriée 309. Comme l'opérande A est écrit dans la mémoire, caractère par caractère, le fichier opérande 309
est étendu pour s'adapter à des dimensions exactes. Les caractères spécifiques de la manière dont l'opérande est réellement écrit dans la mémoire sont considérés comme étant dans la portée des connaissances d'une personne de capacité moyenne dans cette technique, et par conséquent ne seront pas examinés ici.
Coame résultat, par conséquent, du fichier libellé illustré en position 1, qui arrive à la file d'attente d'entrée, le fichier du programme de soustraction dans la mémorisation d'ordinateur aura le libellé A mémorisé dans la zone opérande
<EMI ID=186.1>
<EMI ID=187.1>
libellé A est maintenant mémorisé dans sa zone opérande appro-
<EMI ID=188.1>
zone opérande et sa zone opérande qui l'accompagne pourra être
<EMI ID=189.1>
Supposons maintenant que le fichier opérande suivant qui arrive dans la file d'attente d'entrée 21 de l'ordinateur 11
(figure 1) contient l'opérande D dans sa zone opérande 382,
<EMI ID=190.1>
<EMI ID=191.1>
à l'unité de contrôle les zones qui doivent suivre, uns zone d'adresse de mémoire 376 et une zone d'emplacement d'opérande
<EMI ID=192.1>
libellés en position 2 de la file d'attente d'entrée possède une zone d'entrée de mémorisation 376 qui adresse le fichier de vecteurs add à l'intérieur du fichier de programmes de sous-
<EMI ID=193.1>
"mémorisation". Une fois ce fichier de vecteurs adressé, l'unité de contrôle, lorsqu'elle voit la zone d'opérateur du
<EMI ID=194.1>
que tous les opérandes qui sont nécessaires pour exécuter l'opération ne sont pas présents soit dans la file d'attente d'entrée,
<EMI ID=195.1>
est rendu actif pour mémoriser le libellé D dans la zone opérande
382 du fichier de file d'attente d'entrée dans la zone opérande appropriée 351 du fichier de vecteurs add, comme déterminé par le code d'emplacement d'opérande dans la zone 389 du fichier de libellés � la file d'attente d'entrée. Calme résultat du traitement de ce deuxième fichier de libellés, la structure de données dans la mémorisation apparaitra telle qu'illustré en position 3 sous l'en-tête "mémorisation". C'est-à-dire, un libellé A est mémorisé dans sa zone opérande appropriée dans le premier fichier de vecteurs add et un libellé D est mémorisé dans sa zone opérande
<EMI ID=196.1>
Supposons maintenant que le troisième fichier d'opérande$ qui doit arriver dans la file d'attente d'entrée porte un opérande
<EMI ID=197.1>
l'opérande A. Le contrôleur reconnait à cause de la zone de description L, qu'il s'agit d'un fichier de libellés, et par
<EMI ID=198.1>
qui adresse le premier fichier de vecteurs contenant l'opérande A. Le contrôleur commence à lire ce fichier de vecteurs adressé; et
<EMI ID=199.1>
description "V" qu'il s'agit d'un fichier de vecteurs contenant un programme. La zone qui doit suivre cette zone de description est alors une zone de code d'opérateur. En réponse à la zone
<EMI ID=200.1>
risation du libellé A pour adresser le ROM approprié 125 dans l'unité logique de vecteur (figure 3) tout en lisant en marne
temps le libellé B de la file dtattente d'entrée pour adresser
le même ROM 125 dans l'unité logique de vecteur.
Il faut se rappeler que l'unité logique de vecteur est
une unité arithmétique en série qui agit sur deux caractères
en même temps, un caractère de chacune des deux zones opérandes. Lorsque l'unité logique de vecteur a achevé sa fonction
<EMI ID=201.1> <EMI ID=202.1>
mémorisera le résultat de l'addition de libellés A et B dans
la zone résultante appropriée dans le premier fichier de vecteurs. Goum résultat du troisième fichier d'opérandes apparaissant dans la file d'attente d'entrée, le fichier de programmes de soustraction en mémorisation recevra une structure comme illustré en
<EMI ID=203.1>
zones opérandes que les libellés A et B occupaient, les zones
<EMI ID=204.1>
<EMI ID=205.1>
contenant le résultat de la somation de A et B, est remplie. Le libellé D coure opérande du deuxième fichier de vecteurs est également présent.
Le seul opérande qui manque à ce rosent, est le libellé C. Supposons maintenant qu'un fichier d'opérandes arrive contenant l'opérande C dans la zone 386. Le contrôle reconnaît qu'il
<EMI ID=206.1>
<EMI ID=207.1>
s'adresser au deuxième fichier de vecteurs. Le contrôle lira alors ce fichier de vecteurs et réglera l'unité logique de vecteurs pour effectuer l'opération requise par la zone de
code d'opérateur et commencera à additionner C et D de la même manière que celle décrite pour les opérandes A et B. Cependant, lors de l'achèvement de cette opération, puisque la zone résultante 369 du premier sous -fichier de programmes add est remplie,
en plus de mémoriser le résultat de la sommation des libellés
<EMI ID=208.1>
est choisi, lequel conditionne l'unité logique de vecteur selon la zone de code d'opérateur de soustraction dans
<EMI ID=209.1>
fait que l'unité de centrale alimentera l'unité logique de vecteur d'une manière caractéristique, la résultante de la sommation A + B de la zone résultante 369 dans la mémoire de l'ordinateur coma" résultat de C + D qui y sont alimentés, afin que les deux résultats soient soustraite.
<EMI ID=210.1>
d'attente de sortie 29 (figure 5). Cette zone d'adresse de
<EMI ID=211.1>
l'en-tâte "file d'attente de sortie" en position 1, est un
<EMI ID=212.1>
ple identifie le fichier corne étant un fichier de libellés ou d'opérandes, une zone d'adresse qui le suit, et une zone d'emplacement d'opérande 385 qui suit la zone d' adresse. Les zones
<EMI ID=213.1>
cement d'opérande. Puisque la syntaxe d'une structure de fichier doit être suivie, le fichier d'adresses de destination se termine
<EMI ID=214.1>
puisqu'elle est un fichier de vecteurs peut aussi présenter un espace vide entre les zones à son intérieur, tel l'espace vide
<EMI ID=215.1>
aucune mémorisation à son intérieur et se trouve sous forme contractée. Lorsque l'unité logique de vecteur obtient le résultat de la soustraction des libellés C + D, des libellés <EMI ID=216.1>
sortie 29 (figure 5) transmet un Bossage sous une fora" qui est essentiellement identique à la forme qui est reçue à la file
<EMI ID=217.1>
résultat est un libelle, le fichier transmis est un fichier opérande, délimité par un paren droit _et un pare. gauche
<EMI ID=218.1>
<EMI ID=219.1>
<EMI ID=220.1>
sant une région spécifique dans la mémorisation de l'unité de traitement adressée. La zone qui suit la zone d'adresse est une
<EMI ID=221.1>
sortie se termine par une zone terminale 391 et un paren droit 379.
Pour résumer, la description fonctionnelle ci-dessus rend clair que l'ordinateur selon la figure 1 n'exécute une opération qu'après que deux structures de données ont été articulées, l'une étant une structure de programme, l'autre
<EMI ID=222.1>
attendant l'arrivée des structures opérandes ou des fichiers
opérandes qui adressent les fichiers de programme appropriés,
et ainsi l'unité de contrôle de l'ordinateur exécutera le programme désigné. Par conséquent, cette opération actionnée
par des données fournit une unité numérique de traitement de
données présentant des possibilités d'émulation supérieures,
et pourra être utilisée comme bloc fonctionnel de base dans un ordinateur à multitraitements, chacun des blocs fonctionnels
<EMI ID=223.1>
<EMI ID=224.1>
<EMI ID=225.1>
<EMI ID=226.1>
bloc fonctionnel dans un ordinateur à multitraitements, un
programme de contrôle pilote ou un système étendu d'interruption
qui réglerait l'interaction des unités de traitement dans l'or-
<EMI ID=227.1>
<EMI ID=228.1>
sente des capacités d'émulation améliorées parce que le vooabu- .il
<EMI ID=229.1>
facilite une structure de données d'une longueur de zone variable.
<EMI ID=230.1>
<EMI ID=231.1>
sur les trajets de circulation des données.
Il est bien entendu, évidemment, que la description ci-dessus ne concerne qu'un mode préférentiel de réalisation
de l'invention et que de nombreuses modifications peuvent être approtées sans sortir des principes et de la portée de l'invention.