<Desc/Clms Page number 1>
Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
De uitvinding heeft betrekking op een werkwijze voor het vervaardigen van een halfgeleiderinrichting omvattende een eerste veldeffecttransistor met een aan-en afvoerzone van een eerste geleidingstype die van elkaar worden gescheiden door een kanaalgebied dat is voorzien van een eerste poortelektrode en omvattende een tweede veldeffecttransistor met een aan-en een afvoerzone van een tweede, tegengesteld geleidingstype die van elkaar worden gescheiden door een kanaalgebied dat is voorzien van een tweede poortelektrode, waarbij ter plaatse van een eerste opper- vlaktegebied van een halfgeleiderlichaam de eerste poortelektrode wordt aangebracht, ter plaatse van een tweede oppervlaktegebied van het halfgeleiderlichaam de tweede poortelektrode wordt aangebracht,
onder maskering van de eerste poortelektrode aan weerszijden daarvan dotering van het eerste geleidingstype in het eerste oppervlaktegebied wordt aangebracht voor de vorming van de aan-en afvoerzone van de eerste veldeffecttransistor, onder maskering van de tweede poortelektrode aan weerszijden daarvan dotering van het tweede geleidingstype in het tweede oppervlaktegebied wordt aangebracht voor de vorming van de aan-en afvoerzone van de tweede veldeffecttransistor, en waarbij de genoemde doteringen door middel van een warmtestap verder het halfgeleiderlichaam in worden gedreven.
Een dergelijke werkwijze is bekend uit Silicon Processing for the VLSI ERA, Volume 2-Process Integration, 1986, 6. 6 van S. Wolf en R. N. Tauber, waarbij in een p-type en een n-type oppervlaktegebied van een halfgeleiderlichaam van silicium respectievelijk een NMOS- en een PMOS-veldeffecttransistor worden gevormd. Bij de bekende werkwijze wordt het oppervlak van het halfgeleiderlichaam achtereenvol- gens bedekt met een relatief dunne poortoxydelaag van siliciumoxyde en een polykristallijne siliciumlaag die met fosfor relatief zwaar n-type is gedoteerd. De siliciumlaag wordt door maskeren en etsen in patroon gebracht ter vorming van de poortelektroden van beide transistoren.
Vervolgens wordt onder maskering van een
<Desc/Clms Page number 2>
van beide poortelektroden n-type dotering aan weerszijden daarvan in het p-type oppervlaktegebied geintroduceerd ter vorming van de aan-en afvoerzone van de NMOS-transistor. Op analoge wijze wordt onder maskering van de andere poortelektrode p-type dotering aan weerszijden daarvan in het n-type oppervlaktegebied aangebracht ter vorming van de aan-en afvoerzone van de PMOS-transistor. Zowel de p-type als de n-type dotering worden vervolgens in een korte warmtestap bij een temperatuur van 900-1000 C uitgestookt en verder het halfgeleiderlichaam in gedreven.
Het gedeelte van het oppervlaktegebied onder de poortelektrode, vormt het kanaalgebied van de betreffende transistor en wordt aldus op zelf-registrerende wijze bepaald. De lengte van het kanaalgebied, i. e. de afstand tussen de aan-en afvoerzone, komt daarbij althans nagenoeg overeen met de breedte van de poortelektrode.
Om verscheidene redenen is het soms wenselijk dat beide transistoren van elkaar verschillende kanaallengten hebben. Zo is bijvoorbeeld de verzadigingsstroom van een MOS-transistor omgekeerd evenredig met de kanaallengte. Om een bepaalde waarde van de verzadigingsstroom te bereiken, kan het noodzakelijk zijn om bij één van beide transistoren de kanaallengte te verkleinen.
Om een dergelijke verkleining van de kanaallengte te bereiken, kan bijvoorbeeld in de betreffende transistor de breedte van de poortelektrode worden aangepast, doch dit stuit op ernstige problemen van procestechnologische aard. Een andere mogelijkheid is het uitvoeren van de genoemde warmtestap bij een zodanig hoge temperatuur en/of lange duur dat de aangebrachte dotering over een aanzienlijke afstand onder de poortelektrode diffundeert, waarbij de kanaallengte effectief met tweemaal die afstand afneemt.
Een bezwaar hiervan is echter dat daarbij ook andere inmiddels aangebrachte doteringen weg diffunderen, zoals in het bijzonder de dotering in het kanaalgebied voor de instelling van de drempelspanning van de transistor, wat uitermate ongewenst is.
<Desc/Clms Page number 3>
Met de uitvinding wordt ondermeer beoogd in een werkwijze van de in de aanhef genoemde soort te voorzien, waarbij beide transistoren met een van elkaar verschillende kanaallengte worden uitgevoerd maar waarbij de genoemde nadelen worden vermeden.
Daartoe heeft een werkwijze van de in de aanhef genoemde soort volgens de uitvinding als kenmerk dat ten behoeve van het indrijven van de genoemde doteringen afzonderlijke warmtestappen worden uitgevoerd, dat voor de dotering van het eerste geleidingstype de warmtestap wordt uitgevoerd in een oxyderend milieu, waarbij aan het oppervlak een oxydelaag wordt gevormd, en dat voor de dotering van het tweede geleidingstype de warmtestap wordt uitgevoerd in een althans nagenoeg inert milieu.
De uitvinding berust daarbij op het inzicht dat wanneer de warmtestap voor het indrijven van de dotering van het eerste geleidingstype in een oxyderend milieu wordt uitgevoerd, deze dotering voor de groeiende oxydelaag wordt uitgedreven, hetgeen de diffusie van de dotering versterkt. Een dergelijke versterking van met name de laterale diffusie treedt daarentegen niet op bij het indrijven van de dotering van het tweede geleidingstype, wat immers in een althans nagenoeg inert milieu plaats vindt. Aldus kunnen in de eerste en tweede transistor van elkaar verschillende kanaallengten worden gerealiseerd, zonder dat daarvoor de breedte van de poortelektrode in één van beide transistoren behoeft te worden aangepast en zonder dat daarvoor bij één van beide doteringen de warmtestap langduriger of bij een hogere temperatuur behoeft te worden uitgevoerd.
In een bijzondere uitvoeringsvorm waarbij voor de dotering van het eerste geleidingstype fosfor en voor de dotering van het tweede geleidingstype boor wordt toegepast, wordt dit effect nog versterkt doordat fosfor in silicium een hogere diffusiesnelheid heeft dan boor.
Behalve voor veldeffecttransistoren met een enkelvoudig doteringsprofiel in de aan-en afvoerzone is de uitvinding ook toepasbaar voor veldeffecttransistoren waarbij een of beide van de zones een meervoudig doteringsprofiel omvat, zoals bijvoorbeeld het geval is in de zogenoemde LDD-struktuur (Lightly Doped Drain).
<Desc/Clms Page number 4>
Voor het vervaardigen van een veldeffecttransistor met een dergelijke struktuur wordt de werkwijze volgens de uitvinding bij voorkeur zodanig uitgevoerd dat, nadat de dotering van het eerste geleidingstype is aangebracht en in de oxyderende warmtestap verder het halfgeleiderlichaam in is gedreven, langs de rand van beide poortelektroden op zelf-registrerende wijze een daaraan grenzend, isolerend randdeel wordt aangebracht, dat onder maskering van de eerste poortelektrode en het randdeel een tweede dotering van het eerste geleidingstype in het eerste oppervlakte gebied wordt geintroduceerd en dat onder maskering van de tweede poortelektrode en het daaraan grenzende randdeel de dotering van het tweede geleidingstype wordt aangebracht.
Voor de tweede dotering van het eerste geleidingstype wordt daarbij bij voorkeur arseen toegepast dat in vergelijking met fosfor een lagere diffusiesnelheid heeft en daardoor tijdens de warmtestap minder uitdiffundeert, hetgeen resulteert in een relatief hoge oppervlakte-concentratie. Door de dotering van het tweede geleidingstype aldus aan te brengen eerst nadat het randdeel is gevormd, komt de dotering van het tweede geleidingstype in tegenstelling tot de (eerste) dotering van het eerste geleidingstype op enige afstand van de poortelektrode terecht. Aldus wordt het verschil in effectieve kanaallengte tussen beide transistoren verder versterkt.
EMI4.1
Overigens wordt opgemerkt dat uit VLSI Edition, het op zichzelf bekend is om voor de aan-en afvoerzone arseen aan weerszijden van de poortelektrode in het halfgeleiderlichaam te implanteren en vervolgens het arseen in een oxyderend milieu in te drijven, zij het dat het daarbij om een NMOS-proces gaat en niet om een proces met complementaire transistoren. In dit bekende geval wordt dan ook geen onderscheid gemaakt tussen de behandeling van p-type en n-type dotering en wordt geen verschil in effectieve kanaallengte voor verschillende transistoren bewerkstelligd.
Wanneer poortelektroden van gedoteerd silicium worden toegepast en de warmtestap voor het indrijven van de dotering van het eerste geleidingstype zondermeer in een oxyderend milieu zou worden uitgevoerd, worden daarbij onvermijdelijk ook de poortelektroden geoxydeerd. Enerzijds leidt dit tot een lagere overlap (capaci- teit) van een poortelektrode met de naastgelegen afvoerzone, wat de transistoreigenschappen ten goede zou kunnen komen, maar anderzijds leidt dit tot een oncontroleerbare en ongewenste verdikking van het poortdielektrikum aan de rand van de
<Desc/Clms Page number 5>
EMI5.1
poortelektrode, wat de drempelspanning van de transistor nadelig beïnvloedt en de elektrische eigenschappen van de betreffende transistor schaadt.
Om dit laatste tegen te gaan heeft een voorkeursuitvoering van de werkwijze volgens de uitvinding als kenmerk dat voordat de warmtestap voor het indrijven van de dotering van het eerste geleidingstype wordt uitgevoerd, beide genoemde poortelektroden althans zijdelings worden voorzien van een oxydatiewerend randdeel. Het oxydatiewerende randdeel beschermt in dat geval de poortelektrode tegen latere oxyderende stappen, waaronder de warmtestap voor het indrijven van de dotering van het eerste geleidingstype. In beginsel kan voor het randdeel ieder materiaal worden toegepast dat de poortelektrode adequaat tegen oxydatie kan beschermen. Geschikte materialen zijn siliciumnitride en siliciumoxynitride. Daarbij heeft siliciumoxynitride de voorkeur vanwege de goede etsmogelijkheden daarvan en de geringe mechanische spanningen ten opzichte van het silicium van de poortelektrode.
Het oxydatiewerende randdeel kan in principe zowel voor als na het aanbrengen van de dotering van het eerste geleidingstype worden aangebracht. Indien echter de dotering door middel van ionenimplantatie wordt geintroduceerd, verdient het de voorkeur dat het oxydatiewerende randdeel daarvoor wordt aangebracht. In dat geval worden eventuele onregelmatigheden in de flanken van de poortelektrode afgedekt door het randdeel, voordat de implantatie van de dotering wordt uitgevoerd. Dergelijke onregelmatigheden ontstaan vrijwel onvermijdelijk gedurende het etsproces waarbij de poortelektrode is gevormd en manifesteren zieh in het bijzonder in een holte of inham aan de basis van de poortelektrode.
Omdat de implantatie vaak niet loodrecht op het oppervlak wordt uitgevoerd, maar overigens ook bij een in beginsel loodrechte invalshoek onvermijdelijk onderhevig is aan een richtingsspreiding en instelonnauwkeurigheden, zorgt de schaduwwerking van de poortelektrode te zamen met de aanwezigheid van een dergelijke holte voor ongelijke doteringsprofielen aan de aan-en afvoerzijde van de transistor. Door de holte tevoren af te dekken met het randdeel wordt dit vermeden, wat leidt tot een meer symmetrisch gedrag van de uiteindelijke transistor hetgeen in veel gevallen gewenst is.
De uitvinding zal thans nader worden toegelicht aan de hand van een aantal uitvoeringsvoorbeelden en een tekening. In de tekening tonen
<Desc/Clms Page number 6>
bijvoorbeeldfig. 1-8 een halfgeleiderinrichting met complementaire veldeffecttransistoren in opeenvolgende stadia van vervaardiging volgens een eerste uitvoe- ringsvorm van de werkwijze volgens de uitvinding ; en fig. 9-12B een halfgeleiderinrichting met complementaire veldeffecttransistoren in opeenvolgende stadia van vervaardiging volgens een voorkeursuitvoe- ring van de werkwijze volgens de uitvinding.
De figuren zijn zuiver schematisch en niet op schaal getekend. In het bijzonder zijn terwille van de duidelijkheid sommige dimensies sterk overdreven weergegeven.
Zoveel mogelijk zijn overeenkomstige delen in de figuren met eenzelfde verwijzing- cijfer aangeduid en zijn halfgeleidergebieden van eenzelfde geleidingstype in eenzelfde richting gearceerd.
In een eerste uitvoeringsvoorbeeld wordt de werkwijze volgens de uitvinding aangewend voor de vervaardiging van een halfgeleiderinrichting met complementaire veldeffecttransistoren van het MOS-type Metal Oxide Semiconductor), dat wil zeggen een eerste transistor met een aan-en afvoerzone van een eerste geleidingstype, in dit voorbeeld een NMOS-transistor met een n-type aan-en afvoerzone, alsmede een tweede transistor met een aan-en afvoerzone van een tweede, tegengesteld geleidingstype, in dit voorbeeld een PMOS-transistor met een p-type aan-en afvoerzone. Een dergelijke inrichting wordt gewoonlijk kortweg aangeduid als van het CMOS-type (Complementary Metal Qxide Semiconductor).
Daartoe wordt uitgegaan, zie figuur 1, van een halfgeleiderlichaam 1 omvattende een betrekkelijk zwak met boor gedoteerd, p-type substraat van mono- kristallijn silicium, dat ten behoeve van een betere elektrische geleiding aan de onderzijde eventueel zwaarder p-type is gedoteerd. Door middel van een thermische oxydatie van het oppervlak 2 van het substraat 1 en op zichzelf bekende fotolithografische technieken wordt een een implantatiemasker 3 van siliciumoxyde aangebracht dat een eerste oppervlaktegebied 4 van het substraat bedekt maar een tweede oppervlaktegebied 5 vrijlaat. Vervolgens wordt onder maskering van het masker 3 een implantatie met fosfor uitgevoerd waardoor het tweede oppervlaktegebied 5 ntype wordt gedoteerd.
De geimplanteerde verontreiniging wordt in een warmtestap enigszins uitgediffundeerd en verder het substraat ingedreven.
<Desc/Clms Page number 7>
Nadat het oxydemasker 3 is verwijderd, kan eventueel een lichte implantatie met boor maskerloos worden uitgevoerd om de drempelspanning van de later te vormen NMOS-transistoren in te stelen. Daarna wordt met op zichzelf bekende technieken op het oppervlak 2 een oxydatiemasker 7 aangebracht, zie figuur 2, dat bestaat uit een onderlaag 7A van siliciumoxyde en een toplaag 7B van siliciumnitride. Onder maskering daarvan wordt het geheel bij verhoogde temperatuur betrekkelijk langdurig blootgesteld aan een oxyderend milieu van bijvoorbeeld stoom waardoor een gedeeltelijk in het halfgeleiderlichaam verzonken siliciumoxydepatroon 8 wordt verkregen met een dikte van circa 800 nm. Het oxydepatroon 8 omringt de oppervlaktegebieden 4, 5 ter plaatse waarvan in een later stadium de transistoren zullen worden aangebracht.
Het oxydatiemasker 7 wordt vervolgens verwijderd, waarna op het oppervlak 2 een circa 15 nm dik poortdiëlectricum 9 van siliciumoxyde wordt aangebracht.
Hiertoe wordt het geheel gedurende enige tijd blootgesteld aan een matig oxyderend milieu waarbij op het oppervlak een siliciumoxydelaag van de gewenste dikte groeit, zie figuur 3. De siliciumoxydelaag 9 wordt vervolgens bedekt met een circa 400 nm dikke laag 10 van relatief zwaar n-type gedoteerd polykristallin silicium. De siliciumlaag 10 bevat in dit voorbeeld fosfor in een concentratie van circa 2. 1011 cm en is daarmee relatief goed geleidend. Op de siliciumlaag 10 wordt met behulp van op zichzelf bekende fotolithografische technieken een etsmasker 11 van fotolak aangebracht, dat de poortelektroden van de te vormen transistoren defmieert.
Onder maskering van het masker wordt uit de siliciumlaag 10 ter plaatse van het eerste oppervlaktegebied 4 een eerste poortelektrode 21 ten behoeve van de eerste transistor en ter plaatse van het tweede oppervlaktegebied 5 een tweede poortelektrode 31 ten behoeve van de tweede transistor gevormd, zie figuur 4. Nadat het etsmasker 11 is verwijderd, wordt ter plaatse van het tweede oppervlaktegebied 4 een implantatiemasker 12 aangebracht. Vervolgens wordt onder maskering van het implantatiemasker 12, het oxydepatroon 8 en de eerste poortelektrode 21 dotering van het eerste geleidingstype aan weerszijden van de poortelektrode 21 in het eerste oppervlaktegebied 4 aangebracht, ten behoeve van de vorming van een n-type aanen afvoerzone voor de eerste transistor.
Hiertoe wordt een implantatie met fosfor uitgevoerd met een betrekkelijk lichte dosis van circa 3.1013 cm¯2. De geimplanteerde
<Desc/Clms Page number 8>
dotering 14 komt daarbij op zelf-registrerende wijze aan weerszijden van de eerste poortelektrode 21 in het eerste oppervlaktegebied 4 terecht.
Nadat het implantatiemasker 12 is verwijderd wordt een warmtestap uitgevoerd, als gevolg waarvan de aangebrachte dotering 14 verder het substraat 1 wordt ingedreven. Volgens de uitvinding wordt deze warmtestap uitgevoerd in een oxyderend milieu. Een geschikte milieu wordt bijvoorbeeld gevormd door een atmosfeer van zuurstof bij een verhoogde temperatuur van circa 900 oc. Tijdens de circa 25 minuten durende behandeling wordt aan het oppervlak 2 een siliciumoxydelaag 15 gegroeid met een uiteindelijke dikte van circa 12, 5 nm, zie figuur 5. De groeiende oxydelaag 15 stuwt het fosfor 14 voor zich uit waardoor het fosfor betrekkelijk ver het substraat 1 in wordt gedreven en daarbij in het bijzonder over een betrekkelijk grote laterale afstand ± onder de eerste poortelektrode 21 diffundeert.
Aldus worden een betrekkelijk zwak gedoteerde n-type aan-en afvoerzone 22, 23 gevormd die zich over een afstand e onder de eerste poortelektrode 21 uitstrekken. Een en ander is in figuur 5A in detail weergegeven.
Het tussen de aan-en afvoerzone 22, 23 gelegen gedeelte van het oppervlaktegebied 4 vormt een kanaalgebied 24 van de eerste transistor. De lengte L daarvan, dat wil zeggen de afstand tussen beide zones 22, 23, bedraagt in dit geval L = w- 2t, waarbij w de aanvankelijke breedte van de eerste poortelektrode 21 weergeeft.
In voorbeeld werden de poortelektroden 21, 31 door het etsmasker 11, zie figuur 3, gedefinieerd met een breedte w die voor beide transistoren circa 1 am bedraagt en
EMI8.1
strekken beide zones 22, over een afstand l van circa cm onder de poortelektrode 21 uit. De kanaallengte L is in dat geval ongeveer 0, en daarmee belangrijk kleiner dan de breedte w.
Na de warmtebehandeling wordt het geheel bedekt met een betrekkelijk dikke siliciumoxydelaag, bijvoorbeeld door het oppervlak door middel van gasfasedepositie (CVD) met circa 250 nm siliciumoxyde te bedekken. De gevormde siliciumoxydelaag wordt vervolgens anisotroop teruggeëtst totdat daarvan slechts een langs de rand van de poortelektroden 21, 31 gelegen randdeel 16 resteert, zie figuur 6. Bij deze etsbewerking wordt de eerder gevormde siliciumoxydelaag 15 over zijn volledige dikte weggeëtst.
<Desc/Clms Page number 9>
Na een daaropvolgende warmtestap in een oxyderend milieu, waarbij het vrijliggende silicium met een circa 25 nm dik laagje 17 siliciumoxyde wordt afgedekt, wordt ter plaatse van het tweede oppervlaktegebied 5 een implantatiemasker 18A aangebracht. Onder maskering daarvan wordt een relatief zware implantatie met arseen uitgevoerd waarbij arseen aan weerszijden van de eerste poortelektrode 21 in het eerste oppervlaktegebied 4 terecht komt. Nu maskeren tevens de randdelen 17 tegen de implantatie zodat het arseen zelf-registrerend op enige afstand van het kanaalgebied 24 wordt aangebracht.
Nadat het implantatiemasker 18A is verwijderd, wordt ter plaatse van het eerste oppervlaktegebied 4 een implantatiemasker 18B aangebracht dat het tweede oppervlaktegebied 5 vrijlaat, zie figuur 7. Vervolgens Onder maskering van de tweede poortelektrode 31 aan weerszijden daarvan een dotering van het tweede geleidingstype in het tweede oppervlaktegebied 5 geintroduceerd, voor de vorming van een p-type aan- en afvoerzone van de tweede, PMOS transistor. Hiertoe wordt een implantatie met boor uitgevoerd met een betrekkelijk zware dosis van circa 4. 10" cm ter vorming van relatief goed geleidende p-type aan-en afvoerzone 32, 33.
Ook in dit geval maskeren ter plaatse van het tweede oppervlaktegebied 5 behalve de tweede poortelektrode 31 tevens de randdelen 17 tegen de implantatie zodat het boor zelf-registrerend op enige afstand van het kanaalgebied 34 wordt geintroduceerd. Zowel in deze als in de voorgaande implantatiestap is de implantatieenergie voldoende hoog om de verontreiniging door het oxydelaagje 17 heen in het substraat te laten doordringen.
Nadat ook het tweede implantatiemasker 18B is verwijderd, wordt het geheel bedekt met een betrekkelijk dikke glaslaag 19, waaraan eventueel een geringe hoeveelheid fosfor al of niet in combinatie met boor is toegevoegd, om het geheel te passiveren en te planariseren. Hiema wordt een warmtestap uitgevoerd bij een temperatuur van circa 900 C ondermeer om de dotering van de aan-en afvoerzone 32, 33 van de PMOS-transistor te activeren en verder het substraat in te drijven. In tegenstelling tot de voorafgegane warmtestap voor de activering van de dotering van de aan-en afvoerzone 22, 23 van de NMOS-transistor, wordt de onderhavige warmtestap uitgevoerd in een althans nagenoeg inert milieu van bijvoorbeeld stikstof of argon.
Hierdoor diffundeert het boor lateraal slechts weinig uit en vallen de
<Desc/Clms Page number 10>
grenzen van de uiteindelijke aan-en afvoerzone 32, 33 praktisch samen met de randen van de tweede poortelektrode 31. De kanaallengte is in de PMOS-transistoren dan ook praktisch gelijk aan de aanvankelijke breedte w van de poortelektrode 31.
Ook de zware dotering van de NMOS-transistor wordt tijdens deze warmtestap geactiveerd en verder het substraat ingedreven. Aldus worden de aan-en afvoerzone 22, 23 van de NMOS-transistor gecompleteerd met een relatief zwaar gedoteerd gedeelte waarop een deugdelijk Ohms contact kan worden gemaakt. Als gevolg van de afstand van dit deel tot het kanaalgebied 24 worden daarbij nadelige gevolgen van "hete elektronen" tegengegaan, die anders de betrouwbaarheid en levensduur van de inrichting nadelig zouden kunnen bemvloeden.
In de glaslaag 19, die gedurende de warmtestap enigszins is uitgevloeid, worden vervolgens ter plaatse van de aan-en afvoerzones 22, 23, 32, 33 en (buiten het vlak van de tekening) de poortelektroden 21, 31 contactvensters geëtst, waarna een geschikte metallisering 20 van althans hoofdzakelijk aluminium wordt aangebracht. Aldus wordt de inrichting van figuur 8 verkregen, welke inrichting twee complementaire MOS-transistoren omvat die duidelijk van elkaar verschillende effectieve kanaallengten hebben zonder dat daarvoor de gebruikte lithografische maten behoeft te worden aangepast. Het verschil in kanaallengte wordt op de hiervoor beschreven wijze volledig technologisch bepaald.
Een voorbeeld van een voorkeursuitvoering van de werkwijze volgens de uitvinding wordt aan de hand van figuren 9 tot en met 12B beschreven. Daarbij wordt uitgaande van het stadium van figuur 4 het geheel bedekt met een laag 40 van een oxydatiewerend materiaal, zie figuur 9. In dit geval wordt daarvoor siliciumoxynitride toegepast maar ook andere materialen die silicium adequaat tegen
EMI10.1
oxydatie beschermen, zoals bijvoorbeeld siliciumnitride, zijn toepasbaar. De oxynitridelaag 40 wordt vervolgens in een plasma van CHF3 anisotroop teruggeetst, waardoor uiteindelijk slechts een langs de zijden van de poortelektroden 21, gelegen randdeel 41 daarvan resteert, zie figuur 10.
Vervolgens wordt het tweede oppervlaktegebied 5 op gebruikelijke wijze met een fotolakmasker 42 afgedekt en wordt een implantatie met fosfor uitgevoerd om ntype dotering 43 voor de aan-en afvoerzone van de eerste transistor aan weerszijden van de poortelektrode 21 in het eerste oppervlaktegebied 4 aan te brengen.
<Desc/Clms Page number 11>
Nadat het fotolakmasker 42 is verwijderd, wordt het geimplanteerde fosfor 43 volgens de uitvinding bij verhoogde temperatuur en in een oxyderend milieu verder het eerste gebied 4 in gedreven. Ook in dit voorbeeld wordt daartoe het geheel gedurende circa 25 minuten bij een temperatuur liggend tussen 900 en 1000 C blootgesteld aan een atmosfeer van zuurstof. Als gevolg daarvan wordt ondermeer het blootliggende deel van het eerste gebied 4 omgezet in siliciumoxyde, zie figuur 11, en wordt op het blootliggende silicium een circa 12, 5 nm dikke siliciumoxydelaag 44 gevormd. De zijwanden van de poortelektroden 21, 31 worden daarbij door het randdeel 41 tegen het oxyderende milieu beschermt, zodat van de poortelektroden 21, 31 alleen de bovenzijden worden geoxydeerd.
Hierdoor wordt in het bijzonder vermeden dat de poortelektroden 21, 32 aan het grensvlak met het onderliggende poortdielektrikum 9 worden geoxydeerd, zodat aldaar een verdere uitbreiding van het poortdiélektrikum 9 wordt tegengegaan. Dit laatste zou anders de drempelspanning en de betrouwbaarheid van de betreffende transistor nadelig kunnen beïnvloeden.
Met het oog op de bescherming van de poortelektroden 21, 31 zou het randdeel 41 overigens in plaats van voor ook eerst na de fosforimplantatie kunnen worden aangebracht. De in dit voorbeeld gevolgde volgorde heeft echter als voordeel dat het randdeel 41 aldus de flanken 47, 48 van de poortelektroden 21, 31 afdekt alvorens de implantatie wordt uitgevoerd en daardoor bij de implantatie een rol speelt. Ter verduidelijking daarvan is in figuur 12A en 12B respectievelijk een poortelektrode zonder en met een randdeel 41 als hier bedoeld weergegeven. In de praktijk zijn de flanken 47, 48 van een poortelektrode nooit zuiver vlak maar in meer of mindere mate onregelmatig ten gevolge van bijvoorbeeld fluctuaties in het etsproces waarmee de poortelektrode werd gevormd.
In het bijzonder vertoont de poortelektrode 21 na de etstbehandeling aan de basis vaak een holte of inham 46 zoals in de figuren 12A, 12B is getekend.
Gewoonlijk wordt een implantatie onder een zekere hoek ce uitgevoerd om bijvoorbeeld tunneling van de geimplanteerde verontreiniging langs de kristalassen in het halfgeleiderlichaam 1 te vermijden, maar ook wanneer beoogd wordt om loodrecht te implanteren zal onvermijdelijk als gevolg van onnauwkeurigheden in de
<Desc/Clms Page number 12>
gebruikte apparatuur en spreiding in de bundel althans een deel van de verontreiniging onder een geringe hoek a intreden.
Indien de poortelektrode aan één van beide zijden zoals in dit geval een inham vertoont of althans aan beide zijden een verschillende structuur vertoont, leidt dit aan weerszijden van de poortelektrode tot een afwijkende schaduwwerking. Als gevolg daarvan zullen de doteringsprofielen aan beide zijden 47,48 ongelijk zijn. Zo strekt bijvoorbeeld in de getekende situatie de geimplanteerde verontreiniging zieh aan de aanvoerzijde 47 verder uit onder de poortelektrode 21 dan aan de afvoerzijde 48. Een dergelijk verschil in het doteringsprofiel vertaalt zieh direkt in in een niet volledig symmetrisch elektrisch gedrag van de uiteindelijke transistor voor wat betreft de aansluiting van de aan- en afvoer, wat vaak ongewenst is.
Een en ander wordt tegengegaan indien zoals in figuur 11B is getoond, het randdeel 41 wordt aangebracht voordat de implantatie wordt uitgevoerd. In dat geval dekt het randdeel de flanken 47, 48 van de poortelektrode 21 af en vereffent daarbij eventuele onregelmatigheden daarin. In het bijzonder vult het randdeel 41 de holte 46 op. Als gevolg daarvan is de schaduwwerking van de poortelektrode aan beide zijden althans nagenoeg identiek, zodat ook de doteringsprofielen aan beide zijde nagenoeg identiek zullen zijn, ongeacht de invalshoek a. De geimplanteerde dotering 43 strekt zieh dan ook aan beide zijden nagenoeg even ver uit onder de poortelektrode 21.
Door middel van voormelde warmtebehandeling wordt het fosfor 43 geactiveerd en verder het halfgeleiderlichaam 4 ingedreven, daarbij voortgestuwd door de groeiende oxydelaag 44. De aanzienlijke laterale diffusie van het fosfor zorgt daarbij voor een belangrijke verkleining van de effectieve kanaallengte van de transistor. Na de warmtebehandeling worden de processtappen van de figuren 6-8 uitgevoerd om de inrichting af te maken. Daarbij wordt overeenkomstig de uitvinding de warmtebehandeling voor het indrijven van de p-type dotering niet in een oxyderend maar in een praktisch inert milieu uitgevoerd om uiteindelijk een reeel verschil in effectieve kanaallengte van beide typen van transistoren te bereiken.
Aldus kan door middel van de uitvinding een dergelijk verschil worden gerealiseerd, zonder dat daarvoor de maten van de poortelektroden of de temperatuur en duur van de warmtestappen
<Desc/Clms Page number 13>
behoeven te worden aangepast, wat vooral vanuit procestechnisch oogpunt belangrijke voordelen biedt.
Het zal duidelijk zijn dat, hoewel de uitvinding aan de hand van slechts enkele voorbeelden nader is uiteengezet, de uitvinding geenszins tot de gegeven voorbeelden is beperkt. Integendeel zijn voor de vakman binnen het kader van de uitvinding nog vele variaties en verschijningsvormen denkbaar. Zo kunnen bijvoorbeeld de gegeven geleidingstypen (alle tegelijk) worden vervangen door een tegengesteld geleidingstype. In dat geval wordt de diffusie van de p-type dotering versterkt door de oprukkende oxydelaag die tijdens de oxyderende warmtestap wordt gevormd. Bovendien kan in plaats van door middel van ionenimplantatie de dotering voor de aan-en afvoerzone bijvoorbeeld ook door middel van diffusie worden aangebracht en kunnen andere doteringsstoffen worden toegepast dan de gegeven voorbeelden daarvan.
In het bijzonder kunnen de doteringsstoffen zodanig worden geselecteerd dat de dotering van het eerste geleidingstype een grotere diffusiesnel- heid heeft dan de dotering van het tweede geleidingstype om zo het effect van de uitvinding te versterken. Ook kan het effect van de uitvinding worden versterkt door beide warmtestappen in plaats van bij eenzelfde temperatuur, zoals in de gegeven uitvoeringsvoorbeelden, bij verschillende temperaturen uit te voeren waarbij de temperatuur of tijdsduur van de warmtestap voor het indrijven van de dotering van het eerste geleidingstype groter wordt gekozen dan die van de warmtestap voor het indrijven van de dotering van het tweede geleidingstype..
Verder kan de uitvinding behalve voor complementaire MOS-transistoren ook worden toegepast voor complementaire veldeffecttransistoren waarbij althans één van beide transistoren bijvoorbeeld is voorzien van een poortelektrode die met het kanaalgebied een gelijkrichtende Schottky-overgang of waarbij althans een van beide transistoren een lagenveldeffectransistor omvat. Verder dient binnen het kader van de uitvinding het begrip MOS-transistor niet beperkt te worden opgevat, maar dienen daaronder alle veldeffecttransistoren te worden verstaan met een poortelektrode die door een isolerend poortdielektrikum van het kanaalgebied wordt gescheiden, ongeacht de specifieke samenstelling van het poortdiëlektrikum of de poortelektrode.
Daarnaast is de uitvinding niet alleen toepasbaar voor het geval één van beide typen transistoren een meervoudig doteringsprofiel (LDD) vertoont voor wat betreft de
<Desc/Clms Page number 14>
aan-en afvoerzone, maar is de uitvinding evenzeer toepasbaar wanneer beide transistoren of geen van beide transistoren een dergelijk profiel omvatten.