<Desc/Clms Page number 1>
Die Erfindung bezieht sich auf eine integrierte Schaltung für eine Speichermatrix in einer
Silizium-Gatter-Technologie mit zwei oder mehreren übereinander liegenden und gegeneinander iso- lierten leitenden Belegungen eines Halbleitersubstrats, bei der Diffusionsgebiete, die die Quel- len-und Senkengebiete von Feldeffekttransistoren bilden, in das Halbleitersubstrat eindiffun- diert sind, wobei einzelne Gruppen dieser Diffusionsgebiete jeweils über gemeinsame Diffusionsgebie- te miteinander verbunden sind, bei der auf das Halbleitersubstrat eine elektrisch isolierende
Schicht aufgebracht ist, auf der elektrisch leitende Belegungen einer ersten Ebene oberhalb der
Bereiche zwischen den Quellen- und Senkengebieten angeordnet sind, die die Torelektroden der
Feldeffekttransistoren bilden,
bei der auf die elektrisch leitenden Belegungen der ersten Ebene und auf die freiliegenden Oberflächenteile der elektrisch isolierenden Schicht eine weitere elektrisch isolierende Schicht aufgebracht ist, auf der leitende Belegungen einer zweiten Ebene angeordnet sind, wobei die Torelektroden einzelner Gruppen von Feldeffekttransistoren innerhalb von Aussparungen der weiteren elektrisch isolierenden Schicht mit jeweils einer eine Leiterbahn bildenden, leitenden Belegung der zweiten Ebene verbunden sind, bei der leitende Belegungen der ersten Ebene als unter Spannung stehende Elektroden von Kondensatoren ausgebildet sind, die den Feldeffekttransistoren jeweils individuell zugeordnet und mit diesen dadurch in Reihe geschal- tet sind, dass die sich jeweils unter der Elektrode des Kondensators bildende,
seine Gegen- elektrode darstellende Inversionsrandschicht unmittelbar an das Quellen- bzw. Senkengebiet des
Feldeffekttransistors angrenzt, wobei jeder Feldeffekttransistor mit dem zugeordneten Kondensator ein Speicherelement bildet, und bei der die genannte Gruppe von Diffusionsgebieten jeweils die
Quellen- bzw. Senkengebiete der Feldeffekttransistoren von in Matrixzellen bzw. Matrixspalten zu- sammengefassten Speicherelementen umfasst, während die genannten Gruppen von Feldeffekt- transistoren jeweils den in einzelnen Matrixspalten bzw. Matrixzeilen angeordneten Speicherele- menten angehören.
In der Zeitschrift IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. SC-7, No. 5, October 1972,
S. 336 bis 340 ist ein solches Ein-Transistor-Speicherelement unter dem Titel "Storage Array and
Sense/Refresh Circuit for Single-Transistor Memory Cells" beschrieben. In Fig. 4 dieser Literatur- stelle ist die Draufsicht auf eine dieser Literaturstelle gemäss spezielle Ausführungsform einer Spei- cheranordnung dargestellt, die aus einzelnen Speicherelementen, mit jeweils einem Feldeffekttransistor und mit einem diesem Transistor zugeordneten Kondensator, besteht. Dabei ist dort der Kontakt zwischen jeweils einer Torelektrode eines Feldeffekttransistors und einer Digitleiterbahn konstruktiv ausserhalb des Kanalbereiches des Feldeffekttransistors hergestellt.
Eine Aufgabe der Erfindung ist es, eine Anordnung anzugeben, bei der eine noch grössere Packungsdichte der Speicherelemente als beim Beispiel in der oben genannten Literaturstelle erreicht wird.
Diese Aufgabe wird durch eine integrierte Schaltung für eine Speichermatrix in einer Halbleiter-Technologie gelöst, die erfindungsgemäss dadurch gekennzeichnet ist, dass die Aussparung für die Torelektrode jedes Feldeffekttransistors über seinem Kanalbereich oder über einem Teil desselben angeordnet ist und dass die mit dieser Torelektrode verbundene Leiterbahn derart vorgesehen ist, dass sie oberhalb der Quellen- und Senkengebiete der an sie weiterhin angeschlossenen Feldeffekttransistoren der gleichen Gruppe verläuft.
Ein Vorteil der erfindungsgemässen integrierten Schaltung besteht darin, dass sich mit ihr, gegenüber den Schaltungen des Standes der Technik, ein beträchtlicher Flächengewinn erzielen lässt.
Bei einer vorteilhaften Ausgestaltung der Erfindung sind die Elektroden der Kondensatoren der in einer Matrixspalte liegenden Speicherelemente mit einer leitenden Belegung der ersten Ebene verbunden, die eine für diese gemeinsame Leitung bildet.
Der durch die Erfindung zu erzielende Flächengewinn ist besonders gross, da mehrere Wortleitungen vorgesehen sind.
Weitere Erläuterungen der Erfindung gehen aus der Beschreibung und den Zeichnungen bevorzugter Ausführungsbeispiele der Erfindung und ihrer Weiterbildungen hervor. Fig. l zeigt in schematischer Darstellung eine erfindungsgemässe integrierte Schaltung, Fig. 2 zeigt in schematischer Darstellung die Draufsicht auf eine erfindungsgemässe integrierte Schaltung nach Fig. l und Fig. 3 zeigt in schematischer Darstellung eine Speicheranordnung.
<Desc/Clms Page number 2>
In Fig. l ist das Halbleitersubstrat, beispielsweise ein n-leitendes Silizium-Halbleitersubstrat, mit --1-- bezeichnet. An Stelle des Halbleitersubstrats --1-- kann aber auch ein sonstiges
Substrat mit einer darauf befindlichen n-oder p-leitenden Halbleiterschicht, die vorzugsweise epitaxial aufgewachsen ist, verwendet werden. Im Substrat befinden sich die Diffusionsgebie- te --2 und 3--. Diese Gebiete sind bei der Verwendung eines n-leitenden Substrats p-dotiert und bei der Verwendung eines p-leitenden Substrats n-dotiert. Das Diffusionsgebiet --3-- stellt bei- spielsweise das Quellengebiet eines Feldeffekttransistors und das Gebiet ---2-- dann das Senkenge- biet dieses Feldeffekttransistors dar.
Auf diesem Substrat --1-- ist die aus elektrisch isolierendem
Material bestehende Schicht --4-- aufgebracht. Diese Schicht besteht aus Siliziumdioxyd. Auf dieser
Schicht --4-- wieder sind in einer ersten Leiterbahnebene elektrisch leitende Belegungen angeord- net. Dabei stellt die Belegung --6-- eine Elektrode eines zum Feldeffekttransistor in Reihe ge- schalteten Kondensators dar.
Die zweite Elektrode des Kondensators ist die Inversionsschicht --66--, die sich unterhalb der Elektrode --6-- im Halbleitersubstrat ausbildet, wenn Spannung zwischen die Elektro- de --61--, die mit der Belegung --6-- verbunden ist, und das Substrat-l-angelegt wird. Das
Diffusionsgebiet --2-- ist mit der Inversionsschicht -66-- verbunden, so dass der Konden- sator zum Feldeffekttransistor in Reihe geschaltet ist. Die zwischen den beiden Kondensator- elektroden und und 66-- befindliche elektrisch isolierende Schicht --4-- wirkt als sein Di- elektrikum. Ein Anschluss, zum Anlegen eines Potentials an das Substrat, ist mit --11-- bezeich- net. Die Belegung --5--, die oberhalb des Bereiches zwischen den Diffusionsgebieten --2 und
3-- angeordnet ist, stellt die Torelektrode des Feldeffekttransistors dar.
Die Belegungen --5 und 6-- bestehen aus einem Leitermaterial, das bei Temperaturen von mehr als 10000C beständig ist, u. zw. aus polykristallinem, dotiertem Silizium. Ein so beschaffenes Material hat den Vorteil, bei
Verfahrensschritten, die bei mehr als 1000 C ablaufen, beständig zu sein.
Oberhalb der Belegungen --5 und 6-- in der ersten Ebene und der von den Belegungen frei- gelassenen Oberflächen der elektrisch isolierenden Schicht --4-- befindet sich die ebenfalls elektrisch isolierende Schicht Diese Schicht besteht vorzugsweise ebenfalls aus Silizium- dioxyd. In dieser Schicht --44-- befindet sich eine Aussparung, die so angeordnet ist, dass ein Teil der Torelektrode --5-- des Feldeffekttransistors nicht mit isolierendem Material bedeckt ist. Es besteht ein direkter Kontakt zwischen der Torelektrode --5-- und der oberhalb dieser Elektrode, auf der Schicht -44-- in der zweiten Leiterbahnebene geradlinig und oberhalb der Quellen-und Senkengebiete verlaufenden Leiterbahn --7--. Dabei befindet sich dieser Kontakt wenigstens teilweise über dem Kanalbereich --8-- des Transistors.
Die in der zweiten Ebene angeordnete Leiterbahn --7-- besteht aus einem Metall für eine an sich bekannte Leiterbahnschicht, oder einer Schichtfolge. Vorzugsweise besteht die Leiterbahn --7-- aus Aluminium.
In Fig. 2 ist eine Draufsicht auf die integrierte Schaltung gemäss Fig. l dargestellt. Dabei kann die Elektrode des Kondensators über die elektrisch leitende Verbindung --61-- mit einem Potential verbunden werden. Das gleiche gilt für das Diffusionsgebiet --3--. Die Kontaktstelle zwischen der Leiterbahn --7-- und der Torelektrode --5-- des Feldeffekttransistors, die sich wenigstens teilweise im Kanalbereich --8-- des Feldeffekttransistors befindet, ist mit --55-- bezeichnet. Der Kanalbereich entspricht dem schraffierten Bereich in Fig. 2.
In Fig. 3 ist eine Speicheranordnung dargestellt. Einzelheiten der Fig. 3, die bereits in den andern Figuren beschrieben wurde, tragen die entsprechenden Bezugszeichen. Die Speicheranordnung besteht aus einzelnen Speicherelementen, die wieder jeweils aus einem Feldeffekttransistor und einem dazu in Reihe geschalteten Kondensator bestehen. Quellen- oder Senkenelektroden einzelner Feldeffekttransistoren sind über gemeinsame Diffusionsgebiete --3-- (Digit Lines) miteinander verbunden. Ebenso sind Belegungen --6--, die Elektroden einzelner Kondensatoren darstellen, über gemeinsame Leitungen --61-- miteinander verbunden.
Durch die erfindungsgemässe Anordnung der Kontaktstellen zwischen den Leiterbahnen --7-- (Word Lines) und den Torelektroden der Feldeffekttransistoren --5-- wenigstens teilweise über den Kanalbereichen der Transistoren ergibt sich eine grössere Packungsdichte der einzelnen Elemente auf einer vorgegebenen Fläche als dies bei bekannten Speicheranordnungen der Fall
<Desc/Clms Page number 3>
ist. Durch die erfindungsgemässe Anordnung der Kontaktstellen wird nämlich erreicht, dass Kontakt- stellen ausserhalb der Bereiche der einzelnen Feldeffekttransistoren überflüssig werden. Die bei den Anordnungen des Standes der Technik dafür vorgesehenen Flächenbereiche können bei den er- findungsgemässen integrierten Schaltungen, insbesondere Speicheranordnungen, zum Aufbau von
Kondensatoren bzw.
Feldeffekttransistoren verwendet werden, woraus sich ein beträchtlicher Flä- chengewinn ergibt.
PATENTANSPRÜCHE :
1. Integrierte Schaltung für eine Speichermatrix in einer Silizium-Gatter-Technologie mit zwei oder mehreren übereinander liegenden und gegeneinander isolierten leitenden Belegungen eines
Halbleitersubstrats, bei der Diffusionsgebiete, die die Quellen- und Senkengebiete von Feldeffekttransistoren bilden, in das Halbleitersubstrat eindiffundiert sind, wobei einzelne Gruppen dieser Diffusionsgebiete jeweils über gemeinsame Diffusionsgebiete miteinander verbunden sind, bei der auf das Halbleitersubstrat eine elektrisch isolierende Schicht aufgebracht ist, auf der aus dotiertem, polykristallinem Silizium bestehende elektrisch leitende Belegungen einer ersten Ebene oberhalb der Bereiche zwischen den Quellen- und Senkengebieten angeordnet sind, die die Torelektroden der Feldeffekttransistoren bilden,
bei der auf die elektrisch leitenden Belegungen der ersten Ebene und auf die freiliegenden Oberflächenteile der elektrisch isolierenden Schicht eine weitere elektrisch isolierende Schicht aufgebracht ist, auf der elektrisch leitende Belegungen einer zweiten Ebene angeordnet sind, wobei die Torelektroden einzelner Gruppen von Feldeffekttransistoren innerhalb von Aussparungen der weiteren elektrisch isolierenden Schicht mit jeweils einer eine Leiterbahn bildenden, leitenden Belegung der zweiten Ebene verbunden sind, bei der elektrisch leitende Belegungen der ersten Ebene als unter Spannung stehende Elektroden von Kondensatoren ausgebildet sind, die den Feldeffekttransistoren jeweils individuell zugeordnet und mit diesen dadurch in Reihe geschaltet sind, dass die sich jeweils unter der Elektrode des Kondensators bildende,
seine Gegenelektrode darstellende Inversionsrandschicht unmittelbar an das Quellen- bzw. Senkengebiet des Feldeffekttransistors angrenzt, wobei jeder Feldeffekttransistor mit dem zugeordneten Kondensator ein Speicherelement bildet, und bei der die genannte Gruppe von Diffusionsgebieten jeweils die Quellen- bzw. Senkengebiete der Feldeffekttransistoren von in Matrixzeilen bzw. Matrixspalten zusammengefassten Speicherelementen umfasst, während die genannten Gruppen von Feldeffekttransistoren jeweils den in einzelnen Matrixspalten bzw.
Matrixzeilen angeordneten Speicherelementen angehören, dadurch gekennzeichnet, dass die Aussparung für die Torelektrode jedes Feldeffekttransistors über seinem Kanalbereich oder über einem Teil desselben angeordnet ist und dass die mit dieser Torelektrode verbundene Leiterbahn (7) derart vorgesehen ist, dass sie oberhalb der Quellen-und Senkengebiete (2 und 3) der an sie weiterhin angeschlossenen Feldeffekttransistoren der gleichen Gruppe verläuft.