AT237934B - Subtrakter für elektronische Serien-Rechengeräte - Google Patents

Subtrakter für elektronische Serien-Rechengeräte

Info

Publication number
AT237934B
AT237934B AT989062A AT989062A AT237934B AT 237934 B AT237934 B AT 237934B AT 989062 A AT989062 A AT 989062A AT 989062 A AT989062 A AT 989062A AT 237934 B AT237934 B AT 237934B
Authority
AT
Austria
Prior art keywords
sep
circuits
subtracter
flop
flip
Prior art date
Application number
AT989062A
Other languages
English (en)
Inventor
Dipl Math Helmut Logisch
Original Assignee
Soemmerda Bueromaschwerk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soemmerda Bueromaschwerk filed Critical Soemmerda Bueromaschwerk
Application granted granted Critical
Publication of AT237934B publication Critical patent/AT237934B/de

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Manipulation Of Pulses (AREA)

Description


   <Desc/Clms Page number 1> 
 



  Subtrakter für elektronische Serien-Rechengeräte 
 EMI1.1 
 

 <Desc/Clms Page number 2> 

 L-Werte über der Zeit, und Fig. 2 eine Subtrakterschaltung nach der Erfindung. 



   In den Fig. la-lc sind die verwendeten logischen Grundschaltungen symbolhaft dargestellt. Fig. la zeigt die UND-Schaltung, bei der der Ausgang dann und nur dann L sein soll, wenn alle Eingänge L sind ; der eingezeichnete Punkt soll immer den Ausgang kennzeichnen. Fig. lb zeigt die ODER-Schaltung, bei der der Ausgang L sein soll, wenn mindestens ein Eingang L ist. 



   Fig. Ic zeigt das bistabile Flip-Flop. Kommt eine Schaltflanke auf einen der Eingänge, dann kippt das Flip-Flop immer so, dass der entsprechende Ausgang L wird, wenn er es nicht schon war, und wenn er es schon war, bleibt die Schaltflanke am Eingang wirkungslos. 



   Fig. ld zeigt den Verlauf der 0-und L-Werte über der Zeit. Die Operanden sollen aus Folgen der Dualzeichen 0 und L bestehen, wobei höheren Wortstellen höhere Stellenwerte entsprechen sollen. Die Dualzeichen werden dargestellt durch zwei unterschiedliche Spannungen, die so gewählt sein sollen, dass die Flip-Flop immer mit dem   Spannung ; sprung L), 0 (Schaltflanke)   gekippt werden. Dann stellt der in Fig. 2 mit t bezeichnete Takt eine Schaltspannung dar, die am Ende der in Fig, ld eingezeichneten Taktzeit eine Schaltflanke abgibt. 



   Nach einem an und für sich bekannten Grössenvergleich der Operanden   Rl   und R2 wird dem Steuereingangs des Subtrakters kenntlich gemacht, ob   Rl   oder ob R2 die absolut grössere Zahl ist   ; dies   muss vor der Subtraktion der Operanden geschehen, denn für Subtraktion gilt das Kommutativgesetz nicht. Das Ergebnis des Grössenvergleiches sei in einem Flip-Flop gespeichert, welches den Steuereingang S im Falle Rl < R2 auf den Wert 0 und im Falle R 1 > R2 auf den Wert L schaltet.

   Wenn S der Wert des Steuereinganges, R1 der eine Operand, R2 der andere Operand,   Rl   und R2 ihre Negationen, D die entstehende Differenz,   Ün   der Übertrag von der vorhergehenden Stelle und Ün + 1 der neu entstehende Übertrag ist, dann sind bei der Subtraktion die nachstehend tabellierten Fälle möglich :

   
 EMI2.1 
 
<tb> 
<tb> 1 <SEP> 2 <SEP> 3 <SEP> 4 <SEP> 5 <SEP> 6 <SEP> 7 <SEP> 8 <SEP> 9 <SEP> 10 <SEP> 11 <SEP> 12
<tb> S <SEP> O/L <SEP> O <SEP> L <SEP> O <SEP> L <SEP> O/L <SEP> O/L <SEP> O <SEP> L <SEP> O <SEP> L <SEP> O/L
<tb> R1 <SEP> O <SEP> O <SEP> O <SEP> L <SEP> L <SEP> L <SEP> O <SEP> O <SEP> O <SEP> L <SEP> L <SEP> L
<tb> R2 <SEP> O <SEP> L <SEP> L <SEP> O <SEP> O <SEP> L <SEP> O <SEP> L <SEP> L <SEP> O <SEP> O <SEP> L
<tb> Ün <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O <SEP> O <SEP> L <SEP> L <SEP> L <SEP> L <SEP> L <SEP> L
<tb> D <SEP> O <SEP> L <SEP> L <SEP> L <SEP> L <SEP> O <SEP> L <SEP> O <SEP> O <SEP> O <SEP> O <SEP> L
<tb> Ün <SEP> + <SEP> 1 <SEP> O <SEP> O <SEP> L <SEP> L <SEP> O <SEP> O <SEP> L <SEP> O <SEP> L <SEP> L <SEP> O <SEP> L
<tb> 
 
Nachstehend werden zwei Rechenbeispiele dargestellt,

   bei denen alle zwölf Fälle der vorstehenden Tabelle demonsttiert werden. 
 EMI2.2 
 
<tb> 
<tb> 



  1. <SEP> Beispiel <SEP> : <SEP> R1 > R2, <SEP> S <SEP> = <SEP> Li <SEP> R1 <SEP> = <SEP> 604, <SEP> R2 <SEP> = <SEP> 362.
<tb> 



  R1 <SEP> = <SEP> 604 <SEP> LOOLOLLLOO
<tb> R2=362 <SEP> LOLLOLOLO <SEP> 
<tb> Übertrag. <SEP> LLLL
<tb> Differenz <SEP> LLLLOOLO <SEP> = <SEP> 242 <SEP> 
<tb> Tabelle <SEP> : <SEP> Fall <SEP> 11, <SEP> 9, <SEP> 7, <SEP> 12, <SEP> 4, <SEP> 2, <SEP> 6,8, <SEP> 4,1
<tb> 2. <SEP> Beispiel <SEP> : <SEP> R1 < R2, <SEP> S <SEP> = <SEP> O; <SEP> R1 <SEP> = <SEP> 362, <SEP> R2 <SEP> = <SEP> 604.
<tb> 



  R1 <SEP> = <SEP> 362 <SEP> LOLLOLOLO <SEP> - <SEP> 
<tb> R2=604 <SEP> LOOLOLLLOO
<tb> Übertrag <SEP> LLLL
<tb> Differenz <SEP> LLLLOOLO <SEP> =242
<tb> Tabelle <SEP> : <SEP> Fall <SEP> 8. <SEP> 10. <SEP> 7. <SEP> 12, <SEP> 4, <SEP> 2, <SEP> 6, <SEP> 8,4, <SEP> 1
<tb> 
 

 <Desc/Clms Page number 3> 

 
Mit der in Fig. 2 gezeigten erfindungsgemässen Zuordnung logischer Grundschaltungen sind alle zwölf   Fälle realisiert.   



   Die Differenz D muss L sein in den Fällen   Rl,   R2, Ün = 0 (2-5) und R1 = R2, Ün = L (7, 12) ; die logische Realisierung erfolgt durch die UND-Schaltungen l, 2,3 und 4. In allen andern Fällen sind die   UND-Schaltungen 1, 2,   3 und 4 gesperrt und D ist dann   0 ; d.   h. D ist unabhängig vom Wert von S. 



   Für die Fälle 3 und 4 der Tabelle wird durch UND-Schaltungen 5 und 6 das   Übertrags-FULp-Flop   12 eingeschaltet ; abgeschaltet wird es in den Fällen 8 und 11 der Tabelle durch UND-Schaltungen 7 und 8. 



  Die UND-Schaltungen S, 6,7 und 8 sind abhängig vom Ergebnis des Grössenvergleiches durch S   bzw. ?   sperrbar, u. zw. immer je eine der UND-Schaltungen 5 und 6 oder 7 und 8.

Claims (1)

  1. PATENTANSPRUCH : Schaltungsanordnung zur Durchführung eines Verfahrens zur Bildung der Differenz in nichtkomplementärer Darstellung von zwei dualverschlüsselten Zahlen bei elektronischen Schreibrechengeräten von der Art der Rechner mit 3erienverarbeitung der Zahlen, dadurch gekennzeichnet, dass im Ergebnis des Schaltens des Steuereinganges (Eingang S und Negation S) einer aus UND-Schaltungen (1-8), ODERSchaltungen (9-11) und Flip-Flop (12) bestehenden Subtraktionsschaltung auf den Wert L bzw. 0 infolge eines auf bekannte Art und Weise vorgenommenen Grössenvergleiches der voneinander abzuziehenden Dualzahlen, ein durch eine erste Gruppe von UND-Schaltungen (5 und 6 bzw.
    7 und 8) steuerbares FlipFlop (12) zwecks Abgabe des Übertragsimpu1ses ein-oder ausgeschaltet ist, wobei die UND-Schaltungen (5-8) vom Grössenvergleich abhängig sperrbar sind, u. zw. immer je eine der UND-Schaltungen (5,6 oder EMI3.1 pe von UND-Schaltungen (1-4) die zu bildende Differenz (D) unabhängig vom Wert des Steuereinganges (S bzw. T) zu erzeugen vorgesehen ist.
AT989062A 1962-09-20 1962-12-18 Subtrakter für elektronische Serien-Rechengeräte AT237934B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE237934T 1962-09-20

Publications (1)

Publication Number Publication Date
AT237934B true AT237934B (de) 1965-01-11

Family

ID=29722721

Family Applications (1)

Application Number Title Priority Date Filing Date
AT989062A AT237934B (de) 1962-09-20 1962-12-18 Subtrakter für elektronische Serien-Rechengeräte

Country Status (1)

Country Link
AT (1) AT237934B (de)

Similar Documents

Publication Publication Date Title
Lucas A game with no solution
EP0209014A2 (de) Anordnung mit einem sättigbaren Carry-Save-Addierer
AT237934B (de) Subtrakter für elektronische Serien-Rechengeräte
DE1799012C3 (de) Registereinrichtung zur Erleichterung des Wechsels von Teilprogrammen und Teilprogrammschritten in einem elektronischen Rechner
DE2538207A1 (de) Signalgenerator
DE1090453B (de) Reihenaddierer fuer in einem Binaercode verschluesselte Dezimalzahlen
DE1549461C3 (de)
DE1135217B (de) UEberlaufanzeige
DE2060590A1 (de) Digitalrechner
DE1524197B1 (de) Aritmetisch-logische einheit
DE1549446A1 (de) Digitalrechner
DE1915493C3 (de) Schaltung für Multiplikation nach dem Prinzip der fortgesetzten, stellenversetzten Addition
AT224944B (de) Einrichtung zur Multiplikation zweier in Serie dargestellter Operanden, vorzugsweise binär verschlüsselter Dezimalzahlen
DE1537298A1 (de) Bistabile Kippstufe mit Vielfacheingaengen
AT235605B (de) Dezimalzahlenausgabe für elektronische Serien-Schreibrechengeräte
DE1121383B (de) Binaeres Rechenwerk fuer Additionen und Subtraktionen zweier verschluesselter Dezimalzahlen
AT214677B (de) Eingabeeinrichtung mit einer Zehnertastatur, vorzugsweise für elektronische digitale Sereinrechenmaschinen
DE1122301B (de) Schaltungsanordnung zur groessenrichtigen Steuerung der Subtrakter-Eingaenge bei Serien-Subtraktion in elektronischen Rechengeraeten
DE1240928B (de) Gleichstromgekoppelter elektronischer Binaerzaehler
DE2238409A1 (de) Elektronische serienaddier/subtrahiereinrichtung insbesondere fuer dezimale binaercodes
AT221841B (de) Programmgesteuerter elektronischer Digitalrechner
DE1167567B (de) Schaltungsanordnung zur Multiplikation binaerer Zahlen
DE1524095B2 (de) Elektrischer Tischrechner
AT205265B (de) Schaltungsanordnung für einen elektronischen Speicher
DE1549482A1 (de) Mehrzweckregister mit bistabilen Kippschaltungen