<Desc/Clms Page number 1>
Verfahren zur Analog-Digital-Umwandlung von Messwerten
Analog-Digital-Umwandler dienen als Verbindungsglieder zwischen den Analog- und den Digitalsystemen. In der jetzigen Technik der Analog-Digital-Umwandler wird vor allem nachdrücklichst auf die Geschwindigkeit und die Genauigkeit der Umwandlung sehr grosser Wert gelegt.
Schnelle, kontaktlose Umwandler arbeiten gewöhnlich auf dem Prinzip des Vergleichens des Analogsignals mit dem durch die Summe der Teilprüfgewichtssignale gebildeten Signal, wobei die Amplituden der Teilsignale gemäss den Gewichten des gewählten Koden abgestuft sind. Das Differenzsignal des Ver-
EMI1.1
Summe dieser Prüfsignale, wird das zusätzliche Prüfsignal abgeschaltet und ein weiteres, kleineres als das vorhergehende Signal zugerechnet usw. Nach Erreichung des Gleichgewichtes des Analogsignals mit der Summe der Prüfsignale, bestimmt die Kombination der addierten Prüfsignale den Ausgangs-Digitalkode.
In Fig. 1 ist das Schema des beschriebenen Umwandlers einer üblichen bekannten Ausführung veranschaulicht. Es bedeuten hier 1 die Synchronisiereinheit, 21 - 2n die Einheiten des Registers der Kodestellen, 31 - 3n die logischen Einheiten der Stellenschalter, 41 - 4n die genauen Schalter der Stellen, 51 - 5n die genauen Gewichtswiderstände der Stellen, 61 - 6n die logischen Einheiten des Speichers der Stellen, 71 - 7n die Speichereinheiten der Stellen, 8 die Quelle einer stabilisierten Gleichstromspannung, 9 den Komparator, 10 den Gewichtswiderstand der Analoggrösse, A den Eingang des Start- und Nullungssignals, B den Eingang der Zeitimpulse, C den Eingang der Analoggrösse, D den Ausgang des Serienkodes, E den Ausgang des Parallelkodes.
Es wird zunächst die Funktion des bekanntenUmwandlers beschrieben : An dem Eingang C ist dieumzu- wandelnde Analoggrösse angeschlossen. Vor dem Eintreffen des Startimpuises befinden sich alle Stromkreis- se des Umwandlers im Nullzustand. Dieser Zustand wird mit "0", und der erregte Zustand dann mit"L" bezeichnet.
Bei dem Eintreffen des Startimpulses am Eingang A der Synchronisiereinheit 1 beginnt diese an die Einheiten des Registers 21 - 2n Zeitimpulse B auszusenden. Der erste Zeitimpuls erregt die erste Register-
EMI1.2
Das mit R bezeichnete Zeitintervall zwischen zwei Zeitimpulsen definiert die Zeit, die für die Umwandlung einer Stelle des benützten Kodes bestimmt ist. Der Ausgang jeder Registereinheit 21 - 2n ist an den Eingang der entsprechenden logischen Einheit 31 - 3n des Schalters der Stellen angeschlossen.
Ausser diesem Eingang hat jede dieser logischen Einheiten einen weiteren Eingang von der entspre- chendenSpeichereinheit 71 - 7n. Sofernsich beideEingangsgrössen der logischen S chaltereinheit im Zustand "u" befl11den, ist deren Ausgang auch im zustand"o". Soweit wenigstens eine der angeführten Eingangsgrössen im Zustand "L" ist, befindet sich auch die Ausgangsgrösse der logischen Einheit im Zustand "L".
EMI1.3
<Desc/Clms Page number 2>
Die Schalter schliessen die stabilisierte Gleichspannung aus der Quelle 8 an die Gewichtswiderstände 51 - 5n an, deren Werte gemäss den Gewichten des benützten Kodes abgestuft sind und so die Prüfstrom- sprünge für den Vergleich bilden.
Die einzelnen Prüfstromsprünge werden addiert und der gesamte Prüfstromsprung ist durch die Kom- ! bination der geöffneten Schalter gegeben.
Dieser Summen-Prüfstromsprung wird an den Eingang des Komparators 9 geführt, wo er (mit umge- kehrter Polarität) zu einem Analogstrom addiert wird, welcher durch die angelegte Analogspannung am
Gewichtswiderstand 10 hervorgerufen wird. Am Eingang des Komparators wirkt blos die Differenz dieser beiden Ströme.
Wenn der Analogstrom grösser ist als der Prüfstromsprung, wird die Ausgangsgrösse des Komparators 9 in den Zustand"L"umgestellt ; sofern dies nicht der Fall ist, befindet sich der Komparator im "0" Zu- stand. Die Ausgangsgrösse des Komparators 9 wird dann an die logischen Speichereinheiten 61 - 6n geführt.
An den zweiten Eingang der logischen Speichereinheiten 61 - 6n wird gleichzeitig die Ausgangsgrösse der entsprechenden Registereinheiten 21 - 2n geführt. Die Ausgangsgrösse dieser logischen Einheiten wird nur dann in den Zustand "L" gebracht, wenn beide Eingangsgrössen dieser Einheiten gleichzeitig auch im"L" - Zustand sind.
Die Ausgänge der logischen Speichereinheiten 61 - 6n sind an die zugehörigen Speichereinheiten
EMI2.1
wandlung an ihrem Eingang - wenn auch nur für eine ganz kurze Zeit - der Zustand "L", so wird die Speichereinheit in den Zustand"L"umgekippt, in welchem Zustand sie während der ganzen weiteren Zeitdauer der Umwandlung bis zum Zeitpunkt der Nullung verharrt.
Nunmehr folgt die Beschreibung der eigentlichen Wirkungsweise während der Umwandlung.
Die Umwandlung geschieht stufenweise und beginnt mit der Stelle des grössten Gewichtes. Beim ersten
EMI2.2
der Schalter 41 geschlossen.
Am Eingang des Komparators 9 wird also der Analogstrom mit dem Gewichtsprüfstrom der ersten Stelle des Kodes verglichen. Es sei vorausgesetzt, dass der Analogstrom grösser ist als der Prüfsprung. Der Ausgang des Komparators 9 wird in den Zustand "L" umgestellt. Nur eine einzige logische Speichereinheit61 hat in diesem Zeitintervall Eingangsgrössen von Zustand "L" und die Speichereinheit 71 wird deshalb aus dem Zustand "0" in den Zustand"L"umgekippt. Der weitere Zeitimpuls verschiebt den Zustand "L" von der ersten Registereinheit 2 an die Einheit 22. Auf gleiche Weise wie im vorhergehenden Fall schliesst der Schalter 42 der zweiten Stelle des Kodes und schliesst an den Eingang des Komparators 9 denentsprechen- den-Gewichts-Prüfstromsprung an.
Ausser diesem Schalter ist noch der Schalter 41 geschlossen, welcher ständig im geschlossenen Zustand mit Hilfe des Zustandes "L" der entsprechenden Speichereinheit 71 gehalten wird und dies über die logische Einheit 31 auch wenn die entsprechende Registereinheit 21 sich schon im Zustand "0" befindet.
Am Eingang des Komparators 9 wird nämlich in diesem zweiten Zeitintervall (dem der zweiten Stelle des Kodes entsprechenden Intervall) der Analogstrom mit der Summe der beiden Prüfstromsprünge verglichen. Es sei angenommen, dass der Analogstrom nunmehr geringer ist als die Summe der Prüfstrom-
EMI2.3
weitere Gewichts-Prüfstromsprung wird angeschlossen. Da die Speicher einheit 7 im Zustand "0" ist und desgleichen auch die entsprechende Registereinheit 22, wird der Schalter 42 geöffnet. Der Schalter 41 bleibt geschlossen. AmEingang des Komparators wird jetzt der Analogstrom mit einer neuen Kombination der Gewichts-Prüfstromsprünge, u. zw. mit der aus der ersten und dritten Stelle des Kodes stammenden verglichen.
Allmählich wird die Erregung der Registereinheiten von einer Stelle zur andern verschoben ; es wird der Vergleich in den einzelnen Intervallender Stellen bis zum Vergleich in der letzten Stelle ausgeführt, wenn die Differenzabweichung des Vergleiches, welche sich am Eingang des Komparators beständig verkleinert, der erlaubten Abweichung - dem Übertragungsfehler - gleich ist.
Der parallele Ausgangsdigitalkode wird durch die Zustände "0" oder "L" der einzelnen Speichereinheiten 71 - 7n definiert, von welchen er abgetastet wird. Mit Eintreffen des Nullungsimpulses in der Syn- chronisiereinheit l wird die Nullung der Speichereinheit durchgeführt und das Gerät für die weitere Tätig-
<Desc/Clms Page number 3>
keit vorbereitet. Die Genauigkeit der Umwandlung dieses Systems ist vor allem durch die Schaltgenauig- keit der elektronischen Schalter gegeben, die die Gewichts-Prüfstromsprünge der Stellen des Kodes schal- ten.
Um eine hohe Genauigkeit der Schaltung der Prüfströme im System des Summier-Widerstandsnetzes ! zu erzielen, das durch die Schalter und die Gewichtswiderstände gebildet wird, ist es notwendig, zu si- chern, dass die Erregungsströme der einzelnen Schalter, gleichgültig ob sie elektronischer oder Halbleiter- ausführung sind (welche Ströme mehrfach grösser zu sein pflegen als die geschaltetenStröme), an den Wi- derständen des geschalteten Stromkreises (z. B. am inneren Widerstand der Quelle der geschalteten Span- nung) keine zusätzlichen Spannungsabfälle verursachen, welche die Schaltgenauigkeit verringern.
Infolgedessen ist es notwendig, geschlossene Erregungsschleifen auszubilden, was gewöhnlich und am leichtesten durch eine galvanische Trennung der einzelnen Erregungsstromkreise des Schalters realisiert wird. Die Zahl dieser Erregungsstromkreise hängt von der eigentlichen Konstruktion des Schalters ab.
Durch die galvanisch getrennten Erregungsstromkreise der Schalter wird noch ein weiteres häufiges Erfor- dernis, nämlich das der galvanischen Trennung der Analogstromkreise des Umwandlers von den Digital- stromkreisen, erfüllt.
Wie bereits in den vorangegangenen Absätzen beschrieben wurde, ist es notwendig, dass nach Um- kippung der Speichereinheit des Umwandlers der Schalter dauernd geschlossen bleibt, wenigstens während der ganzen Zeitdauer der Umwandlung der nächsten Stelle, des öfteren jedoch auch bis zum Zeitpunkt desEintreffens des Nullungsimpulses (z. B. bei Systemen mit automatischem Anlauf der Umwandlung, wo die Umwandlung selbsttätig immer dann einsetzt, wenn der Wert der Analoggrösse von der bereits um- gewandelten Grösse abweicht). Aus diesem Grunde sind daher galvanisch getrennte Erregungsstufen mit
Gleichstrom-Erregung nötig.
Bei den bisher ausgeführten galvanisch getrennten Erregungsstromkreisen der Schalter werden Trans- formatoren benützt und das nötige Gleichstrom-Erregungssignal wird mit Hilfe von Gleichrichtern gebil- det. Da für die Steuerung des Schalters Erregungssignale sowohl positiver als auch negativer Polarität nö- tig sind, ist der Erregungsstromkreis differential geschaltet.
Ein Beispiel eines solchen Erregungsstromkreises ist in Fig. 2 dargestellt ; es bedeuten hier : 11,12
Transformatoren, 13,14 Dioden, 15, 16Glättungs-Kondensatoren, 17 einen Transistor.
Die Wirkungsweise dieses Stromkreises ist aus der Zeichnung ersichtlich. Die Transformatoren 11,12 haben in Serie geschaltete Primärwicklungen und werden mit einem Hochfrequenzsignal, gewöhnlich ein
Sinussignal, gespeist, wobei die Sekundärwicklung des Transformators 12 so bemessen ist, dass an ihr die doppelte Wechselspannung auftritt, als dies an der Sekundärwicklung des Transformators 11 der Fall ist.
Diese zwei Spannungen werden durch Dioden 13,14 gleichgerichtet. Aus der Schaltung geht hervor, dass am Ausgang die Differenz der beiden gleichgerichteten Spannungen und dies mit einer Polarität gemäss der Zeichnung, auftritt.
Durch Anlegung einer Gleichspannung an die Basis des Transistors 17 wird derselbe in leitenden Zu- stand gebracht und bildet so mit Hilfe der Steuerwicklung auf dem Transformator 12 einen Kurzschluss.
DieSpannung der Sekundärwicklung des Transformators 12 verringert sich dann praktisch auf Null und am
Ausgang des Erregungsstromkreises erscheint eine Gleichstromspannung mit praktisch gleichem Wert, je- doch mit entgegengesetzter Polarität.
Für die Steuerung eines jeden Schalters sind also zwei Transformatoren erforderlich und für jeden galvanisch getrennten Erregungsstromkreis (die Zahl der Erregungsstromkreise hängt von der eigentlichen
Konstruktion des Schalters ab) zwei Gleichrichter.
Die angeführte Steuerung der Schalter vermittels eines Gleichstromsignals ist eine bereits bekannte statische, Steuerungsart. Die Addier-Widerstandsnetze und daher auch die in der beschriebenen Weise arbeitenden Analog-Digital-Umwandler, führen die Umwandlung in statischer Weise durch.
Der Analog-Digitalumwandler gemäss dem Erfindungsgedanken benützt ein dynamisches, synchrones Verfahren für die Steuerung der Schalter und deshalb auch eine synchrone dynamische Wirkungsweise des Vergleiches. Die Schalter werden nicht mit Hilfe eines Gleichstromsignals gesteuert, sondern durch ein Signal mit rechteckigem Verlauf, so dass für die Erregung des Schalters ein Transformator genügt und die einzelnen galvanisch getrennten Erregungsstromkreise nur durch die getrennten Wicklungen auf diesem Transformator gebildet werden.
Ein weiterer Vorteil dieses Systems ist eine scharfe Übertragung der Impulsflanken, was eine kurze Übergangszeit beim Schalten (0, 1-1 pus) sichert.
Bei den vorerwähnten Fällen sind diese Übergangszeiten durch den Integrationseinfluss der Glättungskondensatoren 15,16 wesentlich länger.
<Desc/Clms Page number 4>
Überdies besteht hier die Notwendigkeit, dass eine Periode des die Transformatoren 11,12 speisenden
Hochfrequenzsignals mindestens hundertmal kleiner ist als ein Zeitintervall für den Vergleich einer Stel- le, so dass auch bei verhältnismässig langsamer Aufeinanderfolge der Umwandlungen (z. B. 100/Umwand- lungen per sec bei 10 umzuwandelnden Stellen) gefordert wird, dass die Frequenz des Hochfrequenzsignals i mindestens 100 kHz beträgt. Die Übergangszeiten beim Schalten liegen dannimBereichvon5bisl10/s.
Bei einer dynamischen Wirkungsweise des Umwandlers gemäss der Erfindung ist es daher möglich, höhere
Geschwindigkeiten bei der Umwandlung bei verhältnismässig niedrigen Ansprüchen an die einzelnen
Stromkreise zu erreichen. Bei dem dynamischen Umwandlungsverfahren ist jedes, zum Vergleich einer
Stelle reservierte Intervall R, also das Intervall zwischen zwei Zeitimpulsen, in drei Teile geteilt : den
EMI4.1
wie beim statischen Fall beschrieben wurde. in den passiven Teilen ist dieser Prozess blockiert.
Von Bedeutung sind daher nur die Schalterzustände während der aktiven Teile der Intervalle. An den Zuständen der Schalter während der passiven Teile ist nichts gelegen und sie können beliebig sein.
Der Strom aus dem. Analogsystem ist nicht dauernd an den Eingang des Komparators angeschlossen, son- dern er wird mit Hilfe des Eingangsschalters bloss in den aktiven Teilen der Intervalle R angeschaltet. In den passiven Teilen ist er ausgeschaltet. Alle Schalter (die Schalter der Stellen als auch die Eingangsschalter) arbeiten im genauen Synchronismus mit den Zeitimpulsen.
Zwecks Erklärung der weiteren Wirkungsweise soll die angeführte Teilung der Stellenintervalle A=P+Pund? =P vorausgesetzt werden. IndiesemFall können dieSchalter vermittels eines rechteckigen Signals mit einem Zeitverhältnis 1 : 1 und mit einer der Länge der Intervalle R gleichen Periode erregt werden, welches Signal jedoch um ein 1/4 der Periode gegenüber den Zeitimpulsen verschoben ist.
Dieses rechteckige Signal hat bloss zwei Pegel - zwei sich abwechselnde Zustände "0" und "L".
Soweit das rechteckige Erregungssignal den Pegel"L"besitzt, ist der Schalter geschlossen und soweit es den Pegel "0" hat, ist er geöffnet. Vom dynamischen Standpunkt aus wird definiert, dass der Schalter nur dann geschlossen ist, wenn er in den aktiven Teilen der Intervalle R geschlossen ist, also wenn in diesen Teilen die rechteckige Erregungsspannung den Pegel"L"besitzt. In ähnlicher Weise wird definiert, dass der Schalter geöffnet ist, wenn er in den aktiven Teilen der Intervalle R geöffnet ist. Wie schon erwähnt wurde, ist an den Zuständen der Schalter in den passiven Teilen der Intervalle nichts gelegen : sie können also entweder geschlossen oder geöffnet sein.
Im Zeitdiagramm gemäss Fig. 3 ist der Verlauf der Erregungssignale F und G für den geschlossenen Schalter bzw. den geöffneten Schalter sowie deren Verhältnis zu den Zeitimpulsen B dargestellt. Aus dem Diagramm geht hervor, dass die rechteckigen Signale, die für die Bestimmung des Schalterzustandes nötig sind, in Gegenphase sind, und die Änderung des Schalterzustandes aus dem geöffneten in den geschlossenen Zustand und umgekehrt vermittels einer Phasenänderung des rechteckigen Erregungssignals realisiert wird, was im Zeitdiagramm bei H angedeutet ist.
Es wird angenommen, dass der Schalter dann geschlossen ist, wenn er vom Signal F erregt wird, und geöffnet, wenn er vom Signal G erregt wird.
Nunmehr soll die Wirkungsweise des Analog-Digital-Umwandlers gemäss der Erfindung näher beschrieben werden, dessen Blockschema in der Fig. 4 dargestellt ist, wo in Übereinstimmung mit dem Block-
EMI4.2
Analoggrösse, 17 = logische Vergleichseinheit, 18 = Eingangsschalter der Analoggrösse, A = Eingang des Start- und Nullungssignals, B = Zeitimpulse, C = Eingang der Analoggrösse, D = Ausgang des Serienkodes, E = Ausgang des Parallelkodes, F, G = rechteckige Erregungssignale, J = Vergleichsimpulse.
Die prinzipielle. Wirkungsweise des Umwandlers gemäss demErfindungsgedanken ähnelt der Wirkungsweise der beschriebenen Type. Zuerst soll aber die Wirkungsweise der unterschiedlichen Stromkreise erklärt werden.
Gegenüber den ursprünglichen logischenEinheiten haben die logischen Einheiten 31 - 3n der Schalter neben zwei "übergeordneten" Eingängen zwei weitere, sogenannte "untergeordnete" Eingänge, welchen dauernd rechteckige ErregungssignaleF und G zugeführt werden. Die Wirkungsweise dieser logischen Einheiten ist folgendermassen :
<Desc/Clms Page number 5>
Soweit wenigstens einer der sogenannten "übergeordneten" Eingänge sich im Zustande "L" befindet (d. i. aus der zugehörigen Einheit des Registers oder aus der zugehörigen Einheit des Speichers), tritt am Ausgang der logischen Einheit das Signal"F"auf, also der entsprechende Schalter ist geschlossen (in den aktive. Teilen der Stellen-Intervalle).
Wenn sich beide übergeordneten Eingänge im Zustand"0"befin- den, tritt am Ausgang der logischen Einheit das Signal G auf und der entsprechende Schalter ist daher ge- öffnet.
Der vom Signal F erregte Eingangsschalter 18 schliesst an den Eingang des Komparators den aus dem Analogsystem kommenden Strom bloss in den aktiven Teilen der Intervalle R an. In den passiven Teilen der Intervalle ist er geöffnet und trennt die Quelle des Analogsignals von den vergleichenden Stromkreisen.
Die Synchronisiereinheit 1 sichert den synchronen dynamischen Gang der Umwandlung beim asynchronen Anlassen und führt die Zeiteinteilung und die genaue Synchronisierung der einzelnen Steuersignale durch. Vor Eintreffen des Startimpulses sichert sie den Nullungszustand der Stromkreise des Umwandlers sowie des Speichers und des Registers.
Gegenüber dem ursprünglichen Blockschema ist im Umwandler gemäss der Erfindung eine logische Vergleicbseinheit 17 eingereiht, welche die Tätigkeit in den passiven Teilen der Intervalle R blockiert.
Diese logische Einheit hat einen übergeordneten Eingang (Signal J aus der Synchronisiereinheit) und einen untergeordneten Eingang (aus dem Komparator).
Es sei vorausgesetzt, dass das Signal J mit dem Signal F identisch ist. Der Ausgang der logischen Vergleichseinheit ist dann in den passiven Teilen der Intervalle immer im Zustand "0" ohne Rücksicht auf den Zustand des Komparators 9.
In den aktiven Teilen der Intervalle R erscheint am Ausgang der logischen Vergleichseinheit 17 die Ausgangsgrösse des Komparators. Die Ausgangsgrösse der logischen Einheit 17 wird dann auf gleiche Weise wie bei den bisherigen Ausführungen zu den logischen Einheiten 61 - 6n der Speicher geführt.
Durch Einreihung der logischen Vergleichseinheit 17 wird der Augenblick des Vergleiches auf die aktiven Teile der Stellen-Intervalle R beschränkt.
Mit Rücksicht darauf, dass bei höheren Geschwindigkeiten der Umwandlungen schon parasitäre Kapazitäten der Gewichtswiderstände zur Geltung kommen, die den geschalteten Prüfstromsprung ein wenig differenzieren, ist es vorteilhafter den Augenblick des Vergleiches noch mehr zu beschränken und als
EMI5.1
innerhalb der aktiven Teile der Intervalle R vorgesehen ist und hinter dem Beginn dieser aktiven Teile verzögert ist, wenn der geschlossene Prüfstrom schon seinen stationären Wert besitzt.
Der Verlauf dieser Impulse J, gewonnen auch aus der Synchronisiereinheit, ist im Zeitdiagramm der Fig. 3 bei J dargestellt.
Somit ist der eigentliche Vergleich auf ein kurzes Zeitintervall in den aktiven Teilen der Intervalle begrenzt, was die Genauigkeit der Umwandlung erhöht.
Im übrigen unterscheidet sich die Umwandlungsart gemäss der Erfindung nicht von den bisher bekannten. Die Wirkung der Register -2n, des Komparators 9, der logischen Einheiten 61 - 6n und der Speicher 71 - 7n ist genau dieselbe wie bei den bisher bekannten Schaltungen.
ZumSchlusswerden nochmals die Vorteile desAnalog-Digital-Umwandlers gemäss der Erfindung wiederholt :
Erzielt wird eine höhere Geschwindigkeit der Umwandlung mit hoher Genauigkeit, bei durchschnittlich kleinen Ansprüchen an die einzelnen Stromkreise der Umwandler.
Bei praktischer Realisierung kann bei einer Geschwindigkeit von 100 Umwandlungen per sec bei 16 Stellen des Ausgangsdigitalkodes und bei einem maximalen Wert der umgewandelten Analogspannung von 10 V eine Genauigkeit der Umwandlung von 0, 01 o erzielt werden. Ein weiterer, hauptsächlich ökonomischer Vorteil beruht darin, dass für jeden benützten Schalter bloss ein einziger Erregungstransformator ohne Gleichrichter in den Erregungsstromkreisen der Schalter bei den von den Analog-Stromkreisen galvanisch getrennten digitalen Stromkreisen der Umwandler genügt.
**WARNUNG** Ende DESC Feld kannt Anfang CLMS uberlappen**.