AT230432B - Verfahren zum Herstellen eines pn-Übergangs in einer einkristallinen Halbleiteranordnung - Google Patents

Verfahren zum Herstellen eines pn-Übergangs in einer einkristallinen Halbleiteranordnung

Info

Publication number
AT230432B
AT230432B AT4562A AT4562A AT230432B AT 230432 B AT230432 B AT 230432B AT 4562 A AT4562 A AT 4562A AT 4562 A AT4562 A AT 4562A AT 230432 B AT230432 B AT 230432B
Authority
AT
Austria
Prior art keywords
layer
substrate
base
semiconductor
acceptors
Prior art date
Application number
AT4562A
Other languages
English (en)
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of AT230432B publication Critical patent/AT230432B/de

Links

Landscapes

  • Bipolar Transistors (AREA)

Description


   <Desc/Clms Page number 1> 
 



  Verfahren zum Herstellen eines pn-Übergangs in einer einkristallinen Halbleiteranordnung 
Es ist bekannt, auf eine einkristalline Halbleiterunterlage eine einkristalline Halbleiterschicht des gleichen Halbleitermaterials epitaxial niederzuschlagen, indem eine gasförmige Halbleiterverbindung thermisch-chemisch an der erhitzten und als Wärmequelle für die Zersetzung dienenden Oberfläche der
Unterlage zersetzt wird. Wendet man ein derartiges Verfahren an, um auf einer z. B. später als Kollek- torzone an einem Transistor dienenden Unterlage die Basiszone in diesem Verfahren epitaxial aufwach- sen zu lassen, so ist es schwierig, im aufgewachsenen Halbleiterteil eine Dotierung zu erzeugen, bei der die Leitfähigkeit in der aufgewachsenen Zone in Richtung auf die Unterlage von einem kleinen Wert begin- nend ansteigt. Eine solche Dotierung ist z.

   B. bei Transistoren insbesondere für höhere Frequenzen oder für kurze Schaltzeiten günstig, um die Emitterkapazität möglichst klein zu halten. Man muss daher im epi- taxial aufgewachsenen Basisbereich vor dem Emitter eine   verhältnismässig   hochohmige Zone herstellen. 



   Um somit in einem auf eine Halbleiterunterlage epitaxial aufgewachsenen Halbleiterteil eine Leit- fähigkeit zu erhalten, die von einem relativ kleinen Wert beginnend zunächst in Richtung auf die Unterlage steigt, wird gemäss der Erfindung vorgeschlagen, dass auf eine einkristalline mit Donatoren und Ak- zeptoren hochdotierte Halbleiterunterlage eine einkristalline Halbleiterschicht nach dem oben angegebenen, an sich bekannten Verfahren niedergeschlagen wird und dass durch Wahl der Aufwachsgeschwindigkeit, der Temperatur und der Aufwachsdauer während des Aufwachsens der Schicht und/oder nach Beendigung des Niederschlagsverfahrens durch eine Temperung, von den beiden aus der Unterlage in die aufwachsende bzw.

   aufgewachsene Schicht eindiffundierenden Störstellenarten nur die eine an der der Unterlage abgewandten Seite der aufgewachsenen Schicht die gewünschte Leitfähigkeit hervorruft, die andere jedoch einen grossen Teil dieser Schicht nicht durchsetzt. 



   Die beiden Störstellenarten, die in der einkristallinen Halbleiterunterlage vor dem Aufwachsen bereits vorhanden sind, werden gemäss   d3r   Erfindung so gewählt, dass diejenige dieser beiden   Störstellenar-   ten, die durch ihre höhere Konzentration den Leitfähigkeitstyp der Unterlage bestimmt, bei den Temperaturen, die beim epitaxialen Aufwachsen angewandt werden bzw. bei der Temperatur der dem Aufwachsen   folgenden Temoerung,   einen wesentlich geringeren Diffusionskoeffizienten als die andere Störstellenart besitzt. Wenn   z. B.   eine epitaxial aufgewachsene Germamumzone n-leitend werden soll, so empfiehlt es sich, in der Unterlage   z. B.

   Phosphor und Indium   als Donatoren und Akzeptoren anzuwenden und sie mengenmässig derart zu bemessen, dass die Unterlage p-leitend ist. 



   Bei Silizium ist es aber vorteilhaft, die Unterlage n-leitend zu machen, insbesondere dadurch, dass sie Antimon   und/oder   Arsen in   grösserer   Konzentration und als Akzeptoren Aluminium, Gallium, Bor und/oder Indium in kleinerer Konzentration enthält. Gegebenenfalls kann die n-Leitung in der Unterlage des Siliziums auch durch eine hohe Phosphordotierung erzielt werden, wenn als Akzeptor in geringerer Konzentration in der Siliziumunterlage Aluminium verwendet wird, denn die Diffusionskonstante des Aluminiums ist im Silizium noch grösser als die des Phosphors. 



   Bei Germanium empfiehlt es sich jedoch, die Unterlage stark p-leitend zu machen, da die Diffusionskonstante der Akzeptoren, insbesondere. des Bors, Indiums und Galliums im Germanium klein ist gegenüber den Donatoren, wie vor allem gegenüber dem Arsen, Antimon und Phosphor. 

 <Desc/Clms Page number 2> 

 



   Weitere Einzelheiten der Erfindung gehen aus der Erläuterung der folgenden Ausführungsbeispiele an Hand der Zeichnungen hervor, in denen in den Fig.   l - 6   der Logarithmus der Störstellenkonzentration in der Unterlage und in der Aufwachsschicht aufgetragen und in der Fig. 7 ein nach dem erfindungsgemässen Verfahren hergestellter pnp-Transistor im Schnitt dargestellt ist. 
 EMI2.1 
 und ist im Ausführungsbeispiel derart gewählt, dass die Dichte der Akzeptoren (NA) die der Donatoren (ND) wesentlich überwiegt ; sie ist also   p+-leitend.   Diese hohe Leitfähigkeit ist für Kollektorzonen von Transistoren wertvoll, weil in ihr dann nur geringe Verluste bei Stromdurchgang entstehen. 



   Auf die   Kollektorzone l   ist, wie oben geschildert, die Zone 2 epitaxial aufgewachsen. Dabei und/oder in der nachfolgenden Temperung ist gemäss der Erfindung ein Teil der Akzeptoren und Donatoren aus der Unterlage 1 in die aufgewachsene Schicht 2 eindiffundiert, wobei die   Diffusionsbe-     dingungen   und die Akzeptoren und Donatoren in der Unterlage 1 so gewählt worden sind, dass nach Fertigstellung der Halbleiteranordnung die Zone 2 auf der der Unterlage 1 abgewendeten Seite eine geringe Dichte der Donatoren (ND) besitzt, die (s.   Fig. l)   von links nach rechts, also in Richtung auf die Unterlage 1 ansteigt. 



   Die Akzeptoren (NA) sind dagegen noch nicht durch die Zone 2 hindurchdiffundiert. Infolge des geringen Diffusionskoeffizienten der Akzeptoren fällt somit in der Schicht 2 die Dichte der Akzeptoren steil   ab, während die Konzentration (ND) der Donatoren wegen des grösseren Diffusionskoeffizienten dieser Stör- stellen nur relativ flach abfällt.   



   An der der Unterlage am weitesten entfernten Seite der aufgewachsenen Schicht 2 beträgt die Konzentration der Donatoren vorteilhaft nur noch   1015 - 1017 Störstellen   pro   cm3.   In Fig. 2 ist die sich aus 
 EMI2.2 
 zur Kreuzungsstelle 2'der beiden   N A-und N D-Linien   in der Schicht 2 (s. Fig. 1) schnell ab und geht an dieser Kreuzungsstelle in die n-Leitung über. Diese n-Leitfähigkeit nimmt bei weiterer Entfernung schnell bis zum Maximum 2" zu und fällt danach stetig und weniger steil bis auf den gewünschten niedrigen Wert an der der Unterlage 1 abgewandten Seite der aufgewachsenen Schicht ab. 



   Das Verfahren ist für Germanium gut geeignet, weil in ihm bekanntlich die Donatoren schneller diffundieren als die Akzeptoren. Die Unterlage 1 der Fig. 1 besteht somit vorteilhaft aus Germanium mit einem starken Überschuss der Akzeptoren   (NA), so dass   die Unterlage   p+-leitend   ist. Beim Aufwachsen der Schicht 2 bzw. bei der nach dem Aufwachsen durchgeführten Temperung hat also die Schicht 2 an der der Unterlage 1 abgekehrten Seite eine n-Leitfähigkeit in der Grössenordnung   von nur 0, 1 Ohm-1 cm-. die   in Richtung auf den pn-Übergang 2'zunächst bis zum Maximum 2" von etwa 1   Ohm'   cm-l ansteigt. 



   Erzeugt man somit auf der der Unterlage 1 abgekehrten Seite der aufgewachsenen Schicht 2 in an sich bekannter Weise eine entgegengesetzt dotierte Zone 3,   z. B.   durch Eindiffundieren oder Einlegieren von p-leitenden Störstellen in die n-leitende Schicht 2 (s. die dicht schraffierte Zone 3 in Fig. l und den ge-   strichelt gezeichneten Verlauf der Differenz (NA - N) in Fig. 2), so bildet diese Schicht 3 die p-leitende Emitterzone E, die zunächst in eine relativ hochohmig Zone B und nach dem pn-Übergang 2'in den    niederohmigen Kollektor C übergeht (s. Fig. 2). Das gewünschte Störstellenprofil in der Basiszone B des Transistors ist somit gewährleistet, nämlich Hochohmigkeit vor dem Emitter (kleine Emittersperrschichtkapazität), niederohmiges Dotierungsmaximum (kleiner Basiswiderstand). 



   Wie schon oben ausgeführt, ist für das Eindiffundieren der Donatoren und Akzeptoren in die aufgewachsene Schicht 2 eine nachträgliche Temperung nicht unbedingt erforderlich, wenn gemäss der Erfindung bereits während des Aufwachsprozesses die Störstellen aus der Unterlage in die aufwachsende Zone eindiffundieren. Dabei wird es auch möglich, dem. Störstellenprofil eine vom normalen Diffusionsverlauf abweichende Gestalt zu geben, indem man, wie die Erfindung weiterhin vorschlägt, die Geschwindigkeit des Aufwachsens während des Aufwachsvorganges verändert. Man kann z. B. durch Änderung der Abscheidebedingungen (Temperatur der Unterlage, Zusammensetzung des an der Unterlage vorbeiströmende Gases) den Halbleiter zunächst langsam und dann schneller abscheiden, so dass die Dicke der Schicht 2 zunächst langsam und dann schneller wächst. 



   Man erhält auf diese Weise einen zunächst flachen Verlauf der Dotierung (s. Fig. 3) in der Schicht 2, der dann (bei 2"') in einen steileren Verlauf übergeht ; dies ist in den Fig. 3 und 4 gezeigt. In diesen Figuren sind die gleichen Bezeichnungen wie in den Fig. 1 und 2 gewählt. In der Senkrechten sind die Lo- 

 <Desc/Clms Page number 3> 

 garithmen der Konzentrationen NA bzw. ND aufgetragen (Fig. 3) bzw. der Logarithmus der Differenz bei- der Konzentrationen   (Fig. 4).   



   Vor allem bei kontinuierlicher Beschleunigung der Abscheidung kann man statt einer nach oben kon- kaven (Fig. l) eine nach oben konvexe Verteilung erhalten, wie dies in den Fig. 5 und 6 schematisch ge-   zeigt ist. Der Knickpunkt (s. 2"* in Fig. 3) der Konzentration (ND) des Donators in der aufgewachsenen Schicht 2 ist dagegen durch sprunghafte Änderung der Geschwindigkeit des Aufwachens auf die Unterlage  
1 entstanden ; bis zum Erreichen des Punktes   2"'wachs   die Dicke der Schicht 2 langsam und danach er- heblich schneller.

   In den Fig.   3-6   sind ferner die Emitter-   (3 ;   E), Basis- (B) und Kollektor (C)-Zonen sowie durch die punktierte Linie der Verlauf des Störstellenüberschusses   (ND - NA)'wie   er sich im Halb- leiterkristall nach Fertigstellung und nach Bildung der Zone (3) ergibt, gezeigt. Wie sich aus dem Ver-   lauf des Störstellenüberschusses (NA - Np) ergibt, besitzt die Basis (B) in allen Fällen am pn-Übergang zum Emitter eine relativ geringe Leitfähigkeit, so dass die Emitter-Basis-Kapazität, wie für Transistoren   vielfach erwünscht, klein ist. 



   Vielfach empfiehlt es sich, während des epitaxialen Niederschlagens des Halbleiters auf der Unter- lage 1 Fremdstoffe (Aktivatoren) zusätzlich, niederzuschlagen, um der Störstellenverteilung im fertigen
Halbleiterkristall den gewünschten Verlauf zu geben. 



   Vorteilhaft werden hiefür solche Fremdstoffe gewählt, die in der aufgewachsenen Halbleiterschicht
2 einen der Unterlage    1   entgegengesetzten Leitfähigkeitstyp erzeugen. Auch kann gemäss einem wei- teren Merkmal der Erfindung die Konzentration des Fremdstoffniederschlages während des epitaxialen Auf- wachsens der Schicht 2 geändert werden, insbesondere in der Weise, dass nach dem Aufwachsen bzw. nach der Temperung die Schicht 2 praktisch bis zur Unterlage 1 den der Unterlage entgegengesetzten Leitungstyp mit steilem Abfall der Grösse der Leitfähigkeit in der von der Unterlage wegweisenden Richtung bestimmt. 



   Die Erfindung ist nicht auf die Anwendung solcher Störstellen in der Unterlage bzw. in der Schicht 2 beschränkt, deren Terme dicht an der oberen bzw. unteren Kante des verbotenen Bandes liegen und somit im wesentlichen nur als Donatoren bzw. Akzeptoren wirken, sondern es können noch weitere, insbesondere an   sich bekannte als Rekombinationszentren wirkende Störstellenarten,   wie z. B. Nickel oder Gold, in der Unterlage vorhanden sein, die während des Aufwachens und/oder durch die nachfolgende Temperung in die epitaxial aufgewachsene Schicht 2 eindiffundiert werden. 



   Fig. 7 stellt den Halbleiterkörper eines pnp-Transistors im Schnitt dar, der nach dem Verfahren der Erfindung hergestellt ist. Demnach ist 1 die Unterlage, die, wie in Fig. 7 angegeben, durch einen starken Überschuss von Akzeptoren p+ -leitend ist. Auf ihr ist epitaxial in der angegebenen Weise die Schicht 2 aufgewachsen, in der sich der pn-Übergang befindet und die an der der Unterlage abgewendeten Seite n-leitend ist. In dieser Schicht 2 ist die Metallelektrode 4 in an sich bekannter Weise unter Bildung der Emitterschicht 3 einlegiert. Diese einlegierte Emitterschicht 3 ist p-leitend. Ferner ist an die epitaxial aufgewachsene Schicht 2 die Basiselektrode 5 sperrschichtfrei aufgebracht, indem unter der Basiselektrode 5 die Schicht 2 stark n-leitenden Störstellen tiberdotiert ist, so dass sie dort n+ -leitend ist.

   Die Unterlage 1 ist selbst mit der Kollektorelektrode 6 sperrschichtfrei versehen, indem bei ihr z.   B. beim Aufbringen der   Elektrode 6 eine   p++ -Schicht   erzeugt wurde. 



   PATENTANSPRÜCHE : 
1. Verfahren zum Herstellen eines   pn-Überganges   in einer einkristallinen Halbleiteranordnung, bei dem aus einem mit Donatoren und Akzeptoren dotierten Gebiet des Halbleiterkörpers beide Störstellenarten gleichzeitig in ein benachbartes Gebiet unter Bildung eines pn-Überganges in diesem benachbarten Gebiet eindiffundiert werden, dadurch gekennzeichnet, dass auf eine einkristalline, mit Donatoren und Akzeptoren hochdotierte Halbleiterungerlage   (1)   eine einkristalline Halbleiterschicht (2) niedergeschlagen wird, indem in an sich bekannter Weise eine gasformige Halbleiterverbindung thermisch-chemisch an der als Wärmequelle für die Zersetzung dienenden Oberfläche der Unterlage   (1)   zersetzt wird 
 EMI3.1 
 von den beiden aus der Unterlage in die aufwachsende bzw.

   aufgewachsene Schicht (2) eindiffundierenden Störstellenarten nur die eine an der der Unterlage abgewandten Seite der aufgewachsenen Schicht die gewünschte Leitfähigkeit hervorruft, die andere jedoch einen grossen Teil dieser Schicht nicht durchsetzt.

Claims (1)

  1. 2. Verfahren nach Anspruch 1, gekennzeichnet durch die Verwendung einer Unterlage (1), in der diejenige der beiden Störstellenarten (NA) die andere Störstellenart (ND) überwiegt, die bei dem Auf- <Desc/Clms Page number 4> wachsen bzw. bei der Temperatur der Temperung einen wesentlich geringeren Diffusionskoeffizienten besitzt.
    3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die auf die Halbleiterunterlage (1) einkristallin aufwachsende Halbleiterschicht (2) unter gleichzeitigem Niederschlag von zusätzlichem Dotierungsmaterial gewonnen wird.
    4. Verfahren nach einem der Ansprüche 1 bis 3, gekennzeichnet durch die Verwendung einer Halbleiterunterlage. in der ausser den beiden als Donatoren bzw. Akzeptoren wirkenden Störstellenarten noch mindestens eine weitere, insbesondere an sich bekannte, als Rekombinationszentrum wirkende Störstellenart, wie z. B. Nickel oder Gold, enthalten ist.
    5. Verfahren nach einem-der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die auf die Halbleiterunterlage (1) aufwachsende Schicht (2) unter gleichzeitigem Niederschlagen von an sich bekannten, als Rekombinationszentren wirksamen Störstellen gewonnen wird.
    6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Abscheidegeschwindigkeit des Halbleitermaterials (2) während des Aufwachsens geändert, insbesondere beschleunigt wird.
AT4562A 1961-05-10 1962-01-03 Verfahren zum Herstellen eines pn-Übergangs in einer einkristallinen Halbleiteranordnung AT230432B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE230432X 1961-05-10

Publications (1)

Publication Number Publication Date
AT230432B true AT230432B (de) 1963-12-10

Family

ID=5870275

Family Applications (1)

Application Number Title Priority Date Filing Date
AT4562A AT230432B (de) 1961-05-10 1962-01-03 Verfahren zum Herstellen eines pn-Übergangs in einer einkristallinen Halbleiteranordnung

Country Status (1)

Country Link
AT (1) AT230432B (de)

Similar Documents

Publication Publication Date Title
DE1141724C2 (de) Verfahren zum Herstellen eines p-n-UEbergangs in einer einkristallinen Halbleiteranordnung
DE2618733C2 (de) Halbleiterbauelement
DE1292256B (de) Drift-Transistor und Diffusionsverfahren zu seiner Herstellung
DE3008034A1 (de) Elektrodenvorrichtung fuer eine halbleitervorrichtung
DE1063007B (de) Verfahren zum Fortbewegen eines fest-fluessigen Grenzbereichs durch einen Koerper aus schmelzbarem Material zwecks Durchfuehrung einer gelenkten Diffusion
DE1005194B (de) Flaechentransistor
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE3751892T2 (de) Halbleiteranordnung mit zwei Verbindungshalbleitern und Verfahren zu ihrer Herstellung
DE1105524B (de) Verfahren zur Herstellung einer Halbleiteranordnung, insbesondere eines Transistors,mit einer auflegierten Elektrode
DE1214790C2 (de) Leistungsgleichrichter mit einkristallinem Halbleiterkoerper und vier Schichten abwechselnden Leitfaehigkeitstyps
DE1816436A1 (de) Halbleiterbauelement
DE1113035B (de) Flaechendiode mit einem scharfen pn-UEbergang und Tunneleffekt sowie Verfahren zu ihrer Herstellung
DE1514368A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
AT230432B (de) Verfahren zum Herstellen eines pn-Übergangs in einer einkristallinen Halbleiteranordnung
DE1026433B (de) Flaechenhalbleiter und Verfahren zur Herstellung desselben durch lokale Schmelzung
DE1288687B (de) Verfahren zur Herstellung eines Flaechentransistors mit einlegierter Elektrodenpille, aus welcher beim Einlegieren Stoerstoffe verschiedener Diffusionskoeffizienten in den Halbleitergrundkoerper eindiffundiert werden
DE1303672B (de)
DE1035780B (de) Transistor mit eigenleitender Zone
DE1208819B (de) Esakidiode und Verfahren zum Herstellen
DE1464703C3 (de)
DE3783162T2 (de) Verfahren zur herstellung eines kontaktes zwischen einem metall und einem verbindungshalbleiter mit hoeherem bandabstand und kontakt erhaeltlich durch dieses verfahren.
DE1514520B1 (de) Steuerbares Halbleiterbauelement
DE2025774A1 (de) Verfahren zum Herstellen eines Silicium Planartransistors
DE1764765A1 (de) Halbleiter-Bauelement
AT222702B (de) Verfahren zur Herstellen einer Halbleiteranordnung