KR100614139B1 - 회로 기판에 도전 패턴을 형성하는 방법 - Google Patents

회로 기판에 도전 패턴을 형성하는 방법 Download PDF

Info

Publication number
KR100614139B1
KR100614139B1 KR1020000046514A KR20000046514A KR100614139B1 KR 100614139 B1 KR100614139 B1 KR 100614139B1 KR 1020000046514 A KR1020000046514 A KR 1020000046514A KR 20000046514 A KR20000046514 A KR 20000046514A KR 100614139 B1 KR100614139 B1 KR 100614139B1
Authority
KR
South Korea
Prior art keywords
circuit board
conductive
forming
thin film
region
Prior art date
Application number
KR1020000046514A
Other languages
English (en)
Other versions
KR20010021272A (ko
Inventor
야나기모토히로시
가와하라마사히토
Original Assignee
미츠보시벨트 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미츠보시벨트 가부시기가이샤 filed Critical 미츠보시벨트 가부시기가이샤
Publication of KR20010021272A publication Critical patent/KR20010021272A/ko
Application granted granted Critical
Publication of KR100614139B1 publication Critical patent/KR100614139B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/102—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명에 따른 회로 기판에 도전 회로 패턴을 형성하는 방법이 개시되며, 회로 기판은 제1 영역―여기서 제1 영역은 원하는 도전 회로 패턴이 형성됨―, 및 제2 영역을 포함한다. 도전 회로 패턴을 형성하는 방법은 도전 입자를 갖는 용액을 구비하는 도료(coating)를 회로 기판에 도포하는 단계를 포함한다. 도료는 회로 기판에 도전 입자를 접착시키기 위해 가열된다. 도전 입자는 제2 영역에서 제거된다. 제2 영역은 차폐되고, 차폐된 제2 영역에서 도전 박막이 제1 영역 상에 형성된다.
회로 기판, 도전 패턴, 전기도금, 접착, 촉매 핵, 식각

Description

회로 기판에 도전 패턴을 형성하는 방법 {METHOD OF FORMING A CONDUCTIVE PATTERN ON A CIRCUIT BOARD}
도 1은 본 발명에 따라 실시되는, 자신의 상부에 도전 패턴을 구비하는 회로 기판의 평면도이다.
도 2는 도 1의 회로 기판 단부(end)의 정면도이다.
도 3은 도 2에서와 같은 회로 기판 단부의 정면도로서, 회로 기판은 본 발명에 따라 도포되는 도료를 구비하며, 도료는 도전 입자를 포함하고 있다.
도 4는 도 3에서와 같은 회로 기판 단부의 정면도로서, 회로 기판은 도료를 건조시키기 위해 가열하는 오븐 내에서 자신의 상부에 도료를 구비하고 있다.
도 5는 도 4에서와 같은 회로 기판의 정면도로서, 연소로(furnace) 내의 회로 기판은 자신과 도전 입자를 화학반응으로 결합시키고 있다.
도 6은 도 1의 회로 기판의 확대 부분 단면도로서, 도금 촉매 핵(plating catalytic nuclei)으로 도 5의 가열에 의해 회로 기판에 접착되는 미세 입자를 도시하고 있다.
도 7은 도 2에서와 같은 회로 기판의 정면도로서, 회로 기판은 자신의 상부에 도포되는 레지스트 박막 및 네거티브(-) 박막―여기서 네거티브 박막은 원하는 회로 패턴에 대응하는 투명 부분을 가짐―을 구비하며, 회로 기판은 네거티브 박막 을 통해 레지스트 박막에 광을 조사(irradiate)하는 램프를 구비하고 있다.
도 8은 도 7의 네거티브 박막의 평면도이다.
도 9는 도 7의 회로 기판의 평면도로서, 광의 조사 이후의 회로 기판을 도시하고 있다.
도 10은 도 2의 회로 기판의 확대 부분 평면도로서, 회로 기판은 일부 회로 패턴에 분산되는 미세 입자를 도시하고 있다.
도 11은 회로 기판 단부의 정면도로서, 자신에게 도포되는 네거티브 박막을 갖는 회로 기판은 제1 영역에 대응하는 투명 부분을 구비하며 램프에 의해 빛이 조사된다.
도 12는 도 11에서 사용되는 네거티브 박막의 평면도이다.
도 13은 구리 미세 입자가 제1 영역에 접착되고 레지스트 박막이 제2 영역에 도포되는 인쇄 회로 기판(PCB)의 확대 부분 단면도이다.
도 14는 도 13에서와 같은 회로 기판 단부의 정면도로서, 회로 기판이 제1 영역에 구리를 증착시키기 위해 구리 도금 용액에 담겨지는 것을 도시하고 있다.
도 15는 도 14의 회로 기판의 확대 부분 단면도로서, 회로 기판이 구리 도금 용액에 담겨진 이후를 도시하고 있다.
도 16은 레지스트 박막이 제거된 이후의 도 15에서와 같은 회로 기판의 확대 부분 단면도로서, 본 발명에 따라 실시되는 자신의 상부에 도전 회로 패턴을 구비하는 완성된 회로 기판을 특정하는 것을 도시하고 있다.
본 발명은 회로 기판에 관한 것으로, 보다 구체적으로, 회로 기판에 도전 패턴을 형성하는 방법에 관한 것이다.
금속층―여기서 금속층은 회로 기판에 도전 경로를 정하는 기설정 패턴으로 형성됨―을 구비하는 세라믹 회로 기판을 이용하는 전자 장비용 회로 기판에 도전 패턴을 형성하는 것은 알려진 기술이다. 통상적으로, 회로 기판은 소결(sintered) 알루미늄 산화물, 소결 알루미늄 질화물, 소결 실리콘 탄화물 등을 재료로 하여 제조되거나, 또는 양호한 접착 특성을 갖는 유리판일 수 있다.
종래의 전기도금 방법에서, 세라믹 기판의 표면은 화학적 또는 물리적 처리에 의해 거칠어진다. 이후 회로 기판은 그 표면이 매끈해지도록 SnCl2 의 농축된 염화수소산 용액으로 처리된다. 회로 기판은 표면 상에 도금 금속 핵인 Pd를 형성하도록 PdCl2의 농축된 염화수소산 용액으로 처리된다. 이 도금 처리는 전기 전류를 사용하지 않고, 즉 무전해(electroless) 처리로 수행된다.
이 도금 방법은 비용 면에서 바람직하지만, 몇 가지 단점이 있다. 기판의 표면이 거칠어지면, 예를 들어 팔라디움 입자가 기판 표면 상에서 도금 박막 증착용 촉매 핵(catalytic nuclei)으로 결합되도록 접착 강도를 향상시키고, 그 표면 영역을 증가시키게 된다. 하지만, 도금 입자 및 기판 표면 사이의 접착은 원하는 만큼 강하지 않을 수 있다. 또한, 기판의 고주파수 특성은 기판의 표면이 거칠기 때문에 열화될 수 있다. 또한, 이 도금 처리는 표면이 거칠어지지 않는 기판용으로는 사용될 수 없다. 이들 기판으로는 고순도 알루미나 및 알루미늄 질화물 기판이 있다.
회로 기판을 형성하는 대안적인 종래의 방법은 금속의 기상 증착(vapor deposition)을 포함한다. 상기 금속은 처리시에, 예를 들면 세라믹 기판―여기서 세라믹 기판은 진공 상태에 놓임―에 금속을 증착시키기 위해 아르곤 스퍼터링(sputtering)에 의해 증발된다. 금, 은, 동, 니켈 등과 상기 기판 사이의 적당한 접착력은 보통 실현될 수 없기 때문에, 보다 양호한 접착 특성을 갖는 중간층이 일반적으로 기판에 대향하여 형성된다. 이후 금속 박막이 원하는 도전 경로를 제공하기 위해 형성된다.
기상 증착 처리는 고순도 알루미나, 알루미늄 질화물 등―여기서 고순도 알루미나, 알루미늄 질화물 등은 전술한 무전해 도금 방법에 의해 도전 경로가 효율적으로 형성될 수 없음―의 상부에 상기 도전 경로가 형성될 수 있다는 점에서 바람직하다. 상기 금속 박막은 표면의 거침(roughening)이 없이 기판에 형성될 수 있으며, 결국 고주파수 특성이 손상되지 않는다. 하지만, 기상 증착 방법은 전술한 무전해 도금 처리에 비해 많은 비용이 소요된다.
일 실시예로, 본 발명은 제1 영역―여기서 제1 영역은 원하는 도전 회로 패턴(conductive circuit pattern)이 형성됨―, 및 제2 영역을 구비하는 회로 기판에 도전 회로 패턴을 형성하는 방법을 개시한다.
상기 방법은 도전 입자를 포함하는 용액을 구비하는 도료(coating)를 상기 회로 기판에 도포하는 단계를 포함한다. 상기 도료는 상기 도전 입자를 회로 기판에 접착시키기 위해 가열된다. 상기 도전 입자는 상기 제2 영역 내에서 제거된다. 상기 제2 영역은 차폐되고, 상기 차폐된 제2 영역에서, 도전 박막(conductive film)이 상기 제1 영역 상에 형성된다.
일 실시예에서, 상기 회로 기판은 세라믹 재료로 제조된다.
상기 회로 기판은 a) 소결(sintered) 알루미늄 산화물, b) 소결 알루미늄 질화물, 및 c) 소결 바륨 티탄산염(titanate) 중 적어도 하나로부터 제조될 수 있다.
일 실시예에서, 상기 도료는 구리 및 구리산화물 중 적어도 하나를 구비하는 미세 입자를 갖는 미세 입자 분산 용액(fine particle dispersed solution)이다.
일 실시예에서, 상기 미세 입자의 직경은 1∼500㎚이다.
일 실시예에서, 상기 도료를 가열하는 단계는 도금 촉매 핵(plating catalytic nuclei)으로 구리 미세 입자를 상기 회로 기판에 접착시키도록 불활성 기체(inert gas) 분위기에서 상기 도료를 연소시키는 단계를 포함한다.
상기 가열 단계는 1 내지 60분 동안 500∼1100℃의 온도에서 상기 도료를 연소시키는 단계를 포함할 수 있다.
일 실시예에서, 상기 도전 입자를 제거하는 단계는 식각에 의해 상기 도금 촉매 핵을 제거하는 단계를 포함할 수 있다.
일 실시예에서, 상기 제2 영역을 차폐시키는 단계는 레지스트 박막(resist film)을 도포하는 단계를 포함할 수 있다.
상기 레지스트 박막은 a) 건조 박막 및 b) 레지스트 잉크 중 하나일 수 있다.
상기 도전 박막을 형성하는 단계는 무전해 구리 도금에 의해 구리 박막을 형성하는 단계를 포함할 수 있다.
상기 방법은 상기 구리 박막을 형성한 후 상기 레지스트 박막을 제거하는 단계를 추가로 포함할 수 있다.
일 실시예에서, 상기 미세 입자 분산 용액은 용매(solvent) 내에서 분산되는 미세 입자로 이루어진다.
상기 미세 입자는 0.01 내지 80 퍼센트 중량의 크기로 상기 용매 내에 존재하는 구리일 수 있다.
상기 용매는 예를 들어, a) α- 터피네올(terpineol), b) 메탄올, c) 에탄올, d) 물, e) 카비톨(carbitol), 및 f) 메타크레졸(methacresol) 중 적어도 하나일 수 있다.
일 실시예에서, 상기 미세 입자는 0.001∼10 퍼센트 중량(wt.%)의 크기로 상기 용매 내에서 분산된다.
상기 도료는 10 내지 1,000㎚의 두께로 상기 회로 기판의 표면에 도포될 수 있다.
상기 도료를 건조시키는 단계는 80℃ 내지 500℃ 사이의 온도로 상기 도료를 가열하는 단계를 포함한다.
상기 방법은 상기 제1 영역에 대응하는 투명 부분을 갖는 네거티브 박막을 도포하는 단계; 및 상기 레지스트 박막을 경화(curing)시키는 단계를 추가로 포함할 수 있다.
일 실시예에서, 상기 방법은 상기 네거티브 박막을 제거하는 단계; 및 현상(developing)에 의해 상기 제2 영역 내의 레지스트 박막을 제거하는 단계를 추가로 포함한다.
상기 방법은 상기 제1 영역 내의 상기 레지스트 박막을 제거하는 단계를 추가로 포함할 수 있다. 일 실시예에서, 이것은 용매를 사용하여 수행된다.
일 실시예에서, 상기 도료는 중합체 내에서 분산되는 미세 입자로 이루어진다. 대안적으로 상기 미세 입자는 저중합체 매트릭스 내에서 분산될 수 있다.
상기 박막은 상기 미세 입자의 효율적인 분산을 위해 용매를 사용하여 혼합될 수 있다.
다른 실시예로, 본 발명은 제1 영역―여기서 제1 영역은 원하는 도전 회로 패턴(conductive circuit pattern)이 형성됨―, 및 제2 영역을 구비하는 회로 기판에 도전 회로 패턴을 형성하는 방법을 개시한다. 상기 방법은 직경이 1∼500㎚인 도전 입자를 구비하는 용액을 포함하는 도료를 상기 회로 기판의 거칠지 않은 표면에 도포하는 단계를 포함한다. 상기 도료는 상기 도전 입자를 상기 회로 기판에 접착시키도록 가열된다. 상기 도전 입자는 상기 제2 영역 내에서 제거된다.
일 실시예에서, 상기 도전 입자는 구리 및 구리산화물 중 적어도 하나이다.
상기 방법은 상기 제2 영역을 차폐시키는 단계; 및 상기 차폐된 제2 영역에서, 상기 제1 영역 상에 도전 박막을 형성하는 단계를 추가로 포함할 수 있다.
먼저, 도 1 및 도 2를 참조하면, 도전 회로 패턴(14)이 형성되는 표면(12)을 구비하는 인쇄 회로 기판은 도면부호 10으로 도시된다. 상기 회로 패턴의 형태는 단지 예시를 위해서 도시되며, 특정한 의미를 갖지 않는다. 상기 회로 패턴(14)은 상기 표면(12)의 대응하는 제1 영역(16)과 중첩되며, 회로 패턴(14)이 제공되지 않는 상기 표면(12)의 나머지는 제2 영역(18)을 한정한다.
자신의 상부에 도전 회로 패턴(14)을 갖는 회로 기판(10)을 형성하는 경우, 회로 기판(10)은 도 3에 도시된 바와 같이 처음에는 상기 표면(12)에 미세 입자 분산 용액을 도포함으로써 압착되어 도료(20)가 형성된다. 상기 용액은 구리 및 구리산화물(copper oxide) 중 적어도 하나인 미세 입자를 포함하며, 상기 미세 입자의 직경은 1∼500㎚이다. 상기 도료(20)의 두께(T)는 10∼1000㎚이다.
회로 기판용 재료는 소결 알루미늄 산화물, 소결 알루미늄 질화물, 소결 바륨 티탄산염(titanate) 등으로부터 선택되는 것이 바람직하다. 여러 종래의 방법, 그 중에서도 스핀 코팅, 담그기(dipping), 브러시 코팅, 분사(spraying) 등에 의해 도료를 도포하는 것은 알려져 있는 기술이다. 상기 스핀 코팅 방법은 상기 도료(20)에 대해 원하는 균일한 두께를 제공하는데 사용될 수 있으므로 바람직하다.
상기 미세 입자 분산 용액은 용매 내에 구리/구리산화물 입자를 분산시킴으로써 준비될 수 있다. 상기 미세 구리/구리산화물 입자는 그 직경이 작기 때문에 큰 입자에 비해 흔히 고반응성(high reactivity)을 갖는다. 상기 미세 입자를 사 용함으로써, 기판(10) 표면(12)에 구리를 도금하기 위한 촉매 핵은 회로 기판(10)의 표면을 거침 및 연마 없이 형성될 수 있다. 효율적인 접착력이 상기 기판 및 촉매 핵 사이에 주어질 수 있다.
상기 구리/구리산화물 입자는 일본에서 미심사 청구된 특허 출원번호 제3-34211호에 개시된 바와 같이, "기체 증발 방식"으로 불리는 방식으로 생산될 수 있다. 이 방식에서, 금속은 헬륨 등과 같은 불활성 기체가 주입되는 챔버 내에서 증발된다. 상기 입자가 분리되는 시점에서, 상기 불활성 기체와의 충돌에 의해 냉각 응축되어 형성된 직후, α- 터피네올(terpineol), 톨루엔(toluene) 등과 같은 유기 용매의 증기가 제공되어 구리/구리산화물의 미세 입자를 얻기 위해 상기 입자의 표면에 코팅된다. 이러한 방식으로 제조되는 입자는 상업적으로 구입할 수 있다. 이를 제공하는 업체 중 하나로는 Vacuum Metallurgy Co., Ltd.가 있다.
상기 입자에 대한 다른 알려진 제조 방법은 환원(reduction) 방식, 세분화(atomizing) 방식 등을 포함한다. 이들 방식에 의해 제조되는 미세 입자는 상업적으로 구입이 가능하며, 그 중에서도 특히 Nihon Atomize Kako Co., Ltd., Fukuda Kinzokuhakuko Co., Ltd., Dowa Mining Co., Ltd., 및 Mitsui Mining & Smelting Co., Ltd와 같은 회사들로부터 구입할 수 있다.
많은 상이한 용매가 이용될 수 있다. 적합한 용매로는 α- 터피네올, 메탄올, 에탄올, 물, 카피톨, 메타크레졸 등이 있다. 이들 용매는 시간 초과에 대한 안정성 및 기판과의 습윤(wetting) 능력 때문에, 미세 입자를 분산시키는 능력이 있는 것이 바람직하다.
상기 용매 내에서 분산되는 구리/구리산화물의 양이 특정 애플리케이션에 따라 변할 수 있지만, 대부분의 애플리케이션에서, 그 양은 0.001∼10 퍼센트 중량(wt. %)의 범위가 되도록 조절된다. 이들은 이하 기술되는 바와 같이, 미세 입자의 균일한 코팅 및 가열/연소 이후의 연속 박막의 형성을 설명한다.
다음, 도 4에 도시된 바와 같이, 상기 용매를 제거하기 위해 예비 가열이 수행된다. 도포되는 도료(20)를 구비하는 회로 기판(10)은 80℃ 및 500℃ 사이의 온도로 오븐(24) 내에서 가열된다. 하한 값인 80℃는 상기 용매가 건조될 수 있도록 선택된 값이다. 상한 값인 500℃는 상기 미세 입자의 과도한 소결이 발생하지 않도록 선택된 값이다.
건조 단계에서, 중합체(polymer)는 이후의 가열/연소 단계에서 완전히 제거될 수 있도록 탄화(carbonization)에 의해 완전히 제거되거나 부분적으로 분해되는 것이 바람직하며, 불활성 기체 분위기에서 발생한다.
도 5에 도시된 바와 같이, 가열/연소는 질소 등과 같은 불활성 기체를 포함할 수 있는 분위기에서 수행된다. 도포되는 층(20)을 구비하는 회로 기판(10)은 1 내지 60분 동안 500∼1100℃의 온도로 질소 유입 벨트식 연소로(26) 내에서 가열되어 도 6의 도면부호 28로 도시되는 바와 같이 구리 미세 입자를 상기 회로 기판(10)과 화학반응으로 결합시킨다. 또한 도 6에 도시된 바와 같이, CuAl2O4 또는 CuAlO2인 접착제(30)가 상기 구리 미세 입자(28) 및 회로 기판(10) 사이의 경계면에 형성된다. 이것은 도금 촉매 핵으로서 상기 구리 미세 입자(28)를 회로 기판(10)에 확실하게 고정시키게 된다.
산소의 양은 구리 미세 입자의 종류 또는 건조 단계에서 남는 탄소를 분해시키는데 필요한 양에 따라 다르기 때문에, 상기 산소의 양은 임의의 특정 양에 국한되지 않는다.
도 7에 도시된 바와 같이, 도료(20)를 구비하는 표면(12)의 전체 영역은 레지스트 박막(32)으로 코팅된다. 상기 레지스트 박막(32)은 건조 박막(dry film) 또는 레지스트 잉크(resist ink)일 수 있다.
상기 레지스트 박막(32) 내에 원하는 회로 패턴을 형성하기 위해, 도 8에 또한 도시되는 바와 같이, 회로 패턴(14)의 형태에 대응하는 투명 부분을 갖는 네거티브 박막(34)은 상기 레지스트 박막(32)에 대향하도록 배치되고, 상기 레지스트 박막(32)이 노출에 의해 경화되도록 자외선 노출 램프(38)에 의해 빛이 조사(irradiate)된다.
도 9에 도시된 바와 같이, 네거티브 박막(34)이 제거된 이후, 제2 영역을 점유하는 노출되지 않은 레지스트 부분이 현상(developing)에 의해 제거된다. 이후, 상기 제2 영역(18) 내의 구리는 구리 식각액(etchant), 예를 들면, 철 염화물(ferric chloride) 또는 구리 염화물(cupric chloride) 수용액으로 제거된다. 이후, 상기 제1 영역에서 회로 패턴 상의 레지스트 박막(32)은 예를 들어 디클로로메탄(dichloromethane)일 있는 용매에 의해 제거된다. 도 10에 도시된 바와 같이, 결과적인 회로 기판(10)은 제1 영역(16) 내에 분산되는 구리 미세 입자(28)를 구비한다.
도 11 및 도 12에 도시된 바와 같이, 상기 표면(12)의 전체 영역은 레지스트 박막(40), 및 제1 영역의 형태, 즉, 회로 패턴(14)이 정해지는 부분에 대응하는 비투명 부분을 갖는 네거티브 박막(42)으로 코팅된다. 이후, 구조물은 상기 자외선 램프(46)를 사용하여 빛이 조사되어 상기 레지스트 박막(40)은 노출에 의해 경화된다. 비경화 부분은 현상에 의해 제거되어 도 13에 도시된 기판(10)을 제공하게 된다. 기판(10)은 제1 영역(16) 내에 접착되는 구리 미세 입자(28)를 구비한다. 제2 영역(18)은 레지스트 박막(40)으로 코팅된다.
도 14에 도시된 바와 같이, 기판(10)은 이후 구리 도금 용액(50)이 공급되는 용기(48) 내에 담겨지고, 이로 인해 도 15에 도시된 바와 같이 제1 영역(16) 내에 구리 박막(52)을 형성하게 된다. 이후 상기 레지스트 박막(40)은 전술한 바와 같이 제거되고, 도 16에 도면부호 54로 도시되는 완전한 인쇄 회로 기판을 제공하는데, 제1 영역(16) 내에 도전 회로 패턴(14)을 구비하는 회로 기판(10)을 포함한다. 상기 도전 회로 패턴(14)은 일대일 축적으로 실제의 미세 라인이다.
미세 입자 분산 도료의 다른 예로는 중합체 매트릭스에서 1∼500㎚의 입자 직경을 갖는 구리 및 구리산화물 중 적어도 하나인 미세 입자를 분산시킴으로써 형성되는 것이 있다. 상기 중합체는 소결 중에 응집(agglomeration), 억제 (suppressing) 입자 성장을 방지하도록 상기 구리/구리산화물 미세 입자의 주변과 접착한다.
상기 중합체는 자신의 융점 온도보다 높은 온도에서 융해된다. 상기 융해된 중합체는 액체 질소 내에 즉시 주입되어 열역학적으로 비평형 중합체 층을 얻기 위 해 급속하게 냉각된다. 구리가 진공 증착 장비를 사용하여 상기 중합체 층의 표면 상에 증착된다. 대안적으로, 구리 조각(copper foil) 또는 구리 시트(copper sheet)가 상기 중합체 층에 접착된다.
중합체 층 및 그 상부의 표면에 접착되는 구리로 이루어지는 합성물은 상기 중합체의 유리 전이 온도(glass transition temperature)로부터 중합체의 융점 온도까지 가열되어 상기 중합체를 비평형 상태로부터 안정 상태로 변화시키게 된다. 결국, 1∼10㎚의 범위에서 피크값을 갖는 입자 크기 분포를 갖는 100㎚ 이하의 구리 미세 입자가 제조되어 상기 중합체 층으로 확산된다. 이 상태는 상기 중합체 층이 완전히 안정화될 때까지 계속되고 상기 구리 미세 입자는 최종적으로 상기 중합체 층에 고정된다. 상기 구리 입자는 응집이 없이 0.01∼80 퍼센트 중량의 범위인 함유량으로 상기 중합체 내에 분산된다.
또한 상기 도료는 이하의 방법으로 제조될 수 있다. 페이스트(paste) 재료가 유기 용매 내에 중합체 또는 저중합체를 용해시킴으로써 준비되고, 결국 합성물은 자신의 상부에 박막을 형성하도록 상기 회로 기판(10)의 표면(12) 상에 도포된다. 상기 중합체 또는 저중합체는 분자의 말단 또는 측면 고리에 시안 그룹(cyano group; -CN), 아미노 그룹(-NH3), 및 티올 그룹(thiol group; -SH)으로부터 선택되는 작용기 그룹 중 적어도 하나를 포함하며, 중합체 또는 저중합체의 골격(skeleton)은 폴리에틸렌 산화물, 폴리에틸렌 글리콜, 폴리비닐 알콜, 나이론 11 등으로 이루어진다. 융점 또는 연화점(softening point)은 40∼100℃이다. 중 합체 또는 저중합체의 평균 분자량은 약 500∼3000인 것이 바람직하다. 하지만, 평균 분자량은 이 범위 내에 있는 것으로 국한되는 것은 아니다.
이후, 구리가 진공 상태에서 박막/도료 상에 증착된다. 증착된 구리는 구리 또는 구리산화물 미세 입자로서 조밀하게 증착된다. 이 상태에서, 상기 미세 입자는 상기 도료/박막으로 확산되기 시작하고 또한 구리 미세 입자의 분산을 위해 가열된다.
결국 미세 입자 구리의 분산은 에탄올, 메타크레졸 디메틸포름아미드 (dimethylformamide), 사이클로헥산, 포름산 등과 같은 유기 용매 내에 혼합 및 용해되어 상기 미세 입자를 균일하게 분산시키게 된다.
본 발명은 미리 거칠게 하지 않고 세라믹 기판에 형성되는 고해상도를 가진 미세 도전 라인을 제공한다.
본 발명 및 종래 기술에 따라 자신의 상부에 도전 회로 패턴을 갖는 회로 기판을 제조하는 방법의 예가 이하 기술되며, 그 특징들이 비교된다.
실험예 1
미세 입자 분산 용액이 0.5 퍼센트 중량의 농도로 에탄올 내에 5㎚의 입자 직경을 갖는 구리 미세 입자를 분산시킴으로써 준비되었다. 96%의 알루미늄으로 제조된 세라믹 회로 기판이 사용되었다. 상기 미세 입자 분산 용액은 스핀 코팅 처리에 의해 상기 회로 기판의 표면 상에 코팅되었다. 상기 처리시의 회전 속도는 1000rpm이었다.
다음에 상기 세라믹 기판은 20분 동안 150℃로 오븐 내에서 건조되며, 이후 10분 동안 900℃의 상한 온도로 질소 유입 벨트식 연소로에서 가열/연소되었다.
Tokyo Ohka Kogyo Co., Ltd.사로부터 구입할 수 있는 감광성 수지 PO-2인 레지스트 잉크가 상기 기판의 전체 표면에 걸쳐 코팅되었다. 원하는 도전 회로 패턴에 대응하는 형태를 갖는 투명 부분을 포함하는 네거티브 박막이 상기 레지스트 박막 상에 배치되고 자외선 램프에 의해 조사되어 상기 레지스트를 노출에 의해 경화시킨다. 상기 레지스트의 경화되지 않은 부분은 현상에 의해 제거되었다. 제2 영역 상의 구리 미세 입자는 철 염화물 수용액에 담금(pickling)으로써 제거되었다. 상기 제1 영역 상의 레지스트 박막은 디클로로메탄으로 제거되었다.
전술한 바와 같은 동일한 레지스트 잉크가 기판의 전체 표면에 걸쳐 코팅되었다. 상기 제1 영역 상에 비투명 부분을 갖는 네거티브 박막은 상기 레지스트 박막 상에 배치되었다. 광의 조사는 자외선 노출 램프를 사용하여 수행되어 상기 레지스트를 노출에 의해 경화시켰다. 상기 제1 영역 상의 레지스트의 경화되지 않은 부분이 현상에 의해 제거되었다.
Okuno Chemical Industries Co., Ltd.사로부터 구입하고 제품명이 Nicoron U인 무전해 구리 도금 용액이 65℃의 온도로 용기 내에 배치되었다. 기판은 이 용액 내에 담겨지고 상기 제1 영역 상에서 5㎛ 두께를 갖는 구리 박막을 증착시켰다.
구리 박막의 미세 라인은 회로 기판 상의 라인/간격이 각각 25㎛/25㎛로 형성되었다. 상업용 접착 테이프가 회로 기판 상의 회로 패턴에 도포되고 도금 상태를 관측하기 위해 이로부터 박리시키는 테이프 박리(peeling) 테스트 결과, 구리 박막의 박리가 관측되지 않았다. 상기 구리 박막 및 회로 기판 사이에 양호하게 접착되었음이 확인되었다.
실험예 2
800㎚의 두께를 갖는 디아민-말단(diamine-terminated) 폴리에틸렌 산화물인 박막이 준비되었다. 구리는 10 퍼센트 중량의 구리 미세 입자를 함유하는 구리 미세 입자 분산을 형성하도록 상기 박막 상에 진공-증착되었다. 상기 구리 미세 입자 분산은 0.5 퍼센트 중량이 구리 미세 입자의 농도로 에탄올 내에서 용해되었다. 이후 상기 용액은 2000rpm의 회전 속도로 스핀 코팅에 의해 상기 실험예 1과 동일한 세라믹 기판에 코팅되었다. 실험예 1과 동일한 순서가 상기 세라믹 회로 기판에 구리 박막의 미세 라인을 형성하도록 반복되었다.
실험예 1과 동일한 테이프 박리 테스트를 이용하여, 상기 구리 박막 및 기판 사이에 양호하게 접착되었음이 확인되었다.
비교예 1
비교예 1은 종래의 전기도금에 사용된 것이다. 보다 구체적으로, 96% 알루미늄으로 제조되는 세라믹 기판은 30초 동안 알칼리 용액 내에 담겨져서 그 표면이 거칠어졌다. 이후 상기 세라믹 기판은 자신의 표면이 매끈해지도록 SnCl2의 농축 염화수소산 용액에 담겨지고, 이후 촉매 핵을 형성하도록 PdCl2의 농축 염화수소산 용액에 담겨진다.
Okuno Chemical Industries Co., Ltd.사로부터 구입하고 제품명이 Nicoron U인 전기도금 용액이 65℃의 온도로 용기 내에 배치되었다. 기판은 이 용기 내에 담겨지고 완전한 기판을 제공하도록 5㎛ 두께를 갖는 구리 박막을 상기 회로 기판에 증착시켰다.
이 예에서, 구리 박막 및 기판 사이에 양호하게 접착되었다. 하지만, 구리 미세 입자가 도금 촉매 핵으로 사용되지 않았기 때문에, 도금 촉매 핵은 식각에 의해 제거될 수 없었다. 따라서, 회로 패턴 영역 내에 단지 구리 박막만을 형성하는 것이 불가능했다.
전술한 특정 실시예의 개시는 발명자에 의해 이해되는 광범위한 개념을 예시하기 위한 것이다.
본 발명에 따른 회로 기판에 도전 패턴을 형성하는 방법은 회로 패턴 영역 내에 단지 구리 박막만을 형성하며 양호한 접착력을 제공할 수 있다.

Claims (29)

  1. 제1 영역―여기서 제1 영역은 원하는 도전 회로 패턴(conductive circuit pattern)이 형성됨―, 및 제2 영역을 구비하는 회로 기판에 도전 회로 패턴을 형성하는 방법에 있어서,
    a) 도전 입자를 포함하는 용액을 구비하는 도료(coating)를 상기 회로 기판에 도포하는 단계;
    b) 상기 도료를 건조시키는 단계;
    c) 상기 도전 입자를 상기 회로 기판에 접착시키도록 상기 도료를 가열하는 단계;
    d) 상기 제2 영역 내의 도전 입자를 제거하는 단계;
    e) 상기 제2 영역을 차폐시키는 단계; 및
    f) 상기 차폐된 제2 영역에서, 상기 제1 영역 상에 도전 박막(conductive film)을 형성하는 단계
    를 포함하는 회로 기판에 도전 회로 패턴을 형성하는 방법.
  2. 제1항에 있어서,
    상기 회로 기판이 세라믹 재료를 포함하는 회로 기판에 도전 회로 패턴을 형성하는 방법.
  3. 제2항에 있어서,
    상기 도료가 구리 및 구리산화물 중 적어도 하나를 구비하는 미세 입자를 갖는 미세 입자 분산 용액(fine particle dispersed solution)을 포함하는 회로 기판에 도전 회로 패턴을 형성하는 방법.
  4. 제3항에 있어서,
    상기 미세 입자의 직경이 1∼500㎚인 회로 기판에 도전 회로 패턴을 형성하는 방법.
  5. 제4항에 있어서,
    상기 도료를 가열하는 단계 c)가 도금 촉매 핵(plating catalytic nuclei)으로 구리 미세 입자를 상기 회로 기판에 접착시키도록 불활성 기체(inert gas) 분위기에서 상기 도료를 연소시키는 단계를 포함하는 회로 기판에 도전 회로 패턴을 형성하는 방법.
  6. 제5항에 있어서,
    상기 도전 입자를 제거하는 단계 d)가 식각에 의해 상기 도금 촉매 핵을 제거하는 단계를 포함하는 회로 기판에 도전 회로 패턴을 형성하는 방법.
  7. 제6항에 있어서,
    상기 제2 영역을 차폐시키는 단계 e)가 레지스트 박막(resist film)을 도포하는 단계를 포함하는 회로 기판에 도전 회로 패턴을 형성하는 방법.
  8. 제7항에 있어서,
    상기 도전 박막을 형성하는 단계 f)가 무전해 구리 도금에 의해 구리 박막을 형성하는 단계를 포함하는 회로 기판에 도전 회로 패턴을 형성하는 방법.
  9. 제8항에 있어서,
    상기 구리 박막을 형성한 후 상기 레지스트 박막을 제거하는 단계를 추가로 포함하는 회로 기판에 도전 회로 패턴을 형성하는 방법.
  10. 제3항에 있어서,
    상기 미세 입자 분산 용액이 용매(solvent) 내에서 분산되는 미세 입자를 포함하는 회로 기판에 도전 회로 패턴을 형성하는 방법.
  11. 제3항에 있어서,
    상기 미세 입자가 중합체(polymer) 내에서 분산되는 회로 기판에 도전 회로 패턴을 형성하는 방법.
  12. 제3항에 있어서.
    상기 미세 입자가 저중합체 매트릭스(oligomer matrix) 내에서 분산되는 회로 기판에 도전 회로 패턴을 형성하는 방법.
  13. 제1항에 있어서,
    상기 도료가 10 내지 1,000㎚의 두께로 상기 회로 기판의 표면에 도포되는 회로 기판에 도전 회로 패턴을 형성하는 방법.
  14. 제1항에 있어서,
    상기 회로 기판이 a) 소결(sintered) 알루미늄 산화물, b) 소결 알루미늄 질화물, 및 c) 소결 바륨 티탄산염(titanate) 중 적어도 하나를 포함하는 회로 기판에 도전 회로 패턴을 형성하는 방법.
  15. 제10항에 있어서,
    상기 용매가 a) α- 터피네올(terpineol), b) 메탄올, c) 에탄올, d) 물, e) 카비톨(carbitol), 및 f) 메타크레졸(methacresol) 중 적어도 하나를 포함하는 회로 기판에 도전 회로 패턴을 형성하는 방법.
  16. 제10항에 있어서,
    상기 미세 입자가 0.001∼10 퍼센트 중량(wt.%)의 크기로 상기 용매 내에서 분산되는 회로 기판에 도전 회로 패턴을 형성하는 방법.
  17. 제1항에 있어서,
    상기 도료를 건조시키는 단계 b)가 80℃ 내지 500℃ 사이의 온도로 상기 도료를 가열하는 단계를 포함하는 회로 기판에 도전 회로 패턴을 형성하는 방법.
  18. 제5항에 있어서,
    상기 도료를 가열하는 단계 c)가 1 내지 60분 동안 500∼1100℃의 온도에서 상기 도료를 연소시키는 단계를 포함하는 회로 기판에 도전 회로 패턴을 형성하는 방법.
  19. 제7항에 있어서,
    상기 레지스트 박막이 a) 건조 박막 및 b) 레지스트 잉크 중 적어도 하나를 포함하는 회로 기판에 도전 회로 패턴을 형성하는 방법.
  20. 제7항에 있어서,
    상기 제1 영역에 대응하는 투명 부분을 갖는 네거티브 박막을 도포하는 단계; 및
    상기 레지스트 박막을 경화(curing)시키는 단계
    를 추가로 포함하는 회로 기판에 도전 회로 패턴을 형성하는 방법.
  21. 제20항에 있어서,
    상기 네거티브 박막을 제거하는 단계; 및
    현상(developing)에 의해 상기 제2 영역 내의 레지스트 박막을 제거하는 단계
    를 추가로 포함하는 회로 기판에 도전 회로 패턴을 형성하는 방법.
  22. 제21항에 있어서,
    상기 제1 영역 내의 상기 레지스트 박막을 제거하는 단계를 추가로 포함하는 회로 기판에 도전 회로 패턴을 형성하는 방법.
  23. 제20항에 있어서,
    상기 제1 영역 상의 레지스트 박막이 용매를 사용하여 제거되는 회로 기판에 도전 회로 패턴을 형성하는 방법.
  24. 제10항에 있어서,
    상기 미세 입자가 0.01 내지 80 퍼센트 중량의 크기로 상기 용매 내에 존재하는 구리를 포함하는 회로 기판에 도전 회로 패턴을 형성하는 방법.
  25. 제1항에 있어서,
    상기 도료는 용매 내에 중합체 및 저중합체 중 적어도 하나를 포함하고, 상 기 회로 기판에 박막으로 도포되며,
    상기 미세 입자는 상기 박막에 도포되는 구리 및 구리산화물 중 적어도 하나를 포함하는
    회로 기판에 도전 회로 패턴을 형성하는 방법.
  26. 제25항에 있어서,
    상기 미세 입자를 분산시키도록 용매를 사용하여 미세 입자와 상기 박막을 혼합하는 단계를 추가로 포함하는 회로 기판에 도전 회로 패턴을 형성하는 방법.
  27. 제1 영역―여기서 제1 영역은 원하는 도전 회로 패턴(conductive circuit pattern)이 형성됨―, 및 제2 영역을 구비하는 회로 기판에 도전 회로 패턴을 형성하는 방법에 있어서,
    a) 직경이 1∼500㎚인 도전 입자를 구비하는 용액을 포함하는 도료를 상기 회로 기판의 거칠지 않은 표면에 도포하는 단계;
    b) 상기 도전 입자를 상기 회로 기판에 접착시키도록 상기 도료를 가열하는 단계; 및
    c) 상기 제2 영역 내의 상기 도전 입자를 제거하는 단계
    를 포함하는 회로 기판에 도전 회로 패턴을 형성하는 방법.
  28. 제27항에 있어서,
    상기 도전 입자가 구리 및 구리산화물 중 적어도 하나를 포함하는 회로 기판에 도전 회로 패턴을 형성하는 방법.
  29. 제28항에 있어서,
    상기 제2 영역을 차폐시키는 단계; 및
    상기 차폐된 제2 영역에서, 상기 제1 영역 상에 도전 박막을 형성하는 단계
    를 추가로 포함하는 회로 기판에 도전 회로 패턴을 형성하는 방법.
KR1020000046514A 1999-08-11 2000-08-11 회로 기판에 도전 패턴을 형성하는 방법 KR100614139B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-227170 1999-08-11
JP22717099 1999-08-11

Publications (2)

Publication Number Publication Date
KR20010021272A KR20010021272A (ko) 2001-03-15
KR100614139B1 true KR100614139B1 (ko) 2006-08-25

Family

ID=16856593

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000046514A KR100614139B1 (ko) 1999-08-11 2000-08-11 회로 기판에 도전 패턴을 형성하는 방법

Country Status (3)

Country Link
US (1) US6703186B1 (ko)
KR (1) KR100614139B1 (ko)
DE (1) DE10041506A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014175598A1 (ko) * 2013-04-26 2014-10-30 주식회사 엘지화학 도전성 패턴 형성용 조성물, 이를 사용한 도전성 패턴 형성 방법과, 도전성 패턴을 갖는 수지 구조체
WO2014175599A1 (ko) * 2013-04-26 2014-10-30 주식회사 엘지화학 도전성 패턴 형성용 조성물, 이를 사용한 도전성 패턴 형성 방법과, 도전성 패턴을 갖는 수지 구조체
WO2015046840A1 (ko) * 2013-09-27 2015-04-02 주식회사 엘지화학 도전성 패턴 형성용 조성물, 이를 사용한 도전성 패턴 형성 방법과, 도전성 패턴을 갖는 수지 구조체

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1195416A3 (de) * 2000-10-05 2005-12-28 Degussa AG Polymerisierbare siliciumorganische Nanokapseln
WO2003051562A1 (fr) * 2001-12-18 2003-06-26 Asahi Kasei Kabushiki Kaisha Dispersion d'oxyde metallique
US20070231590A1 (en) * 2006-03-31 2007-10-04 Stellar Industries Corp. Method of Bonding Metals to Ceramics
KR100919563B1 (ko) * 2007-03-30 2009-10-01 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR101526568B1 (ko) * 2008-06-24 2015-06-05 엘지이노텍 주식회사 세라믹 기판과 금속막의 접합방법, 발광 다이오드 패키지및 그 제조방법
US10362684B1 (en) * 2018-10-11 2019-07-23 National Chung-Shan Institute Of Science And Technology Method for improving adhesion between ceramic carrier and thick film circuit

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3772056A (en) * 1971-07-29 1973-11-13 Kollmorgen Photocircuits Sensitized substrates for chemical metallization
US3900320A (en) * 1971-09-30 1975-08-19 Bell & Howell Co Activation method for electroless plating
US4216246A (en) * 1977-05-14 1980-08-05 Hitachi Chemical Company, Ltd. Method of improving adhesion between insulating substrates and metal deposits electrolessly plated thereon, and method of making additive printed circuit boards
US4388351A (en) * 1979-08-20 1983-06-14 Western Electric Company, Inc. Methods of forming a patterned metal film on a support
JPS6142993A (ja) * 1984-08-07 1986-03-01 三菱電機株式会社 樹脂への導体層形成方法
JPH0694592B2 (ja) * 1986-04-22 1994-11-24 日産化学工業株式会社 無電解メッキ法
US4788167A (en) * 1986-11-20 1988-11-29 Minnesota Mining And Manufacturing Company Aluminum nitride/aluminum oxynitride/group IVB metal nitride abrasive particles derived from a sol-gel process
CN87100440B (zh) 1987-01-27 1988-05-11 中国人民解放军装甲兵工程学院 在不导电材料上刷镀铜的方法
GB8909731D0 (en) 1989-04-27 1990-04-25 Ici Plc Compositions
JP2633387B2 (ja) * 1990-11-20 1997-07-23 松下電器産業株式会社 誘電体共振器の製造方法
JP3360850B2 (ja) * 1992-09-21 2003-01-07 株式会社日立製作所 銅系酸化触媒とその用途
US5419946A (en) * 1993-09-30 1995-05-30 Hitachi Chemical Co., Ltd. Adhesive for printed wiring board and production thereof
JP3022226B2 (ja) 1994-12-08 2000-03-15 大伸化学株式会社 無電解めっき法における触媒化方法
JP4503792B2 (ja) * 1999-08-11 2010-07-14 三ツ星ベルト株式会社 セラミックス回路基板の製造方法
JP2001226178A (ja) * 2000-02-16 2001-08-21 Mitsuboshi Belting Ltd セラミックス回路基板の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014175598A1 (ko) * 2013-04-26 2014-10-30 주식회사 엘지화학 도전성 패턴 형성용 조성물, 이를 사용한 도전성 패턴 형성 방법과, 도전성 패턴을 갖는 수지 구조체
WO2014175599A1 (ko) * 2013-04-26 2014-10-30 주식회사 엘지화학 도전성 패턴 형성용 조성물, 이를 사용한 도전성 패턴 형성 방법과, 도전성 패턴을 갖는 수지 구조체
CN105190781A (zh) * 2013-04-26 2015-12-23 Lg化学株式会社 用于形成导电图案的组合物、使用该组合物形成导电图案的方法和具有导电图案的树脂结构
US9967974B2 (en) 2013-04-26 2018-05-08 Lg Chem, Ltd. Composition and method for forming conductive pattern, and resin structure having conductive pattern thereon
US10349527B2 (en) 2013-04-26 2019-07-09 Lg Chem, Ltd. Composition and method for forming conductive pattern, and resin structure having conductive pattern thereon
WO2015046840A1 (ko) * 2013-09-27 2015-04-02 주식회사 엘지화학 도전성 패턴 형성용 조성물, 이를 사용한 도전성 패턴 형성 방법과, 도전성 패턴을 갖는 수지 구조체
US9668342B2 (en) 2013-09-27 2017-05-30 Lg Chem, Ltd. Composition and method for forming conductive pattern, and resin structure having conductive pattern thereon

Also Published As

Publication number Publication date
DE10041506A1 (de) 2001-05-10
US6703186B1 (en) 2004-03-09
KR20010021272A (ko) 2001-03-15

Similar Documents

Publication Publication Date Title
US4404237A (en) Fabrication of electrical conductor by replacement of metallic powder in polymer with more noble metal
US4487811A (en) Electrical conductor
JP3469686B2 (ja) プリント回路基板上にはんだを付着させる方法およびプリント回路基板
KR900003152B1 (ko) 기판상의 전기회로 형성방법
GB2090475A (en) Electrical conductor interconnect providing solderable connections to hard-to-contact substrates
US4522888A (en) Electrical conductors arranged in multiple layers
KR100614139B1 (ko) 회로 기판에 도전 패턴을 형성하는 방법
US5787578A (en) Method of selectively depositing a metallic layer on a ceramic substrate
GB2037488A (en) Thermoplastics printed circuit board material
US4416914A (en) Electrical conductors arranged in multiple layers and preparation thereof
US5545429A (en) Fabrication of double side fully metallized plated thru-holes, in polymer structures, without seeding or photoprocess
US4963389A (en) Method for producing hybrid integrated circuit substrate
JP2002068782A (ja) ガラス基板表面のパターンメッキ方法及びこれを用いてパターンメッキを施したガラス基板
JP2000073170A (ja) 金属化されたサブストレ―ト材料の製造方法
JP3610050B2 (ja) セラミックス基板のメタライズ方法、セラミックス回路基板の製造方法及びセラミックス回路基板
US4360968A (en) Method for reducing solder sticking on a printed wiring board
WO2005004558A2 (en) Method for the manufacture of printed circuit boards with embedded resistors
JP2000264761A (ja) セラミックス基材メッキ用表面処理剤および該処理剤を用いたメッキ方法
JPH0669632A (ja) プリント配線板の製造方法
JPH08167768A (ja) 回路パターンの形成方法及びそのペースト
JP4503792B2 (ja) セラミックス回路基板の製造方法
JPH08162737A (ja) 回路パターンの形成方法及びそのペースト
JP2002141639A (ja) セラミックス基板のメタライズ方法、セラミックス回路基板の製造方法及びセラミックス回路基板
JPH06224538A (ja) セラミックス回路基板の製造方法
JP3390791B2 (ja) 多層プリント配線板とその製造方法および多層プリント配線板の製造に用いる転写用原版とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090805

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee