KR101526568B1 - 세라믹 기판과 금속막의 접합방법, 발광 다이오드 패키지및 그 제조방법 - Google Patents

세라믹 기판과 금속막의 접합방법, 발광 다이오드 패키지및 그 제조방법 Download PDF

Info

Publication number
KR101526568B1
KR101526568B1 KR1020080059509A KR20080059509A KR101526568B1 KR 101526568 B1 KR101526568 B1 KR 101526568B1 KR 1020080059509 A KR1020080059509 A KR 1020080059509A KR 20080059509 A KR20080059509 A KR 20080059509A KR 101526568 B1 KR101526568 B1 KR 101526568B1
Authority
KR
South Korea
Prior art keywords
ceramic substrate
metal film
layer
forming
light emitting
Prior art date
Application number
KR1020080059509A
Other languages
English (en)
Other versions
KR20100003319A (ko
Inventor
황덕기
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020080059509A priority Critical patent/KR101526568B1/ko
Publication of KR20100003319A publication Critical patent/KR20100003319A/ko
Application granted granted Critical
Publication of KR101526568B1 publication Critical patent/KR101526568B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item

Landscapes

  • Led Device Packages (AREA)

Abstract

실시예는 세라믹 기판과 금속막의 접합방법, 발광 다이오드 패키지 및 그 제조방법에 관한 것이다.
실시예에 따른 세라믹 기판과 금속막의 접합방법은 제1 세라믹 기판을 준비하는 단계; 상기 제1 세라믹 기판 상에 Cu2O 분말을 포함하는 제1 페이스트 층을 형성하는 단계; 상기 제1 페이스트 층 상에 금속막을 형성하는 단계; 및 상기 제1 세라믹 기판, 제1 페이스트 층 및 금속막을 열처리하여 상기 제1 세라믹 기판과 금속막을 접합하는 단계가 포함된다.
세라믹 기판

Description

세라믹 기판과 금속막의 접합방법, 발광 다이오드 패키지 및 그 제조방법{BONDING METHOD OF CERAMICS SUBSTRATE AND METAL FIOL, LIGHT EMITTING DIODE AND METHOD FOR FABRICATING THE SAME}
실시예는 세라믹 기판과 금속막의 접합방법, 발광 다이오드 패키지 및 그 제조방법에 관한 것이다.
종래의 발광 다이오드 패키지를 제조하기 위해 LTCC 기판이 사용된 바 있다.
상기 LTCC 기판은 유리-세라믹 재질의 그린 시트를 열처리하여 제조되는데, 열처리 과정에서 수평 방향 및 수직 방향으로 수축되기 때문에 치수 정확도가 부정확한 문제가 있다.
또한, 상기 LTCC 기판은 유리질의 바인더가 사용되기 때문에, 열 전도율이 낮고 내열 특성이 저하되는 문제가 있다.
실시예는 세라믹 기판을 사용한 발광 다이오드 패키지 및 그 제조방법을 제공한다.
실시예는 세라믹 기판과 금속막을 접합할 수 있는 접합방법을 제공한다.
실시예에 따른 세라믹 기판과 금속막의 접합방법은 제1 세라믹 기판을 준비하는 단계; 상기 제1 세라믹 기판 상에 Cu2O층 및 금속막을 형성하는 단계; 및 상기 제1 세라믹 기판, Cu2O층 및 금속막을 열처리하여 상기 제1 세라믹 기판과 금속막을 접합하는 단계가 포함된다.
실시예에 따른 발광 다이오드 패키지는 제1 세라믹 기판; 상기 제1 세라믹 기판 상에 형성된 제1 접합층; 상기 제1 접합층 상에 형성된 금속막; 상기 금속막 상에 형성된 제2 접합층; 상기 제2 접합층 상에 형성된 캐비티를 가진 제2 세라믹 기판; 상기 금속막 상에 형성된 발광 다이오드; 및 상기 발광 다이오드와 상기 금속막을 전기적으로 연결하는 와이어가 포함된다.
실시예에 따른 발광 다이오드 패키지 제조방법은 제1 세라믹 기판을 준비하는 단계; 상기 제1 세라믹 기판 상에 제1 페이스트 층을 형성하는 단계; 상기 제1 페이스트 층 상에 금속막을 형성하는 단계; 상기 제1 세라믹 기판, 제1 페이스트 층 및 금속막을 열처리하여 상기 제1 페이스트 층이 제1 접합층으로 변화되도록 하 여 상기 제1 세라믹 기판과 금속막이 접합되도록 하는 단계; 상기 금속막 상에 제2 페이스트 층 및 캐비티를 가진 제2 세라믹 기판을 형성하는 단계; 상기 제1 세라믹 기판, 제1 접합층, 금속막, 제2 페이스트 층 및 제2 세라믹 기판을 열처리하여 상기 제2 페이스트 층이 제2 접합층으로 변화되도록 하여 상기 금속막과 제2 세라믹 기판이 접합되도록 하는 단계; 상기 금속막 상에 발광 다이오드를 형성하는 단계; 및 상기 발광 다이오드와 금속막을 전기적으로 연결하는 단계가 포함된다.
실시예는 강한 접합 강도로 세라믹 기판과 금속막을 접합할 수 있는 세라믹 기판과 금속막의 접합방법을 제공할 수 있다.
실시예는 치수 정확도가 향상되고, 방열 특성 및 내열 특성이 향상된 발광 다이오드 패키지 및 그 제조방법을 제공할 수 있다.
본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 실시예에 따른 세라믹 기판과 금속막의 접합방법, 발광 다이오드 패키지 및 그 제조방법에 대해 상세히 설명하도록 한다.
도 1 내지 도 6은 실시예에 따른 세라믹 기판과 금속막의 접합방법을 설명하는 도면이다.
먼저, 도 1을 참조하면, 제1 세라믹 기판(10)이 준비되고, 상기 제1 세라믹 기판(10) 상에 소정의 필러 분말을 포함하는 페이스트(20)를 스크린 인쇄법으로 인쇄하여 제1 페이스트 층(30)을 형성한다.
상기 제1 세라믹 기판(10)은 LTCC 기판에 비해 방열 특성 및 내열 특성이 우수한 장점이 있고, 열처리된 상태에서 제공되기 때문에 열처리로 인한 수축이 발생되지 않아 치수 정확도가 높다.
상기 제1 세라믹 기판(10)으로써, 알루미나(Al2O3) 기판이 사용되며, AlN 기판, Si3N4 기판, SiC 기판이 사용될 수도 있다.
상기 페이스트(20)는 필러 분말로써, Cu2O 분말을 포함한다. 상기 Cu2O 분말은 통상적인 분말 제조공정에 의해 제조되며, 0.1~10.0㎛의 입도를 갖는다. 실시예에서 상기 Cu2O 분말은 0.1~3.0㎛의 입도를 갖도록 제조된다.
상기 페이스트(20)는 유기 바인더 수지를 포함하는데, 유기 바인더 수지로써, 에폭시 수지, 폴리에스터 수지, 알키드 수지 중 적어도 어느 하나가 사용될 수 있다. 예를 들어, 상기 에폭시 수지가 사용된 경우, 경화제로써 디시안디아마이 드(DicyanDiamide), 이미다졸(Imidasol), 폴리아민(Polyamine), 아민(Amine) 중 적어도 어느 하나가 사용될 수 있다. 예를 들어, 상기 폴리에스터 수지 또는 알키드 수지가 사용된 경우, 용제로써 타피놀, 벤젠, 톨루엔, 크실렌, 에틸셀로솔브, 부틸셀로솔브, 초산셀로솔브, 부틸초산셀로솔브, 부틸카비톨, 부틸초산카비톨 중 적어도 어느 하나가 사용될 수 있다.
상기 페이스트(20)에서 상기 Cu2O 분말의 함량은 상기 유기 바인더 수지 및 경화제 또는 용제를 포함하는 전체 페이스트의 중량에 대해 15~80 중량%의 비율로 포함된다. 상기 Cu2O 분말의 함량이 15% 미만인 경우 여러 번 인쇄를 해야하는 문제가 있고, 80% 이상이면 페이스트의 도포 두께 제어가 어려운 문제가 있다.
상기와 같이, Cu2O 분말을 포함하는 페이스트(20)를 스퀴즈를 통한 스크린 인쇄법으로 상기 제1 세라믹 기판(10)에 인쇄하여 제1 페이스트 층(30)을 형성한다. 상기 제1 페이스트 층(30)의 양은 건조 후의 무게가 0.3~6×10-5g/㎟이 되도록 한다. 상기 제1 페이스트 층(30)의 건조 공정은 60~80℃의 온도에서 8~12분 동안 진행된다.
상기 제1 페이스트 층(30)의 건조 후 무게가 0.3×10-5g/㎟ 보다 작은 경우에 접합 강도가 떨어지고, 6×10-5g/㎟ 보다 큰 경우에 과도한 공융 반응으로 인하여 핀 홀(Pin Hole)이 생길 가능성이 높아진다.
다음, 도 2에 도시된 바와 같이, 상기 제1 페이스트 층(30) 상에 금속막(50) 을 형성한다. 예를 들어, 상기 금속막(30)은 구리막(Cu Film)이 사용될 수 있다.
그리고, 상기 제1 세라믹 기판(10), 제1 페이스트 층(30), 금속막(30)이 순차적으로 형성된 결과물에 대해 열처리 공정을 진행한다.
도 3에 도시된 바와 같이, 열처리 공정은 N2, Ar, He 중 적어도 어느 하나를 포함하는 가스를 사용하는 불활성 분위기 및 1050~1083℃의 온도에서 1~60분 동안 진행된다.
이때, 상기 제1 페이스트(30)의 Cu2O와, 상기 제1 세라믹 기판(10)의 알루미나, 상기 금속막(30)의 구리(Cu)가 화학 반응을 일으켜 제1 접합층(31)이 형성된다. 상기 제1 접합층(31)은 Cu와 O의 공융 온도인 1079℃ 정도에서 Al, Cu 및 O가 결합하여 CuAl2O4의 spinel상 및 CuAlO2의 pyrochlore 상 중 적어도 어느 하나가 생성됨으로써 형성된다.
상기 금속막(30)과 제1 세라믹 기판(10)의 열팽창 계수 차이에 의한 응력은 상기 금속막(30)의 연성에 의해 흡수되면서 계면 분리가 되지 않는다. 접합 완료 후 상기 금속막(30)과 제1 세라믹 기판(10)의 접합 강도는 6N/mm 이상의 매우 강한 결합을 형성한다.
도 4를 참조하면, 제2 세라믹 기판(90)을 준비하고, 상기 제2 세라믹 기판(90)에 제2 페이스트 층(70)을 형성한다. 상기 제2 세라믹 기판(90)과 제2 페이스트 층(70)의 조성 및 형성 방법 등은 도 1과 도 2에서 상술한 바와 같이 상기 제1 세라믹 기판(10)과 제1 페이스트 층(70)과 동일하다.
도 5를 참조하면, 상기 제1 세라믹 기판(10), 제1 접합층(31) 및 금속막(30)이 형성된 구조물 상에 도 4에 도시된 제2 세라믹 기판(90) 및 제2 페이스트 층(70)이 형성된 구조물을 배치하고 도 3에서 설명한 바와 같은 열처리 공정을 수행한다.
따라서, 제1 세라믹 기판(10), 제1 접합층(31), 금속막(30), 제2 접합층(71) 및 제2 세라믹 기판(90)이 적층된 구조물이 형성된다.
실시예에 따른 세라믹 기판과 금속막의 접합방법은 페이스트에 포함된 Cu2O와, 세라믹 기판의 알루미나, 금속막의 구리(Cu)가 화학 반응을 일으키도록 하여 CuAl2O4의 spinel 상 및 CuAlO2의 pyrochlore 상 중 적어도 어느 하나가 생성되도록 하여 세라믹 기판과 금속막의 강한 접합 강도를 제공할 수 있다.
도 6 내지 도 9는 실시예에 따른 발광 다이오드 패키지 및 그 제조방법을 설명하는 도면이다.
도 6 내지 도 9에 도시된 발광 다이오드 패키지 제조방법은 도 1 내지 도 5에서 설명한 세라믹 기판과 금속막의 접합 방법을 기초로 하여 진행되며, 도 1 내지 도 5에서 설명된 내용과 중복되는 내용은 생략하도록 한다.
도 6을 참조하면, 제1 세라믹 기판(10)이 준비된다. 상기 제1 세라믹 기판(10)에는 방열 특성을 향상시키기 위해 열 전도 비아(11)가 형성될 수도 있다. 상기 열 전도 비아(11)는 레이저 드릴링 방법을 통해 상기 제1 세라믹 기판(10)에 비아를 형성하고, Cu가 포함된 페이스트를 상기 비아에 매립함으로써 형성될 수 있 다.
Cu가 포함된 페이스트는 Cu 분말을 포함한다. 상기 Cu 분말은 통상적인 분말 제조공정에 의해 제조되며, 0.1~10.0㎛의 입도를 갖는다. 실시예에서 상기 Cu 분말은 0.1~3.0㎛의 입도를 갖도록 제조된다. 상기 Cu가 포함된 페이스트는 유기 바인더 수지를 포함하는데, 유기 바인더 수지로써, 에폭시 수지, 폴리에스터 수지, 알키드 수지 중 적어도 어느 하나가 사용될 수 있다. 예를 들어, 상기 에폭시 수지가 사용된 경우, 경화제로써 디시안디아마이드(DicyanDiamide), 이미다졸(Imidasol), 폴리아민(Polyamine), 아민(Amine) 중 적어도 어느 하나가 사용될 수 있다. 예를 들어, 상기 폴리에스터 수지 또는 알키드 수지가 사용된 경우, 용제로써 타피놀, 벤젠, 톨루엔, 크실렌, 에틸셀로솔브, 부틸셀로솔브, 초산셀로솔브, 부틸초산셀로솔브, 부틸카비톨, 부틸초산카비톨 중 적어도 어느 하나가 사용될 수 있다.
도 7을 참조하면, 상기 제1 세라믹 기판(10) 상에 제1 접합층(31), 금속막(50), 제2 접합층(51) 및 제2 세라믹 기판(90)이 적층된다.
상기 제1 접합층(31) 및 금속막(50)은 리소그라피 공정을 통해 패터닝될 수 있다. 상기 제2 세라믹 기판(90)은 캐비티(Cavity)(100)가 형성된다. 상기 캐비티(100)는 이후 설명되는 바와 같이 발광 다이오드를 실장하기 위한 공간을 제공한다.
상기 제2 세라믹 기판(90)의 캐비티(100)는 그린 시트 상태에서 펀칭에 의해 형성되거나, 슬립 캐스팅(slip casting) 후 타발 공정으로 형성될 수도 있다.
도 8을 참조하면, 상기 제1 세라믹 기판(10), 금속막(50) 및 제2 세라믹 기 판(90)이 적층된 상태에서 전기 도금법을 통해 상기 금속막(50) 상에 반사막(51)을 형성한다.
상기 반사막(51)은 Ni 및 Ag의 적층 구조 또는 Ni, Pd, Ag의 적층 구조로 형성될 수도 있다.
도 9를 참조하면, 상기 금속막(50) 상에 발광 다이오드(110)를 실장한다. 그리고, 상기 발광 다이오드(110)와 상기 금속막(50)을 와이어(120)를 통해 전기적으로 연결한다. 실시예에서는 두 개의 와이어(120)가 사용된 것이 예시되어 있으나, 상기 발광 다이오드(110)의 구조에 따라 하나의 와이어(120)만 사용하고, 발광 다이오드(110)의 하측에 전극층을 형성할 수도 있다.
그리고, 상기 발광 다이오드(110)를 포함하는 캐비티에 몰딩 부재(130)를 형성하여 발광 다이오드 패키지를 제작한다.
실시예에 따른 발광 다이오드 패키지는 방열 특성 및 내열 특성이 우수한 세라믹 기판을 사용하여 열에 의한 영향이 최소화될 수 있다. 따라서, 열에 의한 발광 다이오드의 손상 또는 성능 저하를 방지할 수 있는 장점을 가진다.
또한, 실시예에 따른 발광 다이오드 패키지 제조방법은 세라믹 기판과 금속막이 강한 접합력으로 접합되도록 하여 신뢰성이 향상될 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1 내지 도 6은 실시예에 따른 세라믹 기판과 금속막의 접합방법을 설명하는 도면.
도 6 내지 도 9는 실시예에 따른 발광 다이오드 패키지 및 그 제조방법을 설명하는 도면.

Claims (16)

  1. 제1 세라믹 기판을 준비하는 단계;
    상기 제1 세라믹 기판 상에 Cu2O층 및 금속막을 형성하는 단계; 및
    상기 제1 세라믹 기판, Cu2O층 및 금속막을 열처리하여 상기 제1 세라믹 기판과 금속막을 접합하는 단계를 포함하고,
    상기 Cu2O층 및 금속막을 형성하는 단계는
    상기 제1 세라믹 기판 상에 Cu2O 분말을 포함하는 제1 페이스트 층을 형성하는 단계와, 상기 제1 페이스트 층 상에 상기 금속막을 형성하는 단계와,
    상기 금속막 상에 제2 페이스트 층을 형성하는 단계;
    상기 제2 페이스트 층 상에 제2 세라믹 기판을 형성하고, 열처리하여 상기 금속막과 상기 제2 세라믹 기판을 접합하는 단계;를 포함하는 세라믹 기판과 금속막의 접합방법.
  2. 삭제
  3. 제 1항에 있어서,
    상기 제1 세라믹 기판은 알루미나(Al2O3) 기판이고, 상기 금속막은 구리(Cu)막인 세라믹 기판과 금속막의 접합방법.
  4. 제 3항에 있어서,
    상기 제1 페이스트 층은 CuAl2O4의 spinel 상 및 CuAlO2의 pyrochlore 상 중 적어도 어느 하나의 접합층으로 변화되는 세라믹 기판과 금속막의 접합방법.
  5. 삭제
  6. 제1 세라믹 기판;
    상기 제1 세라믹 기판 상에 형성된 제1 접합층;
    상기 제1 접합층 상에 형성된 금속막;
    상기 금속막 상에 형성된 제2 접합층;
    상기 제2 접합층 상에 형성된 캐비티를 가진 제2 세라믹 기판;
    상기 금속막 상에 형성된 발광 다이오드; 및
    상기 발광 다이오드와 상기 금속막을 전기적으로 연결하는 와이어가 포함되는 발광 다이오드 패키지.
  7. 제 6항에 있어서,
    상기 제1 세라믹 기판 및 제2 세라믹 기판은 알루미나(Al2O3) 기판, AlN 기판, Si3N4 기판, SiC 기판 중 어느 하나인 발광 다이오드 패키지.
  8. 제 6항에 있어서,
    상기 제1 접합층 및 제2 접합층은 CuAl2O4의 spinel 상 및 CuAlO2의 pyrochlore 상 중 적어도 어느 하나인 발광 다이오드 패키지.
  9. 제 6항에 있어서,
    상기 제1 세라믹 기판에는 구리(Cu)가 포함된 열 전도 비아가 형성된 발광 다이오드 패키지.
  10. 제 6항에 있어서,
    상기 금속막과 발광 다이오드 사이에 반사막이 형성된 발광 다이오드 패키지.
  11. 제 10항에 있어서,
    상기 반사막은 Ni 및 Ag의 적층 구조 또는 Ni, Pd, Ag의 적층 구조로 형성되는 발광 다이오드 패키지.
  12. 제1 세라믹 기판을 준비하는 단계;
    상기 제1 세라믹 기판 상에 제1 페이스트 층을 형성하는 단계;
    상기 제1 페이스트 층 상에 금속막을 형성하는 단계;
    상기 제1 세라믹 기판, 제1 페이스트 층 및 금속막을 열처리하여 상기 제1 페이스트 층이 제1 접합층으로 변화되도록 하여 상기 제1 세라믹 기판과 금속막이 접합되도록 하는 단계;
    상기 금속막 상에 제2 페이스트 층 및 캐비티를 가진 제2 세라믹 기판을 형성하는 단계;
    상기 제1 세라믹 기판, 제1 접합층, 금속막, 제2 페이스트 층 및 제2 세라믹 기판을 열처리하여 상기 제2 페이스트 층이 제2 접합층으로 변화되도록 하여 상기 금속막과 제2 세라믹 기판이 접합되도록 하는 단계;
    상기 금속막 상에 발광 다이오드를 형성하는 단계; 및
    상기 발광 다이오드와 금속막을 전기적으로 연결하는 단계가 포함되는 발광 다이오드 패키지 제조방법.
  13. 제 12항에 있어서,
    상기 제1 세라믹 기판 및 제2 세라믹 기판은 알루미나(Al2O3) 기판이고, 상기 제1 페이스트층 및 제2 페이스트 층은 Cu2O 분말을 포함하고, 상기 금속막은 구리(Cu)막인 발광 다이오드 패키지 제조방법.
  14. 제 13항에 있어서,
    상기 제1 접합층 및 제2 접합층은 CuAl2O4의 spinel 상 및 CuAlO2의 pyrochlore 상 중 적어도 어느 하나인 발광 다이오드 패키지 제조방법.
  15. 제 12항에 있어서,
    상기 금속막 상에 발광 다이오드를 형성하기 전, 상기 금속막 상에 반사막을 형성하는 단계가 포함되는 발광 다이오드 패키지 제조방법.
  16. 제 12항에 있어서,
    상기 제1 세라믹 기판에 구리(Cu)가 포함된 열 전도 비아를 형성하는 단계가 포함되는 발광 다이오드 패키지 제조방법.
KR1020080059509A 2008-06-24 2008-06-24 세라믹 기판과 금속막의 접합방법, 발광 다이오드 패키지및 그 제조방법 KR101526568B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080059509A KR101526568B1 (ko) 2008-06-24 2008-06-24 세라믹 기판과 금속막의 접합방법, 발광 다이오드 패키지및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080059509A KR101526568B1 (ko) 2008-06-24 2008-06-24 세라믹 기판과 금속막의 접합방법, 발광 다이오드 패키지및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100003319A KR20100003319A (ko) 2010-01-08
KR101526568B1 true KR101526568B1 (ko) 2015-06-05

Family

ID=41813146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080059509A KR101526568B1 (ko) 2008-06-24 2008-06-24 세라믹 기판과 금속막의 접합방법, 발광 다이오드 패키지및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101526568B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101427636B1 (ko) * 2013-04-10 2014-08-07 주식회사 아모센스 엘이디 기판 및 이의 제조 방법과 엘이디 기판을 포함하는 엘이디 패키지
KR102563423B1 (ko) * 2016-10-05 2023-08-07 주식회사 아모센스 세라믹 기판 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010021272A (ko) * 1999-08-11 2001-03-15 오다 긴조 회로 기판에 도전 패턴을 형성하는 방법
JP2004241432A (ja) * 2003-02-03 2004-08-26 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法
JP2006066705A (ja) * 2004-08-27 2006-03-09 Ngk Spark Plug Co Ltd 光電変換モジュール、積層基板接合体
JP2007012822A (ja) * 2005-06-29 2007-01-18 Ngk Spark Plug Co Ltd 発光素子用セラミックパッケージ及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010021272A (ko) * 1999-08-11 2001-03-15 오다 긴조 회로 기판에 도전 패턴을 형성하는 방법
JP2004241432A (ja) * 2003-02-03 2004-08-26 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法
JP2006066705A (ja) * 2004-08-27 2006-03-09 Ngk Spark Plug Co Ltd 光電変換モジュール、積層基板接合体
JP2007012822A (ja) * 2005-06-29 2007-01-18 Ngk Spark Plug Co Ltd 発光素子用セラミックパッケージ及びその製造方法

Also Published As

Publication number Publication date
KR20100003319A (ko) 2010-01-08

Similar Documents

Publication Publication Date Title
JP7034177B2 (ja) 電子パワーモジュールを付加製造によって製作する方法並びに関連する基板及びモジュール
KR101393760B1 (ko) 세라믹스 기판과 금속 박막의 접합방법
US10759714B2 (en) Method for producing a metal-ceramic substrate
JPH10242333A (ja) 半導体装置及び半導体装置の製造方法
US9812418B2 (en) Electronic apparatus and method for fabricating the same
KR20180037865A (ko) 세라믹 기판 및 세라믹 기판 제조 방법
JP2007227728A (ja) Ｌｅｄ部品およびその製造方法
KR101526568B1 (ko) 세라믹 기판과 금속막의 접합방법, 발광 다이오드 패키지및 그 제조방법
JP2010192898A (ja) 少なくとも１つのコンポーネントを受け止めるための基板と、基板製造方法
JP2003133673A (ja) セラミック回路基板
JPH1074858A (ja) 配線基板及びその製造方法
JPH1117348A (ja) 配線基板およびその製造方法
JP3152852B2 (ja) 配線基板及びその製造方法
JP3292644B2 (ja) 配線基板及びその製造方法
JP4669965B2 (ja) アルミニウム−セラミックス接合基板およびその製造方法
TW201405880A (zh) 光學半導體裝置用基板及其製造方法及光學半導體裝置
JP3145621B2 (ja) 配線基板及びその製造方法
JP3292645B2 (ja) 配線基板及びその製造方法
JP3292620B2 (ja) 配線基板及びその製造方法
JP3292623B2 (ja) 配線基板及びその製造方法
JP3292646B2 (ja) 配線基板及びその製造方法
JP3659298B2 (ja) 半導体素子収納用パッケージ
JP3297574B2 (ja) 配線基板及びその製造方法
JP2002016176A (ja) 配線基板およびその接続構造
JP3502759B2 (ja) 半導体素子の実装構造、並びに配線基板の実装構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180509

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190514

Year of fee payment: 5