JP2653099B2 - アクティブマトリクスパネル,投写型表示装置及びビューファインダー - Google Patents
アクティブマトリクスパネル,投写型表示装置及びビューファインダーInfo
- Publication number
- JP2653099B2 JP2653099B2 JP11991988A JP11991988A JP2653099B2 JP 2653099 B2 JP2653099 B2 JP 2653099B2 JP 11991988 A JP11991988 A JP 11991988A JP 11991988 A JP11991988 A JP 11991988A JP 2653099 B2 JP2653099 B2 JP 2653099B2
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- driver circuit
- tft
- gate
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011159 matrix material Substances 0.000 title claims description 95
- 239000010409 thin film Substances 0.000 claims description 53
- 239000000758 substrate Substances 0.000 claims description 44
- 230000000295 complement effect Effects 0.000 claims description 28
- 239000004973 liquid crystal related substance Substances 0.000 claims description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 230000003068 static effect Effects 0.000 claims description 12
- 230000005540 biological transmission Effects 0.000 claims description 3
- 239000010408 film Substances 0.000 description 34
- 239000010410 layer Substances 0.000 description 31
- 239000012535 impurity Substances 0.000 description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 28
- 229910052710 silicon Inorganic materials 0.000 description 28
- 239000010703 silicon Substances 0.000 description 28
- 238000004519 manufacturing process Methods 0.000 description 21
- 238000012360 testing method Methods 0.000 description 20
- 239000000370 acceptor Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 16
- 238000000034 method Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 12
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 11
- 239000011295 pitch Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 210000004027 cell Anatomy 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 4
- 210000002858 crystal cell Anatomy 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000003949 trap density measurement Methods 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000037230 mobility Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 206010011732 Cyst Diseases 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- LKTZODAHLMBGLG-UHFFFAOYSA-N alumanylidynesilicon;$l^{2}-alumanylidenesilylidenealuminum Chemical compound [Si]#[Al].[Si]#[Al].[Al]=[Si]=[Al] LKTZODAHLMBGLG-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
- G09G3/002—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to project the image of a two-dimensional display, such as an array of light emitting or modulating elements or a CRT
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
- G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4825—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body for devices consisting of semiconductor layers on insulating or semi-insulating substrates, e.g. silicon on sapphire devices, i.e. SOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/923—Active solid-state devices, e.g. transistors, solid-state diodes with means to optimize electrical conductor current carrying capacity, e.g. particular conductor aspect ratio
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S345/00—Computer graphics processing and selective visual display systems
- Y10S345/904—Display with fail/safe testing feature
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Shift Register Type Memory (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、薄膜トランジスタを用いて形成されたアク
ティブマトリクスパネルに関する。
ティブマトリクスパネルに関する。
従来のアクティブマトリクス液晶パネルは、文献「エ
スアイディー83ダイジェスト156頁〜157頁、B/Wアンド
カラーLCビデオディスプレイズアドレストバイポリシリ
コンティーエフティーズ」(モロズミ他)に示される様
に薄膜トランジスタを用いた画素マトリクスが透明基板
上に形成されたものであり、ゲート線ドライバー回路及
びソース線ドライバー回路は単結晶シリコンによるMOS
集積回路で形成され第19図に示す様に前記アクティブマ
トリクスパネルに外付けされていた。第19図において、
1はアクティブマトリクスパネルであり、該アクティブ
マトリクスパネル1は画素マトリクス2を備えている。
3はフレキシブル基板であり、単結晶シリコンによるド
ライバー集積回路4が搭載されている。アクティブマト
リクスパネル1とフレキシブル基板3とはパッド5にお
いて接続されている。実装基板6は、ドライバー集積回
路4と外部回路とを電気的に接続するのみならずフレキ
シブル基板3及びアクティブマトリクスパネル1を機械
的に保持している。
スアイディー83ダイジェスト156頁〜157頁、B/Wアンド
カラーLCビデオディスプレイズアドレストバイポリシリ
コンティーエフティーズ」(モロズミ他)に示される様
に薄膜トランジスタを用いた画素マトリクスが透明基板
上に形成されたものであり、ゲート線ドライバー回路及
びソース線ドライバー回路は単結晶シリコンによるMOS
集積回路で形成され第19図に示す様に前記アクティブマ
トリクスパネルに外付けされていた。第19図において、
1はアクティブマトリクスパネルであり、該アクティブ
マトリクスパネル1は画素マトリクス2を備えている。
3はフレキシブル基板であり、単結晶シリコンによるド
ライバー集積回路4が搭載されている。アクティブマト
リクスパネル1とフレキシブル基板3とはパッド5にお
いて接続されている。実装基板6は、ドライバー集積回
路4と外部回路とを電気的に接続するのみならずフレキ
シブル基板3及びアクティブマトリクスパネル1を機械
的に保持している。
従来のアクティブマトリクスパネルに依ると次の様な
課題があった。
課題があった。
(1)高精細化が妨げられていた 従来は、第19図に示す様にフレキシブル基板3と、ア
クティブマトリクスパネル1のソース線又はゲート線と
がパッド5において接続されており、実装技術上接続可
能なパッド間隔によって画素ピッチが制限されていた。
このため、従来、100μm以下の画素ピッチを有するア
クティブマトリクスパネルを量産することは大変困難で
あり高精細化が妨げられていた。
クティブマトリクスパネル1のソース線又はゲート線と
がパッド5において接続されており、実装技術上接続可
能なパッド間隔によって画素ピッチが制限されていた。
このため、従来、100μm以下の画素ピッチを有するア
クティブマトリクスパネルを量産することは大変困難で
あり高精細化が妨げられていた。
(2)表示装置の小形化が妨げられていた 第19図に示される様な従来のアクティブマトリクスパ
ネルは、ドライバー集積回路が外付けされていたため実
装基板6の外形寸法が面積にして画素マトリクス部2の
4〜5倍程度又はそれ以上必要であった。このため、従
来のアクティブマトリクスパネルを使用した表示装置の
大きさは表示に寄与する画素マトリクス部の面積の割に
大形にならざるを得ず、このことは、例えばビデオカメ
ラのビューファインダーの様な超小形モニターへの応用
を制限する要因を成していた。
ネルは、ドライバー集積回路が外付けされていたため実
装基板6の外形寸法が面積にして画素マトリクス部2の
4〜5倍程度又はそれ以上必要であった。このため、従
来のアクティブマトリクスパネルを使用した表示装置の
大きさは表示に寄与する画素マトリクス部の面積の割に
大形にならざるを得ず、このことは、例えばビデオカメ
ラのビューファインダーの様な超小形モニターへの応用
を制限する要因を成していた。
(3)製造コストが高かった 表示装置を製造する際、アクティブマトリクスパネル
1とフレキシブル基板3とを接続する工程、ドライバー
集積回路4とフレキシブル基板3とを接続する工程及
び、フレキシブル基板3と実装基板6とを実装する工程
を必要とし製造コストが高くならざるを得なかった。
1とフレキシブル基板3とを接続する工程、ドライバー
集積回路4とフレキシブル基板3とを接続する工程及
び、フレキシブル基板3と実装基板6とを実装する工程
を必要とし製造コストが高くならざるを得なかった。
(4)信頼性が低かった アクティブマトリクスパネル1とフレキシブル基板3
との接続、ドライバー集積回路4とフレキシブル基板3
との接続等接続個所が多くしかもそれらに応力が加わり
やすいため、前記接続箇所における接続強度が十分でな
く、表示装置全体の信頼性が低かった。又は、十分な信
頼性を確保するために多大な費用を要した。
との接続、ドライバー集積回路4とフレキシブル基板3
との接続等接続個所が多くしかもそれらに応力が加わり
やすいため、前記接続箇所における接続強度が十分でな
く、表示装置全体の信頼性が低かった。又は、十分な信
頼性を確保するために多大な費用を要した。
本発明は、以上のごとき課題を解決し、高精細かつコ
ンパクトで信頼性に優れたアクティブマトリクスパネル
を安価に提供することを目的とする。また、本発明のア
クティブマトリクスパネルはビデオカメラの電子ビュー
ファインダーや携帯形VTRのモニター等に応用されるこ
とを意図している。更に、投与形表示装置のライトバル
ブとしての使用も意図している。
ンパクトで信頼性に優れたアクティブマトリクスパネル
を安価に提供することを目的とする。また、本発明のア
クティブマトリクスパネルはビデオカメラの電子ビュー
ファインダーや携帯形VTRのモニター等に応用されるこ
とを意図している。更に、投与形表示装置のライトバル
ブとしての使用も意図している。
本発明は、上述の課題を解決するために、一対の基板
間に液晶が封入されてなり、該一対の基板の一方の基板
上には、複数のゲート線及び複数のソース線と、該複数
のゲート線及びソース線に接続された多結晶シリコン薄
膜トランジスタを有する画素マトリクスが配置されてな
るアクティブマトリクスパネルにおいて、 該一方の基板上には、該複数のゲート線及びソース線
のそれぞれに信号を供給するゲート線ドライバー回路及
びソース線ドライバー回路の少なくとも一方が形成され
てなり、該ゲート線ドライバー回路または該ソース線ド
ライバー回路を構成するシフトレジスタは相補型の多結
晶シリコン薄膜トランジスタからなるクロックドインバ
ータ回路を有するスタティックシフトレジスタであるこ
とを特徴とする。
間に液晶が封入されてなり、該一対の基板の一方の基板
上には、複数のゲート線及び複数のソース線と、該複数
のゲート線及びソース線に接続された多結晶シリコン薄
膜トランジスタを有する画素マトリクスが配置されてな
るアクティブマトリクスパネルにおいて、 該一方の基板上には、該複数のゲート線及びソース線
のそれぞれに信号を供給するゲート線ドライバー回路及
びソース線ドライバー回路の少なくとも一方が形成され
てなり、該ゲート線ドライバー回路または該ソース線ド
ライバー回路を構成するシフトレジスタは相補型の多結
晶シリコン薄膜トランジスタからなるクロックドインバ
ータ回路を有するスタティックシフトレジスタであるこ
とを特徴とする。
本発明は、一対の基板間に液晶が封入されてなり、該
一対の基板の一方の基板上には、複数のゲート線及び複
数のソース線と、該複数のゲート線及びソース線に接続
された多結晶シリコン薄膜トランジスタを有する画素マ
トリクスが配置されてなるアクティブマトリクスパネル
において、 該一方の基板上には、該複数のゲート線及びソース線
のそれぞれに信号を供給するゲート線ドライバー回路及
びソース線ドライバー回路の少なくとも一方が形成され
てなり、該ゲート線ドライバー回路または該ソース線ド
ライバー回路を構成するシストレジスタは相補型の多結
晶シリコン薄膜トランジスタからなるインバータ回路及
びトランスミッションゲート回路を有するスタティック
シフトレジスタであることを特徴とする。
一対の基板の一方の基板上には、複数のゲート線及び複
数のソース線と、該複数のゲート線及びソース線に接続
された多結晶シリコン薄膜トランジスタを有する画素マ
トリクスが配置されてなるアクティブマトリクスパネル
において、 該一方の基板上には、該複数のゲート線及びソース線
のそれぞれに信号を供給するゲート線ドライバー回路及
びソース線ドライバー回路の少なくとも一方が形成され
てなり、該ゲート線ドライバー回路または該ソース線ド
ライバー回路を構成するシストレジスタは相補型の多結
晶シリコン薄膜トランジスタからなるインバータ回路及
びトランスミッションゲート回路を有するスタティック
シフトレジスタであることを特徴とする。
以下、図面に基づいて本発明の実施例を詳細に説明す
る。
る。
第1図に本発明の実施例を示す。同図はシリコン薄膜
による相補形金属酸化膜半導体構造(Complementary Me
tal Oxide Semiconduotor:以下、CMOS構造と略記す
る。)のソース線ドライバー回路12及びゲート線ドライ
バー回路21と画素マトリクス22とが同一の透明基板上に
形成されたアクティブマトリクスパネル11の構造を示し
たブロック図である。ソース線ドライバー回路12はシフ
トレジスタ13、薄膜トランジスタ(Thin Film Transist
or:以下、TFTと略記する。)より成るサンプルホールド
回路17、18、19及びビデオ信号バス14、15、16を含み、
ゲート線ドライバー回路上はシフトレジスタ20及び必要
に応じてバッファー23を含む。また、画素マトリクス22
は、前記ソース線ドライバー回路12に接続される複数の
ソース線26、27、28、ゲート線ドライバー回路21に接続
される複数のゲート線24、25及びソース線とゲート線の
交点に形成された複数の画素32、33を含む。該画素はTF
T29及び液晶セル30を含み、該液晶セル30は画素電極と
対向電極31と液晶より成る。尚、前記シフトレジスタ13
及び20はソース線及びゲート線を順次選択する機能を有
する他の回路、例えばカウンター及びデコーダで代用し
ても差し支えない。ソース線ドライバー回路の入力端子
34、35、36には、それぞれ、クロック信号CLK、スター
ト信号DX、ビデオ信号V1、V2、V3が入力され、ゲート線
ドライバー回路の入力端子37、38には、それぞれクロッ
ク信号CLK、スタート信号DYが入力される。
による相補形金属酸化膜半導体構造(Complementary Me
tal Oxide Semiconduotor:以下、CMOS構造と略記す
る。)のソース線ドライバー回路12及びゲート線ドライ
バー回路21と画素マトリクス22とが同一の透明基板上に
形成されたアクティブマトリクスパネル11の構造を示し
たブロック図である。ソース線ドライバー回路12はシフ
トレジスタ13、薄膜トランジスタ(Thin Film Transist
or:以下、TFTと略記する。)より成るサンプルホールド
回路17、18、19及びビデオ信号バス14、15、16を含み、
ゲート線ドライバー回路上はシフトレジスタ20及び必要
に応じてバッファー23を含む。また、画素マトリクス22
は、前記ソース線ドライバー回路12に接続される複数の
ソース線26、27、28、ゲート線ドライバー回路21に接続
される複数のゲート線24、25及びソース線とゲート線の
交点に形成された複数の画素32、33を含む。該画素はTF
T29及び液晶セル30を含み、該液晶セル30は画素電極と
対向電極31と液晶より成る。尚、前記シフトレジスタ13
及び20はソース線及びゲート線を順次選択する機能を有
する他の回路、例えばカウンター及びデコーダで代用し
ても差し支えない。ソース線ドライバー回路の入力端子
34、35、36には、それぞれ、クロック信号CLK、スター
ト信号DX、ビデオ信号V1、V2、V3が入力され、ゲート線
ドライバー回路の入力端子37、38には、それぞれクロッ
ク信号CLK、スタート信号DYが入力される。
第1図のシフトレジスタ13及びシフトレジスタ20はP
形TFT及びN形TFTより成る相補形TFTによるスタテック
形又はダイナミック形回路、もしくは片極性TFTによる
ダイナミック形又はスタティック形回路にて構成され得
る。これらのうち、TFTのデバイス性能を考慮すると、
相補形TFTによるスタティック形回路が最適である。こ
の理由は以下の様に説明される。一般に、アクティブマ
トリクスパネルに使用されるTFTは絶縁基板上に多結晶
又は非晶質のシリコン薄膜で形成されるため、単結晶シ
リコンによる金属酸化膜半導体電界効果トランジスタ
(以下、MOSFETと略記する。)に比較して、そのオン電
流は小さくそのオフ電流は大きい。この理由は、シリコ
ン薄膜中に存在するトラップ密度が単結晶シリコン中の
それに比べてはるかに高いためキャリア移動度が小さく
なること及び逆バイアスされたPN接合においてキャリア
の再結合が頻繁に起こることによる。この様なTFTのデ
バイス上の特徴に鑑み、以下の理由によって本発明は相
補形TFTによるスタティックシフトレジスタを採用す
る。
形TFT及びN形TFTより成る相補形TFTによるスタテック
形又はダイナミック形回路、もしくは片極性TFTによる
ダイナミック形又はスタティック形回路にて構成され得
る。これらのうち、TFTのデバイス性能を考慮すると、
相補形TFTによるスタティック形回路が最適である。こ
の理由は以下の様に説明される。一般に、アクティブマ
トリクスパネルに使用されるTFTは絶縁基板上に多結晶
又は非晶質のシリコン薄膜で形成されるため、単結晶シ
リコンによる金属酸化膜半導体電界効果トランジスタ
(以下、MOSFETと略記する。)に比較して、そのオン電
流は小さくそのオフ電流は大きい。この理由は、シリコ
ン薄膜中に存在するトラップ密度が単結晶シリコン中の
それに比べてはるかに高いためキャリア移動度が小さく
なること及び逆バイアスされたPN接合においてキャリア
の再結合が頻繁に起こることによる。この様なTFTのデ
バイス上の特徴に鑑み、以下の理由によって本発明は相
補形TFTによるスタティックシフトレジスタを採用す
る。
(1)TFTはオフ電流が大きいため、TFTによって構成さ
れたダイナミック回路は動作電圧範囲、動作周波数範囲
並びに動作温度範囲が狭い。
れたダイナミック回路は動作電圧範囲、動作周波数範囲
並びに動作温度範囲が狭い。
(2)アクティブマトリクス型液晶パネルの低消費電力
性を生かすためドライバー回路は低消費電力のCMOS構造
で形成される必要がある。
性を生かすためドライバー回路は低消費電力のCMOS構造
で形成される必要がある。
(3)片極性MOSダイナミックシフトレジスタに比べ
て、要求されるオン電流値が小さくて済む。
て、要求されるオン電流値が小さくて済む。
第2図(a)に、第1図のシフトレジスタ13及び20の
回路構造例を示す。第2図(a)において、インバータ
41及び42は、第2図(b)に示す様にP形TFT47とN形T
FT48とから成る。また、クロックドインバータ43及び46
は、第2図(c)に示す様にP形TFT49、50とN形TFT5
0、52とから成り、N形TFT52のゲートにクロツク信号CL
が、P形TFT49のゲートに反転クロック信号▲▼が
入力される。同様に、クロックドインバータ44及び45
は、P形TFT53、54とN形TFT55、56とから成り、N形TF
T56のゲートに反転クロック信号▲▼が、P形TFT53
のゲートにクロック信号CLが入力される。第2図(a)
において、クロックドインバータ43、46の代わりに第2
図(e)に示すインバータ57とN形TFT58及びP形TFT59
より成るアナログスイッチとで構成された回路を使用
し、クロックドインバータ44、45の代わりに第2図
(f)に示すインバータ60とN形TFT61及びP形TFT62よ
り成るアナログスイッチとで構成された回路を使用して
も差し支えない。
回路構造例を示す。第2図(a)において、インバータ
41及び42は、第2図(b)に示す様にP形TFT47とN形T
FT48とから成る。また、クロックドインバータ43及び46
は、第2図(c)に示す様にP形TFT49、50とN形TFT5
0、52とから成り、N形TFT52のゲートにクロツク信号CL
が、P形TFT49のゲートに反転クロック信号▲▼が
入力される。同様に、クロックドインバータ44及び45
は、P形TFT53、54とN形TFT55、56とから成り、N形TF
T56のゲートに反転クロック信号▲▼が、P形TFT53
のゲートにクロック信号CLが入力される。第2図(a)
において、クロックドインバータ43、46の代わりに第2
図(e)に示すインバータ57とN形TFT58及びP形TFT59
より成るアナログスイッチとで構成された回路を使用
し、クロックドインバータ44、45の代わりに第2図
(f)に示すインバータ60とN形TFT61及びP形TFT62よ
り成るアナログスイッチとで構成された回路を使用して
も差し支えない。
上述したごとく、アクティブマトリクスパネルにおい
てドライバー回路をCMOS構造のTFTで構成することは大
変有益である。しかし、従来技術を単にTFTに適用する
ことによって得られる相補形TFT集積回路は以下の様な
欠点を有している。
てドライバー回路をCMOS構造のTFTで構成することは大
変有益である。しかし、従来技術を単にTFTに適用する
ことによって得られる相補形TFT集積回路は以下の様な
欠点を有している。
(1)P形TFTとN形TFTの双方を同一基板上に集積化す
る製造方法が複雑となり製造コストが高くなる。
る製造方法が複雑となり製造コストが高くなる。
(2)相補形TFT集積回路を構成するための重要な要素
である特性の揃ったP形TFTとN形TFTを形成することが
困難である。
である特性の揃ったP形TFTとN形TFTを形成することが
困難である。
(3)P形TFT及びN形TFTがドライバー回路を実現する
に足る駆動能力を備えていない。
に足る駆動能力を備えていない。
本発明は、製造方法、デバイス構造、デバイス寸法、
材料等に工夫を加えることによって上記の問題点を克服
している。以下、順を追ってそれらを説明する。
材料等に工夫を加えることによって上記の問題点を克服
している。以下、順を追ってそれらを説明する。
第3図(a)に第1図のソース線ドライバー回路12及
びゲート線ドライバー回路21を構成する相補形TFTの断
面構造の一例を、第3図(b)に第1図の画素マトリク
ス22を構成するTFT及び画素の断面構造の一例を示す。
第3図(a)において、71はガラス、石英基板等の絶縁
基板であり、その上にP形TFT99及びN形TFT100が形成
されている。73、76はチャネル領域となるシリコン薄
膜、72、74、75、77はソース領域又はドレイン領域とな
るシリコン薄膜であり、72、74はP形に不純物ドープさ
れており、75、77はN形に不純物ドープされている。7
8、79はSiO2、シリコンナイトライド等によるゲート絶
縁膜、80、81は多結晶シリコン、金属、金属シリサイド
等によるゲート電極、82はSiO2等による層間絶縁膜、83
は金属等による配線層、84はSiO2等による絶縁膜、85は
パシベーション膜である。一方、画素マトリクスの断面
構造を示した第3図(b)において、86は同図(a)の
71と同一の絶縁基板であり、その上に画素TFT101とITO
(インジウム・ティン・オキサイド)等の透明導電膜か
ら成る画素電極94とが形成されている。87、88、89は第
3図(a)の72、73、74、75、76、77と同一のシリコン
薄膜層で形成されており、88はチャネル領域、87及び89
はソース領域又はドレイン領域を成す。領域87及び89は
P形又はN形に不純物ドープされており、それらの領域
に含まれる不純物の構成は領域72及び74又は領域75及び
77に含まれる不純物の構成と同一である。90は78、79と
同一の層より成るゲート絶縁膜、91は80、81と同一の層
より成るゲート電極、92は82と同一の層より成る層間絶
縁膜、93は83と同一の層より成る配線層、95は84と同一
の層より成る絶縁膜、96は液晶、97は透明導電膜層を含
む対向電極、98は透明基板である。ここで、ドライバー
回路を構成するTFT99、100と画素TFT101とは、ソース・
ドレイン領域、チャネル領域、ゲート絶縁膜、ゲート電
極、層間絶縁膜はそれぞれ同一の薄膜層で形成されてい
る。また、ソース線ドライバー回路並びにゲート線ドラ
イバー回路におけるTFT間の接続は例えばアルミニウム
等の金属によるシート抵抗の低い配線層83を介して成さ
れ、画素マトリクス内のソース線は83と同一の層より成
る配線層93にて形成され、画素電極94のみがITO等の透
明導電膜層で形成される。前記配線層(93)をアルミニ
ウム又はアルミシリサイドで、前記透明導電膜層(94)
をITOで形成する場合、それら二つの層の間に層間絶縁
膜を設けない構造とすれば同一の工程にて開口されたス
ルーホール(102、103)をそれぞれ異なる二つの層(9
3、94)とシリコン薄膜層(87、89)との接続用に使用
することが可能となり製造工程が簡略化される。ここ
で、アルミニウムとITOは異なるエッチング液にて加工
され、しかもITOはアルミニウムのエッチング液にて浸
されないという性質を利用しITOをアルミニウムよりも
前の工程にて成膜しパターン形成する。第3図(b)に
おいて、絶縁膜95は液晶96に直流電圧が印加されるのを
防ぐためのキャパシタでありその容量値は画素容量の値
に比して十分に大きくなくてはならず、従ってその膜厚
は一定値(例えば、3000Å程度)以下でなくてはならな
い。一方、耐湿性を確保するため、第3図(a)に示す
様にドライバー回路部を一定値(例えば1μm程度)以
上の膜厚を有するパシベーション膜85にて被う必要があ
る。パシベーション膜85は、アクティブマトリクス基板
全面に成膜した後ドライバー部を残して除去するという
方法で形成するのが最も有効であり、このため、前記パ
シベーション膜85は、絶縁膜84、95を浸さないエッチン
グ液にて加工される材料、例えばポリイミド等、で構成
される。
びゲート線ドライバー回路21を構成する相補形TFTの断
面構造の一例を、第3図(b)に第1図の画素マトリク
ス22を構成するTFT及び画素の断面構造の一例を示す。
第3図(a)において、71はガラス、石英基板等の絶縁
基板であり、その上にP形TFT99及びN形TFT100が形成
されている。73、76はチャネル領域となるシリコン薄
膜、72、74、75、77はソース領域又はドレイン領域とな
るシリコン薄膜であり、72、74はP形に不純物ドープさ
れており、75、77はN形に不純物ドープされている。7
8、79はSiO2、シリコンナイトライド等によるゲート絶
縁膜、80、81は多結晶シリコン、金属、金属シリサイド
等によるゲート電極、82はSiO2等による層間絶縁膜、83
は金属等による配線層、84はSiO2等による絶縁膜、85は
パシベーション膜である。一方、画素マトリクスの断面
構造を示した第3図(b)において、86は同図(a)の
71と同一の絶縁基板であり、その上に画素TFT101とITO
(インジウム・ティン・オキサイド)等の透明導電膜か
ら成る画素電極94とが形成されている。87、88、89は第
3図(a)の72、73、74、75、76、77と同一のシリコン
薄膜層で形成されており、88はチャネル領域、87及び89
はソース領域又はドレイン領域を成す。領域87及び89は
P形又はN形に不純物ドープされており、それらの領域
に含まれる不純物の構成は領域72及び74又は領域75及び
77に含まれる不純物の構成と同一である。90は78、79と
同一の層より成るゲート絶縁膜、91は80、81と同一の層
より成るゲート電極、92は82と同一の層より成る層間絶
縁膜、93は83と同一の層より成る配線層、95は84と同一
の層より成る絶縁膜、96は液晶、97は透明導電膜層を含
む対向電極、98は透明基板である。ここで、ドライバー
回路を構成するTFT99、100と画素TFT101とは、ソース・
ドレイン領域、チャネル領域、ゲート絶縁膜、ゲート電
極、層間絶縁膜はそれぞれ同一の薄膜層で形成されてい
る。また、ソース線ドライバー回路並びにゲート線ドラ
イバー回路におけるTFT間の接続は例えばアルミニウム
等の金属によるシート抵抗の低い配線層83を介して成さ
れ、画素マトリクス内のソース線は83と同一の層より成
る配線層93にて形成され、画素電極94のみがITO等の透
明導電膜層で形成される。前記配線層(93)をアルミニ
ウム又はアルミシリサイドで、前記透明導電膜層(94)
をITOで形成する場合、それら二つの層の間に層間絶縁
膜を設けない構造とすれば同一の工程にて開口されたス
ルーホール(102、103)をそれぞれ異なる二つの層(9
3、94)とシリコン薄膜層(87、89)との接続用に使用
することが可能となり製造工程が簡略化される。ここ
で、アルミニウムとITOは異なるエッチング液にて加工
され、しかもITOはアルミニウムのエッチング液にて浸
されないという性質を利用しITOをアルミニウムよりも
前の工程にて成膜しパターン形成する。第3図(b)に
おいて、絶縁膜95は液晶96に直流電圧が印加されるのを
防ぐためのキャパシタでありその容量値は画素容量の値
に比して十分に大きくなくてはならず、従ってその膜厚
は一定値(例えば、3000Å程度)以下でなくてはならな
い。一方、耐湿性を確保するため、第3図(a)に示す
様にドライバー回路部を一定値(例えば1μm程度)以
上の膜厚を有するパシベーション膜85にて被う必要があ
る。パシベーション膜85は、アクティブマトリクス基板
全面に成膜した後ドライバー部を残して除去するという
方法で形成するのが最も有効であり、このため、前記パ
シベーション膜85は、絶縁膜84、95を浸さないエッチン
グ液にて加工される材料、例えばポリイミド等、で構成
される。
上記本発明の製造方法並びにそれにより得られる相補
形TFTの構造上の特徴について以下に説明する。従来の
単結晶シリコンによるCMOS集積回路の製造方法に依ると
片極性例えばN形MOSFETによる集積回路の製造工程に比
して最低4回のホト工程(低濃度Pウエル形成工程、P
形ストッパー層形成工程、P形MOSFETのソース・ドレイ
ン形成工程、N形MOSFETのソース・ドレイン形成工程)
が余分に必要となる。これに対し、本発明によると片極
性TFT集積回路の製造工程に比して最低1回のホト工程
を追加することによって相補形TFT集積回路が実現され
る。
形TFTの構造上の特徴について以下に説明する。従来の
単結晶シリコンによるCMOS集積回路の製造方法に依ると
片極性例えばN形MOSFETによる集積回路の製造工程に比
して最低4回のホト工程(低濃度Pウエル形成工程、P
形ストッパー層形成工程、P形MOSFETのソース・ドレイ
ン形成工程、N形MOSFETのソース・ドレイン形成工程)
が余分に必要となる。これに対し、本発明によると片極
性TFT集積回路の製造工程に比して最低1回のホト工程
を追加することによって相補形TFT集積回路が実現され
る。
第4図(a)〜(d)に、本発明のアクティブマトリ
クスパネルの製造工程の主要部の一例を示す。まず第4
図(a)の様に、透明な絶縁基板110上にシリコン薄膜
を堆積させた後、所望のパターンを形成して、P形TFT
のチャネル領域111及びN形TFTのチャネル領域112、113
を形成する。その後、熱酸化法や気相成長法を用いてゲ
ート絶縁膜114、115、116を形成し、更にゲート電極11
7、118、119を形成する。次に、第4図(b)の様に、
イオン打ち込み法を用いてボロンなどのアクセプタ不純
物120を全面に打ち込む。打ち込まれたアクセプタ不純
物は後の熱処理で活性化してアクセプタとなりP形半導
体を形成する。これにより、P形TFTのソース・ドレイ
ン領域121、122が形成される。この際、N形TFTのソー
ス・ドレイン領域となるべき領域123、124、125、126に
もアクセプタが添加される。次に、第4図(c)の様
に、P形TFTを、例えばホトレジスト128等のマスク材で
被覆して、リン又はヒ素等のドナー不純物127を前記ア
クセプタ不純物120より高濃度に打ち込む。打ち込まれ
たドナー不純物は後の熱処理で活性化してドナーとな
る。仮に、前記イオン打ち込みされたアクセプタ不純物
のドーズ量が1×105cm-2、ドナー不純物のドーズ量が
3×1015cm-2であれば、領域123、124、125、126はドー
ズ量2×1015cm-2に対応するドナーのみが含まれるのと
ほぼ等価となる。以上でN形TFTのソース・ドレイン領
域123、124、125、126が形成される。次に、第4図
(d)の様に、前記マスク材128を除去した後、層間絶
縁膜129を堆積させ、スルーホールを開口し、透明導電
膜による画素電極131を形成し、金属等による配線130を
形成する。以上でドライバー回路部のP形TFT132、N形
TFT133、画素マトリクス部の画素TFTを成すN形TFT134
が完成する。尚、画素マトリクス部のTFTをP形に形成
することももちろん可能である。この様にして得られた
TFTにおいて、P形TFTはソース・ドレイン領域にアクセ
プタ不純物を含み、N形TFTはソース・ドレイン領域に
アクセプタ不純物と該アクセプタ不純物よりも高濃度の
ドナー不純物を含む。
クスパネルの製造工程の主要部の一例を示す。まず第4
図(a)の様に、透明な絶縁基板110上にシリコン薄膜
を堆積させた後、所望のパターンを形成して、P形TFT
のチャネル領域111及びN形TFTのチャネル領域112、113
を形成する。その後、熱酸化法や気相成長法を用いてゲ
ート絶縁膜114、115、116を形成し、更にゲート電極11
7、118、119を形成する。次に、第4図(b)の様に、
イオン打ち込み法を用いてボロンなどのアクセプタ不純
物120を全面に打ち込む。打ち込まれたアクセプタ不純
物は後の熱処理で活性化してアクセプタとなりP形半導
体を形成する。これにより、P形TFTのソース・ドレイ
ン領域121、122が形成される。この際、N形TFTのソー
ス・ドレイン領域となるべき領域123、124、125、126に
もアクセプタが添加される。次に、第4図(c)の様
に、P形TFTを、例えばホトレジスト128等のマスク材で
被覆して、リン又はヒ素等のドナー不純物127を前記ア
クセプタ不純物120より高濃度に打ち込む。打ち込まれ
たドナー不純物は後の熱処理で活性化してドナーとな
る。仮に、前記イオン打ち込みされたアクセプタ不純物
のドーズ量が1×105cm-2、ドナー不純物のドーズ量が
3×1015cm-2であれば、領域123、124、125、126はドー
ズ量2×1015cm-2に対応するドナーのみが含まれるのと
ほぼ等価となる。以上でN形TFTのソース・ドレイン領
域123、124、125、126が形成される。次に、第4図
(d)の様に、前記マスク材128を除去した後、層間絶
縁膜129を堆積させ、スルーホールを開口し、透明導電
膜による画素電極131を形成し、金属等による配線130を
形成する。以上でドライバー回路部のP形TFT132、N形
TFT133、画素マトリクス部の画素TFTを成すN形TFT134
が完成する。尚、画素マトリクス部のTFTをP形に形成
することももちろん可能である。この様にして得られた
TFTにおいて、P形TFTはソース・ドレイン領域にアクセ
プタ不純物を含み、N形TFTはソース・ドレイン領域に
アクセプタ不純物と該アクセプタ不純物よりも高濃度の
ドナー不純物を含む。
上記製造工程において、第4図(b)のアクセプタ不
純物120をドナー不純物120に、同図(c)のドナー不純
物127をアクセプタ不純物127に置き換えることによっ
て、同図(d)にN形TFT132及びP形TFT133、134が得
られる。この様にして得られたN形TFTはソース・ドレ
イン領域にドナー不純物を含み、P形TFTはソース・ド
レイン領域にドナー不純物と該ドナー不純物よりも高濃
度のアクセプタ不純物を含む。
純物120をドナー不純物120に、同図(c)のドナー不純
物127をアクセプタ不純物127に置き換えることによっ
て、同図(d)にN形TFT132及びP形TFT133、134が得
られる。この様にして得られたN形TFTはソース・ドレ
イン領域にドナー不純物を含み、P形TFTはソース・ド
レイン領域にドナー不純物と該ドナー不純物よりも高濃
度のアクセプタ不純物を含む。
上述の製造方法によれば、片極性TFT集積回路の製造
工程に対し、第4図(c)のマスクパターン128の形成
に要する1回のホト工程を追加するだけで相補形TFT集
積回路が形成される。これによってドライバー回路を内
蔵したアクティブマトリクスパネルが実現可能となる。
経済的見地からみて、上述の製造方法が最良であること
はもちろんであるが、アクセプタ不純物、ドナー不純物
をイオン打ち込みするそれぞれの工程でマスクパターン
を形成する方法を採用しても差し支えない。また、上述
の方法によって製造された相補形TFT集積回路におい
て、それぞれのTFTは絶縁基板上に島状に分離されてお
り特別な素子分離工程を必要としない。更に、単結晶シ
リコンによる集積回路と異なり寄生MOSFETが生ずること
が無く、チャネルストッパーを形成する必要がない。
工程に対し、第4図(c)のマスクパターン128の形成
に要する1回のホト工程を追加するだけで相補形TFT集
積回路が形成される。これによってドライバー回路を内
蔵したアクティブマトリクスパネルが実現可能となる。
経済的見地からみて、上述の製造方法が最良であること
はもちろんであるが、アクセプタ不純物、ドナー不純物
をイオン打ち込みするそれぞれの工程でマスクパターン
を形成する方法を採用しても差し支えない。また、上述
の方法によって製造された相補形TFT集積回路におい
て、それぞれのTFTは絶縁基板上に島状に分離されてお
り特別な素子分離工程を必要としない。更に、単結晶シ
リコンによる集積回路と異なり寄生MOSFETが生ずること
が無く、チャネルストッパーを形成する必要がない。
次に、相補形集積回路を構成するために必要な特性の
揃ったP形TFT及びN形TFTを実現する手段について述べ
る。従来、II−VI族化合物半導体を用いたTFTが古くか
ら知られている。しかし、次の二つの理由、 (1)化合物半導体では、P形、N形双方の導電形を制
御し実現することが事実上不可能である。
揃ったP形TFT及びN形TFTを実現する手段について述べ
る。従来、II−VI族化合物半導体を用いたTFTが古くか
ら知られている。しかし、次の二つの理由、 (1)化合物半導体では、P形、N形双方の導電形を制
御し実現することが事実上不可能である。
(2)化合物半導体と絶縁膜との界面の制御が極めて困
難であり、MOS構造が実現されていない。
難であり、MOS構造が実現されていない。
によって、化合物半導体を用いて相補形TFTを実現する
ことは出来ない。従って、本発明ではシリコン薄膜にて
ソース・ドレイン領域及びチャネル領域を形成する。シ
リコン薄膜のうち、非晶質シリコン薄膜及び多結晶シリ
コン薄膜について、伝導形別にそのキャリア移動度を第
1表に示す。同表により、TFTを構成する際、P形、N
形双方で特性を揃えやすいこと及びTFTの電流供給能力
を大きく出来ることから、相補形TFT集積回路を実現す
るためには多結晶シリコン薄膜が最適であると言える。
ことは出来ない。従って、本発明ではシリコン薄膜にて
ソース・ドレイン領域及びチャネル領域を形成する。シ
リコン薄膜のうち、非晶質シリコン薄膜及び多結晶シリ
コン薄膜について、伝導形別にそのキャリア移動度を第
1表に示す。同表により、TFTを構成する際、P形、N
形双方で特性を揃えやすいこと及びTFTの電流供給能力
を大きく出来ることから、相補形TFT集積回路を実現す
るためには多結晶シリコン薄膜が最適であると言える。
次に、TFT、特にドライバー回路を構成するP形及び
N形TFTの電流供給能力を高めるために本発明が採用す
る手段について述べる。先に述べたごとく、非単結晶シ
リコン薄膜によるTFTは、トラップ密度が高いため、単
結晶シリコンMOSFETに比してオン電流が小さくオフ電流
が大きい特性を有する。第5図に、ゲート長、ゲート
幅、及びソース・ドレイン電圧VDSを同一として測定し
た単結晶シリコンMOSFETの特性140とシリコン薄膜によ
るTFTの特性141とを比較して示す。同図で、横軸はソー
スを基準としたゲートの電圧VGS、縦軸はソース・ドレ
イン間電流IDSの相対値である。同図からわかる様にTFT
はオン・オフ比が低いため、第1図における画素マトリ
クス用TFT29とドライバー回路12及び21を構成するTFTの
それぞれを最適な素子寸法に形成しなくてはならない。
例えば、NTSC信号を表示することを意図した場合、画素
マトリクス用TFTは、使用温度範囲内において次式を満
足しなくてはならない。
N形TFTの電流供給能力を高めるために本発明が採用す
る手段について述べる。先に述べたごとく、非単結晶シ
リコン薄膜によるTFTは、トラップ密度が高いため、単
結晶シリコンMOSFETに比してオン電流が小さくオフ電流
が大きい特性を有する。第5図に、ゲート長、ゲート
幅、及びソース・ドレイン電圧VDSを同一として測定し
た単結晶シリコンMOSFETの特性140とシリコン薄膜によ
るTFTの特性141とを比較して示す。同図で、横軸はソー
スを基準としたゲートの電圧VGS、縦軸はソース・ドレ
イン間電流IDSの相対値である。同図からわかる様にTFT
はオン・オフ比が低いため、第1図における画素マトリ
クス用TFT29とドライバー回路12及び21を構成するTFTの
それぞれを最適な素子寸法に形成しなくてはならない。
例えば、NTSC信号を表示することを意図した場合、画素
マトリクス用TFTは、使用温度範囲内において次式を満
足しなくてはならない。
5・C1RON 110(μsec) ……(2) ここで、C1は一画素の全画素容量、RON1、ROFF1はそ
れぞれTFTのオン抵抗、オフ抵抗である。式(1)は任
意の画素における保持条件であり、これが満足されれば
書き込まれた電荷の90%以上が1フィールドに亘って保
持される。また、式(2)は任意の画素における書き込
み条件であり、これが満足されれば所望の表示信号の99
%以上が画素に書き込まれる。一方、ドライバー回路を
構成するTFTは、使用温度範囲内において次式を満足し
なくてはならない。
れぞれTFTのオン抵抗、オフ抵抗である。式(1)は任
意の画素における保持条件であり、これが満足されれば
書き込まれた電荷の90%以上が1フィールドに亘って保
持される。また、式(2)は任意の画素における書き込
み条件であり、これが満足されれば所望の表示信号の99
%以上が画素に書き込まれる。一方、ドライバー回路を
構成するTFTは、使用温度範囲内において次式を満足し
なくてはならない。
ここで、C2、C3はそれぞれ図2(a)における節点14
2、143に付加する容量、RON2、RON3はクロックドインバ
ータ43、インバータ41の出力抵抗、fはシフトレジスタ
のクロック周波数、kは定数である。(kの値は、経済
的に言って、1.0〜2.0程度である。)出願人の実測及び
シミュレーションによると、例えばクロック周波数f=
2MHz程度のシフトレジスタを実現するためには、ドライ
バー回路を形成するTFTのRON2及びRON3は画素TFTのRON1
の1/10以下でなくてはならない。この様な低出力抵抗を
実現するため、本発明は、耐圧が許す限度内においてド
ライバー回路を構成するTFTのゲート長を極力短かく形
成する。また、第1図におけるサンプルホールド回路1
7、18、19を形成するTFTは、シフトレジスタ13を形成す
るTFTよりも低耐圧でよいため該シフトレジスタ13を形
成するTFTよりもゲート長を更に短かく形成する。第6
図にゲート長Lの定義を、第2表に本発明に採用する各
部のTFTのゲート長の一例を示す。第6図において、142
はゲート電極、143はチャネル領域を形成するシリコン
薄膜であり、144がゲート長を145がゲート幅を示す。
2、143に付加する容量、RON2、RON3はクロックドインバ
ータ43、インバータ41の出力抵抗、fはシフトレジスタ
のクロック周波数、kは定数である。(kの値は、経済
的に言って、1.0〜2.0程度である。)出願人の実測及び
シミュレーションによると、例えばクロック周波数f=
2MHz程度のシフトレジスタを実現するためには、ドライ
バー回路を形成するTFTのRON2及びRON3は画素TFTのRON1
の1/10以下でなくてはならない。この様な低出力抵抗を
実現するため、本発明は、耐圧が許す限度内においてド
ライバー回路を構成するTFTのゲート長を極力短かく形
成する。また、第1図におけるサンプルホールド回路1
7、18、19を形成するTFTは、シフトレジスタ13を形成す
るTFTよりも低耐圧でよいため該シフトレジスタ13を形
成するTFTよりもゲート長を更に短かく形成する。第6
図にゲート長Lの定義を、第2表に本発明に採用する各
部のTFTのゲート長の一例を示す。第6図において、142
はゲート電極、143はチャネル領域を形成するシリコン
薄膜であり、144がゲート長を145がゲート幅を示す。
P形TFT及びN形TFTの電流供給能力を高めるため、チ
ャネル領域を形成するシリコン薄膜の膜厚が該シリコン
薄膜表面に広がり得る空乏層の幅の最大値より小さくな
る様にTFTを構成するという手段を供用すれば更に効果
的である。シリコン薄膜によるP形TFTにおける空乏層
幅の最大値XP max、N形TFTにおける空乏層幅の最大値
XN maxは、それぞれ次式で与えられる。
ャネル領域を形成するシリコン薄膜の膜厚が該シリコン
薄膜表面に広がり得る空乏層の幅の最大値より小さくな
る様にTFTを構成するという手段を供用すれば更に効果
的である。シリコン薄膜によるP形TFTにおける空乏層
幅の最大値XP max、N形TFTにおける空乏層幅の最大値
XN maxは、それぞれ次式で与えられる。
XP max=(2ε・2φfP)1/2・(q・ND)−1/2 ……(4) XN max=(2ε・2φFN)1/2・(q・NA)−1/2 ……(5) ここで、qは単位電荷量、εはシリコン薄膜の誘電
率、φfP、φfNはそれぞれP形、N形TFTのフェルミエ
ネルギー、ND、NAはそれぞれチャネル領域における等価
的なドナー密度、アクセプタ密度である。尚、等価的な
ドナー密度及びアクセプタ密度は、当該領域に存在する
ドナー及びアクセプタ不純物の密度とドナー及びアクセ
プタとして働くトラップ密度とから決められる。本発明
では、P形及びN形TFTにおけるチャネル領域のシリコ
ン薄膜の厚さを前記XP max及びXN maxのいずれの値よ
りも小さく構成する。第7図に、空乏層が形成されたTF
Tの断面構造を示す。同図において、146は絶縁基板、14
7はチャネル領域を成すシリコン薄膜、148、149はソー
ス・ドレイン領域を示すシリコン薄膜、150はゲート絶
縁膜、151はゲート電極であり、tsi、Xは、それぞれ、
シリコン薄膜の膜厚、シリコン薄膜表面に形成された空
乏層の幅を示している。
率、φfP、φfNはそれぞれP形、N形TFTのフェルミエ
ネルギー、ND、NAはそれぞれチャネル領域における等価
的なドナー密度、アクセプタ密度である。尚、等価的な
ドナー密度及びアクセプタ密度は、当該領域に存在する
ドナー及びアクセプタ不純物の密度とドナー及びアクセ
プタとして働くトラップ密度とから決められる。本発明
では、P形及びN形TFTにおけるチャネル領域のシリコ
ン薄膜の厚さを前記XP max及びXN maxのいずれの値よ
りも小さく構成する。第7図に、空乏層が形成されたTF
Tの断面構造を示す。同図において、146は絶縁基板、14
7はチャネル領域を成すシリコン薄膜、148、149はソー
ス・ドレイン領域を示すシリコン薄膜、150はゲート絶
縁膜、151はゲート電極であり、tsi、Xは、それぞれ、
シリコン薄膜の膜厚、シリコン薄膜表面に形成された空
乏層の幅を示している。
以上に述べたそれぞれの手段、即ち、 (1)ドライバー回路の回路形式を相補形TFTによるス
タティック形のものとすること。
タティック形のものとすること。
(2)相補形TFT集積回路の製造方法及び構造に工夫を
加えること。
加えること。
(3)P形及びN形TFTの特性を揃えること。
(4)TFTの負荷駆動能力を高めること。
によって、アクティブマトリクスパネルにドライバー回
路を内蔵するための基本となる技術が確立される。
路を内蔵するための基本となる技術が確立される。
次に、上述の基本技術の上に立って、本発明を更に有
効なものとするためのいくつかの手段について説明す
る。
効なものとするためのいくつかの手段について説明す
る。
まず、一番目に、本発明で使用する、アクティブマト
リクスパネル内のパターンレイアウト上の工夫について
述べる。第8図は、各機能ブロックのレイアウトを説明
するための、アクティブマトリクスパネルの平面図であ
る。画像が正像として形成される様にアクティブマトリ
クスパネル160を見て、天及び(又は)地の方向の周辺
部にソース線ドライバー回路161(162)を形成し、該ソ
ース線ドライバー回路内で周辺から中心に向かって順に
シフトレジスタ163、バッファー164、ビデオ信号バス16
5、サンプルホールド回路166を配置する。また、左及び
(又は)右方向の周辺部にはゲート線ドライバー回路16
7(170)を形成し、該ゲート線ドライバー内で周辺から
中心向かって順にシフトレジスタ168、バッファー169を
配置する。前記ソース線ドライバー回路161(612)及び
ゲート線ドライバー回路167(170)に接する様にアクテ
ィブマトリクスパネル160の中心部に画素マトリクス171
を形成し、コーナ部には入出力端子172、173、174、175
を配置する。信号の伝送は矢印176〜180の方向に行なわ
れる。以上の様に各機能ブロックをレイアウトすること
によって、限られたスペースを最も有効に活用すること
が可能となる。
リクスパネル内のパターンレイアウト上の工夫について
述べる。第8図は、各機能ブロックのレイアウトを説明
するための、アクティブマトリクスパネルの平面図であ
る。画像が正像として形成される様にアクティブマトリ
クスパネル160を見て、天及び(又は)地の方向の周辺
部にソース線ドライバー回路161(162)を形成し、該ソ
ース線ドライバー回路内で周辺から中心に向かって順に
シフトレジスタ163、バッファー164、ビデオ信号バス16
5、サンプルホールド回路166を配置する。また、左及び
(又は)右方向の周辺部にはゲート線ドライバー回路16
7(170)を形成し、該ゲート線ドライバー内で周辺から
中心向かって順にシフトレジスタ168、バッファー169を
配置する。前記ソース線ドライバー回路161(612)及び
ゲート線ドライバー回路167(170)に接する様にアクテ
ィブマトリクスパネル160の中心部に画素マトリクス171
を形成し、コーナ部には入出力端子172、173、174、175
を配置する。信号の伝送は矢印176〜180の方向に行なわ
れる。以上の様に各機能ブロックをレイアウトすること
によって、限られたスペースを最も有効に活用すること
が可能となる。
また、前記ソース線ドライバー回路及び(又は)ゲー
ト線ドライバー回路内において、画素ピッチに等しい
(又は画素ピッチの2倍の)限られたピッチ内にドライ
バー回路の単位セルを形成するために、第9図に示す様
なパターンレイアウトを使用する。第9図において、18
1〜183は一画素分(又は2画素分)の画素ピッチであり
その長さはDである。第8図の様なレイアウトを採用し
つつ、Dを周期としてドライバー回路のセルを繰り返し
配置すれば、より一層有効なスペースの活用が可能とな
る。第9図は、ドライバー回路を構成する一部の薄膜層
のパターンレイアウト例を示すものである。同図におい
て、184、185はそれぞれ正電源用配線、負電源用配線、
186〜191はP形TFTのソース・ドレイン及びチャネル部
を成すシリコン薄膜、192〜195はN形TFTのソース・ド
レイン及びチャネル部を成すシリコン薄膜であり、破線
で囲まれた領域196、197、198にドライバー回路の単位
セルが形成される。各TFTの素子分離は、同極性、異極
性にかかわらず、シリコン薄膜を島状にエッチングする
ことによって成されるため、例えば、N形TFT用シリコ
ン薄膜の島192とP形TFT用シリコン薄膜の島187との距
離aと、P形TFT用シリコン薄膜の二つの島187と188と
の距離bとを略等しくすることが可能となる。本発明
は、この性質を積極的に利用し、P形TFT用の島とT形T
FTの島とを互いちがいに配置することによって、単位セ
ルが繰り返される方向の集積度を高めている。
ト線ドライバー回路内において、画素ピッチに等しい
(又は画素ピッチの2倍の)限られたピッチ内にドライ
バー回路の単位セルを形成するために、第9図に示す様
なパターンレイアウトを使用する。第9図において、18
1〜183は一画素分(又は2画素分)の画素ピッチであり
その長さはDである。第8図の様なレイアウトを採用し
つつ、Dを周期としてドライバー回路のセルを繰り返し
配置すれば、より一層有効なスペースの活用が可能とな
る。第9図は、ドライバー回路を構成する一部の薄膜層
のパターンレイアウト例を示すものである。同図におい
て、184、185はそれぞれ正電源用配線、負電源用配線、
186〜191はP形TFTのソース・ドレイン及びチャネル部
を成すシリコン薄膜、192〜195はN形TFTのソース・ド
レイン及びチャネル部を成すシリコン薄膜であり、破線
で囲まれた領域196、197、198にドライバー回路の単位
セルが形成される。各TFTの素子分離は、同極性、異極
性にかかわらず、シリコン薄膜を島状にエッチングする
ことによって成されるため、例えば、N形TFT用シリコ
ン薄膜の島192とP形TFT用シリコン薄膜の島187との距
離aと、P形TFT用シリコン薄膜の二つの島187と188と
の距離bとを略等しくすることが可能となる。本発明
は、この性質を積極的に利用し、P形TFT用の島とT形T
FTの島とを互いちがいに配置することによって、単位セ
ルが繰り返される方向の集積度を高めている。
本発明は、更に集積度を高めるために、次の様な手段
を併用する。第10図(a)、(b)は、正電源用配線19
9と負電源用配線200との間に相補形TFTによるインバー
タを形成する例である。同図において、201、202はソー
ス部のコンタクト形成用のスルーホール、203はゲート
電極である。まず、第10図(a)の様に、208を境界と
して一つのシリコン薄膜の島にP形領域204とN形領域2
05とを設ける。次に、第10図(b)の様に、スルーホー
ル206によってドレイン部のコンタクトを形成し、配線2
07によってインバータの出力を取り出す。
を併用する。第10図(a)、(b)は、正電源用配線19
9と負電源用配線200との間に相補形TFTによるインバー
タを形成する例である。同図において、201、202はソー
ス部のコンタクト形成用のスルーホール、203はゲート
電極である。まず、第10図(a)の様に、208を境界と
して一つのシリコン薄膜の島にP形領域204とN形領域2
05とを設ける。次に、第10図(b)の様に、スルーホー
ル206によってドレイン部のコンタクトを形成し、配線2
07によってインバータの出力を取り出す。
本発明を更に有効にする工夫の二番目は、ソース線ド
ライバー回路におけるクロックノイズの低減に関するも
のである。第1図に示される様に、ソース線ドライバー
回路12はビデオ信号バス14〜16と、シフトレジスタ13を
駆動するための少なくとも一対の双対なクロックCL及び
▲▼を伝送するための配線とを備えている。ここ
で、あるビデオ信号バスとCL配線との間に形成される浮
遊容量と、該ビデオ信号バスと▲▼配線との間に形
成される浮遊容量との間に差異があれば、該ビデオ信号
にクロック信号に同期したスパイク状のノイズが重畳さ
れる結果、アクティブマトリクスパネルの画面にライン
状の表示ムラが生ずる。本発明は、第11図(a)に示す
様に、CL用配線と▲▼用配線をツイスト配置するこ
とによって上述のクロックノイズを低減させる。第11図
(a)はソース線ドライバー回路を示しており、210〜2
13はシフトレジスタの単位セル、214、215はサンプルホ
ールド回路、216は画素マトリクス、217はビデオ信号バ
スである。218、219はそれぞれCL配線▲▼配線であ
って、配線の略中央においてツイストされている。この
様にすることによって、CL配線及びビデオ信号バス間の
平均距離と、▲▼配線及びビデオ信号バス間の平均
距離とが略等しくなり、その結果、CL配線とビデオ信号
バスとの間に付加する浮遊容量(CS1+CS3)と、▲
▼配線とビデオ信号バスとの間に付加する浮遊容量(C
S2+CS4)とが略等しくなる。また、CLと▲▼とは
第11図(b)に示される様に、一方の立ち上がりタイミ
ングと他方の立ち下がりタイミングが略一致する。以上
の結果として、ビデオ信号に重畳されるクロックノイズ
は大幅に軽減され、画面上にはきれいな表示が得られ
る。尚、CLと▲▼とのツイスト回数は複数でも差し
支えない。
ライバー回路におけるクロックノイズの低減に関するも
のである。第1図に示される様に、ソース線ドライバー
回路12はビデオ信号バス14〜16と、シフトレジスタ13を
駆動するための少なくとも一対の双対なクロックCL及び
▲▼を伝送するための配線とを備えている。ここ
で、あるビデオ信号バスとCL配線との間に形成される浮
遊容量と、該ビデオ信号バスと▲▼配線との間に形
成される浮遊容量との間に差異があれば、該ビデオ信号
にクロック信号に同期したスパイク状のノイズが重畳さ
れる結果、アクティブマトリクスパネルの画面にライン
状の表示ムラが生ずる。本発明は、第11図(a)に示す
様に、CL用配線と▲▼用配線をツイスト配置するこ
とによって上述のクロックノイズを低減させる。第11図
(a)はソース線ドライバー回路を示しており、210〜2
13はシフトレジスタの単位セル、214、215はサンプルホ
ールド回路、216は画素マトリクス、217はビデオ信号バ
スである。218、219はそれぞれCL配線▲▼配線であ
って、配線の略中央においてツイストされている。この
様にすることによって、CL配線及びビデオ信号バス間の
平均距離と、▲▼配線及びビデオ信号バス間の平均
距離とが略等しくなり、その結果、CL配線とビデオ信号
バスとの間に付加する浮遊容量(CS1+CS3)と、▲
▼配線とビデオ信号バスとの間に付加する浮遊容量(C
S2+CS4)とが略等しくなる。また、CLと▲▼とは
第11図(b)に示される様に、一方の立ち上がりタイミ
ングと他方の立ち下がりタイミングが略一致する。以上
の結果として、ビデオ信号に重畳されるクロックノイズ
は大幅に軽減され、画面上にはきれいな表示が得られ
る。尚、CLと▲▼とのツイスト回数は複数でも差し
支えない。
本発明を更に有効にする工夫の三番目は、サンプルホ
ールド回路に対して直列に付加される抵抗の均一化に関
するものである。第12図に、第1図の一部を示す。第12
図において、230はソース線ドライバー回路に含まれる
シフトレジスタ、231〜233はビデオ信号バス、234〜236
はサンプルホールド回路、240は画素マトリクスであ
る。3本のビデオ信号バス231〜233には、例えば3原色
赤(R)、緑(G)、青(B)に相当する画像信号が伝
送され、それらの組み合せは1水平走査毎に変えられ
る。該3本のビデオ信号バスには、低抵抗が要求される
ため、配線材料としてアルミ等の金属層が使用される。
一方、経済的観点からみて最も有効と考えられる第3図
(a)、(b)の構造を採用する場合、前記ビデオ信号
バスからサンプルホールド回路に至るまでの配線237〜2
39の材料にはゲート電極と同一の材料、例えば多結晶シ
リコン薄膜等が使用される。この場合、多結晶シリコン
薄膜のシート抵抗が金属層に比してかなり高いことと、
単に直線で接続すれば配線237、238、239の長さが等し
くならないこととのために、該配線237〜239の抵抗が等
しくならず、この配線抵抗の差がライン状の表示ムラを
生ぜしめる。そこで、本発明は、前記配線237、238、23
9の抵抗がすべて等しくなる様に配線パターンを工夫す
る。具体的には、配線幅Wを一定とし配線長Lを等しく
する。又は、配線237〜239のそれぞれについてWを変え
る等である。
ールド回路に対して直列に付加される抵抗の均一化に関
するものである。第12図に、第1図の一部を示す。第12
図において、230はソース線ドライバー回路に含まれる
シフトレジスタ、231〜233はビデオ信号バス、234〜236
はサンプルホールド回路、240は画素マトリクスであ
る。3本のビデオ信号バス231〜233には、例えば3原色
赤(R)、緑(G)、青(B)に相当する画像信号が伝
送され、それらの組み合せは1水平走査毎に変えられ
る。該3本のビデオ信号バスには、低抵抗が要求される
ため、配線材料としてアルミ等の金属層が使用される。
一方、経済的観点からみて最も有効と考えられる第3図
(a)、(b)の構造を採用する場合、前記ビデオ信号
バスからサンプルホールド回路に至るまでの配線237〜2
39の材料にはゲート電極と同一の材料、例えば多結晶シ
リコン薄膜等が使用される。この場合、多結晶シリコン
薄膜のシート抵抗が金属層に比してかなり高いことと、
単に直線で接続すれば配線237、238、239の長さが等し
くならないこととのために、該配線237〜239の抵抗が等
しくならず、この配線抵抗の差がライン状の表示ムラを
生ぜしめる。そこで、本発明は、前記配線237、238、23
9の抵抗がすべて等しくなる様に配線パターンを工夫す
る。具体的には、配線幅Wを一定とし配線長Lを等しく
する。又は、配線237〜239のそれぞれについてWを変え
る等である。
本発明を更に有効にする工夫の四番目は、TFTによる
ドライバー回路の動作速度の遅さを補う駆動方法に関す
るものである。第5図に示される様にTFTの性能は単結
晶シリコンMOSFETの性能に比して劣るため、TFTよるシ
フトレジスタの動作速度はアクティブマトリクスパネル
を駆動するのに十分とは言えない。この動作速度の遅さ
を補うため、本発明は第13図(a)に例示する回路構造
と同図(b)に例示する駆動方法を用いる。第13図
(a)において、250はソース線ドライバー回路に含ま
れる第1のシフトレジスタであり、スタート信号DXとク
ロックCL×1及び が与えられ、出力信号252、254、…を出力する。また、
251はソース線駆動回路に含まれる第2のシフトレジス
タであり、スタート信号DXとクロックCL×2及び が与えられ、出力信号253、255、…を出力する。265は
ビデオ信号Vが与えられるビデオ信号バス、256〜259は
サンプルホールド回路、261〜264はソース線、260は画
素マトリクスである。前記ソース線ドライバー回路に入
力される信号V、DX、CL×1、 CL×2、 及びシフトレジスタ250、251より出力される信号252〜2
55を第13図(b)に示す。第13図(a)のソース線ドラ
イバー回路は2系列のシフトレジスタ250、251を具備し
ており、シフトレジスタ250、251は、それぞれ略90゜位
相のずれたクロックCL×1 CL×2 で駆動される。ソース線ドライバー回路がN系列のシフ
トレジスタを具備する場合、各シフトレジスタは略180
゜/Nだけ位相のずれたN系統のクロックとその反転クロ
ックで駆動される。CL×1及びCL×2の周波数をfとす
れば、出力信号252〜255は1/4fの時間間隔で順次出力さ
れ、それぞれのエッジ266〜269でビデオ信号Vをサンプ
リングし、ソース線261〜264にホールドする。この結
果、周波数fのクロックで駆動されるシフトレジスタを
用いて周波数4fのサンプリングを実現することが可能と
なり、TFTによるシフトレジスタの動作速度の遅さを補
う有効な手段となる。前記ソース線ドライバー回路がN
系列のシフトレジスタを具備する場合、周波数fのクロ
ックで駆動されるシフトレジスタを用いて、周波数2Nf
のサンプリングを実現することが可能である。
ドライバー回路の動作速度の遅さを補う駆動方法に関す
るものである。第5図に示される様にTFTの性能は単結
晶シリコンMOSFETの性能に比して劣るため、TFTよるシ
フトレジスタの動作速度はアクティブマトリクスパネル
を駆動するのに十分とは言えない。この動作速度の遅さ
を補うため、本発明は第13図(a)に例示する回路構造
と同図(b)に例示する駆動方法を用いる。第13図
(a)において、250はソース線ドライバー回路に含ま
れる第1のシフトレジスタであり、スタート信号DXとク
ロックCL×1及び が与えられ、出力信号252、254、…を出力する。また、
251はソース線駆動回路に含まれる第2のシフトレジス
タであり、スタート信号DXとクロックCL×2及び が与えられ、出力信号253、255、…を出力する。265は
ビデオ信号Vが与えられるビデオ信号バス、256〜259は
サンプルホールド回路、261〜264はソース線、260は画
素マトリクスである。前記ソース線ドライバー回路に入
力される信号V、DX、CL×1、 CL×2、 及びシフトレジスタ250、251より出力される信号252〜2
55を第13図(b)に示す。第13図(a)のソース線ドラ
イバー回路は2系列のシフトレジスタ250、251を具備し
ており、シフトレジスタ250、251は、それぞれ略90゜位
相のずれたクロックCL×1 CL×2 で駆動される。ソース線ドライバー回路がN系列のシフ
トレジスタを具備する場合、各シフトレジスタは略180
゜/Nだけ位相のずれたN系統のクロックとその反転クロ
ックで駆動される。CL×1及びCL×2の周波数をfとす
れば、出力信号252〜255は1/4fの時間間隔で順次出力さ
れ、それぞれのエッジ266〜269でビデオ信号Vをサンプ
リングし、ソース線261〜264にホールドする。この結
果、周波数fのクロックで駆動されるシフトレジスタを
用いて周波数4fのサンプリングを実現することが可能と
なり、TFTによるシフトレジスタの動作速度の遅さを補
う有効な手段となる。前記ソース線ドライバー回路がN
系列のシフトレジスタを具備する場合、周波数fのクロ
ックで駆動されるシフトレジスタを用いて、周波数2Nf
のサンプリングを実現することが可能である。
本発明を更に有効にする工夫の五番目は、ソース線及
びゲート線ドライバー回路の各出力にテスト手段を設け
ることである。第14図に具体例を示す。同図において、
280はソース線ドライバー回路に含まれるシフトレジス
タ、281はビデオ信号バス端子、282はサンプルホールド
回路、283はソース線ドライバーテスト回路、284、285
はそれぞれテスト回路283の制御端子、テスト信号出力
端子、286はソース線である。すべてのソース線に283の
様なテスト回路が付加される。また、287はゲート線ド
ライバー回路に含まれるシフトレジスタ、288はゲート
線ドライバーテスト回路、289、290はそれぞれテスト信
号入力端子、テスト信号出力端子、291はゲート線、292
は画素マトリクスである。すべてのゲート線に288の様
なテスト回路が付加される。前記テスト回路は以下の様
に動作する。ソース線ドライバー回路のテスト動作中、
端子284の制御によりテスト回路283をオンさせておく。
この状態で、ビデオ信号バス端子281に所定のテスト信
号を入力したうえで、シフトレジスタ280を走査する。
このとき、テスト出力端子285に規格内の信号が時系列
で出力されれば該ソース線ドライバー回路は「良」と判
定され、そうでなければ「不良」と判定される。ゲート
線ドライバー回路のテスト時、端子289に所定のテスト
信号を入力した状態でシフトレジスタ287を走査する。
このとき、テスト出力端子290に規格内の信号が時系列
で出力されれば該ゲート線ドライバー回路は「良」と判
定され、そうでなければ「不良」と判定される。以上の
様にすることによって、従来テストパターンを表示した
うえで目視にて行っていたアクティブマトリクスパネル
の検査を、電気的にしかも自動で実施することが可能と
なる。
びゲート線ドライバー回路の各出力にテスト手段を設け
ることである。第14図に具体例を示す。同図において、
280はソース線ドライバー回路に含まれるシフトレジス
タ、281はビデオ信号バス端子、282はサンプルホールド
回路、283はソース線ドライバーテスト回路、284、285
はそれぞれテスト回路283の制御端子、テスト信号出力
端子、286はソース線である。すべてのソース線に283の
様なテスト回路が付加される。また、287はゲート線ド
ライバー回路に含まれるシフトレジスタ、288はゲート
線ドライバーテスト回路、289、290はそれぞれテスト信
号入力端子、テスト信号出力端子、291はゲート線、292
は画素マトリクスである。すべてのゲート線に288の様
なテスト回路が付加される。前記テスト回路は以下の様
に動作する。ソース線ドライバー回路のテスト動作中、
端子284の制御によりテスト回路283をオンさせておく。
この状態で、ビデオ信号バス端子281に所定のテスト信
号を入力したうえで、シフトレジスタ280を走査する。
このとき、テスト出力端子285に規格内の信号が時系列
で出力されれば該ソース線ドライバー回路は「良」と判
定され、そうでなければ「不良」と判定される。ゲート
線ドライバー回路のテスト時、端子289に所定のテスト
信号を入力した状態でシフトレジスタ287を走査する。
このとき、テスト出力端子290に規格内の信号が時系列
で出力されれば該ゲート線ドライバー回路は「良」と判
定され、そうでなければ「不良」と判定される。以上の
様にすることによって、従来テストパターンを表示した
うえで目視にて行っていたアクティブマトリクスパネル
の検査を、電気的にしかも自動で実施することが可能と
なる。
本発明を更に有効にする工夫の六番目は、製造プロセ
スを追加すること無しに、画素内に保持容量を作り込む
ことである。第15図(a)、(b)に本発明の画素構造
の具体例を示す。同図(a)は等価回路、同図(b)は
断面構造である。同図(a)において、300、301はそれ
ぞれソース線、ゲート線、302は画素TFT、303は液晶セ
ル、304は対向電極端子であり、305が本発明の特徴を成
す金属酸化膜半導体キャパシタ(以下、MOSキャパシタ
と略記する。)、306が該MOSキャパシタ305のゲート電
極である。また、同図(b)において、310及び324は透
明な絶縁基板、311〜315はシリコン薄膜層、316、317は
ゲート絶縁膜、318、319はゲート電極、320は層間絶縁
膜、321はソース線を成す配線層、322は画素電極を成す
透明導電膜層、323は透明導電膜層を含む対向電極、325
は液晶である。326で示した部分に前記画素TFT302が形
成され、領域311、313がソース・ドレイン部を、領域31
2がチャネル部を成す。327で示した部分には前記MOSキ
ャパシタ305が形成され、領域313、315がソース・ドレ
イン部を、領域314がチャネル部を成す。第15図(b)
から明らかな様に、MOSキャパシタ305は画素TFT302と全
く同一な断面構造を有し、従って、MOSキャパシタ305を
形成するために特別な製造プロセスを追加する必要は無
い。ただし、MOSキャパシタ305を保持容量として使用す
るためには、領域314にチャネル即ち反転層が形成され
た状態を保つ必要がある。この状態を保つために、前記
MOSキャパシタ305のゲート電極306には該MOSキャパシタ
がオンする様な所定の電位を与えておく。所定の電位と
は、例えば、MOSキャパシタがN形の場合には正電源電
位、P形の場合には負電源電位が適切である。ゲート絶
縁膜は通常非常に薄く形成されるため、以上の様にゲー
ト絶縁膜を用いて保持キャパシタを構成することによっ
て、従来の様な層間絶縁膜を用いたものに比較して、単
位面積当り5〜10倍の保持容量を得ることが可能とな
り、保持容量を形成するための面積を節約する上で大変
有効である。このため、アクティブマトリクスパネルの
開口率を極めて高くすることが可能となる。
スを追加すること無しに、画素内に保持容量を作り込む
ことである。第15図(a)、(b)に本発明の画素構造
の具体例を示す。同図(a)は等価回路、同図(b)は
断面構造である。同図(a)において、300、301はそれ
ぞれソース線、ゲート線、302は画素TFT、303は液晶セ
ル、304は対向電極端子であり、305が本発明の特徴を成
す金属酸化膜半導体キャパシタ(以下、MOSキャパシタ
と略記する。)、306が該MOSキャパシタ305のゲート電
極である。また、同図(b)において、310及び324は透
明な絶縁基板、311〜315はシリコン薄膜層、316、317は
ゲート絶縁膜、318、319はゲート電極、320は層間絶縁
膜、321はソース線を成す配線層、322は画素電極を成す
透明導電膜層、323は透明導電膜層を含む対向電極、325
は液晶である。326で示した部分に前記画素TFT302が形
成され、領域311、313がソース・ドレイン部を、領域31
2がチャネル部を成す。327で示した部分には前記MOSキ
ャパシタ305が形成され、領域313、315がソース・ドレ
イン部を、領域314がチャネル部を成す。第15図(b)
から明らかな様に、MOSキャパシタ305は画素TFT302と全
く同一な断面構造を有し、従って、MOSキャパシタ305を
形成するために特別な製造プロセスを追加する必要は無
い。ただし、MOSキャパシタ305を保持容量として使用す
るためには、領域314にチャネル即ち反転層が形成され
た状態を保つ必要がある。この状態を保つために、前記
MOSキャパシタ305のゲート電極306には該MOSキャパシタ
がオンする様な所定の電位を与えておく。所定の電位と
は、例えば、MOSキャパシタがN形の場合には正電源電
位、P形の場合には負電源電位が適切である。ゲート絶
縁膜は通常非常に薄く形成されるため、以上の様にゲー
ト絶縁膜を用いて保持キャパシタを構成することによっ
て、従来の様な層間絶縁膜を用いたものに比較して、単
位面積当り5〜10倍の保持容量を得ることが可能とな
り、保持容量を形成するための面積を節約する上で大変
有効である。このため、アクティブマトリクスパネルの
開口率を極めて高くすることが可能となる。
本発明を更に有効にする工夫の最後は、ドライバー回
路を内蔵したアクティブマトリクスパネルの実装に関す
るものである。第16図(a)、(b)にその具体例を示
す。同図(a)は断面構造を示す図であり、330はTFTに
よる画素マトリクスとドライバー回路とが形成された透
明基板、331は対向電極が形成された透明基板、334はシ
ール材、333は封入された液晶、335は実装基板、340は
実装基板335の開口部、338は金、アルミ等の金属による
ワイヤ、339は保護部材である。実装基板335において、
透明基板330が配置される部分に凹部336を設けること
は、ワイヤ338による接続強度を確保するうえで大変有
効である。また、実装基板の一部又は全部に遮光部材33
7を設け、透明基板331又は透明基板330に画素マトリク
ス部の周囲を取り囲む様な形状に帯状に遮光部材332を
設けることは、アクティブマトリクスパネルの表示装置
としての外観を改善する意味で大変有効である。第16図
(b)は、同図(a)のアクティブマトリクスパネル及
びその実装構造を平面図に示したものである。341は画
素マトリクス部を示し、点線342は実装基板335の開口部
を示す。以上の様にすることによって、次の効果が生ず
る。第一に、金属ワイヤ338に加わる応力が均等となる
ため、接続強度が向上する。第二に、本発明のアクティ
ブマトリクスパネルを透過形表示装置として用い背面に
光源を設置する場合、上述の本発明の構造に依れば、画
素マトリクス部の周辺から不要な光が洩れることが防止
され、表示装置としての外観が向上する。
路を内蔵したアクティブマトリクスパネルの実装に関す
るものである。第16図(a)、(b)にその具体例を示
す。同図(a)は断面構造を示す図であり、330はTFTに
よる画素マトリクスとドライバー回路とが形成された透
明基板、331は対向電極が形成された透明基板、334はシ
ール材、333は封入された液晶、335は実装基板、340は
実装基板335の開口部、338は金、アルミ等の金属による
ワイヤ、339は保護部材である。実装基板335において、
透明基板330が配置される部分に凹部336を設けること
は、ワイヤ338による接続強度を確保するうえで大変有
効である。また、実装基板の一部又は全部に遮光部材33
7を設け、透明基板331又は透明基板330に画素マトリク
ス部の周囲を取り囲む様な形状に帯状に遮光部材332を
設けることは、アクティブマトリクスパネルの表示装置
としての外観を改善する意味で大変有効である。第16図
(b)は、同図(a)のアクティブマトリクスパネル及
びその実装構造を平面図に示したものである。341は画
素マトリクス部を示し、点線342は実装基板335の開口部
を示す。以上の様にすることによって、次の効果が生ず
る。第一に、金属ワイヤ338に加わる応力が均等となる
ため、接続強度が向上する。第二に、本発明のアクティ
ブマトリクスパネルを透過形表示装置として用い背面に
光源を設置する場合、上述の本発明の構造に依れば、画
素マトリクス部の周辺から不要な光が洩れることが防止
され、表示装置としての外観が向上する。
実施例の最後として、本発明の応用例を二つ挙げて説
明する。
明する。
応用例の一つは、本発明のアクティブマトリクスパネ
ルを用いて構成される、ビデオカメラ等の電子ビューフ
ァインダー(Electric View Finder:以下、EVFと略記す
る)である。前述した様な多くの工夫を施すことによっ
て、画素マトリクスの周辺に相補形TFTによるドライバ
ー回路を集積化する技術が確立され、小形、高精細、低
消費電力でありかつ信頼性の高いアクティブマトリクス
パネルを安価に得られるようになった結果、第17図に例
示する様な構造のEVFが実現可能となっている。第17図
において、350は撮像装置、352は記録装置、351はビデ
オ信号処理回路で端子362には複合映像信号が得られ
る。353がEVFであり、該EVF353はクロマ回路、同期制御
回路、液晶パネル駆動信号形成回路、電源回路、バック
ライト駆動回路を含む駆動回路部354と、バックライト
用光源356と、反射板355と、拡散板357と、偏光板358及
び360と、本発明のアクティブマトリクスパネル359と、
レンズ361を具備して成る。以上の様にすることによっ
て、従来のCRT(Cathode Ray Tube)を用いたEVFになか
った次の様な効果がもたらされる。
ルを用いて構成される、ビデオカメラ等の電子ビューフ
ァインダー(Electric View Finder:以下、EVFと略記す
る)である。前述した様な多くの工夫を施すことによっ
て、画素マトリクスの周辺に相補形TFTによるドライバ
ー回路を集積化する技術が確立され、小形、高精細、低
消費電力でありかつ信頼性の高いアクティブマトリクス
パネルを安価に得られるようになった結果、第17図に例
示する様な構造のEVFが実現可能となっている。第17図
において、350は撮像装置、352は記録装置、351はビデ
オ信号処理回路で端子362には複合映像信号が得られ
る。353がEVFであり、該EVF353はクロマ回路、同期制御
回路、液晶パネル駆動信号形成回路、電源回路、バック
ライト駆動回路を含む駆動回路部354と、バックライト
用光源356と、反射板355と、拡散板357と、偏光板358及
び360と、本発明のアクティブマトリクスパネル359と、
レンズ361を具備して成る。以上の様にすることによっ
て、従来のCRT(Cathode Ray Tube)を用いたEVFになか
った次の様な効果がもたらされる。
(1)カラーフィルターを備えたアクティブマトリクス
パネルを使用することによって、画素ピッチが50μm以
下の極めて高精細なカラーEVFが実現される。しかも低
消費電力化も促進される。
パネルを使用することによって、画素ピッチが50μm以
下の極めて高精細なカラーEVFが実現される。しかも低
消費電力化も促進される。
(2)極めて小形・省スペースでしかも極めて軽量なEV
Fが実現される。
Fが実現される。
(3)EVFの形状の自由度が増大し、例えばフラットEVF
の様な斬新な意匠が可能になる。
の様な斬新な意匠が可能になる。
もう一つの応用例は、本発明のアクティブマトリクス
パネルを液晶ライトバルブとして使用した投写形カラー
表示装置である。
パネルを液晶ライトバルブとして使用した投写形カラー
表示装置である。
第18図は、該投写型カラー表示装置の平面図である。
ハロゲンランプ等の投写光源370から発した白色光は、
放物ミラー371により集光され、熱線カットフィルター3
72により赤外域の熱線がカットされ、可視光のみがダイ
クロイックミラー系に入射する。まず、青色反射ダイク
ロイックミラー373により、青色光(おおむね500〔nm〕
以下の波長の光)を反射し、その他の光(黄色光)を透
過する。反射した青色光は、反射ミラー374により方向
を変え、青色変調液晶ライトバルブ378に入射する。
ハロゲンランプ等の投写光源370から発した白色光は、
放物ミラー371により集光され、熱線カットフィルター3
72により赤外域の熱線がカットされ、可視光のみがダイ
クロイックミラー系に入射する。まず、青色反射ダイク
ロイックミラー373により、青色光(おおむね500〔nm〕
以下の波長の光)を反射し、その他の光(黄色光)を透
過する。反射した青色光は、反射ミラー374により方向
を変え、青色変調液晶ライトバルブ378に入射する。
青色反射ダイクロイックミラー373を透過した光は、
緑色反射ダイクロイックミラー375に入射し、緑色光
(おおむね500〔nm〕から600〔nm〕の間の波長の光)を
反射し、その他の光である赤色光(おおむね600〔nm〕
以上の波長の光)を透過する。反射した緑色光は、緑色
変調液晶ライトバルブ379に入射する。
緑色反射ダイクロイックミラー375に入射し、緑色光
(おおむね500〔nm〕から600〔nm〕の間の波長の光)を
反射し、その他の光である赤色光(おおむね600〔nm〕
以上の波長の光)を透過する。反射した緑色光は、緑色
変調液晶ライトバルブ379に入射する。
緑色反射ダイクロイックミラー375を透過した赤色光
は、反射ミラー376、377により方向を変え、赤色変調液
晶バルブ380に入射する。
は、反射ミラー376、377により方向を変え、赤色変調液
晶バルブ380に入射する。
青色光、緑色光、赤色光は、それぞれ、青、緑、赤の
原色信号で駆動された、本発明のアクティブマトリクス
パネルによる液晶ライトバルブ378、379、380によって
変調された後、ダイクロイックプリズム383によって合
成される。ダイクロイックプリズム383は、青反射面381
と赤反射面182とが互いに直交するように構成されてい
る。こうして合成されたカラー画像は、投写レンズ384
によってスクリリーン上に拡大投写され表示される。以
上の様にすることによって、従来のCRTによる投写管を
用いた投写形カラー表示装置に無かった次の様な効果が
もたらされる。
原色信号で駆動された、本発明のアクティブマトリクス
パネルによる液晶ライトバルブ378、379、380によって
変調された後、ダイクロイックプリズム383によって合
成される。ダイクロイックプリズム383は、青反射面381
と赤反射面182とが互いに直交するように構成されてい
る。こうして合成されたカラー画像は、投写レンズ384
によってスクリリーン上に拡大投写され表示される。以
上の様にすることによって、従来のCRTによる投写管を
用いた投写形カラー表示装置に無かった次の様な効果が
もたらされる。
(1)液晶ライトバルブを、CRTに比してはるかに小形
かつ高精細に形成することが出来るため前記投写レンズ
384に口径の小さいものを使用することが許される。こ
のため、投写形カラー表示装置の小形化、軽量化、低コ
スト化が実現される。
かつ高精細に形成することが出来るため前記投写レンズ
384に口径の小さいものを使用することが許される。こ
のため、投写形カラー表示装置の小形化、軽量化、低コ
スト化が実現される。
(2)本発明のアクティブマトリクスパネルは高い開口
率を有するため、小口径の投内レンズを用いても明るい
表示を得ることが出来る。
率を有するため、小口径の投内レンズを用いても明るい
表示を得ることが出来る。
(3)CRTによる投写管と異なり、前記ダイクロイック
ミラー及びダイクロイックプリズムによって、赤、緑、
青それぞれのライトバルブの光軸を完全に一致させ得る
ため、三色のレジストレーションが大変良好となる。
ミラー及びダイクロイックプリズムによって、赤、緑、
青それぞれのライトバルブの光軸を完全に一致させ得る
ため、三色のレジストレーションが大変良好となる。
以上で本発明の実施例の説明を終える。
前述の〔課題を解決するための手段〕並びに〔実施
例〕に対応させて本発明の効果を説明する。
例〕に対応させて本発明の効果を説明する。
まず、本発明を有効なものとする四つの基本技術がも
たらす効果について説明する。
たらす効果について説明する。
第一に、画素マトリクス部と同一の透明基板上に相補
形TFTによるゲート線乃至ソース線のドライバー回路を
集積化することによって以下の効果がもたらされる。
形TFTによるゲート線乃至ソース線のドライバー回路を
集積化することによって以下の効果がもたらされる。
(1)外付けドライバー集積回路を実装する際の接続ピ
ッチによって、パネルの精細度が制限されることが無く
なる。この結果、本発明を用いることによって、50μm
以下の画素ピッチを有する液晶パネルが実現可能とな
る。
ッチによって、パネルの精細度が制限されることが無く
なる。この結果、本発明を用いることによって、50μm
以下の画素ピッチを有する液晶パネルが実現可能とな
る。
(2)パネルを実装する実装基板の外形寸法が大幅に小
形化され、本発明の液晶パネルを用いた表示装置の小形
・薄形・軽量化が促進される。
形化され、本発明の液晶パネルを用いた表示装置の小形
・薄形・軽量化が促進される。
(3)ドライバー集積回路を外付けする工程が不要とな
るため、本発明の液晶パネルを用いた表示装置の低コス
ト化が促進される。
るため、本発明の液晶パネルを用いた表示装置の低コス
ト化が促進される。
(4)ドライバー集積回路の外付けが不要となるため、
本発明の液晶パネルを用いた表示装置の信頼性が向上す
る。
本発明の液晶パネルを用いた表示装置の信頼性が向上す
る。
(5)相補形TFTによってドライバー回路を形成するこ
とによって、液晶パネルが本来洩っている低電力性との
相乗効果が発揮され、表示装置全体の低電力化が実現さ
れる。これは、ビデオカメラのEVFや携帯形画像モニタ
ーへの応用を可能とするための重要な要素である。
とによって、液晶パネルが本来洩っている低電力性との
相乗効果が発揮され、表示装置全体の低電力化が実現さ
れる。これは、ビデオカメラのEVFや携帯形画像モニタ
ーへの応用を可能とするための重要な要素である。
第二に、相補形TFTを用い、尚且つ、シフトレジスタ
をスタティック形の回路構成とすることによって、低電
力化のみならず動作電圧範囲及び動作周波数範囲を広げ
る効果をもたらす。TFTは第5図に示される様なオフ電
流の高い特性を有し、更に、オフ電流の温度特性も大き
い。この様なTFTの欠点はシフトレジスタをスタティッ
ク形構成とすることによって補われ、動作電圧範囲及び
動作周波数範囲が拡大される。
をスタティック形の回路構成とすることによって、低電
力化のみならず動作電圧範囲及び動作周波数範囲を広げ
る効果をもたらす。TFTは第5図に示される様なオフ電
流の高い特性を有し、更に、オフ電流の温度特性も大き
い。この様なTFTの欠点はシフトレジスタをスタティッ
ク形構成とすることによって補われ、動作電圧範囲及び
動作周波数範囲が拡大される。
第三に、相補形TFTの構造において、第1の極性のTFT
のソース・ドレイン領域の第1の極性の不純物を含み、
第2の極性のTFTのソース・ドレイン領域に第1の極性
の不純物とそれより高濃度の第2の極性の不純物を含む
構造を採用することによって、従来の片極性のTFTの製
造工程に単に1回のホト工程を追加することによって、
安価に、画素マトリクスを含む相補形TFT集積回路が得
られる。更に、特性の揃ったP形並びにN形TFTが得ら
れる。
のソース・ドレイン領域の第1の極性の不純物を含み、
第2の極性のTFTのソース・ドレイン領域に第1の極性
の不純物とそれより高濃度の第2の極性の不純物を含む
構造を採用することによって、従来の片極性のTFTの製
造工程に単に1回のホト工程を追加することによって、
安価に、画素マトリクスを含む相補形TFT集積回路が得
られる。更に、特性の揃ったP形並びにN形TFTが得ら
れる。
第四に、ドライバー回路を構成するTFTのゲート長を
画素マトリクスを構成するTFTのそれよりも短かく形成
することによって、ドライバー回路の動作速度を向上さ
せ、尚且つ、各画素における書込み、保持動作を最適状
態に保つことが可能となる。
画素マトリクスを構成するTFTのそれよりも短かく形成
することによって、ドライバー回路の動作速度を向上さ
せ、尚且つ、各画素における書込み、保持動作を最適状
態に保つことが可能となる。
次に、本発明を更に有効なものとする七つの手段がも
たらす効果について説明する。
たらす効果について説明する。
第一に、各機能ブロックのパターンレイアウトを、第
8図、第9図、第10図(a)、(b)の様にすることに
よって、特にドライバー回路部の集積度が高められ、画
素ピッチという限定されたピッチ内にドライバー回路の
単位セルを作り込むことが可能になる。
8図、第9図、第10図(a)、(b)の様にすることに
よって、特にドライバー回路部の集積度が高められ、画
素ピッチという限定されたピッチ内にドライバー回路の
単位セルを作り込むことが可能になる。
第二に、ソース線ドライバー回路のクロック配線を第
11図(a)の様に配置することによって、ビデオ信号に
混入するクロックノイズを除去し、画面に生ずるライン
状の表示ムラを視認不可能なレベルに抑圧することが可
能となる。
11図(a)の様に配置することによって、ビデオ信号に
混入するクロックノイズを除去し、画面に生ずるライン
状の表示ムラを視認不可能なレベルに抑圧することが可
能となる。
第三に、第12図に示すサンプルホールド回路に接続さ
れる抵抗を全ソース線に亘って均一化することによっ
て、全ソース線への表示信号の書き込みレベルを完全に
均一にすることが可能となり、ライン状の表示ムラが除
去される。
れる抵抗を全ソース線に亘って均一化することによっ
て、全ソース線への表示信号の書き込みレベルを完全に
均一にすることが可能となり、ライン状の表示ムラが除
去される。
第四に、ソース線ドライバー回路を、第13図(a)の
様に構成し、同図(b)の様な方法で駆動することによ
って、周波数fのクロックで駆動されるN系列のシフト
レジスタを用いて周波数2Nfでビデオ信号をサンプリン
グすることが可能となる。これによって、必ずしもオン
電流の大きさが十分でないTFTを用いて高精細なドライ
バー回路内蔵アクティブマトリクスパネルが実現され
る。
様に構成し、同図(b)の様な方法で駆動することによ
って、周波数fのクロックで駆動されるN系列のシフト
レジスタを用いて周波数2Nfでビデオ信号をサンプリン
グすることが可能となる。これによって、必ずしもオン
電流の大きさが十分でないTFTを用いて高精細なドライ
バー回路内蔵アクティブマトリクスパネルが実現され
る。
第五に、第14図の様にドライバー回路の各出力にテス
ト回路を設けることによって、従来テストパターンを表
示した状態で目視にて行っていたアクティブマトリクス
パネルの検査を、電気的にしかも自動で実施することが
可能となる。
ト回路を設けることによって、従来テストパターンを表
示した状態で目視にて行っていたアクティブマトリクス
パネルの検査を、電気的にしかも自動で実施することが
可能となる。
第六に、各画素に第15図(a)、(b)の様な構造の
保持容量を作り込むことによって、製造コストの上昇無
しに、しかも、開口率をほとんど減少させること無し
に、各画素における電荷の保持をより確実なものとする
ことが可能となる。
保持容量を作り込むことによって、製造コストの上昇無
しに、しかも、開口率をほとんど減少させること無し
に、各画素における電荷の保持をより確実なものとする
ことが可能となる。
第七に、実装構造を、第16図(a)、(b)の様なも
のとすることによって、接続強度及び信頼性を向上させ
得るのみならず、本発明のアクティブマトリクスパネル
にバックライト装置を併用して透過形表示装置を構成す
る場合に画素マトリクス部周辺から不要光が洩れること
を防止出来る。
のとすることによって、接続強度及び信頼性を向上させ
得るのみならず、本発明のアクティブマトリクスパネル
にバックライト装置を併用して透過形表示装置を構成す
る場合に画素マトリクス部周辺から不要光が洩れること
を防止出来る。
最後に、本発明を特定の表示システムに応用すること
によって得られる効果について述べる。
によって得られる効果について述べる。
第一に、本発明をビデオカメラのEVFに応用すること
によって、従来のCRTを用いたEVFに無かった以下の効果
がもたらされる。
によって、従来のCRTを用いたEVFに無かった以下の効果
がもたらされる。
(1)カラーフィルターを備えたアクティブマトリクス
パネルを使用することによって、画素ピッチが50μm以
下の極めて高精細なカラーEVFが実現される。しかも低
消費電力化も促進される。
パネルを使用することによって、画素ピッチが50μm以
下の極めて高精細なカラーEVFが実現される。しかも低
消費電力化も促進される。
(2)極めて小形・省スペースでしかも極めて軽量なEV
Fが実現される。
Fが実現される。
(3)EVFの形状の自由度が増大し、例えばフラットEVF
の様な斬新な意匠が可能になる。
の様な斬新な意匠が可能になる。
第二に、本発明を投写形カラー表示装置に応用するこ
とによって、従来のCRTを用いたものに無かった以下の
効果がもたらされる。
とによって、従来のCRTを用いたものに無かった以下の
効果がもたらされる。
(1)液晶ライトバルブを、CRTに比してはるかに小形
かつ高精細に形成することが出来るため投写レンズに口
径の小さいものを使用することが許される。このため、
投写形カラー表示装置の小形化、軽量化、低コスト化が
実現される。
かつ高精細に形成することが出来るため投写レンズに口
径の小さいものを使用することが許される。このため、
投写形カラー表示装置の小形化、軽量化、低コスト化が
実現される。
(2)本発明のアクティブマトリクスパネルは高い開口
率を有するため、小口径の投写レンズを用いても明るい
表示を得ることが出来る。
率を有するため、小口径の投写レンズを用いても明るい
表示を得ることが出来る。
(3)CRTによる投写管と異なり、前記ダイクロイック
ミラー及びダイクロイックプリズムによって赤、緑、青
それぞれのライトバルブの光軸を完全に一致させ得るた
め、三色のレジストレーションが大変良好となる。
ミラー及びダイクロイックプリズムによって赤、緑、青
それぞれのライトバルブの光軸を完全に一致させ得るた
め、三色のレジストレーションが大変良好となる。
〔発明の効果〕 (a)シフトレジスタを相補型の多結晶シリコン薄膜ト
ランジスタにより構成することにより、低消費電力駆動
が可能となり、多結晶シリコン薄膜トランジスタであっ
ても高性能なトランジスタを供給することができる。
ランジスタにより構成することにより、低消費電力駆動
が可能となり、多結晶シリコン薄膜トランジスタであっ
ても高性能なトランジスタを供給することができる。
(b)多結晶シリコン薄膜トランジスタは単結晶シリコ
ントランジスタに比べて、オフ時のリーク電流が大きい
が、ドライバー回路を構成するシフトレジスタを多結晶
シリコン薄膜トランジスタによるスタティックシフトレ
ジスタとすることにより、オフ時のリーク電流の影響を
抑えて高速動作が可能となる。
ントランジスタに比べて、オフ時のリーク電流が大きい
が、ドライバー回路を構成するシフトレジスタを多結晶
シリコン薄膜トランジスタによるスタティックシフトレ
ジスタとすることにより、オフ時のリーク電流の影響を
抑えて高速動作が可能となる。
第1図は、本発明の実施例、即ち、周辺にドライバー回
路を集積化したアクティブマトリクスパネルを示した
図。 第2図(a)〜(f)は、第1図におけるドライバー回
路の詳細な構成例を示した図。 第3図(a)、(b)は、本発明のアクティブマトリク
スパネルの断面構造を例示した図。 第4図(a)〜(d)は、本発明のアクティブマトリク
スパネルの製造方法を例示した図。 第5図は、本発明に関わるTFTの特性例を単結晶シリコ
ンMOSFETのそれと比較して示した図。 第6図は、本明細書中におけるゲート長、ゲート幅の定
義を示した図。 第7図は、本明細書中における空乏層幅、シリコン薄膜
の膜厚の定義を示した図。 第8図、第9図、第10図(a)、(b)は、本発明を更
に有効なものとする第一の手段を説明するための図。 第11図(a)、(b)は、本発明を更に有効なものとす
る第二の手段を説明するための図。 第12図は、本発明を更に有効なものとする第三の手段を
説明するための図。 第13図(a)、(b)は、本発明を更に有効なものとす
る第四の手段を説明するための図。 第14図は、本発明を更に有効なものとする第五の手段を
説明するための図。 第15図(a)、(b)は、本発明を更に有効なものとす
る第六の手段を説明するための図。 第16図(a)、(b)は、本発明を更に有効なものとす
る第七の手段を説明するための図。 第17図は、本発明の第一の応用例を示した図。 第18図は、本発明の第二の応用例を示した図。 第19図は、従来技術を説明するための図。
路を集積化したアクティブマトリクスパネルを示した
図。 第2図(a)〜(f)は、第1図におけるドライバー回
路の詳細な構成例を示した図。 第3図(a)、(b)は、本発明のアクティブマトリク
スパネルの断面構造を例示した図。 第4図(a)〜(d)は、本発明のアクティブマトリク
スパネルの製造方法を例示した図。 第5図は、本発明に関わるTFTの特性例を単結晶シリコ
ンMOSFETのそれと比較して示した図。 第6図は、本明細書中におけるゲート長、ゲート幅の定
義を示した図。 第7図は、本明細書中における空乏層幅、シリコン薄膜
の膜厚の定義を示した図。 第8図、第9図、第10図(a)、(b)は、本発明を更
に有効なものとする第一の手段を説明するための図。 第11図(a)、(b)は、本発明を更に有効なものとす
る第二の手段を説明するための図。 第12図は、本発明を更に有効なものとする第三の手段を
説明するための図。 第13図(a)、(b)は、本発明を更に有効なものとす
る第四の手段を説明するための図。 第14図は、本発明を更に有効なものとする第五の手段を
説明するための図。 第15図(a)、(b)は、本発明を更に有効なものとす
る第六の手段を説明するための図。 第16図(a)、(b)は、本発明を更に有効なものとす
る第七の手段を説明するための図。 第17図は、本発明の第一の応用例を示した図。 第18図は、本発明の第二の応用例を示した図。 第19図は、従来技術を説明するための図。
Claims (6)
- 【請求項1】一対の基板間に液晶が封入されてなり、該
一対の基板の一方の基板上には、複数のゲート線及び複
数のソース線と、該複数のゲート線及びソース線に接続
された多結晶シリコン薄膜トランジスタを有する画素マ
トリクスが配置されてなるアクティブマトリクスパネル
において、 該一方の基板上には、該複数のゲート線及びソース線の
それぞれに信号を供給するゲート線ドライバー回路及び
ソース線ドライバー回路の少なくとも一方が形成されて
なり、該ゲート線ドライバー回路または該ソース線ドラ
イバー回路を構成するシフトレジスタは相補型の多結晶
シリコン薄膜トランジスタからなるクロックドインバー
タ回路を有するスタティックシフトレジスタであること
を特徴とするアクティブマトリクスパネル。 - 【請求項2】請求項1記載のアクティブマトリクスパネ
ルを用いた投与型表示装置。 - 【請求項3】請求項1記載のアクティブマトリクスパネ
ルを用いたビューファインダー。 - 【請求項4】一対の基板間に液晶が封入されてなり、該
一対の基板の一方の基板上には、複数のゲート線及び複
数のソース線と、該複数のゲート線及びソース線に接続
された多結晶シリコン薄膜トランジスタを有する画素マ
トリクスが配置されてなるアクティブマトリクスパネル
において、 該一方の基板上には、該複数のゲート線及びソース線の
それぞれに信号を供給するゲート線ドライバー回路及び
ソース線ドライバー回路の少なくとも一方が形成されて
なり、該ゲート線ドライバー回路または該ソース線ドラ
イバー回路を構成するシフトレジスタは相補型の多結晶
シリコン薄膜トランジスタからなるインバータ回路及び
トランスミッションゲート回路を有するスタティックシ
フトレジスタであることを特徴とするアクティブマトリ
クスパネル。 - 【請求項5】請求項4記載のアクティブマトリクスパネ
ルを用いた投写型表示装置。 - 【請求項6】請求項4記載のアクティブマトリクスパネ
ルを用いたビューファインダー。
Priority Applications (43)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11991988A JP2653099B2 (ja) | 1988-05-17 | 1988-05-17 | アクティブマトリクスパネル,投写型表示装置及びビューファインダー |
KR1019890005609A KR940009074B1 (ko) | 1988-05-17 | 1989-04-28 | 액티브 매트릭스 패널 |
KR1019940011609A KR940010107B1 (ko) | 1988-05-17 | 1989-04-28 | 액티브 매트릭스 패널 |
US07/351,758 US5250931A (en) | 1988-05-17 | 1989-05-15 | Active matrix panel having display and driver TFT's on the same substrate |
EP19970200954 EP0806700A1 (en) | 1988-05-17 | 1989-05-16 | Liquid crystal device |
SG9601705A SG81185A1 (en) | 1988-05-17 | 1989-05-16 | Active matrix panel |
EP20010128824 EP1227469B1 (en) | 1988-05-17 | 1989-05-16 | Liquid crystal device |
EP19940106662 EP0617309B1 (en) | 1988-05-17 | 1989-05-16 | Active matrix panel |
DE1989628806 DE68928806T2 (de) | 1988-05-17 | 1989-05-16 | Tafel mit aktiver Matrix |
EP19940106660 EP0610969B1 (en) | 1988-05-17 | 1989-05-16 | Active matrix panel |
DE1989620200 DE68920200T2 (de) | 1988-05-17 | 1989-05-16 | Anzeigetafel mit aktiver Matrix. |
EP19890304929 EP0342925B1 (en) | 1988-05-17 | 1989-05-16 | Active matrix panel |
EP19940106661 EP0609919B1 (en) | 1988-05-17 | 1989-05-16 | Active matrix panel |
EP19970200957 EP0806702A1 (en) | 1988-05-17 | 1989-05-16 | Liquid crystal device |
SG1996002894A SG63566A1 (en) | 1988-05-17 | 1989-05-16 | Active matrix panel |
EP19970200955 EP0806701A1 (en) | 1988-05-17 | 1989-05-16 | Liquid crystal device |
DE1989629091 DE68929091T2 (de) | 1988-05-17 | 1989-05-16 | Tafel mit aktiver Matrix |
DE1989629189 DE68929189T2 (de) | 1988-05-17 | 1989-05-16 | Tafel mit aktiver Matrix |
DE68929562T DE68929562D1 (de) | 1988-05-17 | 1989-05-16 | Flüssigkristall-Anzeigevorrichtung |
SG9602098A SG81859A1 (en) | 1988-05-17 | 1989-05-16 | Active matrix panel |
US07/923,752 US5274279A (en) | 1988-05-17 | 1992-07-31 | Thin film CMOS inverter |
US07923751 US5341012B1 (en) | 1988-05-17 | 1992-07-31 | CMOS device for use in connection with an active matrix panel |
KR1019940011607A KR950004739B1 (ko) | 1988-05-17 | 1994-05-25 | 액티브 매트릭스 패널 |
KR94011608A KR960001506B1 (en) | 1988-05-17 | 1994-05-25 | Active matrix panel |
US08/402,054 US5616936A (en) | 1988-05-17 | 1995-03-10 | Active matrix assembly with signal line crossing to equalize stray capacitance |
US08/402,376 US5583347A (en) | 1988-05-17 | 1995-03-13 | Liquid crystal device |
US08/412,189 US5656826A (en) | 1988-05-17 | 1995-03-28 | Liquid crystal device with thick passivation layer over driver region |
US08/437,872 US5811837A (en) | 1988-05-17 | 1995-05-09 | Liquid crystal device with unit cell pitch twice the picture element pitch |
US08/439,411 US5648685A (en) | 1988-05-17 | 1995-05-11 | Active matrix assembly with lines of equal resistance |
US08/454,733 US5677212A (en) | 1988-05-17 | 1995-05-31 | Method of forming a liquid crystal device |
US08/461,409 US5591990A (en) | 1988-05-17 | 1995-06-05 | Active matrix assembly |
KR1019950021244A KR950014502B1 (ko) | 1988-05-17 | 1995-07-14 | 액티브 매트릭스 패널 제조 방법 |
US08/721,222 US5714771A (en) | 1988-05-17 | 1996-09-26 | Projection type color display device, liquid crystal device, active matrix assembly and electric view finder |
US08/792,228 US5780872A (en) | 1988-05-17 | 1997-01-31 | Liquid crystal device, projection type color display device and driving circuit |
US08/823,130 US5904511A (en) | 1988-05-17 | 1997-03-25 | Method of forming a liquid crystal device |
US08/838,871 US6486497B2 (en) | 1988-05-17 | 1997-04-14 | Liquid crystal device, projection type display device and driving circuit |
US08/877,469 US5754158A (en) | 1988-05-17 | 1997-06-17 | Liquid crystal device |
HK101897A HK101897A (en) | 1988-05-17 | 1997-06-26 | Active matrix panel |
JP10332648A JPH11237647A (ja) | 1988-05-17 | 1998-11-24 | 投写型表示装置の製造方法 |
JP10332647A JPH11237643A (ja) | 1988-05-17 | 1998-11-24 | 投写型表示装置 |
HK98115928A HK1014586A1 (en) | 1988-05-17 | 1998-12-28 | Active matrix panel |
HK98115927A HK1014585A1 (en) | 1988-05-17 | 1998-12-28 | Active matrix panel |
US10/229,049 US6700135B2 (en) | 1988-05-17 | 2002-08-28 | Active matrix panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11991988A JP2653099B2 (ja) | 1988-05-17 | 1988-05-17 | アクティブマトリクスパネル,投写型表示装置及びビューファインダー |
Related Child Applications (7)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09025685A Division JP3108991B2 (ja) | 1997-02-07 | 1997-02-07 | アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投射型表示装置 |
JP9025687A Division JP3067671B2 (ja) | 1997-02-07 | 1997-02-07 | アクティブマトリクスパネル、ビューファインダー並びに投写型表示装置 |
JP02568497A Division JP3170218B2 (ja) | 1997-02-07 | 1997-02-07 | アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投写型表示装置 |
JP9025682A Division JPH09325368A (ja) | 1997-02-07 | 1997-02-07 | アクティブマトリクスパネル |
JP02568697A Division JP3187736B2 (ja) | 1997-02-07 | 1997-02-07 | アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投写型表示装置 |
JP9025683A Division JP3070503B2 (ja) | 1988-05-17 | 1997-02-07 | アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投写型表示装置 |
JP02568197A Division JP3170217B2 (ja) | 1997-02-07 | 1997-02-07 | アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投写型表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01289917A JPH01289917A (ja) | 1989-11-21 |
JP2653099B2 true JP2653099B2 (ja) | 1997-09-10 |
Family
ID=14773425
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11991988A Expired - Lifetime JP2653099B2 (ja) | 1988-05-17 | 1988-05-17 | アクティブマトリクスパネル,投写型表示装置及びビューファインダー |
JP10332647A Pending JPH11237643A (ja) | 1988-05-17 | 1998-11-24 | 投写型表示装置 |
JP10332648A Pending JPH11237647A (ja) | 1988-05-17 | 1998-11-24 | 投写型表示装置の製造方法 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10332647A Pending JPH11237643A (ja) | 1988-05-17 | 1998-11-24 | 投写型表示装置 |
JP10332648A Pending JPH11237647A (ja) | 1988-05-17 | 1998-11-24 | 投写型表示装置の製造方法 |
Country Status (7)
Country | Link |
---|---|
US (15) | US5250931A (ja) |
EP (8) | EP1227469B1 (ja) |
JP (3) | JP2653099B2 (ja) |
KR (2) | KR940010107B1 (ja) |
DE (5) | DE68929189T2 (ja) |
HK (3) | HK101897A (ja) |
SG (3) | SG81185A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100414405C (zh) * | 2001-10-11 | 2008-08-27 | 三星电子株式会社 | 具有视觉检查装置的薄膜晶体管阵列面板及其检查方法 |
CN101221958B (zh) * | 2001-10-11 | 2012-08-15 | 三星电子株式会社 | 具有视觉检查装置的薄膜晶体管阵列面板及其检查方法 |
Families Citing this family (328)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6149988A (en) * | 1986-09-26 | 2000-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Method and system of laser processing |
US6261856B1 (en) | 1987-09-16 | 2001-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Method and system of laser processing |
JP2653099B2 (ja) * | 1988-05-17 | 1997-09-10 | セイコーエプソン株式会社 | アクティブマトリクスパネル,投写型表示装置及びビューファインダー |
JP2738704B2 (ja) * | 1988-06-20 | 1998-04-08 | 株式会社日立製作所 | 液晶表示装置 |
JP2566175B2 (ja) * | 1990-04-27 | 1996-12-25 | セイコー電子工業株式会社 | 半導体装置及びその製造方法 |
US6067062A (en) * | 1990-09-05 | 2000-05-23 | Seiko Instruments Inc. | Light valve device |
FR2667470B1 (fr) * | 1990-09-28 | 1997-03-14 | Sodern | Dispositif electro-optique a adressage electronique. |
US5849601A (en) | 1990-12-25 | 1998-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
US7115902B1 (en) | 1990-11-20 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
KR950013784B1 (ko) * | 1990-11-20 | 1995-11-16 | 가부시키가이샤 한도오따이 에네루기 겐큐쇼 | 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터 |
JP2791422B2 (ja) * | 1990-12-25 | 1998-08-27 | 株式会社 半導体エネルギー研究所 | 電気光学装置およびその作製方法 |
US8106867B2 (en) | 1990-11-26 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
US7154147B1 (en) * | 1990-11-26 | 2006-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
KR950001360B1 (ko) * | 1990-11-26 | 1995-02-17 | 가부시키가이샤 한도오따이 에네루기 겐큐쇼 | 전기 광학장치와 그 구동방법 |
JP2838318B2 (ja) * | 1990-11-30 | 1998-12-16 | 株式会社半導体エネルギー研究所 | 感光装置及びその作製方法 |
US7098479B1 (en) | 1990-12-25 | 2006-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
US7576360B2 (en) | 1990-12-25 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device which comprises thin film transistors and method for manufacturing the same |
JP3210307B2 (ja) * | 1990-12-29 | 2001-09-17 | 株式会社半導体エネルギー研究所 | テレビ受像機 |
US5300788A (en) * | 1991-01-18 | 1994-04-05 | Kopin Corporation | Light emitting diode bars and arrays and method of making same |
JP3556679B2 (ja) * | 1992-05-29 | 2004-08-18 | 株式会社半導体エネルギー研究所 | 電気光学装置 |
EP0499979A3 (en) | 1991-02-16 | 1993-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
JP2794678B2 (ja) | 1991-08-26 | 1998-09-10 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
KR960001611B1 (ko) | 1991-03-06 | 1996-02-02 | 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 | 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법 |
US6713783B1 (en) | 1991-03-15 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Compensating electro-optical device including thin film transistors |
JP2873632B2 (ja) * | 1991-03-15 | 1999-03-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
EP0504813B1 (en) * | 1991-03-19 | 1998-03-04 | Hitachi, Ltd. | Method for projecting an image obtained by using liquid crystal panels and display apparatus for realizing the same |
JP2794499B2 (ja) | 1991-03-26 | 1998-09-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2717237B2 (ja) * | 1991-05-16 | 1998-02-18 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
US6975296B1 (en) | 1991-06-14 | 2005-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
US5414442A (en) * | 1991-06-14 | 1995-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
US6778231B1 (en) | 1991-06-14 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical display device |
JP3255942B2 (ja) | 1991-06-19 | 2002-02-12 | 株式会社半導体エネルギー研究所 | 逆スタガ薄膜トランジスタの作製方法 |
DE69214053D1 (de) * | 1991-07-24 | 1996-10-31 | Fujitsu Ltd | Aktive Flüssigkristallanzeigevorrichtung vom Matrixtyp |
JP2845303B2 (ja) | 1991-08-23 | 1999-01-13 | 株式会社 半導体エネルギー研究所 | 半導体装置とその作製方法 |
US6556257B2 (en) * | 1991-09-05 | 2003-04-29 | Sony Corporation | Liquid crystal display device |
US7253440B1 (en) | 1991-10-16 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having at least first and second thin film transistors |
JP2784615B2 (ja) | 1991-10-16 | 1998-08-06 | 株式会社半導体エネルギー研究所 | 電気光学表示装置およびその駆動方法 |
US7071910B1 (en) | 1991-10-16 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and method of driving and manufacturing the same |
US6759680B1 (en) | 1991-10-16 | 2004-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device having thin film transistors |
JP2650543B2 (ja) * | 1991-11-25 | 1997-09-03 | カシオ計算機株式会社 | マトリクス回路駆動装置 |
WO1993011455A1 (en) * | 1991-11-29 | 1993-06-10 | Seiko Epson Corporation | Liquid crystal display and method of manufacturing same |
US5485019A (en) * | 1992-02-05 | 1996-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
JPH05303116A (ja) * | 1992-02-28 | 1993-11-16 | Canon Inc | 半導体装置 |
JP2651972B2 (ja) * | 1992-03-04 | 1997-09-10 | 株式会社半導体エネルギー研究所 | 液晶電気光学装置 |
JP2758103B2 (ja) * | 1992-04-08 | 1998-05-28 | シャープ株式会社 | アクティブマトリクス基板及びその製造方法 |
US5166960A (en) * | 1992-04-20 | 1992-11-24 | Xerox Corporation | Parallel multi-phased a-Si shift register for fast addressing of an a-Si array |
US6693681B1 (en) | 1992-04-28 | 2004-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
JP2814161B2 (ja) | 1992-04-28 | 1998-10-22 | 株式会社半導体エネルギー研究所 | アクティブマトリクス表示装置およびその駆動方法 |
TW214603B (en) * | 1992-05-13 | 1993-10-11 | Seiko Electron Co Ltd | Semiconductor device |
US5638084A (en) * | 1992-05-22 | 1997-06-10 | Dielectric Systems International, Inc. | Lighting-independent color video display |
JPH06124913A (ja) | 1992-06-26 | 1994-05-06 | Semiconductor Energy Lab Co Ltd | レーザー処理方法 |
JP3526058B2 (ja) | 1992-08-19 | 2004-05-10 | セイコーインスツルメンツ株式会社 | 光弁用半導体装置 |
US5633176A (en) * | 1992-08-19 | 1997-05-27 | Seiko Instruments Inc. | Method of producing a semiconductor device for a light valve |
US6624477B1 (en) | 1992-10-09 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
TW232751B (en) * | 1992-10-09 | 1994-10-21 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for forming the same |
JPH0798460A (ja) | 1992-10-21 | 1995-04-11 | Seiko Instr Inc | 半導体装置及び光弁装置 |
US5426447A (en) * | 1992-11-04 | 1995-06-20 | Yuen Foong Yu H.K. Co., Ltd. | Data driving circuit for LCD display |
JP3144166B2 (ja) * | 1992-11-25 | 2001-03-12 | ソニー株式会社 | 低振幅入力レベル変換回路 |
US6323071B1 (en) | 1992-12-04 | 2001-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a semiconductor device |
US5403762A (en) * | 1993-06-30 | 1995-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a TFT |
JP3437863B2 (ja) | 1993-01-18 | 2003-08-18 | 株式会社半導体エネルギー研究所 | Mis型半導体装置の作製方法 |
US5491571A (en) * | 1993-01-19 | 1996-02-13 | Hughes Aircraft Company | Liquid crystal display including electrodes and driver devices integrally formed in monocrystalline semiconductor layer |
US5563427A (en) * | 1993-02-10 | 1996-10-08 | Seiko Epson Corporation | Active matrix panel and manufacturing method including TFTs having variable impurity concentration levels |
US5953582A (en) * | 1993-02-10 | 1999-09-14 | Seiko Epson Corporation | Active matrix panel manufacturing method including TFTS having variable impurity concentration levels |
US5501989A (en) * | 1993-03-22 | 1996-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer |
US6771237B1 (en) | 1993-05-24 | 2004-08-03 | Display Science, Inc. | Variable configuration video displays and their manufacture |
TW281786B (ja) * | 1993-05-26 | 1996-07-21 | Handotai Energy Kenkyusho Kk | |
US6875628B1 (en) | 1993-05-26 | 2005-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method of the same |
GB9311129D0 (en) * | 1993-05-28 | 1993-07-14 | Philips Electronics Uk Ltd | Electronic devices with-film circuit elements forming a sampling circuit |
JP3375681B2 (ja) * | 1993-06-04 | 2003-02-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3591872B2 (ja) * | 1993-06-10 | 2004-11-24 | キヤノン株式会社 | 半導体装置 |
GB9314849D0 (en) * | 1993-07-16 | 1993-09-01 | Philips Electronics Uk Ltd | Electronic devices |
US5589406A (en) * | 1993-07-30 | 1996-12-31 | Ag Technology Co., Ltd. | Method of making TFT display |
JPH07111333A (ja) * | 1993-08-20 | 1995-04-25 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法並びにそれを用いた入 力または出力デバイス |
JP2814049B2 (ja) | 1993-08-27 | 1998-10-22 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
TW297142B (ja) | 1993-09-20 | 1997-02-01 | Handotai Energy Kenkyusho Kk | |
JP2000150907A (ja) * | 1993-09-20 | 2000-05-30 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JPH07135323A (ja) * | 1993-10-20 | 1995-05-23 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体集積回路およびその作製方法 |
US7081938B1 (en) | 1993-12-03 | 2006-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
JP3066944B2 (ja) | 1993-12-27 | 2000-07-17 | キヤノン株式会社 | 光電変換装置、その駆動方法及びそれを有するシステム |
TW255032B (ja) * | 1993-12-20 | 1995-08-21 | Sharp Kk | |
US5657040A (en) * | 1993-12-29 | 1997-08-12 | Casio Computer Co., Ltd. | Driving apparatus for stably driving high-definition and large screen liquid crystal display panels |
JP2759108B2 (ja) * | 1993-12-29 | 1998-05-28 | カシオ計算機株式会社 | 液晶表示装置 |
JP2873660B2 (ja) * | 1994-01-08 | 1999-03-24 | 株式会社半導体エネルギー研究所 | 半導体集積回路の作製方法 |
JP3108296B2 (ja) | 1994-01-26 | 2000-11-13 | 三洋電機株式会社 | 表示装置の製造方法 |
US5616935A (en) | 1994-02-08 | 1997-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit having N-channel and P-channel transistors |
JPH07244337A (ja) | 1994-03-04 | 1995-09-19 | Semiconductor Energy Lab Co Ltd | 情報入出力装置 |
US5555001A (en) * | 1994-03-08 | 1996-09-10 | Prime View Hk Limited | Redundant scheme for LCD display with integrated data driving circuit |
US6700133B1 (en) * | 1994-03-11 | 2004-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
JPH07254693A (ja) * | 1994-03-15 | 1995-10-03 | Semiconductor Energy Lab Co Ltd | 固体撮像装置及びその製造方法 |
JP3672586B2 (ja) * | 1994-03-24 | 2005-07-20 | 株式会社半導体エネルギー研究所 | 補正システムおよびその動作方法 |
US6747627B1 (en) | 1994-04-22 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device |
JPH07302912A (ja) | 1994-04-29 | 1995-11-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
DE19500380C2 (de) * | 1994-05-20 | 2001-05-17 | Mitsubishi Electric Corp | Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür |
JP3256084B2 (ja) | 1994-05-26 | 2002-02-12 | 株式会社半導体エネルギー研究所 | 半導体集積回路およびその作製方法 |
CN1161646C (zh) | 1994-06-02 | 2004-08-11 | 株式会社半导体能源研究所 | 有源矩阵显示器和电光元件 |
JP3530750B2 (ja) * | 1994-06-13 | 2004-05-24 | 株式会社半導体エネルギー研究所 | アクティブマトリクス装置 |
JP3530749B2 (ja) * | 1994-06-13 | 2004-05-24 | 株式会社半導体エネルギー研究所 | アクティブマトリクス装置 |
JP3312083B2 (ja) | 1994-06-13 | 2002-08-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP3067949B2 (ja) * | 1994-06-15 | 2000-07-24 | シャープ株式会社 | 電子装置および液晶表示装置 |
JP3126630B2 (ja) * | 1994-06-20 | 2001-01-22 | キヤノン株式会社 | ディスプレイ |
JP3715996B2 (ja) * | 1994-07-29 | 2005-11-16 | 株式会社日立製作所 | 液晶表示装置 |
US5949397A (en) * | 1994-08-16 | 1999-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Peripheral driver circuit of Liquid crystal electro-optical device |
CN101004899B (zh) * | 1994-08-16 | 2011-09-28 | 株式会社半导体能源研究所 | 液晶电光器件的外部驱动器电路 |
JPH08101669A (ja) * | 1994-09-30 | 1996-04-16 | Semiconductor Energy Lab Co Ltd | 表示装置駆動回路 |
JPH08106272A (ja) * | 1994-10-03 | 1996-04-23 | Semiconductor Energy Lab Co Ltd | 表示装置駆動回路 |
TW353731B (en) | 1994-10-07 | 1999-03-01 | Semiconductor Energy Lab Co Ltd | Active matrix panel |
US5883609A (en) * | 1994-10-27 | 1999-03-16 | Nec Corporation | Active matrix type liquid crystal display with multi-media oriented drivers and driving method for same |
JPH08129360A (ja) * | 1994-10-31 | 1996-05-21 | Tdk Corp | エレクトロルミネセンス表示装置 |
KR0151876B1 (ko) * | 1994-11-30 | 1998-10-01 | 엄길용 | 액정표시장치용 박막 트랜지스터 및 그 제조방법 |
JP2900229B2 (ja) | 1994-12-27 | 1999-06-02 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法および電気光学装置 |
EP1708169A1 (en) | 1995-02-01 | 2006-10-04 | Seiko Epson Corporation | Driving circuit and active matrix substrate and liquid crystal display device including it |
JP3364081B2 (ja) * | 1995-02-16 | 2003-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US5757456A (en) | 1995-03-10 | 1998-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating involving peeling circuits from one substrate and mounting on other |
JPH08263016A (ja) | 1995-03-17 | 1996-10-11 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型液晶表示装置 |
US5834327A (en) | 1995-03-18 | 1998-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing display device |
JP3556315B2 (ja) * | 1995-03-20 | 2004-08-18 | 株式会社東芝 | 表示装置及び半導体素子 |
US6853083B1 (en) * | 1995-03-24 | 2005-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transfer, organic electroluminescence display device and manufacturing method of the same |
KR100265179B1 (ko) | 1995-03-27 | 2000-09-15 | 야마자끼 순페이 | 반도체장치와 그의 제작방법 |
US7271410B2 (en) * | 1995-03-28 | 2007-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix circuit |
JPH08264802A (ja) * | 1995-03-28 | 1996-10-11 | Semiconductor Energy Lab Co Ltd | 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ |
JP3520131B2 (ja) * | 1995-05-15 | 2004-04-19 | 株式会社東芝 | 液晶表示装置 |
JP3315834B2 (ja) | 1995-05-31 | 2002-08-19 | 富士通株式会社 | 薄膜トランジスタマトリクス装置及びその製造方法 |
US6396078B1 (en) * | 1995-06-20 | 2002-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with a tapered hole formed using multiple layers with different etching rates |
KR100205388B1 (ko) * | 1995-09-12 | 1999-07-01 | 구자홍 | 액정표시장치 및 그 제조방법 |
JPH0990397A (ja) * | 1995-09-28 | 1997-04-04 | Sharp Corp | アクティブマトリクス基板およびそれを用いた表示装置 |
JPH09101503A (ja) * | 1995-10-04 | 1997-04-15 | Semiconductor Energy Lab Co Ltd | 表示装置 |
US5757351A (en) * | 1995-10-10 | 1998-05-26 | Off World Limited, Corp. | Electrode storage display addressing system and method |
JPH09105953A (ja) * | 1995-10-12 | 1997-04-22 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
US6900855B1 (en) | 1995-10-12 | 2005-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device having resin black matrix over counter substrate |
JP3647523B2 (ja) * | 1995-10-14 | 2005-05-11 | 株式会社半導体エネルギー研究所 | マトリクス型液晶表示装置 |
JP3216502B2 (ja) * | 1995-10-16 | 2001-10-09 | 株式会社日立製作所 | Cmos薄膜半導体装置及びその製造方法 |
JP3526992B2 (ja) * | 1995-11-06 | 2004-05-17 | 株式会社半導体エネルギー研究所 | マトリクス型表示装置 |
TW329500B (en) | 1995-11-14 | 1998-04-11 | Handotai Energy Kenkyusho Kk | Electro-optical device |
JPH09146108A (ja) * | 1995-11-17 | 1997-06-06 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその駆動方法 |
TW384412B (en) * | 1995-11-17 | 2000-03-11 | Semiconductor Energy Lab | Display device |
JP4067588B2 (ja) * | 1995-12-19 | 2008-03-26 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
JPH09171190A (ja) * | 1995-12-19 | 1997-06-30 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
JP3963974B2 (ja) * | 1995-12-20 | 2007-08-22 | 株式会社半導体エネルギー研究所 | 液晶電気光学装置 |
JP4179483B2 (ja) | 1996-02-13 | 2008-11-12 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
JP3647542B2 (ja) * | 1996-02-20 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
US6542143B1 (en) * | 1996-02-28 | 2003-04-01 | Seiko Epson Corporation | Method and apparatus for driving the display device, display system, and data processing device |
JP3402909B2 (ja) * | 1996-03-12 | 2003-05-06 | アルプス電気株式会社 | 薄膜トランジスタ装置及び液晶表示装置 |
US6697037B1 (en) * | 1996-04-29 | 2004-02-24 | International Business Machines Corporation | TFT LCD active data line repair |
JP3725169B2 (ja) | 1996-05-15 | 2005-12-07 | セイコーエプソン株式会社 | 塗布膜を有する薄膜デバイスの製造方法 |
US7053973B1 (en) * | 1996-05-16 | 2006-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
JPH09311342A (ja) * | 1996-05-16 | 1997-12-02 | Semiconductor Energy Lab Co Ltd | 表示装置 |
US6424016B1 (en) * | 1996-05-24 | 2002-07-23 | Texas Instruments Incorporated | SOI DRAM having P-doped polysilicon gate for a memory pass transistor |
JP3727416B2 (ja) * | 1996-05-31 | 2005-12-14 | 株式会社半導体エネルギー研究所 | 表示装置 |
TW324862B (en) * | 1996-07-03 | 1998-01-11 | Hitachi Ltd | Liquid display apparatus |
KR100234892B1 (ko) * | 1996-08-26 | 1999-12-15 | 구본준 | 액정표시장치의 구조 및 그 제조방법 |
US6100879A (en) * | 1996-08-27 | 2000-08-08 | Silicon Image, Inc. | System and method for controlling an active matrix display |
JP4619645B2 (ja) * | 1996-08-27 | 2011-01-26 | セイコーエプソン株式会社 | 薄膜素子の転写方法 |
JP4619644B2 (ja) * | 1996-08-27 | 2011-01-26 | セイコーエプソン株式会社 | 薄膜素子の転写方法 |
TW317354U (en) * | 1996-09-10 | 1997-10-01 | Ind Tech Res Inst | Thin film transistor liquid crystal driving device |
CN1173315C (zh) * | 1996-09-19 | 2004-10-27 | 精工爱普生株式会社 | 矩阵式显示元件及其制造方法 |
US20020075422A1 (en) * | 1996-09-19 | 2002-06-20 | Seiko Epson Corporation | Matrix type display device and manufacturing method thereof |
JPH10104663A (ja) * | 1996-09-27 | 1998-04-24 | Semiconductor Energy Lab Co Ltd | 電気光学装置およびその作製方法 |
US5981974A (en) * | 1996-09-30 | 1999-11-09 | Sharp Kabushiki Kaisha | Semiconductor device and method for fabricating the same |
JP3403027B2 (ja) * | 1996-10-18 | 2003-05-06 | キヤノン株式会社 | 映像水平回路 |
JP3513371B2 (ja) * | 1996-10-18 | 2004-03-31 | キヤノン株式会社 | マトリクス基板と液晶装置とこれらを用いた表示装置 |
US20010043175A1 (en) | 1996-10-22 | 2001-11-22 | Masahiro Yasukawa | Liquid crystal panel substrate, liquid crystal panel, and electronic equipment and projection type display device both using the same |
US7872728B1 (en) * | 1996-10-22 | 2011-01-18 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
US5923308A (en) * | 1996-11-12 | 1999-07-13 | Motorola, Inc. | Array of leds with active pull down shadow canceling circuitry |
JP3788649B2 (ja) * | 1996-11-22 | 2006-06-21 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
JP3899566B2 (ja) * | 1996-11-25 | 2007-03-28 | セイコーエプソン株式会社 | 有機el表示装置の製造方法 |
JPH10228248A (ja) * | 1996-12-09 | 1998-08-25 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス表示装置およびその作製方法 |
JP4086925B2 (ja) * | 1996-12-27 | 2008-05-14 | 株式会社半導体エネルギー研究所 | アクティブマトリクスディスプレイ |
JPH10198292A (ja) * | 1996-12-30 | 1998-07-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
TW386238B (en) * | 1997-01-20 | 2000-04-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
US6433764B1 (en) * | 1997-01-23 | 2002-08-13 | Lg. Philips Lcd Co., Ltd. | Liquid crystal display |
JP3856889B2 (ja) * | 1997-02-06 | 2006-12-13 | 株式会社半導体エネルギー研究所 | 反射型表示装置および電子デバイス |
CN100341042C (zh) * | 1997-02-17 | 2007-10-03 | 精工爱普生株式会社 | 显示装置 |
US6462722B1 (en) * | 1997-02-17 | 2002-10-08 | Seiko Epson Corporation | Current-driven light-emitting display apparatus and method of producing the same |
US6157360A (en) * | 1997-03-11 | 2000-12-05 | Silicon Image, Inc. | System and method for driving columns of an active matrix display |
JPH10260391A (ja) * | 1997-03-19 | 1998-09-29 | Fujitsu Ltd | 検査回路を有する液晶表示装置 |
US5893721A (en) * | 1997-03-24 | 1999-04-13 | Motorola, Inc. | Method of manufacture of active matrix LED array |
JP3856901B2 (ja) * | 1997-04-15 | 2006-12-13 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2985838B2 (ja) * | 1997-07-18 | 1999-12-06 | 日本電気株式会社 | 薄膜トランジスタアレイ基板の製造方法 |
US6100868A (en) * | 1997-09-15 | 2000-08-08 | Silicon Image, Inc. | High density column drivers for an active matrix display |
JP3943245B2 (ja) * | 1997-09-20 | 2007-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JPH11101986A (ja) * | 1997-09-26 | 1999-04-13 | Sanyo Electric Co Ltd | 表示装置及び表示装置用大基板 |
KR100376952B1 (ko) * | 1997-09-30 | 2003-05-17 | 산요 덴키 가부시키가이샤 | 표시장치 |
KR100467515B1 (ko) * | 1997-10-07 | 2005-05-19 | 삼성전자주식회사 | 박막트랜지스터기판시험용패턴발생장치 |
JP3445121B2 (ja) * | 1997-10-24 | 2003-09-08 | キヤノン株式会社 | マトリクス基板と液晶表示装置及びこれを用いるプロジェクター |
JP3794802B2 (ja) | 1997-10-28 | 2006-07-12 | 株式会社半導体エネルギー研究所 | 表示パネル駆動回路および表示パネル |
US7202497B2 (en) | 1997-11-27 | 2007-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP4014710B2 (ja) * | 1997-11-28 | 2007-11-28 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
US6617648B1 (en) * | 1998-02-25 | 2003-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Projection TV |
TW482912B (en) * | 1998-03-02 | 2002-04-11 | Advanced Display Kk | Liquid crystal display device, integrated circuit therefor, method for driving a liquid crystal display device, and apparatus therefor |
US6612910B1 (en) * | 1998-03-11 | 2003-09-02 | Hitachi, Ltd. | Liquid crystal glass substrate, method of cutting the liquid crystal glass substrate, cutter for the liquid crystal glass substrate and display using the liquid crystal glass substrate |
TW457389B (en) * | 1998-03-23 | 2001-10-01 | Toshiba Corp | Liquid crystal display element |
JPH11338439A (ja) | 1998-03-27 | 1999-12-10 | Semiconductor Energy Lab Co Ltd | 半導体表示装置の駆動回路および半導体表示装置 |
JP3980167B2 (ja) * | 1998-04-07 | 2007-09-26 | 株式会社日立製作所 | Tft電極基板 |
JP4156075B2 (ja) * | 1998-04-23 | 2008-09-24 | 株式会社半導体エネルギー研究所 | 画像表示装置 |
JPH11305743A (ja) | 1998-04-23 | 1999-11-05 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
JP3042493B2 (ja) * | 1998-05-13 | 2000-05-15 | 日本電気株式会社 | 液晶表示装置およびその駆動方法 |
JP2000039628A (ja) | 1998-05-16 | 2000-02-08 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
JP4053136B2 (ja) * | 1998-06-17 | 2008-02-27 | 株式会社半導体エネルギー研究所 | 反射型半導体表示装置 |
US6140162A (en) * | 1998-06-19 | 2000-10-31 | Lg Electronics Inc. | Reduction of masking and doping steps in a method of fabricating a liquid crystal display |
JP3883706B2 (ja) * | 1998-07-31 | 2007-02-21 | シャープ株式会社 | エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法 |
TW437095B (en) * | 1998-10-16 | 2001-05-28 | Seiko Epson Corp | Substrate for photoelectric device, active matrix substrate and the inspection method of substrate for photoelectric device |
JP3631384B2 (ja) * | 1998-11-17 | 2005-03-23 | 富士通ディスプレイテクノロジーズ株式会社 | 液晶表示装置及び液晶表示装置の基板製造方法 |
EP1006589B1 (en) | 1998-12-03 | 2012-04-11 | Semiconductor Energy Laboratory Co., Ltd. | MOS thin film transistor and method of fabricating same |
KR100358644B1 (ko) * | 1999-01-05 | 2002-10-30 | 삼성전자 주식회사 | 듀얼 시프트 클록 배선을 가지는 액정 표시 장치 |
EP1020920B1 (en) * | 1999-01-11 | 2010-06-02 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a driver TFT and a pixel TFT on a common substrate |
US6593592B1 (en) * | 1999-01-29 | 2003-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having thin film transistors |
JP2000221903A (ja) * | 1999-01-29 | 2000-08-11 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置 |
JP2000267136A (ja) | 1999-03-18 | 2000-09-29 | Toshiba Corp | 液晶表示装置 |
US6346730B1 (en) * | 1999-04-06 | 2002-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate |
US7122835B1 (en) | 1999-04-07 | 2006-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and a method of manufacturing the same |
US6221543B1 (en) | 1999-05-14 | 2001-04-24 | 3M Innovatives Properties | Process for making active substrates for color displays |
JP3437489B2 (ja) * | 1999-05-14 | 2003-08-18 | シャープ株式会社 | 信号線駆動回路および画像表示装置 |
US6370502B1 (en) * | 1999-05-27 | 2002-04-09 | America Online, Inc. | Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec |
US8853696B1 (en) | 1999-06-04 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and electronic device |
US7245018B1 (en) * | 1999-06-22 | 2007-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof |
TW543206B (en) | 1999-06-28 | 2003-07-21 | Semiconductor Energy Lab | EL display device and electronic device |
JP2001053283A (ja) | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
WO2001018596A1 (fr) * | 1999-09-08 | 2001-03-15 | Matsushita Electric Industrial Co., Ltd. | Dispositif d'affichage et son procede de fabrication |
TW468283B (en) * | 1999-10-12 | 2001-12-11 | Semiconductor Energy Lab | EL display device and a method of manufacturing the same |
KR100666317B1 (ko) * | 1999-12-15 | 2007-01-09 | 삼성전자주식회사 | 구동 신호 인가시점 결정모듈, 이를 포함한 액정표시패널어셈블리 및 액정표시패널 어셈블리의 구동 방법 |
JP2001174811A (ja) * | 1999-12-16 | 2001-06-29 | Fuji Photo Optical Co Ltd | 照明光学系およびこれを用いた投射型画像表示装置 |
US20020113268A1 (en) * | 2000-02-01 | 2002-08-22 | Jun Koyama | Nonvolatile memory, semiconductor device and method of manufacturing the same |
WO2001057839A1 (fr) * | 2000-02-02 | 2001-08-09 | Seiko Epson Corporation | Pilote d'affichage et afficheur utilisant ce pilote |
US20010045943A1 (en) * | 2000-02-18 | 2001-11-29 | Prache Olivier F. | Display method and system |
US7023021B2 (en) * | 2000-02-22 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP4118484B2 (ja) | 2000-03-06 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2001257350A (ja) | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP4700160B2 (ja) | 2000-03-13 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP4118485B2 (ja) | 2000-03-13 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4683688B2 (ja) | 2000-03-16 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
JP4393662B2 (ja) | 2000-03-17 | 2010-01-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
US7194085B2 (en) | 2000-03-22 | 2007-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device |
US6789910B2 (en) | 2000-04-12 | 2004-09-14 | Semiconductor Energy Laboratory, Co., Ltd. | Illumination apparatus |
US7525165B2 (en) * | 2000-04-17 | 2009-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and manufacturing method thereof |
JP4785229B2 (ja) | 2000-05-09 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2002040486A (ja) * | 2000-05-19 | 2002-02-06 | Seiko Epson Corp | 電気光学装置、その製造方法および電子機器 |
US6559667B1 (en) * | 2000-06-28 | 2003-05-06 | Advanced Micro Devices, Inc. | Programming thermal test chip arrays |
US6692646B2 (en) | 2000-08-29 | 2004-02-17 | Display Science, Inc. | Method of manufacturing a light modulating capacitor array and product |
GB2366439A (en) * | 2000-09-05 | 2002-03-06 | Sharp Kk | Driving arrangements for active matrix LCDs |
US20020034930A1 (en) * | 2000-09-11 | 2002-03-21 | Shunpei Yamazaki | Electronic device and method of usage thereof |
US6562671B2 (en) * | 2000-09-22 | 2003-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and manufacturing method thereof |
TWI277057B (en) * | 2000-10-23 | 2007-03-21 | Semiconductor Energy Lab | Display device |
US6927753B2 (en) | 2000-11-07 | 2005-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
GB0030592D0 (en) | 2000-12-15 | 2001-01-31 | Koninkl Philips Electronics Nv | Active matrix device with reduced power consumption |
JP4443063B2 (ja) * | 2001-02-28 | 2010-03-31 | 株式会社日立製作所 | 電界効果トランジスタ及びそれを使用した画像表示装置 |
TW525274B (en) * | 2001-03-05 | 2003-03-21 | Samsung Electronics Co Ltd | Ultra thin semiconductor package having different thickness of die pad and leads, and method for manufacturing the same |
US7071037B2 (en) | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2002297109A (ja) * | 2001-03-30 | 2002-10-11 | Fujitsu Ltd | 液晶表示装置及びその駆動回路 |
JP2002311921A (ja) * | 2001-04-19 | 2002-10-25 | Hitachi Ltd | 表示装置およびその駆動方法 |
JP2003108021A (ja) * | 2001-09-28 | 2003-04-11 | Hitachi Ltd | 表示装置 |
JP3736513B2 (ja) * | 2001-10-04 | 2006-01-18 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法並びに電子機器 |
US7180479B2 (en) * | 2001-10-30 | 2007-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Signal line drive circuit and light emitting device and driving method therefor |
CN100480693C (zh) * | 2002-01-23 | 2009-04-22 | 马雷纳系统有限公司 | 采用红外热成像法进行缺陷检测和分析 |
JP3723507B2 (ja) | 2002-01-29 | 2005-12-07 | 三洋電機株式会社 | 駆動回路 |
US6693384B1 (en) * | 2002-02-01 | 2004-02-17 | Alien Technology Corporation | Interconnect structure for electronic devices |
JP3880416B2 (ja) * | 2002-02-13 | 2007-02-14 | シャープ株式会社 | アクティブマトリクス基板 |
JP2003308030A (ja) | 2002-02-18 | 2003-10-31 | Sanyo Electric Co Ltd | 表示装置 |
KR100997699B1 (ko) * | 2002-03-05 | 2010-12-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 트랜지스터 |
US20030173306A1 (en) * | 2002-03-14 | 2003-09-18 | Cha Daniel K. | Process and system for treating waste from the production of energetics |
US6894231B2 (en) * | 2002-03-19 | 2005-05-17 | Broadcom Corporation | Bus twisting scheme for distributed coupling and low power |
CN100526389C (zh) * | 2002-03-26 | 2009-08-12 | 大日本印刷株式会社 | 有机半导体材料、有机半导体构造物和有机半导体器件 |
JP4104489B2 (ja) | 2002-05-17 | 2008-06-18 | 東芝松下ディスプレイテクノロジー株式会社 | 表示装置及びその製造方法 |
DE10227332A1 (de) * | 2002-06-19 | 2004-01-15 | Akt Electron Beam Technology Gmbh | Ansteuervorrichtung mit verbesserten Testeneigenschaften |
US7176483B2 (en) * | 2002-08-12 | 2007-02-13 | Acorn Technologies, Inc. | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
US7193593B2 (en) | 2002-09-02 | 2007-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of driving a liquid crystal display device |
JP2004094058A (ja) | 2002-09-02 | 2004-03-25 | Semiconductor Energy Lab Co Ltd | 液晶表示装置および液晶表示装置の駆動方法 |
TWI292507B (en) * | 2002-10-09 | 2008-01-11 | Toppoly Optoelectronics Corp | Switching signal generator |
TWI304964B (en) * | 2002-10-22 | 2009-01-01 | Toppoly Optoelectronics Corp | Panel of flat panel display having embedded test circuit |
US7920220B2 (en) * | 2002-12-09 | 2011-04-05 | Samsung Electronics Co., Ltd. | Display pixel, display apparatus having an image pixel and method of manufacturing display device |
JP4139719B2 (ja) * | 2003-03-31 | 2008-08-27 | シャープ株式会社 | 液晶表示装置 |
US7250720B2 (en) | 2003-04-25 | 2007-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
JP2004341144A (ja) * | 2003-05-15 | 2004-12-02 | Hitachi Ltd | 画像表示装置 |
KR100964620B1 (ko) * | 2003-07-14 | 2010-06-22 | 삼성전자주식회사 | 하부기판용 모기판, 표시패널용 기판 및 표시패널의제조방법 |
KR100951357B1 (ko) * | 2003-08-19 | 2010-04-08 | 삼성전자주식회사 | 액정 표시 장치 |
US20050140634A1 (en) * | 2003-12-26 | 2005-06-30 | Nec Corporation | Liquid crystal display device, and method and circuit for driving liquid crystal display device |
JP4412143B2 (ja) * | 2004-01-14 | 2010-02-10 | セイコーエプソン株式会社 | 検査用治具の製造方法 |
US7319335B2 (en) | 2004-02-12 | 2008-01-15 | Applied Materials, Inc. | Configurable prober for TFT LCD array testing |
US6833717B1 (en) | 2004-02-12 | 2004-12-21 | Applied Materials, Inc. | Electron beam test system with integrated substrate transfer module |
US7834948B2 (en) * | 2004-06-11 | 2010-11-16 | Sharp Kabushiki Kaisha | Active matrix substrate and liquid crystal display device |
US8013816B2 (en) * | 2004-06-30 | 2011-09-06 | Samsung Mobile Display Co., Ltd. | Light emitting display |
US7820936B2 (en) * | 2004-07-02 | 2010-10-26 | Boston Scientific Scimed, Inc. | Method and apparatus for controlling and adjusting the intensity profile of a laser beam employed in a laser welder for welding polymeric and metallic components |
JP4102788B2 (ja) * | 2004-08-16 | 2008-06-18 | シャープ株式会社 | 液晶表示装置の製造方法 |
CN100446079C (zh) * | 2004-12-15 | 2008-12-24 | 日本电气株式会社 | 液晶显示装置、其驱动方法及其驱动电路 |
US7518196B2 (en) | 2005-02-23 | 2009-04-14 | Intel Corporation | Field effect transistor with narrow bandgap source and drain regions and method of fabrication |
JP2006276287A (ja) * | 2005-03-28 | 2006-10-12 | Nec Corp | 表示装置 |
US7535238B2 (en) | 2005-04-29 | 2009-05-19 | Applied Materials, Inc. | In-line electron beam test system |
CN100464238C (zh) * | 2005-07-01 | 2009-02-25 | 中华映管股份有限公司 | 有源元件阵列以及有源元件阵列的检测方法 |
US7586158B2 (en) * | 2005-07-07 | 2009-09-08 | Infineon Technologies Ag | Piezoelectric stress liner for bulk and SOI |
JP5017923B2 (ja) * | 2005-08-05 | 2012-09-05 | セイコーエプソン株式会社 | 電気光学装置、及びこれを備えた電子機器 |
US7479655B2 (en) * | 2006-01-31 | 2009-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2007225760A (ja) * | 2006-02-22 | 2007-09-06 | Seiko Epson Corp | 電気光学装置、及びこれを備えた電子機器 |
US7786742B2 (en) | 2006-05-31 | 2010-08-31 | Applied Materials, Inc. | Prober for electronic device testing on large area substrates |
JP4241850B2 (ja) | 2006-07-03 | 2009-03-18 | エプソンイメージングデバイス株式会社 | 液晶装置、液晶装置の駆動方法、および電子機器 |
JP4512570B2 (ja) * | 2006-08-11 | 2010-07-28 | シャープ株式会社 | 液晶表示装置およびその製造方法 |
KR101076446B1 (ko) * | 2007-04-13 | 2011-10-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그를 구비하는 평판 표시장치 |
EP1995374A2 (en) | 2007-05-09 | 2008-11-26 | Denimart S.A.de C.V. | Textile products dyed by means of cationic dyes, and process for the manufacture thereof. |
KR100968720B1 (ko) * | 2007-06-29 | 2010-07-08 | 소니 주식회사 | 액정 장치, 및 전자기기 |
JP5119810B2 (ja) * | 2007-08-30 | 2013-01-16 | ソニー株式会社 | 表示装置 |
TWI377551B (en) * | 2007-09-26 | 2012-11-21 | Chunghwa Picture Tubes Ltd | Flat panel display |
CN101452123B (zh) * | 2007-12-07 | 2010-09-22 | 北京京东方光电科技有限公司 | 基板测试电路 |
US20090318994A1 (en) * | 2008-06-19 | 2009-12-24 | Tracee Eidenschink | Transvascular balloon catheter with pacing electrodes on shaft |
KR101303736B1 (ko) * | 2008-07-07 | 2013-09-04 | 엘지디스플레이 주식회사 | 액정표시장치용 게이트드라이버 |
JP5518381B2 (ja) | 2008-07-10 | 2014-06-11 | 株式会社半導体エネルギー研究所 | カラーセンサ及び当該カラーセンサを具備する電子機器 |
JP2010039229A (ja) * | 2008-08-06 | 2010-02-18 | Hitachi Displays Ltd | 表示装置 |
JP5484109B2 (ja) * | 2009-02-09 | 2014-05-07 | 三菱電機株式会社 | 電気光学装置 |
US20100201647A1 (en) * | 2009-02-11 | 2010-08-12 | Tpo Displays Corp. | Capacitive touch sensor |
CN101825782B (zh) * | 2009-03-06 | 2012-02-29 | 北京京东方光电科技有限公司 | 基板测试电路及基板 |
US20110037054A1 (en) * | 2009-08-17 | 2011-02-17 | Chan-Long Shieh | Amoled with cascaded oled structures |
KR101712340B1 (ko) | 2009-10-30 | 2017-03-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 구동 회로, 구동 회로를 포함하는 표시 장치, 및 표시 장치를 포함하는 전자 기기 |
WO2011086837A1 (en) * | 2010-01-15 | 2011-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
JP5106601B2 (ja) * | 2010-08-26 | 2012-12-26 | キヤノン株式会社 | 液体吐出ヘッド用基板の製造方法、液体吐出ヘッドの製造方法、及び液体吐出ヘッド用基板の検査方法 |
JP2012256012A (ja) | 2010-09-15 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP5933897B2 (ja) | 2011-03-18 | 2016-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US8994763B2 (en) | 2011-03-25 | 2015-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method of the same |
US20120306391A1 (en) * | 2011-06-03 | 2012-12-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Modulized Full Operation Junction Ultra High Voltage (UHV) Device |
CN103765494B (zh) * | 2011-06-24 | 2016-05-04 | 夏普株式会社 | 显示装置及其制造方法 |
TWI569446B (zh) | 2011-12-23 | 2017-02-01 | 半導體能源研究所股份有限公司 | 半導體元件、半導體元件的製造方法、及包含半導體元件的半導體裝置 |
CN108700786B (zh) | 2016-02-10 | 2021-01-08 | 夏普株式会社 | 有源矩阵基板及显示面板 |
CN106652967B (zh) * | 2017-03-21 | 2019-12-24 | 厦门天马微电子有限公司 | 显示面板、显示装置和应用于显示面板的驱动方法 |
CN107861302B (zh) * | 2017-10-25 | 2020-06-23 | 上海中航光电子有限公司 | 一种阵列基板、其制作方法、显示面板及显示装置 |
EP3723133B1 (en) * | 2017-12-08 | 2023-11-01 | National University Corporation Shizuoka University | Photoelectric conversion element and solid-state imaging device |
CN108427230A (zh) * | 2018-05-24 | 2018-08-21 | 京东方科技集团股份有限公司 | 显示基板、显示面板和显示装置 |
TWI717972B (zh) * | 2020-01-14 | 2021-02-01 | 友達光電股份有限公司 | 主動陣列基板及其製造方法 |
KR20220129694A (ko) * | 2021-03-16 | 2022-09-26 | 삼성디스플레이 주식회사 | 표시 장치 및 이를 포함하는 타일형 표시 장치 |
FR3120947B1 (fr) * | 2021-03-16 | 2023-05-12 | Commissariat Energie Atomique | Caractérisation électrique de circuit d’adressage matriciel |
CN113299201A (zh) * | 2021-06-24 | 2021-08-24 | 京东方科技集团股份有限公司 | 一种显示基板和显示装置 |
CN113539203B (zh) * | 2021-06-29 | 2022-08-23 | 北海惠科光电技术有限公司 | 一种显示面板的驱动装置、显示装置 |
Family Cites Families (98)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3292575A (en) * | 1966-12-20 | Sheet rock tape dispenser device | ||
US3964941A (en) * | 1971-06-21 | 1976-06-22 | Motorola, Inc. | Method of making isolated complementary monolithic insulated gate field effect transistors |
US3824003A (en) * | 1973-05-07 | 1974-07-16 | Hughes Aircraft Co | Liquid crystal display panel |
JPS5749912B2 (ja) * | 1973-10-29 | 1982-10-25 | ||
CA1040321A (en) * | 1974-07-23 | 1978-10-10 | Alfred C. Ipri | Polycrystalline silicon resistive device for integrated circuits and method for making same |
US4002501A (en) * | 1975-06-16 | 1977-01-11 | Rockwell International Corporation | High speed, high yield CMOS/SOS process |
SE7800261L (sv) * | 1977-02-28 | 1978-08-29 | Rca Corp | Sett att tillverka en halvledaranordning |
US4104087A (en) * | 1977-04-07 | 1978-08-01 | The United States Of America As Represented By The Secretary Of The Air Force | Method for fabricating MNOS memory circuits |
US4277883A (en) * | 1977-12-27 | 1981-07-14 | Raytheon Company | Integrated circuit manufacturing method |
US4199773A (en) * | 1978-08-29 | 1980-04-22 | Rca Corporation | Insulated gate field effect silicon-on-sapphire transistor and method of making same |
US4346378A (en) * | 1979-05-03 | 1982-08-24 | National Research Development Corporation | Double trace electro optic display |
JPS55159493A (en) * | 1979-05-30 | 1980-12-11 | Suwa Seikosha Kk | Liquid crystal face iimage display unit |
JPS564183A (en) | 1979-06-21 | 1981-01-17 | Casio Computer Co Ltd | Display system |
DE3028718C2 (de) * | 1979-07-31 | 1982-08-19 | Sharp K.K., Osaka | Dünnfilmtransistor in Verbindung mit einer Anzeigevorrichtung |
JPS5638033A (en) * | 1979-09-06 | 1981-04-13 | Canon Inc | In-finder display device for camera using liquid crystal |
JPS5692573A (en) * | 1979-12-26 | 1981-07-27 | Citizen Watch Co Ltd | Display panel |
US4312680A (en) * | 1980-03-31 | 1982-01-26 | Rca Corporation | Method of manufacturing submicron channel transistors |
US4508871A (en) * | 1981-04-20 | 1985-04-02 | The Dow Chemical Company | Transparent blends of polymethylmethacrylate and certain styrene copolymers |
US4883986A (en) * | 1981-05-19 | 1989-11-28 | Tokyo Shibaura Denki Kabushiki Kaisha | High density semiconductor circuit using CMOS transistors |
JPS584180A (ja) | 1981-06-30 | 1983-01-11 | セイコーエプソン株式会社 | アクテイブマトリクス基板 |
JPS58115850A (ja) * | 1981-12-28 | 1983-07-09 | Seiko Epson Corp | アクテイブマトリツクスパネル |
JPS58137892A (ja) * | 1982-02-10 | 1983-08-16 | 株式会社東芝 | ディスプレイ装置 |
US4399605A (en) * | 1982-02-26 | 1983-08-23 | International Business Machines Corporation | Method of making dense complementary transistors |
FR2524714B1 (fr) * | 1982-04-01 | 1986-05-02 | Suwa Seikosha Kk | Transistor a couche mince |
JPS58186796A (ja) * | 1982-04-26 | 1983-10-31 | 社団法人日本電子工業振興協会 | 液晶表示装置およびその駆動方法 |
JPS5910988A (ja) * | 1982-07-12 | 1984-01-20 | ホシデン株式会社 | カラ−液晶表示器 |
FR2594580B1 (fr) * | 1982-07-12 | 1988-11-04 | Hosiden Electronics Co | Procede de fabrication d'afficheur a cristaux liquides en matrice de points et afficheur ainsi fabrique |
US4770498A (en) * | 1982-07-12 | 1988-09-13 | Hosiden Electronics Co., Ltd. | Dot-matrix liquid crystal display |
JPS5978557A (ja) * | 1982-10-27 | 1984-05-07 | Toshiba Corp | 相補型mos半導体装置の製造方法 |
JPH0723905B2 (ja) * | 1982-11-02 | 1995-03-15 | セイコーエプソン株式会社 | アクティブマトリクス基板の欠陥箇所検出回路 |
US4514749A (en) * | 1983-01-18 | 1985-04-30 | At&T Bell Laboratories | VLSI Chip with ground shielding |
JPS59150478A (ja) * | 1983-02-16 | 1984-08-28 | Matsushita Electronics Corp | 薄膜回路装置 |
JPS58184121A (ja) * | 1983-02-25 | 1983-10-27 | Seiko Epson Corp | 表示パネル |
JPS5944603B2 (ja) * | 1983-02-25 | 1984-10-31 | セイコーエプソン株式会社 | 表示パネル |
US4636038A (en) * | 1983-07-09 | 1987-01-13 | Canon Kabushiki Kaisha | Electric circuit member and liquid crystal display device using said member |
JPH0697694B2 (ja) * | 1983-08-25 | 1994-11-30 | セイコーエプソン株式会社 | 相補型薄膜トランジスタ |
JPS60101951A (ja) * | 1983-11-08 | 1985-06-06 | Sanyo Electric Co Ltd | ゲ−トアレイ |
DE3340560A1 (de) * | 1983-11-09 | 1985-05-15 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum gleichzeitigen herstellen von schnellen kurzkanal- und spannungsfesten mos-transistoren in vlsi-schaltungen |
US4573766A (en) * | 1983-12-19 | 1986-03-04 | Cordis Corporation | LED Staggered back lighting panel for LCD module |
JPH0727975B2 (ja) * | 1984-01-25 | 1995-03-29 | セイコーエプソン株式会社 | 相補型薄膜トランジスタの製造方法 |
JPS60179723A (ja) * | 1984-02-27 | 1985-09-13 | Sharp Corp | 液晶プロジエクシヨン装置 |
ATE41265T1 (de) * | 1984-03-21 | 1989-03-15 | Siemens Ag | Verfahren zum herstellen einer hochintegrierten mos-feld-effekttransistorschaltung. |
JPS60213062A (ja) * | 1984-04-09 | 1985-10-25 | Hosiden Electronics Co Ltd | 薄膜トランジスタの製造方法 |
JPS60222821A (ja) * | 1984-04-20 | 1985-11-07 | Canon Inc | カラ−液晶表示セル |
US4677735A (en) * | 1984-05-24 | 1987-07-07 | Texas Instruments Incorporated | Method of providing buried contacts for N and P channel devices in an SOI-CMOS process using a single N+polycrystalline silicon layer |
US4697332A (en) * | 1984-05-25 | 1987-10-06 | Gould Inc. | Method of making tri-well CMOS by self-aligned process |
JPS6132093A (ja) * | 1984-07-23 | 1986-02-14 | シャープ株式会社 | 液晶表示装置の駆動回路 |
JPS61116334A (ja) * | 1984-11-09 | 1986-06-03 | Seiko Epson Corp | アクテイブマトリクスパネル |
JPS61117599A (ja) * | 1984-11-13 | 1986-06-04 | キヤノン株式会社 | 映像表示装置のスイツチングパルス |
JPS61121081A (ja) * | 1984-11-19 | 1986-06-09 | キヤノン株式会社 | 液晶表示パネル |
JPH0646278B2 (ja) | 1984-11-22 | 1994-06-15 | セイコーエプソン株式会社 | 液晶表示装置 |
JPS61140296A (ja) * | 1984-12-13 | 1986-06-27 | Seiko Epson Corp | 電子ビユ−フアインダ− |
JPS61207073A (ja) * | 1985-03-12 | 1986-09-13 | Seiko Epson Corp | アクテイブマトリクス基板の製造方法 |
KR940002723B1 (ko) * | 1985-03-18 | 1994-03-31 | 가부시기가이샤 히다찌세이사꾸쇼 | 반도체소자의 테스트방법 |
JPS61220199A (ja) | 1985-03-26 | 1986-09-30 | Toshiba Corp | スタテイク型シフトレジスタおよびその制御方法 |
JPS61236593A (ja) * | 1985-04-12 | 1986-10-21 | 松下電器産業株式会社 | 表示装置および表示方法 |
JPS61235818A (ja) * | 1985-04-12 | 1986-10-21 | Hitachi Ltd | カラ−デイスプレイ用アクテイブマトリクス |
US4671642A (en) * | 1985-04-24 | 1987-06-09 | Canon Kabushiki Kaisha | Image forming apparatus |
JPH07104661B2 (ja) | 1985-09-19 | 1995-11-13 | セイコーエプソン株式会社 | 薄膜走査回路 |
JPS6273659A (ja) | 1985-09-26 | 1987-04-04 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ装置の製造方法 |
US4789889A (en) * | 1985-11-20 | 1988-12-06 | Ge Solid State Patents, Inc. | Integrated circuit device having slanted peripheral circuits |
JPS62145289A (ja) * | 1985-12-19 | 1987-06-29 | セイコーエプソン株式会社 | ドライバ−内蔵アクテイブマトリクスパネル |
JPS62171384A (ja) * | 1986-01-24 | 1987-07-28 | Matsushita Electric Ind Co Ltd | 電子ビユ−フアインダ装置 |
JPS62213261A (ja) * | 1986-03-14 | 1987-09-19 | Canon Inc | 長尺素子アレイ部材 |
JPH0816752B2 (ja) * | 1986-03-24 | 1996-02-21 | セイコーエプソン株式会社 | 投射型表示装置 |
JPS62229873A (ja) * | 1986-03-29 | 1987-10-08 | Hitachi Ltd | 薄膜半導体装置の製造方法 |
US4857907A (en) * | 1986-04-30 | 1989-08-15 | 501 Sharp Kabushiki Kaisha | Liquid-crystal display device |
US4980860A (en) * | 1986-06-27 | 1990-12-25 | Texas Instruments Incorporated | Cross-coupled complementary bit lines for a semiconductor memory with pull-up circuitry |
JPS6341048A (ja) * | 1986-08-06 | 1988-02-22 | Mitsubishi Electric Corp | 標準セル方式大規模集積回路 |
US4864390A (en) * | 1986-08-22 | 1989-09-05 | North American Philips Corporation | Display system with equal path lengths |
US4782340A (en) * | 1986-08-22 | 1988-11-01 | Energy Conversion Devices, Inc. | Electronic arrays having thin film line drivers |
KR900004989B1 (en) * | 1986-09-11 | 1990-07-16 | Fujitsu Ltd | Active matrix type display and driving method |
JPS63101829A (ja) * | 1986-10-17 | 1988-05-06 | Nec Corp | アクテイブ・マトリツクス液晶表示装置およびその製造方法 |
JPS63104019A (ja) * | 1986-10-21 | 1988-05-09 | Matsushita Electric Ind Co Ltd | 投射型カラ−表示装置 |
US4753896A (en) * | 1986-11-21 | 1988-06-28 | Texas Instruments Incorporated | Sidewall channel stop process |
US4717084A (en) * | 1986-12-22 | 1988-01-05 | Cedarapids, Inc. | Hydraulic system for remote operable cone crushers |
JPH0738414B2 (ja) * | 1987-01-09 | 1995-04-26 | 株式会社東芝 | 半導体集積回路 |
DE3854163T2 (de) * | 1987-01-09 | 1996-04-04 | Hitachi Ltd | Verfahren und Schaltung zum Abtasten von kapazitiven Belastungen. |
US4849797A (en) * | 1987-01-23 | 1989-07-18 | Hosiden Electronics Co., Ltd. | Thin film transistor |
US4994877A (en) * | 1987-02-12 | 1991-02-19 | Ricoh Company, Ltd. | Photoelectric conversion semiconductor device with noise limiting circuit |
EP0283290B1 (en) * | 1987-03-18 | 1994-09-21 | Matsushita Electric Industrial Co., Ltd. | Video projector |
GB2205191A (en) * | 1987-05-29 | 1988-11-30 | Philips Electronic Associated | Active matrix display system |
JPH0815210B2 (ja) * | 1987-06-04 | 1996-02-14 | 日本電気株式会社 | マスタスライス方式集積回路 |
US5024960A (en) * | 1987-06-16 | 1991-06-18 | Texas Instruments Incorporated | Dual LDD submicron CMOS process for making low and high voltage transistors with common gate |
FR2617635B1 (fr) * | 1987-07-03 | 1990-03-09 | Thomson Semiconducteurs | Procede de contact entre deux couches conductrices ou semi-conductrices deposees sur un substrat |
JPH067239B2 (ja) * | 1987-08-14 | 1994-01-26 | セイコー電子工業株式会社 | 電気光学装置 |
JPH01101646A (ja) * | 1987-10-15 | 1989-04-19 | Matsushita Electric Ind Co Ltd | アクティブマトリクス液晶表示装置の製造方法 |
US4916509A (en) * | 1987-11-13 | 1990-04-10 | Siliconix Incorporated | Method for obtaining low interconnect resistance on a grooved surface and the resulting structure |
US4864890A (en) * | 1987-12-15 | 1989-09-12 | Chrysler Motors Corporation | Axle drive differential for motor vehicles |
US4922240A (en) * | 1987-12-29 | 1990-05-01 | North American Philips Corp. | Thin film active matrix and addressing circuitry therefor |
US4884243A (en) * | 1988-02-19 | 1989-11-28 | California Institute Of Technology | Multi-port, optically addressed RAM |
JP2653099B2 (ja) * | 1988-05-17 | 1997-09-10 | セイコーエプソン株式会社 | アクティブマトリクスパネル,投写型表示装置及びビューファインダー |
JPH0276321A (ja) * | 1988-09-12 | 1990-03-15 | Fuji Xerox Co Ltd | 薄膜トランジスタアレイ |
US5095348A (en) * | 1989-10-02 | 1992-03-10 | Texas Instruments Incorporated | Semiconductor on insulator transistor |
US5073723A (en) * | 1990-08-10 | 1991-12-17 | Xerox Corporation | Space charge current limited shunt in a cascode circuit for hvtft devices |
JP2564725B2 (ja) * | 1991-12-24 | 1996-12-18 | 株式会社半導体エネルギー研究所 | Mos型トランジスタの作製方法 |
US5563427A (en) * | 1993-02-10 | 1996-10-08 | Seiko Epson Corporation | Active matrix panel and manufacturing method including TFTs having variable impurity concentration levels |
JP3678437B2 (ja) * | 1994-03-16 | 2005-08-03 | 株式会社日立製作所 | 液晶表示装置の製造方法および液晶表示装置 |
-
1988
- 1988-05-17 JP JP11991988A patent/JP2653099B2/ja not_active Expired - Lifetime
-
1989
- 1989-04-28 KR KR1019940011609A patent/KR940010107B1/ko not_active Application Discontinuation
- 1989-04-28 KR KR1019890005609A patent/KR940009074B1/ko not_active IP Right Cessation
- 1989-05-15 US US07/351,758 patent/US5250931A/en not_active Expired - Lifetime
- 1989-05-16 EP EP20010128824 patent/EP1227469B1/en not_active Expired - Lifetime
- 1989-05-16 EP EP19970200957 patent/EP0806702A1/en not_active Ceased
- 1989-05-16 EP EP19970200954 patent/EP0806700A1/en not_active Ceased
- 1989-05-16 SG SG9601705A patent/SG81185A1/en unknown
- 1989-05-16 EP EP19940106662 patent/EP0617309B1/en not_active Expired - Lifetime
- 1989-05-16 SG SG1996002894A patent/SG63566A1/en unknown
- 1989-05-16 EP EP19940106660 patent/EP0610969B1/en not_active Expired - Lifetime
- 1989-05-16 DE DE1989629189 patent/DE68929189T2/de not_active Expired - Lifetime
- 1989-05-16 DE DE1989629091 patent/DE68929091T2/de not_active Expired - Lifetime
- 1989-05-16 EP EP19890304929 patent/EP0342925B1/en not_active Expired - Lifetime
- 1989-05-16 SG SG9602098A patent/SG81859A1/en unknown
- 1989-05-16 EP EP19970200955 patent/EP0806701A1/en not_active Ceased
- 1989-05-16 DE DE1989620200 patent/DE68920200T2/de not_active Expired - Lifetime
- 1989-05-16 DE DE68929562T patent/DE68929562D1/de not_active Expired - Lifetime
- 1989-05-16 EP EP19940106661 patent/EP0609919B1/en not_active Expired - Lifetime
- 1989-05-16 DE DE1989628806 patent/DE68928806T2/de not_active Expired - Lifetime
-
1992
- 1992-07-31 US US07923751 patent/US5341012B1/en not_active Expired - Lifetime
-
1995
- 1995-03-10 US US08/402,054 patent/US5616936A/en not_active Expired - Lifetime
- 1995-03-13 US US08/402,376 patent/US5583347A/en not_active Expired - Lifetime
- 1995-03-28 US US08/412,189 patent/US5656826A/en not_active Expired - Lifetime
- 1995-05-09 US US08/437,872 patent/US5811837A/en not_active Expired - Lifetime
- 1995-05-11 US US08/439,411 patent/US5648685A/en not_active Expired - Lifetime
- 1995-05-31 US US08/454,733 patent/US5677212A/en not_active Expired - Lifetime
- 1995-06-05 US US08/461,409 patent/US5591990A/en not_active Expired - Lifetime
-
1996
- 1996-09-26 US US08/721,222 patent/US5714771A/en not_active Expired - Lifetime
-
1997
- 1997-01-31 US US08/792,228 patent/US5780872A/en not_active Expired - Fee Related
- 1997-03-25 US US08/823,130 patent/US5904511A/en not_active Expired - Fee Related
- 1997-04-14 US US08/838,871 patent/US6486497B2/en not_active Expired - Fee Related
- 1997-06-17 US US08/877,469 patent/US5754158A/en not_active Expired - Fee Related
- 1997-06-26 HK HK101897A patent/HK101897A/xx unknown
-
1998
- 1998-11-24 JP JP10332647A patent/JPH11237643A/ja active Pending
- 1998-11-24 JP JP10332648A patent/JPH11237647A/ja active Pending
- 1998-12-28 HK HK98115928A patent/HK1014586A1/xx unknown
- 1998-12-28 HK HK98115927A patent/HK1014585A1/xx unknown
-
2002
- 2002-08-28 US US10/229,049 patent/US6700135B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100414405C (zh) * | 2001-10-11 | 2008-08-27 | 三星电子株式会社 | 具有视觉检查装置的薄膜晶体管阵列面板及其检查方法 |
CN101221958B (zh) * | 2001-10-11 | 2012-08-15 | 三星电子株式会社 | 具有视觉检查装置的薄膜晶体管阵列面板及其检查方法 |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2653099B2 (ja) | アクティブマトリクスパネル,投写型表示装置及びビューファインダー | |
JP3070503B2 (ja) | アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投写型表示装置 | |
JP3187736B2 (ja) | アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投写型表示装置 | |
JP3070509B2 (ja) | アクティブマトリクスパネル及びその検査方法、並びにアクティブマトリクスパネル用駆動回路及びその検査方法、並びにビューファインダー並びに投写型表示装置 | |
JP3067671B2 (ja) | アクティブマトリクスパネル、ビューファインダー並びに投写型表示装置 | |
JP3190849B2 (ja) | アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投写型表示装置 | |
JP3170217B2 (ja) | アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投写型表示装置 | |
JP3108991B2 (ja) | アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投射型表示装置 | |
JP3190900B2 (ja) | アクティブマトリクスパネルの駆動回路、アクティブマトリクスパネル、ビューファインダー並びに投写型表示装置 | |
JP3170218B2 (ja) | アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投写型表示装置 | |
JPH11223839A (ja) | 投写型表示装置 | |
KR950004739B1 (ko) | 액티브 매트릭스 패널 | |
JPH11223833A (ja) | アクティブマトリクスパネル及びビューファインダー | |
JPH1026776A (ja) | アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路 | |
JPH11223838A (ja) | アクティブマトリクスパネルの製造方法 | |
JPH11223836A (ja) | 投写型表示装置の製造方法 | |
JPH09325368A (ja) | アクティブマトリクスパネル | |
JPH103095A (ja) | 投写型表示装置 | |
JPH103097A (ja) | アクティブマトリクスパネル及びアクティブマトリクスパネルの検査方法、並びにアクティブマトリクスパネル用駆動回路及びその検査方法 | |
JPH1026775A (ja) | アクティブマトリクスパネル | |
JPH1010584A (ja) | 投写型表示装置 | |
JPH103093A (ja) | 投写型表示装置 | |
JPH09329811A (ja) | 投写型表示装置 | |
JPH103096A (ja) | 投写型表示装置 | |
JP2653099C (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080523 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |