JPH11305743A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH11305743A
JPH11305743A JP10129488A JP12948898A JPH11305743A JP H11305743 A JPH11305743 A JP H11305743A JP 10129488 A JP10129488 A JP 10129488A JP 12948898 A JP12948898 A JP 12948898A JP H11305743 A JPH11305743 A JP H11305743A
Authority
JP
Japan
Prior art keywords
circuit
liquid crystal
video signal
signal
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10129488A
Other languages
English (en)
Inventor
正明 ▲ひろ▼木
Masaaki Hiroki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP10129488A priority Critical patent/JPH11305743A/ja
Priority to TW088106321A priority patent/TWI221541B/zh
Priority to US09/294,339 priority patent/US6771238B1/en
Priority to KR1019990014577A priority patent/KR100649902B1/ko
Publication of JPH11305743A publication Critical patent/JPH11305743A/ja
Priority to KR1020060066232A priority patent/KR100752070B1/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 高精細型の液晶表示装置に関して、画素電極
に印加される映像信号をの高周波側の利得の低減を補償
する。 【解決手段】 映像信号処理回路１１０のソースドライ
バ回路１０３の出力端となる反転処理回路１１４は増幅
器増幅及び反転処理を行う回路であり、主に増幅器で構
成されている。反転処理回路１１４の増幅器１１５の帰
還回路をピーキング処理回路で構成することより、映像
信号周波数fvidが増幅器の高域にあっても、増幅器の利
得を中域（利得が一定となる周波数域）の値まで増加さ
せる。ピーキング処理回路によって液晶パネルの特性が
補償されるため、反転処理回路１１４において、補正回
路１１２で決定された電位を忠実に再現した交流化信号
を液晶セル１０７に印加できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、駆動回路を内蔵し
たアクティブマトリクス型の液晶表示装置に関するもの
であり、特に液晶表示装置の高精細化、高画質化技術に
関する。
【０００２】
【従来の技術】近年、ＣＲＴに替わるディスプレイとし
て、液晶ディスプレイ、ＰＤＰ（プラズマディスプレイ
パネル）、有機ELディスプレイ等のフラットディスプレ
イの技術開発が進められており、フラットディスプレイ
のなかでも、液晶ディスプレイの市場は、最も大きく、
ノート型パソコン、液晶パネル付デジタルカメラ、カー
・ナビゲイション・システム、プロジェクタ、大画面テ
レビ等の様々な表示媒体に使用されている。
【０００３】液晶ディスプレイがＣＲＴよりも有利な点
は、表示部が平坦なため表示面積が広く、またドット・
マトリクス表示方式であるため高精細化であることにあ
る。
【０００４】高精細化とは液晶ディスプレイの表示画素
数の増加を意味しており、画素数の増加に従って、駆動
周波数は高くなる。例えば、画素数は、ＮＴＳＣ規格で
は約４０万個であったものが、ＨＤＴＶ規格では約２０
０万個（1920×1080画素）となる。従って、入力される
映像信号の最高周波数はＮＴＳＣ規格で約６ＭＨｚであ
るが、ＨＤＴＶ規格では約２０ＭＨｚ〜３０ＭＨｚにも
達する。
【０００５】高周波の映像信号を正確に表示するには、
クロック信号の周波数は映像信号の数倍（例えば約５０
ＭＨｚ〜６０ＭＨｚ）が必要になる。今後、ますます高
精細で高画質な表示が要求されることが予想され、非常
に速いドットクロックを持つ映像信号が取り扱われるこ
とになる。
【０００６】図１１に従来の液晶パネルに入力される映
像信号の経路を簡略化して示す。図１１（Ａ）に示すよ
うに、液晶パネル１０は画素マトリクス回路１１と、画
素マトリクス回路１１を駆動するゲートドライバ回路１
２とソースドライバ回路１３でなる。画素マトリクス回
路１０の単位画素には液晶セル１５と、画素ＴＦＴ１６
とが配置されている。液晶セル１５は、映像信号が入力
される画素電極と、対向電極との間に誘電体が挟持され
たコンデンサー構造を有する。画素ＴＦＴ１６は、その
ゲートは走査線１７に接続され、そのソースは信号線１
８に接続され、ドレインは液晶セルの画素電極に接続さ
れている。
【０００７】画素セルに印加される映像信号は、映像信
号処理回路２０において液晶パネル１０の表示特性に合
わせて加工されている。映像信号処理回路２０では、外
部から入力された入力映像信号に対する処理として、主
にγ（ガンマ）補正、交流化、増幅処理が行われてい
る。加工された映像信号はソースドライバ１２から信号
線１８を経て画素マトリクス回路１１に入力され、液晶
セル１５の画素電極に印加される。液晶セル１５の液晶
は印加される電圧に従って光透過率が変化する。この透
過率の変化が階調に対応し、液晶セル１５全体で映像を
構成する。
【０００８】
【発明が解決しようとする課題】液晶パネルによって高
品位表示を実現するためには、映像信号処理２０の増幅
器２１（図１１（Ｂ）参照）には、信号波形を忠実に増
幅することが要求される。これは、増幅器２１が映像信
号処理回路２０の最終出力端であり、最終的に液晶セル
１５の画素電極に印加される映像信号の振幅および形状
が決定されるためである。画素電極に印加される映像信
号はパルス状の信号である。よって増幅器２１には、パ
ルス信号の振幅の低下及び、パルス形状のなまりを発生
させないことが要求される。
【０００９】図１１（Ｃ）に示すように、一般に増幅器
２１の周波数特性は、中域ではほぼ一定であった電圧利
得が、ある周波数を越えると一定の割合で減少してしま
うことが知られている。その減少の割合は増幅器が１段
の場合では、−20dB/decade(−6dB/octave)となる。高
域側で利得が下がる原因として、増幅器単体では、その
出力インピーダンスが上昇するためである。
【００１０】ただし液晶ディスプレイにおいては、増幅
器２１の出力端の電圧ではなく、最終的に画素電極に印
加される電圧を考慮しなければならない。よって、映像
信号処理回路の増幅器２１の周波数特性は増幅器２１単
体でなく、増幅器２１と液晶セル１５との間に接続され
ている抵抗RLC及び容量CLCも考慮する必要がある。する
と、図１１（Ｃ）に示すように、液晶パネルの抵抗R LC
及び容量CLCによるインピーダンスの低下によって、液
晶セル１５の画素電極での利得が低下し始める周波数域
は、増幅器２１単体よりも低域側にシフトしてしまう。
【００１１】液晶ディスプレイの高精細化とは多画素化
及び画素の高密度化である。多画素化すると配線数の増
加するため、液晶パネルの抵抗RLCを大きくする。高密
度化は画素マトリクスの寄生容量の問題を顕在化させ、
容量CLCを増加させる傾向にある。従って、高精細化は
増幅器２１の利得が平坦である周波数帯域を低域側にシ
フトさせることとなる。利得低下を避けるためには抵抗
RLCを小さくすればよく、抵抗RLCを小さくするには配線
を太くすればよい。しかし配線を太くすることは、配線
の占有面積を増大させてしまうため、画素のシュリンケ
ージという技術開発の方向に反する。
【００１２】また高精細化には高周波駆動が必要とな
る。ＨＤＴＶ規格では映像信号の駆動周波数は約２０Ｍ
Ｈｚ〜３０ＭＨｚとなる。ＨＤＴＶ規格のディスプレイ
を液晶パネルで実現しようとすると、上述した液晶パネ
ルの高精細化のため、映像信号の周波数ｆvidは画素電
極での利得が低下してしまう周波数帯域になることが避
けられない。
【００１３】映像信号の周波数fvidにおいて画素電極で
利得低下が発生すると、映像信号の黒レベル又は白レベ
ルが低下して、映像がグレー化（カラー表示であれば混
色）してしまい、表示品位が劣化してしまう。
【００１４】水平方向の画素数が千以下であるようなＶ
ＧＡ規格やＳＶＧＡ規格の液晶パネルでは、高周波駆動
が不要であったため、画素電極に印加される電圧の高周
波側の利得が下がっていても、その利得が平坦な周波数
で増幅器２１を使用することができたため、周波数に関
わる利得低下の問題は全く認識されていなかった。
【００１５】本発明は、上述した表示装置の高精細化に
伴う問題点を解消するために、高周波域での画素マトリ
クス回路の画素電極に印加される映像信号の利得低下を
補償して、高画質表示が可能な液晶表示装置を提供する
ことにある。
【００１６】
【課題を解決するための手段】上述の課題を解消するた
め、本発明の液晶表示装置の構成は、画素電極ごとにス
イッチング素子を有した画素マトリクス回路と、前記画
素マトリクス回路の走査線に接続された走査線駆動回路
と、前記画素マトリクス回路の信号線に接続された信号
線駆動回路と、映像信号を交流化し、複数の交流化映像
信号を前記走査線駆動回路に出力する映像信号処理回路
と、前記走査線駆動回路、前記信号線駆動回路及び前記
映像信号処理回路の駆動を制御するための制御信号を作
成するコントロール回路と、を少なくとも備える液晶表
示装置であって、前記映像信号処理回路において、前記
交流化映像信号の各出力端子に最も近い増幅器の出力に
は、ピーキング処理を行う回路が接続されていることを
特徴とする。
【００１７】さらに、他の構成は、前記映像処理回路に
おいて、映像信号を交流化し、複数の交流化映像信号を
前記走査線駆動回路に出力し、前記複数の交流化信号は
相互に反転関係にある２種類の交流信号でなり、前記映
像信号処理回路において、前記複数の交流化映像信号の
各出力端子に最も近い増幅器の出力には、ピーキング処
理を行う回路が接続されていることを特徴とする。
【００１８】本発明の液晶表示装置では、映像信号の出
力端子に最も近い増幅器の出力には、ピーキング処理を
行う回路を接続することにより、増幅器に負荷されるイ
ンピーダンス、即ち画素マトリクス回路や駆動回路のイ
ンピーダンスの低下による画素電極の電圧利得を補償し
て、高品位表示を可能にする。
【００１９】
【発明の実施の形態】 図１〜図４を用いて、発明の実
施の形態を説明する。
【００２０】図１は本実施例の液晶表示装置のブロック
図である。液晶表示装置は、映像が表示される液晶パネ
ル１００と、入力映像信号を交流化する映像信号処理回
路１１０と、液晶パネル１００及び映像信号の動作タイ
ミングを制御するためのコントロール回路１２０とを有
する。
【００２１】液晶パネル１００において、画素マトリク
ス回路１０１には、垂直方向に互いに平行に延びる複数
の信号線１０２によってソースドライバ回路（信号線走
査回路）１０３が接続され、水平方向に互いに平行に延
びる複数の走査線１０４によってゲートドライバ回路
（走査線駆動回路）１０５が接続されている。
【００２２】画素マトリクス回路１０１において、画素
ごとに、走査線１０２及び信号線１０４の交差部近傍に
配置されるスイッチング素子であるＴＦＴ１０６（薄膜
トランジスタ）と、ＴＦＴ１０６に接続された液晶セル
１０７を備えている。走査線１０４の一端は、各ＴＦＴ
のゲート電極に接続され、信号線１０２の一端はＴＦＴ
のソース電極に接続されている。液晶セル１０７は画素
電極と、画素電極に対向する電極との間に挟持された液
晶とによってコンデンサが形成されている。対向電極は
全て画素の液晶セル１０７に共通化されており、その電
位は共通電位（中心電位）に固定されている。
【００２３】駆動回路１０３、１０５はＴＦＴ等によっ
て構成されている。駆動回路１０３、１０５のＴＦＴや
ＴＦＴ１０６の半導体層は、移動度の点から、非晶質シ
リコン膜を結晶化した多結晶シリコン膜が好適である。
また、非晶質シリコンゲルマニウム膜を結晶化した膜を
用いることもできる。
【００２４】信号処理回路１１０、コントロール回路１
２０等は、液晶パネル１００と異なる基板、例えば別の
プリント基板に実装されており、当該基板上の回路と液
晶パネル１００の回路とは、ケーブルやフレキシブル配
線板等によって接続されている。なお、信号処理回路１
１０、コントロール回路１２０等の周辺回路の一部また
は全部を液晶パネルと同一基板に設ける構成とすれば集
積化が図れるため、好ましいことはいうまでもない。
【００２５】映像信号処理回路１１０はＡ／Ｄ（アナロ
グ／デジタル）変換回路１１１、補正回路１１２、Ｄ／
Ａ（デジタル／アナログ）変換回路１１３、反転処理回
路１１４を有する。コントロール回路１２０は同期信号
２００に基づいて、ソースドライバ回路１０３、ゲート
ドライバ回路１０５、映像信号処理回路１１０等の動作
タイミングを制御するのに必要なパルス（スタートパル
ス、クロックパルス、同期信号、極性反転信号等）を作
成する回路である。
【００２６】ソースドライバ回路１０３には、映像信号
処理回路１１０で交流化された映像信号と、コントロー
ル回路１２０からのスタートパルス信号、クロック信
号、水平同期信号等が入力されている。以下に、本実施
形態の液晶表示装置の動作を説明する。
【００２７】コントロール回路１２０は、入力された同
期信号２００を基準にして、位相同期された発振器から
出力される発振クロック信号（ＯＳＣ）を原発振とし
て、予め設定されたカウント数（分周比）のクロックを
カウントする動作（分周）を繰り返す。この分周と同時
にクロックをカウントし、画面水平方向のスタートパル
ス（ＳＰＤ）２０１、画面垂直方向のスタートパルス
（ＳＰＳ）２０２、画面水平方向のクロックパルス（Ｃ
ＬＤ）２０３、画面垂直方向のクロックパルス（ＣＬ
Ｓ）２０４、極性反転信号（ＦＲＰ）２０５を作成す
る。さらに、水平同期信号（ＨＳＹ）、垂直同期信号
（ＶＳＹ）を作成する場合もあり、ＨＳＹ、ＶＳＹは、
画面上に文字を表示する時など水平、垂直方向の基準と
して使用される。
【００２８】表示装置外部から入力される入力映像信号
２１０は、１画素単位、即ち、赤（Ｒ）、緑（Ｇ）、青
（Ｂ）の各映像データが１つの組となった、ＲＧＢアナ
ログ信号であり、単位時間毎に映像信号処理回路１１０
に転送される。また入力映像信号２１０は、１画面（フ
レーム）分の映像信号を縦方向（垂直方向）ラインの数
だけ分割して、それぞれ縦方向ラインの数だけ連続した
信号である。
【００２９】この入力映像信号２１０に対応するよう
に、画素マトリクス回路１０１には、異なる３つの色、
赤、緑および青に対応するＲ、Ｇ、Ｂの画素がパネルの
横方向（水平方向）に順次繰り返し並べて画素行が構成
され、縦方向（垂直方向）に画素列が構成されている。
例えば、画素マトリクス回路１０１が横1024画素、縦76
8画素で構成されているとすると、１画面の映像信号
は、横1024画素の情報信号を有する１つの横方向ライン
が、それぞれ縦方向ラインの数（768列）だけ連続して
いる信号で構成されている。通常、入力映像信号２１０
はＣＲＴに対応した信号であり、液晶パネル表示に適し
た信号ではないので、映像信号処理回路１１０では液晶
パネルの表示特性に合わせて、入力映像信号１１０に様
々な信号処理を行う。
【００３０】映像信号処理回路１１０において、入力映
像信号２１０はＡ／Ｄ変換回路１１１により、デジタル
ＲＧＢ信号に変換され、補正回路１１２に出力される。
補正回路１１２では、デジタル信号化された映像信号
に、液晶特性を考慮したγ補正処理等を施し、階調特性
等を改善する。補正された映像信号はＤ／Ａ変換回路１
１３により、再びアナログＲＧＢ信号に変換される。
【００３１】Ａ／Ｄ変換回路１１１によって、映像信号
２１０をデジタル化するのは、補正回路１１２での補正
処理を容易に、また正確に行うようにするためである。
なお、入力映像信号２１０がデジタル信号であれば、Ａ
／Ｄ変換回路１１１は省略することができる。
【００３２】次いで、反転処理回路１１４において、補
正処理済みの映像信号を液晶パネルに適した電位（一般
に−５Ｖ〜５Ｖ）に増幅し、コントロール回路１２０か
ら入力されたＦＲＰ（極性反転信号）２０５のパルス電
位に合わせて、補正済みの映像信号の極性を反転して、
信号を交流化している。
【００３３】液晶パネル１００のソースドライバ回路１
０３には、交流化された映像信号２１１と共に、コント
ロール回路１２０で作成されたＳＰＤ２０１と、ＣＬＤ
２０３とが入力される。ＳＰＤ２０１は１水平周期期間
のどのタイミングから表示を始めるかを規定するパルス
信号である。ＣＬＤ２０３は水平方向の各画素に対応す
るパルス信号であり、ソースドライバ回路１０３はこの
信号に従って、交流化された映像信号２１１をサンプリ
ングし、各画素に対応する電圧（映像信号）を信号線１
０２に出力する。
【００３４】ゲートドライバ回路１０５には、コントロ
ール回路１２０で作成されたＳＰＳ２０２、ＣＬＳ２０
４が入力される。ＳＰＳ２０２は１垂直周期期間のどの
タイミングで表示を始めるかを規定するパルス信号であ
る。ＣＬＳ２０４は、垂直方向の各画素に対応するパル
ス信号である。ゲートドライバ回路１０５では、ＣＬＳ
２０４に従って、１水平期間ごとに画素マトリクス回路
１０１の走査線１０４が上方からが順次に選択され、映
像を表示するしくみとなっている。
【００３５】映像信号処理回路１１０の反転処理回路１
１４は増幅及び反転処理を行う回路であり、主に増幅器
で構成されている。従来例で示したように（図１１
（Ｃ）参照）、増幅器は高域側では周波数が増加するの
に伴って電圧利得が下がるという周波数特性を有する。
反転処理回路１１４の出力に接続されている液晶パネル
１１０の抵抗や容量のため、処理する映像信号の周波数
fvidが２０ＭＨｚ以上の高周波となると、反転処理回路
１１４の増幅器の利得が一定となる周波数域であって
も、液晶セル１０７（その画素電極）に印加される信号
では利得低下が発生してしまう。そのため、補正回路１
１２で補正されたデジタル映像信号のデータを忠実に、
画素電極に印加することができなくなってしまう。
【００３６】高品位表示のためには、液晶セル１０７
（画素電極）に印加される交流化映像信号２１１は入力
映像信号２１０を忠実に再現していることが要求され
る。また交流化映像信号２１１はソースドライバ回路１
１３に入力されると信号線１０２ごとに分割されるた
め、交流化映像信号２１１全体の補正は映像信号処理回
路１１０で行うこととなる。よって画素電極での電圧利
得の補正処理もソースドライバ回路１１３の前段である
映像信号処理回路１１０で行うこととなる。そして、映
像信号処理回路１１０において、液晶セル１０７にでき
るだけ近い回路において、画素電極に印加される電圧の
利得低下を補償することが望ましい。本発明では、反転
処理回路１０２の出力信号が、液晶パネルに最終的に入
力される交流化映像信号２１１であり、反転処理回路１
０２が交流化映像信号２１１の出力端に最も近い増幅器
となる。
【００３７】そこで、上述した液晶セル１０７での利得
低下を補償するために、図２に示すように、反転処理回
路１１４の増幅器１１５の出力にピーキング処理を行う
ピーキング処理回路１１７を接続する。図３は画素電極
の電圧利得の周波数特性曲線である。図３に示すよう
に、ピーキング処理回路１１７を接続しない場合には、
映像信号周波数fvidでは液晶セル１０７（画素電極）に
印加される信号の利得は低下していたが、増幅器１１５
の出力にピーキング処理回路１１７を接続することで、
映像信号周波数fvidでの画素電極での電圧利得は、中域
（利得が一定となる周波数域）の利得まで増加させるこ
とができる。なお、ピーキング処理回路１１７の特性
は、増幅器１１５の負荷インピーダンス（液晶パネル１
００が持つインピーダンス）による電圧の低下を補償す
るように決定した。
【００３８】ピーキング処理回路１１７は液晶パネル１
００の特性を補償するための手段であり、信号処理回路
１１０の出力端子に最も近い増幅器１１５に接続するこ
とが重要になる。液晶パネル１００のソース増幅器１１
５の出力にピーキング処理回路１１７を接続することに
よって、ピーキング処理回路１１７によって補正された
交流化映像信号が乱されることをできるだけ少なくし
て、ソースドライバ回路１１３に入力することができ
る。よって、補正回路１１２で決定された電位を忠実に
再現した交流化映像信号２１１を液晶セル１０７（画素
電極）に印加することが可能になる。
【００３９】また、図４に示すように、反転処理回路１
２４の増幅器１２５の出力に帰還回路を設け、その帰還
回路をピーキング処理回路で構成しても、図２の反転処
理回路１１４と同じ効果を得ることができる。図４にお
いて、図２と同じ符号は同じ構成要素を示している。図
４は、図２の反転処理回路１１４を変形したものであ
る。
【００４０】画素電極に印加される電圧の高域側の利得
低減を改善するには、液晶パネル１１０の抵抗や容量を
下げる工夫も必要である。しかしながら、垂直方向の画
素数が千を越える高精細化パネルでは、利得低減の問題
をパネル設計・製造技術で改善しようとするのは非常に
困難である。配線については、低抵抗材料の選択や配線
幅の増大等が必要となるが、上述したように画素のシュ
リンケージ化、プロセス上の問題で実用が困難であった
り、表示特性の劣化を招く。従って液晶パネル側の設計
や製造技術の改善では、利得低減の問題を完全に排除す
ることを非常に困難である。他方、本発明のピーキング
処理回路１１７によって利得低減の問題を容易に解消す
ることが可能である。
【００４１】ここでは、映像信号処理回路１１０の出力
端子にピーキング処理回路１１７を接続することによっ
て、映像信号の利得低下を改善した。液晶パネルの特性
によって、スタートパルス信号やクロックパルス信号
に、振幅の低減およびパルス波形のなまりが発生してし
まう。そこで、コントロール回路１２０の液晶パネル１
１０への出力端に接続されている増幅器、即ち、スター
トパルス信号２０２、２０１やクロックパルス信号２０
３、２０４の出力端に最も近い増幅器にも、図２や図４
に示すようにピーキング処理回路を接続することによっ
て、パルス信号の振幅の低減およびパルス波形のなまり
を防止できる。
【００４２】例えば液晶パネル１００の画素マトリクス
回路１０１の画素ＴＦＴ１０６が画素ごとにしきい値が
ばらついていると、画素ＴＦＴ１０６がオン状態になる
電圧値が異なる。パルス波形になまりが発生すると、信
号波形の立上がり部分に傾きが生ずるために、しきい値
電圧がばらついていると、ＴＦＴがオン状態になるタイ
ミングがずれてしまい、映像の表示タイミングが狂って
しまう。
【００４３】他方、パルス信号が矩形であれば、ＴＦＴ
のしきい値電圧が多少ばらついていても、ＴＦＴがオン
状態になるタイミングに一致する。ピーキング処理回路
１１７によってパルス波形のなまりを防止することで、
液晶パネル１００のＴＦＴに要求されるしきい値電圧特
性が緩和され、不良となる液晶パネル１００を少なくす
ることができる。
【００４４】
【実施例】 図５〜図１０を用いて、本発明の実施例を
説明する。
【００４５】〔実施例１〕 図５は本実施例の液晶表示
装置の構成を示すブロック図である。液晶表示装置は、
周辺駆動回路一体型の液晶パネル３００と、映像信号処
理回路３１０と、コントロール回路３２０とからなる液
晶表示装置である。
【００４６】ここで、映像信号処理回路３１０、コント
ロール回路３２０等は、液晶パネル３００と異なる基
板、例えばプリント基板に実装されており、該基板と液
晶パネル３００とは、ケーブルやフレキシブル配線板等
によって接続されている。なお映像信号処理回路３１
０、コントロール回路３２０等の周辺回路の一部または
全部をパネルと同一基板に設ける構成とすれば集積化が
図れるため好ましいことはいうまでもない。
【００４７】液晶パネル３００は、画素マトリクス回路
３０１は水平方向（横方向）に互いに平行に延びる複数
の走査線３０２と、走査線３０２に直交する垂直方向
（縦方向）に互いに平行に延びる複数の信号線３０３を
有する。走査線３０２にはゲートドライバ回路３０４が
接続され、信号線３０３にはソースドライバ回路３０５
が接続されている。
【００４８】画素マトリクス回路３０１の画素ごとに
は、走査線３０２及び信号線３０３の交差部近傍に配置
されたＴＦＴ３０６と、ＴＦＴ３０６に接続された液晶
セル３０７が形成されている。ＴＦＴ３０６はスイッチ
ング素子として用いられている。駆動回路３０３や３０
５もまたＴＦＴで構成されている。これら回路３０１、
３０３、３０５を構成するＴＦＴは、半導体材料として
多結晶シリコン膜等を使用して形成した。この多結晶シ
リコン膜は、特開平８−７８３２９号公報に記載の技術
に従って、石英基板上に成膜した非晶質シリコン膜に、
触媒元素としてニッケルを添加して、加熱処理して得た
ものであり、上記公報の技術に従ってＴＦＴを製造し
た。半導体材料は結晶性を有し、良好な移動度を有する
ものであれば、特に限定されず、非晶質ゲルマニウムシ
リコン膜を結晶化した膜を用いることもできる
【００４９】液晶セル３０７はＴＦＴ３０６のドレイン
に接続された画素電極と、液晶セル１０７は画素電極
と、画素電極に対向する電極との間に挟持された液晶と
によってコンデンサ構造を有する。対向電極は全て画素
の液晶セルに共通化されており、共通電位（中心電位）
を有している。
【００５０】走査線３０２の一端は、各ＴＦＴのゲート
電極に接続され、他端はゲートドライバ回路３０４に接
続されている。また、信号線３０３の一端は、ＴＦＴの
ソース電極に接続され、他端はソースドライバ回路３０
５に接続されている。
【００５１】なお、図５においては、信号線３０３は若
干数しか記載されていないが、実際は、画素マトリクス
回路３０１の水平方向の画素電極数と同数の本数を有し
ており、同様に、走査線３０２も垂直方向の画素電極数
と同数の本数を有する。
【００５２】コントロール回路（制御回路）３２０は、
入力された同期信号４１０に基づき、液晶パネルの駆動
に必要なパルス信号（スタートパルス、クロックパル
ス、同期信号、極性反転信号等）を作成し、出力する。
ソースドライバ回路３０５には第１及び第２のＳＰＤ４
０１と４０２、第１及び第２のＣＬＤ４０３と４０４が
入力される。ゲートドライバ回路３０４にはＳＰＳ４０
５とＣＬＳ４０７が入力される。映像信号処理回路３１
０にはＦＲＰ４０７が入力される。
【００５３】映像信号処理回路３１０は入力映像信号４
１０を処理して、第１の交流化映像信号４１１と第２の
交流化映像信号４１２をソースドライバ回路３０５に出
力する。図７に入力映像信号４１０、同期信号４００、
極性反転信号１２２、第１の交流化映像信号４１１、第
２の交流化映像信号４１２それぞれの信号波形の一例を
示した。
【００５４】本実施例の映像信号処理回路３１０は、Ａ
／Ｄ変換回路３１１と、補正回路３１２とを有する。補
正回路３１２の映像信号用の出力信号線は２系統有り、
出力信号線それぞれにはＤ／Ａ変換回路３１３、３１４
が接続されている。Ｄ／Ａ変換回路３１３、３１４の出
力にはそれぞれＤ／Ａ変換回路３１３、３１４が接続さ
れている。
【００５５】映像信号処理回路３１０には、ＲＧＢのア
ナログ信号でなる入力映像信号４１０が入力される。Ａ
／Ｄ変換回路３１１において、入力映像信号４１０は信
号の補正が容易に行えるデジタル信号に変換される。入
力映像信号としてアナログＲＧＢ信号の代わりに、デジ
タルＲＧＢ信号を用いることも可能であり、この場合に
は、Ａ／Ｄ変換回路３１１は不要である。
【００５６】デジタル化された映像信号は補正回路３１
２に入力される。補正回路３１２では、入力映像信号
（デジタル信号）に様々な補正を演算処理等によって施
しており、主にγ補正処理が施され、液晶パネル表示に
適した信号に変換している。γ補正を施された信号は、
第１と第２の補正済み信号４１３、４１４という２つの
デジタル信号に分割され、出力される。
【００５７】この第１と第２の補正済み信号４１３、４
１４はアナログ化されると、極性が互いに反転関係にあ
る交流化信号となるように作成されている。この交流化
処理は、コントロール回路３２０で作成されたＦＲＰ４
０７のタイミングに基づいて実施される。また、補正回
路３１３は入力された信号を一時記憶する記憶回路や、
２つの信号を分割することによって生じる位相のずれを
補正する信号遅延回路等を有する構成とすることが好ま
しい。
【００５８】補正回路３１２から出力された第１と第２
の補正済み信号４１３、４１４はそれぞれＤ／Ａ変換回
路３１３、３１４に入力され、再びアナログ化される。
このアナログ信号は交流化され互いに極性が反転した関
係を有している。Ｄ／Ａ変換回路３１３と３１４の出力
アナログ信号が極性が反転関係にあるように、補正回路
３１２において、これら２つの信号が作成される。
【００５９】補正回路３１２から出力された第１の補正
済み信号４１３と第２の補正済み信号４１４はそれぞ
れ、対応するＤ／Ａ変換回路１０９、１１０によって、
アナログ信号に変換される。Ｄ／Ａ変換回路３１３、３
１４から出力されたアナログ信号は、増幅回路３１５、
３１６に入力される。増幅回路３１５、３１６におい
て、入力されたアナログ信号の電圧値を液晶パネルに適
した大きさ（−５Ｖ〜５Ｖ）に増幅し、第１及び第２の
交流化映像信号４１１、４１２としてソースドライバ回
路３０５に出力する。
【００６０】信号処理回路３１０においてソースドライ
バ回路３０５への出力の最終段は、２つの増幅回路３１
５、３１６となる。本実施例でも、図２と同様に増幅回
路３１５、３１６のそれぞれの出力端子にピーキング処
理回路が接続されている。このような回路構成によっ
て、補正回路３１２で補正された信号を第１及び第２の
交流化映像信号４１１、４１２として、忠実にアナログ
信号として再現することができ、高品位・高画質表示が
可能となる。なお、図４に示すように増幅回路３１５、
３１６の出力に帰還回路を接続し、この帰還回路をピー
キング処理回路で構成しても良い。
【００６１】本実施例では、第１及び第２の交流化映像
信号４１１、４１２の位相のずれが生じるのを防ぐため
に、信号線（２本）と相当数のＤ／Ａ変換回路（２つ）
および増幅回路（２つ）を用いたが、回路の配置が許す
限り、Ｄ／Ａ変換回路および増幅回路の数を４、６、
８、．．．、２ｎ（ｎは正数）としてもよい。
【００６２】このようにして得られた交流化された２つ
の映像信号４１１、４１２がソースドライバ回路に入力
される。１つの信号をソースドライバ回路に入力する場
合と比べて、シフトレジスタの動作周波数を半分に軽減
することも可能である。
【００６３】本実施例では、図２のように増幅回路３１
５、３１６において、その出力端に最も近い増幅器にピ
ーキング処理回路を接続する。この構成によって、交流
化映像信号４１１、４１２の画素電極での利得低下を補
償することができる。また同じ映像情報（電圧）を有
し、且つ極性が互いに反転関係にある２つの交流化映像
信号４１１、４１２をソースドライバ回路３０５に入力
することで、交流化映像信号４１１、４１２の反転周期
を低減でき、映像信号４１１、４１２に位相ずれやノイ
ズが発生することを抑制でき、高品位表示ができる。
【００６４】以下に図５と共に、図６〜図８を用いて、
液晶パネル１１０の駆動方法を説明する。
【００６５】ゲートドライバ回路３０４は、走査方向の
制御が可能な垂直シフトレジスタ、シフトレジスタの出
力信号を必要な電圧に変換するためのレベルシフタや、
出力バッファ回路等からなっている。本実施例における
出力バッファ回路は、保持された電圧を増幅、あるいは
インピーダンス変換して、表示部に印加するための回路
であり、インバータを代表的な構成とする各種回路が考
えられる。
【００６６】ソースドライバ回路３０５は、走査方向の
制御が可能な２相の水平シフトレジスタ及び映像信号を
サンプリングして画素部を駆動するサンプリング回路か
らなっている。サンプリング回路は、複数のスイッチン
グＴＦＴと、容量とから構成されており、図６にソース
ドライバ回路３０５及び画素マトリクス回路の回路図を
示す。
【００６７】ソースドライバ回路３０５は図６に示すよ
うに、シフトレジスタ、レベルシフタ、スイッチ、イン
バータ、出力バッファ回路等を代表的な構成とする各種
回路で構成することが可能であり、映像信号をサンプリ
ングして表示部に印加するための回路であれば、特に本
実施例の構成に限定されない。なお、信号線数は液晶パ
ネルの水平方向の画素電極数と同数であり、同様に、走
査線の本数は垂直方向の画素電極数と同数である。
【００６８】図７には、同期信号４００、ＦＲＰ４０
７、入力映像信号４１０、映像信号処理回路３１０の出
力である第１と第２の交流化映像信号４１１、４１２の
信号波形を示す。
【００６９】図８にソースドライバ回路３０５のタイミ
ングチャートを示す。ソースドライバ回路３０５には、
映像信号処理回路３１０からの２つの映像信号と、コン
トロール回路３２０からのスタートパルス信号、クロッ
ク信号、水平同期信号等が入力されている。
【００７０】入力映像信号４１０は、映像信号処理回路
３１０において様々な補正（液晶表示γ補正やカメラγ
補正、使用者の需要に合わせた補正等）を施して、交流
化された映像信号４１１、４１２が出力される。図７に
示すように、ＦＲＰ４０７は１フレーム毎に極性が反転
している。交流化映像信号４１１、４１２中心電位を基
準とする交流信号であり、これの反転周期はＦＲＰ４０
７と同じ１フレーム毎である。また、交流化映像信号４
１１、４１２の電位は互いに中心電位に対して対称な信
号で、互いに極性が反転関係にある信号とされる。
【００７１】ここでは、入力映像信号４１０の実質的な
交流化を映像信号処理回路３１０の補正回路で行うよう
に、即ちデジタル信号を処理して交流化を行うようにし
たが、Ｄ／Ａ変換回路３１３、３１４でアナログ化した
後に、交流化しても、２つの交流化映像信号４１１、４
１２を互いに極性が反転関係にできるのは容易に理解で
きる。デジタル信号で交流化を行うほうが、アナログ信
号を交流化するよりも、増幅回路４１５、４１６の負担
が低減できる。
【００７２】第１、第２の交流化映像信号４１１、４１
２はそれぞれソースドライバ回路３０５のサンプリング
回路に入力される。第１のシフトレジスタ部では、ＣＬ
Ｄ４０３及びＳＰＤ４０１に従って、サンプリング回路
によりサンプリングされた第１の交流化映像信号４１１
は奇数番目の信号線に出力させる。第２相の水平シフト
レジスタ部３０８では、入力された第２のＳＰＤ４０２
と第２のＣＬＤ４０４に従って、サンプリング回路によ
りサンプリングされた第２の交流化映像信号４１２を偶
数番目の信号線に出力している。
【００７３】２相のシフトレジスタ部３０７、３０８を
設けた場合、図７の波形図から明らかなように、シフト
レジスタを１列だけ用いた場合と比較して、シフトレジ
スタの動作周波数が半分（１／２）に軽減できる。
【００７４】本実施例では、アナログ映像信号を２つに
分割した例を示したが、ｎ（ｎは偶数）個に分割しても
本発明に適用することができる。このような構成とする
ことで、更に映像信号の低周波数化を図ることができ、
交流化信号をｎ分割した場合には、ｎ相のシフトレジス
タを用いればよく。この結果シフトレジスタを１列だけ
用いた場合と比較して、シフトレジスタの動作周波数を
１／ｎすることができる。
【００７５】以下にソースドライバ回路３０５周辺の回
路図の一例を示した図６を参照して、第１の交流化映像
信号４１１、第２の交流化映像信号４１２が印加された
場合における各画素の動作を説明する。
【００７６】走査線Ａにのみ（交差している箇所の近傍
に設けられたＴＦＴをオンの状態にする）信号電圧を印
加すると、画素ＴＦＴがオン状態となり、走査信号に同
期して、信号線（１）に第１の交流化映像信号４１１が
印加され、奇数番目の信号線（１）と接続されている画
素電極Ａ１に正の信号が印加される。
【００７７】次に、同様にして、走査信号に同期して、
信号線（２）に第２の交流化映像信号４１２が印加さ
れ、偶数番目の信号線（２）と接続されている画素電極
Ａ２に負の信号が印加される。
【００７８】これらの動作を繰り返すことにより、順
次、画素電極（Ａ１、Ｂ１、Ｃ１．．．と、Ａ３、Ｂ
３、Ｃ３．．．）に正の信号が印加され、画素電極（Ａ
２、Ｂ２、Ｃ２．．と、Ａ４、Ｂ４、Ｃ４．．．）に負
の信号が印加される。
【００７９】そして、１フレーム期間後、再び走査線Ａ
に（交差している箇所の近傍に設けられたＴＦＴをオン
の状態にする）信号電圧が印加された時は、図７に示し
たように、第１の交流化映像信号４１１および第２の交
流化映像信号４１２の極性が反転されるので、画素電極
に印加される信号の極性が反転する。これらの動作を繰
り返すことにより、画素電極の電位に応じて液晶の透過
光量が変化し、画素全体で映像を表示する。
【００８０】このようにしてソースライン反転駆動を行
う。本実施例においては、１画面毎にのみ極性反転され
た映像信号を用いて、交流化駆動（ソースライン反転）
を行うことができる。すなわち本実施例の交流化駆動方
法によれば、ソースライン反転駆動表示を行う際の映像
信号の反転周期が従来の１画素書き込み期間毎から、１
画面書き込み期間毎と大幅に延長され、信号処理回路お
よびソースドライバ回路の消費電力を低減し、かつ位相
のずれ、ノイズの問題が低減される。
【００８１】本実施例の液晶表示装置において、画素数
１０２４×１８９０個のＨＤＴＶ仕様の液晶表示装置
（後述する実施例４のリアプロジェクト型の液晶表示装
置）では、本実施例のピーキング処理回路によって、テ
ストチャートの水平方向のＴＶ本数が増加した。ピーキ
ング処理回路を接続しない場合には水平方向のＴＶ本数
が６００本であったが、８００本に増加させることがで
きた。また、白と黒のストライプバーを交互に表示させ
た場合に、水平方向の駆動周波数を１８ＭＨｚまで上昇
しても、白・黒のストライプとして認識することができ
た。
【００８２】〔実施例２〕 実施例１では、映像信号の
反転周期を１フレーム期間とし、ソースライン反転駆動
を行った。本実施例では、装置構成は実施例１と同じで
あるが、反転処理回路において、映像信号の反転周期を
１水平走査期間とすることで、ドット反転駆動を行った
一例を示す。
【００８３】ドット反転は、隣接する画素同士で映像信
号の電圧の極性が互いに反転するため、ちらつきが最も
目立ちにくいという長所を有している交流化駆動方法で
ある。
【００８４】ドット反転駆動の特徴は、１フレーム内で
は、縦方向、横方向ともに隣接する画素電極間では、必
ず印加される映像信号の電圧の極性は反転関係にあり、
さらに次フレームでは、各画素の極性が反転されること
である。
【００８５】また、本実施例においては、駆動電圧の反
転周期を１水平走査期間としたが、これとは異なる周期
を反転周期としてもよい。例えば、２水平走査期間、３
水平走査期間としてよい。
【００８６】従来例において、ドット反転をするために
は、映像信号の１画素毎に極性反転を行う必要があっ
た。しかし、実施例１と同様の装置構成を用いて、１水
平走査期間毎に極性反転された（相互に反転関係にあ
る）複数の映像信号をパネルに入力することにより、ド
ット反転駆動を可能とすることができる。
【００８７】すなわち、本実施例は、１画素毎に極性反
転させていた従来例と比較して、極性反転させる回数が
少ない（１水平走査期間毎に極性反転された）映像信号
を用いてドット反転駆動しているため、正確な交流化駆
動を行うことができ、パネルの信頼性を向上することが
できた。
【００８８】従って、本実施例は実施例１と比較して、
ちらつきの少ない高画質で高精細な表示を得ることがで
きる。また、実施例１と同様に、従来と比較して大幅に
消費電力を低減することができる。
【００８９】〔実施例３〕 実施例１および２では、２
相のシフトレジスタを用いた例を示したが、本実施例で
は、１相のシフトレジスタを用いた応用例を示す。図９
に本実施例のソースドライバ回路及び画素マトリクス回
路の部分的な回路図を示す。
【００９０】図９において、５０１はクロック信号、５
０２はスタートパルス、５０３はシフトレジスタ、５２
９は第１のアナログ映像信号、５３０は第２のアナログ
映像信号である。実施例１または２で示したような映像
信号（極性反転周期が、１フレーム毎または１水平走査
期間毎）を用いて、図９のソースドライバ回路によって
も、ソースライン反転またはドット反転駆動させること
ができる。このような構成とすることで、駆動回路の集
積化を図ることができる。
【００９１】〔実施例４〕 図１０に３板式の光学シス
テムを用いた投射型の映像表示装置（リアプロジェク
タ）の概要を示してある。本実施例のプロジェクタ（本
体６００）では、光源６０１から投射された投射光が、
光学系６１３によって、Ｒ、Ｇ、Ｂの３原色に分けら
れ、ミラー６１４によって、それぞれの色の映像を表示
する３枚のＴＦＴ液晶パネル６１０に導かれる。そし
て、それぞれのＴＦＴ液晶パネルによって変調された光
が光学系６１６によって、合成され、スクリーン６０５
にカラー映像が投写される。なお、６１５は偏光板であ
る。
【００９２】映像信号処理回路おいて、液晶表示γ補正
やカメラγ補正、人間の視覚に適した補正、観察者の需
要に合わせた補正等を、色ごとに施すことによって、γ
特性の自由度が広い映像を得ることができる。従って、
本リアプロジェクタを用いることにより、階調、色彩、
分解能のバランスの良い映像をスクリーンに表示するこ
とができる。
【００９３】また本発明は、駆動回路一体型の液晶表示
装置にのみ適用されるものではなく、駆動回路が液晶パ
ネルと異なる基板に形成された、いわゆる外付け型の表
示装置に適用することも可能である。
【００９４】なお、上記各実施例１乃至３において示し
た、例えばシフトレジスタ回路、バッファ回路、サンプ
リング回路、メモリ回路等の構成は、一例であって同様
な機能を有するものであれば適宜変形できることはいう
までもない。
【００９５】
【発明の効果】本発明では、映像信号処理回路におい
て、液晶パネルへの出力端に接続される増幅器の出力に
ピーキング処理回路を接続したため、液晶パネルのイン
ピーダンス特性によって生じた画素電極の電圧の利得低
減を改善することができた。このため多画素・高周波駆
動の液晶表示装置において、映像のグレー化（カラーで
あれば混色）が低減され、高精細な表示ができる。特に
本発明では、ＨＤＴＶ規格、ＸＧＡ規格、ＳＸＧＡ規格
といった、水平方向の画素数が千以上であるような高精
細型の液晶表示装置型の液晶表示装置に有効である。
【図面の簡単な説明】
【図１】 本発明の液晶表示装置の構成を示すブロック
図。
【図２】 反転処理回路の部分的なブロック回路図。
【図３】 図２に示される反転処理回路の増幅器の周波
数特性を示す図。
【図５】 実施例１の液晶表示装置の構成を示すブロッ
ク図。
【図６】 実施例１のソースドライバ回路および画素マ
トリクス回路の部分的な回路図。
【図７】 実施例１のソースドライバ回路及び画素マト
リクス回路の部分的な回路図。
【図８】 実施例１のソースドライバ回路における各信
号のタイミング図。
【図９】 実施例３のソースドライバ回路および画素マ
トリクス回路の部分的な回路図。
【図１０】 実施例４のリアプロジェクタ型表示装置の
概略の構成図。
【図１１】 従来例の説明図。
【符号の説明】 １００ 液晶パネル １０１ 画素マトリクス回路 １０３ ソースドライバ回路 １０５ ゲイトドライバ回路 １０６ 画素ＴＦＴ １０７ 液晶セル １１０ 映像信号処理回路 １２０ コントロール回路

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 画素電極ごとにスイッチング素子を有し
    た画素マトリクス回路と、 前記画素マトリクス回路の走査線に接続された走査線駆
    動回路と、 前記画素マトリクス回路の信号線に接続された信号線駆
    動回路と、 映像信号を交流化し、複数の交流化映像信号を前記走査
    線駆動回路に出力する映像信号処理回路と、 前記走査線駆動回路、前記信号線駆動回路及び前記映像
    信号処理回路の駆動を制御するための制御信号を作成す
    るコントロール回路とを少なくとも備える液晶表示装置
    であって、 前記映像信号処理回路において、前記交流化映像信号の
    各出力端子に最も近い増幅器の出力には、ピーキング処
    理を行う回路が接続されていることを特徴とする液晶表
    示装置。
  2. 【請求項２】 請求項１において、前記ピーキング処理
    を行う回路は、前記増幅器の帰還回路であることを特徴
    とする液晶表示装置。
  3. 【請求項３】 請求項１又は請求項２において、前記コ
    ントロール回路の前記制御信号用の出力端子の少なくと
    も１つにおいて、当該端子に最も近い増幅器の出力には
    ピーキング処理を行う回路が接続されていることを特徴
    とする液晶表示装置。
  4. 【請求項４】 画素電極ごとにスイッチング素子を有し
    た画素マトリクス回路と、 前記画素マトリクス回路の走査線に接続された走査線駆
    動回路と、 前記画素マトリクス回路の信号線に接続された信号線駆
    動回路と、 映像信号を交流化し、複数の交流化映像信号を前記走査
    線駆動回路に出力する映像信号処理回路と、 前記走査線駆動回路、前記信号線駆動回路及び前記映像
    信号処理回路の駆動を制御するための制御信号を作成す
    るコントロール回路と、 を少なくとも備える液晶表示装置であって、 前記複数の交流化信号は相互に反転関係にある２種類の
    交流信号でなり、前記映像信号処理回路において、前記
    複数の交流化映像信号の各出力端子に最も近い増幅器の
    出力には、ピーキング処理を行う回路が接続されている
    ことを特徴とする液晶表示装置。
  5. 【請求項５】 請求項４において、前記ピーキング処理
    を行う回路は、前記増幅器の帰還回路であることを特徴
    とする液晶表示装置。
  6. 【請求項６】 請求項４又は請求項５において、前記コ
    ントロール回路の少なくとも１つの前記制御信号の出力
    端子において、当該端子に最も近い増幅器も出力には、
    ピーキング処理を行う回路が接続されていることを特徴
    とする液晶表示装置。
  7. 【請求項７】 請求項４乃至請求項６の任意の１項にお
    いて、前記２種類の交流信号の極性はそれぞれ、前記走
    査線駆動回路の１水平走査期間ごとに極性が反転されて
    いることを特徴とする液晶表示装置。
  8. 【請求項８】 請求項１乃至７の任意の１項に記載され
    た液晶表示装置は、投影光学系を備えたプロジェクタ型
    であることを特徴とする液晶表示装置。
JP10129488A 1998-04-23 1998-04-23 液晶表示装置 Withdrawn JPH11305743A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP10129488A JPH11305743A (ja) 1998-04-23 1998-04-23 液晶表示装置
TW088106321A TWI221541B (en) 1998-04-23 1999-04-20 Liquid crystal display device
US09/294,339 US6771238B1 (en) 1998-04-23 1999-04-20 Liquid crystal display device
KR1019990014577A KR100649902B1 (ko) 1998-04-23 1999-04-23 액정 디스플레이 장치, 투사형 이미지 디스플레이 유닛 및 능동 매트릭스 디스플레이 장치
KR1020060066232A KR100752070B1 (ko) 1998-04-23 2006-07-14 액정 디스플레이 장치, 투사형 이미지 디스플레이 유닛 및능동 매트릭스 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10129488A JPH11305743A (ja) 1998-04-23 1998-04-23 液晶表示装置

Publications (1)

Publication Number Publication Date
JPH11305743A true JPH11305743A (ja) 1999-11-05

Family

ID=15010728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10129488A Withdrawn JPH11305743A (ja) 1998-04-23 1998-04-23 液晶表示装置

Country Status (4)

Country Link
US (1) US6771238B1 (ja)
JP (1) JPH11305743A (ja)
KR (2) KR100649902B1 (ja)
TW (1) TWI221541B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008075480A1 (ja) * 2006-12-20 2008-06-26 Sharp Kabushiki Kaisha 表示ドライバおよび表示ドライバユニットならびに表示装置
KR101441954B1 (ko) * 2007-11-27 2014-09-18 엘지디스플레이 주식회사 액정표시장치의 라인 딤 개선 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW559679B (en) 1997-11-17 2003-11-01 Semiconductor Energy Lab Picture display device and method of driving the same
US6670938B1 (en) * 1999-02-16 2003-12-30 Canon Kabushiki Kaisha Electronic circuit and liquid crystal display apparatus including same
JP4201070B2 (ja) * 2000-06-28 2008-12-24 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置のガンマ電圧の修正装置および方法
JP4789369B2 (ja) * 2001-08-08 2011-10-12 株式会社半導体エネルギー研究所 表示装置及び電子機器
TWI678923B (zh) * 2018-05-25 2019-12-01 友達光電股份有限公司 具雜訊抑制設計的顯示面板

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4180813A (en) 1977-07-26 1979-12-25 Hitachi, Ltd. Liquid crystal display device using signal converter of digital type
US4263616A (en) * 1979-12-03 1981-04-21 Zenith Radio Corporation Signal peaking method and apparatus
DE3026392C2 (de) 1980-02-26 1985-08-22 Sharp K.K., Osaka Anzeigevorrichtung mit einem elektrolumineszenten Dünnschichtelement zur Bilddarstellung
US4296435A (en) * 1980-08-18 1981-10-20 Zenith Radio Corporation Luminance signal processing circuit
US4437092A (en) 1981-08-12 1984-03-13 International Business Machines Corporation Color video display system having programmable border color
DE3223580A1 (de) 1982-06-24 1983-12-29 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zum erhoehen der schaerfe von farbkanten
JPS59138184A (ja) 1983-01-28 1984-08-08 Citizen Watch Co Ltd マトリクスカラ−テレビパネル駆動回路
US4593310A (en) 1983-09-22 1986-06-03 High Resolution Television, Inc Video chroma controller gating chrominance signals by the luminance signal
JPS628221A (ja) 1985-07-04 1987-01-16 Matsushita Electric Ind Co Ltd 画像信号処理装置
US4698666A (en) 1985-07-12 1987-10-06 The Grass Valley Group, Inc. Video key glow and border generator
JPS6273294A (ja) 1985-09-27 1987-04-03 カシオ計算機株式会社 画像表示装置
JPS62144235A (ja) 1985-12-18 1987-06-27 Mitsubishi Electric Corp ハ−ドコピ−方式
FR2595891B1 (fr) 1986-03-11 1988-06-10 Labo Electronique Physique Procede de renforcement des contours de signaux numeriques et dispositif de traitement pour la mise en oeuvre dudit procede
JPS6314577A (ja) 1986-07-07 1988-01-21 Toshiba Corp 画質改善回路
US4766430A (en) 1986-12-19 1988-08-23 General Electric Company Display device drive circuit
EP0287055B1 (en) 1987-04-15 1993-09-29 Sharp Kabushiki Kaisha Liquid crystal display device
US5157386A (en) 1987-06-04 1992-10-20 Seiko Epson Corporation Circuit for driving a liquid crystal display panel
JPH0750389B2 (ja) 1987-06-04 1995-05-31 セイコーエプソン株式会社 液晶パネルの駆動回路
JP2798925B2 (ja) 1987-12-18 1998-09-17 株式会社日立製作所 局所画像処理方法
JPH01234889A (ja) 1988-03-15 1989-09-20 Matsushita Electric Ind Co Ltd カラー表示信号のモノクローム表示信号化処理方法
JP2653099B2 (ja) 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
US5153568A (en) 1988-07-21 1992-10-06 Proxima Corporation Liquid crystal display panel system and method of using same
JP2969626B2 (ja) 1988-08-18 1999-11-02 ソニー株式会社 カラーテレビジョン表示装置
JPH073635B2 (ja) 1988-12-21 1995-01-18 富士通株式会社 白抜き文字の作成方法
JPH0744671B2 (ja) * 1989-01-12 1995-05-15 松下電器産業株式会社 液晶表示装置
JPH0318176A (ja) 1989-06-15 1991-01-25 Toshiba Corp カラー画像処理装置
JP2512562B2 (ja) 1989-10-12 1996-07-03 松下電器産業株式会社 階調補正装置
JPH02168788A (ja) 1989-10-30 1990-06-28 Canon Inc カラー画像処理装置
JPH02177679A (ja) * 1989-11-13 1990-07-10 Seiko Epson Corp 液晶表示装置
JPH03223894A (ja) 1990-01-30 1991-10-02 Yokogawa Electric Corp 画像処理回路
US5140315A (en) 1990-04-16 1992-08-18 Analog Devices, Inc. Antialiased pixel based display system for lines and solids
EP0457427B1 (en) 1990-04-26 1995-12-06 Scitex Corporation Ltd. Apparatus for sharpening a colour image
US5168270A (en) 1990-05-16 1992-12-01 Nippon Telegraph And Telephone Corporation Liquid crystal display device capable of selecting display definition modes, and driving method therefor
KR920008630B1 (ko) 1990-09-28 1992-10-02 삼성전자 주식회사 수평윤곽 보상회로
JP2852390B2 (ja) 1991-02-16 1999-02-03 株式会社半導体エネルギー研究所 表示装置
US5406304A (en) 1991-08-28 1995-04-11 Nec Corporation Full color liquid crystal driver
US5237414A (en) 1992-03-02 1993-08-17 Faroudja Y C Video enhancer with separate processing of high and low level transitions
US5598180A (en) 1992-03-05 1997-01-28 Kabushiki Kaisha Toshiba Active matrix type display apparatus
US5638087A (en) * 1993-01-11 1997-06-10 Sanyo Electric Co., Ltd. Dot matrix type liquid crystal display apparatus
JP2994169B2 (ja) 1993-04-09 1999-12-27 日本電気株式会社 アクティブマトリックス型液晶表示装置
US5440428A (en) * 1993-09-30 1995-08-08 Hughes Aircraft Company Automotive instrument 3-D virtual image display
JP3202450B2 (ja) 1993-10-20 2001-08-27 日本電気株式会社 液晶表示装置
US5734366A (en) * 1993-12-09 1998-03-31 Sharp Kabushiki Kaisha Signal amplifier, signal amplifier circuit, signal line drive circuit and image display device
US6097352A (en) 1994-03-23 2000-08-01 Kopin Corporation Color sequential display panels
JP2743841B2 (ja) 1994-07-28 1998-04-22 日本電気株式会社 液晶表示装置
JPH0851584A (ja) 1994-08-09 1996-02-20 Toshiba Corp 液晶駆動回路
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE69531441T2 (de) 1994-12-20 2004-06-24 Seiko Epson Corp. Bildanzeigegerät
US5748164A (en) 1994-12-22 1998-05-05 Displaytech, Inc. Active matrix liquid crystal image generator
JPH08186778A (ja) * 1994-12-28 1996-07-16 Casio Comput Co Ltd 表示制御回路及び液晶テレビジョン
JP3208299B2 (ja) * 1995-02-20 2001-09-10 シャープ株式会社 アクティブマトリクス方式液晶駆動回路
US5600345A (en) * 1995-03-06 1997-02-04 Thomson Consumer Electronics, S.A. Amplifier with pixel voltage compensation for a display
KR100287037B1 (ko) * 1995-05-10 2001-04-16 포만 제프리 엘 액정표시장치용버퍼증폭기
JP3244618B2 (ja) * 1995-07-10 2002-01-07 株式会社日立製作所 液晶パネル及びそれを用いた投射型画像表示装置
JPH09139952A (ja) * 1995-11-14 1997-05-27 Sony Corp カラービューファインダ
KR970057466A (ko) * 1995-12-22 1997-07-31 구자홍 엘씨디 프로젝터의 영상신호 이득 자동 조정 장치
JP3332737B2 (ja) * 1996-01-31 2002-10-07 キヤノン株式会社 信号処理回路及び液晶表示装置
JPH08248929A (ja) * 1996-02-08 1996-09-27 Sanyo Electric Co Ltd 液晶表示装置
JP3417514B2 (ja) 1996-04-09 2003-06-16 株式会社日立製作所 液晶表示装置
JPH10153986A (ja) 1996-09-25 1998-06-09 Toshiba Corp 表示装置
TW559679B (en) 1997-11-17 2003-11-01 Semiconductor Energy Lab Picture display device and method of driving the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008075480A1 (ja) * 2006-12-20 2008-06-26 Sharp Kabushiki Kaisha 表示ドライバおよび表示ドライバユニットならびに表示装置
KR101441954B1 (ko) * 2007-11-27 2014-09-18 엘지디스플레이 주식회사 액정표시장치의 라인 딤 개선 장치

Also Published As

Publication number Publication date
KR20060088867A (ko) 2006-08-07
US6771238B1 (en) 2004-08-03
TWI221541B (en) 2004-10-01
KR100752070B1 (ko) 2007-08-27
KR19990083431A (ko) 1999-11-25
KR100649902B1 (ko) 2006-11-27

Similar Documents

Publication Publication Date Title
US20040095304A1 (en) Picture display device and method of driving the same
US8102343B2 (en) Liquid crystal device, driving circuit for liquid crystal device, method of driving liquid crystal device, and electronic apparatus
JP3288142B2 (ja) 液晶表示装置およびその駆動方法
US7598969B2 (en) Electro-optical-device driving method, image processing circuit, electronic apparatus, and correction-data generating method
JP3039404B2 (ja) アクティブマトリクス型液晶表示装置
JP3518086B2 (ja) 映像信号処理装置
JP3450164B2 (ja) ドットマトリクス表示装置
KR100752070B1 (ko) 액정 디스플레이 장치, 투사형 이미지 디스플레이 유닛 및능동 매트릭스 디스플레이 장치
KR20000023433A (ko) 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법
JP2002041003A (ja) 液晶表示装置、及び液晶駆動方法
JPH11337975A (ja) 液晶表示装置およびアクティブマトリクス型液晶表示装置およびその駆動方法
JPH11161237A (ja) 液晶表示装置
KR100298966B1 (ko) 평면표시장치
JPH11231822A (ja) 画像表示装置およびその駆動方法
JPH02214817A (ja) 液晶表示装置およびその駆動方法
JP3623304B2 (ja) 液晶表示装置
JP2001027887A (ja) 平面表示装置の駆動方法
JP2002215106A (ja) 電気光学装置および電子機器並びに投射型表示装置
JPH09270976A (ja) 液晶表示装置
JP2003150126A (ja) 表示駆動装置
JP2009216806A (ja) 電気光学装置の駆動回路、駆動方法、電気光学装置および電子機器
JPH10247079A (ja) 表示装置の駆動方法
JPH11133459A (ja) アクティブマトリクス基板
JPH0944116A (ja) 液晶表示装置
JPH10268840A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070813