WO2026018366A1 - 電力変換装置 - Google Patents

電力変換装置

Info

Publication number
WO2026018366A1
WO2026018366A1 PCT/JP2024/025709 JP2024025709W WO2026018366A1 WO 2026018366 A1 WO2026018366 A1 WO 2026018366A1 JP 2024025709 W JP2024025709 W JP 2024025709W WO 2026018366 A1 WO2026018366 A1 WO 2026018366A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor
wiring board
semiconductor package
protrusion
conversion device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2024/025709
Other languages
English (en)
French (fr)
Inventor
俊文 木村
聡 池尾
永島　正毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Astemo Ltd
Original Assignee
Astemo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Astemo Ltd filed Critical Astemo Ltd
Priority to PCT/JP2024/025709 priority Critical patent/WO2026018366A1/ja
Publication of WO2026018366A1 publication Critical patent/WO2026018366A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Definitions

  • the present invention relates to a power conversion device.
  • Patent Document 1 discloses a semiconductor device having a protrusion for adjusting the solder thickness to a constant level when soldering to a heat dissipation member.
  • the objective is to provide a power conversion device that achieves reduced voids, suppressed variations in thermal resistance, heat dissipation, and compactness.
  • the power conversion device comprises a semiconductor package having a semiconductor element, a first conductor electrically connected to the semiconductor element, and a sealing resin that seals the semiconductor element and the first conductor and exposes the surface of the first conductor; and a wiring board that is bonded to the surface of the first conductor via a conductive bonding material.
  • the semiconductor package has protrusions around the surface of the first conductor that maintain a gap between the first conductor and the wiring board, and the wiring board has a resist layer on its surface that has openings in an area facing the surface of the first conductor and an area facing the protrusions.
  • FIG. 1 is a cross-sectional view of multiple semiconductor packages according to one embodiment of the present invention.
  • 1 is a perspective view of a semiconductor package on a wiring substrate according to an embodiment of the present invention;
  • 1 is a cross-sectional view illustrating a structure of a semiconductor package according to an embodiment of the present invention.
  • FIG. 1 is a perspective view illustrating a structure of a semiconductor package according to an embodiment of the present invention.
  • the power conversion device 100 has a semiconductor package 1, a heat dissipation member 2, a fixing member 3, and a wiring board 4.
  • the multiple semiconductor packages 1 are arranged adjacent to one another on the wiring board 4.
  • the heat dissipation member 2 is a refrigerant flow path through which a refrigerant flows.
  • the fixing member 3 is a member for fixing the semiconductor package 1, the heat dissipation member 2, and the wiring board 4 to one another. Fixing screws 5 pass through the heat dissipation member 2 and the wiring board 4 and are fastened to the fixing member 3. As a result, the heat dissipation member 2 and each semiconductor package 1 are pressed against the wiring board 4 and fixed in place.
  • the fixing member 3 may be made of, for example, metal, metal oxide, resin, or a composite material made up of a mixture of two or more materials. Furthermore, when fastening with the fixing screws 5, it is also possible to fix the wiring board 4 directly without using the fixing member 3.
  • the semiconductor package 1 has a semiconductor element 10, a first conductor 11, a second conductor 12, an external terminal 12a, and a sealing resin 15.
  • the first conductor 11, the second conductor 12, and the external terminal 12a are sealed by the sealing resin 15, with portions exposed and protruding outside the sealing resin 15.
  • the first conductor 11 and the second conductor 12 are electrically connected to the semiconductor element 10.
  • the semiconductor element 10 built into the semiconductor package 1 is a field-effect transistor made of SiC, a wide bandgap semiconductor, but other semiconductor elements, such as an IGBT made of Si, may also be used.
  • the semiconductor package 1 also has a first surface 21 on the wiring board 4 side and a second surface 22 on the heat dissipation member 2 side.
  • the first surface 21 and the second surface 22 are surfaces of the semiconductor package 1 that face each other.
  • a thermally conductive insulating material 7 is provided between the second surface 22 and the heat dissipation member 2, and the insulating material 7 thermally connects the surface of the second conductor 12 exposed on the second surface 22 to the heat dissipation member 2.
  • the wiring board 4 has a copper pattern 14.
  • the copper pattern 14 is formed in multiple layers on the wiring board 4, and the copper pattern 14 on the surface of the wiring board 4 facing the semiconductor package 1 is electrically connected to the external terminal 12a and the first conductor 11 via the conductive bonding material 6.
  • the copper pattern 14 includes multiple wiring layers, such as positive wiring, negative wiring, and AC wiring to form the inverter circuit, and gate wiring to control the operation of the semiconductor package. Furthermore, thick copper wiring exceeding 100 ⁇ m can be used for these wiring layers to carry large currents.
  • the wiring board 4 has a resist layer 8 on the surface on which the semiconductor package 1 is mounted.
  • the resist layer 8 has openings 8a in an area facing the surface of the first conductor 11 and an area facing the protrusion 1b described below. This allows the conductive bonding material 6 and protrusion 1b to be electrically connected to the copper pattern 14 on the wiring board 4 without coming into contact with the resist layer 8.
  • the resist layer 8 may not be applied to the target area in advance, or the resist layer 8 in the target area may be removed in a process before the semiconductor package 1 is mounted on the wiring board 4.
  • a portion of the first conductor 11 is exposed from the sealing resin 15 on the first surface 21, and the surface of the first conductor 11 exposed from the first surface 21 is electrically connected to the wiring board 4 via the conductive adhesive 6.
  • electrodes electrically connected to the semiconductor element 10 are provided on the heat dissipation surface, the first surface 21, reducing the number of joints between the wiring board 4 and the semiconductor package 1 and the number of terminals that need to be formed from the semiconductor package 1 to the wiring board 4.
  • This also eliminates the need for a terminal shape processing process for the terminals required for bonding to the wiring board 4.
  • the conductive adhesive 6 applied to the wiring board 4 can be standardized, simplifying the process and reducing the number of management items.
  • the conductive bonding material 6 is not limited to solder, and may be a metal, metal oxide, resin, or a composite material made up of two or more of these.
  • the insulating member 7 may be a metal oxide, resin, metal that has been insulated, or a composite material made up of two or more of these.
  • the semiconductor package 1 has protrusions 1b that protrude away from the heat dissipation member 2 around the exposed surface of the first conductor 11.
  • the protrusions 1b are part of the sealing resin 15 and are formed during the resin sealing stage of the semiconductor package 1 manufacturing process.
  • the height of the protrusions 1b can be determined, for example, according to the thickness required to ensure the bonding reliability of the conductive bonding material 6.
  • the number of protrusions 1b per semiconductor package is two or more, and their shape is not limited to columnar protrusions but may be tapered, hemispherical, or other shapes. Forming the protrusions 1b in a hemispherical shape results in point contact, making the mounting state of the semiconductor package 1 on the wiring board 4 less susceptible to variations in the installation state of the tip surfaces of the protrusions 1b.
  • Protrusion 1b is formed in a position in the thickness direction of wiring board 4 that does not overlap the surface wiring pattern of copper pattern 14 on wiring board 4. This prevents copper pattern 14 from being exposed through opening 8a, thereby insulating and protecting wiring board 4.
  • protrusion 1b may also be formed in a position in the thickness direction of wiring board 4 that overlaps the surface wiring pattern of copper pattern 14 on wiring board 4. This allows protrusion 1b to abut against copper pattern 14, which has a higher degree of flatness than the surface of resist layer 8, thereby suppressing height variations with high precision.
  • the presence of the protrusion 1b on the semiconductor package 1 allows the distance between the first conductor 11 and the wiring board 4 to be maintained constant, thereby suppressing variations in solder thickness that occur when multiple semiconductor packages 1 are joined to the same plane of the wiring board 4 with the conductive bonding material 6. This prevents variations in thermal resistance between each semiconductor package 1, thereby achieving higher output.
  • the height dimension to the second surface 22 can be controlled with high precision, based on the surface of the wiring board 4 on which the protrusions 1b are mounted. This eliminates the need to absorb variations in the thickness of the conductive bonding material 6 between multiple semiconductor packages 1 or tilt of the semiconductor packages 1 using the insulating member 7 on the second surface 22 side.
  • the thickness of the insulating member 7 provided on the second surface 22 of the semiconductor package 1, which is the surface opposite to the first surface 21 on which the protrusions 1b are provided, can be made uniform and thin. Furthermore, the thickness of the insulating member 7 can be made smaller than the height of the protrusions 1b, which contributes to miniaturization. Furthermore, the thinner the insulating member 7, the lower the thermal resistance to the heat dissipation member 2, which allows for a lower internal temperature of the semiconductor package 1 during operation. Furthermore, because there is a margin of error up to the maximum operating temperature of the components of the semiconductor package 1 compared to conventional configurations, it is possible to achieve higher output (higher voltage and current) while improving the heat dissipation performance of the semiconductor package 1.
  • the semiconductor package 1 has a protrusion 1b and a void discharge groove 1a on the first surface 21 side.
  • the void discharge groove 1a has a tapered shape and is formed on the outer periphery of the surface of the first conductor 11, and has a structure in which the tapered shape becomes deeper as it moves from the first conductor 11 toward the outer periphery on the first surface 21.
  • an insulating plate 13 may be disposed, which has higher insulating performance than the thermally conductive insulating member 7 and whose thermal resistance is easier to control uniformly. While the insulating plate 13 is illustrated as being sandwiched between the insulating members 7, the configuration is not limited to this and it is sufficient that the insulating plate 13 is disposed between the second surface 22 and the heat dissipation member 2.
  • the insulating plate 13 is, for example, an insulating ceramic plate, and may be made of a metal, a metal oxide, a resin, or a composite material made of a mixture of two or more of these materials.
  • This configuration improves insulation performance compared to placing only the insulating member 7 between the heat dissipation member 2 and the semiconductor package 1, enabling the power conversion device 100 to operate at a higher voltage. Furthermore, because there is no need to thicken the insulating member 7 to accommodate higher voltages, voids and compositional imbalances do not occur inside the insulating member 7, and thermal resistance variations within the insulating member 7 do not occur.
  • the wiring board 4 may have electrically and thermally conductive through-holes 14a that penetrate the wiring board 4 in the thickness direction.
  • the heat transfer through-holes 14a can also serve as electrical wiring, achieving both electrical conduction and heat dissipation and contributing to a reduction in the number of wires on the wiring board 4.
  • the through-holes 14a do not need to be hollow and may be configured as copper inlays or thermal vias.
  • the heat dissipation member 2 may be disposed in contact with the wiring board 4 as long as insulation from the wiring board 4 can be ensured.
  • the protrusions provided for the purpose of maintaining the gap between the surface of the first conductor 11 and the printed wiring board 4 are not limited to being integral with the sealing resin 15 that seals the semiconductor package 1 as described above, but may be integral with the wiring board 4.
  • the wiring board 4 has protrusions 4a, which have a shape that protrudes from the wiring board 4 toward the first surface 21 of the semiconductor package 1 and can achieve the same effect as described above by coming into contact with the semiconductor package 1.
  • the protrusions provided for the purpose of maintaining the distance between the surface of the first conductor 11 and the printed wiring board 4 may be separate members from the sealing resin 15 and the wiring board 4. In this way, by disposing the separate protrusions 16 provided separately and independently from the semiconductor package 1 and the wiring board 4 between the semiconductor package 1 and the wiring board 4, the same effect as described above can be achieved.
  • the power conversion device 100 includes a semiconductor package 1 having a semiconductor element 10, a first conductor 11 electrically connected to the semiconductor element 10, and a sealing resin 15 that seals the semiconductor element 10 and the first conductor 11 and exposes the surface of the first conductor 11; and a wiring board 4 that is bonded to the surface of the first conductor 11 via a conductive bonding material 6.
  • the semiconductor package 1 has a protrusion 1b around the surface of the first conductor 11 that maintains a gap between the first conductor 11 and the wiring board 4.
  • the wiring board 4 has a resist layer 8 on its surface, and the resist layer 8 has openings in an area facing the surface of the first conductor 11 and an area facing the protrusion.
  • the semiconductor package 1 has a void evacuation groove 1a on the outer periphery of the surface of the first conductor 11. This allows voids to escape to the outside when the solder melts, suppressing variations in thermal resistance.
  • the protrusion 1b does not overlap the surface wiring pattern 14 of the wiring board 4 in the thickness direction of the wiring board 4. This prevents the copper pattern 14 from being exposed through the opening 8a, thereby insulating and protecting the wiring board 4.
  • the protrusions 1b overlap the surface wiring pattern 14 of the wiring board 4 in the thickness direction of the wiring board 4. This allows the protrusions 1b to abut against the copper pattern 14, which has a high degree of flatness, thereby suppressing height variations with high precision.
  • the protrusion 1b is formed in a hemispherical shape. This configuration makes the tip of the protrusion 1b a point contact, making it less susceptible to variations in the protrusion surface and reducing variations in height.
  • the semiconductor package 1 is electrically connected to the semiconductor element 10 and has a second conductor 12 whose surface is exposed by the sealing resin 15 on the surface opposite the surface of the first conductor 11.
  • the surface of the second conductor 12 is thermally connected to the heat dissipation member 2 via the thermal conduction member 7, and the thickness of the thermal conduction member is smaller than the height of the protrusion 1b. This configuration enables both improved heat dissipation and miniaturization.
  • the present invention is not limited to the above-described embodiments, and various modifications and other configurations can be combined without departing from the spirit of the invention. Furthermore, the present invention is not limited to those that include all of the configurations described in the above embodiments, and also includes those in which some of the configurations are omitted.

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

電力変換装置は、半導体素子と、前記半導体素子と電気的に接続されている第１導体と、前記半導体素子および前記第１導体を封止し、かつ前記第１導体の表面を露出させている封止樹脂と、を有する半導体パッケージと、導電性接合材を介して前記第１導体の表面と接合される配線基板と、を備え、前記半導体パッケージは、前記第１導体の表面の周囲において、前記第１導体と前記配線基板との間隔を保持する突起部を有し、前記配線基板は、表面にレジスト層を有し、前記レジスト層は、前記第１導体の表面と対向する領域と、前記突起部に対向する領域と、において開口部を有する。

Description

電力変換装置
　本発明は、電力変換装置に関する。
　下記の特許文献１では、半導体装置において、放熱部材とはんだ接合する際に、はんだ厚を一定に調整するための突起部を備えている構成が開示されている。
特許第５３４４８８８号公報
　下記の特許文献１に記載の技術を鑑みて、ボイド低減、熱抵抗のばらつき抑制、放熱性、小型化を実現した電力変換装置を提供することが目的である。
　電力変換装置は、半導体素子と、前記半導体素子と電気的に接続されている第１導体と、前記半導体素子および前記第１導体を封止し、かつ前記第１導体の表面を露出させている封止樹脂と、を有する半導体パッケージと、導電性接合材を介して前記第１導体の表面と接合される配線基板と、を備え、前記半導体パッケージは、前記第１導体の表面の周囲において、前記第１導体と前記配線基板との間隔を保持する突起部を有し、前記配線基板は、表面にレジスト層を有し、前記レジスト層は、前記第１導体の表面と対向する領域と、前記突起部に対向する領域と、において開口部を有する。
　ボイド低減、熱抵抗のばらつき抑制、放熱性の向上、小型化を実現した電力変換装置を提供できる。
本発明の一実施形態に係る、複数の半導体パッケージの断面図 本発明の一実施形態に係る、配線基板上の半導体パッケージの全体斜視図 本発明の一実施形態に係る、半導体パッケージの構造を説明する断面図 本発明の一実施形態に係る、半導体パッケージの構造を説明する斜視図 第１変形例 第２変形例 第３変形例 第４変形例
　以下、図面を参照して本発明の実施形態を説明する。以下の記載および図面は、本発明を説明するための例示であって、説明の明確化のため、適宜、省略および簡略化がなされている。本発明は、他の種々の形態でも実施する事が可能である。特に限定しない限り、各構成要素は単数でも複数でも構わない。
　図面において示す各構成要素の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面に開示された位置、大きさ、形状、範囲などに限定されない。
（第１実施形態および全体構成）
（図１～図３）
　電力変換装置１００は、半導体パッケージ１、放熱部材２、固定用部材３、配線基板４を有する。複数の半導体パッケージ１は、配線基板４上に互いに隣接して配置されている。放熱部材２は、内部に冷媒が流通する冷媒流路である。固定用部材３は、半導体パッケージ１、放熱部材２、配線基板４を互いに固定するための部材である。固定ネジ５は、放熱部材２および配線基板４を貫通し、固定用部材３に締結される。これにより、放熱部材２および各半導体パッケージ１が配線基板４に向かって押し付けられ、固定される。
　固定用部材３は、例えば、金属や、金属酸化物、樹脂、もしくは２種以上混合した複合材料を用いてもよい。また、固定ネジ５による締結固定の際には、固定用部材３を用いずに配線基板４に直接固定する方法を用いてもよい。
　図３に示すように、半導体パッケージ１は、半導体素子１０、第１導体１１、第２導体１２、外部端子１２ａ、封止樹脂１５を有している。第１導体１１と第２導体１２と外部端子１２ａは、封止樹脂１５によって封止され、一部が封止樹脂１５の外部に露出および突出している。第１導体１１および第２導体１２は、半導体素子１０と電気的に接続されている。
　半導体パッケージ１に内蔵されている半導体素子１０は、ワイドバンドギャップ半導体であるＳｉＣからなる電界効果トランジスタが用いられるが、ＳｉからなるＩＧＢＴを用いるなど、他の半導体素子を用いてもよい。
　また、半導体パッケージ１は、配線基板４側に第１表面２１、放熱部材２側に第２表面２２を有する。第１表面２１と第２表面２２は、半導体パッケージ１において互いに対向している面である。第１表面２１には、第１導体１１の一部が封止樹脂１５から露出している。第２表面２２には、第２導体１２の一部が封止樹脂１５から露出している。
　第１表面２１と配線基板４との間には、はんだ等の導電性接合材６が設けられており、導電性接合材６によって、第１表面２１と配線基板４とが互いに電気的に接合される。また、第２表面２２と放熱部材２との間には、熱伝導性の絶縁部材７が設けられており、絶縁部材７によって、第２表面２２に露出している第２導体１２の表面と放熱部材２とが熱的に接続される。
　配線基板４は、銅パターン１４を有している。銅パターン１４は、配線基板４において複数層形成されており、配線基板４の半導体パッケージ１側の表面の銅パターン１４は、導電性接合材６を介して、外部端子１２ａおよび第１導体１１に電気的に接続されている。
　銅パターン１４は、インバータ回路を構成するための正極配線、負極配線、交流配線や、半導体パッケージの駆動を制御するためのゲート配線など、複数の配線層を含む。また、この配線層には、大電流を通電するために１００μｍを超える厚銅の配線を用いることができる。
　配線基板４は、半導体パッケージ１が搭載される面の表面に、レジスト層８を有している。レジスト層８は、第１導体１１の表面と対向する領域と、後述の突起部１ｂに対向する領域と、において開口部８ａを有する。これにより、導電性接合材６および突起部１ｂは、レジスト層８と接触せずに、配線基板４との銅パターン１４と電気的に接続することができる。
　レジスト層８を対象の領域だけ配線基板４の表面に設けない方法として、あらかじめ対象の領域にレジスト層８を塗布しない方法でもよいし、半導体パッケージ１が配線基板４に搭載される前の工程で、対象の領域のレジスト層８を除去してもよい。
　第１導体１１は、第１表面２１において、その一部が封止樹脂１５から露出しており、第１表面２１から露出した第１導体１１の表面と配線基板４とが、導電性接合材６を介して互いに電気的に接続されている。これにより、第１表面２１という放熱面に半導体素子１０と電気的に接続した電極が設けられるため、配線基板４と半導体パッケージ１との間の接合箇所を削減でき、半導体パッケージ１から配線基板４に対して形成する必要がある端子数を削減できる。また、配線基板４との接合に必要な端子について、端子形状の加工工程を削減できる。また、配線基板４へ塗布する導電性接合材６を統一でき、工程の簡略化や、管理項目削減を実現できる。
　導電性の接合材６は、はんだに限定されず、金属や、金属酸化物、樹脂、もしくはこれらを２種以上混合した複合材料を用いてもよい。また、絶縁部材７は、金属酸化物や樹脂、絶縁処理等がされた金属、もしくは２種以上混合した複合材料を用いてもよい。
　半導体パッケージ１は、第１導体１１の露出面の周囲において、放熱部材２から遠ざかる向きに突出する突起部１ｂを有している。突起部１ｂは、封止樹脂１５の一部であり、半導体パッケージ１の製造工程における樹脂封止の段階で形成されるものである。突起部１ｂの高さは、例えば、導電性接合材６の接合信頼性を確保するために、必要な厚さに応じて決定できる。また、突起部１ｂの数は１つの半導体パッケージあたり２個以上であり、その形状は、柱状の突起に限らず、テーパ状や半球状等の形状にしてもよい。突起部１ｂが半球状に形成されていることで、点接触になるため、半導体パッケージ１の配線基板４への搭載状態は、突起部１ｂの先端面の設置状態におけるバラつきの影響を受けにくくなる。
　突起部１ｂは、配線基板４の厚さ方向において、配線基板４が有する銅パターン１４のうち、表層配線パターンと重ならない位置に形成されている。これにより、銅パターン１４が開口部８ａから露出しないため、配線基板４を絶縁保護できる。また図示していないが、突起部１ｂは、配線基板４の厚さ方向において、配線基板４が有する銅パターン１４のうち、表層配線パターンと重なる位置に形成されていてもよい。これにより、レジスト層８の表面よりも平坦度合が高い銅パターン１４上に突起部１ｂが突き当てられるため、高精度に高さバラつきを抑制できる。
　半導体パッケージ１が突起部１ｂを有することにより、第１導体１１と配線基板４との間隔を一定に保持することができるため、複数の半導体パッケージ１を配線基板４の同一平面上に導電性接合材６で接合される際に発生する、はんだ厚さのばらつきを抑制し、半導体パッケージ１ごとに熱抵抗がばらつくことを防止できるため、高出力化を実現できる。
　また、半導体パッケージ１を製造する際の封止樹脂１５による封止段階において使用する金型によって突起部１ｂを形成することで、突起部１ｂの設置面である配線基板４の表面を基準にして、第２表面２２までの高さの寸法を高精度に管理でき、複数の半導体パッケージ１同士における導電性接合材６の厚さばらつきや半導体パッケージ１の傾きを、第２表面２２側の絶縁部材７によって吸収する必要がなくなる。
　また、半導体パッケージ１において、突起部１ｂが設けられている第１表面２１とは反対側の面である第２表面２２に設けられる絶縁部材７の厚さを、均一かつ薄くすることができる。また、絶縁部材７の厚さは、突起部１ｂの高さより小さくできるため、小型化に貢献できる。また、絶縁部材７を薄層化すればするほど、放熱部材２への熱抵抗をさらに低くすることができるため、稼働時の半導体パッケージ１の内部温度を下げることができる。また、従来構成よりも半導体パッケージ１の構成部材の限界使用温度まで余裕が出来るため、半導体パッケージ１の放熱性を向上させつつ、高出力化（高電圧化・大電流化）を実現できる。
（図４）
　半導体パッケージ１は、第１表面２１側に、突起部１ｂと、ボイド排出溝１ａと、を有する。ボイド排出溝１ａはテーパ形状であり、第１導体１１の表面の外周に形成され、第１表面２１において、第１導体１１から外周側に向かうにつれてテーパ形状が深くなる構造を有している。このような構成により、半導体パッケージ１を配線基板４に接合した時に、導電性接合材６に発生しているボイドが外部に逃げやすくなり、熱抵抗のバラつきを抑制できる。
（第１変形例）
（図５）
　電力変換装置１００の高出力化に対応して、半導体パッケージ１の第２表面２２と、放熱部材２と、の間の絶縁性能を向上させるため、熱伝導性の絶縁部材７よりも絶縁性能が高く、熱抵抗も均一に制御しやすい絶縁板１３が配置されていてもよい。絶縁板１３は絶縁部材７の間に挟み込むようにして配置されている状態が図示されているが、このような構成に限定されず、第２表面２２と放熱部材２との間に設けられていればよい。絶縁板１３は、例えば絶縁性のセラミック板であり、金属や、金属酸化物、樹脂、もしくは２種以上混合した複合材料を用いてもよい。
　このような構成により、絶縁部材７だけを放熱部材２と半導体パッケージ１との間に配置するよりも、さらに絶縁性能が向上し、電力変換装置１００の高電圧化を実現できる。また、高電圧化に伴い絶縁部材７を厚くする必要がないため、絶縁部材７の内部で発生するボイドや組成の偏りが発生せず、絶縁部材７内で熱抵抗のばらつきも発生しない。
（第２変形例）
（図６）
　配線基板４は、配線基板４の厚さ方向に貫通しており、電気的および熱的に伝導性を有する貫通孔１４ａを有していてもよい。このように、熱伝達用の貫通孔１４ａを、導電性接合材６で第１導体１１と接合することにより、熱伝達用の貫通孔１４ａを、通電用の配線と兼ねることが可能になり、通電と放熱の両方を実現でき、また配線基板４の配線数の削減にも貢献できる。貫通孔１４ａは中空形状である必要はなく、銅インレイやサーマルビアの構成でもよい。また、放熱部材２は、配線基板４との絶縁性が確保可能であれば、配線基板４に接するように配置してもよい。
（第３変形例）
（図７）
　第１導体１１の表面とプリント配線基板４との間隔の保持する目的で設けられる突起部は、前述のように半導体パッケージ１を封止している封止樹脂１５と一体である構成に限らず、配線基板４と一体である構成であってもよい。配線基板４は突起部４ａを有し、突起部４ａは、配線基板４から半導体パッケージ１の第１表面２１に向かって突出する形状を有して、半導体パッケージ１に接触することで、前述と同様の効果を奏することができる。
（第４変形例）
（図８）
　第１導体１１の表面とプリント配線基板４との間隔の保持する目的で設けられる突起部は、封止樹脂１５や配線基板４とは別体の部材であってもよい。このように、半導体パッケージ１や配線基板４とは別体として独立して設けられる別体突起部１６を、半導体パッケージ１と配線基板４との間に配置することで、前述と同様の効果を奏することができる。
　以上説明した本発明の実施形態によれば、以下の作用効果を奏する。
（１）電力変換装置１００は、半導体素子１０と、半導体素子１０と電気的に接続されている第１導体１１と、半導体素子１０および第１導体１１を封止し、かつ第１導体１１の表面を露出させている封止樹脂１５と、を有する半導体パッケージ１と、導電性接合材６を介して第１導体１１の表面と接合される配線基板４と、を備え、半導体パッケージ１は、第１導体１１の表面の周囲において、第１導体１１と配線基板４との間隔を保持する突起部１ｂを有し、配線基板４は、表面にレジスト層８を有し、レジスト層８は、第１導体１１の表面と対向する領域と、突起部に対向する領域と、において開口部を有する。このようにしたことで、ボイド低減、熱抵抗のばらつき抑制、放熱性の向上、小型化を実現した電力変換装置１００を提供できる。
（２）半導体パッケージ１において、第１導体１１の表面の外周にボイド排出溝１ａを有する。このようにしたことで、はんだ溶融時のボイドを外部に逃がして、熱抵抗バラつきを抑制できる。
（３）ボイド排出溝１ａは、外周側に向かうにつれてテーパ形状が深くなる。このようにしたことで、ボイドの排出をより効率的に促すことができる。
（４）突起部１ｂは、配線基板４の厚さ方向において、配線基板４が有する表層配線パターン１４と重ならない。このようにしたことで、銅パターン１４が開口部８ａから露出しないため、配線基板４を絶縁保護できる。
（５）突起部１ｂは、配線基板４の厚さ方向において、配線基板４が有する表層配線パターン１４と重なる。このようにしたことで、平坦度合の高い銅パターン１４上に突起部１ｂが突き当てられるため、高精度に高さバラつきを抑制できる。
（６）突起部１ｂは、半球状に形成されている。このようにしたことで、突起部１ｂの先端が点接触になるため、突起面におけるバラつきの影響を受けにくくなり、高さバラつきを抑制できる。
（７）半導体パッケージ１は、半導体素子１０と電気的に接続され、第１導体１１の表面と対向する面において、封止樹脂１５によって表面が露出している第２導体１２を有し、第２導体１２の表面は、熱伝導部材７を介して放熱部材２と熱的に接続し、熱伝導部材の厚さは、突起部１ｂの高さよりも小さい。このようにしたことで、放熱性の向上と小型化とを両立できる。
　なお、本発明は上記の実施形態に限定されるものではなく、その要旨を逸脱しない範囲内で様々な変形や他の構成を組み合わせることができる。また本発明は、上記の実施形態で説明した全ての構成を備えるものに限定されず、その構成の一部を削除したものも含まれる。
１　半導体パッケージ
　１ａ　ボイド排出溝
　１ｂ　突起部
２　放熱部材
３　固定用部材
４　配線基板
　４ａ　突起部
５　固定ネジ
６　導電性接合材
７　絶縁部材
８　レジスト層
　８ａ　開口部
１０　半導体素子
１１　第１導体
１２　第２導体
１３　絶縁板
１４　銅パターン
　１４ａ　貫通孔
１５　封止樹脂
１６　別体突起部
２１　第１表面
２２　第２表面
１００　電力変換装置

Claims (7)

  1. 　半導体素子と、前記半導体素子と電気的に接続されている第１導体と、前記半導体素子および前記第１導体を封止し、かつ前記第１導体の表面を露出させている封止樹脂と、を有する半導体パッケージと、
    　導電性接合材を介して前記第１導体の表面と接合される配線基板と、を備え、
    　前記半導体パッケージは、前記第１導体の表面の周囲において、前記第１導体と前記配線基板との間隔を保持する突起部を有し、
    　前記配線基板は、表面にレジスト層を有し、
    　前記レジスト層は、前記第１導体の表面と対向する領域と、前記突起部に対向する領域と、において開口部を有する
    　電力変換装置。
  2. 　前記半導体パッケージにおいて、前記第１導体の表面の外周にボイド排出溝を有する
    　請求項１に記載の電力変換装置。
  3. 　前記ボイド排出溝は、外周側に向かうにつれてテーパ形状が深くなる
    　請求項２に記載の電力変換装置。
  4. 　前記突起部は、前記配線基板の厚さ方向において、前記配線基板が有する表層配線パターンと重ならない
    　請求項１に記載の電力変換装置。
  5. 　前記突起部は、前記配線基板の厚さ方向において、前記配線基板が有する表層配線パターンと重なる
    　請求項１に記載の電力変換装置。
  6. 　前記突起部は、半球状に形成されている
    　請求項１に記載の電力変換装置。
  7. 　前記半導体パッケージは、前記半導体素子と電気的に接続され、前記第１導体の表面と対向する面において、前記封止樹脂によって表面が露出している第２導体を有し、
    　前記第２導体の表面は、熱伝導部材を介して放熱部材と熱的に接続し、
    　前記熱伝導部材の厚さは、前記突起部の高さよりも小さい
    　請求項１に記載の電力変換装置。
PCT/JP2024/025709 2024-07-17 2024-07-17 電力変換装置 Pending WO2026018366A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2024/025709 WO2026018366A1 (ja) 2024-07-17 2024-07-17 電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2024/025709 WO2026018366A1 (ja) 2024-07-17 2024-07-17 電力変換装置

Publications (1)

Publication Number Publication Date
WO2026018366A1 true WO2026018366A1 (ja) 2026-01-22

Family

ID=98437225

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/025709 Pending WO2026018366A1 (ja) 2024-07-17 2024-07-17 電力変換装置

Country Status (1)

Country Link
WO (1) WO2026018366A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969385A (ja) * 1995-08-31 1997-03-11 Matsushita Electric Ind Co Ltd 電子部品
JPH1167948A (ja) * 1997-08-08 1999-03-09 Nec Corp 半導体パッケージ及びパッケージトレイ
JP2016092138A (ja) * 2014-10-31 2016-05-23 カルソニックカンセイ株式会社 電子部品の実装構造
JP2023112990A (ja) * 2022-02-02 2023-08-15 日立Astemo株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969385A (ja) * 1995-08-31 1997-03-11 Matsushita Electric Ind Co Ltd 電子部品
JPH1167948A (ja) * 1997-08-08 1999-03-09 Nec Corp 半導体パッケージ及びパッケージトレイ
JP2016092138A (ja) * 2014-10-31 2016-05-23 カルソニックカンセイ株式会社 電子部品の実装構造
JP2023112990A (ja) * 2022-02-02 2023-08-15 日立Astemo株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US6734551B2 (en) Semiconductor device
US20150206864A1 (en) Semiconductor Device
CN111354710B (zh) 半导体装置及其制造方法
JP7760399B2 (ja) 半導体装置
JP2023085765A (ja) 半導体装置及び半導体装置の製造方法
EP3890009A1 (en) Power module of double-faced cooling with bonding layers including anti-tilting members
JP7269400B2 (ja) キャリア基板及びその適用可能なパワーモジュール
JP4046623B2 (ja) パワー半導体モジュールおよびその固定方法
JP7059714B2 (ja) 電力変換装置及び電力変換装置の製造方法
JP7156155B2 (ja) 半導体モジュール
WO2023017570A1 (ja) 半導体装置及びインバータユニット
WO2021161526A1 (ja) 半導体装置
TWI831247B (zh) 功率模組及其製作方法
TWI856865B (zh) 內埋式具有陶瓷基板及功率電晶體的熱電分離電路板
JP7856656B2 (ja) 半導体装置
WO2026018365A1 (ja) 電力変換装置
CN115621041A (zh) 功率电子器件
WO2023017707A1 (ja) 半導体装置
JP7088094B2 (ja) 半導体装置
JP2021072358A (ja) 半導体装置
JP7520273B1 (ja) パワーモジュール
JP2021034701A (ja) 半導体装置
TWI856380B (zh) 內埋式具有陶瓷基板及功率電晶體的熱電分離電路板
WO2025243406A1 (ja) 電力変換装置
WO2025084427A1 (ja) 電力変換装置