WO2025263243A1 - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ

Info

Publication number
WO2025263243A1
WO2025263243A1 PCT/JP2025/019049 JP2025019049W WO2025263243A1 WO 2025263243 A1 WO2025263243 A1 WO 2025263243A1 JP 2025019049 W JP2025019049 W JP 2025019049W WO 2025263243 A1 WO2025263243 A1 WO 2025263243A1
Authority
WO
WIPO (PCT)
Prior art keywords
internal electrode
flat region
multilayer ceramic
ceramic capacitor
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/019049
Other languages
English (en)
French (fr)
Inventor
尚志 中廣
泰之 嶌田
正寛 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of WO2025263243A1 publication Critical patent/WO2025263243A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Definitions

  • the present invention relates to a multilayer ceramic capacitor.
  • Multilayer ceramic capacitors which comprise a laminate in which dielectric layers and internal electrodes are alternately stacked, and external electrodes connected to the internal electrodes, are one of the important electronic components used in a variety of electronic devices.
  • the total number of laminated internal electrodes and dielectric layers in the extension section where the internal electrodes do not face each other is less than the total number of laminated dielectric layers and internal electrodes in the opposing section where the internal electrodes face each other. This can result in steps in the extension section, reducing the quality of the multilayer ceramic capacitor. Therefore, Patent Document 1 proposes a multilayer ceramic capacitor in which a ceramic pattern is arranged in the section where steps occur to eliminate the steps, and the internal electrodes are bent.
  • step absorption layer when force is applied during the manufacturing process to the area where the internal electrode overlaps with the ceramic pattern (step absorption layer) arranged to eliminate steps where steps occur, the force escapes.
  • the internal electrode and dielectric layer (step absorption layer) are not sufficiently crimped together in the area where the internal electrode is bent, leading to the issue of structural defects such as peeling occurring starting from the area where the internal electrode is bent.
  • the present invention aims to solve the above problems by providing a multilayer ceramic capacitor that has high compaction properties in the convex portions, even when the internal electrodes have a curved shape, and that can suppress peeling between the internal electrodes and dielectric layers at the convex portions.
  • the multilayer ceramic capacitor of the present invention comprises a laminate including a plurality of laminated dielectric layers and a plurality of internal electrodes, the laminate having a first main surface and a second main surface that face each other in the lamination direction of the dielectric layers and the internal electrodes, a first side surface and a second side surface that face each other in a width direction perpendicular to the lamination direction, and a first end surface and a second end surface that face each other in a length direction perpendicular to the lamination direction and the width direction, and external electrodes connected to the internal electrodes and provided on the surface of the laminate, the internal electrodes having a first internal electrode extended to the first end surface and a second internal electrode extended to the second end surface, the first internal electrode having a first end surface that faces the second internal electrode in the lamination direction.
  • the second internal electrode has a second opposing portion facing the first internal electrode in the stacking direction, the first opposing portion having at least a bent first convex portion, the second opposing portion having at least a bent second convex portion, the first convex portion having at least a first flat region that is a flat region, and the second convex portion having at least a second flat region that is a flat region, the first internal electrode has a first lead portion that does not face the second internal electrode in the stacking direction, and at least a portion of the first convex portion is located at the end of the first opposing portion on the first lead portion side.
  • the present invention provides a multilayer ceramic capacitor in which the convex portions have high compaction properties, even when the internal electrodes have a curved shape, and peeling between the internal electrodes and dielectric layers at the convex portions is suppressed.
  • FIG. 1 is a perspective view showing the appearance of the multilayer ceramic capacitor 1 according to the first embodiment of the present invention.
  • the multilayer ceramic capacitor 1 has a substantially rectangular parallelepiped shape.
  • the multilayer ceramic capacitor 1 includes a laminate 2 having a substantially rectangular parallelepiped shape and a pair of external electrodes disposed at opposite ends of the laminate 2 and spaced apart from each other.
  • the arrow T in Figure 1 indicates the stacking direction T of the multilayer ceramic capacitor 1 and the laminate 2.
  • the arrow L indicates the length direction L, which is perpendicular to the stacking direction T of the multilayer ceramic capacitor 1 and the laminate 2.
  • the arrow W indicates the width direction W, which is perpendicular to the stacking direction T and length direction L of the multilayer ceramic capacitor 1 and the laminate 2.
  • the stacking direction T, length direction L, and width direction W are perpendicular to one another.
  • the arrows T, L, and L indicate the same directions as above in figures other than Figure 1 as well.
  • the laminate 2 will be described with reference to Fig. 2, Fig. 3, and Fig. 4 in addition to Fig. 1.
  • Fig. 2 is a cross-sectional view taken along line 101-101 of Fig. 1.
  • Fig. 3 is a cross-sectional view taken along line 102-102 of Fig. 1.
  • Fig. 4 is a cross-sectional view taken along line 103-103 of Fig. 1.
  • the laminate 2 includes a plurality of laminated dielectric layers 20 and a plurality of internal electrodes.
  • the internal electrodes include a first internal electrode 31 and a second internal electrode 32.
  • the two surfaces of the laminate 2 that face each other in the stacking direction T are called the first main surface 3 and the second main surface 4.
  • the two surfaces of the laminate 2 that face each other in the width direction W are called the first side surface 5 and the second side surface 6.
  • the two surfaces of the laminate 2 that face each other in the length direction L are called the first end surface 7 and the second end surface 8.
  • the laminate 2 has a rectangular parallelepiped shape.
  • the portions where three faces of the laminate 2 intersect are called corners.
  • the portions where two faces of the laminate 2 intersect are called ridges.
  • the corners and ridges of the laminate 2 are preferably rounded. Some or all of the main surfaces, side surfaces, and end faces may have irregularities formed thereon.
  • the ceramic material contained in the dielectric layer 20 is, for example, a dielectric ceramic containing BaTiO3 , CaTiO3 , SrTiO3 , CaZrO3 , or the like as a main component.
  • the ceramic material may be one in which a secondary component is added to the above-mentioned main component.
  • the secondary component include a Mn compound, an Fe compound, a Cr compound, a Co compound, a Ni compound, and an Mg compound.
  • the preferred thickness of one dielectric layer 20 is 0.5 ⁇ m or more and 10 ⁇ m or less.
  • the first internal electrode 31 has a first opposing portion 33 and a first lead-out portion 35.
  • the first opposing portion 33 is the portion of the first internal electrode 31 that faces the second internal electrode 32.
  • the first lead-out portion 35 is the portion of the first internal electrode 31 that extends from the first opposing portion 33 to the first end face 7.
  • the second internal electrode 32 has a second opposing portion 34 and a second lead-out portion 36.
  • the second opposing portion 34 is the portion of the second internal electrode 32 that faces the first internal electrode 31.
  • the second lead-out portion 36 is the portion of the second internal electrode 32 that extends from the second opposing portion 34 to the second end face 8.
  • corner portions When the internal electrode is viewed in a cross section parallel to the length direction L and width direction W of the laminate 2, the portions located at the corners of the internal electrode's outer shape are called corner portions.
  • the shape of the first drawer portion 35 is not particularly limited.
  • a preferred shape for the first drawer portion 35 is rectangular.
  • the corners of the first drawer portion 35 may be rounded, or the corners of the first drawer portion 35 may be tapered and angled.
  • the shape of the first drawer portion 35 may be tapered, with an incline in either direction in the length direction L.
  • the shape of the second drawer portion 36 is not particularly limited.
  • a preferred shape for the second drawer portion 36 is rectangular.
  • the corners of the second drawer portion 36 may be rounded, or the corners of the second drawer portion 36 may be tapered and angled.
  • the shape of the second drawer portion 36 may be tapered, with an incline in either direction in the length direction L.
  • the width in the width direction W of the first opposing portion 33 may be the same as or different from the width in the width direction W of the first draw-out portion 35.
  • the width in the width direction W of the second opposing portion 34 may be the same as or different from the width in the width direction W of the second draw-out portion 36.
  • the first internal electrode 31 and the second internal electrode 32 may be made of an appropriate conductive material, such as a metal such as Ni, Cu, Ag, Pd, Au, or Sn, or an alloy containing at least one of these metals, such as an Ag-Pd alloy.
  • a metal such as Ni, Cu, Ag, Pd, Au, or Sn
  • an alloy containing at least one of these metals such as an Ag-Pd alloy.
  • each of the first internal electrode 31 and the second internal electrode 32 is, for example, approximately 0.2 ⁇ m or more and 2.0 ⁇ m or less.
  • the preferred total number of first internal electrodes 31 and second internal electrodes 32 is 20 or more and 2000 or less.
  • the inner layer portion 10 refers to the portion of the laminate 2 between the position of the internal electrode closest to the first principal surface 3 and the position of the internal electrode closest to the second principal surface 4 in the stacking direction T.
  • the first outer layer portion 11 is the portion of the laminate 2 between the position of the internal electrode closest to the first main surface 3 and the first main surface 3 in the stacking direction T. In other words, the first outer layer portion 11 is the portion of the laminate 2 between the inner layer portion 10 and the first main surface 3.
  • the second outer layer portion 12 is the portion of the laminate 2 between the position of the internal electrode closest to the second main surface 4 and the second main surface 4 in the stacking direction T. In other words, the second outer layer portion 12 is the portion of the laminate 2 between the inner layer portion 10 and the second main surface 4.
  • the division of the laminate 2 in the width direction W will be described. As shown in Figures 3 and 4, the laminate 2 is divided into a core portion 25 and a side gap portion in the width direction W.
  • the side gap portion includes a first side gap portion 15 and a second side gap portion 16.
  • the core portion 25 is the portion of the laminate 2 in the width direction W where the internal electrodes are provided.
  • the first side gap portion 15 is the portion of the laminate 2 between the core portion 25 and the first side surface 5 in the width direction W.
  • the second side gap portion 16 is the portion of the laminate 2 between the core portion 25 and the second side surface 6 in the width direction W. No internal electrodes are provided in the side gap portion. Only the dielectric layer 20 is provided in the side gap portion.
  • the side gap portion is also called a W gap.
  • the division of the core portion 25 in the stacking direction T will be described. As shown in Fig. 4, the core portion 25 is divided into an effective portion 26 and an ineffective portion in the stacking direction T.
  • the ineffective portion includes a first ineffective portion 28 and a second ineffective portion 29.
  • the effective portion 26 is the portion of the core portion 25 in the stacking direction T where the first internal electrode 31 or the second internal electrode 32 is arranged.
  • the first ineffective portion 28 is the portion of the core portion 25 between the effective portion 26 and the first main surface 3 in the stacking direction T.
  • the second ineffective portion 29 is the portion of the core portion 25 between the effective portion 26 and the second main surface 4 in the stacking direction T. No internal electrodes are provided in the ineffective portion. Only the dielectric layer 20 is provided in the ineffective portion.
  • the portion where the first internal electrode 31 and the second internal electrode 32 overlap is called an electrode opposing portion 38.
  • the electrode opposing portion 38 the first opposing portion 33 and the second opposing portion 34 overlap.
  • capacitance is formed when the opposing portions of the internal electrodes face each other via the dielectric layer 20, and the capacitor characteristics are realized. In other words, capacitance is formed in the electrode opposing portion 38.
  • the L gap In the core portion 25, the portion between the electrode opposing portion 38 and the end face is called an L gap.
  • the lead portions of the internal electrodes are disposed in the L gap.
  • the L gap includes a first L gap 18 and a second L gap 19.
  • the first L gap 18 is the portion between the electrode opposing portion 38 and the first end face 7.
  • the first lead portion 35 is disposed in the first L gap 18.
  • the second L gap 19 is the portion between the electrode opposing portion 38 and the second end face 8.
  • the second lead portion 36 is disposed in the second L gap 19.
  • the external electrodes include a first external electrode 41 and a second external electrode 42.
  • the first external electrode 41 is connected to the first internal electrode 31 and is disposed on the first end face 7.
  • the first external electrode 41 may also be disposed on a portion of the first main surface 3 and a portion of the second main surface 4, as well as a portion of the first side surface 5 and a portion of the second side surface 6.
  • the first external electrode 41 is disposed from the first end face 7 to a portion of the first main surface 3 and a portion of the second main surface 4, as well as a portion of the first side surface 5 and a portion of the second side surface 6.
  • the second external electrode 42 is connected to the second internal electrode 32 and is arranged on the second end face 8.
  • the second external electrode 42 may also be arranged on part of the first main surface 3 and part of the second main surface 4, as well as part of the first side surface 5 and part of the second side surface 6.
  • the second external electrode 42 is arranged from the second end face 8 to part of the first main surface 3 and part of the second main surface 4, as well as part of the first side surface 5 and part of the second side surface 6.
  • the external electrode includes a base electrode layer and a plating layer.
  • the base electrode layers will be described with reference to Fig. 2.
  • the base electrode layers include a first base electrode layer 51 and a second base electrode layer 52.
  • the first base electrode layer 51 is a base electrode layer included in the first external electrode 41.
  • the second base electrode layer 52 is a base electrode layer included in the second external electrode 42.
  • the base electrode layer includes at least one selected from a baked layer, a conductive resin layer, and a thin film layer.
  • the baked layer includes a glass component and a metal.
  • the glass component includes at least one element selected from, for example, B, Si, Ba, Mg, Al, and Li.
  • the metal includes at least one element selected from, for example, Cu, Ni, Ag, Pd, an Ag-Pd alloy, and Au.
  • the baked layer may be formed in multiple layers.
  • the baked layer is formed by applying a conductive paste containing a glass component and a metal to the laminate and baking it.
  • the baked layer may be simultaneously baked with the internal electrodes and dielectric layers.
  • the baked layer may be baked after the internal electrodes have been baked.
  • the thickness in the longitudinal direction L at the center position in the stacking direction T of the baked layer located on the first end face 7 and the second end face 8 is preferably, for example, approximately 3 ⁇ m or more and 160 ⁇ m or less.
  • the thickness in the stacking direction T or width direction W at the center of the length direction L of the base electrode layer located on the first principal surface 3, the second principal surface 4, and the first side surface 5 and the second side surface 6 is, for example, approximately 3 ⁇ m or more and 40 ⁇ m or less.
  • the plating layers will be described.
  • the plating layers include a first plating layer and a second plating layer.
  • the first plating layer is disposed so as to cover the first base electrode layer 51.
  • the second plating layer is disposed so as to cover the second base electrode layer 52.
  • the material constituting the plating layer includes at least one selected from the group consisting of Cu, Ni, Sn, Ag, Pd, Ag-Pd alloy, and Au.
  • the plating layer may be formed from multiple layers.
  • the first plating layer and the second plating layer each include two plating layers.
  • one plating layer is a Ni plating layer and the other plating layer is a Sn plating layer.
  • the Ni plating layer included in the first plating layer is referred to as the first Ni plating layer 63.
  • the Ni plating layer included in the second plating layer is referred to as the second Ni plating layer 64.
  • the Sn plating layer included in the second plating layer is referred to as the first Sn plating layer 65.
  • the Sn plating layer included in the second plating layer is referred to as the second Sn plating layer 66.
  • the Ni plating layer can prevent the base electrode layer from being eroded by solder when mounting ceramic electronic components.
  • the Sn plating layer improves the wettability of the solder when mounting ceramic electronic components, making mounting easier.
  • the plating layers that contact the base electrode layer are preferably Ni plating layer and Sn plating layer, in that order. There may be three or more plating layers.
  • the plating layers may be primarily composed of metal species other than Ni and Sn.
  • each plating layer is 2 ⁇ m or more and 15 ⁇ m or less.
  • External electrodes may be formed using only plating layers without providing a base electrode layer.
  • a structure in which only plating layers are provided without providing a base electrode layer will be described. No base electrode layer is provided on the first external electrode or the second external electrode, and the plating layer is formed directly on the surface of the laminate.
  • the multilayer ceramic capacitor includes a plating layer that is directly and electrically connected to the first internal electrode or the second internal electrode.
  • a catalyst may be disposed on the surface of the laminate as a pretreatment for plating, and then the plating layer may be formed.
  • the plating layer preferably includes a lower-layer plating electrode formed on the surface of the laminate, and an upper-layer plating electrode formed on the surface of the lower-layer plating electrode.
  • the lower-layer plating electrode and the upper-layer plating electrode preferably include at least one metal selected from, for example, Cu, Ni, Sn, Pb, Au, Ag, Pd, Bi, and Zn, or an alloy containing such a metal.
  • the lower-layer plating electrode is preferably formed using Ni, which has solder barrier properties.
  • the upper-layer plating electrode is preferably formed using Sn or Au, which have good solder wettability.
  • the lower layer plated electrode be formed using Cu, which has good bonding properties with Ni.
  • the upper layer plated electrode may be formed as needed.
  • the first external electrode and second external electrode may be composed of only the lower layer plated electrode.
  • the upper layer plated electrode may be the outermost layer of the plating layer, or another plated electrode may be formed on the surface of the upper layer plated electrode.
  • each plating layer which is placed without a base electrode layer, is preferably 1 ⁇ m or more and 15 ⁇ m or less. It is also preferable that the plating layer does not contain glass.
  • the metal content per unit volume of the plating layer is preferably 99% by volume or more.
  • the size of the multilayer ceramic capacitor 1 including the laminate 2 and the external electrodes when expressed as "length in the longitudinal direction (L) ⁇ length in the width direction (W) ⁇ length in the stacking direction (T)", is usually expected to be, for example, "1.6 mm ⁇ 0.8 mm ⁇ 0.8 mm,”"1.0 mm ⁇ 0.5 mm ⁇ 0.5 mm,”"0.6 mm ⁇ 0.3 mm ⁇ 0.3 mm,””0.4 mm ⁇ 0.2 mm ⁇ 0.2 mm,” or "0.2 mm ⁇ 0.1 mm ⁇ 0.1 mm.”
  • the size of the multilayer ceramic capacitor 1 is not limited to the above sizes.
  • the thickness of the first outer layer 11 and the second outer layer 12 can each be, for example, 10 ⁇ m or more and 80 ⁇ m or less.
  • the convex portion will be described with reference to Figures 2 and 5.
  • Figure 5 is an enlarged view of the boxed area 330 in Figure 1.
  • the internal electrodes of the multilayer ceramic capacitor 1 of this embodiment have a convex portion.
  • the convex portion refers to a portion of the internal electrode that has a mountain-like (convex) shape when viewed at 2000x magnification in a cross section of the internal electrode parallel to the length direction L and stacking direction T of the laminate 2.
  • the convex shape refers to a shape that has an inclined region leading to the peak and an inclined region returning from the peak.
  • the convex portion includes a first convex portion 201 and a second convex portion 202.
  • the first convex portion 201 is the convex portion located on the first internal electrode 31.
  • the second convex portion 202 is the convex portion located on the second internal electrode 32.
  • the convex portions will be explained mainly using the first convex portion 201 as an example.
  • the explanation for the first convex portion 201 also applies to the second convex portion 202.
  • Line 220 shown in Fig. 5 is a line parallel to the tangent to the first main surface 3 at the center in the longitudinal direction L of the laminate 2.
  • Line 220 is called the reference line 220.
  • a portion of the internal electrode having an inclination angle 231 of more than 8 degrees with respect to the reference line 220 is defined as an inclined region leading to the peak or an inclined region returning from the peak.
  • the inclined region leading to the peak is called a first inclined region 211.
  • the inclined region returning from the peak is called a second inclined region 212.
  • the convex portion has at least a partial flat region 213.
  • the flat region is a region of the convex portion where the acute angle between the convex portion and the reference line 220 is 5 degrees or less.
  • the internal electrode is flat. In the example shown in FIG. 5, the acute angle between the flat region 213 and the reference line 220 is 0 degrees.
  • the flat region 213 is the peak of the convex portion.
  • the convex portion includes a first inclined region 211, a flat region 213, and a second inclined region 212, in that order.
  • the arrangement of the convex portions will be described. At least a part of the convex portions is arranged on at least a part of the opposing portions of the internal electrodes. Also, at least a part of the convex portions is arranged on at least a part of the lead-out portions of the internal electrodes.
  • the first convex portion 201 will be used as an example for the description.
  • the first convex portion 201 is disposed on at least a portion of the first opposing portion 33.
  • the first inclined region 211 and flat region 213 of the first convex portion 201 are disposed on the first opposing portion 33.
  • the first convex portion 201 is disposed in at least a portion of the first drawer portion 35.
  • the second inclined region 212 of the first convex portion 201 is disposed in the first drawer portion 35.
  • the convex portion is positioned in the opposing part and which part is positioned in the pull-out part.
  • the entire convex portion may be positioned in the opposing part.
  • the end of the opposing portion on the lead-out portion side is referred to as the lead-out portion side end.
  • the end of the first opposing portion 33 on the first lead-out portion 35 side is referred to as the first lead-out portion side end 151.
  • the end of the second opposing portion 34 on the second lead-out portion 36 side is referred to as the second lead-out portion side end 152.
  • At least a portion of the first convex portion 201 is disposed at the first drawer-side end 151.
  • “Disposed at the first drawer-side end 151" means that at least a portion of the first convex portion 201 is in contact with the first drawer-side end 151, and that at least a portion of the first convex portion 201 is positioned across the first drawer-side end 151.
  • at least a portion of the second convex portion 202 is disposed at the second drawer-side end 152.
  • the boundary between the flat region 213 of the first convex portion 201 and the second inclined region 212 is located at the first drawer side end 151.
  • flat regions 213 are arranged in the convex portions of the internal electrodes. This improves the compactness between the internal electrodes and the dielectric layers 20, preventing peeling between the internal electrodes and the dielectric layers 20. This is because the flat regions 213 included in the convex portions allow the internal electrodes and the dielectric layers 20 to be firmly attached to each other. In other words, when the internal electrodes and the dielectric layers 20 are pressed together to create flat regions 213 in the convex portions, the compactness between the convex portions and the dielectric layers 20 is improved, preventing peeling.
  • the convex portions are arranged at the lead-out portion side ends of the opposing portions.
  • the first convex portion 201 is arranged at the first lead-out portion side end 151 of the first opposing portion 33.
  • the second convex portion 202 is arranged at the second lead-out portion side end 152 of the second opposing portion 34.
  • the origin of peeling is likely to occur near the ends of the opposing internal electrode portions in the length direction L.
  • convex portions are arranged at the first lead portion side end 151 and the second lead portion side end 152. This makes it possible to more reliably prevent peeling from occurring near the ends of the opposing internal electrode portions in the length direction L.
  • the arched portion has a shape that is convex toward the outer layer portion in a cross section parallel to the length direction L and the stacking direction T.
  • Line 502 in Figure 2 indicates the center of the laminate 2 in the stacking direction T.
  • Line 502 is referred to as the stacking direction center line 502.
  • the first convex portion 2011 and the first convex portion 2012 are located between the stacking direction center line 502 and the first main surface 3 in the stacking direction T. Both the first convex portion 2011 and the first convex portion 2012 are convex toward the second outer layer portion 12.
  • the convex portions have a shape that is convex toward the closer of the two outer layer portions, i.e., the first outer layer portion 11 and the second outer layer portion 12, in a cross section parallel to the length direction L and the stacking direction T.
  • the height of the convex portion in the stacking direction T increases as the convex portion is disposed in the internal electrode closer to the outer layer portion.
  • the height of the first convex portion 2011 in the stacking direction T is indicated by height 2111.
  • the height of the first convex portion 2012 in the stacking direction T is indicated by height 2112.
  • Height 2112 is greater than height 2111.
  • the height of the convex portion increases as the convex portion is disposed in the internal electrode closer to the outer layer portion. In other words, the height of the convex portion increases as it moves away from the center in the stacking direction.
  • the convex portions by arranging the convex portions as described above, even if the internal electrode has a curved shape, the convex portions have high compaction properties, and peeling between the internal electrode and the dielectric layer 20 at the convex portions can be suppressed.
  • the length of the laminate 2 in the stacking direction T will be described with reference to Figure 2.
  • a lengthwise end convex portion 401 is formed on each main surface of the laminate 2.
  • the lengthwise end convex portion 401 is formed at a position corresponding to the position of the arched portion in the lengthwise direction L.
  • the lengthwise end convex portion 401 is formed on an extension of the arched portion in the stacking direction T.
  • the cross section of the longitudinal end protrusion 401 parallel to the longitudinal direction L and stacking direction T is approximately trapezoidal.
  • Length 2 indicates the length in the stacking direction T at the center in the longitudinal direction L of the laminate 2.
  • Length 515 in Fig. 2 indicates the length in the stacking direction T of the laminate 2 at the center position in the longitudinal direction L of the longitudinal end convex portion 401.
  • Length 515 is longer than length 513. This is because the thickness of the dielectric layer 20 is thicker in the vicinity of the end of the opposing portion on the lead-out portion side.
  • the distance between adjacent internal electrodes in the stacking direction T at the exposed positions on the first end face 7 of the internal electrodes extended to the first end face 7 is indicated by length 522. Furthermore, the distance between adjacent internal electrodes in the stacking direction T at the center of the longitudinal direction L of the laminate 2 is indicated by length 521. Length 522 is more than twice length 521. In other words, when T1 is the distance in the stacking direction T between the first internal electrode 31 and the second internal electrode 32 at the center of the longitudinal direction L of the laminate 2, and T2 is the distance in the stacking direction T between adjacent first extended portions 35 on the first end face 7, the relationship between T1 and T2 satisfies T2 > 2 ⁇ T1.
  • this configuration eliminates the step between the electrode opposing portion 38 and the first L gap 18 and the step between the electrode opposing portion 38 and the second L gap 19, thereby suppressing the occurrence of structural defects.
  • the flat region 213 of the convex portion is preferably arranged in the opposing portion.
  • the flat region 213 included in the first convex portion 201 is referred to as the first flat region 2131.
  • the flat region 213 included in the second convex portion 202 is referred to as the second flat region 2132.
  • the first flat region 2131 is preferably arranged in the first opposing portion 33.
  • the second flat region 2132 is preferably arranged in the second opposing portion 34. This can further suppress peeling between the internal electrode and the dielectric layer 20, particularly near the first lead portion side end 151 and the second lead portion side end 152.
  • the bent portion will be described with reference to Fig. 2.
  • the bent portion is a portion that includes only a first inclined region 211 leading to the peak and a flat region 213 serving as the peak, but does not include a second inclined region 212 returning from the peak.
  • the bent portion differs from the convex portion in that it does not include the inclined region returning from the peak, i.e., the second inclined region 212.
  • the convex portion includes, in order, a first inclined region 211 leading to the peak, a flat region 213 as the peak, and a second inclined region 212 returning from the peak.
  • the bent portion includes only the first inclined region 211 leading to the peak and the flat region 213 as the peak, but does not include the second inclined region 212 returning from the peak.
  • the meanings of the inclined region and flat region are the same as those of the convex portion described above.
  • the measurement is performed by determining the portion of the convex portion where the angle between the tangent to the internal electrode and the tangent to the first main surface 3 at the center in the longitudinal direction L (reference line 220) is 5 degrees or less as the flat region, and measuring the length in the longitudinal direction L of the flat region.
  • the first internal electrode 31 has a third bend 303 at each end in the width direction W.
  • the second internal electrode 32 has a fourth bend 304 at each end in the width direction W.
  • the shapes of the third bend 303 and the fourth bend 304 in a cross section parallel to the width direction W and the stacking direction T are similar to those of the first bend 301 and the second bend 302 described above.
  • the third bend 303 and the fourth bend 304 each include a first inclined region 211 leading to an apex and a flat region 213 serving as an apex.
  • the meanings of the first inclined region 211 and the flat region 213 here are similar to those of the first inclined region 211 and the flat region 213 in the first bend and second bend described above. However, the reference lines used to define the inclined region and the flat region are different.
  • the third bent portion 303 and the fourth bent portion 304 each have a flat region 213.
  • the flat region 213 of the third bent portion 303 is referred to as a fifth flat region 2135.
  • the flat region 213 of the fourth bent portion 304 is referred to as a sixth flat region 2136.
  • the third bent portion 303 has the fifth flat region 2135 in at least a portion thereof.
  • the fourth bent portion 304 has the sixth flat region 2136 in at least a portion thereof.
  • the fifth flat region 2135 and the sixth flat region 2136 are both flat regions.
  • Length 601 in Figure 6 indicates the length in the width direction W of the fifth flat region 2135.
  • Length 602 in Figure 6 indicates the length in the width direction W of the sixth flat region 2136.
  • the lengths 601 and 602 are preferably 15 ⁇ m or more and 85 ⁇ m or less. This can improve the adhesion between the internal electrode and the dielectric layer 20. In other words, the presence of the flat region makes the end portions of the internal electrodes in the width direction W compact, making it less likely for peeling to occur at the end portions of the internal electrodes in the width direction W.
  • the third bent portion 303 and the fourth bent portion 304 have a shape that spreads out on both sides in the stacking direction T.
  • a shape that spreads out on both sides refers to a shape in which the first inclined region 211 is inclined toward the main surface, not toward the stacking direction center line 502. More specifically, the first inclined region 211 located between the stacking direction center line 502 and the first main surface 3 is inclined toward the first main surface 3. On the other hand, the first inclined region 211 located between the stacking direction center line 502 and the second main surface 4 is inclined toward the second main surface 4.
  • the bent portion is shaped to extend on both sides in the stacking direction T, the thickness of the dielectric layer 20 at the ends of the internal electrodes in the width direction W increases. This reduces defects such as short circuits at the ends of the internal electrodes in the width direction W.
  • each bent portion in the stacking direction T can be set to increase as it approaches the main surface from the stacking direction center line 502.
  • the fourth bent portion 304 located between the stacking direction center line 502 and the second main surface 4 is shown as bent portion 3041
  • the fourth bent portion 304 closest to the second main surface 4 is shown as bent portion 3042.
  • the height of bent portion 3041 in the stacking direction T is shown as height 611.
  • the height of bent portion 3042 in the stacking direction T is shown as height 612. Height 612 is greater than height 611.
  • the third bend and the fourth bend may not be distinguished, and the height of each bend may increase as it approaches each main surface from the stacking direction center line 502.
  • a width direction end convex portion 402 is formed on each main surface of the laminate 2.
  • the width direction end convex portion 402 is formed at a position corresponding to the position of the bent portion in the width direction W. In other words, the width direction end convex portion 402 is formed on an extension of the bent portion in the stacking direction T.
  • the cross section of the widthwise end protrusion 402 parallel to the widthwise direction W and stacking direction T is approximately trapezoidal.
  • Length 621 shown in Fig. 6 indicates the length in the stacking direction T at the center in the width direction W of the laminate 2.
  • Length 622 shown in Fig. 6 indicates the length in the stacking direction T of the laminate 2 at the center position in the width direction W of the width direction end convex portion 402.
  • Length 6225 is longer than length 621. This is because the thickness of the dielectric layer 20 is thicker near the end of the internal electrode in the width direction W.
  • the center of each main surface in the length direction L and the center of each main surface in the width direction W are surrounded by the width direction end convex portions 402 and the aforementioned length direction end convex portions 401.
  • the width direction end convex portions 402 and the length direction end convex portions 401 are positioned so as to surround the center of each main surface in the length direction L and the center of each main surface in the width direction W.
  • the dielectric sheet and conductive paste for the internal electrodes contain a binder and a solvent. Publicly known binders and solvents can be used.
  • the dielectric sheet is also called a ceramic green sheet.
  • the conductive paste is also called a paste for the internal electrodes.
  • a dielectric sheet on which an internal electrode pattern is formed is prepared, and a conductive paste for the internal electrodes is printed in a predetermined pattern on the dielectric sheet by, for example, screen printing or gravure printing, to produce a dielectric sheet on which a first internal electrode pattern is formed and a dielectric sheet on which a second internal electrode pattern is formed.
  • a predetermined number of dielectric sheets without printed internal electrode patterns are stacked to form the first outer layer, and then dielectric sheets with printed first and second internal electrode patterns are stacked on top of that to form the inner layer, and then a predetermined number of dielectric sheets without printed internal electrode patterns are stacked on top of the inner layer to form the second outer layer, thereby producing a laminated sheet.
  • Step compensation paste In the multilayer ceramic capacitor 1 of this embodiment, a step compensation paste is applied to the ceramic green sheets on which the internal electrode paste has been printed. That is, the manufacturing process includes a step compensation paste application step.
  • the step compensation paste application step is a step that follows the internal electrode paste printing step.
  • the order in which the internal electrode paste is printed and the step compensation paste is applied is not particularly limited. In the example above, the case in which the internal electrode paste is printed and then the step compensation paste is applied is described. However, instead of printing the internal electrode paste and then applying the step compensation paste, it is also possible to apply the step compensation paste and then print the internal electrode paste.
  • Figure 7 shows the state in which internal electrode paste 1001, internal electrode paste 1002, and step compensation paste 1003 have been printed or applied to ceramic green sheet 1000. As shown in Figure 7, step compensation paste 1003 and internal electrode paste partially overlap on ceramic green sheet 1000. The thickness of step compensation paste 1003 is greater than the thickness of the internal electrode paste. The material of internal electrode paste 1001 and the material of internal electrode paste 1002 are the same. Internal electrode paste 1001 is printed in a pattern corresponding to the first internal electrode. Internal electrode paste 1002 is printed in a pattern corresponding to the second internal electrode.
  • the printing of the internal electrode paste 1001 and the application of the step compensation paste 1003 are performed so that they partially overlap.
  • the printing of the internal electrode paste 1002 and the application of the step compensation paste 1003 are performed so that they partially overlap.
  • the overlap width between the internal electrode paste 1001 and the step compensation paste 1003 is indicated by width 1021.
  • the overlap width between the internal electrode paste 1002 and the step compensation paste 1003 is also the same as width 1021.
  • Width 1021 can preferably be set to 20 ⁇ m or more and 100 ⁇ m or less.
  • the step compensation paste 1003 is applied so as to be thicker than the internal electrode paste 1001.
  • the thickness of the internal electrode paste 1001 is indicated by thickness 1010.
  • the thickness of the internal electrode paste 1002 is the same as thickness 1010.
  • the thickness of the step compensation paste 1003 is indicated by thickness 1011.
  • Thickness 1011 is thicker than thickness 1010.
  • Thickness 1011 is preferably 1.1 to 1.3 times the thickness 1010.
  • Thickness 1011 of the step compensation paste 1003 can be, for example, 0.75 ⁇ m to 0.95 ⁇ m.
  • the step compensation paste 1003 may have the same material composition as the dielectric layer paste that makes up the ceramic green sheet, i.e., the dielectric sheet, or it may have a different material composition.
  • the laminated sheets are pressed in the stacking direction using a means such as an isostatic press to create a laminated block.
  • the shape of the element becomes convex where the step compensation paste sits on top of the internal electrode. This forms a convex portion on the surface of the laminate. Furthermore, the internal electrode located in the part where the step compensation paste sits on top of the internal electrode becomes a convex or bent portion.
  • the laminated block is cut into individual pieces to create laminated chips. Specifically, the laminated block is cut into individual pieces using a cutting blade to create a pre-fired laminate.
  • the laminated chips are fired to create a laminate.
  • the corners and ridges of the laminated chips may be rounded by barrel polishing or similar.
  • the firing temperature depends on the materials of the dielectric and internal electrodes, but is preferably between 900°C and 1400°C.
  • the above-mentioned barrel polishing or similar can also be performed on the laminated body after firing.
  • a conductive paste that will become the base electrode layer is applied to both end surfaces of the laminate 2 to form the base electrode layer.
  • a conductive paste containing a glass component and a metal is applied by a method such as dipping, and then a baking process is performed to form the base electrode layer.
  • the baking temperature at this time is preferably 700°C or higher and 900°C or lower.
  • a plating layer is formed on the surface of the base electrode layer.
  • a Ni plating layer and a Sn plating layer are formed on the base electrode layer.
  • the Ni plating layer and the Sn plating layer are formed sequentially, for example, by barrel plating. In this way, a multilayer ceramic capacitor is obtained.
  • FIG. 2 (Embodiment 2) The multilayer ceramic capacitor 1 of embodiment 2 will be described with reference to Figures 8 and 9.
  • Figure 8 is a cross-sectional view of the multilayer ceramic capacitor 1 of embodiment 2 taken along line 101-101 in Figure 1.
  • Figure 9 is a cross-sectional view of the multilayer ceramic capacitor 1 of embodiment 2 taken along line 104-104 in Figure 1. Below, the differences from embodiment 1 will be mainly described for embodiments other than embodiment 1.
  • the multilayer ceramic capacitor 1 of embodiment 2 differs from the multilayer ceramic capacitor 1 of embodiment 1 in that the laminate 2 does not have lengthwise end convex portions 401 and widthwise end convex portions 402.
  • embodiment 1 as shown in FIGS. 2 and 6, lengthwise end convex portions 401 and widthwise end convex portions 402 were formed on each main surface.
  • embodiment 2 as shown in FIGS. 8 and 9, lengthwise end convex portions 401 and widthwise end convex portions 402 are not formed on each main surface.
  • the laminate 2 as a whole has a substantially rectangular parallelepiped shape.
  • the multilayer ceramic capacitor 1 of this embodiment retains the effect of suppressing peeling due to the presence of flat areas in the convex and bent portions of the internal electrodes, while the absence of protruding portions improves mountability.
  • the multilayer ceramic capacitor 1 of embodiment 2 can be manufactured, for example, by the following method.
  • the process is the same as embodiment 1, up to the point where the laminated chip is fired and a laminate is obtained.
  • the fired laminate is polished to make the entire laminate rounded, and convex portions formed when the step-compensating paste overlaps the internal electrodes are polished and removed. This allows the multilayer ceramic capacitor 1 shown in Figures 8 and 9 to be manufactured.
  • Fig. 10 is a cross-sectional view of the multilayer ceramic capacitor 1 of the third embodiment taken along line 101-101 in Fig. 1.
  • the multilayer ceramic capacitor 1 of embodiment 3 differs from the multilayer ceramic capacitor 1 of embodiment 1 in that the first internal electrode 31 does not have a first bent portion 301 at the second lead-out portion side end 152.
  • the multilayer ceramic capacitor 1 of embodiment 3 also differs from the multilayer ceramic capacitor 1 of embodiment 1 in that the second internal electrode 32 does not have a second convex portion 202 at the second lead-out portion side end 152.
  • the multilayer ceramic capacitor 1 of embodiment 3 can be manufactured by, for example, appropriately adjusting the overlapping and non-overlapping areas of the step compensation paste and the internal electrode paste, the thickness of the step compensation paste, and the overlapping width of the step compensation paste and the internal electrode paste.
  • Fig. 11 is a cross-sectional view of the multilayer ceramic capacitor 1 of the fourth embodiment, taken along line 101-101 in Fig. 1.
  • the multilayer ceramic capacitor 1 of embodiment 4 differs from the multilayer ceramic capacitor 1 of embodiment 3 in that the laminate 2 does not have lengthwise end convex portions 401 and widthwise end convex portions 402.
  • lengthwise end convex portions 401 were formed on each main surface.
  • widthwise end convex portions 402 similar to the widthwise end convex portions 402 shown in FIG. 6 in embodiment 1 were formed on each main surface.
  • lengthwise end convex portions 401 are not formed on each main surface.
  • widthwise end convex portions 402 are not formed on each main surface.
  • the multilayer ceramic capacitor 1 of embodiment 4 can be manufactured, for example, by the following method.
  • the process is the same as embodiment 3 up to the point where the laminated chips are fired and a laminate is obtained.
  • the fired laminate is polished to make the entire laminate rounded, and convex portions formed when the step-compensating paste overlaps the internal electrodes are polished and removed. This allows the multilayer ceramic capacitor 1 shown in Figures 11 and 9 to be manufactured.
  • a laminate including a plurality of laminated dielectric layers and a plurality of internal electrodes, the laminate having a first main surface and a second main surface facing each other in a lamination direction of the dielectric layers and the internal electrodes, a first side surface and a second side surface facing each other in a width direction perpendicular to the lamination direction, and a first end surface and a second end surface facing each other in a length direction perpendicular to the lamination direction and the width direction; an external electrode connected to the internal electrode and provided on a surface of the laminate; Equipped with the internal electrodes include a first internal electrode extended to the first end surface and a second internal electrode extended to the second end surface, the first internal electrode has a first opposing portion opposing the second internal electrode in the stacking direction, the second internal electrode has a second opposing portion opposing the first internal electrode in the stacking direction, the first opposing portion has, at least in part, a first convex portion that is bent; the second opposing portion has, at least in part
  • the first opposing portion has a first bent portion disposed at an end portion on the second end face side, the first bent portion has, at least in part, a third flat region that is a flat region;
  • the multilayer ceramic capacitor according to ⁇ 1> is a multilayer ceramic capacitor according to ⁇ 1>.
  • ⁇ 3> the length in the longitudinal direction of each of the first flat region and the third flat region is 15 ⁇ m or more and 85 ⁇ m or less; ⁇ 2> The multilayer ceramic capacitor according to ⁇ 2>.
  • the first internal electrode has a third bent portion disposed at an end portion in the width direction, the third bent portion has, at least in part, a fifth flat region that is a flat region; ⁇ 1> ⁇ 3>
  • the second internal electrode has a second lead portion that does not face the first internal electrode in the stacking direction, At least a part of the second convex portion is disposed at an end of the second opposing portion on the second lead portion side.
  • the second opposing portion has a second bent portion disposed at an end portion on the first end face side, the second bent portion has, at least in part, a fourth flat region that is a flat region;
  • ⁇ 2> The multilayer ceramic capacitor according to ⁇ 2>.
  • each of the second flat region and the fourth flat region is 15 ⁇ m or more and 85 ⁇ m or less.
  • ⁇ 3> The multilayer ceramic capacitor according to ⁇ 3>.
  • the second internal electrode has a fourth bent portion disposed at an end in the width direction, The fourth bent portion has, at least in part, a sixth flat region that is a flat region.
  • a distance in the stacking direction between the first internal electrode and the second internal electrode at a center portion in the longitudinal direction of the laminate is defined as T1
  • a distance in the stacking direction between adjacent first lead portions on the first end face is defined as T2, where T1 and T2 satisfy the relationship T2>2 ⁇ T1.
  • T1 and T2 satisfy the relationship T2>2 ⁇ T1.
  • T8> The multilayer ceramic capacitor according to any one of ⁇ 1> to ⁇ 8>.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

内部電極が屈曲した形状であっても、山なり部の圧密性が高く、山なり部における内部電極と誘電体層のハガレが抑制できる積層セラミックコンデンサを提供すること。積層セラミックコンデンサ（１）において、第１の内部電極（３１）の第１の対向部（３３）は第１の山なり部（２０１）を有し、第２の内部電極（３２）の第２の対向部（３４）は第２の山なり部（２０２）を有し、第１の山なり部（２０１）は第１の平坦領域（２１３１）を有し、第２の山なり部（２０２）は第２の平坦領域（２１３２）を有し、第１の山なり部（２０１）は第１の対向部（３３）の第１の引き出し部側端部（１５１）に配置される。

Description

積層セラミックコンデンサ
　本発明は、積層セラミックコンデンサに関する。
　誘電体層と内部電極とが交互に積層された積層体と、内部電極に接続された外部電極とを備えた積層セラミックコンデンサは、様々な電子機器に用いられる重要な電子部品の一つである。しかし、従来の積層セラミックコンデンサでは、内部電極が対向する対向部での誘電体層と内部電極との総積層枚数よりも、内部電極が対向しない引き出し部での内部電極と誘電体層との総積層枚数が少なくなっている。そのため、引き出し部に段差が生じ、積層セラミックコンデンサの品質が低下する場合がある。そこで、特許文献１は、段差が生じる部分に段差を解消するためのセラミックパターンを配置し、内部電極が屈曲した積層セラミックコンデンサを提案する。
特開２０１５－１５９１４０号公報
　しかしながら、従来文献１に記載された技術では、製造工程において、段差が生じる部分に段差を解消するために配置されたセラミックパターン（段差吸収層）と、内部電極とが重なっている部分に力をかけると、力が逃げてしまう。そのため、内部電極が屈曲している部分の内部電極と誘電体層（段差吸収層）の圧着が不十分となり、内部電極が屈曲している部分を起点にハガレ等の構造欠陥が生じるとの課題がある。
　本発明は、上記課題を解決するものであり、内部電極が屈曲した形状であっても、山なり部の圧密性が高く、山なり部における内部電極と誘電体層のハガレが抑制できる積層セラミックコンデンサを提供することを目的とする。
　本発明の積層セラミックコンデンサは、積層された複数の誘電体層と複数の内部電極とを含み、前記誘電体層と前記内部電極との積層方向に相対する第１の主面および第２の主面と、前記積層方向と直交する幅方向に相対する第１の側面および第２の側面と、前記積層方向および前記幅方向と直交する長さ方向に相対する第１の端面および第２の端面とを有する積層体と、前記内部電極に接続され、前記積層体の表面に設けられた外部電極と、を備え、前記内部電極は、前記第１の端面に引き出された第１の内部電極と、前記第２の端面に引き出された第２の内部電極と、を有し、前記第１の内部電極は、前記積層方向において前記第２の内部電極と対向する第１の対向部を有し、前記第２の内部電極は、前記積層方向において前記第１の内部電極と対向する第２の対向部を有し、前記第１の対向部は、少なくとも一部に、屈曲している第１の山なり部を有し、前記第２の対向部は、少なくとも一部に、屈曲している第２の山なり部を有し、前記第１の山なり部は、少なくとも一部に、平らな領域である第１の平坦領域を有し、前記第２の山なり部は、少なくとも一部に、平らな領域である第２の平坦領域を有し、前記第１の内部電極は、前記積層方向において前記第２の内部電極と対向しない第１の引き出し部を有し、前記第１の山なり部の少なくとも一部は、前記第１の対向部の前記第１の引き出し部側端部に配置される。
　本発明によれば、内部電極が屈曲した形状であっても、山なり部の圧密性が高く、山なり部における内部電極と誘電体層のハガレが抑制できる積層セラミックコンデンサを提供することができる。
図１は、本発明の実施形態１の積層セラミックコンデンサの外観斜視図である。 図２は、図１の１０１－１０１線断面図である。 図３は、図１の１０２－１０２線断面図である。 図４は、図１の１０３－１０３線断面図である。 図５は、図１の枠囲み３３０を拡大して示す図である。 図６は、図１の１０４－１０４線断面図である。 図７は本発明の実施形態の製造方法の一例を示す図である。 図８は本発明の実施形態２についての図２に対応する図である。 図９は本発明の実施形態２についての図６に対応する図である。 図１０は本発明の実施形態３についての図２に対応する図である。 図１１は本発明の実施形態４についての図２に対応する図である。
（実施形態１）
　図面を参照しながら本発明の実施形態１の積層セラミックコンデンサ１について説明する。図１は、本発明の実施形態の積層セラミックコンデンサ１の外観斜視図である。
（積層セラミックコンデンサ）
　図１に示すように、積層セラミックコンデンサ１の形状は、略直方体形状である。積層セラミックコンデンサ１は、略直方体形状を有する積層体２および積層体２の両端部のそれぞれに互いに離れて配置された一対の外部電極を含む。
　図１に示す矢印Ｔは、積層セラミックコンデンサ１および積層体２の積層方向Ｔを示す。矢印Ｌは、積層セラミックコンデンサ１および積層体２の積層方向Ｔに直交する長さ方向Ｌを示す。矢印Ｗは、積層セラミックコンデンサ１および積層体２の積層方向Ｔおよび長さ方向Ｌに直交する幅方向Ｗを示す。積層方向Ｔ、長さ方向Ｌおよび幅方向Ｗは、互いに直交する。矢印Ｔ、矢印Ｌおよび矢印Ｌは、図１以外の図においてもそれぞれ上記の方向と同じ方向を示す。
　一対の外部電極の一方は、積層体２の長さ方向Ｌの一端部に設けられている。一対の外部電極の他方は、積層体２の長さ方向Ｌの他端部に設けられている。一方の外部電極を第１の外部電極４１とよぶ。他方の外部電極を第２の外部電極４２とよぶ。
（積層体）
　図１に加えて図２、図３および図４を参照して、積層体２について説明する。図２は、図１の１０１－１０１断面図である。図３は、図１の１０２－１０２断面図である。図４は、図１の１０３－１０３断面図である。図２に示すように、積層体２は、積層された複数の誘電体層２０および複数の内部電極を含む。内部電極は、第１の内部電極３１および第２の内部電極３２を含む。
　積層体２の積層方向Ｔに相対する２つの表面を第１の主面３および第２の主面４とよぶ。積層体２の幅方向Ｗに相対する２つの表面を第１の側面５および第２の側面６とよぶ。積層体２の長さ方向Ｌに相対する２つの表面を第１の端面７および第２の端面８とよぶ。
　積層体２は直方体形状を有している。積層体２の３面が交る部分を角部とよぶ。積層体２の２面が交る部分を稜線部とよぶ。積層体２の角部および稜線部には、丸みがつけられていることが好ましい。主面、側面および端面の一部または全部には、凹凸などが形成されていてもよい。
（誘電体層）
　積層体２に含まれる誘電体層２０の好ましい総枚数は、１００枚以上２０００枚以下である。
　誘電体層２０に含まれるセラミック材料は、例えばＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などを主成分とする誘電体セラミックなどである。セラミック材料は、前述の主成分に副成分が添加されたものでもよい。副成分の例は、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物、Ｍｇ化合物などである。
　誘電体層２０の１層の好ましい厚さは、０．５μｍ以上１０μｍ以下である。
　積層体２の大きさは、特には限定されない。積層体２の長さ方向Ｌの好ましい長さは、０．２ｍｍ以上１０ｍｍ以下である。積層体２の幅方向Ｗの好ましい長さは、０．１ｍｍ以上１０ｍｍ以下である。積層体２の積層方向Ｔの好ましい長さは、０．１ｍｍ以上５ｍｍ以下である。
（内部電極）
　内部電極について説明する。内部電極は、複数の第１の内部電極３１および複数の第２の内部電極３２を含む。第１の内部電極３１は、第１の端面７に露出している内部電極である。第２の内部電極３２は、第２の端面８に露出している内部電極である。図３は、第１の内部電極３１を示している。
　第１の内部電極３１は、第１の対向部３３および第１の引き出し部３５を有している。第１の対向部３３は、第１の内部電極３１において第２の内部電極３２と対向する部分である。第１の引き出し部３５は、第１の内部電極３１において第１の対向部３３から第１の端面７に引き出されている部分である。第２の内部電極３２は、第２の対向部３４および第２の引き出し部３６を有している。第２の対向部３４は、第２の内部電極３２において第１の内部電極３１と対向する部分である。第２の引き出し部３６は、第２の内部電極３２において第２の対向部３４から第２の端面８に引き出されている部分である。
　内部電極を積層体２の長さ方向Ｌおよび幅方向Ｗに平行な断面で見た場合、内部電極の外形の角部に位置する部分をコーナー部とよぶ。
　第１の対向部３３の形状は、特に限定されない。第１の対向部３３の好ましい形状は、矩形状である。第１の対向部３３のコーナー部を丸めて形成すること、または第１の対向部３３のコーナー部をテーパー状に斜めに形成することが可能である。第１の対向部３３の形状を長さ方向Ｌのいずれかに向かうにつれて傾斜がついているテーパー状とすることが可能である。
　第２の対向部３４の形状は、特に限定されない。第２の対向部３４の好ましい形状は、矩形状である。第２の対向部３４のコーナー部を丸めて形成すること、または第２の対向部３４のコーナー部をテーパー状に斜めに形成することが可能である。第２の対向部３４の形状を長さ方向Ｌのいずれかに向かうにつれて傾斜がついているテーパー状とすることが可能である。
　第１の引き出し部３５の形状は、特に限定されない。第１の引き出し部３５の好ましい形状は、矩形状である。第１の引き出し部３５のコーナー部を丸めて形成すること、または第１の引き出し部３５のコーナー部をテーパー状に斜めに形成することが可能である。第１の引き出し部３５の形状を長さ方向Ｌのいずれかに向かうにつれて傾斜がついているテーパー状とすることが可能である。
　第２の引き出し部３６の形状は、特に限定されない。第２の引き出し部３６の好ましい形状は、矩形状である。第２の引き出し部３６のコーナー部を丸めて形成すること、または第２の引き出し部３６のコーナー部をテーパー状に斜めに形成することが可能である。第２の引き出し部３６の形状を長さ方向Ｌのいずれかに向かうにつれて傾斜がついているテーパー状とすることが可能である。
　第１の対向部３３の幅方向Ｗの幅は、第１の引き出し部３５の幅方向Ｗの幅と同じでもよく、異なっていてもよい。第２の対向部３４の幅方向Ｗの幅は、第２の引き出し部３６の幅方向Ｗの幅と同じでもよく、異なっていてもよい。
　第１の内部電極３１および第２の内部電極３２は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕ、Ｓｎなどの金属や、Ａｇ－Ｐｄ合金などの、それらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成されてもよい。
　第１の内部電極３１および第２の内部電極３２のそれぞれの好ましい厚さは、例えば、０．２μｍ以上２．０μｍ以下程度である。
　第１の内部電極３１の枚数と第２の内部電極３２の枚数とを合わせた好ましい枚数は、２０枚以上２０００枚以下である。
（外層部および内層部）
　積層体２の積層方向Ｔにおける区分について説明する。図２および図４に示すように、積層体２は、積層方向Ｔにおいて内層部１０および外層部に区分される。外層部は、第１の外層部１１および第２の外層部１２を含む。
　内層部１０とは、積層方向Ｔにおいて、積層体２の、第１の主面３に最も近い内部電極の位置と第２の主面４に最も近い内部電極の位置との間の部分のことである。
　第１の外層部１１とは、積層方向Ｔにおいて、積層体２の、第１の主面３に最も近い内部電極の位置と第１の主面３との間の部分ことである。つまり、第１の外層部１１は、積層体２の、内層部１０と第１の主面３との間の部分である。
　第２の外層部１２とは、積層方向Ｔにおいて、積層体２の、第２の主面４に最も近い内部電極の位置と第２の主面４との間の部分のことである。つまり、第２の外層部１２は、積層体２の、内層部１０と第２の主面４との間の部分である。
（コア部およびサイドギャップ部）
　積層体２の幅方向Ｗにおける区分について説明する。図３および図４に示すように、積層体２は、幅方向Ｗにおいてコア部２５およびサイドギャップ部に区分される。サイドギャップ部は、第１のサイドギャップ部１５および第２のサイドギャップ部１６を含む。
　コア部２５とは、幅方向Ｗにおいて、積層体２の、内部電極が設けられている部分のことである。第１のサイドギャップ部１５とは、幅方向Ｗにおいて、積層体２の、コア部２５と第１の側面５との間の部分のことである。第２のサイドギャップ部１６とは、幅方向Ｗにおいて、積層体２の、コア部２５と第２の側面６との間の部分のことである。サイドギャップ部には内部電極は設けられていない。サイドギャップ部には誘電体層２０のみが設けられている。サイドギャップ部はＷギャップともよばれる。
（有効部および無効部）
　コア部２５の積層方向Ｔにおける区分について説明する。図４に示すように、コア部２５は積層方向Ｔにおいて、有効部２６および無効部に区分される。無効部は、第１の無効部２８および第２の無効部２９を含む。
　有効部２６とは、積層方向Ｔにおいて、コア部２５の、第１の内部電極３１または第２の内部電極３２が配置されている部分のことである。第１の無効部２８とは、積層方向Ｔにおいて、コア部２５の、有効部２６と第１の主面３との間の部分のことである。第２の無効部２９とは、積層方向Ｔにおいて、コア部２５の、有効部２６と第２の主面４との間の部分のことである。無効部には内部電極は設けられていない。無効部には誘電体層２０のみが設けられている。
（電極対向部）
　コア部２５において、第１の内部電極３１と第２の内部電極３２とが重なっている部分を電極対向部３８とよぶ。電極対向部３８では、第１の対向部３３と第２の対向部３４とが重なっている。積層セラミックコンデンサ１では、内部電極の対向部同士が誘電体層２０を介して対向することにより容量が形成され、コンデンサの特性が発現する。つまり、電極対向部３８に容量が形成される。
（Ｌギャップ）
　コア部２５において、電極対向部３８と端面との間の部分をＬギャップとよぶ。Ｌギャップには、内部電極の引き出し部が配置されている。図２および図３に示すように、Ｌギャップは、第１のＬギャップ１８および第２のＬギャップ１９を含む。第１のＬギャップ１８は、電極対向部３８と第１の端面７との間の部分である。第１のＬギャップ１８には、第１の引き出し部３５が配置されている。第２のＬギャップ１９は、電極対向部３８と第２の端面８との間の部分である。第２のＬギャップ１９には、第２の引き出し部３６が配置されている。
（外部電極）
　外部電極は、第１の外部電極４１および第２の外部電極４２を含む。第１の外部電極４１は、第１の内部電極３１に接続され、第１の端面７上に配置されている。第１の外部電極４１は、第１の主面３の一部および第２の主面４の一部、ならびに第１の側面５の一部および第２の側面６の一部にも配置されていてもよい。本実施形態では、第１の外部電極４１は、第１の端面７上から第１の主面３の一部および第２の主面４の一部、ならびに第１の側面５の一部および第２の側面６の一部まで配置されている。
　第２の外部電極４２は、第２の内部電極３２に接続され、第２の端面８上に配置されている。第２の外部電極４２は、第１の主面３の一部および第２の主面４の一部、ならびに第１の側面５の一部および第２の側面６の一部にも配置されていてもよい。本実施形態では、第２の外部電極４２は、第２の端面８上から第１の主面３の一部および第２の主面４の一部、ならびに第１の側面５の一部および第２の側面６の一部まで配置されている。
　外部電極は、下地電極層およびめっき層を含む。
（下地電極層）
　図２を参照して下地電極層について説明する。下地電極層は、第１の下地電極層５１および第２の下地電極層５２を含む。第１の下地電極層５１は、第１の外部電極４１に含まれる下地電極層である。第２の下地電極層５２は、第２の外部電極４２に含まれる下地電極層である。
　下地電極層は、焼き付け層、導電性樹脂層および薄膜層などから選ばれる少なくとも１つを含む。下地電極層が焼き付け層である場合、焼き付け層はガラス成分および金属を含む。ガラス成分は、例えばＢ、Ｓｉ、Ｂａ、Ｍｇ、ＡｌおよびＬｉなどから選ばれる少なくとも１つ元素を含む。金属は、例えばＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕなどから選ばれる少なくとも１つの元素を含む。
　焼き付け層は、複数層形成されていてもよい。焼き付け層は、ガラス成分および金属を含む導電性ペーストを積層体に塗布して焼き付けたものである。焼き付け層は、内部電極および誘電体層と同時焼成したものでよい。または、焼き付け層は、内部電極を焼成した後に焼き付けたものでもよい。焼き付け層を内部電極および誘電体層と同時に焼成する場合には、ガラス成分の代わりに誘電体材料を添加して焼き付け層を形成することが好ましい。
　第１の端面７および第２の端面８に位置する焼き付け層の積層方向Ｔの中央位置における長さ方向Ｌの厚さは、例えば３μｍ以上１６０μｍ以下程度であることが好ましい。
　第１の主面３の一部および第２の主面４の一部、ならびに第１の側面５の一部および第２の側面６の一部にも下地電極層としての焼き付け層を設ける場合、第１の主面３および第２の主面４、ならびに第１の側面５および第２の側面６上に位置する下地電極層の長さ方向Ｌの中央部における積層方向Ｔまたは幅方向Ｗの厚さは、例えば、３μｍ以上４０μｍ以下程度であることが好ましい。
（めっき層）
　めっき層について説明する。めっき層は、第１のめっき層および第２のめっき層を含む。第１のめっき層は、第１の下地電極層５１を覆うように配置されている。第２のめっき層は、第２の下地電極層５２を覆うように配置されている。
　めっき層を構成する材料は、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金およびＡｕなどから選ばれる少なくとも１つを含む。
　めっき層は、複数層により形成されていてもよい。本実施形態では、第１のめっき層および第２のめっき層は、それぞれ２層のめっき層を含む。めっき層が２層構造である場合、好ましくは、１つのめっき層はＮｉめっき層であり、もう１つのめっき層はＳｎめっき層である。第１のめっき層に含まれるＮｉめっき層を第１のＮｉめっき層６３とする。第２のめっき層に含まれるＮｉめっき層を第２のＮｉめっき層６４とする。第２のめっき層に含まれるＳｎめっき層を第１のＳｎめっき層６５とする。第２のめっき層に含まれるＳｎめっき層を第２のＳｎめっき層６６とする。
　Ｎｉめっき層は、下地電極層がセラミック電子部品を実装する際のはんだによって侵食されることを防止することができる。Ｓｎめっき層は、セラミック電子部品を実装する際のはんだの濡れ性を向上させ、容易に実装することを可能にする。下地電極層に接するめっき層から順に、Ｎｉめっき層、Ｓｎめっき層とすることが好ましい。めっき層は、３層以上であってもよい。めっき層は、ＮｉおよびＳｎ以外の金属種を主成分としてもよい。
　めっき層の一層あたりの好ましい厚さは、２μｍ以上１５μｍ以下である。
（下地電極層を設けない場合）
　下地電極層を設けずにめっき層だけで外部電極を形成してもよい。下地電極層を設けずにめっき層だけを設ける構造について説明する。第１の外部電極および第２の外部電極には下地電極層は設けられず、めっき層が積層体の表面に直接形成される。積層セラミックコンデンサは、第１の内部電極または第２の内部電極に直接電気的に接続されるめっき層を含む。外部電極がこのような構造である場合、めっきの前処理として積層体の表面に触媒を配設した後、めっき層を形成してもよい。
　この場合、めっき層は積層体の表面に形成される下層めっき電極、および下層めっき電極の表面に形成される上層めっき電極を含むことが好ましい。下層めっき電極および上層めっき電極は、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉおよびＺｎなどから選ばれる少なくとも１種の金属または当該金属を含む合金を含むことが好ましい。下層めっき電極は、はんだバリア性能を有するＮｉを用いて形成されることが好ましい。上層めっき電極は、はんだ濡れ性が良好なＳｎやＡｕを用いて形成されることが好ましい。
　第１の内部電極および第２の内部電極がＮｉを用いて形成される場合、下層めっき電極は、Ｎｉと接合性のよいＣｕを用いて形成されることが好ましい。なお、上層めっき電極は必要に応じて形成されればよい。第１の外部電極および第２の外部電極は、下層めっき電極のみで構成されてもよい。めっき層は、上層めっき電極を最外層としてもよいし、上層めっき電極の表面にさらに他のめっき電極を形成してもよい。
　下地電極層を設けずに配置するめっき層の１層あたりの厚さは、１μｍ以上１５μｍ以下であることが好ましい。また、めっき層は、ガラスを含まないことが好ましい。めっき層の単位体積あたりの金属割合は、９９体積％以上であることが好ましい。
（積層セラミックコンデンサの大きさ）
　積層体２および外部電極を含む積層セラミックコンデンサ１の大きさは、“長さ方向（Ｌ）の長さ×幅方向（Ｗ）の長さ×積層方向（Ｔ）の長さ”として記載すると、例えば、“１．６ｍｍ×０．８ｍｍ×０．８ｍｍ”、“１．０ｍｍ×０．５ｍｍ×０．５ｍｍ”、“０．６ｍｍ×０．３ｍｍ×０．３ｍｍ”、“０．４ｍｍ×０．２ｍｍ×０．２ｍｍ”、“０．２ｍｍ×０．１ｍｍ×０．１ｍｍ”といった大きさとなることが通常想定される。ただし、積層セラミックコンデンサ１の大きさは、上記の大きさに限られることはない。
　また、第１の外層部１１の厚さおよび第２の外層部１２の厚さは、それぞれ、例えば１０μｍ以上８０μｍ以下とすることができる。
（山なり部）
　図２および図５を参照して、山なり部について説明する。図５は、図１の枠囲み３３０を拡大して示す図である。本実施形態の積層セラミックコンデンサ１の内部電極は、山なり部を有する。やまなり部とは、内部電極の断面を積層体２の長さ方向Ｌおよび積層方向Ｔに平行な断面で２０００倍で見たときに、内部電極が山形（山なり）の形状となっている部分をいう。山なりの形状とは、頂きに至る傾斜領域および頂きから戻る傾斜領域を有する形状を言う。
　図２に示すように、山なり部は、第１の山なり部２０１および第２の山なり部２０２を含む。第１の山なり部２０１とは、第１の内部電極３１に配置された山なり部のことである。第２の山なり部２０２とは、第２の内部電極３２に配置された山なり部のことである。以下、山なり部について、主に第１の山なり部２０１を例にして説明する。第１の山なり部２０１について説明することは、第２の山なり部２０２についても同様である。
（傾斜領域）
　図５を参照して山なり部の形状について説明する。図５に示す線２２０は、積層体２の長さ方向Ｌの中央における第１の主面３の接線と平行な線である。線２２０を基準線２２０とよぶ。基準線２２０に対して８度を超える傾斜角度２３１を有する内部電極の部分を、頂きに至る傾斜領域または頂きから戻る傾斜領域とする。
　頂きに至る傾斜領域および頂きから戻る傾斜領域における「至る」および「戻る」は、積層体２の長さ方向Ｌの中央から積層体２の端面に向かう方向に内部電極をトレースする場合を前提とする。なお、積層体２の長さ方向Ｌの中央は、図２に線５０３として示されている。線５０３を、長さ方向中央線５０３とよぶ。
（第１の傾斜領域および第２の傾斜領域）
　頂きに至る傾斜領域を第１の傾斜領域２１１とよぶ。頂きから戻る傾斜領域を第２の傾斜領域２１２とよぶ。
（平坦領域）
　山なり部は、少なくとも一部に平坦領域２１３を有する。平坦領域とは、山なり部のうち、基準線２２０とのなす鋭角が５度以下の領域のことである。平坦領域では、内部電極は平らになっている。図５に示す例では、平坦領域２１３と基準線２２０とのなす鋭角は０度である。
　図５に示す例では、平坦領域２１３は、山なり部の頂きである。山なり部は、第１の傾斜領域２１１、平坦領域２１３および第２の傾斜領域２１２を順に含む。
（山なり部の配置）
　山なり部の配置について説明する。山なり部の少なくとも一部は、内部電極の対向部の少なくとも一部に配置されている。また、山なり部の少なくとも一部は、内部電極の引き出し部の少なくとも一部に配置されている。第１の山なり部２０１を例にして説明する。
　図２に示すように、第１の山なり部２０１の少なくとも一部は、第１の対向部３３の少なくとも一部に配置されている。図１に示す例では、第１の山なり部２０１の第１の傾斜領域２１１および平坦領域２１３が第１の対向部３３に配置されている。
　また、第１の山なり部２０１の少なくとも一部は、第１の引き出し部３５の少なくとも一部に配置されている。図１に示す例では、第１の山なり部２０１の第２の傾斜領域２１２が第１の引き出し部３５に配置されている。
　なお、山なり部のどの部分を対向部に配置し、どの部分を引き出し部に配置するかは特には限定されない。例えば、山なり部の全体を対向部に配置することもできる。
（引き出し部側端部）
　対向部の引き出し部側の端部を引き出し部側端部とよぶ。第１の対向部３３の第１の引き出し部３５側の端部を、第１の引き出し部側端部１５１とよぶ。第２の対向部３４の第２の引き出し部３６側の端部を、第２の引き出し部側端部１５２とよぶ。
　第１の山なり部２０１の少なくとも一部は、第１の引き出し部側端部１５１に配置されている。第１の引き出し部側端部１５１に配置されている、とは、第１の山なり部２０１の少なくとも一部が第１の引き出し部側端部１５１に接すること、および第１の山なり部２０１の少なくとも一部が第１の引き出し部側端部１５１を跨いで位置していることなどをいう。第２の山なり部２０２についても同様に、第２の山なり部２０２の少なくとも一部は、第２の引き出し部側端部１５２に配置されている。
　図２に示す例では、第１の山なり部２０１の平坦領域２１３と第２の傾斜領域２１２との境界部分が第１の引き出し部側端部１５１に配置されている。
　本実施形態の積層セラミックコンデンサ１では、内部電極の山なり部に平坦領域２１３が配置されている。そのため、内部電極と誘電体層２０との圧密性が向上し、内部電極と誘電体層２０とのハガレが抑制できる。山なり部に含まれる平坦領域２１３において、内部電極と誘電体層２０とを強固に密着させることができるためである。言い換えると、山なり部に平坦領域２１３を作成するように内部電極と誘電体層２０とをプレスすると、山なり部と誘電体層２０との圧密性が上がり、ハガレが抑制できる。
　また、本実施形態の積層セラミックコンデンサ１では、山なり部は対向部の引き出し部側端部に配置されている。具体的には、第１の山なり部２０１は、第１の対向部３３の第１の引き出し部側端部１５１に配置されている。また、第２の山なり部２０２は、第２の対向部３４の第２の引き出し部側端部１５２に配置されている。
　内部電極の対向部の長さ方向Ｌの端部近傍には、ハガレの起点が生じやすい。本実施形態の積層セラミックコンデンサ１では、第１の引き出し部側端部１５１および第２の引き出し部側端部１５２に山なり部が配置されている。そのため、内部電極の対向部の長さ方向Ｌの端部近傍におけるハガレの発生をより確実に抑制することができる。
（凸の向き）
　山なり部は、長さ方向Ｌおよび積層方向Ｔに平行な断面において、外層部に向かって凸となる形状を有している。
　図２に、第１の引き出し部側端部１５１に配置された２個の第１の山なり部２０１を、第１の山なり部２０１１および第１の山なり部２０１２として記載する。図２の線５０２は、積層体２の積層方向Ｔにおける中央を示す線である。線５０２を、積層方向中央線５０２とよぶ。第１の山なり部２０１１および第１の山なり部２０１２は、積層方向Ｔにおいて積層方向中央線５０２と第１の主面３との間に位置している。そして、第１の山なり部２０１１および第１の山なり部２０１２は、いずれも第２の外層部１２に向かって凸となっている。このように、山なり部は、長さ方向Ｌおよび積層方向Ｔに平行な断面において、２つの外層部、つまり第１の外層部１１および第２の外層部１２のうち、近い方の外層部に向かって凸となる形状を有している。
（凸の高さ）
　山なり部の積層方向Ｔの高さは、外層部に近い内部電極に配置された山なり部ほど高くなっている。図２に、第１の山なり部２０１１の積層方向Ｔの高さを高さ２１１１で示す。また、第１の山なり部２０１２の積層方向Ｔの高さを高さ２１１２で示す。高さ２１１２は、高さ２１１１よりも高い。このように、本実施形態の積層セラミックコンデンサ１では、山なり部の高さは、外層部に近い内部電極に配置された山なり部ほど高くなっている。言い換えると、山なり部の高さは、積層方向中央から遠ざかるほど高くなっている。
　本発明では、前述のような山なり部が配置されていることで、内部電極が屈曲した形状であっても、山なり部の圧密性が高く、山なり部における内部電極と誘電体層２０のハガレが抑制できる。
（積層体の凸部）
　図２を参照して積層体２の積層方向Ｔの長さについて説明する。積層体２の各主面には、それぞれ長さ方向端部凸部４０１が形成されている。長さ方向端部凸部４０１は、長さ方向Ｌにおいて山なり部の位置に対応する位置に形成されている。つまり、長さ方向端部凸部４０１は、山なり部の積層方向Ｔの延長線上に形成されている。
　長さ方向端部凸部４０１の長さ方向Ｌおよび積層方向Ｔに平行な断面における形状は、略台形形状である。
（積層体の高さ）
　図２に示す長さ５１３は、積層体２の長さ方向Ｌの中央での積層方向Ｔの長さを示す。図２に示す長さ５１５は、長さ方向端部凸部４０１の長さ方向Ｌの中央位置における積層体２の積層方向Ｔの長さを示す。長さ５１５は、長さ５１３よりも長い。これは、対向部の引き出し部側端部の近傍において、誘電体層２０の厚みが厚くなっているためである。
（端面での内部電極の間隔）
　図２に、第１の端面７に引き出された内部電極の第１の端面７での露出位置について、積層方向Ｔに隣り合う内部電極の間の距離を長さ５２２で示す。また、積層体２の長さ方向Ｌの中央において、積層方向Ｔに隣り合う内部電極の間の距離を長さ５２１で示す。長さ５２２は、長さ５２１の２倍よりも長い。つまり、積層体２の長さ方向Ｌの中央部における第１の内部電極３１と第２の内部電極３２との積層方向Ｔの距離をＴ１とし、第１の端面７における隣り合う第１の引き出し部３５同士の積層方向Ｔの距離をＴ２としたとき、Ｔ１とＴ２の関係は、Ｔ２＞２×Ｔ１を満たす。これは、対向部の引き出し部側端部の近傍において誘電体層２０の厚みが厚くなっているためである。また、このような構成により、電極対向部３８と第１のＬギャップ１８との段差、および電極対向部３８と第２のＬギャップ１９とのが解消できるため、構造欠陥の発生を抑制できる。
（平坦領域の位置）
　平坦領域２１３の配置について説明する。山なり部の平坦領域２１３は、対向部に配置されていることが好ましい。第１の山なり部２０１に含まれる平坦領域２１３を第１の平坦領域２１３１とする。また、第２の山なり部２０２に含まれる平坦領域２１３を第２の平坦領域２１３２とする。第１の平坦領域２１３１は、第１の対向部３３に配置されていることが好ましい。また、第２の平坦領域２１３２は、第２の対向部３４に配置されていることが好ましい。これによって、特に第１の引き出し部側端部１５１および第２の引き出し部側端部１５２の近傍における内部電極と誘電体層２０とのハガレをより抑制することができる。
（屈曲部）
　図２を参照して屈曲部について説明する。屈曲部とは、頂きに至る第１の傾斜領域２１１、および頂きとしての平坦領域２１３のみを含み、頂きから戻る第２の傾斜領域２１２を含まない部分のことである。屈曲部は、山なり部と比べて、頂きから戻る傾斜領域、つまり第２の傾斜領域２１２を含まない点が異なる。
　つまり、山なり部は、頂きに至る第１の傾斜領域２１１、頂きとしての平坦領域２１３、および頂きから戻る第２の傾斜領域２１２を順に含んでいた。これに対して屈曲部は、頂きに至る第１の傾斜領域２１１、および頂きとしての平坦領域２１３のみを含み、頂きから戻る第２の傾斜領域２１２を含まない。なお、傾斜領域および平坦領域の意味内容は、先に説明した山なり部の傾斜領域および平坦領域と同様である。
　図２に示すように、屈曲部は、第１の屈曲部３０１および第２の屈曲部３０２を含む。第１の屈曲部３０１は、第１の内部電極３１が有する屈曲部である。第２の屈曲部３０２は、第２の内部電極３２が有する屈曲部である。
（屈曲部の配置）
　図２に示すように、第１の屈曲部３０１は、第１の対向部３３の第２の端面８側の端部に配置されている。また、第２の屈曲部３０２は、第２の対向部３４の第１の端面７側の端部に配置されている。第１の屈曲部３０１が有する平坦領域を第３の平坦領域２１３３とよぶ。第２の屈曲部３０２が有する平坦領域を第４の平坦領域２１３４とよぶ。第３の平坦領域２１３３および第４の平坦領域２１３４は、いずれも内部電極の対向部に配置されている。
　内部電極と誘電体層２０とのハガレの起点が生じやすい電極対向部３８の長さ方向Ｌの端部に屈曲部が配置されることで、より確実にハガレの発生を抑制することができる。
（平坦領域の長さ）
　平坦領域２１３の長さ方向Ｌの長さについて説明する。図５に、平坦領域２１３の長さ方向Ｌの長さを長さ５３０として示す。長さ５３０は、１５μｍ以上８５μｍ以下であることが好ましい。図５は、第１の山なり部２０１の平坦領域２１３である第１の平坦領域２１３１を示す。平坦領域２１３の好ましい長さは、第２の山なり部２０２の第２の平坦領域２１３２、第１の屈曲部３０１の第３の平坦領域２１３３および第２の屈曲部３０２の第４の平坦領域２１３４についても、第１の平坦領域２１３１と同様に１５μｍ以上８５μｍ以下である。
（平坦領域の長さの測定方法）
　平坦領域の長さ方向の長さは以下のようにして測定する。
（１）積層セラミックコンデンサ１の長さ方向Ｌおよび積層方向Ｔに平行な面を研磨し、幅方向Ｗの中央における長さ方向Ｌおよび積層方向Ｔに平行な断面を露出させる。
（２）内部電極の山なり部の付近を２０００倍で撮影する。
（３）外層部に最も近い内部電極において、山なり部の平坦領域の長さ方向の長さを測定する。測定は、先に説明したように、山なり部のうち内部電極の接線と長さ方向Ｌの中央の第１の主面３での接線（基準線２２０）とのなす角が５度以下となる部分を平坦領域として、平坦領域の長さ方向Ｌの長さを測定する。
（内部電極の幅方向の端部）
　図６を参照して、本実施形態の積層セラミックコンデンサ１における内部電極の幅方向Ｗの端部ついて説明する。図６は、図１の１０４－１０４線断面図である。
　図６に示すように、第１の内部電極３１は、幅方向Ｗの両端部にそれぞれ第３の屈曲部３０３を有している。同様に、第２の内部電極３２は、幅方向Ｗの両端部に、それぞれ第４の屈曲部３０４を有している。
　幅方向Ｗおよび積層方向Ｔに平行な断面における第３の屈曲部３０３および第４の屈曲部３０４の形状は、先に説明した第１の屈曲部３０１および第２の屈曲部３０２と同様である。第３の屈曲部３０３および第４の屈曲部３０４は、それぞれ、頂きに至る第１の傾斜領域２１１および頂きとしての平坦領域２１３を含む。ここでの第１の傾斜領域２１１および平坦領域２１３の意味内容は、先に説明した第１の屈曲部および第２の屈曲部における第１の傾斜領域２１１および平坦領域２１３と同様である。ただし、傾斜領域および平坦領域を定める際の基準線が異なる。
　第１の屈曲部および第２の屈曲部においては、山なり部と同様に、基準線２２０は、長さ方向Ｌおよび積層方向Ｔに平行な断面における積層体２の長さ方向Ｌの中央での第１の主面３の接線と平行な線であった。これに対して第３の屈曲部３０３および第４の屈曲部３０４における基準線２２２は、幅方向Ｗおよび積層方向Ｔに平行な断面における積層体２の幅方向Ｗの中央での第１の主面３の接線と平行な線である。
（平坦領域）
　第３の屈曲部３０３および第４の屈曲部３０４は、それぞれ平坦領域２１３を有する。第３の屈曲部３０３が有する平坦領域２１３を第５の平坦領域２１３５とする。第４の屈曲部３０４が有する平坦領域２１３を第６の平坦領域２１３６とする。第３の屈曲部３０３は、その少なくとも一部に、第５の平坦領域２１３５を有する。第４の屈曲部３０４は、その少なくとも一部に、第６の平坦領域２１３６を有する。第５の平坦領域２１３５および第６の平坦領域２１３６は、いずれも平らな領域である。
（平坦領域の長さ）
　図６の長さ６０１は、第５の平坦領域２１３５の幅方向Ｗの長さを示す。図６の長さ６０２は、第６の平坦領域２１３６の幅方向Ｗの長さを示す。長さ６０１および長さ６０２は、１５μｍ以上８５μｍ以下であることが好ましい。これによって、内部電極と誘電体層２０との密着性を向上させることができる。つまり、平坦領域があることで、内部電極の幅方向Ｗの端部が圧密された状態となり、内部電極の幅方向Ｗの端部において剥がれが発生しにくくなる。
（屈曲部の屈曲方向）
　第３の屈曲部３０３および第４の屈曲部３０４は、積層方向Ｔにおいて両側に広がるような形状となっている。両側に広がるような形状とは、第１の傾斜領域２１１が、積層方向中央線５０２の方向ではなく、主面の方向に傾斜している形状をいう。詳しくは、積層方向中央線５０２と第１の主面３との間に位置する第１の傾斜領域２１１は、第１の主面３の方向に傾斜している。一方、積層方向中央線５０２と第２の主面４との間に位置する第１の傾斜領域２１１は、第２の主面４の方向に傾斜している。
　屈曲部が積層方向Ｔにおいて両側に広がるような形状であることで、内部電極の幅方向Ｗの端部における誘電体層２０の厚みが増加する。これによって、内部電極の幅方向Ｗの端部でのショート等の不良が少なくなる。
（屈曲部の高さ）
　各屈曲部の積層方向Ｔの高さは、積層方向中央線５０２から主面に近づくにつれて高くなるようにすることができる。図６に、積層方向中央線５０２と第２の主面４との間に位置する第４の屈曲部３０４について、積層方向中央線５０２に近い第４の屈曲部３０４を屈曲部３０４１とし、第２の主面４に近い第４の屈曲部３０４を屈曲部３０４２として示す。屈曲部３０４１の積層方向Ｔの高さを高さ６１１とする。屈曲部３０４２の積層方向Ｔの高さを高さ６１２とする。高さ６１２は高さ６１１よりも高い。
　第３の屈曲部の高さについても同様にすることができる。また、第３の屈曲部および第４の屈曲部を区別せず、各屈曲部の高さが積層方向中央線５０２から各主面に近づくにつれて高くなるようにすることもできる。
　屈曲部の高さを上述のようにすることで、ショートの発生をより抑制することができる。
（積層体の凸部）
　図６を参照して積層体２の積層方向Ｔの長さについて説明する。積層体２の各主面には、それぞれ幅方向端部凸部４０２が形成されている。幅方向端部凸部４０２は、幅方向Ｗにおいて屈折部の位置に対応する位置に形成されている。つまり、幅方向端部凸部４０２は、屈折部の積層方向Ｔの延長線上に形成されている。
　幅方向端部凸部４０２の幅方向Ｗおよび積層方向Ｔに平行な断面における形状は、略台形形状である。
（積層体の高さ）
　図６に示す長さ６２１は、積層体２の幅方向Ｗの中央での積層方向Ｔの長さを示す。図６に示す長さ６２２は、幅方向端部凸部４０２の幅方向Ｗの中央位置における積層体２の積層方向Ｔの長さを示す。長さ６２２５は、長さ６２１よりも長い。これは、内部電極の幅方向Ｗの端部の近傍において、誘電体層２０の厚みが厚くなっているためである。
　図１に示すように、各主面の長さ方向Ｌの中央かつ幅方向Ｗの中央は、幅方向端部凸部４０２および前述の長さ方向端部凸部４０１によって囲まれている。つまり、幅方向端部凸部４０２および長さ方向端部凸部４０１は、各主面の長さ方向Ｌの中央かつ幅方向Ｗの中央を取り囲むように位置している。
（積層セラミックコンデンサの製造方法）
　積層セラミックコンデンサ１の製造方法を説明する。なお、積層セラミックコンデンサ１の製造方法は、下に説明する方法に限定されるものではない。
　誘電体シート、内部電極用の導電性ペーストを準備する。誘電体シートおよび内部電極用の導電性ペーストには、バインダおよび溶剤が含まれる。バインダおよび溶剤は公知のものを用いることができる。なお、誘電体シートはセラミックグリーンシートともよばれる。また、導電性ペーストは内部電極用ペーストともよばれる。
　内部電極パターンが形成された誘電体シートと、誘電体シート上に、例えば、スクリーン印刷やグラビア印刷などにより所定のパターンで内部電極用の導電性ペーストを印刷し、第１の内部電極のパターンが形成された誘電体シートおよび第２の内部電極のパターンが形成された誘電体シートと、を準備する。
　内部電極パターンが印刷されていない誘電体シートを所定枚数積層して第１の外層部となる部分を形成し、その上に、第１の内部電極のパターンおよび第２の内部電極のパターンが印刷された誘電体シートを順次積層し内層部となる部分を形成し、さらに内層部となる部分の上に内部電極パターンが印刷されていない誘電体シートを所定枚数積層して第２の外層部となる部分を形成し、積層シートを作製する。
（段差補償用ペースト）
　ここで、本実施形態の積層セラミックコンデンサ１では、内部電極用ペーストが印刷されたセラミックグリーンシートに段差補償用ペーストを塗布する。つまり、製造工程に段差補償用ペースト塗布工程が含まれている。段差補償用ペースト塗布工程は、内部電極用ペースト印刷工程に続く工程である。
　なお、内部電極用ペーストの印刷と、段差補償用ペーストの塗布との順序は特には限定されない。上述の例では、内部電極用ペースト印刷→段差補償用ペースト塗布の場合を説明した。ただし、内部電極用ペースト印刷を実行した後に段差補償用ペースト塗布を実行する順番ではなく、段差補償用ペースト塗布を実行した後に内部電極用ペースト印刷を実行する順番にすることもできる。
　図７を参照して具体的に説明する。図７は、セラミックグリーンシート１０００に内部電極用ペースト１００１、内部電極用ペースト１００２および段差補償用ペースト１００３が印刷又は塗布された様子を示す図である。図７に示すように、セラミックグリーンシート１０００上において、段差補償用ペースト１００３と内部電極用ペーストとはその一部が重なっている。また、段差補償用ペースト１００３の厚さは、内部電極用ペーストの厚さよりも厚い。なお、内部電極用ペースト１００１の材料と内部電極用ペースト１００２の材料とは同一の材料である。内部電極用ペースト１００１は、第１の内部電極に対応するパターンで印刷される。内部電極用ペースト１００２は、第２の内部電極に対応するパターンで印刷される。
　図７に示すように、内部電極用ペースト１００１の印刷および段差補償用ペースト１００３の塗布は、それらの一部が重なるように行われる。同様に、内部電極用ペースト１００２の印刷および段差補償用ペースト１００３の塗布は、それらの一部が重なるように行われる。
　積層方向Ｔに沿って平面視した場合、内部電極用ペースト１００１と段差補償用ペースト１００３とが重なっている部分がある。同様に、内部電極用ペースト１００２と段差補償用ペースト１００３とが重なっている部分がある。
　内部電極用ペースト１００１と段差補償用ペースト１００３との重なり幅を幅１０２１で示す。内部電極用ペースト１００２と段差補償用ペースト１００３との重なり幅も幅１０２１と同じである。幅１０２１は、好ましくは２０μｍ以上１００μｍ以下とすることができる。
　また、段差補償用ペースト１００３は内部電極用ペースト１００１よりも厚くなるように塗布される。図７に内部電極用ペースト１００１の厚みを厚み１０１０で示す。内部電極用ペースト１００２の厚みは、厚み１０１０と同じである。段差補償用ペースト１００３の厚みを厚み１０１１で示す。厚み１０１１は厚み１０１０よりも厚い。厚み１０１１は、厚み１０１０の１．１倍以上１．３倍以下であることが好ましい。段差補償用ペースト１００３の厚み１０１１は、例えば０．７５μｍ以上０．９５μｍ以下とすることができる。
　段差補償用ペースト１００３は、セラミックグリーンシートつまり誘電体シートを構成する誘電体層ペーストと同様の材料組成であってもよく、また異なっていてもよい。
　本実施形態では、段差補償用ペーストの厚さや段差補償用ペーストと内部電極用ペーストとの重なり幅などを調整することなどにより、所望の積層セラミックコンデンサを製造することが可能である。
　積層シートを静水圧プレスなどの手段により積層方向にプレスし積層ブロックを作製する。
　内部電極の上に段差補償用ペーストが乗り上げる部分の素体の形状は凸形状となる。これによって、積層体の表面に凸部が形成される。また、内部電極の上に段差補償用ペーストが乗り上げる部分に位置する内部電極は、山なり部または屈曲部となる。
　プレスを行う際、素体の凸形状の部分の一部を平坦となるように圧着し、平坦領域を作成するように圧力をかける。具体的には、山なり部または屈曲部に対応する部分のうち、平坦領域となる部分をより強く圧着する。これによって、山なり部または屈曲部の内部電極と誘電体層との圧密性が向上し、接着力が向上する。その結果、内部電極と誘電体層とのハガレ不良の発生が抑制できる。
　積層ブロックをカットすることにより、個片化し、積層チップを作製する。具体的には、積層ブロックをカット刃を用いてカットし、個片化し、焼成前積層体を作成する。
　積層チップを焼成し積層体を作製する。焼成の前に、バレル研磨などにより積層チップの角部および稜線部に丸みをつけてもよい。焼成温度は、誘電体や内部電極の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。また、上述のバレル研磨などは、焼成後の積層体に行うこともできる。
　つぎに、外部電極を形成する。まず、積層体２の両端面に下地電極層となる導電性ペーストを塗布し、下地電極層を形成する。下地電極層として焼き付け層を形成する場合には、ガラス成分と金属とを含む導電性ペーストを例えばディッピングなどの方法により、塗布し、その後、焼き付け処理を行い、下地電極層を形成する。この時の焼き付け処理の温度は、７００℃以上９００℃以下であることが好ましい。
　その後、下地電極層の表面に、めっき層を形成する。下地電極層上にＮｉめっき層およびＳｎめっき層を形成する。Ｎｉめっき層およびＳｎめっき層は、たとえばバレルめっき法により、順次形成される。このようにして、積層セラミックコンデンサが得られる。
（実施形態２）
　図８および図９を参照して実施形態２の積層セラミックコンデンサ１について説明する。図８は、実施形態２の積層セラミックコンデンサ１について、図１の１０１－１０１線断面図に相当する図である。図９は、実施形態２の積層セラミックコンデンサ１について、図１の１０４－１０４線断面図に相当する図である。以下、実施形態１以外の実施形態について、主に実施形態１と異なる事項について説明する。
　実施形態２の積層セラミックコンデンサ１は、実施形態１の積層セラミックコンデンサ１と比べて、積層体２が長さ方向端部凸部４０１および幅方向端部凸部４０２を有さない点が異なる。実施形態１では、図２および図６に示したように、各主面に長さ方向端部凸部４０１および幅方向端部凸部４０２が形成されていた。これに対し、実施形態２では、図８および図９に示すように、各主面に長さ方向端部凸部４０１および幅方向端部凸部４０２は形成されていない。つまり、実施形態１と異なり、山なり部および屈曲部の積層方向Ｔの延長線上に凸部が存在しない。本実施形態においては、積層体２は、全体として、略直方体形状となる。
　これによって、本実施形態の積層セラミックコンデンサ１では、内部電極の山なり部および屈曲部に平坦領域が存在することでハガレが抑制できる効果を保持しつつ、凸部がないことで、実装性を良好にすることができる。
　実施形態２の積層セラミックコンデンサ１は、例えば以下の方法で製造することができる。積層チップを焼成し、積層体を得るまでは実施形態１と同様である。実施形態２では、焼成された積層体を研磨し、積層体全体に丸みを帯びさせるとともに、段差補償用ペーストが内部電極に重なることにより形成された凸部を研磨して、除去する。これによって、図８および図９に示すような積層セラミックコンデンサ１を製造することができる。
（実施形態３）
　図１０を参照して実施形態３の積層セラミックコンデンサ１について説明する。図１０は、実施形態３の積層セラミックコンデンサ１について、図１の１０１－１０１線断面図に相当する図である。
　実施形態３の積層セラミックコンデンサ１は、実施形態１の積層セラミックコンデンサ１と比べて、第１の内部電極３１が第２の引き出し部側端部１５２に第１の屈曲部３０１を有さない点が異なる。また、実施形態３の積層セラミックコンデンサ１は、実施形態１の積層セラミックコンデンサ１と比べて、第２の内部電極３２が第２の引き出し部側端部１５２に第２の山なり部２０２を有さない点が異なる。
　実施形態３の積層セラミックコンデンサ１は、例えば、段差補償用ペーストと内部電極用ペーストとを重ねる範囲および重ねない範囲、段差補償用ペーストの厚さ、段差補償用ペーストと内部電極用ペーストとの重なり幅などを適宜調整することで、製造することが可能である。
（実施形態４）
　図１１を参照して実施形態４の積層セラミックコンデンサ１について説明する。図１１は、実施形態４の積層セラミックコンデンサ１について、図１の１０１－１０１線断面図に相当する図である。
　実施形態４の積層セラミックコンデンサ１は、実施形態３の積層セラミックコンデンサ１と比べて、積層体２が長さ方向端部凸部４０１および幅方向端部凸部４０２を有さない点が異なる。実施形態３では、図１０に示したように、各主面に長さ方向端部凸部４０１が形成されていた。また、実施形態３では、実施形態１において図６に示した幅方向端部凸部４０２と同様の幅方向端部凸部４０２が各主面に形成されていた。これに対し、実施形態４では、図１１に示すように、各主面に長さ方向端部凸部４０１は形成されていない。また、実施形態４では、実施形態２において図９に示したように、各主面に幅方向端部凸部４０２は形成されていない。
　実施形態４の積層セラミックコンデンサ１は、例えば以下の方法で製造することができる。積層チップを焼成し、積層体を得るまでは実施形態３と同様である。実施形態４では、焼成された積層体を研磨し、積層体全体に丸みを帯びさせるとともに、段差補償用ペーストが内部電極に重なることにより形成された凸部を研磨して、除去する。これによって、図１１および図９に示すような積層セラミックコンデンサ１を製造することができる。
　以上のように、実施形態３および実施形態４に示すように製造工程の一部を変更することで、種々の構成を有する積層セラミックコンデンサ１を製造することができる。
　以上、本発明の実施形態を説明した。ただし本発明は前述した実施形態に限定されることなく、種々の変更、変形および組み合わせが可能である。
＜１＞
　積層された複数の誘電体層と複数の内部電極とを含み、前記誘電体層と前記内部電極との積層方向に相対する第１の主面および第２の主面と、前記積層方向と直交する幅方向に相対する第１の側面および第２の側面と、前記積層方向および前記幅方向と直交する長さ方向に相対する第１の端面および第２の端面とを有する積層体と、
　前記内部電極に接続され、前記積層体の表面に設けられた外部電極と、
を備え、
　前記内部電極は、前記第１の端面に引き出された第１の内部電極と、前記第２の端面に引き出された第２の内部電極と、を有し、
　前記第１の内部電極は、前記積層方向において前記第２の内部電極と対向する第１の対向部を有し、
　前記第２の内部電極は、前記積層方向において前記第１の内部電極と対向する第２の対向部を有し、
　前記第１の対向部は、少なくとも一部に、屈曲している第１の山なり部を有し、
　前記第２の対向部は、少なくとも一部に、屈曲している第２の山なり部を有し、
　前記第１の山なり部は、少なくとも一部に、平らな領域である第１の平坦領域を有し、
　前記第２の山なり部は、少なくとも一部に、平らな領域である第２の平坦領域を有し、
　前記第１の内部電極は、前記積層方向において前記第２の内部電極と対向しない第１の引き出し部を有し、
　前記第１の山なり部の少なくとも一部は、前記第１の対向部の前記第１の引き出し部側端部に配置される、
　積層セラミックコンデンサ。
＜２＞
　前記第１の対向部は、前記第２の端面側端部に配置された第１の屈曲部を有し、
　前記第１の屈曲部は、少なくとも一部に、平らな領域である第３の平坦領域を有し、
　＜１＞に記載の積層セラミックコンデンサ。
＜３＞
　前記第１の平坦領域および前記第３の平坦領域のそれぞれの前記長さ方向の長さは、１５μｍ以上８５μｍ以下であり、
　＜２＞に記載の積層セラミックコンデンサ。
＜４＞
　前記第１の内部電極は、前記幅方向端部に配置された第３の屈曲部を有し、
　前記第３の屈曲部は、少なくとも一部に、平らな領域である第５の平坦領域を有し、
　＜１＞から＜３＞のいずれか１つに記載の積層セラミックコンデンサ。
＜５＞
　前記第２の内部電極は、前記積層方向において前記第１の内部電極と対向しない第２の引き出し部を有し、
　前記第２の山なり部の少なくとも一部は、前記第２の対向部の前記第２の引き出し部側端部に配置される、
　＜１＞に記載の積層セラミックコンデンサ。
＜６＞
　前記第２の対向部は、前記第１の端面側端部に配置された第２の屈曲部を有し、
　前記第２の屈曲部は、少なくとも一部に、平らな領域である第４の平坦領域を有する、
　＜２＞に記載の積層セラミックコンデンサ。
＜７＞
　前記第２の平坦領域および前記第４の平坦領域のそれぞれの前記長さ方向の長さは、１５μｍ以上８５μｍ以下である、
　＜３＞に記載の積層セラミックコンデンサ。
＜８＞
　前記第２の内部電極は、前記幅方向端部に配置された第４の屈曲部を有し、
　前記第４の屈曲部は、少なくとも一部に、平らな領域である第６の平坦領域を有する、
　＜４＞に記載の積層セラミックコンデンサ。
＜９＞
　前記積層体の前記長さ方向の中央部における前記第１の内部電極と前記第２の内部電極との前記積層方向の距離をＴ１とし、前記第１の端面における隣り合う前記第１の引き出し部同士の前記積層方向の距離をＴ２とした場合、前記Ｔ１と前記Ｔ２との関係はＴ２＞２×Ｔ１を満たす、
　＜１＞から＜８＞のいずれか１つに記載の積層セラミックコンデンサ。
１　積層セラミックコンデンサ
２　積層体
３　第１の主面
４　第２の主面
５　第１の側面
６　第２の側面
７　第１の端面
８　第２の端面
１０　内層部
１１　第１の外層部
１２　第２の外層部
１５　第１のサイドギャップ部
１６　第２のサイドギャップ部
１８　第１のＬギャップ
１９　第２のＬギャップ
２０　誘電体層
２５　コア部
２６　有効部
２８　第１の無効部
２９　第２の無効部
３１　第１の内部電極
３２　第２の内部電極
３３　第１の対向部
３４　第２の対向部
３５　第１の引き出し部
３６　第２の引き出し部
３８　電極対向部
４１　第１の外部電極
４２　第２の外部電極
５１　第１の下地電極層
５２　第２の下地電極層
１５１　第１の引き出し部側端部
１５２　第２の引き出し部側端部
２０１　第１の山なり部
２０２　第２の山なり部
２１１　第１の傾斜領域
２１２　第２の傾斜領域
２１３　平坦領域
２２０　基準線
２２２　基準線
３０１　第１の屈曲部
３０２　第２の屈曲部
３０３　第３の屈曲部
３０４　第４の屈曲部
３３０　枠囲み
４０１　長さ方向端部凸部
４０２　幅方向端部凸部
５０２　積層方向中央線
５０３　長さ方向中央線
１０００　セラミックグリーンシート
１００１　内部電極用ペースト
１００２　内部電極用ペースト
１００３　段差補償用ペースト

Claims (9)

  1. 　積層された複数の誘電体層と複数の内部電極とを含み、前記誘電体層と前記内部電極との積層方向に相対する第１の主面および第２の主面と、前記積層方向と直交する幅方向に相対する第１の側面および第２の側面と、前記積層方向および前記幅方向と直交する長さ方向に相対する第１の端面および第２の端面とを有する積層体と、
    　前記内部電極に接続され、前記積層体の表面に設けられた外部電極と、
    を備え、
    　前記内部電極は、前記第１の端面に引き出された第１の内部電極と、前記第２の端面に引き出された第２の内部電極と、を有し、
    　前記第１の内部電極は、前記積層方向において前記第２の内部電極と対向する第１の対向部を有し、
    　前記第２の内部電極は、前記積層方向において前記第１の内部電極と対向する第２の対向部を有し、
    　前記第１の対向部は、少なくとも一部に、屈曲している第１の山なり部を有し、
    　前記第２の対向部は、少なくとも一部に、屈曲している第２の山なり部を有し、
    　前記第１の山なり部は、少なくとも一部に、平らな領域である第１の平坦領域を有し、
    　前記第２の山なり部は、少なくとも一部に、平らな領域である第２の平坦領域を有し、
    　前記第１の内部電極は、前記積層方向において前記第２の内部電極と対向しない第１の引き出し部を有し、
    　前記第１の山なり部の少なくとも一部は、前記第１の対向部の前記第１の引き出し部側端部に配置される、
    　積層セラミックコンデンサ。
  2. 　前記第１の対向部は、前記第２の端面側端部に配置された第１の屈曲部を有し、
    　前記第１の屈曲部は、少なくとも一部に、平らな領域である第３の平坦領域を有し、
    　請求項１に記載の積層セラミックコンデンサ。
  3. 　前記第１の平坦領域および前記第３の平坦領域のそれぞれの前記長さ方向の長さは、１５μｍ以上８５μｍ以下であり、
    　請求項２に記載の積層セラミックコンデンサ。
  4. 　前記第１の内部電極は、前記幅方向端部に配置された第３の屈曲部を有し、
    　前記第３の屈曲部は、少なくとも一部に、平らな領域である第５の平坦領域を有し、
    　請求項１から３のいずれか１項に記載の積層セラミックコンデンサ。
  5. 　前記第２の内部電極は、前記積層方向において前記第１の内部電極と対向しない第２の引き出し部を有し、
    　前記第２の山なり部の少なくとも一部は、前記第２の対向部の前記第２の引き出し部側端部に配置される、
    　請求項１に記載の積層セラミックコンデンサ。
  6. 　前記第２の対向部は、前記第１の端面側端部に配置された第２の屈曲部を有し、
    　前記第２の屈曲部は、少なくとも一部に、平らな領域である第４の平坦領域を有する、
    　請求項２に記載の積層セラミックコンデンサ。
  7. 　前記第２の平坦領域および前記第４の平坦領域のそれぞれの前記長さ方向の長さは、１５μｍ以上８５μｍ以下である、
    　請求項６に記載の積層セラミックコンデンサ。
  8. 　前記第２の内部電極は、前記幅方向端部に配置された第４の屈曲部を有し、
    　前記第４の屈曲部は、少なくとも一部に、平らな領域である第６の平坦領域を有する、
    　請求項４に記載の積層セラミックコンデンサ。
  9. 　前記積層体の前記長さ方向の中央部における前記第１の内部電極と前記第２の内部電極との前記積層方向の距離をＴ１とし、前記第１の端面における隣り合う前記第１の引き出し部同士の前記積層方向の距離をＴ２とした場合、前記Ｔ１と前記Ｔ２との関係はＴ２＞２×Ｔ１を満たす、
    　請求項１から８のいずれか１項に記載の積層セラミックコンデンサ。
PCT/JP2025/019049 2024-06-21 2025-05-27 積層セラミックコンデンサ Pending WO2025263243A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024100488 2024-06-21
JP2024-100488 2024-06-21

Publications (1)

Publication Number Publication Date
WO2025263243A1 true WO2025263243A1 (ja) 2025-12-26

Family

ID=98212930

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/019049 Pending WO2025263243A1 (ja) 2024-06-21 2025-05-27 積層セラミックコンデンサ

Country Status (1)

Country Link
WO (1) WO2025263243A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022053271A (ja) * 2020-09-24 2022-04-05 株式会社村田製作所 積層セラミックコンデンサ
JP2022075191A (ja) * 2020-11-06 2022-05-18 株式会社村田製作所 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
WO2024014235A1 (ja) * 2022-07-12 2024-01-18 株式会社村田製作所 積層セラミックコンデンサ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022053271A (ja) * 2020-09-24 2022-04-05 株式会社村田製作所 積層セラミックコンデンサ
JP2022075191A (ja) * 2020-11-06 2022-05-18 株式会社村田製作所 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
WO2024014235A1 (ja) * 2022-07-12 2024-01-18 株式会社村田製作所 積層セラミックコンデンサ

Similar Documents

Publication Publication Date Title
US9190212B2 (en) Method of manufacturing multilayer ceramic electronic component
JP7586206B2 (ja) 積層セラミックコンデンサ
JP7616307B2 (ja) 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法
JP7361465B2 (ja) 積層セラミックコンデンサ
JP7459858B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
US20240234030A1 (en) Multilayer ceramic capacitor
KR102705020B1 (ko) 적층 세라믹 콘덴서
WO2024161743A1 (ja) 積層セラミックコンデンサ
KR102871469B1 (ko) 적층 세라믹 콘덴서
JP2023167525A (ja) 積層セラミック電子部品
KR20250141030A (ko) 적층 세라믹 전자부품
WO2023210465A1 (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの実装方法
CN216015095U (zh) 层叠陶瓷电容器
US20240234033A1 (en) Multilayer ceramic capacitor
JP7707010B2 (ja) 積層セラミックコンデンサ
JP7835297B2 (ja) 積層セラミックコンデンサ
US20250329493A1 (en) Multilayer ceramic capacitor and method for manufacturing the same
CN222168170U (zh) 层叠陶瓷电容器
US20250322992A1 (en) Multilayer ceramic capacitor
JP2025140765A (ja) 積層セラミックコンデンサ
WO2025263218A1 (ja) 積層セラミックコンデンサ
WO2025263217A1 (ja) 積層セラミックコンデンサ
WO2025263242A1 (ja) 積層セラミックコンデンサ
WO2026034334A1 (ja) 積層セラミックコンデンサ
WO2024262143A1 (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25830367

Country of ref document: EP

Kind code of ref document: A1