WO2025239167A1 - 記憶装置、電子機器および記憶装置の制御方法 - Google Patents

記憶装置、電子機器および記憶装置の制御方法

Info

Publication number
WO2025239167A1
WO2025239167A1 PCT/JP2025/015834 JP2025015834W WO2025239167A1 WO 2025239167 A1 WO2025239167 A1 WO 2025239167A1 JP 2025015834 W JP2025015834 W JP 2025015834W WO 2025239167 A1 WO2025239167 A1 WO 2025239167A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
current
resistance value
write
magnetoresistive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/015834
Other languages
English (en)
French (fr)
Inventor
塁 阪井
豊 肥後
政功 細見
由維人 影山
和博 大場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of WO2025239167A1 publication Critical patent/WO2025239167A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect

Definitions

  • This disclosure relates to a storage device, an electronic device, and a method for controlling a storage device.
  • VC-MRAM Voltage-controlled Magnetic Random Access Memory
  • MTJ Magnetic Tunnel Junction
  • a steep voltage e.g., a pulse voltage
  • the waveform of the pulse voltage applied to the MTJ element becomes duller as you move closer to the edge of the memory cell array due to parasitic resistance and parasitic capacitance. This shape deviates from the desired shape, which can lead to write errors.
  • This disclosure therefore provides a storage device, electronic device, and storage device control method that can reduce the write error rate.
  • the storage device includes a magnetoresistive element having a variable resistance value and an application unit that applies a voltage or current to the magnetoresistive element, and the application unit applies a first voltage as the voltage to the magnetoresistive element and then applies a second voltage that is greater than the first voltage, or applies a first current as the current to the magnetoresistive element and then applies a second current that is greater than the first current.
  • An electronic device includes a storage device for storing data, the storage device including a magnetoresistive element with a variable resistance value and an application unit for applying a voltage or current to the magnetoresistive element, the application unit applying a first voltage as the voltage to the magnetoresistive element and then applying a second voltage greater than the first voltage, or applying a first current as the current to the magnetoresistive element and then applying a second current greater than the first current.
  • a control method for a storage device includes an application unit applying a voltage or current to a magnetoresistive element having a variable resistance value, and the application unit applies a first voltage as the voltage to the magnetoresistive element and then applies a second voltage greater than the first voltage, or applies a first current as the current to the magnetoresistive element and then applies a second current greater than the first current.
  • FIG. 1 is a diagram illustrating an example of the configuration of a storage device according to a first embodiment.
  • FIG. 2 is a diagram illustrating an example of the configuration of a writing unit according to the first embodiment;
  • FIG. 2 is a diagram illustrating an example of the configuration of a write voltage control circuit according to the first embodiment;
  • 10 is a flowchart showing the flow of a write operation according to the first embodiment.
  • FIG. 4 is a timing chart showing a write operation according to the first embodiment;
  • FIG. 10 is a diagram showing another timing chart during the write operation according to the first embodiment.
  • FIG. 10 is a diagram illustrating an example of the configuration of a writing unit according to a second embodiment.
  • FIG. 10 is a diagram illustrating an example of the configuration of a write voltage control circuit according to a second embodiment. 10 is a flowchart showing the flow of a write operation according to the second embodiment.
  • FIG. 10 is a timing chart showing a write operation to a low resistance according to the second embodiment.
  • FIG. 10 is a timing chart showing a write operation to a high resistance according to the second embodiment;
  • FIG. 10 is a diagram illustrating an example of the configuration of a writing unit according to a third embodiment.
  • FIG. 10 is a diagram illustrating a configuration example of a write current control circuit according to a third embodiment. 10 is a flowchart showing the flow of a write operation according to the third embodiment.
  • FIG. 11 is a timing chart showing a write operation to a low resistance according to the third embodiment.
  • FIG. 11 is a timing chart showing a write operation to a high resistance according to the third embodiment.
  • FIG. 10 is a diagram illustrating an example of the configuration of a write voltage control circuit according to a fourth embodiment. 10 is a flowchart showing the flow of a write operation according to the fourth embodiment.
  • FIG. 13 is a timing chart showing a write operation to a low resistance according to the fourth embodiment.
  • FIG. 13 is a timing chart showing a write operation to a high resistance according to the fourth embodiment.
  • FIG. 13 is a diagram illustrating an example of the configuration of a write voltage control circuit according to a fifth embodiment. 13 is a flowchart showing the flow of a write operation according to the fifth embodiment.
  • FIG. 13 is a diagram illustrating an example of the configuration of a write voltage control circuit according to a sixth embodiment. 13 is a flowchart showing the flow of a write operation according to the sixth embodiment.
  • FIG. 13 is a diagram illustrating an example of the configuration of a write voltage control circuit according to a seventh embodiment. 13 is a flowchart showing the flow of a write operation according to the seventh embodiment.
  • FIG. 23 is a diagram showing a timing chart for a write operation to a low resistance according to the eighth embodiment.
  • FIG. 23 is a timing chart showing a write operation to a high resistance according to the eighth embodiment.
  • FIG. 10 is a diagram illustrating an application example of the storage device according to the embodiment.
  • FIG. 10 is a diagram illustrating a configuration example of an imaging device according to an application example.
  • FIG. 10 is a diagram illustrating an example of the configuration of a distance measuring device according to an application example.
  • First Embodiment 1-1 Configuration Example of Storage Device 1-2. Configuration Example of Write Unit 1-3. Processing Example of Write Operation 2. Second Embodiment 2-1. Configuration Example of Write Unit 2-2. Processing Example of Write Operation 3. Third Embodiment 3-1. Configuration Example of Write Unit 3-2. Processing Example of Write Operation 4. Fourth Embodiment 4-1. Configuration Example of Write Voltage Control Circuit 4-2. Processing Example of Write Operation 5. Fifth Embodiment 5-1. Configuration Example of Write Voltage Control Circuit 5-2. Processing Example of Write Operation 6. Sixth Embodiment 6-1. Configuration Example of Write Voltage Control Circuit 6-2. Processing Example of Write Operation 7. Seventh Embodiment 7-1.
  • FIG. 1 is a diagram showing an example of the configuration of a storage device 1 according to the first embodiment.
  • the memory device 1 includes a memory cell array 10 and peripheral circuits 20.
  • This memory device 1 is an example of a memory device that stores data.
  • the memory cell array 10 includes a plurality of memory cells 100.
  • the memory cells 100 are arranged in a two-dimensional matrix. Each of these memory cells 100 stores data.
  • Word lines (WL) 11 and bit lines (BL) 12 that transmit control signals are connected to the memory cells 100.
  • Source lines (SL) 13 that transmit signals from the memory cells 100 are also connected to the memory cells 100.
  • the plurality of word lines 11 are wired to the memory cell array 10 so as to extend in the row direction.
  • the plurality of bit lines 12 and the plurality of source lines 13 are wired to the memory cell array 10 so as to extend in the column direction.
  • the word lines 11 and bit lines 12 function as control lines.
  • each memory cell 100 shares one source line 13 for every two columns. In other words, each memory cell 100 arranged in two columns is connected to two bit lines 12 and one source line 13 (2BL/1SL), but this is not limited to this. Each memory cell 100 may have one source line 13 for each column. In other words, each memory cell 100 arranged in one column may be connected to one bit line 12 and one source line 13 (1BL/1SL).
  • Each memory cell 100 has a magnetoresistive element (magnetoresistive effect element) 110 and a selection element 120.
  • the magnetoresistive element 110 is, for example, a voltage-controlled magnetoresistive element whose resistance value is variable when a voltage is applied.
  • an MTJ (Magnetic Tunnel Junction) element is used as the magnetoresistive element 110.
  • the MTJ element has, for example, a VCMA (Voltage-Controlled Magnetic Anisotropy) effect.
  • an external magnetic field is embedded in this MTJ element.
  • the selection element 120 is connected to one end of the magnetoresistive element 110 and controls the application of voltage, current, etc. to the magnetoresistive element 110.
  • various types of transistors are used as the selection element 120.
  • An MTJ element is an element in which a nonmagnetic insulating layer is disposed between two ferromagnetic layers, and its resistance value changes depending on the magnetization direction (direction of magnetization) of the two ferromagnetic layers.
  • the MTJ element is in a high-resistance state when the magnetization directions of the ferromagnetic layers are different, and in a low-resistance state when the magnetization directions are the same.
  • the state in which the magnetization directions are the same is called a parallel state, and the state in which the magnetization directions are different is called an anti-parallel state.
  • the magnetization direction changes, for example, when a write voltage is applied to the MTJ element.
  • the low-resistance state and high-resistance state of the MTJ element correspond to values "0" and "1,” respectively, and one bit of data is stored.
  • the values "0” and “1” are also called low-level voltage (L) and high-level voltage (H).
  • the peripheral circuit 20 includes an input/output unit 21, a control unit 22, a write unit 23, a bit line address decoder 24, a bit line control circuit 25, a word line address decoder 26, a word line control circuit 27, and a read unit 28.
  • the input/output unit 21 enables the exchange of commands related to reading and writing data, addresses of memory cells 100 to be accessed, data, etc. between external circuits (such as an arithmetic circuit) of the memory device 1 and the control unit 22 of the memory device 1.
  • the control unit 22 controls the writing and reading of data to and from the memory cells 100 in response to commands. Specifically, the control unit 22 receives commands (e.g., commands for writing and reading) from an external circuit, and controls the writing and reading of data based on the received commands.
  • commands e.g., commands for writing and reading
  • control unit 22 outputs write and read addresses to the bit line address decoder 24 and word line address decoder 26.
  • the control unit 22 also outputs control signals to the write unit 23 and read unit 28, and obtains read data from the read unit 28.
  • the write unit 23 controls the voltage and current (e.g., pulse voltage and pulse current) used to write data to the memory cell 100. Note that the voltage (power supply voltage) required for circuit operation is provided separately.
  • the bit line address decoder 24 selects a bit line 12 in the memory cell array 10 based on a control signal from the control unit 22. For example, the bit line address decoder 24 selects a bit line 12 corresponding to an address received by the input/output unit 21.
  • the bit line control circuit 25 outputs a control signal to the bit line 12 selected by the bit line address decoder 24. Each bit line 12 is connected to the bit line control circuit 25.
  • the word line address decoder 26 selects a word line 11 in the memory cell array 10 based on a control signal from the control unit 22. For example, the word line address decoder 26 selects the word line 11 corresponding to the address received by the input/output unit 21.
  • the word line control circuit 27 outputs a control signal to the word line 11 selected by the word line address decoder 26. Each word line 11 is connected to the word line control circuit 27.
  • the read unit 28 detects data read from the memory cell 100 via the source line 13, for example, the resistance state (resistance value) of the magnetoresistive element 110.
  • writing to the memory cell 100 is performed by reversing the resistance state (memory state) of the magnetoresistive element 110. Reversal between the low resistance state (low resistance value) and the high resistance state (high resistance value) is performed, for example, by applying a predetermined write voltage to the magnetoresistive element 110. Reading is performed, for example, by applying a predetermined read voltage to the magnetoresistive element 110 and detecting the current flowing through the memory cell 100. It is preferable that the read voltage be a voltage of a different polarity from the write voltage. Writing will be described in detail later.
  • Fig. 2 is a diagram showing an example of the configuration of the write unit 23 according to the first embodiment.
  • Fig. 3 is a diagram showing an example of the configuration of the write voltage control circuit 30 according to the first embodiment.
  • the write unit 23 has multiple write voltage control circuits 30.
  • Each write voltage control circuit 30 is provided, for example, for each bit line (BL) 12 or for each predetermined number of bit lines 12, and is connected to each bit line 12. In other words, one write voltage control circuit 30 may be provided for each bit line 12, or may be provided for each predetermined number of bit lines 12 and shared by the predetermined number of bit lines 12.
  • Each write voltage control circuit 30 controls the write voltage and applies it to the target magnetoresistance element 110 connected to the selected bit line 12. For example, the write voltage control circuit 30 sets the write voltage to voltage Vc or voltage Vm in response to a control signal (Vc output enable signal) VCEN or a control signal (write enable signal) WEN sent from the control unit 22, and applies it to the target magnetoresistance element 110.
  • the write voltage control circuit 30 is an example of an application unit.
  • Voltage Vc is the voltage at which reversal occurs.
  • Reversal refers to the reversal of the magnetization direction of the magnetoresistive element 110; more specifically, the change in resistance value (resistance state) from a low resistance value (low resistance state) to a high resistance value (high resistance state), or from a high resistance value (high resistance state) to a low resistance value (low resistance state).
  • Voltage Vm is the voltage at which reversal does not occur.
  • the magnitude relationship between voltages Vc and Vm is Vc > Vm.
  • the write voltage is raised to voltage Vm at which reversal does not occur, and then set to voltage Vc at which reversal occurs.
  • Voltage Vm is an example of a first voltage
  • voltage Vc is an example of a second voltage.
  • the write voltage control circuit 30 has two multiplexers 31 and 32.
  • Multiplexer 31 sets the write voltage to voltage Vc or voltage Vm in response to the control signal VCEN.
  • Multiplexer 32 sets the output voltage Vout to voltage Vc or voltage Vm in response to the control signal WEN. Note that the configuration of the write voltage control circuit 30 shown in FIG. 3 is merely an example, and other configurations may be used.
  • the write voltage control circuit 30 When the control signal VCEN is off and the control signal WEN is on, the write voltage control circuit 30 outputs voltage Vm as the output voltage Vout. Furthermore, when the control signal VCEN and the control signal WEN are on, the write voltage control circuit 30 outputs voltage Vc from the output voltage Vout.
  • Example of write operation processing> A processing example of a write operation according to the first embodiment will be described with reference to FIGS.
  • (flowchart) 4 is a flowchart showing the flow of a write operation according to the first embodiment.
  • the control unit 22 starts the flowchart in response to a write command and write data input from the input/output unit 21.
  • the control unit 22 controls each unit as necessary to execute each operation (the same applies to the other embodiments).
  • control unit 22 performs an initial read (step S11) and determines whether the read recorded data matches the written data (step S12). If the control unit 22 determines that the recorded data matches the written data (step S12: Yes), it terminates the process. On the other hand, if the control unit 22 determines that the recorded data does not match the written data (step S12: No), it applies a voltage Vm to the target magnetoresistive element 110 (step S13), and after a predetermined time has passed since the start of application of voltage Vm, it applies voltage Vc (step S14).
  • FIG. 5 is a timing chart showing a write operation according to the first embodiment.
  • the control unit 22 determines whether or not a write is to be performed by initial reading, and then enables (ON) the corresponding word line (WL) 11 and bit line (BL) 12 to control the output voltage Vout of the write voltage control circuit 30.
  • the control unit 22 enables the control signal WEN and outputs voltage Vm as the output voltage Vout, and after a predetermined time from the start of outputting voltage Vm, enables the control signal VCEN and outputs voltage Vc as the output voltage Vout. Then, after a predetermined time from the start of outputting voltage Vc, the control unit 22 disables the control signal WEN and stops outputting voltage Vc.
  • Voltage Vmtj is the expected waveform of the voltage applied to the magnetoresistive element 110, and is, for example, a waveform in which the voltage stabilizes at voltage Vm before rising to voltage Vc.
  • the output time (application time) of voltage Vm is arbitrary, and is, for example, 1 ns or more.
  • the output time of voltage Vm is preferably the time it takes for voltage Vm to stabilize.
  • the output time of voltage Vc is the reversal time required for the magnetoresistive element 110 to reverse, and is, for example, about 1 ns.
  • the output time of voltage Vc is shorter than the output time of voltage Vm.
  • the write voltage is raised to a voltage Vm at which no reversal occurs, and then raised to a voltage Vc at which reversal occurs.
  • the voltage Vm at which no reversal occurs is applied to the magnetoresistive element 110, and then the voltage Vc at which reversal occurs is applied (two-stage voltage).
  • the voltage is applied to the magnetoresistive element 110 in two stages, the number of voltage stages is not particularly limited.
  • (Other timing charts) 6 is a diagram showing another timing chart during a write operation according to the first embodiment. This timing chart is basically the same as that shown in FIG. 5, but the order of signal control is different from that shown in FIG. 5. In other words, the order of signal control is not limited to that shown in FIG.
  • the control unit 22 enables (ON) the bit line (BL) 12, and the write voltage control circuit 30 outputs voltage Vm, and then enables (ON) the word line (WL) 11. Even in this case, as in FIG. 5, it is possible to achieve a reduction in the write error rate.
  • the order of voltage application to the magnetoresistive element 110 is voltage Vm first, followed by voltage Vc, the order of signal control may be changed as appropriate.
  • the output time of voltage Vc may be, for example, the same as the output time of voltage Vm, or may be longer than the output time of voltage Vm.
  • the two-step voltage according to the first embodiment is used in a self-adaptive write method (self-adaptive write operation).
  • Fig. 7 is a diagram showing an example of the configuration of the write unit 23 according to the second embodiment.
  • Fig. 8 is a diagram showing an example of the configuration of a write voltage control circuit 42a according to the second embodiment.
  • the write unit 23 has multiple write circuits 40.
  • Each write circuit 40 is provided, for example, for each bit line (BL) 12 or for each predetermined number of bit lines 12, and is connected to each bit line 12.
  • one write circuit 40 may be provided for each bit line 12, or for each predetermined number of bit lines 12, and may be shared by the predetermined number of bit lines 12.
  • Each write circuit 40 has a voltage output unit 41, a voltage application unit 42, a read unit 43, a comparison unit 44, and a feedback unit 45. Note that the configuration of the write circuit 40 and each unit of the write circuit 40 shown in Figure 7 is merely an example, and other configurations may be used.
  • the voltage output unit 41 includes one multiplexer 41a.
  • the multiplexer 41a outputs a voltage to the voltage application unit 42 in response to a control signal (write continuation signal) CNT supplied from the feedback unit 45.
  • the voltage application unit 42 includes a write voltage control circuit 42a and a voltage application element 42b.
  • the voltage application unit 42 is an example of an application unit.
  • the write voltage control circuit 42a controls the write voltage and applies it to the target magnetoresistance element 110 connected to the selected bit line 12 via the voltage application element 42b.
  • the write voltage control circuit 42a sets the write voltage to voltage VcL, voltage VcH, or voltage Vm in response to the control signal (write logic signal) DR, control signal (Vc output enable signal) VCEN, or control signal (write enable signal) WEN sent from the control unit 22, and applies it to the target magnetoresistance element 110 via the voltage application element 42b.
  • Voltage VcL and voltage VcH are voltages at which reversal occurs.
  • Voltage VcL is a write voltage to low resistance, for example, a voltage at which the resistance value of the magnetoresistive element 110 changes from a high resistance value to a low resistance value.
  • Voltage VcH is a write voltage to high resistance, for example, a voltage at which the resistance value of the magnetoresistive element 110 changes from a low resistance value to a high resistance value.
  • the magnitude relationship between voltages VcL, VcH, and Vm is VcL > VcH > Vm.
  • Voltage Vm is an example of a first voltage
  • voltage VcL or VcH is an example of a second voltage.
  • the voltage application element 42b outputs a write voltage (e.g., voltage VcL, voltage VcH, or voltage Vm) to the bit line 12 in response to the voltage output from the voltage output unit 41.
  • the voltage application element 42b is, for example, a PMOS transistor.
  • the write voltage control circuit 42a has three multiplexers 421, 422, and 423.
  • Multiplexer 421 outputs voltage VcL or voltage VcH in response to the control signal DR.
  • Multiplexer 422 outputs voltage VcL, voltage VcH, or voltage Vm in response to the control signal VCEN.
  • Multiplexer 423 sets voltage VcL, voltage VcH, or voltage Vm as the output voltage Vout in response to the control signal WEN. Note that the configuration of the write voltage control circuit 42a shown in FIG. 8 is merely an example, and other configurations may be used.
  • the write voltage control circuit 42a When the control signal VCEN is off and the control signal WEN is on, the write voltage control circuit 42a outputs voltage Vm as the output voltage Vout. Furthermore, when the control signals VCEN and WEN are on, the write voltage control circuit 42a outputs voltage VcL or voltage VcH as the output voltage Vout. At this time, the write voltage control circuit 42a outputs voltage VcL or voltage VcH in accordance with the control signal DR. For example, the write voltage control circuit 42a outputs voltage VcL when the control signal DR is off, and outputs voltage VcH when the control signal DR is on.
  • the read unit 43 includes one inverter 43a.
  • the inverter 43a reads the resistance value of the magnetoresistive element 110 of the memory cell 100 to be written, i.e., the node voltage Vn that depends on that resistance value, and supplies it to the comparison unit 44.
  • the comparison unit 44 includes an XOR gate 44a.
  • the XOR gate 44a compares the node voltage Vn output from the read unit 43, i.e., the read data (e.g., the read resistance value of the magnetoresistive element 110), with the write data (e.g., the target resistance value of the magnetoresistive element 110).
  • the comparison unit 44 outputs a detection signal DET corresponding to a voltage according to the comparison result to the feedback unit 45.
  • This detection signal DET is on (on voltage) when the read data and the write data are equal, and off (off voltage) when they are different. However, the detection signal DET may also be off when the read data and the write data are equal, and on when they are different.
  • the feedback unit 45 includes a PMOS (P-type metal oxide semiconductor) transistor 45a and two NMOS (N-type metal oxide semiconductor) transistors 45b and 45c.
  • This feedback unit 45 references the detection signal DET (detection voltage) output from the comparison unit 44 to determine whether to continue or abort writing.
  • the feedback unit 45 outputs a control signal CNT to the voltage output unit 41 based on the detection signal DET and the control signal (read signal) RENB. For example, the control signal CNT is turned on (on voltage) when writing continues, and turned off (off voltage) when writing is aborted.
  • the feedback unit 45 for example, when the control signal RENB is turned on, PMOS transistor 45a is turned on and NMOS transistor 45c is turned off. In response, the output voltage of the feedback unit 45 is charged to the on voltage and the control signal CNT is turned on.
  • the output voltage (detection signal DET) of the comparison unit 44 is turned on when the read data and write data are equal, and is turned off when the read data and write data are different.
  • NMOS transistor 45b is turned off. As a result, the output voltage (control signal CNT) of the feedback unit 45 remains charged to the on voltage, and writing continues.
  • NMOS transistor 45b is turned on and NMOS transistor 45c is also turned on.
  • the charge stored in the output terminal of the feedback unit 45 is then discharged through the two NMOS transistors 45b and 45c.
  • the output voltage of the feedback circuit 45 becomes the off voltage, and writing is stopped.
  • the write circuit 40 As explained above, by using the write circuit 40 according to the second embodiment, it is possible to realize a self-adaptive write operation that continues writing when the read data and write data are different and stops writing when they are the same. For example, because there is no need to control the pulse width of the write voltage, i.e., the write pulse width, it is possible to reduce the write error rate and improve the stability of the write operation. Normally, the optimal write pulse width varies for each magnetoresistance element 110, but because an appropriate write pulse width is automatically set for each magnetoresistance element 110, the write error rate can be reduced.
  • (flowchart) 9 is a flowchart showing the flow of a write operation according to the second embodiment.
  • the control unit 22 starts the flowchart in response to a write command and write data input from the input/output unit 21, as described above.
  • the control unit 22 determines whether the write data is 0 (step S21). If the control unit 22 determines that the write data is 0 (step S21: Yes), it sets the voltage Vc to voltage VcL (step S22). On the other hand, if the control unit 22 determines that the write data is not 0 (is 1) (step S21: No), it sets the voltage Vc to voltage VcH (step S23). Thereafter, the control unit 22 applies voltage Vm to the desired magnetoresistance element 110 (step S24), and applies voltage Vc after a predetermined time has passed since the start of application of voltage Vm (step S25).
  • voltage Vc which serves as the write voltage
  • VcH voltage VcL or voltage VcH depending on the write data.
  • the logic of the write data is determined, and if the write data is 0, i.e., if the write is to a low resistance, voltage Vc is set to voltage VcL.
  • the write data is 1, i.e., if the write is to a high resistance, voltage Vc is set to voltage VcH.
  • Timing chart 10 and 11 are timing charts illustrating a write operation to a low resistance according to the second embodiment, and a write operation to a high resistance according to the second embodiment.
  • the control unit 22 controls the control signal WR, word line (WL) 11, and bit line (BL) 12 to apply the output voltage Vout of the write voltage control circuit 42a to the memory cell array 10, for example, the magnetoresistive element 110 of the target memory cell 100.
  • control unit 22 When the control unit 22 enables the control signal (write enable signal) WEN and outputs voltage Vm as the output voltage Vout, a voltage is applied to the magnetoresistive element 110, causing the node voltage Vn to change.
  • the node voltage Vn causes the detection signal DET to enter an inverted undetected state, so the control unit 22 enables the control signal (read signal) RENB and then switches the output voltage Vout from voltage Vm to voltage VcL.
  • the detection signal DET becomes valid, and the control signal CNT switches the gate input of the voltage application element 42b to VDD via the voltage output unit 41 (turning off the voltage application element 42b), stopping the application of voltage to the memory cell array 10 (e.g., the magnetoresistive element 110 of the target memory cell 100).
  • the output time (application time) of voltage VcL is, for example, longer than the output time of voltage Vm.
  • the control unit 22 controls the control signal WR, word line (WL) 11, and bit line (BL) 12, as in FIG. 10, to apply the output voltage Vout of the write voltage control circuit 42a to the magnetoresistive element 110 of the target memory cell 100.
  • the signal control is the same.
  • the voltage WR in FIG. 11 is smaller than the voltage WR in FIG. 10.
  • control unit 22 When the control unit 22 enables the control signal WEN and outputs voltage Vm as the output voltage Vout, a voltage is applied to the magnetoresistive element 110, causing the node voltage Vn to change.
  • the node voltage Vn causes the detection signal DET to enter an inverted undetected state, so the control unit 22 enables the control signal RENB and then switches the output voltage Vout from voltage Vm to voltage VcH.
  • the detection signal DET becomes valid, and the control signal CNT switches the gate input of the voltage application element 42b to VDD via the voltage output unit 41, stopping the application of voltage to the memory cell array 10 (e.g., the magnetoresistive element 110 of the target memory cell 100).
  • the output time (application time) of voltage VcH is, for example, longer than the output time of voltage Vm.
  • the write voltage is raised to voltage Vm, at which no reversal occurs, and then to voltage VcL or voltage VcH, at which reversal occurs.
  • voltage Vm at which no reversal occurs
  • voltage VcL or VcH at which reversal occurs
  • Third embodiment uses two-stage current application instead of the two-stage voltage application of the second embodiment.
  • Fig. 12 is a diagram showing an example of the configuration of the write unit 23 according to the third embodiment.
  • Fig. 13 is a diagram showing an example of the configuration of a write current control circuit 50a according to the third embodiment.
  • the writing unit 23 has multiple writing circuits 40.
  • Each writing circuit 40 has a current application unit 50 instead of the voltage application unit 42 of the second embodiment.
  • the current application unit 50 includes a write current control circuit 50a and a current application element 50b.
  • the current application unit 50 is an example of an application unit.
  • the write current control circuit 50a controls the write current and applies it to the target magnetoresistance element 110 connected to the selected bit line 12 via the current application element 50b.
  • the write current control circuit 50a sets the write current in response to the control signal (resistance value setting signal) Rctrl or the control signal (write enable signal) WEN sent from the control unit 22, and applies it to the target magnetoresistance element 110 via the current application element 50b.
  • the current application element 50b outputs a write current to the bit line 12 in response to the voltage output from the voltage output unit 41.
  • the current application element 50b is, for example, a PMOS transistor.
  • the write current control circuit 50a includes a current mirror circuit 51, a variable resistor 52, a switch 53, and an NMOS transistor 54.
  • the variable resistor 52 and switch 53 are connected to the current mirror circuit 51, and the NMOS transistor 54 is connected to the variable resistor 52.
  • the write current control circuit 50a controls the current applied to the memory cell array 10 (e.g., the magnetoresistive element 110 of the target memory cell 100) using a current mirror circuit 51.
  • the write current control circuit 50a controls the applied current (current value) using a variable resistor 52.
  • the write current control circuit 50a changes the resistance value of the variable resistor 52 in response to the control signal Rctrl, thereby adjusting the applied current.
  • the write current control circuit 50a also switches the switch 53 on and off in response to the control signal WEN.
  • the write current control circuit 50a has settings that allow it to output current IcL, current IcH, and current Im. When the control signal WEN is on, current IcL, current IcH, or current Im is output.
  • Current IcL and current IcH are currents at which reversal occurs.
  • Current IcL is a write current to a low resistance
  • current IcH is a write current to a high resistance
  • current Im is a current at which reversal does not occur.
  • the magnitude relationship between current IcL, current IcH, and current Im is IcH > IcL > Im.
  • the magnitude relationship between RL and RH is RH > RL.
  • the voltage Vc applied to the magnetoresistive element 110 is the same for writing to low resistance (high ⁇ low) and writing to high resistance (low ⁇ high).
  • IcH IcL ⁇ RH/RL > IcL.
  • (flowchart) 14 is a flowchart showing the flow of a write operation according to the third embodiment.
  • the control unit 22 starts the flowchart in response to a write command and write data input from the input/output unit 21, as described above.
  • control unit 22 performs an initial read (step S31) and determines whether the read recorded data matches the written data (step S32). If the control unit 22 determines that the recorded data matches the written data (step S32: Yes), it terminates processing. On the other hand, if the control unit 22 determines that the recorded data does not match the written data (step S32: No), it sets the control signal Rctrl to output current Im in order to set the resistance value of the variable resistor 52 to the resistance value for outputting current Im (step S33), and outputs current Im (step S34).
  • the current Ic which serves as the write current, is set to current IcL or current IcH depending on the write data. For example, the logic of the write data is determined, and if the write data is 0, i.e., if the write is to a low resistance, the current Ic is set to current IcL. On the other hand, if the write data is 1, i.e., if the write is to a high resistance, the current Ic is set to current IcH.
  • Timing chart 15 and 16 are timing charts illustrating a write operation to a low resistance according to the third embodiment, and a write operation to a high resistance according to the third embodiment.
  • the control unit 22 controls the control signal WR, word line (WL) 11, and bit line (BL) 12 to apply the output current Iout of the write current control circuit 50a to the memory cell array 10, for example, the magnetoresistive element 110 of the target memory cell 100.
  • control unit 22 When the control unit 22 enables the control signal (write enable signal) WEN and outputs current Im as output current Iout, current flows through the magnetoresistive element 110, changing the node voltage Vn.
  • the node voltage Vn causes the detection signal DET to enter an inverted, undetected state, so the control unit 22 enables the control signal (read signal) RENB and then switches the output current Iout from current Im to current IcL.
  • the detection signal DET becomes valid, and the control signal CNT switches the gate input of the current application element 50b to VDD via the voltage output unit 41, stopping the application of current to the memory cell array 10 (e.g., the magnetoresistance element 110 of the target memory cell 100).
  • the output time (application time) of current IcL is, for example, longer than the output time of current Im.
  • the control unit 22 controls the control signal WR, word line (WL) 11, and bit line (BL) 12, as in FIG. 15, to apply the output current Iout of the write current control circuit 50a to the magnetoresistive element 110 of the target memory cell 100. Note that although the write logic is different between FIG. 16 and FIG. 15, the signal control is the same.
  • control unit 22 When the control unit 22 enables the control signal WEN and outputs the current Im as the output current Iout, a current flows through the magnetoresistive element 110, causing the node voltage Vn to change.
  • the node voltage Vn causes the detection signal DET to enter an inverted undetected state, so the control unit 22 enables the control signal RENB and then switches the output current Iout from the current Im to the current IcH.
  • the detection signal DET becomes valid, and the control signal CNT switches the gate input of the current application element 50b to VDD via the voltage output unit 41, stopping the application of current to the memory cell array 10 (e.g., the magnetoresistive element 110 of the target memory cell 100).
  • the output time (application time) of current IcH is, for example, longer than the output time of current Im.
  • the write current is increased to a current Im at which no reversal occurs, and then increased to a current Ic at which reversal occurs.
  • the current Im at which no reversal occurs is applied to the magnetoresistive element 110, and then the current Ic at which reversal occurs is applied.
  • a slope voltage (voltage that increases in a sloped manner) is used in the two-step voltage application of the second embodiment.
  • Fig. 17 is a diagram showing an example of the configuration of the write voltage control circuit 60 according to the fourth embodiment.
  • the write voltage control circuit 60 includes multiple multiplexers 61-63, a resistor 64, and a capacitor 65.
  • the resistor 64 and capacitor 65 are connected in series and function as an RC circuit. This RC circuit is provided between the two multiplexers 61 and 62.
  • the write voltage control circuit 60 is provided in place of the write voltage control circuit 30 according to the second embodiment (see FIGS. 7 and 8).
  • the write voltage control circuit 60 controls the voltage applied to the memory cell array 10 (e.g., the magnetoresistive element 110 of the target memory cell 100). For example, the write voltage control circuit 60 sets the write voltage to voltage Vm or a slope voltage in response to a control signal (slope voltage output enable signal) SLPEN or a control signal (write enable signal) WEN sent from the control unit 22, and applies it to the target magnetoresistive element 110.
  • the slope voltage is, for example, a sloping voltage in which the voltage (amplitude value) gradually increases from voltage Vm to voltage Vc or above voltage Vc.
  • the write voltage control circuit 60 When the control signal SLPEN is off and the control signal WEN is on, the write voltage control circuit 60 outputs voltage Vm as the output voltage Vout. Furthermore, when the control signal SLPEN and the control signal WEN are on, the write voltage control circuit 60 outputs a slope voltage (e.g., a slope voltage from voltage Vm to voltage Vc) from the output voltage Vout.
  • a slope voltage e.g., a slope voltage from voltage Vm to voltage Vc
  • write voltage control circuit 60 shown in Figure 17 is merely an example, and other configurations are also possible.
  • An RC circuit consisting of a resistor 64 and a capacitor 65 is shown as an example of slope voltage output control, but various circuits may be used as long as the output voltage increases linearly or gradually.
  • Example of write operation processing> A processing example of a write operation according to the fourth embodiment will be described with reference to FIGS.
  • (flowchart) 18 is a flowchart showing the flow of a write operation according to the fourth embodiment.
  • the control unit 22 starts the flowchart in response to a write command and write data input from the input/output unit 21.
  • the control unit 22 performs an initial read (step S41) and determines whether the read recorded data matches the written data (step S42). If the control unit 22 determines that the recorded data matches the written data (step S42: Yes), it terminates the process. On the other hand, if the control unit 22 determines that the recorded data does not match the written data (step S42: No), it applies voltage Vm to the target magnetoresistive element 110 (step S43). After a predetermined time has passed since the start of application of voltage Vm, the control unit 22 begins the slope to voltage Vc (step S44) and gradually increases the voltage from voltage Vm to voltage Vc. Thereafter, when the control unit 22 detects reversal of the magnetoresistive element 110 (step S45), it terminates the process.
  • Timing chart 19 and 20 are timing charts illustrating write operations to a low resistance and a high resistance, respectively, according to the fourth embodiment.
  • the control unit 22 controls the control signal WR, word line (WL) 11, and bit line (BL) 12 to apply the output voltage Vout of the write voltage control circuit 42a to the memory cell array 10, for example, the magnetoresistive element 110 of the target memory cell 100.
  • control unit 22 When the control unit 22 enables the control signal (write enable signal) WEN and outputs voltage Vm as the output voltage Vout, a voltage is applied to the magnetoresistive element 110, causing the node voltage Vn to change.
  • the node voltage Vn causes the detection signal DET to enter an inverted, undetected state, so the control unit 22 enables the control signal (read signal) RENB and then gradually increases the output voltage Vout from voltage Vm to voltage Vc.
  • the detection signal DET becomes valid, and the control signal CNT switches the gate input of the voltage application element 42b to VDD via the voltage output unit 41, stopping the application of voltage to the memory cell array 10 (for example, the magnetoresistive element 110 of the target memory cell 100).
  • the control unit 22 controls the control signal WR, word line (WL) 11, and bit line (BL) 12, as in FIG. 19, to apply the output voltage Vout of the write voltage control circuit 60 to the magnetoresistive element 110 of the target memory cell 100.
  • the signal control is the same.
  • the voltage WR in FIG. 20 is smaller than the voltage WR in FIG. 19.
  • control unit 22 When the control unit 22 enables the control signal WEN and outputs voltage Vm as the output voltage Vout, a voltage is applied to the magnetoresistive element 110, causing the node voltage Vn to change.
  • the node voltage Vn causes the detection signal DET to enter an inverted, undetected state, so the control unit 22 enables the control signal RENB and then gradually increases the output voltage Vout from voltage Vm to voltage Vc.
  • the detection signal DET becomes valid, and the control signal CNT switches the gate input of the voltage application element 42b to VDD via the voltage output unit 41, stopping the application of voltage to the memory cell array 10 (for example, the magnetoresistive element 110 of the target memory cell 100).
  • the write voltage is raised to a voltage Vm at which no reversal occurs, and then gradually raised to a voltage Vc at which reversal occurs.
  • a voltage Vm at which no reversal occurs is applied to the magnetoresistive element 110, and then the voltage is gradually increased from voltage Vm to a voltage Vc at which reversal occurs.
  • the gradient of the slope voltage according to the fourth embodiment is changed depending on whether the data is written to a high resistance or a low resistance.
  • Fig. 21 is a diagram showing an example of the configuration of the write voltage control circuit 70 according to the fifth embodiment.
  • the write voltage control circuit 70 includes multiple multiplexers 71-74, multiple resistors 75a and 75b, and multiple capacitors 76a and 76b. Resistor 75a and capacitor 76a are connected in series and function as a first RC circuit. Similarly, resistor 75b and capacitor 76b are connected in series and function as a second RC circuit. These first RC circuit and second RC circuit are provided in parallel between the two multiplexers 71 and 72. Note that the write voltage control circuit 70 is provided in place of the write voltage control circuit 42a according to the second embodiment (see FIGS. 7 and 8).
  • the write voltage control circuit 70 controls the voltage applied to the memory cell array 10 (e.g., the magnetoresistive element 110 of the target memory cell 100). For example, the write voltage control circuit 70 sets the write voltage to voltage Vm or two slope voltages (three different outputs) and applies it to the target magnetoresistive element 110 in response to the control signal (slope voltage output enable signal) SLPEN, control signal (write logic signal) DR, or control signal (write enable signal) WEN sent from the control unit 22.
  • control signal slope voltage output enable signal
  • SLPEN control signal
  • control signal write logic signal
  • WEN control signal
  • the slope voltage is a sloping voltage in which the voltage (amplitude value) gradually increases from voltage Vm to voltage Vc or above voltage Vc.
  • the slope of this slope voltage differs when writing to a low resistance and when writing to a high resistance. For this reason, two types of slope voltage exist.
  • the slope of the slope voltage is controlled by different time constants when writing to a low resistance and when writing to a high resistance.
  • the time constants are determined by two RC circuits.
  • the time constant for writing to a low resistance is determined by the first RC circuit (RL, CL) of resistor 75a and capacitor 76a, and the time constant for writing to a high resistance is determined by the second RC circuit (RH, CH) of resistor 75b and capacitor 76b.
  • the write voltage control circuit 70 When the control signal SLPEN is off and the control signal WEN is on, the write voltage control circuit 70 outputs voltage Vm as the output voltage Vout. Furthermore, when the control signal SLPEN and the control signal WEN are on, the write voltage control circuit 70 outputs a slope voltage (for example, a slope voltage from voltage Vm to voltage Vc) from the output voltage Vout. At this time, the write voltage control circuit 70 selects a time constant (one of two RC circuits) in accordance with the control signal DR, and switches the gradient of the slope voltage.
  • the configuration of the write voltage control circuit 70 shown in FIG. 21 is merely an example, and other configurations are also possible. While various RC circuits are shown as examples of slope voltage output control, various circuits may be used as long as the output voltage increases linearly or gradually.
  • Example of write operation processing> A processing example of a write operation according to the fifth embodiment will be described with reference to FIG.
  • (flowchart) 22 is a flowchart showing the flow of a write operation according to the fifth embodiment.
  • the control unit 22 starts the flowchart in response to a write command and write data input from the input/output unit 21.
  • the timing chart is the same as that shown in FIGS. 19 and 20, and therefore a description thereof will be omitted.
  • control unit 22 performs an initial read (step S51) and determines whether the read record data matches the write data (step S52). If the control unit 22 determines that the record data matches the write data (step S52: Yes), it terminates the process. On the other hand, if the control unit 22 determines that the record data does not match the write data (step S52: No), it determines whether the write data is 0 (step S53).
  • step S53: Yes If the control unit 22 determines that the write data is 0 (step S53: Yes), it sets the time constant RC for low resistance writing (step S54). On the other hand, if the control unit 22 determines that the write data is not 0 (is 1) (step S53: No), it sets the time constant RC for high resistance writing (step S55).
  • control unit 22 applies voltage Vm to the desired magnetoresistance element 110 (step S56). After a predetermined time has passed since the start of application of voltage Vm, the control unit 22 starts the slope to voltage Vc (step S57) and gradually increases the voltage from voltage Vm to voltage Vc. At this time, the control unit 22 gradually increases the voltage from voltage Vm to voltage Vc based on the time constant RC (slope gradient) set in the aforementioned step S54 or step S55. Thereafter, when the control unit 22 detects reversal of the magnetoresistance element 110 (step S58), it ends the process.
  • RC slope gradient
  • the write voltage is raised to a voltage Vm at which no reversal occurs, and then gradually raised to a voltage Vc at which reversal occurs.
  • a voltage Vm at which no reversal occurs is applied to the magnetoresistive element 110, and then the voltage is gradually increased from voltage Vm to a voltage Vc at which reversal occurs.
  • the magnitude of the slope voltage in the fourth embodiment is changed depending on whether writing to a high resistance or a low resistance.
  • Fig. 23 is a diagram showing an example of the configuration of the write voltage control circuit 80 according to the sixth embodiment.
  • the write voltage control circuit 80 includes multiple multiplexers 81-84, a resistor 85, and a capacitor 86.
  • the resistor 85 and capacitor 86 are connected in series and function as an RC circuit.
  • This RC circuit is provided between two multiplexers 82 and 83.
  • the write voltage control circuit 80 is provided in place of the write voltage control circuit 42a according to the second embodiment (see FIGS. 7 and 8).
  • the write voltage control circuit 80 controls the voltage applied to the memory cell array 10 (e.g., the magnetoresistive element 110 of the target memory cell 100). For example, the write voltage control circuit 80 sets the write voltage to voltage Vm or two slope voltages (three different outputs) and applies it to the target magnetoresistive element 110 in response to the control signal (slope voltage output enable signal) SLPEN, control signal (write logic signal) DR, or control signal (write enable signal) WEN sent from the control unit 22.
  • control signal slope voltage output enable signal
  • SLPEN control signal
  • control signal write logic signal
  • WEN control signal
  • a slope voltage is a sloping voltage in which the voltage (amplitude value) gradually increases from voltage Vm to voltage Vc or above voltage Vc.
  • the magnitude of this slope voltage differs between writing to a low resistance and writing to a high resistance.
  • slope voltages include a slope voltage from voltage Vm to voltage VcL, and a slope voltage from voltage Vm to voltage VcH.
  • the write voltage control circuit 80 When the control signal SLPEN is off and the control signal WEN is on, the write voltage control circuit 80 outputs voltage Vm as the output voltage Vout. Furthermore, when the control signals SLPEN and WEN are on, the write voltage control circuit 80 outputs a slope voltage from the output voltage Vout. In this case, the write voltage control circuit 80 outputs a slope voltage from voltage Vm to voltage VcL, or a slope voltage from voltage Vm to voltage VcH, depending on the control signal DR.
  • write voltage control circuit 80 shown in Figure 23 is merely an example, and other configurations are also possible.
  • An RC circuit is shown as an example of slope voltage output control, but various circuits may be used as long as the output voltage increases linearly or gradually.
  • (flowchart) 24 is a flowchart showing the flow of a write operation according to the sixth embodiment.
  • the control unit 22 starts the flowchart in response to a write command and write data input from the input/output unit 21.
  • the timing chart is the same as that shown in FIGS. 19 and 20, and therefore a description thereof will be omitted.
  • control unit 22 performs an initial read (step S61) and determines whether the read record data matches the write data (step S62). If the control unit 22 determines that the record data matches the write data (step S62: Yes), it terminates the process. On the other hand, if the control unit 22 determines that the record data does not match the write data (step S62: No), it determines whether the write data is 0 (step S63).
  • step S63: Yes If the control unit 22 determines that the write data is 0 (step S63: Yes), it sets the voltage Vc to voltage VcL (step S64). On the other hand, if the control unit 22 determines that the write data is not 0 (it is 1) (step S63: No), it sets the voltage Vc to voltage VcH (step S65).
  • control unit 22 applies voltage Vm to the desired magnetoresistance element 110 (step S66). After a predetermined time has passed since the start of application of voltage Vm, the control unit 22 starts the slope to voltage Vc (step S67) and gradually increases the voltage from voltage Vm to voltage Vc. At this time, the control unit 22 gradually increases the voltage from voltage Vm to voltage Vc based on the voltage Vc (voltage VcL or voltage VcH) set in the aforementioned step S64 or step S65. Thereafter, when the control unit 22 detects reversal of the magnetoresistance element 110 (step S68), it terminates the process.
  • the write voltage is raised to a voltage Vm at which no reversal occurs, and then gradually raised to a voltage Vc at which reversal occurs.
  • a voltage Vm at which no reversal occurs is applied to the magnetoresistive element 110, and then the voltage is gradually increased from voltage Vm to a voltage Vc at which reversal occurs.
  • the gradient and magnitude of the slope voltage according to the fourth embodiment are changed depending on whether the data is written to a high resistance or a low resistance.
  • Fig. 25 is a diagram showing an example of the configuration of the write voltage control circuit 90 according to the seventh embodiment.
  • the write voltage control circuit 90 includes multiple multiplexers 91-95, multiple resistors 96a and 96b, and multiple capacitors 97a and 97b. Resistor 96a and capacitor 97a are connected in series and function as a first RC circuit. Similarly, resistor 96b and capacitor 97b are connected in series and function as a second RC circuit. The first RC circuit is provided between the two multiplexers 91 and 93, and the second RC circuit is provided between the two multiplexers 92 and 93. The write voltage control circuit 90 is provided in place of the write voltage control circuit 42a according to the second embodiment (see FIGS. 7 and 8).
  • the write voltage control circuit 90 controls the voltage applied to the memory cell array 10 (e.g., the magnetoresistive element 110 of the target memory cell 100).
  • the write voltage control circuit 90 sets the write voltage to voltage Vm or two slope voltages (three possible outputs) in response to the control signal (slope voltage output enable signal) SLPEN, control signal (write logic signal) DR, or control signal (write enable signal) WEN sent from the control unit 22, and applies this to the magnetoresistive element 110 connected to the corresponding bit line 12.
  • the slope voltage is a sloping voltage in which the voltage (amplitude value) gradually increases from voltage Vm to voltage Vc or above voltage Vc.
  • the slope and magnitude of this slope voltage differ when writing to a low resistance and when writing to a high resistance, and two types of slope voltage exist.
  • the slope of the slope voltage is controlled by different time constants when writing to a low resistance and when writing to a high resistance.
  • the time constants are determined by two RC circuits.
  • the time constant for writing to a low resistance is determined by the RC circuit (RL, CL) of resistor 96a and capacitor 97a, and the time constant for writing to a high resistance is determined by the RC circuit (RH, CH) of resistor 96b and capacitor 97b.
  • the write voltage control circuit 90 When the control signal SLPEN is off and the control signal WEN is on, the write voltage control circuit 90 outputs voltage Vm as the output voltage Vout. Furthermore, when the control signal SLPEN and the control signal WEN are on, the write voltage control circuit 90 outputs a slope voltage from the output voltage Vout. At this time, the write voltage control circuit 90 switches the slope and magnitude of the slope voltage according to the control signal SLPEN and the control signal DR, and outputs one of two slope voltages with different slopes and magnitudes.
  • write voltage control circuit 90 shown in Figure 25 is merely an example, and other configurations are also possible. While various RC circuits are shown as examples of slope voltage output control, various circuits may be used as long as the output voltage increases linearly or gradually.
  • Example of write operation processing> A processing example of a write operation according to the seventh embodiment will be described with reference to FIG.
  • (flowchart) 26 is a flowchart showing the flow of a write operation according to the seventh embodiment.
  • the control unit 22 starts the flowchart in response to a write command and write data input from the input/output unit 21.
  • the timing chart is the same as that shown in FIGS. 19 and 20, and therefore a description thereof will be omitted.
  • control unit 22 performs an initial read (step S71) and determines whether the read record data matches the write data (step S72). If the control unit 22 determines that the record data matches the write data (step S72: Yes), it terminates processing. On the other hand, if the control unit 22 determines that the record data does not match the write data (step S72: No), it determines whether the write data is 0 (step S73).
  • step S73: Yes If the control unit 22 determines that the write data is 0 (step S73: Yes), it sets the voltage Vc to VcL and sets the time constant RC for low resistance writing (step S74). On the other hand, if the control unit 22 determines that the write data is not 0 (is 1) (step S73: No), it sets the voltage Vc to VcH and sets the time constant RC for high resistance writing (step S75).
  • the control unit 22 applies voltage Vm to the desired magnetoresistance element 110 (step S76). After a predetermined time has passed since the start of application of voltage Vm, the control unit 22 starts the slope to voltage Vc (step S77) and gradually increases the voltage from voltage Vm to voltage Vc. At this time, the control unit 22 gradually increases the voltage from voltage Vm to voltage Vc based on the time constant RC and voltage Vc (voltage VcL or voltage VcH) set in the aforementioned step S74 or step S75. Thereafter, when the control unit 22 detects reversal of the magnetoresistance element 110 (step S78), it terminates the process.
  • the write voltage is raised to a voltage Vm at which no reversal occurs, and then gradually raised to a voltage Vc at which reversal occurs.
  • a voltage Vm at which no reversal occurs is applied to the magnetoresistive element 110, and then the voltage is gradually increased from voltage Vm to a voltage Vc at which reversal occurs.
  • the eighth embodiment uses a slope current (current that increases in a slope-like manner) in the two-stage current application of the third embodiment.
  • Example of write operation processing> (flowchart)
  • the flowchart according to the eighth embodiment is basically the same as the flowchart according to the third embodiment (see FIG. 14 ), but in the eighth embodiment, if writing to a low resistance, after a predetermined time has elapsed since the start of output of current Im in step S34, the resistance value of variable resistor 52 is adjusted to gradually increase the current from current Im to current IcL in steps S36 and S38 of FIG. 14 . Also, if writing to a high resistance, after a predetermined time has elapsed since the start of output of current Im in step S34, the resistance value of variable resistor 52 is adjusted to gradually increase the current from current Im to current IcH in steps S37 and S38 of FIG.
  • Timing chart 27 and 28 are timing charts illustrating a write operation to a low resistance and a write operation to a high resistance, respectively, according to the eighth embodiment.
  • the timing chart for the eighth embodiment is basically the same as the timing chart for the third embodiment (see Figures 15 and 16), but in the eighth embodiment, as shown in Figure 27, when writing to a low resistance, the control signal Rctrl (the resistance value of variable resistor 52) is gradually changed, and the output current Iout is gradually increased from current Im to current IcL. Also, as shown in Figure 28, when writing to a high resistance, the control signal Rctrl (the resistance value of variable resistor 52) is gradually changed, and the output current Iout is gradually increased from current Im to current IcH.
  • the write current is increased to a current Im at which no reversal occurs, and then gradually increased to a current IcL or current IcH at which reversal occurs.
  • a current Im at which no reversal occurs is applied to the magnetoresistive element 110, and then the current is gradually increased from current Im to a current IcL or current IcH at which reversal occurs.
  • the memory device 1 includes a magnetoresistive element 110 having a variable resistance value and an application unit (e.g., a write voltage control circuit 30, a write current control circuit 50a, etc.) that applies a voltage or current to the magnetoresistive element 110.
  • the application unit applies a first voltage (e.g., voltage Vm) to the magnetoresistive element 110 as a voltage and then applies a second voltage (e.g., voltage Vc) that is greater than the first voltage, or applies a first current (e.g., current Im) to the magnetoresistive element 110 as a current and then applies a second current (e.g., current Ic) that is greater than the first current (see FIGS.
  • the magnetoresistive element may be a voltage-controlled magnetoresistive element (see Figures 1 and 2, etc.). In such a configuration, it is possible to reduce the write error rate.
  • the first voltage or first current may be a voltage or current that is unable to change the resistance value from a low resistance value to a high resistance value or from a high resistance value to a low resistance value
  • the second voltage or second current may be a voltage or current that is able to change the resistance value from a low resistance value to a high resistance value or from a high resistance value to a low resistance value (see Figures 2 to 28). This makes it possible to reliably achieve a reduction in the write error rate.
  • the application unit may increase the voltage in stages from the first voltage to the second voltage, or the current in stages from the first current to the second current (see Figures 2 to 16). This ensures a reduction in the write error rate.
  • the application unit when the application unit increases the voltage or current in stages, it may use different voltages or currents as the second voltage or second current when the resistance value is set to a low resistance value and when the resistance value is set to a high resistance value (see Figures 2 to 16). This makes it possible to reliably reduce the write error rate.
  • the voltage or current when the resistance value is set to a low resistance value may be greater than the voltage or current when the resistance value is set to a high resistance value (see Figures 2 to 16). This ensures a reduction in the write error rate.
  • the application unit may gradually increase the voltage from the first voltage to the second voltage, or the current from the first current to the second current (see Figures 17 to 28). This ensures a reduction in the write error rate.
  • the application unit may use different voltages or currents as the second voltage or second current when the resistance value is set to a low resistance value and when the resistance value is set to a high resistance value (see Figures 17 to 28). This makes it possible to reliably reduce the write error rate.
  • the voltage or current when the resistance value is set to a low resistance value may be greater than the voltage or current when the resistance value is set to a high resistance value (see Figures 17 to 28). This ensures a reduction in the write error rate.
  • the application time of the second voltage or second current may be longer than the application time of the first voltage or first current (see Figures 10, 11, 15, 16, etc.). This ensures a reduction in the write error rate.
  • the application unit may also include a variable resistor 52 (see Figure 13). This allows the application unit to be implemented with a simple configuration.
  • the application unit may also include resistors (e.g., resistor 64, resistor 75a, resistor 75b, resistor 85, resistor 96a, resistor 96b, etc.) and capacitors (e.g., capacitor 65, capacitor 76a, capacitor 76b, capacitor 86, capacitor 97a, capacitor 97b, etc.) connected in series (see Figures 17, 21, 23, and 25). This allows the application unit to be implemented with a simple configuration.
  • the memory device 1 may further include a selection element 120 connected to the magnetoresistive element 110 and a control line (e.g., bit line 12) connected to the side of the magnetoresistive element 110 opposite the selection element 120, and the application unit may be connected to the control line (see Figures 1 and 2, etc.). Even with this configuration, it is possible to achieve a reduced write error rate.
  • a selection element 120 connected to the magnetoresistive element 110 and a control line (e.g., bit line 12) connected to the side of the magnetoresistive element 110 opposite the selection element 120, and the application unit may be connected to the control line (see Figures 1 and 2, etc.).
  • the memory device 1 may further include a read unit 43 connected to a control line (e.g., bit line 12) that reads the resistance value of the magnetoresistive element 110 (see Figure 7, etc.). This makes it possible to detect the resistance value of the magnetoresistive element 110.
  • a control line e.g., bit line 12
  • the read unit 43 may read the resistance value of the magnetoresistive element 110 while the application unit is applying a voltage or current to the magnetoresistive element 110, and the application unit may control the above-mentioned operation in accordance with the resistance value read by the read unit 43 (see Figure 7, etc.). This makes it possible to appropriately control the application operation of the application unit, i.e., the write operation, thereby achieving a reduction in the write error rate.
  • the application unit may continue the above-described operation if the resistance value read by the reading unit 43 differs from the target resistance value of the magnetoresistive element 110 (e.g., low resistance value or high resistance value), and may stop the above-described operation if the resistance value of the magnetoresistive element 110 read by the reading unit 43 is the same as the target resistance value of the magnetoresistive element 110 (see Figure 7, etc.). This makes it possible to reliably reduce the write error rate.
  • the target resistance value of the magnetoresistive element 110 e.g., low resistance value or high resistance value
  • the memory device 1 may further include a comparison unit 44 that compares whether the resistance value of the magnetoresistive element 110 read by the reading unit 43 is the same as or different from the target resistance value of the magnetoresistive element 110 (see Figure 7, etc.). This ensures a reduction in the write error rate.
  • the storage device 1 may also include a feedback unit 45 that determines whether to continue or stop the above-mentioned operation depending on the comparison result of the comparison unit 44 (see Figure 7, etc.). This makes it possible to reliably reduce the write error rate.
  • the memory device 1 may further include a voltage output unit 41 that outputs a voltage to the application unit (see Figure 7, etc.). This ensures a reduction in the write error rate.
  • Fig. 29 is a diagram showing an application example of the storage device 1 according to the above-described embodiment.
  • the storage device 1 may be applied to various cases where light such as visible light, infrared light, ultraviolet light, and X-rays is sensed, for example, as described below.
  • the storage device 1 may be applied to various devices (electronic devices) such as those described below, or electronic devices installed in various devices.
  • the storage device 1 can be used in, for example, “devices that capture images for viewing, such as digital cameras and mobile devices with camera functions," "transportation devices, such as in-vehicle sensors that capture images of the front, rear, surroundings, and interior of a vehicle for safe driving such as automatic stopping and for driver status recognition, surveillance cameras that monitor moving vehicles and roads, and distance measurement sensors that measure distances between vehicles," “devices used in home appliances such as TVs, refrigerators, and air conditioners that capture user gestures and operate the device in accordance with those gestures,” “medical and healthcare devices, such as endoscopes and devices that capture blood vessel images using infrared light,” “security devices, such as surveillance cameras for crime prevention and cameras for person authentication,” “beauty devices, such as skin measuring devices that capture skin images and microscopes that capture scalp images,” “sports devices, such as action cameras and wearable cameras for sports, and “agricultural devices, such as cameras for monitoring the condition of fields and crops
  • the technology disclosed herein can be applied to a variety of products.
  • the technology disclosed herein may be implemented as electronic devices mounted on any type of moving body, such as an automobile, electric vehicle, hybrid electric vehicle, motorcycle, bicycle, personal mobility device, airplane, drone, ship, robot, construction machinery, or agricultural machinery (tractor).
  • the technology disclosed herein may be implemented as electronic devices mounted on an endoscopic surgery system, a microsurgery system, or the like.
  • Imaging device 300 An imaging device 300 according to an application example will be described with reference to Fig. 30.
  • Fig. 30 is a diagram showing an example of the configuration of the imaging device 300 according to the application example.
  • the imaging device 300 is an example of an electronic device to which the storage device 1 according to any of the above-described embodiments is applied. Examples of the imaging device 300 include electronic devices such as digital still cameras, video cameras, smartphones and mobile phones with imaging functions.
  • the imaging device 300 includes an optical system 301, a shutter device 302, an imaging element (solid-state imaging device) 303, a control circuit (drive circuit) 304, a signal processing circuit 305, a monitor 306, and a memory 307.
  • This imaging device 300 is capable of capturing still images and moving images.
  • the optical system 301 has one or more lenses. This optical system 301 guides light from the subject (incident light) to the image sensor 303, forming an image on the light-receiving surface of the image sensor 303.
  • the shutter device 302 is disposed between the optical system 301 and the image sensor 303. This shutter device 302 controls the light irradiation period and light blocking period for the image sensor 303 under the control of the control circuit 304.
  • the image sensor 303 accumulates signal charge for a certain period of time in response to light that is focused on the light receiving surface via the optical system 301 and the shutter device 302.
  • the signal charge accumulated in the image sensor 303 is transferred in accordance with a drive signal (timing signal) supplied from the control circuit 304.
  • the image sensor 303 may be, for example, a solid-state image sensor.
  • the control circuit 304 drives the image sensor 303 and the shutter device 302 by outputting drive signals that control the transfer operation of the image sensor 303 and the shutter operation of the shutter device 302.
  • the signal processing circuit 305 performs various signal processing operations on the signal charges output from the image sensor 303.
  • the image (image data) obtained by the signal processing operation performed by the signal processing circuit 305 is supplied to the monitor 306 and also to the memory 307.
  • the monitor 306 displays moving or still images captured by the image sensor 303 based on image data supplied from the signal processing circuit 305.
  • the monitor 306 may be, for example, a panel-type display device such as a liquid crystal panel or an organic EL (Electro Luminescence) panel.
  • Memory 307 stores image data supplied from signal processing circuit 305, i.e., image data of moving or still images captured by image sensor 303.
  • memory 307 for example, a storage device 1 according to any of the above-mentioned embodiments is used.
  • Fig. 31 is a diagram showing an example of the configuration of the distance measuring device 400 according to an application example.
  • This distance measuring device 400 is an example of an electronic device to which the storage device 1 according to any of the above-described embodiments is applied.
  • the distance measuring device 400 comprises a light source unit 401, an optical system 402, an image sensor (solid-state image sensor) 403, a control circuit (drive circuit) 404, a signal processing circuit 405, a monitor 406, and a memory 407.
  • This distance measuring device 400 projects light from the light source unit 401 toward the subject and receives light (modulated light or pulsed light) reflected from the surface of the subject, thereby obtaining a distance image corresponding to the distance to the subject.
  • the light source unit 401 projects light toward the subject.
  • the light source unit 401 may be, for example, a vertical cavity surface emitting laser (VCSEL) array that emits laser light as a surface light source, or a laser diode array in which laser diodes are arranged in a line.
  • the laser diode array is supported by a specified drive unit (not shown) and is scanned in a direction perpendicular to the direction in which the laser diodes are arranged.
  • the optical system 402 has one or more lenses. This optical system 402 guides light from the subject (incident light) to the image sensor 403, forming an image on the light-receiving surface (sensor section) of the image sensor 403.
  • the image sensor 403 accumulates signal charge in response to light that is focused on the light receiving surface via the optical system 402. A distance signal indicating the distance determined from the light receiving signal (APD OUT) output from the image sensor 403 is supplied to the signal processing circuit 405.
  • the image sensor 403 may be, for example, a solid-state image sensor.
  • the control circuit 404 outputs a drive signal (control signal) that controls the operation of the light source unit 401, the image sensor 403, etc., and drives the light source unit 401, the image sensor 403, etc.
  • the signal processing circuit 405 performs various signal processing operations on the distance signal supplied from the image sensor 403. For example, the signal processing circuit 405 performs image processing (such as histogram processing and peak detection processing) to construct a distance image based on the distance signal.
  • image processing such as histogram processing and peak detection processing
  • the image (image data) obtained by the signal processing performed by the signal processing circuit 405 is supplied to the monitor 406 and also to the memory 407.
  • the monitor 406 displays the distance image captured by the image sensor 403 based on the image data supplied from the signal processing circuit 405.
  • the monitor 406 may be, for example, a panel-type display device such as a liquid crystal panel or an organic EL panel.
  • the memory 407 stores image data supplied from the signal processing circuit 405, i.e., image data of the distance image captured by the image sensor 403.
  • the memory 407 for example, the storage device 1 according to any of the above-mentioned embodiments is used.
  • the storage device 1 can be implemented in various electronic devices.
  • the storage device 1 according to any of the above-described embodiments may be installed in various electronic devices, such as the imaging device 300 and the ranging device 400, as well as HDDs (hard disk drives), notebook PCs (personal computers), mobile devices (e.g., smartphones, tablet PCs, etc.), PDAs (personal digital assistants), wearable devices, game devices, and music devices.
  • the storage device 1 may be used as various types of memory, such as storage.
  • the present technology can also be configured as follows. (1) a magnetoresistive element having a variable resistance value; an application unit that applies a voltage or a current to the magnetoresistive element; Equipped with the application unit applies a first voltage as the voltage to the magnetoresistive element and then applies a second voltage that is larger than the first voltage, or applies a first current as the current to the magnetoresistive element and then applies a second current that is larger than the first current, storage device. (2) the magnetoresistive element is a voltage-controlled magnetoresistive element; The storage device according to (1).
  • the first voltage or the first current is a voltage or a current that cannot change the resistance value from a low resistance value to a high resistance value or from a high resistance value to a low resistance value
  • the second voltage or the second current is a voltage or a current that can change the resistance value from a low resistance value to a high resistance value or from a high resistance value to a low resistance value.
  • the application unit increases the voltage from the first voltage to the second voltage or the current from the first current to the second current in a stepwise manner; The storage device according to any one of (1) to (3).
  • the application unit uses, as the second voltage or the second current, different voltages or currents when the resistance value is set to a low resistance value and when the resistance value is set to a high resistance value.
  • the application unit uses, as the second voltage or the second current, different voltages or currents when the resistance value is set to a low resistance value and when the resistance value is set to a high resistance value.
  • the voltage or the current when the resistance value is set to the low resistance value is greater than the voltage or the current when the resistance value is set to the high resistance value;
  • the application time of the second voltage or the second current is longer than the application time of the first voltage or the first current.
  • the application unit includes a variable resistor or a resistor and a capacitor connected in series.
  • the application unit is connected to the control line.
  • the storage device according to any one of (1) to (11).
  • a read unit connected to the control line and configured to read the resistance value of the magnetoresistive element;
  • the reading unit reads the resistance value of the magnetoresistive element while the application unit applies the voltage or the current to the magnetoresistive element; the application unit controls the operation in accordance with the resistance value read by the read unit.
  • the application unit continues the operation when the resistance value read by the reading unit is different from the target resistance value of the magnetoresistive element, and stops the operation when the resistance value of the magnetoresistive element read by the reading unit is the same as the target resistance value of the magnetoresistive element.
  • a storage device (14).
  • (16) a comparison unit that compares the resistance value of the magnetoresistive element read by the reading unit with a target resistance value of the magnetoresistive element to determine whether they are the same or different, The storage device according to (14) or (15).
  • a feedback unit that determines whether to continue or stop the operation depending on the comparison result of the comparison unit;
  • a voltage output unit is provided which outputs a voltage to the application unit.
  • the storage device according to any one of (13) to (17).
  • (19) a storage device for storing data;
  • the storage device a magnetoresistive element having a variable resistance value; an application unit that applies a voltage or a current to the magnetoresistive element; Equipped with the application unit applies a first voltage as the voltage to the magnetoresistive element and then applies a second voltage that is larger than the first voltage, or applies a first current as the current to the magnetoresistive element and then applies a second current that is larger than the first current, electronic equipment.
  • the application unit applies a voltage or a current to a magnetoresistive element having a variable resistance value; the application unit applies a first voltage as the voltage to the magnetoresistive element and then applies a second voltage that is larger than the first voltage, or applies a first current as the current to the magnetoresistive element and then applies a second current that is larger than the first current, A method for controlling a storage device.
  • An electronic device comprising the storage device according to any one of (1) to (18).

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

実施形態に係る記憶装置は、抵抗値が可変である磁気抵抗素子と、前記磁気抵抗素子に電圧または電流を印加する印加部と、を備え、前記印加部は、前記磁気抵抗素子に対し、前記電圧として第１電圧を印加してから前記第１電圧より大きい第２電圧を印加する、または、前記電流として第１電流を印加してから前記第１電流より大きい第２電流を印加する。

Description

記憶装置、電子機器および記憶装置の制御方法
　本開示は、記憶装置、電子機器および記憶装置の制御方法に関する。
　例えば、ＶＣ－ＭＲＡＭ（Voltage-controlled　Magnetic　Random　Access　Memory)などの各種メモリが不揮発性メモリとして開発されている。ＶＣ－ＭＲＡＭのメモリセルは、通常、ＭＴＪ（Magnetic　Tunnel　Junction）素子と選択トランジスタが直列に接続された回路から構成されている（例えば、特許文献１参照）。
特開２０１８－９２６９６号公報
　前述のようなメモリセルでは、原理的に書き込み時に急峻な電圧（例えば、パルス電圧）をＭＴＪ素子に印加することが望ましい。ところが、メモリセルアレイの端になるほど、ＭＴＪ素子に印加するパルス電圧の波形は、寄生抵抗や寄生容量などによって鈍る。この形状は所望の形状からずれるため、書き込み誤りが発生することがある。
　そこで、本開示では、書き込み誤り率の低減を実現することが可能な記憶装置、電子機器および記憶装置の制御方法を提供する。
　実施形態に係る記憶装置は、抵抗値が可変である磁気抵抗素子と、前記磁気抵抗素子に電圧または電流を印加する印加部と、を備え、前記印加部は、前記磁気抵抗素子に対し、前記電圧として第１電圧を印加してから前記第１電圧より大きい第２電圧を印加する、または、前記電流として第１電流を印加してから前記第１電流より大きい第２電流を印加する。
　実施形態に係る電子機器は、データを記憶する記憶装置を備え、前記記憶装置は、抵抗値が可変である磁気抵抗素子と、前記磁気抵抗素子に電圧または電流を印加する印加部と、を備え、前記印加部は、前記磁気抵抗素子に対し、前記電圧として第１電圧を印加してから前記第１電圧より大きい第２電圧を印加する、または、前記電流として第１電流を印加してから前記第１電流より大きい第２電流を印加する。
　実施形態に係る記憶装置の制御方法は、印加部が、抵抗値が可変である磁気抵抗素子に電圧または電流を印加することを含み、前記印加部は、前記磁気抵抗素子に対し、前記電圧として第１電圧を印加してから前記第１電圧より大きい第２電圧を印加する、または、前記電流として第１電流を印加してから前記第１電流より大きい第２電流を印加する。
第１の実施形態に係る記憶装置の構成例を示す図である。 第１の実施形態に係る書き込み部の構成例を示す図である。 第１の実施形態に係る書き込み電圧制御回路の構成例を示す図である。 第１の実施形態に係る書き込み動作の流れを示すフローチャートである。 第１の実施形態に係る書き込み動作時のタイミングチャートを示す図である。 第１の実施形態に係る書き込み動作時の他のタイミングチャートを示す図である。 第２の実施形態に係る書き込み部の構成例を示す図である。 第２の実施形態に係る書き込み電圧制御回路の構成例を示す図である。 第２の実施形態に係る書き込み動作の流れを示すフローチャートである。 第２の実施形態に係る低抵抗への書き込み動作時のタイミングチャートを示す図である。 第２の実施形態に係る高抵抗への書き込み動作時のタイミングチャートを示す図である。 第３の実施形態に係る書き込み部の構成例を示す図である。 第３の実施形態に係る書き込み電流制御回路の構成例を示す図である。 第３の実施形態に係る書き込み動作の流れを示すフローチャートである。 第３の実施形態に係る低抵抗への書き込み動作時のタイミングチャートを示す図である。 第３の実施形態に係る高抵抗への書き込み動作時のタイミングチャートを示す図である。 第４の実施形態に係る書き込み電圧制御回路の構成例を示す図である。 第４の実施形態に係る書き込み動作の流れを示すフローチャートである。 第４の実施形態に係る低抵抗への書き込み動作時のタイミングチャートを示す図である。 第４の実施形態に係る高抵抗への書き込み動作時のタイミングチャートを示す図である。 第５の実施形態に係る書き込み電圧制御回路の構成例を示す図である。 第５の実施形態に係る書き込み動作の流れを示すフローチャートである。 第６の実施形態に係る書き込み電圧制御回路の構成例を示す図である。 第６の実施形態に係る書き込み動作の流れを示すフローチャートである。 第７の実施形態に係る書き込み電圧制御回路の構成例を示す図である。 第７の実施形態に係る書き込み動作の流れを示すフローチャートである。 第８の実施形態に係る低抵抗への書き込み動作時のタイミングチャートを示す図である。 第８の実施形態に係る高抵抗への書き込み動作時のタイミングチャートを示す図である。 前述の実施形態に係る記憶装置の適用例を示す図である。 適用例に係る撮像装置の構成例を示す図である。 適用例に係る測距装置の構成例を示す図である。
　以下に本開示の実施形態について図面に基づいて詳細に説明する。実施形態は実施例や変形例なども含む。なお、実施形態により本開示に係る技術は限定されるものではない。また、以下の実施形態において、基本的に同一の部位には同一の符号を付することにより重複する説明を省略する。
　以下に示す項目順序に従って本開示を説明する。
　１．第１の実施形態
　１－１．記憶装置の構成例
　１－２．書き込み部の構成例
　１－３．書き込み動作の処理例
　２．第２の実施形態
　２－１．書き込み部の構成例
　２－２．書き込み動作の処理例
　３．第３の実施形態
　３－１．書き込み部の構成例
　３－２．書き込み動作の処理例
　４．第４の実施形態
　４－１．書き込み電圧制御回路の構成例
　４－２．書き込み動作の処理例
　５．第５の実施形態
　５－１．書き込み電圧制御回路の構成例
　５－２．書き込み動作の処理例
　６．第６の実施形態
　６－１．書き込み電圧制御回路の構成例
　６－２．書き込み動作の処理例
　７．第７の実施形態
　７－１．書き込み電圧制御回路の構成例
　７－２．書き込み動作の処理例
　８．第８の実施形態
　８－１．書き込み動作の処理例
　９．各実施形態に係る作用・効果
　１０．他の実施形態
　１１．適用例
　１１－１．各種装置
　１１－２．撮像装置
　１１－３．測距装置
　１２．付記
　＜１．第１の実施形態＞
　＜１－１．記憶装置の構成例＞
　第１の実施形態に係る記憶装置１の構成例について図１を参照して説明する。図１は、第１の実施形態に係る記憶装置１の構成例を示す図である。
　図１に示すように、記憶装置１は、メモリセルアレイ１０と、周辺回路２０とを備える。この記憶装置１は、データを記憶する記憶装置の一例である。
　メモリセルアレイ１０は、複数のメモリセル１００を含む。各メモリセル１００は、二次元の行列状に配置されている。これらのメモリセル１００は、それぞれデータを記憶する。メモリセル１００には、制御信号を伝達するワードライン（ＷＬ）１１およびビットライン（ＢＬ）１２が接続されている。また、メモリセル１００には、メモリセル１００からの信号を伝達するソースライン（ＳＬ）１３が接続されている。複数のワードライン１１は、行方向に延伸するようにメモリセルアレイ１０に配線されている。複数のビットライン１２および複数のソースライン１３は、列方向に延伸するようにメモリセルアレイ１０に配線されている。例えば、ワードライン１１やビットライン１２などは、制御線として機能する。
　なお、各メモリセル１００は、列方向の二列ごとに一本のソースライン１３を共有する。つまり、列方向の二列に並ぶ各メモリセル１００は、二本のビットライン１２と一本のソースライン１３に接続されているが（２ＢＬ／１ＳＬ）、これに限定されるものではない。各メモリセル１００は、列方向の一列ごとに一本のソースライン１３を有してもよい。つまり、列方向の一列に並ぶ各メモリセル１００は、一本のビットライン１２と一本のソースライン１３に接続されていてもよい（１ＢＬ／１ＳＬ）。
　各メモリセル１００のそれぞれは、磁気抵抗素子（磁気抵抗効果素子）１１０と、選択素子１２０とを有する。磁気抵抗素子１１０は、例えば、電圧印加により抵抗値が可変である電圧制御型の磁気抵抗素子である。磁気抵抗素子１１０としては、例えば、ＭＴＪ（Magnetic　Tunnel　Junction）素子が用いられる。ＭＴＪ素子は、例えば、ＶＣＭＡ（Voltage-Controlled　Magnetic　Anisotropy）効果を有する。このＭＴＪ素子には、例えば、外部磁場が埋め込まれている。選択素子１２０は、磁気抵抗素子１１０の一端に接続され、磁気抵抗素子１１０への電圧や電流などの印加を制御する素子である。選択素子１２０としては、例えば、各種トランジスタが用いられる。
　ＭＴＪ素子は、二つの強磁性体層の間に非磁性の絶縁層が配置された素子であり、二つの強磁性体層の磁化方向（磁化の向き）に応じて抵抗値が変化する素子である。ＭＴＪ素子は、各強磁性体層のそれぞれの磁化方向が異なる場合に抵抗値が高抵抗値である高抵抗状態になり、それぞれの磁化方向が同じ場合に抵抗値が低抵抗値である低抵抗状態になる。磁化方向が同じ状態は平行状態と称され、磁化方向が異なる状態は反平行状態と称される。磁化方向は、例えば、ＭＴＪ素子に書き込み電圧が印加されることにより変化する。ＭＴＪ素子の低抵抗状態及び高抵抗状態に、例えば、値「０」および「１」がそれぞれ対応して１ビットのデータが記憶される。値「０」および「１」は、ローレベル電圧（Ｌ）およびハイレベル電圧（Ｈ）とも称される。
　周辺回路２０は、入出力部２１と、制御部２２と、書き込み部２３と、ビットラインアドレスデコーダ２４と、ビットライン制御回路２５と、ワードラインアドレスデコーダ２６と、ワードライン制御回路２７と、読み出し部２８とを有する。
　入出力部２１は、記憶装置１の外部回路（例えば、演算回路など）と記憶装置１の制御部２２との間で、データの読み書きに関するコマンド、アクセス対象のメモリセル１００のアドレス、データなどの受け渡しを可能にする。
　制御部２２は、コマンドに応じて、メモリセル１００のデータの書き込み及び読み出しに関する制御を行う。具体的には、制御部２２は、外部回路からのコマンド（例えば、書き込みや読み出しなどのコマンド）を受信し、受信したコマンドに基づいてデータの書き込み及び読み出しの制御を行う。
　例えば、制御部２２は、ビットラインアドレスデコーダ２４およびワードラインアドレスデコーダ２６に対して書き込み及び読み出しのアドレスを出力する。また、制御部２２は、書き込み部２３や読み出し部２８などに制御信号を出力したり、読み出し部２８から読み出しデータを取得したりする。
　書き込み部２３は、メモリセル１００へのデータの書き込みに用いられる電圧や電流（例えば、パルス電圧やパルス電流）を制御する。なお、回路動作に必要な電圧（電源電圧）は別途与えられる。
　ビットラインアドレスデコーダ２４は、制御部２２からの制御信号に基づいてメモリセルアレイ１０のビットライン１２を選択する。例えば、ビットラインアドレスデコーダ２４は、入出力部２１で受け付けられたアドレスに対応するビットライン１２を選択する。
　ビットライン制御回路２５は、ビットラインアドレスデコーダ２４により選択されたビットライン１２に制御信号を出力する。ビットライン制御回路２５には、各ビットライン１２のそれぞれが接続されている。
　ワードラインアドレスデコーダ２６は、制御部２２からの制御信号に基づいてメモリセルアレイ１０のワードライン１１を選択する。例えば、ワードラインアドレスデコーダ２６は、入出力部２１で受け付けられたアドレスに対応するワードライン１１を選択する。
　ワードライン制御回路２７は、ワードラインアドレスデコーダ２６により選択されたワードライン１１に制御信号を出力する。ワードライン制御回路２７には、各ワードライン１１のそれぞれが接続されている。
　読み出し部２８は、メモリセル１００からソースライン１３を介して読み出されるデータ、例えば、磁気抵抗素子１１０の抵抗状態（抵抗値）を検出する。
　ここで、メモリセル１００に対する書き込みは、磁気抵抗素子１１０の抵抗状態（記憶状態）を反転させることにより行われる。低抵抗状態（低抵抗値）と高抵抗状態（高抵抗値）との反転は、例えば、磁気抵抗素子１１０に所定の書き込み電圧を印加することで行われる。また、読み出しは、例えば、磁気抵抗素子１１０に所定の読み出し電圧を印加し、メモリセル１００に流れる電流を検出することで行われる。なお、読み出し電圧は、書き込み電圧と異なる極性の電圧にされると好適である。書き込みの詳細については後述する。
　＜１－２．書き込み部の構成例＞
　第１の実施形態に係る書き込み部２３の構成例について図２および図３を参照して説明する。図２は、第１の実施形態に係る書き込み部２３の構成例を示す図である。図３は、第１の実施形態に係る書き込み電圧制御回路３０の構成例を示す図である。
　図２に示すように、書き込み部２３は、複数の書き込み電圧制御回路３０を有する。各書き込み電圧制御回路３０のそれぞれは、例えば、ビットライン（ＢＬ）１２ごとに、あるいは、所定本数のビットライン１２ごとに設けられ、各ビットライン１２に接続されている。つまり、一つの書き込み電圧制御回路３０は、一本のビットライン１２ごとに設けられてもよく、所定本数のビットライン１２ごとに設けられて所定本数のビットライン１２により共有されていてもよい。
　各書き込み電圧制御回路３０のそれぞれは、書き込み電圧を制御し、選択されたビットライン１２に接続された対象の磁気抵抗素子１１０に印加する。例えば、書き込み電圧制御回路３０は、制御部２２から送信される制御信号（Ｖｃ出力有効信号）ＶＣＥＮまたは制御信号（書き込み有効信号）ＷＥＮに応じて、書き込み電圧を電圧Ｖｃまたは電圧Ｖｍに設定し、対象の磁気抵抗素子１１０に印加する。書き込み電圧制御回路３０は、印加部の一例である。
　電圧Ｖｃは、反転が生じる電圧である。反転とは、例えば、磁気抵抗素子１１０の磁化方向が反転すること、詳しくは、抵抗値（抵抗状態）が低抵抗値（低抵抗状態）から高抵抗値（高抵抗状態）にまたは高抵抗値（高抵抗状態）から低抵抗値（低抵抗状態）になることである。電圧Ｖｍは、反転が生じない電圧である。電圧Ｖｃおよび電圧Ｖｍの大小関係は、Ｖｃ＞Ｖｍである。例えば、書き込み電圧は、反転が生じない電圧Ｖｍまで上げられてから、反転が生じる電圧Ｖｃにされる。電圧Ｖｍは第１電圧の一例であり、電圧Ｖｃは第２電圧の一例である。
　図３に示すように、書き込み電圧制御回路３０は、二つのマルチプレクサ３１、３２を有する。マルチプレクサ３１は、制御信号ＶＣＥＮに応じて書き込み電圧に電圧Ｖｃまたは電圧Ｖｍを設定する。マルチプレクサ３２は、制御信号ＷＥＮに応じて出力電圧Ｖｏｕｔに電圧Ｖｃまたは電圧Ｖｍを設定する。なお、図３に示す書き込み電圧制御回路３０の構成は、あくまでも例示であり、他の構成であってもよい。
　書き込み電圧制御回路３０は、制御信号ＶＣＥＮがオフであり、制御信号ＷＥＮがオンであれば、出力電圧Ｖｏｕｔとして電圧Ｖｍを出力する。また、書き込み電圧制御回路３０は、制御信号ＶＣＥＮおよび制御信号ＷＥＮがオンであれば、出力電圧Ｖｏｕｔから電圧Ｖｃを出力する。
　＜１－３．書き込み動作の処理例＞
　第１の実施形態に係る書き込み動作の処理例について図４から図６を参照して説明する。
　（フローチャート）
　図４は、第１の実施形態に係る書き込み動作の流れを示すフローチャートである。制御部２２は、入出力部２１から入力される書き込みコマンドおよび書き込みデータに応じて、フローチャートをスタートさせる。なお、制御部２２は、必要に応じて各部を制御し、各動作を実行する（他の実施形態でも同様）。
　図４に示すように、制御部２２は、初期読み出しを実行し（ステップＳ１１）、読み出した記録データと書き込みデータとが一致するか否かを判断する（ステップＳ１２）。制御部２２は、記録データと書き込みデータが一致すると判断した場合（ステップＳ１２：Ｙｅｓ）、処理を終了する。一方、制御部２２は、記録データと書き込みデータが一致しないと判断した場合（ステップＳ１２：Ｎｏ）、対象の磁気抵抗素子１１０に電圧Ｖｍを印加し（ステップＳ１３）、電圧Ｖｍの印加開始から所定時間後、電圧Ｖｃを印加する（ステップＳ１４）。
　（タイミングチャート）
　図５は、第１の実施形態に係る書き込み動作時のタイミングチャートを示す図である。
　図５に示すように、制御部２２は、初期読み出しによる書き込み実行の有無を判断した後、該当するワードライン（ＷＬ）１１とビットライン（ＢＬ）１２を有効化し（ＯＮ）、書き込み電圧制御回路３０の出力電圧Ｖｏｕｔを制御する。制御部２２は、制御信号ＷＥＮを有効化し、出力電圧Ｖｏｕｔとして電圧Ｖｍを出力し、電圧Ｖｍの出力開始から所定時間後、制御信号ＶＣＥＮを有効化し、出力電圧Ｖｏｕｔとして電圧Ｖｃを出力する。そして、制御部２２は、電圧Ｖｃの出力開始から所定時間後、制御信号ＷＥＮを無効化し、電圧Ｖｃの出力を止める。電圧Ｖｍｔｊは、磁気抵抗素子１１０に印加される電圧の想定波形であり、例えば、電圧が電圧Ｖｍで安定してから電圧Ｖｃに上がる波形になっている。
　ここで、電圧Ｖｍの出力時間（印加時間）は、任意であり、例えば、１ｎｓ以上である。電圧Ｖｍの出力時間は、電圧Ｖｍが安定する時間であることが望ましい。電圧Ｖｃの出力時間は、磁気抵抗素子１１０が反転に要する反転時間であり、例えば、１ｎｓ程度である。例えば、電圧Ｖｃの出力時間は、電圧Ｖｍの出力時間よりも短い。
　このような書き込み動作によれば、書き込み電圧は、反転が生じない電圧Ｖｍまで上げられてから、反転が生じる電圧Ｖｃにされる。つまり、磁気抵抗素子１１０に対し、反転が生じない電圧Ｖｍが印加され、その後、反転が生じる電圧Ｖｃが印加される（二段階電圧）。これにより、書き込み電圧を段階的に磁気抵抗素子１１０に印加し、反転が生じる電圧Ｖｃを急峻に立ち上げることが可能になるので、反転成功確率を改善すること、すなわち、書き込み誤り率の低減を実現することができる。なお、電圧は二段階で磁気抵抗素子１１０に印加されているが、その電圧の段階数は特に限定されるものではない。
　（他のタイミングチャート）
　図６は、第１の実施形態に係る書き込み動作時の他のタイミングチャートを示す図である。このタイミングチャートは基本的に図５と同じであるが、信号制御の順序が図５と異なっている。つまり、信号制御の順序は図５に限定されるものではない。
　図６に示すように、制御部２２は、ビットライン（ＢＬ）１２を有効化し（ＯＮ）、書き込み電圧制御回路３０が電圧Ｖｍを出力してから、ワードライン（ＷＬ）１１を有効化する（ＯＮ）。このような場合でも、図５と同様、書き込み誤り率の低減を実現することができる。つまり、磁気抵抗素子１１０への印加電圧の順序が電圧Ｖｍから電圧Ｖｃの順になっていれば、信号制御の順序は適宜変更されてもよい。なお、電圧Ｖｃの出力時間は、例えば、電圧Ｖｍの出力時間と同じであっても、電圧Ｖｍの出力時間よりも長くてもよい。
　＜２．第２の実施形態＞
　第２の実施形態は、第１の実施形態に係る二段階電圧を自己適応書き込み方式（自己適応型の書き込み動作）に用いたものである。
　＜２－１．書き込み部の構成例＞
　第２の実施形態に係る書き込み部２３の構成例について図７および図８を参照して説明する。図７は、第２の実施形態に係る書き込み部２３の構成例を示す図である。図８は、第２の実施形態に係る書き込み電圧制御回路４２ａの構成例を示す図である。
　図７に示すように、書き込み部２３は、複数の書き込み回路４０を有する。各書き込み回路４０のそれぞれは、例えば、ビットライン（ＢＬ）１２ごとに、あるいは、所定本数のビットライン１２ごとに設けられ、各ビットライン１２に接続されている。つまり、一つの書き込み回路４０は、一本のビットライン１２ごとに設けられてもよく、所定本数のビットライン１２ごとに設けられ、所定本数のビットライン１２により共有されていてもよい。
　各書き込み回路４０のそれぞれは、電圧出力部４１と、電圧印加部４２と、読み出し部４３と、比較部４４と、帰還部４５とを有する。なお、図７に示す書き込み回路４０およびその書き込み回路４０の各部の構成は、あくまでも例示であり、他の構成であってもよい。
　電圧出力部４１は、一つのマルチプレクサ４１ａを含む。マルチプレクサ４１ａは、帰還部４５から供給される制御信号（書き込み続行信号）ＣＮＴに応じて、電圧印加部４２に電圧を出力する。
　電圧印加部４２は、書き込み電圧制御回路４２ａと、電圧印加素子４２ｂとを含む。電圧印加部４２は、印加部の一例である。
　書き込み電圧制御回路４２ａは、書き込み電圧を制御し、電圧印加素子４２ｂを介して、選択されたビットライン１２に接続された対象の磁気抵抗素子１１０に印加する。例えば、書き込み電圧制御回路４２ａは、制御部２２から送信される制御信号（書き込み論理信号）ＤＲ、制御信号（Ｖｃ出力有効信号）ＶＣＥＮまたは制御信号（書き込み有効信号）ＷＥＮに応じて、書き込み電圧を電圧ＶｃＬ、電圧ＶｃＨまたは電圧Ｖｍに設定し、電圧印加素子４２ｂを介して、対象の磁気抵抗素子１１０に印加する。
　電圧ＶｃＬおよび電圧ＶｃＨは、反転が生じる電圧である。電圧ＶｃＬは低抵抗への書き込み電圧であり、例えば、磁気抵抗素子１１０の抵抗値が高抵抗値から低抵抗値になる電圧である。電圧ＶｃＨは高抵抗への書き込み電圧であり、例えば、磁気抵抗素子１１０の抵抗値が低抵抗値から高抵抗値になる電圧である。電圧ＶｃＬ、電圧ＶｃＨおよび電圧Ｖｍの大小関係は、ＶｃＬ＞ＶｃＨ＞Ｖｍである。電圧Ｖｍは第１電圧の一例であり、電圧ＶｃＬまたはＶｃＨは第２電圧の一例である。
　電圧印加素子４２ｂは、電圧出力部４１から出力された電圧に応じてビットライン１２に書き込み電圧（例えば、電圧ＶｃＬ、電圧ＶｃＨまたは電圧Ｖｍ）を出力する。電圧印加素子４２ｂは、例えば、ＰＭＯＳトランジスタである。
　図８に示すように、書き込み電圧制御回路４２ａは、三つのマルチプレクサ４２１、４２２、４２３を有する。マルチプレクサ４２１は、制御信号ＤＲに応じて電圧ＶｃＬまたは電圧ＶｃＨを出力する。マルチプレクサ４２２は、制御信号ＶＣＥＮに応じて電圧ＶｃＬ、電圧ＶｃＨまたは電圧Ｖｍを出力する。マルチプレクサ４２３は、制御信号ＷＥＮに応じ、出力電圧Ｖｏｕｔに電圧ＶｃＬ、電圧ＶｃＨまたは電圧Ｖｍを設定する。なお、図８に示す書き込み電圧制御回路４２ａの構成は、あくまでも例示であり、他の構成であってもよい。
　書き込み電圧制御回路４２ａは、制御信号ＶＣＥＮがオフであり、制御信号ＷＥＮがオンであれば、出力電圧Ｖｏｕｔとして電圧Ｖｍを出力する。また、書き込み電圧制御回路４２ａは、制御信号ＶＣＥＮおよび制御信号ＷＥＮがオンであれば、出力電圧Ｖｏｕｔとして電圧ＶｃＬまたは電圧ＶｃＨを出力する。このとき、書き込み電圧制御回路４２ａは、制御信号ＤＲに応じて、電圧ＶｃＬまたは電圧ＶｃＨを出力する。例えば、書き込み電圧制御回路４２ａは、制御信号ＤＲがオフであれば電圧ＶｃＬを出力し、制御信号ＤＲがオンであれば電圧ＶｃＨを出力する。
　図７に戻り、読み出し部４３は、一つのインバータ４３ａを含む。インバータ４３ａは、書き込みの対象となっているメモリセル１００の磁気抵抗素子１１０の抵抗値、すなわち、その抵抗値に依存するノード電圧Ｖｎを読み出し、比較部４４に供給する。
　比較部４４は、ＸＯＲゲート４４ａを含む。ＸＯＲゲート４４ａは、読み出し部４３から出力されたノード電圧Ｖｎ、すなわち読み出しデータ（例えば、読み出した磁気抵抗素子１１０の抵抗値）と、書き込みデータ（例えば、磁気抵抗素子１１０の目標抵抗値）との比較を行う。比較部４４は、比較した結果に応じた電圧に係る検出信号ＤＥＴを帰還部４５に出力する。この検出信号ＤＥＴは、例えば、読み出しデータと書き込みデータが等しいときにオン（オン電圧）となり、異なるときにオフ（オフ電圧）となる。ただし、その逆に、検出信号ＤＥＴは、読み出しデータと書き込みデータが等しいときにオフとなり、異なるときにオンとなってもよい。
　帰還部４５は、ＰＭＯＳ（Ｐ型金属酸化膜半導体）トランジスタ４５ａと、二つのＮＭＯＳ（Ｎ型金属酸化膜半導体）トランジスタ４５ｂ、４５ｃとを含む。この帰還部４５は、比較部４４から出力された検出信号ＤＥＴ（検出電圧）を参照し、書き込みを続行するか中止するかを判断する。帰還部４５は、検出信号ＤＥＴおよび制御信号（読み出し信号）ＲＥＮＢに基づいて、制御信号ＣＮＴを電圧出力部４１に出力する。例えば、制御信号ＣＮＴは、書き込みを続行するときにオン（オン電圧）となり、書き込みを中止するときにオフ（オフ電圧）となる。
　帰還部４５では、例えば、制御信号ＲＥＮＢがオンになると、ＰＭＯＳトランジスタ４５ａが導通し、ＮＭＯＳトランジスタ４５ｃが絶縁される。これに応じて、帰還部４５の出力電圧がオン電圧に充電され、制御信号ＣＮＴはオンになる。比較部４４の出力電圧（検出信号ＤＥＴ）は、例えば、読み出しデータと書き込みデータが等しいときにオン電圧となり、読み出しデータと書き込みデータが異なるときにオフ電圧となる。読み出しデータと書き込みデータが異なるとき、すなわち、書き込みを続行しなければならないとき、ＮＭＯＳトランジスタ４５ｂは絶縁される。その結果、帰還部４５の出力電圧（制御信号ＣＮＴ）はオン電圧に充電されたままとなり、書き込みは続行される。反対に、読み出しデータと書き込みデータが等しいとき、すなわち、書き込みを中止しなければならないとき、ＮＭＯＳトランジスタ４５ｂは導通され、ＮＭＯＳトランジスタ４５ｃも導通される。すると、帰還部４５の出力端子に充電されていた電荷は、二つのＮＭＯＳトランジスタ４５ｂ、４５ｃを通じて放電される。その結果、帰還部４５の出力電圧（制御信号ＣＮＴ）はオフ電圧になり、書き込みが中止される。
　以上に説明したように、第２の実施形態に係る書き込み回路４０を用いることによって、読み出しデータと書き込みデータが異なるときには書き込みを続行し、同じになったときには書き込みを中止する、自己適応型の書き込み動作を実現することができる。例えば、書き込み電圧のパルス幅、すなわち書き込みパルス幅を制御する必要がないため、書き込み誤り率を低減することが可能であり、書き込み動作の安定性を向上させることができる。通常、最適な書き込みパルス幅は各磁気抵抗素子１１０でばらつくが、それらの磁気抵抗素子１１０に対して適切な書き込みパルス幅が自動的に設定されることになるので、書き込み誤り率を低減することができる。
　＜２－２．書き込み動作の処理例＞
　第２の実施形態に係る書き込み動作の処理例について図９から図１１を参照して説明する。
　（フローチャート）
　図９は、第２の実施形態に係る書き込み動作の流れを示すフローチャートである。制御部２２は、前述と同様、入出力部２１から入力される書き込みコマンドと書き込みデータに応じて、フローチャートをスタートさせる。
　図９に示すように、制御部２２は、書き込みデータが０であるか否かを判断する（ステップＳ２１）。制御部２２は、書き込みデータが０であると判断した場合（ステップＳ２１：Ｙｅｓ）、電圧Ｖｃに電圧ＶｃＬを設定する（ステップＳ２２）。一方、制御部２２は、書き込みデータが０でない（１である）と判断した場合（ステップＳ２１：Ｎｏ）、電圧Ｖｃに電圧ＶｃＨを設定する（ステップＳ２３）。その後、制御部２２は、所望の磁気抵抗素子１１０に電圧Ｖｍを印加し（ステップＳ２４）、電圧Ｖｍの印加開始から所定時間後、電圧Ｖｃを印加する（ステップＳ２５）。
　このように、書き込み電圧となる電圧Ｖｃは、書き込みデータに応じて電圧ＶｃＬまたは電圧ＶｃＨに設定される。例えば、書き込みデータ論理が判断され、書き込みデータが０であれば、すなわち、書き込みが低抵抗への書き込みであれば、電圧Ｖｃが電圧ＶｃＬに設定される。一方、書き込みデータが１であれば、すなわち、書き込みが高抵抗への書き込みであれば、電圧Ｖｃが電圧ＶｃＨに設定される。
　（タイミングチャート）
　図１０は、第２の実施形態に係る低抵抗への書き込み動作時のタイミングチャートを示す図である。図１１は、第２の実施形態に係る高抵抗への書き込み動作時のタイミングチャートを示す図である。
　図１０に示すように、制御部２２は、低抵抗への書き込み動作時、書き込みデータＤＴが低抵抗（０）であることに応じて、制御信号ＷＲ、ワードライン（ＷＬ）１１およびビットライン（ＢＬ）１２の制御により、書き込み電圧制御回路４２ａの出力電圧Ｖｏｕｔがメモリセルアレイ１０、例えば、対象のメモリセル１００の磁気抵抗素子１１０に印加される状態にする。
　制御部２２は、制御信号（書き込み有効信号）ＷＥＮを有効にして、出力電圧Ｖｏｕｔとして電圧Ｖｍを出力すると、磁気抵抗素子１１０に電圧がかかり、ノード電圧Ｖｎが変化する。ノード電圧Ｖｎにより検出信号ＤＥＴは反転未検出状態になるので、制御部２２は、制御信号（読み出し信号）ＲＥＮＢを有効にした後、出力電圧Ｖｏｕｔを電圧Ｖｍから電圧ＶｃＬへ切り替える。
　磁気抵抗素子１１０の抵抗値が変化し、ノード電圧Ｖｎがインバータ閾値Ａ１より小さくなると、検出信号ＤＥＴが有効になり、制御信号ＣＮＴにより電圧出力部４１を介して電圧印加素子４２ｂのゲート入力がＶＤＤに切り替わって（電圧印加素子４２ｂのオフ）、メモリセルアレイ１０（例えば、対象のメモリセル１００の磁気抵抗素子１１０）への電圧印加が止まる。なお、電圧ＶｃＬの出力時間（印加時間）は、例えば、電圧Ｖｍの出力時間よりも長い。
　図１１に示すように、制御部２２は、高抵抗への書き込み動作時、書き込みデータＤＴが高抵抗（１）であることに応じて、図１０と同様、制御信号ＷＲ、ワードライン（ＷＬ）１１およびビットライン（ＢＬ）１２の制御により、書き込み電圧制御回路４２ａの出力電圧Ｖｏｕｔが対象のメモリセル１００の磁気抵抗素子１１０に印加される状態にする。なお、図１１と図１０において、書き込み論理が異なるが、信号制御は同じである。また、図１１中の電圧ＷＲは、図１０中の電圧ＷＲよりも小さい。
　制御部２２は、制御信号ＷＥＮを有効にして、出力電圧Ｖｏｕｔとして電圧Ｖｍを出力すると、磁気抵抗素子１１０に電圧がかかり、ノード電圧Ｖｎが変化する。ノード電圧Ｖｎにより検出信号ＤＥＴは反転未検出状態になるので、制御部２２は、制御信号ＲＥＮＢを有効にした後、出力電圧Ｖｏｕｔを電圧Ｖｍから電圧ＶｃＨへ切り替える。
　磁気抵抗素子１１０の抵抗値が変化し、ノード電圧Ｖｎがインバータ閾値Ａ２を超えると、検出信号ＤＥＴが有効になり、制御信号ＣＮＴにより電圧出力部４１を介して電圧印加素子４２ｂのゲート入力がＶＤＤに切り替わって、メモリセルアレイ１０（例えば、対象のメモリセル１００の磁気抵抗素子１１０）への電圧印加が止まる。なお、電圧ＶｃＨの出力時間（印加時間）は、例えば、電圧Ｖｍの出力時間よりも長い。
　このような書き込み動作によれば、書き込み電圧は、反転が生じない電圧Ｖｍまで上げられてから、反転が生じる電圧ＶｃＬまたは電圧ＶｃＨにされる。つまり、磁気抵抗素子１１０に対し、反転が生じない電圧Ｖｍが印加され、その後、反転が生じる電圧ＶｃＬまたはＶｃＨが印加される。これにより、書き込み電圧を段階的に磁気抵抗素子１１０に印加し、反転が生じる電圧ＶｃＬまたは電圧ＶｃＨを急峻に立ち上げることが可能になるので、書き込み誤り率の低減を実現することができる。
　＜３．第３の実施形態＞
　第３の実施形態は、第２の実施形態に係る二段階の電圧印加にかえて二段階の電流印加を用いたものである。
　＜３－１．書き込み部の構成例＞
　第３の実施形態に係る書き込み部２３の構成例について図１２および図１３を参照して説明する。図１２は、第３の実施形態に係る書き込み部２３の構成例を示す図である。図１３は、第３の実施形態に係る書き込み電流制御回路５０ａの構成例を示す図である。
　図１２に示すように、書き込み部２３は、複数の書き込み回路４０を有する。各書き込み回路４０のそれぞれは、第２の実施形態に係る電圧印加部４２にかえて、電流印加部５０を有する。
　電流印加部５０は、書き込み電流制御回路５０ａと、電流印加素子５０ｂとを含む。電流印加部５０は、印加部の一例である。
　書き込み電流制御回路５０ａは、書き込み電流を制御し、電流印加素子５０ｂを介して、選択されたビットライン１２に接続された対象の磁気抵抗素子１１０に印加する。例えば、書き込み電流制御回路５０ａは、制御部２２から送信される制御信号（抵抗値設定信号）Ｒｃｔｒｌまたは制御信号（書き込み有効信号）ＷＥＮに応じて書き込み電流を設定し、電流印加素子５０ｂを介して、対象の磁気抵抗素子１１０に印加する。
　電流印加素子５０ｂは、電圧出力部４１から出力された電圧に応じてビットライン１２に書き込み電流を出力する。電流印加素子５０ｂは、例えば、ＰＭＯＳトランジスタである。
　図１３に示すように、書き込み電流制御回路５０ａは、カレントミラー回路５１と、可変抵抗５２と、スイッチ５３と、ＮＭＯＳトランジスタ５４とを含む。カレントミラー回路５１に対して可変抵抗５２およびスイッチ５３が接続されており、可変抵抗５２に対してＮＭＯＳトランジスタ５４が接続されている。
　書き込み電流制御回路５０ａは、カレントミラー回路５１によりメモリセルアレイ１０（例えば、対象のメモリセル１００の磁気抵抗素子１１０）への印加電流を制御する。例えば、書き込み電流制御回路５０ａは、可変抵抗５２により印加電流（電流値）を制御する。書き込み電流制御回路５０ａは、制御信号Ｒｃｔｒｌに応じて可変抵抗５２の抵抗値を変え、印加電流を調整する。また、書き込み電流制御回路５０ａは、制御信号ＷＥＮに応じてスイッチ５３のオンオフを切り替える。
　電流値は、例えば、電流ＩｃＬ、電流ＩｃＨおよび電流Ｉｍの３通りである。書き込み電流制御回路５０ａは、電流ＩｃＬ、電流ＩｃＨおよび電流Ｉｍを出力することが可能な設定を持つ。制御信号ＷＥＮがオンであれば、電流ＩｃＬ、電流ＩｃＨまたは電流Ｉｍが出力される。
　電流ＩｃＬおよび電流ＩｃＨは、反転が生じる電流である。電流ＩｃＬは低抵抗への書き込み電流であり、電流ＩｃＨは高抵抗への書き込み電流であり、電流Ｉｍは反転が生じない電流である。電流ＩｃＬ、電流ＩｃＨおよび電流Ｉｍの大小関係は、ＩｃＨ＞ＩｃＬ＞Ｉｍである。可変抵抗５２は、抵抗値がＲ１（Ｉｏｕｔ＝Ｉｍ）＞Ｒ２（Ｉｏｕｔ＝ＩｃＬ）＞Ｒ３（Ｉｏｕｔ＝ＩｃＨ）となるように設定される。抵抗値が抵抗Ｒ１である場合に出力電流Ｉｏｕｔは電流Ｉｍとなり、抵抗値が抵抗Ｒ２である場合に出力電流Ｉｏｕｔは電流ＩｃＬとなり、抵抗値が抵抗Ｒ３である場合に出力電流Ｉｏｕｔは電流ＩｃＨとなる。電流Ｉｍは第１電流の一例であり、電流ＩｃＬまたは電流ＩｃＨは第２電流の一例である。
　ここで、磁気抵抗素子１１０の低抵抗値をＲＬとし、磁気抵抗素子１１０の高抵抗値をＲＨとすると、ＲＬおよびＲＨの大小関係はＲＨ＞ＲＬとなる。また、磁気抵抗素子１１０に印加する電圧は、低抵抗への書き込み（高→低）および高抵抗への書き込み（低→高）で同じＶｃであると仮定する。低抵抗への書き込み（最初は高抵抗状態）の電圧ＶｃはＶｃ＝ＲＨ×ＩｃＬであり、高抵抗への書き込み（最初は低抵抗状態）の電圧ＶｃはＶｃ＝ＲＬ×ＩｃＨである。この場合、Ｖｃ＝ＲＨ×ＩｃＬ＝ＲＬ×ＩｃＨであり、ＩｃＨ＝ＩｃＬ×ＲＨ／ＲＬ＞ＩｃＬとなる。
　＜３－２．書き込み動作の処理例＞
　第３の実施形態に係る書き込み動作の処理例について図１４から図１６を参照して説明する。
　（フローチャート）
　図１４は、第３の実施形態に係る書き込み動作の流れを示すフローチャートである。制御部２２は、前述と同様、入出力部２１から入力される書き込みコマンドと書き込みデータに応じて、フローチャートをスタートさせる。
　図１４に示すように、制御部２２は、初期読み出しを実行し（ステップＳ３１）、読み出した記録データと書き込みデータとが一致するか否かを判断する（ステップＳ３２）。制御部２２は、記録データと書き込みデータが一致すると判断した場合（ステップＳ３２：Ｙｅｓ）、処理を終了する。一方、制御部２２は、記録データと書き込みデータが一致しないと判断した場合（ステップＳ３２：Ｎｏ）、可変抵抗５２の抵抗値を電流Ｉｍの出力用の抵抗値とするため、制御信号Ｒｃｔｒｌに電流Ｉｍの出力を設定し（ステップＳ３３）、電流Ｉｍを出力する（ステップＳ３４）。
　制御部２２は、電流Ｉｍを出力しながら、書き込みデータが０であるか否かを判断する（ステップＳ３５）。制御部２２は、書き込みデータが０であると判断した場合（ステップＳ３５：Ｙｅｓ）、可変抵抗５２の抵抗値を電流ＩｃＬの出力用抵抗値とするため、制御信号Ｒｃｔｒｌに電流Ｉｃ＝ＩｃＬの出力を設定する（ステップＳ３６）。一方、制御部２２は、書き込みデータが０でない（１である）と判断した場合（ステップＳ３５：Ｎｏ）、可変抵抗５２の抵抗値を電流ＩｃＨの出力用の抵抗値とするため、制御信号Ｒｃｔｒｌに電流Ｉｃ＝ＩｃＨの出力を設定する（ステップＳ３７）。電流Ｉｍの出力開始から所定時間後、制御部２２は、電流Ｉｃ（電流ＩｃＬまたは電流ＩｃＨ）を出力する（ステップＳ３８）。
　このように、書き込み電流となる電流Ｉｃは、書き込みデータに応じて電流ＩｃＬまたは電流ＩｃＨに設定される。例えば、書き込みデータ論理が判断され、書き込みデータが０であれば、すなわち、書き込みが低抵抗への書き込みであれば、電流Ｉｃが電流ＩｃＬに設定される。一方、書き込みデータが１であれば、すなわち、書き込みが高抵抗への書き込みであれば、電流Ｉｃが電流ＩｃＨに設定される。
　（タイミングチャート）
　図１５は、第３の実施形態に係る低抵抗への書き込み動作時のタイミングチャートを示す図である。図１６は、第３の実施形態に係る高抵抗への書き込み動作時のタイミングチャートを示す図である。
　図１５に示すように、制御部２２は、低抵抗への書き込み動作時、書き込みデータＤＴが低抵抗（０）であることに応じて、制御信号ＷＲ、ワードライン（ＷＬ）１１およびビットライン（ＢＬ）１２の制御により、書き込み電流制御回路５０ａの出力電流Ｉｏｕｔがメモリセルアレイ１０、例えば、対象のメモリセル１００の磁気抵抗素子１１０に印加される状態にする。
　制御部２２は、制御信号（書き込み有効信号）ＷＥＮを有効にして、出力電流Ｉｏｕｔとして電流Ｉｍを出力すると、磁気抵抗素子１１０に電流が流れ、ノード電圧Ｖｎが変化する。ノード電圧Ｖｎにより検出信号ＤＥＴは反転未検出状態になるので、制御部２２は、制御信号（読み出し信号）ＲＥＮＢを有効にした後、出力電流Ｉｏｕｔを電流Ｉｍから電流ＩｃＬへ切り替える。
　磁気抵抗素子１１０の抵抗値が変化し、ノード電圧Ｖｎがインバータ閾値Ａ１より小さくなると、検出信号ＤＥＴが有効になり、制御信号ＣＮＴにより電圧出力部４１を介して電流印加素子５０ｂのゲート入力がＶＤＤに切り替わって、メモリセルアレイ１０（例えば、対象のメモリセル１００の磁気抵抗素子１１０）への電流印加が止まる。なお、電流ＩｃＬの出力時間（印加時間）は、例えば、電流Ｉｍの出力時間よりも長い。
　図１６に示すように、制御部２２は、高抵抗への書き込み動作時、書き込みデータＤＴが高抵抗（１）であることに応じて、図１５と同様、制御信号ＷＲ、ワードライン（ＷＬ）１１およびビットライン（ＢＬ）１２の制御により、書き込み電流制御回路５０ａの出力電流Ｉｏｕｔが対象のメモリセル１００の磁気抵抗素子１１０に印加される状態にする。なお、図１６と図１５において、書き込み論理が異なるが、信号制御は同じである。
　制御部２２は、制御信号ＷＥＮを有効にして、出力電流Ｉｏｕｔとして電流Ｉｍを出力すると、磁気抵抗素子１１０に電流が流れ、ノード電圧Ｖｎが変化する。ノード電圧Ｖｎにより検出信号ＤＥＴは反転未検出状態になるので、制御部２２は、制御信号ＲＥＮＢを有効にした後、出力電流Ｉｏｕｔを電流Ｉｍから電流ＩｃＨへ切り替える。
　磁気抵抗素子１１０の抵抗値が変化し、ノード電圧Ｖｎがインバータ閾値Ａ２を超えると、検出信号ＤＥＴが有効になり、制御信号ＣＮＴにより電圧出力部４１を介して電流印加素子５０ｂのゲート入力がＶＤＤに切り替わって、メモリセルアレイ１０（例えば、対象のメモリセル１００の磁気抵抗素子１１０）への電流印加が止まる。なお、電流ＩｃＨの出力時間（印加時間）は、例えば、電流Ｉｍの出力時間よりも長い。
　このような書き込み動作によれば、書き込み電流は、反転が生じない電流Ｉｍまで上げられてから、反転が生じる電流Ｉｃにされる。つまり、磁気抵抗素子１１０に対し、反転が生じない電流Ｉｍが印加され、その後、反転が生じる電流Ｉｃが印加される。これにより、書き込み電流を段階的に磁気抵抗素子１１０に印加し、反転が生じる電流Ｉｃを急峻に立ち上げることが可能になるので、書き込み誤り率の低減を実現することができる。
　＜４．第４の実施形態＞
　第４の実施形態は、第２の実施形態に係る二段階の電圧印加にスロープ電圧（スロープ状に増加する電圧）を用いたものである。
　＜４－１．書き込み電圧制御回路の構成例＞
　第４の実施形態に係る書き込み電圧制御回路６０の構成例について図１７を参照して説明する。図１７は、第４の実施形態に係る書き込み電圧制御回路６０の構成例を示す図である。
　図１７に示すように、書き込み電圧制御回路６０は、複数のマルチプレクサ６１～６３と、抵抗６４と、容量６５とを含む。抵抗６４および容量６５は、直列に接続されており、ＲＣ回路として機能する。このＲＣ回路は、二つのマルチプレクサ６１、６２の間に設けられている。なお、書き込み電圧制御回路６０は、第２の実施形態に係る書き込み電圧制御回路３０（図７および図８参照）にかえて設けられている。
　書き込み電圧制御回路６０は、メモリセルアレイ１０（例えば、対象のメモリセル１００の磁気抵抗素子１１０）への印加電圧を制御する。例えば、書き込み電圧制御回路６０は、制御部２２から送信される制御信号（スロープ電圧出力有効信号）ＳＬＰＥＮまたは制御信号（書き込み有効信号）ＷＥＮに応じて、書き込み電圧を電圧Ｖｍまたはスロープ電圧に設定し、対象の磁気抵抗素子１１０に印加する。スロープ電圧は、例えば、電圧（振幅値）が電圧Ｖｍから電圧Ｖｃまたは電圧Ｖｃ以上まで徐々に増加するスロープ状の電圧である。
　書き込み電圧制御回路６０は、制御信号ＳＬＰＥＮがオフであり、制御信号ＷＥＮがオンであれば、出力電圧Ｖｏｕｔとして電圧Ｖｍを出力する。また、書き込み電圧制御回路６０は、制御信号ＳＬＰＥＮおよび制御信号ＷＥＮがオンであれば、出力電圧Ｖｏｕｔからスロープ電圧（例えば、電圧Ｖｍから電圧Ｖｃまでのスロープ電圧）を出力する。
　なお、図１７に示す書き込み電圧制御回路６０の構成は、あくまでも例示であり、他の構成であってもよい。スロープ電圧の出力制御として抵抗６４および容量６５のＲＣ回路が例示されているが、例えば、出力電圧が線形や徐々に増加すれば、各種の回路が用いられてもよい。
　＜４－２．書き込み動作の処理例＞
　第４の実施形態に係る書き込み動作の処理例について図１８から図２０を参照して説明する。
　（フローチャート）
　図１８は、第４の実施形態に係る書き込み動作の流れを示すフローチャートである。制御部２２は、入出力部２１から入力される書き込みコマンドと書き込みデータに応じて、フローチャートをスタートさせる。
　図１８に示すように、制御部２２は、初期読み出しを実行し（ステップＳ４１）、読み出した記録データと書き込みデータとが一致するか否かを判断する（ステップＳ４２）。制御部２２は、記録データと書き込みデータが一致すると判断した場合（ステップＳ４２：Ｙｅｓ）、処理を終了する。一方、制御部２２は、記録データと書き込みデータが一致しないと判断した場合（ステップＳ４２：Ｎｏ）、対象の磁気抵抗素子１１０に電圧Ｖｍを印加する（ステップＳ４３）。電圧Ｖｍの印加開始から所定時間後、制御部２２は、電圧Ｖｃへスロープを開始し（ステップＳ４４）、電圧Ｖｍから電圧Ｖｃへ徐々に電圧を上げる。その後、制御部２２は、磁気抵抗素子１１０の反転を検出したら（ステップＳ４５）、処理を終了する。
　（タイミングチャート）
　図１９は、第４の実施形態に係る低抵抗への書き込み動作時のタイミングチャートを示す図である。図２０は、第４の実施形態に係る高抵抗への書き込み動作時のタイミングチャートを示す図である。
　図１９に示すように、制御部２２は、低抵抗への書き込み動作時、書き込みデータＤＴが低抵抗（０）であることに応じて、制御信号ＷＲ、ワードライン（ＷＬ）１１およびビットライン（ＢＬ）１２の制御により、書き込み電圧制御回路４２ａの出力電圧Ｖｏｕｔがメモリセルアレイ１０、例えば、対象のメモリセル１００の磁気抵抗素子１１０に印加される状態にする。
　制御部２２は、制御信号（書き込み有効信号）ＷＥＮを有効にして、出力電圧Ｖｏｕｔとして電圧Ｖｍを出力すると、磁気抵抗素子１１０に電圧がかかり、ノード電圧Ｖｎが変化する。ノード電圧Ｖｎにより検出信号ＤＥＴは反転未検出状態になるので、制御部２２は、制御信号（読み出し信号）ＲＥＮＢを有効にした後、出力電圧Ｖｏｕｔを電圧Ｖｍから電圧Ｖｃへ徐々に上げる。
　磁気抵抗素子１１０の抵抗値が変化し、ノード電圧Ｖｎがインバータ閾値Ａ１より小さくなると、検出信号ＤＥＴが有効になり、制御信号ＣＮＴにより電圧出力部４１を介して電圧印加素子４２ｂのゲート入力がＶＤＤに切り替わって、メモリセルアレイ１０（例えば、対象のメモリセル１００の磁気抵抗素子１１０）への電圧印加が止まる。
　図２０に示すように、制御部２２は、高抵抗への書き込み動作時、書き込みデータＤＴが高抵抗（１）であることに応じて、図１９と同様、制御信号ＷＲ、ワードライン（ＷＬ）１１およびビットライン（ＢＬ）１２の制御により、書き込み電圧制御回路６０の出力電圧Ｖｏｕｔが対象のメモリセル１００の磁気抵抗素子１１０に印加される状態にする。なお、図２０と図１９において、書き込み論理が異なるが、信号制御は同じである。また、図２０中の電圧ＷＲは、図１９中の電圧ＷＲよりも小さい。
　制御部２２は、制御信号ＷＥＮを有効にして、出力電圧Ｖｏｕｔとして電圧Ｖｍを出力すると、磁気抵抗素子１１０に電圧がかかり、ノード電圧Ｖｎが変化する。ノード電圧Ｖｎにより検出信号ＤＥＴは反転未検出状態になるので、制御部２２は、制御信号ＲＥＮＢを有効にした後、出力電圧Ｖｏｕｔを電圧Ｖｍから電圧Ｖｃへ徐々に上げる。
　磁気抵抗素子１１０の抵抗値が変化し、ノード電圧Ｖｎがインバータ閾値Ａ２を超えると、検出信号ＤＥＴが有効になり、制御信号ＣＮＴにより電圧出力部４１を介して電圧印加素子４２ｂのゲート入力がＶＤＤに切り替わって、メモリセルアレイ１０（例えば、対象のメモリセル１００の磁気抵抗素子１１０）への電圧印加が止まる。
　このような書き込み動作によれば、書き込み電圧は、反転が生じない電圧Ｖｍまで上げられてから、反転が生じる電圧Ｖｃへ徐々に上げられる。つまり、磁気抵抗素子１１０に対し、反転が生じない電圧Ｖｍが印加され、その後、電圧Ｖｍから反転が生じる電圧Ｖｃまで徐々に電圧が上げられて印加される。これにより、反転が生じる電圧Ｖｃが各磁気抵抗素子１１０でばらつく場合でも、反転成功確率を改善することが可能になるので、書き込み誤り率の低減を実現することができる。
　＜５．第５の実施形態＞
　第５の実施形態は、第４の実施形態に係るスロープ電圧の傾きを高抵抗への書き込みと低抵抗への書き込みとで変えるものである。
　＜５－１．書き込み電圧制御回路の構成例＞
　第５の実施形態に係る書き込み電圧制御回路７０の構成例について図２１を参照して説明する。図２１は、第５の実施形態に係る書き込み電圧制御回路７０の構成例を示す図である。
　図２１に示すように、書き込み電圧制御回路７０は、複数のマルチプレクサ７１～７４と、複数の抵抗７５ａ、７５ｂと、複数の容量７６ａ、７６ｂとを含む。抵抗７５ａおよび容量７６ａは、直列に接続されており、第１ＲＣ回路として機能する。同様に、抵抗７５ｂおよび容量７６ｂは、直列に接続されており、第２ＲＣ回路として機能する。これら第１ＲＣ回路および第２ＲＣ回路は、二つのマルチプレクサ７１、７２の間に並列に設けられている。なお、書き込み電圧制御回路７０は、第２の実施形態に係る書き込み電圧制御回路４２ａ（図７および図８参照）にかえて設けられている。
　書き込み電圧制御回路７０は、メモリセルアレイ１０（例えば、対象のメモリセル１００の磁気抵抗素子１１０）への印加電圧を制御する。例えば、書き込み電圧制御回路７０は、制御部２２から送信される制御信号（スロープ電圧出力有効信号）ＳＬＰＥＮ、制御信号（書き込み論理信号）ＤＲまたは制御信号（書き込み有効信号）ＷＥＮに応じて、書き込み電圧を電圧Ｖｍまたは二種のスロープ電圧に設定し（三通りの出力）、対象の磁気抵抗素子１１０に印加する。
　スロープ電圧は、前述と同様、例えば、電圧（振幅値）が電圧Ｖｍから電圧Ｖｃまたは電圧Ｖｃ以上まで徐々に増加するスロープ状の電圧である。このスロープ電圧のスロープ傾きは、低抵抗への書き込みと高抵抗への書き込みとで異なる。このため、二種類のスロープ電圧が存在する。スロープ電圧のスロープ傾きは、例えば、低抵抗への書き込みと高抵抗への書き込みとで異なる時定数により制御される。時定数（パラメータ）は、二つのＲＣ回路により決定される。図２１の例では、低抵抗への書き込み用の時定数は、抵抗７５ａおよび容量７６ａの第１ＲＣ回路（ＲＬ、ＣＬ）により決定され、高抵抗への書き込み用の時定数は、抵抗７５ｂおよび容量７６ｂの第２ＲＣ回路（ＲＨ、ＣＨ）により決定される。
　書き込み電圧制御回路７０は、制御信号ＳＬＰＥＮがオフであり、制御信号ＷＥＮがオンであれば、出力電圧Ｖｏｕｔとして電圧Ｖｍを出力する。また、書き込み電圧制御回路７０は、制御信号ＳＬＰＥＮおよび制御信号ＷＥＮがオンであれば、出力電圧Ｖｏｕｔからスロープ電圧（例えば、電圧Ｖｍから電圧Ｖｃまでのスロープ電圧）を出力する。このとき、書き込み電圧制御回路７０は、制御信号ＤＲに応じて時定数（二つのＲＣ回路のうち一方）を選択し、スロープ電圧の傾きを切り替える。
　なお、図２１に示す書き込み電圧制御回路７０の構成は、あくまでも例示であり、他の構成であってもよい。スロープ電圧の出力制御として各ＲＣ回路が例示されているが、例えば、出力電圧が線形や徐々に増加すれば、各種の回路が用いられてもよい。
　＜５－２．書き込み動作の処理例＞
　第５の実施形態に係る書き込み動作の処理例について図２２を参照して説明する。
　（フローチャート）
　図２２は、第５の実施形態に係る書き込み動作の流れを示すフローチャートである。制御部２２は、入出力部２１から入力される書き込みコマンドと書き込みデータに応じて、フローチャートをスタートさせる。なお、タイミングチャートは、図１９および図２０と同様であるため、その説明を省略する。
　図２２に示すように、制御部２２は、初期読み出しを実行し（ステップＳ５１）、読み出した記録データと書き込みデータとが一致するか否かを判断する（ステップＳ５２）。制御部２２は、記録データと書き込みデータが一致すると判断した場合（ステップＳ５２：Ｙｅｓ）、処理を終了する。一方、制御部２２は、記録データと書き込みデータが一致しないと判断した場合（ステップＳ５２：Ｎｏ）、書き込みデータが０であるか否かを判断する（ステップＳ５３）。
　制御部２２は、書き込みデータが０であると判断した場合（ステップＳ５３：Ｙｅｓ）、低抵抗書き込み用に時定数ＲＣを設定する（ステップＳ５４）。一方、制御部２２は、書き込みデータが０でない（１である）と判断した場合（ステップＳ５３：Ｎｏ）、高抵抗書き込み用に時定数ＲＣを設定する（ステップＳ５５）。
　次いで、制御部２２は、所望の磁気抵抗素子１１０に電圧Ｖｍを印加する（ステップＳ５６）。電圧Ｖｍの印加開始から所定時間後、制御部２２は、電圧Ｖｃへスロープを開始し（ステップＳ５７）、電圧Ｖｍから電圧Ｖｃへ徐々に電圧を上げる。このとき、制御部２２は、前述のステップＳ５４またはステップＳ５５で設定された時定数ＲＣ（スロープ傾き）に基づいて、電圧Ｖｍから電圧Ｖｃへ徐々に電圧を上げる。その後、制御部２２は、磁気抵抗素子１１０の反転を検出したら（ステップＳ５８）、処理を終了する。
　このような書き込み動作によれば、書き込み電圧は、反転が生じない電圧Ｖｍまで上げられてから、反転が生じる電圧Ｖｃへ徐々に上げられる。つまり、磁気抵抗素子１１０に対し、反転が生じない電圧Ｖｍが印加され、その後、電圧Ｖｍから反転が生じる電圧Ｖｃまで徐々に電圧が上げられて印加される。これにより、反転が生じる電圧Ｖｃが各磁気抵抗素子１１０でばらつく場合でも、反転成功確率を改善することが可能になるので、書き込み誤り率の低減を実現することができる。
　＜６．第６の実施形態＞
　第６の実施形態は、第４の実施形態に係るスロープ電圧の大きさを高抵抗への書き込みと低抵抗への書き込みとで変えるものである。
　＜６－１．書き込み電圧制御回路の構成例＞
　第６の実施形態に係る書き込み電圧制御回路８０の構成例について図２３を参照して説明する。図２３は、第６の実施形態に係る書き込み電圧制御回路８０の構成例を示す図である。
　図２３に示すように、書き込み電圧制御回路８０は、複数のマルチプレクサ８１～８４と、抵抗８５と、容量８６とを含む。抵抗８５および容量８６は、直列に接続されており、ＲＣ回路として機能する。このＲＣ回路は、二つのマルチプレクサ８２、８３の間に設けられている。なお、書き込み電圧制御回路８０は、第２の実施形態に係る書き込み電圧制御回路４２ａ（図７および図８参照）にかえて設けられている。
　書き込み電圧制御回路８０は、メモリセルアレイ１０（例えば、対象のメモリセル１００の磁気抵抗素子１１０）への印加電圧を制御する。例えば、書き込み電圧制御回路８０は、制御部２２から送信される制御信号（スロープ電圧出力有効信号）ＳＬＰＥＮ、制御信号（書き込み論理信号）ＤＲまたは制御信号（書き込み有効信号）ＷＥＮに応じて、書き込み電圧を電圧Ｖｍまたは二種のスロープ電圧に設定し（三通りの出力）、対象の磁気抵抗素子１１０に印加する。
　スロープ電圧は、前述と同様、例えば、電圧（振幅値）が電圧Ｖｍから電圧Ｖｃまたは電圧Ｖｃ以上まで徐々に増加するスロープ状の電圧である。このスロープ電圧の大きさは、低抵抗への書き込みと高抵抗への書き込みとで異なる。このため、二種類のスロープ電圧が存在する。スロープ電圧としては、例えば、電圧Ｖｍから電圧ＶｃＬのスロープ電圧、電圧Ｖｍから電圧ＶｃＨまでのスロープ電圧がある。
　書き込み電圧制御回路８０は、制御信号ＳＬＰＥＮがオフであり、制御信号ＷＥＮがオンであれば、出力電圧Ｖｏｕｔとして電圧Ｖｍを出力する。また、書き込み電圧制御回路８０は、制御信号ＳＬＰＥＮおよび制御信号ＷＥＮがオンであれば、出力電圧Ｖｏｕｔからスロープ電圧を出力する。このとき、書き込み電圧制御回路８０は、制御信号ＤＲに応じて、電圧Ｖｍから電圧ＶｃＬのスロープ電圧、または、電圧Ｖｍから電圧ＶｃＨまでのスロープ電圧を出力する。
　なお、図２３に示す書き込み電圧制御回路８０の構成は、あくまでも例示であり、他の構成であってもよい。スロープ電圧の出力制御としてＲＣ回路が例示されているが、例えば、出力電圧が線形や徐々に増加すれば、各種の回路が用いられてもよい。
　＜６－２．書き込み動作の処理例＞
　第６の実施形態に係る書き込み動作の処理例について図２４を参照して説明する。
　（フローチャート）
　図２４は、第６の実施形態に係る書き込み動作の流れを示すフローチャートである。制御部２２は、入出力部２１から入力される書き込みコマンドと書き込みデータに応じて、フローチャートをスタートさせる。なお、タイミングチャートは、図１９および図２０と同様であるため、その説明を省略する。
　図２４に示すように、制御部２２は、初期読み出しを実行し（ステップＳ６１）、読み出した記録データと書き込みデータとが一致するか否かを判断する（ステップＳ６２）。制御部２２は、記録データと書き込みデータが一致すると判断した場合（ステップＳ６２：Ｙｅｓ）、処理を終了する。一方、制御部２２は、記録データと書き込みデータが一致しないと判断した場合（ステップＳ６２：Ｎｏ）、書き込みデータが０であるか否かを判断する（ステップＳ６３）。
　制御部２２は、書き込みデータが０であると判断した場合（ステップＳ６３：Ｙｅｓ）、電圧Ｖｃに電圧ＶｃＬを設定する（ステップＳ６４）。一方、制御部２２は、書き込みデータが０でない（１である）と判断した場合（ステップＳ６３：Ｎｏ）、電圧Ｖｃに電圧ＶｃＨを設定する（ステップＳ６５）。
　次いで、制御部２２は、所望の磁気抵抗素子１１０に電圧Ｖｍを印加する（ステップＳ６６）。電圧Ｖｍの印加開始から所定時間後、制御部２２は、電圧Ｖｃへスロープを開始し（ステップＳ６７）、電圧Ｖｍから電圧Ｖｃへ徐々に電圧を上げる。このとき、制御部２２は、前述のステップＳ６４またはステップＳ６５で設定された電圧Ｖｃ（電圧ＶｃＬまたは電圧ＶｃＨ）に基づいて、電圧Ｖｍから電圧Ｖｃへ徐々に電圧を上げる。その後、制御部２２は、磁気抵抗素子１１０の反転を検出したら（ステップＳ６８）、処理を終了する。
　このような書き込み動作によれば、書き込み電圧は、反転が生じない電圧Ｖｍまで上げられてから、反転が生じる電圧Ｖｃへ徐々に上げられる。つまり、磁気抵抗素子１１０に対し、反転が生じない電圧Ｖｍが印加され、その後、電圧Ｖｍから反転が生じる電圧Ｖｃまで徐々に電圧が上げられて印加される。これにより、反転が生じる電圧Ｖｃが各磁気抵抗素子１１０でばらつく場合でも、反転成功確率を改善することが可能になるので、書き込み誤り率の低減を実現することができる。
　＜７．第７の実施形態＞
　第７の実施形態は、第４の実施形態に係るスロープ電圧の傾きおよび大きさを高抵抗への書き込みと低抵抗への書き込みとで変えるものである。
　＜７－１．書き込み電圧制御回路の構成例＞
　第７の実施形態に係る書き込み電圧制御回路９０の構成例について図２５を参照して説明する。図２５は、第７の実施形態に係る書き込み電圧制御回路９０の構成例を示す図である。
　図２５に示すように、書き込み電圧制御回路９０は、複数のマルチプレクサ９１～９５と、複数の抵抗９６ａ、９６ｂと、複数の容量９７ａ、９７ｂとを含む。抵抗９６ａおよび容量９７ａは、直列に接続されており、第１ＲＣ回路として機能する。同様に、抵抗９６ｂおよび容量９７ｂは、直列に接続されており、第２ＲＣ回路として機能する。第１ＲＣ回路は二つのマルチプレクサ９１、９３の間に設けられており、第２ＲＣ回路は二つのマルチプレクサ９２、９３の間に設けられている。なお、書き込み電圧制御回路９０は、第２の実施形態に係る書き込み電圧制御回路４２ａ（図７および図８参照）にかえて設けられている。
　書き込み電圧制御回路９０は、メモリセルアレイ１０（例えば、対象のメモリセル１００の磁気抵抗素子１１０）への印加電圧を制御する。図２５の例では、書き込み電圧制御回路９０は、制御部２２から送信される制御信号（スロープ電圧出力有効信号）ＳＬＰＥＮ、制御信号（書き込み論理信号）ＤＲまたは制御信号（書き込み有効信号）ＷＥＮに応じて、書き込み電圧を電圧Ｖｍまたは二種のスロープ電圧に設定し（三通りの出力）、対応するビットライン１２に接続された磁気抵抗素子１１０に印加する。
　スロープ電圧は、前述と同様、例えば、電圧（振幅値）が電圧Ｖｍから電圧Ｖｃまたは電圧Ｖｃ以上まで徐々に増加するスロープ状の電圧である。このスロープ電圧のスロープ傾きおよび大きさは低抵抗への書き込みと高抵抗への書き込みとで異なり、二種類のスロープ電圧が存在する。スロープ電圧のスロープ傾きは、例えば、低抵抗への書き込みと高抵抗への書き込みとで異なる時定数により制御される。時定数（パラメータ）は、二つのＲＣ回路により決定される。図２５の例では、低抵抗への書き込み用の時定数は、抵抗９６ａおよび容量９７ａのＲＣ回路（ＲＬ、ＣＬ）により決定され、高抵抗への書き込み用の時定数は、抵抗９６ｂおよび容量９７ｂのＲＣ回路（ＲＨ、ＣＨ）により決定される。
　書き込み電圧制御回路９０は、制御信号ＳＬＰＥＮがオフであり、制御信号ＷＥＮがオンであれば、出力電圧Ｖｏｕｔとして電圧Ｖｍを出力する。また、書き込み電圧制御回路９０は、制御信号ＳＬＰＥＮおよび制御信号ＷＥＮがオンであれば、出力電圧Ｖｏｕｔからスロープ電圧を出力する。このとき、書き込み電圧制御回路９０は、制御信号ＳＬＰＥＮおよび制御信号ＤＲに応じてスロープ電圧の傾きおよび大きさを切り替え、傾きおよび大きさが異なる二種類のスロープ電圧の一方を出力する。
　なお、図２５に示す書き込み電圧制御回路９０の構成は、あくまでも例示であり、他の構成であってもよい。スロープ電圧の出力制御として各ＲＣ回路が例示されているが、例えば、出力電圧が線形や徐々に増加すれば、各種の回路が用いられてもよい。
　＜７－２．書き込み動作の処理例＞
　第７の実施形態に係る書き込み動作の処理例について図２６を参照して説明する。
　（フローチャート）
　図２６は、第７の実施形態に係る書き込み動作の流れを示すフローチャートである。制御部２２は、入出力部２１から入力される書き込みコマンドと書き込みデータに応じて、フローチャートをスタートさせる。なお、タイミングチャートは、図１９および図２０と同様であるため、その説明を省略する。
　図２６に示すように、制御部２２は、初期読み出しを実行し（ステップＳ７１）、読み出した記録データと書き込みデータとが一致するか否かを判断する（ステップＳ７２）。制御部２２は、記録データと書き込みデータが一致すると判断した場合（ステップＳ７２：Ｙｅｓ）、処理を終了する。一方、制御部２２は、記録データと書き込みデータが一致しないと判断した場合（ステップＳ７２：Ｎｏ）、書き込みデータが０であるか否かを判断する（ステップＳ７３）。
　制御部２２は、書き込みデータが０であると判断した場合（ステップＳ７３：Ｙｅｓ）、電圧Ｖｃに電圧ＶｃＬを設定し、低抵抗書き込み用に時定数ＲＣを設定する（ステップＳ７４）。一方、制御部２２は、書き込みデータが０でない（１である）と判断した場合（ステップＳ７３：Ｎｏ）、電圧Ｖｃに電圧ＶｃＨを設定し、高抵抗書き込み用に時定数ＲＣを設定する（ステップＳ７５）。
　次いで、制御部２２は、所望の磁気抵抗素子１１０に電圧Ｖｍを印加する（ステップＳ７６）。電圧Ｖｍの印加開始から所定時間後、制御部２２は、電圧Ｖｃへスロープを開始し（ステップＳ７７）、電圧Ｖｍから電圧Ｖｃへ徐々に電圧を上げる。このとき、制御部２２は、前述のステップＳ７４またはステップＳ７５で設定された時定数ＲＣおよび電圧Ｖｃ（電圧ＶｃＬまたは電圧ＶｃＨ）に基づいて、電圧Ｖｍから電圧Ｖｃへ徐々に電圧を上げる。その後、制御部２２は、磁気抵抗素子１１０の反転を検出したら（ステップＳ７８）、処理を終了する。
　このような書き込み動作によれば、書き込み電圧は、反転が生じない電圧Ｖｍまで上げられてから、反転が生じる電圧Ｖｃへ徐々に上げられる。つまり、磁気抵抗素子１１０に対し、反転が生じない電圧Ｖｍが印加され、その後、電圧Ｖｍから反転が生じる電圧Ｖｃまで徐々に電圧が上げられて印加される。これにより、反転が生じる電圧Ｖｃが各磁気抵抗素子１１０でばらつく場合でも、反転成功確率を改善することが可能になるので、書き込み誤り率の低減を実現することができる。
　＜８．第８の実施形態＞
　第８の実施形態は、第３の実施形態に係る二段階の電流印加にスロープ電流（スロープ状に増加する電流）を用いたものである。
　＜８－１．書き込み動作の処理例＞
　（フローチャート）
　第８の実施形態に係るフローチャートは、第３の実施形態に係るフローチャート（図１４参照）と基本的に同じであるが、第８の実施形態では、低抵抗への書き込みであれば、図１４のステップＳ３６およびステップＳ３８において、ステップＳ３４の電流Ｉｍの出力開始から所定時間が経過した後、可変抵抗５２の抵抗値を調整して電流を電流Ｉｍから電流ＩｃＬまで徐々に増加させる。また、高抵抗への書き込みであれば、図１４のステップＳ３７およびステップＳ３８において、ステップＳ３４の電流Ｉｍの出力開始から所定時間が経過した後、可変抵抗５２の抵抗値を調整して電流を電流Ｉｍから電流ＩｃＨまで徐々に増加させる。
　（タイミングチャート）
　図２７は、第８の実施形態に係る低抵抗への書き込み動作時のタイミングチャートを示す図である。図２８は、第８の実施形態に係る高抵抗への書き込み動作時のタイミングチャートを示す図である。
　第８の実施形態に係るタイミングチャートは、第３の実施形態に係るタイミングチャート（図１５、図１６参照）と基本的に同じであるが、第８の実施形態では、図２７に示すように、低抵抗への書き込みであれば、制御信号Ｒｃｔｒｌ（可変抵抗５２の抵抗値）を徐々に変化させ、出力電流Ｉｏｕｔを電流Ｉｍから電流ＩｃＬまで徐々に増加させる。また、図２８に示すように、高抵抗への書き込みであれば、制御信号Ｒｃｔｒｌ（可変抵抗５２の抵抗値）を徐々に変化させ、出力電流Ｉｏｕｔを電流Ｉｍから電流ＩｃＨまで徐々に増加させる。
　このような書き込み動作によれば、書き込み電流は、反転が生じない電流Ｉｍまで上げられてから、反転が生じる電流ＩｃＬまたは電流ＩｃＨへ徐々に上げられる。つまり、磁気抵抗素子１１０に対し、反転が生じない電流Ｉｍが印加され、その後、電流Ｉｍから反転が生じる電流ＩｃＬまたは電流ＩｃＨまで徐々に電流が上げられて印加される。これにより、反転が生じる電流Ｉｃが各磁気抵抗素子１１０でばらつく場合でも、反転成功確率を改善することが可能になるので、書き込み誤り率の低減を実現することができる。
　＜９．各実施形態に係る作用・効果＞
　以上説明したように、記憶装置１は、抵抗値が可変である磁気抵抗素子１１０と、磁気抵抗素子１１０に電圧または電流を印加する印加部（例えば、書き込み電圧制御回路３０、書き込み電流制御回路５０ａなど）と、を備え、印加部は、磁気抵抗素子１１０に対し、電圧として第１電圧（例えば、電圧Ｖｍ）を印加してから第１電圧より大きい第２電圧（例えば、電圧Ｖｃ）を印加する、または、電流として第１電流（例えば、電流Ｉｍ）を印加してから第１電流より大きい第２電流（例えば、電流Ｉｃ）を印加する（図２から図２８参照）。これにより、例えば、第２電圧または第２電流を急峻に立ち上げることが可能になるので、書き込み誤り率の低減を実現することができる。あるいは、第２電圧または第２電流が各磁気抵抗素子１１０でばらつく場合でも、反転成功確率を改善することが可能になるので、書き込み誤り率の低減を実現することができる。
　また、磁気抵抗素子は、電圧制御型の磁気抵抗素子であってもよい（図１、図２など参照）。このような構成において、書き込み誤り率の低減を実現することができる。
　また、第１電圧または第１電流は、抵抗値を低抵抗値から高抵抗値にまたは高抵抗値から低抵抗値にすることが不可能な電圧または電流であり、第２電圧または第２電流は、抵抗値を低抵抗値から高抵抗値にまたは高抵抗値から低抵抗値にすることが可能な電圧または電流であってもよい（図２から図２８参照）。これにより、書き込み誤り率の低減を確実に実現することができる。
　また、印加部は、電圧を第１電圧から第２電圧へ、または、電流を第１電流から第２電流へ段階的に上昇させてもよい（図２から図１６参照）。これにより、書き込み誤り率の低減を確実に実現することができる。
　また、印加部は、電圧または電流を段階的に上昇させる場合、第２電圧または第２電流として、抵抗値を低抵抗値にする場合と抵抗値を高抵抗値にする場合とで異なる電圧または電流を用いてもよい（図２から図１６参照）。これにより、書き込み誤り率の低減を確実に実現することができる。
　また、電圧または電流を段階的に上昇させる場合において、抵抗値を低抵抗値にする場合の電圧または電流は、抵抗値を高抵抗値にする場合の電圧または電流よりも大きくてもよい（図２から図１６参照）。これにより、書き込み誤り率の低減を確実に実現することができる。
　また、印加部は、電圧を第１電圧から第２電圧へ、または、電流を第１電流から第２電流へ徐々に上昇させてもよい（図１７から図２８参照）。これにより、書き込み誤り率の低減を確実に実現することができる。
　また、印加部は、電圧または電流を徐々に上昇させる場合、第２電圧または第２電流として、抵抗値を低抵抗値にする場合と抵抗値を高抵抗値にする場合とで異なる電圧または電流を用いてもよい（図１７から図２８参照）。これにより、書き込み誤り率の低減を確実に実現することができる。
　また、電圧または電流を徐々に上昇させる場合において、抵抗値を低抵抗値にする場合の電圧または電流は、抵抗値を高抵抗値にする場合の電圧または電流よりも大きくてもよい（図１７から図２８参照）。これにより、書き込み誤り率の低減を確実に実現することができる。
　また、第２電圧または第２電流の印加時間は、第１電圧または第１電流の印加時間よりも長くてもよい（図１０、図１１、図１５、図１６など参照）。これにより、書き込み誤り率の低減を確実に実現することができる。
　また、印加部は、可変抵抗５２を含んでもよい（図１３参照）。これにより、簡略な構成で印加部を実現することができる。また、印加部は、直列に接続された抵抗（例えば、抵抗６４、抵抗７５ａ、抵抗７５ｂ、抵抗８５、抵抗９６ａ、抵抗９６ｂなど）および容量（例えば、容量６５、容量７６ａ、容量７６ｂ、容量８６、容量９７ａ、容量９７ｂなど）を含んでもよい（図１７、図２１、図２３、図２５参照）。これにより、簡略な構成で印加部を実現することができる。
　また、記憶装置１は、磁気抵抗素子１１０に接続された選択素子１２０と、磁気抵抗素子１１０の選択素子１２０側と反対側に接続された制御線（例えば、ビットライン１２）と、をさらに備え、印加部は、制御線に接続されてもよい（図１、図２など参照）。このような構成においても、書き込み誤り率の低減を実現することができる。
　また、記憶装置１は、制御線（例えば、ビットライン１２）に接続され、磁気抵抗素子１１０の抵抗値を読み出す読み出し部４３をさらに備えてもよい（図７など参照）。これにより、磁気抵抗素子１１０の抵抗値を検知することができる。
　また、読み出し部４３は、印加部が磁気抵抗素子１１０に電圧または電流を印加する動作中、磁気抵抗素子１１０の抵抗値を読み出し、印加部は、読み出し部４３により読み出された抵抗値に応じて、前述の動作を制御してもよい（図７など参照）。これにより、印加部の印加動作、すなわち書き込み動作を適切に制御することが可能になるので、書き込み誤り率の低減を実現することができる。
　また、印加部は、読み出し部４３により読み出された抵抗値と磁気抵抗素子１１０の目標抵抗値（例えば、低抵抗値または高抵抗値）が異なる場合、前述の動作を続行し、読み出し部４３により読み出された磁気抵抗素子１１０の抵抗値と磁気抵抗素子１１０の目標抵抗値が同じである場合、前述の動作を中止してもよい（図７など参照）。これにより、書き込み誤り率の低減を確実に実現することができる。
　また、記憶装置１は、読み出し部４３により読み出された磁気抵抗素子１１０の抵抗値と磁気抵抗素子１１０の目標抵抗値が同じであるか異なるかの比較を行う比較部４４をさらに備えてもよい（図７など参照）。これにより、書き込み誤り率の低減を確実に実現することができる。
　また、記憶装置１は、比較部４４の比較結果に応じて、前述の動作を続行するか中止するかを判断する帰還部４５をさらに備えてもよい（図７など参照）。これにより、書き込み誤り率の低減を確実に実現することができる。
　また、記憶装置１は、印加部に電圧を出力する電圧出力部４１をさらに備えてもよい（図７など参照）。これにより、書き込み誤り率の低減を確実に実現することができる。
　＜１０．他の実施形態＞
　上述した実施形態（実施例、変形例も含む）に係る各構成や各処理などは、上記の実施形態以外にも種々の異なる形態にて実施されてもよい。例えば、各構成や各処理などは、上述した例に限らず、種々の態様であってもよい。また、例えば、上記文書中や図面中で示した構成、処理手順、具体的名称、あるいは、各種のデータやパラメータなどを含む情報は、特記する場合を除いて任意に変更されてもよい。
　また、上述した実施形態（実施例、変形例も含む）に係る各構成や各処理などは、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各構成や各処理などの分散・統合の具体的形態は図示のものに限られず、その全部または一部は、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散あるいは統合されて構成されてもよい。
　また、上述した実施形態（実施例、変形例も含む）に係る各構成や各処理などは、適宜組み合わせされてもよい。例えば、実施形態の少なくとも一部が他の実施形態の少なくとも一部と適宜組み合わされてもよい。また、実施形態における効果はあくまで例示であって限定されるものではなく、他の効果があってもよい。
　＜１１．適用例＞
　＜１１－１．各種装置＞
　前述の実施形態（変形例も含む）に係る記憶装置１の適用例について図２９を参照して説明する。図２９は、前述の実施形態に係る記憶装置１の適用例を示す図である。
　前述の実施形態に係る記憶装置１は、例えば、以下のように、可視光や赤外光、紫外光、Ｘ線などの光をセンシングする様々なケースに適用されてもよい。例えば、記憶装置１は、下記のような各種装置（電子機器）あるいは各種装置に搭載される電子機器などに適用されてもよい。
　前述の各実施形態のいずれかに係る記憶装置１は、図２９に示すように、例えば、「デジタルカメラや、カメラ機能付きの携帯機器などの、鑑賞用に供される画像を撮影する装置」、「自動停止などの安全運転や、運転者の状態の認識などのために、自動車の前方や後方、周囲、車内などを撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間などの測距を行う測距センサなどの、交通用に供される装置」、「ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、ＴＶや、冷蔵庫、エアーコンディショナなどの家電に供される装置」、「内視鏡や、赤外光の受光による血管撮影を行う装置などの、医療やヘルスケア用に供される装置」、「防犯用途の監視カメラや、人物認証用途のカメラなどの、セキュリティ用に供される装置」、「肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープなどの、美容用に供される装置」、「スポーツ用途など向けのアクションカメラやウェアラブルカメラなどの、スポーツ用に供される装置」、「畑や作物の状態を監視するためのカメラなどの、農業用に供される装置」などに用いられる。
　なお、本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される電子機器として実現されてもよい。また、例えば、本開示に係る技術は、内視鏡手術システムや顕微鏡手術システムなどに搭載される電子機器として実現されてもよい。
　＜１１－２．撮像装置＞
　適用例に係る撮像装置３００について図３０を参照して説明する。図３０は、適用例に係る撮像装置３００の構成例を示す図である。この撮像装置３００は、前述の各実施形態のいずれかに係る記憶装置１を適用した電子機器の一例である。撮像装置３００としては、例えば、デジタルスチルカメラやビデオカメラ、撮像機能を有するスマートフォンや携帯電話機などの電子機器が挙げられる。
　図３０に示すように、撮像装置３００は、光学系３０１、シャッタ装置３０２、撮像素子（固体撮像装置）３０３、制御回路（駆動回路）３０４、信号処理回路３０５、モニタ３０６およびメモリ３０７を備える。この撮像装置３００は、静止画像および動画像を撮像可能である。
　光学系３０１は、１枚または複数枚のレンズを有する。この光学系３０１は、被写体からの光（入射光）を撮像素子３０３に導き、撮像素子３０３の受光面に結像させる。
　シャッタ装置３０２は、光学系３０１および撮像素子３０３の間に配置される。このシャッタ装置３０２は、制御回路３０４の制御に従って、撮像素子３０３への光照射期間および遮光期間を制御する。
　撮像素子３０３は、光学系３０１およびシャッタ装置３０２を介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。撮像素子３０３に蓄積された信号電荷は、制御回路３０４から供給される駆動信号（タイミング信号）に従って転送される。撮像素子３０３としては、例えば、イメージセンサなどの固体撮像装置が用いられる。
　制御回路３０４は、撮像素子３０３の転送動作およびシャッタ装置３０２のシャッタ動作を制御する駆動信号を出力して、撮像素子３０３およびシャッタ装置３０２を駆動する。
　信号処理回路３０５は、撮像素子３０３から出力された信号電荷に対して各種の信号処理を施す。信号処理回路３０５が信号処理を施すことにより得られた画像（画像データ）は、モニタ３０６に供給され、また、メモリ３０７に供給される。
　モニタ３０６は、信号処理回路３０５から供給された画像データに基づき、撮像素子３０３により撮像された動画または静止画を表示する。モニタ３０６としては、例えば、液晶パネルや有機ＥＬ（Electro　Luminescence）パネルなどのパネル型表示装置が用いられる。
　メモリ３０７は、信号処理回路３０５から供給された画像データ、すなわち、撮像素子３０３により撮像された動画または静止画の画像データを記憶する。メモリ３０７としては、例えば、前述の各実施形態のいずれかに係る記憶装置１が用いられる。
　このように構成されている撮像装置３００においても、メモリ３０７として、前述の実施形態（変形例も含む）に係る記憶装置１を適用することにより、前述の実施形態と同様の効果を得ることができる。
　＜１１－３．測距装置＞
　適用例に係る測距装置４００について図３１を参照して説明する。図３１は、適用例に係る測距装置４００の構成例を示す図である。この測距装置４００は、前述の各実施形態のいずれかに係る記憶装置１を適用した電子機器の一例である。
　図３１に示すように、測距装置（距離画像センサ）４００は、光源部４０１と、光学系４０２と、撮像素子（固体撮像装置）４０３、制御回路（駆動回路）４０４、信号処理回路４０５、モニタ４０６およびメモリ４０７を備える。この測距装置４００は、光源部４０１から被写体に向かって投光し、被写体の表面で反射された光（変調光やパルス光）を受光することにより、被写体までの距離に応じた距離画像を取得することができる。
　光源部４０１は、被写体に向かって投光する。光源部４０１としては、例えば、面光源としてレーザ光を射出する垂直共振器面発光レーザ（ＶＣＳＥＬ：Vertical　Cavity　Surface　Emitting　LASER）アレイや、レーザダイオードをライン上に配列したレーザダイオードアレイが用いられる。なお、レーザダイオードアレイは、所定の駆動部（不図示）によって支持され、レーザダイオードの配列方向に垂直の方向にスキャンされる。
　光学系４０２は、１枚または複数枚のレンズを有する。この光学系４０２は、被写体からの光（入射光）を撮像素子４０３に導き、撮像素子４０３の受光面（センサ部）に結像させる。
　撮像素子４０３は、光学系４０２を介して受光面に結像される光に応じて、信号電荷を蓄積する。この撮像素子４０３から出力される受光信号（APD　OUT）から求められる距離を示す距離信号が信号処理回路４０５に供給される。撮像素子４０３としては、例えば、イメージセンサなどの固体撮像装置が用いられる。
　制御回路４０４は、光源部４０１や撮像素子４０３などの動作を制御する駆動信号（制御信号）を出力し、光源部４０１や撮像素子４０３などを駆動する。
　信号処理回路４０５は、撮像素子４０３から供給された距離信号に対して各種の信号処理を施す。例えば、信号処理回路４０５は、距離信号に基づいて距離画像を構築する画像処理（例えば、ヒストグラム処理やピーク検出処理など）を行う。信号処理回路４０５が信号処理を施すことにより得られた画像（画像データ）は、モニタ４０６に供給され、また、メモリ４０７に供給される。
　モニタ４０６は、信号処理回路４０５から供給された画像データに基づき、撮像素子４０３により撮像された距離画像を表示する。モニタ４０６としては、例えば、液晶パネルや有機ＥＬパネルなどのパネル型表示装置が用いられる。
　メモリ４０７は、信号処理回路４０５から供給された画像データ、すなわち、撮像素子４０３により撮像された距離画像の画像データを記憶する。メモリ４０７としては、例えば、前述の各実施形態のいずれかに係る記憶装置１が用いられる。
　このように構成されている測距装置４００においても、メモリ４０７として、前述の実施形態（変形例も含む）に係る記憶装置１を適用することにより、前述の実施形態と同様の効果を得ることができる。
　上述のように、前述の実施形態に係る記憶装置１は、各種の電子機器に実装されることが可能である。例えば、前述の各実施形態（変形例も含む）のいずれかに係る記憶装置１は、撮像装置３００や測距装置４００の他にも、ＨＤＤ（ハードディスクドライブ）、ノートＰＣ（Personal　Computer）、モバイル機器（例えば、スマートフォンやタブレットＰＣなど）、ＰＤＡ（Personal　Digital　Assistant）、ウェアラブルデバイス、ゲーム機器、音楽機器など、各種の電子機器に搭載されてもよい。例えば、記憶装置１は、ストレージなどの各種のメモリとして用いられてもよい。
　＜１２．付記＞
　なお、本技術は以下のような構成も取ることができる。
（１）
　抵抗値が可変である磁気抵抗素子と、
　前記磁気抵抗素子に電圧または電流を印加する印加部と、
　を備え、
　前記印加部は、前記磁気抵抗素子に対し、前記電圧として第１電圧を印加してから前記第１電圧より大きい第２電圧を印加する、または、前記電流として第１電流を印加してから前記第１電流より大きい第２電流を印加する、
　記憶装置。
（２）
　前記磁気抵抗素子は、電圧制御型の磁気抵抗素子である、
　（１）に記載の記憶装置。
（３）
　前記第１電圧または前記第１電流は、前記抵抗値を低抵抗値から高抵抗値にまたは高抵抗値から低抵抗値にすることが不可能な電圧または電流であり、
　前記第２電圧または前記第２電流は、前記抵抗値を低抵抗値から高抵抗値にまたは高抵抗値から低抵抗値にすることが可能な電圧または電流である、
　（１）または（２）に記載の記憶装置。
（４）
　前記印加部は、前記電圧を前記第１電圧から前記第２電圧へ、または、前記電流を前記第１電流から前記第２電流へ段階的に上昇させる、
　（１）から（３）のいずれか一つに記載の記憶装置。
（５）
　前記印加部は、前記第２電圧または前記第２電流として、前記抵抗値を低抵抗値にする場合と前記抵抗値を高抵抗値にする場合とで異なる電圧または電流を用いる、
　（４）に記載の記憶装置。
（６）
　前記抵抗値を前記低抵抗値にする場合の前記電圧または前記電流は、前記抵抗値を前記高抵抗値にする場合の前記電圧または前記電流よりも大きい、
　（５）に記載の記憶装置。
（７）
　前記印加部は、前記電圧を前記第１電圧から前記第２電圧へ、または、前記電流を前記第１電流から前記第２電流へ徐々に上昇させる、
　（１）から（３）のいずれか一つに記載の記憶装置。
（８）
　前記印加部は、前記第２電圧または前記第２電流として、前記抵抗値を低抵抗値にする場合と前記抵抗値を高抵抗値にする場合とで異なる電圧または電流を用いる、
　（７）に記載の記憶装置。
（９）
　前記抵抗値を前記低抵抗値にする場合の前記電圧または前記電流は、前記抵抗値を前記高抵抗値にする場合の前記電圧または前記電流よりも大きい、
　（８）に記載の記憶装置。
（１０）
　前記第２電圧または前記第２電流の印加時間は、前記第１電圧または前記第１電流の印加時間よりも長い、
　（１）から（９）のいずれか一つに記載の記憶装置。
（１１）
　前記印加部は、可変抵抗、または、直列に接続された抵抗および容量を含む、
　（１）から（１０）のいずれか一つに記載の記憶装置。
（１２）
　前記磁気抵抗素子に接続された選択素子と、
　前記磁気抵抗素子の前記選択素子側と反対側に接続された制御線と、
　をさらに備え、
　前記印加部は、前記制御線に接続されている、
　（１）から（１１）のいずれか一つに記載の記憶装置。
（１３）
　前記制御線に接続され、前記磁気抵抗素子の前記抵抗値を読み出す読み出し部をさらに備える、
　（１２）に記載の記憶装置。
（１４）
　前記読み出し部は、前記印加部が前記磁気抵抗素子に前記電圧または前記電流を印加する動作中、前記磁気抵抗素子の前記抵抗値を読み出し、
　前記印加部は、前記読み出し部により読み出された前記抵抗値に応じて、前記動作を制御する、
　（１３）に記載の記憶装置。
（１５）
　前記印加部は、前記読み出し部により読み出された前記抵抗値と前記磁気抵抗素子の目標抵抗値が異なる場合、前記動作を続行し、前記読み出し部により読み出された前記磁気抵抗素子の抵抗値と前記磁気抵抗素子の目標抵抗値が同じである場合、前記動作を中止する、
　（１４）に記載の記憶装置。
（１６）
　前記読み出し部により読み出された前記磁気抵抗素子の前記抵抗値と前記磁気抵抗素子の目標抵抗値が同じであるか異なるかの比較を行う比較部をさらに備える、
　（１４）または（１５）に記載の記憶装置。
（１７）
　前記比較部の比較結果に応じて、前記動作を続行するか中止するかを判断する帰還部をさらに備える、
　（１６）に記載の記憶装置。
（１８）
　前記印加部に電圧を出力する電圧出力部をさらに備える、
　（１３）から（１７）のいずれか一つに記載の記憶装置。
（１９）
　データを記憶する記憶装置を備え、
　前記記憶装置は、
　抵抗値が可変である磁気抵抗素子と、
　前記磁気抵抗素子に電圧または電流を印加する印加部と、
　を備え、
　前記印加部は、前記磁気抵抗素子に対し、前記電圧として第１電圧を印加してから前記第１電圧より大きい第２電圧を印加する、または、前記電流として第１電流を印加してから前記第１電流より大きい第２電流を印加する、
　電子機器。
（２０）
　印加部が、抵抗値が可変である磁気抵抗素子に電圧または電流を印加することを含み、
　前記印加部は、前記磁気抵抗素子に対し、前記電圧として第１電圧を印加してから前記第１電圧より大きい第２電圧を印加する、または、前記電流として第１電流を印加してから前記第１電流より大きい第２電流を印加する、
　記憶装置の制御方法。
（２１）
　（１）から（１８）のいずれか一つに記載の記憶装置を備える、電子機器。
　１　　　記憶装置
　１０　　メモリセルアレイ
　１１　　ワードライン
　１２　　ビットライン
　１３　　ソースライン
　２０　　周辺回路
　２１　　入出力部
　２２　　制御部
　２３　　書き込み部
　２４　　ビットラインアドレスデコーダ
　２５　　ビットライン制御回路
　２６　　ワードラインアドレスデコーダ
　２７　　ワードライン制御回路
　２８　　読み出し部
　３０　　書き込み電圧制御回路
　４０　　書き込み回路
　４１　　電圧出力部
　４２　　電圧印加部
　４２ａ　書き込み電圧制御回路
　４２ｂ　電圧印加素子
　４３　　読み出し部
　４４　　比較部
　４５　　帰還部
　５０　　電流印加部
　５０ａ　書き込み電流制御回路
　５０ｂ　電流印加素子
　５２　　可変抵抗
　６０　　書き込み電圧制御回路
　６４　　抵抗
　６５　　容量
　７０　　書き込み電圧制御回路
　７５ａ　抵抗
　７５ｂ　抵抗
　７６ａ　容量
　７６ｂ　容量
　８０　　書き込み電圧制御回路
　８５　　抵抗
　８６　　容量
　９０　　書き込み電圧制御回路
　９６ａ　抵抗
　９６ｂ　抵抗
　９７ａ　容量
　９７ｂ　容量
　１００　メモリセル
　１１０　磁気抵抗素子
　１２０　選択素子
　３００　撮像装置
　３０７　メモリ
　４００　測距装置
　４０７　メモリ

Claims (20)

  1. 　抵抗値が可変である磁気抵抗素子と、
    　前記磁気抵抗素子に電圧または電流を印加する印加部と、
    　を備え、
    　前記印加部は、前記磁気抵抗素子に対し、前記電圧として第１電圧を印加してから前記第１電圧より大きい第２電圧を印加する、または、前記電流として第１電流を印加してから前記第１電流より大きい第２電流を印加する、
    　記憶装置。
  2. 　前記磁気抵抗素子は、電圧制御型の磁気抵抗素子である、
    　請求項１に記載の記憶装置。
  3. 　前記第１電圧または前記第１電流は、前記抵抗値を低抵抗値から高抵抗値にまたは高抵抗値から低抵抗値にすることが不可能な電圧または電流であり、
    　前記第２電圧または前記第２電流は、前記抵抗値を低抵抗値から高抵抗値にまたは高抵抗値から低抵抗値にすることが可能な電圧または電流である、
    　請求項１に記載の記憶装置。
  4. 　前記印加部は、前記電圧を前記第１電圧から前記第２電圧へ、または、前記電流を前記第１電流から前記第２電流へ段階的に上昇させる、
    　請求項１に記載の記憶装置。
  5. 　前記印加部は、前記第２電圧または前記第２電流として、前記抵抗値を低抵抗値にする場合と前記抵抗値を高抵抗値にする場合とで異なる電圧または電流を用いる、
    　請求項４に記載の記憶装置。
  6. 　前記抵抗値を前記低抵抗値にする場合の前記電圧または前記電流は、前記抵抗値を前記高抵抗値にする場合の前記電圧または前記電流よりも大きい、
    　請求項５に記載の記憶装置。
  7. 　前記印加部は、前記電圧を前記第１電圧から前記第２電圧へ、または、前記電流を前記第１電流から前記第２電流へ徐々に上昇させる、
    　請求項１に記載の記憶装置。
  8. 　前記印加部は、前記第２電圧または前記第２電流として、前記抵抗値を低抵抗値にする場合と前記抵抗値を高抵抗値にする場合とで異なる電圧または電流を用いる、
    　請求項７に記載の記憶装置。
  9. 　前記抵抗値を前記低抵抗値にする場合の前記電圧または前記電流は、前記抵抗値を前記高抵抗値にする場合の前記電圧または前記電流よりも大きい、
    　請求項８に記載の記憶装置。
  10. 　前記第２電圧または前記第２電流の印加時間は、前記第１電圧または前記第１電流の印加時間よりも長い、
    　請求項１に記載の記憶装置。
  11. 　前記印加部は、可変抵抗、または、直列に接続された抵抗および容量を含む、
    　請求項１に記載の記憶装置。
  12. 　前記磁気抵抗素子に接続された選択素子と、
    　前記磁気抵抗素子の前記選択素子側と反対側に接続された制御線と、
    　をさらに備え、
    　前記印加部は、前記制御線に接続されている、
    　請求項１に記載の記憶装置。
  13. 　前記制御線に接続され、前記磁気抵抗素子の前記抵抗値を読み出す読み出し部をさらに備える、
    　請求項１２に記載の記憶装置。
  14. 　前記読み出し部は、前記印加部が前記磁気抵抗素子に前記電圧または前記電流を印加する動作中、前記磁気抵抗素子の前記抵抗値を読み出し、
    　前記印加部は、前記読み出し部により読み出された前記抵抗値に応じて、前記動作を制御する、
    　請求項１３に記載の記憶装置。
  15. 　前記印加部は、前記読み出し部により読み出された前記抵抗値と前記磁気抵抗素子の目標抵抗値が異なる場合、前記動作を続行し、前記読み出し部により読み出された前記磁気抵抗素子の抵抗値と前記磁気抵抗素子の目標抵抗値が同じである場合、前記動作を中止する、
    　請求項１４に記載の記憶装置。
  16. 　前記読み出し部により読み出された前記磁気抵抗素子の前記抵抗値と前記磁気抵抗素子の目標抵抗値が同じであるか異なるかの比較を行う比較部をさらに備える、
    　請求項１４に記載の記憶装置。
  17. 　前記比較部の比較結果に応じて、前記動作を続行するか中止するかを判断する帰還部をさらに備える、
    　請求項１６に記載の記憶装置。
  18. 　前記印加部に電圧を出力する電圧出力部をさらに備える、
    　請求項１３に記載の記憶装置。
  19. 　データを記憶する記憶装置を備え、
    　前記記憶装置は、
    　抵抗値が可変である磁気抵抗素子と、
    　前記磁気抵抗素子に電圧または電流を印加する印加部と、
    　を備え、
    　前記印加部は、前記磁気抵抗素子に対し、前記電圧として第１電圧を印加してから前記第１電圧より大きい第２電圧を印加する、または、前記電流として第１電流を印加してから前記第１電流より大きい第２電流を印加する、
    　電子機器。
  20. 　印加部が、抵抗値が可変である磁気抵抗素子に電圧または電流を印加することを含み、
    　前記印加部は、前記磁気抵抗素子に対し、前記電圧として第１電圧を印加してから前記第１電圧より大きい第２電圧を印加する、または、前記電流として第１電流を印加してから前記第１電流より大きい第２電流を印加する、
    　記憶装置の制御方法。
PCT/JP2025/015834 2024-05-16 2025-04-24 記憶装置、電子機器および記憶装置の制御方法 Pending WO2025239167A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024080177 2024-05-16
JP2024-080177 2024-05-16

Publications (1)

Publication Number Publication Date
WO2025239167A1 true WO2025239167A1 (ja) 2025-11-20

Family

ID=97720118

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/015834 Pending WO2025239167A1 (ja) 2024-05-16 2025-04-24 記憶装置、電子機器および記憶装置の制御方法

Country Status (1)

Country Link
WO (1) WO2025239167A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015147016A1 (ja) * 2014-03-24 2015-10-01 国立大学法人東北大学 抵抗変化型記憶素子のデータ書き込み装置
JP2019021356A (ja) * 2017-07-12 2019-02-07 株式会社東芝 磁気メモリ
WO2023153162A1 (ja) * 2022-02-10 2023-08-17 ソニーセミコンダクタソリューションズ株式会社 磁気抵抗効果メモリ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015147016A1 (ja) * 2014-03-24 2015-10-01 国立大学法人東北大学 抵抗変化型記憶素子のデータ書き込み装置
JP2019021356A (ja) * 2017-07-12 2019-02-07 株式会社東芝 磁気メモリ
WO2023153162A1 (ja) * 2022-02-10 2023-08-17 ソニーセミコンダクタソリューションズ株式会社 磁気抵抗効果メモリ

Similar Documents

Publication Publication Date Title
US6185143B1 (en) Magnetic random access memory (MRAM) device including differential sense amplifiers
US8031517B2 (en) Memory device, memory system having the same, and programming method of a memory cell
US6259644B1 (en) Equipotential sense methods for resistive cross point memory cell arrays
CN104025195B (zh) Dram安全擦除
US7821819B2 (en) Semiconductor memory device and its data reading method
TWI601138B (zh) 記憶體裝置中的路徑分離技術（二）
JP4431265B2 (ja) メモリセル抵抗状態感知回路およびメモリセル抵抗状態感知方法
US8737155B2 (en) Power saving memory apparatus, systems, and methods
US20030002338A1 (en) Biasing scheme of floating unselected wordlines and bitlines of a diode-based memory array
JP4669518B2 (ja) 半導体装置
US10755752B2 (en) Memory device that performs a read operation and a test operation
US20070171745A1 (en) BLEQ driving circuit in semiconductor memory device
JP4993118B2 (ja) 半導体記憶装置及び半導体記憶装置の読み出し方法
KR20030045639A (ko) 메모리 장치 및 메모리 장치 내 기록 전류 발생 방법
US7551509B2 (en) Power circuits for reducing a number of power supply voltage taps required for sensing a resistive memory
WO2025239167A1 (ja) 記憶装置、電子機器および記憶装置の制御方法
JP3185875B2 (ja) センスアンプ駆動回路
JP2005302277A (ja) オプトエレクトロニクス装置
WO2025205092A1 (ja) 記憶装置および電子機器
WO2026028823A1 (ja) 記憶装置、電子機器及び記憶装置の制御方法
CN120283280A (zh) 存储装置、电子设备和存储装置控制方法
CN119054020A (zh) 存储装置、电子设备和存储装置控制方法
US20260004836A1 (en) Storage device, electronic apparatus, and storage device control method
KR20140095941A (ko) 반도체 메모리 장치 및 그것의 구동방법
EP4654194A1 (en) Storage device, electronic apparatus, and method for controlling storage device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25803417

Country of ref document: EP

Kind code of ref document: A1