WO2025211149A1 - 回路基板、およびパワーデバイス - Google Patents

回路基板、およびパワーデバイス

Info

Publication number
WO2025211149A1
WO2025211149A1 PCT/JP2025/010199 JP2025010199W WO2025211149A1 WO 2025211149 A1 WO2025211149 A1 WO 2025211149A1 JP 2025010199 W JP2025010199 W JP 2025010199W WO 2025211149 A1 WO2025211149 A1 WO 2025211149A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
circuit board
ceramic substrate
conductor layer
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/010199
Other languages
English (en)
French (fr)
Inventor
太樹 岡山
洋平 菅
雅寛 虎澤
良仁 猪飼
利明 倉橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
Niterra Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Niterra Co Ltd filed Critical Niterra Co Ltd
Priority to JP2025541696A priority Critical patent/JPWO2025211149A1/ja
Publication of WO2025211149A1 publication Critical patent/WO2025211149A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/692—Ceramics or glasses

Definitions

  • silicon nitride which has higher thermal conductivity than common insulating ceramics and even greater strength, is increasingly being adopted, although its thermal conductivity is inferior to that of aluminum nitride.
  • the bonding of silicon nitride heat dissipation substrates to conductor layers is generally done using a brazing method involving the use of a brazing filler metal containing metal.
  • the present invention was made in consideration of these circumstances, and aims to provide a circuit board and power device that can increase the bonding strength between the ceramic substrate and the conductor layer while maintaining heat transfer between the ceramic substrate and the conductor layer, thereby improving reliability.
  • the area ratio is 10% or more and 75% or less.
  • the area ratio is 1% or more and less than 10%.
  • the thickness of the Ti compound layer is thinner than the thickness of the Ti-Cu mixed layer in the cross section.
  • the thickness of the Ti-Cu mixed layer in the cross section is 0.2 ⁇ m or more and 2.0 ⁇ m or less.
  • the circuit board further comprises a second bonding layer containing titanium formed on the other main surface opposite the one main surface of the ceramic substrate, and a second conductor layer containing copper bonded to the ceramic substrate via the second bonding layer, and the thermal conductivity of the circuit board in a direction perpendicular to the one main surface is 118 W/mK or greater.
  • a power device includes the circuit board described in any one of (1) to (6) above and a power semiconductor mounted on the conductor layer.
  • a method for manufacturing a circuit board includes the steps of preparing a ceramic substrate made of a material primarily composed of silicon nitride, preparing a plate made of a metal containing copper, cleaning the surfaces of the ceramic substrate and the plate, respectively, forming a metal film primarily composed of titanium on one main surface of the ceramic substrate or the plate by sputtering, vapor deposition, or plating, and stacking the ceramic substrate and the plate so that the metal film is sandwiched between them, and joining them by hot pressing.
  • the circuit board or power device of the present invention can increase the bonding strength between the ceramic substrate and the conductor layer while maintaining heat transfer between the ceramic substrate and the conductor layer, resulting in a circuit board or power device with improved reliability.
  • FIG. 1 is a schematic cross-sectional view showing an example of a circuit board according to an embodiment.
  • FIG. 2 is a schematic plan view illustrating an example of a circuit board according to the embodiment.
  • FIG. 3 is a schematic enlarged partial cross-sectional view showing an example of a circuit board according to an embodiment.
  • FIG. 4 is a schematic cross-sectional view showing a modified example of the circuit board according to the embodiment.
  • FIG. 5 is a schematic bottom view showing a modified example of the circuit board according to the embodiment.
  • FIG. 6 is a schematic enlarged partial cross-sectional view showing a modified example of the circuit board according to the embodiment.
  • FIG. 7 is a schematic cross-sectional view showing an example of a power device according to the embodiment.
  • the thickness of the ceramic substrate 10 in the direction perpendicular to one of the main surfaces 12 is preferably 220 ⁇ m or more and 690 ⁇ m or less. This allows for a good balance between the strength and heat dissipation of the ceramic substrate 10. If the thickness is smaller than this range, the strength of the ceramic substrate 10 may be reduced. If the thickness is larger than this range, the heat dissipation properties may be reduced.
  • the bonding layer 20 is formed on one main surface 12 of the ceramic substrate 10.
  • the bonding layer 20 contains titanium (Ti).
  • the bonding layer 20 also includes a Ti compound layer 22 formed on the ceramic substrate 10 side and a Ti-Cu mixed layer 24 formed on the conductor layer 30 side.
  • the area ratio of Ti compounds in the Ti-Cu mixed layer 24 is 10% or more and 75% or less. This increases the bonding strength between the ceramic substrate 10 and the conductor layer 30 while maintaining heat transfer between the ceramic substrate 10 and the conductor layer 30, thereby improving the reliability of the circuit board 50.
  • the bonding layer 20 may also include layers other than the Ti compound layer 22 and the Ti-Cu mixed layer 24 (layers that can be distinguished from the Ti compound layer 22 and the Ti-Cu mixed layer 24 by SEM image or EPMA).
  • the Ti compound layer is preferably thinner than the Ti-Cu mixed layer. This increases the bonding strength between the ceramic substrate 10 and the conductor layer 30. Furthermore, in a cross section perpendicular to one of the principal surfaces 12, the thickness of the Ti-Cu mixed layer 24 is preferably 0.2 ⁇ m or more and 2.0 ⁇ m or less. The thickness of the Ti compound layer 22 is preferably 0.05 ⁇ m or more and 0.50 ⁇ m or less. The thickness of the bonding layer 20 is preferably 0.25 ⁇ m or more and 2.50 ⁇ m or less.
  • the thicknesses of the Ti-Cu mixed layer 24, Ti compound layer 22, and bonding layer 20 can be determined by SEM (Scanning Electron Microscope) observation. Specifically, five locations are randomly selected on the polished surface of a cross section perpendicular to one of the main surfaces 12 of the ceramic substrate 10, and a 10.0 ⁇ m x 7.0 ⁇ m field of view is observed at 20,000x magnification. Next, the lengths of ten lines drawn at equal intervals perpendicular to a 9 ⁇ m line drawn at the interface between the ceramic substrate 10 and the bonding layer 20 are determined. The average of these values is then used as the thickness of the Ti-Cu mixed layer 24, Ti compound layer 22, or bonding layer 20.
  • the types and proportions of elements contained in the ceramic substrate 10, bonding layer 20, and conductor layer 30 can be measured by qualitative and quantitative analysis using an EPMA (Electron Probe Micro Analyzer) and a TEM (Transmission Electron Microscopy) on a polished surface of a cut surface perpendicular to one of the main surfaces 12 of the ceramic substrate 10 of the circuit board 50.
  • the Ti compound layer 22 is a layer containing Ti and Ti compounds as primary components with an area ratio of 90% or more.
  • the Ti compound layer 22 may contain fine-particle Ti compounds and N, Si, Cu, O, etc., with a total area ratio of less than 10% relative to the fine-particle Ti compounds, as determined by EPMA and TEM.
  • the Ti-Cu mixed layer 24 is a layer formed by the interdiffusion of Ti and Cu, and is a layer containing Ti, Ti compounds, Cu, and Cu compounds as primary components with an area ratio of 90% or more.
  • EPMA and TEM have shown that the Ti-Cu mixed layer 24 may contain a mixture of fine particles of Ti, Ti, N, Si, Cu, O, etc.
  • the area ratio of Ti compounds per unit area of the Ti-Cu mixed layer 24 can be calculated from SEM analysis images using image analysis software such as ImageJ.
  • the Ti compounds in the Ti-Cu mixed layer 24 are those compounds whose main component is Ti, as determined by EPMA and TEM.
  • the conductor layer 30 is bonded to the ceramic substrate 10 via the bonding layer 20.
  • the conductor layer 30 is preferably made of a metal containing copper, more preferably a metal containing copper as its main component, and even more preferably oxygen-free copper.
  • a metal containing copper as its main component refers to a metal containing 99 wt% or more copper.
  • the thickness of the conductor layer 30 is preferably 0.2 mm or more and 1.5 mm or less.
  • FIG. 4 is a schematic cross-sectional view showing a modified example of a circuit board 50 according to an embodiment of the present invention.
  • Fig. 5 is a schematic bottom view showing a modified example of a circuit board 50 according to an embodiment of the present invention.
  • Fig. 6 is a schematic partially enlarged cross-sectional view showing a modified example of a circuit board 50 according to an embodiment of the present invention.
  • the circuit board 50 according to an embodiment of the present invention includes a ceramic substrate 10, a bonding layer 20, a conductor layer 30, a second bonding layer 26, and a second conductor layer 32.
  • the configurations of the ceramic substrate 10, the bonding layer 20, and the conductor layer 30 are similar to those of the circuit board 50 described above.
  • the second bonding layer 26 may also contain layers other than the Ti compound layer 22 and the Ti-Cu mixed layer 24 (layers that can be distinguished from the Ti compound layer 22 and the Ti-Cu mixed layer 24 by SEM imaging or EPMA).
  • the Ti compound layer 22 included in the second bonding layer 26 is preferably thinner than the Ti-Cu mixed layer 24 included in the second bonding layer 26. This increases the bonding strength between the ceramic substrate 10 and the second conductor layer 32.
  • the thickness of the Ti-Cu mixed layer 24 included in the second bonding layer 26 is preferably 0.2 ⁇ m or more and 2.0 ⁇ m or less.
  • the thickness of the Ti compound layer 22 included in the second bonding layer 26 is preferably 0.05 ⁇ m or more and 0.5 ⁇ m or less.
  • the thickness of the second bonding layer 26 is preferably 0.25 ⁇ m or more and 2.5 ⁇ m or less.
  • the thickness of the second bonding layer 26 may be the same as or different from the thickness of the bonding layer 20. If the second bonding layer 26 includes a Ti compound layer 22, the thickness of the Ti compound layer 22 of the second bonding layer 26 may be the same as or different from the thickness of the Ti compound layer 22 of the bonding layer 20. Also, if the second bonding layer 26 includes a Ti-Cu mixed layer 24, the thickness of the Ti-Cu mixed layer 24 of the second bonding layer 26 may be the same as or different from the thickness of the Ti-Cu mixed layer 24 of the bonding layer 20.
  • the second conductor layer 32 is bonded to the ceramic substrate 10 via the second bonding layer 26.
  • the second conductor layer 32 is preferably made of a metal containing copper, more preferably made of a metal primarily composed of copper, and even more preferably made of oxygen-free copper.
  • the material of the second conductor layer 32 may be different from the material of the conductor layer 30, but is preferably the same.
  • the thickness of the second conductor layer 32 is preferably 0.2 mm or more and 1.5 mm or less. The thickness of the second conductor layer 32 may be the same as or different from the thickness of the conductor layer 30.
  • the second conductor layer 32 is preferably bonded to an area that occupies 75% or more of the area of the other main surface 16 of the ceramic substrate 10. This allows heat to be dissipated efficiently from the second conductor layer 32, improving the heat dissipation properties of the circuit board 50.
  • the thermal conductivity of the circuit board 50 in a direction perpendicular to one main surface 12 is preferably 118 W/mK or greater. This ensures sufficiently high heat dissipation properties of the circuit board 50. Note that the thermal conductivity in a direction perpendicular to one main surface 12 of the circuit board 50 is measured for a circuit board 50 that includes a conductor layer 30 and a second conductor layer 32, such as the modified circuit board 50.
  • the thermal conductivity in the direction perpendicular to one of the main surfaces 12 of the circuit board 50 can be measured and calculated using the laser flash method.
  • FIG. 7 is a schematic cross-sectional view showing an example of a power device according to an embodiment of the present invention.
  • the power device 100 includes a circuit board 50 and a power semiconductor 60.
  • the bonding layer 20, the second bonding layer 26, etc. of the circuit board 50 are omitted.
  • the circuit board 50 is the circuit board 50 described above.
  • the circuit board 50 has a conductor layer 30 formed on at least one of the main surfaces 12 of the ceramic substrate 10.
  • the circuit board 50 may also have a second conductor layer 32 formed on the other main surface 16 opposite the one main surface 12.
  • a power semiconductor 60 is mounted on the upper side of the conductor layer 30 of the circuit board 50.
  • the power semiconductor 60 and the conductor layer 30 may be joined using solder 52 or the like.
  • the power semiconductor 60 may be, for example, a semiconductor for use in EVs that carries a large current and is prone to high temperatures.
  • the circuit board 50 of the present invention has increased bonding strength while maintaining heat dissipation properties, and therefore is highly resistant to thermal cycles. Therefore, even if high temperatures cause large thermal stresses in the ceramic substrate 10 due to the difference in thermal expansion between the ceramic substrate 10 and the joined metal, cracks and breakage are unlikely to occur.
  • a heat sink 70 may be bonded to the underside of the second conductor layer 32.
  • the heat sink 70 and the second conductor layer 32 may be bonded using solder 52 or the like.
  • the surface of the heat sink 70 opposite the surface bonded to the second conductor layer 32 may be in contact with the heat dissipation member 80 via grease 72 or the like.
  • the heat sink 70 is preferably made of metal, more preferably made of a metal primarily composed of copper, and even more preferably made of oxygen-free copper.
  • the heat dissipation member 80 preferably has heat dissipation fins formed thereon.
  • the heat dissipation member 80 is preferably made of metal, more preferably made of a metal primarily composed of copper or aluminum.
  • a general silicon nitride sintered body can be used as the ceramic substrate.
  • the silicon nitride sintered body can be manufactured, for example, by the following method. First, raw material powder for the silicon nitride sintered body is weighed.
  • the raw material powder for the silicon nitride sintered body may be an oxide, carbonate, hydroxide, nitride, etc. of each element contained in the silicon nitride sintered body.
  • examples of raw material powder for the silicon nitride sintered body include magnesium carbonate, calcium carbonate, and yttrium oxide.
  • Figure 9A is an SEM image of Example 1.
  • Figure 9B is an SEM image of Comparative Example 1.
  • Figure 9C is an SEM image of Comparative Example 2.
  • Example 1 and Comparative Example 1 are SEM images taken at 20,000x magnification, and Comparative Example 2 at 5,000x magnification. Comparative Example 2 was taken at a lower magnification than the others because the bonding layer was thick.
  • the ceramic substrate 10 the Ti compound layer 22 in the bonding layer 20, the Ti-Cu mixed layer 24, and the conductor layer 30 all had different colors and were clearly distinguishable.
  • the SEM images of Comparative Examples 1 and 2 no clearly distinguishable layers were observed within the bonding layer.
  • Example 1 confirmed that the types and amounts of elements contained in the Ti compound layer and the Ti-Cu mixed layer of the bonding layer were different.
  • quantitative EPMA and TEM analysis of Comparative Example 1 confirmed the presence of a Ti-Cu mixed layer.
  • quantitative EPMA and TEM analysis of Comparative Example 2 confirmed that no Ti compound layer was formed. Therefore, the thicknesses of the Ti compound layer, Ti-Cu mixed layer, and bonding layer in the example and comparative example were calculated from SEM images.
  • the circuit board of the present invention has a bonding layer that includes a Ti compound layer and a Ti-Cu mixed layer, and the area ratio of the Ti compound in the Ti-Cu mixed layer is 10% or more and 75% or less, thereby maintaining heat transfer between the ceramic substrate and the conductor layer while increasing the bonding strength between the ceramic substrate and the conductor layer. Therefore, the circuit board or power device of the present invention can improve reliability against thermal cycles.
  • Ceramic substrate 12 One principal surface 16 Other principal surface 20 Bonding layer 22 Ti compound layer 24 Ti—Cu mixed layer 26 Second bonding layer 30 Conductor layer 32 Second conductor layer 50 Circuit board 52 Solder 60 Power semiconductor 70 Heat sink 72 Grease 80 Heat dissipation member 100 Power device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

回路基板５０は、窒化ケイ素を主成分とする材料からなるセラミックス基板１０と、前記セラミックス基板１０の一方の主面１２に形成されたＴｉを含む接合層２０と、前記接合層２０を介して前記セラミックス基板１０に接合されたＣｕを含む導体層３０と、を備え、前記接合層２０は、前記セラミックス基板１０側に形成されたＴｉ化合物層２２と、前記導体層３０側に形成されたＴｉ－Ｃｕ混合層２４とを含み、前記一方の主面に垂直な方向の断面において、前記Ｔｉ－Ｃｕ混合層２４中のＴｉ化合物の面積割合が１０％以上７５％以下である。

Description

回路基板、およびパワーデバイス
　本発明は、回路基板、およびパワーデバイスに関する。
　窒化ケイ素は高い熱伝導率と強度を有する事から、ＥＶ（Electric Vehicle）やＨＶ（Hybrid Vehicle）に搭載されるインバーター用パワーモジュールの絶縁性放熱基板として注目されている。従来、絶縁性の放熱基板材料としては窒化アルミニウムが多く用いられてきたが、ＥＶなどの大電流用パワーモジュールの場合、２５０℃程度まで高温化し、接合された銅などの金属との熱膨張差から基板に大きな熱応力が発生し、強度の低い窒化アルミニウムはクラックや割れが発生してしまっていた。その為、熱伝導は窒化アルミニウムには劣るものの、一般的な絶縁性セラミックスの中では高熱伝導であり、更に高い強度を有する窒化ケイ素の採用が進んでいる。窒化ケイ素放熱基板と導体層との接合は、一般的には金属を含むろう材を介在させたろう付け法により行われている。
　特許文献１には、窒化珪素基板の少なくとも一方の表面側に、銅又は銅合金からなる導体層を積層してなる金属セラミック接合基板であって、前記窒化珪素基板と導体層との間に、窒化チタン、窒化ジルコニウム、窒化バナジウム、及び、窒化アルミニウムからなる群から選択される少なくとも一種の化合物を含み且つ銀を含まない接合層が介在し、該接合層の介在下で、前記窒化珪素基板と導体層とが接合されてなり、前記接合層中の酸素濃度が３×１０１９ａｔｏｍｓ／ｃｍ３以上である金属セラミック接合基板が開示されている。
特許第６４９９５４５号公報
　特許文献１は、窒化珪素基板と導体層とを、比較的薄い厚みの接合層によって接合させることで、微細な回路パターンを形成可能とし、また所要の放熱性能を発揮することができると記載されている。しかしながら、特許文献１に記載された接合強度では、冷熱サイクルに対する耐性が十分でない場合があった。
　このようなことから、パワーデバイスの回路基板として窒化ケイ素放熱基板と導体層とを接合した回路基板を使用する場合、放熱性を維持しつつ、接合強度をより高めた回路基板が要望されていた。
　本発明は、このような事情に鑑みてなされたものであり、セラミックス基板と導体層との間の伝熱性を維持しつつ、セラミックス基板と導体層との接合強度を高くすることができ、信頼性を向上できる回路基板及びパワーデバイスを提供することを目的とする。
　（１）上記の目的を達成するため、本発明の回路基板は、以下の手段を講じた。すなわち、本発明の適用例の回路基板は、窒化ケイ素を主成分とする材料からなるセラミックス基板と、前記セラミックス基板の一方の主面に形成されたチタンを含む接合層と、前記接合層を介して前記セラミックス基板に接合された銅を含む導体層と、を備え、前記接合層は、前記セラミックス基板側に形成されたＴｉ化合物層と、前記導体層側に形成されたＴｉ－Ｃｕ混合層とを含み、前記一方の主面に垂直な方向の断面において、前記Ｔｉ－Ｃｕ混合層におけるＴｉ化合物の面積割合が１０％以上７５％以下である。
　（２）また、（１）の適用例の回路基板において、前記面積割合が１０％以上７５％以下である。
　（３）また、（１）の適用例の回路基板において、前記面積割合が１％以上１０％未満である。
　（４）また、上記（１）から（３）のいずれかの適用例の回路基板において、前記断面において、前記Ｔｉ化合物層の厚さは、前記Ｔｉ－Ｃｕ混合層の厚さよりも薄い。
　（５）また、上記（１）から（４）のいずれかの適用例の回路基板において、前記断面において、前記Ｔｉ－Ｃｕ混合層の厚さは、０．２μｍ以上２．０μｍ以下である。
　（６）また、上記（１）から（５）のいずれかの適用例の回路基板において、前記セラミックス基板の前記一方の主面に対向する他方の主面に形成されたチタンを含む第２の接合層と、前記第２の接合層を介して前記セラミックス基板に接合された銅を含む第２の導体層と、を更に備え、前記回路基板の前記一方の主面に垂直な方向の熱伝導率は、１１８Ｗ／ｍＫ以上である。
　（７）また、本発明の適用例のパワーデバイスは、上記（１）から（６）のいずれかに記載の回路基板と、前記導体層に搭載されたパワー半導体と、を備える。
　（８）また、本発明の適用例の回路基板の製造方法は、窒化ケイ素を主成分とする材料からなるセラミックス基板を準備する工程と、銅を含む金属からなる板材を準備する工程と、前記セラミックス基板及び前記板材の表面をそれぞれ洗浄する工程と、前記セラミックス基板又は前記板材の一方の主面にチタンを主成分とする金属膜をスパッタリング、蒸着、又はメッキにより形成する工程と、前記金属膜が間に挟まれるように前記セラミックス基板及び前記板材を積層し、ホットプレスにより接合する工程と、を含む。
　本発明の回路基板又はパワーデバイスによれば、セラミックス基板と導体層との間の伝熱性を維持しつつ、セラミックス基板と導体層との接合強度を高くすることができ、信頼性を向上できる回路基板又はパワーデバイスとすることができる。
図１は、実施形態に係る回路基板の一例を示す模式的な断面図である。 図２は、実施形態に係る回路基板の一例を示す模式的な平面図である。 図３は、実施形態に係る回路基板の一例を示す模式的な部分拡大断面図である。 図４は、実施形態に係る回路基板の変形例を示す模式的な断面図である。 図５は、実施形態に係る回路基板の変形例を示す模式的な底面図である。 図６は、実施形態に係る回路基板の変形例を示す模式的な部分拡大断面図である。 図７は、実施形態に係るパワーデバイスの一例を示す模式的な断面図である。 図８は、実施例および比較例の回路基板の各層の厚さ、接合強度、熱伝導率を示す表である。 図９Ａは、実施例１のＳＥＭ画像である。 図９Ｂは、比較例１のＳＥＭ画像である。 図９Ｃは、比較例２のＳＥＭ画像である。
　次に、本発明の実施の形態について、図面を参照しながら説明する。説明の理解を容易にするため、各図面において同一の構成要素に対しては同一の参照番号を付し、重複する説明は省略する。なお、構成図において、各構成要素の大きさは概念的に表したものであり、必ずしも実際の寸法比率を表すものではない。
　［回路基板の構成］
　（実施形態）
　まず、本発明の実施形態に係る回路基板を説明する。図１は、本発明の実施形態に係る回路基板５０の一例を示す模式的な断面図である。図２は、本発明の実施形態に係る回路基板５０の一例を示す模式的な平面図である。図３は、本発明の実施形態に係る回路基板５０の一例を示す模式的な部分拡大断面図である。本発明の実施形態に係る回路基板５０は、セラミックス基板１０と、接合層２０と、導体層３０と、を備える。
　セラミックス基板１０は、窒化ケイ素を主成分とする材料からなる。窒化ケイ素を主成分とするとは、窒化ケイ素を８６ｗｔ％以上含むことをいう。セラミックス基板１０は、サイアロンを含んでいてもよい。セラミックス基板１０は、例えば、平板状に形成される。
　セラミックス基板１０の一方の主面１２に垂直な方向の厚さは、２２０μｍ以上６９０μｍ以下であることが好ましい。これにより、セラミックス基板１０の強度と放熱のバランスをよくすることができる。厚さがこの範囲よりも小さいと、セラミックス基板１０の強度が低くなる場合がある。また、厚さがこの範囲よりも大きいと、放熱性が低下する場合がある。
　接合層２０は、セラミックス基板１０の一方の主面１２に形成される。接合層２０は、チタン（Ｔｉ）を含む。また、接合層２０は、セラミックス基板１０側に形成されたＴｉ化合物層２２と、導体層３０側に形成されたＴｉ－Ｃｕ混合層２４とを含む。また、接合層２０は、一方の主面１２に垂直な方向の断面において、Ｔｉ－Ｃｕ混合層２４中のＴｉ化合物の面積割合が１０％以上７５％以下である。これにより、セラミックス基板１０と導体層３０との間の伝熱性を維持しつつ、セラミックス基板１０と導体層３０との接合強度を高くすることができ、回路基板５０の信頼性を向上できる。接合層２０は、Ｔｉ化合物層２２及びＴｉ－Ｃｕ混合層２４以外の層（ＳＥＭ画像又はＥＰＭＡによってＴｉ化合物層２２及びＴｉ－Ｃｕ混合層２４と区別できる層）を含んでいてもよい。
　一方の主面１２に垂直な方向の断面において、Ｔｉ化合物層は、Ｔｉ－Ｃｕ混合層よりも厚さが薄いことが好ましい。これにより、セラミックス基板１０と導体層３０との接合強度がより強くなる。また、一方の主面１２に垂直な方向の断面において、Ｔｉ－Ｃｕ混合層２４の厚さは、０．２μｍ以上２．０μｍ以下であることが好ましい。Ｔｉ化合物層２２の厚さは、０．０５μｍ以上０．５０μｍ以下であることが好ましい。接合層２０の厚さは、０．２５μｍ以上２．５０μｍ以下であることが好ましい。
　Ｔｉ－Ｃｕ混合層２４、Ｔｉ化合物層２２、及び接合層２０の厚さは、ＳＥＭ（Scanning Electron Microscope）観察によって求めることができる。具体的には、セラミックス基板１０の一方の主面１２に垂直な断面の研磨した表面について、ランダムに５箇所を選択して、２００００倍の倍率で１０．０μｍ×７．０μｍの視野を観察する。次に、セラミックス基板１０と接合層２０の界面に引いた９μｍの線分に垂直で等間隔に引いた１０本の線分の各層の界面の間の長さを求める。そして、これらの値の平均値をＴｉ－Ｃｕ混合層２４、Ｔｉ化合物層２２、又は接合層２０の厚さとする。なお、セラミックス基板１０と接合層２０の界面がＳＥＭ画像上で直線でない場合、セラミックス基板１０と接合層２０の界面が直線とみなせる倍率の低いＳＥＭ画像における界面に引いた直線を基準の直線とする。また、各層は、ＳＥＭ画像における色調が異なることから、各層の界面は区別できる。
　セラミックス基板１０、接合層２０、及び導体層３０に含まれる元素の種類及び割合は、回路基板５０のセラミックス基板１０の一方の主面１２に垂直な切断面の研磨面に対して、ＥＰＭＡ（Electron Probe Micro Analyzer、電子プローブマイクロアナライザー）及びＴＥＭ（Transmission Electron Microscopy、透過型電子顕微鏡）を用いた定性・定量分析を行うことで測定することができる。Ｔｉ化合物層２２とは、Ｔｉ及びＴｉ化合物を主成分として面積割合の９０％以上含む層である。Ｔｉ化合物層２２は、ＥＰＭＡ及びＴＥＭの結果、微粒子状のＴｉ化合物及び微粒子状のＴｉ化合物に対して合計の面積割合で１０％未満のＮ、Ｓｉ、Ｃｕ、Ｏ等が存在してもよい。Ｔｉ－Ｃｕ混合層２４とは、ＴｉとＣｕが相互拡散してできた層であり、Ｔｉ、Ｔｉ化合物、Ｃｕ、及びＣｕ化合物を主成分として面積割合の９０％以上含む層である。Ｔｉ－Ｃｕ混合層２４は、ＥＰＭＡ及びＴＥＭの結果、微粒子状のＴｉ、Ｔｉ、Ｎ、Ｓｉ、Ｃｕ、Ｏ等が混合して存在してもよい。Ｔｉ－Ｃｕ混合層２４の単位面積におけるＴｉ化合物の面積割合は、ＳＥＭの分析画像からＩｍａｇｅＪ等の画像解析ソフトを用いて算出することができる。Ｔｉ－Ｃｕ混合層２４中のＴｉ化合物とは、ＥＰＭＡ及びＴＥＭの結果、Ｔｉが主成分である化合物の部分である。
　導体層３０は、接合層２０を介してセラミックス基板１０に接合されている。導体層３０は、銅を含む金属からなることが好ましく、銅を主成分とする金属からなることがより好ましく、無酸素銅からなることがさらに好ましい。銅を主成分とする金属とは、銅を９９ｗｔ％以上含む金属をいう。導体層３０の厚さは、０．２ｍｍ以上１．５ｍｍ以下であることが好ましい。
　（変形例）
　図４は、本発明の実施形態に係る回路基板５０の変形例を示す模式的な断面図である。図５は、本発明の実施形態に係る回路基板５０の変形例を示す模式的な底面図である。図６は、本発明の実施形態に係る回路基板５０の変形例を示す模式的な部分拡大断面図である。本発明の実施形態に係る回路基板５０は、セラミックス基板１０と、接合層２０と、導体層３０と、第２の接合層２６と、第２の導体層３２と、を備える。セラミックス基板１０、接合層２０、導体層３０の構成は、上記の回路基板５０と同様である。
　第２の接合層２６は、セラミックス基板１０の一方の主面１２に対向する他方の主面１６に形成される。第２の接合層２６は、チタンを含むことが好ましい。また、第２の接合層２６は、セラミックス基板１０側に形成されたＴｉ化合物層２２と、導体層３０側に形成されたＴｉ－Ｃｕ混合層２４とを含むことが好ましい。これにより、セラミックス基板１０と第２の導体層３２との間の伝熱性を維持しつつ、セラミックス基板１０と第２の導体層３２との接合強度を高くすることができ、回路基板５０の信頼性を更に向上できる。第２の接合層２６がＴｉ化合物層２２又はＴｉ－Ｃｕ混合層２４を含む場合、第２の接合層２６はＴｉ化合物層２２及びＴｉ－Ｃｕ混合層２４以外の層（ＳＥＭ画像又はＥＰＭＡによってＴｉ化合物層２２及びＴｉ－Ｃｕ混合層２４と区別できる層）を含んでいてもよい。
　第２の接合層２６がＴｉ化合物層２２及びＴｉ－Ｃｕ混合層２４を含む場合、第２の接合層２６に含まれるＴｉ化合物層２２は、第２の接合層２６に含まれるＴｉ－Ｃｕ混合層２４よりも厚さが薄いことが好ましい。これにより、セラミックス基板１０と第２の導体層３２との接合強度がより強くなる。また、第２の接合層２６に含まれるＴｉ－Ｃｕ混合層２４の厚さは、０．２μｍ以上２．０μｍ以下であることが好ましい。第２の接合層２６に含まれるＴｉ化合物層２２の厚さは、０．０５μｍ以上０．５μｍ以下であることが好ましい。第２の接合層２６の厚さは、０．２５μｍ以上２．５μｍ以下であることが好ましい。
　第２の接合層２６の厚さは、接合層２０の厚さと同一でもよいし、異なっていてもよい。第２の接合層２６がＴｉ化合物層２２を含む場合、第２の接合層２６のＴｉ化合物層２２の厚さは、接合層２０のＴｉ化合物層２２の厚さと同一でもよいし、異なっていてもよい。また、第２の接合層２６がＴｉ－Ｃｕ混合層２４を含む場合、第２の接合層２６のＴｉ－Ｃｕ混合層２４の厚さは、接合層２０のＴｉ－Ｃｕ混合層２４の厚さと同一でもよいし、異なっていてもよい。
　第２の導体層３２は、第２の接合層２６を介してセラミックス基板１０に接合されている。第２の導体層３２は、銅を含む金属からなることが好ましく、銅を主成分とする金属からなることがより好ましく、無酸素銅からなることがさらに好ましい。第２の導体層３２の材質は、導体層３０の材質と異なっていてもよいが、同一であることが好ましい。第２の導体層３２の厚さは、０．２ｍｍ以上１．５ｍｍ以下であることが好ましい。第２の導体層３２の厚さは、導体層３０の厚さと同一でもよいし、異なっていてもよい。
　図５に示されるように、第２の導体層３２は、セラミックス基板１０の他方の主面１６の面積の７５％以上の領域に接合されていることが好ましい。これにより、第２の導体層３２から効率よく放熱することができ、回路基板５０の放熱性が高くなる。
　回路基板５０の一方の主面１２に垂直な方向の熱伝導率は、１１８Ｗ／ｍＫ以上であることが好ましい。これにより、回路基板５０の放熱性が十分に高くなる。なお、回路基板５０の一方の主面１２に垂直な方向の熱伝導率は、変形例の回路基板５０のように、導体層３０及び第２の導体層３２を備える回路基板５０に対して測定することとする。
　回路基板５０の一方の主面１２に垂直な方向の熱伝導率は、レーザーフラッシュ法にて測定、算出することができる。
　これらの特徴により、セラミックス基板１０と導体層３０との間の伝熱性を維持しつつ、セラミックス基板１０と導体層３０との接合強度を高くすることができ、回路基板５０の信頼性を向上できる。
　［パワーデバイスの構成］
　図７は、本発明の実施形態に係るパワーデバイスの一例を示す模式的な断面図である。パワーデバイス１００は、回路基板５０、及びパワー半導体６０、を備える。図７では、回路基板５０の接合層２０、第２の接合層２６等は省略している。
　回路基板５０は、上述した回路基板５０である。回路基板５０は、セラミックス基板１０の少なくとも一方の主面１２に導体層３０が形成されている。回路基板５０は、一方の主面１２に対向する他方の主面１６に第２の導体層３２が形成されていてもよい。
　回路基板５０の導体層３０の上側に、パワー半導体６０が搭載されている。パワー半導体６０と導体層３０は、はんだ５２等を使用して接合されていてもよい。パワー半導体６０は、例えば、ＥＶ用の大電流が流れ、高温化しやすい半導体であってもよい。本発明の回路基板５０は放熱性を維持しつつ接合強度を高めているため、冷熱サイクルに対する耐性も高くなる。そのため、高温化によって、セラミックス基板１０と接合された金属との熱膨張差からセラミックス基板１０に大きな熱応力が発生した場合であっても、クラックや割れが発生しにくい。
　回路基板５０が第２の導体層３２を備える場合、第２の導体層３２の下側に、放熱板７０が接合されていてもよい。放熱板７０と第２の導体層３２は、はんだ５２等を使用して接合されていてもよい。
　放熱板７０の第２の導体層３２と接合される面と対向する面は、放熱部材８０とグリース７２等を介して接触していてもよい。放熱板７０は、金属からなることが好ましく、銅を主成分とする金属からなることがより好ましく、無酸素銅からなることがさらに好ましい。放熱部材８０は、放熱フィンが形成されていることが好ましい。放熱部材８０は、金属からなることが好ましく、銅またはアルミニウムを主成分とする金属からなることがより好ましい。
　［回路基板の製造方法］
　上記の回路基板の製造方法の一例を以下に示す。セラミックス基板は、一般的な窒化ケイ素焼結体を使用することができる。窒化ケイ素焼結体は、例えば、以下のような方法で製造することができる。まず、窒化ケイ素焼結体の原料粉末を秤量する。窒化ケイ素焼結体の原料粉末は、窒化ケイ素焼結体に含まれる各元素の酸化物、炭酸塩、水酸化物、窒化物等であってもよい。窒化ケイ素焼結体の原料粉末は、窒化ケイ素の他、例えば、炭酸マグネシウム、炭酸カルシウム、酸化イットリウム等が挙げられる。
　これらの原料粉末にエタノールを加え、ボールミルにて、例えば４０～１００ｒｐｍで６～６０時間湿式で混合粉砕してスラリーを得る。スラリーを湯煎やスプレードライヤー等で乾燥することで、混合粉末が得られる。
　次に、混合粉末を型に充填し、例えば圧力３０ＭＰａで一軸プレスを行い、所望の形状に成形する。その後、例えば圧力１５０ＭＰａでＣＩＰ処理（冷間静水圧成形処理）を行って成形体を得る。得られた成形体（ＣＩＰプレス体）を、例えば内部をＢＮ塗布した炭化ケイ素製の型に入れ、９気圧の窒素雰囲気下で最高温度１８００℃～１９００℃で５時間～３０時間保持して焼成することによって窒化ケイ素焼結体を得られる。
　得られた窒化ケイ素焼結体を所定の形状および厚さになるように外形を加工することで、セラミックス基板を製造する。加工は、例えば切断、研削、研磨等により行うことができる。セラミックス基板の導体層又は第２の導体層を接合する側の主面は、平面粗さＲａを０．５μｍ以下に研磨することが好ましい。
　セラミックス基板の製造とは別に、導体層又は第２の導体層となる所定の厚さの板材を準備する。板材は、銅を含む金属からなることが好ましく、銅を主成分とする金属からなることがより好ましく、無酸素銅からなることがさらに好ましい。次に、板材またはセラミックス基板の一方の主面に接合層となるＴｉを主成分とする金属膜を形成する。金属膜は、スパッタリング、蒸着、メッキ等で形成することができる。金属膜の厚さは、０．０１μｍ以上１０．０μｍ以下であることが好ましい。このように、Ｔｉを主成分とする薄い金属膜を予め形成してホットプレスによる直接接合をすることで、Ｔｉ化合物層とＴｉ－Ｃｕ混合層が形成される。また、Ｔｉ－Ｃｕ混合層中のＴｉ化合物の面積割合が１０％以上７５％以下となる。他方の主面に第２の接合層となる金属膜を形成してもよい。また、金属膜形成の前に、セラミックス基板及び板材の表面の油分等の有機物を除去する工程を設けることが好ましい。表面の有機物を十分に除去することで、熱処理中に発生するガスが抑えられ、チタン又は銅の拡散に寄与すると考えられる。有機物を除去する工程は、種々の方法を使用することができ、例えば脱脂洗浄、水洗、アセトン洗浄等を適用できる。これらを組み合わせてもよいし、乾燥工程を設けてもよい。
　次に、金属膜が間に挟まれるようにセラミックス基板及び板材を積層する。そして、ＨＰ処理（熱間加圧処理）、又はＨＩＰ処理（熱間等方圧加圧処理）をすることで板材とセラミックス基板を接合することができる。ＨＰ処理の条件は、例えば、圧力は５ＭＰａ以上３０ＭＰａ以下、最高温度は７００℃以上９８０℃以下、最高温度保持時間は１０分以上２時間以下とすることができる。
　このような製造方法により、セラミックス基板と導体層との間の伝熱性を維持しつつ、セラミックス基板と導体層との接合強度を高くすることができ、信頼性を向上できる回路基板を製造することができる。
　［実施例、比較例］
　（実施例１）
　窒化ケイ素粉末（平均粒径１．４μｍ）９４ｗｔ％、炭酸マグネシウム粉末（平均粒径２．５μｍ）３ｗｔ％、酸化イットリウム粉末（平均粒径１．０μｍ）３ｗｔ％となるように秤量した。次に、秤量した原料粉を用いてボールミリングして、混合スラリーを得た。ボールミリングは樹脂製のポットに原料粉とエタノールを投入し、窒化ケイ素製の球石を使用して、６０ｒｐｍで２４ｈｒ粉砕混合した。得られた混合スラリーは湯煎によって乾燥させて、混合粉末を得た。
　得られた混合粉末を一軸プレスとＣＩＰで粉末プレス成形を行い、成形体を作製した。まず、専用金型に混合粉末を充填後、３０ＭＰａの圧力で一軸プレスにより仮成形を行った。次に、仮成形体を専用袋に真空引きして入れ、１５０ＭＰａの圧力でＣＩＰ成形を行った。得られた成形体を焼成した。焼結法は、窒素９気圧のガス圧力による雰囲気焼成とし、最高温度１９００℃で１０時間保持した。型は、内部をＢＮ塗布した炭化ケイ素製の型を使用した。焼成した窒化ケイ素焼結体を１００ｍｍ×１００ｍｍ×０．３２ｍｍの大きさに切断し、導体層の接合面の表面粗さＲａを０．５μｍ以下となるように研磨して、セラミックス基板を準備した。
　これとは別に、１００ｍｍ×１００ｍｍ×０．３ｍｍの大きさの無酸素銅製の板材（導体層、第２の導体層）を２枚準備した。次に、セラミックス基板及び板材の表面をそれぞれ洗浄した。次に、セラミックス基板の一方の主面及び他方の主面（板材との接合面）に接合層となるＴｉを１．０μｍの厚さでスパッタリングした。そして、導体層、セラミックス基板、導体層（第２の導体層）の順に積層して、ＨＰ処理（熱間加圧処理）をして接合した。圧力は１０ＭＰａ、最高温度は９００℃、最高温度保持時間は３０分とした。このようにして、実施例１の回路基板を作製した。
　（実施例２）
　実施例２の回路基板は、セラミックス基板にスパッタリングしたＴｉの厚さを０．８μｍとした以外、実施例１の回路基板と同様の条件で作製した。
　（実施例３）
　実施例３の回路基板は、セラミックス基板にスパッタリングしたＴｉの厚さを０．５μｍとした以外、実施例１の回路基板と同様の条件で作製した。
　（実施例４）
　実施例４の回路基板は、セラミックス基板にスパッタリングしたＴｉの厚さを０．２μｍとした以外、実施例１の回路基板と同様の条件で作製した。
　（実施例５）
　実施例５の回路基板は、導体層および第２の導体層として、１００ｍｍ×１００ｍｍ×０．５ｍｍの大きさの無酸素銅製の板材が用いられる。セラミックス基板にスパッタリングしたＴｉの厚さを１．０μｍとし、ＨＰ処理の最高温度を１０００℃とした以外は、実施例１の回路基板と同様の条件で作製した。
　（実施例６）
　実施例６の回路基板は、導体層および第２の導体層として、１００ｍｍ×１００ｍｍ×０．５ｍｍの大きさの無酸素銅製の板材が用いられる。セラミックス基板にスパッタリングしたＴｉの厚さを０．５μｍとし、ＨＰ処理の最高温度を１０００℃とした以外は、実施例１の回路基板と同様の条件で作製した。
　（実施例７）
　実施例６の回路基板は、導体層および第２の導体層として、１００ｍｍ×１００ｍｍ×０．５ｍｍの大きさの無酸素銅製の板材が用いられる。セラミックス基板にスパッタリングしたＴｉの厚さを０．２μｍとし、ＨＰ処理の最高温度を１０００℃とした以外は、実施例１の回路基板と同様の条件で作製した。
　（比較例１）
　比較例１の回路基板は、セラミックス基板の両面に１．０μｍのＴｉ箔をホットプレスした以外、実施例１の回路基板と同様の条件で作製した。
　（比較例２）
　比較例２の回路基板は、板材にＴｉをスパッタリングせず、Ｔｉ、Ｃｕ、Ａｇを含むロウ材を１５μｍの厚さで塗布し、８００℃に加熱して接合した以外、実施例１の回路基板と同様の条件で作製した。
　［各種測定］
　得られた実施例、比較例の回路基板は、次の測定等により評価を行った。
　（熱伝導率の算出）
　実施例、比較例の回路基板に対し、室温でのレーザーフラッシュ法で熱伝導率を求めた。
　（冷熱サイクル試験）
　実施例、比較例の回路基板を冷熱サイクル試験機に載置し、以下の冷熱サイクル試験を行った。冷熱サイクル試験は、－４０℃を３０分間⇒２５℃を１０分間⇒１５０℃を３０分間⇒２５℃を１０分間⇒－４０℃に冷却、を１サイクルとし、５００サイクル後に回路基板を観察した。導体層又は接合層の膨れやセラミックス基板の亀裂がなかったものを合格（○）、導体層又は接合層の膨れやセラミックス基板の亀裂があったものを不合格（×）と判断した。
　（Ｔｉ化合物層及びＴｉ－Ｃｕ混合層の確認、厚さの測定）
　回路基板をセラミックス基板の一方の主面に垂直に切断し、研磨した。そして、断面の２００００倍のＳＥＭ画像の観察により、Ｔｉ化合物層及びＴｉ－Ｃｕ混合層の存在の確認をした。次に、断面の２００００倍のＳＥＭ画像を５か所撮影した。次に、各ＳＥＭ画像について、セラミックス基板と接合層の界面に直線を引き、その直線に垂直に等間隔で１０本の線分を引いた。１０本の線分上での各界面間の距離を測定して、平均値を求めることで、各層の厚さを求めた。
　（各層の含有元素の測定）
　上記断面と同一の断面に対し、ＥＰＭＡ及びＴＥＭで各層に含まれる元素の種類と相対的な量を測定した。
　（Ｔｉ－Ｃｕ混合層におけるＴｉ化合物の面積割合の算出）
　ＩｍａｇｅＪを用いて、ＳＥＭの分析画像からＴｉ－Ｃｕ混合層の単位面積におけるＴｉ化合物の面積割合を算出した。
　（接合強度試験）
　実施例又は比較例の回路基板の接合した銅板（導体層）に５ｍｍ幅にスリットを入れて、銅板の端部を一部剥がした。次に、剥がした銅板の端部を引張試験機（今田製作所、SL-6001）で挟み、接合面に垂直方向に引っ張って銅板が剥がれる際の荷重値を測定した。そして、荷重値を５ｍｍで割って、各回路基板の接合強度の値とした。
　（結果）
　図８は、実施例および比較例の回路基板の各層の厚さ、接合強度、及び熱伝導率の結果を示す表である。Ｔｉ化合物層及びＴｉ－Ｃｕ混合層を有し、Ｔｉ－Ｃｕ混合層中のＴｉ化合物の面積割合が１％以上７５％以下であった実施例１～７は、接合強度が高く、熱伝導率も高い値で維持できていた。また、Ｔｉ－Ｃｕ混合層中のＴｉ化合物の面積割合が１％以上１０％未満であった実施例５～７は、Ｔｉ－Ｃｕ混合層中のＴｉ化合物の面積割合が１０％以上７５％以下であった実施例１～４よりも、伝熱性および接合強度が高いという結果が得られた。これに対し、Ｔｉ－Ｃｕ混合層が形成されなかった比較例１は、熱伝導率はある程度高かったものの、接合強度は実施例の接合強度よりも低くなった。従来のロウ材で接合した比較例２は、接合強度も熱伝導率も低くなった。これにより、Ｔｉ化合物層及びＴｉ－Ｃｕ混合層を有し、Ｔｉ－Ｃｕ混合層中のＴｉ化合物の面積割合が１０％以上７５％以下であることが好ましいことが分かった。
　図９Aは、実施例１のＳＥＭ画像である。図９Bは、比較例１のＳＥＭ画像である。図９Cは、比較例２のＳＥＭ画像である。実施例１及び比較例１は２００００倍、比較例２は５０００倍のＳＥＭ画像である。比較例２は、接合層の厚さが厚かったため、他より低い倍率とした。実施例１のＳＥＭ画像を観察すると、セラミックス基板１０、接合層２０中のＴｉ化合物層２２、Ｔｉ－Ｃｕ混合層２４、導体層３０は色調が異なり、明確に区別できた。一方、比較例１又は２のＳＥＭ画像を観察しても、接合層内に明確に区別できる層は確認できなかった。また、実施例１のＥＰＭＡ及びＴＥＭの定量分析により、接合層のＴｉ化合物層とＴｉ－Ｃｕ混合層に含有される元素の種類や量が異なることが確認できた。一方、比較例１のＥＰＭＡ及びＴＥＭの定量分析により、Ｔｉ－Ｃｕ混合層が確認できた。また、比較例２のＥＰＭＡ及びＴＥＭの定量分析により、Ｔｉ化合物層が形成されていないことが確認できた。そのため、実施例、比較例のＴｉ化合物層、Ｔｉ－Ｃｕ混合層、及び接合層の厚さはＳＥＭ画像から算出した。
　上記のように、本発明の回路基板は、接合層がＴｉ化合物層とＴｉ－Ｃｕ混合層を含み、Ｔｉ－Ｃｕ混合層中のＴｉ化合物の面積割合が１０％以上７５％以下であることで、セラミックス基板と導体層との間の伝熱性を維持しつつ、セラミックス基板と導体層との接合強度を高くすることができた。そのため、本発明の回路基板又はパワーデバイスは、冷熱サイクルに対する信頼性を向上できる。
　本発明は上記実施形態に限定されず、本発明の思想と範囲に含まれる様々な変形および均等物に及ぶことはいうまでもない。また、各図面に示された構成要素の構造、形状、数、位置、大きさ等は説明の便宜上のものであり、適宜変更しうる。
１０　セラミックス基板
１２　一方の主面
１６　他方の主面
２０　接合層
２２　Ｔｉ化合物層
２４　Ｔｉ－Ｃｕ混合層
２６　第２の接合層
３０　導体層
３２　第２の導体層
５０　回路基板
５２　はんだ
６０　パワー半導体
７０　放熱板
７２　グリース
８０　放熱部材
１００　パワーデバイス

 

Claims (8)

  1. 　窒化ケイ素を主成分とする材料からなるセラミックス基板と、
    　前記セラミックス基板の一方の主面に形成されたチタンを含む接合層と、
    　前記接合層を介して前記セラミックス基板に接合された銅を含む導体層と、を備え、
    　前記接合層は、前記セラミックス基板側に形成されたＴｉ化合物層と、前記導体層側に形成されたＴｉ－Ｃｕ混合層とを含み、
    　前記一方の主面に垂直な方向の断面において、前記Ｔｉ－Ｃｕ混合層中のＴｉ化合物の面積割合が１％以上７５％以下であることを特徴とする、回路基板。
  2. 　前記面積割合が、１０％以上７５％以下であることを特徴とする、請求項１に記載の回路基板。
  3. 　前記面積割合が、１％以上１０％未満であることを特徴とする、請求項１に記載の回路基板。
  4. 　前記断面において、前記Ｔｉ化合物層の厚さは、前記Ｔｉ－Ｃｕ混合層の厚さよりも薄いことを特徴とする、請求項１に記載の回路基板。
  5. 　前記断面において、前記Ｔｉ－Ｃｕ混合層の厚さは、０．２μｍ以上２．０μｍ以下であることを特徴とする、請求項１乃至請求項４のいずれか１項に記載の回路基板。
  6. 　前記セラミックス基板の前記一方の主面に対向する他方の主面に形成されたチタンを含む第２の接合層と、
    　前記第２の接合層を介して前記セラミックス基板に接合された銅を含む第２の導体層と、を更に備え、
    　前記回路基板の前記一方の主面に垂直な方向の熱伝導率は、１１８Ｗ／ｍＫ以上であることを特徴とする請求項１乃至請求項４に記載の回路基板。
  7. 　請求項１乃至請求項４のいずれか1項に記載の回路基板と、
    　前記導体層に搭載されたパワー半導体と、を備えることを特徴とするパワーデバイス。
  8. 　窒化ケイ素を主成分とする材料からなるセラミックス基板を準備する工程と、
    　銅を含む金属からなる板材を準備する工程と、
    　前記セラミックス基板及び前記板材の表面をそれぞれ洗浄する工程と、
    　前記セラミックス基板又は前記板材の一方の主面にチタンを主成分とする金属膜をスパッタリング、蒸着、又はメッキにより形成する工程と、
    　前記金属膜が間に挟まれるように前記セラミックス基板及び前記板材を積層し、ホットプレスにより接合する工程と、を含むことを特徴とする、回路基板の製造方法。

     
PCT/JP2025/010199 2024-04-02 2025-03-17 回路基板、およびパワーデバイス Pending WO2025211149A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2025541696A JPWO2025211149A1 (ja) 2024-04-02 2025-03-17

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024-059766 2024-04-02
JP2024059766 2024-04-02

Publications (1)

Publication Number Publication Date
WO2025211149A1 true WO2025211149A1 (ja) 2025-10-09

Family

ID=97267314

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/010199 Pending WO2025211149A1 (ja) 2024-04-02 2025-03-17 回路基板、およびパワーデバイス

Country Status (2)

Country Link
JP (1) JPWO2025211149A1 (ja)
WO (1) WO2025211149A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176651A (ja) * 1994-12-05 1995-07-14 Toshiba Corp パワー半導体モジュール基板の製造方法
JPH09153567A (ja) * 1995-09-28 1997-06-10 Toshiba Corp 高熱伝導性窒化珪素回路基板および半導体装置
JP2017035805A (ja) * 2015-08-07 2017-02-16 Ｊｘ金属株式会社 金属セラミック接合基板及び、その製造方法
JP2024504717A (ja) * 2021-01-21 2024-02-01 エルエックス セミコン カンパニー， リミティド プリント回路用基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176651A (ja) * 1994-12-05 1995-07-14 Toshiba Corp パワー半導体モジュール基板の製造方法
JPH09153567A (ja) * 1995-09-28 1997-06-10 Toshiba Corp 高熱伝導性窒化珪素回路基板および半導体装置
JP2017035805A (ja) * 2015-08-07 2017-02-16 Ｊｘ金属株式会社 金属セラミック接合基板及び、その製造方法
JP2024504717A (ja) * 2021-01-21 2024-02-01 エルエックス セミコン カンパニー， リミティド プリント回路用基板の製造方法

Also Published As

Publication number Publication date
JPWO2025211149A1 (ja) 2025-10-09

Similar Documents

Publication Publication Date Title
JP4649027B2 (ja) セラミックス回路基板
JP5988977B2 (ja) 半導体素子用放熱部品
CN103492345B (zh) 陶瓷电路基板
CN103503130B (zh) 陶瓷电路基板
JP6729224B2 (ja) セラミックス／アルミニウム接合体、絶縁回路基板、パワーモジュール、ｌｅｄモジュール、熱電モジュール
JP7490039B2 (ja) 複合基板
JP7807377B2 (ja) 回路基板用積層体
JP7625710B2 (ja) プリント回路用基板の製造方法
JP2014107468A (ja) アルミニウム−ダイヤモンド系複合体放熱部品
CN114728857A (zh) 铜-陶瓷接合体、绝缘电路基板、铜-陶瓷接合体的制造方法及绝缘电路基板的制造方法
WO2010109960A1 (ja) 窒化アルミニウム基板、窒化アルミニウム回路基板、半導体装置および窒化アルミニウム基板の製造方法
WO2025211149A1 (ja) 回路基板、およびパワーデバイス
JP7533124B2 (ja) グラフェン含有炭素質部材／セラミックス接合体、および、銅／グラフェン含有炭素質部材／セラミックス接合体
WO2025211150A1 (ja) 回路基板、およびパワーデバイス
JP7804143B1 (ja) 回路基板、およびパワーデバイス
JP2019513664A (ja) 銅−セラミック複合材
JP2025156972A (ja) 回路基板、およびパワーデバイス
KR102529238B1 (ko) 세라믹 기판 및 이의 제조방법
JP2010215465A (ja) 窒化アルミニウム基板およびその製造方法並びに回路基板、半導体装置
JP4731790B2 (ja) 半導体搭載基板用小チップの製造方法
WO2017090422A1 (ja) セラミックス／アルミニウム接合体、絶縁回路基板、パワーモジュール、ｌｅｄモジュール、熱電モジュール
JP7810829B2 (ja) 窒化珪素基板およびそれを用いた窒化珪素回路基板
WO2025225249A1 (ja) 回路基板およびパワーデバイス
JP3562042B2 (ja) セラミックス基板及びその製造方法
JP2026075113A (ja) 回路基板およびパワーデバイス

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2025541696

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2025541696

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25782303

Country of ref document: EP

Kind code of ref document: A1