WO2025192055A1 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
WO2025192055A1
WO2025192055A1 PCT/JP2025/002363 JP2025002363W WO2025192055A1 WO 2025192055 A1 WO2025192055 A1 WO 2025192055A1 JP 2025002363 W JP2025002363 W JP 2025002363W WO 2025192055 A1 WO2025192055 A1 WO 2025192055A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
metal plate
circuit board
semiconductor
cooling module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/002363
Other languages
English (en)
French (fr)
Inventor
元人 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to DE112025000114.1T priority Critical patent/DE112025000114T5/de
Publication of WO2025192055A1 publication Critical patent/WO2025192055A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/10—Arrangements for heating

Definitions

  • the present invention relates to a semiconductor device.
  • the semiconductor device includes a semiconductor module and a cooling module in which the semiconductor module is arranged, with a metal plate, a buffer layer, a bonding layer, and an insulating plate sandwiched between the semiconductor module and the cooling module (see, for example, Patent Documents 1 to 4).
  • the present invention aims to provide a semiconductor device that suppresses a decrease in thermal conductivity by reducing the stress between the substrate and the cooling module.
  • One aspect of the present invention provides a semiconductor device having an insulating circuit board including a metal plate as its bottom layer, a stress relief layer formed on the underside of the metal plate and having a linear expansion coefficient greater than that of the metal plate, and a cooling module including a mounting surface to which the underside of the stress relief layer is attached via a thermally conductive adhesive.
  • the stress relief layer may contain aluminum.
  • the bonding temperature of the thermally conductive adhesive may be 200° C. or less.
  • the thermally conductive adhesive may include an epoxy resin and a filler contained in the epoxy resin.
  • the filler may be electrically conductive.
  • the placement surface of the cooling module may be made of at least one of copper and aluminum.
  • FIG. 1 is a side cross-sectional view of a semiconductor device according to an embodiment
  • FIG. 2 is a rear view of the semiconductor device according to the embodiment.
  • 1 is a flowchart showing a method for manufacturing a semiconductor device according to an embodiment.
  • 1A to 1C are diagrams (part 1) for explaining a semiconductor module assembly process according to an embodiment;
  • 10A to 10C are diagrams (part 2) for explaining the semiconductor module assembly process according to the embodiment;
  • 10A to 10C are diagrams (part 3) for explaining the semiconductor module assembly process according to the embodiment;
  • 1 is a side cross-sectional view of a semiconductor module according to an embodiment;
  • FIG. 1 is a side cross-sectional view of a semiconductor device according to a reference example.
  • 10 is a graph showing the amount of warpage and tensile stress depending on the thickness of the stress relaxation layer.
  • front surface and “top surface” refer to the X-Y plane facing upward (+Z direction) in the semiconductor device 1 of FIG. 1. Similarly, “top” refers to the upward (+Z direction) direction in the semiconductor device 1 of FIG. 1.
  • Back surface and “bottom surface” refer to the X-Y plane facing downward (-Z direction) in the semiconductor device 1 of FIG. 1. Similarly, “bottom” refers to the downward (-Z direction) direction in the semiconductor device 1 of FIG. 1.
  • “Higher” and “upper” refer to the upper (+Z direction) position in the semiconductor device 1 of FIG. 1.
  • “lower” and “lower” refer to the lower (-Z direction) position in the semiconductor device 1 of FIG. 1.
  • the terms “front surface,” “top surface,” “top,” “back surface,” “bottom surface,” “bottom,” and “side surface” are merely convenient expressions for specifying relative positional relationships and do not limit the technical concept of the present invention.
  • “up” and “down” do not necessarily refer to the vertical direction relative to the ground. In other words, the “up” and “down” directions are not limited to the direction of gravity.
  • “main component” refers to a component containing 80 vol% or more. “Substantially the same” means that the difference is within a range of ⁇ 10%.
  • Perfectdicular,” “orthogonal,” and “parallel” mean that the difference is within a range of ⁇ 10°.
  • FIG. 1 is a side cross-sectional view of the semiconductor device according to the embodiment.
  • FIG. 2 is a rear view of the semiconductor device according to the embodiment.
  • FIG. 2 is a cross-sectional view of the semiconductor device 1 in FIG. 1 taken along the II plane indicated by the dashed-dotted line. That is, FIG. 2 is a plan view of the placement surface 3a on which the joining members 4 of the cooling module 3 are provided.
  • FIG. 1 is a cross-section taken along the dashed-dotted line II in FIG. 2, viewed in the +Y direction.
  • the semiconductor device 1 includes a semiconductor module 2, a cooling module 3, and a joining member 4 that joins the semiconductor module 2 and the cooling module 3.
  • the semiconductor device 1 may also include other necessary components.
  • the semiconductor module 2 includes semiconductor chips 10a, 10b, 10d, and 10e, an insulating circuit board 20, a printed circuit board 30, and a stress relief layer 24, as well as a sealing member 35 that seals these.
  • the semiconductor chips 10a, 10b, 10d, and 10e may be power MOSFETs (Metal Oxide Semiconductor Field Effect Transistors) primarily composed of silicon carbide.
  • the body diode of the power MOSFET may function as an FWD (Free Wheeling Diode).
  • Such semiconductor chips 10a, 10b, 10d, and 10e each have, for example, an input electrode (drain electrode) as the main electrode on the back surface, and an output electrode (source electrode) and a control electrode (gate electrode) as main electrodes on the front surface.
  • the control electrode may be located at the center of one side of the front surface of each of the semiconductor chips 10a, 10b, 10d, and 10e, or offset from the center along the side.
  • Semiconductor chips 10a, 10b, 10d, and 10e may also include switching elements primarily made of silicon.
  • the switching elements are, for example, RC (Reverse-Conducting)-IGBTs (Insulated Gate Bipolar Transistors).
  • RC-IGBTs are semiconductor elements in which an IGBT and FWD are arranged in inverse parallel within a single chip.
  • Such semiconductor chips 10a, 10b, 10d, and 10e each have an input electrode (collector electrode) as a main electrode on their back surface, and an output electrode (emitter electrode) and a control electrode (gate electrode) as main electrodes on their front surface.
  • the control electrode may be located at the center of one edge of the front surface of semiconductor chips 10a, 10b, 10d, and 10e, or offset from the center along the edge.
  • semiconductor chips 10a, 10b, 10d, and 10e may be semiconductor chips primarily composed of silicon, each including a pair of switching elements and diode elements.
  • semiconductor chips 10a and 10d may be switching elements
  • semiconductor chips 10b and 10e may be diode elements.
  • the switching elements are, for example, power MOSFETs and IGBTs.
  • a semiconductor chip including a switching element has, for example, an input electrode (a drain electrode in a power MOSFET, a collector electrode in an IGBT) as the main electrode on the back surface, and a gate electrode as the control electrode and an output electrode (a source electrode in a power MOSFET, an emitter electrode in an IGBT) as the main electrode on the front surface.
  • an SBD (Schottky Barrier Diode) or a PiN (P-intrinsic-N) diode is used as the FWD for the diode element.
  • a semiconductor chip containing a diode element has an output electrode (cathode electrode) as the main electrode on the back surface and an input electrode (anode electrode) as the main electrode on the front surface.
  • solder 12 is composed of solder components.
  • Solder components are materials that make up solder 12 and include lead-free solder primarily composed of a specific alloy.
  • the specific alloy contains tin. Examples of such alloys include at least one of the following alloys: tin-silver alloy, tin-silver-copper alloy, tin-zinc-bismuth alloy, tin-copper alloy, tin-silver-indium-bismuth alloy, and tin-antimony alloy.
  • solder components may contain additives.
  • examples of additives include nickel, germanium, cobalt, or silicon. Therefore, examples of solder components include at least one of silver, zinc, copper, bismuth, indium, and antimony, along with tin. Furthermore, the solder components may contain at least one of nickel, germanium, cobalt, and silicon. Furthermore, a sintered body may be used instead of the solder 12. When joining using a sintered body, the sintered material may be, for example, powder of silver, iron, copper, aluminum, titanium, nickel, tungsten, or molybdenum.
  • the insulating circuit board 20 includes an insulating plate 21, a metal plate 22, and conductive circuit patterns 23a and 23b.
  • the insulating plate 21 and the metal plate 22 are rectangular in plan view. The corners of the insulating plate 21 and the metal plate 22 may be round-chamfered or C-chamfered.
  • the size of the metal plate 22 is smaller than the size of the insulating plate 21 in plan view, and is formed inside the insulating plate 21.
  • the insulating plate 21 may be, for example, a ceramic substrate.
  • the ceramic substrate is made of ceramic with good thermal conductivity. Ceramics are made of materials whose main components are, for example, aluminum oxide, aluminum nitride, and silicon nitride.
  • the insulating plate 21 has a rectangular shape in plan view. Examples of insulating circuit boards 20 that include insulating plates 21 with such a configuration include DCB (Direct Copper Bonding) substrates and AMB (Active Metal Brazed) substrates.
  • the insulating plate 21 may also be made of resin.
  • the resin may be a material with low thermal resistance and high insulating properties.
  • An example of such a resin is a thermosetting resin.
  • the thermosetting resin may further contain a filler. By controlling the material and content of the filler in the insulating plate 21, the thermal resistance of the insulating plate 21 can be further reduced.
  • thermosetting resins include at least one of epoxy resin, cyanate resin, polyimide resin, benzoxazine resin, unsaturated polyester resin, phenolic resin, melamine resin, silicone resin, and maleimide resin.
  • the filler is composed of at least one of an oxide and a nitride. Examples of oxides include silicon oxide and aluminum oxide. Examples of nitrides include silicon nitride, aluminum nitride, and boron nitride. Furthermore, the filler may be hexagonal boron nitride.
  • the thickness of such insulating plate 21 depends on the rated voltage of semiconductor device 1. In other words, the higher the rated voltage of semiconductor device 1, the thicker the insulating plate 21 needs to be. On the other hand, it is necessary to make the insulating plate 21 as thin as possible to reduce thermal resistance.
  • the metal plate 22 is made of a metal with excellent thermal conductivity. Examples of such metals include copper, aluminum, or an alloy containing at least one of these. In this example, copper is included. Furthermore, to improve corrosion resistance, the surface of the metal plate 22 may be plated. In this case, the plating material contains nickel. Examples of such plating materials include nickel, nickel-phosphorus alloys, and nickel-boron alloys.
  • Conductive circuit patterns 23a, 23b are formed over the entire surface of insulating plate 21 except for its edges.
  • the ends of conductive circuit patterns 23a, 23b facing the outer periphery of insulating plate 21 overlap the ends on the outer periphery of metal plate 22. This maintains a stress balance between insulating circuit board 20 and metal plate 22 on the back surface of insulating plate 21. This further suppresses damage to insulating plate 21, such as excessive warping and cracking.
  • the conductive circuit patterns 23a, 23b are made of a material with excellent conductivity. Examples of such materials include copper, aluminum, or an alloy containing at least one of these.
  • the conductive circuit patterns 23a, 23b can also be plated with a material with excellent corrosion resistance. Examples of such materials include nickel, nickel-phosphorus alloys, and nickel-boron alloys.
  • the conductive circuit patterns 23a, 23b for the insulating plate 21 are obtained by forming a metal plate on the front surface of the insulating plate 21 and then etching or otherwise processing this metal plate. Alternatively, the conductive circuit patterns 23a, 23b may be cut out of a metal plate in advance and bonded to the front surface of the insulating plate 21. Note that the conductive circuit patterns 23a, 23b included in the semiconductor device 1 of this embodiment are merely an example. The number, shape, size, etc. of the conductive circuit patterns may be selected as needed.
  • the printed circuit board 30 comprises an insulating layer and multiple upper circuit pattern layers formed on the front surface of the insulating layer.
  • the printed circuit board 30 may also comprise multiple lower circuit pattern layers on the back surface of the insulating layer.
  • Such a printed circuit board 30 faces the front surface of the insulated circuit board 20 in plan and side views.
  • the printed circuit board 30 is electrically connected to the output electrodes, input electrodes, and control electrodes of the semiconductor chips 10a, 10b, 10d, and 10e.
  • the conductive posts 31a, 31b, 31d, and 31e shown in FIG. 1 are merely examples, and may also include conductive posts not shown in FIG. 1.
  • the upper portions of the conductive posts 31a, 31b, 31d, and 31e, along with the conductive posts not shown, are electrically connected to the upper and lower circuit pattern layers of the printed circuit board 30.
  • the lower portions are connected to the output and control electrodes of the semiconductor chips 10a, 10b, 10d, and 10e by solder 32.
  • the solder composition of solder 32 is the same as that of solder 12.
  • the sintered body described above may also be used instead of solder 32.
  • the printed circuit board 30 is electrically connected to the output electrodes on the front surfaces of the semiconductor chips 10a and 10b through conductive posts 31a and 31b. It is also electrically connected to the output electrodes on the front surfaces of the semiconductor chips 10d and 10e through conductive posts 31d and 31e.
  • the printed circuit board 30 is electrically connected to the input electrodes on the backside of the semiconductor chips 10a and 10b via conductive posts 31c and conductive circuit patterns 23a. It is also electrically connected to the input electrodes on the backside of the semiconductor chips 10d and 10e via conductive posts 31f and conductive circuit patterns 23b.
  • the printed circuit board 30 is electrically connected to the control electrodes on the front surfaces of the semiconductor chips 10a and 10b via conductive posts (not shown).
  • the printed circuit board 30 is electrically connected to the control electrodes on the front surfaces of the semiconductor chips 10d and 10e via conductive posts (not shown).
  • the stress relaxation layer 24 is provided on the entire lower surface of the metal plate 22 of the insulated circuit board 20.
  • the stress relaxation layer 24 is made of a material with a higher linear expansion coefficient than the metal plate 22 of the insulated circuit board 20. Furthermore, a material with high thermal conductivity is preferable. An example of such a material is aluminum.
  • the stress relaxation layer 24 includes a heat dissipation surface 24a on its lower surface. This heat dissipation surface 24a may be approximately flat. The heat dissipation surface 24a is also part of the lower surface of the semiconductor module 2. Furthermore, the heat dissipation surface 24a of the stress relaxation layer 24 is exposed from the sealing lower surface 35a of the sealing member 35 described below.
  • the heat dissipation surface 24a of the stress relaxation layer 24 may protrude outward from the sealing lower surface 35a of the sealing member 35, or may be flush with the sealing lower surface 35a of the sealing member 35. In this embodiment, the heat dissipation surface 24a of the stress relief layer 24 is flush with the lower sealing surface 35a of the sealing member 35.
  • the sealing member 35 seals the entire insulating circuit board 20, semiconductor chips 10a, 10b, 10d, and 10e, printed circuit board 30, and stress relief layer 24. If necessary, various terminals, for example, for input, output, and control, may protrude from the upper surface of the sealing member 35.
  • the sealing member 35 may be, for example, a rectangular parallelepiped, and includes a flat sealing lower surface 35a. The heat dissipation surface 24a of the stress relief layer 24 is exposed from the sealing lower surface 35a of the sealing member 35.
  • Such a sealing member 35 may be a thermosetting resin containing a filler. That is, the sealing member 35 is composed primarily of an insulating filler (described below) and a resin (thermosetting resin).
  • the thermosetting resin is, for example, epoxy resin, phenolic resin, maleimide resin, or polyester resin.
  • the filler may be primarily composed of an insulating ceramic with high thermal conductivity.
  • Such a filler is, for example, silicon oxide, aluminum oxide, boron nitride, or aluminum nitride.
  • the cooling module 3 has an upper surface, a placement surface 3a, on which the heat dissipation surface 24a of the semiconductor module 2 is placed.
  • the placement surface 3a is wider and generally flat than the sealing lower surface 35a, which is the back surface of the semiconductor module 2.
  • the cooling module 3 may be, for example, a heat dissipation base equipped with heat dissipation fins, or a cooling device in which a refrigerant circulates inside.
  • At least the portion of the cooling module 3, including the placement surface 3a on which the semiconductor module 2 is placed, is made of a metal with excellent thermal conductivity. Examples of such materials include copper, aluminum, or an alloy containing at least one of these. In this example, copper is included.
  • the surface of the placement surface 3a of the cooling module 3 may be plated. In this case, the plating material contains nickel. Examples of such plating materials include nickel, nickel-phosphorus alloy, and nickel-boron alloy.
  • the joining member 4 is provided between the heat dissipation surface 24a of the stress relaxation layer 24 of the semiconductor module 2 and the placement surface 3a of the cooling module 3.
  • the shape and size of the joining member 4 in a plan view in the -Z direction roughly match the shape and size of the underside of the semiconductor module 2.
  • the joining member 4 contacts the heat dissipation surface 24a of the stress relaxation layer 24 of the semiconductor module 2 and the surrounding sealing underside 35a.
  • Such a joining member 4 may be a thermally conductive adhesive and may be made of a material that has thermal conductivity, insulation, and adhesive properties.
  • the thermal conductivity may be, for example, 10 W/(m ⁇ K) or more.
  • a material may be selected that achieves a thermal conductivity within this range.
  • the adhesive strength may be, for example, 10 MPa or more. Note that the adhesive strength here refers to tensile adhesive strength.
  • the joining temperature may be 200°C or less.
  • Such a joining member 4 may, for example, be primarily composed of a resin and contain a filler.
  • the resin may be, for example, an epoxy-based resin.
  • the filler may, for example, be primarily composed of ceramics or metal.
  • Ceramics have high thermal conductivity, and examples of such materials include silicon oxide, aluminum oxide, boron nitride, and aluminum nitride.
  • a joining member 4 containing such a filler can ensure thermal conductivity in addition to adhesive properties.
  • the metal has high thermal conductivity and electrical conductivity, and examples of such metals include silver, copper, gold, nickel, chromium, aluminum, and alloys containing at least one of these.
  • the joining member 4 containing such a filler not only provides adhesiveness, but also ensures thermal conductivity and electrical conductivity.
  • the electrical conductivity of the joining member 4 ensures that the stress relief layer 24 and the cooling module 3 (described below) are at the same potential, preventing electrical discharge between the semiconductor module 2 (stress relief layer 24) and the cooling module 3.
  • the outer corners of the joining member 4 may be rounded. This prevents stress concentration at the corners. This reduces peeling of the joining member 4 from the heat dissipation surface 24a and the placement surface 3a.
  • FIG. 3 is a flowchart showing the manufacturing method for a semiconductor device according to an embodiment.
  • a preparation step is performed to prepare the components of the semiconductor device 1 (step P1).
  • the components prepared here include the semiconductor chips 10a, 10b, 10d, and 10e that make up the semiconductor module 2, the insulating circuit board 20, the printed circuit board 30 on which conductive posts 31a, 31b, 31c, 31d, 31e, and 31f are provided, the sealing member 35, the bonding member 4, and the raw materials for the stress relaxation layer 24.
  • the cooling module 3 is also included.
  • Manufacturing equipment used to manufacture the semiconductor device 1 may also be prepared. Examples of manufacturing equipment include an application device for applying solder and a molding device for sealing with a sealing member.
  • a semiconductor module assembly process is performed to assemble the semiconductor module 2 (process P2).
  • the semiconductor module assembly process further includes the following processes.
  • a stress relief layer 24 is formed on the insulating circuit board 20 (process P2a). This process P2a will be explained using Figure 4.
  • Figure 4 is a diagram for explaining the semiconductor module assembly process of this embodiment.
  • Metal powder is sprayed onto the back surface of the metal plate 22 of the insulated circuit board 20.
  • this spraying is performed using a cold spray method, in which the metal powder is accelerated to a supersonic speed range and sprayed in a solid state, forming a stress relief layer 24 on the back surface of the metal plate 22.
  • the cold spray method can be performed at a lower temperature than other thermal spraying methods. This prevents oxidation of the metal plate 22 and suppresses the effects of heat on the insulated circuit board 20.
  • a stress relief layer 24 is formed on the back surface of the metal plate 22 of the insulated circuit board 20, as shown in Figure 4.
  • the insulated circuit board 20 with the stress relief layer 24 can also be formed by the following method.
  • a metal plate made of the same material as the metal plate 22 and a clad material in which a layer made of the same material as the stress relief layer 24 is formed on the back surface of the metal plate are prepared.
  • This clad material is manufactured by roll-bonding the previously described layers to the previously described metal plate and then performing heat treatment. Such clad material is cut to the desired size to obtain a member in which the metal plate 22 and the stress relief layer 24 are laminated.
  • An insulating plate 21 is formed on the front surface of the metal plate 22 of this member, and conductive circuit patterns 23a and 23b are formed on the front surface of the insulating plate 21, thereby obtaining the insulated circuit board 20 with the stress relief layer 24 formed as shown in Figure 4.
  • FIG. 5 is a diagram for explaining the semiconductor module assembly process of this embodiment.
  • Semiconductor chips 10a, 10b, 10d, and 10e are bonded to conductive circuit patterns 23a and 23b of the insulating circuit board 20 via solder 12.
  • the bonding here is performed using conventional solder bonding.
  • semiconductor chips 10a and 10b are bonded to conductive circuit pattern 23a of the insulating circuit board 20 via solder 12
  • semiconductor chips 10d and 10e are bonded to conductive circuit pattern 23b via solder 12, as shown in Figure 5.
  • the printed circuit board 30 is provided with pre-installed conductive posts 31a, 31b, 31c, 31d, 31e, and 31f. These conductive posts 31a, 31b, 31c, 31d, 31e, and 31f are joined with solder 32 using conventional soldering. This results in a structure in which the printed circuit board 30 is attached to the insulating circuit board 20 to which the semiconductor chips 10a, 10b, 10d, and 10e are joined, as shown in Figure 6.
  • Process P2d The final step in process P2 is sealing with sealing member 35 (process P2d).
  • Process P2d will be explained using Figures 7 and 2.
  • Figure 7 is a side cross-sectional view of a semiconductor module according to an embodiment.
  • Figure 2 is a view of the back surface (heat dissipation surface 24a and sealing lower surface 35a) of the semiconductor module 2 in Figure 7 as viewed in the +Z direction, and is a plan view of the heat dissipation surface 24a and sealing lower surface 35a of the semiconductor module 2.
  • the structure obtained in process P2c is set, for example, in a specified mold.
  • the mold is filled with sealing member 35 to seal the structure.
  • the mold is then removed to obtain the semiconductor module 2 shown in Figure 7.
  • the heat dissipation surface 24a of the stress relaxation layer 24 is exposed from the sealing lower surface 35a of the sealing member 35.
  • the sealing lower surface 35a of the sealing member 35 and the heat dissipation surface 24a of the stress relaxation layer 24 form the same plane.
  • the back surface of the semiconductor module 2 is made up of the sealing lower surface 35a of the sealing member 35 and the heat dissipation surface 24a of the stress relaxation layer 24.
  • the bonding material 4 may be applied to either the back surface of the semiconductor module 2 (heat dissipation surface 24a and sealing lower surface 35a) or the placement surface 3a of the cooling module 3.
  • an attachment process is performed in which the heat dissipation surface 24a and sealing lower surface 35a of the stress relaxation layer 24 of the semiconductor module 2 are attached to the mounting surface 3a of the cooling module 3 via the bonding material 4 (process P4).
  • the cooling module 3 with the bonding material 4 applied to its mounting surface 3a is fixed to a predetermined fixing base, and the semiconductor module 2 is set against the bonding material 4 applied to the cooling module 3 from the sealing lower surface 35a side.
  • the structure including the cooling module 3 and the semiconductor module 2 placed on the placement surface 3a of the cooling module 3 via the bonding member 4 is heated.
  • the heating temperature is, for example, 200°C or less. Because this heating temperature is lower than the melting temperature of the solders 12, 32, re-melting of the solders 12, 32 in the semiconductor module 2 is suppressed.
  • the semiconductor module 2 is pressed against the cooling module 3 with a constant pressure. This makes it possible to control the thickness of the bonding member 4. By heating in this manner, the bonding member 4 hardens, bonding the semiconductor module 2 and cooling module 3. In this way, the semiconductor device 1 shown in Figures 1 and 2 is obtained.
  • Figure 8 is a side cross-sectional view of the semiconductor device of the reference example.
  • the semiconductor module 2 of the semiconductor device 100 of the reference example is a case in which the semiconductor module 2 of the semiconductor device 1 does not include the stress relief layer 24.
  • the semiconductor device 100 has the same configuration as the semiconductor device 1, except for the stress relief layer 24.
  • the joining member 400 may be a thermal interface material (hereinafter referred to as TIM), but is different from the joining member 4 of the embodiment.
  • TIM used here is an insulating material such as thermally conductive grease, elastomer sheet, RTV (Room Temperature Vulcanization) rubber, gel, or phase change material.
  • the joining member 400 comes into contact with the entire heat dissipation surface 22a and sealing lower surface 35a of the metal plate 22 of the semiconductor module 2, joining the semiconductor module 2 and the cooling module 3.
  • the components included in the semiconductor module 2 included in such a semiconductor device 100 have different linear expansion coefficients.
  • the semiconductor module 2 is heated and cooled during manufacturing, and the semiconductor module 2 and cooling module 3 are warped and deformed due to thermal cycles during use of the semiconductor device 100.
  • This places stress on the bonding member 400 between the semiconductor module 2 and the cooling module 3.
  • the bonding member 400 is grease-like, it will be pushed out from between the semiconductor module 2 and the cooling module 3 every time the semiconductor module 2 and the cooling module 3 deform.
  • the bonding member 400 is sheet-like, peeling will occur between the semiconductor module 2 and the cooling module 3.
  • the bonding member 400 is adhesive, cracks will occur, and peeling will occur between the semiconductor module 2 and the cooling module 3. Therefore, when stress is generated in the bonding member 400 in this way, the thermal conductivity between the semiconductor module 2 and the cooling module 3 will decrease, and the heat dissipation ability of the semiconductor module 2 will decrease.
  • the semiconductor device 1 described above includes an insulating circuit board 20 having a metal plate 22 as its bottom layer, a stress relief layer 24 formed on the underside of the metal plate 22 and having a linear expansion coefficient greater than that of the metal plate 22, and a cooling module 3 including a mounting surface 3a on the underside of the stress relief layer 24, with a bonding member 4 made of thermally conductive adhesive interposed therebetween. Because the stress relief layer 24 has a linear expansion coefficient greater than that of the metal plate 22, the difference in linear expansion coefficient between the metal plate 22 (insulating circuit board 20) and the mounting surface 3a of the cooling module 3 is gradually reduced. This reduces the overall amount of warping of the semiconductor module 2, thereby reducing stress on the bonding member 4.
  • the bonding member 4 has adhesive properties and thus adheres the cooling module 3 to the semiconductor module 2. As a result, the decrease in thermal conductivity between the semiconductor module 2 and the cooling module 3 is reduced, preventing a decrease in the heat dissipation performance of the semiconductor module 2.
  • Figure 9 is a graph showing the amount of warpage and tensile stress as a function of the thickness of the stress relaxation layer.
  • Figure 9(A) shows the amount of warpage of the insulated circuit board 20 as a function of the thickness of the joining member 4.
  • the horizontal axis of Figure 9(A) represents the thickness [mm] of the joining member 4, and the vertical axis of Figure 9(A) represents the amount of warpage [%].
  • the amount of warpage refers to, for example, when the top surface of the insulated circuit board 20 (the side facing the conductive circuit patterns 23a and 23b) faces up and upward convex warpage occurs, the distance from the bottom surface of the insulated circuit board 20 before warpage occurs to the apex of the upwardly convex top surface of the insulated circuit board 20 after warpage occurs.
  • Figure 9(A) shows the amount of warpage when the temperature during joining using the joining member 4 is 175°C and then cooled to room temperature (25°C).
  • Figure 9(B) shows the tensile stress on the insulating circuit board 20 depending on the thickness of the joining member 4.
  • the horizontal axis of Figure 9(B) represents the thickness [mm] of the joining member 4, and the vertical axis of Figure 9(B) represents the tensile stress [%].
  • the thickness of the stress relief layer 24 is preferably 0.25 mm or more and 0.2 mm or less, and more preferably 0.05 mm or more.

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

基板と冷却モジュールとの間の応力を低減することで熱伝導性の低下を抑制する。　半導体装置（１）は、金属板（２２）を最下層に含む絶縁回路基板（２０）と、金属板（２２）の下面に形成された、線膨張係数が金属板（２２）よりも大きい応力緩和層（２４）と、応力緩和層（２４）の下面が熱伝導接着剤である接合部材（４）を介して設けられる配置面（３ａ）を含む冷却モジュール（３）と、を含む。応力緩和層（２４）が金属板（２２）よりも線膨張係数が大きいため、金属板（２２）（絶縁回路基板（２０））と冷却モジュール（３）の配置面（３ａ）との間で線膨張係数の差が段階的に低減し応力が低減する。

Description

半導体装置
　本発明は、半導体装置に関する。
　半導体装置は、半導体モジュールと半導体モジュールが配置された冷却モジュールとを含んでおり、半導体モジュールと冷却モジュールとの間に、金属板、緩衝層、接合層、絶縁板がそれぞれ挟まれている（例えば、特許文献１～４を参照）。
国際公開第２０１６／１２１１５９号 特開２０１３－１３８２６７号公報 特開２０１５－１８５６８８号公報 特開２０１５－０１８８３３号公報
　本発明は、基板と冷却モジュールとの間の応力を低減することで熱伝導性の低下を抑制した半導体装置を提供することを目的とする。
　本発明の一観点によれば、金属板を最下層に含む絶縁回路基板と、前記金属板の下面に形成された、線膨張係数が前記金属板よりも大きい応力緩和層と、前記応力緩和層の下面が熱伝導接着剤を介して設けられる配置面を含む冷却モジュールと、を有する半導体装置が提供される。
　また、前記応力緩和層は、アルミニウムを含んでよい。
　また、前記熱伝導接着剤の接合温度は、２００℃以下であってよい。
　また、前記熱伝導接着剤は、エポキシ系樹脂と前記エポキシ系樹脂に含有された充填材とを含んでよい。
　また、前記充填材は、導電性を有してよい。
　また、前記冷却モジュールの前記配置面は、銅またアルミニウムの少なくとも一方を含んで構成されていてよい。
　なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた発明となりうる。
　開示の技術によれば、基板と冷却モジュールとの間の応力を低減することで熱伝導性の低下を抑制する。
　本発明の上記及び他の目的、特徴及び利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
実施の形態の半導体装置の側断面図である。 実施の形態の半導体装置の裏面図である。 実施の形態の半導体装置の製造方法を示すフローチャートである。 実施の形態の半導体モジュール組み立て工程を説明するための図（その１）である。 実施の形態の半導体モジュール組み立て工程を説明するための図（その２）である。 実施の形態の半導体モジュール組み立て工程を説明するための図（その３）である。 実施の形態の半導体モジュールの側断面図である。 参考例の半導体装置の側断面図である。 応力緩和層の厚さに応じた反り量、引っ張り応力を示すグラフである。
　以下、図面を参照して、実施の形態について説明する。以下の説明において、「おもて面」及び「上面」とは、図１の半導体装置１において、上側（＋Ｚ方向）を向いたＸ－Ｙ面を表す。同様に、「上」とは、図１の半導体装置１において、上側（＋Ｚ方向）の方向を表す。「裏面」及び「下面」とは、図１の半導体装置１において、下側（－Ｚ方向）を向いたＸ－Ｙ面を表す。同様に、「下」とは、図１の半導体装置１において、下側（－Ｚ方向）の方向を表す。必要に応じて他の全ての図面において上記と同様の方向性を意味する。「高位」及び「上位」とは、図１の半導体装置１において、上側（＋Ｚ方向）の位置を表す。同様に、「低位」及び「下位」とは、図１の半導体装置１において、下側（－Ｚ方向）の位置を表す。「おもて面」、「上面」、「上」と「裏面」、「下面」、「下」と「側面」とは、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。また、以下の説明において「主成分」とは、８０ｖｏｌ％以上含む場合を表す。また、「略同一」とは、±１０％以内の範囲であればよい。また、「垂直」並びに「直交」、「平行」とは、±１０°以内の範囲であればよい。
　［実施の形態］
　実施の形態の半導体装置１について図１及び図２を用いて説明する。図１は、実施の形態の半導体装置の側断面図である。図２は、実施の形態の半導体装置の裏面図である。なお、図２は、図１の半導体装置１の一点鎖線で表されるＩ－Ｉ面における断面図である。すなわち、図２は、冷却モジュール３の接合部材４が設けられた配置面３ａの平面図である。図１は、図２の一点鎖線Ｉ－Ｉの位置での断面であり、＋Ｙ方向に見た図である。
　半導体装置１は、半導体モジュール２と冷却モジュール３と半導体モジュール２及び冷却モジュール３を接合する接合部材４とを含んでいる。なお、半導体装置１は、これら以外にも、必要な部品を含んでよい。
　半導体モジュール２は、半導体チップ１０ａ，１０ｂ，１０ｄ，１０ｅと絶縁回路基板２０とプリント基板３０と応力緩和層２４と含み、これらを封止する封止部材３５とを含んでいる。半導体チップ１０ａ，１０ｂ，１０ｄ，１０ｅは、炭化シリコンを主成分として構成されたパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：電界効果トランジスタ）であってよい。パワーＭＯＳＦＥＴは、ボディダイオードがＦＷＤ（Free Wheeling Diode）として機能してもよい。このような半導体チップ１０ａ，１０ｂ，１０ｄ，１０ｅは、例えば、裏面に主電極である入力電極（ドレイン電極）を、おもて面に、主電極である出力電極（ソース電極）と制御電極（ゲート電極）とをそれぞれ備えている。なお、制御電極は、半導体チップ１０ａ，１０ｂ，１０ｄ，１０ｅのおもて面の一の辺部の中心または中心から辺部に沿って位置ずれして設けられてよい。
　半導体チップ１０ａ，１０ｂ，１０ｄ，１０ｅは、または、シリコンを主成分として構成された、スイッチング素子を含んでよい。スイッチング素子は、例えば、ＲＣ（Reverse-Conducting）－ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲート型バイポーラトランジスタ）である。ＲＣ－ＩＧＢＴは、ＩＧＢＴ及びＦＷＤが逆並列に１チップ内に構成された半導体素子である。
　このような半導体チップ１０ａ，１０ｂ，１０ｄ，１０ｅは裏面に主電極である入力電極（コレクタ電極）を、おもて面に、主電極である出力電極（エミッタ電極）と制御電極（ゲート電極）とをそれぞれ備えている。なお、制御電極は、パワーＭＯＳＦＥＴの場合と同様に、半導体チップ１０ａ，１０ｂ，１０ｄ，１０ｅのおもて面の一の辺部の中心または中心から辺部に沿って位置ずれして設けられてよい。
　また、例えば、半導体チップ１０ａ，１０ｂ，１０ｄ，１０ｅは、シリコンを主成分として構成されて、一組のスイッチング素子及びダイオード素子をそれぞれ含む半導体チップであってよい。具体的には、半導体チップ１０ａ，１０ｄがスイッチング素子、半導体チップ１０ｂ，１０ｅがダイオード素子であってよい。スイッチング素子は、例えば、パワーＭＯＳＦＥＴ、ＩＧＢＴである。スイッチング素子を含む半導体チップは、例えば、裏面に主電極として入力電極（パワーＭＯＳＦＥＴではドレイン電極、ＩＧＢＴではコレクタ電極）を、おもて面に、制御電極としてのゲート電極と主電極としての出力電極（パワーＭＯＳＦＥＴではソース電極、ＩＧＢＴではエミッタ電極）とをそれぞれ備えている。また、ダイオード素子は、例えば、ＳＢＤ（Schottky Barrier Diode）、ＰｉＮ（Ｐ-intrinsic-Ｎ）ダイオードがＦＷＤとして用いられる。ダイオード素子を含む半導体チップは、裏面に主電極として出力電極（カソード電極）を、おもて面に主電極として入力電極（アノード電極）をそれぞれ備えている。
　このような半導体チップ１０ａ，１０ｂ及び半導体チップ１０ｄ，１０ｅは、後述する導電回路パターン２３ａ，２３ｂにそれぞれはんだ１２により接合されてよい。はんだ１２は、はんだ成分により構成されている。はんだ成分は、はんだ１２を構成する物質であって、所定の合金を主成分とする鉛フリーはんだを含む。所定の合金は、錫を含んでいる。このような合金は、例えば、錫－銀からなる合金、錫－銀－銅からなる合金、錫－亜鉛－ビスマスからなる合金、錫－銅からなる合金、錫－銀－インジウム－ビスマス、錫－アンチモンからなる合金のうち少なくともいずれかの合金である。さらに、このようなはんだ成分には、添加物が含まれてよい。添加物は、例えば、ニッケル、ゲルマニウム、コバルトまたはシリコンが挙げられる。したがって、はんだ成分は、例えば、錫と共に、銀、亜鉛、銅、ビスマス、インジウム、アンチモンの少なくとも１つが挙げられる。さらに、はんだ成分は、例えば、ニッケル、ゲルマニウム、コバルト、シリコンの少なくとも１つを含んでよい。また、はんだ１２に代わって、焼結体を用いてよい。焼結体により接合させる場合の焼結材は、例えば、銀、鉄、銅、アルミニウム、チタン、ニッケル、タングステン、モリブデンの粉末である。
　絶縁回路基板２０は、絶縁板２１と金属板２２と導電回路パターン２３ａ，２３ｂとを含んでいる。絶縁板２１及び金属板２２は、平面視で矩形状である。また、絶縁板２１及び金属板２２は、角部がＲ面取り、Ｃ面取りされていてもよい。金属板２２のサイズは、平面視で、絶縁板２１のサイズより小さく、絶縁板２１の内側に形成されている。
　絶縁板２１は、例えば、セラミックス基板が挙げられる。セラミックス基板は、熱伝導性のよいセラミックスにより構成される。セラミックスは、例えば、酸化アルミニウム、窒化アルミニウム、窒化珪素を主成分とする材料により構成されている。また、絶縁板２１は、平面視で、矩形状を成している。このような構成を有する絶縁板２１を含む絶縁回路基板２０は、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazed）基板が挙げられる。
　絶縁板２１は、または、樹脂により構成されてよい。樹脂は、熱抵抗が低く、絶縁性が高い材質であってよい。このような樹脂は、例えば、熱硬化性樹脂が挙げられる。熱硬化性樹脂には、さらに、充填材が含有されてもよい。絶縁板２１は充填材の材質及び含有量を制御して、絶縁板２１の熱抵抗をより低減することができる。
　このような熱硬化性樹脂は、例えば、エポキシ樹脂、シアネート樹脂、ポリイミド樹脂、ベンゾオキサジン樹脂、不飽和ポリエステル樹脂、フェノール樹脂、メラミン樹脂、シリコーン樹脂、マレイミド樹脂のうちの少なくとも１種が挙げられる。充填材は、酸化物、窒化物のうち少なくとも一方により構成される。酸化物は、例えば、酸化珪素、酸化アルミニウムが挙げられる。窒化物は、例えば、窒化珪素、窒化アルミニウム、窒化ホウ素が挙げられる。さらには、充填材として、六方晶窒化ホウ素でもよい。
　このような絶縁板２１の厚さは、半導体装置１の定格電圧に依存する。すなわち、半導体装置１の定格電圧が高いほど、絶縁板２１の厚さを増加させることを要する。一方で、絶縁板２１をできる限り薄くして、熱抵抗を下げることを要する。
　金属板２２は、熱伝導性に優れた金属により構成されている。このような金属として、例えば、銅、アルミニウム、または、少なくともこれらの１種を含む合金により構成されている。ここでは、銅を含んでいる。また、耐食性を向上させるために、金属板２２の表面にめっき処理を行ってもよい。この場合のめっき材は、ニッケルを含んでいる。このようなめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金である。
　導電回路パターン２３ａ，２３ｂは、半導体チップ１０ａ，１０ｂ及び半導体チップ１０ｄ，１０ｅがそれぞれ配置される。導電回路パターン２３ａ，２３ｂは、絶縁板２１の縁部を除いた全面にわたって形成されている。好ましくは、平面視で、導電回路パターン２３ａ，２３ｂの絶縁板２１の外周に面する端部は、金属板２２の外周側の端部と重畳する。このため、絶縁回路基板２０は、絶縁板２１の裏面の金属板２２との応力バランスが維持される。これにより、絶縁板２１の過度な反り、割れ等の損傷がさらに抑制される。
　導電回路パターン２３ａ，２３ｂは、導電性に優れた材質により構成されている。このような材質として、例えば、銅、アルミニウム、または、少なくともこれらの１種を含む合金等により構成されている。導電回路パターン２３ａ，２３ｂに対して、耐食性に優れた材質によりめっき処理を行うことも可能である。このような材質は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金である。絶縁板２１に対する導電回路パターン２３ａ，２３ｂは、絶縁板２１のおもて面に金属板を形成し、この金属板に対してエッチング等の処理を行って得られる。または、あらかじめ金属板から切り出した導電回路パターン２３ａ，２３ｂを絶縁板２１のおもて面に接合させてもよい。なお、本実施の形態の半導体装置１に含まれる導電回路パターン２３ａ，２３ｂは一例に過ぎない。必要に応じて、導電回路パターンの個数、形状、大きさ等を適宜選択してもよい。
　プリント基板３０は、絶縁層と当該絶縁層のおもて面に形成された複数の上部回路パターン層とを備えている。また、プリント基板３０は、当該絶縁層の裏面に複数の下部回路パターン層を備えていてもよい。このようなプリント基板３０は、絶縁回路基板２０のおもて面に平面視及び側面視で対向している。また、プリント基板３０は、半導体チップ１０ａ，１０ｂ，１０ｄ，１０ｅの出力電極、入力電極、制御電極に電気的に接続されている。なお、図１に記載の導電ポスト３１ａ，３１ｂ，３１ｄ，３１ｅは一例であって、図１では記載を省略する導電ポストも含んでよい。また、記載を省略する導電ポストと共に導電ポスト３１ａ，３１ｂ，３１ｄ，３１ｅの上部は、プリント基板３０の上部回路パターン層並びに下部回路パターン層に電気的に接続されている。また、下部は、半導体チップ１０ａ，１０ｂ，１０ｄ，１０ｅの出力電極並びに制御電極に対してはんだ３２により接続されている。なお、はんだ３２のはんだ成分もまたはんだ１２のはんだ成分と同様である。また、はんだ３２に代わって、既述の焼結体を用いてよい。
　例えば、プリント基板３０は、導電ポスト３１ａ，３１ｂを通じて半導体チップ１０ａ，１０ｂのおもて面の出力電極に電気的に接続されている。導電ポスト３１ｄ，３１ｅを通じて半導体チップ１０ｄ，１０ｅのおもて面の出力電極に電気的に接続されている。
　プリント基板３０は、導電ポスト３１ｃ及び導電回路パターン２３ａを介して半導体チップ１０ａ，１０ｂの裏面の入力電極に電気的に接続されている。また、導電ポスト３１ｆ及び導電回路パターン２３ｂを介して半導体チップ１０ｄ，１０ｅの裏面の入力電極に電気的に接続されている。
　プリント基板３０は、図示を省略する導電ポストを介して半導体チップ１０ａ，１０ｂのおもて面の制御電極に電気的に接続されている。図示を省略する導電ポストを介して半導体チップ１０ｄ，１０ｅのおもて面の制御電極に電気的に接続されている。
　応力緩和層２４は、絶縁回路基板２０の金属板２２の下面の全面に設けられている。応力緩和層２４は、絶縁回路基板２０の金属板２２よりも線膨張係数が大きい材質により構成されている。さらには、熱伝導率が高いものが好ましい。このような材質は、例えば、アルミニウムが挙げられる。応力緩和層２４は、下面に放熱面２４ａを含む。この放熱面２４ａは、略平坦であってよい。放熱面２４ａは、半導体モジュール２の下面の一部でもある。また、応力緩和層２４の放熱面２４ａは、後述する封止部材３５の封止下面３５ａから露出されている。この際、応力緩和層２４の放熱面２４ａは、封止部材３５の封止下面３５ａよりも外側に突出してよく、または、封止部材３５の封止下面３５ａに対して同一平面を成してよい。本実施の形態では、応力緩和層２４の放熱面２４ａは、封止部材３５の封止下面３５ａに対して同一平面を成している場合である。
　封止部材３５は、絶縁回路基板２０、半導体チップ１０ａ，１０ｂ，１０ｄ，１０ｅ、プリント基板３０、応力緩和層２４の全体を封止する。必要に応じて、封止部材３５の上面から、例えば、入力用、出力用、制御用の各種端子が突出していてもよい。封止部材３５は、例えば、直方体を成していてよく、平坦な封止下面３５ａを含んでいる。封止部材３５の封止下面３５ａからは、応力緩和層２４の放熱面２４ａが露出されている。
　このような封止部材３５は、充填材を含有する熱硬化性樹脂であってよい。すなわち、封止部材３５は、後述する絶縁性の充填材と樹脂（熱硬化性樹脂）とを主成分として構成されている。この場合、熱硬化性樹脂は、例えば、エポキシ樹脂、フェノール樹脂、マレイミド樹脂、ポリエステル樹脂である。充填材は、絶縁性で高熱伝導を有するセラミックスを主成分としてよい。このような充填材は、例えば、酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウムである。
　冷却モジュール３は、半導体モジュール２の放熱面２４ａが配置される配置面３ａを上面に備えている。配置面３ａは、半導体モジュール２の裏面である封止下面３５ａよりも広く、略平坦を成している。冷却モジュール３は、例えば、放熱フィンを備える放熱ベース、冷媒が内部を循環する冷却装置であってよい。冷却モジュール３の少なくとも、半導体モジュール２が配置される配置面３ａを含む部分は、熱伝導性に優れた金属により構成されている。このような材質として、例えば、銅、アルミニウム、または、少なくともこれらの１種を含む合金により構成されている。ここでは、銅を含んでいる。また、耐食性を向上させるために、冷却モジュール３の配置面３ａの表面にめっき処理を行ってもよい。この場合のめっき材は、ニッケルを含んでいる。このようなめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金である。
　接合部材４は、半導体モジュール２の応力緩和層２４の放熱面２４ａと冷却モジュール３の配置面３ａとの間に設けられている。接合部材４の－Ｚ方向の平面視の形状及びサイズは半導体モジュール２の下面の形状及びサイズに略一致している。すなわち、接合部材４は、半導体モジュール２の応力緩和層２４の放熱面２４ａとその周囲の封止下面３５ａに接している。
　このような接合部材４は、熱導電性接着剤であって、熱伝導性と絶縁性と接着性とを備える材質により構成されてよい。熱伝導率は、例えば、１０Ｗ／（ｍ・Ｋ）以上であってよい。この範囲の熱伝導率が得られるような材質が選択されてよい。また、接着強度は、例えば、１０ＭＰａ以上である。なお、ここでの接着強度とは、引っ張り接着強さである。さらに、この接合温度は、２００℃以下であってよい。このような接合部材４は、例えば、樹脂を主成分とし、充填材を含んでよい。樹脂は、例えば、エポキシ系樹脂であってよい。充填材は、例えば、セラミックス、金属を主成分とする。セラミックスは、高熱伝導を有し、例えば、酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウムが挙げられる。充填材がセラミックスの場合、このような充填材を含む接合部材４は、接着性に加えて、熱伝導性を確保することができる。金属は、高熱伝導性と共に導電性を有し、例えば、銀、銅、金、ニッケル、クロム、アルミニウム、または、少なくともこれらの１種を含む合金が挙げられる。充填材が金属の場合、このような充填材を含む接合部材４は、接着性に加えて、熱伝導性を確保すると共に、導電性も有する。接合部材４が導電性を有することで、応力緩和層２４と後述する冷却モジュール３とが同電位となり、半導体モジュール２（応力緩和層２４）と冷却モジュール３との間の放電の発生を防止することができる。なお、接合部材４の外側の角部は、Ｒ面取りされていてよい。このため、角部に対する応力集中を防止することができる。これにより、接合部材４の放熱面２４ａ並びに配置面３ａに対する剥離の発生を抑制できる。
　次に、このような半導体装置１の製造方法について図３を用いて説明する。図３は、実施の形態の半導体装置の製造方法を示すフローチャートである。まず、半導体装置１の構成部品を用意する用意工程を行う（工程Ｐ１）。ここで用意される構成部品とは、例えば、半導体モジュール２を構成する半導体チップ１０ａ，１０ｂ，１０ｄ，１０ｅ、絶縁回路基板２０、導電ポスト３１ａ，３１ｂ，３１ｃ，３１ｄ，３１ｅ，３１ｆが設けられたプリント基板３０、封止部材３５、接合部材４、応力緩和層２４の原料が挙げられる。また、冷却モジュール３が挙げられる。
　ここで挙げていない構成部品でも半導体装置１の製造に必要な構成部品を用意してよい。また、半導体装置１の製造に用いられる製造装置も用意してよい。製造装置は、例えば、はんだを塗布する塗布装置、封止部材で封止するためのモールド装置が挙げられる。
　次いで、半導体モジュール２を組み立てる半導体モジュール組み立て工程を行う（工程Ｐ２）。半導体モジュール組み立て工程では、さらに以下の工程が行われる。まず、絶縁回路基板２０に応力緩和層２４を形成する（工程Ｐ２ａ）。この工程Ｐ２ａについて図４を用いて説明する。図４は、実施の形態の半導体モジュール組み立て工程を説明するための図である。
　絶縁回路基板２０の金属板２２の裏面に、金属粉末を溶射する。この溶射には、例えば、コールドスプレー法により、金属粉末を超音速域に加速し、固相状態のまま溶射し、金属板２２の裏面に応力緩和層２４を形成する。コールドスプレー法は、他の溶射に比べて低温で実施することができる。このため、金属板２２の酸化を防止し、絶縁回路基板２０への熱の影響を抑制することができる。このような溶射により、図４に示されるように、絶縁回路基板２０の金属板２２の裏面に応力緩和層２４が形成される。
　また、応力緩和層２４が形成された絶縁回路基板２０は、次の方法でも形成することができる。例えば、工程Ｐ１の用意工程において、金属板２２と同じ材質の金属板とこの金属板の裏面に応力緩和層２４と同じ材質の層が形成されたクラッド材を用意する。なお、このクラッド材は、既述の金属板に既述の層を圧延接合し、熱処理を行うことで製造される。このようなクラッド材を所望のサイズに切り出すことで金属板２２と応力緩和層２４とが積層された部材が得られる。この部材の金属板２２のおもて面に絶縁板２１を形成し、絶縁板２１のおもて面に導電回路パターン２３ａ，２３ｂを形成することで、図４に示される、応力緩和層２４が形成された絶縁回路基板２０が得られる。
　この後、絶縁回路基板２０に半導体チップ１０ａ，１０ｂ，１０ｄ，１０ｅを接合する（工程Ｐ２ｂ）。この工程Ｐ２ｂについて図５を用いて説明する。図５は、実施の形態の半導体モジュール組み立て工程を説明するための図である。絶縁回路基板２０の導電回路パターン２３ａ，２３ｂにはんだ１２を介して半導体チップ１０ａ，１０ｂ，１０ｄ，１０ｅを接合する。この際の接合は、従来のはんだ接合が行われる。これにより、図５に示されるように、絶縁回路基板２０の導電回路パターン２３ａにはんだ１２を介して半導体チップ１０ａ，１０ｂが接合され、導電回路パターン２３ｂにはんだ１２を介して半導体チップ１０ｄ，１０ｅが接合された構造が得られる。
　この後、プリント基板３０の導電ポスト３１ａ，３１ｂ，３１ｃ，３１ｄ，３１ｅ，３１ｆを半導体チップ１０ａ，１０ｂ、絶縁回路基板２０の導電回路パターン２３ａ、半導体チップ１０ｄ，１０ｅ、絶縁回路基板２０の導電回路パターン２３ｂに接合する（工程Ｐ２ｃ）。この工程Ｐ２ｃについて図６を用いて説明する。図６は、実施の形態の半導体モジュール組み立て工程を説明するための図である。
　プリント基板３０はあらかじめ導電ポスト３１ａ，３１ｂ，３１ｃ，３１ｄ，３１ｅ，３１ｆが設けられている。このような導電ポスト３１ａ，３１ｂ，３１ｃ，３１ｄ，３１ｅ，３１ｆを従来のはんだ接合を用いてはんだ３２により接合する。これにより、図６に示されるように、半導体チップ１０ａ，１０ｂ，１０ｄ，１０ｅが接合された絶縁回路基板２０にプリント基板３０が取り付けられた構造が得られる。
　工程Ｐ２の最後の工程として、封止部材３５で封止する（工程Ｐ２ｄ）。この工程Ｐ２ｄについて図７及び図２を用いて説明する。図７は、実施の形態の半導体モジュールの側断面図である。なお、図２は、図７の半導体モジュール２の裏面（放熱面２４ａ及び封止下面３５ａ）を＋Ｚ方向に見た図であって、半導体モジュール２の放熱面２４ａ及び封止下面３５ａの平面図である。
　工程Ｐ２ｃで得られた構造を、例えば、所定の金型内にセットする。この金型内に封止部材３５を充填して、当該構造を封止する。金型を離脱することで、図７に示される半導体モジュール２が得られる。半導体モジュール２では、図２に示されるように、封止部材３５の封止下面３５ａから応力緩和層２４の放熱面２４ａが露出されている。封止部材３５の封止下面３５ａと応力緩和層２４の放熱面２４ａとは同一平面を成している。半導体モジュール２の裏面は、封止部材３５の封止下面３５ａと応力緩和層２４の放熱面２４ａとで構成されている。
　次に、接合部材４を塗布する塗布工程を行う（工程Ｐ３）。接合部材４は、半導体モジュール２の裏面（放熱面２４ａ及び封止下面３５ａ）または冷却モジュール３の配置面３ａのいずれかに塗布してよい。
　次に、半導体モジュール２の応力緩和層２４の放熱面２４ａ及び封止下面３５ａを接合部材４を介して冷却モジュール３の配置面３ａに取り付ける取り付け工程を行う（工程Ｐ４）。まず、所定の固定台に、接合部材４が配置面３ａに塗布された冷却モジュール３を固定して、半導体モジュール２を封止下面３５ａ側から冷却モジュール３に塗布された接合部材４に対してセットする。
　そして、このように冷却モジュール３と冷却モジュール３の配置面３ａに接合部材４を介して配置された半導体モジュール２とを含む構造を加熱する。この際の加熱温度は、例えば、２００℃以下である。この加熱温度ははんだ１２，３２の溶融温度より低いため、半導体モジュール２中のはんだ１２，３２の再溶融が抑制される。また、この際、半導体モジュール２を冷却モジュール３側に一定の圧力で加圧する。これにより、接合部材４の厚さを制御することができる。このように加熱することで、接合部材４が硬化して、半導体モジュール２及び冷却モジュール３が接合される。以上により、図１及び図２に示した半導体装置１が得られる。
　ここで、参考例の半導体装置１００について、図８を用いて説明する。図８は、参考例の半導体装置の側断面図である。参考例の半導体装置１００の半導体モジュール２は、半導体装置１の半導体モジュール２が応力緩和層２４を含んでいない場合である。すなわち、半導体装置１００は、応力緩和層２４以外は半導体装置１と同様の構成を成している。
　また、接合部材４００は、サーマルインターフェースマテリアル（以下、ＴＩＭ）であってよいものの、実施の形態の接合部材４とは異なる。ここで用いられるＴＩＭは、例えば、熱伝導性のグリス、エラストマーシート、ＲＴＶ（Room Temperature Vulcanization）ゴム、ゲル、フェイズチェンジ材といった絶縁性を備える材料である。また、接合部材４００は、半導体モジュール２の金属板２２の放熱面２２ａ及び封止下面３５ａの全体に接して、半導体モジュール２と冷却モジュール３とを接合する。
　このような半導体装置１００に含まれる半導体モジュール２に含まれる各構成部品は、線膨張係数が異なる。このため、半導体モジュール２の製造過程において加熱・冷却され、また、半導体装置１００の使用時の熱サイクルにより、半導体モジュール２及び冷却モジュール３に反りが生じ、変形してしまう。これにより、半導体モジュール２と冷却モジュール３との間の接合部材４００に応力がかかる。接合部材４００が、グリス状である場合には、半導体モジュール２と冷却モジュール３とが変形するたびに、応力を受けて半導体モジュール２と冷却モジュール３との間から押し出されてしまう。接合部材４００が、シート状であれば、半導体モジュール２と冷却モジュール３との間において剥離が生じてしまう。接合部材４００が、接着剤であれば、クラックが発生し、また、半導体モジュール２と冷却モジュール３との間において剥離が生じてしまう。したがって、このように接合部材４００に対して応力が生じると、半導体モジュール２と冷却モジュール３との間の熱伝導性が低下し、半導体モジュール２に対する放熱性が低下してしまう。
　一方、上記の半導体装置１は、金属板２２を最下層に含む絶縁回路基板２０と、金属板２２の下面に形成された、線膨張係数が金属板２２よりも大きい応力緩和層２４と、応力緩和層２４の下面が熱伝導接着剤である接合部材４を介して設けられる配置面３ａを含む冷却モジュール３と、を含む。応力緩和層２４が金属板２２よりも線膨張係数が大きいため、金属板２２（絶縁回路基板２０）と冷却モジュール３の配置面３ａとの間で線膨張係数の差が段階的に低減する。したがって、半導体モジュール２の全体の反り量が低減するため、接合部材４に対する応力も低減する。また、接合部材４は、接着性を有するため、半導体モジュール２に対して冷却モジュール３を固着させる。この結果、半導体モジュール２と冷却モジュール３との間の熱伝導率の低下が低減されて、半導体モジュール２の放熱性の低減が防止される。
　ここで、接合部材４の厚さに応じた、絶縁回路基板２０の反り量及び引っ張り応力について、図９を用いて説明する。図９は、応力緩和層の厚さに応じた反り量、引っ張り応力を示すグラフである。なお、図９（Ａ）は、接合部材４の厚さに応じた、絶縁回路基板２０の反り量を表している。図９（Ａ）の横軸は、接合部材４の厚さ［ｍｍ］を表し、図９（Ａ）の縦軸は、反り量［％］を表している。この際の反り量とは、例えば、絶縁回路基板２０の上面（導電回路パターン２３ａ，２３ｂ側）を上にして、上に凸の反りが生じた場合、反りが生じる前の絶縁回路基板２０の下面から、反りが生じた後の絶縁回路基板２０の上に凸の上面の頂点までの距離である。また、図９（Ａ）は、接合部材４により接合時の温度が１７５℃として、常温である２５℃まで下げた場合の反り量である。
　また、図９（Ｂ）は、接合部材４の厚さに応じた、絶縁回路基板２０に対する引っ張り応力を表している。図９（Ｂ）の横軸は、接合部材４の厚さ［ｍｍ］を表し、図９（Ｂ）の縦軸は、引っ張り応力［％］を表している。
　また、図９（Ａ）及び図９（Ｂ）のいずれの場合も、応力緩和層２４が設けられていない場合は、横軸の最左の「無」として表している。また、応力緩和層２４が設けられていない場合の絶縁回路基板２０の反り量及び引っ張り応力をそれぞれ１００％とする。
　まず、図９（Ａ）によれば、接合部材４の厚さが０．０５ｍｍまで増加すると、絶縁回路基板２０の反り量は、約６０％まで低減する。接合部材４の厚さを０．２ｍｍまで増加しても、反り量の更なる著しい低下が認められず、略一定となる。
　また、図９（Ｂ）によれば、接合部材４の厚さが０．２５ｍｍまで増加すると、絶縁回路基板２０に対する引っ張り応力が５７％程度まで低減する。接合部材４の厚さが、さらに、０．０５ｍｍまで増加すると、絶縁回路基板２０に対する引っ張り応力が４０％まで低減する。一方、接合部材４の厚さを０．２ｍｍまで増加しても、引っ張り応力の更なる著しい低下が認められず、略一定となる。
　このように半導体装置１では、金属板２２よりも線膨張係数が大きい応力緩和層２４を絶縁回路基板２０と冷却モジュール３との間に設けることで、熱変化が生じても絶縁回路基板２０の反り量及び絶縁回路基板２０に対する引っ張り応力を低減することができる。特に、応力緩和層２４の厚さは、０．２５ｍｍ以上、０．２ｍｍ以下であることが好ましく、より好ましくは、０．０５ｍｍ以上であることが好ましい。
　上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成及び応用例に限定されるものではなく、対応するすべての変形例及び均等物は、添付の請求項及びその均等物による本発明の範囲とみなされる。
　１　半導体装置
　２　半導体モジュール
　３　冷却モジュール
　３ａ　配置面
　４　接合部材
　１０ａ，１０ｂ，１０ｄ，１０ｅ　半導体チップ
　１２　はんだ
　２０　絶縁回路基板
　２１　絶縁板
　２２　金属板
　２２ａ　放熱面
　２３ａ，２３ｂ　導電回路パターン
　２４　応力緩和層
　２４ａ　放熱面
　３０　プリント基板
　３１ａ，３１ｂ，３１ｃ，３１ｄ，３１ｅ，３１ｆ　導電ポスト
　３２　はんだ
　３５　封止部材
　３５ａ　封止下面
　３５ｂ　溝

Claims (6)

  1. 　金属板を最下層に含む絶縁回路基板と、
    　前記金属板の下面に形成された、線膨張係数が前記金属板よりも大きい応力緩和層と、
    　前記応力緩和層の下面が熱伝導接着剤を介して設けられる配置面を含む冷却モジュールと、
    　を有する半導体装置。
  2. 　前記応力緩和層は、アルミニウムを含んでいる、
    　請求項１に記載の半導体装置。
  3. 　前記熱伝導接着剤の接合温度は、２００℃以下である、
    　請求項１に記載の半導体装置。
  4. 　前記熱伝導接着剤は、エポキシ系樹脂と前記エポキシ系樹脂に含有された充填材とを含んでいる、
    　請求項１に記載の半導体装置。
  5. 　前記充填材は、導電性を有する、
    　請求項４に記載の半導体装置。
  6. 　前記冷却モジュールの前記配置面は、銅またアルミニウムの少なくとも一方を含んで構成されている、
    　請求項１に記載の半導体装置。
PCT/JP2025/002363 2024-03-15 2025-01-27 半導体装置 Pending WO2025192055A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE112025000114.1T DE112025000114T5 (de) 2024-03-15 2025-01-27 Halbleitervorrichtung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024041064 2024-03-15
JP2024-041064 2024-03-15

Publications (1)

Publication Number Publication Date
WO2025192055A1 true WO2025192055A1 (ja) 2025-09-18

Family

ID=97063296

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/002363 Pending WO2025192055A1 (ja) 2024-03-15 2025-01-27 半導体装置

Country Status (2)

Country Link
DE (1) DE112025000114T5 (ja)
WO (1) WO2025192055A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001148451A (ja) * 1999-03-24 2001-05-29 Mitsubishi Materials Corp パワーモジュール用基板
JP2014154679A (ja) * 2013-02-07 2014-08-25 Daiwa Kogyo:Kk 半導体モジュール
JP2022139874A (ja) * 2021-03-12 2022-09-26 三菱マテリアル株式会社 ヒートシンク一体型絶縁回路基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5648705B2 (ja) 2013-04-08 2015-01-07 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール及び緩衝層付パワーモジュール用基板
JP2015018833A (ja) 2013-07-08 2015-01-29 株式会社東芝 半導体モジュール
JP6327513B2 (ja) 2014-03-24 2018-05-23 日産自動車株式会社 半導体装置及びその製造方法
JP6272512B2 (ja) 2015-01-26 2018-01-31 三菱電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001148451A (ja) * 1999-03-24 2001-05-29 Mitsubishi Materials Corp パワーモジュール用基板
JP2014154679A (ja) * 2013-02-07 2014-08-25 Daiwa Kogyo:Kk 半導体モジュール
JP2022139874A (ja) * 2021-03-12 2022-09-26 三菱マテリアル株式会社 ヒートシンク一体型絶縁回路基板

Also Published As

Publication number Publication date
DE112025000114T5 (de) 2026-04-30

Similar Documents

Publication Publication Date Title
US7816784B2 (en) Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
US11637052B2 (en) Semiconductor device and semiconductor device manufacturing method
JP2016066700A (ja) パワー半導体モジュール
TW200818418A (en) Semiconductor die package including stacked dice and heat sink structures
CN114365279A (zh) 半导体装置
JP7729368B2 (ja) 半導体装置
JP2019054069A (ja) 半導体装置
JP3841007B2 (ja) 半導体装置
US11587861B2 (en) Semiconductor device and manufacturing method thereof
JP7800022B2 (ja) 半導体装置
JP7476540B2 (ja) 半導体装置
WO2025192055A1 (ja) 半導体装置
US20230051389A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2024076763A (ja) 電子装置及び電子装置の製造方法
JP2025086985A (ja) 半導体装置
US20260123418A1 (en) Semiconductor device
US20260011625A1 (en) Semiconductor device
US20250266317A1 (en) Semiconductor device
US20260033377A1 (en) Semiconductor device and method of manufacturing the same
US20240071898A1 (en) Semiconductor device and semiconductor device manufacturing method
US20250385213A1 (en) Semiconductor device and manufacturing method therefor
JP7668958B2 (ja) 半導体装置および半導体装置の製造方法
JP5525856B2 (ja) 半導体モジュール
JP2025165150A (ja) 半導体モジュール
JP2026055000A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25771638

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 112025000114

Country of ref document: DE

ENP Entry into the national phase

Ref document number: 2026506720

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2026506720

Country of ref document: JP