WO2025009348A1 - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
WO2025009348A1
WO2025009348A1 PCT/JP2024/021452 JP2024021452W WO2025009348A1 WO 2025009348 A1 WO2025009348 A1 WO 2025009348A1 JP 2024021452 W JP2024021452 W JP 2024021452W WO 2025009348 A1 WO2025009348 A1 WO 2025009348A1
Authority
WO
WIPO (PCT)
Prior art keywords
glass
electrode layer
multilayer ceramic
ceramic capacitor
base electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2024/021452
Other languages
English (en)
French (fr)
Inventor
和哉 多賀
洋右 寺下
卓也 笹倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2025531456A priority Critical patent/JPWO2025009348A1/ja
Publication of WO2025009348A1 publication Critical patent/WO2025009348A1/ja
Priority to US19/436,379 priority patent/US20260128223A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Definitions

  • This disclosure relates to multilayer ceramic capacitors.
  • the external electrodes of a multilayer ceramic capacitor generally include a base electrode layer formed on the surface of a laminate such as a ceramic body, and a plating layer applied onto the base electrode layer.
  • the base electrode layer is often formed from a conductive paste containing glass to achieve densification.
  • the glass used in the base electrode layer is designed to satisfy various required properties, such as filling pores inside the external electrode to form a dense film, acting as an auxiliary agent in the sintering process, adhering to the body after firing, and having chemical durability of the glass itself.
  • Multilayer ceramic capacitors are prone to solder explosions when the base electrode layer of the external electrodes contains glass. Solder explosions occur when, for example, a multilayer ceramic capacitor is mounted on a circuit board and fixed by soldering, and the heat of soldering causes moisture or plating solution that has penetrated into the base electrode layer to rapidly evaporate, causing the solder on the outer layer to fly off, which can result in a short circuit.
  • the objective of this disclosure is to provide a multilayer ceramic capacitor with external electrodes that suppress solder explosions.
  • the multilayer ceramic capacitor according to the present disclosure comprises an external electrode and a laminate including a plurality of laminated dielectric layers and a plurality of internal electrode layers.
  • the external electrode includes a plating layer and a base electrode layer.
  • the base electrode layer includes glass.
  • the glass includes an alkaline earth metal. In the thickness direction of the base electrode layer, when the mass ratio of the alkaline earth metal in the glass present in the center is taken as 100, the mass ratio of the alkaline earth metal in the glass present near the surface on the plating layer side is 90 or more and less than 100.
  • This disclosure makes it possible to provide a multilayer ceramic capacitor with external electrodes that suppress solder explosions.
  • FIG. 1 is a perspective view showing the appearance of a multilayer ceramic capacitor according to the present disclosure.
  • 2 is a cross-sectional view of the multilayer ceramic capacitor of FIG. 1, taken along the line II-II.
  • 3 is a cross-sectional view of the multilayer ceramic capacitor of FIG. 1 as viewed from the direction of the arrows indicated by the line III-III.
  • FIG. 4 is a cross-sectional view showing the layer structure of the external electrodes.
  • FIG. 5 is a schematic diagram for explaining the fine structure of the base electrode layer.
  • FIG. 6 is a cross-sectional view for explaining the central portion, the surface vicinity, and the interface vicinity of the base electrode layer.
  • the multilayer ceramic capacitor includes an external electrode and a laminate including a plurality of laminated dielectric layers and a plurality of internal electrode layers, the external electrode being disposed on the laminate with the base electrode layer side.
  • FIG. 1 is a perspective view showing the appearance of the multilayer ceramic capacitor of the present disclosure.
  • FIG. 2 is a cross-sectional view of the multilayer ceramic capacitor of FIG. 1 as viewed from the direction of the arrows along line II-II.
  • FIG. 3 is a cross-sectional view of the multilayer ceramic capacitor of FIG. 1 as viewed from the direction of the arrows along line III-III.
  • the laminated ceramic capacitor 100 of the present disclosure includes a laminate 110 and an external electrode 120.
  • the laminate 110 includes a plurality of dielectric layers 130 and a plurality of internal electrode layers 140 that are alternately stacked one by one along the stacking direction T.
  • the laminate 110 has a first main surface 111 and a second main surface 112 that face each other in the stacking direction, a first side surface 113 and a second side surface 114 that face each other in the width direction perpendicular to the stacking direction, and a first end surface 115 and a second end surface 116 that face each other in the length direction perpendicular to the stacking direction and the width direction.
  • the laminate 110 is divided into an inner layer portion C, a first outer layer portion X1, a second outer layer portion X2, a first side margin portion S1, a second side margin portion S2, a first end margin portion E1, and a second end margin portion E2.
  • the external electrode 120 is provided on the surface of the laminate 110.
  • the external electrode 120 includes a base electrode layer 121 and a plating layer 122.
  • the external electrode 120 can be composed of a first external electrode 120A and a second external electrode 120B.
  • the first external electrode 120A is provided on the first end face 115.
  • the second external electrode 120B is provided on the second end face 116.
  • the first external electrode 120A is formed on the first end face 115 of the laminate 110 so as to be electrically connected to the first internal electrode layer 140A, and extends from the first end face 115 to the first main surface 111 and the second main surface 112 as well as the first side surface and the second side surface.
  • the second external electrode 120B is formed on the second end face 116 of the laminate 110 so as to be electrically connected to the second internal electrode layer 140B, and extends from the second end face 116 to the first main surface 111 and the second main surface 112 as well as the first side surface and the second side surface.
  • the first external electrode 120A (second external electrode 120B) has a first base electrode layer 121A (second base electrode layer 121B), a first lower plating layer 122B (second lower plating layer 122D) arranged on the first base electrode layer 121A (second base electrode layer 121B), and a first upper plating layer 122A (second upper plating layer 122C) arranged on the first lower plating layer 122B (second lower plating layer 122D).
  • FIG. 5 is a schematic diagram for explaining the microstructure of the base electrode layer 121.
  • the base electrode layer 121 includes glass 150.
  • the base electrode layer can be a sintered layer of a conductive paste including a glass composition. The conductive paste will be described later.
  • the glass 150 may include, for example, borosilicate glass, which is glass that includes boron oxide (B 2 O 3 ) and silicon oxide (SiO 2 ) as network-forming oxides.
  • borosilicate glass which is glass that includes boron oxide (B 2 O 3 ) and silicon oxide (SiO 2 ) as network-forming oxides.
  • Glass 150 includes an alkaline earth metal.
  • the alkaline earth metal may include at least one element selected from the group consisting of calcium (Ca), strontium (Sr), and barium (Ba).
  • the alkaline earth metal may further include magnesium (Mg).
  • the alkaline earth metal may be included in glass 150 as a network-modifying oxide (e.g., CaO, SrO, BaO, MgO, etc.).
  • the mass ratio of the alkaline earth metal in the glass present in the center (hereinafter also referred to as the first ratio) is 100
  • the mass ratio of the alkaline earth metal in the glass present near the surface on the plating layer side (hereinafter also referred to as the second ratio) is 90 or more and less than 100.
  • the mass ratio of the alkaline earth metal in the glass is the mass ratio of the alkaline earth metal contained in the glass based on the mass of the glass.
  • the mass ratio of the alkaline earth metal in the glass is measured according to the method described in the Examples section below.
  • Figure 6 is an enlarged cross-sectional view of region P surrounded by a dotted line in the base electrode layer shown in Figure 4.
  • regions 1 and 2 are referred to as the vicinity of the surface
  • regions 3 to 8 are referred to as the central portion.
  • the mass ratio of alkaline earth metals in the glass present near the surface of the base electrode layer tends to be lower than the mass ratio of alkaline earth metals in the glass present in the center. It is presumed that this is because, in the plating process to form the plating layer, the base electrode layer comes into contact with water or plating solution, causing the alkaline earth metals in the glass to dissolve into the plating solution, and other components also move along with it, changing the composition of the glass.
  • the mass ratio of alkaline earth metals in the glass present near the surface decreases, the glass is eroded, and moisture and plating solution easily penetrate into the base electrode layer, making it easier for solder explosions to occur.
  • the difference in the content of alkaline earth metals in the glass present in the center and near the surface on the plating layer side in the thickness direction of the base electrode layer is small, so solder explosions are easily suppressed. The ease of suppressing solder explosions is evaluated according to the method described in the Examples section below.
  • the second ratio is preferably 96 or more from the viewpoint of suppressing solder explosion.
  • the second ratio may be, for example, 98 or less.
  • the base electrode layer 121 preferably has a mass ratio of alkaline earth metal in the glass present in region 1 of 90 or more and less than 100 when the mass ratio of alkaline earth metal in the glass present in region 6 is taken as 100.
  • the base electrode layer 121 can have a mass ratio (hereinafter also referred to as the third ratio) of the alkaline earth metal in the glass present near the surface on the laminate 110 side (hereinafter also referred to as the interface vicinity) of 105 to 115.
  • the third ratio in the above range, it tends to be easier to suppress a decrease in the strength of the laminate described below.
  • the interface vicinity is the above-mentioned region 9 to 10.
  • the third ratio is preferably 112 or less from the viewpoint of preventing a decrease in strength of the laminate.
  • the glass 150 may further include an alkali metal.
  • the alkali metal may be, for example, at least one element selected from lithium (Li), sodium (Na), and potassium (K).
  • the alkali metal may be included in the glass 150 as a network modifier oxide (for example, Li 2 O, Na 2 O, K 2 O).
  • the glass 150 may contain oxides other than those mentioned above, such as oxides of transition metal elements, zinc oxide (ZnO), aluminum oxide (Al 2 O 3 ), and bismuth oxide (Bi 2 O 3 ).
  • the glass 150 may further contain a metal oxide, such as copper oxide (CuO).
  • a metal oxide such as copper oxide (CuO).
  • the base electrode layer 121 may further contain at least one conductive component selected from the group consisting of copper (Cu), nickel (Ni) and a Cu-Ni alloy.
  • the conductive component may be a conductive powder.
  • the conductive component may be contained in a region 151 other than the glass 150 (hereinafter also referred to as a conductive region).
  • the conductive region 151 may include a metal sintered body formed by sintering conductive powder contained in the conductive paste.
  • the thickness of the base electrode layer 121 may be, for example, 10 ⁇ m or more and 50 ⁇ m or less, and preferably 15 ⁇ m or more and 40 ⁇ m or less.
  • the thickness of the base electrode layer 121 is measured as follows. First, the multilayer ceramic capacitor 100 is polished to expose a cross section perpendicular to the width direction W. The exposed cross section is observed and measured using a microscope. The measurement position is the center of the stacking direction T.
  • the base electrode layer 121 tends to become thinner near the ends formed on the first main surface 111, the second main surface 112, the first side surface 113, and the second side surface 114, and is easily affected by the plating solution.
  • the alkaline earth metal content of the glass contained in the base electrode layer 121 be the first ratio and the second ratio described above, solder explosion can be suppressed even near the ends where the thickness tends to become thinner.
  • the plating layer 122 may include, for example, nickel (Ni), Cu, silver (Ag), gold (Au), and tin (Sn), or an alloy containing these metals.
  • the plating layer 122 may be formed of multiple layers of different components.
  • the plating layer 122 may have a two-layer structure consisting of an upper plating layer (the first upper plating layer 122A and the second upper plating layer 122C are also collectively referred to as the upper plating layer) and a lower plating layer (the first lower plating layer 122B and the second lower plating layer 122D are also collectively referred to as the upper plating layer).
  • the lower plating layers are each disposed on the base electrode layer, and can prevent the base electrode layer from being eroded by solder when mounting the multilayer ceramic capacitor.
  • the lower plating layer may be, for example, a Ni plating layer.
  • the upper plating layer is disposed on the lower plating layer.
  • the upper plating layer may be, for example, a Sn plating layer.
  • the Sn plating layer has good wettability with solder containing Sn, which improves mounting properties when mounting multilayer ceramic capacitors.
  • the upper and lower plating layers may be, for example, 0.5 ⁇ m or more and 10 ⁇ m or less, preferably 5.5 ⁇ m or less, and more preferably 4.5 ⁇ m or less.
  • the thickness of each of the upper and lower plating layers is measured as follows. First, the multilayer ceramic capacitor 100 is polished using an FIB device to expose a cross section perpendicular to the width direction W. The exposed cross section is observed under a microscope, and the thickness of each of the above layers is measured. The measurement position is the center of the stacking direction T. The thickness of the upper plating layer may also be measured using a fluorescent X-ray film thickness gauge.
  • the dielectric layer 130 has a plurality of crystal grains including, for example, a BaTiO 3 -based perovskite compound.
  • the dielectric material may be, for example, a BaTiO 3 -based perovskite compound in which a part of the Ba 2+ in the crystal lattice is replaced by Re 3+ , which is a rare earth element ion.
  • the BaTiO 3 -based perovskite compound include BaTiO 3 and BaTiO 3 in which at least one of Ba 2+ and Ti 4+ is replaced by other ions such as Ca 2+ and Zr 4+ .
  • each of the multiple dielectric layers 130 included in the inner layer portion C is preferably 0.4 ⁇ m or more and 0.8 ⁇ m or less, and more preferably 0.5 ⁇ m or more and 0.7 ⁇ m or less. In this specification, the thickness of each layer is the thickness at the center of the end face.
  • the multiple internal electrode layers 140 include multiple first internal electrode layers 140A connected to the first external electrode 120A, and multiple second internal electrode layers 140B connected to the second external electrode 120B.
  • the first internal electrode layer 140A has an opposing electrode portion 141A that faces the second internal electrode layer 140B through the dielectric layer 130, and an extraction electrode portion 142A from the opposing electrode portion 141A to the first end surface 115 of the laminate 110.
  • the second internal electrode layer 140B has an opposing electrode portion 141B that faces the first internal electrode layer 140A through the dielectric layer 130, and an extraction electrode portion 142B from the opposing electrode portion 141B to the second end surface 116 of the laminate 110.
  • a single capacitor is formed by the first internal electrode layer 140A and the second internal electrode layer 140B facing each other via the dielectric layer 130.
  • the multilayer ceramic capacitor 100 can be said to be a plurality of capacitors connected in parallel via the first external electrode 120A and the second external electrode 120B.
  • the conductive material constituting the internal electrode layer 140 may be at least one metal selected from the group consisting of Ni, Cu, Ag, and palladium (Pd), or an alloy containing such a metal.
  • the internal electrode layer 140 may further contain dielectric particles called a common material.
  • each of the multiple internal electrode layers 140 is preferably 0.3 ⁇ m or more and 1.0 ⁇ m or less.
  • the coverage rate of each of the multiple internal electrode layers 140 covering the dielectric layer 130 without gaps is preferably 50% or more and 95% or less.
  • the thickness of each of the dielectric layers 130 and the internal electrode layers 140 included in the inner layer portion C is measured as follows. First, the multilayer ceramic capacitor 100 is polished to expose a cross section perpendicular to the length direction L. The exposed cross section is observed with a scanning electron microscope. Next, the thickness of each of the dielectric layers 130 and the internal electrode layers 140 is measured on a total of five lines, including a center line along the stacking direction T that passes through the center of the exposed cross section, and two lines drawn equally spaced on each side of this center line. The average of the five measured values of the dielectric layer 130 is defined as the thickness of the dielectric layer 130. The average of the five measured values of the internal electrode layer 140 is defined as the thickness of the internal electrode layer 140.
  • the thicknesses of the dielectric layer 130 and the internal electrode layer 140 on the above-mentioned five lines may be measured at the upper, central, and lower parts located on the boundary lines dividing the exposed cross section into four equal parts in the stacking direction T, and the average value of the measured values of the dielectric layer 130 may be regarded as the thickness of the dielectric layer 130, and the average value of the measured values of the internal electrode layer 140 may be regarded as the thickness of the internal electrode layer 140.
  • the first outer layer X1 and the second outer layer X2 are respectively disposed between the first main surface 111 of the laminate 110 and the internal electrode layer 140 closest to the first main surface 111, and between the second main surface 112 and the internal electrode layer 140 closest to the second main surface 112.
  • the internal layer C is disposed in the region sandwiched between the two first outer layer X1 and second outer layer X2.
  • the inner layer portion C has a capacitance due to the opposing electrode portion 141A of the first internal electrode layer 140A and the opposing electrode portion 141B of the second internal electrode layer 140B being stacked in the stacking direction T.
  • the first outer layer portion X1 is located on the first main surface 111 side of the inner layer portion C in the stacking direction T.
  • the second outer layer portion X2 is located on the second main surface 112 side of the inner layer portion C in the stacking direction T.
  • the first side margin portion S1 is located on the first side surface 113 side of the inner layer portion C in the width direction W.
  • the second side margin portion S2 is located on the second side surface 114 side of the inner layer portion C in the width direction W.
  • the first end margin portion E1 is located on the first end surface 115 side of the inner layer portion C in the length direction L.
  • the second end margin portion E2 is located on the second end surface 116 side of the inner layer portion C in the length direction L.
  • the dimension in the width direction W of the first side margin portion S1, the dimension in the width direction W of the second side margin portion S2, the dimension in the length direction L of the first end margin portion E1, and the dimension in the length direction L of the second end margin portion E2 are each small enough so that the insulation resistance of the multilayer ceramic capacitor 100 is not reduced.
  • the multilayer ceramic capacitor 100 has a length direction L dimension of 2.0 mm or less, a width direction W dimension of 1.25 mm or less, and a stacking direction T dimension of 1.25 mm or less.
  • the external dimensions of the multilayer ceramic capacitor 100 can be measured by observing the multilayer ceramic capacitor 100 with an optical microscope.
  • a ceramic slurry is first prepared. Specifically, ceramic powder, a binder, a solvent, etc. are mixed in a predetermined ratio to form the ceramic slurry.
  • a ceramic green sheet is formed. Specifically, the ceramic slurry is formed into a sheet on a carrier film using a die coater, gravure coater, or microgravure coater, etc., to form a ceramic green sheet.
  • a mother sheet is formed. Specifically, a conductive paste is printed onto the ceramic green sheet in a predetermined pattern using a screen printing method, a gravure printing method, or the like, to form a mother sheet having a predetermined conductive pattern on the ceramic green sheet.
  • ceramic green sheets without a conductive pattern are also prepared as mother sheets.
  • the mother sheets are stacked. Specifically, a predetermined number of mother sheets that do not have a conductive pattern and that form the first outer layer portion X1 are stacked, and then a plurality of mother sheets that have a conductive pattern and that form the inner layer portion C are stacked in sequence on top of these, and then a predetermined number of mother sheets that do not have a conductive pattern and that form the second outer layer portion X2 are stacked on top of these to form a mother sheet group.
  • the mother sheets are pressed together.
  • the mother sheets are pressed together in the stacking direction by a hydrostatic press or a rigid press to form a mother laminate.
  • the mother laminate is divided. Specifically, the mother laminate is divided into a matrix shape by pressing or dicing, and is divided into a number of individual unfired laminates.
  • the unsintered laminate is barrel polished. Specifically, the unsintered laminate is enclosed in a small box called a barrel together with media balls that are harder than the ceramic material, and the corners and edges of the unsintered laminate are rounded by rotating the barrel.
  • the unsintered laminate is fired. Specifically, the unsintered laminate is heated to a predetermined temperature, thereby firing the dielectric ceramic material.
  • the firing temperature is set appropriately depending on the type of dielectric ceramic material, and is set, for example, within the range of 900°C to 1300°C.
  • a base electrode layer is formed on the surface of the laminate.
  • the base electrode layer 121 is formed by various thin film formation methods, various printing methods, a dip method, or the like.
  • a conductive paste is applied to the first end face and the second end face of the laminate, and then dried and the conductive paste is baked.
  • the baking temperature is set, for example, within the range of 700°C to 800°C.
  • the base electrode layer can be a sintered layer of a conductive paste.
  • the conductive paste may contain a glass composition, a conductive component, and an organic component.
  • the glass composition may be in a powder state.
  • the organic component may contain, for example, a vehicle and an additive.
  • the vehicle may contain, for example, a resin and an organic solvent.
  • the additive may contain, for example, a dispersant and a rheology control agent.
  • the organic material may be appropriately selected from materials that are typically used as organic materials for conductive pastes.
  • the glass composition contained in the conductive paste when expressed in terms of composition by mass percentage, can contain 0 to 2 mass% Li 2 O, 0 to 8 mass% Na 2 O, 1 to 8 mass% CaO, 0 to 8 mass% SrO, 20 to 60 mass% BaO, 16 to 28 mass% B 2 O 3 , 5 to 12 mass% SiO 2 , 12 to 20 mass% Al 2 O 3 , 0 to 4.0 mass% TiO 2 , and 0 to 5.0 mass% CuO, the total of which amounts to 100 mass%.
  • the glass composition contained in the conductive paste when the composition is expressed in mass percentage, can preferably contain 0 to 2 mass% Li 2 O, 0 to 8 mass% Na 2 O, 1 to 8 mass% CaO, 0 to 8 mass% SrO, 20 to 50 mass% BaO, 19 to 28 mass% B 2 O 3 , 5 to 12 mass% SiO 2 , 12 to 20 mass% Al 2 O 3 , 2.5 to 4.0 mass% TiO 2 , and 0 to 5.0 mass% CuO in a total range of 100 mass%.
  • the mass ratio of the total of Li 2 O, Na 2 O, CaO and BaO to B 2 O 3 is preferably 1.17 to 2.61.
  • a lower plating layer and an upper plating layer are successively formed by electrolytic plating so as to cover the base electrode layer by a plating process.
  • the plating layers may be formed by electrolytic plating using a barrel electroplating device.
  • the base electrode layer may be subjected to a surface treatment, such as sandblasting or water repellent treatment. The formation of each of the above electrodes constitutes an external electrode.
  • the multilayer ceramic capacitor 100 of the present disclosure is manufactured.
  • a conductive paste was prepared by mixing a glass composition having the composition shown in Table 1 with an organic component.
  • the prepared conductive paste was applied to a first end face and a second end face of a laminate including a plurality of laminated dielectric layers and a plurality of internal electrode layers, dried, and then baked. After polishing (sandblasting, water repellent treatment) was performed on the surface of the external electrode, a Ni plating layer was formed, and then a Sn plating layer was formed to prepare a multilayer ceramic capacitor. The results are shown in Table 1.
  • Composition 1 and Composition 2 have the following compositions.
  • Composition 1 It contains 0-2 mass% Li 2 O, 0-8 mass% Na 2 O, 1-8 mass% CaO, 0-8 mass% SrO, 20-60 mass% BaO, 16-28 mass% B 2 O 3 , 5-12 mass% SiO 2 , 12-20 mass% Al 2 O 3 , 2.5-4.0 mass% TiO 2 , and 0-5.0 mass% CuO, the total of which is 100 mass%.
  • composition 2 It contains 0-2 mass% Li 2 O, 0-8 mass% Na 2 O, 1-8 mass% CaO, 0-8 mass% SrO, 20-50 mass% BaO, 19-28 mass% B 2 O 3 , 5-12 mass% SiO 2 , 12-20 mass% Al 2 O 3 , 2.5-4.0 mass% TiO 2 , and 0-5.0 mass% CuO, the total of which is 100 mass%.
  • the multilayer ceramic capacitor of the present disclosure comprises an external electrode and a laminate including a plurality of laminated dielectric layers and a plurality of internal electrode layers.
  • the external electrode includes a plating layer and a base electrode layer.
  • the base electrode layer includes glass.
  • the glass includes an alkaline earth metal. In the thickness direction of the base electrode layer, when the mass ratio of the alkaline earth metal in the glass present in the center is taken as 100, the mass ratio of the alkaline earth metal in the glass present near the surface on the plating layer side is 90 or more and less than 100.
  • the base electrode layer of the multilayer ceramic capacitor of 1 has a mass ratio of alkaline earth metal in the glass present near the surface on the plating layer side of 96 to 98.
  • the glass contains borosilicate glass.
  • the glass further contains an alkali metal.
  • the glass further contains copper oxide.
  • the base electrode layer further contains at least one conductive component selected from the group consisting of copper, nickel, and copper-nickel alloy.
  • the base electrode layer is a sintered layer of a conductive paste containing a glass composition.
  • the glass composition contains Li 2 O, Na 2 O, CaO, BaO and B 2 O 3.
  • the mass ratio of the total of Li 2 O, Na 2 O, CaO and BaO to B 2 O 3 in the glass composition is 1.17 to 2.61.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本開示の積層セラミックコンデンサは、外部電極と、積層された複数の誘電体層及び複数の内部電極層を含む積層体とを備える。外部電極は、めっき層と、下地電極層とを含む。下地電極層は、ガラスを含む。ガラスは、アルカリ土類金属を含む。下地電極層は、厚み方向において、中央部に存在する前記ガラス中のアルカリ土類金属の質量割合を１００としたとき、めっき層側の表面付近に存在するガラス中のアルカリ土類金属の質量割合が９０以上１００未満である。

Description

積層セラミックコンデンサ
　本開示は、積層セラミックコンデンサに関する。
　特許文献１に記載のように、積層セラミックコンデンサの外部電極は一般に、セラミック素体等の積層体の表面に形成された下地電極層と、下地電極層上に付与されためっき層とを含む。下地電極層は、緻密化のために、ガラスを含む導電性ペーストから形成される場合が多い。下地電極層に用いられるガラスは、外部電極の内部においてポアを埋めて緻密な膜を作ることに加えて、焼結過程での助剤として働くこと、焼付け後に素体と固着すること、及びガラス自体が化学的耐久性を持つことといった種々の要求特性を満たすように設計される。
特開２０２１－０１９０１８号公報
　積層セラミックコンデンサは、外部電極の下地電極層がガラスを含む場合、はんだ爆ぜが生じ易い傾向にある。はんだ爆ぜは、例えば積層セラミックコンデンサを回路基板に装着し、はんだ付けで固定する際、はんだ付けの熱により、下地電極層に入り込んだ水分やめっき液が急速に蒸発し、外層のはんだが飛ぶ現象であり、短絡不良の発生するおそれがある。
　本開示の目的は、はんだ爆ぜが抑制された外部電極を備えた積層セラミックコンデンサを提供することである。
　本開示に基づく積層セラミックコンデンサは、外部電極と、積層された複数の誘電体層及び複数の内部電極層を含む積層体とを備える。外部電極は、めっき層と、下地電極層とを含む。下地電極層は、ガラスを含む。ガラスは、アルカリ土類金属を含む。下地電極層は、厚み方向において、中央部に存在するガラス中のアルカリ土類金属の質量割合を１００としたとき、めっき層側の表面付近に存在するガラス中のアルカリ土類金属の質量割合が９０以上１００未満である。
　本開示によれば、はんだ爆ぜが抑制された外部電極を備える積層セラミックコンデンサを提供することができる。
図１は、本開示の積層セラミックコンデンサの外観を示す斜視図である。 図２は、図１の積層セラミックコンデンサをＩＩ－ＩＩ線矢印方向から見た断面図である。 図３は、図１の積層セラミックコンデンサをＩＩＩ－ＩＩＩ線矢印方向から見た断面図である。 図４は、外部電極の層構成を示す断面図である。 図５は、下地電極層の微細構造を説明するための模式図である。 図６は、下地電極層の中央部、表面付近及び界面付近を説明するための断面図である。
　以下、本開示の積層セラミックコンデンサについて図を参照して説明する。以下の各実施形態の説明においては、図中の同一又は相当部分には同一符号を付して、その説明は繰り返さない。
　＜積層セラミックコンデンサ＞
　積層セラミックコンデンサは、外部電極と、積層された複数の誘電体層と複数の内部電極層とを含む積層体とを備える。外部電極は、下地電極層側が積層体上に配置される。
　図１は、本開示の積層セラミックコンデンサの外観を示す斜視図である。図２は、図１の積層セラミックコンデンサをＩＩ－ＩＩ線矢印方向から見た断面図である。図３は、図１の積層セラミックコンデンサをＩＩＩ－ＩＩＩ線矢印方向から見た断面図である。
　図１から図３に示すように、本開示の積層セラミックコンデンサ１００は、積層体１１０と、外部電極１２０とを備える。図２及び図３に示すように、積層体１１０は、積層方向Ｔに沿って１層ずつ交互に積層された複数の誘電体層１３０及び複数の内部電極層１４０を含んでいる。積層体１１０は、積層方向に相対する第１の主面１１１及び第２の主面１１２と、積層方向に直交する幅方向に相対する第１の側面１１３及び第２の側面１１４と、積層方向及び幅方向に直交する長さ方向に相対する第１の端面１１５及び第２の端面１１６とを有する。積層体１１０は、内層部Ｃと第１の外層部Ｘ１と第２の外層部Ｘ２と、第１のサイドマージン部Ｓ１と第２のサイドマージン部Ｓ２と第１のエンドマージン部Ｅ１と第２のエンドマージン部Ｅ２とに区画される。
　図１から図３に示すように、外部電極１２０は、積層体１１０の表面に設けられている。図２に示すように、外部電極１２０は、下地電極層１２１と、めっき層１２２とを含む。外部電極１２０は、第１の外部電極１２０Ａと、第２の外部電極１２０Ｂとから構成されることができる。第１の外部電極１２０Ａは、第１の端面１１５に設けられている。第２の外部電極１２０Ｂは、第２の端面１１６に設けられている。
　第１の外部電極１２０Ａは、第１の内部電極層１４０Ａと電気的に接続されるように積層体１１０の第１の端面１１５に形成され、第１の端面１１５から第１の主面１１１及び第２の主面１１２ならびに第１の側面及び第２の側面延びている。第２の外部電極１２０Ｂは、第２の内部電極層１４０Ｂと電気的に接続されるように積層体１１０の第２の端面１１６に形成され、第２の端面１１６から第１の主面１１１及び第２の主面１１２ならびに第１の側面及び第２の側面に延びている。
　図４に示すように、第１の外部電極１２０Ａ（第２の外部電極１２０Ｂ）は、第１の下地電極層１２１Ａ（第２の下地電極層１２１Ｂ）と、第１の下地電極層１２１Ａ（第２の下地電極層１２１Ｂ）上に配置された第１の下側めっき層１２２Ｂ（第２の下側めっき層１２２Ｄ）と、第１の下側めっき層１２２Ｂ（第２の下側めっき層１２２Ｄ）上に配置された第１の上側めっき層１２２Ａ（第２の上側めっき層１２２Ｃ）とを有する。
　図５は、下地電極層１２１の微細構造を説明するための模式図である。図５に示すように、下地電極層１２１はガラス１５０を含む。下地電極層は、ガラス組成物を含む導電性ペーストの焼結体層であることができる。導電性ペーストについては後述する。
　ガラス１５０は、例えばホウケイ酸系ガラスを含むことができる。ホウケイ酸系ガラスは、ホウ素酸化物（Ｂ２Ｏ３）及びケイ素酸化物（ＳｉＯ２）を網目形成酸化物として含むガラスである。
　ガラス１５０は、アルカリ土類金属を含む。アルカリ土類金属は、例えばカルシウム（Ｃａ）、ストロンチウム（Ｓｒ）及びバリウム（Ｂａ）からなる群から選択される少なくとも１種の元素を含むことができる。アルカリ土類金属は、マグネシウム（Ｍｇ）をさらに含んでいてもよい。アルカリ土類金属は、網目修飾酸化物（例えばＣａＯ、ＳｒＯ、ＢａＯ、ＭｇＯ等）としてガラス１５０中に含まれることができる。
　下地電極層１２１は、厚み方向（図４中、矢印Ｔ１方向）において、中央部に存在するガラス中のアルカリ土類金属の質量割合（以下、第１割合ともいう）を１００としたとき、めっき層側の表面付近に存在するガラス中のアルカリ土類金属の質量割合（以下、第２割合ともいう）が９０以上１００未満である。第２割合が上記範囲である場合、はんだ爆ぜが抑制され易くなる傾向にある。ガラス中のアルカリ土類金属の質量割合は、ガラスの質量を基準としたときのガラスに含まれるアルカリ土類金属の質量の割合である。ガラス中のアルカリ土類金属の質量割合後述の実施例の欄において説明する方法にしたがって測定される。
　中央部及び表面付近について図６を参照しながら説明する。図６は、図４に示す下地電極層における点線で囲まれた領域Ｐの拡大断面図である。図６に示すように、下地電極層１２１を厚み方向に１０等分した領域をめっき層側から順に領域１、２、・・・、１０としたとき、領域１～２を表面付近、領域３～８を中央部という。
　積層セラミックコンデンサの外部電極を分析した結果、下地電極層において表層付近に存在するガラス中のアルカリ土類金属の質量割合は、中央部に存在するガラス中のアルカリ土類金属の質量割合より低い傾向にあることがわかった。めっき層を形成するめっき工程において、下地電極層が水やめっき液に触れることでガラス中のアルカリ土類金属がめっき液へ溶け出し、それに伴い他の成分も移動することでガラスの組成が変化したためであると推定される。その結果、表層付近に存在するガラス中のアルカリ土類金属の質量割合が低下し、ガラスが浸食され、水分やめっき液が下地電極層に入り込み易くなり、はんだ爆ぜが生じ易くなることが考えられる。本開示の積層セラミックコンデンサは、下地電極層が厚み方向において、中央部とめっき層側の表面付近とに存在するガラス中のアルカリ土類金属の含有量の差が小さいため、はんだ爆ぜが抑制され易くなる。はんだ爆ぜの抑制し易さの評価は、後述の実施例の欄において説明する方法に従って行われる。
　第１割合を１００としたとき、第２割合は、はんだ爆ぜ抑制の観点から好ましくは９６以上である。第２割合は、例えば９８以下であってよい。
　下地電極層１２１は、はんだ爆ぜ抑制の観点から好ましくは領域６に存在するガラス中のアルカリ土類金属の質量割合を１００としたとき、領域１に存在するガラス中のアルカリ土類金属の質量割合が９０以上１００未満である。
　下地電極層１２１は、厚み方向において、第１割合を１００としたとき、積層体１１０側の表面付近（以下、界面付近ともいう）に存在するガラス中のアルカリ土類金属の質量割合（以下、第３割合ともいう）が１０５以上１１５以下であることができる。第３割合が上記範囲であることにより、後述の積層体の強度の低下が抑制され易くなる傾向にある。界面付近は、上述の領域９～１０である。
　積層セラミックコンデンサの外部電極を分析した結果、下地電極層において積層体との界面付近に存在するガラス中のアルカリ土類金属の質量割合は、中央部に存在するガラス中のアルカリ土類金属の質量割合より高い傾向にあることがわかった。積層体との界面付近に存在するガラスは、積層体に含まれるアルカリ土類金属が下地電極層へ拡散し易くなるためであると推測される。このため、下地電極層の厚み方向において、中央部と界面付近とに存在するガラス中のアルカリ土類金属の含有量の差が小さい外部電極は、積層体の強度の低下が抑制され易くなる傾向にあることが考えられる。積層体の強度の評価は、後述の実施例の欄において説明する方法に従って行われる。
　第１割合を１００としたとき、第３割合は、積層体の強度低下制の観点から好ましくは１１２以下である。
　ガラス１５０は、アルカリ金属をさらに含むことができる。アルカリ金属は、例えばリチウム（Ｌｉ）、ナトリウム（Ｎａ）及びカリウム（Ｋ）から選ばれる少なくとも１種類の元素であることができる。アルカリ金属は、網目修飾酸化物（例えばＬｉ２Ｏ、Ｎａ２Ｏ、Ｋ２Ｏ）としてガラス１５０中に含まれることができる。
　ガラス１５０は、上記以外の酸化物、例えば遷移金属元素酸化物、亜鉛酸化物（ＺｎＯ）、アルミニウム酸化物（Ａｌ２Ｏ３）及びビスマス酸化物（Ｂｉ２Ｏ３）等の酸化物を含んでいてもよい。
　ガラス１５０は、例えば銅酸化物（ＣｕＯ）等の金属酸化物をさらに含んでいてもよい。
　下地電極層１２１は、銅（Ｃｕ）、ニッケル（Ｎｉ）及びＣｕ－Ｎｉ合金からなる群から選択される少なくとも１種の導電性成分をさらに含むことができる。導電性成分は、導電性粉末であってよい。導電性成分は、ガラス１５０以外の領域（以下、導電性領域ともいう）１５１に含まれることができる。
　下地電極層１２１が後述の導電性ペーストから形成される場合、導電性領域１５１は、導電性ペーストに含まれる導電性粉末が焼結した金属焼結体を含んでいてよい。
　下地電極層１２１の厚みは、例えば１０μｍ以上５０μｍ以下、好ましくは１５μｍ以上４０μｍ以下であってよい。下地電極層１２１の厚みは、以下のように測定する。まず、積層セラミックコンデンサ１００を研磨し、幅方向Ｗに直交する断面を露出させる。露出させた断面をマイクロスコープで観察して測定する。測定位置は、積層方向Ｔの中央部とする。
　下地電極層１２１は、第１の主面１１１、第２の主面１１２、第１の側面１１３及び第２の側面１１４上に形成される端部付近において厚みが薄くなり易く、めっき液の影響を受け易い。下地電極層１２１に含まれるガラスのアルカリ土類金属の含有量が上述の第１割合及び第２割合であることにより、厚みが薄くなり易い端部付近においてもはんだ爆ぜを抑制することができる。
　めっき層１２２は、例えばニッケル（Ｎｉ）、Ｃｕ、銀（Ａｇ）、金（Ａｕ）及び錫（Ｓｎ）又はこれらの金属を含む合金等を含むことができる。めっき層１２２は、異なる成分で複数層形成されていてもよい。めっき層１２２は、上側めっき層（第１の上側めっき層１２２Ａ及び第２の上側めっき層１２２Ｃを総称して上側めっき層ともいう）と、下側めっき層（第１の下側めっき層１２２Ｂ及び第２の下側めっき層１２２Ｄを総称して上側めっき層ともいう）とから構成された２層構造であってよい。下側めっき層はそれぞれ、下地電極層上に配置され、積層セラミックコンデンサを実装する際に、下地電極層がはんだによって侵食されることを防止することができる。下側めっき層は、例えばＮｉめっき層であってよい。上側めっき層は、下側めっき層上に配置される。上側めっき層は、例えばＳｎめっき層であってよい。Ｓｎめっき層は、Ｓｎを含むはんだとの濡れ性がよいため、積層セラミックコンデンサを実装する際に、実装性を向上させることができる。
　上側めっき層及び下側めっき層は、例えば０．５μｍ以上１０μｍ以下であってよく、好ましくは５．５μｍ以下、より好ましくは４．５μｍ以下である。
　上側めっき層及び下側めっき層のそれぞれ厚さについては、以下のように測定する。まず、積層セラミックコンデンサ１００をＦＩＢ装置により研磨し、幅方向Ｗに直交する断面を露出させる。露出させた断面をマイクロスコープで観察して、上記の各々の厚さを測定する。測定位置は、積層方向Ｔの中央部とする。なお、上側めっき層の厚さについては、蛍光Ｘ線膜厚計を用いて測定してもよい。
　誘電体層１３０は、例えばＢａＴｉＯ3系のペロブスカイト型化合物を含む複数の結晶粒を有する。上記の誘電体材料としては、例えばＢａＴｉＯ3系のペロブスカイト型化合物の結晶格子中のＢａ2+の一部が、希土類元素のイオンであるＲｅ3+により置換されたものが挙げられる。また、ＢａＴｉＯ3系のペロブスカイト型化合物としては、ＢａＴｉＯ3、ならびにＢａＴｉＯ3のＢａ2+及びＴｉ4+の少なくとも一方が、Ｃａ2+及びＺｒ4+などの他のイオンにより置換されたものなどが挙げられる。
　内層部Ｃに含まれる複数の誘電体層１３０の各々の厚みは、０．４μｍ以上０．８μｍ以下であることが好ましく、０．５μｍ以上０．７μｍ以下であることがより好ましい。なお本明細書において、各層の厚さは、端面中央部の厚みである。
　複数の内部電極層１４０は、第１の外部電極１２０Ａに接続された複数の第１の内部電極層１４０Ａ、及び第２の外部電極１２０Ｂに接続された複数の第２の内部電極層１４０Ｂを含んでいる。図２に示すように、第１の内部電極層１４０Ａは、誘電体層１３０を介して第２の内部電極層１４０Ｂと互いに対向している対向電極部１４１Ａと、対向電極部１４１Ａから積層体１１０の第１の端面１１５までの引き出し電極部１４２Ａとを備えている。第２の内部電極層１４０Ｂは、誘電体層１３０を介して第１の内部電極層１４０Ａと互いに対向している対向電極部１４１Ｂと、対向電極部１４１Ｂから積層体１１０の第２の端面１１６までの引き出し電極部１４２Ｂとを備えている。
　第１の内部電極層１４０Ａと第２の内部電極層１４０Ｂとが誘電体層１３０を介して互いに対向することにより、１つのコンデンサが形成される。積層セラミックコンデンサ１００は、複数個のコンデンサが第１の外部電極１２０Ａ及び第２の外部電極１２０Ｂを介して並列接続されたものと言える。
　内部電極層１４０を構成する導電性材料としては、Ｎｉ、Ｃｕ、Ａｇ及びパラジウム（Ｐｄ）などから選ばれる少なくとも一種の金属又は当該金属を含む合金を用いることができる。内部電極層１４０は、共材と呼ばれる誘電体粒子をさらに含んでいてもよい。
　複数の内部電極層１４０の各々の厚さは、０．３μｍ以上１．０μｍ以下であることが好ましい。複数の内部電極層１４０の各々が誘電体層１３０を隙間なく覆っている被覆率は、５０％以上９５％以下であることが好ましい。
　内層部Ｃに含まれる誘電体層１３０及び内部電極層１４０の各々の厚みは、以下のように測定する。まず、積層セラミックコンデンサ１００を研磨し、長さ方向Ｌに直交する断面を露出させる。露出させた断面を走査型電子顕微鏡で観察する。次に、露出させた断面の中心を通過する積層方向Ｔに沿った中心線、及びこの中心線から両側に等間隔に２本ずつ引いた線の合計５本の線上における誘電体層１３０及び内部電極層１４０の各々の厚みを測定する。誘電体層１３０の５つの測定値の平均値を、誘電体層１３０の厚みとする。内部電極層１４０の５つの測定値の平均値を、内部電極層１４０の厚みとする。
　なお、露出させた断面を積層方向Ｔにおいて４等分する境界線上に位置する上部、中央部及び下部の各々において、上記５本の線上における誘電体層１３０及び内部電極層１４０の各々の厚みを測定し、誘電体層１３０の測定値の平均値を誘電体層１３０の厚みとし、内部電極層１４０の測定値の平均値を内部電極層１４０の厚みとしてもよい。
　第１の外層部Ｘ１及び第２の外層部Ｘ２はそれぞれ、積層体１１０の第１の主面１１１と第１の主面１１１に最も近い内部電極層１４０との間、及び第２の主面１１２と第２の主面１１２に最も近い内部電極層１４０との間に配置されている。内層部Ｃは、それら２つの第１の外層部Ｘ１及び第２の外層部Ｘ２に挟まれた領域に配置されている。
　内層部Ｃは、第１の内部電極層１４０Ａの対向電極部１４１Ａ及び第２の内部電極層１４０Ｂの対向電極部１４１Ｂが積層方向Ｔに積層されていることにより静電容量を有している。第１の外層部Ｘ１は、積層方向Ｔにおいて内層部Ｃの第１の主面１１１側に位置する。第２の外層部Ｘ２は、積層方向Ｔにおいて内層部Ｃの第２の主面１１２側に位置している。
　第１のサイドマージン部Ｓ１は、幅方向Ｗにおいて内層部Ｃの第１の側面１１３側に位置する。第２のサイドマージン部Ｓ２は、幅方向Ｗにおいて内層部Ｃの第２の側面１１４側に位置する。第１のエンドマージン部Ｅ１は、長さ方向Ｌにおいて内層部Ｃの第１の端面１１５側に位置している。第２のエンドマージン部Ｅ２は、長さ方向Ｌにおいて内層部Ｃの第２の端面１１６側に位置している。
　第１のサイドマージン部Ｓ１の幅方向Ｗの寸法、第２のサイドマージン部Ｓ２の幅方向Ｗの寸法、第１のエンドマージン部Ｅ１の長さ方向Ｌの寸法、及び第２のエンドマージン部Ｅ２の長さ方向Ｌの寸法の各々は、積層セラミックコンデンサ１００を小型化するという観点から、積層セラミックコンデンサ１００の絶縁抵抗が低下しない程度に小さくすることが好ましい。
　積層セラミックコンデンサ１００は、長さ方向Ｌの寸法が２．０ｍｍ以下であり、幅方向Ｗの寸法が１．２５ｍｍ以下であり、積層方向Ｔの寸法が１．２５ｍｍ以下である。積層セラミックコンデンサ１００の外形寸法は、積層セラミックコンデンサ１００を光学顕微鏡によって観察することにより測定することができる。
　積層セラミックコンデンサ１００を製造する際には、まず、セラミックスラリーが調製される。具体的には、セラミックス粉末、バインダ及び溶剤などが所定の配合比率で混合され、これによりセラミックスラリーが形成される。
　次に、セラミックグリーンシートが形成される。具体的には、セラミックスラリーがキャリアフィルム上においてダイコータ、グラビアコータ、又は、マイクログラビアコータなどを用いてシート状に成形されることにより、セラミックグリーンシートが形成される。
　次に、マザーシートが形成される。具体的には、セラミックグリーンシートに導電性ペーストが所定のパターンを有するようにスクリーン印刷法又はグラビア印刷法などを用いて印刷されることにより、セラミックグリーンシート上に所定の導電パターンが設けられたマザーシートが形成される。
　なお、マザーシートとしては、導電パターンを有するマザーシートの他に、導電パターンが形成されていないセラミックグリーンシートも準備される。
　次に、マザーシートが積層される。具体的には、第１の外層部Ｘ１を構成する、導電パターンが形成されていないマザーシートが所定枚数積層され、その上に、内層部Ｃを構成する、導電パターンが形成された複数のマザーシートが順次積層され、その上に、第２の外層部Ｘ２を構成する、導電パターンが形成されていないマザーシートが所定枚数積層されることにより、マザーシート群が構成される。
　次に、マザーシート群が圧着される。静水圧プレス又は剛体プレスによってマザーシート群が積層方向に沿って加圧されて圧着されることにより、マザー積層体が形成される。
　次に、マザー積層体が分断される。具体的には、押し切り又はダイシングによってマザー積層体がマトリックス状に分断され、複数の未焼成積層体に個片化される。
　次に、未焼成積層体がバレル研磨される。具体的には、未焼成積層体が、セラミック材料よりも硬度の高いメディアボールとともにバレルと呼ばれる小箱内に封入され、当該バレルを回転させることにより、未焼成積層体の角部及び稜線部に曲面状の丸みがもたされる。
　次に、未焼成積層体が焼成される。具体的には、未焼成積層体が所定の温度に加熱され、これにより誘電体セラミックス材料が焼成される。焼成温度は、誘電体セラミックス材料の種類に応じて適宜設定され、例えば、９００℃以上１３００℃以下の範囲内で設定される。
　次に、積層体の表面に下地電極層が形成される。具体的には、下地電極層１２１が、各種の薄膜形成法、各種の印刷法又はディップ法などにより形成される。例えば、ディップ法により下地電極層を形成する場合、積層体の第１の端面及び第２の端面に導電性ペーストを塗布した後、乾燥し、導電性ペーストを焼き付ける。焼付け温度は、例えば７００℃以上８００℃以下の範囲内で設定される。下地電極層は、導電性ペーストの焼結体層であることができる。
　導電性ペーストは、ガラス組成物、導電性成分及び有機成分を含むことができる。ガラス組成物は粉末状態であってよい。有機成分は、例えばビヒクル及び添加剤等を含む。ビヒクルは、例えば樹脂及び有機溶剤等を含む。添加剤は、例えば分散剤及びレオロジーコントロール剤等を含む。導電性ペーストの有機材料として通常用いられる材料の中から適宜選択することができる。
　導電性ペーストに含まれるガラス組成物は、組成を質量割合で表したとき、Ｌｉ２Ｏを０～２質量％、Ｎａ２Ｏを０～８質量％、ＣａＯを１～８質量％、ＳｒＯを０～８質量％、ＢａＯを２０～６０質量％、Ｂ２Ｏ３を１６～２８質量％、ＳｉＯ２を５～１２質量％、Ａｌ２Ｏ３を１２～２０質量％、ＴｉＯ２を０～４．０質量％、ＣｕＯを０～５．０質量％の範囲で合計が１００質量％となるように含むことができる。
　導電性ペーストに含まれるガラス組成物は、組成を質量割合で表したとき、はんだ爆ぜ抑制の観点から好ましくはＬｉ２Ｏを０～２質量％、Ｎａ２Ｏを０～８質量％、ＣａＯを１～８質量％、ＳｒＯを０～８質量％、ＢａＯを２０～５０質量％、Ｂ２Ｏ３を１９～２８質量％、ＳｉＯ２を５～１２質量％、Ａｌ２Ｏ３を１２～２０質量％、ＴｉＯ２を２．５～４．０質量％、ＣｕＯを０～５．０質量％の範囲で合計が１００質量％となるように含むことができる。
　導電性ペーストに含まれるガラス組成物がＬｉ２Ｏ、Ｎａ２Ｏ、ＣａＯ、ＢａＯ及びＢ２Ｏ３を含む場合、はんだ爆ぜ及び積層体の強度低下の抑制の観点から好ましくは、Ｂ２Ｏ３に対するＬｉ２Ｏ、Ｎａ２Ｏ、ＣａＯ及びＢａＯの合計の質量比（Ｂ比率ともいう）が１．１７～２．６１である。
　次に、めっき処理により下地電極層を覆うように下側めっき層及び上側めっき層が順次電解めっきにより形成される。めっき層は、バレル電気めっき装置を用いた電解めっきにより形成されてよい。めっき処理前に、下地電極層に表面処理、例えばサンドブラスト、撥水処理等を行ってもよい。上記各電極が形成されることにより、外部電極が構成される。
　上記の一連の工程を経ることにより、本開示の積層セラミックコンデンサ１００が製造される。
　以下、実施例により本開示をさらに詳細に説明する。例中の「％」及び「部」は、特記のない限り、質量％及び質量部である。
［ガラス中のアルカリ土類金属の質量割合の測定］
　実施例及び比較例で作製した積層セラミックコンデンサの外部電極の断面を、高分解能透過型電子顕微鏡（ＨＲＴＥＭ）により観察を行った。下地電極層の表面付近、中央部及び界面付近に存在するガラスについてそれぞれ１０点、ＨＲＴＥＭ付属のエネルギー分散型Ｘ線分析（ＥＤＸ）を行い、中央部に対する表面付近及び界面付近のガラス中のアルカリ土類金属の質量割合の比率の平均を求めた。
［はんだ爆ぜの評価］
　実施例及び比較例で作製した積層セラミックコンデンサをそれぞれ３５個準備した。準備したセラミックコンデンサを温度３００℃に加熱する処理を２回行った。積層セラミックコンデンサの外部電極を光学顕微鏡を用いて観察し、はんだ爆ぜが生じた個数をカウントした。表１に示す評価結果は以下の評価基準とした。
０個：Ａ
１～２個：Ｂ
３個以上：Ｃ
［積層体の強度の評価］
　実施例及び比較例で作製した積層セラミックコンデンサをそれぞれ３５個準備した。ＪＩＳＣ６００６８－２－２１　耐プリント基板曲げ性の試験方法に従い、準備した積層セラミックコンデンサを１．５ｍｍまでたわませ、試験後にクラックの発生した個数を調べた。表１に示す評価結果は、以下の評価基準とした。
０個：Ｇ
１個以上：ＮＧ
＜実施例１～６、比較例１及び２＞
　表１に示す組成のガラス組成物と、有機成分とを混合して導電性ペーストを作製した。作製した導電性ペーストを、積層された複数の誘電体層と複数の内部電極層とを含む積層体の第１の端面及び第２の端面に塗布し、乾燥させた後、焼き付けを行った。外部電極の表面に研磨処理（サンドブラスト、撥水処理）を施した後、Ｎｉめっき層を形成し、さらにＳｎめっき層を形成し、積層セラミックコンデンサを作製した。結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　表中、組成１及び組成２は以下の組成を有する。
　[組成１]
　Ｌｉ２Ｏを０～２質量％、Ｎａ２Ｏを０～８質量％、ＣａＯを１～８質量％、ＳｒＯを０～８質量％、ＢａＯを２０～６０質量％、Ｂ２Ｏ３を１６～２８質量％、ＳｉＯ２を５～１２質量％、Ａｌ２Ｏ３を１２～２０質量％、ＴｉＯ２を２．５～４．０質量％、ＣｕＯを０～５．０質量％の範囲で合計が１００質量％となるように含む。
　[組成２]
　Ｌｉ２Ｏを０～２質量％、Ｎａ２Ｏを０～８質量％、ＣａＯを１～８質量％、ＳｒＯを０～８質量％、ＢａＯを２０～５０質量％、Ｂ２Ｏ３を１９～２８質量％、ＳｉＯ２を５～１２質量％、Ａｌ２Ｏ３を１２～２０質量％、ＴｉＯ２を２．５～４．０質量％、ＣｕＯを０～５．０質量％の範囲で合計が１００質量％となるように含む。
　表１に示すように、本開示に従う実施例１～６で、比較例１及び２に比べはんだ爆ぜの評価結果が良好であった。本開示によれば、はんだ爆ぜが抑制された外部電極が提供されることが分かる。また、実施例１～６では、比較例１及び２に比べ積層体の強度低下が見られなかった。
　上述した実施形態の説明において、組み合わせ可能な構成を相互に組み合わせてもよい。
　今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　上述した複数の例示的な実施形態は、以下の態様の具体例であることが当業者により理解される。
（第１項）　本開示の積層セラミックコンデンサは、外部電極と、積層された複数の誘電体層及び複数の内部電極層を含む積層体とを備える。外部電極は、めっき層と、下地電極層とを含む。下地電極層は、ガラスを含む。ガラスは、アルカリ土類金属を含む。下地電極層は、厚み方向において、中央部に存在するガラス中のアルカリ土類金属の質量割合を１００としたとき、めっき層側の表面付近に存在するガラス中のアルカリ土類金属の質量割合が９０以上１００未満である。
（第２項）　第１項の積層セラミックコンデンサの下地電極層は、めっき層側の表面付近に存在するガラス中のアルカリ土類金属の質量割合が９６以上９８以下である。
（第３項）　第１項又は第２項の積層セラミックコンデンサは、ガラスがホウケイ酸系ガラスを含む。
（第４項）　第３項に記載の積層セラミックコンデンサは、ガラスがアルカリ金属をさらに含む。
（第５項）　第３項又は第４項に記載の積層セラミックコンデンサは、ガラスが銅酸化物をさらに含む。
（第６項）　第１項～第５項のいずれかに記載の積層セラミックコンデンサは、下地電極層が、銅、ニッケル及び銅－ニッケル合金からなる群から選択される少なくとも１種の導電性成分をさらに含む。
（第７項）　第１項～第６項のいずれかに記載の積層セラミックコンデンサは、下地電極層が、厚み方向において、中央部に存在するガラス中のアルカリ土類金属の質量割合を１００としたとき、積層体側の表面付近に存在するガラス中のアルカリ土類金属の割合が１０５以上１１５以下である。
（第８項）　第１項～第７項のいずれかに記載の積層セラミックコンデンサは、下地電極層が、ガラス組成物を含む導電性ペーストの焼結体層である。ガラス組成物は、Ｌｉ２Ｏ、Ｎａ２Ｏ、ＣａＯ、ＢａＯ及びＢ２Ｏ３を含む。ガラス組成物中のＢ２Ｏ３に対するＬｉ２Ｏ、Ｎａ２Ｏ、ＣａＯ及びＢａＯの合計の質量比は、１．１７～２．６１である。
　１００　積層セラミックコンデンサ、１１０　積層体、１１１　第１の主面、１１２　第２の主面、１１３　第１の側面、１１４　第２の側面、１１５　第１の端面、１１６　第２の端面、１２０　外部電極、１２０Ａ　第１の外部電極、１２０Ｂ　第２の外部電極、１２１　下地電極層、１２１Ａ　第１の下地電極層、１２１Ｂ　第２の下地電極層、１２２　めっき層、１２２Ａ　第１の上側めっき層、１２２Ｂ　第１の下側めっき層、１２２Ｃ　第２の上側めっき層、１２２Ｄ　第２の下側めっき層、１３０　誘電体層、１４０　内部電極層、１４０Ａ　第１の内部電極層、１４０Ｂ　第２の内部電極層、１４１Ａ，１４１Ｂ　対向電極部、１４２Ａ，１４２Ｂ　引き出し電極部、１５０　ガラス、１５１　導電性領域、Ｃ　内層部、Ｘ１　第１の外層部、Ｘ２　第２の外層部、Ｓ１　第１のサイドマージン部、Ｓ２　第２のサイドマージン部、Ｅ１　第１のエンドマージン部、Ｅ２　第２のエンドマージン部、Ｔ　積層方向、Ｗ　幅方向、Ｌ　長さ方向、Ｔ１　厚み方向。

Claims (8)

  1. 　外部電極と、積層された複数の誘電体層及び複数の内部電極層を含む積層体とを備える積層セラミックコンデンサであって、
    　前記外部電極は、めっき層と、下地電極層とを含み、
    　前記下地電極層は、ガラスを含み、
    　前記ガラスは、アルカリ土類金属を含み、
    　前記下地電極層は、厚み方向において、中央部に存在する前記ガラス中の前記アルカリ土類金属の質量割合を１００としたとき、前記めっき層側の表面付近に存在する前記ガラス中の前記アルカリ土類金属の質量割合が９０以上１００未満である、積層セラミックコンデンサ。
  2. 　前記下地電極層は、前記めっき層側の表面付近に存在する前記ガラス中の前記アルカリ土類金属の質量割合は、９６以上９８以下である、請求項１に記載の積層セラミックコンデンサ。
  3. 　前記ガラスは、ホウケイ酸系ガラスを含む、請求項１又は２に記載の積層セラミックコンデンサ。
  4. 　前記ガラスは、アルカリ金属をさらに含む、請求項３に記載の積層セラミックコンデンサ。
  5. 　前記ガラスは、銅酸化物をさらに含む、請求項３又は４に記載の積層セラミックコンデンサ。
  6. 　前記下地電極層は、銅、ニッケル及び銅－ニッケル合金からなる群から選択される少なくとも１種の導電性成分をさらに含む、請求項１～５のいずれか一項に記載の積層セラミックコンデンサ。
  7. 　前記下地電極層は、厚み方向において、中央部に存在する前記ガラス中の前記アルカリ土類金属の質量割合を１００としたとき、前記積層体側の表面付近に存在する前記ガラス中の前記アルカリ土類金属の割合が１０５以上１１５以下である、請求項１～６のいずれか一項に記載の積層セラミックコンデンサ。
  8. 　前記下地電極層は、ガラス組成物を含む導電性ペーストの焼結体層であり、
    　前記ガラス組成物が、Ｌｉ２Ｏ、Ｎａ２Ｏ、ＣａＯ、ＢａＯ及びＢ２Ｏ３を含み、
    　前記ガラス組成物中のＢ２Ｏ３に対するＬｉ２Ｏ、Ｎａ２Ｏ、ＣａＯ及びＢａＯの合計の質量比が、１．１７～２．６１である、請求項１～７のいずれか一項に記載の積層セラミックコンデンサ。
PCT/JP2024/021452 2023-07-03 2024-06-13 積層セラミックコンデンサ Ceased WO2025009348A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2025531456A JPWO2025009348A1 (ja) 2023-07-03 2024-06-13
US19/436,379 US20260128223A1 (en) 2023-07-03 2025-12-30 Multilayer ceramic capacitor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023109180 2023-07-03
JP2023-109180 2023-07-03

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US19/436,379 Continuation US20260128223A1 (en) 2023-07-03 2025-12-30 Multilayer ceramic capacitor

Publications (1)

Publication Number Publication Date
WO2025009348A1 true WO2025009348A1 (ja) 2025-01-09

Family

ID=94171629

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/021452 Ceased WO2025009348A1 (ja) 2023-07-03 2024-06-13 積層セラミックコンデンサ

Country Status (3)

Country Link
US (1) US20260128223A1 (ja)
JP (1) JPWO2025009348A1 (ja)
WO (1) WO2025009348A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103845A (ja) * 2005-10-07 2007-04-19 Shoei Chem Ind Co 積層セラミック部品端子電極用導体ペースト
JP2008218022A (ja) * 2007-02-28 2008-09-18 Mitsuboshi Belting Ltd 銅導体ペースト、導体回路板及び電子部品
WO2020040138A1 (ja) * 2018-08-23 2020-02-27 昭栄化学工業株式会社 導電性ペースト

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103845A (ja) * 2005-10-07 2007-04-19 Shoei Chem Ind Co 積層セラミック部品端子電極用導体ペースト
JP2008218022A (ja) * 2007-02-28 2008-09-18 Mitsuboshi Belting Ltd 銅導体ペースト、導体回路板及び電子部品
WO2020040138A1 (ja) * 2018-08-23 2020-02-27 昭栄化学工業株式会社 導電性ペースト

Also Published As

Publication number Publication date
US20260128223A1 (en) 2026-05-07
JPWO2025009348A1 (ja) 2025-01-09

Similar Documents

Publication Publication Date Title
US9842698B2 (en) Multilayer ceramic capacitor and manufacturing method therefor
US11705281B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
CN112820543B (zh) 陶瓷电子部件及其制造方法
US9840433B2 (en) Conductive paste and multilayer ceramic electronic component
US20180061576A1 (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
US11004605B2 (en) Multilayer ceramic capacitor, circuit substrate and manufacturing method of the same
JP7145652B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6024830B2 (ja) 積層セラミック電子部品
JP2025056716A (ja) 積層型電子部品
CN111755247B (zh) 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
KR102946062B1 (ko) 적층형 전자 부품
JP7620388B2 (ja) セラミック電子部品の製造方法、およびカバーシート
JP2018024542A (ja) セラミック電子部品および誘電体磁器組成物
JP5498973B2 (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP2023099276A (ja) 積層型電子部品
JP7122085B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7312525B2 (ja) 積層セラミックコンデンサおよびその製造方法
US20260128223A1 (en) Multilayer ceramic capacitor
JPH0817139B2 (ja) 積層磁器コンデンサ
KR100465845B1 (ko) 적층 세라믹 커패시터 및 그 전극 조성물
US20250201477A1 (en) Multilayer ceramic electronic device and manufacturing method of the same
JP2019149410A (ja) 電子部品
WO2024204572A1 (ja) セラミック電子部品およびその製造方法
JP2023122239A (ja) 積層セラミックコンデンサ
KR20260054566A (ko) 적층 세라믹 커패시터

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24835865

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2025531456

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE