WO2024252777A1 - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
WO2024252777A1
WO2024252777A1 PCT/JP2024/014056 JP2024014056W WO2024252777A1 WO 2024252777 A1 WO2024252777 A1 WO 2024252777A1 JP 2024014056 W JP2024014056 W JP 2024014056W WO 2024252777 A1 WO2024252777 A1 WO 2024252777A1
Authority
WO
WIPO (PCT)
Prior art keywords
underlayer
layer
laminate
coverage
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2024/014056
Other languages
English (en)
French (fr)
Inventor
賢一 林
俊裕 鈴木
重之 堀江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2025525962A priority Critical patent/JPWO2024252777A1/ja
Priority to CN202480036047.5A priority patent/CN121263864A/zh
Publication of WO2024252777A1 publication Critical patent/WO2024252777A1/ja
Priority to US19/396,368 priority patent/US20260081079A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Definitions

  • the present invention relates to a multilayer ceramic capacitor.
  • the external electrodes of conventional multilayer ceramic capacitors are mainly composed of a Cu base electrode layer formed on the ceramic body, a Ni plating layer formed on the Cu base electrode layer, and a Sn plating layer formed on the Ni plating layer.
  • the Ni plating layer and Sn plating layer are formed by electrolytic plating.
  • the Ni plating layer formed on the Cu base electrode layer serves to prevent the Cu base electrode layer from dissolving into molten solder (solder erosion) when the multilayer ceramic capacitor is solder mounted on a substrate.
  • the Cu base electrode layer formed on the ceramic body in the above-mentioned Patent Document 1 is formed by a dip method, a screen printing method, a roller coating method, or the like. Therefore, due to the characteristics of the printing method, the thickness of the Cu base electrode layer formed on the ridge line portion where any two of the main surface, side surface, or end surface of the ceramic body intersect may (possibly) be formed thinner than the surface area other than the ridge line portion.
  • the Cu base electrode layer is formed thinly on the ridge line portion, the Cu base electrode layer is difficult to form continuously, and there are cases where a part of the ridge line portion is not covered with the Cu base electrode layer.
  • the present invention aims to provide a multilayer ceramic capacitor that can suppress solder erosion that occurs on the ridge line portion of the ceramic body.
  • the multilayer ceramic capacitor of the present invention comprises a laminate including a plurality of laminated dielectric layers and a plurality of internal electrode layers, the laminate having a first main surface and a second main surface facing each other in the lamination direction, a first side surface and a second side surface facing each other in a width direction perpendicular to the lamination direction, and a first end surface and a second end surface facing each other in a length direction perpendicular to the lamination direction and the width direction, and an external electrode provided on the first end surface and the second end surface, the external electrode being in contact with a Cu underlayer and covering the Cu underlayer.
  • the laminate has a Ni plating layer and a Sn plating layer covering the Ni plating layer, and when the intersection of the two faces of the laminate is the ridgeline, the thickness of the Cu underlayer at the ridgeline of the laminate is smaller than the thickness of the Cu underlayer at the main face, the side face, and the end face, the coverage of the Cu underlayer at the ridgeline is 85% or more, and the difference between the coverage of the Cu underlayer at the ridgeline and the coverage of the Cu underlayer at the main face and the side face is within ⁇ 5%.
  • the present invention provides a multilayer ceramic capacitor that can suppress solder erosion of the Cu underlayer.
  • 1 is a perspective view of a multilayer ceramic capacitor according to an embodiment of the present invention
  • 2 is a cross-sectional view taken along line YY in FIG. 1.
  • 2 is a cross-sectional view taken along line XX in FIG. 1.
  • Fig. 1 is a perspective view showing the multilayer ceramic capacitor 1 of the present embodiment.
  • the multilayer ceramic capacitor 1 includes a laminate 2 and two external electrodes.
  • the two external electrodes are a first external electrode 20 and a second external electrode 21.
  • the L direction is the length direction L of the multilayer ceramic capacitor 1.
  • the W direction is the width direction W of the multilayer ceramic capacitor 1.
  • the T direction is the stacking direction T of the multilayer ceramic capacitor 1.
  • the cross section shown in FIG. 2 is called an LT cross section.
  • the cross section shown in FIG. 3 is called a WT cross section.
  • the length direction L, the width direction W, and the stacking direction T do not necessarily have to be perpendicular to each other, but may intersect each other.
  • the laminate 2 has a substantially rectangular parallelepiped shape.
  • the laminate 2 has two end faces, two side faces, and two main faces.
  • the end faces are faces facing the length direction L.
  • the side faces are faces facing the width direction W.
  • the main faces are faces facing the stacking direction T.
  • the two end faces are a first end face 60 and a second end face 61.
  • the two side faces are a first side face 62 and a second side face 63.
  • the two main faces are a first main face 64 and a second main face 65.
  • the first side face 62 and the second main face 65 are shown in FIG. 1.
  • a portion where two faces intersect in the laminate 2 is defined as a ridge portion.
  • a portion where three faces intersect in the laminate 2 is defined as a corner portion.
  • a portion where the first main face 64 and the first side face 62 intersect is defined as a first longitudinal ridge portion 41
  • a portion where the first main face 64 and the second side face 63 intersect is defined as a second longitudinal ridge portion 42
  • a portion where the second main face 65 and the first side face 62 intersect is defined as a third longitudinal ridge portion 43
  • a portion where the second main face 65 and the second side face 63 intersect is defined as a fourth longitudinal ridge portion 44.
  • the portion where the first end face 60 and the first main surface 64 intersect is referred to as the first width direction ridge 45, and the portion where the first end face 60 and the second main surface 65 intersect is referred to as the second width direction ridge 46.
  • the portion where the first end face 60 and the first side surface 62 intersect is referred to as the first height direction ridge 47, and the portion where the first end face 60 and the second side surface 63 intersect is referred to as the second height direction ridge 48.
  • These ridges are not shown in FIG. 1, but are shown in FIG. 2 or FIG. 3.
  • the ridges and corners of the laminate 2 are rounded.
  • the size of the laminate 2 is not particularly limited.
  • Fig. 2 is a cross-sectional view taken along line Y-Y in Fig. 1, showing the LT cross-section of the multilayer ceramic capacitor 1.
  • the laminate 2 includes a plurality of dielectric layers and a plurality of internal electrode layers. The plurality of dielectric layers and the plurality of internal electrode layers are stacked on top of each other in the stacking direction T. Before describing the dielectric layers and the internal electrode layers, the divisions of the laminate 2 in the stacking direction T will be described. This is because the arrangement of the dielectric layers and the internal electrode layers differs depending on the division.
  • the laminate 2 can be divided into an inner layer portion 57 and two outer layer portions in the stacking direction T.
  • the two outer layer portions are a first outer layer portion 58 and a second outer layer portion 59.
  • the first outer layer portion 58 and the second outer layer portion 59 are located at positions sandwiching the inner layer portion 57 in the stacking direction T.
  • a plurality of dielectric layers and a plurality of internal electrode layers are arranged in the inner layer portion 57. Only dielectric layers are arranged in the first outer layer portion 58 and the second outer layer portion 59.
  • the dielectric layer disposed in the inner layer portion 57 is referred to as an inner dielectric layer 4 .
  • the internal electrode layers include a first internal electrode layer 6 and a second internal electrode layer 7.
  • the first internal electrode layer 6 is an internal electrode layer connected to the first external electrode 20.
  • the second internal electrode layer 7 is an internal electrode layer connected to the second external electrode 21.
  • the first internal electrode layer 6 extends from a first end face 60 toward a second end face 61.
  • the second internal electrode layer 7 extends from the second end face 61 toward the first end face 60.
  • the inner layer portion 57 In the inner layer portion 57, the first internal electrode layer 6 and the second internal electrode layer 7 face each other via the inner dielectric layer 4. A capacitance is formed in the inner layer portion 57. Therefore, the inner layer portion 57 is the portion of the laminate 2 that essentially functions as a capacitor. For this reason, the inner layer portion 57 is also called the effective portion.
  • the first outer layer portion 58 is the outer layer portion located on the side of the first main surface 64 of the laminate 2. Specifically, the first outer layer portion 58 is a portion between the first internal electrode layer 6 or the second internal electrode layer 7, which is closest to the first main surface 64, and the first main surface 64.
  • the second outer layer portion 59 is the outer layer portion of the two outer layers that is located on the side of the second main surface 65 of the laminate 2. Specifically, the second outer layer portion 59 is the portion between the second main surface 65 and the first internal electrode layer 6 or the second internal electrode layer 7 that is closest to the second main surface 65, out of the first internal electrode layer 6 and the second internal electrode layer 7.
  • No internal electrode layer is disposed on the first outer layer portion 58 and the second outer layer portion 59. Only a dielectric layer is disposed on the first outer layer portion 58 and the second outer layer portion 59. The dielectric layer disposed on the first outer layer portion 58 or the second outer layer portion 59 is referred to as the outer dielectric layer 5.
  • the first outer layer portion 58 and the second outer layer portion 59 function as a protective layer for the inner layer portion 57.
  • the total number of inner dielectric layers 4 and outer dielectric layers 5 laminated in the laminate 2 can be, for example, 5 to 2000.
  • the material for the inner dielectric layer 4 and the outer dielectric layer 5 may be, for example, a dielectric ceramic composed mainly of BaTiO 3 , CaTiO 3 , SrTiO 3 , CaZrO 3 or the like.
  • a material containing a sub-component such as a Mn compound, an Fe compound, a Cr compound, a Co compound, or a Ni compound added to the main component may also be used.
  • each of the inner dielectric layer 4 or the outer dielectric layer 5 may be, for example, 0.3 ⁇ m or more and 0.6 ⁇ m or less.
  • the first internal electrode layer 6 has a first opposing electrode portion 8 and a first lead electrode portion 10.
  • the second internal electrode layer 7 has a second opposing electrode portion 9 and a second lead electrode portion 11.
  • the first opposing electrode portion 8 is a portion of the first internal electrode layer 6 that faces the second internal electrode layer 7 in the stacking direction T.
  • the second opposing electrode portion 9 is a portion of the second internal electrode layer 7 that faces the first internal electrode layer 6 in the stacking direction T.
  • the first extension electrode portion 10 is a portion of the first internal electrode layer 6 that is extended from the first opposing electrode portion 8 to the first end surface 60 of the laminate 2.
  • the second extension electrode portion 11 is a portion of the second internal electrode layer 7 that is extended from the second opposing electrode portion 9 to the second end surface 61 of the laminate 2.
  • the division of the laminate 2 in the longitudinal direction L will be described.
  • the laminate 2 can be divided in the longitudinal direction L into an L electrode opposing portion 50, a first L gap portion 51, and a second L gap portion 52.
  • the L electrode opposing portion 50 corresponds to a portion where the first internal electrode layer 6 and the second internal electrode layer 7 oppose each other in the lamination direction T. A capacitance is formed in the L electrode opposing portion 50. For this reason, the L electrode opposing portion 50 is also called an effective portion.
  • the first L gap 51 and the second L gap 52 are portions in the longitudinal direction L of the laminate 2 where the first internal electrode layer 6 and the second internal electrode layer 7 do not face each other in the stacking direction T.
  • the first L gap 51 is a portion corresponding to between the L electrode opposing portion 50 and the first end face 60.
  • the second L gap 52 is a portion corresponding to between the L electrode opposing portion 50 and the second end face 61.
  • the first internal electrode layer 6 is arranged in the stacking direction T, but the second internal electrode layer 7 is not arranged.
  • the second internal electrode layer 7 is arranged in the stacking direction T, but the first internal electrode layer 6 is not arranged.
  • the first L gap 51 functions as an extension to the first end face 60 of the first opposing electrode portion 8.
  • the second L gap 52 functions as an extension to the second end face 61 of the second opposing electrode portion 9.
  • the length in the longitudinal direction L of each of the first L gap portion 51 and the second L gap portion 52 can be, for example, 10% to 30% of the length in the longitudinal direction L of the laminate 2.
  • the length in the longitudinal direction L of each of the first L gap portion 51 and the second L gap portion 52 can be, for example, 5 ⁇ m to 30 ⁇ m.
  • the total number of the first internal electrode layers 6 and the second internal electrode layers 7 can be, for example, 10 layers or more and 2000 layers or less.
  • each of the first internal electrode layers 6 or the second internal electrode layers 7 can be, for example, 0.1 ⁇ m or more and 5.0 ⁇ m or less, and preferably 0.2 ⁇ m or more and 2.0 ⁇ m or less.
  • the material of the first internal electrode layer 6 and the second internal electrode layer 7 can be, for example, metals such as Ni, Cu, Ag, Pd, and Au, alloys of Ni and Cu, alloys of Ag and Pd, etc.
  • the material of the first internal electrode layer 6 and the second internal electrode layer 7 may additionally contain dielectric particles of the same composition as the ceramic contained in the inner dielectric layer 4 or the outer dielectric layer 5.
  • the laminate 2 is provided with two external electrodes, a first external electrode 20 and a second external electrode 21.
  • the first external electrode 20 is an external electrode that is mainly disposed on a first end surface 60 of the laminate 2.
  • the first external electrode 20 is electrically connected to the first internal electrode layer 6.
  • the second external electrode 21 is an external electrode that is mainly disposed on a second end surface 61 of the laminate 2.
  • the second external electrode 21 is electrically connected to the second internal electrode layer 7.
  • the first external electrode 20 extends from the first end face 60 to a portion of each of the first main face 64, the second main face 65, the first side face 62, and the second side face 63.
  • the second external electrode 21 extends from the second end face 61 to a portion of each of the first main face 64, the second main face 65, the first side face 62, and the second side face 63.
  • the first external electrode 20 on the first end face 60 is the first end face external electrode 22
  • the first external electrode 20 on the first main face 64 is the first main face external electrode 23
  • the first external electrode 20 on the second main face 65 is the second main face external electrode 24
  • the first external electrode 20 on the first side face 62 is the first side face external electrode 25
  • the first external electrode 20 on the second side face 63 is the second side face external electrode 26.
  • FIG. 2 shows the first end face external electrode 22, the first main face external electrode 23, and the second main face external electrode 24.
  • the other external electrodes are shown in FIG. 3.
  • the second external electrode 21 is also similar to the first external electrode 20. A description of the second external electrode 21 is omitted.
  • the layer structure of the external electrodes will be described with reference to Fig. 2.
  • the layer structure of the first external electrode 20 is similar to that of the second external electrode 21.
  • the layer structure of the external electrodes will be described using the first external electrode 20 as an example.
  • the first external electrode 20 includes a Cu underlayer 30, a Ni plating layer 31, and a Sn plating layer 32. These layers are laminated in the order of the Cu underlayer 30, the Ni plating layer 31, and the Sn plating layer 32 from the first end surface 60 of the laminate 2, etc.
  • the Cu underlayer 30 is disposed mainly on the first end face 60 of the laminate 2, covering the first end face 60.
  • the Cu underlayer 30 extends from the first end face 60 to a part of the first main surface 64, a part of the second main surface 65, a part of the first side surface 62, and a part of the second side surface 63.
  • the Cu underlayer 30 is a layer containing metal and glass components.
  • the metal includes at least one selected from the group consisting of Cu, Ni, Ag, Pd, Ag-Pd alloy, and Au.
  • the glass component includes at least one selected from the group consisting of B, Si, Ba, Mg, Al, and Li.
  • the thickness of the Cu underlayer 30 at the ridgeline is smaller than the thickness of the Cu underlayer 30 on the main surface, side surfaces, and end surfaces.
  • the thickness of the Cu underlayer 30 is preferably 10 ⁇ m or more, particularly at the ridgeline.
  • the Ni plating layer 31 is a plating layer provided so as to cover the Cu underlayer 30.
  • the Ni plating layer 31 is also called an inner plating layer.
  • solder is used.
  • the Ni plating layer 31 can suppress the Cu underlayer 30 from being eroded by solder due to solder eating, which will be described later.
  • the Ni plating layer 31 is formed with a substantially uniform thickness relative to the Cu underlayer 30.
  • the ratio of the thickness of the Ni plating layer 31 to the thickness of the Cu underlayer 30 at the ridgeline portion i.e., the thickness of the Ni plating layer 31/the thickness of the Cu underlayer 30, is greater than the ratio of the thickness of the Ni plating layer 31 to the thickness of the Cu underlayer 30 at the main surface, side surface, and end surface. This is because the thickness of the Cu underlayer 30 at the ridgeline portion is smaller than the thickness of the Cu underlayer 30 at the main surface, side surface, and end surface.
  • the thickness of the Ni plating layer 31 is 2.0 ⁇ m or more, especially at the ridgeline. This ensures that the Ni plating layer 31 is sufficiently thick at the ridgeline, where the thickness of the Cu underlayer 30 is relatively small compared to other surfaces. This further suppresses the occurrence of solder erosion.
  • the Sn plating layer 32 is a plating layer provided so as to cover the Ni plating layer 31.
  • the Sn plating layer 32 is also called an outer plating layer.
  • the Sn plating layer 32 can improve the wettability of the solder when mounting the multilayer ceramic capacitor 1. This can facilitate mounting of the multilayer ceramic capacitor 1.
  • the thickness of the Ni plating layer 31 and the Sn plating layer 32 is preferably, for example, 2.0 ⁇ m or more. By making the thickness of the Ni plating layer 2.0 ⁇ m or more, the Cu underlayer 30 can be further prevented from being eroded by the solder.
  • Fig. 3 is a WT cross-sectional view of the multilayer ceramic capacitor 1.
  • the laminate 2 can be divided in the width direction W into a W electrode opposing portion 54, a first W gap portion 55, and a second W gap portion 56.
  • the W electrode opposing portion 54 corresponds to a portion where the first internal electrode layer 6 and the second internal electrode layer 7 oppose each other in the stacking direction T. A capacitance is formed in the W electrode opposing portion 54. For this reason, the W electrode opposing portion 54 is also called an effective portion.
  • the first W gap 55 and the second W gap 56 are portions in which neither the first internal electrode layer 6 nor the second internal electrode layer 7 is arranged in the width direction W of the laminate 2.
  • the first W gap 55 is a portion between the W electrode opposing portion 54 and the first side surface 62 in the width direction W of the laminate 2.
  • the second W gap 56 is a portion between the W electrode opposing portion 54 and the second side surface 63 in the width direction W of the laminate 2.
  • the first W gap portion 55 and the second W gap portion 56 are arranged to sandwich the W electrode opposing portion 54.
  • the first W gap portion 55 and the second W gap portion 56 function as protective layers for the first internal electrode layer 6 and the second internal electrode layer 7.
  • the length in the width direction W of each of the first W gap portion 55 and the second W gap portion 56 can be, for example, 20% to 30% of the length in the width direction W of the laminate 2.
  • the length in the width direction W of each of the first W gap portion 55 and the second W gap portion 56 can be, for example, 5 ⁇ m to 50 ⁇ m.
  • the size of the multilayer ceramic capacitor 1 is not particularly limited.
  • the size of the multilayer ceramic capacitor 1 can be, for example, as follows.
  • the dimension in the length direction L of the multilayer ceramic capacitor 1 including the laminate 2 and the external electrodes is defined as the L dimension.
  • the L dimension is preferably 0.25 mm or more and 1.0 mm or less.
  • the dimension in the stacking direction T of the multilayer ceramic capacitor 1 including the laminate 2 and the external electrodes is defined as the T dimension.
  • the T dimension is preferably 0.125 mm or more and 0.5 mm or less.
  • the dimension in the width direction W of the multilayer ceramic capacitor 1 including the laminate 2 and the external electrodes is defined as the W dimension.
  • the W dimension is preferably 0.125 mm or more and 0.5 mm or less.
  • the lengths of each part of the laminate 2 and the external electrodes can be measured with a micrometer or an optical microscope.
  • the multilayer ceramic capacitor 1 has been described as a two-terminal multilayer ceramic capacitor as an example.
  • the multilayer ceramic capacitor 1 is not limited to being a two-terminal multilayer ceramic capacitor.
  • the multilayer ceramic capacitor 1 may also be a multi-terminal multilayer ceramic capacitor having three or more terminals.
  • the multilayer ceramic capacitor 1 of this embodiment is characterized by the coverage rate of the Cu underlayer 30. Furthermore, the multilayer ceramic capacitor 1 of this embodiment can suppress solder erosion of the Cu underlayer 30 by simple means.
  • solder eaten Solder erosion will now be described.
  • the heat generated during soldering can cause Sn contained in the solder to react with Cu contained in an electrode layer containing Cu formed on an end face of the multilayer ceramic capacitor 1, for example, Cu contained in a Cu underlayer, to produce a CuSn compound.
  • This reaction between Sn contained in the solder and Cu in the electrode layer containing Cu is called solder erosion.
  • solder erosion can impair the reliability of the electrical connection between the internal electrodes of the multilayer ceramic capacitor 1 and the electrode layer containing Cu.
  • the inventors have found that when the coverage of the Cu underlayer 30 is poor, the ceramic body is prone to deterioration due to the temperature during solder mounting, and the Cu underlayer 30 is prone to solder erosion. The inventors have also found that the coverage of the Cu underlayer 30 tends to be poorer at the ridges than in other parts of the laminate 2.
  • the thickness of the Cu underlayer 30 is small at the ridges and large on the main surfaces and side surfaces.
  • the coverage of the Cu underlayer 30 at the ridges is 85% or more.
  • the difference between the coverage of the Cu underlayer 30 at the ridges and the coverage of the Cu underlayer 30 on the main surfaces and side surfaces is within ⁇ 5%.
  • the region other than the metal region means a region occupied by voids or glass or the like.
  • the metal region and the region other than the metal can be determined, for example, by exposing the region by polishing or the like as necessary and observing the cross section with an optical microscope or the like.
  • This embodiment is characterized by the coverage of the Cu underlayer 30. Therefore, in the following description, unless otherwise specified, coverage refers to the coverage of the Cu underlayer 30.
  • the coverage rates in the following five areas will be explained.
  • the five areas are the coverage rate A1 of the longitudinal ridgeline, the coverage rate A2 of the widthwise ridgeline, the coverage rate B1 of the end faces, the coverage rate B2 of the side faces, and the coverage rate B3 of the main faces, as shown in Figure 1.
  • the calculation area of the coverage will be described. First, the coverage A1 of the longitudinal ridgeline, the coverage B2 of the side surface, and the coverage B3 of the main surface will be described based on the WT cross-sectional view. In FIG. 3, the calculation area of the coverage A1 of the longitudinal ridgeline, the coverage B2 of the side surface, and the coverage B3 of the main surface are shown in dotted lines. These calculation areas are determined based on the division lines when the laminate 2 is divided into four. In FIG. 3, the division lines when the WT cross-section of the laminate 2 is divided into four in the stacking direction T and the width direction W are shown. The division lines when the laminate 2 is divided into four in the stacking direction T are shown as division lines L1 to L3. Also, the division lines when the laminate 2 is divided into four in the width direction W are shown as division lines L5 to L7.
  • the calculation area of the coverage rate A1 of the longitudinal ridgeline portion will be described using the third longitudinal ridgeline portion 43 as an example.
  • the calculation area of the coverage rate A1 of the longitudinal ridgeline portion is set as the calculation area RA1.
  • the calculation area RA1 is a part including the Cu underlayer 30 included in the area where the third longitudinal ridgeline portion 43 exists among the four areas divided by the division lines L3 and L5. This calculation area RA1 includes the Cu underlayer 30 in the vicinity of the third longitudinal ridgeline portion 43.
  • the Cu underlayer 30 near the first longitudinal ridge 41 is the calculation region RA1.
  • the Cu underlayer 30 near the second longitudinal ridge 42 is the calculation region RA1.
  • the Cu underlayer 30 near the fourth longitudinal ridge 44 is the calculation region RA1.
  • the side coverage B2 will be described using the first side 62 as an example.
  • the calculation region for the side coverage B2 is set as calculation region RB2.
  • Calculation region RB2 is a portion including the Cu underlayer 30 on the first side 62 included in the region divided by division lines L1 and L3. This calculation region RB2 includes the Cu underlayer 30 in the vicinity of the first height direction ridge portion 47 and in the central portion of the first side 62 in the stacking direction T.
  • the portion including the Cu underlayer 30 on the second side 63 included in the area divided by the division lines L1 and L3 becomes the calculation region RB2.
  • the coverage rate B3 of the main surface will be described using the second main surface 65 as an example.
  • the calculation region of the coverage rate B3 of the main surface is defined as calculation region RB3.
  • the calculation region RB3 is a portion including the Cu underlayer 30 on the second main surface 65 included in the region divided by the division lines L5 and L7.
  • This calculation region RB3 includes the Cu underlayer 30 in the vicinity of the second width direction ridge portion 46 and in the central portion of the second main surface 65 in the width direction W.
  • the portion including the Cu underlayer 30 on the first principal surface 64 included in the region divided by the division lines L5 and L7 is the calculation region RB3.
  • the coverage rate A1 of the longitudinal ridgeline portion is 85% or more.
  • the coverage rate A1 of the longitudinal ridgeline portion is 95% or more.
  • the difference between the coverage rate A1 of the longitudinal ridgeline portion and the coverage rate B2 of the side surface is within ⁇ 5% of the coverage rate A1 of the longitudinal ridgeline portion.
  • the difference between the coverage rate A1 of the longitudinal ridgeline portion and the coverage rate B3 of the main surface is within ⁇ 5% of the coverage rate A1 of the longitudinal ridgeline portion.
  • the side coverage B2 and the main surface coverage B3 are equal or substantially equal to the longitudinal ridge coverage A1.
  • substantially equal means, for example, that the difference is within the margin of error and that they perform similar functions.
  • the preferred coverage rate explained above can be written as a formula: 85%, preferably 95% ⁇ A1 ⁇ B2, B3.
  • Fig. 2 shows the calculation area for the coverage rate A2 of the width direction ridgeline and the coverage rate B1 of the end face.
  • These calculation regions are determined based on the dividing lines L1 to L3 when the laminate 2 is divided into four in the stacking direction T, and the boundary line between the L electrode opposing portion 50 and the first L gap portion 51.
  • the boundary line between the L electrode opposing portion 50 and the first L gap portion 51 is boundary line L4.
  • the dividing lines L1 to L3 are the same as the dividing lines L1 to L3 shown in FIG. 3 above.
  • the calculation area of the coverage rate A2 of the width direction ridgeline portion will be described using the second width direction ridgeline portion 46 as an example.
  • the calculation area of the coverage rate A2 of the width direction ridgeline portion is set as calculation area RA2.
  • the calculation area RA2 is a part including the Cu underlayer 30 included in the area where the second width direction ridgeline portion 46 exists, among the four areas divided by the division line L3 and the boundary line L4.
  • This calculation area RA2 includes the Cu underlayer 30 in the vicinity of the second width direction ridgeline portion 46.
  • the Cu underlayer 30 near the first width direction ridge portion 45 which is included in the area divided by the division line L1 and the boundary line L4, becomes the calculation area RA2.
  • the end face coverage B1 will be described using the first end face 60 as an example.
  • the calculation region for the end face coverage B1 is set as calculation region RB1.
  • Calculation region RB1 is a portion including the Cu underlayer 30 on the first end face 60 included in the region divided by parting line L1 and parting line L3. This calculation region RB1 includes the Cu underlayer 30 in the center of the first end face 60 in the stacking direction T.
  • the portion including the Cu underlayer 30 on the second end face 61 included in the section separated by the division line L1 and the division line L3 becomes the calculation region RB1.
  • the coverage rate A2 of the width direction ridgeline is 85% or more.
  • the coverage rate A2 of the width direction ridgeline is 95% or more.
  • the difference between the coverage rate A2 of the widthwise ridgeline portion and the coverage rate B1 of the end face is within ⁇ 5% of the coverage rate A2 of the widthwise ridgeline portion. Even more preferably, the coverage rate B1 of the end face is equal to or substantially equal to the coverage rate A2 of the widthwise ridgeline portion.
  • the coverage rate B1 of the end face is equal to or substantially equal to the coverage rate B3 of the main face.
  • the coverage rate of the Cu underlayer 30 is uniform on the first main face 64, the second main face 65, the first end face 60, the first width direction ridge portion 45, and the second width direction ridge portion 46.
  • the above-mentioned preferred coverage rate can be written as a formula: 85%, preferably 95% ⁇ A2 ⁇ B1, B3.
  • the coverage rate A1 of the longitudinal ridgeline portion, the coverage rate A2 of the widthwise ridgeline portion, the coverage rate B1 of the end faces, the coverage rate B2 of the side faces, and the coverage rate B3 of the main faces are all 85% or more, or even 95% or more.
  • the coverage rate A1 of the longitudinal ridgeline portion, the coverage rate A2 of the widthwise ridgeline portion, the coverage rate B1 of the end face, the coverage rate B2 of the side face, and the coverage rate B3 of the main face are equal or substantially equal.
  • the above preferred embodiment can be written as a formula: 85% preferably 95% ⁇ A1 ⁇ B1, B2, B3, or 85% preferably 95% ⁇ A2 ⁇ B1, B2, B3.
  • the electrode paste is applied to the ceramic green sheets in a desired pattern by, for example, screen printing or gravure printing.
  • a predetermined number of ceramic green sheets without a printed pattern of the internal electrode layer are stacked. This creates a portion that corresponds to the outer layer portion.
  • ceramic green sheets for the inner layer portion coated with paste are stacked in order. This creates a portion that corresponds to the inner layer portion 57.
  • a predetermined number of ceramic green sheets for the other outer layer portion are stacked. This creates a laminated sheet. The laminated sheet is pressed in the stacking direction by means of a hydrostatic press or the like to create a laminated block.
  • the laminated block is cut to a predetermined size to cut out laminated chips. At this time, corners and edges of the laminated chips may be rounded by barrel polishing or the like.
  • the laminated chip is fired to produce the laminate 2.
  • the firing temperature depends on the materials of the dielectric layers and the internal electrode layers, but is preferably 900° C. or higher and 1400° C. or lower.
  • the external electrodes include a Cu underlayer 30, a Ni plating layer 31, and a Sn plating layer 32.
  • a conductive paste that will become the Cu underlayer 30 is applied to two end faces of the laminate 2 and baked to form the Cu underlayer 30. Specifically, a conductive paste containing a glass component and a metal is applied to the laminate 2 by a method such as dipping. After application, a baking process is performed to form the Cu underlayer 30.
  • the baking process temperature is preferably 500° C. or higher and 900° C. or lower.
  • the baking process time is preferably 30 minutes or higher and 2 hours or lower.
  • the baking process atmosphere is preferably a reducing atmosphere containing, for example, H 2 O or H 2 .
  • Method to make the coverage uniform An example of a method for making the coverage of the Cu underlayer 30 at each portion uniform as described above will be described.
  • the multilayer ceramic capacitor 1 on which the Cu underlayer 30 is formed and before the Ni plating layer 31 is formed is used as a pre-plating intermediate body.
  • the pre-plating intermediate body is placed in a container, the container is rotated, and particles are sprayed into the rotating container. This polishes the Cu underlayer 30, making it possible to make the coverage of the Cu underlayer 30 uniform.
  • a specific description will be given below.
  • the coverage rate of the Cu underlayer 30 on the ridgeline portion of the pre-plating intermediate body may be smaller than the coverage rate of the Cu underlayer 30 on the other portions of the ridgeline portion. In this case, the coverage rate of the Cu underlayer 30 can be made uniform by improving the coverage rate of the Cu underlayer 30 on the ridgeline portion.
  • the container containing the pre-plating intermediate is rotated and sandblasted by spraying fine particles made of materials such as zirconia or alumina. This allows the blasting material, i.e., the fine particles, to collide preferentially with the ridgeline. This collision causes the Cu underlayer 30 on the ridgeline to be stretched by the sandblasting due to its ductility. This improves the coverage of the Cu underlayer 30 on the ridgeline. As a result, the coverage of the Cu underlayer 30 on the ridgeline approaches the coverage of the Cu underlayer 30 outside the ridgeline. In this way, the coverage of the Cu underlayer 30 is made uniform.
  • the above process can be described as a Cu underlayer polishing method step by step as follows. That is, the Cu underlayer polishing method includes the steps of putting a pre-plating intermediate body, in which a Cu underlayer 30 as part of an external electrode is formed on the laminate 2, into a container, rotating the container, and spraying particles into the rotating container.
  • Ni plating layer 31 is formed on the surface of the Cu underlayer 30.
  • the Ni plating layer 31 is formed by, for example, barrel plating.
  • the Sn plating layer 32 is formed on the Ni plating layer 31.
  • the Sn plating layer 32 is formed by, for example, barrel plating.
  • the dimensions and thicknesses of each part can be determined, if necessary, by polishing a cross section of the multilayer ceramic capacitor 1 or the laminate 2 and measuring it using a digital microscope or the like.
  • the multilayer ceramic capacitor 1 of this embodiment was mounted on a printed wiring board by solder bonding, and then the presence or absence of solder erosion was evaluated by observing a cross section of the multilayer ceramic capacitor 1. In the multilayer ceramic capacitor 1 of this embodiment, no solder erosion occurred even due to the heat during solder bonding.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

Ｃｕ下地層の半田食われを抑制することが可能な積層セラミックコンデンサを提供することを提供すること。積層セラミックコンデンサ１は、積層体２と、第１の端面６０及び第２の端面６１に設けられた外部電極とを備え、外部電極は、Ｃｕ下地層３０と、Ｃｕ下地層３０に接触してＣｕ下地層３０を覆うＮｉめっき層３１と、Ｎｉめっき層３１を覆うＳｎめっき層３２を有し、積層体２の２つの面が交わる部分を稜線部としたとき、積層体２の稜線部におけるＣｕ下地層３０の厚さは、主面、側面及び端面におけるＣｕ下地層３０の厚さよりも小さく、稜線部におけるＣｕ下地層３０の被覆率は８５％以上であり、稜線部におけるＣｕ下地層３０の被覆率と、主面及び側面におけるＣｕ下地層３０の被覆率との差は、±５％以内である。

Description

積層セラミックコンデンサ
　本発明は、積層セラミックコンデンサに関する。
　従来の積層セラミックコンデンサの外部電極は、主にセラミック素体の上に形成されたＣｕ下地電極層、Ｃｕ下地電極層上に形成されたＮｉめっき層、Ｎｉめっき層の上に形成されたＳｎめっき層により構成されている。一般的に、Ｎｉめっき層、Ｓｎめっき層は、電界めっき法（電気めっき法）によって形成される。Ｃｕ下地電極層上に形成されたＮｉめっき層は、積層セラミックコンデンサを基板上に半田実装する際、Ｃｕ下地電極層が溶融半田中に溶けだしてしまうこと（はんだ食われ）を防止する役割をもっている。
特開２０１９－１６０９６３号公報
上記特許文献１におけるセラミック素体の上に形成されたＣｕ下地電極層は、ディップ法またはスクリーン印刷法またはローラ塗布法などにより形成されている。そのため、印刷法の特性上、セラミック素体の主面、側面、端面のいずれか２面が交わる稜線部に形成されるＣｕ下地電極層の厚さは、稜線部以外の面領域よりも薄く形成されることがある（可能性がある）。稜線部では、Ｃｕ下地電極層は薄く形成されているとき、Ｃｕ下地電極層が連続して形成されにくく、稜線部の一部において、Ｃｕ下地電極層で覆われていない箇所が発生する場合があった。Ｃｕ下地電極層上に形成されるＮｉめっき層は、電界めっき法によって形成されるため、稜線部の一部において、金属であるＣｕ下地電極層が形成されていない箇所に、Ｎｉめっき層が形成されない。そのため、Ｃｕ下地電極層のはんだ食われを防止することができない問題があった。そこで、本発明は、セラミック素体の稜線部で発生するはんだ食われを抑制することが可能な積層セラミックコンデンサを提供することを課題とする。
　本発明の積層セラミックコンデンサは、積層された複数の誘電体層と複数の内部電極層とを含み、積層方向に相対する第１の主面及び第２の主面と、積層方向に直交する幅方向に相対する第１の側面及び第２の側面と、積層方向及び幅方向に直交する長さ方向に相対する第１の端面及び第２の端面とを備える積層体と、前記第１の端面及び第２の端面に設けられた外部電極とを備え、前記外部電極は、Ｃｕ下地層と、前記Ｃｕ下地層に接触して前記Ｃｕ下地層を覆うＮｉめっき層と、前記Ｎｉめっき層を覆うＳｎめっき層を有し、前記積層体の２つの面が交わる部分を稜線部としたとき、前記積層体の前記稜線部における前記Ｃｕ下地層の厚さは、前記主面、前記側面及び前記端面における前記Ｃｕ下地層の厚さよりも小さく、前記稜線部における前記Ｃｕ下地層の被覆率は８５％以上であり、前記稜線部における前記Ｃｕ下地層の被覆率と、前記主面及び前記側面における前記Ｃｕ下地層の被覆率との差は、±５％以内である。
　本発明によれば、Ｃｕ下地層の半田食われを抑制することが可能な積層セラミックコンデンサを提供することができる。
本実施形態の積層セラミックコンデンサの斜視図である。 図１のＹ－Ｙ線断面図である。 図１のＸ－Ｘ線断面図である。
（積層セラミックコンデンサの外形）
　図１に基づいて、積層セラミックコンデンサ１の外観の概要を説明する。図１は、本実施形態の積層セラミックコンデンサ１を示す斜視図である。積層セラミックコンデンサ１は、積層体２及び２つの外部電極を備える。２つの外部電極は、第１の外部電極２０及び第２の外部電極２１である。
（方向の定義）
　図面には、適宜、Ｌ方向、Ｗ方向及びＴ方向が示されている。Ｌ方向は、積層セラミックコンデンサ１の長さ方向Ｌである。Ｗ方向は、積層セラミックコンデンサ１の幅方向Ｗである。Ｔ方向は、積層セラミックコンデンサ１の積層方向Ｔである。これにより、図２に示す断面はＬＴ断面という。また、図３に示す断面はＷＴ断面という。長さ方向Ｌ、幅方向Ｗ及び積層方向Ｔは、必ずしも互いに直交する関係でなく、互いに交差する関係であればよい。
（積層体の外形）
　積層体２は、略直方体型の形状を有する。積層体２は、２つの端面、２つの側面及び２つの主面を有する。端面は、長さ方向Ｌに対向する面である。側面は、幅方向Ｗに対向する面である。主面は、積層方向Ｔに対向する面である。２つの端面は、第１の端面６０及び第２の端面６１である。２つの側面は、第１の側面６２及び第２の側面６３である。２つの主面は、第１の主面６４及び第２の主面６５である。図１には第１の側面６２及び第２の主面６５が示されている。
（稜線部）
　積層体２において２面が交わる部分を稜線部とする。積層体２の３面が交る部分を角部とする。稜線部のうち、第１の主面６４と第１の側面６２とが交わる部分を第１の長さ方向稜線部４１とし、第１の主面６４と第２の側面６３とが交わる部分を第２の長さ方向稜線部４２とし、第２の主面６５と第１の側面６２とが交わる部分を第３の長さ方向稜線部４３とし、第２の主面６５と第２の側面６３とが交わる部分を第４の長さ方向稜線部４４とする。
　さらに、稜線部のうち、第１の端面６０と第１の主面６４とが交わる部分を第１の幅方向稜線部４５とし、第１の端面６０と第２の主面６５とが交わる部分を第２の幅方向稜線部４６とする。また、第１の端面６０と第１の側面６２とが交わる部分を第１の高さ方向稜線部４７とし、第１の端面６０と第２の側面６３とが交わる部分を第２の高さ方向稜線部４８とする。これらの稜線部は図１には示されておらず、図２又は図３に示されている。
　また、積層体２の稜線部及び角部には、丸みがつけられていることが好ましい。なお、積層体２の大きさは特には限定されない。
（積層体の内部構造（ＬＴ断面））
　積層体２の断面図を参照しながら、積層体２の構造を説明する。図２は、図１のＹ－Ｙ線断面図であり、積層セラミックコンデンサ１のＬＴ断面を示す。積層体２は、複数の誘電体層及び複数の内部電極層を含む。複数の誘電体層及び複数の内部電極層は、互いに積層方向Ｔに積層されている。誘電体層及び内部電極層を説明する前に、積層体２の積層方向Ｔにおける区分について説明する。区分によって、誘電体層及び内部電極層の配置が異なるためである。
（内層部と外層部）
　積層体２は、積層方向Ｔにおいて、内層部５７及び２つの外層部に区分することができる。２つの外層部は、第１の外層部５８及び第２の外層部５９である。第１の外層部５８及び第２の外層部５９は、内層部５７を積層方向Ｔにおいて挟む位置に位置している。内層部５７には、複数の誘電体層及び複数の内部電極層が配置されている。第１の外層部５８及び第２の外層部５９には、誘電体層のみが配置されている。
（内層誘電体層）
　内層部５７に配置されている誘電体層を内層誘電体層４とする。
（内部電極層）
　内部電極層は、第１の内部電極層６及び第２の内部電極層７を含む。第１の内部電極層６は、第１の外部電極２０に接続された内部電極層である。第２の内部電極層７は、第２の外部電極２１に接続された内部電極層である。第１の内部電極層６は、第１の端面６０から、第２の端面６１に向かって延在する。第２の内部電極層７は、第２の端面６１から、第１の端面６０に向かって延在する。
　内層部５７では、第１の内部電極層６と第２の内部電極層７とが内層誘電体層４を介して対向している。内層部５７には、静電容量が形成される。そのため、内層部５７は、積層体２のなかで実質的にコンデンサとして機能する部分である。これより、内層部５７は、有効部ともいわれる。
（外層部）
　第１の外層部５８は、２つの外層部のうちで、積層体２の第１の主面６４の側に位置する外層部である。具体的には、第１の外層部５８は、第１の内部電極層６及び第２の内部電極層７のうち、第１の主面６４に最も近い第１の内部電極層６又は第２の内部電極層７と、第１の主面６４との間の部分である。
　第２の外層部５９は、２つの外層部のうちで、積層体２の第２の主面６５の側に位置する外層部である。具体的には、第２の外層部５９は、第１の内部電極層６及び第２の内部電極層７のうち第２の主面６５に最も近い第１の内部電極層６又は第２の内部電極層７と、第２の主面６５との間の部分である。
　第１の外層部５８及び第２の外層部５９には、内部電極層は配置されていない。第１の外層部５８及び第２の外層部５９には、誘電体層のみが配置されている。第１の外層部５８又は第２の外層部５９に配置されている誘電体層を外層誘電体層５とする。第１の外層部５８及び第２の外層部５９は、内層部５７の保護層として機能する。
（誘電体層の層数）
　積層体２に積層される内層誘電体層４及び外層誘電体層５の合計の層数は、例えば、５層以上２０００層以下とすることができる。
（誘電体層の材料）
　内層誘電体層４及び外層誘電体層５の材料としては、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などの主成分からなる誘電体セラミックを用いることができる。また、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものを用いてもよい。
（誘電体層の厚さ）
　内層誘電体層４又は外層誘電体層５の一層の厚さは、例えば、０．３μｍ以上０．６μｍ以下とすることができる。
（対向部と引き出し部）
　第１の内部電極層６は、第１の対向電極部８及び第１の引き出し電極部１０を有する。また、第２の内部電極層７は、第２の対向電極部９及び第２の引き出し電極部１１を有する。第１の対向電極部８は、第１の内部電極層６のなかで、第２の内部電極層７と積層方向Ｔにおいて対向する部分である。第２の対向電極部９は、第２の内部電極層７のなかで、第１の内部電極層６と積層方向Ｔにおいて対向する部分である。
　第１の引き出し電極部１０は、第１の内部電極層６のなかで、第１の対向電極部８から、積層体２の第１の端面６０まで引き出された部分である。第２の引き出し電極部１１は、第２の内部電極層７のなかで、第２の対向電極部９から、積層体２の第２の端面６１まで引き出された部分である。
（Ｌ電極対向部）
　積層体２の長さ方向Ｌの区分について説明する。積層体２は、長さ方向Ｌにおいて、Ｌ電極対向部５０、第１のＬギャップ部５１及び第２のＬギャップ部５２に区分することができる。Ｌ電極対向部５０は、第１の内部電極層６と第２の内部電極層７とが積層方向Ｔにおいて対向する部分に対応する。Ｌ電極対向部５０には容量が形成される。これより、Ｌ電極対向部５０は、有効部ともいわれる。
（Ｌギャップ部）
　第１のＬギャップ部５１及び第２のＬギャップ部５２は、積層体２の長さ方向Ｌにおいて、第１の内部電極層６と第２の内部電極層７とが積層方向Ｔに対向しない部分である。第１のＬギャップ部５１は、Ｌ電極対向部５０と第１の端面６０との間に対応する部分である。第２のＬギャップ部５２は、Ｌ電極対向部５０と第２の端面６１とのに対応する部分である。
　第１のＬギャップ部５１においては、積層方向Ｔに、第１の内部電極層６は配置されているが、第２の内部電極層７は配置されていない。第２のＬギャップ部５２においては、積層方向Ｔに、第２の内部電極層７は配置されているが、第１の内部電極層６は配置されていない。第１のＬギャップ部５１は、第１の対向電極部８の第１の端面６０への引出部として機能する。第２のＬギャップ部５２は、第２の対向電極部９の第２の端面６１への引出部として機能する。
　第１のＬギャップ部５１及び第２のＬギャップ部５２のそれぞれの長さ方向Ｌの長さは、例えば、積層体２の長さ方向Ｌの長さの１０％以上３０％以下とすることができる。また、第１のＬギャップ部５１及び第２のＬギャップ部５２のそれぞれの長さ方向Ｌの長さは、例えば、５μｍ以上３０μｍ以下とすることができる。
（内部電極層の層数）
　第１の内部電極層６及び第２の内部電極層７の合計層数は、例えば、１０層以上２０００層以下とすることができる。
（内部電極層の厚さ）
　第１の内部電極層６又は第２の内部電極層７の一層の厚さは、例えば、０．１μｍ以上５．０μｍ以下、好ましくは、０．２μｍ以上２．０μｍ以下とすることができる。
（内部電極層の材料）
　第１の内部電極層６及び第２の内部電極層７の材料は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、及びＡｕなどの金属や、ＮｉとＣｕとの合金やＡｇとＰｄとの合金などとすることができる。第１の内部電極層６及び第２の内部電極層７の材料は、それに加えて、内層誘電体層４又は外層誘電体層５に含まれるセラミックと同一組成系の誘電体粒子を含んでいてもよい。
（外部電極）
　積層体２には、第１の外部電極２０及び第２の外部電極２１の２つの外部電極が設けられている。第１の外部電極２０は、主に積層体２の第１の端面６０に配置されている外部電極である。第１の外部電極２０は、第１の内部電極層６に電気的に接続されている。第２の外部電極２１は、主に積層体２の第２の端面６１に配置されている外部電極である。第２の外部電極２１は、第２の内部電極層７に電気的に接続されている。
（各面の外部電極）
　第１の外部電極２０は、第１の端面６０から、第１の主面６４、第２の主面６５、第１の側面６２及び第２の側面６３のそれぞれの一部まで延在している。同様に、第２の外部電極２１は、第２の端面６１から、第１の主面６４、第２の主面６５、第１の側面６２及び第２の側面６３のそれぞれの一部まで延在している。
　第１の外部電極２０について、第１の端面６０上の第１の外部電極２０を第１の端面外部電極２２とし、第１の主面６４上の第１の外部電極２０を第１の主面外部電極２３とし、第２の主面６５上の第１の外部電極２０を第２の主面外部電極２４とし、第１の側面６２上の第１の外部電極２０を第１の側面外部電極２５とし、第２の側面６３上の第１の外部電極２０を第２の側面外部電極２６とする。これらの外部電極のうちで、図２には、第１の端面外部電極２２、第１の主面外部電極２３及び第２の主面外部電極２４が示されている。他の外部電極については、図３に図示する。また、第２の外部電極２１についても、第１の外部電極２０と同様である。第２の外部電極２１についての説明は省略する。
（外部電極の層構成）
　外部電極の層構成を、図２に基づいてについて説明する。第１の外部電極２０の層構成と第２の外部電極２１の層構成とは同様である。ここでは、第１の外部電極２０を例にして、外部電極の層構成を説明する。第１の外部電極２０は、Ｃｕ下地層３０、Ｎｉめっき層３１及びＳｎめっき層３２を含んでいる。これらの層は、積層体２の第１の端面６０などから、Ｃｕ下地層３０、Ｎｉめっき層３１、Ｓｎめっき層３２の順に積層されている。
（Ｃｕ下地層）
　Ｃｕ下地層３０は、主に積層体２の第１の端面６０上に配置されており、第１の端面６０を覆っている。Ｃｕ下地層３０は、第１の端面６０から、第１の主面６４の一部、第２の主面６５の一部、第１の側面６２の一部及び第２の側面６３の一部にまで延在している。
　Ｃｕ下地層３０は、金属及びガラス成分を含む層である。金属としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕなどから選ばれる少なくとも１つが含まれている。ガラス成分としては、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉなどから選ばれる少なくとも１つが含まれている。
　Ｃｕ下地層３０は厚さについて、稜線部におけるＣｕ下地層３０の厚さは、主面、側面及び端面におけるＣｕ下地層３０の厚さよりも小さくなっている。
　また、Ｃｕ下地層３０の厚さは、特に稜線部において１０μｍ以上であることが好ましい。特にＣｕ下地層３０の厚さが小さくなりやすく、半田食われが生じやすい稜線部のＣｕ下地層３０の厚さを十分に確保することで、後に説明する半田食われが生じることをより抑制することができる。
（Ｎｉめっき層）
　Ｎｉめっき層３１は、Ｃｕ下地層３０を覆うように設けられためっき層である。Ｎｉめっき層３１は、内めっき層とも称される。積層セラミックコンデンサ１を基板などに実装する際、半田が用いられる。Ｎｉめっき層３１は、Ｃｕ下地層３０が、後に説明する半田食われなどにより、半田によって侵食されることを抑制することができる。
　Ｎｉめっき層３１は、Ｃｕ下地層３０に対してほぼ均一な膜厚で形成されている。その結果、稜線部におけるＮｉめっき層３１の厚さとＣｕ下地層３０の厚さとの比、すなわち、Ｎｉめっき層３１の厚さ／Ｃｕ下地層３０の厚さ、は、主面、側面及び端面におけるＮｉめっき層３１の厚さとＣｕ下地層３０の厚さとの比よりも大きくなっている。稜線部におけるＣｕ下地層３０の厚さは、主面、側面及び端面におけるＣｕ下地層３０の厚さよりも小さいためである。
　また、Ｎｉめっき層３１の厚さは、特に稜線部において２．０μｍ以上であることが好ましい。これにより、Ｃｕ下地層３０の厚さが他の面に比べて相対的に小さい稜線部におけるＮｉめっき層３１の厚さを十分に確保することができる。これにより、半田食われの発生をより抑制することができる。
（Ｓｎめっき層）
　Ｓｎめっき層３２は、Ｎｉめっき層３１を覆うように設けられためっき層である。Ｓｎめっき層３２は、外めっき層とも称される。Ｓｎめっき層３２は、積層セラミックコンデンサ１を実装する際の半田の濡れ性を向上させることができる。これにより、積層セラミックコンデンサ１の実装を容易にすることができる。
　Ｎｉめっき層３１及びＳｎめっき層３２の厚さは、各々、例えば２．０μｍ以上であることが好ましい。Ｎｉめっき層の厚さを２．０μｍ以上とすることで、Ｃｕ下地層３０が、半田によって侵食されることを、より抑制することができる。
（積層体の内部構造（ＷＴ断面））
　図３に基づいて、長さ方向Ｌから見た際の積層体２の内部構造を説明する。図３は、積層セラミックコンデンサ１のＷＴ断面図である。積層体２は、幅方向Ｗにおいて、Ｗ電極対向部５４、第１のＷギャップ部５５及び第２のＷギャップ部５６に区部することができる。
（Ｗ電極対向部）
　Ｗ電極対向部５４は、第１の内部電極層６と第２の内部電極層７とが積層方向Ｔにおいて対向する部分に対応する。Ｗ電極対向部５４には容量が形成される。これより、Ｗ電極対向部５４は、有効部ともいわれる。
（Ｗギャップ部）
　第１のＷギャップ部５５及び第２のＷギャップ部５６は、積層体２の幅方向Ｗにおいて、第１の内部電極層６及び第２の内部電極層７いずれもが配置されていない部分である。第１のＷギャップ部５５は、積層体２の幅方向Ｗおける、Ｗ電極対向部５４と第１の側面６２との間の部分である。第２のＷギャップ部５６は、積層体２の幅方向Ｗおける、Ｗ電極対向部５４と第２の側面６３との間の部分である。
　第１のＷギャップ部５５及び第２のＷギャップ部５６は、Ｗ電極対向部５４を挟み込むように配置されている。第１のＷギャップ部５５及び第２のＷギャップ部５６は、第１の内部電極層６及び第２の内部電極層７の保護層として機能する。
　第１のＷギャップ部５５及び第２のＷギャップ部５６のそれぞれの幅方向Ｗの長さは、例えば、積層体２の幅方向Ｗの長さの２０％以上３０％以下とすることができる。また、第１のＷギャップ部５５及び第２のＷギャップ部５６のそれぞれの幅方向Ｗの長さは、例えば、５μｍ以上５０μｍ以下とすることができる。
（積層セラミックコンデンサの大きさ）
　積層セラミックコンデンサ１の大きさは特には限定されない。積層セラミックコンデンサ１の大きさは、例えば下記のようにすることができる。積層体２及び外部電極を含む積層セラミックコンデンサ１の長さ方向Ｌの寸法をＬ寸法とする。Ｌ寸法は、０．２５ｍｍ以上１．０ｍｍ以下であることが好ましい。積層体２及び外部電極を含む積層セラミックコンデンサ１の積層方向Ｔの寸法をＴ寸法とする。Ｔ寸法は、０．１２５ｍｍ以上０．５ｍｍ以下であることが好ましい。積層体２及び外部電極を含む積層セラミックコンデンサ１の幅方向Ｗの寸法をＷ寸法とする。Ｗ寸法は、０．１２５ｍｍ以上０．５ｍｍ以下であることが好ましい。なお、積層体２及び外部電極の各部の長さは、マイクロメータ又は光学顕微鏡で測定することができる。
（端子の構成）
　本実施形態では、積層セラミックコンデンサ１は、２端子の積層セラミックコンデンサであることを例として説明した。ただし、積層セラミックコンデンサ１は、２端子の積層セラミックコンデンサであることに限定されない。積層セラミックコンデンサ１は、３端子以上の多端子の積層セラミックコンデンサとすることもできる。
　本実施形態の積層セラミックコンデンサ１は、Ｃｕ下地層３０の被覆率などに特徴を有する。そして、本実施形態の積層セラミックコンデンサ１は、簡易な手段でＣｕ下地層３０の半田食われを抑制することができる。
（半田食われ）
　半田食われについて説明する。積層セラミックコンデンサ１が基板などに実装される場合、半田接合時の熱によって、半田に含まれるＳｎと、積層セラミックコンデンサ１の端面に形成されたＣｕを含む電極層に含まれるＣｕ、例えばＣｕ下地層に含まれるＣｕとが反応してＣｕＳｎ化合物を生じることがある。このように、半田に含まれるＳｎと、Ｃｕを含む電極層中のＣｕとが反応することを半田食われという。このような半田食われは、積層セラミックコンデンサ１の内部電極と、Ｃｕを含む電極層との電気的接続の信頼性を損なう場合がある。
　発明者は、Ｃｕ下地層３０の被覆率が悪い場合に、半田実装時の温度によるセラミック素体の劣化、Ｃｕ下地層３０の半田食われが起こりやすいことを見出した。また、発明者は、稜線部において、積層体２の他の部分に比べて、Ｃｕ下地層３０の被覆率が悪い傾向があることを見出した。
　本実施形態の積層セラミックコンデンサ１では、Ｃｕ下地層３０の厚さは、稜線部において小さく、主面や側面において大きくなっている。また、稜線部におけるＣｕ下地層３０の被覆率は８５％以上である。さらに、稜線部におけるＣｕ下地層３０の被覆率と、主面及び側面におけるＣｕ下地層３０の被覆率との差は、±５％以内になっている。これにより、本実施形態の積層セラミックコンデンサ１では、Ｃｕ下地層３０の半田食われが抑制されている。
（被覆率）
　被覆率について説明する。被覆率とは、例えばＣｕ下地層３０において、金属領域と、金属領域以外の領域との割合を意味する。被覆率は、具体的には、被覆率＝金属領域／（金属領域＋金属以外の領域）、との式から算出される。なお、金属領域以外の領域とは、空隙又はガラスなどによって占められている領域をいう。金属領域及び金属以外の領域は、例えば、必要に応じて研磨などによって露出させて断面を、光学顕微鏡などで観察することにより求めることができる。
　本実施形態では、Ｃｕ下地層３０の被覆率に特徴がある。そこで、以下の説明において、特段のことわりがない場合には、被覆率はＣｕ下地層３０の被覆率を意味する。
　被覆率として、次の５つの部位における被覆率について説明する。５つの部位とは、図１に示す、長さ方向稜線部の被覆率Ａ１、幅方向稜線部の被覆率Ａ２、端面の被覆率Ｂ１、側面の被覆率Ｂ２及び主面の被覆率Ｂ３である。
（ＷＴ断面における被覆率の計算領域）
　被覆率の計算領域について説明する。まず、ＷＴ断面図に基づいて、長さ方向稜線部の被覆率Ａ１、側面の被覆率Ｂ２及び主面の被覆率Ｂ３について説明する。図３に、長さ方向稜線部の被覆率Ａ１、側面の被覆率Ｂ２及び主面の被覆率Ｂ３の計算領域を点線囲みで示す。これらの計算領域は、積層体２を４分割した場合の分割線を基準にして定められる。図３に、積層体２のＷＴ断面を積層方向Ｔ及び幅方向Ｗに４分割した場合の分割線を示す。積層体２を積層方向Ｔに４分割した場合の分割線を分割線Ｌ１から分割線Ｌ３で示す。また、積層体２を幅方向Ｗに４分割した場合の分割線を分割線Ｌ５から分割線Ｌ７で示す。
（長さ方向稜線部の計算領域）
　長さ方向稜線部の被覆率Ａ１の計算領域について、第３の長さ方向稜線部４３を例にして説明する。長さ方向稜線部の被覆率Ａ１の計算領域を計算領域ＲＡ１とする。計算領域ＲＡ１は、分割線Ｌ３と分割線Ｌ５とで区分される４つの領域のうち、第３の長さ方向稜線部４３が存在する領域に含まれるＣｕ下地層３０を含む部分である。この計算領域ＲＡ１には、第３の長さ方向稜線部４３近傍にあるＣｕ下地層３０が含まれる。
　同様に、第１の長さ方向稜線部４１の長さ方向稜線部の被覆率Ａ１については、分割線Ｌ１と分割線Ｌ５とで区分される領域に含まれる、第１の長さ方向稜線部４１近傍のＣｕ下地層３０が、計算領域ＲＡ１となる。また、第２の長さ方向稜線部４２の長さ方向稜線部の被覆率Ａ１については、分割線Ｌ１と分割線Ｌ７とで区分される領域に含まれる、第２の長さ方向稜線部４２近傍のＣｕ下地層３０が、計算領域ＲＡ１となる。また、第４の長さ方向稜線部４４の長さ方向稜線部の被覆率Ａ１については、分割線Ｌ３と分割線Ｌ７とで区分される領域に含まれる、第４の長さ方向稜線部４４近傍のＣｕ下地層３０が、計算領域ＲＡ１となる。
（側面における計算領域）
　側面の被覆率Ｂ２について、第１の側面６２を例にして説明する。側面の被覆率Ｂ２の計算領域を計算領域ＲＢ２とする。計算領域ＲＢ２は、分割線Ｌ１と分割線Ｌ３とで区分される領域に含まれる第１の側面６２上のＣｕ下地層３０を含む部分である。この計算領域ＲＢ２には、第１の高さ方向稜線部４７の近傍であって、第１の側面６２における積層方向Ｔの中央部分にあるＣｕ下地層３０が含まれる。
　同様に、第２の側面６３における側面の被覆率Ｂ２については、分割線Ｌ１と分割線Ｌ３とで区分される領域に含まれる第２の側面６３上のＣｕ下地層３０を含む部分が、計算領域ＲＢ２となる。
（主面における計算領域）
　主面の被覆率Ｂ３について、第２の主面６５を例にして説明する。主面の被覆率Ｂ３の計算領域を計算領域ＲＢ３とする。計算領域ＲＢ３は、分割線Ｌ５と分割線Ｌ７とで区分される領域に含まれる第２の主面６５上のＣｕ下地層３０を含む部分である。この計算領域ＲＢ３には、第２の幅方向稜線部４６の近傍であって、第２の主面６５における幅方向Ｗの中央部分にあるＣｕ下地層３０が含まれる。
　同様に、第１の主面６４における主面の被覆率Ｂ３については、分割線Ｌ５と分割線Ｌ７とで区分される領域に含まれる第１の主面６４上のＣｕ下地層３０を含む部分が、計算領域ＲＢ３となる。
　長さ方向稜線部の被覆率Ａ１、側面の被覆率Ｂ２及び主面の被覆率Ｂ３の値について説明する。本実施形態の積層セラミックコンデンサ１では、長さ方向稜線部の被覆率Ａ１は８５％以上である。好ましくは、長さ方向稜線部の被覆率Ａ１は９５％以上である。また、長さ方向稜線部の被覆率Ａ１と、側面の被覆率Ｂ２との差は、長さ方向稜線部の被覆率Ａ１の±５％以内である。また、長さ方向稜線部の被覆率Ａ１と、主面の被覆率Ｂ３との差は、長さ方向稜線部の被覆率Ａ１の±５％以内である。
　好ましくは、側面の被覆率Ｂ２及び主面の被覆率Ｂ３は、長さ方向稜線部の被覆率Ａ１と等しい、又は実質的に等しい。これは、Ｃｕ下地層３０の被覆率が、第１の側面６２、第２の側面６３、第１の主面６４、第２の主面６５、第１の長さ方向稜線部４１、第２の長さ方向稜線部４２、第３の長さ方向稜線部４３及び第４の長さ方向稜線部４４で均一であること意味する。なお、実質的に等しいとは、例えば差異が誤差の範囲内であり、互いに同様の機能の果たす場合などを意味する。
　以上説明した好ましい被覆率を式として記載すると、８５％好ましくは９５％≦Ａ１≒Ｂ２，Ｂ３、となる。
（ＬＴ断面における被覆率の計算領域）
　つぎに、ＬＴ断面に基づいて、幅方向稜線部の被覆率Ａ２及び端面の被覆率Ｂ１について説明する。図２に、幅方向稜線部の被覆率Ａ２及び端面の被覆率Ｂ１の計算領域を示す。
　これらの計算領域は、積層体２を積層方向Ｔに４分割した場合の分割線を分割線Ｌ１から分割線Ｌ３、及び、Ｌ電極対向部５０と第１のＬギャップ部５１との境界線を基準にして定められる。Ｌ電極対向部５０と第１のＬギャップ部５１との境界線を境界線Ｌ４とする。また、分割線Ｌ１から分割線Ｌ３は、先に図３に示した分割線Ｌ１から分割線Ｌ３と同じである。
（幅方向稜線部の計算領域）
　幅方向稜線部の被覆率Ａ２の計算領域について、第２の幅方向稜線部４６を例にして説明する。幅方向稜線部の被覆率Ａ２の計算領域を計算領域ＲＡ２とする。計算領域ＲＡ２は、分割線Ｌ３と境界線Ｌ４とで区分される４つの領域のうち、第２の幅方向稜線部４６が存在する領域に含まれるＣｕ下地層３０を含む部分である。この計算領域ＲＡ２には、第２の幅方向稜線部４６近傍にあるＣｕ下地層３０が含まれる。
　同様に、第１の幅方向稜線部４５の幅方向稜線部の被覆率Ａ２については、分割線Ｌ１と境界線Ｌ４とで区分される領域に含まれる、第１の幅方向稜線部４５近傍のＣｕ下地層３０が、計算領域ＲＡ２となる。
（端面における計算領域）
　端面の被覆率Ｂ１について、第１の端面６０を例にして説明する。端面の被覆率Ｂ１の計算領域を計算領域ＲＢ１とする。計算領域ＲＢ１は、分割線Ｌ１と分割線Ｌ３とで区分される領域に含まれる第１の端面６０上のＣｕ下地層３０を含む部分である。この計算領域ＲＢ１には、第１の端面６０における積層方向Ｔの中央部分にあるＣｕ下地層３０が含まれる。
　同様に、第２の端面６１における端面の被覆率Ｂ１については、分割線Ｌ１と分割線Ｌ３とで区切られる区分に含まれる第２の端面６１上のＣｕ下地層３０を含む部分が、計算領域ＲＢ１となる。
　幅方向稜線部の被覆率Ａ２及び端面の被覆率Ｂ１の値について説明する。本実施形態の積層セラミックコンデンサ１では、幅方向稜線部の被覆率Ａ２は８５％以上である。好ましくは、幅方向稜線部の被覆率Ａ２は９５％以上である。
　また、好ましくは、幅方向稜線部の被覆率Ａ２と、端面の被覆率Ｂ１との差は、幅方向稜線部の被覆率Ａ２の±５％以内である。さらに好ましくは、端面の被覆率Ｂ１は、幅方向稜線部の被覆率Ａ２と等しい、又は実質的に等しい。
　より好ましくは、端面の被覆率Ｂ１は、主面の被覆率Ｂ３と等しい、又は実質的に等しい。この場合、Ｃｕ下地層３０の被覆率が、第１の主面６４、第２の主面６５、第１の端面６０、第１の幅方向稜線部４５及び第２の幅方向稜線部４６が均一となる。
　以上説明した好ましい被覆率を式として記載すると、８５％好ましくは９５％≦Ａ２≒Ｂ１，Ｂ３となる。
　以上の、図２のＬＴ断面に基づく被覆率の計算値、及び図３のＷＴ断面に基づく被覆率の計算値をまとめると、好ましい形態は、長さ方向稜線部の被覆率Ａ１、幅方向稜線部の被覆率Ａ２、端面の被覆率Ｂ１、側面の被覆率Ｂ２及び主面の被覆率Ｂ３は、いずれも８５％以上であり、さらには９５％以上となる。
　また、長さ方向稜線部の被覆率Ａ１、幅方向稜線部の被覆率Ａ２、端面の被覆率Ｂ１、側面の被覆率Ｂ２及び主面の被覆率Ｂ３は、等しい、又は実質的に等しいことが好ましい。
　以上の好ましい形態を式として記載すると、８５％好ましくは９５％≦Ａ１≒Ｂ１，Ｂ２，Ｂ３、又は、８５％好ましくは９５％≦Ａ２≒Ｂ１，Ｂ２，Ｂ３となる。
（積層セラミックコンデンサの製造方法）
　積層セラミックコンデンサ１の製造方法を説明する。
（積層ブロックの作製）
　セラミックグリーンシート及び内部電極層用の電極ペーストを用意する。
（ペーストの塗布）
　セラミックグリーンシートに、電極ペーストを所望のパターンで塗布する。セラミックグリーンシートへの各ペーストの塗布は、例えば、スクリーン印刷やグラビア印刷などの方法により行うことができる。
（積層）
　内部電極層のパターンが印刷されていないセラミックグリーンシートを所定枚数積層する。これにより、外層部に対応する部分を作製する。この上に、ペーストが塗布された内層部用のセラミックグリーンシートを順次積層する。これにより、内層部５７に対応する部分が積層される。さらにその上に、もう一方の外層部用のセラミックグリーンシートを所定枚数積層する。これにより、積層シートを作製する。積層シートを静水圧プレスなどの手段により積層方向にプレスし、積層ブロックを作製する。
（積層チップの作製）
　積層ブロックを所定のサイズにカットし、積層チップを切り出す。このとき、バレル研磨などにより積層チップの角部及び稜線部に丸みをつけてもよい。
（焼成）
　次に、積層チップを焼成し積層体２を作製する。焼成温度は、誘電体層や内部電極層の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。
（外部電極）
　次に、外部電極を形成する。外部電極は、Ｃｕ下地層３０、Ｎｉめっき層３１及びＳｎめっき層３２を含む。
（Ｃｕ下地層）
　積層体２の２つの端面にＣｕ下地層３０となる導電性ペーストを塗布し、焼き付けることでＣｕ下地層３０を形成する。具体的には、ガラス成分と金属とを含む導電性ペーストをディッピングなどの方法により積層体２に塗布する。塗布の後、焼き付け処理を行い、Ｃｕ下地層３０を形成する。焼き付け処理の温度は、５００℃以上９００℃以下が好ましい。また、焼き付け処理の時間は、３０分以上２時間以下が好ましい。また、焼き付け処理の雰囲気は、例えば、Ｈ２ＯやＨ２を入れた還元雰囲気であることが好ましい。
（被覆率を均一にする方法）
　各部位のＣｕ下地層３０の被覆率を前述のように均一にする方法の例について説明する。Ｃｕ下地層３０が形成され、Ｎｉめっき層３１が形成される前の積層セラミックコンデンサ１をめっき前中間体とする。めっき前中間体を容器に投入し、この容器を回転させ、回転する容器内に粒子を吹き付ける。これにより、Ｃｕ下地層３０が研磨され、Ｃｕ下地層３０の被覆率を均一にすることができる。以下、具体的に説明する。
　めっき前中間体における稜線部のＣｕ下地層３０の被覆率は、稜線部以外のＣｕ下地層３０の被覆率に比べて小さい場合がある。この場合、稜線部のＣｕ下地層３０の被覆率を向上させることで、Ｃｕ下地層３０の被覆率を均一化させることができる。
　稜線部のＣｕ下地層３０の被覆率を向上させるために、めっき前中間体を入れた容器を回転させ、例えばジルコニア、アルミナなどを材質とする微粒子吹付によるサンドブラストを行う。これにより、稜線部に優先的にブラスト材、すなわち微粒子を衝突させることができる。この衝突により、稜線部のＣｕ下地層３０が、サンドブラストにより延性で引き延ばされる。これにより、稜線部のＣｕ下地層３０の被覆率が向上する。その結果、稜線部のＣｕ下地層３０の被覆率が、稜線部以外のＣｕ下地層３０の被覆率に近づく。このようにして、Ｃｕ下地層３０の被覆率の均一化が図られる。
　以上の処理をＣｕ下地層研磨方法として工程別に記載すると下記のようになる。すなわち、Ｃｕ下地層研磨方法は、積層体２に、外部電極の一部としてのＣｕ下地層３０が形成されためっき前中間体を容器に投入する工程と、その容器を回転させる工程と、回転する容器内に粒子を吹き付ける工程と、を有する。
（Ｎｉめっき層）
　次に、Ｃｕ下地層３０の表面にＮｉめっき層３１を形成する。Ｎｉめっき層３１は、例えばバレルめっき法により形成される。
（Ｓｎめっき層）
　Ｎｉめっき層３１上にＳｎめっき層３２を形成する。Ｓｎめっき層３２は、例えばバレルめっき法により形成される。
　このようにして、積層セラミックコンデンサが得られる。
（寸法及び厚さの測定方法）
　なお、各部の寸法及び厚さは、必要に応じて、積層セラミックコンデンサ１又は積層体２に対して断面研磨を行い、デジタルマイクロスコープなどを用いて測定することで、求めることができる。
（半田食われの評価）
　本実施形態の積層セラミックコンデンサ１を、半田接合によりプリント配線基板に実装したのち、積層セラミックコンデンサ１の断面観察を行うことで、半田食われの有無を評価した。本実施形態の積層セラミックコンデンサ１では、半田接合時の熱によっても半田食われは生じていなかった。
　以上本発明の実施形態について説明したが、本発明は前述した実施形態に限定されることなく、種々の変更及び変形が可能である。
　１　　積層セラミックコンデンサ
　２　　積層体
　４　　内層誘電体層
　５　　外層誘電体層
　６　　第１の内部電極層
　７　　第２の内部電極層
　４１　第１の長さ方向稜線部
　４２　第２の長さ方向稜線部
　４３　第３の長さ方向稜線部
　４４　第４の長さ方向稜線部
　４５　第１の幅方向稜線部
　４６　第２の幅方向稜線部
　４７　第１の高さ方向稜線部
　４８　第２の高さ方向稜線部
　５７　内層部
　Ａ１　長さ方向稜線部の被覆率
　Ａ２　幅方向稜線部の被覆率
　Ｂ１　端面の被覆率
　Ｂ２　側面の被覆率
　Ｂ３　主面の被覆率

Claims (3)

  1. 　積層された複数の誘電体層と複数の内部電極層とを含み、積層方向に相対する第１の主面及び第２の主面と、積層方向に直交する幅方向に相対する第１の側面及び第２の側面と、積層方向及び幅方向に直交する長さ方向に相対する第１の端面及び第２の端面とを備える積層体と、
    　前記第１の端面及び第２の端面に設けられた外部電極とを備え、
    　前記外部電極は、Ｃｕ下地層と、前記Ｃｕ下地層に接触して前記Ｃｕ下地層を覆うＮｉめっき層と、前記Ｎｉめっき層を覆うＳｎめっき層を有し、
    　前記積層体の２つの面が交わる部分を稜線部としたとき、
    　前記積層体の前記稜線部における前記Ｃｕ下地層の厚さは、前記主面、前記側面及び前記端面における前記Ｃｕ下地層の厚さよりも小さく、
    　前記稜線部における前記Ｃｕ下地層の被覆率は８５％以上であり、
    　前記稜線部における前記Ｃｕ下地層の被覆率と、前記主面及び前記側面における前記Ｃｕ下地層の被覆率との差は、±５％以内である、
    　積層セラミックコンデンサ。
  2. 　前記稜線部における前記Ｎｉめっき層の厚さは、２．０μｍ以上である、
    　請求項１に記載の積層セラミックコンデンサ。
  3. 　前記稜線部における前記Ｃｕ下地層の厚さは、１０μｍ以上である、
    　請求項１又は２に記載の積層セラミックコンデンサ。
PCT/JP2024/014056 2023-06-06 2024-04-05 積層セラミックコンデンサ Ceased WO2024252777A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2025525962A JPWO2024252777A1 (ja) 2023-06-06 2024-04-05
CN202480036047.5A CN121263864A (zh) 2023-06-06 2024-04-05 层叠陶瓷电容器
US19/396,368 US20260081079A1 (en) 2023-06-06 2025-11-21 Multilayer ceramic capacitor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023-093072 2023-06-06
JP2023093072 2023-06-06

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US19/396,368 Continuation US20260081079A1 (en) 2023-06-06 2025-11-21 Multilayer ceramic capacitor

Publications (1)

Publication Number Publication Date
WO2024252777A1 true WO2024252777A1 (ja) 2024-12-12

Family

ID=93795460

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/014056 Ceased WO2024252777A1 (ja) 2023-06-06 2024-04-05 積層セラミックコンデンサ

Country Status (4)

Country Link
US (1) US20260081079A1 (ja)
JP (1) JPWO2024252777A1 (ja)
CN (1) CN121263864A (ja)
WO (1) WO2024252777A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351727A (ja) * 2005-06-14 2006-12-28 Murata Mfg Co Ltd 電子部品の製造方法および電子部品の製造装置
JP2019160963A (ja) * 2018-03-12 2019-09-19 株式会社村田製作所 積層セラミック電子部品の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351727A (ja) * 2005-06-14 2006-12-28 Murata Mfg Co Ltd 電子部品の製造方法および電子部品の製造装置
JP2019160963A (ja) * 2018-03-12 2019-09-19 株式会社村田製作所 積層セラミック電子部品の製造方法

Also Published As

Publication number Publication date
US20260081079A1 (en) 2026-03-19
CN121263864A (zh) 2026-01-02
JPWO2024252777A1 (ja) 2024-12-12

Similar Documents

Publication Publication Date Title
CN111724991B (zh) 层叠陶瓷电容器
CN212257192U (zh) 电容器组件
CN212257191U (zh) 电容器组件
CN112201475B (zh) 电容器组件
JP2022191909A (ja) 積層セラミック電子部品
JP7670193B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
JP2022008697A (ja) 積層セラミック電子部品及びその実装基板
JP2022191911A (ja) 積層セラミック電子部品
JP7432470B2 (ja) 電子部品、回路基板および電子部品の製造方法
JP2023087534A (ja) 積層セラミックコンデンサ
JP7585990B2 (ja) 積層セラミック電子部品
CN117716457A (zh) 层叠陶瓷电容器
US20240387106A1 (en) Multilayer ceramic capacitor
JP2023050813A (ja) 積層セラミックコンデンサ
JP2023073705A (ja) 積層セラミックコンデンサ
US20260081079A1 (en) Multilayer ceramic capacitor
JP2023044006A (ja) 電子部品
US20260088228A1 (en) Multilayer ceramic component
US20260011493A1 (en) Multilayer ceramic capacitor
US20250308799A1 (en) Multilayer ceramic capacitor
US20240249885A1 (en) Multilayer ceramic electronic component
CN216773071U (zh) 层叠陶瓷电容器
US20260128231A1 (en) Multilayer ceramic capacitor
US20240266110A1 (en) Multilayer ceramic capacitor
WO2025141994A1 (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24819016

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2025525962

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2025525962

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE