WO2024251767A1 - Procédé de fabrication d'un dispositif à base de carbure de silicium (sic) cristallin - Google Patents

Procédé de fabrication d'un dispositif à base de carbure de silicium (sic) cristallin Download PDF

Info

Publication number
WO2024251767A1
WO2024251767A1 PCT/EP2024/065392 EP2024065392W WO2024251767A1 WO 2024251767 A1 WO2024251767 A1 WO 2024251767A1 EP 2024065392 W EP2024065392 W EP 2024065392W WO 2024251767 A1 WO2024251767 A1 WO 2024251767A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
sic
substrate
buffer layer
interest
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2024/065392
Other languages
English (en)
Inventor
Florian DUPONT
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to EP24731888.4A priority Critical patent/EP4720376A1/fr
Publication of WO2024251767A1 publication Critical patent/WO2024251767A1/fr
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Definitions

  • the present invention relates to the field of manufacturing substrates and other devices each comprising a crystalline layer, preferably monocrystalline, of silicon carbide (hereinafter "SiC”).
  • substrates and other devices each comprising a crystalline layer, preferably monocrystalline, of silicon carbide (hereinafter "SiC”).
  • SiC substrates and SiC devices form or are intended to form all or part of power components or devices integrating a transistor based on CMOS technology (for "Complementary Metal Oxide Semiconductor" according to the English terminology).
  • SiC is a semiconductor material commonly used in industry, particularly for manufacturing power electronic devices.
  • a so-called initial SiC substrate is the most suitable for the growth, particularly epitaxial, of a monocrystalline layer based on SiC.
  • the processes for growing a monocrystalline layer of SiC generally use initial substrates made of monocrystalline SiC; however, it turns out that the cost of these initial substrates is high, as is the cost of existing SiC devices resulting from such processes.
  • SiCOI SiC On Insulator
  • SmartSiCTM a technology known as SmartSiCTM
  • SiCOI substrates are made from a thin layer of SiC detached from an initial monocrystalline SiC substrate using a process known as “Crystal Ion Slicing”.
  • the SmartSiCTM process requires annealing to achieve the detachment/cleavage of the SiC monocrystalline layer and this prevents certain integrations, in particular by hybridization of said SiCOI substrates with a device integrating a transistor based on CMOS technology (hereinafter referred to as a "CMOS device"). It is also impossible to perform SiC epitaxy on a substrate in which an ion implantation according to the SmartSiCTM process has been performed because such epitaxy assumes a thermal balance that would lead to the detachment of the epitaxial layer during its growth.
  • a method for manufacturing a device comprising at least one so-called layer of interest based on, or even consisting of, crystalline, preferably monocrystalline silicon carbide (SiC), the manufacturing method comprising the following steps: a. Providing a so-called initial substrate based on, or even consisting of, crystalline, preferably monocrystalline SiC, then b. Growing by epitaxy, on the initial substrate, a so-called buffer layer based on a material having, in its crystalline, preferably monocrystalline, form: i.
  • a lattice parameter equal, to within plus or minus 6%, preferably to within plus or minus 2%, to a lattice parameter of the crystalline, preferably monocrystalline, SiC on which the initial substrate is based, and ii. a melting temperature strictly greater than 1600°C, preferably greater than 2000°C, and even more preferably greater than or substantially equal to 2500°C, and iii. until the buffer layer has a thickness strictly greater than 2 nm, preferably greater than or equal to 4 nm, and strictly less than twice, preferably substantially equal to or less than, a critical thickness Ec beyond which defects or dislocations appear in the raw buffer layer, c.
  • Insolating the stack preferably by its rear face, with laser radiation having a wavelength absorbed more by the buffer layer than by the crystalline SiC, preferably monocrystalline, from which the initial substrate is made, the laser radiation being configured to alter the buffer layer so as to detach the initial substrate from the rest of the stack by at least partially sacrificing the buffer layer, and thus obtaining a device comprising at least the layer of interest transferred onto the receiving substrate.
  • the thermal balance is reduced, compared to known methods, so that the integrity of the device of interest, as well as, where applicable, that of the initial substrate, are relatively unaltered, at least relative to what would be observed if thermal annealing, for example at a temperature above 400°C, had to be applied to detach the device of interest.
  • the method as introduced above is preferably free of a thermal annealing step, in particular for detaching said device.
  • the invention relates to a use of the device manufactured by implementing the method as introduced above and comprising the growth, by epitaxy, of crystalline SiC, preferably monocrystalline, on the layer of interest of the device, the layer of interest consisting of a thin layer.
  • the manufacturing method makes it possible to manufacture a device consisting of a thin layer of crystalline SiC, preferably monocrystalline, usable as a seed layer of a substrate based on crystalline SiC, preferably monocrystalline.
  • the invention relates to a use of the device manufactured by implementing the method as introduced above to obtain an epitaxial device based on SiC peeled off from the receiving substrate.
  • the invention relates to a use of the device manufactured by implementing the method as introduced above for assembling the device manufactured with a CMOS device as a receiving substrate, where appropriate by electrically interconnecting the device and the CMOS device by respective contact recovery areas of the device and the CMOS device, the CMOS device being for example silicon-based.
  • FIGS 1A to 1E represent different steps of an embodiment of the manufacturing method according to the first aspect of the invention.
  • Figures 2A and 2B represent different steps of a first variant of the implementation mode which is illustrated in Figures 1A to 1E.
  • Figures 3A and 3B show different steps of a second variant of the implementation mode which is illustrated in Figures 1A to 1E.
  • Figures 4A and 4B show different steps of a third variant of the implementation mode which is illustrated in Figures 1A to 1E.
  • Figure 5 represents a flowchart of another mode of implementation of the manufacturing method according to the first aspect of the invention relative to that illustrated in Figures 1A to 1E.
  • the manufacturing method may further comprise, following the detachment of the initial substrate from the rest of the stack, a step consisting in recovering the initial substrate, and if necessary in providing it again.
  • the initial substrate may thus be reused, if necessary after at least one treatment, for example chosen from a chemical treatment and a chemical mechanical polishing (or CMP for "chemical mechanical polishing" according to the English terminology).
  • CMP chemical mechanical polishing
  • the material from which the buffer layer is made may be selected from: a. TiN, VN, ZrN, TaN, NbN, and HfN, or even MoN, WN and CrN, and b. TiC, VC, ZrC, TaC, NbC, and HfC, or even MoC, WC and CrC, c. Or a mixture of at least two of these chemical compounds.
  • the material from which the buffer layer can be made is chosen from NbN, HfN and TiN, or a mixture of at least two of these chemical compounds.
  • the material from which the buffer layer can be made is niobium nitride (NbN).
  • the buffer layer can be grown by implementing at least one of: reactive sputtering, pulsed laser deposition (PLD), molecular beam epitaxy (MBE) or chemical vapor deposition (CVD).
  • PLD pulsed laser deposition
  • MBE molecular beam epitaxy
  • CVD chemical vapor deposition
  • the thickness of the buffer layer may be between 1.5 and 15 nm, preferably between 3 and 12 nm, and will for example be substantially equal to 4 nm or 10 nm.
  • the critical thickness of the buffer layer may be between 4 nm and 100 nm, preferably between 10 nm and 20 nm, and will typically be substantially equal to 15 nm.
  • the step of epitaxial growth of said at least one layer of interest may comprise the implementation of chemical vapor deposition (or CVD).
  • the device may consist of said layer of interest and form a germination layer (or “seed layer” in English).
  • the step of epitaxial growth of said at least one layer of interest may comprise, in addition to the growth of said layer, the growth of other layers to form, together with said layer of interest, an epitaxial device based on SiC, comprising for example at least one of a power component and a radiofrequency component, such as a diode or a transistor, in particular a field effect transistor.
  • the growth of the different layers of the device may be carried out so that at least one of these layers or at least one of the layers at least one area of at least one of these layers is doped, of type N or type P, where appropriate with atoms different from one layer to another or from one area to another.
  • each layer can constitute all or part of a SiC-based component; it may in particular not be homogeneous and comprise, in addition to semiconductor elements, conductive elements, such as conductive tracks, forming for example a redistribution layer (or RDL for "Redistribution Layer” in English) and dielectric elements, for example based on an oxide of a semiconductor material, for example silicon oxide or an epoxy resin.
  • conductive elements such as conductive tracks
  • dielectric elements for example based on an oxide of a semiconductor material, for example silicon oxide or an epoxy resin.
  • the transfer of the stack by its front face onto the receiving substrate may comprise, or consist of, a step of bonding the stack by its front face onto the receiving substrate, the bonding step preferably being carried out by implementing a technique allowing the bonding to withstand conditions, in particular temperature, intended to be encountered during subsequent steps of manufacturing and/or processing and/or assembly of the device.
  • the bonding of the stack, by its front face onto the receiving substrate may then be carried out by means of at least one bonding layer.
  • the SiC-based epitaxial device and the receiving substrate each comprising contact recovery zones flush with the face by which it is opposite the other, the step of bonding the stack by its front face onto the receiving substrate may comprise at least one electrical contacting of a contact recovery zone of the SiC-based epitaxial device with a recovery zone of the receiving substrate, the bonding being for example hybrid.
  • the receiving substrate may be chosen from: a. A substrate based on polycrystalline SiC, b. A substrate based on a material having a thermal expansion coefficient substantially equal to the thermal expansion coefficient of crystalline SiC, preferably monocrystalline, c. A substrate integrating a transistor for example based on CMOS technology, d. A silicon-based substrate, e. A metal substrate, and f. Preferably when the device is finalized before the insolation step, a substrate comprising a base plate, thermal grease and a heat sink.
  • the material from which the buffer layer is formed may have an absorbance of at least 10%, preferably at least 20%, greater than an absorbance of a layer of crystalline SiC, preferably monocrystalline, likewise thickness than the buffer layer, for the chosen wavelength of the laser radiation and for the critical thickness Ec of the buffer layer.
  • the wavelength of the laser radiation can be in the visible or infrared range.
  • the terms “on”, “surmounts”, “covers”, “underlying”, “facing” and their equivalents do not necessarily mean “in contact with”.
  • the deposition of a first layer on a second layer does not necessarily mean that the two layers are directly in contact with each other, but means that the first layer at least partially covers the second layer by being either directly in contact with it or by being separated from it by at least one other layer or at least one other element.
  • a layer can also be composed of several sub-layers of the same material or of different materials.
  • a layer based on a material A is understood to mean a layer comprising this material A and possibly other materials.
  • a parameter that is “substantially equal to/greater than/less than” a given value means that the parameter is equal to/greater than/less than the given value, plus or minus 20% or even 10% of that value.
  • a parameter that is “substantially between” two given values means that the parameter is at least equal to the smallest given value, plus or minus 20% or even 10% of that value, and at most equal to the largest given value, plus or minus 20% or even 10% of that value.
  • critical thickness of an epitaxially grown layer is understood to mean the thickness beyond which defects or dislocations appear in the green layer. This thickness can for example be determined as indicated in the article by Dai, Y., et al., entitled “Engineering of the Curie temperature of epitaxial Sr1-xBaxTiO3 films via strain” and published in 2016 in “Journal of Applied Physics”, vol. 120, p. 114101.
  • the present invention is said to accommodate methods for measuring the critical thickness that are more precise and/or that may come to be developed.
  • a material is considered to be absorbent at a wavelength ⁇ , when it absorbs at least 20% of a light radiation of wavelength ⁇ , preferably at least 50% and advantageously at least 70%.
  • absorption percentages are however given as an indication of one of the parameters to be taken into account to evaluate the capacity of a layer of a material to heat under laser exposure; other parameters are where appropriate to be considered such as the thickness of the layer (typically, when the thickness of the layer increases, its absorption also increases) or the power of the laser, which can influence in particular the absorption percentages indicated.
  • a material can be considered transparent at a wavelength ⁇ provided that it transmits at least 90% of light radiation of wavelength ⁇ , preferably at least 95%.
  • step refers to the performance of a part of the process, and can designate a set of sub-steps.
  • step does not necessarily mean that the actions carried out during a step are simultaneous or immediately successive. Certain actions of a first step may in particular be followed by actions linked to a different step, and other actions of the first step may be repeated subsequently. Thus, the term step does not necessarily mean unitary and inseparable actions in time and in the sequence of the phases of the process.
  • the thickness of a layer is taken in a direction normal to the main plane of extension of the layer.
  • the relative terms “on”, “overtops”, “under”, “underlying”, “intercalated” refer, unless otherwise stated, to positions taken in the direction normal to the main plane of extension of the layer.
  • the manufacturing method is described below with reference to FIGS. 1A to 1E and 5. More particularly, it is a manufacturing method 100 of a device 1 comprising at least one layer 11 based on, or even consisting of, (mono)crystalline silicon carbide SiC.
  • the method 100 provides for the provision 110 of an initial substrate 2 based on, or even consisting of, (mono)crystalline SiC, and the provision 140 of a receiving substrate 5.
  • the initial substrate 2 may consist of a wafer, or a part of such a wafer, made of (mono)crystalline silicon carbide SiC.
  • This supply step 110 is therefore potentially consistent with step corresponding to the SmartSiCTM process.
  • the method 100 comprises a step consisting of growing 120 by epitaxy and on the initial substrate 2, a specific buffer layer 3. More particularly, the buffer layer 3 is specific in that it is made from a material having, in its monocrystalline form: a. a lattice parameter equal, to within plus or minus 6%, preferably to within plus or minus 2%, to a lattice parameter of the (mono)crystalline SiC from which the initial substrate (2) is made, and b. a melting temperature strictly greater than 1600°C, preferably greater than 2000°C, and even more preferably greater than or substantially equal to 2500°C.
  • the material from which the buffer layer 3 is made gives the buffer layer 3: a. the ability to propagate the crystalline structure of the (mono)crystalline SiC to a layer of interest 11 based on (mono)crystalline SiC, which, as we will see below, is intended to be grown 130 on the buffer layer 3, and b. refractory and inert aspects to significant temperature variations, in particular to allow the growth 130 by epitaxy of the layer of interest 11 based on (mono)crystalline SiC, without these variations inducing a change in the nature or nominal composition of the buffer layer 3.
  • the buffer layer 3 is more particularly raw 120 until it has a thickness strictly greater than 1.5 nm, preferably greater than or equal to 3 nm, and strictly less than twice, preferably substantially equal to or less than, a critical thickness Ec beyond which defects or dislocations appear in the raw buffer layer 3 120.
  • a critical thickness Ec beyond which defects or dislocations appear in the raw buffer layer 3 120 if the thickness of the buffer layer remains less than its critical thickness, which depends mainly on its nature (composition) and its crystalline structure, it is ensured that the structure of the buffer layer 3 is consistent with the structure of the initial substrate 2.
  • the buffer layer 3 may for example be raw 120 until it has a thickness substantially equal to 4 nm.
  • the thickness of the buffer layer 3 is thus limited lower and upper.
  • the thickness of the buffer layer 3 will be substantially between 1.5 nm and 15 nm, preferably between 3 and 12 nm, and will for example be substantially equal to 4 nm or 10 nm, and/or the buffer layer 3 will be made from a material for which the critical thickness Ec of the buffer layer 3 will be between 4 nm and 100 nm, preferably between 10 nm and 20 nm, and will typically be substantially equal to 15 nm.
  • the thickness of the buffer layer 3 must in fact be sufficient to allow functional absorption of laser radiation of a given wavelength, so that the buffer layer 3 constitutes a sacrificial layer under exposure to said laser radiation.
  • the thickness of the buffer layer 3 must remain sufficiently low so as not to present defects and dislocations such that they would propagate to the layer of interest 11 during its growth, which would prevent the obtaining of a monocrystalline layer of interest 11 or at least would degrade the monocrystalline structure of said layer of interest 11, which is desired to be of the best possible quality.
  • the material from which the buffer layer 3 is made can be chosen from: a. TiN, VN, ZrN, TaN, NbN, and HfN, or even MoN, WN and CrN, and b. a mixture of at least two of these chemical compounds.
  • each of these nitrides has refractory and temperature-inert properties, in particular because they all have a melting temperature greater than 2000°C.
  • the lattice parameter of each of these nitrides does not differ significantly from the lattice parameter of (mono)crystalline SiC; more particularly, all of these nitrides have a lattice parameter equal, to within plus or minus 6%, to the lattice parameter of (mono)crystalline SiC.
  • the critical thickness Ec determined for each of these nitrides can be relatively low, and in particular less than or equal to a few nanometers, for some of them, which does not make them preferential candidates since a low critical thickness Ec induces a low thickness of the buffer layer 3 and therefore a low absorption of the laser radiation supposed to sacrifice it. It is therefore clear from the table below that the materials constituted by titanium nitride and niobium nitride are the best candidates among the nitrides mentioned in the table. Painting
  • the critical thickness Ec of a titanium nitride layer is only 4 nm, it is possible to grow a buffer layer 3 based on titanium nitride having a thickness greater than 4 nm, or even up to 8 nm, without defects or dislocations being created therein that are such that they would not allow the growth of a monocrystalline layer of interest 11 based on SiC from its exposed surface.
  • the absorbance of a layer based on titanium nitride with a thickness substantially less than 8 nm is greater than the absorbance of a layer of the same nature but with a thickness substantially equal to 4 nm, and therefore greater than 22% (see table 1), which can be satisfactory.
  • the absorbance that the buffer layer 3 must exhibit in relation to the absorbance that a layer of the same thickness in monocrystalline SiC would have, and to pose as preferential that the material from which the buffer layer 3 is formed has an absorbance of at least 10%, preferably at least 20%, greater than an absorbance of such a layer of monocrystalline SiC, for the chosen wavelength of the laser radiation and for the critical thickness Ec of the buffer layer 3.
  • the absorption coefficient of the buffer layer 3 must be greater than the absorption coefficient of the SiC.
  • the buffer layer 3 must be able to be considered as absorbent at the wavelength of the laser radiation, while the stack 10 and the initial substrate 2 must be able to be considered as transparent at the wavelength of the laser radiation if they had the same thickness as the buffer layer 3.
  • titanium nitride TiN and hafnium nitride HfN appear to be good candidates, meeting the specifications described above, they nevertheless present a difference of lattice parameters with monocrystalline SiC which induces a relatively low critical thickness; and it emerges from the table above that the best candidate, among the nitrides mentioned in the table, is niobium nitride NbN which has both a high melting temperature, a lattice parameter very close to that of monocrystalline SiC, and therefore a significant critical thickness Ec suggesting the possibility of growing the buffer layer 3 to a thickness substantially equal to 30 nm, at which the buffer layer 3 would have an absorbance: a. greater than 54%, even though such absorbance is already very satisfactory, and b. such as to guarantee the sacrificial functionality of the buffer layer 3 under laser exposure at a wavelength of 1200 nm.
  • the absorbance measurements/data mentioned in the table above correspond to those obtained for laser radiation having a wavelength equal to 1200 nm, located in the infrared. Infrared laser radiation having other wavelengths can be considered, provided that they allow the buffer layer 3 to be sacrificed, preferably without degrading the integrity of the other layers. The same potentially applies to laser radiation whose wavelengths are located in the visible spectrum (typically between 380 and 750 nanometers).
  • the buffer layer 3 may be made from certain carbides, and in particular from carbides chosen from TiC, VC, ZrC, TaC, NbC, and HfC, or even MoC, WC and CrC.
  • the buffer layer 3 can be grown by implementing any existing epitaxial growth technique suitable for the specific case, and in particular at least one of: reactive sputtering, pulsed laser ablation (PLD), molecular beam epitaxy (MBE) or chemical vapor deposition (CVD).
  • PLD pulsed laser ablation
  • MBE molecular beam epitaxy
  • CVD chemical vapor deposition
  • the manufacturing method 100 comprises, following the epitaxial growth 120 of the buffer layer 3, a step consisting of growing 130 by epitaxy, on the layer buffer 3, at least the aforementioned layer of interest 11.
  • the layer of interest 11 can be grown by implementing, in accordance with the ordinary skills of the person skilled in the art, any existing epitaxial growth technique suitable for the specific case, and typically a chemical vapor deposition (or CVD).
  • step 130 comprises at least the epitaxial growth of a thin layer of monocrystalline SiC as layer of interest 11, it may comprise other technological steps of microelectronics whether before and/or after the epitaxial growth of the thin layer 11. It is understood that, if the buffer layer 3 must be able to withstand temperatures, which can reach up to 1600°C or more, necessary for the epitaxial growth of the SiC, certain technological steps among those potentially comprised by step 130 of the manufacturing method 100 may require higher temperatures; the buffer layer 3, and in particular the material from which it is made, will then preferably be chosen to withstand these higher temperatures.
  • the device 1 to be manufactured comprises at least the layer of interest 11 based on monocrystalline SiC, but that the device 1 may comprise other layers, based on the same semiconductor material or based on at least one other semiconductor material, so as to constitute for example an epitaxially grown device 1 based on SiC. And the growth of each layer based on a semiconductor material of the device 1 may be carried out so that it is, at least by zone, doped, of type N or of type P, where appropriate with atoms different from one layer to another or from one zone to another.
  • Such an epitaxially grown device 1 based on SiC may thus comprise for example: a.
  • a power component and a radiofrequency component such as a diode or a transistor, in particular a field effect transistor, but also b.
  • conductive elements such as conductive tracks, forming for example a redistribution layer (or RDL for “Redistribution Layer” in English) and dielectric elements, for example based on an oxide of a semiconductor material, typically silicon oxide or an epoxy resin.
  • the device 1 to be manufactured is made up of the layer of interest 11 based on monocrystalline SiC, it can be considered as forming a seed layer, i.e. a layer on which it will be possible to grow by epitaxy of other monocrystalline SiC-based layers, typically to obtain a monocrystalline SiC-based substrate.
  • a seed layer i.e. a layer on which it will be possible to grow by epitaxy of other monocrystalline SiC-based layers, typically to obtain a monocrystalline SiC-based substrate. This is the embodiment illustrated in Figures 2A and 2B.
  • a stack 10 is obtained which successively comprises the initial substrate 2, the buffer layer 3 and at least the layer of interest 11 of the device 1 to be manufactured, the stack 10 extending from a rear face 101 constituted by the initial substrate 2 to a front face 102 opposite the rear face 101, and constituted by at least a portion of the device 1.
  • the manufacturing method 100 comprises, following the growth 130 of the device 1, or at least of a part of this device 1 which constitutes the layer of interest 11, a step consisting of transferring 150 the stack 10 by its front face 102 onto the receiving substrate 5 provided 140.
  • the transfer of the stack 10 by its front face 102 onto the receiving substrate 5 may comprise, or consist of, a step of bonding the stack 10 by its front face 102 onto the receiving substrate 5.
  • the bonding step is preferably carried out by implementing a technique allowing the bonding to withstand the conditions, in particular temperature, already mentioned above which are intended to be encountered in particular during subsequent steps of manufacturing and/or processing and/or assembly of the device 1.
  • the receiving substrate 5 can be chosen from: a. A substrate based on polycrystalline SiC, the cost of which is much lower than a substrate based on monocrystalline SiC and which advantageously has a thermal expansion coefficient close to monocrystalline SiC; b. A substrate based on a material having a thermal expansion coefficient substantially equal to the thermal expansion coefficient of (mono)crystalline SiC, or even the substrate based on (mono)crystalline SiC; c. A substrate integrating a transistor for example based on CMOS technology; d. A silicon-based substrate, potentially integrating a transistor for example based on CMOS technology; e.
  • this type of substrate could have, if necessary, just a function of mechanical support, protection of transistors and/or heat evacuation; and f. preferably when the device 1 is finalized before the insolation step 160, a substrate comprising a base plate (by which the stack 10 is intended to be transferred to the receiving substrate 5), thermal grease, and a heat sink; it could then be a so-called packaging substrate (or “packaging substrate” in English) and thus transfer the stack, by gluing, directly onto a packaging substrate.
  • the bonding of the stack 10 by its front face 102 on the receiving substrate 5 can be carried out by means of one or more bonding layers 6, in accordance with the ordinary skills of the person skilled in the art.
  • a bonding layer 6 can be deposited on the front face 102 of the layer of interest 11, or more generally of the device 1, which is made from an adhesive, for example organic, such as BCB or SU-8, and a bonding layer 6 made from the same adhesive or a different adhesive can be deposited on the receiving surface of the receiving substrate 5, so that the transfer 150 consists of bonding the two bonding layers 6 together.
  • the receiving substrate 5 can constitute a transfer substrate or equivalently a temporary handle.
  • the manufacturing method 100 comprises, following the transfer 150 of the stack 10 onto the receiving substrate 5, a step consisting of exposing 160 the stack 10 with the aforementioned laser radiation, having a wavelength absorbed more by the buffer layer 3 than by the (mono)crystalline SiC from which the initial substrate 2 is made.
  • the wavelength of the laser radiation will typically be chosen in the transparency range of the (mono)crystalline SiC and/or for example substantially equal to 1200 nm.
  • the exposure 160 of the buffer layer 3 is preferably carried out by the rear face 101 of the stack 10, so that the layer of interest 11, and more generally the device 1 to be manufactured, is not directly exposed to the laser radiation, but rather the initial substrate 2 which is a a priori concentrated on a substrate based on monocrystalline SiC, and therefore which is a priori free of functionalities potentially negatively affected by the aforementioned laser radiation.
  • the exposure 160 must be configured to lead to the detachment of the initial substrate 2 from the rest of the stack 10 by at least partially sacrificing the buffer layer 3, and to the obtaining 170 of the device 1 comprising at least said layer of interest 11 and being transferred to the receiving substrate 5, with or without bonding layer(s) 6.
  • the manufacturing method 100 as described above thus provides for laser lift-off of the device 1 of interest by at least partially sacrificing the buffer layer 3. More precisely, the energy of the laser radiation is absorbed by the buffer layer 3, which has the effect of heating it. Under the effect of this heating, the buffer layer 3 decomposes at least partially in liquid and gaseous form. The gaseous part dissipates while at least part of the liquid part can remain in contact with the upper face of the initial substrate 2 and/or the lower face of the layer of interest 11.
  • Potential residues, in particular liquid, of the buffer layer 3, can be cleaned during a subsequent step not shown in the figures. For example, this cleaning may include dry or wet etching and/or CMP steps. This makes it possible to completely remove the buffer layer residues 3 on the surface of the initial substrate 2 and/or the layer of interest 11, without altering the surface or the structure of the latter.
  • This step of detaching the layer of interest 11 by alteration of the buffer layer 3 requires, as already mentioned above, a buffer layer 3 of sufficient thickness to allow functional absorption of the exposed laser radiation 160, while remaining sufficiently weak to not present defects and dislocations such that they would propagate to the device 1 of interest during its growth, in particular during step 130.
  • the thermal balance of the manufacturing method 100 as described above is thereby reduced, compared with known methods, and in particular relative to the SmartSiCTM method (whose debonding annealing is typically carried out at a temperature of 1100°C), such that the integrity of the device 1 of interest, as well as, where applicable, that of the initial substrate 2, are thereby relatively unaltered, at least relative to what would be observed if thermal annealing, for example at a temperature greater than 400°C, or even greater than 1000°C, had to be applied to debond the device 1 of interest from the initial substrate 2.
  • the method 100 as introduced above is preferably free of a thermal annealing step, in particular for detaching the device 1 of interest from the initial substrate 2.
  • the manufacturing method 100 may comprise a step consisting of recovering 180 the initial substrate 2, and if necessary providing it 110 again.
  • the initial substrate 2 may thus be reused, if necessary after at least one treatment, for example chosen from a chemical treatment and a chemical mechanical polishing (or CMP for “chemical mechanical polishing” according to the English terminology).
  • CMP chemical mechanical polishing
  • FIGS. 2A and 2B three different uses of the manufacturing method 100 according to the first aspect of the invention are illustrated in FIGS. 2A and 2B for the first, in FIGS. 3A and 3B for the second and in FIGS. 4A and 4B for the third.
  • the first use envisaged consists, as already discussed above, in reducing the device of interest 1 to only the layer of interest 11.
  • the manufacturing method makes it possible to manufacture a device 1 consisting of a layer of interest 11 made of (mono)crystalline SiC which can be used as a seed layer, for example a substrate based on (mono)crystalline SiC.
  • the receiving substrate can advantageously be based on polycrystalline SiC, and be encapsulated if necessary (one or more layers deposited around or on the polycrystalline SiC); the cost of such a receiving substrate is much lower than a substrate based on monocrystalline SiC and advantageously has a thermal expansion coefficient close to that of monocrystalline SiC.
  • the bonding between the layer of interest 11 and the receiving substrate 5 must be chosen so as to withstand the temperatures necessarily reached to grow monocrystalline SiC, typically temperatures substantially equal to, or even slightly higher than, 1600°C.
  • the second use envisaged aims to obtain, initially, an epitaxial device 1 based on SiC transferred to the receiving substrate 5. It may then be advantageous for the manufacturing method 100 to comprise, at following the detachment of the initial substrate 2 from the rest of the stack 10, a step (not shown) consisting of detaching the device 1 from the receiving substrate 5, if necessary by sacrificing one or more bonding layers 6.
  • at least one bonding layer 6 may be based on a crosslinkable polymer, for example under UV radiation, so as to reduce its adhesion energy, and allow the detachment of the device of interest 1 from the receiving substrate 5.
  • the manufacturing method 100 may comprise technological steps of microelectronics aimed at completing, or even finalizing, the device of interest 1, the receiving substrate 5 then typically playing the role of a transfer substrate or equivalently of a temporary handle and the bonding interface 6 then having to withstand the conditions of implementation of said technological steps.
  • the second intended use therefore aims to obtain, in a second step, an epitaxially grown SiC-based device 1 detached from any other component. It is then possible to bond the epitaxially grown SiC-based device 1 for example onto a silicon-based substrate, in particular to process (or equivalently treat using microelectronics techniques) the exposed face of the epitaxially grown SiC-based device 1.
  • the third envisaged use consists of an integration of an epitaxially grown SiC-based device 1 as manufactured 100, by its assembly with a CMOS-type device, in particular as a receiving substrate 5.
  • the assembly carries the electrical interconnection between them of the device 1 and the CMOS-type device by respective contact recovery zones of the epitaxially grown SiC-based device 1 and the CMOS-type device.
  • the bonding layer(s) 6 as illustrated in FIG. 4B then preferably comprise zones based on a dielectric material surrounding electrical contact recovery zones.
  • the CMOS-type device is for example based on silicon, to show that it is then possible to assemble together devices based on semiconductor materials that are different from each other.
  • the manufacturing method 100 according to the first aspect of the invention allows at least one of: a. the provision of high-quality, low-cost monocrystalline SiC substrates, b. the low-cost production of monocrystalline SiC epitaxial devices, and c. the hybridization of monocrystalline SiC epitaxial devices on a CMOS type device, particularly based on silicon.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

L'invention concerne un procédé de fabrication d'un dispositif (1) à base de SiC cristallin, de préférence monocristallin, le procédé combinant : - l'utilisation d'une couche tampon (3) spécifique, de par ses aspects réfractaire et inerte à la température et de par ses propriétés cristallines proches de celles du SiC, pour faire croître le dispositif (1), et - le décollage laser du dispositif (1) en sacrifiant la couche tampon (3), cette dernière présentant une épaisseur permettant une absorption fonctionnelle d'un rayonnement laser de décollage tout en restant suffisamment faible pour ne pas présenter de dislocations susceptibles de se propager au dispositif (1) lors de sa croissance. Le bilan thermique est réduit, par rapport aux méthodes connues et l'intégrité du dispositif (1) est mieux conservée, au moins relativement à ce qui serait observé si un recuit thermique, par exemple à une température supérieure à 400°C, devait être appliqué pour décoller le dispositif (1).

Description

« Procédé de fabrication d’un dispositif à base de carbure de silicium (SiC) cristallin »
DOMAINE TECHNIQUE DE L’INVENTION
La présente invention concerne le domaine de la fabrication de substrats et autres dispositifs comprenant chacun une couche cristalline, de préférence monocristalline, de carbure de silicium (ci-dessous « SiC »). Typiquement de tels substrats et dispositifs (appelés ci-dessous « substrats SiC » et « dispositifs SiC », respectivement) forment ou sont destinés à former tout ou partie de composants de puissance ou de dispositifs intégrant un transistor basé sur la technologie CMOS (pour « Complementary Metal Oxide Semiconductor » selon la terminologie anglo-saxonne).
ETAT DE LA TECHNIQUE
Le SiC est un matériau semiconducteur couramment utilisé dans l’industrie, notamment pour fabriquer des dispositifs électroniques de puissance.
Un substrat dit initial en SiC est le plus adapté à la croissance, notamment épitaxiale, d’une couche monocristalline à base de SiC.
Il serait envisageable d’utiliser d’autres substrats initiaux, mais cela poserait différents problèmes parmi lesquels : a. La difficulté à assurer une croissance épitaxiale du SiC sous un polytype utile pour le dispositif SiC fabriqué (typiquement, le polytype 4H), b. La dégradation de la qualité de la structure cristalline du SiC crû, notamment du fait de sa différence de paramètres de maille avec le substrat initial choisi, et c. La présence de contraintes générées dans le substrat initial choisi et le SiC pendant et à la suite de sa croissance.
Pour ces différentes raisons, les procédés de croissance d’une couche monocristalline de SiC mettent généralement en œuvre des substrats initiaux en SiC monocristallin ; or il se trouve que le coût de ces substrats initiaux est élevé, de même que le coût des dispositifs SiC existants issus de tels procédés.
Afin de réduire les coûts de production liés à la fabrication de substrats et autres dispositifs à base de SiC, la fabrication de substrats de type SiCOI (pour « SiC On Insulator » selon la terminologie anglo-saxonne) par une technologie connue sous l’appellation SmartSiC™ a été développée par Soitec®. Selon cette technologie, les substrats de type SiCOI sont réalisés à partir d’une couche mince de SiC détachée d’un substrat initial monocristallin de SiC par un procédé de type ‘clivage ionique de cristal’ (plus connu en anglais sous l’appellation « Crystal Ion Slicing »).
Cependant, le procédé SmartSiC™ nécessite un recuit pour réaliser le détachement/clivage de la couche monocristalline de SiC et cela empêche certaines intégrations, notamment par hybridation desdits substrats de type SiCOI avec un dispositif intégrant un transistor basé sur la technologie CMOS (ci-dessous appelé « dispositif CMOS »). Il est en outre impossible de réaliser l’épitaxie de SiC sur un substrat dans lequel une implantation d’ions selon le procédé SmartSiC™ a été réalisée car une telle épitaxie suppose un bilan thermique qui conduirait au détachement de la couche épitaxiée pendant sa croissance. On pourrait envisager de réaliser l’implantation ionique prévue par le procédé SmartSiC™ à travers des couches à base de SiC déjà crues, donc après la croissance, mais cela endommagerait certainement les propriétés d’un dispositif SiC à travers lequel l’implantation aurait lieu. C’est probablement pour ces raisons que le procédé SmartSiC™ n’est utilisé que pour réaliser des couches minces dite de germination (ou « template » ou « seed layers » en anglais) destinées à la croissance de SiC. En outre, il est impossible de décoller les substrats SiCOI réalisés en mettant en œuvre le procédé SmartSiC™, tout en les reportant sur des substrats ou dispositifs sensibles à la température, comme un substrat ou dispositif CMOS (pour « Complementary Metal Oxide Semiconductor » selon la terminologie anglo-saxonne), du fait que le détachement des substrats SiCOI au niveau de la zone d’implantation ionique implique un recuit à haute température, typiquement à une température sensiblement égale à 1100°C. Enfin, le coût des substrats SiCOI obtenus par mise en œuvre du procédé SmartSiC™, même s’il est moins élevé que le coût des substrats SiC obtenus par d’autres méthodes (par exemple, par meulage (ou « grinding » selon la terminologie anglo-saxonne), est toujours non négligeable.
Il serait donc souhaitable de proposer un procédé de fabrication de substrats et autres dispositifs à base de SiC cristallin, de préférence monocristallin, dont la mise en œuvre serait d’un coût réduit, notamment depuis un substrat initial en SiC cristallin, de préférence monocristallin, et/ou par rapport au procédé SmartSiC™.
RESUME DE L’INVENTION
Pour atteindre au moins l’un de ces objectifs, selon un premier aspect, on prévoit un procédé de fabrication d’un dispositif comprenant au moins une couche dite d’intérêt à base, voire constituée, de carbure de silicium (SiC) cristallin, de préférence monocristallin, le procédé de fabrication comprenant les étapes suivantes : a. Fournir un substrat dit initial à base, voire constitué, de SiC cristallin, de préférence monocristallin, puis b. Faire croître par épitaxie, sur le substrat initial, une couche dite tampon à base d’un matériau présentant, sous sa forme cristalline, de préférence monocristalline : i. un paramètre de maille égal, à plus ou moins 6% près, de préférence à plus ou moins 2% près, à un paramètre de maille du SiC cristallin, de préférence monocristallin, à base duquel est constitué le substrat initial, et ii. une température de fusion strictement supérieure à 1600°C, de préférence supérieure à 2000°C, et encore plus préférentiellement supérieure ou sensiblement égale à 2500°C, et iii. jusqu’à ce que la couche tampon présente une épaisseur strictement supérieure à 2 nm, de préférence supérieure ou égale à 4 nm, et strictement inférieure à deux fois, de préférence sensiblement égale ou inférieure à, une épaisseur critique Ec au-delà de laquelle des défauts ou dislocations apparaissent dans la couche tampon crue, c. Faire croître par épitaxie, sur la couche tampon, au moins la couche d’intérêt, pour obtenir un empilement comprenant successivement le substrat initial, la couche tampon et au moins la couche d’intérêt, l’empilement s’étendant depuis une face arrière portée par le substrat initial jusqu’à une face avant opposée à la face arrière, et d. Fournir un substrat dit receveur, puis e. Reporter l’empilement par sa face avant sur le substrat receveur, puis f. Insoler l’empilement, de préférence par sa face arrière, avec un rayonnement laser présentant une longueur d’onde davantage absorbée par la couche tampon que par le SiC cristallin, de préférence monocristallin, à base duquel est constitué le substrat initial, le rayonnement laser étant configuré pour altérer la couche tampon de sorte à détacher le substrat initial depuis le reste de l’empilement en sacrifiant au moins partiellement la couche tampon, et obtenir ainsi un dispositif comprenant au moins la couche d’intérêt reportée sur le substrat receveur.
Le procédé de fabrication tel qu’introduit ci-dessus prévoit ainsi de combiner : a. l’utilisation, comme couche de germination de SiC sous forme cristalline, de préférence monocristalline, d’une couche tampon spécifique, pour former le dispositif d’intérêt (celui qui comprend au moins la couche d’intérêt à base, voire constituée, de carbure de silicium (SiC) cristallin, de préférence monocristallin, et b. le décollage laser (ou « laser lift-off » en anglais) du dispositif d’intérêt en sacrifiant au moins en partie la couche tampon.
Le bilan thermique s’en trouve réduit, par rapport aux méthodes connues, de sorte que l’intégrité du dispositif d’intérêt, ainsi que, le cas échéant, celle du substrat initial, s’en trouvent relativement inaltérées, au moins relativement à ce qui serait observé si un recuit thermique, par exemple à une température supérieure à 400°C, devait être appliqué pour décoller le dispositif d’intérêt.
Notons qu’il ressort de ce qui précède que le procédé tel qu’introduit ci-dessus est de préférence exempt d’une étape de recuit thermique, en particulier pour décoller ledit dispositif.
Selon un deuxième de ses aspects, l’invention concerne une utilisation du dispositif fabriqué par mise en œuvre du procédé tel qu’introduit ci-dessus et comprenant la croissance, par épitaxie, de SiC cristallin, de préférence monocristallin, sur la couche d’intérêt du dispositif, la couche d’intérêt consistant en une couche mince. Dans ce cas, le procédé de fabrication permet de fabriquer un dispositif constitué d’une couche mince en SiC cristallin, de préférence monocristallin, utilisable comme couche de germination d’un substrat à base de SiC cristallin, de préférence monocristallin.
Selon un troisième de ses aspects, l’invention concerne une utilisation du dispositif fabriqué par mise en œuvre du procédé tel qu’introduit ci-dessus pour obtenir un dispositif épitaxié à base de SiC décollé depuis le substrat receveur.
Selon un quatrième de ses aspects, l’invention concerne une utilisation du dispositif fabriqué par mise en œuvre du procédé tel qu’introduit ci-dessus pour assembler le dispositif fabriqué avec un dispositif de type CMOS en tant que substrat receveur, le cas échéant en interconnectant électriquement entre eux le dispositif et le dispositif de type CMOS par des zones de reprise de contact respectives du dispositif et du dispositif de type CMOS, le dispositif de type CMOS étant par exemple à base de silicium.
BREVE DESCRIPTION DES FIGURES
Les buts, objets, ainsi que les caractéristiques et avantages de l’invention ressortiront mieux de la description détaillée d’un mode de mise en œuvre de cette dernière et de quelques variantes qui sont illustrés par les dessins d’accompagnement suivants dans lesquels :
Les figures 1 A à 1 E représentent différentes étapes d’un mode de mise en œuvre du procédé de fabrication selon le premier aspect de l’invention.
Les figures 2A et 2B représentent différentes étapes d’une première variante du mode de mise en œuvre qui est illustré sur les figures 1 A à 1 E.
Les figures 3A et 3B représentent différentes étapes d’une deuxième variante du mode de mise en œuvre qui est illustré sur les figures 1 A à 1 E.
Les figures 4A et 4B représentent différentes étapes d’une troisième variante du mode de mise en œuvre qui est illustré sur les figures 1 A à 1 E.
La figure 5 représente un ordinogramme d’un autre mode de mise en œuvre du procédé de fabrication selon le premier aspect de l’invention relativement à celui illustré sur les figures 1A à 1 E.
Les dessins sont donnés à titre d'exemples et ne sont pas limitatifs de l’invention. Ils constituent des représentations schématiques de principe destinées à faciliter la compréhension de l’invention et ne sont pas nécessairement à l'échelle des applications pratiques. En particulier, les épaisseurs relatives des différentes couches illustrées sur les dessins ne sont pas représentatives de la réalité.
DESCRIPTION DÉTAILLÉE DE L’INVENTION
Avant d’entamer une revue détaillée de modes de réalisation de l’invention, sont énoncées ci-après des caractéristiques optionnelles qui peuvent éventuellement être utilisées en association ou alternativement :
Selon un exemple, le procédé de fabrication peut comprendre en outre, à la suite du détachement du substrat initial depuis le reste de l’empilement, une étape consistant à récupérer le substrat initial, et le cas échéant à le fournir de nouveau. Le substrat initial peut ainsi être réutilisé, le cas échéant après au moins un traitement, par exemple choisi parmi un traitement chimique et un polissage mécano-chimique (ou CMP pour « chemical mechanical polishing » selon la terminologie anglo-saxonne). La possibilité de recycler le substrat initial permet de réduire grandement les coûts liés à la fabrication d’un dispositif à base de SiC cristallin, de préférence monocristallin.
Selon un exemple, le matériau à base duquel la couche tampon est constituée peut être choisi parmi : a. TiN, VN, ZrN, TaN, NbN, et HfN, voire MoN, WN et CrN, et b. TiC, VC, ZrC, TaC, NbC, et HfC, voire MoC, WC et CrC, c. Ou un mélange d’au moins deux de ces composés chimiques.
Selon un exemple alternatif au précédent, le matériau à base duquel la couche tampon peut être constituée est choisi parmi NbN, HfN et TiN, ou un mélange d’au moins deux de ces composés chimiques.
Selon un exemple alternatif aux deux précédents, le matériau à base duquel la couche tampon peut être constituée est le nitrure de niobium (NbN).
Selon un exemple, la couche tampon peut être crue en mettant en œuvre au moins l’une parmi : une pulvérisation cathodique réactive (ou « reactive sputtering » en anglais), une ablation laser pulsée (ou PLD pour « Pulsed Laser Deposition » en anglais), une épitaxie par jets moléculaires (ou MBE pour « Molecular Beam Epitaxy » en anglais) ou un dépôt chimique en phase vapeur (ou CVD pour l'anglais « chemical vapor deposition »).
Selon un exemple, l’épaisseur de la couche tampon peut être comprise entre 1 ,5 et 15 nm, de préférence entre 3 et 12 nm, et sera par exemple sensiblement égale à 4 nm ou 10 nm.
Selon un exemple, l’épaisseur critique de la couche tampon peut être comprise entre 4 nm et 100 nm, de préférence comprise entre 10 nm et 20 nm, et sera typiquement sensiblement égale à 15 nm.
Selon un exemple, l’étape de croissance par épitaxie de ladite au moins une couche d’intérêt peut comprendre la mise en œuvre d’un dépôt chimique en phase vapeur (ou CVD pour l'anglais « chemical vapor deposition »).
Selon un exemple, le dispositif peut consister en ladite couche d’intérêt et former une couche de germination (ou « seed layer » en anglais).
Selon un exemple alternatif au précédent, l’étape de croissance par épitaxie de ladite au moins la couche d’intérêt peut comprendre, outre la croissance de ladite couche, la croissance d’autres couches pour former, conjointement avec ladite couche d’intérêt, un dispositif épitaxié à base de SiC, comprenant par exemple au moins l’un parmi un composant de puissance et un composant radiofréquence, tels qu’une diode ou un transistor, notamment à effet de champ. Selon cet exemple, la croissance des différentes couches du dispositif peut être réalisée de sorte qu’au moins l’une de ces couches ou au moins une zone d’au moins l’une de ces couches soit dopée, de type N ou de type P, le cas échéant avec des atomes différents d’une couche à une autre ou d’une zone à une autre. Toujours selon cet exemple, chaque couche peut constituer tout ou partie d’un composant à base de SiC ; elle peut notamment ne pas être homogène et comprendre, en plus d’éléments semi-conducteurs, des éléments conducteurs, tels que des pistes conductrices, formant par exemple une couche de redistribution (ou RDL pour « Redistribution Layer » en anglais) et des éléments diélectriques, par exemple à base d’un oxyde d’un matériau semiconducteur, par exemple l’oxyde de silicium ou une résine époxy.
Selon un exemple, le report de l’empilement par sa face avant sur le substrat receveur peut comprendre, ou consister en, une étape de collage de l’empilement par sa face avant sur le substrat receveur, l’étape de collage étant de préférence réalisée en mettant en œuvre une technique permettant au collage de résister à des conditions, notamment de température, destinées à être rencontrées lors d’étapes ultérieures de fabrication et/ou de traitement et/ou d’assemblage du dispositif. Le collage de l’empilement, par sa face avant sur le substrat receveur, peut alors être réalisé par l’intermédiaire d’au moins une couche de liaison. En complément ou en alternative, le dispositif épitaxié à base de SiC et le substrat receveur comprenant chacun des zones de reprise de contact affleurantes de la face par laquelle il est opposé à l’autre, l’étape de collage de l’empilement par sa face avant sur le substrat receveur peut comprendre au moins une mise en contact électrique d’une zone de reprise de contact du dispositif épitaxié à base de SiC avec une zone de reprise du substrat receveur, le collage étant par exemple hybride.
Selon un exemple, le substrat receveur peut être choisi parmi : a. Un substrat à base de SiC polycristallin, b. Un substrat à base d’un matériau présentant un coefficient d’expansion thermique sensiblement égal au coefficient d’expansion thermique du SiC cristallin, de préférence monocristallin, c. Un substrat intégrant un transistor par exemple basé sur la technologie CMOS, d. Un substrat à base de silicium, e. Un substrat métallique, et f. De préférence lorsque le dispositif est finalisé avant l’étape d’insolation, un substrat comprenant une plaque de base, de la graisse thermique et un dissipateur thermique.
Selon un exemple, le matériau à base duquel la couche tampon est formée peut présenter une absorbance d’au moins 10%, de préférence d’au moins 20%, supérieure à une absorbance d’une couche de SiC cristallin, de préférence monocristallin, de même épaisseur que la couche tampon, pour la longueur d’onde choisie du rayonnement laser et pour l’épaisseur critique Ec de la couche tampon.
Selon un exemple, la longueur d’onde du rayonnement laser peut être située dans le visible ou l’infrarouge.
Il est précisé que, dans le cadre de la présente invention, les termes « sur », « surmonte », « recouvre », « sous-jacent », en « vis-à-vis » et leurs équivalents ne signifient pas forcément « au contact de ». Ainsi par exemple, le dépôt d’une première couche sur une deuxième couche, ne signifie pas obligatoirement que les deux couches sont directement au contact l’une de l’autre, mais signifie que la première couche recouvre au moins partiellement la deuxième couche en étant soit directement à son contact, soit en étant séparée d’elle par au moins une autre couche ou au moins un autre élément.
Une couche peut par ailleurs être composée de plusieurs sous-couches d’un même matériau ou de matériaux différents.
On entend par une couche à base d’un matériau A, une couche comprenant ce matériau A et éventuellement d’autres matériaux.
On entend par un paramètre « sensiblement égal/supérieur/inférieur à » une valeur donnée que ce paramètre est égal/supérieur/inférieur à la valeur donnée, à plus ou moins 20%, voire 10%, près de cette valeur. On entend par un paramètre « sensiblement compris entre » deux valeurs données que ce paramètre est au minimum égal à la plus petite valeur donnée, à plus ou moins 20%, voire 10%, près de cette valeur, et au maximum égal à la plus grande valeur donnée, à plus ou moins 20%, voire 10%, près de cette valeur.
Lorsqu’il est fait usage du terme « (mono)cristallin », le fait de mettre « mono » entre parenthèses indique que, si le matériau ainsi qualifié est de préférence parfaitement monocristallin, sa structure cristalline comprend tout de même, et de façon relativement incontournable, des défauts que l’homme du métier cherchera à réduire autant que possible, pour un résultat de meilleure qualité.
On entend par « épaisseur critique » d’une couche en croissance épitaxiale, l’épaisseur au-delà de laquelle des défauts ou dislocations apparaissent dans la couche crue. Cette épaisseur peut par exemple être déterminée de la façon indiquée dans l’article de Dai, Y., et al., intitulé “Engineering of the Curie temperature of epitaxial Sr1-xBaxTiO3 films via strain” et paru, en 2016, dans “Journal of Applied Physics”, vol. 120, p. 114101. La présente invention est réputée s’accommoder de méthodes de mesure de l’épaisseur critique qui seraient plus précises et/ou qui viendraient à être développées.
Dans la présente description, un matériau est considéré comme absorbant à une longueur d’onde À, dès lors qu’il absorbe au moins 20% d’un rayonnement lumineux de longueur d’onde À, de préférence au moins 50% et avantageusement au moins 70%. Ces pourcentages d’absorption sont cependant donnés à titre indicatif d’un des paramètres à prendre en compte pour évaluer la capacité d’une couche d’un matériau à chauffer sous insolation laser ; d’autres paramètres sont le cas échéant à considérer comme l’épaisseur de la couche (typiquement, quand l’épaisseur de la couche augmente, son absorption augmente aussi) ou la puissance du laser, qui peuvent influer notamment sur les pourcentages d’absorption indiqués. Un matériau peut être considéré comme transparent à une longueur d’onde À dès lors qu’il transmet au moins 90% d’un rayonnement lumineux de longueur d’onde À, de préférence au moins 95%.
Plusieurs modes de réalisation de l’invention mettant en œuvre des étapes successives du procédé de transfert sont décrites ci-après. Sauf mention explicite, les termes « à la suite de » n’impliquent pas nécessairement, même si cela est généralement préféré, que les étapes se suivent immédiatement, des étapes intermédiaires pouvant les séparer.
Par ailleurs, le terme « étape » s’entend de la réalisation d’une partie du procédé, et peut désigner un ensemble de sous-étapes.
En outre, le terme « étape » ne signifie pas obligatoirement que les actions menées durant une étape soient simultanées ou immédiatement successives. Certaines actions d’une première étape peuvent notamment être suivies d’actions liées à une étape différente, et d’autres actions de la première étape peuvent être reprises ensuite. Ainsi, le terme étape ne s’entend pas forcément d’actions unitaires et inséparables dans le temps et dans l’enchaînement des phases du procédé.
Dans la présente demande de brevet, l’épaisseur d’une couche est prise selon une direction normale au plan d’extension principal de la couche. Les termes relatifs « sur », « surmonte », « sous », « sous-jacent », « intercalé » se réfèrent, sauf mention contraire, à des positions prises selon la direction normale au plan d’extension principal de la couche.
Le procédé de fabrication, selon un mode de réalisation du premier aspect de l’invention, est décrit ci-dessous en référence aux figures 1 A à 1 E et 5. Plus particulièrement, il s’agit d’un procédé de fabrication 100 d’un dispositif 1 comprenant au moins une couche 11 à base, voire constituée, de carbure de silicium SiC (mono)cristallin.
Le procédé 100 prévoit la fourniture 110 d’un substrat initial 2 à base, voire constitué, de SiC (mono)cristallin, et la fourniture 140 d’un substrat receveur 5.
Plus particulièrement, le substrat initial 2 peut être constitué d’une tranche ou « wafer » en anglais, ou d’une partie d’une telle tranche, en carbure de silicium SiC (mono)cristallin. Cette étape de fourniture 110 est donc potentiellement conforme à l’étape correspondante du procédé SmartSiC™.
À partir du substrat initial 2, le procédé 100 comprend une étape consistant à faire croître 120 par épitaxie et sur le substrat initial 2, une couche tampon 3 spécifique. Plus particulièrement, la couche tampon 3 est spécifique en ce qu’elle est constituée à base d’un matériau présentant, sous sa forme monocristalline : a. un paramètre de maille égal, à plus ou moins 6% près, de préférence à plus ou moins 2% près, à un paramètre de maille du SiC (mono)cristallin à base duquel est constitué le substrat initial (2), et b. une température de fusion strictement supérieure à 1600°C, de préférence supérieure à 2000°C, et encore plus préférentiellement supérieure ou sensiblement égale à 2500°C.
Ainsi, le matériau à base duquel la couche tampon 3 est constituée confère à la couche tampon 3 : a. la capacité à propager la structure cristalline du SiC (mono)cristallin à une couche d’intérêt 11 à base de SiC (mono)cristallin, qui, comme nous le verrons plus bas, est destinée à être crue 130 sur la couche tampon 3, et b. des aspects réfractaires et inertes à des variations de température significatives, pour y permettre notamment la croissance 130 par épitaxie de la couche d’intérêt 11 à base de SiC (mono)cristallin, sans que ces variations n’induisent un changement de nature ou de composition nominale de la couche tampon 3.
La couche tampon 3 est plus particulièrement crue 120 jusqu’à ce qu’elle présente une épaisseur strictement supérieure à 1 ,5 nm, de préférence supérieure ou égale à 3 nm, et strictement inférieure à deux fois, de préférence sensiblement égale ou inférieure à, une épaisseur critique Ec au-delà de laquelle des défauts ou dislocations apparaissent dans la couche tampon 3 crue 120. Autrement dit, si l’épaisseur de la couche tampon reste inférieure à son épaisseur critique, qui dépend principalement de sa nature (composition) et de sa structure cristalline, l’on s’assure que la structure de la couche tampon 3 est cohérente avec la structure du substrat initial 2. La couche tampon 3 peut par exemple être crue 120 jusqu’à ce qu’elle présente une épaisseur sensiblement égale 4 nm.
L’épaisseur de la couche tampon 3 est ainsi bornée inférieurement supérieurement. Typiquement, l’épaisseur de la couche tampon 3 sera sensiblement comprise entre 1 ,5 nm et 15 nm, de préférence entre 3 et 12 nm, et sera par exemple sensiblement égale à 4 nm ou 10 nm, et/ou la couche tampon 3 sera constituée à base d’un matériau pour lequel l’épaisseur critique Ec de la couche tampon 3 sera comprise entre 4 nm et 100 nm, de préférence comprise entre 10 nm et 20 nm, et sera typiquement sensiblement égale à 15 nm.
D’une part, l’épaisseur de la couche tampon 3 doit en effet être suffisante pour permettre une absorption fonctionnelle, d’un rayonnement laser de longueur d’onde déterminée, de sorte que la couche tampon 3 constitue une couche sacrificielle sous insolation par ledit rayonnement laser.
D’autre part, l’épaisseur de la couche tampon 3 doit rester suffisamment faible pour ne pas présenter, de défauts et dislocations tels qu’ils se propageraient à la couche d’intérêt 11 lors de sa croissance, ce qui empêcherait l’obtention d’une couche d’intérêt 11 monocristalline ou tout du moins dégraderait la structure monocristalline de ladite couche d’intérêt 11 , qui est souhaitée être de la meilleure qualité possible.
Plusieurs matériaux peuvent permettre de conférer ces fonctionnalités à la couche tampon 3. Plus particulièrement, le matériau à base duquel la couche tampon 3 est constituée peut être choisi parmi : a. TiN, VN, ZrN, TaN, NbN, et HfN, voire MoN, WN et CrN, et b. un mélange d’au moins deux de ces composés chimiques.
La table ci-dessous compulse quelques paramètres importants dans le cadre de la mise en œuvre du procédé de fabrication 100, selon un premier aspect l’invention, pour différents nitrures parmi ceux susmentionnés. On peut constater tout d’abord que chacun de ces nitrures présente bien des propriétés réfractaires et inertes à la température, notamment du fait qu’ils présentent tous une température de fusion supérieure à 2000°C. On peut constater également que le paramètre de maille de chacun de ces nitrures ne diffère pas significativement du paramètre de maille du SiC (mono)cristallin ; plus particulièrement, l’ensemble de ces nitrures présente un paramètre de maille égal, à plus ou moins 6% près, au paramètre de maille du SiC (mono)cristallin. Notons encore que l’épaisseur critique Ec déterminée pour chacun de ces nitrures peut être relativement faible, et en particulier inférieure ou égale à quelques nanomètres, pour certains d’entre eux, ce qui n’en fait pas des candidats préférentiels puisqu’une épaisseur critique Ec faible induit une épaisseur faible de la couche tampon 3 et donc une absorption faible du rayonnement laser censé la sacrifier. Il ressort donc de la table ci-dessous que les matériaux que constituent le nitrure de titane et le nitrure de niobium sont les meilleurs candidats parmi les nitrures dont la table fait mention. Tableau
Figure imgf000014_0001
Notons ici que, si l’épaisseur critique Ec d’une couche de nitrure de titane est de 4 nm seulement, il est envisageable de faire croître une couche tampon 3 à base de nitrure de titane présentant une épaisseur supérieure à 4 nm, voire allant jusqu’à 8 nm, sans pour autant que des défauts ou dislocations ne s’y créent qui soient tels qu’ils ne permettraient pas la croissance d’une couche d’intérêt 11 monocristalline à base de SiC depuis sa surface exposée. En outre, l’absorbance d’une couche à base de nitrure de titane d’une épaisseur sensiblement inférieure à 8 nm et supérieure à l’absorbance d’une couche de même nature mais d’une épaisseur sensiblement égale à 4 nm, et donc supérieure à 22% (Cf. table 1), ce qui peut être satisfaisant.
Notons encore qu’il est possible d’exprimer l’absorbance que doit présenter la couche tampon 3 en rapport avec l’absorbance qu’aurait une couche de même épaisseur en SiC monocristallin, et de poser comme préférentiel que le matériau à base duquel la couche tampon 3 est formée présente une absorbance d’au moins 10%, de préférence d’au moins 20%, supérieure à une absorbance d’une telle couche de SiC monocristallin, pour la longueur d’onde choisie du rayonnement laser et pour l’épaisseur critique Ec de la couche tampon 3. Selon une formulation alternative, le coefficient d’absorption de la couche tampon 3 doit être supérieur au coefficient d’absorption du SiC. Idéalement, la couche tampon 3 doit pouvoir être considérée comme absorbante à la longueur d’onde du rayonnement laser, tandis que l’empilement 10 et le substrat initial 2 doivent pouvoir être considérés comme transparents à la longueur d’onde du rayonnement laser s’ils présentaient la même épaisseur que la couche tampon 3.
Si le nitrure de titane TiN et le nitrure d'hafnium HfN semblent être de bons candidats, remplissant le cahier des charges décrit ci-dessus, ils présentent néanmoins une différence de paramètres de maille avec le SiC monocristallin qui induit une épaisseur critique relativement faible ; et il ressort de la table ci-dessus que le meilleur candidat, parmi les nitrures dont la table fait mention, est le nitrure de niobium NbN qui présente à la fois une température de fusion élevée, un paramètre de maille très proche de celui du SiC monocristallin, et donc une épaisseur critique Ec significative laissant envisager de pouvoir faire croître la couche tampon 3 jusqu’à une épaisseur sensiblement égale à 30 nm, à laquelle la couche tampon 3 présenterait une absorbance : a. supérieure à 54%, alors même qu’une telle absorbance est déjà très satisfaisante, et b. de nature à garantir la fonctionnalité sacrificielle de la couche tampon 3 sous insolation laser à une longueur d’onde de 1200 nm.
Notons que les mesures/données d’absorbance qui sont mentionnées dans la table ci-dessus correspondent à celles obtenues pour un rayonnement laser présentant une longueur d’onde égale à 1200 nm, située dans l’infrarouge. Des rayonnements laser infrarouges présentant d’autres longueurs d’ondes peuvent être envisagés, dès lors qu’ils permettent de sacrifier la couche tampon 3, de préférence sans dégrader l’intégrité des autres couches. Il en va potentiellement de même des rayonnements laser dont les longueurs d’onde se situent dans le spectre visible (typiquement entre 380 et 750 nanomètres).
Notons encore que les paramètres discutés dans les paragraphes ci-dessus et compulsés dans la table sont définis à température ambiante, voire à température et pression ambiantes.
En alternative ou en complément aux nitrures susmentionnés, la couche tampon 3 peut être constituée à base de certains carbures, et notamment à base de carbures choisis parmi TiC, VC, ZrC, TaC, NbC, et HfC, voire MoC, WC et CrC.
Par ailleurs, la couche tampon 3 peut être crue en mettant en oeuvre n’importe quelle technique existante de croissance épitaxiale adaptée au cas d’espèce, et notamment au moins l’une parmi : une pulvérisation cathodique réactive (ou « reactive sputtering » en anglais), une ablation laser pulsée (ou PLD pour « Pulsed Laser Deposition » en anglais), une épitaxie par jets moléculaires (ou MBE pour « Molecular Beam Epitaxy » en anglais) ou un dépôt chimique en phase vapeur (ou CVD pour l'anglais « chemical vapor deposition »).
Toujours en référence aux figures 1A à 1 E et 5, le procédé de fabrication 100 selon le mode de réalisation illustré comprend, à la suite de la croissance 120 épitaxiale de la couche tampon 3, une étape consistant à faire croître 130 par épitaxie, sur la couche tampon 3, au moins la couche d’intérêt 11 susmentionnée. La couche d’intérêt 11 peut être crue en mettant en œuvre, conformément aux compétences ordinaires de la personne du métier, n’importe quelle technique existante de croissance épitaxiale adaptée au cas d’espèce, et typiquement un dépôt chimique en phase vapeur (ou CVD pour l'anglais « chemical vapor deposition »).
Notons ici que, si l’étape 130 comprend a minima la croissance épitaxiale d’une couche mince de SiC monocristallin en tant que couche d’intérêt 11 , elle peut comprendre d’autres étapes technologiques de la micro-électronique que ce soit avant et/ou après la croissance épitaxiale de la couche mince 11. Il est entendu que, si la couche tampon 3 doit pouvoir supporter des températures, pouvant atteindre jusqu’à 1600°C ou plus, nécessaires à la croissance épitaxiale du SiC, certaines étapes technologiques parmi celles potentiellement comprises par l’étape 130 du procédé de fabrication 100 peuvent nécessiter des températures plus élevées ; la couche tampon 3, et en particulier le matériau à base duquel elle est constituée, seront alors de préférence choisis pour supporter ces températures plus élevées.
On comprend déjà ici que le dispositif 1 à fabriquer comprend a minima la couche d’intérêt 11 à base de SiC monocristallin, mais que le dispositif 1 peut comprendre d’autres couches, à base du même matériau semi-conducteur ou à base d’au moins un autre matériau semi-conducteur, de sorte à constituer par exemple un dispositif 1 épitaxié à base de SiC. Et la croissance de chaque couche à base d’un matériau semi-conducteur du dispositif 1 peut être réalisée de sorte qu’elle soit, au moins par zone, dopée, de type N ou de type P, le cas échéant avec des atomes différents d’une couche à une autre ou d’une zone à une autre. Un tel dispositif 1 épitaxié à base de SiC peut ainsi comprendre par exemple : a. au moins l’un parmi un composant de puissance et un composant radiofréquence, tel qu’une diode ou un transistor, notamment à effet de champ, mais aussi b. des éléments conducteurs, tels que des pistes conductrices, formant par exemple une couche de redistribution (ou RDL pour « Redistribution Layer » en anglais) et des éléments diélectriques, par exemple à base d’un oxyde d’un matériau semiconducteur, typiquement l’oxyde de silicium ou une résine époxy. Nous reviendrons plus bas sur ce point en référence aux figures 3A, 3B, 4A et 4B.
Lorsque le dispositif 1 à fabriquer est constitué de la couche d’intérêt 11 à base de SiC monocristallin, il peut être considéré comme formant une couche de germination (ou « seed layer » en anglais), c’est-à-dire une couche sur laquelle il sera possible de faire croître par épitaxie d’autres couches à base de SiC monocristallin, typiquement pour obtenir un substrat à base de SiC monocristallin. Tel est le mode de réalisation illustré sur les figures 2A et 2B.
Quoiqu’il en soit, à la suite de la croissance 130 du dispositif 1 , ou à tout le moins d’une partie de ce dispositif 1 que constitue la couche d’intérêt 11 , un empilement 10 est obtenu qui comprend successivement le substrat initial 2, la couche tampon 3 et au moins la couche d’intérêt 11 du dispositif 1 à fabriquer, l’empilement 10 s’étendant depuis une face arrière 101 constituée par le substrat initial 2 jusqu’à une face avant 102 opposée à la face arrière 101 , et constituée d’une partie au moins du dispositif 1.
Toujours en référence aux figures 1A à 1 E et 5, le procédé de fabrication 100 selon le mode de réalisation illustré comprend, à la suite de la croissance 130 du dispositif 1 , ou à tout le moins d’une partie de ce dispositif 1 que constitue la couche d’intérêt 11 , une étape consistant à reporter 150 l’empilement 10 par sa face avant 102 sur le substrat receveur 5 fourni 140.
Plus particulièrement, le report de l’empilement 10 par sa face avant 102 sur le substrat receveur 5 peut comprendre, ou consister en, une étape de collage de l’empilement 10 par sa face avant 102 sur le substrat receveur 5. L’étape de collage est de préférence réalisée en mettant en œuvre une technique permettant au collage de résister aux conditions, notamment de température, déjà évoquées plus haut qui sont destinées à être rencontrées notamment lors d’étapes ultérieures de fabrication et/ou de traitement et/ou d’assemblage du dispositif 1.
Notons ici que le substrat receveur 5 peut être choisi parmi : a. Un substrat à base de SiC polycristallin, dont le coût est bien moindre qu’un substrat à base de SiC monocristallin et qui présente avantageusement un coefficient d’expansion thermique proche de SiC monocristallin ; b. Un substrat à base d’un matériau présentant un coefficient d’expansion thermique sensiblement égal au coefficient d’expansion thermique du SiC (mono)cristallin, voire le substrat à base de SiC (mono)cristallin ; c. Un substrat intégrant un transistor par exemple basé sur la technologie CMOS ; d. Un substrat à base de silicium, intégrant potentiellement un transistor par exemple basé sur la technologie CMOS ; e. un substrat métallique ; à bas coût, ce type de substrat pourrait avoir le cas échéant juste une fonction de support mécanique, de protection de transistors et/ou d’évacuation de la chaleur ; et f. de préférence lorsque le dispositif 1 est finalisé avant l’étape d’insolation 160, un substrat comprenant une plaque de base (par laquelle l’empilement 10 est destiné à être reporté sur le substrat receveur 5), de la graisse thermique, et un dissipateur thermique ; il pourrait alors s’agir d’un substrat dit d’emballage (ou « packaging substrate » en anglais) et ainsi de reporter l’empilement, par collage, directement sur un substrat d’emballage.
Comme l’illustre les figures 1A à 1 E, le collage de l’empilement 10 par sa face avant 102 sur le substrat receveur 5 peut être réalisé par l’intermédiaire d’une ou plusieurs couches de liaison 6, conformément aux compétences ordinaires de la personne du métier. Par exemple, une couche de liaison 6 peut être déposée sur la face avant 102 de la couche d’intérêt 11 , ou plus généralement du dispositif 1 , qui est constituée à base d’une colle, par exemple organique, telle que le BCB ou le SU-8, et une couche de liaison 6 constituée à base d’une même colle ou d’une colle différente peut être déposée sur la surface réceptrice de substrat receveur 5, de sorte que le report 150 consiste à coller les deux couches de liaison 6 entre elles. Dans ce contexte, on comprend que le substrat receveur 5 peut constituer un substrat de transfert ou équivalemment une poignée temporaire (ou « temporary handle » en anglais). Il existe bien d’autres moyens alternatifs à l’exemple précédent de coller l’empilement 10 par sa face avant 102 sur le substrat receveur 5 ; et l’on peut citer à titre d’exemples : un collage direct, un collage eutectique, etc. Le collage adapté sera choisi par l’homme du métier en fonction de l’application, et notamment du besoin de connexion(s) électrique(s) ou non, et/ou de tenue en température. Par exemple, s’il est souhaité de reprendre une épitaxie de SiC après décollement de l’empilement 1 et report sur le substrat receveur 5, on favorisera plutôt un collage direct, qu’un collage par le SU-8 ou le BCB qui ne tient pas la température liée à l’épitaxie de SiC.
Toujours en référence aux figures 1A à 1 E et 5, le procédé de fabrication 100 selon le mode de réalisation illustré comprend, à la suite du report 150 de l’empilement 10 sur le substrat receveur 5, une étape consistant à insoler 160 l’empilement 10 avec le rayonnement laser susmentionné, présentant une longueur d’onde davantage absorbée par la couche tampon 3 que par le SiC (mono)cristallin à base duquel est constitué le substrat initial 2. La longueur d’onde du rayonnement laser sera typiquement choisie dans la gamme de transparence du SiC (mono)cristallin et/ou par exemple sensiblement égale à 1200 nm.
De préférence, et comme l’illustre les figures 1A à 1 E, l’insolation 160 de la couche tampon 3 est de préférence réalisée par la face arrière 101 de l’empilement 10, de sorte que la couche d’intérêt 11 , et plus généralement le dispositif 1 à fabriquer, ne soit pas directement exposée au rayonnement laser, mais bien plutôt le substrat initial 2 qui est a priori concentré en substrat à base de SiC monocristallin, et donc qui est a priori exempt de fonctionnalités potentiellement affectées négativement par le rayonnement laser susmentionné.
Qu’elle soit ou non réalisée par la face arrière 101 de l’empilement 10, l’insolation 160 doit être paramétrée pour conduire au détachement du substrat initial 2 depuis le reste de l’empilement 10 en sacrifiant au moins partiellement la couche tampon 3, et à l’obtention 170 du dispositif 1 comprenant au moins ladite couche d’intérêt 11 et étant reporté sur le substrat receveur 5, avec ou sans couche(s) de liaison 6.
Le procédé de fabrication 100 tel que décrit ci-dessus prévoit ainsi le décollement au laser (ou « laser lift-off » en anglais) du dispositif 1 d’intérêt en sacrifiant au moins en partie la couche tampon 3. Plus précisément, l’énergie du rayonnement laser est absorbée par la couche tampon 3, ce qui a pour effet de la chauffer. Sous l’effet de cet échauffement, la couche tampon 3 se décompose au moins partiellement sous forme liquide et gazeuse. La partie gazeuse se dissipe tandis qu’au moins une partie de la partie liquide peut rester au contact de la face supérieure du substrat initial 2 et/ou de la face inférieure de la couche d’intérêt 11. De potentiels résidus, notamment liquides, de la couche tampon 3, peuvent être nettoyés lors d’une étape subséquente non représentée sur les figures. Par exemple, ce nettoyage pourra comprendre des étapes de gravure sèche ou humide et/ou de CMP. Cela permet de retirer entièrement les résidus de couche tampon 3 à la surface du substrat initial 2 et/ou de la couche d’intérêt 11 , sans pour autant altérer la surface ou la structure de ces dernières.
Cette étape de détachement de la couche d’intérêt 11 par altération de la couche tampon 3 nécessite, comme déjà mentionné plus haut, une couche tampon 3 d’une épaisseur suffisante pour permettre une absorption fonctionnelle du rayonnement laser insolé 160, tout en restant suffisamment faible pour ne pas présenter, de défauts et dislocations telles qu’elles se propageraient au dispositif 1 d’intérêt lors de sa croissance, notamment lors de l’étape 130.
Le bilan thermique du procédé de fabrication 100 tel que décrit ci-dessus s’en trouve réduit, par rapport aux méthodes connues, et notamment relativement à la méthode SmartSiC™ (dont le recuit de décollage est typiquement réalisé à un température de 1100°C), de sorte que l’intégrité du dispositif 1 d’intérêt, ainsi que, le cas échéant, celle du substrat initial 2, s’en trouvent relativement inaltérées, au moins relativement à ce qui serait observé si un recuit thermique, par exemple à une température supérieure à 400°C, voire supérieure à 1000°C, devait être appliqué pour décoller le dispositif 1 d’intérêt depuis le substrat initial 2. Notons qu’il ressort de ce qui précède que le procédé 100 tel qu’introduit ci-dessus est de préférence exempt d’une étape de recuit thermique, en particulier pour décoller le dispositif 1 d’intérêt depuis le substrat initial 2.
A la suite du détachement 170 du substrat initial 2 depuis le reste de l’empilement 10, le procédé de fabrication 100 selon le mode de réalisation illustré sur la figure 5 peut comprendre une étape consistant à récupérer 180 le substrat initial 2, et le cas échéant à le fournir 110 de nouveau. Le substrat initial 2 peut ainsi être réutilisé, le cas échéant après au moins un traitement, par exemple choisi parmi un traitement chimique et un polissage mécano-chimique (ou CMP pour « chemical mechanical polishing » selon la terminologie anglo-saxonne). La possibilité de recycler le substrat initial 2 permet de réduire grandement les coûts liés à la fabrication d’un dispositif 1 à base de SiC (mono)cristallin.
Le procédé de fabrication 100 tel que décrit ci-dessus en référence aux figures 1A à 1 E et 5 peut être utilisé de différentes manières. Sans prétendre être exhaustif, trois utilisations différentes du procédé de fabrication 100 selon le premier aspect de l’invention sont illustrées sur les figures 2A et 2B pour la première, sur les figures 3A et 3B pour la deuxième et sur les figures 4A et 4B pour la troisième.
La première utilisation envisagée consiste, comme déjà discuté plus haut, à la réduction du dispositif d’intérêt 1 à la seule couche d’intérêt 11. Dans ce cas, le procédé de fabrication permet de fabriquer un dispositif 1 constitué d’une couche d’intérêt 11 en SiC (mono)cristallin utilisable comme couche de germination, par exemple d’un substrat à base de SiC (mono)cristallin. Dans ce cas, le substrat receveur peut avantageusement être à base de SiC polycristallin, et être le cas échéant encapsulé (une ou plusieurs couches déposées autour ou sur le SiC polycristallin) ; le coût d’un tel substrat receveur est bien moindre qu’un substrat à base de SiC monocristallin et présente avantageusement un coefficient d’expansion thermique proche de celui du SiC monocristallin. De la sorte, des étapes technologiques de la microélectronique qui viendraient à être appliquées sur le dispositif 1 à la suite de son report 150 sur le substrat receveur 5 n’impliqueraient pas nécessairement des différences de dilatation trop significatives entre le dispositif 1 et le substrat receveur 5. Notons que, pour cette première utilisation, le collage entre la couche d’intérêt 11 et le substrat receveur 5 doit être choisi de sorte à résister aux températures nécessairement atteintes pour faire croître du SiC monocristallin, typiquement des températures sensiblement égales, voire légèrement supérieures, à 1600°C.
En référence aux figures 3A et 3B, la deuxième utilisation envisagée vise à obtenir, dans un premier temps, un dispositif 1 épitaxié à base de SiC reporté sur le substrat receveur 5. Il peut alors être avantageux que le procédé de fabrication 100 comprenne, à la suite du détachement du substrat initial 2 depuis le reste de l’empilement 10, une étape (non représentée) consistant à décoller le dispositif 1 depuis le substrat receveur 5, le cas échéant en sacrifiant une ou plusieurs couches de liaison 6. Par exemple, au moins une couche de liaison 6 peut être à base d’un polymère réticulable, par exemple sous un rayonnement UV, de sorte d’en diminuer l’énergie d’adhésion, et permettre le décollement du dispositif d’intérêt 1 depuis le substrat receveur 5. Notons que, avant ce décollement, le procédé de fabrication 100 selon le premier aspect de l’invention peut comprendre des étapes technologiques de la micro-électronique visant à compléter, voire finaliser, le dispositif d’intérêt 1 , le substrat receveur 5 jouant alors typiquement le rôle d’un substrat de transfert ou équivalemment d’une poignée temporaire et l’interface de collage 6 devant alors résister aux conditions de mise en œuvre desdites étapes technologiques. La deuxième utilisation envisagée vise à donc obtenir, dans un second temps, un dispositif 1 épitaxié à base de SiC détaché de tout autre composant. Il est alors possible de coller le dispositif 1 épitaxié à base de SiC par exemple sur un substrat à base de silicium, notamment pour processer (ou équivalemment traiter par des techniques de la microélectronique) la face exposée du dispositif 1 épitaxié à base de SiC.
En référence aux figures 4A et 4B, la troisième utilisation envisagée consiste en une intégration d’un dispositif 1 épitaxié à base de SiC tel que fabriqué 100, par son assemblage avec un dispositif de type CMOS, notamment en tant que substrat receveur 5. Le cas échéant, l’assemblage emporte l’interconnexion électrique entre eux du dispositif 1 et du dispositif de type CMOS par des zones de reprise de contact respectives du dispositif 1 épitaxié à base de SiC et du dispositif de type CMOS. La ou les couches de liaison 6 tel qu’illustrée(s) sur la figure 4B comprennent alors de préférence des zones à base d’un matériau diélectrique entourant des zones de reprise de contact électrique. Notons que le dispositif de type CMOS est par exemple à base de silicium, pour montrer qu’il est possible d’assembler alors entre eux des dispositifs à base de matériaux semi-conducteurs différents entre eux. Notons en outre que ce type d’assemblage, réputé relever des compétences ordinaires de la personne du métier, peut avantageusement dans certains cas être réalisé à froid, par exemple par collage hybride. Un transfert d’un dispositif 1 épitaxié à base de SiC sur un dispositif de type CMOS est ainsi permis par la mise en œuvre du procédé de fabrication 100 décrit ci-dessus. Cette possibilité n’est pas offerte par le procédé SmartSiC™ dont le détachement de type Cristal Ion Slicing est nécessairement réalisé à chaud.
Il ressort de ce qui précède que le procédé de fabrication 100 selon le premier aspect de l’invention permet au moins l’un parmi : a. la fourniture de substrats à base de SiC monocristallin de haute qualité et à bas coût, b. La réalisation à bas coût de dispositifs épitaxiés à base de SiC monocristallin, et c. L’hybridation de dispositifs épitaxiés à base de SiC monocristallin sur un dispositif de type CMOS notamment à base de silicium.
L’invention n’est pas limitée aux modes de réalisation précédemment décrits et s’étend à tous les modes de réalisation couverts par l’invention.

Claims

REVENDICATIONS
1 . Procédé de fabrication (100) d’un dispositif (1) comprenant au moins une couche dite d’intérêt (11) à base, voire constituée, de carbure de silicium (SiC) cristallin, de préférence monocristallin, le procédé de fabrication (100) comprenant les étapes suivantes :
• Fournir (110) un substrat dit initial (2) à base, voire constitué, de SiC cristallin, de préférence monocristallin, puis
• Faire croître (120) par épitaxie, sur le substrat initial (2), une couche dite tampon (3) à base d’un matériau présentant, sous sa forme cristalline, de préférence monocristalline : i. un paramètre de maille égal, à plus ou moins 6% près, de préférence à plus ou moins 2% près, à un paramètre de maille du SiC cristallin, de préférence monocristallin, à base duquel est constitué le substrat initial (2), et ii. une température de fusion strictement supérieure à 1600°C, de préférence supérieure à 2000°C, et encore plus préférentiellement supérieure ou sensiblement égal à 2500°C, et jusqu’à ce que la couche tampon (3) présente une épaisseur strictement supérieure à 2 nm, de préférence supérieure ou égale à 4 nm, et strictement inférieure à deux fois, de préférence sensiblement égale ou inférieure à, une épaisseur critique Ec au-delà de laquelle des défauts ou dislocations apparaissent dans la couche tampon (3) crue (120),
• Faire croître (130) par épitaxie, sur la couche tampon (3), au moins la couche d’intérêt (11), pour obtenir un empilement (10) comprenant successivement le substrat initial (2), la couche tampon (3) et au moins la couche d’intérêt (11), l’empilement (10) s’étendant depuis une face arrière (101) portée par le substrat initial (2) jusqu’à une face avant (102) opposée à la face arrière (101), et
• Fournir (140) un substrat dit receveur (5), puis
• Reporter (150) l’empilement (10) par sa face avant (102) sur le substrat receveur (5), puis • Insoler (160) l’empilement (10), de préférence par sa face arrière (101), avec un rayonnement laser présentant une longueur d’onde davantage absorbée par la couche tampon (3) que par le SiC cristallin, de préférence monocristallin, à base duquel est constitué le substrat initial (2), le rayonnement laser étant configuré pour altérer la couche tampon (3) de sorte à détacher le substrat initial (2) depuis le reste de l’empilement (10) en sacrifiant au moins partiellement la couche tampon (3), et obtenir (170) ainsi un dispositif (1) comprenant au moins la couche d’intérêt (11) reporté sur le substrat receveur (5).
2 . Procédé (100) selon la revendication précédente, comprenant en outre, à la suite du détachement du substrat initial (2) depuis le reste de l’empilement (10), une étape consistant à récupérer (180) le substrat initial (2), et le cas échéant à le fournir (110) de nouveau.
3 . Procédé selon l’une quelconque des revendications précédentes, dans lequel le matériau à base duquel la couche tampon (3) est constituée est choisi parmi :
• TiN, VN, ZrN, TaN, NbN, et HfN, voire MoN, WN et CrN, et
• TiC, VC, ZrC, TaC, NbC, et HfC, voire MoC, WC et CrC,
Ou un mélange d’au moins deux de ces composés chimiques.
4 . Procédé selon l’une quelconque des revendications 1 à 2, dans lequel le matériau à base duquel la couche tampon (3) est constituée est choisi parmi NbN, HfN et TiN, ou un mélange d’au moins deux de ces composés chimiques.
5 . Procédé selon l’une quelconque des revendications 1 à 2, dans lequel le matériau à base duquel la couche tampon (3) est constituée est le nitrure de niobium (NbN).
6 . Procédé selon l’une quelconque des revendications précédentes, dans lequel l’épaisseur de la couche tampon (3) est comprise entre 1 ,5 et 15 nm, de préférence entre 3 et 12 nm, et sera par exemple sensiblement égale à 4 nm ou 10 nm.
7 . Procédé selon l’une quelconque des revendications précédentes, dans lequel le dispositif (1) consiste en ladite couche d’intérêt (11) et forme une couche de germination.
8 . Procédé selon l’une quelconque des revendications 1 à 6, dans lequel l’étape de croissance par épitaxie de ladite au moins la couche d’intérêt comprend, outre la croissance de ladite couche (11), la croissance d’autres couches pour former, conjointement avec ladite couche d’intérêt, un dispositif (1) épitaxié à base de SiC, comprenant par exemple au moins l’un parmi un composant de puissance et un composant radiofréquence, tels qu’une diode ou un transistor, notamment à effet de champ.
9 . Procédé selon l’une quelconque des revendications précédentes, dans lequel le report de l’empilement (10) par sa face avant (102) sur le substrat receveur (5) comprend, ou consiste en, une étape de collage de l’empilement (10) par sa face avant (102) sur le substrat receveur (5), l’étape de collage étant de préférence réalisée en mettant en œuvre une technique permettant au collage de résister à des conditions, notamment de température, destinées à être rencontrer lors d’étapes ultérieures de fabrication et/ou de traitement et/ou d’assemblage du dispositif (1).
10 . Procédé selon la revendication précédente, dans lequel le collage de l’empilement (10) par sa face avant (102) sur le substrat receveur (5) est réalisé par l’intermédiaire d’au moins une couche de liaison (6).
11 . Procédé (100) selon la revendication 8 et la revendication 9, dans lequel, le dispositif (1) épitaxié à base de SiC et le substrat receveur (5) comprenant chacun des zones de reprise de contact affleurants de la face par laquelle il est opposé à l’autre, l’étape de collage de l’empilement (10) par sa face avant (102) sur le substrat receveur (5) comprend au moins une mise en contact électrique d’une zone de reprise de contact du dispositif (1) épitaxié à base de SiC avec une zone de reprise du substrat receveur (5), le collage étant par exemple hybride.
12 . Procédé selon l’une quelconque des revendications précédentes, dans lequel le substrat receveur (5) est choisi parmi :
• Un substrat à base de SiC polycristallin,
• Un substrat à base d’un matériau présentant un coefficient d’expansion thermique sensiblement égal au coefficient d’expansion thermique du SiC cristallin, de préférence monocristallin,
• Un substrat intégrant un transistor par exemple basé sur la technologie CMOS,
• Un substrat à base de silicium,
• Un substrat métallique, et
• de préférence lorsque le dispositif (1) est finalisé avant l’étape d’insolation (160), un substrat comprenant une plaque de base, de la graisse thermique et un dissipateur thermique.
13 . Procédé selon l’une quelconque des revendications précédentes, dans lequel le matériau à base duquel la couche tampon (3) est formée présente une absorbance d’au moins 10%, de préférence d’au moins 20%, supérieure à une absorbance d’une couche de SiC cristallin, de préférence monocristallin, de même épaisseur que la couche tampon, pour la longueur d’onde choisie du rayonnement laser et pour l’épaisseur critique Ec de la couche tampon (3).
14 . Utilisation du dispositif (1) fabriqué par mise en œuvre du procédé selon l’une quelconque des revendications 1 à 13 comprenant la croissance, par épitaxie, de SiC cristallin, de préférence monocristallin, sur la couche d’intérêt (11) du dispositif (1), la couche d’intérêt (11) consistant en une couche mince.
15 . Utilisation du procédé selon l’une quelconque des revendications 1 à 13 pour obtenir un dispositif (1) épitaxié à base de SiC décollé depuis le substrat receveur (5).
16 . Utilisation du procédé selon l’une quelconque des revendications 1 à 13 pour assembler le dispositif (1) fabriqué avec un dispositif de type CMOS en tant que substrat receveur (5), le cas échéant en interconnectant électriquement entre eux le dispositif (1) et le dispositif de type CMOS par des zones de reprise de contact respectives du dispositif (1) et du dispositif de type CMOS, le dispositif de type CMOS étant par exemple à base de silicium.
PCT/EP2024/065392 2023-06-05 2024-06-05 Procédé de fabrication d'un dispositif à base de carbure de silicium (sic) cristallin Ceased WO2024251767A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP24731888.4A EP4720376A1 (fr) 2023-06-05 2024-06-05 Procédé de fabrication d'un dispositif à base de carbure de silicium (sic) cristallin

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2305617A FR3149424A1 (fr) 2023-06-05 2023-06-05 Procédé de fabrication d’un dispositif à base de carbure de silicium (SiC) cristallin
FRFR2305617 2023-06-05

Publications (1)

Publication Number Publication Date
WO2024251767A1 true WO2024251767A1 (fr) 2024-12-12

Family

ID=88779168

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2024/065392 Ceased WO2024251767A1 (fr) 2023-06-05 2024-06-05 Procédé de fabrication d'un dispositif à base de carbure de silicium (sic) cristallin

Country Status (3)

Country Link
EP (1) EP4720376A1 (fr)
FR (1) FR3149424A1 (fr)
WO (1) WO2024251767A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2907790A1 (fr) * 2012-10-15 2015-08-19 Shin-Etsu Chemical Co., Ltd. Procédé de production d'un nanofilm de carbone et nanofilm de carbone
WO2019186266A2 (fr) * 2018-03-28 2019-10-03 Soitec Procédé de fabrication d'une couche monocristalline de matériau ain et substrat pour croissance par épitaxie d'une couche monocristalline de matériau ain
EP4117021A1 (fr) * 2021-07-06 2023-01-11 Huawei Technologies Co., Ltd. Substrat composite, procédé de préparation de substrat composite, dispositif semi-conducteur et dispositif électronique

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2907790A1 (fr) * 2012-10-15 2015-08-19 Shin-Etsu Chemical Co., Ltd. Procédé de production d'un nanofilm de carbone et nanofilm de carbone
WO2019186266A2 (fr) * 2018-03-28 2019-10-03 Soitec Procédé de fabrication d'une couche monocristalline de matériau ain et substrat pour croissance par épitaxie d'une couche monocristalline de matériau ain
EP4117021A1 (fr) * 2021-07-06 2023-01-11 Huawei Technologies Co., Ltd. Substrat composite, procédé de préparation de substrat composite, dispositif semi-conducteur et dispositif électronique

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DAI, Y ET AL.: "Engineering of the Curie temperature of epitaxial Sr1-xBaxTiO3 films via strain", JOURNAL OFAPPLIED PHYSICS, vol. 120, 2016, pages 114101, XP012212075, DOI: 10.1063/1.4962853

Also Published As

Publication number Publication date
FR3149424A1 (fr) 2024-12-06
EP4720376A1 (fr) 2026-04-08

Similar Documents

Publication Publication Date Title
EP1292975B1 (fr) Procede de fabrication de substrats et substrats obtenus par ce procede
EP4030467B1 (fr) Procédé de collage direct hydrophile de substrats
FR2835097A1 (fr) Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil
FR2933234A1 (fr) Substrat bon marche a structure double et procede de fabrication associe
EP3568869B1 (fr) Substrat pour capteur d'image de type face avant et procédé de fabrication d'un tel substrat
WO2007020351A1 (fr) Procédé de report d'une couche mince sur un support
FR2952224A1 (fr) Procede de controle de la repartition des contraintes dans une structure de type semi-conducteur sur isolant et structure correspondante.
EP4264659B1 (fr) Procede de fabrication d'une structure semi-conductrice comprenant une zone d'interface incluant des agglomerats
FR3058561A1 (fr) Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif
WO2010061151A2 (fr) Procede de fabrication de cellules matricielles photosensibles dans l'infrarouge collees par adhesion moleculaire sur substrat optiquement transparent et capteur associe
FR2914488A1 (fr) Substrat chauffage dope
FR3061803B1 (fr) Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat
EP2337076A1 (fr) Dispositif microélectronique, en particulier capteur d'image à illumination par la face arrière et procédé de fabrication.
EP4720376A1 (fr) Procédé de fabrication d'un dispositif à base de carbure de silicium (sic) cristallin
WO2014154993A1 (fr) Procédé de fabrication d'une structure à multijonctions pour cellule photovoltaïque
EP3828521A1 (fr) Procede de fabrication d'un dispositif de detection comportant une etape de collage direct d'une couche mince de scellement munie d'un materiau getter
FR3064398B1 (fr) Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure
FR2933235A1 (fr) Substrat bon marche et procede de fabrication associe
EP4256606A2 (fr) Substrat donneur pour le transfert d'une couche mince et procede de transfert associe
EP4413613B1 (fr) Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic poly-cristallin
EP3903341B1 (fr) Procede de fabrication d'un substrat pour un capteur d'image de type face avant
WO2025026895A1 (fr) Substrat semiconducteur détachable en carbure de silicium polycristallin
EP1628332B1 (fr) Procédé de fabrication d'un élément en couches minces
WO2025073493A1 (fr) Structure semi-conductrice a base de carbure de silicium pour applications de puissance et procede de fabrication associe
EP4565036A1 (fr) Procédé de fabrication d'un dispositif optoélectronique comprenant un composé intermetallique

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24731888

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2024731888

Country of ref document: EP

Effective date: 20260105

WWE Wipo information: entry into national phase

Ref document number: 2024731888

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2024731888

Country of ref document: EP

Effective date: 20260105

ENP Entry into the national phase

Ref document number: 2024731888

Country of ref document: EP

Effective date: 20260105

ENP Entry into the national phase

Ref document number: 2024731888

Country of ref document: EP

Effective date: 20260105

ENP Entry into the national phase

Ref document number: 2024731888

Country of ref document: EP

Effective date: 20260105

ENP Entry into the national phase

Ref document number: 2024731888

Country of ref document: EP

Effective date: 20260105

WWP Wipo information: published in national office

Ref document number: 2024731888

Country of ref document: EP