WO2024176708A1 - 光検出装置 - Google Patents

光検出装置 Download PDF

Info

Publication number
WO2024176708A1
WO2024176708A1 PCT/JP2024/002200 JP2024002200W WO2024176708A1 WO 2024176708 A1 WO2024176708 A1 WO 2024176708A1 JP 2024002200 W JP2024002200 W JP 2024002200W WO 2024176708 A1 WO2024176708 A1 WO 2024176708A1
Authority
WO
WIPO (PCT)
Prior art keywords
unit
transistor
detection
potential
section
Prior art date
Application number
PCT/JP2024/002200
Other languages
English (en)
French (fr)
Inventor
挙文 高塚
泰二 池田
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2024176708A1 publication Critical patent/WO2024176708A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N25/773—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters comprising photon counting circuits, e.g. single photon detection [SPD] or single photon avalanche diodes [SPAD]

Definitions

  • This technology relates to a photodetector. More specifically, this technology relates to a photodetector capable of detecting the incidence of photons based on avalanche amplification.
  • Some photodetectors output a pulse in response to the incidence of photons.
  • a photodetector has been proposed that includes a photon response multiplier section capable of multiplying the charge generated in response to the incidence of photons, and that reads out the output from the photon response multiplier section via a resistor section (see, for example, Patent Document 1).
  • avalanche amplification is used to multiply the charge generated in response to the incidence of photons.
  • a reverse bias of about several tens of volts may be applied to the photon response multiplier section, and a high voltage is applied to the photon response multiplier section.
  • the above-mentioned resistor section electrically blocks the capacitance connected to the multiplier section output, and power consumption is reduced by suppressing the amount of charge consumed when a current flows through the photon response multiplier section.
  • This technology was developed in light of these circumstances, and aims to reduce the power consumption of photodetection devices that can detect the incidence of photons based on avalanche amplification.
  • a photodetector including a photoelectric conversion unit having a first electrode connected to a first potential and multiplying charges generated from photons, a resistance unit connected in series to the photoelectric conversion unit in a second electrode opposite the first electrode, a recharge unit that recharges the photoelectric conversion unit via the resistance unit, and a discharge unit connected to a second potential whose potential difference from the resistance unit and the potential opposite to the side to which the resistance unit of the recharge unit is connected is smaller than the first potential.
  • This has the effect of lowering the potential of the discharge destination of at least a portion of the charges flowing out to the photoelectric conversion unit.
  • the resistance value of the resistor section may be greater than the resistance value of the photoelectric conversion section. This has the effect of suppressing the outflow of charge from the parasitic capacitance added to the photoelectric conversion section to the photoelectric conversion section.
  • the recharge unit may recharge the photoelectric conversion unit based on the detection result of the potential of the resistor unit. This provides the effect of setting the recharge period based on the detection result of the detection unit.
  • the recharge unit may recharge the photoelectric conversion unit based on a control signal from an external device. This provides the effect of controlling the recharge period from an external device.
  • control signal may be a periodic signal. This provides the effect of periodically controlling the recharge period from outside.
  • control signal may include a plurality of control signals having different periods, and the presence or absence of discharge of charge from the discharge section may be set for each period. This provides the effect of shortening the period required for discharging charge from the discharge section depending on the length of the recharge period.
  • a detection unit that detects the potential of the resistor section may be further provided. This provides the effect of controlling the discharge section based on the detection result of the potential of the resistor section.
  • a readout circuit may be further provided that reads out the result of the photon detection by the photoelectric conversion unit from the input side of the detection unit. This provides the effect of reading out the result of the photon detection based on the input of the detection unit.
  • a readout circuit may be further provided that reads out the result of the photon detection by the photoelectric conversion unit from the output side of the detection unit. This provides the effect of reading out the result of the photon detection based on the output of the detection unit.
  • an amplitude limiting transistor may be further provided, connected between the detection section and the discharge section, for limiting the amplitude of the output of the detection section. This provides the effect of reducing the power required to drive the discharge section.
  • an initialization transistor may be further provided that is connected in series to the output side of the detection unit and initializes the output of the detection unit. This has the effect of stabilizing the discharge operation of the charge from the discharge unit.
  • a through-current prevention transistor may be further provided to prevent through-current from flowing through the detection unit. This reduces the power consumption of the detection unit during operation.
  • a clip transistor may be further provided that blocks the potential of the resistor from being input to a readout circuit that reads out the photon detection result. This provides the effect of reading out the photon detection result after the photon is detected by the photoelectric conversion unit.
  • a through-through prevention transistor that prevents a through-current from flowing through the detection section
  • an initialization transistor that is connected in series to the output side of the detection section and initializes the output of the detection section
  • a clip transistor that blocks the potential of the resistance section from being input to a readout circuit that reads out the detection result of the photon
  • at least one of the through-through prevention transistor, the initialization transistor, and the clip transistor may be shared by multiple pixels. This has the effect of reducing the number of transistors per pixel.
  • a through-through prevention transistor that prevents a through-through current from flowing through the detection unit and an initialization transistor that is connected in series to the output side of the detection unit and initializes the output of the detection unit may be provided, and at least one of the through-through prevention transistor and the initialization transistor may be provided with a driver that limits the amplitude of the input. This provides the effect of reducing the power required to drive the amplitude limiting transistor or the initialization transistor.
  • a resistor may be further provided connected between the recharge section and the resistance section. This provides the effect of reducing the power required to drive the detection section.
  • the device may include a first substrate on which at least one of the recharge section, a readout circuit that reads out the photon detection result, and a counter that counts based on the readout result of the readout circuit is formed, and a second substrate that is stacked on the first substrate and on which the photoelectric conversion section, the resistance section, the detection section, and the discharge section are formed.
  • the device may include a first substrate on which at least one of the recharge section, a readout circuit for reading out the detection result of the photons, and a counter for counting based on the readout result of the readout circuit is formed, a second substrate stacked on the first substrate on which the resistance section, the detection section, and the discharge section are formed, and a third substrate stacked on the second substrate on which the photoelectric conversion section is formed.
  • a low-voltage region in which low-voltage transistors are formed and a high-voltage region in which high-voltage transistors are formed and arranged adjacent to each other for a plurality of pixels may be provided, and the detection section and the discharge section may be formed in the high-voltage region. This provides the effect of reducing the area of the isolation region per pixel that isolates the detection section and the discharge section for each pixel.
  • the device may further include a readout circuit that reads out the detection result of the photons, and the discharge unit may discharge at least a portion of the charge that can flow out to the photoelectric conversion unit to a second potential lower than the first potential based on the output of the readout circuit. This provides the effect of driving the discharge unit based on the output of the readout circuit.
  • the device may further include a latch circuit that latches the photon detection result. This provides the effect of stabilizing the photon detection result.
  • the latch circuit may include a switch transistor that connects the photon detection node to a constant potential based on the photon detection result. This has the effect of preventing potential fluctuations at the photon detection node.
  • the detection result of the photon may be input to the gate of the switch transistor, and the detection result of the photon may be held. This provides the effect of holding the detection result at the time of photon detection.
  • the device may further include a cutoff transistor that cuts off the switch transistor and the recharge unit based on the potential of the detection node. This prevents recharging during the period waiting for photon detection.
  • the recharge unit may recharge the photoelectric conversion unit based on the potential of the detection node. This provides the effect of controlling recharge based on the result of photon detection.
  • a first amplitude limiting transistor that limits the amplitude of the output of the photon detection result and a reset transistor that resets the photon detection result may be provided, and the reset transistor may be disposed in a region where the amplitude is limited by the first amplitude limiting transistor and may be operated at a low voltage relative to the latch circuit. This provides the effect of speeding up the reset operation.
  • a recharge control transistor may be further provided that controls the recharge of the photoelectric conversion unit based on the result of the detection of the photon. This brings about the effect that the recharge is stopped when a photon is detected.
  • a second amplitude limiting transistor that limits the amplitude of the input to the recharge unit may be provided, and the recharge unit may be disposed in a region where the amplitude is limited by the second amplitude limiting transistor and may be operated at a lower voltage than the latch circuit. This provides the effect of speeding up the recharge operation.
  • FIG. 1 is a block diagram illustrating an example of the configuration of an imaging device to which a light detection device according to a first embodiment is applied.
  • 1 is a block diagram showing an example of the configuration of a solid-state imaging device to which a photodetector according to a first embodiment is applied;
  • 1 is a block diagram showing an example of the configuration of a pixel to which a photodetection device according to a first embodiment is applied;
  • 3 is a block diagram showing a first example of an optical pulse response section according to the first embodiment;
  • FIG. 4 is a timing chart showing the operation of the optical pulse response unit according to the first embodiment. 4 is a block diagram showing a second example of the optical pulse response section according to the first embodiment;
  • FIG. 13 is a block diagram showing a third example of the optical pulse response section according to the first embodiment.
  • 11 is a block diagram showing an example of the configuration of a pixel to which a photodetection device according to a second embodiment is applied;
  • FIG. 13 is a block diagram illustrating an example of the configuration of a solid-state imaging device to which a photodetector according to a third embodiment is applied.
  • FIG. 13 is a block diagram showing an example of the configuration of an optical pulse response unit according to a third embodiment.
  • FIG. 13 is a block diagram showing a first example of an optical pulse response section according to a fourth embodiment.
  • FIG. 13 is a block diagram showing an example of the configuration of an optical pulse response unit according to a fourth embodiment.
  • FIG. 13 is a block diagram showing a second example of an optical pulse response section according to the fourth embodiment.
  • 13 is a timing chart showing the operation of the optical pulse response unit according to the fourth embodiment.
  • 13 is a timing chart showing a first example of the operation of the optical pulse response unit according to the fifth embodiment.
  • 13 is a timing chart showing a second example of the operation of the optical pulse response unit according to the fifth embodiment.
  • FIG. 23 is a block diagram showing a first example of a pixel to which a photodetection device according to a sixth embodiment is applied.
  • FIG. 23 is a block diagram showing a second example of a pixel to which a photodetection device according to a sixth embodiment is applied.
  • FIG. 23 is a block diagram showing a third example of a pixel to which a photodetection device according to a sixth embodiment is applied.
  • FIG. 23 is a block diagram showing a fourth example of a pixel to which a photodetection device according to a sixth embodiment is applied.
  • FIG. 23 is a block diagram showing a configuration example of an optical pulse response unit according to a seventh embodiment.
  • 23 is a timing chart showing the operation of the optical pulse response unit according to the seventh embodiment.
  • FIG. 23 is a block diagram showing an example of the configuration of an optical pulse response unit according to an eighth embodiment.
  • FIG. 23 is a block diagram showing a configuration example of an optical pulse response unit according to a ninth embodiment.
  • FIG. 23 is a block diagram showing a first example of a pixel to which a photodetection device according to a tenth embodiment is applied.
  • FIG. 23 is a block diagram showing a second example of a pixel to which the photodetection device according to the tenth embodiment is applied.
  • FIG. 23 is a block diagram showing a first example of an optical pulse response section according to an eleventh embodiment.
  • FIG. 23 is a block diagram showing a second example of an optical pulse response section according to the eleventh embodiment.
  • FIG. 23 is a block diagram showing an example of the configuration of an optical pulse response unit according to a twelfth embodiment.
  • FIG. 23 is a block diagram showing an example of the configuration of an optical pulse response unit according to a thirteenth embodiment.
  • FIG. 23 is a timing chart showing the operation of the optical pulse response unit according to the thirteenth embodiment.
  • FIG. 23 is a block diagram showing a first example of a pixel to which a photodetection device according to a fifteenth embodiment is applied.
  • FIG. 23 is a block diagram showing a second example of a pixel to which the photodetection device according to the fifteenth embodiment is applied.
  • FIG. 23 is a block diagram showing an example of the configuration of an optical pulse response unit according to a sixteenth embodiment.
  • FIG. 23 is a plan view showing an example of the layout of an optical pulse response section according to the sixteenth embodiment.
  • FIG. 23 is a block diagram showing an example of the configuration of a solid-state imaging device to which a photodetector according to a seventeenth embodiment is applied.
  • FIG. 23 is a perspective view showing an example of a stack of a pixel array unit according to a nineteenth embodiment;
  • FIG. 23 is a perspective view showing an example of a stack of a pixel array unit according to a twentieth embodiment.
  • FIG. 23 is a block diagram showing an example of the configuration of a distance measuring device according to a twenty-first embodiment.
  • 23 is a timing chart showing the operation of the optical pulse response unit according to the twenty-second embodiment.
  • 23 is a timing chart showing a comparative example of the operation of the optical pulse response unit according to the twenty-second embodiment.
  • 1 is a block diagram showing a schematic configuration example of a vehicle control system;
  • FIG. 4 is an explanatory diagram showing an example of an installation position of an imaging unit.
  • First embodiment an example in which a potential difference from a power supply potential of a recharge unit is lower than the potential discharged from a photoelectric conversion unit based on a detection result of a potential of a resistor unit connected in series to a photoelectric conversion unit
  • Second embodiment example in which multiple light pulse response units are provided in a pixel
  • Third embodiment an example in which, based on a detection result of the potential at the connection point between the resistor unit and the recharge unit, the potential difference from the power supply potential of the recharge unit is discharged to a potential lower than the potential discharged from the photoelectric conversion unit, and the recharge unit is controlled
  • Fourth embodiment an example in which, based on a detection result of the potential at the connection point between the resistor unit and the recharge unit, the potential difference from the power supply potential of the recharge unit is discharged to a potential lower than the potential discharged from the photoelectric conversion unit, and the recharge unit is externally controlled
  • Fifth embodiment an example in which a recharge unit is externally controlled based on a plurality of control signals having different periods
  • Sixth embodiment an example in which a photon detection result is read out based on a detection result of a potential at a connection point between a resistor section and a recharge section
  • Seventh embodiment (example in which an amplitude limiting transistor is provided to limit the amplitude of the drive potential of the discharge section) 8.
  • Eleventh embodiment an example in which a photon detection result is read out from an output of a detection unit that detects a potential of a resistor unit connected in series to a photoelectric conversion unit.
  • Twelfth embodiment an example in which a driver is provided to limit the amplitude of the input of the feedthrough prevention transistor and the initialization transistor.
  • Thirteenth embodiment an example in which a resistor is provided between a resistor unit connected in series to a photoelectric conversion unit and a clip transistor
  • Fourteenth embodiment an example in which a second substrate having a photoelectric conversion portion, a resistance portion, a detection portion, and a discharge portion formed thereon is stacked on a first substrate having a recharge portion formed thereon) 15.
  • Fifteenth embodiment (an example in which a second substrate having a photoelectric conversion unit, a resistance unit, a detection unit, and a discharge unit formed thereon is stacked on a first substrate having a recharge unit, a readout circuit, and a counter formed thereon) 16.
  • Sixteenth embodiment (example in which high-voltage regions in which high-voltage transistors are formed are arranged adjacent to each other for a plurality of pixels) 17.
  • Seventeenth embodiment an example in which the counter output and the MSB (Most Significant Bit) of the counter output can be switched and output) 18.
  • 18th embodiment (example in which a resistor section is connected to the anode side of a photoelectric conversion section) 19.
  • 19th embodiment an example in which a light receiving array unit is provided on an upper chip and a circuit array unit is provided on a lower chip
  • Twentieth embodiment an example in which a light receiving array unit in which pixels each having a plurality of light receiving units are arranged is provided on an upper chip, and a circuit array unit is provided on a lower chip
  • 21st embodiment an example in which a pixel provided with a discharge unit that discharges electric charges to a potential lower than the potential discharged from a photoelectric conversion unit, the potential difference of which is from the power supply potential of a recharge unit, is applied to a distance measuring device 22.
  • 22nd embodiment (example of connecting a photon detection node to ground potential based on a photon detection result) 23.
  • 23rd embodiment (example in which a photon detection node is connected to a power supply potential based on a photon detection result) 24.
  • 24th embodiment (an example in which a photon detection node is connected to a ground potential and recharging is stopped based on a photon detection result) 25.
  • 25th embodiment (an example in which a photon detection node is connected to a ground potential and a readout circuit is disconnected from a recharge unit based on a photon detection result) 26.
  • 26th embodiment (an example in which the amplitude of the output of the photon detection result is limited and the reset transistor is operated at a low voltage) 27.
  • 27th embodiment (example of cutting off recharge based on photon detection result) 28.
  • 28th embodiment (an example in which the amplitude of the input to the recharge unit is limited and the recharge unit is operated at a low voltage) 29.
  • 29th embodiment (an example in which the amplitude of the output of the photon detection result is limited, the reset transistor is operated at a low voltage, and the amplitude of the input to the recharge unit is limited, and the recharge unit is operated at a low voltage) 30. Examples of applications to moving objects
  • FIG. 1 is a block diagram showing an example of the configuration of an imaging apparatus according to the first embodiment.
  • the imaging device 100 includes an optical system 101, a solid-state imaging device 102, an imaging control unit 103, an image processing unit 104, a storage unit 105, a display unit 106, and an operation unit 107.
  • the imaging control unit 103, the image processing unit 104, the storage unit 105, the display unit 106, and the operation unit 107 are connected to each other via a bus 108.
  • the imaging device 100 may be used as a standalone device, or may be incorporated into a mobile terminal such as a smartphone, or may be incorporated into an authentication device or a monitoring device.
  • the optical system 101 allows light from a subject to be incident on the solid-state imaging device 102, and forms an image of the subject on the light receiving surface of the solid-state imaging device 102.
  • the optical system 101 may include, for example, a focus lens, a zoom lens, and an aperture.
  • the optical system 101 may also include multiple lenses, such as a wide-angle lens, a standard lens, and a telephoto lens.
  • the solid-state imaging device 102 converts light from a subject into an electrical signal for each pixel, digitizes the electrical signal, and outputs it.
  • the solid-state imaging device 102 may be, for example, an event-based vision sensor.
  • the light received by the solid-state imaging device 102 may be visible light, near infrared light (NIR: Near InfraRed), short wave infrared light (SWIR: Short Wavelength InfraRed), ultraviolet light, X-rays, or the like.
  • the imaging control unit 103 controls imaging by the solid-state imaging device 102 based on commands from the operation unit 107. At this time, the imaging control unit 103 can control the exposure conditions and imaging timing of the solid-state imaging device 102.
  • the image processing unit 104 performs image processing based on the output from the solid-state imaging device 102.
  • the image processing unit 104 may include an application processor that executes processing based on software.
  • the storage unit 105 stores images captured by the solid-state imaging device 102, and stores imaging parameters of the solid-state imaging device 102.
  • the storage unit 105 can also store programs that operate the imaging device 100 based on software.
  • the storage unit 105 may include a ROM (Read Only Memory), a RAM (Random Access Memory), and a memory card.
  • the display unit 106 displays captured images and various information that supports the imaging operation.
  • the display unit 106 may be a liquid crystal display or an organic EL (Electro Luminescence) display.
  • the operation unit 107 provides a user interface for operating the imaging device 100.
  • the operation unit 107 may include, for example, buttons, dials, and switches provided on the imaging device 100.
  • the operation unit 107 may be configured as a touch panel together with the display unit 106.
  • FIG. 2 is a block diagram showing an example of the configuration of a solid-state imaging device to which the photodetector according to the first embodiment is applied.
  • the solid-state imaging device 102 includes a pixel array section 111, a row scanning circuit 112, a column processing circuit 113, a control signal generating circuit 114, and a frame memory 115. These circuits may be arranged on a single semiconductor substrate or on a laminated substrate.
  • pixels 121 are arranged in a matrix in the row and column directions. Each pixel 121 is connected to a signal line SVL for each column via a switch 122, and is connected to a horizontal control line CHL for each row. In addition, each pixel 121 is connected to a vertical control line CVL for each column. Each pixel 121 outputs, as pixel data, the count value of the pulses generated in response to the incidence of photons.
  • the light receiving section on which the photons are incident may include a SPAD (Single Photon Avalanche Diode) or an avalanche photodiode.
  • the row scanning circuit 112 selects the rows in sequence in synchronization with the vertical synchronization signal. At this time, the row scanning circuit 112 can select the pixel 121 via the horizontal control line CHL. In order to select the pixel 121 for each row, the row scanning circuit 112 supplies a selection signal SEL ⁇ 1>- ⁇ n> to the switch 122 for each row. In addition, in order to reset the count value of each pixel 121 for each row, the row scanning circuit 112 supplies a count reset signal RST ⁇ 1>- ⁇ n> to the pixel 121 for each row. RST ⁇ 1>- ⁇ n> may be reset by row scanning or may be reset for all rows at once. Resetting all rows at once can shorten the time until ?VL starts.
  • the row scanning circuit 112 may include a vertical arbiter that arbitrates the selection of a row including a pixel 121 in which a photon has been detected.
  • the column processing circuit 113 performs various signal processing on the pixel data transmitted via the signal line SVL.
  • the column processing circuit 113 may include a line scanner that scans the columns.
  • the column processing circuit 113 may include a horizontal arbiter that arbitrates the selection of the column that includes the pixel 121 in which a photon is detected.
  • the control signal generation circuit 114 controls the exposure and recharge of the photoelectric conversion unit of each pixel 121 via the vertical control line CVL.
  • the control signal generation circuit 114 supplies a recharge control signal RCG, a through current control signal QEN, an initialization signal INT, and a clip signal CRP to the pixels 121 for each column.
  • the frame memory 115 stores one frame's worth of pixel data.
  • FIG. 3 is a block diagram showing an example of the configuration of a pixel to which the photodetection device according to the first embodiment is applied.
  • each pixel 121 includes an optical pulse response unit 131, a readout circuit 132, and a counter 133.
  • the optical pulse response unit 131 outputs a pulse in response to the incidence of a photon. At this time, the optical pulse response unit 131 can multiply the charge generated from the photon in order to detect the photon.
  • the readout circuit 132 reads out the pulse output from the optical pulse response unit 131 in response to the incidence of a photon.
  • the readout circuit 132 is connected to the rear stage of the optical pulse response unit 131.
  • the counter 133 performs a counting operation based on the pulses read out by the readout circuit 132.
  • the counter 133 is connected to the rear stage of the readout circuit 132.
  • the counter 133 is connected to the signal line SVL via the switch 122.
  • the switch 122 is turned on/off based on the selection signal SEL.
  • the counter 133 is supplied with a count reset signal RST via the horizontal control line CHL.
  • FIG. 4 is a block diagram showing a first example of an optical pulse response unit according to the first embodiment.
  • the optical pulse response unit 131 includes a photoelectric conversion unit 141, a resistance unit 142, a recharge unit 143, a detection unit 144, and a discharge unit 145.
  • the photoelectric conversion unit 141 has a first electrode connected to potential VRH. At this time, the photoelectric conversion unit 141 multiplies the charge generated from the photons and discharges the charge to potential VRH.
  • the photoelectric conversion unit 141 includes a SPAD 151.
  • the anode of the SPAD 151 is connected to potential VRH, and the cathode of the SPAD 151 is connected to the resistance unit 142.
  • the potential VRH can be set so that a reverse bias of about several tens of volts is applied, which enables the SPAD 151 to operate in the Geiger region.
  • the amplification factor of the avalanche amplification of the SPAD 151 is theoretically infinite. Therefore, the SPAD 151 can generate a saturated output current without depending on the amount of incident photons per unit time, and can detect photons one by one.
  • the resistance unit 142 is connected in series to the photoelectric conversion unit 141 at a second electrode opposite to the first electrode of the photoelectric conversion unit 141. At this time, a parasitic resistance C1 is added to the connection point between the photoelectric conversion unit 141 and the resistance unit 142.
  • the resistance unit 142 includes a resistor 152. At this time, the resistance value of the resistor 152 can be made larger than the resistance of the SPAD 151.
  • the resistance of the resistance unit 142 may be the on-resistance of a transistor or the resistance of a current source.
  • the recharge unit 143 recharges the photoelectric conversion unit 141 via the resistance unit 142.
  • the recharge unit 143 may be directly connected to the resistance unit 142.
  • a parasitic resistance C2 is added to the connection point between the resistance unit 142 and the recharge unit 143.
  • the power supply voltage VDD is supplied to the recharge unit 143.
  • a recharge control signal RCG is also input to the recharge unit 143.
  • the recharge unit 143 separates the resistance unit 142 from the power supply voltage VDD.
  • the recharge unit 143 also connects the power supply voltage VDD to the resistance unit 142 when recharging so that the SPAD 151 can operate in the Geiger region.
  • the detection unit 144 detects the potential VK2 of the resistance unit 142 and outputs the detection signal AQ to the discharge unit 145. At this time, the potential VK2 of the resistance unit 142 is input to the detection unit 144.
  • the discharge unit 145 is connected to the resistance unit 142 and a potential VRL whose potential difference from the potential opposite to the side of the recharge unit 143 to which the resistance unit 142 is connected is smaller than the potential VRH. At this time, the discharge unit 145 discharges at least a portion of the charge that can flow out to the photoelectric conversion unit 141 to a potential VRL whose potential difference from the power supply potential VDD of the recharge unit 143 is smaller than the potential VRH, based on a detection signal AQ of the potential VK2 of the resistance unit 142. At least a portion of the charge that can flow out to the photoelectric conversion unit 141 includes the charge remaining in each of the parasitic resistors C1 and C2 after the quenching of the SPAD151.
  • the quenching of the SPAD151 is a phenomenon in which the avalanche amplification of the SPAD151 stops.
  • the discharge unit 145 includes a switch 155.
  • the switch 155 may be a field effect transistor.
  • the switch 155 is turned on based on the detection signal AQ of the potential VK2 of the resistor unit 142, thereby discharging the charge remaining in each of the parasitic resistors C1 and C2 after the quenching of the SPAD 151 to the potential VRL.
  • the discharge unit 145 by discharging the charge remaining in the parasitic resistor C2 to the potential VRH via the discharge unit 145, it is possible to reduce power consumption compared to discharging to the potential VRH via the SPAD 151.
  • FIG. 5 is a timing chart showing the operation of the optical pulse response unit in the first embodiment.
  • the potential VK2 at the connection point between the resistor unit 142 and the recharge unit 143 decreases throughout the avalanche amplification period of the SPAD 151 and the redistribution period between the parasitic capacitances C1 and C2.
  • the detection unit 144 detects the potential VK2 of the resistor unit 142, and when the potential VK2 of the resistor unit 142 reaches the threshold value Vth (t13), it raises the detection signal AQ (E11).
  • the discharge unit 145 turns on the switch 155. At this time, the connection point between the resistor unit 142 and the recharge unit 143 is connected to the potential VRL, and the charge that was mainly stored in the parasitic capacitance C2 is discharged to the potential VRL, and the cathode potential VK1 of the SPAD 151 and the potential VK2 of the resistor unit 142 drop (E12).
  • the detection unit 144 After the charge accumulated in the parasitic capacitance C2 is discharged to the potential VRL, the detection unit 144 lowers the detection signal AQ (t14). At this time, the switch 155 turns off, and the connection point between the resistance unit 142 and the recharge unit 143 is disconnected from the potential VRL. In addition, the recharge control signal RCG falls, and the recharge unit 143 recharges the photoelectric conversion unit 141 via the resistance unit 142 to return the SPAD 151 to the Geiger region (E13).
  • FIG. 6 is a block diagram showing a second example of an optical pulse response unit according to the first embodiment.
  • this optical pulse response unit 161 has a photoelectric conversion unit 171 instead of the photoelectric conversion unit 141 of FIG. 4.
  • the rest of the configuration of this optical pulse response unit 161 is the same as the configuration of the optical pulse response unit 131 of FIG. 4.
  • the photoelectric conversion unit 171 has a plurality of SPADs 151. These SPADs 151 are connected in parallel, the anodes of these plurality of SPADs 151 are connected to potential VRH, and the cathodes of these plurality of SPADs 151 are connected to resistance unit 142. Photons detected by these plurality of SPADs 151 are added together and output from the photoelectric conversion unit 171.
  • the number of detected photons per pixel can be increased, improving the S/N ratio.
  • FIG. 7 is a block diagram showing a third example of an optical pulse response unit according to the first embodiment.
  • the optical pulse response unit 181 has a photoelectric conversion unit 191 and a resistance unit 192 instead of the photoelectric conversion unit 171 and the resistance unit 142 of FIG. 6.
  • the rest of the configuration of the optical pulse response unit 181 is the same as the configuration of the optical pulse response unit 161 of FIG. 6.
  • the photoelectric conversion unit 191 has a plurality of SPADs 151.
  • the resistance unit 192 has a plurality of resistors 152. Each SPAD 151 is connected in series to a resistor 152, and the series circuit of the SPAD 151 and the resistor 152 is connected in parallel.
  • the anodes of the plurality of SPADs 151 are connected to a potential VRH, and the connection point between the resistors 152 is connected to the recharge unit 143.
  • the photons detected by the plurality of SPADs 151 are added together and output from the photoelectric conversion unit 191.
  • the number of detected photons per pixel can be increased, improving the S/N ratio.
  • the optical pulse response section 131 and the readout circuit 132 are provided in the pixel 121.
  • a plurality of optical pulse response sections 131 and a plurality of readout circuits 132 are provided in the pixel.
  • FIG. 8 is a block diagram showing an example of the configuration of a pixel to which the photodetection device according to the second embodiment is applied.
  • pixel 221 includes multiple optical pulse response units 131, multiple readout circuits 132, an OR circuit 233, and a counter 133.
  • Each optical pulse response unit 131 is connected in series to a readout circuit 132.
  • the series circuit of the optical pulse response unit 131 and readout circuit 132 is connected to an OR circuit 233, and a counter 133 is connected in the subsequent stage of the OR circuit 233.
  • the detection results of the photons read out by each readout circuit 132 are added up by the OR circuit 233 and counted by the counter 133.
  • a plurality of optical pulse response units 131 and a plurality of readout circuits 132 are provided in the pixel 221. This makes it possible to increase the number of detected photons per pixel, thereby improving the S/N ratio.
  • the charge is discharged to the potential VRL, which is a potential difference from the power supply potential VDD that is lower than the potential VRH, based on the detection signal AQ of the detection unit 144.
  • the charge is discharged to the potential VRL, which is a potential difference from the power supply potential VDD that is lower than the potential VRH, based on the detection signal AQ of the detection unit 144, and the recharge unit 143 is controlled.
  • FIG. 9 is a block diagram showing an example of the configuration of a solid-state imaging device to which a photodetector according to the third embodiment is applied.
  • this solid-state imaging device has a pixel array section 116 instead of the pixel array section 111 of the first embodiment described above.
  • this solid-state imaging device has the control signal generation circuit 114 removed from the solid-state imaging device of the first embodiment described above.
  • the rest of the configuration of the solid-state imaging device of the third embodiment is the same as the configuration of the solid-state imaging device of the first embodiment described above.
  • pixels 123 are arranged in a matrix in the row and column directions. Each pixel 123 is connected to a signal line SVL for each column via a switch 122, and is connected to a horizontal control line CHL for each row. Each pixel 123 outputs the count value of the pulses generated in response to the incidence of photons as pixel data.
  • FIG. 10 is a block diagram showing an example of the configuration of an optical pulse response unit according to the third embodiment.
  • this optical pulse response unit 331 is obtained by adding a pulse generation unit 341 to the optical pulse response unit 131 of the first embodiment described above. Also, the input of the readout circuit 132 is connected to the connection point between the resistance unit 142 and the recharge unit 143. The rest of the configuration of the optical pulse response unit 331 of the third embodiment is the same as the configuration of the optical pulse response unit 131 of the first embodiment described above.
  • the pulse generating unit 341 controls the discharge unit 145 based on the detection signal AQ of the detection unit 144, and generates a recharge control signal RCG for the recharge unit 143. At this time, the pulse generating unit 341 can output the detection signal AQ of the detection unit 144 to the discharge unit 145 in order to control the discharge unit 145. In addition, the pulse generating unit 341 can set the falling timing of the recharge control signal RCG based on the falling timing of the detection signal AQ.
  • the recharge control signal RCG for the recharge unit 143 is generated based on the detection signal AQ of the detection unit 144.
  • the recharge unit 143 is externally controlled based on the recharge control signal RCG input from outside the optical pulse response unit.
  • FIG. 11 is a block diagram showing a first example of an optical pulse response unit according to the fourth embodiment.
  • pixel 421 has an optical pulse response unit 431 instead of the optical pulse response unit 131 of the first embodiment described above. Also, the input of readout circuit 132 is connected to the connection point between resistor unit 142 and recharge unit 143. The rest of the configuration of pixel 421 of the fourth embodiment is the same as the configuration of pixel 121 of the first embodiment described above.
  • the recharge unit 143 is externally controlled based on a recharge control signal RCG input from the outside.
  • the rest of the configuration of the optical pulse response unit 431 in the fourth embodiment is the same as the configuration of the optical pulse response unit 131 in the first embodiment described above.
  • FIG. 12 is a block diagram showing an example of the configuration of an optical pulse response unit according to the fourth embodiment.
  • the optical pulse response unit 431 is the optical pulse response unit 131 of the first embodiment described above, to which an initialization transistor 436 and a feed-through prevention transistor 437 have been added.
  • the initialization transistor 436 initializes the output of the detection unit 144.
  • the initialization transistor 436 may be an N-channel field effect transistor.
  • the initialization transistor 436 is connected between the detection unit 144 and the potential VRL.
  • An initialization signal INQ is input to the gate of the initialization transistor 436.
  • the through-hole prevention transistor 437 prevents a through-hole current from flowing through the detection unit 144.
  • a P-channel field effect transistor can be used as the through-hole prevention transistor 437.
  • the through-hole prevention transistor 437 is connected between the power supply potential VDD and the detection unit 144.
  • An initialization signal INQ is input to the gate of the through-hole prevention transistor 437.
  • the recharge unit 143 includes a recharge transistor 433.
  • the recharge transistor 433 may be a P-channel field effect transistor.
  • the recharge transistor 433 is connected between the power supply potential VDD and the resistor 152.
  • a recharge control signal RCG is input to the gate of the recharge transistor 433.
  • the detection unit 144 includes a detection transistor 434.
  • a P-channel field effect transistor can be used as the detection transistor 434.
  • the detection transistor 434 is connected between the initialization transistor 436 and the feed-through prevention transistor 437.
  • the potential VK2 of the resistance unit 142 is input to the gate of the detection transistor 434.
  • the discharge unit 145 includes a discharge transistor 435.
  • the discharge transistor 435 may be an N-channel field effect transistor.
  • the discharge transistor 435 is connected between the connection point of the resistor 152 and the recharge transistor 433 and the potential VRL.
  • the detection signal AQ of the detection unit 144 is input to the gate of the discharge transistor 435.
  • the read circuit 132 includes a read transistor 442 and active transistors 441 and 443.
  • the active transistor 441 and the read transistor 442 may be P-channel field effect transistors.
  • the active transistor 443 may be an N-channel field effect transistor.
  • the read transistor 442 is connected between the active transistors 441 and 443.
  • the read transistor 442 is connected between the power supply potential VDD2 and the ground potential via the active transistors 441 and 443.
  • An active signal INT is input to the gates of the active transistors 441 and 443.
  • the potential VK2 of the resistor section 142 is input to the gate of the read transistor 442.
  • potential VRH -20.2 V
  • potential VRL -2.2 V.
  • FIG. 13 is a block diagram showing a second example of an optical pulse response unit according to the fourth embodiment.
  • the optical pulse response unit 441 is obtained by adding a clip transistor 432 to the optical pulse response unit 431 in FIG. 12. Also, the input of the readout circuit 132 is connected to the connection point between the clip transistor 432 and the recharge unit 143. The rest of the configuration of the optical pulse response unit 441 is the same as the configuration of the optical pulse response unit 431 in FIG. 12.
  • the clip transistor 432 blocks the potential VK2 of the resistor section 142 from being input to the read circuit 132.
  • a P-channel field effect transistor can be used as the clip transistor 432.
  • the clip transistor 432 is connected between the recharge transistor 433 and the resistor 152.
  • a clip signal CLP is input to the gate of the clip transistor 432.
  • FIG. 14 is a timing chart showing the operation of the optical pulse response unit according to the fourth embodiment.
  • the clip signal CLP is set to a high level.
  • the read circuit 132 is disconnected from the potential VK2 of the resistor section 142 via the clip transistor 432.
  • the initialization signal INQ is set to a low level.
  • the detection transistor 434 is connected to the power supply potential VDD via the feed-through prevention transistor 437, and the gate of the discharge transistor 435 is disconnected from the potential VRL via the initialization transistor 436.
  • the active signal INT is set to a high level.
  • the read transistor 442 is disconnected from the power supply potential VDD2 and the ground potential via the active transistors 441 and 443.
  • the recharge control signal RCG is set to a high level.
  • the SPAD 151 is disconnected from the power supply potential VDD via the recharge transistor 433.
  • the recharge control signal RCG is set to a high level.
  • the exposure effective period P2 can be set.
  • the recharge effective period P1 can be set.
  • the discharge transistor 435 turns on. At this time, the resistor 152 is connected to the potential VRL, and the charge that has been accumulated mainly in the parasitic capacitance C2 is discharged to the potential VRL.
  • the initialization signal INQ rises (t22).
  • the detection transistor 434 is disconnected from the power supply potential VDD via the feed-through prevention transistor 437 and connected to the potential VRL via the initialization transistor 436, and the detection signal AQ falls (E23).
  • the discharge transistor 435 turns off and the resistor 152 is disconnected from the potential VRL.
  • the clip signal CLP and the active signal INT fall (t23).
  • the clip transistor 432 and the active transistors 441 and 443 turn on, the gate potential VK3 of the read transistor 442 drops and becomes equal to the potential VK2 of the resistor section 142 (E24), and the power supply potential VDD2 is supplied to the read transistor 442.
  • the output PLS of the read circuit 132 rises (E25).
  • the recharge control signal RCG falls (t24).
  • the recharge transistor 433 turns on, and the SPAD 151 is recharged via the recharge transistor 433 and resistor 152, returning the SPAD 151 to the Geiger region.
  • the clip signal CLP and active signal INT rise (t25), and the clip transistor 432 and the active transistors 441 and 443 turn off.
  • the read circuit 132 is disconnected from the potential VK2 of the resistor section 142 via the clip transistor 432, and the read transistor 442 is disconnected from the power supply potential VDD2 and the ground potential via the active transistors 441 and 443.
  • the output PLS of the read circuit 132 falls (E26), and the count value CNT of the counter 133 is counted up based on the output PLS of the read circuit 132 (E27).
  • the recharge unit 143 is externally controlled based on the recharge control signal RCG input from outside the optical pulse response unit 441. This eliminates the need to provide the pulse generation unit 341 that generates the recharge control signal RCG in the optical pulse response unit 441, making it possible to reduce the number of elements in the optical pulse response unit 441.
  • the recharge unit 143 is externally controlled based on the recharge control signal RCG input from outside the optical pulse response unit 441.
  • a plurality of mutually different periods are set in the recharge control signal RCG input from outside the optical pulse response unit 441.
  • FIG. 15 is a timing chart showing a first example of the operation of the optical pulse response unit according to the fifth embodiment. Note that in the figure, a shows the case where the solid-state imaging device is used in a low-illumination environment, and b shows the case where the solid-state imaging device is used in a high-illumination environment.
  • the recharge control signal RCG alternates between short and long cycles to set the recharge period. During both the short and long cycles, the charge discharge function to potential VRH via discharge section 145 is enabled.
  • FIG. 16 is a timing chart showing a second example of the operation of the optical pulse response unit according to the fifth embodiment. Note that in the figure, a shows the case where the solid-state imaging device is used in a low-illumination environment, and b shows the case where the solid-state imaging device is used in a high-illumination environment.
  • the recharge control signal RCG sets the recharge period by alternating between short and long cycles. At this time, in the short cycle, the charge discharge function to potential VRH via discharge unit 145 is disabled, making it possible to ensure a sufficient operating time. Also, in the long cycle, the charge discharge function to potential VRH via discharge unit 145 is enabled, making it possible to reduce power consumption.
  • the readout circuit 132 generates the output PLS based on the potential VK2 of the resistance unit 142. In the sixth embodiment, the readout circuit 132 generates the output PLS based on the detection signal AQ of the detection unit 144.
  • FIG. 17 is a block diagram showing a first example of a pixel to which a photodetection device according to the sixth embodiment is applied.
  • pixel 521 has an optical pulse response unit 531 instead of the optical pulse response unit 331 of the third embodiment described above.
  • the rest of the configuration of pixel 521 of the sixth embodiment is the same as the configuration of pixel 321 of the third embodiment described above.
  • FIG. 18 is a block diagram showing a second example of a pixel to which the photodetection device according to the sixth embodiment is applied.
  • pixel 522 has an optical pulse response unit 532 instead of the optical pulse response unit 431 of the fourth embodiment described above.
  • the rest of the configuration of pixel 522 of the sixth embodiment is the same as the configuration of pixel 421 of the fourth embodiment described above.
  • the detection signal AQ output from the detection unit 144 is input to the readout circuit 132.
  • the readout circuit 132 generates an output PLS based on the detection signal AQ output from the detection unit 144.
  • FIG. 19 is a block diagram showing a third example of a pixel to which the photodetection device according to the sixth embodiment is applied.
  • the optical pulse response unit 431 of the fourth embodiment described above is used as the optical pulse response unit 532 in FIG. 18.
  • the detection signal AQ output from the detection transistor 434 is input to the gate of the readout transistor 442.
  • the readout circuit 132 generates an output PLS based on the detection signal AQ output from the detection transistor 434.
  • power supply voltage VDD 3 V
  • power supply voltage VDD2 0.8 V
  • potential VRH -20.2 V
  • potential VRL 0 V.
  • FIG. 20 is a block diagram showing a fourth example of a pixel to which the photodetection device according to the sixth embodiment is applied.
  • the optical pulse response unit 451 is used as the optical pulse response unit 532 in FIG. 18.
  • the optical pulse response unit 451 is obtained by adding a clip transistor 452 to the optical pulse response unit 441 of the fourth embodiment.
  • the clip transistor 452 blocks the readout circuit 132 from reading out the detection signal AQ.
  • a P-channel field effect transistor can be used as the clip transistor 452.
  • the clip transistor 452 is connected between the connection point of the detection transistor 434 and the initialization transistor 436 and the gate of the readout transistor 442.
  • a clip signal CLP is input to the gate of the clip transistor 452.
  • the detection signal AQ output from the detection transistor 434 is input to the gate of the readout transistor 442 via the clip transistor 452.
  • the readout circuit 132 generates the output PLS based on the detection signal AQ output from the detection transistor 434.
  • the level of the clip signal CLP can be fixed low. Therefore, it is possible to set the timing of the recharge control signal RCG without being restricted by the timing of the clip signal CLP, and the input to the readout circuit 132 can be amplitude-limited.
  • the read circuit 132 generates the output PLS based on the detection signal AQ of the detection unit 144. This allows the read circuit 132 to generate the output PLS without detecting the potential VK2 of the resistance unit 142. At this time, the detection signal AQ of the detection unit 144 is digitized, making it easier to read.
  • the feed-through prevention transistor 437 is connected between the power supply potential VDD and the detection unit 144.
  • an amplitude limiting transistor that limits the amplitude of the drive potential of the discharge unit 145 is provided.
  • FIG. 21 is a block diagram showing an example of the configuration of an optical pulse response unit according to the seventh embodiment
  • FIG. 22 is a timing chart showing the operation of the optical pulse response unit according to the seventh embodiment.
  • the optical pulse response unit 621 is obtained by adding an amplitude limiting transistor 622 to the optical pulse response unit 441 of the fourth embodiment described above. Also, the optical pulse response unit 621 is obtained by removing the feedthrough prevention transistor 437 from the optical pulse response unit 441 of the fourth embodiment described above.
  • the rest of the configuration of the optical pulse response unit 621 of the seventh embodiment is the same as the configuration of the optical pulse response unit 441 of the fourth embodiment described above.
  • the amplitude limiting transistor 622 limits the amplitude of the drive potential of the discharge section 145. At this time, the amplitude limiting transistor 622 can also function to prevent a through current from flowing to the detection section 144.
  • An N-channel field effect transistor can be used as the amplitude limiting transistor 622.
  • the amplitude limiting transistor 622 is connected between the detection transistor 434 and the initialization transistor 436.
  • An amplitude limiting signal AQE is input to the gate of the amplitude limiting transistor 622. At this time, the amplitude limiting transistor 622 can limit the amplitude of the detection signal AQ1 of the detection section 144 and input it to the gate of the discharge transistor 435.
  • the potential of the detection signal AQ2 input to the gate of the discharge transistor 435 can be limited to -0.5V to -2.2V as shown in FIG. 22.
  • an amplitude limiting transistor 622 that limits the amplitude of the drive potential of the discharge unit 145 is provided in the optical pulse response unit 621. This makes it possible to reduce the charging and discharging power of the discharge unit 145 and suppress coupling between the potential VK2 of the resistor unit 142 and the detection signal AQ2.
  • the detection unit 144 controls the discharge operation of the discharge unit 145 based on the potential VK2 of the resistance unit 142.
  • the resistance unit 142 connected in series to the photoelectric conversion unit 141 and the detection unit 144 that detects the potential VK2 of the resistance unit 142 are capacitively separated.
  • FIG. 23 is a block diagram showing an example of the configuration of an optical pulse response unit according to the eighth embodiment.
  • the optical pulse response unit 721 is obtained by adding a capacitance 722 and a recharge transistor 723 to the optical pulse response unit 431 of the fourth embodiment described above.
  • the rest of the configuration of the optical pulse response unit 721 of the eighth embodiment is the same as the configuration of the optical pulse response unit 431 of the fourth embodiment described above.
  • the recharge transistor 723 may be a P-channel field effect transistor.
  • the recharge transistor 723 is connected between the power supply potential VDD and the gate of the detection transistor 434.
  • a recharge control signal RCG is input to the gate of the recharge transistor 723.
  • the capacitance 722 is connected between the resistance portion 142 and the detection portion 144. At this time, the capacitance 722 capacitively isolates the resistance portion 142 from the detection portion 144 and the discharge portion 145, and can reduce the value of the parasitic capacitance C2 added to the potential VK2 of the resistance portion 142.
  • the resistor section 142 connected in series to the photoelectric conversion section 141 and the detection section 144 that detects the potential VK2 of the resistor section 142 are separated via the capacitance 722. This makes it possible to reduce the value of the parasitic capacitance C2 added to the potential VK2 of the resistor section 142, and to reduce the current flowing from the parasitic capacitance C2 to the SPAD 151.
  • the discharge unit 145 draws out electric charge from the connection point between the resistance unit 142 and the recharge unit 143. In this ninth embodiment, the discharge unit 145 draws out electric charge from the connection point between the photoelectric conversion unit 141 and the resistance unit 142.
  • FIG. 24 is a block diagram showing an example of the configuration of an optical pulse response unit according to the ninth embodiment.
  • the discharge transistor 435 is connected between the connection point of the photoelectric conversion unit 141 and the resistance unit 142 and the potential VRL.
  • the detection signal AQ of the detection unit 144 is input to the gate of the discharge transistor 435.
  • the discharge transistor 435 is turned on, the charge accumulated in the parasitic capacitances C1 and C2 is drawn out via the connection point of the photoelectric conversion unit 141 and the resistance unit 142.
  • the discharge section 145 extracts charge from the connection point between the photoelectric conversion section 141 and the resistance section 142. This makes it possible to extract charge from the parasitic capacitances C1 and C2 without connecting the discharge transistor 435 to the gate of the detection transistor 434.
  • the electric charge is discharged to the electric potential VRL whose electric potential difference from the power supply electric potential VDD is smaller than the electric potential VRH, based on the detection signal AQ output from the detection unit 144.
  • the electric charge is discharged to the electric potential VRL whose electric potential difference from the power supply electric potential VDD is smaller than the electric potential VRH, based on the output PLS of the read circuit 132.
  • FIG. 25 is a block diagram showing a first example of a pixel to which a photodetection device according to the tenth embodiment is applied.
  • the optical pulse response unit 921 is the optical pulse response unit 441 of the fourth embodiment described above, with the detection unit 144, the initialization transistor 436, and the feed-through prevention transistor 437 removed.
  • the discharge unit 145 discharges charge to a potential VRL that is lower than the potential VRH at which charge is discharged from the photoelectric conversion unit 141, based on the output PLS of the readout circuit 132.
  • a buffer 922 may be provided in the subsequent stage of the readout circuit 132.
  • the output PLS of the readout circuit 132 can be input to the counter 133 via the buffer 922.
  • the other configuration of the optical pulse response unit 921 of the tenth embodiment is similar to the configuration of the optical pulse response unit 441 of the fourth embodiment described above.
  • FIG. 26 is a block diagram showing a second example of a pixel to which the photodetection device according to the tenth embodiment is applied.
  • a buffer 923 is added to the pixel in FIG. 25.
  • the output PLS of the read circuit 132 is input to the discharge section 145 via the buffer 923.
  • the output of the buffer 923 is connected to the gate of the discharge transistor 435.
  • the buffer 923 can level-shift the output PLS of the read circuit 132 and apply it to the gate of the discharge transistor 435.
  • the high power supply potential VDH of the buffer 923 may be set to 0.8 V
  • the low power supply potential VDL of the buffer 923 may be set to -2.2 V.
  • the discharge unit 145 discharges charge based on the output PLS of the readout circuit 132. This makes it possible to eliminate the need for the detection unit 144, the initialization transistor 436, and the feed-through prevention transistor 437, and to reduce the number of elements in the optical pulse response unit 921. At this time, by inputting the output PLS of the readout circuit 132 to the discharge unit 145 via the buffer 923, the input to the discharge unit 145 can be amplitude-limited, thereby enabling power savings.
  • the readout circuit 132 generates the output PLS based on the potential VK2 of the resistance unit 142. In the eleventh embodiment, the readout circuit 132 generates the output PLS based on the detection signal AQ of the detection unit 144.
  • FIG. 27 is a block diagram showing a first example of an optical pulse response unit according to the eleventh embodiment.
  • the detection signal AQ of the detection unit 144 is input to the readout circuit 132.
  • the rest of the configuration of the optical pulse response unit 931 of the eleventh embodiment is the same as the configuration of the optical pulse response unit 431 of the fourth embodiment described above.
  • the read circuit 132 generates an output PLS based on the detection signal AQ of the detection unit 144. At this time, the gate of the read transistor 442 is connected to the connection point of the detection transistor 434 and the initialization transistor 436.
  • FIG. 28 is a block diagram showing a second example of an optical pulse response unit according to the eleventh embodiment.
  • an amplitude limiting transistor 932 is added to the pixel of FIG. 27.
  • a P-channel field effect transistor can be used as the amplitude limiting transistor 932.
  • the amplitude limiting transistor 932 is connected between the gate of the read transistor 442 and the connection point of the detection transistor 434 and the initialization transistor 436.
  • a bias voltage VB is applied to the gate of the amplitude limiting transistor 932.
  • the bias voltage VB can be fixed at, for example, -0.5 V.
  • the readout circuit 132 generates the output PLS based on the detection signal AQ of the detection unit 144, thereby making it possible to reduce the number of elements in the optical pulse response unit 931.
  • the input to the readout circuit 132 can be amplitude limited, thereby enabling power saving.
  • the initialization transistor 436, the feed-through prevention transistor 437, and the clip transistor 432 are provided in the optical pulse response unit 441.
  • a driver that limits the amplitude of the inputs to the initialization transistor 436 and the feed-through prevention transistor 437 is provided.
  • FIG. 29 is a block diagram showing an example of the configuration of an optical pulse response unit according to the twelfth embodiment.
  • the optical pulse response unit 951 is obtained by adding drivers 348 and 349 to the optical pulse response unit 441 of the fourth embodiment described above.
  • the rest of the configuration of the optical pulse response unit 951 of the 12th embodiment is the same as the configuration of the optical pulse response unit 441 of the fourth embodiment described above.
  • the driver 348 limits the amplitude of the initialization signal INQ and inputs it to the gate of the initialization transistor 436. At this time, the power supply of the driver 348 is connected between the intermediate potential VDM and the potential VRL.
  • the intermediate potential VDM may be set to, for example, -0.7 V.
  • the driver 349 limits the amplitude of the penetration prevention signal ENQ and inputs it to the gate of the penetration prevention transistor 437. At this time, the power supply of the driver 349 is connected between the power supply potential VDD and the intermediate potential VDM.
  • a driver 348 that limits the amplitude of the initialization signal INQ and a driver 349 that limits the amplitude of the feed-through prevention signal ENQ are provided. This makes it possible to reduce the charging and discharging power of the initialization transistor 436 and the feed-through prevention transistor 437, thereby achieving power savings.
  • the initialization transistor 436, the penetration prevention transistor 437, and the clip transistor 432 are provided for each pixel, but they may be shared by multiple pixels.
  • the clip transistor 432 is connected between the resistor 152 and the recharge transistor 433.
  • a resistor that reduces the potential VK2 of the resistor unit 142 is provided between the resistor unit 142 and the clip transistor 432.
  • FIG. 30 is a block diagram showing an example of the configuration of an optical pulse response unit according to the thirteenth embodiment
  • FIG. 31 is a timing chart showing the operation of the optical pulse response unit according to the thirteenth embodiment.
  • the optical pulse response unit 961 is obtained by adding a resistor 962 to the optical pulse response unit 441 of the fourth embodiment described above.
  • the rest of the configuration of the optical pulse response unit 961 of the thirteenth embodiment is the same as the configuration of the optical pulse response unit 441 of the fourth embodiment described above.
  • the resistor 962 reduces the voltage of the potential VK2 of the resistor section 142.
  • the resistor 962 is connected between the resistor section 142 and the clip transistor 432. At this time, the resistor 962 can reduce the voltage of the potential VK2 of the resistor section 142 based on its voltage effect, as shown in FIG. 31.
  • a resistor 962 that reduces the voltage of the potential VK2 of the resistor section 142 is provided between the resistor section 142 and the clip transistor 432. This makes it possible to reduce the voltage of the potential VK2 of the resistor section 142, thereby enabling power saving.
  • the charge is discharged to the potential VRL, which is lower than the potential VRH and has a potential difference from the power supply potential VDD, based on the detection signal AQ of the detection unit 144.
  • a second substrate, on which the detection unit 144 and the discharge unit 145 are formed, is laminated on a first substrate, on which the recharge unit 143 is formed.
  • FIG. 32 is a block diagram showing a first example of an optical pulse response unit according to the fourteenth embodiment.
  • the solid-state imaging device includes a first substrate 1001 and a second substrate 1002.
  • the second substrate 1002 is stacked on the first substrate 1001.
  • the first substrate 1001 and the second substrate 1002 may be semiconductor substrates such as Si, InGaAs, or InP.
  • the first substrate 1001 is formed with a recharge section 143.
  • the second substrate 1002 is formed with a photoelectric conversion section 141, a resistance section 142, a detection section 144, and a discharge section 145.
  • FIG. 33 is a block diagram showing a second example of an optical pulse response unit according to the fourteenth embodiment.
  • the solid-state imaging device includes a first substrate 1001, a second substrate 1012, and a third substrate 1003.
  • the second substrate 1002 is stacked on the first substrate 1001.
  • the third substrate 1003 is stacked on the second substrate 1012.
  • the first substrate 1001, the second substrate 1012, and the third substrate 1003 may be semiconductor substrates such as Si, InGaAs, or InP.
  • the semiconductor materials of the first substrate 1001 and the second substrate 1012 may be different from the semiconductor material of the third substrate 1003. For example, when InGaAS is used for the third substrate 1003 to provide sensitivity in the infrared region, Si may be used for the first substrate 1001 and the second substrate 1012.
  • the first substrate 1001 is formed with a recharge section 143.
  • the second substrate 1012 is formed with a resistance section 142, a detection section 144, and a discharge section 145.
  • the third substrate 1003 is formed with a photoelectric conversion section 141.
  • the second substrate 1002 on which the detection portion 144 and the discharge portion 145 are formed is stacked on the first substrate 1001 on which the recharge portion 143 is formed. This allows the detection portion 144 and the discharge portion 145, which have a higher voltage resistance than the recharge portion 143, to be formed on a separate substrate, making it possible to miniaturize the circuitry after the recharge portion 143.
  • the second substrate 1002 on which the detection portion 144 and the discharge portion 145 are formed is laminated on the first substrate 1001 on which the recharge portion 143 is formed.
  • the second substrate on which the detection portion 144 and the discharge portion 145 are formed is laminated on the first substrate on which the recharge portion 143, the readout circuit 132, and the counter 133 are formed.
  • FIG. 34 is a block diagram showing a first example of a pixel to which a photodetection device according to the fifteenth embodiment is applied.
  • the solid-state imaging device includes a first substrate 2001 and a second substrate 2002.
  • the second substrate 2002 is stacked on the first substrate 2001.
  • the first substrate 2001 is formed with a recharge section 143, a read circuit 132, and a counter 133.
  • the second substrate 2002 is formed with a photoelectric conversion section 141, a resistance section 142, a detection section 144, and a discharge section 145.
  • FIG. 35 is a block diagram showing a second example of a pixel to which the photodetection device according to the fifteenth embodiment is applied.
  • the solid-state imaging device includes a first substrate 2001, a second substrate 2012, and a third substrate 2003.
  • the second substrate 2002 is stacked on the first substrate 2001.
  • the third substrate 2003 is stacked on the second substrate 2012.
  • the first substrate 2001 is formed with a recharge section 143, a read circuit 132, and a counter 133.
  • the second substrate 2012 is formed with a resistance section 142, a detection section 144, and a discharge section 145.
  • the third substrate 2003 is formed with a photoelectric conversion section 141.
  • the second substrate 2002 on which the detection portion 144 and the discharge portion 145 are formed is stacked on the first substrate 2001 on which the recharge portion 143, the readout circuit 132, and the counter 133 are formed.
  • FIG. 36 is a block diagram showing an example of the configuration of an optical pulse response unit according to the sixteenth embodiment.
  • a low-voltage region 3001 and a high-voltage region 3002 are provided on the semiconductor substrate in which the optical pulse response unit 131 is formed.
  • a low-voltage transistor is formed in the low-voltage region 3001.
  • a high-voltage transistor is formed in the high-voltage region 3002.
  • the detection section 144 and the discharge section 145 are formed in the high-voltage region 3002.
  • the recharge section 143, the photoelectric conversion section 141, and the resistance section 142 are formed in the low-voltage region 3001.
  • the high-voltage regions 3002 may be arranged adjacent to each other for multiple pixels.
  • FIG. 37 is a plan view showing an example layout of an optical pulse response unit according to the sixteenth embodiment.
  • pixels 4001 are arranged in a matrix in the row and column directions on a semiconductor substrate 4000.
  • a low-voltage region 4002 and a high-voltage region 4004 are provided in each pixel 4001.
  • the low-voltage region 4002 is arranged around the high-voltage region 4004.
  • a boundary region 4003 is provided at the boundary between the low-voltage region 4002 and the high-voltage region 4004.
  • An element isolation region such as STI (Shallow Trench Isolation) may be formed in the boundary region 4003.
  • a recharge section 143 In the low-voltage region 4002, a recharge section 143, a photoelectric conversion section 141, and a resistance section 142 are formed for each pixel 4001. In the high-voltage region 4004, a detection section 144 and a discharge section 145 are formed for each pixel 4001.
  • pixels 4011 are arranged in a matrix in the row and column directions on a semiconductor substrate 4010.
  • a low-voltage region 4012 and a high-voltage region 4014 are provided in each pixel 4011.
  • a boundary region 4013 is provided at the boundary between the low-voltage region 4012 and the high-voltage region 4014 in each pixel 4011.
  • the high-voltage-resistant regions 4014 are arranged adjacent to each other, with the four pixels 4011 grouped together.
  • the boundary region 4013 can be arranged so as to surround the high-voltage-resistant regions 4014 arranged adjacent to each other between the four pixels 4011.
  • the high-voltage regions 4014 in which high-voltage transistors are formed are arranged adjacent to each other for a plurality of pixels 4011. This makes it possible to eliminate the need for the boundary region 4013 in the region adjacent to the high-voltage region 4014, and thus reduces the area of the element region.
  • the counter 133 that performs a counting operation based on the pulses read out by the readout circuit 132.
  • the solid-state imaging device is capable of switching between outputting the counter output and the MSB of the counter output.
  • FIG. 38 is a block diagram showing an example of the configuration of a solid-state imaging device to which a photodetector according to the seventeenth embodiment is applied.
  • the solid-state imaging device includes a pixel array section 117, a row scanning circuit 118, a column processing circuit 119, a control signal generating circuit 114, and a frame memory 115.
  • pixels 124 are arranged in a matrix in the row and column directions.
  • Each pixel 124 is connected to the column processing circuit 119 for each column via switches 122 and 125, and is connected to the row scanning circuit 118 for each row.
  • the switch 122 is connected to the counter output of the counter 133.
  • the switch 125 is connected to the MSB output of the counter 133.
  • Each pixel 124 is also connected to the control signal generation circuit 114 for each column.
  • Each pixel 124 outputs the count value of the pulse generated in response to the incidence of photons as pixel data.
  • the light receiving section on which the photons are incident may include a SPAD or an avalanche photodiode.
  • the row scanning circuit 118 selects the rows in sequence in synchronization with the vertical synchronization signal. To select the pixels 124 for each row, the row scanning circuit 118 supplies selection signals SEL ⁇ 1>- ⁇ n> to the switch 122 for each row. In addition, to reset the count value of each pixel 124 for each row, the row scanning circuit 118 supplies count reset signals RST ⁇ 1>- ⁇ n> to the pixels 124 for each row. In addition, the row scanning circuit 118 supplies MSB selection signals MEL ⁇ 1>- ⁇ n> to the switch 125 for each row to read out the MSB of the count value of each pixel 124 for each row.
  • the column processing circuit 119 performs various signal processing on the pixel data read out from each pixel 124.
  • the column processing circuit 119 also performs an extension process of the count number of the counter 133 based on the counter output read out from each pixel 124 and the MSB of the counter output.
  • the column processing circuit 119 determines the number of overflows of the counter 133 based on the MSB of the counter output read out from each pixel 124.
  • the column processing circuit 119 then adds a value shifted by the same number of shifts as the number of overflows to a bit string indicating the count value, and generates a count value in which the count value of the counter 133 is extended to the upper side. This count value is stored in the frame memory 115.
  • the anode of SPAD151 is connected to the resistor portion 142, and the cathode of SPAD151 is connected to the potential VRH. That is, the SPAD151 of this 18th embodiment is connected to have the opposite polarity to the SPAD151 of the first embodiment described above.
  • the recharge unit 143 is connected to the ground potential GND instead of the power supply voltage VDD, and the recharge control signal XRCG is input instead of the recharge control signal RCG.
  • the recharge control signal XRCG is a signal of the opposite polarity to the recharge control signal RCG.
  • the other connections of the light pulse response unit 131' are the same as those of the light pulse response unit 131 in the first embodiment described above.
  • the anode potential VA1 of SPAD151 and the potential VA2 of the resistor unit 142 change based on the incidence of photons on SPAD151. Then, based on the detection signal AQ of the potential VA2 of the resistor unit 142, the discharge unit 145 discharges at least a portion of the charge that can flow out to the photoelectric conversion unit 141 to a potential VRL whose potential difference from the ground potential GND of the recharge unit 143 is smaller than the potential VRH.
  • the charge is discharged to the potential VRL, which has a lower potential difference from the ground potential GND than the potential VRH, based on the detection result of the potential VA2 of the resistor unit 192 connected in series to the photoelectric conversion unit 191. This makes it possible to reduce power consumption compared to the case where the charge remaining after the quench of the SPAD151 is discharged to the potential VRH via the SPAD151.
  • the configuration of the 18th embodiment may be applied to any of the configurations of the first to seventeenth embodiments described above.
  • the charge is discharged to potential VRL, which is lower than potential VRH and has a potential difference from power supply potential VDD, based on detection signal AQ of detection unit 144.
  • a light receiving array unit in which light receiving units are arranged is provided on an upper chip, and a circuit array unit in which circuit units are arranged is provided on a lower chip.
  • FIG. 40 is a perspective view showing an example of a pixel array layer according to the 19th embodiment.
  • the pixel array section includes a light receiving array section 5002 and a circuit array section 5001.
  • the light receiving array section 5002 can be stacked on the circuit array section 5001.
  • the light receiving array section 5002 includes light receiving sections 5012.
  • the light receiving sections 5012 are arranged in a matrix in the row and column directions.
  • Each light receiving section 5012 can be provided with a photoelectric conversion section 141, a resistance section 142, a detection section 144, and a discharge section 145.
  • the resistance section 142, the detection section 144, and the discharge section 145 may be formed in a lower layer of the light receiving array section 5002.
  • the circuit array section 5001 includes circuit sections 5011.
  • the circuit sections 5011 are arranged in a matrix in the row and column directions.
  • a circuit section 5011 can be provided for each light receiving section 5012.
  • Each circuit section 5011 can be provided with a recharge section 143, a readout circuit 132, a counter 133, and the like.
  • the lower chip on which the circuit array section 5001 is formed and the upper chip on which the light receiving array section 5002 is formed may be directly bonded.
  • pad electrodes 5021 and 5022 can be formed on the lower chip and the upper chip, respectively.
  • the pad electrode 5021 is connected to the recharge section 143.
  • the pad electrode 5022 is connected to the photoelectric conversion section 141, the resistance section 142, the detection section 144, and the discharge section 145.
  • the pad electrodes 5021 and 5022 can be arranged opposite each other. Hybrid bonding can be used for the direct bonding of the lower chip and the upper chip. In this case, the pad electrodes 5021 and 5022 can be connected by Cu-Cu.
  • the junction capacitance of the direct bonding of the lower chip and the upper chip is added to the parasitic capacitance C2.
  • the parasitic capacitance C2 can be shielded from the photoelectric conversion section 141 via the resistance section 142.
  • the light receiving array section 5002 in which the light receiving sections 5012 are arranged is stacked on the circuit array section 5001 in which the circuit sections 5011 are arranged. This makes it possible to increase the area of the light receiving sections 5012 while suppressing an increase in chip size, thereby enabling the solid-state imaging device to be miniaturized while improving sensitivity.
  • the light receiving array section 5002 in which the light receiving sections 5012 are arranged is stacked on the circuit array section 5001 in which the circuit sections 5011 are arranged.
  • the light receiving array section in which the light receiving sections, each having a plurality of light receiving elements, are arranged is provided on an upper chip, and the circuit array section in which the circuit sections are arranged is provided on a lower chip.
  • FIG. 41 is a perspective view showing an example of stacking of a pixel array unit according to the twentieth embodiment.
  • the pixel array section includes a light receiving array section 5102 and a circuit array section 5101.
  • the light receiving array section 5102 can be stacked on the circuit array section 5101.
  • the light receiving array section 5102 includes light receiving sections 5112.
  • the light receiving sections 5112 are arranged in a matrix in the row and column directions.
  • Each light receiving section 5112 can be provided with a photoelectric conversion section 141, a resistance section 142, a detection section 144, and a discharge section 145.
  • each light receiving section 5112 can be provided with a plurality of photoelectric conversion sections 141.
  • the photoelectric conversion sections 141 may be arranged in a 2 ⁇ 2 array or a 3 ⁇ 3 array.
  • the resistance section 142, the detection section 144, and the discharge section 145 may be formed in a lower layer of the light receiving array section 5102.
  • the circuit array section 5101 includes circuit sections 5111.
  • the circuit sections 5111 are arranged in a matrix in the row and column directions.
  • a circuit section 5111 can be provided for each light receiving section 5112.
  • Each circuit section 5111 can be provided with a recharge section 143, a readout circuit 132, a counter 133, and the like.
  • the lower chip on which the circuit array section 5101 is formed and the upper chip on which the light receiving array section 5102 is formed may be directly bonded.
  • pad electrodes 5121, 5122 may be formed on the lower chip and the upper chip, respectively. These pad electrodes 5121, 5122 may be connected by Cu-Cu connection.
  • the light receiving array section 5102 in which the light receiving sections 5112, each having a plurality of photoelectric conversion sections 141, are arranged is stacked on the circuit array section 5101 in which the circuit sections 5111 are arranged.
  • the discharge unit 145 that discharges electric charges to the potential VRL, which has a potential difference from the power supply potential VDD smaller than the potential VRH is applied to a solid-state imaging device.
  • the discharge unit 145 that discharges electric charges to the potential VRL, which has a potential difference from the power supply potential VDD smaller than the potential VRH is applied to a distance measuring device.
  • FIG. 42 is a block diagram showing an example of the configuration of a distance measuring device according to the 21st embodiment.
  • the distance measuring device 6000 captures a distance image based on, for example, ToF (Time of Flight).
  • the distance image can be generated from a distance pixel signal based on the distance for each pixel in the depth direction from the distance measuring device 6000 to the subject 6001.
  • the distance measuring device 6000 includes a light emitting device 6100 and an image capturing device 6200.
  • the light emitting device 6100 includes a light emitting control unit 6101 and a light emitting unit 6102.
  • the light emission control unit 6101 controls the light irradiation pattern of the light emitting unit 6102 according to the control of the control unit 6202.
  • the light emitting unit 6102 emits light in a predetermined wavelength range according to the control of the light emission control unit 6101.
  • the predetermined wavelength range may be the infrared range.
  • the light emitting unit 6102 may be a laser diode or a light emitting diode.
  • the imaging device 6200 receives light that is emitted from the light emitting device 6100 and reflected by the subject 6001 for each pixel, and generates a distance image.
  • the imaging device 6200 includes an imaging unit 6201, a control unit 6202, a storage unit 6203, and a display unit 6204.
  • the imaging unit 6201 includes an optical system 6211, a light receiving unit 6221, and a signal processing unit 6231. Note that any of the configurations of the first to twentieth embodiments described above may be applied to the imaging unit 6201.
  • the optical system 6211 forms an image of the incident light on the light receiving surface of the light receiving unit 6221.
  • the optical system 6211 may also include a lens, an optical filter, an aperture, etc.
  • the light receiving unit 6221 receives the reflected light reflected by the subject 6001.
  • the light receiving unit 6221 may include a SPAD or a photodiode.
  • the light receiving unit 6221 receives the reflected light from the subject 6001 under the control of the control unit 6202, and supplies the resulting pixel signal to the signal processing unit 6231.
  • This pixel signal represents a digital count value that counts the time from when the light emitting device 6100 emits light to when the light receiving unit 6221 receives the light.
  • An emission timing signal that indicates the timing at which the light emitting unit 6102 emits light is also supplied from the control unit 6202 to the light receiving unit 6221.
  • the signal processing unit 6231 processes the pixel signal supplied from the light receiving unit 6221 under the control of the control unit 6202. For example, the signal processing unit 6231 detects the distance to the subject for each pixel based on the pixel signal supplied from the light receiving unit 6221, and generates a distance image showing the distance to the subject for each pixel. For example, the signal processing unit 6231 acquires the time (count value) from when the light emitting unit 6102 emits light to when each pixel of the light receiving unit 6221 receives the light multiple times for each pixel. The signal processing unit 6231 creates a histogram corresponding to the acquired time.
  • the signal processing unit 6231 detects the peak of the histogram to determine the time until the light irradiated from the light emitting unit 6102 is reflected by the subject 6001 and returns. Furthermore, the signal processing unit 6231 performs a calculation to obtain the distance to the object based on the determined time and the speed of light. The signal processing unit 6231 supplies the generated distance image to the control unit 6202.
  • the control unit 6202 controls the light emission control unit 6101 and the light receiving unit 6221.
  • the control unit 6202 supplies an irradiation signal to the light emission control unit 6101 and supplies a light emission timing signal to the light receiving unit 6221.
  • the light emission unit 6102 emits irradiation light in response to the irradiation signal.
  • the light emission timing signal may be the irradiation signal supplied to the light emission control unit 6101.
  • the control unit 6202 also supplies the distance image acquired from the imaging unit 6201 to the display unit 6204 and causes the display unit 6204 to display the image. Furthermore, the control unit 6202 causes the memory unit 6203 to store the distance image acquired from the imaging unit 6201.
  • the control unit 6202 may include a processor such as a CPU (Central Process INQ Unit) or a GPU (Graphics Process INQ Unit). Additionally, the control unit 6202 may include hardware circuits such as an ASIC (Application Specific Integrated Circuit) or an FPGA (Field Programmable Gate Array).
  • a processor such as a CPU (Central Process INQ Unit) or a GPU (Graphics Process INQ Unit). Additionally, the control unit 6202 may include hardware circuits such as an ASIC (Application Specific Integrated Circuit) or an FPGA (Field Programmable Gate Array).
  • ASIC Application Specific Integrated Circuit
  • FPGA Field Programmable Gate Array
  • the display unit 6204 displays a distance image, a user interface screen, etc.
  • the display unit 6204 may be a liquid crystal display device or an organic EL display device.
  • the memory unit 6203 stores setting information used for distance measurement and the distance image.
  • the memory unit 6203 may include semiconductor memory such as SRAM (Static Random Access Memory) or DRAM (Dynamic Random Access Memory), or may include a storage device such as a hard disk device or SSD (Solid State Drive).
  • the discharge unit 145 that discharges electric charge to a potential VRL that is lower than the potential VRH at which electric charge is discharged from the photoelectric conversion unit 141 is applied to the distance measuring device 6000. This allows the distance measuring device 6000 to perform distance measurement while reducing the power consumption when the light receiving unit 6221 receives light.
  • the charge is discharged to the potential VRL, which is lower than the potential VRH and has a potential difference from the power supply potential VDD, based on the detection result of the potential VK2 of the resistor unit 192 connected in series to the photoelectric conversion unit 191.
  • the photon detection node is connected to the ground potential based on the photon detection result.
  • FIG. 43 is a block diagram showing an example of the configuration of an optical pulse response unit according to the 22nd embodiment.
  • the optical pulse response unit 501 is the optical pulse response unit 441 of the fourth embodiment described above, to which a latch circuit 511 has been added.
  • the rest of the configuration of the optical pulse response unit 501 of the 22nd embodiment is similar to the configuration of the optical pulse response unit 441 of the fourth embodiment described above.
  • the readout circuit 132 is connected downstream of the optical pulse response unit 501.
  • the inverter 530 is connected downstream of the readout circuit 132.
  • the photon detection node can be set to the drain of the recharge transistor 433.
  • the latch circuit 511 maintains the photon detection node at a constant potential based on the output PLS of the readout circuit 132.
  • the latch circuit 511 includes a switch transistor 528.
  • An N-channel field effect transistor can be used as the switch transistor 528.
  • the switch transistor 528 is connected between the drain of the recharge transistor 433 and the ground potential.
  • the output PLS of the readout circuit 132 is input to the gate of the switch transistor 528. At this time, the switch transistor 528 and the readout circuit 132 form a feedback loop, and the photon detection result can be held.
  • the switch transistor 528 When the output PLS of the readout circuit 132 rises, the switch transistor 528 turns on and the gate potential VK3 of the readout transistor 442 is fixed to the ground potential. When the output PLS of the readout circuit 132 is reset based on the active signal INT, the switch transistor 528 turns off. At this time, the photon detection node is disconnected from the constant potential and the optical pulse response unit 501 transitions to a state of waiting for detection.
  • the feed-through prevention signal EAQ may also be input to the gate of the feed-through prevention transistor 437.
  • the inverter 530 inverts the output PLS of the read circuit 132 and outputs it.
  • the inverter 530 includes a P-channel field effect transistor 534 and an N-channel field effect transistor 533.
  • the P-channel field effect transistor 534 and the N-channel field effect transistor 533 are connected in series with each other.
  • the output PLS of the read circuit 132 is input to the gate of the P-channel field effect transistor 534 and the gate of the N-channel field effect transistor 533.
  • FIG. 44 is a timing chart showing the operation of the optical pulse response unit according to the 22nd embodiment.
  • the switch transistor 528 turns on and the gate potential VK3 of the readout transistor 442 is fixed to the ground potential.
  • the cathode potential VK1 of the SPAD151 drops.
  • the SPAD151 is quenched, and the cathode potential VK1 of the SPAD151 begins to rise (t34).
  • the gate potential VK3 of the readout transistor 442 is fixed to the ground potential, the output PLS of the readout circuit 132 remains at a high level, and the output OUT of the inverter 530 remains at a low level.
  • the recharge control signal RCG falls (t35)
  • the SPAD151 is recharged through the resistor section 142, and the cathode potential VK1 of the SPAD151 and the gate potential VK3 of the read transistor 442 rise.
  • the initialization signal INT rises (t36)
  • the output PLS of the read circuit 132 falls.
  • the output OUT of the inverter 530 rises.
  • FIG. 45 is a timing chart showing a comparative example of the operation of the optical pulse response unit according to the 22nd embodiment.
  • the optical pulse response unit 501 does not have a latch circuit 511.
  • the cathode potential VK1 of the SPAD151 drops.
  • the SPAD151 is quenched, and the cathode potential VK1 of the SPAD151 starts to rise (t42).
  • the gate potential VK3 of the read transistor 442 drops, and the output PLS of the read circuit 132 rises.
  • the output OUT of the inverter 530 falls.
  • a latch circuit 511 is provided that maintains the photon detection node at a constant potential based on the output PLS of the readout circuit 132. This makes it possible to prevent re-detection of photons and unstable operation even when there is leakage in the clip transistor 432 and the recharge transistor 433. Furthermore, even when the detection transistor 434 does not operate, photons can be counted correctly, and the detection margin can be increased.
  • a switch transistor 528 is provided which fixes the gate potential VK3 of the read transistor 442 to the ground potential when the output PLS of the read circuit 132 rises.
  • a switch transistor is provided which fixes the output PLS of the read circuit 132 to the power supply potential when the output OUT of the inverter 530 falls.
  • FIG. 46 is a block diagram showing an example of the configuration of a pixel to which an optical pulse response unit according to the 23rd embodiment is applied.
  • this pixel is a pixel to which the optical pulse response unit 441 of the fourth embodiment described above is applied, to which a latch circuit 512 has been added.
  • the rest of the configuration of the pixel of the 23rd embodiment is the same as the configuration of the pixel to which the optical pulse response unit 441 of the fourth embodiment described above is applied.
  • the readout circuit 132 is connected downstream of the optical pulse response unit 441.
  • the inverter 530 is connected downstream of the readout circuit 132.
  • the photon detection node can be set to the drain of active transistor 443.
  • Latch circuit 512 maintains the photon detection node at a constant potential based on the output OUT of inverter 530.
  • the latch circuit 512 includes a switch transistor 529.
  • a P-channel field effect transistor can be used as the switch transistor 529.
  • the switch transistor 529 is connected in parallel to the read transistor 442.
  • the output OUT of the inverter 530 is input to the gate of the switch transistor 529. At this time, the switch transistor 529 and the inverter 530 form a feedback loop, and the photon detection result can be held.
  • the switch transistor 529 turns on and the drain of the active transistor 443 is fixed to the ground potential.
  • the switch transistor 529 turns off. At this time, the photon detection node is separated from the constant potential and the optical pulse response unit 441 transitions to a state of waiting for detection.
  • a latch circuit 512 is provided that maintains the photon detection node at a constant potential based on the output OUT of the inverter 530. This makes it possible to prevent re-detection of photons and unstable operation even when there is leakage in the clip transistor 432 and the recharge transistor 433. Furthermore, even when the detection transistor 434 does not operate, photons can be counted correctly, and the detection margin can be increased. Furthermore, there is no need to connect the latch circuit 511 to the input of the readout circuit 132, making it possible to prevent an increase in the input capacitance of the readout circuit 132.
  • the photon detection node is connected to the ground potential based on the result of photon detection.
  • the photon detection node is connected to the ground potential and recharging is stopped based on the result of photon detection.
  • FIG. 47 is a block diagram showing an example of the configuration of an optical pulse response unit according to the 24th embodiment.
  • the optical pulse response unit 503 is the optical pulse response unit 501 of the 22nd embodiment described above, to which a recharge control transistor 523 has been added.
  • the rest of the configuration of the optical pulse response unit 503 of the 24th embodiment is similar to the configuration of the optical pulse response unit 501 of the 22nd embodiment described above.
  • the recharge control transistor 523 controls the recharge of the photoelectric conversion unit 141 based on the photon detection result.
  • the recharge control transistor 523 may be a P-channel field effect transistor.
  • the recharge control transistor 523 is connected in series to the switch transistor 528.
  • the source of the recharge control transistor 523 is connected to the power supply potential VDD.
  • the output PLS of the readout circuit 132 is input to the gate of the recharge control transistor 523.
  • the switch transistor 528 turns off and the recharge control transistor 523 turns on.
  • the photon detection node is disconnected from the constant potential, the optical pulse response unit 503 transitions to a detection waiting state, and the gate potential VK3 of the readout transistor 442 is reset.
  • a recharge control transistor 523 is provided that controls the recharge of the photoelectric conversion unit 141 based on the result of photon detection. This makes it possible to stop the recharge of the photoelectric conversion unit 141 when a photon is detected, thereby reducing the number of elements used to control the recharge.
  • the photon detection node is connected to the ground potential based on the photon detection result.
  • the photon detection node is connected to the ground potential based on the photon detection result, and the readout circuit 132 and the recharge unit 143 are disconnected.
  • FIG. 48 is a block diagram showing an example of the configuration of an optical pulse response unit according to the 25th embodiment.
  • the optical pulse response unit 504 is the optical pulse response unit 501 of the 22nd embodiment described above, to which a cutoff transistor 524 has been added.
  • the rest of the configuration of the optical pulse response unit 504 of the 25th embodiment is similar to the configuration of the optical pulse response unit 501 of the 22nd embodiment described above.
  • the cutoff transistor 524 cuts off the switch transistor 528 and the recharge unit 143 based on the output PLS of the readout circuit 132.
  • a P-channel field effect transistor can be used as the cutoff transistor 524.
  • the cutoff transistor 524 is connected between the drain of the switch transistor 528 and the drain of the recharge transistor 433.
  • the output PLS of the readout circuit 132 is input to the gate of the cutoff transistor 524.
  • the switch transistor 528 turns off and the cutoff transistor 524 turns on. At this time, the photon detection node is disconnected from the constant potential, the switch transistor 528 and the recharge unit 143 are connected, and the optical pulse response unit 504 transitions to a state of waiting for detection.
  • a cutoff transistor 524 is provided that cuts off the switch transistor 528 and the recharge unit 143 based on the output PLS of the readout circuit 132. This makes it possible to recharge the photoelectric conversion unit 141 when the photon detection node is fixed to a constant potential.
  • the charge is discharged to the potential VRL, which has a smaller potential difference from the power supply potential VDD than the potential VRH, based on the output PLS of the readout circuit 132.
  • the amplitude of the output of the photon detection result is limited, and a reset transistor that resets the photon detection result is disposed in the amplitude limiting region to operate at a low voltage.
  • FIG. 49 is a block diagram showing an example of the configuration of a pixel to which an optical pulse response unit according to the 26th embodiment is applied.
  • the optical pulse response unit 505 includes a latch circuit 511 instead of the discharge unit 145 of the tenth embodiment described above. Furthermore, the optical pulse response unit 505 has the clip transistor 432 removed from the optical pulse response unit 921 of the tenth embodiment described above. The rest of the configuration of the optical pulse response unit 505 of the twenty-sixth embodiment is the same as the configuration of the optical pulse response unit 921 of the tenth embodiment described above.
  • this pixel has an amplitude limiting transistor 525 and a reset transistor 536 added to the pixel to which the optical pulse response unit 921 of the above-mentioned tenth embodiment is applied.
  • this pixel has an inverter 530 instead of the buffer 922 of the above-mentioned tenth embodiment.
  • this pixel has the active transistor 443 removed from the pixel to which the optical pulse response unit 921 of the above-mentioned tenth embodiment is applied.
  • the rest of the configuration of the pixel of the twenty-sixth embodiment is the same as the configuration of the pixel to which the optical pulse response unit 921 of the above-mentioned tenth embodiment is applied.
  • the recharge transistor 433 and resistor 152 are connected in series.
  • the gate of the read transistor 442 is connected to the connection point between the recharge transistor 433 and resistor 152.
  • the source of the active transistor 441 is connected to the power supply potential VDD.
  • a detection stop signal DIS is input to the gate of the active transistor 441.
  • the level of the detection stop signal DIS is changed based on the same timing as the initialization signal INT. However, the amplitude of the detection stop signal DIS is different from that of the initialization signal INT. For example, the amplitude of the detection stop signal DIS can be set to 3 V, and the amplitude of the initialization signal INT can be set to 0.8 V.
  • the switch transistor 528 is connected between the drain of the recharge transistor 433 and the ground potential.
  • the gate of the switch transistor 528 is connected to the drain of the readout transistor 442. At this time, the switch transistor 528 and the readout transistor 442 form a feedback loop, and the photon detection result can be held.
  • the switch transistor 528 can also have the same function as the discharge transistor 435 of the tenth embodiment described above. At this time, the switch transistor 528 can discharge the charge to the ground potential based on the output PLS of the read transistor 442.
  • the amplitude limiting transistor 525 limits the amplitude of the output of the photon detection result.
  • the output PLS of the readout transistor 442 can be used as the output of the photon detection result.
  • the amplitude limiting transistor 525 can be an N-channel field effect transistor.
  • the amplitude limiting transistor 525 is connected between the drain of the readout transistor 442 and the inverter 530.
  • a constant voltage VT1 is applied to the gate of the amplitude limiting transistor 525. This constant voltage VT1 can be set to, for example, 1.5 V.
  • the reset transistor 536 resets the photon detection result.
  • the reset transistor 536 is disposed in a region where the amplitude is limited by the amplitude limiting transistor 525. At this time, the reset transistor 536 operates at a lower voltage than the latch circuit 511.
  • the latch circuit 511 can support 3V operation, and the reset transistor 536 can support 0.8V operation.
  • the drain of the reset transistor 536 is connected to the source of the amplitude limiting transistor 525.
  • An active signal INT is applied to the gate of the reset transistor 536. At this time, the output PLS of the read transistor 442 is limited in amplitude by the amplitude limiting transistor 525 and applied to the source of the reset transistor 536.
  • the optical pulse response section 505, the active transistor 441, the readout transistor 442 and the amplitude limiting transistor 525 are arranged on a first substrate 535.
  • the reset transistor 536 and the inverter 530 are arranged on a second substrate 545.
  • the first substrate 535 can be stacked on the second substrate 545.
  • the first substrate 535 can be compatible with high voltage operation, and the second substrate 545 can be compatible with low voltage operation.
  • the switch transistor 528 turns on and the gate potential VK2 of the readout transistor 442 is fixed to the ground potential.
  • the switch transistor 528 turns off. At this time, the photon detection node is disconnected from the constant potential and the optical pulse response unit 505 transitions to a state of waiting for detection.
  • the above-mentioned 26th embodiment is provided with an amplitude limiting transistor 525 that limits the amplitude of the output of the photon detection result, and a reset transistor 536 that is disposed in the amplitude limiting region and resets the photon detection result.
  • This allows the reset transistor 536 to operate at a low voltage, making it possible to increase the speed of the reset transistor 536 and reducing the number of elements disposed on the first substrate 535.
  • the switch transistor 528 not only connects the detection node to a constant potential when a photon is detected, but can also drain the charge to a constant potential. This makes it possible to prevent redetection of photons and unstable operation while suppressing an increase in the number of elements in the optical pulse response unit 505, and also reduces power consumption.
  • FIG. 50 is a block diagram showing an example of the configuration of a pixel to which an optical pulse response unit according to the 27th embodiment is applied.
  • the optical pulse response unit 506 is the optical pulse response unit 505 of the 26th embodiment described above, to which a recharge control transistor 526 has been added.
  • the rest of the configuration of the optical pulse response unit 506 of the 27th embodiment is the same as the configuration of the optical pulse response unit 505 of the 26th embodiment described above.
  • the recharge control transistor 526 controls the recharge of the photoelectric conversion unit 141 based on the photon detection result.
  • the recharge control transistor 526 may be a P-channel field effect transistor.
  • the recharge control transistor 526 is connected in series to the recharge transistor 433.
  • the source of the recharge control transistor 526 is connected to the power supply potential VDD.
  • the output PLS of the readout transistor 442 is input to the gate of the recharge control transistor 526.
  • the optical pulse response section 506, the active transistor 441, the readout transistor 442 and the amplitude limiting transistor 525 are arranged on a first substrate 536.
  • the reset transistor 536 and the inverter 530 are arranged on a second substrate 545.
  • the first substrate 536 can be stacked on the second substrate 545.
  • the switch transistor 528 turns off and the recharge control transistor 526 turns on.
  • the photon detection node is disconnected from the constant potential, the optical pulse response unit 506 transitions to a detection wait state, and the photoelectric conversion unit 141 becomes capable of being recharged.
  • a recharge control transistor 526 is provided that controls the recharge of the photoelectric conversion unit 141 based on the result of photon detection. This makes it possible to stop the recharge of the photoelectric conversion unit 141 when a photon is detected, and reduces the number of elements used to control the recharge. In addition, it becomes possible to operate the reset transistor 536 at a low voltage, making it possible to increase the speed of the reset transistor 536.
  • FIG. 51 is a block diagram showing an example of the configuration of a pixel to which an optical pulse response unit according to the 28th embodiment is applied.
  • the optical pulse response unit 507 is the optical pulse response unit 505 of the 26th embodiment described above, to which an amplitude limiting transistor 527 has been added.
  • the rest of the configuration of the optical pulse response unit 507 of the 28th embodiment is the same as the configuration of the optical pulse response unit 505 of the 26th embodiment described above.
  • an amplitude limiting transistor 525 is connected between the readout circuit 132 and the inverter 530 of the above-mentioned 22nd embodiment.
  • the rest of the configuration of a pixel to which the optical pulse response unit 507 of the 28th embodiment is applied is the same as the configuration of a pixel to which the optical pulse response unit 505 of the above-mentioned 26th embodiment is applied.
  • the amplitude limiting transistor 527 limits the amplitude of the input to the recharge unit 143.
  • a P-channel field effect transistor can be used as the amplitude limiting transistor 527.
  • the amplitude limiting transistor 527 is connected between the drain of the recharge transistor 433 and the resistor 152.
  • a constant voltage VT2 is applied to the gate of the amplitude limiting transistor 527. This constant voltage VT2 can be set to, for example, 0 V.
  • the recharge unit 143 can be placed in an area where the amplitude is limited by the amplitude limiting transistor 527.
  • the recharge unit 143 can operate at a lower voltage than the latch circuit 511.
  • the gate potential VK2 of the read transistor 442 has its amplitude limited by the amplitude limiting transistor 527 and is input to the recharge transistor 433.
  • the output PLS of the read circuit 132 has its amplitude limited by the amplitude limiting transistor 525 and is input to the inverter 530.
  • the optical pulse response unit 507, readout circuit 132, and amplitude limiting transistor 525 other than the recharge unit 143 are arranged on a first substrate 537.
  • the recharge unit 143 and inverter 530 are arranged on a second substrate 547.
  • the first substrate 537 can be stacked on the second substrate 547.
  • an amplitude limiting transistor 527 is provided to limit the amplitude of the input to the recharge unit 143. This allows the recharge unit 143 to operate at a low voltage, making it possible to increase the speed of the recharge unit 143 and reduce power consumption.
  • FIG. 52 is a block diagram showing an example of the configuration of a pixel to which an optical pulse response unit according to the 29th embodiment is applied.
  • this pixel has the optical pulse response unit 507 of the 28th embodiment described above, instead of the optical pulse response unit 505 applied to the pixel of the 26th embodiment described above.
  • the rest of the configuration of the pixel to which the optical pulse response unit 507 of the 29th embodiment is applied is the same as the configuration of the pixel of the 26th embodiment described above.
  • an amplitude limiting transistor 525 that limits the amplitude of the output of the photon detection result and an amplitude limiting transistor 527 that limits the amplitude of the input to the recharge unit 143 are provided. This allows the reset transistor 536 and the recharge unit 143 to operate at a low voltage, making it possible to increase the speed of the reset transistor 536 and the recharge unit 143. It also makes it possible to reduce the number of elements arranged on the first substrate 538, and reduces power consumption.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure may be realized as a device mounted on any type of moving body such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility device, an airplane, a drone, a ship, or a robot.
  • FIG. 53 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile object control system to which the technology disclosed herein can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside vehicle information detection unit 12030, an inside vehicle information detection unit 12040, and an integrated control unit 12050.
  • Also shown as functional components of the integrated control unit 12050 are a microcomputer 12051, an audio/video output unit 12052, and an in-vehicle network I/F (interface) 12053.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 functions as a control device for a drive force generating device for generating the drive force of the vehicle, such as an internal combustion engine or a drive motor, a drive force transmission mechanism for transmitting the drive force to the wheels, a steering mechanism for adjusting the steering angle of the vehicle, and a braking device for generating a braking force for the vehicle.
  • the body system control unit 12020 controls the operation of various devices installed in the vehicle body according to various programs.
  • the body system control unit 12020 functions as a control device for a keyless entry system, a smart key system, a power window device, or various lamps such as headlamps, tail lamps, brake lamps, turn signals, and fog lamps.
  • radio waves or signals from various switches transmitted from a portable device that replaces a key can be input to the body system control unit 12020.
  • the body system control unit 12020 accepts the input of these radio waves or signals and controls the vehicle's door lock device, power window device, lamps, etc.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of light received.
  • the imaging unit 12031 can output the electrical signal as an image, or as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light, or may be invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects information inside the vehicle.
  • a driver state detection unit 12041 that detects the state of the driver is connected.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 may calculate the driver's degree of fatigue or concentration based on the detection information input from the driver state detection unit 12041, or may determine whether the driver is dozing off.
  • the microcomputer 12051 can calculate control target values for the driving force generating device, steering mechanism, or braking device based on information inside and outside the vehicle acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040, and output control commands to the drive system control unit 12010.
  • the microcomputer 12051 can perform cooperative control aimed at realizing the functions of an Advanced Driver Assistance System (ADAS), including vehicle collision avoidance or impact mitigation, following driving based on the distance between vehicles, maintaining vehicle speed, vehicle collision warning, or vehicle lane departure warning.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 can also control the driving force generating device, steering mechanism, braking device, etc. based on information about the surroundings of the vehicle acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040, thereby performing cooperative control aimed at automatic driving, which allows the vehicle to travel autonomously without relying on the driver's operation.
  • the microcomputer 12051 can also output control commands to the body system control unit 12020 based on information outside the vehicle acquired by the outside-vehicle information detection unit 12030. For example, the microcomputer 12051 can control the headlamps according to the position of a preceding vehicle or an oncoming vehicle detected by the outside-vehicle information detection unit 12030, and perform cooperative control aimed at preventing glare, such as switching high beams to low beams.
  • the audio/image output unit 12052 transmits at least one output signal of audio and image to an output device capable of visually or audibly notifying the occupants of the vehicle or the outside of the vehicle of information.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • FIG. 54 shows an example of the installation position of the imaging unit 12031.
  • the imaging unit 12031 includes imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, at the front nose, side mirrors, rear bumper, back door, and upper part of the windshield inside the vehicle cabin of the vehicle 12100.
  • the imaging unit 12101 provided at the front nose and the imaging unit 12105 provided at the upper part of the windshield inside the vehicle cabin mainly acquire images of the front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided at the side mirrors mainly acquire images of the sides of the vehicle 12100.
  • the imaging unit 12104 provided at the rear bumper or back door mainly acquires images of the rear of the vehicle 12100.
  • the imaging unit 12105 provided at the upper part of the windshield inside the vehicle cabin is mainly used to detect leading vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, etc.
  • FIG. 54 shows an example of the imaging ranges of the imaging units 12101 to 12104.
  • Imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • imaging range 12114 indicates the imaging range of the imaging unit 12104 provided on the rear bumper or back door.
  • an overhead image of the vehicle 12100 viewed from above is obtained by superimposing the image data captured by the imaging units 12101 to 12104.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera consisting of multiple imaging elements, or an imaging element having pixels for detecting phase differences.
  • the microcomputer 12051 can obtain the distance to each solid object within the imaging ranges 12111 to 12114 and the change in this distance over time (relative speed with respect to the vehicle 12100) based on the distance information obtained from the imaging units 12101 to 12104, and can extract as a preceding vehicle, in particular, the closest solid object on the path of the vehicle 12100 that is traveling in approximately the same direction as the vehicle 12100 at a predetermined speed (e.g., 0 km/h or faster). Furthermore, the microcomputer 12051 can set the inter-vehicle distance that should be maintained in advance in front of the preceding vehicle, and perform automatic braking control (including follow-up stop control) and automatic acceleration control (including follow-up start control). In this way, cooperative control can be performed for the purpose of automatic driving, which runs autonomously without relying on the driver's operation.
  • automatic braking control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 classifies and extracts three-dimensional object data on three-dimensional objects, such as two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, utility poles, and other three-dimensional objects, based on the distance information obtained from the imaging units 12101 to 12104, and can use the data to automatically avoid obstacles.
  • the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see.
  • the microcomputer 12051 determines the collision risk, which indicates the risk of collision with each obstacle, and when the collision risk is equal to or exceeds a set value and there is a possibility of a collision, it can provide driving assistance for collision avoidance by outputting an alarm to the driver via the audio speaker 12061 or the display unit 12062, or by forcibly decelerating or steering the vehicle to avoid a collision via the drive system control unit 12010.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the captured image of the imaging units 12101 to 12104. The recognition of such a pedestrian is performed, for example, by a procedure of extracting feature points in the captured image of the imaging units 12101 to 12104 as infrared cameras, and a procedure of performing pattern matching processing on a series of feature points that indicate the contour of an object to determine whether or not it is a pedestrian.
  • the audio/image output unit 12052 controls the display unit 12062 to superimpose a rectangular contour line for emphasis on the recognized pedestrian.
  • the audio/image output unit 12052 may also control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the technology disclosed herein can be applied to the outside vehicle information detection unit 12030 and the imaging unit 12031.
  • the imaging device 100 described above can be applied to the imaging unit 12031.
  • the distance measuring device 6000 described above can be applied to the outside vehicle information detection unit 12030.
  • the above-described embodiment shows an example for realizing the present technology, and there is a corresponding relationship between the matters in the embodiment and the matters specifying the invention in the claims. Similarly, there is a corresponding relationship between the matters specifying the invention in the claims and the matters in the embodiment of the present technology that have the same name.
  • the present technology is not limited to the embodiment, and can be realized by making various modifications to the embodiment without departing from the gist of the technology.
  • the effects described in this specification are merely examples and are not limiting, and other effects may also be present.
  • the present technology can also be configured as follows. (1) a photoelectric conversion unit having a first electrode connected to a first potential and multiplying charges generated from photons; a resistor portion connected in series to the photoelectric conversion portion in a second electrode opposite to the first electrode; a recharge unit that recharges the photoelectric conversion unit via the resistance unit; A photodetection device comprising the resistance portion and a discharge portion connected to a second potential whose potential difference from a potential opposite to the side of the recharge portion to which the resistance portion is connected is smaller than the first potential. (2) The photodetector according to (1), wherein the resistance value of the resistor section is greater than the resistance value of the photoelectric conversion section.
  • the control signal includes a plurality of control signals having different periods from each other, The photodetector according to (5), wherein the discharge of electric charges from the discharge portion is set for each of the periods.
  • the photodetection device further comprising a readout circuit that reads out a result of the photon detection by the photoelectric conversion unit from an input side of the detection unit.
  • the photodetection device further comprising a readout circuit that reads out a result of the photon detection by the photoelectric conversion unit from an output side of the detection unit.
  • the photodetector according to any one of (7) to (9), further comprising an amplitude limiting transistor connected between the detection section and the discharge section to limit the amplitude of the output of the detection section.
  • a through-current prevention transistor that prevents a through-current from flowing through the detection unit; an initialization transistor connected in series to an output side of the detection unit and configured to initialize the output of the detection unit; a clip transistor that blocks the potential of the resistor from being input to a readout circuit that reads out the detection result of the photons;
  • the photodetector according to any one of (7) to (13), wherein at least one of the feed-through prevention transistor, the initialization transistor, and the clip transistor is shared by a plurality of pixels.
  • a through-current prevention transistor that prevents a through-current from flowing through the detection unit; an initialization transistor connected in series to an output side of the detection unit and initializing the output of the detection unit;
  • the photodetector device according to any one of (7) to (14), wherein at least one of the feed-through prevention transistor and the initialization transistor includes a driver that limits an input amplitude.
  • the photodetector according to any one of (7) to (15), further comprising a resistor connected between the recharge section and the resistance section.
  • the light detection device according to any one of (7) to (16), further comprising: a third substrate stacked on the second substrate and having the photoelectric conversion portion formed thereon.
  • a second amplitude limiting transistor is provided to limit the amplitude of the input of the recharge unit.
  • Imaging device 101 Optical system 102 Solid-state imaging device 103 Imaging control unit 104 Image processing unit 105 Memory unit 106 Display unit 107 Operation unit 108 Bus 111 Pixel array unit 112 Row scanning circuit 113 Column processing circuit 114 Control signal generating circuit 115 Frame memory 121 Pixel 122, 155 Switch 131 Optical pulse response unit 132 Readout circuit 133 Counter 141 Photoelectric conversion unit 142 Resistance unit 143 Recharge unit 144 Detection unit 145 Discharge unit 151 SPAD 152 Resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

アバランシェ増幅に基づいて光子の入射を検出可能な光検出装置の消費電力を低減する。　光検出装置は、第１の電極が第１の電位に接続され、光子から生成した電荷を増倍する光電変換部と、第１の電極とは反対の第２の電極において、光電変換部に直列に接続された抵抗部と、抵抗部を介して光電変換部をリチャージするリチャージ部と、抵抗部と、リチャージ部の抵抗部が接続された側とは反対の電位からの電位差が第１の電位よりも小さい第２の電位に接続された排出部とを備える。光検出装置は、抵抗部の電位を検出する検出部を備えてもよい。

Description

光検出装置
　本技術は、光検出装置に関する。詳しくは、本技術は、アバランシェ増幅に基づいて光子の入射を検出可能な光検出装置に関する。
　光検出装置では、光子の入射に応じてパルスを出力するものがある。例えば、光子の入射に応じて生成された電荷を増倍可能なフォトン応答増倍部を備え、抵抗部を介してフォトン応答増倍部から出力を読出す受光素子が提案されている（例えば、特許文献１参照）。このとき、光子の入射に応じて生成された電荷を増倍するために、アバランシェ増幅が用いられる。アバランシェ増幅では、光子応答増倍部に数１０Ｖ程度の逆バイアスが印加されることがあり、光子応答増倍部に高電圧がかかる。上述の抵抗部により増倍部出力につながる容量が電気的に遮蔽され、光子応答増倍部に電流が流れた際に生じる電荷の消費量を抑制することで消費電力の低減をはかっていた。
国際公開第２０２１／１７２２１６号
　太陽光下のように光子入射頻度の高い環境下においては、上述の抵抗部による電荷遮蔽後にリチャージ開始までの間に複数回の光子入射が生じる。これにより遮蔽され電荷がこの複数回の光子入射により高電位のついた電源に排出されるため、消費電力の増大を招くおそれがあった。
　本技術はこのような状況に鑑みて生み出されたものであり、アバランシェ増幅に基づいて光子の入射を検出可能な光検出装置の消費電力を低減することを目的とする。
　本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、第１の電極が第１の電位に接続され、光子から生成した電荷を増倍する光電変換部と、前記第１の電極とは反対の第２の電極において、前記光電変換部に直列に接続された抵抗部と、前記抵抗部を介して前記光電変換部をリチャージするリチャージ部と、前記抵抗部と、前記リチャージ部の前記抵抗部が接続された側とは反対の電位からの電位差が前記第１の電位よりも小さい第２の電位に接続された排出部とを備える光検出装置である。これにより、光電変換部に流出する少なくとも一部の電荷の排出先が低電位化されるという作用をもたらす。
　また、第１の側面において、前記抵抗部の抵抗値は、前記光電変換部の抵抗値よりも大きくてもよい。これにより、光電変換部に付加される寄生容量から光電変換部に電荷が流出するのが抑制されるという作用をもたらす。
　また、第１の側面において、前記リチャージ部は、前記抵抗部の電位の検出結果に基づいて、前記光電変換部をリチャージしてもよい。これにより、検出部の検出結果に基づいてリチャージ期間が設定されるという作用をもたらす。
　また、第１の側面において、前記リチャージ部は、外部からの制御信号に基づいて、前記光電変換部をリチャージしてもよい。これにより、リチャージ期間が外部から制御されるという作用をもたらす。
　また、第１の側面において、前記制御信号は周期信号でもよい。これにより、リチャージ期間が外部から周期的に制御されるという作用をもたらす。
　また、第１の側面において、前記制御信号は、互いに周期が異なる複数の制御信号を備え、前記排出部からの電荷の排出の有無が前記周期ごとに設定されてもよい。これにより、リチャージ期間の長さに応じて排出部からの電荷の排出にかかる期間が短縮されるという作用をもたらす。
　また、第１の側面において、前記抵抗部の電位を検出する検出部をさらに備えてもよい。これにより、抵抗部の電位の検出結果に基づいて、排出部が制御されるという作用をもたらす。
　また、第１の側面において、前記光電変換部による前記光子の検出結果を前記検出部の入力側から読出す読出回路をさらに備えてもよい。これにより、検出部の入力に基づいて光子の検出結果が読出されるという作用をもたらす。
　また、第１の側面において、前記光電変換部による前記光子の検出結果を前記検出部の出力側から読出す読出回路をさらに備えてもよい。これにより、検出部の出力に基づいて光子の検出結果が読出されるという作用をもたらす。
　また、第１の側面において、前記検出部と前記排出部との間に接続され、前記検出部の出力の振幅を制限する振幅制限トランジスタをさらに備えてもよい。これにより、排出部を駆動する電力が低減されるという作用をもたらす。
　また、第１の側面において、前記検出部の出力側に直列に接続され、前記検出部の出力を初期化する初期化トランジスタをさらに備えてもよい。これにより、排出部からの電荷の排出動作が安定化されるという作用をもたらす。
　また、第１の側面において、前記検出部に貫通電流が流れるのを防止する貫通防止トランジスタをさらに備えてもよい。これにより、検出部の動作時の消費電力が低減されるという作用をもたらす。
　また、第１の側面において、前記光子の検出結果を読出す読出回路に前記抵抗部の電位が入力されるのを遮断するクリップトランジスタをさらに備えてもよい。これにより、光電変換部にて光子が検出された後、光子の検出結果が読出されるという作用をもたらす。
　また、第１の側面において、前記検出部に貫通電流が流れるのを防止する貫通防止トランジスタと、前記検出部の出力側に直列に接続され、前記検出部の出力を初期化する初期化トランジスタと、前記光子の検出結果を読出す読出回路に前記抵抗部の電位が入力されるのを遮断するクリップトランジスタとを備え、前記貫通防止トランジスタ、前記初期化トランジスタおよび前記クリップトランジスタのうちの少なくともいずれか１つは複数の画素で共有されてもよい。これにより、１画素当たりのトランジスタ数が削減されるという作用をもたらす。
　また、第１の側面において、前記検出部に貫通電流が流れるのを防止する貫通防止トランジスタと、前記検出部の出力側に直列に接続され、前記検出部の出力を初期化する初期化トランジスタとを備え、前記貫通防止トランジスタおよび前記初期化トランジスタのうちの少なくともいずれか１つは、入力の振幅を制限するドライバを備えてもよい。これにより、振幅制限トランジスタまたは初期化トランジスタを駆動する電力が低減されるという作用をもたらす。
　また、第１の側面において、前記リチャージ部と前記抵抗部との間に接続された抵抗をさらに備えてもよい。これにより、検出部を駆動する電力が低減されるという作用をもたらす。
　また、第１の側面において、前記リチャージ部、前記光子の検出結果を読出す読出回路および前記読出回路の読出し結果に基づいてカウントを行うカウンタのうちの少なくともいずれか１つが形成された第１基板と、前記第１基板上に積層され、前記光電変換部、前記抵抗部、前記検出部および前記排出部が形成された第２基板とを備えてもよい。これにより、耐圧が互いに異なるトランジスタが別基板に形成されるという作用をもたらす。
　また、第１の側面において、前記リチャージ部、前記光子の検出結果を読出す読出回路および前記読出回路の読出し結果に基づいてカウントを行うカウンタのうちの少なくともいずれか１つが形成された第１基板と、前記第１基板上に積層され、前記抵抗部、前記検出部および前記排出部が形成された第２基板と、前記第２基板上に積層され、前記光電変換部が形成された第３基板とを備えてもよい。これにより、光電変換部の受光面積を増大させつつ、耐圧が互いに異なるトランジスタが別基板に形成されるという作用をもたらす。
　また、第１の側面において、低耐圧トランジスタが形成される低耐圧領域と、複数の画素について互いに隣接して配置され、高耐圧トランジスタが形成される高耐圧領域とを備え、前記検出部および前記排出部は、前記高耐圧領域に形成されてもよい。これにより、検出部および排出部を画素ごとに分離する１画素当たりの分離領域の面積が削減されるという作用をもたらす。
　また、第１の側面において、前記光子の検出結果を読出す読出回路をさらに備え、前記排出部は、前記読出回路の出力に基づいて、前記光電変換部に流出可能な少なくとも一部の電荷を前記第１電位よりも低い第２電位に排出してもよい。これにより、読出回路の出力に基づいて排出部が駆動されるという作用をもたらす。
　また、第１の側面において、前記光子の検出結果をラッチするラッチ回路をさらに備えてもよい。これにより、光子の検出結果が安定化されるという作用をもたらす。
　また、第１の側面において、前記ラッチ回路は、前記光子の検出結果に基づいて、前記光子の検出ノードを定電位に接続するスイッチトランジスタを備えてもよい。これにより、光子の検出ノードの電位変動が防止されるという作用をもたらす。
　また、第１の側面において、前記光子の検出結果は前記スイッチトランジスタのゲートに入力され、前記光子の検出結果が保持されてもよい。これにより、光子の検出時の検出結果が保持されるという作用をもたらす。
　また、第１の側面において、前記検出ノードの電位に基づいて、前記スイッチトランジスタと前記リチャージ部とを遮断する遮断トランジスタをさらに備えてもよい。これにより、光子の検出待ち期間におけるリチャージが防止されるという作用をもたらす。
　また、第１の側面において、前記リチャージ部は、前記検出ノードの電位に基づいて前記光電変換部をリチャージしてもよい。これにより、光子の検出結果に基づいて、リチャージが制御されるという作用をもたらす。
　また、第１の側面において、前記光子の検出結果の出力の振幅を制限する第１振幅制限トランジスタと、前記光子の検出結果をリセットするリセットトランジスタとを備え、前記リセットトランジスタは、前記第１振幅制限トランジスタで振幅制限される領域に配置され、前記ラッチ回路に対して低電圧で動作されてもよい。これにより、リセット動作が高速化されるという作用をもたらす。
　また、第１の側面において、前記光子の検出結果に基づいて、前記光電変換部のリチャージを制御するリチャージ制御トランジスタをさらに備えてもよい。これにより、光子の検出時にリチャージが停止されるという作用をもたらす。
　また、第１の側面において、前記リチャージ部の入力の振幅を制限する第２振幅制限トランジスタを備え、前記リチャージ部は、前記第２振幅制限トランジスタで振幅制限される領域に配置され、前記ラッチ回路に対して低電圧で動作されてもよい。これにより、リチャージ動作が高速化されるという作用をもたらす。
第１の実施の形態に係る光検出装置が適用される撮像装置の構成例を示すブロック図である。 第１の実施の形態に係る光検出装置が適用される固体撮像装置の構成例を示すブロック図である。 第１の実施の形態に係る光検出装置が適用される画素の構成例を示すブロック図である。 第１の実施の形態に係る光パルス応答部の第１の例を示すブロック図である。 第１の実施の形態に係る光パルス応答部の動作を示すタイミングチャートである。 第１の実施の形態に係る光パルス応答部の第２の例を示すブロック図である。 第１の実施の形態に係る光パルス応答部の第３の例を示すブロック図である。 第２の実施の形態に係る光検出装置が適用される画素の構成例を示すブロック図である。 第３の実施の形態に係る光検出装置が適用される固体撮像装置の構成例を示すブロック図である。 第３の実施の形態に係る光パルス応答部の構成例を示すブロック図である。 第４の実施の形態に係る光パルス応答部の第１の例を示すブロック図である。 第４の実施の形態に係る光パルス応答部の構成例を示すブロック図である。 第４の実施の形態に係る光パルス応答部の第２の例を示すブロック図である。 第４の実施の形態に係る光パルス応答部の動作を示すタイミングチャートである。 第５の実施の形態に係る光パルス応答部の動作の第１の例を示すタイミングチャートである。 第５の実施の形態に係る光パルス応答部の動作の第２の例を示すタイミングチャートである。 第６の実施の形態に係る光検出装置が適用される画素の第１の例を示すブロック図である。 第６の実施の形態に係る光検出装置が適用される画素の第２の例を示すブロック図である。 第６の実施の形態に係る光検出装置が適用される画素の第３の例を示すブロック図である。 第６の実施の形態に係る光検出装置が適用される画素の第４の例を示すブロック図である。 第７の実施の形態に係る光パルス応答部の構成例を示すブロック図である。 第７の実施の形態に係る光パルス応答部の動作を示すタイミングチャートである。 第８の実施の形態に係る光パルス応答部の構成例を示すブロック図である。 第９の実施の形態に係る光パルス応答部の構成例を示すブロック図である。 第１０の実施の形態に係る光検出装置が適用される画素の第１の例を示すブロック図である。 第１０の実施の形態に係る光検出装置が適用される画素の第２の例を示すブロック図である。 第１１の実施の形態に係る光パルス応答部の第１の例を示すブロック図である。 第１１の実施の形態に係る光パルス応答部の第２の例を示すブロック図である。 第１２の実施の形態に係る光パルス応答部の構成例を示すブロック図である。 第１３の実施の形態に係る光パルス応答部の構成例を示すブロック図である。 第１３の実施の形態に係る光パルス応答部の動作を示すタイミングチャートである。 第１４の実施の形態に係る光パルス応答部の第１の例を示すブロック図である。 第１４の実施の形態に係る光パルス応答部の第２の例を示すブロック図である。 第１５の実施の形態に係る光検出装置が適用される画素の第１の例を示すブロック図である。 第１５の実施の形態に係る光検出装置が適用される画素の第２の例を示すブロック図である。 第１６の実施の形態に係る光パルス応答部の構成例を示すブロック図である。 第１６の実施の形態に係る光パルス応答部のレイアウト例を示す平面図である。 第１７の実施の形態に係る光検出装置が適用される固体撮像装置の構成例を示すブロック図である。 第１８の実施の形態に係る光パルス応答部の構成例を示すブロック図である。 第１９の実施の形態に係る画素アレイ部の積層例を示す斜視図である。 第２０の実施の形態に係る画素アレイ部の積層例を示す斜視図である。 第２１の実施の形態に係る測距装置の構成例を示すブロック図である。 第２２の実施の形態に係る光パルス応答部の構成例を示すブロック図である。 第２２の実施の形態に係る光パルス応答部の動作を示すタイミングチャートである。 第２２の実施の形態に係る光パルス応答部の動作の比較例を示すタイミングチャートである。 第２３の実施の形態に係る光パルス応答部が適用される画素の構成例を示すブロック図である。 第２４の実施の形態に係る光パルス応答部の構成例を示すブロック図である。 第２５の実施の形態に係る光パルス応答部の構成例を示すブロック図である。 第２６の実施の形態に係る光パルス応答部が適用される画素の構成例を示すブロック図である。 第２７の実施の形態に係る光パルス応答部が適用される画素の構成例を示すブロック図である。 第２８の実施の形態に係る光パルス応答部が適用される画素の構成例を示すブロック図である。 第２９の実施の形態に係る光パルス応答部が適用される画素の構成例を示すブロック図である。 車両制御システムの概略的な構成例を示すブロック図である。 撮像部の設置位置の一例を示す説明図である。
　以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
　１．第１の実施の形態（光電変換部に直列に接続された抵抗部の電位の検出結果に基づいて、リチャージ部の電源電位からの電位差が光電変換部から排出される電位よりも低い電位に電荷を排出する例）
　２．第２の実施の形態（複数の光パルス応答部を画素に設けた例）
　３．第３の実施の形態（抵抗部とリチャージ部の接続点の電位の検出結果に基づいて、リチャージ部の電源電位からの電位差が光電変換部から排出される電位よりも低い電位に電荷を排出するとともに、リチャージ部を制御する例）
　４．第４の実施の形態（抵抗部とリチャージ部の接続点の電位の検出結果に基づいて、リチャージ部の電源電位からの電位差が光電変換部から排出される電位よりも低い電位に電荷を排出するとともに、リチャージ部を外部制御する例）
　５．第５の実施の形態（互いに周期が異なる複数の制御信号に基づいて、リチャージ部を外部制御する例）
　６．第６の実施の形態（抵抗部とリチャージ部の接続点の電位の検出結果に基づいて、光子の検出結果を読出す例）
　７．第７の実施の形態（排出部の駆動電位を振幅制限する振幅制限トランジスタを設けた例）
　８．第８の実施の形態（光電変換部に直列に接続された抵抗部と、抵抗部の電位を検出する検出部とを容量分離した例）
　９．第９の実施の形態（光電変換部に直列に接続された抵抗部の電位の検出結果に基づいて、光電変換部と抵抗部との接続点から電荷を排出する例）
　１０．第１０の実施の形態（読出回路の出力に基づいて、光電変換部から電荷が排出される電位よりも低い電位に電荷を排出する例）
　１１．第１１の実施の形態（光電変換部に直列に接続された抵抗部の電位を検出する検出部の出力から、光子の検出結果を読出す例）
　１２．第１２の実施の形態（貫通防止トランジスタおよび初期化トランジスタの入力の振幅を制限するドライバを設けた例）
　１３．第１３の実施の形態（光電変換部に直列に接続された抵抗部とクリップトランジスタとの間に抵抗を設けた例）
　１４．第１４の実施の形態（リチャージ部が形成された第１基板上に、光電変換部、抵抗部、検出部および排出部が形成された第２基板を積層した例）
　１５．第１５の実施の形態（リチャージ部、読出回路およびカウンタが形成された第１基板上に、光電変換部、抵抗部、検出部および排出部が形成された第２基板を積層した例）
　１６．第１６の実施の形態（高耐圧トランジスタが形成される高耐圧領域を複数の画素について互いに隣接して配置した例）
　１７．第１７の実施の形態（カウンタ出力と、カウンタ出力のＭＳＢ（Most Significant Bit）とを切り替えて出力可能とした例）
　１８．第１８の実施の形態（光電変換部のアノード側に抵抗部を接続した例）
　１９．第１９の実施の形態（受光アレイ部を上層チップに設け、回路アレイ部を下層チップに設けた例）
　２０．第２０の実施の形態（複数の受光部が設けられた画素が配列された受光アレイ部を上層チップに設け、回路アレイ部を下層チップに設けた例）
　２１．第２１の実施の形態（リチャージ部の電源電位からの電位差が光電変換部から排出される電位よりも低い電位に電荷を排出する排出部が設けられた画素を測距装置に適用した例）
　２２．第２２の実施の形態（光子の検出結果に基づいて、光子の検出ノードを接地電位に接続する例）
　２３．第２３の実施の形態（光子の検出結果に基づいて、光子の検出ノードを電源電位に接続する例）
　２４．第２４の実施の形態（光子の検出結果に基づいて、光子の検出ノードを接地電位に接続するとともに、リチャージを停止する例）
　２５．第２５の実施の形態（光子の検出結果に基づいて、光子の検出ノードを接地電位に接続するとともに、読出回路とリチャージ部とを切断する例）
　２６．第２６の実施の形態（光子の検出結果の出力の振幅を制限し、リセットトランジスタを低電圧動作させる例）
　２７．第２７の実施の形態（光子の検出結果に基づいてリチャージを遮断する例）
　２８．第２８の実施の形態（リチャージ部の入力の振幅を制限し、リチャージ部を低電圧動作させる例）
　２９．第２９の実施の形態（光子の検出結果の出力の振幅を制限し、リセットトランジスタを低電圧動作させるとともに、リチャージ部の入力の振幅を制限し、リチャージ部を低電圧動作させる例）
　３０．移動体への応用例
　＜１．第１の実施の形態＞
　図１は、第１の実施の形態に係る撮像装置の構成例を示すブロック図である。
　同図において、撮像装置１００は、光学系１０１、固体撮像装置１０２、撮像制御部１０３、画像処理部１０４、記憶部１０５、表示部１０６および操作部１０７を備える。撮像制御部１０３、画像処理部１０４、記憶部１０５、表示部１０６および操作部１０７は、バス１０８を介して互いに接続されている。なお、撮像装置１００は、単体としても用いられてもよいし、スマートフォンなどの携帯端末に組み込まれてもよいし、認証装置や監視装置に組み込まれてもよい。
　光学系１０１は、被写体からの光を固体撮像装置１０２に入射させ、被写体像を固体撮像装置１０２の受光面に結像させる。光学系１０１は、例えば、フォーカスレンズ、ズームレンズおよび絞りなどを備えることができる。光学系１０１は、広角レンズ、標準レンズおよび望遠レンズなどの複数のレンズを備えてもよい。
　固体撮像装置１０２は、被写体からの光を画素ごとに電気信号に変換し、その電気信号をデジタル化して出力する。固体撮像装置１０２は、例えば、イベントベースビジョンセンサでもよい。固体撮像装置１０２で受光される光は、可視光であってもよいし、近赤外光（ＮＩＲ：Near InfraRed）、短波赤外光（ＳＷＩＲ：Short Wavelength InfraRed）、紫外光またはＸ線などでもよい。
　撮像制御部１０３は、操作部１０７からの指令に基づいて固体撮像装置１０２による撮像を制御する。このとき、撮像制御部１０３は、固体撮像装置１０２の露光条件および撮像タイミングなどを制御することができる。
　画像処理部１０４は、固体撮像装置１０２からの出力に基づいて画像処理を実施する。画像処理部１０４は、ソフトウェアに基づいて処理を実行するアプリケーションプロセッサを備えてもよい。
　記憶部１０５は、固体撮像装置１０２で撮像された撮像画像を記憶したり、固体撮像装置１０２の撮像パラメータなどを記憶したりする。また、記憶部１０５は、ソフトウェアに基づいて撮像装置１００を動作させるプログラムを記憶することができる。記憶部１０５は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）およびメモリカードを含んでもよい。
　表示部１０６は、撮像画像を表示したり、撮像操作をサポートする各種情報を表示したりする。表示部１０６は、液晶ディスプレイでもよいし、有機ＥＬ（Electro Luminescence）ディスプレイでもよい。
　操作部１０７は、撮像装置１００を操作するユーザインタフェースを提供する。操作部１０７は、例えば、撮像装置１００に設けられたボタン、ダイヤルおよびスイッチを含んでもよい。操作部１０７は、表示部１０６とともにタッチパネルで構成してもよい。
　図２は、第１の実施の形態に係る光検出装置が適用される固体撮像装置の構成例を示すブロック図である。
　同図において、固体撮像装置１０２は、画素アレイ部１１１、行走査回路１１２、列処理回路１１３、制御信号生成回路１１４およびフレームメモリ１１５を備える。これらの回路は、単一の半導体基板に配置してもよいし、積層基板に配置してもよい。
　画素アレイ部１１１には、画素１２１がロウ方向およびカラム方向にマトリックス状に配置される。各画素１２１は、スイッチ１２２を介してカラムごとに信号線ＳＶＬに接続され、ロウごとに水平制御線ＣＨＬに接続される。また、各画素１２１は、カラムごとに垂直制御線ＣＶＬに接続される。各画素１２１は、光子の入射に応じて生成されたパルスのカウント値を画素データとして出力する。光子が入射する受光部は、ＳＰＡＤ（Single Photon Avalanche Diode）を備えてもよいし、アバランシェフォトダイオードを備えてもよい。
　行走査回路１１２は、垂直同期信号に同期してロウを順に選択する。このとき、行走査回路１１２は、水平制御線ＣＨＬを介して画素１２１を選択することができる。行走査回路１１２は、画素１２１をロウごとに選択するために、選択信号ＳＥＬ＜１＞－＜ｎ＞をロウごとにスイッチ１２２に供給する。また、行走査回路１１２は、各画素１２１のカウント値をロウごとにリセットするために、カウントリセット信号ＲＳＴ＜１＞－＜ｎ＞をロウごとに画素１２１に供給する。ＲＳＴ＜１＞－＜ｎ＞を行走査によってリセットしても良いし全行一括でリセットしても良い。全行一括でリセットすれば?ＶＬ開始までの時間を短縮できる。行走査回路１１２は、光子が検出された画素１２１を含むロウの選択を調停する垂直アービタを含んでもよい。
　列処理回路１１３は、信号線ＳＶＬを介して伝送された画素データに対して、各種の信号処理を実行する。列処理回路１１３は、カラムをスキャンするラインスキャナを含んでもよい。列処理回路１１３は、光子が検出された画素１２１を含むカラムの選択を調停する水平アービタを含んでもよい。
　制御信号生成回路１１４は、垂直制御線ＣＶＬを介して各画素１２１の光電変換部の露光およびリチャージを制御する。制御信号生成回路１１４は、リチャージ制御信号ＲＣＧ、貫通電流制御信号ＱＥＮ、初期化信号ＩＮＴおよびクリップ信号ＣＲＰをカラムごとに画素１２１に供給する。フレームメモリ１１５は、１フレーム分の画素データを記憶する。
　図３は、第１の実施の形態に係る光検出装置が適用される画素の構成例を示すブロック図である。
　同図において、各画素１２１は、光パルス応答部１３１、読出回路１３２およびカウンタ１３３を備える。
　光パルス応答部１３１は、光子の入射に応じてパルスを出力する。このとき、光パルス応答部１３１は、光子を検出するために、光子から生成した電荷を増倍することができる。
　読出回路１３２は、光子の入射に応じて光パルス応答部１３１から出力されたパルスを読出す。読出回路１３２は、光パルス応答部１３１の後段に接続される。
　カウンタ１３３は、読出回路１３２で読出されたパルスに基づいてカウント動作を実施する。カウンタ１３３は、読出回路１３２の後段に接続される。カウンタ１３３は、スイッチ１２２を介して信号線ＳＶＬに接続される。スイッチ１２２は、選択信号ＳＥＬに基づいてオン／オフされる。また、カウンタ１３３には、水平制御線ＣＨＬを介してカウントリセット信号ＲＳＴが供給される。
　図４は、第１の実施の形態に係る光パルス応答部の第１の例を示すブロック図である。
　同図において、光パルス応答部１３１は、光電変換部１４１、抵抗部１４２、リチャージ部１４３、検出部１４４および排出部１４５を備える。
　光電変換部１４１は、第１の電極が電位ＶＲＨに接続される。このとき、光電変換部１４１は、光子から生成した電荷を増倍し、その電荷を電位ＶＲＨに排出する。光電変換部１４１は、ＳＰＡＤ１５１を備える。ＳＰＡＤ１５１のアノードは、電位ＶＲＨに接続され、ＳＰＡＤ１５１のカソードは、抵抗部１４２に接続される。ここで、電位ＶＲＨは、ＳＰＡＤ１５１がガイガー領域で動作可能となる数１０Ｖ程度の逆バイアスが印加されるように設定することができる。このとき、ＳＰＡＤ１５１のアバランシェ増幅の増幅率は、理論上では無限大になる。このため、ＳＰＡＤ１５１は、単位時間当たりの光子の入射量に依存することなく、飽和出力電流を生成することができ、光子を１個ずつ検出することができる。
　抵抗部１４２は、光電変換部１４１の第１の電極とは反対の第２の電極において、光電変換部１４１に直列に接続される。このとき、光電変換部１４１と抵抗部１４２との接続点には、寄生抵抗Ｃ１が付加される。抵抗部１４２は、抵抗１５２を備える。このとき、抵抗１５２の抵抗値は、ＳＰＡＤ１５１の抵抗より大きくすることができる。抵抗部１４２の抵抗は、トランジスタのオン抵抗でもよいし、電流源の抵抗でもよい。
　リチャージ部１４３は、抵抗部１４２を介して光電変換部１４１をリチャージする。リチャージ部１４３は、抵抗部１４２に直接接続されてもよい。このとき、抵抗部１４２とリチャージ部１４３の接続点には、寄生抵抗Ｃ２が付加される。リチャージ部１４３には、電源電圧ＶＤＤが供給される。また、リチャージ部１４３には、リチャージ制御信号ＲＣＧが入力される。このとき、リチャージ部１４３は、光子の検出が有効な露光有効期間では、電源電圧ＶＤＤから抵抗部１４２を切り離す。また、リチャージ部１４３は、ＳＰＡＤ１５１がガイガー領域で動作可能となるようにリチャージするときに電源電圧ＶＤＤを抵抗部１４２に接続する。
　検出部１４４は、抵抗部１４２の電位ＶＫ２を検出し、その検出信号ＡＱを排出部１４５に出力する。このとき、検出部１４４には、抵抗部１４２の電位ＶＫ２が入力される。
　排出部１４５は、抵抗部１４２と、リチャージ部１４３の抵抗部１４２が接続された側とは反対の電位からの電位差が電位ＶＲＨよりも小さい電位ＶＲＬに接続される。このとき、排出部１４５は、抵抗部１４２の電位ＶＫ２の検出信号ＡＱに基づいて、光電変換部１４１に流出可能な少なくとも一部の電荷を、リチャージ部１４３の電源電位ＶＤＤからの電位差が電位ＶＲＨよりも小さな電位ＶＲＬに排出する。光電変換部１４１に流出可能な少なくとも一部の電荷は、ＳＰＡＤ１５１のクエンチ後に各寄生抵抗Ｃ１、Ｃ２に残った電荷を含む。ＳＰＡＤ１５１のクエンチは、ＳＰＡＤ１５１のアバランシェ増幅が停止する現象である。
　排出部１４５は、スイッチ１５５を備える。スイッチ１５５は、電界効果トランジスタでもよい。このとき、スイッチ１５５は、抵抗部１４２の電位ＶＫ２の検出信号ＡＱに基づいてオンすることにより、ＳＰＡＤ１５１のクエンチ後に各寄生抵抗Ｃ１、Ｃ２に残った電荷を電位ＶＲＬに排出することができる。ここで、排出部１４５を介して寄生抵抗Ｃ２に残った電荷を電位ＶＲＨに排出することにより、ＳＰＡＤ１５１を介して電位ＶＲＨに排出する場合に比べ、消費電力を低減することができる。
　図５は、第１の実施の形態に係る光パルス応答部の動作を示すタイミングチャートである。
　同図において、ＳＰＡＤ１５１がガイガー領域にあるときに、ＳＰＡＤ１５１に光子が入射すると（ｔ１１）、ＳＰＡＤ１５１のアバランシェ増幅が生じる。このとき、ＳＰＡＤ１５１を介して電位ＶＲＨに電流が流れ、抵抗１５２で電圧降下が発生するため、ＳＰＡＤ１５１のカソード電位ＶＫ１が低下する。ここで、ＳＰＡＤ１５１のカソード側には抵抗１５２が直列に接続されている。このため、寄生抵抗Ｃ２からＳＰＡＤ１５１に流れる電流よりも、寄生抵抗Ｃ１からＳＰＡＤ１５１に流れる電流の方が大きくなる。
　そして、ＳＰＡＤ１５１のカソード電位ＶＫ１が低下すると、ＳＰＡＤ１５１のアバランシェ増幅が停止し、クエンチが発生する（ｔ１２）。このとき、ＳＰＡＤ１５１のカソード電位ＶＫ１は、ＳＰＡＤ１５１のアバランシェ増幅が停止するクエンチ電圧Ｖｑｅになるとともに、抵抗部１４２とリチャージ部１４３の接続点の電位ＶＫ２は、クエンチ電圧Ｖｑｅより高くなる。
　ＳＰＡＤ１５１のクエンチが発生すると、寄生容量Ｃ２から寄生容量Ｃ１への電荷の再分配が開始され、ＳＰＡＤ１５１のカソード電位ＶＫ１は上昇する。このとき、ＳＰＡＤ１５１のカソード電位ＶＫ１は負のパルス状に変化する。
　一方、抵抗部１４２とリチャージ部１４３の接続点の電位ＶＫ２は、ＳＰＡＤ１５１のアバランシェ増幅期間および寄生容量Ｃ１、Ｃ２間の再分配期間を通して低下する。このとき、検出部１４４は、抵抗部１４２の電位ＶＫ２を検出し、抵抗部１４２の電位ＶＫ２が閾値Ｖｔｈに達すると（ｔ１３）、検出信号ＡＱを立ち上げる（Ｅ１１）。
　排出部１４５は、検出信号ＡＱが立ち上がると、スイッチ１５５をオンする。このとき、抵抗部１４２とリチャージ部１４３の接続点は電位ＶＲＬに接続され、主として寄生容量Ｃ２に蓄積されていた電荷が電位ＶＲＬに排出され、ＳＰＡＤ１５１のカソード電位ＶＫ１および抵抗部１４２の電位ＶＫ２は降下する（Ｅ１２）。
　寄生容量Ｃ２に蓄積されていた電荷が電位ＶＲＬに排出された後、検出部１４４は、検出信号ＡＱを立ち下げる（ｔ１４）。このとき、スイッチ１５５がオフし、抵抗部１４２とリチャージ部１４３の接続点は電位ＶＲＬから切り離される。また、リチャージ制御信号ＲＣＧが立ち下がり、リチャージ部１４３は、抵抗部１４２を介して光電変換部１４１をリチャージしてＳＰＡＤ１５１をガイガー領域に復帰させる（Ｅ１３）。
　図６は、第１の実施の形態に係る光パルス応答部の第２の例を示すブロック図である。
　同図において、この光パルス応答部１６１は、図４の光電変換部１４１に代えて、光電変換部１７１を備える。この光パルス応答部１６１のそれ以外の構成は、図４の光パルス応答部１３１の構成と同様である。光電変換部１７１は、複数のＳＰＡＤ１５１を備える。これらのＳＰＡＤ１５１は並列に接続され、これらの複数のＳＰＡＤ１５１のアノードは、電位ＶＲＨに接続され、これらの複数のＳＰＡＤ１５１のカソードは、抵抗部１４２に接続される。これらの複数のＳＰＡＤ１５１で検出された光子は、加算されて光電変換部１７１から出力される。
　ここで、複数のＳＰＡＤ１５１を光電変換部１７１に設けることにより、１画素当たりの光子の検出数を増大させることができ、Ｓ／Ｎ比を向上させることができる。
　図７は、第１の実施の形態に係る光パルス応答部の第３の例を示すブロック図である。
　同図において、この光パルス応答部１８１は、図６の光電変換部１７１および抵抗部１４２に代えて、光電変換部１９１および抵抗部１９２を備える。この光パルス応答部１８１のそれ以外の構成は、図６の光パルス応答部１６１の構成と同様である。光電変換部１９１は、複数のＳＰＡＤ１５１を備える。抵抗部１９２は、複数の抵抗１５２を備える。各ＳＰＡＤ１５１は、抵抗１５２に直列に接続され、ＳＰＡＤ１５１と抵抗１５２と直列回路は並列に接続される。これらの複数のＳＰＡＤ１５１のアノードは、電位ＶＲＨに接続され、抵抗１５２同士の接続点は、リチャージ部１４３に接続される。これらの複数のＳＰＡＤ１５１で検出された光子は加算されて光電変換部１９１から出力される。
　ここで、複数のＳＰＡＤ１５１を光電変換部１９１に設けることにより、１画素当たりの光子の検出数を増大させることができ、Ｓ／Ｎ比を向上させることができる。
　このように、上述の第１の実施の形態では、光電変換部１９１に直列に接続された抵抗部１９２の電位ＶＫ２の検出結果に基づいて、電源電位ＶＤＤからの電位差が電位ＶＲＨよりも低い電位ＶＲＬに電荷を排出する。これにより、ＳＰＡＤ１５１のクエンチ後に残存する電荷をＳＰＡＤ１５１を介して電位ＶＲＨに排出する場合に比べ、消費電力を低減することができる。
　＜２．第２の実施の形態＞
　上述の第１の実施の形態では、光パルス応答部１３１および読出回路１３２を画素１２１に設けた。この第２の実施の形態では、複数の光パルス応答部１３１および複数の読出回路１３２を画素に設ける。
　図８は、第２の実施の形態に係る光検出装置が適用される画素の構成例を示すブロック図である。
　同図において、画素２２１は、複数の光パルス応答部１３１、複数の読出回路１３２、ＯＲ回路２３３およびカウンタ１３３を備える。
　各光パルス応答部１３１は、読出回路１３２に直列に接続される。光パルス応答部１３１と読出回路１３２との直列回路は、ＯＲ回路２３３に接続され、ＯＲ回路２３３の後段には、カウンタ１３３が接続される。各読出回路１３２で読み出された光子の検出結果は、ＯＲ回路２３３で加算され、カウンタ１３３でカウントされる。
　このように、上述の第２の実施の形態では、複数の光パルス応答部１３１および複数の読出回路１３２を画素２２１に設ける。これにより、１画素当たりの光子の検出数を増大させることができ、Ｓ／Ｎ比を向上させることができる。
　＜３．第３の実施の形態＞
　上述の第１の実施の形態では、検出部１４４の検出信号ＡＱに基づいて、電源電位ＶＤＤからの電位差が電位ＶＲＨよりも低い電位ＶＲＬに電荷を排出した。この第３の実施の形態では、検出部１４４の検出信号ＡＱに基づいて、電源電位ＶＤＤからの電位差が電位ＶＲＨよりも低い電位ＶＲＬに電荷を排出するとともに、リチャージ部１４３を制御する。
　図９は、第３の実施の形態に係る光検出装置が適用される固体撮像装置の構成例を示すブロック図である。
　同図において、この固体撮像装置は、上述の第１の実施の形態の画素アレイ部１１１に代えて、画素アレイ部１１６を備える。また、この固体撮像装置は、上述の第１の実施の形態の固体撮像装置から制御信号生成回路１１４が除去されている。第３の実施の形態の固体撮像装置のそれ以外の構成は、上述の第１の実施の形態の固体撮像装置の構成と同様である。
　画素アレイ部１１６には、画素１２３がロウ方向およびカラム方向にマトリックス状に配置される。各画素１２３は、スイッチ１２２を介してカラムごとに信号線ＳＶＬに接続され、ロウごとに水平制御線ＣＨＬに接続される。各画素１２３は、光子の入射に応じて生成されたパルスのカウント値を画素データとして出力する。
　図１０は、第３の実施の形態に係る光パルス応答部の構成例を示すブロック図である。
　同図において、この光パルス応答部３３１は、上述の第１の実施の形態の光パルス応答部１３１にパルス生成部３４１が追加されている。また、読出回路１３２の入力は、抵抗部１４２とリチャージ部１４３の接続点に接続される。第３の実施の形態の光パルス応答部３３１のそれ以外の構成は、上述の第１の実施の形態の光パルス応答部１３１の構成と同様である。
　パルス生成部３４１は、検出部１４４の検出信号ＡＱに基づいて、排出部１４５を制御するとともに、リチャージ部１４３のリチャージ制御信号ＲＣＧを生成する。このとき、パルス生成部３４１は、排出部１４５を制御するために、検出部１４４の検出信号ＡＱを排出部１４５に出力することができる。また、パルス生成部３４１は、検出信号ＡＱの立ち下がりタイミングに基づいて、リチャージ制御信号ＲＣＧの立ち下がりタイミングを設定することができる。
　このように、上述の第３の実施の形態では、検出部１４４の検出信号ＡＱに基づいて、電源電位ＶＤＤからの電位差が電位ＶＲＨよりも低い電位ＶＲＬに電荷を排出するとともに、リチャージ部１４３のリチャージ制御信号ＲＣＧを生成する。これにより、検出部１４４の検出信号ＡＱの出力タイミングに基づいて、リチャージ部１４３を制御することができる。このため、ＳＰＡＤ１５１のクエンチ後に残存する電荷を電位ＶＲＬに排出した後、ＳＰＡＤ１５１をガイガー領域に復帰させるまでタイムラグを低減することができる。
　＜４．第４の実施の形態＞
　上述の第１の実施の形態では、検出部１４４の検出信号ＡＱに基づいて、リチャージ部１４３のリチャージ制御信号ＲＣＧを生成した。この第４の実施の形態では、光パルス応答部の外部から入力されたリチャージ制御信号ＲＣＧに基づいて、リチャージ部１４３を外部制御する。
　図１１は、第４の実施の形態に係る光パルス応答部の第１の例を示すブロック図である。
　同図において、画素４２１は、上述の第１の実施の形態の光パルス応答部１３１に代えて、光パルス応答部４３１を備える。また、読出回路１３２の入力は、抵抗部１４２とリチャージ部１４３の接続点に接続される。第４の実施の形態の画素４２１のそれ以外の構成は、上述の第１の実施の形態の画素１２１の構成と同様である。
　光パルス応答部４３１では、外部から入力されたリチャージ制御信号ＲＣＧに基づいて、リチャージ部１４３が外部制御される。第４の実施の形態の光パルス応答部４３１のそれ以外の構成は、上述の第１の実施の形態の光パルス応答部１３１の構成と同様である。
　図１２は、第４の実施の形態に係る光パルス応答部の構成例を示すブロック図である。
　同図において、光パルス応答部４３１は、上述の第１の実施の形態の光パルス応答部１３１に初期化トランジスタ４３６および貫通防止トランジスタ４３７が追加されている。
　初期化トランジスタ４３６は、検出部１４４の出力を初期化する。初期化トランジスタ４３６は、Ｎチャンネル電界効果トランジスタを用いることができる。初期化トランジスタ４３６は、検出部１４４と電位ＶＲＬとの間に接続される。初期化トランジスタ４３６のゲートには、初期化信号ＩＮＱが入力される。
　貫通防止トランジスタ４３７は、検出部１４４に貫通電流が流れるのを防止する。貫通防止トランジスタ４３７は、Ｐチャンネル電界効果トランジスタを用いることができる。貫通防止トランジスタ４３７は、電源電位ＶＤＤと検出部１４４との間に接続される。貫通防止トランジスタ４３７のゲートには、初期化信号ＩＮＱが入力される。
　リチャージ部１４３は、リチャージトランジスタ４３３を備える。リチャージトランジスタ４３３は、Ｐチャンネル電界効果トランジスタを用いることができる。リチャージトランジスタ４３３は、電源電位ＶＤＤと抵抗１５２との間に接続される。リチャージトランジスタ４３３のゲートには、リチャージ制御信号ＲＣＧが入力される。
　検出部１４４は、検出トランジスタ４３４を備える。検出トランジスタ４３４は、Ｐチャンネル電界効果トランジスタを用いることができる。検出トランジスタ４３４は、初期化トランジスタ４３６と貫通防止トランジスタ４３７との間に接続される。検出トランジスタ４３４のゲートには、抵抗部１４２の電位ＶＫ２が入力される。
　排出部１４５は、排出トランジスタ４３５を備える。排出トランジスタ４３５は、Ｎチャンネル電界効果トランジスタを用いることができる。排出トランジスタ４３５は、抵抗１５２およびリチャージトランジスタ４３３の接続点と、電位ＶＲＬとの間に接続される。排出トランジスタ４３５のゲートには、検出部１４４の検出信号ＡＱが入力される。
　読出回路１３２は、読出トランジスタ４４２およびアクティブトランジスタ４４１、４４３を備える。アクティブトランジスタ４４１および読出トランジスタ４４２は、Ｐチャンネル電界効果トランジスタを用いることができる。アクティブトランジスタ４４３は、Ｎチャンネル電界効果トランジスタを用いることができる。読出トランジスタ４４２は、アクティブトランジスタ４４１、４４３の間に接続される。読出トランジスタ４４２は、アクティブトランジスタ４４１、４４３を介して電源電位ＶＤＤ２と接地電位との間に接続される。アクティブトランジスタ４４１、４４３のゲートには、アクティブ信号ＩＮＴが入力される。読出トランジスタ４４２のゲートには、抵抗部１４２の電位ＶＫ２が入力される。
　なお、電源電圧ＶＤＤ、ＶＤＤ２、電位ＶＲＨおよび電位ＶＲＬの組合せは、例えば、電源電圧ＶＤＤ＝３Ｖ、電源電圧ＶＤＤ２＝０．８Ｖ、電位ＶＲＨ＝－１８Ｖ、電位ＶＲＬ＝０Ｖでもよい。あるいは、電源電圧ＶＤＤ＝電源電圧ＶＤＤ２＝０．８Ｖ、電位ＶＲＨ＝－２０．２Ｖ、電位ＶＲＬ＝－２．２Ｖでもよい。
　図１３は、第４の実施の形態に係る光パルス応答部の第２の例を示すブロック図である。
　同図において、光パルス応答部４４１は、図１２の光パルス応答部４３１にクリップトランジスタ４３２が追加されている。また、読出回路１３２の入力は、クリップトランジスタ４３２とリチャージ部１４３の接続点に接続される。光パルス応答部４４１のそれ以外の構成は、図１２の光パルス応答部４３１の構成と同様である。
　クリップトランジスタ４３２は、抵抗部１４２の電位ＶＫ２が読出回路１３２に入力されるのを遮断する。クリップトランジスタ４３２は、Ｐチャンネル電界効果トランジスタを用いることができる。クリップトランジスタ４３２は、リチャージトランジスタ４３３と抵抗１５２との間に接続される。クリップトランジスタ４３２のゲートには、クリップ信号ＣＬＰが入力される。
　なお、電源電圧ＶＤＤ、ＶＤＤ２、電位ＶＲＨおよび電位ＶＲＬの組合せは、例えば、電源電圧ＶＤＤ＝電源電圧ＶＤＤ２＝０．８Ｖ、電位ＶＲＨ＝－２０．２Ｖ、電位ＶＲＬ＝－２．２Ｖでもよい。
　図１４は、第４の実施の形態に係る光パルス応答部の動作を示すタイミングチャートである。
　同図において、ＳＰＡＤ１５１がガイガー領域にある場合、クリップ信号ＣＬＰはハイレベルに設定される。このとき、読出回路１３２は、クリップトランジスタ４３２を介して抵抗部１４２の電位ＶＫ２から切り離される。また、初期化信号ＩＮＱはロウレベルに設定される。このとき、検出トランジスタ４３４は、貫通防止トランジスタ４３７を介して電源電位ＶＤＤに接続されるとともに、排出トランジスタ４３５のゲートは、初期化トランジスタ４３６を介して電位ＶＲＬから切り離される。また、アクティブ信号ＩＮＴはハイレベルに設定される。このとき、読出トランジスタ４４２は、アクティブトランジスタ４４１、４４３を介して電源電位ＶＤＤ２および接地電位から切り離される。
　また、リチャージ制御信号ＲＣＧはハイレベルに設定される。このとき、ＳＰＡＤ１５１は、リチャージトランジスタ４３３を介して電源電位ＶＤＤから切り離される。ここで、リチャージ制御信号ＲＣＧをハイレベルに設定することにより、露光有効期間Ｐ２を設定することができる。また、リチャージ制御信号ＲＣＧをロウレベルに設定することにより、リチャージ有効期間Ｐ１を設定することができる。
　そして、ＳＰＡＤ１５１がガイガー領域にあるときにＳＰＡＤ１５１に光子が入射すると（ｔ２１）、ＳＰＡＤ１５１のアバランシェ増幅が生じる。このとき、ＳＰＡＤ１５１を介して電位ＶＲＨに電流が流れ、抵抗１５２で電圧降下が発生するため、ＳＰＡＤ１５１のカソード電位ＶＫ１が低下する（Ｅ２１）。
　そして、ＳＰＡＤ１５１のカソード電位ＶＫ１が低下すると、ＳＰＡＤ１５１のアバランシェ増幅が停止するとともに、抵抗部１４２の電位ＶＫ２は低下する。このとき、抵抗部１４２の電位ＶＫ２が閾値Ｖｔｈに達すると、検出トランジスタ４３４がオンし、検出信号ＡＱが立ち上がる（Ｅ２２）。
　検出信号ＡＱが立ち上がると、排出トランジスタ４３５がオンする。このとき、抵抗１５２は電位ＶＲＬに接続され、主として寄生容量Ｃ２に蓄積されていた電荷が電位ＶＲＬに排出される。
　寄生容量Ｃ２に蓄積されていた電荷が電位ＶＲＬに排出された後、初期化信号ＩＮＱが立ち上がる（ｔ２２）。このとき、検出トランジスタ４３４は、貫通防止トランジスタ４３７を介して電源電位ＶＤＤから切り離されるとともに、初期化トランジスタ４３６を介して電位ＶＲＬに接続され、検出信号ＡＱが立ち下がる（Ｅ２３）。検出信号ＡＱが立ち下がると、排出トランジスタ４３５がオフし、抵抗１５２は、電位ＶＲＬから切り離される。
　次に、初期化信号ＩＮＱが立ち下がった後、クリップ信号ＣＬＰおよびアクティブ信号ＩＮＴが立ち下がる（ｔ２３）。このとき、クリップトランジスタ４３２およびアクティブトランジスタ４４１、４４３はオンし、読出トランジスタ４４２のゲート電位ＶＫ３が降下して抵抗部１４２の電位ＶＫ２に等しくなるとともに（Ｅ２４）、読出トランジスタ４４２に電源電位ＶＤＤ２が供給される。このため、読出回路１３２の出力ＰＬＳが立ち上がる（Ｅ２５）。
　次に、リチャージ制御信号ＲＣＧが立ち下がる（ｔ２４）。このとき、リチャージトランジスタ４３３がオンし、リチャージトランジスタ４３３および抵抗１５２を介してリチャージされることでＳＰＡＤ１５１がガイガー領域に復帰する。
　リチャージ制御信号ＲＣＧが立ち上がった後、クリップ信号ＣＬＰおよびアクティブ信号ＩＮＴが立ち上がり（ｔ２５）、クリップトランジスタ４３２およびアクティブトランジスタ４４１、４４３はオフする。このとき、読出回路１３２は、クリップトランジスタ４３２を介して抵抗部１４２の電位ＶＫ２から切り離されるとともに、読出トランジスタ４４２は、アクティブトランジスタ４４１、４４３を介して電源電位ＶＤＤ２および接地電位から切り離される。このため、読出回路１３２の出力ＰＬＳが立ち下がり（Ｅ２６）、読出回路１３２の出力ＰＬＳに基づいて、カウンタ１３３のカウント値ＣＮＴがカウントアップされる（Ｅ２７）。
　このように、上述の第４の実施の形態では、光パルス応答部４４１の外部から入力されたリチャージ制御信号ＲＣＧに基づいて、リチャージ部１４３を外部制御する。これにより、リチャージ制御信号ＲＣＧを生成するパルス生成部３４１を光パルス応答部４４１に設ける必要がなくなり、光パルス応答部４４１の素子数を削減することができる。
　＜５．第５の実施の形態＞
　上述の第４の実施の形態では、光パルス応答部４４１の外部から入力されたリチャージ制御信号ＲＣＧに基づいて、リチャージ部１４３を外部制御した。この第５の実施の形態では、光パルス応答部４４１の外部から入力されるリチャージ制御信号ＲＣＧに互いに異なる複数の周期を設定する。
　図１５は、第５の実施の形態に係る光パルス応答部の動作の第１の例を示すタイミングチャートである。なお、同図におけるａは、固体撮像装置が低照度環境で使用される場合、同図におけるｂは、固体撮像装置が高照度環境で使用される場合を示す。
　同図において、リチャージ制御信号ＲＣＧは、短周期と長周期とを交互に繰り返しながら、リチャージ期間を設定する。このとき、短周期および長周期の双方において、排出部１４５を介した電位ＶＲＨへの電荷排出機能が有効化される。
　図１６は、第５の実施の形態に係る光パルス応答部の動作の第２の例を示すタイミングチャートである。なお、同図におけるａは、固体撮像装置が低照度環境で使用される場合、同図におけるｂは、固体撮像装置が高照度環境で使用される場合を示す。
　同図において、リチャージ制御信号ＲＣＧは、短周期と長周期とを交互に繰り返しながら、リチャージ期間を設定する。このとき、短周期では、排出部１４５を介した電位ＶＲＨへの電荷排出機能が無効化され、長周期では、排出部１４５を介した電位ＶＲＨへの電荷排出機能が有効化される。
　このように、上述の第５の実施の形態では、リチャージ制御信号ＲＣＧは、短周期と長周期とを交互に繰り返しながら、リチャージ期間を設定する。このとき、短周期では、排出部１４５を介した電位ＶＲＨへの電荷排出機能を無効化することにより、動作時間の余裕を確保することが可能となる。また、長周期では、排出部１４５を介した電位ＶＲＨへの電荷排出機能を有効化することにより、消費電力を低減することができる。
　＜６．第６の実施の形態＞
　上述の第３の実施の形態では、読出回路１３２は、抵抗部１４２の電位ＶＫ２に基づいて出力ＰＬＳを生成した。この第６の実施の形態では、読出回路１３２は、検出部１４４の検出信号ＡＱに基づいて出力ＰＬＳを生成する。
　図１７は、第６の実施の形態に係る光検出装置が適用される画素の第１の例を示すブロック図である。
　同図において、画素５２１は、上述の第３の実施の形態の光パルス応答部３３１に代えて、光パルス応答部５３１を備える。第６の実施の形態の画素５２１のそれ以外の構成は、上述の第３の実施の形態の画素３２１の構成と同様である。
　光パルス応答部５３１では、パルス生成部３４１から出力される検出信号ＡＱが読出回路１３２に入力される。このとき、読出回路１３２は、パルス生成部３４１から出力される検出信号ＡＱに基づいて出力ＰＬＳを生成する。
　図１８は、第６の実施の形態に係る光検出装置が適用される画素の第２の例を示すブロック図である。
　同図において、画素５２２は、上述の第４の実施の形態の光パルス応答部４３１に代えて、光パルス応答部５３２を備える。第６の実施の形態の画素５２２のそれ以外の構成は、上述の第４の実施の形態の画素４２１の構成と同様である。
　光パルス応答部５３２では、検出部１４４から出力される検出信号ＡＱが読出回路１３２に入力される。このとき、読出回路１３２は、検出部１４４から出力される検出信号ＡＱに基づいて出力ＰＬＳを生成する。
　図１９は、第６の実施の形態に係る光検出装置が適用される画素の第３の例を示すブロック図である。
　同図において、この画素では、図１８の光パルス応答部５３２として上述の第４の実施の形態の光パルス応答部４３１が用いられる。このとき、検出トランジスタ４３４から出力される検出信号ＡＱが読出トランジスタ４４２のゲートに入力される。読出回路１３２は、検出トランジスタ４３４から出力される検出信号ＡＱに基づいて出力ＰＬＳを生成する。
　なお、電源電圧ＶＤＤ、ＶＤＤ２、電位ＶＲＨおよび電位ＶＲＬの組合せは、例えば、電源電圧ＶＤＤ＝電源電圧ＶＤＤ２＝３Ｖ、電位ＶＲＨ＝－２０．２Ｖ、電位ＶＲＬ＝０Ｖでもよい。あるいは、電源電圧ＶＤＤ＝＝３Ｖ、電源電圧ＶＤＤ２＝０．８Ｖ、電位ＶＲＨ＝－２０．２Ｖ、電位ＶＲＬ＝０Ｖでもよい。
　図２０は、第６の実施の形態に係る光検出装置が適用される画素の第４の例を示すブロック図である。
　同図において、この画素では、図１８の光パルス応答部５３２として光パルス応答部４５１が用いられる。
　光パルス応答部４５１は、第４の実施の形態の光パルス応答部４４１にクリップトランジスタ４５２が追加されている。クリップトランジスタ４５２は、読出回路１３２が検出信号ＡＱを読出するのを遮断する。クリップトランジスタ４５２は、Ｐチャンネル電界効果トランジスタを用いることができる。クリップトランジスタ４５２は、検出トランジスタ４３４および初期化トランジスタ４３６の接続点と、読出トランジスタ４４２のゲートとの間に接続される。クリップトランジスタ４５２のゲートには、クリップ信号ＣＬＰが入力される。
　このとき、検出トランジスタ４３４から出力される検出信号ＡＱは、クリップトランジスタ４５２を介して読出トランジスタ４４２のゲートに入力される。読出回路１３２は、検出トランジスタ４３４から出力される検出信号ＡＱに基づいて出力ＰＬＳを生成する。このとき、クリップ信号ＣＬＰのレベルはロウ固定することができる。このため、クリップ信号ＣＬＰのタイミングに制約されることなく、リチャージ制御信号ＲＣＧのタイミングを設定することが可能となるとともに、読出回路１３２の入力を振幅制限することができる。
　なお、電源電圧ＶＤＤ、ＶＤＤ２、電位ＶＲＨおよび電位ＶＲＬの組合せは、例えば、電源電圧ＶＤＤ＝＝３Ｖ、電源電圧ＶＤＤ２＝０．８Ｖ、電位ＶＲＨ＝－２０．２Ｖ、電位ＶＲＬ＝－２．２Ｖでもよい。
　このように、上述の第６の実施の形態では、読出回路１３２は、検出部１４４の検出信号ＡＱに基づいて出力ＰＬＳを生成する。これにより、読出回路１３２は、抵抗部１４２の電位ＶＫ２を検出することなく、出力ＰＬＳを生成することができる。このとき、検出部１４４の検出信号ＡＱは、デジタル化されているので、読出しを容易化することができる。
　＜７．第７の実施の形態＞
　上述の第４の実施の形態では、電源電位ＶＤＤと検出部１４４との間に貫通防止トランジスタ４３７を接続した。この第７の実施の形態では、排出部１４５の駆動電位を振幅制限する振幅制限トランジスタを設ける。
　図２１は、第７の実施の形態に係る光パルス応答部の構成例を示すブロック図、図２２は、第７の実施の形態に係る光パルス応答部の動作を示すタイミングチャートである。
　図２１において、光パルス応答部６２１は、上述の第４の実施の形態の光パルス応答部４４１に振幅制限トランジスタ６２２が追加されている。また、光パルス応答部６２１は、上述の第４の実施の形態の光パルス応答部４４１から貫通防止トランジスタ４３７が除去されている。第７の実施の形態の光パルス応答部６２１のそれ以外の構成は、上述の第４の実施の形態の光パルス応答部４４１の構成と同様である。
　振幅制限トランジスタ６２２は、排出部１４５の駆動電位を振幅制限する。このとき、振幅制限トランジスタ６２２は、検出部１４４に貫通電流が流れるのを防止する機能を兼ねることができる。振幅制限トランジスタ６２２は、Ｎチャンネル電界効果トランジスタを用いることができる。振幅制限トランジスタ６２２は、検出トランジスタ４３４と初期化トランジスタ４３６との間に接続される。振幅制限トランジスタ６２２のゲートには、振幅制限信号ＡＱＥが入力される。このとき、振幅制限トランジスタ６２２は、検出部１４４の検出信号ＡＱ１の振幅を制限して排出トランジスタ４３５のゲートに入力することができる。例えば、検出部１４４の検出信号ＡＱ１の振幅が０Ｖから－２．２Ｖであるものとすると、図２２に示すように、排出トランジスタ４３５のゲートに入力される検出信号ＡＱ２の電位を－０．５Ｖから－２．２Ｖに制限することができる。
　このように、上述の第７の実施の形態では、排出部１４５の駆動電位を振幅制限する振幅制限トランジスタ６２２を光パルス応答部６２１に設ける。これにより、排出部１４５の充放電電力を低減することが可能となるとともに、抵抗部１４２の電位ＶＫ２と検出信号ＡＱ２とのカップリングを抑制することができる。
　＜８．第８の実施の形態＞
　上述の第４の実施の形態では、検出部１４４は、抵抗部１４２の電位ＶＫ２に基づいて、排出部１４５の排出動作を制御した。この第８の実施の形態では、光電変換部１４１に直列に接続された抵抗部１４２と、抵抗部１４２の電位ＶＫ２を検出する検出部１４４とを容量分離する。
　図２３は、第８の実施の形態に係る光パルス応答部の構成例を示すブロック図である。
　同図において、光パルス応答部７２１は、上述の第４の実施の形態の光パルス応答部４３１に容量７２２およびリチャージトランジスタ７２３が追加されている。第８の実施の形態の光パルス応答部７２１のそれ以外の構成は、上述の第４の実施の形態の光パルス応答部４３１の構成と同様である。
　リチャージトランジスタ７２３は、Ｐチャンネル電界効果トランジスタを用いることができる。リチャージトランジスタ７２３は、電源電位ＶＤＤと検出トランジスタ４３４のゲートとの間に接続される。リチャージトランジスタ７２３のゲートには、リチャージ制御信号ＲＣＧが入力される。
　容量７２２は、抵抗部１４２と検出部１４４との間に接続される。このとき、容量７２２は、検出部１４４および排出部１４５から抵抗部１４２を容量分離し、抵抗部１４２の電位ＶＫ２に付加される寄生容量Ｃ２の値を低減することができる。
　このように、上述の第８の実施の形態では、光電変換部１４１に直列に接続された抵抗部１４２と、抵抗部１４２の電位ＶＫ２を検出する検出部１４４とを、容量７２２を介して分離する。これにより、抵抗部１４２の電位ＶＫ２に付加される寄生容量Ｃ２の値を低減することができ、寄生容量Ｃ２からＳＰＡＤ１５１に流出する電流を低減することができる。
　＜９．第９の実施の形態＞
　上述の第４の実施の形態では、排出部１４５は、抵抗部１４２とリチャージ部１４３との接続点から電荷を引き抜いた。この第９の実施の形態では、排出部１４５は、光電変換部１４１と抵抗部１４２との接続点から電荷を引き抜く。
　図２４は、第９の実施の形態に係る光パルス応答部の構成例を示すブロック図である。
　同図において、光パルス応答部８２１では、排出トランジスタ４３５は、光電変換部１４１および抵抗部１４２の接続点と電位ＶＲＬとの間に接続される。排出トランジスタ４３５のゲートには、検出部１４４の検出信号ＡＱが入力される。このとき、排出トランジスタ４３５がオンされると、寄生容量Ｃ１、Ｃ２に蓄積された電荷が光電変換部１４１および抵抗部１４２の接続点を介して引き抜かれる。
　このように、上述の第９の実施の形態では、排出部１４５は、光電変換部１４１および抵抗部１４２の接続点から電荷を引き抜く。これにより、排出トランジスタ４３５を検出トランジスタ４３４のゲートに接続することなく、寄生容量Ｃ１、Ｃ２から電荷を引き抜くことができる。
　＜１０．第１０の実施の形態＞
　上述の第４の実施の形態では、検出部１４４から出力される検出信号ＡＱに基づいて、電源電位ＶＤＤからの電位差が電位ＶＲＨよりも小さな電位ＶＲＬに電荷を排出した。この第１０の実施の形態では、読出回路１３２の出力ＰＬＳに基づいて、電源電位ＶＤＤからの電位差が電位ＶＲＨよりも小さな電位ＶＲＬに電荷を排出する。
　図２５は、第１０の実施の形態に係る光検出装置が適用される画素の第１の例を示すブロック図である。
　同図において、光パルス応答部９２１は、上述の第４の実施の形態の光パルス応答部４４１から検出部１４４、初期化トランジスタ４３６および貫通防止トランジスタ４３７が除去されている。
　また、光パルス応答部９２１では、排出部１４５は、読出回路１３２の出力ＰＬＳに基づいて、光電変換部１４１から電荷が排出される電位ＶＲＨよりも低い電位ＶＲＬに電荷を排出する。このとき、読出回路１３２の後段には、バッファ９２２が設けられてもよい。読出回路１３２の出力ＰＬＳは、バッファ９２２を介してカウンタ１３３に入力することができる。第１０の実施の形態の光パルス応答部９２１のそれ以外の構成は、上述の第４の実施の形態の光パルス応答部４４１の構成と同様である。
　　図２６は、第１０の実施の形態に係る光検出装置が適用される画素の第２の例を示すブロック図である。
　同図において、この画素には、図２５の画素にバッファ９２３が追加されている。読出回路１３２の出力ＰＬＳは、バッファ９２３を介して排出部１４５に入力される。バッファ９２３の出力は、排出トランジスタ４３５のゲートに接続される。バッファ９２３は、読出回路１３２の出力ＰＬＳをレベルシフトして排出トランジスタ４３５のゲートに印加することができる。このとき、例えば、バッファ９２３の高電源電位ＶＤＨは０．８Ｖに設定し、バッファ９２３の低電源電位ＶＤＬは－２．２Ｖに設定してもよい。
　このように、上述の第１０の実施の形態では、排出部１４５は、読出回路１３２の出力ＰＬＳに基づいて電荷の排出を実施する。これにより、検出部１４４、初期化トランジスタ４３６および貫通防止トランジスタ４３７を不要とすることができ、光パルス応答部９２１の素子数を削減することができる。このとき、バッファ９２３を介して読出回路１３２の出力ＰＬＳを排出部１４５に入力することにより、排出部１４５の入力を振幅制限することができ、省電力化を図ることができる。
　＜１１．第１１の実施の形態＞
　上述の第４の実施の形態では、読出回路１３２は、抵抗部１４２の電位ＶＫ２に基づいて出力ＰＬＳを生成した。この第１１の実施の形態では、読出回路１３２は、検出部１４４の検出信号ＡＱに基づいて出力ＰＬＳを生成する。
　図２７は、第１１の実施の形態に係る光パルス応答部の第１の例を示すブロック図である。
　同図において、光パルス応答部９３１では、検出部１４４の検出信号ＡＱが読出回路１３２に入力される。第１１の実施の形態の光パルス応答部９３１のそれ以外の構成は、上述の第４の実施の形態の光パルス応答部４３１の構成と同様である。
　読出回路１３２は、検出部１４４の検出信号ＡＱに基づいて出力ＰＬＳを生成する。このとき、読出トランジスタ４４２のゲートは、検出トランジスタ４３４と初期化トランジスタ４３６の接続点に接続される。
　図２８は、第１１の実施の形態に係る光パルス応答部の第２の例を示すブロック図である。
　同図において、この画素には、図２７の画素に振幅制限トランジスタ９３２が追加されている。振幅制限トランジスタ９３２は、Ｐチャンネル電界効果トランジスタを用いることができる。振幅制限トランジスタ９３２は、読出トランジスタ４４２のゲートと、検出トランジスタ４３４および初期化トランジスタ４３６の接続点との間に接続される。振幅制限トランジスタ９３２のゲートには、バイアス電圧ＶＢが印加される。バイアス電圧ＶＢは、例えば、－０．５Ｖ固定とすることができる。
　このように、上述の第１１の実施の形態では、読出回路１３２は、検出部１４４の検出信号ＡＱに基づいて出力ＰＬＳを生成することにより、光パルス応答部９３１の素子数を削減することができる。このとき、振幅制限トランジスタ９３２を介して検出部１４４の検出信号ＡＱを読出回路１３２に入力することにより、読出回路１３２の入力を振幅制限することができ、省電力化を図ることができる。
　＜１２．第１２の実施の形態＞
　上述の第４の実施の形態では、初期化トランジスタ４３６、貫通防止トランジスタ４３７およびクリップトランジスタ４３２を光パルス応答部４４１に設けた。この第１２の実施の形態では、初期化トランジスタ４３６および貫通防止トランジスタ４３７の入力の振幅を制限するドライバを設ける。
　図２９は、第１２の実施の形態に係る光パルス応答部の構成例を示すブロック図である。
　同図において、光パルス応答部９５１は、上述の第４の実施の形態の光パルス応答部４４１にドライバ３４８、３４９が追加されている。第１２の実施の形態の光パルス応答部９５１のそれ以外の構成は、上述の第４の実施の形態の光パルス応答部４４１の構成と同様である。
　ドライバ３４８は、初期化信号ＩＮＱの振幅を制限して初期化トランジスタ４３６のゲートに入力する。このとき、ドライバ３４８の電源は、中間電位ＶＤＭと電位ＶＲＬの間に接続される。中間電位ＶＤＭは、例えば、－０．７Ｖに設定してもよい。
　ドライバ３４９は、貫通防止信号ＥＮＱの振幅を制限して貫通防止トランジスタ４３７のゲートに入力する。このとき、ドライバ３４９の電源は、電源電位ＶＤＤと中間電位ＶＤＭとの間に接続される。
　このように、上述の第１２の実施の形態では、初期化信号ＩＮＱの振幅を制限するドライバ３４８および貫通防止信号ＥＮＱの振幅を制限するドライバ３４９を設ける。これにより、初期化トランジスタ４３６および貫通防止トランジスタ４３７の充放電電力を低減することが可能となり、省電力化を図ることができる。
　なお、上述の実施の形態では、初期化トランジスタ４３６、貫通防止トランジスタ４３７およびクリップトランジスタ４３２を画素ごとに設けた例を示したが、複数の画素で共有してもよい。
　＜１３．第１３の実施の形態＞
　上述の第４の実施の形態では、抵抗１５２とリチャージトランジスタ４３３との間にクリップトランジスタ４３２を接続した。この第１３の実施の形態では、抵抗部１４２の電位ＶＫ２を低電圧化する抵抗を抵抗部１４２とクリップトランジスタ４３２との間に設ける。
　図３０は、第１３の実施の形態に係る光パルス応答部の構成例を示すブロック図、図３１は、第１３の実施の形態に係る光パルス応答部の動作を示すタイミングチャートである。
　図３０において、光パルス応答部９６１は、上述の第４の実施の形態の光パルス応答部４４１に抵抗９６２が追加されている。第１３の実施の形態の光パルス応答部９６１のそれ以外の構成は、上述の第４の実施の形態の光パルス応答部４４１の構成と同様である。
　抵抗９６２は、抵抗部１４２の電位ＶＫ２を低電圧化する。抵抗９６２は、抵抗部１４２とクリップトランジスタ４３２との間に接続される。このとき、抵抗９６２は、図３１に示すように、その電圧効果に基づいて抵抗部１４２の電位ＶＫ２を低電圧化することができる。
　このように、上述の第１３の実施の形態では、抵抗部１４２の電位ＶＫ２を低電圧化する抵抗９６２を抵抗部１４２とクリップトランジスタ４３２との間に設ける。これにより、抵抗部１４２の電位ＶＫ２を低電圧化することが可能となり、省電力化を図ることができる。
　＜１４．第１４の実施の形態＞
　上述の第４の実施の形態では、検出部１４４の検出信号ＡＱに基づいて、電源電位ＶＤＤからの電位差が電位ＶＲＨよりも低い電位ＶＲＬに電荷を排出した。この第１４の実施の形態では、リチャージ部１４３が形成された第１基板上に、検出部１４４および排出部１４５が形成された第２基板を積層する。
　図３２は、第１４の実施の形態に係る光パルス応答部の第１の例を示すブロック図である。
　同図において、固体撮像装置は、第１基板１００１および第２基板１００２を備える。第２基板１００２は、第１基板１００１上に積層される。第１基板１００１および第２基板１００２は、Ｓｉ、ＩｎＧａＡｓまたはＩｎＰなどの半導体基板でもよい。
　第１基板１００１には、リチャージ部１４３が形成される。第２基板１００２には、光電変換部１４１、抵抗部１４２、検出部１４４および排出部１４５が形成される。
　図３３は、第１４の実施の形態に係る光パルス応答部の第２の例を示すブロック図である。
　同図において、固体撮像装置は、第１基板１００１、第２基板１０１２および第３基板１００３を備える。第２基板１００２は、第１基板１００１上に積層される。第３基板１００３は、第２基板１０１２上に積層される。第１基板１００１、第２基板１０１２および第３基板１００３は、Ｓｉ、ＩｎＧａＡｓまたはＩｎＰなどの半導体基板でもよい。なお、第１基板１００１および第２基板１０１２の半導体材料と、第３基板１００３の半導体材料とは互いに異なっていてもよい。例えば、赤外領域に感度を持たせるために第３基板１００３にＩｎＧａＡＳを用いた場合、第１基板１００１および第２基板１０１２にＳｉを用いてもよい。
　第１基板１００１には、リチャージ部１４３が形成される。第２基板１０１２には、抵抗部１４２、検出部１４４および排出部１４５が形成される。第３基板１００３には、光電変換部１４１が形成される。
　このように、上述の第１４の実施の形態では、リチャージ部１４３が形成された第１基板１００１上に、検出部１４４および排出部１４５が形成された第２基板１００２を積層する。これにより、リチャージ部１４３に対して高耐圧化される検出部１４４および排出部１４５を別基板に形成することができ、リチャージ部１４３以降の回路を微細化することが可能となる。
　＜１５．第１５の実施の形態＞
　上述の第１４の実施の形態では、リチャージ部１４３が形成された第１基板上１００１に、検出部１４４および排出部１４５が形成された第２基板１００２を積層した。この第１５の実施の形態では、リチャージ部１４３、読出回路１３２およびカウンタ１３３が形成された第１基板上に、検出部１４４および排出部１４５が形成された第２基板を積層する。
　図３４は、第１５の実施の形態に係る光検出装置が適用される画素の第１の例を示すブロック図である。
　同図において、固体撮像装置は、第１基板２００１および第２基板２００２を備える。第２基板２００２は、第１基板２００１上に積層される。
　第１基板２００１には、リチャージ部１４３、読出回路１３２およびカウンタ１３３が形成される。第２基板２００２には、光電変換部１４１、抵抗部１４２、検出部１４４および排出部１４５が形成される。
　図３５は、第１５の実施の形態に係る光検出装置が適用される画素の第２の例を示すブロック図である。
　同図において、固体撮像装置は、第１基板２００１、第２基板２０１２および第３基板２００３を備える。第２基板２００２は、第１基板２００１上に積層される。第３基板２００３は、第２基板２０１２上に積層される。
　第１基板２００１には、リチャージ部１４３、読出回路１３２およびカウンタ１３３が形成される。第２基板２０１２には、抵抗部１４２、検出部１４４および排出部１４５が形成される。第３基板２００３には、光電変換部１４１が形成される。
　このように、上述の第１５の実施の形態では、リチャージ部１４３、読出回路１３２およびカウンタ１３３が形成された第１基板２００１上に、検出部１４４および排出部１４５が形成された第２基板２００２を積層する。これにより、リチャージ部１４３に対して高耐圧化される検出部１４４および排出部１４５を別基板に形成することができ、リチャージ部１４３、読出回路１３２およびカウンタ１３３の微細化を図ることが可能となる。
　＜１６．第１６の実施の形態＞
　上述の第１の実施の形態では、検出部１４４の検出信号ＡＱに基づいて、電源電位ＶＤＤからの電位差が電位ＶＲＨよりも低い電位ＶＲＬに電荷を排出した。この第１６の実施の形態では、高耐圧トランジスタが形成される高耐圧領域を複数の画素について互いに隣接して配置する。
　図３６は、第１６の実施の形態に係る光パルス応答部の構成例を示すブロック図である。
　同図において、光パルス応答部１３１が形成される半導体基板には、低耐圧領域３００１および高耐圧領域３００２が設けられる。低耐圧領域３００１には、低耐圧トランジスタが形成される。高耐圧領域３００２には、高耐圧トランジスタが形成される。
　例えば、ＳＰＡＤ１５１のカソード電圧が２Ｖから３Ｖの場合、検出部１４４および排出部１４５は、高耐圧領域３００２に形成される。リチャージ部１４３、光電変換部１４１および抵抗部１４２は、低耐圧領域３００１に形成される。このとき、高耐圧領域３００２は、複数の画素について互いに隣接して配置してもよい。
　図３７は、第１６の実施の形態に係る光パルス応答部のレイアウト例を示す平面図である。
　同図におけるａにおいて、半導体基板４０００には、画素４００１がロウ方向およびカラム方向にマトリックス状に配置される。各画素４００１には、低耐圧領域４００２および高耐圧領域４００４が設けられる。低耐圧領域４００２は、高耐圧領域４００４の周囲に配置される。低耐圧領域４００２と高耐圧領域４００４との境界には、境界領域４００３が設けられる。境界領域４００３には、ＳＴＩ（Shallow Trench Isolation）などの素子分離領域を形成してもよい。
　低耐圧領域４００２には、リチャージ部１４３、光電変換部１４１および抵抗部１４２が画素４００１ごとに形成される。高耐圧領域４００４には、検出部１４４および排出部１４５が画素４００１ごとに形成される。
　同図におけるｂにおいて、半導体基板４０１０には、画素４０１１がロウ方向およびカラム方向にマトリックス状に配置される。各画素４０１１には、低耐圧領域４０１２および高耐圧領域４０１４が設けられる。各画素４０１１において、低耐圧領域４０１２と高耐圧領域４０１４との境界には、境界領域４０１３が設けられる。
　このとき、４つの画素４０１１をひとまとまりとして、高耐圧領域４０１４が互いに隣接して配置される。このとき、境界領域４０１３は、４つの画素４０１１間で互いに隣接して配置された高耐圧領域４０１４を囲むように配置することができる。
　このように、上述の第１６の実施の形態では、高耐圧トランジスタが形成される高耐圧領域４０１４を複数の画素４０１１について互いに隣接して配置する。これにより、高耐圧領域４０１４の隣接領域では、境界領域４０１３を不要とすることができ、素子領域の面積を低減することができる。
　なお、上述の第１４から第１６の実施の形態では、上述の第４の実施の形態の光パルス応答部４３１に適用した例を示したが、上述の第３の実施の形態の光パルス応答部３３１に適用してもよい。
　＜１７．第１７の実施の形態＞
　上述の第１の実施の形態では、読出回路１３２で読出されたパルスに基づいてカウント動作を実施するカウンタ１３３を設けた。この第１７の実施の形態では、固体撮像装置は、カウンタ出力と、カウンタ出力のＭＳＢとを切り替えて出力可能とする。
　図３８は、第１７の実施の形態に係る光検出装置が適用される固体撮像装置の構成例を示すブロック図である。
　同図において、固体撮像装置は、画素アレイ部１１７、行走査回路１１８、列処理回路１１９、制御信号生成回路１１４およびフレームメモリ１１５を備える。
　画素アレイ部１１７には、画素１２４がロウ方向およびカラム方向にマトリックス状に配置される。各画素１２４は、スイッチ１２２、１２５をそれぞれ介してカラムごとに列処理回路１１９に接続され、ロウごとに行走査回路１１８に接続される。ここで、スイッチ１２２は、カウンタ１３３のカウンタ出力に接続される。スイッチ１２５は、カウンタ１３３のＭＳＢ出力に接続される。また、各画素１２４は、カラムごとに制御信号生成回路１１４に接続される。各画素１２４は、光子の入射に応じて生成されたパルスのカウント値を画素データとして出力する。光子が入射する受光部は、ＳＰＡＤを備えてもよいし、アバランシェフォトダイオードを備えてもよい。
　行走査回路１１８は、垂直同期信号に同期してロウを順に選択する。行走査回路１１８は、画素１２４をロウごとに選択するために、選択信号ＳＥＬ＜１＞－＜ｎ＞をロウごとにスイッチ１２２に供給する。また、行走査回路１１８は、各画素１２４のカウント値をロウごとにリセットするために、カウントリセット信号ＲＳＴ＜１＞－＜ｎ＞をロウごとに画素１２４に供給する。さらに、行走査回路１１８は、各画素１２４のカウント値のＭＳＢをロウごとに読出すために、ＭＳＢ選択信号ＭＥＬ＜１＞－＜ｎ＞をロウごとにスイッチ１２５に供給する。
　列処理回路１１９は、各画素１２４から読出された画素データに対して、各種の信号処理を実行する。また、列処理回路１１９は、各画素１２４から読み出されたカウンタ出力と、カウンタ出力のＭＳＢとに基づいて、カウンタ１３３のカウント数の拡張処理を実施する。このとき、列処理回路１１９は、各画素１２４から読出されたカウンタ出力のＭＳＢに基づいて、カウンタ１３３のオーバーフロー回数を判断する。そして、列処理回路１１９は、そのオーバーフロー回数と同一のシフト数だけシフトした値と、カウント値を示すビット列とを加算し、カウンタ１３３のカウント値が上位側に拡張されたカウント値を生成する。このカウント値は、フレームメモリ１１５に記憶される。
　このように、上述の第１７の実施の形態では、カウンタ１３３のカウンタ出力と、カウンタ出力のＭＳＢとを切り替えて出力可能とする。これにより、カウンタ１３３のビット数を増大させることなく、カウンタ１３３のカウント数を拡張することができる。
　＜１８．第１８の実施の形態＞
　上述の第１の実施の形態では、光電変換部１４１のカソード側に抵抗部１４２を接続した。この第１８の実施の形態では、光電変換部１４１のアノード側に抵抗部１４２を接続する。
　図３９は、第１８の実施の形態に係る光パルス応答部の構成例を示すブロック図である。
　同図において、光パルス応答部１３１´は、光電変換部１４１、抵抗部１４２、リチャージ部１４３、検出部１４４および排出部１４５を備える。光電変換部１４１は、ＳＰＡＤ１５１を備える。抵抗部１４２は、抵抗１５２を備える。
　ここで、ＳＰＡＤ１５１のアノードは、抵抗部１４２に接続され、ＳＰＡＤ１５１のカソードは、電位ＶＲＨに接続される。すなわち、この第１８の実施の形態のＳＰＡＤ１５１は、上述の第１の実施の形態のＳＰＡＤ１５１に対して逆極性になるように接続される。
　また、光パルス応答部１３１´において、リチャージ部１４３は、電源電圧ＶＤＤに代えてグランド電位ＧＮＤに接続されるとともに、リチャージ制御信号ＲＣＧに代えてリチャージ制御信号ＸＲＣＧが入力される。リチャージ制御信号ＸＲＣＧは、リチャージ制御信号ＲＣＧの逆極性の信号である。光パルス応答部１３１´のそれ以外の接続は、上述の第１の実施の形態の光パルス応答部１３１の接続と同様である。
　このとき、ＳＰＡＤ１５１への光子の入射に基づいてＳＰＡＤ１５１のアノード電位ＶＡ１および抵抗部１４２の電位ＶＡ２が変化する。そして、排出部１４５は、抵抗部１４２の電位ＶＡ２の検出信号ＡＱに基づいて、光電変換部１４１に流出可能な少なくとも一部の電荷を、リチャージ部１４３のグランド電位ＧＮＤからの電位差が電位ＶＲＨよりも小さな電位ＶＲＬに排出する。
　このように、上述の第１８の実施の形態では、光電変換部１９１に直列に接続された抵抗部１９２の電位ＶＡ２の検出結果に基づいて、グランド電位ＧＮＤからの電位差が電位ＶＲＨよりも低い電位ＶＲＬに電荷を排出する。これにより、ＳＰＡＤ１５１のクエンチ後に残存する電荷をＳＰＡＤ１５１を介して電位ＶＲＨに排出する場合に比べ、消費電力を低減することができる。
　なお、第１８の実施の形態の構成は、上述の第１から第１７の実施の形態のいずれの構成に適用してもよい。
　＜１９．第１９の実施の形態＞
　上述の第１の実施の形態では、検出部１４４の検出信号ＡＱに基づいて、電源電位ＶＤＤからの電位差が電位ＶＲＨよりも低い電位ＶＲＬに電荷を排出した。この第１９の実施の形態では、受光部が配列された受光アレイ部を上層チップに設け、回路部が配列された回路アレイ部を下層チップに設ける。
　図４０は、第１９の実施の形態に係る画素アレイ部の積層例を示す斜視図である。
　同図において、この画素アレイ部は、受光アレイ部５００２および回路アレイ部５００１を備える。受光アレイ部５００２は、回路アレイ部５００１上に積層することができる。受光アレイ部５００２は、受光部５０１２を備える。受光部５０１２は、ロウ方向およびカラム方向にマトリックス状に配置される。各受光部５０１２には、光電変換部１４１、抵抗部１４２、検出部１４４および排出部１４５を設けることができる。抵抗部１４２、検出部１４４および排出部１４５は、受光アレイ部５００２の下層に形成してもよい。
　回路アレイ部５００１は、回路部５０１１を備える。回路部５０１１は、ロウ方向およびカラム方向にマトリックス状に配置される。回路部５０１１は、受光部５０１２ごとに設けることができる。各回路部５０１１には、リチャージ部１４３、読出回路１３２およびカウンタ１３３などを設けることができる。
　回路アレイ部５００１が形成される下層チップおよび受光アレイ部５００２が形成される上層チップは、直接接合してもよい。このとき、下層チップおよび上層チップには、パッド電極５０２１、５０２２をそれぞれ形成することができる。パッド電極５０２１は、リチャージ部１４３に接続される。パッド電極５０２２は、光電変換部１４１、抵抗部１４２、検出部１４４および排出部１４５に接続される。パッド電極５０２１、５０２２は、互いに対向配置することができる。下層チップおよび上層チップの直接接合では、ハイブリッドボンディングを用いることができる。このとき、パッド電極５０２１、５０２２は、Ｃｕ－Ｃｕ接続することができる。下層チップおよび上層チップの直接接合の接合容量は、寄生容量Ｃ２に付加される。ここで、抵抗部１４２を下層チップに設けることにより、抵抗部１４２を介して寄生容量Ｃ２を光電変換部１４１から遮蔽することができる。
　このように、上述の第１９の実施の形態では、受光部５０１２が配列された受光アレイ部５００２を回路部５０１１が配列された回路アレイ部５００１上に積層する。これにより、チップサイズの増大を抑制しつつ、受光部５０１２の面積を増大させることができ、固体撮像装置の小型化を図りつつ、感度を向上させることができる。
　＜２０．第２０の実施の形態＞
　上述の第１９の実施の形態では、受光部５０１２が配列された受光アレイ部５００２を回路部５０１１が配列された回路アレイ部５００１上に積層した。この第２０の実施の形態では、複数の受光素子が設けられた受光部が配列された受光アレイ部を上層チップに設け、回路部が配列された回路アレイ部を下層チップに設ける。
　図４１は、第２０の実施の形態に係る画素アレイ部の積層例を示す斜視図である。
　同図において、この画素アレイ部は、受光アレイ部５１０２および回路アレイ部５１０１を備える。受光アレイ部５１０２は、回路アレイ部５１０１上に積層することができる。受光アレイ部５１０２は、受光部５１１２を備える。受光部５１１２は、ロウ方向およびカラム方向にマトリックス状に配置される。各受光部５１１２には、光電変換部１４１、抵抗部１４２、検出部１４４および排出部１４５を設けることができる。このとき、各受光部５１１２には、複数の光電変換部１４１を設けることができる。各受光部５１１２において、光電変換部１４１は、２×２の配列でもよいし、３×３の配列でもよい。抵抗部１４２、検出部１４４および排出部１４５は、受光アレイ部５１０２の下層に形成してもよい。
　回路アレイ部５１０１は、回路部５１１１を備える。回路部５１１１は、ロウ方向およびカラム方向にマトリックス状に配置される。回路部５１１１は、受光部５１１２ごとに設けることができる。各回路部５１１１には、リチャージ部１４３、読出回路１３２およびカウンタ１３３などを設けることができる。
　回路アレイ部５１０１が形成される下層チップおよび受光アレイ部５１０２が形成される上層チップは、直接接合してもよい。このとき、下層チップおよび上層チップには、パッド電極５１２１、５１２２をそれぞれ形成することができる。これらのパッド電極５１２１、５１２２は、Ｃｕ－Ｃｕ接続することができる。
　このように、上述の第２０の実施の形態では、複数の光電変換部１４１が設けられた受光部５１１２が配列された受光アレイ部５１０２を、回路部５１１１が配列された回路アレイ部５１０１上に積層する。これにより、チップサイズの増大を抑制しつつ、各光電変換部１４１の面積を増大させることが可能となるとともに、受光頻度を増大させることができる。このため、固体撮像装置の小型化を図りつつ、感度を向上させることが可能となるとともに、Ｓ／Ｎ比を向上させることができる。
　＜２１．第２１の実施の形態＞
　上述の第１の実施の形態では、電源電位ＶＤＤからの電位差が電位ＶＲＨよりも小さな電位ＶＲＬに電荷を排出する排出部１４５を固体撮像装置に適用した。この第２１の実施の形態では、電源電位ＶＤＤからの電位差が電位ＶＲＨよりも小さな電位ＶＲＬに電荷を排出する排出部１４５を測距装置に適用する。
　図４２は、第２１の実施の形態に係る測距装置の構成例を示すブロック図である。
　同図において、測距装置６０００は、例えば、ＴｏＦ（Time of Flight）に基づいて距離画像を撮像する。距離画像は、測距装置６０００から被写体６００１までの奥行き方向について、画素ごとの距離に基づく距離画素信号から生成することができる。
　測距装置６０００は、発光装置６１００および撮像装置６２００を備える。発光装置６１００は、発光制御部６１０１および発光部６１０２を備える。
　発光制御部６１０１は、制御部６２０２の制御に従って、発光部６１０２の光照射パターンを制御する。発光部６１０２は、発光制御部６１０１の制御に従って、所定の波長域の光を出射する。所定の波長域は、赤外域でもよい。発光部６１０２は、レーザダイオードでもよいし、発光ダイオードでもよい。
　撮像装置６２００は、発光装置６１００から照射された光が被写体６００１により反射された反射光を画素ごとに受光し、距離画像を生成する。撮像装置６２００は、撮像部６２０１、制御部６２０２、記憶部６２０３および表示部６２０４を備える。撮像部６２０１は、光学系６２１１、受光部６２２１および信号処理部６２３１を備える。なお、撮像部６２０１には、上述の第１から第２０の実施の形態のいずれの構成を適用してもよい。
　光学系６２１１は、入射光を受光部６２２１の受光面に結像させる。なお、光学系６２１１は、レンズ、光学フィルタおよび絞りなどを備えてもよい。
　受光部６２２１は、被写体６００１により反射された反射光を受光する。受光部６２２１は、ＳＰＡＤを備えてもよいし、フォトダイオードを備えてもよい。受光部６２２１は、制御部６２０２の制御に従って、被写体６００１からの反射光を受光し、その結果得られた画素信号を信号処理部６２３１に供給する。この画素信号は、発光装置６１００が照射光を照射してから、受光部６２２１が受光するまでの時間をカウントしたデジタルのカウント値を表す。発光部６１０２が発光するタイミングを示す発光タイミング信号は、制御部６２０２から受光部６２２１にも供給される。
　信号処理部６２３１は、制御部６２０２の制御に従って、受光部６２２１から供給される画素信号の処理を行う。例えば、信号処理部６２３１は、受光部６２２１から供給される画素信号に基づいて、画素毎に被写体までの距離を検出し、画素毎の被写体までの距離を示す距離画像を生成する。例えば、信号処理部６２３１は、発光部６１０２が光を発光してから受光部６２２１の各画素が光を受光するまでの時間（カウント値）を画素毎に複数回取得する。信号処理部６２３１は、取得した時間に対応するヒストグラムを作成する。そして、信号処理部６２３１は、ヒストグラムのピークを検出することで、発光部６１０２から照射された光が被写体６００１で反射して戻ってくるまでの時間を判定する。さらに、信号処理部６２３１は、判定した時間と光速に基づいて、物体までの距離を求める演算を行う。信号処理部６２３１は、生成した距離画像を制御部６２０２に供給する。
　制御部６２０２は、発光制御部６１０１および受光部６２２１を制御する。例えば、制御部６２０２は、発光制御部６１０１に照射信号を供給するとともに、発光タイミング信号を受光部６２２１に供給する。発光部６１０２は、照射信号に応じて照射光を発光する。発光タイミング信号は、発光制御部６１０１に供給される照射信号でもよい。また、制御部６２０２は、撮像部６２０１から取得した距離画像を表示部６２０４に供給し、表示部６２０４に表示させる。さらに、制御部６２０２は、撮像部６２０１から取得した距離画像を記憶部６２０３に記憶させる。制御部６２０２は、ＣＰＵ（Central ProcessＩＮＱ Unit）やＧＰＵ（Graphics ProcessＩＮＱ Unit）などのプロセッサを備えてもよい。また、制御部６２０２は、ＡＳＩＣ（Application Specific Integrated Circuit）やＦＰＧＡ（Field Programmable Gate Array）などのハードウェア回路を備えてもよい。
　表示部６２０４は、距離画像やユーザインタフェース画面などを表示させる。表示部６２０４は、液晶表示装置でもよいし、有機ＥＬ表示装置でもよい。記憶部６２０３は、距離画像や測距に用いられる設定情報などを記憶する。記憶部６２０３は、ＳＲＡＭ（Static Random Access Memory）やＤＲＡＭ（Dynamic Random Access Memory）などの半導体メモリを備えてもよいし、ハードディスク装置やＳＳＤ（Solid State Drive）などの記憶装置を備えてもよい。
　このように、上述の第２１の実施の形態では、光電変換部１４１から電荷が排出される電位ＶＲＨよりも低い電位ＶＲＬに電荷を排出する排出部１４５を測距装置６０００に適用する。これにより、測距装置６０００は、受光部６２２１の受光時の消費電力を低減しつつ、測距を実施することができる。
　＜２２．第２２の実施の形態＞
　上述の第１の実施の形態では、光電変換部１９１に直列に接続された抵抗部１９２の電位ＶＫ２の検出結果に基づいて、電源電位ＶＤＤからの電位差が電位ＶＲＨよりも低い電位ＶＲＬに電荷を排出した。この第２２の実施の形態では、光子の検出結果に基づいて、光子の検出ノードを接地電位に接続する。
　図４３は、第２２の実施の形態に係る光パルス応答部の構成例を示すブロック図である。
　同図において、光パルス応答部５０１は、上述の第４の実施の形態の光パルス応答部４４１にラッチ回路５１１が追加されている。第２２の実施の形態の光パルス応答部５０１のそれ以外の構成は、上述の第４の実施の形態の光パルス応答部４４１の構成と同様である。
　光パルス応答部５０１の後段には、読出回路１３２が接続される。読出回路１３２の後段には、インバータ５３０が接続される。
　光パルス応答部５０１では、光子の検出ノードは、リチャージトランジスタ４３３のドレインに設定することができる。ラッチ回路５１１は、読出回路１３２の出力ＰＬＳに基づいて、光子の検出ノードを定電位に維持する。
　ラッチ回路５１１は、スイッチトランジスタ５２８を備える。スイッチトランジスタ５２８は、Ｎチャンネル電界効果トランジスタを用いることができる。スイッチトランジスタ５２８は、リチャージトランジスタ４３３のドレインと接地電位との間に接続される。スイッチトランジスタ５２８のゲートには、読出回路１３２の出力ＰＬＳが入力される。このとき、スイッチトランジスタ５２８および読出回路１３２は、フィードバックループを構成し、光子の検出結果を保持することができる。
　ここで、読出回路１３２の出力ＰＬＳが立ち上がると、スイッチトランジスタ５２８がオンし、読出トランジスタ４４２のゲート電位ＶＫ３が接地電位に固定される。また、アクティブ信号ＩＮＴに基づいて、読出回路１３２の出力ＰＬＳがリセットされると、スイッチトランジスタ５２８はオフする。このとき、光子の検出ノードは定電位から切り離され、光パルス応答部５０１は、検出待ちに移行する。
　なお、上述の第４の実施の形態では、貫通防止トランジスタ４３７のゲートに初期化信号ＩＮＱが入力される例を示したが、貫通防止トランジスタ４３７のゲートに貫通防止信号ＥＡＱが入力されてもよい。
　インバータ５３０は、読出回路１３２の出力ＰＬＳを反転して出力する。インバータ５３０は、Ｐチャンネル電界効果トランジスタ５３４およびＮチャンネル電界効果トランジスタ５３３を備える。Ｐチャンネル電界効果トランジスタ５３４およびＮチャンネル電界効果トランジスタ５３３は、互いに直列に接続される。Ｐチャンネル電界効果トランジスタ５３４のゲートおよびＮチャンネル電界効果トランジスタ５３３のゲートには、読出回路１３２の出力ＰＬＳが入力される。
　図４４は、第２２の実施の形態に係る光パルス応答部の動作を示すタイミングチャートである。
　同図において、初期化トランジスタ４３６の初期化後、初期化信号ＩＮＱおよび貫通防止信号ＥＡＱはロウレベルに設定される。そして、ＳＰＡＤ１５１に光子が入射すると（ｔ３１）、ＳＰＡＤ１５１のカソード電位ＶＫ１が低下する。そして、ＳＰＡＤ１５１のカソード電位ＶＫ１が低下に伴って、ＳＰＡＤ１５１のクエンチが発生すると、ＳＰＡＤ１５１のカソード電位ＶＫ１は上昇に転じる（ｔ３２）。このとき、読出トランジスタ４４２のゲート電位ＶＫ３が降下し、読出回路１３２の出力ＰＬＳが立ち上がる。読出回路１３２の出力ＰＬＳが立ち上がると、インバータ５３０の出力ＯＵＴが立ち下がる。ここで、検出トランジスタ４３４が動作せず、検出信号ＡＱがロウレベルを維持してもよい。
　また、読出回路１３２の出力ＰＬＳが立ち上がると、スイッチトランジスタ５２８がオンし、読出トランジスタ４４２のゲート電位ＶＫ３が接地電位に固定される。ここで、ＳＰＡＤ１５１に光子が再度入射すると（ｔ３３）、ＳＰＡＤ１５１のカソード電位ＶＫ１が低下する。そして、ＳＰＡＤ１５１のカソード電位ＶＫ１が低下に伴って、ＳＰＡＤ１５１のクエンチが発生すると、ＳＰＡＤ１５１のカソード電位ＶＫ１は上昇に転じる（ｔ３４）。このとき、読出トランジスタ４４２のゲート電位ＶＫ３が接地電位に固定されているので、読出回路１３２の出力ＰＬＳはハイレベルを維持し、インバータ５３０の出力ＯＵＴはロウレベルを維持する。そして、リチャージ制御信号ＲＣＧが立ち下がると（ｔ３５）、抵抗部１４２を介してＳＰＡＤ１５１がリチャージされ、ＳＰＡＤ１５１のカソード電位ＶＫ１および読出トランジスタ４４２のゲート電位ＶＫ３は上昇する。その後、初期化信号ＩＮＴが立ち上がると（ｔ３６）、読出回路１３２の出力ＰＬＳが立ち下がる。読出回路１３２の出力ＰＬＳが立ち下がると、インバータ５３０の出力ＯＵＴが立ち上がる。
　図４５は、第２２の実施の形態に係る光パルス応答部の動作の比較例を示すタイミングチャートである。
　同図において、光パルス応答部５０１にラッチ回路５１１がないものとする。このとき、ＳＰＡＤ１５１に光子が入射すると（ｔ４１）、ＳＰＡＤ１５１のカソード電位ＶＫ１が低下する。そして、ＳＰＡＤ１５１のカソード電位ＶＫ１が低下に伴って、ＳＰＡＤ１５１のクエンチが発生すると、ＳＰＡＤ１５１のカソード電位ＶＫ１は上昇に転じる（ｔ４２）。このとき、読出トランジスタ４４２のゲート電位ＶＫ３が降下し、読出回路１３２の出力ＰＬＳが立ち上がる。読出回路１３２の出力ＰＬＳが立ち上がると、インバータ５３０の出力ＯＵＴが立ち下がる。
　ここで、クリップトランジスタ４３２およびリチャージトランジスタ４３３にリークがあるものとする。このとき、読出トランジスタ４４２のゲート電位ＶＫ３が立ち下がった後、ＳＰＡＤ１５１のカソード電位ＶＫ１および読出トランジスタ４４２のゲート電位ＶＫ３が上昇し、読出回路１３２の出力ＰＬＳが低下する。そして、読出回路１３２の出力ＰＬＳの低下が進むと、インバータ５３０の出力ＯＵＴが立ち上がる。ここで、クリップトランジスタ４３２およびリチャージトランジスタ４３３にリークにより、検出トランジスタ４３４が動作せず、検出信号ＡＱがロウレベルを維持してもよい。
　次に、ＳＰＡＤ１５１に光子が再度入射すると（ｔ４３）、ＳＰＡＤ１５１のカソード電位ＶＫ１が低下する。そして、ＳＰＡＤ１５１のカソード電位ＶＫ１が低下に伴って、ＳＰＡＤ１５１のクエンチが発生すると、ＳＰＡＤ１５１のカソード電位ＶＫ１は上昇に転じる（ｔ４４）。このとき、読出トランジスタ４４２のゲート電位ＶＫ３が降下し、読出回路１３２の出力ＰＬＳが立ち上がる。読出回路１３２の出力ＰＬＳが立ち上がると、インバータ５３０の出力ＯＵＴが立ち下がる。このため、光パルス応答部５０１にラッチ回路５１１がない場合、クリップトランジスタ４３２およびリチャージトランジスタ４３３にリークがあると、光子の再検出や不安定動作を引き起こす。
　このように、上述の第２２の実施の形態では、読出回路１３２の出力ＰＬＳに基づいて、光子の検出ノードを定電位に維持するラッチ回路５１１を設ける。これにより、クリップトランジスタ４３２およびリチャージトランジスタ４３３にリークがある場合においても、光子の再検出や不安定動作を防止することができる。また、検出トランジスタ４３４が動作しない場合においても、光子のカウントを正しく実施することができ、検出マージンを増大させることができる。
　＜２３．第２３の実施の形態＞
　上述の第２２の実施の形態では、読出回路１３２の出力ＰＬＳが立ち上がると、読出トランジスタ４４２のゲート電位ＶＫ３を接地電位に固定するスイッチトランジスタ５２８を設けた。この第２３の実施の形態では、インバータ５３０の出力ＯＵＴが立ち下がると、読出回路１３２の出力ＰＬＳを電源電位に固定するスイッチトランジスタを設ける。
　図４６は、第２３の実施の形態に係る光パルス応答部が適用される画素の構成例を示すブロック図である。
　同図において、この画素は、上述の第４の実施の形態の光パルス応答部４４１が適用される画素にラッチ回路５１２が追加されている。第２３の実施の形態の画素のそれ以外の構成は、上述の第４の実施の形態の光パルス応答部４４１が適用される画素の構成と同様である。
　光パルス応答部４４１の後段には、読出回路１３２が接続される。読出回路１３２の後段には、インバータ５３０が接続される。
　この画素では、光子の検出ノードは、アクティブトランジスタ４４３のドレインに設定することができる。ラッチ回路５１２は、インバータ５３０の出力ＯＵＴに基づいて、光子の検出ノードを定電位に維持する。
　ラッチ回路５１２は、スイッチトランジスタ５２９を備える。スイッチトランジスタ５２９は、Ｐチャンネル電界効果トランジスタを用いることができる。スイッチトランジスタ５２９は、読出トランジスタ４４２に並列に接続される。スイッチトランジスタ５２９のゲートには、インバータ５３０の出力ＯＵＴが入力される。このとき、スイッチトランジスタ５２９およびインバータ５３０は、フィードバックループを構成し、光子の検出結果を保持することができる。
　ここで、インバータ５３０の出力ＯＵＴが立ち下がると、スイッチトランジスタ５２９がオンし、アクティブトランジスタ４４３のドレインが接地電位に固定される。また、アクティブ信号ＩＮＴに基づいて、読出回路１３２の出力ＰＬＳがリセットされると、スイッチトランジスタ５２９はオフする。このとき、光子の検出ノードは定電位から切り離され、光パルス応答部４４１は、検出待ちに移行する。
　このように、上述の第２３の実施の形態では、インバータ５３０の出力ＯＵＴに基づいて、光子の検出ノードを定電位に維持するラッチ回路５１２を設ける。これにより、クリップトランジスタ４３２およびリチャージトランジスタ４３３にリークがある場合においても、光子の再検出や不安定動作を防止することができる。また、検出トランジスタ４３４が動作しない場合においても、光子のカウントを正しく実施することができ、検出マージンを増大させることができる。さらに、読出回路１３２の入力にラッチ回路５１１を接続する必要がなくなり、読出回路１３２の入力容量の増大を防止することができる。
　＜２４．第２４の実施の形態＞
　上述の第２２の実施の形態では、光子の検出結果に基づいて、光子の検出ノードを接地電位に接続した。この第２４の実施の形態では、光子の検出結果に基づいて、光子の検出ノードを接地電位に接続するとともに、リチャージを停止する。
　図４７は、第２４の実施の形態に係る光パルス応答部の構成例を示すブロック図である。
　同図において、光パルス応答部５０３は、上述の第２２の実施の形態の光パルス応答部５０１にリチャージ制御トランジスタ５２３が追加されている。第２４の実施の形態の光パルス応答部５０３のそれ以外の構成は、上述の第２２の実施の形態の光パルス応答部５０１の構成と同様である。
　リチャージ制御トランジスタ５２３は、光子の検出結果に基づいて、光電変換部１４１のリチャージを制御する。リチャージ制御トランジスタ５２３は、Ｐチャンネル電界効果トランジスタを用いることができる。リチャージ制御トランジスタ５２３は、スイッチトランジスタ５２８に直列に接続される。リチャージ制御トランジスタ５２３のソースは、電源電位ＶＤＤに接続される。リチャージ制御トランジスタ５２３のゲートには、読出回路１３２の出力ＰＬＳが入力される。
　ここで、読出回路１３２の出力ＰＬＳが立ち上がると、スイッチトランジスタ５２８がオンするとともに、リチャージ制御トランジスタ５２３がオフする。このため、読出トランジスタ４４２のゲート電位ＶＫ３が接地電位に固定されるとともに、光電変換部１４１のリチャージが停止される。
　また、アクティブ信号ＩＮＴに基づいて、読出回路１３２の出力ＰＬＳがリセットされると、スイッチトランジスタ５２８はオフするとともに、リチャージ制御トランジスタ５２３がオンする。このとき、光子の検出ノードは定電位から切り離され、光パルス応答部５０３は、検出待ちに移行するとともに、読出トランジスタ４４２のゲート電位ＶＫ３がリセットされる。
　このように、上述の第２４の実施の形態では、光子の検出結果に基づいて、光電変換部１４１のリチャージを制御するリチャージ制御トランジスタ５２３を設ける。これにより、光子の検出されたときに、光電変換部１４１のリチャージを停止することができ、リチャージの制御に用いられる素子の個数を減らすことができる。
　＜２５．第２５の実施の形態＞
　上述の第２２の実施の形態では、光子の検出結果に基づいて、光子の検出ノードを接地電位に接続した。この第２５の実施の形態では、光子の検出結果に基づいて、光子の検出ノードを接地電位に接続するとともに、読出回路１３２とリチャージ部１４３とを切断する。
　図４８は、第２５の実施の形態に係る光パルス応答部の構成例を示すブロック図である。
　同図において、光パルス応答部５０４は、上述の第２２の実施の形態の光パルス応答部５０１に遮断トランジスタ５２４が追加されている。第２５の実施の形態の光パルス応答部５０４のそれ以外の構成は、上述の第２２の実施の形態の光パルス応答部５０１の構成と同様である。
　遮断トランジスタ５２４は、読出回路１３２の出力ＰＬＳに基づいて、スイッチトランジスタ５２８とリチャージ部１４３とを遮断する。遮断トランジスタ５２４は、Ｐチャンネル電界効果トランジスタを用いることができる。遮断トランジスタ５２４は、スイッチトランジスタ５２８のドレインとリチャージトランジスタ４３３のドレインとの間に接続される。遮断トランジスタ５２４のゲートには、読出回路１３２の出力ＰＬＳが入力される。
　ここで、読出回路１３２の出力ＰＬＳが立ち上がると、スイッチトランジスタ５２８がオンするとともに、遮断トランジスタ５２４がオフする。このため、読出トランジスタ４４２のゲート電位ＶＫ３が接地電位に固定されるとともに、スイッチトランジスタ５２８とリチャージ部１４３とが切断される。
　また、アクティブ信号ＩＮＴに基づいて、読出回路１３２の出力ＰＬＳがリセットされると、スイッチトランジスタ５２８はオフするとともに、遮断トランジスタ５２４がオンする。このとき、光子の検出ノードは定電位から切り離されるとともに、スイッチトランジスタ５２８とリチャージ部１４３とが接続され、光パルス応答部５０４は、検出待ちに移行する。
　このように、上述の第２５の実施の形態では、読出回路１３２の出力ＰＬＳに基づいて、スイッチトランジスタ５２８とリチャージ部１４３とを遮断する遮断トランジスタ５２４を設ける。これにより、光子の検出ノードが定電位に固定されているときに、光電変換部１４１をリチャージすることが可能となる。
　＜２６．第２６の実施の形態＞
　上述の第１０の実施の形態では、読出回路１３２の出力ＰＬＳに基づいて、電源電位ＶＤＤからの電位差が電位ＶＲＨよりも小さな電位ＶＲＬに電荷を排出した。この第２６の実施の形態では、光子の検出結果の出力の振幅を制限し、光子の検出結果をリセットするリセットトランジスタをその振幅制限領域に配置して低電圧動作させる。
　図４９は、第２６の実施の形態に係る光パルス応答部が適用される画素の構成例を示すブロック図である。
　同図において、光パルス応答部５０５は、上述の第１０の実施の形態の排出部１４５に代えて、ラッチ回路５１１を備える。さらに、光パルス応答部５０５は、上述の第１０の実施の形態の光パルス応答部９２１からクリップトランジスタ４３２が除去されている。第２６の実施の形態の光パルス応答部５０５のそれ以外の構成は、上述の第１０の実施の形態の光パルス応答部９２１の構成と同様である。
　また、この画素は、上述の第１０の実施の形態の光パルス応答部９２１が適用される画素に振幅制限トランジスタ５２５およびリセットトランジスタ５３６が追加されている。また、この画素は、上述の第１０の実施の形態のバッファ９２２に代えて、インバータ５３０が設けられている。さらに、この画素は、上述の第１０の実施の形態の光パルス応答部９２１が適用される画素からアクティブトランジスタ４４３が除去されている。第２６の実施の形態の画素のそれ以外の構成は、上述の第１０の実施の形態の光パルス応答部９２１が適用される画素の構成と同様である。
　リチャージトランジスタ４３３と抵抗１５２とは直列に接続される。読出トランジスタ４４２のゲートは、リチャージトランジスタ４３３と抵抗１５２との接続点に接続される。アクティブトランジスタ４４１のソースは電源電位ＶＤＤに接続される。アクティブトランジスタ４４１のゲートには、検出停止信号ＤＩＳが入力される。検出停止信号ＤＩＳは、初期化信号ＩＮＴと同一のタイミングに基づいてレベルが変化される。ただし、検出停止信号ＤＩＳの振幅は、初期化信号ＩＮＴと異なる。例えば、検出停止信号ＤＩＳの振幅は３Ｖ、初期化信号ＩＮＴの振幅は０．８Ｖに設定することができる。
　スイッチトランジスタ５２８は、リチャージトランジスタ４３３のドレインと接地電位との間に接続される。スイッチトランジスタ５２８のゲートは、読出トランジスタ４４２のドレインに接続される。このとき、スイッチトランジスタ５２８および読出トランジスタ４４２は、フィードバックループを構成し、光子の検出結果を保持することができる。
　なお、この構成では、スイッチトランジスタ５２８は、上述の第１０の実施の形態の排出トランジスタ４３５と同様の機能も持つことができる。このとき、スイッチトランジスタ５２８は、読出トランジスタ４４２の出力ＰＬＳに基づいて電荷を接地電位に排出することができる。
　振幅制限トランジスタ５２５は、光子の検出結果の出力の振幅を制限する。このとき、光子の検出結果の出力として、読出トランジスタ４４２の出力ＰＬＳを用いることができる。振幅制限トランジスタ５２５は、Ｎチャンネル電界効果トランジスタを用いることができる。振幅制限トランジスタ５２５は、読出トランジスタ４４２のドレインとインバータ５３０との間に接続される。振幅制限トランジスタ５２５のゲートには、定電圧ＶＴ１が印加される。この定電圧ＶＴ１は、例えば、１．５Ｖに設定することができる。
　リセットトランジスタ５３６は、光子の検出結果をリセットする。リセットトランジスタ５３６は、振幅制限トランジスタ５２５で振幅制限される領域に配置される。このとき、リセットトランジスタ５３６は、ラッチ回路５１１に対して低電圧で動作される。例えば、ラッチ回路５１１は３Ｖ動作に対応し、リセットトランジスタ５３６は０．８Ｖ動作に対応することができる。リセットトランジスタ５３６のドレインは、振幅制限トランジスタ５２５のソースに接続される。リセットトランジスタ５３６のゲートには、アクティブ信号ＩＮＴが印加される。このとき、読出トランジスタ４４２の出力ＰＬＳは、振幅制限トランジスタ５２５にて振幅が制限され、リセットトランジスタ５３６のソースに印加される。
　光パルス応答部５０５、アクティブトランジスタ４４１、読出トランジスタ４４２および振幅制限トランジスタ５２５は、第１基板５３５に配置される。リセットトランジスタ５３６およびインバータ５３０は、第２基板５４５に配置される。第１基板５３５は、第２基板５４５上に積層することができる。第１基板５３５は高電圧動作に対応し、第２基板５４５は低電圧動作に対応することができる。
　ここで、読出トランジスタ４４２の出力ＰＬＳが立ち上がると、スイッチトランジスタ５２８がオンし、読出トランジスタ４４２のゲート電位ＶＫ２が接地電位に固定される。また、アクティブ信号ＩＮＴに基づいて、読出トランジスタ４４２の出力ＰＬＳがリセットされると、スイッチトランジスタ５２８はオフする。このとき、光子の検出ノードは定電位から切り離され、光パルス応答部５０５は、検出待ちに移行する。
　このように、上述の第２６の実施の形態では、光子の検出結果の出力の振幅を制限する振幅制限トランジスタ５２５と、その振幅制限領域に配置され、光子の検出結果をリセットするリセットトランジス５３６とを設ける。これにより、リセットトランジス５３６を低電圧動作させることが可能となり、リセットトランジス５３６を高速化することが可能となるとともに、第１基板５３５に配置される素子の個数を低減することができる。
　また、スイッチトランジスタ５２８は、光子の検出時に検出ノードを定電位に接続するだけでなく、電荷を定電位に排出させることもできる。これにより、光パルス応答部５０５の素子数の増大を抑制しつつ、光子の再検出や不安定動作を防止することが可能となるとともに、消費電力を低減することができる。
　＜２７．第２７の実施の形態＞
　上述の第２６の実施の形態では、光子の検出結果の出力の振幅を制限し、リセットトランジスタ５３６を低電圧動作させた。この第２７の実施の形態では、光子の検出結果の出力の振幅を制限し、リセットトランジスタ５３６を低電圧動作させるとともに、光子の検出結果に基づいてリチャージを遮断する。
　図５０は、第２７の実施の形態に係る光パルス応答部が適用される画素の構成例を示すブロック図である。
　同図において、光パルス応答部５０６は、上述の第２６の実施の形態の光パルス応答部５０５にリチャージ制御トランジスタ５２６が追加されている。第２７の実施の形態の光パルス応答部５０６のそれ以外の構成は、上述の第２６の実施の形態の光パルス応答部５０５の構成と同様である。
　リチャージ制御トランジスタ５２６は、光子の検出結果に基づいて、光電変換部１４１のリチャージを制御する。リチャージ制御トランジスタ５２６は、Ｐチャンネル電界効果トランジスタを用いることができる。リチャージ制御トランジスタ５２６は、リチャージトランジスタ４３３に直列に接続される。リチャージ制御トランジスタ５２６のソースは、電源電位ＶＤＤに接続される。リチャージ制御トランジスタ５２６のゲートには、読出トランジスタ４４２の出力ＰＬＳが入力される。
　光パルス応答部５０６、アクティブトランジスタ４４１、読出トランジスタ４４２および振幅制限トランジスタ５２５は、第１基板５３６に配置される。リセットトランジスタ５３６およびインバータ５３０は、第２基板５４５に配置される。第１基板５３６は、第２基板５４５上に積層することができる。
　ここで、読出トランジスタ４４２の出力ＰＬＳが立ち上がると、スイッチトランジスタ５２８がオンするとともに、リチャージ制御トランジスタ５２６がオフする。このため、読出トランジスタ４４２のゲート電位ＶＫ２が接地電位に固定されるとともに、光電変換部１４１のリチャージが停止される。
　また、アクティブ信号ＩＮＴに基づいて、読出トランジスタ４４２の出力ＰＬＳがリセットされると、スイッチトランジスタ５２８はオフするとともに、リチャージ制御トランジスタ５２６がオンする。このとき、光子の検出ノードは定電位から切り離され、光パルス応答部５０６は、検出待ちに移行するとともに、光電変換部１４１のリチャージが可能になる。
　このように、上述の第２７の実施の形態では、光子の検出結果に基づいて、光電変換部１４１のリチャージを制御するリチャージ制御トランジスタ５２６を設ける。これにより、光子の検出されたときに、光電変換部１４１のリチャージを停止することができ、リチャージの制御に用いられる素子の個数を減らすことができる。また、リセットトランジス５３６を低電圧動作させることが可能となり、リセットトランジス５３６を高速化することが可能となる。
　＜２８．第２８の実施の形態＞
　上述の第２６の実施の形態では、光子の検出結果の出力の振幅を制限し、リセットトランジスタ５３６を低電圧動作させた。この第２８の実施の形態では、リチャージ部１４３の入力の振幅を制限し、リチャージ部１４３を低電圧動作させる。
　図５１は、第２８の実施の形態に係る光パルス応答部が適用される画素の構成例を示すブロック図である。
　同図において、光パルス応答部５０７は、上述の第２６の実施の形態の光パルス応答部５０５に振幅制限トランジスタ５２７が追加されている。第２８の実施の形態の光パルス応答部５０７のそれ以外の構成は、上述の第２６の実施の形態の光パルス応答部５０５の構成と同様である。
　また、光パルス応答部５０７が適用される画素では、上述の第２２の実施の形態の読出回路１３２とインバータ５３０との間に振幅制限トランジスタ５２５が接続される。第２８の実施の形態の光パルス応答部５０７が適用される画素のそれ以外の構成は、上述の第２６の実施の形態の光パルス応答部５０５が適用される画素の構成と同様である。
　振幅制限トランジスタ５２７は、リチャージ部１４３の入力の振幅を制限する。振幅制限トランジスタ５２７は、Ｐチャンネル電界効果トランジスタを用いることができる。振幅制限トランジスタ５２７は、リチャージトランジスタ４３３のドレインと抵抗１５２との間に接続される。振幅制限トランジスタ５２７のゲートには、定電圧ＶＴ２が印加される。この定電圧ＶＴ２は、例えば、０Ｖに設定することができる。
　このとき、リチャージ部１４３は、振幅制限トランジスタ５２７で振幅制限される領域に配置することができる。ここで、リチャージ部１４３は、ラッチ回路５１１に対して低電圧で動作することができる。このとき、読出トランジスタ４４２のゲート電位ＶＫ２は、振幅制限トランジスタ５２７にて振幅が制限され、リチャージトランジスタ４３３に入力される。また、読出回路１３２の出力ＰＬＳは、振幅制限トランジスタ５２５にて振幅が制限され、インバータ５３０に入力される。
　リチャージ部１４３以外の光パルス応答部５０７、読出回路１３２および振幅制限トランジスタ５２５は、第１基板５３７に配置される。リチャージ部１４３およびインバータ５３０は、第２基板５４７に配置される。第１基板５３７は、第２基板５４７上に積層することができる。
　このように、上述の第２８の実施の形態では、リチャージ部１４３の入力の振幅を制限する振幅制限トランジスタ５２７を設ける。これにより、リチャージ部１４３を低電圧動作させることが可能となり、リチャージ部１４３を高速化することが可能となるとともに、消費電力を低減することができる。
　＜２９．第２９の実施の形態＞
　上述の第２６の実施の形態では、光子の検出結果の出力の振幅を制限し、リセットトランジスタ５３６を低電圧動作させた。この第２９の実施の形態では、光子の検出結果の出力の振幅を制限し、リセットトランジスタ５３６を低電圧動作させるとともに、リチャージ部１４３の入力の振幅を制限し、リチャージ部１４３を低電圧動作させる。
　図５２は、第２９の実施の形態に係る光パルス応答部が適用される画素の構成例を示すブロック図である。
　同図において、この画素は、上述の第２６の実施の形態の画素に適用される光パルス応答部５０５に代えて、上述の第２８の実施の形態の光パルス応答部５０７を備える。第２９の実施の形態の光パルス応答部５０７が適用される画素のそれ以外の構成は、上述の第２６の実施の形態の画素の構成と同様である。
　このように、上述の第２９の実施の形態では、光子の検出結果の出力の振幅を制限する振幅制限トランジスタ５２５と、リチャージ部１４３の入力の振幅を制限する振幅制限トランジスタ５２７とを設ける。これにより、リセットトランジス５３６およびリチャージ部１４３を低電圧動作させることが可能となり、リセットトランジス５３６およびリチャージ部１４３を高速化することが可能となる。また、第１基板５３８に配置される素子の個数を低減することが可能となるとともに、消費電力を低減することができる。
　＜３０．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図５３は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図５３に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であってもよいし、赤外線等の非可視光であってもよい。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図５３の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図５４は、撮像部１２０３１の設置位置の例を示す図である。
　図５４では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図５４には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、車外情報検出ユニット１２０３０および撮像部１２０３１に適用され得る。具体的には、例えば、上述の撮像装置１００は、撮像部１２０３１に適用することができる。また、上述の測距装置６０００は、車外情報検出ユニット１２０３０に適用することができる。車両制御システム１２０００に本開示に係る技術を適用することにより、撮像時の省電力化を図ることが可能となる。
　なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。また、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
　なお、本技術は以下のような構成もとることができる。
（１）第１の電極が第１の電位に接続され、光子から生成した電荷を増倍する光電変換部と、
　前記第１の電極とは反対の第２の電極において、前記光電変換部に直列に接続された抵抗部と、
　前記抵抗部を介して前記光電変換部をリチャージするリチャージ部と、
　前記抵抗部と、前記リチャージ部の前記抵抗部が接続された側とは反対の電位からの電位差が前記第１の電位よりも小さい第２の電位に接続された排出部と
を備える光検出装置。
（２）前記抵抗部の抵抗値は、前記光電変換部の抵抗値よりも大きい
前記（１）に記載の光検出装置。
（３）前記リチャージ部は、前記抵抗部の電位の検出結果に基づいて、前記光電変換部をリチャージする
前記（１）または（２）に記載の光検出装置。
（４）前記リチャージ部は、外部からの制御信号に基づいて、前記光電変換部をリチャージする
前記（１）または（２）に記載の光検出装置。
（５）前記制御信号は周期信号である
前記（４）に記載の光検出装置。
（６）前記制御信号は、互いに周期が異なる複数の制御信号を備え、
　前記排出部からの電荷の排出の有無が前記周期ごとに設定される
前記（５）に記載の光検出装置。
（７）前記抵抗部の電位を検出する検出部
をさらに備える前記（１）から（６）のいずれかに記載の光検出装置。
（８）前記光電変換部による前記光子の検出結果を前記検出部の入力側から読出す読出回路
をさらに備える前記（７）に記載の光検出装置。
（９）前記光電変換部による前記光子の検出結果を前記検出部の出力側から読出す読出回路
をさらに備える前記（７）に記載の光検出装置。
（１０）前記検出部と前記排出部との間に接続され、前記検出部の出力の振幅を制限する振幅制限トランジスタ
をさらに備える前記（７）から（９）のいずれかに記載の光検出装置。
（１１）前記検出部の出力側に直列に接続され、前記検出部の出力を初期化する初期化トランジスタ
をさらに備える前記（７）から（１０）のいずれかに記載の光検出装置。
（１２）前記検出部に貫通電流が流れるのを防止する貫通防止トランジスタ
をさらに備える前記（７）から（１１）のいずれかに記載の光検出装置。
（１３）前記光子の検出結果を読出す読出回路に前記抵抗部の電位が入力されるのを遮断するクリップトランジスタ
をさらに備える前記（７）から（１２）のいずれかに記載の光検出装置。
（１４）前記検出部に貫通電流が流れるのを防止する貫通防止トランジスタと、
　前記検出部の出力側に直列に接続され、前記検出部の出力を初期化する初期化トランジスタと、
　前記光子の検出結果を読出す読出回路に前記抵抗部の電位が入力されるのを遮断するクリップトランジスタとを備え、
　前記貫通防止トランジスタ、前記初期化トランジスタおよび前記クリップトランジスタのうちの少なくともいずれか１つは複数の画素で共有される
前記（７）から（１３）のいずれかに記載の光検出装置。
（１５）前記検出部に貫通電流が流れるのを防止する貫通防止トランジスタと、
　前記検出部の出力側に直列に接続され、前記検出部の出力を初期化する初期化トランジスタとを備え、
　前記貫通防止トランジスタおよび前記初期化トランジスタのうちの少なくともいずれか１つは、入力の振幅を制限するドライバ
を備える前記（７）から（１４）のいずれかに記載の光検出装置。
（１６）前記リチャージ部と前記抵抗部との間に接続された抵抗
をさらに備える前記（７）から（１５）のいずれかに記載の光検出装置。
（１７）前記リチャージ部、前記光子の検出結果を読出す読出回路および前記読出回路の読出し結果に基づいてカウントを行うカウンタのうちの少なくともいずれか１つが形成された第１基板と、
　前記第１基板上に積層され、前記光電変換部、前記抵抗部、前記検出部および前記排出部が形成された第２基板と
を備える前記（７）から（１６）のいずれかに記載の光検出装置。
（１８）前記リチャージ部、前記光子の検出結果を読出す読出回路および前記読出回路の読出し結果に基づいてカウントを行うカウンタのうちの少なくともいずれか１つが形成された第１基板と、
　前記第１基板上に積層され、前記抵抗部、前記検出部および前記排出部が形成された第２基板と、
　前記第２基板上に積層され、前記光電変換部が形成された第３基板と
を備える前記（７）から（１６）のいずれかに記載の光検出装置。
（１９）低耐圧トランジスタが形成される低耐圧領域と、
　複数の画素について互いに隣接して配置され、高耐圧トランジスタが形成される高耐圧領域とを備え、
　前記検出部および前記排出部は、前記高耐圧領域に形成される
前記（７）から（１８）のいずれかに記載の光検出装置。
（２０）前記光子の検出結果を読出す読出回路をさらに備え、
　前記排出部は、前記読出回路の出力に基づいて、前記光電変換部に流出可能な少なくとも一部の電荷を前記第１電位よりも低い第２電位に排出する
前記（１）に記載の光検出装置。
（２１）前記光子の検出結果をラッチするラッチ回路
をさらに備える前記（１）から（２０）のいずれかに記載の光検出装置。
（２２）前記ラッチ回路は、前記光子の検出結果に基づいて、前記光子の検出ノードを定電位に接続するスイッチトランジスタ
を備える前記（２１）に記載の光検出装置。
（２３）前記光子の検出結果は前記スイッチトランジスタのゲートに入力され、前記光子の検出結果が保持される
前記（２２）に記載の光検出装置。
（２４）前記検出ノードの電位に基づいて、前記スイッチトランジスタと前記リチャージ部とを遮断する遮断トランジスタ
をさらに備える前記（２２）または（２３）に記載の光検出装置。
（２５）前記リチャージ部は、前記検出ノードの電位に基づいて前記光電変換部をリチャージする
前記（２１）から（２４）のいずれかに記載の光検出装置。
（２６）前記光子の検出結果の出力の振幅を制限する第１振幅制限トランジスタと、
　前記光子の検出結果をリセットするリセットトランジスタとを備え、
　前記リセットトランジスタは、前記第１振幅制限トランジスタで振幅制限される領域に配置され、前記ラッチ回路に対して低電圧で動作される
前記（２１）から（２５）のいずれかに記載の光検出装置。
（２７）前記光子の検出結果に基づいて、前記光電変換部のリチャージを制御するリチャージ制御トランジスタ
をさらに備える前記（２１）から（２６）のいずれかに記載の光検出装置。
（２８）前記リチャージ部の入力の振幅を制限する第２振幅制限トランジスタを備え、
　前記リチャージ部は、前記第２振幅制限トランジスタで振幅制限される領域に配置され、前記ラッチ回路に対して低電圧で動作される
前記（２１）から（２７）のいずれかに記載の光検出装置。
　１００　撮像装置
　１０１　光学系
　１０２　固体撮像装置
　１０３　撮像制御部
　１０４　画像処理部
　１０５　記憶部
　１０６　表示部
　１０７　操作部
　１０８　バス
　１１１　画素アレイ部
　１１２　行走査回路
　１１３　列処理回路
　１１４　制御信号生成回路
　１１５　フレームメモリ
　１２１　画素
　１２２、１５５　スイッチ
　１３１　光パルス応答部
　１３２　読出回路
　１３３　カウンタ
　１４１　光電変換部
　１４２　抵抗部
　１４３　リチャージ部
　１４４　検出部
　１４５　排出部
　１５１　ＳＰＡＤ
　１５２　抵抗

Claims (28)

  1. 　第１の電極が第１の電位に接続され、光子から生成した電荷を増倍する光電変換部と、
    　前記第１の電極とは反対の第２の電極において、前記光電変換部に直列に接続された抵抗部と、
    　前記抵抗部を介して前記光電変換部をリチャージするリチャージ部と、
    　前記抵抗部と、前記リチャージ部の前記抵抗部が接続された側とは反対の電位からの電位差が前記第１の電位よりも小さい第２の電位に接続された排出部と
    を備える光検出装置。
  2. 　前記抵抗部の抵抗値は、前記光電変換部の抵抗値よりも大きい
    請求項１に記載の光検出装置。
  3. 　前記リチャージ部は、前記抵抗部の電位の検出結果に基づいて、前記光電変換部をリチャージする
    請求項１に記載の光検出装置。
  4. 　前記リチャージ部は、外部からの制御信号に基づいて、前記光電変換部をリチャージする
    請求項１に記載の光検出装置。
  5. 　前記制御信号は周期信号である
    請求項４に記載の光検出装置。
  6. 　前記制御信号は、互いに周期が異なる複数の制御信号を備え、
    　前記排出部からの電荷の排出の有無が前記周期ごとに設定される
    請求項５に記載の光検出装置。
  7. 　前記抵抗部の電位を検出する検出部
    をさらに備える
    請求項１に記載の光検出装置。
  8. 　前記光電変換部による前記光子の検出結果を前記検出部の入力側から読出す読出回路
    をさらに備える請求項７に記載の光検出装置。
  9. 　前記光電変換部による前記光子の検出結果を前記検出部の出力側から読出す読出回路
    をさらに備える請求項７に記載の光検出装置。
  10. 　前記検出部と前記排出部との間に接続され、前記検出部の出力の振幅を制限する振幅制限トランジスタ
    をさらに備える請求項７に記載の光検出装置。
  11. 　前記検出部の出力側に直列に接続され、前記検出部の出力を初期化する初期化トランジスタ
    をさらに備える請求項７に記載の光検出装置。
  12. 　前記検出部に貫通電流が流れるのを防止する貫通防止トランジスタ
    をさらに備える請求項７に記載の光検出装置。
  13. 　前記光子の検出結果を読出す読出回路に前記抵抗部の電位が入力されるのを遮断するクリップトランジスタ
    をさらに備える請求項７に記載の光検出装置。
  14. 　前記検出部に貫通電流が流れるのを防止する貫通防止トランジスタと、
    　前記検出部の出力側に直列に接続され、前記検出部の出力を初期化する初期化トランジスタと、
    　前記光子の検出結果を読出す読出回路に前記抵抗部の電位が入力されるのを遮断するクリップトランジスタとを備え、
    　前記貫通防止トランジスタ、前記初期化トランジスタおよび前記クリップトランジスタのうちの少なくともいずれか１つは複数の画素で共有される
    請求項７に記載の光検出装置。
  15. 　前記検出部に貫通電流が流れるのを防止する貫通防止トランジスタと、
    　前記検出部の出力側に直列に接続され、前記検出部の出力を初期化する初期化トランジスタとを備え、
    　前記貫通防止トランジスタおよび前記初期化トランジスタのうちの少なくともいずれか１つは、入力の振幅を制限するドライバ
    を備える請求項７に記載の光検出装置。
  16. 　前記リチャージ部と前記抵抗部との間に接続された抵抗
    をさらに備える請求項７に記載の光検出装置。
  17. 　前記リチャージ部、前記光子の検出結果を読出す読出回路および前記読出回路の読出し結果に基づいてカウントを行うカウンタのうちの少なくともいずれか１つが形成された第１基板と、
    　前記第１基板上に積層され、前記光電変換部、前記抵抗部、前記検出部および前記排出部が形成された第２基板と
    を備える請求項７に記載の光検出装置。
  18. 　前記リチャージ部、前記光子の検出結果を読出す読出回路および前記読出回路の読出し結果に基づいてカウントを行うカウンタのうちの少なくともいずれか１つが形成された第１基板と、
    　前記第１基板上に積層され、前記抵抗部、前記検出部および前記排出部が形成された第２基板と、
    　前記第２基板上に積層され、前記光電変換部が形成された第３基板と
    を備える請求項７に記載の光検出装置。
  19. 　低耐圧トランジスタが形成される低耐圧領域と、
    　複数の画素について互いに隣接して配置され、高耐圧トランジスタが形成される高耐圧領域とを備え、
    　前記検出部および前記排出部は、前記高耐圧領域に形成される
    請求項２に記載の光検出装置。
  20. 　前記光子の検出結果を読出す読出回路をさらに備え、
    　前記排出部は、前記読出回路の出力に基づいて、前記光電変換部に流出可能な少なくとも一部の電荷を前記第１電位よりも低い第２電位に排出する
    請求項１に記載の光検出装置。
  21. 　前記光子の検出結果をラッチするラッチ回路
    をさらに備える請求項１に記載の光検出装置。
  22. 　前記ラッチ回路は、前記光子の検出結果に基づいて、前記光子の検出ノードを定電位に接続するスイッチトランジスタ
    を備える請求項２１に記載の光検出装置。
  23. 　前記光子の検出結果は前記スイッチトランジスタのゲートに入力され、前記光子の検出結果が保持される
    請求項２２に記載の光検出装置。
  24. 　前記検出ノードの電位に基づいて、前記スイッチトランジスタと前記リチャージ部とを遮断する遮断トランジスタ
    をさらに備える請求項２２に記載の光検出装置。
  25. 　前記リチャージ部は、前記検出ノードの電位に基づいて前記光電変換部をリチャージする
    請求項２１に記載の光検出装置。
  26. 　前記光子の検出結果の出力の振幅を制限する第１振幅制限トランジスタと、
    　前記光子の検出結果をリセットするリセットトランジスタとを備え、
    　前記リセットトランジスタは、前記第１振幅制限トランジスタで振幅制限される領域に配置され、前記ラッチ回路に対して低電圧で動作される
    請求項２１に記載の光検出装置。
  27. 　前記光子の検出結果に基づいて、前記光電変換部のリチャージを制御するリチャージ制御トランジスタ
    をさらに備える請求項２１に記載の光検出装置。
  28. 　前記リチャージ部の入力の振幅を制限する第２振幅制限トランジスタを備え、
    　前記リチャージ部は、前記第２振幅制限トランジスタで振幅制限される領域に配置され、前記ラッチ回路に対して低電圧で動作される
    請求項２１に記載の光検出装置。
PCT/JP2024/002200 2023-02-20 2024-01-25 光検出装置 WO2024176708A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023-024115 2023-02-20
JP2023024115 2023-02-20

Publications (1)

Publication Number Publication Date
WO2024176708A1 true WO2024176708A1 (ja) 2024-08-29

Family

ID=92500646

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/002200 WO2024176708A1 (ja) 2023-02-20 2024-01-25 光検出装置

Country Status (1)

Country Link
WO (1) WO2024176708A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020094849A (ja) * 2018-12-11 2020-06-18 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び測距装置
WO2021172216A1 (ja) * 2020-02-27 2021-09-02 ソニーセミコンダクタソリューションズ株式会社 受光素子、光学デバイス、及び電子機器
WO2022124019A1 (ja) * 2020-12-10 2022-06-16 パナソニックＩｐマネジメント株式会社 フォトディテクタ、フォトディテクタアレイおよび距離測定システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020094849A (ja) * 2018-12-11 2020-06-18 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び測距装置
WO2021172216A1 (ja) * 2020-02-27 2021-09-02 ソニーセミコンダクタソリューションズ株式会社 受光素子、光学デバイス、及び電子機器
WO2022124019A1 (ja) * 2020-12-10 2022-06-16 パナソニックＩｐマネジメント株式会社 フォトディテクタ、フォトディテクタアレイおよび距離測定システム

Similar Documents

Publication Publication Date Title
US11950010B2 (en) Imaging apparatus and imaging system
US20220075033A1 (en) Light reception device and distance measurement device
CN212321848U (zh) 光检测设备以及距离测量传感器
JPWO2019031001A1 (ja) 固体撮像装置、電子装置および固体撮像装置の制御方法
WO2021090691A1 (ja) センシングデバイスおよび測距装置
JP2020174149A (ja) 受光装置、撮像装置および距離測定装置
US20230379600A1 (en) Solid-state imaging device
WO2019092999A1 (ja) 半導体集積回路、および、撮像装置
WO2024176708A1 (ja) 光検出装置
US20230108619A1 (en) Imaging circuit and imaging device
WO2021100314A1 (ja) 固体撮像装置及び測距システム
US20220128660A1 (en) Light receiving device, histogram generation method, and distance measurement system
KR20230069093A (ko) 측거 장치
WO2021186817A1 (ja) 固体撮像素子、および、電子装置
WO2024004378A1 (ja) 受光装置および測距装置
WO2023062944A1 (ja) 光検出素子、および、光検出装置
WO2022254792A1 (ja) 受光素子およびその駆動方法、並びに、測距システム
US20240187759A1 (en) Imaging device and electronic apparatus
WO2023286403A1 (ja) 光検出装置および測距システム
WO2022074939A1 (ja) 受光素子、測距モジュール、測距システム、および、受光素子の制御方法
WO2023090277A1 (ja) 半導体装置及び光検出装置
US20240328854A1 (en) Photodetection device and photodetector
JP2024067906A (ja) 光検出装置
JP2024129220A (ja) 光検出装置
JP2023082958A (ja) 撮像装置および電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24760015

Country of ref document: EP

Kind code of ref document: A1