KR20230069093A - 측거 장치 - Google Patents

측거 장치 Download PDF

Info

Publication number
KR20230069093A
KR20230069093A KR1020237006238A KR20237006238A KR20230069093A KR 20230069093 A KR20230069093 A KR 20230069093A KR 1020237006238 A KR1020237006238 A KR 1020237006238A KR 20237006238 A KR20237006238 A KR 20237006238A KR 20230069093 A KR20230069093 A KR 20230069093A
Authority
KR
South Korea
Prior art keywords
pixel
pixels
signal
effective
light blocking
Prior art date
Application number
KR1020237006238A
Other languages
English (en)
Inventor
요타로 야스
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20230069093A publication Critical patent/KR20230069093A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/705—Pixels for depth measurement, e.g. RGBZ
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C3/00—Measuring distances in line of sight; Optical rangefinders
    • G01C3/02—Details
    • G01C3/06—Use of electric means to obtain final indication
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G01S17/894—3D imaging with simultaneous measurement of time-of-flight at a 2D array of receiver pixels, e.g. time-of-flight cameras or flash lidar
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/481—Constructional features, e.g. arrangements of optical elements
    • G01S7/4816—Constructional features, e.g. arrangements of optical elements of receivers alone
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4861—Circuits for detection, sampling, integration or read-out
    • G01S7/4863—Detector arrays, e.g. charge-transfer gates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/497—Means for monitoring or calibrating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H01L27/1465—Infrared imagers of the hybrid type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/11—Anti-reflection coatings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B3/00—Simple or compound lenses
    • G02B3/0006—Arrays
    • G02B3/0037—Arrays characterized by the distribution or form of lenses
    • G02B3/0043—Inhomogeneous or irregular arrays, e.g. varying shape, size, height

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Remote Sensing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

측거 장치(500)는, 행방향 및 열방향으로 마련된 복수의 화소(11a, 12a)와, 행방향으로 마련되어, 각각이 대응하는 열의 화소 신호를 AD 변환하는 복수의 AD 변환 회로(6, 7)와, 복수의 AD 변환 회로의 변환 결과에 기초하여, 뎁스 화상 신호를 생성하는 신호 처리부(92)를 구비하고, 복수의 화소(11a, 12a)는, 뎁스 화상 신호에 대응하도록 행방향 및 열방향으로 마련됨과 함께, 각각이, 다른 기간에서의 입사광의 광량에 따른 화소 신호를 취출하는 복수의 전하 전송부(TA, TB)를 포함하는 복수의 유효 화소(11a)와, 복수의 유효 화소(11a)가 마련된 영역에 대하여, 행방향의 양단측의 적어도 일방측에 있어서, 열방향으로 마련됨과 함께 각각이 차광막(M)으로 덮인 복수의 차광 화소(12a)를 포함한다.

Description

측거 장치
본 개시는, 측거 장치에 관한 것이다.
특허문헌 1은, 간접 ToF(Time of Flight) 방식을 이용하여 뎁스 화상 신호를 생성하는 측거 장치를 개시한다. 이 측거 장치는, 행방향 및 열방향으로 마련된 복수의 화소와, 행방향으로 마련된 복수의 AD 변환 회로를 구비한다. 복수의 AD 변환 회로 각각은, 동일한 열의 화소 신호를 AD 변환한다.
일본 특허 공개 제2020-5096호 공보
뎁스 화상에 있어서, 세로 방향(화소의 열방향)의 표시 변동이 발생하는 경우가 있다. 원인의 일례는, 화소 신호가 AD 변환 회로에 이를 때까지 발생하는 전압 강하의 크기가, 행마다 다른 것에 있다.
본 개시의 일측면에 의하면, 세로 방향의 표시 변동을 억제하는 것이 가능한 측거 장치가 제공된다.
본 개시의 일측면에 관한 측거 장치는, 행방향 및 열방향으로 마련된 복수의 화소와, 행방향으로 마련되어, 각각이 대응하는 열의 화소 신호를 AD 변환하는 복수의 AD 변환 회로와, 복수의 AD 변환 회로의 변환 결과에 기초하여, 뎁스 화상 신호를 생성하는 신호 처리부를 구비하고, 복수의 화소는, 뎁스 화상 신호에 대응하도록 행방향 및 열방향으로 마련됨과 함께, 각각이, 다른 기간에서의 입사광의 광량에 따른 화소 신호를 취출하는 복수의 전하 전송부를 포함하는 복수의 유효 화소와, 복수의 유효 화소가 마련된 영역에 대하여, 행방향의 양단측의 적어도 일방측에 있어서, 열방향으로 마련됨과 함께 각각이 차광막으로 덮인 복수의 차광 화소를 포함한다.
도 1은 실시 형태에 관한 측거 장치의 개략 구성의 예를 나타내는 사시도이다.
도 2는 수광부의 개략 구성의 예를 나타내는 도면이다.
도 3은 탭의 개략 구성의 예를 나타내는 도면이다.
도 4는 화소의 등가 회로의 예를 나타내는 도면이다.
도 5는 화소의 개략 구성의 예를 나타내는 도면이다.
도 6은 기준 신호 생성부 내지 카운터부의 등가 회로의 예를 나타내는 도면이다.
도 7은 화소 신호의 읽어내기 동작의 예를 나타내는 타이밍 차트이다.
도 8은 검토예에 관한 화소 신호의 읽어내기 동작의 예를 나타내는 타이밍 차트이다.
도 9는 화소 신호의 읽어내기 동작의 예를 나타내는 타이밍 차트이다.
도 10은 세로 쉐이딩에 의한 세로 방향의 표시 변동의 예를 나타내는 도면이다.
도 11은 스트리킹에 의한 세로 방향의 표시 변동의 예를 나타내는 도면이다.
도 12는 PSRR에 의한 세로 방향의 표시 변동의 예를 나타내는 도면이다.
도 13은 화소의 개략 구성의 예를 나타내는 도면이다.
도 14는 화소의 개략 구성의 예를 나타내는 도면이다.
도 15는 화소의 개략 구성의 예를 나타내는 도면이다.
도 16은 화소의 개략 구성의 예를 나타내는 도면이다.
도 17은 화소의 개략 구성의 예를 나타내는 도면이다.
도 18은 화소의 개략 구성의 예를 나타내는 도면이다.
도 19는 화소의 개략 구성의 예를 나타내는 도면이다.
도 20은 화소의 개략 구성의 예를 나타내는 도면이다.
도 21은 수광부의 레이아웃의 예를 나타내는 도면이다.
도 22는 수광부의 레이아웃의 예를 나타내는 도면이다.
도 23은 수광부의 레이아웃의 예를 나타내는 도면이다.
도 24는 수광부의 레이아웃의 예를 나타내는 도면이다.
도 25는 수광부의 레이아웃의 예를 나타내는 도면이다.
도 26은 수광부의 레이아웃의 예를 나타내는 도면이다.
도 27은 수광부의 레이아웃의 예를 나타내는 도면이다.
도 28은 적층 구조의 예를 나타내는 도면이다.
도 29는 칩의 레이아웃의 예를 나타내는 도면이다.
도 30은 칩의 레이아웃의 예를 나타내는 도면이다.
도 31은 칩의 레이아웃의 예를 나타내는 도면이다.
도 32는 칩의 레이아웃의 예를 나타내는 도면이다.
도 33은 칩의 레이아웃의 예를 나타내는 도면이다.
도 34는 칩의 레이아웃의 예를 나타내는 도면이다.
도 35는 칩의 레이아웃의 예를 나타내는 도면이다.
도 36은 칩의 레이아웃의 예를 나타내는 도면이다.
도 37은 차량 제어 시스템의 개략적인 구성의 일례를 나타내는 블록도이다.
도 38은 차외 정보 검출부 및 촬상부의 설치 위치의 일례를 나타내는 설명도이다.
이하에, 본 개시의 실시 형태에 대하여 도면에 기초하여 상세하게 설명한다. 또한, 이하의 각 실시 형태에 있어서, 동일한 부위에는 동일한 번호를 붙임으로써 중복되는 설명을 생략한다.
이하에 나타내는 항목 순서에 따라 본 개시를 설명한다.
1. 실시 형태
2. 변형예
2.1 화소의 개략 구성의 예
2.2 수광부의 레이아웃의 예
2.3 적층 구조의 예
3. 이동체로의 응용예
4. 효과
1. 실시 형태
도 1은, 실시 형태에 관한 측거 장치의 개략 구성의 예를 나타내는 도면이다. 이 예에서는, 측거 장치(500)는, 물체(507)까지의 거리를 측정하는 간접 ToF 센서(측거 센서)이다. 측거 장치(500)는, 발광부(501)와, 수광부(502)와, 연산부(503)와, 외부 I/F(504)와, 제어부(505)를 포함한다.
발광부(501)는, 레이저광(예를 들어, 적외광)을 소정 주기로 출사한다. 출사되는 레이저광이, 백색 바탕의 화살표로 모식적으로 나타난다. 레이저광은, 수광부(502)의 화각 이상의 각도 범위에서 출사된다. 레이저광은, 소정 시간 폭의 펄스 형상의 레이저이고, 광원의 예는 반도체 레이저 다이오드이다. 도 1에 나타나는 예에서는, 레이저광이 물체(507)에서 반사된다. 반사한 레이저광은, 수광부(502)에 입사한다. 수광부(502)는, 2차원 형상으로 마련된 복수의 화소를 포함하고, 각각의 화소 신호에 기초하여 생성되는 뎁스 화상 신호를 출력한다. 수광부(502)의 상세에 대해서는, 나중에 도 2 이후를 참조하여 재차 설명한다.
연산부(503)는, 수광부(502)가 출력하는 뎁스 화상 신호로부터, 뎁스 화상(이 예에서는 물체(507)를 포함하는 뎁스 화상)을 생성한다. 뎁스 화상의 생성에는, 노이즈 제거 등의 처리가 포함되어도 된다. 생성된 뎁스 화상은, 외부 I/F(504)를 통해, 측거 장치(500)의 외부의 호스트(506)에 출력 가능하다. 외부 I/F(504)는, 예를 들어 호스트(506)와의 통신을 확보하기 위한 통신 어댑터이다. 제어부(505)는, 측거 장치(500)의 각 요소를 제어한다. 제어부(505)는, CPU 등을 포함하여 구성되어도 된다. 호스트(506)의 예는, 측거 장치(500)가 탑재되는 외부 장치에 마련된 컨트롤러이다. 외부 장치의 예는 차량이고, 그 경우, 호스트(506)는 ECU(Engine Control Unit)여도 된다.
도 2는, 수광부의 개략 구성의 예를 나타내는 도면이다. 수광부(502)는, 화소 어레이부(1)와, 탭 구동 회로(2)와, 수직 주사 회로(3)와, 기준 신호 생성부(4)와, 정전류 회로부(5)와, 비교 회로부(6)와, 카운터부(7)와, 참조 신호 생성부(8)와, 수평 주사 회로(9)와, 시스템 제어부(91)와, 신호 처리부(92)와, 데이터 저장부(93)를 포함한다. 또한, 화소 어레이부(1)에 대해서는, 행방향을 X축 방향으로 하고 열방향을 Y축 방향으로 하는 좌표계도 도시된다. 행방향 및 열방향은, 뎁스 화상의 세로 방향 및 가로 방향에 대응한다.
화소 어레이부(1)는, 행방향 및 열방향으로 마련된 복수의 화소를 포함한다. 복수의 화소로서, 복수의 유효 화소(11a)의 일부 및 복수의 차광 화소(12a)의 일부가 예시된다. 유효 화소(11a)가 마련된 영역을, 영역(11)이라고 칭하여 도시한다. 차광 화소(12a)가 마련된 영역을, 영역(12)이라고 칭하여 도시한다.
복수의 유효 화소(11a)는, 뎁스 화상 신호(의 화소)에 대응하도록 행방향 및 열방향으로 마련된다. 유효 화소(11a)는, 그 화소 신호가 뎁스 화상 신호의 기초가 되는 화소 신호로서 유효하게 사용되는 화소이다. 도 2에 나타나는 예에서는, 영역(11)은, 열방향의 길이보다도 긴 행방향의 길이(가로로 긴 애스펙트비)를 갖고, 따라서, 뎁스 화상도 가로로 긴 애스펙트비를 가질 수 있다.
복수의 차광 화소(12a)는, 복수의 유효 화소(11a)가 마련된 영역(11)에 대하여, 행방향의 양단측의 적어도 일방측에 있어서, 열방향으로 마련된다. 이 예에서는, 복수의 차광 화소(12a)는, 일방측(X축 부방향측)에만 마련된다. 일 실시 형태에 있어서, 차광 화소(12a)는, 차광되어 있는 점을 제외하고, 유효 화소(11a)와 동일한 구조를 갖는다. 이에 의해, 유효 화소(11a)가 차광된 경우에 얻어지는 화소 신호가, 차광 화소(12a)로부터 얻어진다.
유효 화소(11a) 및 차광 화소(12a)는, 입사광의 광량에 따른 전압 신호를, 화소 신호로서 출력한다. 또한, 차광 화소(12a)의 입사광의 광량은, 차광 후의 광량이다. 화소 신호는, 열방향으로 연장되는 수직 신호선 VL에 출현한다. 도 2에는, 열마다 대응하여 마련된 수직 신호선 VL의 일부가 예시된다.
간접 ToF 방식을 실현하기 위해, 각 화소는, 서로 다른 기간에서의 입사광의 광량에 따른 화소 신호를 취출하는 복수의 전하 전송부를 포함한다. 이하, 전하 전송부를 「탭」이라고도 칭한다. 복수의 탭으로서, 탭(TA) 및 탭(TB)을 예로 들어 설명한다. 탭(TA) 및 탭(TB)에는, 전압 GDA 및 전압 GDB가 인가된다.
도 3은, 탭의 개략 구성의 예를 나타내는 도면이다. 2개의 전송 게이트 TG와, 반도체 기판(150)에 형성된 광전 변환부 PD 및 2개의 보존 노드 SN이 예시된다. 이 예에서는, 탭(TA) 및 탭(TB) 각각이, 광전 변환부 PD에서 발생하고, 축적된 전하를, 대응하는 전송 게이트 TG를 통해, 대응하는 보존 노드 SN으로 전송한다.
탭(TA)의 전송 게이트 TG에는, 전압 GDA가 인가된다. 탭(TB)의 전송 게이트 TG에는, 전압 GDB가 인가된다.
전압 GDA 및 전압 GDB는, 서로 배타적인 전압이고, 예를 들어 전압 GDA가 1.5V이고 전압 GDB가 0V인 상태(상태 A)와, 전압 GDA가 0V이고 전압 GDB가 1.5V인 상태(상태 B)가 반복되도록 변조된 전압이다. 상태 A가 유지되는 기간 중에는, 탭(TA)을 통해 화소 신호가 취출된다. 상태 B가 유지되는 기간 중에는, 탭(TB)을 통해 화소 신호가 취출된다. 이와 같이 하여, 서로 다른 기간에서의 입사광의 광량에 따른 화소 신호가 취출된다.
도 4는, 화소의 등가 회로의 예를 나타내는 도면이다. 이하에는 주로 유효 화소(11a)에 대하여 설명하고, 차광 화소(12a)에 대해서는 특별히 상이한 부분에 대해서만 설명한다.
도 4의 우측에 나타난 바와 같이, 유효 화소(11a)는, 광전 변환부 PD와, 배출 트랜지스터(13)와, 전송 트랜지스터(14)와, 축적부(15)와, 리셋 트랜지스터(16)와, 증폭 트랜지스터(17)와, 선택 트랜지스터(18)를 포함한다. 이것들 중, 전송 트랜지스터(14), 축적부(15), 리셋 트랜지스터(16) 및 증폭 트랜지스터(17)는, 상술한 탭(TA) 및 탭(TB) 각각에 대하여 마련된다. 탭(TA)에 대하여 마련된 전송 트랜지스터(14) 등을, 전송 트랜지스터(14A) 등이라고 칭하여 도시한다. 탭(TB)에 대하여 마련된 전송 트랜지스터(14) 등을, 전송 트랜지스터(14B) 등이라고 칭하여 도시한다.
광전 변환부 PD는, 입사광의 광량에 따른 전하를 발생·축적하는 부분이고, 앞서 설명한 도 3의 탭(TA) 및 탭(TB)의 광전 변환부 PD에 대응한다. 광전 변환부 PD는, 포토다이오드의 일 양태일 수 있다.
배출 트랜지스터(13)는, 광전 변환부 PD의 전하를 배출하는 오버플로 게이트이다. 배출 트랜지스터(13)는, 광전 변환부 PD와 기준 전위(예를 들어, 전원 전압) 사이에 접속된다. 배출 트랜지스터(13)의 게이트에 인가되는 제어 신호를, 배출 신호 OFG라고 칭하여 도시한다.
전송 트랜지스터(14A)는, 광전 변환부 PD와 축적부(15A) 사이에 마련되어, 광전 변환부 PD의 전하를 축적부(15A)로 전송한다. 전송 트랜지스터(14A)는, 앞서 설명한 도 3의 탭(TA)에 있어서의 전송 게이트 TG에 상당한다. 전송 트랜지스터(14A)의 게이트에 인가되는 구동 신호는, 상술한 전압 GDA이다. 전송 트랜지스터(14B)는, 광전 변환부 PD와 축적부(15B) 사이에 마련되어, 광전 변환부 PD의 전하를, 축적부(15B)로 전송한다. 전송 트랜지스터(14B)는, 앞서 설명한 도 3의 탭(TA)에 있어서의 전송 게이트 TG에 상당한다. 전송 트랜지스터(14B)의 게이트에 인가되는 구동 신호는, 상술한 전압 GDB이다.
축적부(15A)는, 전송 트랜지스터(14A)를 통해 광전 변환부 PD로부터 전송된 전하를 축적하는 플로팅 디퓨전이다. 축적부(15A)는, 앞서 설명한 도 3의 탭(TA)에 대응하는 보존 노드 SN에 상당한다. 축적부(15B)는, 전송 트랜지스터(14B)를 통해 광전 변환부 PD로부터 전송된 전하를 축적하는 플로팅 디퓨전이다. 축적부(15B)는, 앞서 설명한 도 3의 탭(TB)에 대응하는 보존 노드 SN에 상당한다. 축적부(15A) 및 축적부(15B)는, 예를 들어 n형 영역으로 형성되어도 되고, 메탈 등을 사용한 콘덴서로 형성되어도 된다.
리셋 트랜지스터(16A)는, 축적부(15A)와 기준 전위 사이에 마련되어, 축적부(15A)를 리셋한다. 리셋 트랜지스터(16B)는, 축적부 FB와 기준 전위 사이에 마련되어, 축적부(15B)를 리셋한다. 리셋 트랜지스터(16A) 및 리셋 트랜지스터(16B)의 게이트에 인가되는 제어 신호를, 리셋 신호 RST라고 칭하여 도시한다.
증폭 트랜지스터(17A)는, 축적부(15A)에 축적된 전하에 따른 전압 신호를 출력한다. 증폭 트랜지스터(17B)는, 축적부(15B)에 축적된 전하에 따른 전압 신호를 출력한다.
선택 트랜지스터(18A)는, 증폭 트랜지스터(17A)와 수직 신호선 VL 사이에 마련되어, 증폭 트랜지스터(17A)가 출력하는 전압 신호를, 화소 신호 VSL1로서 수직 신호선 VL에 출현시킨다. 선택 트랜지스터(18B)는, 증폭 트랜지스터(17B)와 수직 신호선 VL 사이에 마련되어, 증폭 트랜지스터(17B)가 출력하는 전압 신호를, 화소 신호 VSL2로서 수직 신호선 VL에 출현시킨다.
상술한 각 제어 신호에 의해 제어되는 배출 트랜지스터(13), 전송 트랜지스터(14), 리셋 트랜지스터(16), 증폭 트랜지스터(17) 및 선택 트랜지스터(18) 등을, 읽어내기 회로라고 칭한다.
또한, 상기는 화소의 등가 회로의 일례에 지나지 않고, 다른 다양한 회로 구성이 채용되어도 된다. 예를 들어, 광전 변환부 PD에서 발생한 전하를, 축적부(15)로 전송되기 전에 일시적으로 보유 지지하는 메모리부가, 전송 트랜지스터(14)와 축적부(15) 사이에 마련되어도 된다. 그 경우, 메모리부에 전하를 보유 지지시키고, 또한 그 전하를 축적부(15)로 전송하는 별도의 전송 트랜지스터가 마련되어도 된다. 메모리부가 마련됨으로써, 전체 화소의 노광의 개시 및 종료의 타이밍이 정렬되도록 노광이 행해지는 글로벌 셔터 방식에서의 동작도 가능해진다.
도 4의 좌측에 나타나는 차광 화소(12a)는, 이 예에서는, 유효 화소(11a)와 동일한 구조를 갖는다. 단, 차광 화소(12a)의 선택 트랜지스터(18A) 및 선택 트랜지스터(18B)에 인가되는 제어 신호는, 화소 선택 신호 HOB라고 칭하여 도시한다. 선택 트랜지스터(18A)를 통해 수직 신호선 VL에 출현하는 화소 신호를, 화소 신호 VSL3이라고 칭하여 도시한다. 선택 트랜지스터(18B)를 통해 수직 신호선 VL에 출현하는 화소 신호를, 화소 신호 VSL4라고 칭하여 도시한다.
도 2로 돌아가, 탭 구동 회로(2)는, 복수의 유효 화소(11a) 각각 및 복수의 차광 화소(12a) 각각의 탭(TA) 및 탭(TB)에 의한 화소 신호의 취출을 제어하기 위한 변조 신호를 생성하는 화소 변조 제어 회로이다. 구체적으로, 탭 구동 회로(2)는, 상술한 전압 GDA 및 전압 GDB를 생성하여, 탭(TA) 및 탭(TB)에 공급한다. 탭 구동 회로(2)는, 복수의 유효 화소(11a)가 마련된 영역(11)에 대하여, 열방향의 양단측의 적어도 일방측에 있어서, 행방향으로 마련된다. 이 예에서는, 탭 구동 회로(2)는, 일방측(Y축 정방향측)에 마련된다.
수직 주사 회로(3)는, 복수의 유효 화소(11a) 및 화소(21a)를, 행 단위로 통합하여 구동한다. 구동에 사용되는 제어 신호의 예는, 앞서 도 4를 참조하여 설명한 배출 신호 OFG, 리셋 신호 RST, 화소 선택 신호 SEL, 화소 선택 신호 HOB 등이다. 이들 제어 신호를 사용한 행마다의 화소 구동의 방법은 공지이므로 상세한 설명은 행하지 않는다. 수직 주사 회로(3)는, 시프트 레지스터, 어드레스 디코더 등을 포함하여 구성된다.
기준 신호 생성부(4)는, 비교 회로부(6)의 오토 제로 동작에 사용되는 제로 리셋 신호로서 사용할 수 있는 기준 신호를 생성한다. 정전류 회로부(5)는, 각각이 대응하는 수직 신호선 VL에 접속된 복수의 전류원(5a)을 포함한다. 또한, 기준 신호 생성부(4)에 의해 생성되는 기준 신호를 사용하지 않는 경우도 있으므로, 기준 신호 생성부(4) 및 정전류 회로부(5)가 없어도 된다.
비교 회로부(6)는, 수직 신호선 VL에 출현하는 신호와, 참조 신호 RAMP(후술)를 비교한다. 비교 회로부(6)는, 각각이 대응하는 수직 신호선 VL에 접속된 복수의 비교 회로(6a)를 포함한다. 카운터부(7)는, 각각이 대응하는 비교 회로(6a)에 접속된 복수의 카운터(7a)를 포함한다. 각 카운터(7a)는, 대응하는 비교 회로(6a)와 함께 AD 변환 회로를 구성한다. 즉, 비교 회로부(6) 및 카운터부(7)는, 행방향으로 마련되어, 대응하는 열의 화소 신호를 AD 변환하는 복수의 AD 변환 회로를 구성한다.
참조 신호 생성부(8)는, 참조 신호 RAMP를 생성한다. 참조 신호 RAMP는, 시간 경과에 따라 레벨이 서서히 변화되는 신호이고, 예를 들어 시간 경과와 함께 전압이 저하되는 신호이다.
수평 주사 회로(9)는, 카운터부(7)의 카운터(7a)를 순차 선택하여, 카운터(7a)에 일시적으로 보유 지지되어 있는 AD 변환 후의 화소 신호(복수의 AD 변환 회로의 변환 결과)를, 수평 신호선 HL을 통해, 신호 처리부(92)에 출력한다.
상술한 수직 주사 회로(3) 및 수평 주사 회로(9)는, 복수의 유효 화소(11a) 각각 및 복수의 차광 화소(12a) 각각의 화소 신호를 읽어내기 위한 제어 신호를 생성하는 화소 제어 드라이버를 구성한다.
시스템 제어부(91)는, 기준 신호 생성부(4), 정전류 회로부(5), 비교 회로부(6) 및 카운터부(7) 등을 구동 제어한다. 시스템 제어부(91)는, 타이밍 제너레이터 등을 포함하여 구성된다.
신호 처리부(92)는, 복수의 AD 변환 회로의 변환 결과에 기초하여, 뎁스 화상 신호를 생성한다. 예를 들어, 신호 처리부(92)는, AD 변환 후의 화소 신호에 기초하여 화상을 생성한다. 그때, 신호 처리부(92)는, 동일한 유효 화소(11a)의 탭(TA)의 화소 신호와 탭(TB)의 화소 신호에(예를 들어, 차분에) 기초하여, 그 화소에 대응하는 거리 정보를 산출하고, 생성한 화상 신호와 대응짓는다. 거리 정보의 예는, 뎁스값이다.
데이터 저장부(93)는, 신호 처리부(92)의 처리에 필요한 데이터를 일시적으로 저장한다.
다시 화소 어레이부(1)에 대하여 설명한다. 화소 어레이부(1)에 있어서, 유효 화소(11a)와 차광 화소(12a) 사이에는, AD 변환 회로에 접속되지 않는 무효 화소가 마련되어도 된다. 무효 화소가 마련되는 분만큼, 차광 화소(12a)가 유효 화소(11a)로부터 멀어지게 하여, 차광 화소(12a)에 있어서의 차광 기능을 높일 수 있다. 또한, 무효 화소는, 유효 화소(11a)의 구조와 차광 화소(12a)의 구조 사이의 구조차를 흡수하는 구조를 가져도 된다. 이러한 무효 화소가 마련된 영역은, 유효 화소(11a)와 차광 화소(12a) 사이의 완충 영역을 형성한다. 유효 화소(11a), 차광 화소(12a) 및 무효 화소의 구성의 예에 대하여, 도 5를 참조하여 설명한다.
도 5는, 화소의 개략 구성의 예를 나타내는 도면이다. 도 5에는, 동일한 행의 화소의 일부를 측방에서 본(Y축 정방향으로 본) 구성이 모식적으로 나타난다. 도면 중의 백색 바탕의 화살표는, 입사광을 모식적으로 나타낸다. 이 예에서는, 화소는, 반도체 기판(150)에 있어서 전송 게이트 TG(후술) 등이 마련된 면과는 반대측의 면에 입사광이 입사하는, 이면 조사형의 화소이다. 지금까지 설명한 바와 같이 유효 화소(11a)가 영역(11)에 마련되고 차광 화소(12a)가 영역(12)에 마련되는 것에 더하여, 무효 화소(122a-1), 무효 화소(122a-2) 및 무효 화소(122a-3)가 영역(12)에 마련된다.
유효 화소(11a)의 구성 요소로서, 광전 변환부 PD와, 2개의 보존 노드 SN과, 2개의 전송 게이트 TG가 예시된다. 차광 화소(12a)는, 유효 화소(11a)의 구조에 차광막(M)이 마련된 구조를 갖는다. 차광막(M)은, 광전 변환부 PD를 덮도록 마련되고, 그것에 의해 광전 변환부 PD가 차광된다. 차광막(M)의 예는, 금속막이다.
무효 화소(122a-1), 무효 화소(122a-2) 및 무효 화소(122a-3)는, 상술한 바와 같이, AD 변환 회로에 접속되지 않는 화소이고, 예를 들어 화소 신호를 취출하기 위한 콘택트가 마련되지 않음으로써 실현된다. 무효 화소(122a-1)는, 유효 화소(11a)에 인접하여 마련된 제1 무효 화소이다. 이 예에서는, 무효 화소(122a-1)는, 유효 화소(11a)의 구조와 동일한 구조를 갖는다. 무효 화소(122a-2)는, 차광 화소(12a)에 인접하여 마련된 제2 무효 화소이다. 이 예에서는, 무효 화소(122a-2)는, 차광 화소(12a)의 구조와 동일한 구조를 갖는다. 무효 화소(122a-3)는, 무효 화소(122a-1)와 무효 화소(122a-2) 사이에 마련된 제3 무효 화소이다. 무효 화소(122a-3)는, 차광 화소(12a)의 구조에 있어서 광전 변환부 PD를 제외한 구조를 갖는다. 예를 들어 이러한 무효 화소(122a-1), 무효 화소(122a-2) 및 무효 화소(122a-3)가, 유효 화소(11a)로부터 차광 화소(12a)를 향해 차례로 마련되는 것에 의해, 유효 화소(11a)의 구조와 차광 화소(12a)의 구조 사이의 구조차를 흡수할 수 있다.
또한, 행방향으로 마련되는 무효 화소의 수는 3으로 한정되지 않는다. 또한, 무효 화소의 구조는, 도 5에 나타나는 예에 한정되지 않는다. 다른 몇 가지의 예에 대해서는, 나중에 도 13 내지 도 20을 참조하여 설명한다.
도 6은, 기준 신호 생성부 내지 카운터부의 등가 회로의 예를 나타내는 도면이다. 특별히 설명이 있는 경우를 제외하고, 스위치 및 트랜지스터 등의 제어 신호는, 시스템 제어부(91)로부터 공급됨으로써 행해진다. 몇 가지의 제어 신호에는 부호가 붙여져 있다.
기준 신호 생성부(4)는, 비교 회로부(6)의 오토 제로 동작에 사용되는 제로 리셋 신호를 생성한다. 제로 리셋 신호에는, 차광 화소(12a)의 화소 신호(이 예에서는 화소 신호 VSL3 또는 화소 신호 VSL4) 및 소여의 기준 신호의 어느 것이 사용되어도 된다. 이 때문에, 기준 신호 생성부(4)는, 복수의 기준 신호 생성 회로(141)와, 복수의 스위치(4a)를 포함한다.
기준 신호 생성 회로(141)는, 대응하는 수직 신호선 VL에 접속된다. 기준 신호 생성 회로(141)는, 직렬로 접속된 증폭 트랜지스터(161) 및 선택 트랜지스터(162)를 포함한다. 증폭 트랜지스터(161)는, 전류원(5a)과 함께 소스 팔로워를 구성한다. 증폭 트랜지스터(161)의 소스는, 선택 트랜지스터(162)를 통해 수직 신호선 VL에 접속된다. 선택 트랜지스터(162)는, 게이트에 입력되는 화소 선택 신호 SELst에 따라, 증폭 트랜지스터(161)로부터 출력되는 기준 신호를 수직 신호선 VL에 출현시킨다. 선택 트랜지스터(162)는, 증폭 트랜지스터(161)의 소스와 수직 신호선 VL 사이에 접속된다.
스위치(4a)는, 인접하는 수직 신호선 VL끼리의 사이에 접속된다. 스위치(4a)를 온으로 한 상태에서 차광 화소(12a)의 화소 신호를 대응하는 수직 신호선 VL에 출현시키면, 다른 수직 신호선 VL에도 동일한 화소 신호가 출현한다. 이들 화소 신호가, 비교 회로부(6)의 오토 제로 동작에 사용된다. 복수의 스위치(4a)를 오프로 한 상태에서 복수의 기준 신호 생성 회로(141) 각각이 기준 신호를 생성하면, 대응하는 수직 신호선 VL에 기준 신호가 출현한다. 이들 기준 신호가, 비교 회로부(6)의 오토 제로 동작에 사용된다. 또한, 복수의 스위치(4a)의 제어 신호를, 선택 제어 신호 SELAZ라고 칭하여 도시한다.
정전류 회로부(5)는, 각각이 대응하는 수직 신호선 VL에 접속된 복수의 전류원(5a)을 포함한다. 상술한 바와 같이, 전류원(5a)은, 소스 팔로워를 구성한다. 전류원(5a)은, 스위치(171), 캐패시터(용량 소자)(172) 및 부하 트랜지스터(173)로 구성된다. 스위치(171)를 통해 캐패시터(172)에 소정의 전하가 축적된다. 축적된 전하에 따른 소정의 전압이 부하 트랜지스터(173)의 게이트에 인가되어, 부하 트랜지스터(173)의 드레인 및 소스 사이에 전류가 흐른다.
비교 회로부(6)는, 각각이 대응하는 수직 신호선 VL에 접속된 복수의 비교 회로(6a)를 포함한다. 비교 회로(6a)는, 수직 신호선 VL의 전압 신호와, 참조 신호 RAMP를 비교한다. 비교 회로(6a)는, 캐패시터(용량 소자)(181), 캐패시터(182), 스위치(183), 스위치(184), 콤퍼레이터(비교기)(185) 및 감지 증폭기(186)를 포함한다. 콤퍼레이터(185)의 비교 결과는, 감지 증폭기(186)를 통해 비교 결과 신호 COM_Out으로서 출력되어, 대응하는 카운터(7a)에 의해 카운트된다.
콤퍼레이터(185)의 한쪽의 입력 단자(제1 입력 단자)에는, 캐패시터(181)를 통해, 수직 신호선 VL의 전압 신호가 입력된다. 콤퍼레이터(185)의 다른 쪽의 입력 단자(제2 입력 단자)에는, 캐패시터(182)를 통해, 참조 신호 RAMP가 입력된다. 스위치(183)는, 콤퍼레이터(185)의 제1 입력 단자와, 출력 단자 사이에 접속된다. 스위치(184)는, 콤퍼레이터(185)의 제2 입력 단자와, 출력 단자 사이에 접속된다.
오토 제로 동작 시에는, 제로 리셋 신호가 콤퍼레이터(185)의 제1 입력 단자에 입력되고, 참조 신호 RAMP가 제2 입력 단자에 입력된다. 스위치(183) 및 스위치(184)가 온으로 되어, 콤퍼레이터(185)의 제1 입력 단자의 전압과 제2 입력 단자의 전압이 동등해지도록(동일한 전압으로 천이하도록), 캐패시터(181) 및 캐패시터(182)가 충전된다.
그 후의 카운트 동작 시에는, 화소 신호가, 콤퍼레이터(185)의 제1 입력 단자에 입력되어, 재차 제2 입력 단자에 입력된 참조 신호 RAMP와 비교된다. 비교 결과 신호 COM_Out은, 참조 신호 RAMMP의 신호 레벨이 화소 신호의 신호 레벨이 될 때까지의 동안, Hi(High)를 출력한다.
카운터부(7)는, 각각이 대응하는 수직 신호선 VL에 접속되는 복수의 카운터(7a)를 포함한다. 카운터(7a)는, 상술한 비교 결과 신호 COM_Out이 Hi를 출력하고 있는 동안, 카운트 업을 행한다. 카운트값은, AD 변환 후의 화소 신호, 즉 화소 신호의 AD 변환 결과이다.
상술한 바와 같이, 제로 리셋 신호에는, 차광 화소(12a)의 화소 신호 및 기준 신호 생성 회로(141)의 기준 신호의 어긋남이 사용되어도 된다. 제로 리셋 신호에 차광 화소(12a)의 화소 신호가 사용되는 경우, 비교 회로부(6)(복수의 비교 회로(6a))는, 참조 신호 RAMP와 비교하는 화소 신호가 취득되는 유효 화소(11a)와 동일한 행의 차광 화소(12a)의 화소 신호를 제로 리셋 신호로서 사용한 오토 제로 동작을 행한다. 이것에 대하여, 도 7 및 도 8을 참조하여 설명한다.
도 7은, 화소 신호의 읽어내기 동작의 예를 나타내는 타이밍 차트이다. 「SEL_1」은, 1행째의 유효 화소(11a)를 선택하기 위한 화소 선택 신호이다. 「SEL_n」은, n행째의 유효 화소(11a)를 선택하기 위한 화소 선택 신호이다. 「HOB_1」은, 1행째의 차광 화소(12a)를 선택하기 위한 화소 선택 신호이다. 「HOB_n」은, n행째의 차광 화소(12a)를 선택하기 위한 화소 선택 신호이다. 「AZero」는, 오토 제로 동작을 나타낸다. 「VSL&RAMP」는, 유효 화소(11a)의 화소 신호 및 참조 신호 RAMP를 나타낸다.
시각 t11에 있어서, 화소 선택 신호 HOB_1이 온으로 된다. 1행째의 차광 화소(12a)가 선택된다. 대응하는 수직 신호선 VL에, 1행째의 차광 화소(12a)의 화소 신호가 출현한다. 복수의 스위치(4a)가 온으로 되어, 동일한 화소 신호가 다른 수직 신호선 VL에도 출현한다. 이들 화소 신호를 제로 리셋 신호로서 사용한 오토 제로 동작이 개시된다. 즉, 비교 회로(6a)의 스위치(182) 및 스위치(183)는 온으로 된다. 콤퍼레이터(185)의 제1 입력 단자 및 제2 입력 단자에, 제로 리셋 신호 및 참조 신호 RAMP가 입력된다. 제로 리셋 신호 및 참조 전압 RAMP가 모두 도시되는 소정의 전압 V1로 천이되어, 콤퍼레이터(185)의 역치 변동이 캔슬된다.
시각 t12에 있어서, 화소 선택 신호 HOB_1이 오프로 된다. 복수의 스위치(4a)도 오프로 된다. 수직 신호선 VL에는, 차광 화소(12a)의 화소 신호는 출현하지 않게 된다. 오토 제로 동작은 완료되어 있고, 비교 회로(6a)의 스위치(182) 및 스위치(183)는 오프로 되어 있다.
동일하게 시각 t12에 있어서, 화소 선택 신호 SEL_1이 온으로 된다. 1행째의 유효 화소(11a)가 선택된다. 대응하는 수직 신호선 VL에, 1행째의 유효 화소(11a)의 화소 신호가 출현하여, 대응하는 비교 회로(6a)에 공급된다. 이 화소 신호를, 신호 Signal_1이라고 칭하여 도시한다. 콤퍼레이터(185)의 제1 입력 단자 및 제2 입력 단자에, 화소 신호 및 참조 신호 RAMP가 입력된다. 대응하는 카운터(7a)가, 콤퍼레이터(185)의 비교 결과 신호 COM_Out을 카운트한다. 1행째의 유효 화소(11a)의 화소 신호의 AD 변환 결과가 얻어진다.
시각 t13에 있어서, 화소 선택 신호 SEL_1이 오프로 되어, 1행째의 유효 화소(11a)의 화소 신호의 읽어내기가 종료된다.
시각 tn1 내지 시각 tn3은, n행째의 화소에 관한 동작이다. 1행째의 화소와 중복되는 설명은 적절히 생략한다.
시각 tn1에 있어서, 화소 선택 신호 HOB_n이 온으로 된다. n행째의 차광 화소(12a)가 선택되어, 그 화소 신호를 제로 리셋 신호로 한 오토 제로 동작이 행해진다. 제로 리셋 신호 및 RAMP 신호가 모두 도시되는 소정의 전압 Vn으로 천이하여, 콤퍼레이터(185)의 역치 변동이 캔슬된다.
시각 tn2에 있어서, 화소 선택 신호 HOB_n이 오프로 된다. 오토 제로 동작은 완료되어 있고, 비교 회로(6a)의 스위치(182) 및 스위치(183)는 오프로 되어 있다. 동일하게 시각 tn2에 있어서, 화소 선택 신호 SEL_n이 온으로 된다. 대응하는 수직 신호선 VL에, n행째의 유효 화소(11a)의 화소 신호가 출현하여, 대응하는 비교 회로(6a)에 공급된다. 이 화소 신호를, 신호 Signal_n이라고 칭하여 도시한다. 콤퍼레이터(185)의 제1 입력 단자 및 제2 입력 단자에, 화소 신호 및 참조 신호 RAMP가 입력된다. 대응하는 카운터(7a)가, 콤퍼레이터(185)의 비교 결과 신호 COM_Out을 카운트한다. n행째의 유효 화소(11a)의 화소 신호의 AD 변환 결과가 얻어진다.
시각 tn3에 있어서, 화소 선택 신호 SEL_n이 오프로 되어, n행째의 유효 화소(11a)의 화소 신호의 읽어내기가 종료된다.
상기한 읽어내기 동작에 의하면, 각 행의 유효 화소(11a)의 화상 신호를 AD 변환할 때, 동일한 행의 차광 화소(12a)의 화소 신호가 제로 리셋 신호로서 사용된다. 행마다 다른 제로 리셋 신호가 사용되는 것에 의해, 행끼리 사이의 AD 변환 결과의 변동을 억제할 수 있다. 그 결과, 뎁스 화상에 있어서 발생할 수 있는 세로 방향의 표시 변동을 억제할 수 있다. 세로 방향의 표시 변동의 원인의 하나는, 화소 신호가 AD 변환 회로에 이를 때까지 발생하는 전압 강하의 크기가 행마다 다른 것에 있다. 상술한 바와 같이 행마다 다른 제로 리셋 신호가 사용되는 것에 의해, 행마다의 전압 강하의 상이가 캔슬된다. 이에 의해, 행끼리의 사이의 AD 변환 결과의 변동, 나아가서는 뎁스 화상의 세로 방향의 표시 변동을 억제할 수 있다.
가령 오토 제로 동작에 의한 천이 후의 전압이 행에 관계없이 일정, 예를 들어 도 7에 나타나는 전압 Vn이 전압 V1과 동일한 경우에는, 다음에 설명하는 도 8과 같은 문제가 발생한다.
도 8은, 검토예에 관한 화소 신호의 읽어내기 동작의 예를 나타내는 타이밍 차트이다. 도 7과 비교하여, 도 8에서는, n행째의 유효 화소(11a)의 화상 신호를 취득하는 경우에도, 시각 tn1 내지 시각 tn2에 있어서 화소 선택 신호 HOB_1이 온으로 되어, 1행째의 차광 화소(12a)의 화소 신호가 제로 리셋 신호로서 사용된다. 시각 tn2 내지 시각 tn3에 있어서, n행째의 유효 화소(11a)의 화소 신호 VSL_n은, 1행째의 유효 화소(11a)의 화소 신호 VSL_1보다도 전압 강하 Vdrop분만큼 전압 레벨이 저하되어 콤퍼레이터(185)에 입력된다. 이 전압 강하 Vdrop분의 전압 레벨의 어긋남이, 세로 방향의 표시 변동으로 된다. 본 실시 형태에 따르면 이 변동이 억제되는 것은, 앞서 도 7을 참조하여 설명한 바와 같다.
한편, 앞서 상술한 바와 같이, 제로 리셋 신호로서 기준 신호 생성 회로(141)의 기준 신호가 사용되는 경우도 있다. 이 경우, 복수의 유효 화소(11a) 및 복수의 차광 화소(12a)의 화소 신호가 행마다 통합하여 AD 변환된다. 즉, 도 9에 나타난 바와 같이, n행째의 유효 화소(11a)의 화소 신호 VSL_n은, 1행째의 유효 화소(11a)의 화소 신호 VSL_1보다도 전압 강하 Vdrop분만큼 전압 레벨이 저하되어 콤퍼레이터(185)에 입력된다. 이것은 앞서 설명한 도 8과 마찬가지이다. 도 9에서는, 오토 제로 동작에 의한 천이 후의 전압이 모두 소정의 전압 Vc로서 나타난다.
여기서, 신호 처리부(92)는, AD 변환 후의 복수의 유효 화소(11a)의 화소 신호와, AD 변환 후의 복수의 차광 화소(12a)의 화소 신호의 연산 결과에 기초하여, 뎁스 화상 신호를 생성한다. 연산의 예는 차분이고, 신호 처리부(92)는, 행마다, 유효 화소(11a)의 화소 신호의 AD 변환 결과로부터, 동일한 행의 차광 화소(12a)의 화소 신호의 AD 변환 결과를 감산한다. 행마다 다른 차광 화소(12a)의 화소 신호의 AD 변환 결과가 사용되는 것에 의해서도, 행끼리의 사이의 AD 변환 결과의 변동을 억제할 수 있다.
세로 방향의 표시 변동으로서는, 상술한 세로 쉐이딩 외에도, 스트리킹 및 PSRR(전원 전압 변동 제거비(Power Supply Rejection Ration)이 있다. 세로 쉐이딩, 스트리킹 및 PSRR에 기인하는 세로 방향의 표시 변동에 대하여, 도 10 내지 도 12를 참조하여 설명한다.
도 10은, 세로 쉐이딩에 의한 세로 방향의 표시 변동의 예를 나타내는 도면이다. 표시되는 색이, 상부에 접근할수록 흑색에 가까워진다. 상부에 위치하는 화소의 화소 신호일수록, 전압 강하의 영향이 커져, 콤퍼레이터(185)에 입력되는 신호 레벨이 저하되기 때문이다. 이러한 세로 쉐이딩에 의한 세로 방향의 표시 변동이 억제된다.
도 11은, 스트리킹에 의한 세로 방향의 표시 변동의 예를 나타내는 도면이다. 스트리킹은, 백색의 피사체(밝은 피사체)가 존재하는 경우, 그 주위의 부분도 백색에 가까운 색으로 표시되는 현상이다. 백색의 피사체가 찍힌 유효 화소(11a)의 화소 신호를 AD 변환할 때의 전류가 커지는 것에 기인한다. AD 변환이 행마다 행해지므로, 행마다 색의 변화가 발생하고, 세로 방향의 표시 변동이 발생한다. 이러한 스트리킹에 의한 세로 방향의 표시 변동도 억제된다.
도 12는, PSRR에 의한 세로 방향의 표시 변동의 예를 나타내는 도면이다. 전원 노이즈에 의해 AD 변환 결과가 변동되는 것에 기인한다. AD 변환이 행마다 행해지므로, 행마다 색의 변화가 발생하고, 세로 방향의 표시 변동이 발생한다. 이러한 PSRR에 의한 세로 방향의 표시 변동도 억제된다. 이 효과는, 전원 노이즈의 발생 주기가 고정 주기인지 랜덤 주기인지에 관계없이 얻어진다.
예를 들어 상술한 바와 같은 세로 쉐이딩, 스트리킹 및 PSRR에 기인하는 세로 방향의 표시 변동이, 실시 형태에 관한 측거 장치(500)에 의해 억제된다. 이 밖에, 암전류 성분이 행마다 상이한 것에 기인하는 세로 방향의 표시 변동 등을 억제할 수도 있다.
2. 변형예
2.1 화소의 개략 구성의 예
화소의 구성은, 앞서 도 5를 참조하여 설명한 예에 한정되지 않는다. 몇 가지의 변형예에 대하여, 도 13 내지 도 20을 참조하여 설명한다. 또한, 특별히 설명이 없는 부분에 대해서는, 그것까지의 설명의 범위 내의 임의의 구성이 모순이 없는 범위에서 채용되어도 된다.
도 13에는, 유효 화소(11a), 차광 화소(12aA), 무효 화소(122a-1), 무효 화소(122aA-2) 및 무효 화소(122a-3)가 예시된다. 차광 화소(12aA)는, 광전 변환부 PD를 갖고 있지 않다. 이러한 차광 화소(12aA)도, 차광 화소(12a)(도 5)와 마찬가지로 차광 화소로서 사용할 수 있다. 무효 화소(122aA-2)도, 광전 변환부 PD를 갖고 있지 않다. 광전 변환부 PD를 갖지 않는 화소가 존재하는만큼, 사입사광(후술하는 도 16을 참조)의 영향을 경감시킬 수 있다. 필요한 차광 화소수를 삭감할 수도 있다.
도 14에는, 유효 화소(11aB), 차광 화소(12aB), 무효 화소(122aB-1), 무효 화소(122aB-2) 및 무효 화소(122aB-3)가 예시된다. 이들 화소는, CAPD(Current-assisted photonic demodulator)형의 화소이고, 전송 게이트 TG 대신에 p형 영역을 갖는다. p형 영역에는, 전압 GDA 또는 전압 GDB가, 전극을 통하지 않고 직접 인가된다. 전송 게이트를 통해 전압 GDA 및 전압 GDB를 인가하는 경우보다도, 구동의 고속화가 가능하다. CAPD형의 화소의 등가 회로의 예는, 도 4에 있어서 전송 트랜지스터(14)가 없는 경우의 등가 회로이다.
도 15에는, 반도체 기판(150C)에 마련된 유효 화소(11aC), 차광 화소(12aC), 무효 화소(122aC-1), 무효 화소(122aC-2) 및 무효 화소(122aC-3)가 예시된다. 반도체 기판(150C)은, 복수의 반도체 재료로 구성되고, 이 예에서는, 제1 반도체층(151)과, 제2 반도체층(152)을 포함한다. 제1 반도체층(151)의 재료와 제2 반도체층(152)의 재료는 서로 다르게 되어 있다. 재료의 예는, Si, Ge, SiGe, InGaAs 등이다. 예를 들어, 제1 반도체층(151)의 재료가 Si이고, 제2 반도체층(152)의 재료가 Ga, InGaAs이다. 광전 변환부 PD는, 제2 반도체층(152)에 마련된다.
도 16에는, 유효 화소(11aC), 차광 화소(12aC), 무효 화소(122aC-1), 무효 화소(122aC-2) 및 무효 화소(122aD-3)가 예시된다. 무효 화소(122aD-3)는, 전송 게이트 TG 및 보존 노드 SN은 갖고 있지 않다. 무효 화소(122aD-3)에는, 복수의 트렌치부 Trnc가 마련된다. 트렌치부 Trnc는, 전기적·광학적 분리를 부여하고, 여기서는 특히 광을 차단하는 역할을 한다. 무효 화소(122aD-3)에서는, 트렌치부 Trnc가, 반도체 기판(150C)의 전송 게이트 TG측의 면을 기단으로 하여, 광입사면측을 향해 연장된다. 트렌치부 Trnc는, 양측의 화소(이 예에서는 무효 화소(122aC-1) 및 무효 화소(122aC-2)) 각각과 대향하는 면을 갖는 판 형상을 가져도 된다. 트렌치부 Trnc에 의해, 경사 방향의 백색 바탕의 화살표로 도시되는 사입사광의 차광 화소(12aC)로의 입사를 억제할 수 있다. 트렌치부 Trnc의 재료의 예는, 텅스텐이다.
도 17에는, 유효 화소(11aC), 차광 화소(12aC), 무효 화소(122aC-1), 무효 화소(122aC-2) 및 무효 화소(122aE-3)가 예시된다. 무효 화소(122aE-3)에서는, 복수의 트렌치부 Trnc가, 반도체 기판(150C)의 광 입사면을 기단으로 하여, 전송 게이트 TG측의 면을 향해 연장된다. 트렌치부 Trnc의 역할은, 상술한 바와 같다.
도 18에는, 유효 화소(11aF), 차광 화소(12aF), 무효 화소(122aF-1), 무효 화소(122aF-2) 및 무효 화소(122aF-3)가 예시된다. 인접하는 화소끼리의 사이에는, 트렌치부 Trnc가 마련된다. 이렇게 트렌치부 Trnc를 화소마다 마련함으로써, 사입사광을 감쇠시킬 수도 있다.
도 19에는, 유효 화소(11aG), 차광 화소(12aG), 무효 화소(122aG-1), 무효 화소(122aG-2) 및 무효 화소(122aG-3)가 예시된다. 각 화소는, 온 칩 렌즈(OCL)를 포함한다. 유효 화소(11a) 이외의 적어도 일부의 화소의 온 칩 렌즈(OCL)는, 유효 화소(11aG)의 온 칩 렌즈(OCL)의 형상과는 다른 형상을 갖는다. 형상의 상이의 예는, 온 칩 렌즈(OCL)의 높이, 곡률 등의 상이이다. 이 예에서는, 차광 화소(12aG), 무효 화소(122aG-2) 및 무효 화소(122aG-3)의 온 칩 렌즈(OCL)가, 유효 화소(11a)의 온 칩 렌즈(OCL)의 형상과는 다른 형상을 갖는다. 유효 화소(11aG) 이외의 화소에서는, 온 칩 렌즈(OCL)의 필요성이 낮고, 예를 들어 유효 화소(11aG)의 온 칩 렌즈(OCL)만큼 정밀하게 형성할 필요성은 없다. 도시된 바와 같은 온 칩 렌즈(OCL)의 형상의 상이를 허용할 수 있어, 그만큼, 예를 들어 수율을 향상시킬 수 있다.
도 20에는, 유효 화소(11aG), 차광 화소(12aH), 무효 화소(122aG-1), 무효 화소(122aH-2) 및 무효 화소(122aH-3)가 예시된다. 차광 화소(12aH), 무효 화소(122aH-2) 및 무효 화소(122aH-3)는, 차광막(M)을 덮는 반사 방지막(FL)을 포함한다. 이에 의해, 차광 화소(12aH), 무효 화소(122aG-1), 무효 화소(122aH-2) 및 무효 화소(122aH-3)로의 입사광의 반사에 기인하는 영향(예를 들어, 다른 화소로의 광의 누설 등)을 저감시킬 수 있다.
또한, 이상에서는, 모두 완충 영역(유효 화소와 차광 화소 사이의 영역)에 무효 화소가 마련되는 예에 대하여 설명했지만, 무효 화소가 마련되어 있지 않아도 된다. 이 경우, 차광 화소는, 유효 화소에 인접하여 마련되어도 되고, 유효 화소로부터 어느 정도 이격하여 마련되어도 된다.
2.2 수광부의 레이아웃의 예
수광부(502)의 레이아웃의 몇 가지의 예에 대하여, 도 21 내지 도 27을 참조하여 설명한다. 도 21 내지 도 27은, 수광부의 레이아웃의 예를 모식적으로 나타내는 도면이다. 도면 중의 용어와 지금까지 설명한 요소의 대응 관계에 대하여 설명하면, 「유효 화소 영역」 및 「차광 화소 영역」은, 도 2 및 도 4 등을 참조하여 설명한 유효 화소(11a)가 마련된 영역(11) 및 차광 화소(12a) 등이 마련된 영역(12)을 포함한다. 이하, 「유효 화소 영역」 및 「차광 화소 영역」을 통합하여 「화소 영역」이라고 칭한다. 「화소 변조 제어 회로」는, 도 2 등을 참조하여 설명한 탭 구동 회로(2)를 포함한다. 「화소 구동 제어 회로」는, 도 2 등을 참조하여 설명한 수직 주사 회로(3) 및 수평 주사 회로(9)를 포함한다. 「AD 변환 회로」는, 도 2 및 도 6 등을 참조하여 설명한 비교 회로부(6) 및 카운터부(7)를 포함한다. 「더미 소스 팔로워」는, 도 2 및 도 6 등을 참조하여 설명한 기준 신호 생성부(4) 및 정전류 회로부(5)를 포함한다.
또한, 상술한 대응 관계는 예시이고, 레이아웃 가능한 범위에서 적절히 변경되어도 된다. 또한, 도시되지 않은 요소는 적절히 레이아웃되어도 된다.
도 21에 나타나는 예에서는, 화소 영역에 있어서, 차광 화소 영역이, 유효 화소 영역의 양측에 마련된다. 즉, 복수의 차광 화소는, 복수의 유효 화소가 마련된 영역에 대하여, 행방향의 양단측에 있어서, 열방향으로 마련된다. 차광 화소의 화소 신호로서, 양측의 차광 화소의 화소 신호의 평균 신호가 사용되어도 된다. 차광 화소의 화소 신호를 제로 리셋 신호에 사용하는 경우, 동일한 수직 신호선 VL(콤퍼레이터 입력부)에 양쪽의 화소 신호를 출현시킴으로써, 평균 신호가 얻어진다. 차광 화소의 화소 신호를 AD 변환 후의 연산(차분)에 사용하는 경우, 양측의 화소 신호의 AD 변환 결과를 평균함으로써, 평균 신호가 얻어진다. 이에 의해, 예를 들어 면 균일성이 향상된다. 화소의 전원 차분 유래의 불균일성도 억제된다. 레이아웃 대칭성이 양호해지므로, 구조상의 균일성도 향상된다. 차광 화소의 화소 신호의 샘플수가 증가하는 것에 의해, 신뢰성도 향상된다.
도 22에 나타나는 예에서는, 유효 화소 영역을 사이에 두고 AD 변환 회로와는 반대측에도, 차광 화소 영역이 행방향으로 마련된다. 행방향으로 마련된 복수의 차광 화소 각각(더 구체적으로는 그것들의 탭(TA) 및 탭(TB))은, 대응하는 수직 신호선 VL에 접속된다. 이들 차광 화소의 화소 신호를, 예를 들어 흑색 레벨을 나타내는 오프셋 신호로서 사용함으로써, 열마다의 오프셋 성분을 제거할 수 있다. 오프셋 성분의 제거는, AD 변환 후의 연산(감산 등)에 의해 행해져도 된다.
도 23에 나타나는 예에서는, 유효 화소 영역과 AD 변환 회로 사이에도, 차광 화소 영역이 행방향으로 마련된다. 2개의 행방향으로 마련된 차광 화소 영역의 차광 화소의 평균값을 사용함으로써, 면 균일성이 더 향상된다. 이러한 4변 모두에 차광 화소 영역이 마련된 구성에 있어서는, 각각의 차광 화소 영역의 차광 화소에 입사하는 광량으로부터, 인접하는 화소로의 입사광의 광량(혼색 성분 등)의 평가를 행할 수도 있다.
도 24에는, 더미 소스 팔로워(도 2 등의 기준 신호 생성부(4) 및 정전류 회로부(5))도 도시된다. 이 예에서는, 더미 소스 팔로워는, 앞서 도 2 등을 참조하여 설명한 것과 마찬가지로, 화소 영역과 AD 변환 회로 사이에 마련된다. 더미 소스 팔로워를 사용하는 경우, 레이아웃을 작게 하여 배치수를 많게 할 수 있으므로, 그만큼 변동을 작게 할 수 있다. 또한, 화소 암전류가 없는 제로 리셋 신호로서 사용할 수 있다. 기생 용량을 작게 하거나, AD 변환 회로의 근처에 배치하거나 함으로써, 정정 시간을 단축할 수도 있다(고속 AD 변환을 가능하게 함). 입력 전압을 외부, 예를 들어 참조 신호 생성부(8)(도 2 등), 그밖의 외부 전압으로부터 얻음으로써, 임의의 전압을 만들어 제로 리셋 신호로 할 수 있다. 고속 AD 변환 외에, 테스트에 더미 소스 팔로워를 사용할 수도 있다.
도 25에 나타나는 예에서는, 화소 변조 제어 회로가, 화소 영역의 상측 및 하측에 각각 마련된다. 이 예에서는 화소 영역은, 가로로 긴 애스펙트비를 갖고, 화소 변조 제어 회로는, 긴 변 2변에 대향하여 마련된다. 이에 의해, 화소 변조 제어 회로가 1변에만 대향하여 마련되거나, 짧은 변에 대향하여 마련되거나 하는 경우보다도, 고속 변조가 가능해진다.
도 26에 나타나는 예에서는, 화소 변조 제어 회로가, 화소 영역의 좌측 및 우측에 각각 마련된다. 이 예에서는 화소 영역은, 가로로 긴 애스펙트비를 갖고, 화소 변조 제어 회로는, 짧은 변 2변에 대향하여 마련된다. 이에 의해, 긴 변이 아니라 짧은 변에 대향하여 배치함으로써 발생하는 화소 부하의 증가에 대응할 수 있다.
도 27에 나타나는 예에서는, 화소 영역은, 열방향의 길이보다도 짧은 행방향의 길이(세로로 긴 애스펙트비)를 갖는다. 화소 변조 제어 회로 및 화소 구동 제어 회로는, 화소 영역의 긴 변에 대향하여 마련된다. 이 예에서는, 화소 변조 제어 회로는, 화소 영역의 좌측에 마련된다. 화소 구동 제어 회로는, 화소 영역의 우측에 마련된다. 도 27에 나타나는 예에 한정되지 않고, 세로로 긴 애스펙트비의 경우에도, 지금까지 설명한 다양한 레이아웃이 적용 가능하다.
2.3 적층 구조의 예
스택 센서가 얻어지도록, 수광부(502)가 적층 구조를 가져도 된다. 이것에 대하여, 도 28을 참조하여 설명한다.
도 28은, 적층 구조의 예를 모식적으로 나타내는 도면이다. 이 예에서는, 칩(CP1)과 칩(CP2)이 상하에 접합된다. 또한, 칩(CP1) 및 칩(CP2)의 위치 관계는, 도시되는 예와 반대여도 된다. 칩(CP1)은, 복수의 화소(유효 화소, 차광 화소, 무효 화소 등) 각각의 요소 중 적어도 일부(예를 들어, 광전 변환부 등)가 마련된 제1 반도체 칩이다. 칩(CP2)은, 칩(CP1)에 마련된 요소 이외의 적어도 일부의 요소가 마련된 제2 반도체 칩이다. 요소의 레이아웃의 몇 가지의 구체예는, 나중에 도 29 내지 도 36을 참조하여 설명한다.
칩(CP1) 및 칩(CP2)의 접합의 예는, 각각의 접합면을 평탄화하여 양자를 전자간력으로 접합하는 직접 접합이다. 전기적인 접속을 포함하는 접합의 예는, 서로의 접합면에 형성된 구리(Cu)제의 전극 패드끼리를 본딩하는 Cu-Cu 접합, 반도체 기판을 관통하는 TSV(Through-Silicon Via)를 사용한 TSV 접합, 범프 접합 등이다.
상기한 적층 구조에 있어서는, 예를 들어 화소의 요소 중 광전 변환부 등을 칩(CP1)에 집약하고, 다른 요소를 칩(CP2)에 집약하는 것 등에 의해, 수광 효율을 향상시킬 수 있다.
도 29 내지 도 36은, 칩의 레이아웃의 예를 모식적으로 나타내는 도면이다. 도면 중의 용어와 지금까지 설명한 요소의 대응 관계에 대하여 설명하면, 「유효 화소 영역」 및 「차광 화소 영역」은, 상술한 바와 같고, 통합하여 「화소 영역」이라고 칭한다. 「화소 변조 제어 회로」, 「화소 구동 제어 회로」 및 「AD 변환 회로」도, 상술한 바와 같다. 「인터커넥트 영역」은, 칩 사이의 전기적 접속을 부여하는 영역에 대응하는 「로직 회로」는, 도 2 등을 참조하여 설명한 시스템 제어부(91), 신호 처리부(92) 및 데이터 저장부(93)를 포함한다. 「화소 읽어내기 선」은, 도 2, 도 4 및 도 6 등을 참조하여 설명한 수직 신호선 VL을 포함한다. 「변조 신호선」은, 도 2 및 도 4 등을 참조하여 설명한, 전압 GDA 및 전압 GDB가 공급되는 선을 포함한다. 「화소 읽어내기 회로」는, 도 2 및 도 6 등을 참조하여 설명한, 기준 신호 생성부(4) 및 정전류 회로부(5)를 포함한다.
또한, 상술한 대응 관계는 예시이고, 레이아웃 가능한 범위에서 적절히 변경되어도 된다. 또한, 도시되지 않은 요소는 적절히 레이아웃되어도 된다.
도 29 및 도 30에 나타나는 예에서는, 칩(CP1)에 있어서, 화소 영역이 거의 중앙에 마련되고, 인터커넥트 영역이, 화소 영역의 상측, 하측 및 우측에 각각에 마련된다. 칩(CP2)에 있어서, 칩(CP1)의 인터커넥트 영역에 대응하는 위치에, 인터커넥트 영역이 마련된다. 화소 변조 제어 회로는, 상측의 인터커넥트 영역의 근처에 마련된다. AD 변환 회로는, 하측의 인터커넥트 영역의 근처에 마련된다. 로직 회로는, AD 변환 회로의 근처에 마련된다. 화소 구동 제어 회로는, 우측의 인터커넥트 영역의 근처에 마련된다.
변조 제어선 및 화소 읽어내기 선의 일부가, 파선으로 모식적으로 나타난다. 변조 신호선은, 칩(CP2)의 화소 변조 제어 회로로부터, 상측의 인터커넥트 영역을 통해, 칩(CP1)의 화소 영역에 접속된다. 화소 읽어내기 선은, 칩(CP1)의 화소 영역으로부터, 하측의 인터커넥트 영역을 통해, 칩(CP2)의 AD 변환 회로에 접속된다. 또한, 칩(CP2)의 화소 구동 제어 회로의 제어 신호를 공급하는 선(도시하지 않음)은, 우측의 인터커넥트 영역을 통해, 칩(CP1)의 화소 영역에 접속된다.
도 31 및 도 32에 나타나는 예에서는, 칩(CP1)에 있어서, 변조 제어선이, 화소 영역의 중앙에서 분할된다. 칩(CP2)에 있어서, 화소 변조 제어 회로가, 변조 제어선의 분할 위치에 대응하여 마련되고, CC 접속 등에 의해 변조 제어선과 접속된다. 이 때문에, 앞서 설명한 도 29 및 도 30과 같은 상측의 인터커넥트 영역은 불필요하다. 변조 제어선을 분할하여 화소 부하 RC(배선 부하 RC)를 저감시키는 만큼, 고속 구동이 가능해진다.
도 33 및 도 34에 나타나는 예에서는, 칩(CP1)에 있어서, 화소 읽어내기 선도, 화소 영역의 중앙에서 분할된다. 칩(CP2)에 있어서, AD 변환 회로 및 로직 회로는, 상측의 인터커넥트 영역 및 하측의 인터커넥트 영역 각각의 근처에 마련된다. 칩(CP1)에 있어서 분할된 화소 읽어내기 선 중, 상측의 화소 읽어내기 선은, 상측의 인터커넥트 영역을 통해, 칩(CP2)의 대응하는 AD 변환 회로에 접속된다. CP에 있어서 분할된 하측의 화소 읽어내기 선은, 하측의 인터커넥트 영역을 통해, 칩(CP2)의 대응하는 AD 변환 회로에 접속된다. 분할된 화소 읽어내기 선 각각에 대응하는 AD 변환기를 상측 및 하측에 배치함으로써, AD 변환의 고속화가 가능해진다.
도 35 및 도 36에 나타나는 예에서는, 칩(CP2)에 있어서, 각 화소의 대응하는 위치에 화소 읽어내기 회로가 마련된다. 읽어내기 회로는, 앞서 도 4를 참조하여 설명한 바와 같이, 배출 트랜지스터(13), 전송 트랜지스터(14), 리셋 트랜지스터(16), 증폭 트랜지스터(17) 및 선택 트랜지스터(18) 등을 포함할 수 있다. AD 변환 회로는, 화소 읽어내기 회로의 근처에 마련된다. 화소 읽어내기 선은, 칩(CP1)의 화소 영역으로부터, 칩(CP2)의 화소 읽어내기 회로를 통해, AD 변환 회로에 접속된다.
3. 이동체로의 응용예
본 개시에 관한 기술(본 기술)은, 다양한 제품에 응용할 수 있다. 예를 들어, 본 개시에 관한 기술은, 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동 이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등의 어떤 종류의 이동체에 탑재되는 장치로서 실현되어도 된다.
도 37은, 본 개시에 관한 기술이 적용될 수 있는 이동체 제어 시스템의 일례인 차량 제어 시스템의 개략적인 구성예를 나타내는 블록도이다.
차량 제어 시스템(12000)은, 통신 네트워크(12001)를 통해 접속된 복수의 전자 제어 유닛을 구비한다. 도 37에 나타낸 예에서는, 차량 제어 시스템(12000)은, 구동계 제어 유닛(12010), 보디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040) 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로컴퓨터(12051), 음성 화상 출력부(12052) 및 차량 탑재 네트워크 I/F(Interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은, 각종 프로그램에 따라 차량의 구동계에 관련되는 장치의 동작을 제어한다. 예를 들어, 구동계 제어 유닛(12010)은, 내연 기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜으로 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구 및 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
보디계 제어 유닛(12020)은, 각종 프로그램에 따라 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들어, 보디계 제어 유닛(12020)은, 키리스 엔트리 시스템, 스마트 키 시스템, 파워 윈도우 장치, 혹은 헤드 램프, 백 램프, 브레이크 램프, 윙커 또는 포그 램프 등의 각종 램프의 제어 장치로서 기능한다. 이 경우, 보디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 보디계 제어 유닛(12020)은, 이것들의 전파 또는 신호의 입력을 접수하여, 차량의 도어록 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차외 정보 검출 유닛(12030)은, 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들어, 차외 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은, 촬상부(12031)에 차외의 화상을 촬상시킴과 함께, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은, 수신한 화상에 기초하여, 사람, 차, 장해물, 표지 또는 노면 상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행해도 된다.
촬상부(12031)는, 광을 수광하고, 그 광의 수광량에 따른 전기 신호를 출력하는 광 센서이다. 촬상부(12031)는, 전기 신호를 화상으로서 출력할 수도 있고, 측거의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은, 가시광이어도 되고, 적외선 등의 비가시광이어도 된다.
차내 정보 검출 유닛(12040)은, 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들어 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는, 예를 들어 운전자를 촬상하는 카메라를 포함하고, 차내 정보 검출 유닛(12040)은, 운전자 상태 검출부(12041)로부터 입력되는 검출 정보에 기초하여, 운전자의 피로 정도 또는 집중 정도를 산출해도 되고, 운전자가 졸고 있지 않은지를 판별해도 된다.
마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차내외의 정보에 기초하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표값을 연산하여, 구동계 제어 유닛(12010)에 대하여 제어 명령을 출력할 수 있다. 예를 들어, 마이크로컴퓨터(12051)는, 차량의 충돌 회피 혹은 충격 완화, 차간 거리에 기초하는 추종 주행, 차속 유지 주행, 차량의 충돌 경고, 또는 차량의 레인 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차량의 주위 정보에 기초하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함으로써, 운전자의 조작에 따르지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 취득되는 차외의 정보에 기초하여, 보디계 제어 유닛(12020)에 대하여 제어 명령을 출력할 수 있다. 예를 들어, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 검지한 선행차 또는 대향차의 위치에 따라 헤드 램프를 제어하여, 하이 빔을 로우 빔으로 전환하는 등의 방현을 도모할 것을 목적으로 한 협조 제어를 행할 수 있다.
음성 화상 출력부(12052)는, 차량의 탑승자 또는 차외에 대하여, 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력 장치로 음성 및 화상 중 적어도 한쪽의 출력 신호를 송신한다. 도 37의 예에서는, 출력 장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되어 있다. 표시부(12062)는, 예를 들어 온보드 디스플레이 및 헤드업 디스플레이의 적어도 하나를 포함하고 있어도 된다.
도 38은, 촬상부(12031)의 설치 위치의 예를 나타내는 도면이다.
도 38에서는, 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104, 12105)를 갖는다.
촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들어 차량(12100)의 프론트 노즈, 사이드 미러, 리어 범퍼, 백 도어 및 차 실내의 프론트 글래스의 상부 등의 위치에 마련된다. 프론트 노즈에 구비되는 촬상부(12101) 및 차 실내의 프론트 글래스의 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방의 화상을 취득한다. 사이드 미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방의 화상을 취득한다. 리어 범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방의 화상을 취득한다. 차 실내의 프론트 글래스의 상부에 구비되는 촬상부(12105)는, 주로 선행 차량, 또는 보행자, 장해물, 신호기, 교통 표지 또는 차선 등의 검출에 사용된다.
또한, 도 38에는, 촬상부(12101 내지 12104)의 촬영 범위의 일례가 나타나 있다. 촬상 범위(12111)는, 프론트 노즈에 마련된 촬상부(12101)의 촬상 범위를 나타내고, 촬상 범위(12112, 12113)는, 각각 사이드 미러에 마련된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는, 리어 범퍼 또는 백 도어에 마련된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들어, 촬상부(12101 내지 12104)에서 촬상된 화상 데이터가 중첩됨으로써, 차량(12100)을 상방으로부터 본 부감 화상이 얻어진다.
촬상부(12101 내지 12104)의 적어도 하나는, 거리 정보를 취득하는 기능을 갖고 있어도 된다. 예를 들어, 촬상부(12101 내지 12104)의 적어도 하나는, 복수의 촬상 소자를 포함하는 스테레오 카메라여도 되고, 위상차 검출용의 화소를 갖는 촬상 소자여도 된다.
예를 들어, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에 있어서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대 속도)를 구함으로써, 특히 차량(12100)의 진행로 상에 있는 가장 가까운 입체물이고, 차량(12100)과 대략 동일한 방향으로 소정의 속도(예를 들어, 0㎞/h 이상)로 주행하는 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로컴퓨터(12051)는, 선행차의 앞에 미리 확보해야 할 차간 거리를 설정하고, 자동 브레이크 제어(추종 정지 제어도 포함함)나 자동 가속 제어(추종 발진 제어도 포함함) 등을 행할 수 있다. 이렇게 운전자의 조작에 의하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
예를 들어, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 바탕으로, 입체물에 관한 입체물 데이터를, 2륜차, 보통 차량, 대형 차량, 보행자, 전주 등 그밖의 입체물로 분류하여 추출하여, 장해물의 자동 회피에 사용할 수 있다. 예를 들어, 마이크로컴퓨터(12051)는, 차량(12100)의 주변의 장해물을, 차량(12100)의 드라이버가 시인 가능한 장해물과 시인 곤란한 장해물로 식별한다. 그리고, 마이크로컴퓨터(12051)는, 각 장해물과의 충돌의 위험도를 나타내는 충돌 리스크를 판단하여, 충돌 리스크가 설정값 이상에서 충돌 가능성이 있는 상황일 때는, 오디오 스피커(12061)나 표시부(12062)를 통해 드라이버에게 경보를 출력하는 것이나, 구동계 제어 유닛(12010)을 통해 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수 있다.
촬상부(12101 내지 12104)의 적어도 하나는, 적외선을 검출하는 적외선 카메라여도 된다. 예를 들어, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지 여부를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들어 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에 있어서의 특징점을 추출하는 수순과, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지 여부를 판별하는 수순에 의해 행해진다. 마이크로컴퓨터(12051)가, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하여, 보행자를 인식하면, 음성 화상 출력부(12052)는, 당해 인식된 보행자에 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는, 보행자를 나타내는 아이콘 등을 원하는 위치에 표시하도록 표시부(12062)를 제어해도 된다.
이상, 본 개시에 관한 기술이 적용될 수 있는 차량 제어 시스템의 일례에 대하여 설명했다. 본 개시에 관한 기술은, 이상 설명한 구성 중, 차외 정보 검출 유닛(12030), 촬상부(12031) 등에 적용될 수 있다. 예를 들어, 측거 장치(500)에 의해, 차외의 물체의 화상 정보 및 거리 정보가 취득된다. 이에 의해, 예를 들어 세로 방향의 표시 변동이 억제된 더 보기 쉬운 촬영 화상을 얻을 수 있기 때문에, 드라이버의 피로를 경감시키는 것이 가능해진다.
4. 효과
이상 설명한 실시 형태에 관한 측거 장치(500)는, 예를 들어 다음과 같이 특정된다. 도 1 내지 도 9 등을 참조하여 설명한 바와 같이, 측거 장치(500)는, 행방향(X축 방향) 및 열방향(Y축 방향)으로 마련된 복수의 화소(유효 화소(11a) 및 차광 화소(12a) 등)와, 행방향으로 마련되고, 각각이 대응하는 열의 화소 신호를 AD 변환하는 복수의 AD 변환 회로(비교 회로부(6) 및 카운터부(7))와, 복수의 AD 변환 회로의 변환 결과에 기초하여, 뎁스 화상 신호를 생성하는 신호 처리부(92)를 구비한다. 복수의 화소는, 뎁스 화상 신호에 대응하도록 행방향 및 열방향으로 마련됨과 함께, 각각이, 다른 기간에서의 입사광의 광량에 따른 화소 신호를 취출하는 복수의 전하 전송부(탭(TA) 및 탭(TB))를 포함하는 복수의 유효 화소(11a)와, 복수의 유효 화소(11a)가 마련된 영역(11)에 대하여, 행방향의 양단측의 적어도 일방측에 있어서, 열방향으로 마련됨과 함께 각각이 차광막(M)으로 덮인 복수의 차광 화소(12a)를 포함한다.
상기한 측거 장치(500)에 있어서는, 각 행의 유효 화소(11a)의 화소 신호를 AD 변환할 때, 동일한 행의 차광 화소(12a)의 화소 신호를, 제로 리셋 신호로서 사용하거나, AD 변환 후의 연산에 사용하거나 할 수 있다. 이에 의해, 행끼리의 사이의 AD 변환 결과의 변동을 억제하고, 나아가서는, 뎁스 화상에 있어서 발생할 수 있는 세로 방향의 표시 변동을 억제할 수 있다.
도 2 내지 도 4 등을 참조하여 설명한 바와 같이, 복수의 차광 화소(12a) 각각은, 유효 화소(11a)와 동일한 구조를 갖는 화소를 차광막(M)으로 덮은 구조를 가져도 된다. 이에 의해, 유효 화소(11a)가 차광된 경우에 얻어지는 화소 신호를, 차광 화소(12a)로부터 얻을 수 있다.
도 2 및 도 3 등을 참조하여 설명한 바와 같이, 측거 장치(500)는, 복수의 유효 화소(11a) 각각의 복수의 전하 전송부에 의한 화소 신호의 취출을 제어하기 위한 변조 신호를 생성하는 화소 변조 제어 회로(탭 구동 회로(2))와, 복수의 유효 화소(11a) 각각 및 복수의 차광 화소(12a) 각각의 화소 신호를 읽어내기 위한 제어 신호를 생성하는 화소 구동 제어 회로(수직 주사 회로(3) 및 수평 주사 회로(9))를 구비해도 된다. 이에 의해, 유효 화소(11a)와 마찬가지의 화소 변조 제어 및 화소 구동 제어가 행해지는 화소 신호를, 차광 화소(12a)로부터 얻을 수 있다.
도 2 등을 참조하여 설명한 바와 같이, 복수의 유효 화소(11a)가 마련된 영역(11)은, 열방향의 길이보다도 긴 행방향의 길이(가로로 긴 애스펙트비)를 갖고, 화소 변조 제어 회로는, 복수의 차광 화소(12a)가 마련된 영역(12)에 대하여, 열방향의 양단측의 적어도 일방측에 있어서, 행방향으로 마련되어도 된다. 예를 들어 이와 같이 하여, 화소 변조 제어 회로를 배치할 수 있다.
도 2 및 도 6 등을 참조하여 설명한 바와 같이, 복수의 AD 변환 회로는, 행방향으로 마련되고, 각각이 대응하는 열의 화소의 화소 신호와, 참조 신호 RAMP를 비교하는 복수의 비교 회로(6a)를 포함하고, 복수의 비교 회로(6a)는, 참조 신호 RAMP와 비교하는 화소 신호가 취득되는 유효 화소(11a)와 동일한 행의 차광 화소(12a)의 화소 신호를 제로 리셋 신호로서 사용한 오토 제로 동작을 행해도 된다. 예를 들어 이와 같이 하여, 행끼리의 사이의 AD 변환 결과의 변동을 억제하여, 뎁스 화상의 세로 방향의 표시 변동을 억제할 수 있다.
혹은, 도 2 등을 참조하여 설명한 바와 같이, 복수의 AD 변환 회로는, 복수의 유효 화소(11a)의 화소 신호 및 복수의 차광 화소(12a)의 화소 신호를 행마다 통합하여 AD 변환하고, 신호 처리부(92)는, AD 변환 후의 복수의 유효 화소(11a)의 화소 신호와, AD 변환 후의 복수의 차광 화소(12a)의 화소 신호의 연산 결과에 기초하여, 뎁스 화상 신호를 생성해도 된다. 이와 같이 하여, 행끼리의 사이의 AD 변환 결과의 변동을 억제하여, 뎁스 화상의 세로 방향의 표시 변동을 억제할 수도 있다.
복수의 화소는, 복수의 유효 화소(11a)와 복수의 차광 화소(12a) 사이에 마련되는 한편, 복수의 AD 변환 회로에 접속되어 있지 않은 복수의 무효 화소(무효 화소(122a-1) 등)를 포함해도 된다. 무효 화소가 마련되는 만큼, 차광 화소(12a)가 유효 화소(11a)로부터 떨어지게 하여, 차광 화소(12a)에 있어서의 차광 기능을 높일 수 있다.
도 5 등을 참조하여 설명한 바와 같이, 복수의 무효 화소는, 차광 화소(12a)에 인접하여 마련되어, 유효 화소(11a)의 구조와 동일한 구조를 갖는 무효 화소(122a-1)(제1 무효 화소)와, 차광 화소(12a)에 인접하여 마련되어, 차광 화소(12a)의 구조와 동일한 구조를 갖는 무효 화소(122a-2)(제2 무효 화소)와, 무효 화소(122a-1)와 무효 화소(122a-2) 사이에 마련되어, 차광 화소(12a)의 구조에 있어서 광전 변환부 PD를 제외한 구조를 갖는 무효 화소(122a-3)(제3 무효 화소)를 포함해도 된다. 이와 같이, 무효 화소(122a-1), 무효 화소(122a-2) 및 무효 화소(122a-3)가, 유효 화소(11a)로부터 차광 화소(12a)를 향해 차례로 마련됨으로써, 유효 화소(11a)의 구조와 차광 화소(12a)의 구조 사이의 구조차를 흡수할 수 있다.
도 16 및 도 17 등을 참조하여 설명한 바와 같이, 복수의 무효 화소는, 트렌치부 Trnc가 마련된 무효 화소(122aD-3) 또는 무효 화소(122aE-3)를 포함해도 된다. 이에 의해, 사입사광의 차광 화소(12aC)로의 입사를 억제할 수 있다.
도 19 등을 참조하여 설명한 바와 같이, 복수의 화소의 각각은, 온 칩 렌즈(OCL)를 포함하고, 복수의 유효 화소(11aG) 이외의 적어도 일부의 화소의 온 칩 렌즈(OCL)는, 복수의 유효 화소(11aG)의 온 칩 렌즈(OCL)의 형상과는 다른 형상을 가져도 된다. 이러한 온 칩 렌즈(OCL)의 형상의 상이가 허용됨으로써, 예를 들어 수율을 향상시킬 수 있다.
도 20 등을 참조하여 설명한 바와 같이, 차광막(M)은, 반사 방지막(FL)으로 덮여 있어도 된다. 이에 의해, 입사광의 반사에 기인하는 영향(예를 들어, 다른 화소로의 광의 누설 등)을 저감시킬 수 있다.
도 21 등을 참조하여 설명한 바와 같이, 복수의 차광 화소(12a)는, 복수의 유효 화소(11a)가 마련된 영역(11)에 대하여, 행방향의 양측에 마련되어도 된다. 이에 의해, 예를 들어 면 균일성이 향상된다. 화소의 전원 차분 유래의 불균일성도 억제된다. 레이아웃 대칭성이 양호해지므로, 구조상의 균일성도 향상된다. 차광 화소의 화소 신호의 샘플수가 증가함으로써, 신뢰성도 향상된다.
도 28 등을 참조하여 설명한 바와 같이, 측거 장치(500)는, 복수의 반도체 칩이 적층된 적층 구조를 갖고, 복수의 반도체 칩은, 복수의 화소 각각의 요소의 적어도 일부가 마련된 제1 반도체 칩(칩(CP1))과, 제1 반도체 칩에 마련된 요소 이외의 적어도 일부의 요소가 마련된 제2 반도체 칩(칩(CP2))을 포함해도 된다. 예를 들어, 화소의 요소 중 광전 변환부 등을 칩(CP1)에 집약하고, 다른 요소를 칩(CP2)에 집약하는 것 등에 의해, 수광 효율을 향상시킬 수 있다.
본 개시에 기재된 효과는, 어디까지나 예시이며, 개시된 내용에 한정되지 않는다. 다른 효과가 있어도 된다.
이상, 본 개시의 실시 형태에 대하여 설명했지만, 본 개시의 기술적 범위는, 상술한 실시 형태 그대로 한정되는 것은 아니고, 본 개시의 요지를 일탈하지 않는 범위에 있어서 다양한 변경이 가능하다. 또한, 다른 실시 형태 및 변형예에 걸치는 구성 요소를 적절히 조합해도 된다.
또한, 본 기술은 이하와 같은 구성도 취할 수 있다.
(1)
행방향 및 열방향으로 마련된 복수의 화소와,
상기 행방향으로 마련되어, 각각이 대응하는 열의 화소 신호를 AD 변환하는 복수의 AD 변환 회로와,
상기 복수의 AD 변환 회로의 변환 결과에 기초하여, 뎁스 화상 신호를 생성하는 신호 처리부
를 구비하고,
상기 복수의 화소는,
상기 뎁스 화상 신호에 대응하도록 상기 행방향 및 상기 열방향으로 마련됨과 함께, 각각이, 다른 기간에서의 입사광의 광량에 따른 화소 신호를 취출하는 복수의 전하 전송부를 포함하는 복수의 유효 화소와,
상기 복수의 유효 화소가 마련된 영역에 대하여, 상기 행방향의 양단측의 적어도 일방측에 있어서, 상기 열방향으로 마련됨과 함께 각각이 차광막으로 덮인 복수의 차광 화소
를 포함하는,
측거 장치.
(2)
상기 복수의 차광 화소 각각은, 상기 유효 화소와 동일한 구조를 갖는 화소를 상기 차광막으로 덮은 구조를 갖는
(1)에 기재된 측거 장치.
(3)
상기 복수의 유효 화소 각각의 상기 복수의 전하 전송부에 의한 화소 신호의 취출을 제어하기 위한 변조 신호를 생성하는 화소 변조 제어 회로와,
상기 복수의 유효 화소 각각 및 상기 복수의 차광 화소 각각의 화소 신호를 읽어내기 위한 제어 신호를 생성하는 화소 구동 제어 회로
를 구비하는,
(1) 또는 (2)에 기재된 측거 장치.
(4)
상기 복수의 유효 화소가 마련된 영역은, 상기 열방향의 길이보다도 긴 상기 행방향의 길이를 갖고,
상기 화소 변조 제어 회로는, 상기 복수의 유효 화소가 마련된 영역에 대하여, 상기 열방향의 양단측의 적어도 일방측에 있어서, 상기 행방향으로 마련되는,
(3)에 기재된 측거 장치.
(5)
상기 복수의 AD 변환 회로는, 상기 행방향으로 마련되어, 각각이 대응하는 열의 상기 화소의 화소 신호와, 참조 신호를 비교하는 복수의 비교 회로를 포함하고,
상기 복수의 비교 회로는, 상기 참조 신호와 비교하는 화소 신호가 취득되는 상기 유효 화소와 동일한 행의 상기 차광 화소의 화소 신호를 제로 리셋 신호로서 사용한 오토 제로 동작을 행하는,
(1) 내지 (4)의 어느 것에 기재된 측거 장치.
(6)
상기 복수의 AD 변환 회로는, 상기 복수의 유효 화소의 화소 신호 및 상기 복수의 차광 화소의 화소 신호를 행마다 통합하여 AD 변환하고,
상기 신호 처리부는, AD 변환 후의 상기 복수의 유효 화소의 화소 신호와, AD 변환 후의 상기 복수의 차광 화소의 화소 신호의 연산 결과에 기초하여, 상기 뎁스 화상 신호를 생성하는,
(1) 내지 (4)의 어느 것에 기재된 측거 장치.
(7)
상기 복수의 화소는, 상기 복수의 유효 화소와 상기 복수의 차광 화소 사이에 마련되는 한편, 상기 복수의 AD 변환 회로에 접속되어 있지 않은 복수의 무효 화소를 포함하는,
(1) 내지 (6)의 어느 것에 기재된 측거 장치.
(8)
상기 복수의 차광 화소 각각은, 상기 유효 화소와 동일한 구조를 갖는 화소를 차광막으로 덮은 구조를 갖고,
상기 복수의 무효 화소는,
상기 유효 화소에 인접하여 마련되어, 상기 유효 화소의 구조와 동일한 구조를 갖는 제1 무효 화소와,
상기 차광 화소에 인접하여 마련되어, 상기 차광 화소의 구조와 동일한 구조를 갖는 제2 무효 화소와,
상기 제1 무효 화소와 상기 제2 무효 화소 사이에 마련되어, 상기 차광 화소의 구조에 있어서 광전 변환부를 제외한 구조를 갖는 제3 무효 화소
를 포함하는,
(7)에 기재된 측거 장치.
(9)
상기 복수의 무효 화소는, 트렌치부가 마련된 무효 화소를 포함하는,
(7) 또는 (8)에 기재된 측거 장치.
(10)
상기 복수의 화소 각각은, 온 칩 렌즈를 포함하고,
상기 복수의 유효 화소 이외의 적어도 일부의 화소의 온 칩 렌즈는, 상기 복수의 유효 화소의 온 칩 렌즈의 형상과는 다른 형상을 갖는,
(1) 내지 (9)의 어느 것에 기재된 측거 장치.
(11)
상기 차광막은 반사 방지막으로 덮여 있는,
(1) 내지 (10)의 어느 것에 기재된 측거 장치.
(12)
상기 복수의 차광 화소는, 상기 복수의 유효 화소가 마련된 영역에 대하여, 상기 행방향의 양측에 마련되는,
(1) 내지 (11)의 어느 것에 기재된 측거 장치.
(13)
복수의 반도체 칩이 적층된 적층 구조를 갖고,
상기 복수의 반도체 칩은,
상기 복수의 화소 각각의 요소의 적어도 일부가 마련된 제1 반도체 칩과,
상기 제1 반도체 칩에 마련된 요소 이외의 적어도 일부의 요소가 마련된 제2 반도체 칩
을 포함하는,
(1) 내지 (12)의 어느 것에 기재된 측거 장치.
1: 화소 어레이부
2: 탭 구동 회로(화소 변조 제어 회로)
3: 수직 주사 회로(화소 구동 제어 회로)
4: 기준 신호 생성부
5: 정전류 회로부
6: 비교 회로부(AD 변환 회로)
7: 카운터부(AD 변환 회로)
8: 참조 신호 생성부
9: 수평 주사 회로(화소 구동 제어 회로)
11: 영역
11a: 유효 화소
12: 영역
12a: 차광 화소
92: 신호 처리부
122a-1: 무효 화소(제1 무효 화소)
122a-2: 무효 화소(제2 무효 화소)
122a-3: 무효 화소(제3 무효 화소)
500: 측거 장치
502: 수광부
CP1: 칩(제1 반도체 칩)
CP2: 칩(제2 반도체 칩)
FL: 반사 방지막
M: 차광막
OCL: 온 칩 렌즈
TA: 탭(전하 전송부)
TB: 탭(전하 전송부)

Claims (13)

  1. 행방향 및 열방향으로 마련된 복수의 화소와,
    상기 행방향으로 마련되어, 각각이 대응하는 열의 화소 신호를 AD 변환하는 복수의 AD 변환 회로와,
    상기 복수의 AD 변환 회로의 변환 결과에 기초하여, 뎁스 화상 신호를 생성하는 신호 처리부
    를 구비하고,
    상기 복수의 화소는,
    상기 뎁스 화상 신호에 대응하도록 상기 행방향 및 상기 열방향으로 마련됨과 함께, 각각이, 다른 기간에서의 입사광의 광량에 따른 화소 신호를 취출하는 복수의 전하 전송부를 포함하는 복수의 유효 화소와,
    상기 복수의 유효 화소가 마련된 영역에 대하여, 상기 행방향의 양단측의 적어도 일방측에 있어서, 상기 열방향으로 마련됨과 함께 각각이 차광막으로 덮인 복수의 차광 화소
    를 포함하는,
    측거 장치.
  2. 제1항에 있어서, 상기 복수의 차광 화소 각각은, 상기 유효 화소와 동일한 구조를 갖는 화소를 상기 차광막으로 덮은 구조를 갖는,
    측거 장치.
  3. 제1항에 있어서, 상기 복수의 유효 화소 각각의 상기 복수의 전하 전송부에 의한 화소 신호의 취출을 제어하기 위한 변조 신호를 생성하는 화소 변조 제어 회로와,
    상기 복수의 유효 화소 각각 및 상기 복수의 차광 화소 각각의 화소 신호를 읽어내기 위한 제어 신호를 생성하는 화소 구동 제어 회로
    를 구비하는,
    측거 장치.
  4. 제3항에 있어서, 상기 복수의 유효 화소가 마련된 영역은, 상기 열방향의 길이보다도 긴 상기 행방향의 길이를 갖고,
    상기 화소 변조 제어 회로는, 상기 복수의 유효 화소가 마련된 영역에 대하여, 상기 열방향의 양단측의 적어도 일방측에 있어서, 상기 행방향으로 마련되는,
    측거 장치.
  5. 제1항에 있어서, 상기 복수의 AD 변환 회로는, 상기 행방향으로 마련되어, 각각이 대응하는 열의 상기 화소의 화소 신호와, 참조 신호를 비교하는 복수의 비교 회로를 포함하고,
    상기 복수의 비교 회로는, 상기 참조 신호와 비교하는 화소 신호가 취득되는 상기 유효 화소와 동일한 행의 상기 차광 화소의 화소 신호를 제로 리셋 신호로서 사용한 오토 제로 동작을 행하는,
    측거 장치.
  6. 제1항에 있어서, 상기 복수의 AD 변환 회로는, 상기 복수의 유효 화소의 화소 신호 및 상기 복수의 차광 화소의 화소 신호를 행마다 통합하여 AD 변환하고,
    상기 신호 처리부는, AD 변환 후의 상기 복수의 유효 화소의 화소 신호와, AD 변환 후의 상기 복수의 차광 화소의 화소 신호의 연산 결과에 기초하여, 상기 뎁스 화상 신호를 생성하는,
    측거 장치.
  7. 제1항에 있어서, 상기 복수의 화소는, 상기 복수의 유효 화소와 상기 복수의 차광 화소 사이에 마련되는 한편, 상기 복수의 AD 변환 회로에 접속되어 있지 않은 복수의 무효 화소를 포함하는,
    측거 장치.
  8. 제7항에 있어서, 상기 복수의 차광 화소 각각은, 상기 유효 화소와 동일한 구조를 갖는 화소를 차광막으로 덮은 구조를 갖고,
    상기 복수의 무효 화소는,
    상기 유효 화소에 인접하여 마련되어, 상기 유효 화소의 구조와 동일한 구조를 갖는 제1 무효 화소와,
    상기 차광 화소에 인접하여 마련되어, 상기 차광 화소의 구조와 동일한 구조를 갖는 제2 무효 화소와,
    상기 제1 무효 화소와 상기 제2 무효 화소 사이에 마련되어, 상기 차광 화소의 구조에 있어서 광전 변환부를 제외한 구조를 갖는 제3 무효 화소
    를 포함하는,
    측거 장치.
  9. 제7항에 있어서, 상기 복수의 무효 화소는, 트렌치부가 마련된 무효 화소를 포함하는,
    측거 장치.
  10. 제1항에 있어서, 상기 복수의 화소 각각은, 온 칩 렌즈를 포함하고,
    상기 복수의 유효 화소 이외의 적어도 일부의 화소의 온 칩 렌즈는, 상기 복수의 유효 화소의 온 칩 렌즈의 형상과는 다른 형상을 갖는,
    측거 장치.
  11. 제1항에 있어서, 상기 차광막은 반사 방지막으로 덮여 있는,
    측거 장치.
  12. 제1항에 있어서, 상기 복수의 차광 화소는, 상기 복수의 유효 화소가 마련된 영역에 대하여, 상기 행방향의 양측에 마련되는,
    측거 장치.
  13. 제1항에 있어서, 복수의 반도체 칩이 적층된 적층 구조를 갖고,
    상기 복수의 반도체 칩은,
    상기 복수의 화소 각각의 요소의 적어도 일부가 마련된 제1 반도체 칩과,
    상기 제1 반도체 칩에 마련된 요소 이외의 적어도 일부의 요소가 마련된 제2 반도체 칩
    을 포함하는,
    측거 장치.
KR1020237006238A 2020-09-16 2021-09-03 측거 장치 KR20230069093A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020155100 2020-09-16
JPJP-P-2020-155100 2020-09-16
PCT/JP2021/032468 WO2022059526A1 (ja) 2020-09-16 2021-09-03 測距装置

Publications (1)

Publication Number Publication Date
KR20230069093A true KR20230069093A (ko) 2023-05-18

Family

ID=80776936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237006238A KR20230069093A (ko) 2020-09-16 2021-09-03 측거 장치

Country Status (5)

Country Link
US (1) US20230266445A1 (ko)
KR (1) KR20230069093A (ko)
CN (1) CN116057351A (ko)
TW (1) TW202213983A (ko)
WO (1) WO2022059526A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220122172A (ko) * 2021-02-26 2022-09-02 에스케이하이닉스 주식회사 이미지 센서 및 이미지 센서의 동작 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020005096A (ja) 2018-06-27 2020-01-09 ソニーセミコンダクタソリューションズ株式会社 受光装置およびその制御方法、並びに電子機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130215A (ja) * 2007-11-26 2009-06-11 Nikon Corp マイクロレンズ形成用マスク、及び、これにより形成される固体撮像素子
JP4605247B2 (ja) * 2008-05-07 2011-01-05 ソニー株式会社 固体撮像装置及びその固定パターン雑音除去方法
JP6944846B2 (ja) * 2017-10-04 2021-10-06 オリンパス株式会社 撮像装置、撮像装置の制御方法
KR102534249B1 (ko) * 2018-01-12 2023-05-18 삼성전자주식회사 이미지 센서
TW202006788A (zh) * 2018-07-18 2020-02-01 日商索尼半導體解決方案公司 受光元件及測距模組
JP2019096914A (ja) * 2019-03-18 2019-06-20 株式会社東芝 固体撮像装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020005096A (ja) 2018-06-27 2020-01-09 ソニーセミコンダクタソリューションズ株式会社 受光装置およびその制御方法、並びに電子機器

Also Published As

Publication number Publication date
WO2022059526A1 (ja) 2022-03-24
TW202213983A (zh) 2022-04-01
US20230266445A1 (en) 2023-08-24
CN116057351A (zh) 2023-05-02

Similar Documents

Publication Publication Date Title
KR102561079B1 (ko) 고체 촬상 소자
TWI820078B (zh) 固體攝像元件
KR102103128B1 (ko) 애벌란시 포토 다이오드 센서
US20230039270A1 (en) Solid-state imaging device and distance measuring device
US11968463B2 (en) Solid-state imaging device and imaging device including a dynamic vision sensor (DVS)
JPWO2019031001A1 (ja) 固体撮像装置、電子装置および固体撮像装置の制御方法
US20230300495A1 (en) Solid-state imaging device and control method of the same
US20210320140A1 (en) Solid-state imaging device and imaging device
US20220293643A1 (en) Solid-state imaging device and imaging device with shared circuit elements
KR20230069093A (ko) 측거 장치
US20230379600A1 (en) Solid-state imaging device
WO2022009573A1 (ja) 撮像装置及び撮像方法
US20220301521A1 (en) Imaging devices and imaging apparatuses, and methods for the same
WO2023286403A1 (ja) 光検出装置および測距システム
US20230053574A1 (en) Solid-state imaging element, imaging device, and method for controlling solid-state imaging element
WO2023013178A1 (ja) 固体撮像装置及び電子機器
WO2024075409A1 (en) Photodetection device
US20240244349A1 (en) Light-receiving element
EP4361670A1 (en) Light-receiving element
KR20230096986A (ko) 고체 촬상 장치 및 전자 기기
WO2023188868A1 (ja) リニアセンサ
JP2023154356A (ja) 光検出装置および測距装置ならびに撮像装置
CN117678237A (zh) 摄像装置和电子设备
CN114585941A (zh) 固态成像装置和距离测量系统
CN112602320A (zh) 固态成像装置和电子设备