WO2024166751A1

WO2024166751A1 - 電力増幅システム、デジタルプリディストーション方法及びデジタルプリディストーション回路

Info

Publication number: WO2024166751A1
Application number: PCT/JP2024/002943
Authority: WO
Inventors: ジョンホバーステン; タイルイス; イェブゲニートカチェンコ; 棟治加藤; 武小暮; 利樹松井
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2023-02-09
Filing date: 2024-01-30
Publication date: 2024-08-15
Anticipated expiration: 2025-08-09
Also published as: DE112024000825T5; CN120604458A; US20250364957A1

Abstract

電力増幅システム（７）は、電力増幅器（２）と、複数の離散的電圧の少なくとも１つを選択的に電力増幅器（２）に出力するよう構成された出力スイッチ回路（３０）と、出力スイッチ回路（３０）及び電力増幅器（２）の間を結ぶ経路（４４）に接続される第１フィルタ回路（４１）と、経路（４４）に切り替え可能に接続される第２フィルタ回路（４２）と、電力増幅器（２）の入力信号を予め歪ませるよう構成されたＤＰＤ回路（７１）と、を備え、ＤＰＤ回路（７１）は、（i）第２フィルタ回路（４２）が経路（４４）に接続されない場合に、第１数式モデルに第１パラメータセットを用いて電力増幅器（２）の入力信号を予め歪ませ、（ii）第２フィルタ回路（４２）が経路（４４）に接続される場合に、第２数式モデルに第２パラメータセットを用いて電力増幅器（２）の入力信号を予め歪ませ、第１及び第２パラメータセットは、少なくとも部分的に互いに異なる。

Description

電力増幅システム、デジタルプリディストーション方法及びデジタルプリディストーション回路

　本発明は、電力増幅システム、デジタルプリディストーション方法及びデジタルプリディストーション回路に関する。

　近年、電力増幅回路にトラッキング技術を適用することで、電力付加効率の改善が図られている。特許文献１には、複数の離散的なレベルに時間とともに変化する電源電圧（以下、複数の離散的電圧という）を供給するデジタルエンベロープトラッキング（Ｄ－ＥＴ：Digital Envelope Tracking）のためのトラッカ回路が開示されている。また、特許文献２には、複数の離散的電圧を供給するシンボルパワートラッキング（ＳＰＴ：Symbol Power Tracking）のためのトラッカ回路が開示されている。

米国特許第８８２９９９３号明細書米国特許第１０６８６４０７号明細書

　このような複数の離散的電圧が電力増幅器に供給される場合、電力増幅器が非線形領域で動作することによって生じる非線形歪みを削減するために、デジタルプリディストーション（ＤＰＤ：Digital Pre-Distortion）が用いられることがある。ＤＰＤでは、電力増幅器の入力信号を予め歪ませることにより、電力増幅器で生じる非線形歪みを低減することができるが、複数の離散的電圧が電力増幅器に供給される場合には、さらなる非線形歪みの低減が望まれる。

　そこで、本発明は、非線形歪みを低減させることができる電力増幅システム、デジタルプリディストーション方法及びデジタルプリディストーション回路を提供する。

　本発明の一態様に係る電力増幅システムは、第１電力増幅器と、複数の離散的電圧の少なくとも１つを選択的に第１電力増幅器に出力するよう構成された出力スイッチ回路と、出力スイッチ回路及び第１電力増幅器の間を結ぶ第１経路に切り替え可能に接続されるフィルタ回路と、第１電力増幅器の第１入力信号を予め歪ませるよう構成されたデジタルプリディストーション回路と、を備え、デジタルプリディストーション回路は、（i）フィルタ回路が第１経路に接続されない場合に、第１数式モデルに第１パラメータセットを用いて第１入力信号を予め歪ませ、（ii）フィルタ回路が第１経路に接続される場合に、第２数式モデルに第２パラメータセットを用いて第１入力信号を予め歪ませ、第１パラメータセット及び第２パラメータセットは、少なくとも部分的に互いに異なる。

　本発明の一態様に係るデジタルプリディストーション方法は、複数の離散的電圧の少なくとも１つを選択的に電力増幅器に供給する出力スイッチ回路と電力増幅器との間に接続される可変フィルタ回路の減衰帯域に基づいて、デジタルプリディストーションのための数式モデル及びパラメータセットを決定し、決定された数式モデルに決定されたパラメータセットを用いて、電力増幅器の入力信号を予め歪ませる。

　本発明の一態様に係るデジタルプリディストーション回路は、（i）複数の離散的電圧の少なくとも１つを第１電力増幅器に選択的に供給するための第１経路に切り替え可能に接続されるフィルタ回路が第１経路に接続されない場合に、第１数式モデルに第１パラメータセットを用いて第１電力増幅器の第１入力信号を予め歪ませ、（ii）フィルタ回路が第１経路に接続される場合に、第２数式モデルに第２パラメータセットを用いて第１入力信号を予め歪ませ、第１パラメータセット及び第２パラメータセットは、少なくとも部分的に互いに異なる。

　本発明の一態様に係る電力増幅システム等によれば、非線形歪みを低減させることができる。

図１Ａは、ＡＰＴ（Average Power Tracking）モードにおける電源電圧の推移の一例を示すグラフである。図１Ｂは、Ａ－ＥＴ（Analog Envelope Tracking）モードにおける電源電圧の推移の一例を示すグラフである。図１Ｃは、Ｄ－ＥＴモードにおける電源電圧の推移の一例を示すグラフである。図２は、実施の形態１に係る通信装置の回路構成図である。図３は、実施の形態１に係るトラッカ回路の回路構成図である。図４は、実施の形態１に係るＤＰＤ方法を示すフローチャートである。図５は、実施の形態１の変形例１に係るトラッカ回路の部分回路構成図である。図６は、実施の形態１の変形例２に係るトラッカ回路の部分回路構成図である。図７は、実施の形態１の変形例３に係るトラッカ回路の部分回路構成図である。図８は、実施の形態２に係る通信装置の回路構成図である。図９は、実施の形態２に係るトラッカ回路の回路構成図である。図１０は、実施の形態２の変形例１に係るトラッカ回路の部分回路構成図である。図１１は、実施の形態２の変形例２に係るトラッカ回路の部分回路構成図である。図１２は、実施の形態３に係る通信装置の回路構成図である。図１３は、実施の形態３に係るトラッカ回路の回路構成図である。図１４は、実施の形態３の変形例１に係るトラッカ回路の部分回路構成図である。

　以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態などは、一例であり、本発明を限定する主旨ではない。

　なお、各図は、本発明を示すために適宜強調、省略、又は比率の調整を行った模式図であり、必ずしも厳密に図示されたものではなく、実際の形状、位置関係、及び比率とは異なる場合がある。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡素化される場合がある。

　本発明の回路構成において、「接続される」とは、接続端子及び／又は配線導体で直接接続される場合だけでなく、他の回路素子を介して電気的に接続される場合も含む。「直接接続される」とは、他の回路素子を介さずに接続端子及び／又は配線導体で直接接続されることを意味する。「ＣがＡ及びＢの間に接続される」とは、Ｃの一端がＡに接続され、Ｃの他端がＢに接続されることを意味し、Ａ及びＢの間を結ぶ経路にシリーズ接続されることを意味する。「Ａ及びＢの間を結ぶ経路」とは、ＡをＢに電気的に接続する導体で構成された経路を意味する。

　また、「Ａが経路に接続される」とは、Ａの一端が経路の一端に接続され、Ａの他端が経路の他端に接続されること（以下、シリーズ接続ともいう）に加えて、Ａの一端が経路に接続され、Ａの他端がグランドに接続されること（以下、シャント接続ともいう）を含む。「Ａが経路に切り替え可能に接続される」とは、Ａと経路との間の接続及び非接続が切り替え可能であることを意味し、Ａがスイッチを介して経路に接続されることを意味する。なお、「Ａが経路に接続される」には、「Ａが経路に切り替え可能に接続される」が含まれる。

　以下の説明において、「端子」とは、要素内の導体が終了するポイントを意味する。なお、要素間の導体のインピーダンスが十分に低い場合には、端子は、単一のポイントだけでなく、要素間の導体上の任意のポイント又は導体全体と解釈される。

　また、「フィルタ回路の減衰帯域」とは、フィルタ回路によって減衰される周波数スペクトルの部分を意味し、出力電力が最大出力電力よりも１５ｄＢ以上減衰する周波数帯域として定義される。

　また、「平行」及び「垂直」などの要素間の関係性を示す用語、及び、「矩形」などの要素の形状を示す用語、並びに、数値範囲は、厳格な意味のみを表すのではなく、実質的に同等な範囲、例えば数％程度の誤差をも含むことを意味する。

　まず、高周波信号を高効率に増幅する技術として、高周波信号に基づいて時間の経過とともに動的に調整された電源電圧を電力増幅器に供給するトラッキングモードについて説明する。トラッキングモードとは、電力増幅器に印加される電源電圧を動的に調整するモードである。トラッキングモードにはいくつかの種類があるが、ここでは、ＡＰＴモード、Ａ－ＥＴモード及びＤ－ＥＴモードについて図１Ａ～図１Ｃを参照しながら説明する。図１Ａ～図１Ｃにおいて、横軸は時間を表し、縦軸は電圧を表す。また、太い実線は、電源電圧を表し、細い実線（波形）は、変調波を表す。

　図１Ａは、ＡＰＴモードにおける電源電圧の推移の一例を示すグラフである。ＡＰＴモードでは、アベレージパワーに基づいて、１フレーム単位で複数の離散的な電圧レベルに電源電圧を変動させる。その結果、電源電圧信号は矩形波を形成する。

　フレームとは、高周波信号（変調波）を構成する単位を意味する。例えば５ＧＮＲ（5th Generation New Radio）及びＬＴＥ（Long Term Evolution）では、フレームは、１０個のサブフレームを含み、各サブフレームは、複数のスロットを含み、各スロットは、複数のシンボルで構成される。サブフレーム長は１ｍｓであり、フレーム長は１０ｍｓである。

　なお、アベレージパワーに基づいて１フレーム単位又はそれよりも大きな単位で電圧レベルを変動させるモードをＡＰＴモードと呼び、１フレームよりも小さな単位（例えばサブフレーム、スロット又はシンボル単位）で電圧レベルを変動させるモードと区別する。

　図１Ｂは、Ａ－ＥＴモードにおける電源電圧の推移の一例を示すグラフである。Ａ－ＥＴモードでは、エンベロープ信号に基づいて電源電圧を連続的に変動させることで変調波の包絡線が追跡される。

　エンベロープ信号とは、変調波の包絡線を示す信号である。エンベロープ値は、例えば（Ｉ^２＋Ｑ^２）の平方根で表される。ここで、（Ｉ，Ｑ）は、コンスタレーションポイントを表す。コンスタレーションポイントとは、デジタル変調された信号をコンスタレーションダイヤグラム上で表す点である。（Ｉ，Ｑ）は、例えば、送信情報に基づいてＢＢＩＣ（Baseband Integrated Circuit）で決定される。

　図１Ｃは、Ｄ－ＥＴモードにおける電源電圧の推移の一例を示すグラフである。Ｄ－ＥＴモードでは、エンベロープ信号に基づいて、１フレーム内で複数の離散的な電圧レベルに電源電圧を変動させることで変調波の包絡線が追跡される。その結果、電源電圧信号は矩形波を形成する。

　（実施の形態１）
　以下に、実施の形態１について説明する。

　［１．１　通信装置６の回路構成］
　まず、本実施の形態に係る通信装置６の回路構成について、図２を参照しながら説明する。図２は、本実施の形態に係る通信装置６の回路構成図である。

　なお、図２は、例示的な回路構成であり、通信装置６は、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供される通信装置６の説明は、限定的に解釈されるべきではない。

　本実施の形態に係る通信装置６は、セルラーネットワークにおけるユーザ端末（ＵＥ：User Equipment）に相当し、典型的には、携帯電話、スマートフォン、タブレットコンピュータ、ウェアラブル・デバイス等である。なお、通信装置６は、ＩｏＴ（Internet of Things）センサ・デバイス、医療／ヘルスケア・デバイス、車、無人航空機（ＵＡＶ：Unmanned Aerial Vehicle）（いわゆるドローン）、無人搬送車（ＡＧＶ：Automated Guided Vehicle）であってもよい。また、通信装置６は、セルラーネットワークにおけるＢＳ（Base Station）として機能してもよい。

　図２に示すように、通信装置６は、トラッカ回路１と、電力増幅器２と、ＲＦＩＣ（Radio Frequency Integrated Circuit）３と、ＢＢＩＣ４と、アンテナ５と、を備える。なお、電力増幅システム７には、トラッカ回路１と、電力増幅器２と、ＲＦＩＣ３と、が含まれる。

　トラッカ回路１は、トラッキングモードに基づいて、複数の離散的電圧を電源電圧Ｖｃｃとして電力増幅器２に供給することができる。本実施の形態では、トラッキングモードとしては、Ｄ－ＥＴモード及びＡＰＴモードが用いられるが、これに限定されない。

　電力増幅器２は、第１電力増幅器の一例であり、ＲＦＩＣ３とアンテナ５との間に接続される。さらに、電力増幅器２は、トラッカ回路１に接続される。電力増幅器２は、トラッカ回路１から供給された電源電圧Ｖｃｃを用いて、ＲＦＩＣ３から供給される高周波信号ＲＦ（第１入力信号の一例）を増幅することができる。

　ＲＦＩＣ３は、高周波信号を処理する信号処理回路の一例である。ＲＦＩＣ３は、ＢＢＩＣ４からデジタルＩＱ信号を受けて、電力増幅器２に高周波信号ＲＦを供給することができる。ＲＦＩＣ３の内部構成については後述する。

　ＢＢＩＣ４は、高周波信号ＲＦよりも低い周波数帯域を用いて信号処理するベースバンド信号処理回路である。ＢＢＩＣ４では、例えば、画像表示のための画像信号、及び／又は、スピーカを介した通話のために音声信号を示すビット系列をデジタル変調してデジタルＩＱ信号を生成する。生成されたデジタルＩＱ信号は、ＲＦＩＣ３に供給される。なお、ＢＢＩＣ４は、通信装置６に含まれなくてもよい。

　アンテナ５は、電力増幅器２で増幅された高周波信号ＲＦを通信装置６の外部に送信する。なお、アンテナ５は、通信装置６に含まれなくてもよい。

　［１．２　ＲＦＩＣ３の内部構成］
　ＲＦＩＣ３の内部構成について図２を参照しながら説明する。ＲＦＩＣ３は、ＤＰＤ回路７１と、デジタルアナログコンバータ（ＤＡＣ：Digital-to-Analog Converter）７２と、直交変調器（Quadrature Modulator）７３と、を含む。また、ＲＦＩＣ３は、トラッカ回路１を制御する制御部（図示せず）を有してもよい。なお、ＲＦＩＣ３の制御部としての機能の一部又は全部は、ＲＦＩＣ３の外部に実装されてもよい。

　ＤＰＤ回路７１は、ＤＰＤのための数式モデルを用いて、ＢＢＩＣ４から供給されるデジタルＩＱ信号を予め歪ませることができる。例えば、ＤＰＤ回路７１は、デジタルＩＱ信号から予め歪まされたデジタルＩＱ信号を生成することができる。予め歪まされたデジタルＩＱ信号は、ＤＡＣ７２に供給される。なお、ＤＰＤ回路７１は、ＤＰＤ処理をスキップしてもよい。この場合、ＤＰＤ回路７１は、ＢＢＩＣ４から供給されるデジタルＩＱ信号（つまり、予め歪まされていないデジタルＩＱ信号）をＤＡＣ７２に供給することができる。

　ＤＡＣ７２は、ＤＰＤ回路７１から供給されるデジタルＩＱ信号をアナログＩＱ信号に変換することができる。変換されたアナログＩＱ信号は、直交変調器７３に供給される。なお、ＤＡＣ７２としては、従来のＤＡＣを用いることができ、特に限定される必要はない。

　直交変調器７３は、ＤＡＣ７２から供給されるアナログＩＱ信号に直交変調及びアップコンバートを行うことにより高周波信号ＲＦを生成することができる。生成された高周波信号ＲＦは、電力増幅器２に供給される。なお、直交変調器７３としては、従来の直交変調器を用いることができ、特に限定される必要はない。

　なお、図２に表されたＲＦＩＣ３の回路構成は、例示であり、これに限定されない。例えば、ＤＰＤ回路７１、ＤＡＣ７２及び直交変調器７３の一部又は全部は、ＲＦＩＣ３に含まれなくてもよい。例えば、ＤＰＤ回路７１は、ＢＢＩＣ４に含まれてもよい。

　ここで、ＤＰＤ回路７１でＤＰＤに用いられる数式モデルについて説明する。本実施の形態では、ＤＰＤのための数式モデルとしては、メモリ効果が組み込まれている数式モデル、又は、メモリ効果が組み込まれていない数式モデルを用いることができる。

　メモリ効果とは、過去の入力信号によって生じる電力増幅器の歪みの変化として定義される。したがって、メモリ効果が組み込まれている数式モデルでは、現在の入力信号によって生じる歪みだけではなく、過去の入力信号によって生じる歪みの変化がモデル化される。そのため、メモリ効果が組み込まれている数式モデルでは、メモリ効果が組み込まれていない数式モデルよりも非線形歪みを低減することができるが、計算負荷が増大してしまう。

　ここで、メモリ効果が組み込まれていない数式モデルの具体例について説明する。

　上式（１）は、メモリ効果が組み込まれていない数式モデルで用いられる多項式の一例である。式（１）が用いられる数式モデルは、メモリレス多項式モデル（Memoryless Polynomial Model）と呼ばれる。式（１）では、現在の入力信号ｒ［ｎ］について、入力信号と指数化された入力信号とが掛け合わされる。多項式次数Ｎ及びＤＰＤ係数ｃ_ｉは、メモリレス多項式モデルのパラメータセットであり、実験的及び／又は経験的に予め決定することができ、例えばＲＦＩＣ３に含まれるメモリ（図示せず）に予め格納される。

　式（１）において、多項式次数Ｎが増加されれば、非線形歪みの低減が期待されるが、計算負荷の増大が懸念される。なお、式（１）では、メモリ効果が考慮されていないので、メモリレス多項式モデルにおける非線形歪みの低減には限界がある。

　次に、メモリ効果が組み込まれている数式モデルの具体例について説明する。

　上式（２）は、メモリ効果が組み込まれている数式モデルで用いられる多項式の一例である。式（２）が用いられる数式モデルは、メモリ多項式モデル（ＭＰＭ：Memory Polynomial Model）と呼ばれる。式（２）では、過去Ｑ～現在０までの入力信号ｒ［ｎ－ｑ］の各々について、入力信号と指数化された入力信号とが掛け合わされる。多項式次数Ｎ、メモリ深さＱ及びＤＰＤ係数ｃ_ｑｉは、ＭＰＭのパラメータセットであり、実験的及び／又は経験的に予め決定することができ、例えばＲＦＩＣ３に含まれるメモリ（図示せず）に予め格納される。

　式（２）において、多項式次数Ｎ及びメモリ深さＱが増加されれば、非線形歪みの低減が期待されるが、パラメータ数の増加、計算負荷の増大、及び、ＤＰＤ係数ｃ_ｑｉ決定時の収束性の低下が懸念される。

　上式（３）は、メモリ効果が組み込まれている数式モデルで用いられる多項式の別の一例である。式（３）が用いられる数式モデルは、一般化メモリ多項式モデル（ＧＭＰ：Generalized Memory Polynomial Model）と呼ばれる。式（３）では、ｓｙｎｃ項（３－１）が、Ｌａｇ項（３－２）、及び、Ｌｅａｄ項（３－３）と結合される。ｓｙｎｃ項（３－１）は、ＭＰＭのための式（２）の項と同一である。Ｌａｇ項（３－２）では、入力信号と指数化された過去の入力信号とが掛け合わされる。Ｌｅａｄ項（３－３）では、入力信号と指数化された未来の入力信号とが掛け合わされる。各項の次数Ｎ、Ｎ_ｄ及びＮ_ｅ、メモリ深さＱ、並びに、ＤＰＤ係数ｃ_ｑｉ、ｄ_ｑｍｉ及びｅ_ｑｍｉは、ＧＭＰのパラメータセットであり、実験的及び／又は経験的に予め決定することができ、例えばＲＦＩＣ３に含まれるメモリ（図示せず）に予め格納される。

　式（３）において、各項のメモリ深さＱ、Ｑ_ｄ、Ｑ_ｅ及びクロス幅Ｍ_ｄ、Ｍ_ｅが増加されれば、非線形歪みの低減を期待することができるが、パラメータ数の増加、計算負荷の増加、並びに、ＤＰＤ係数ｃ_ｑｉ、ｄ_ｑｍｉ及びｅ_ｑｍｉ決定時の収束性の低下が懸念される。

　メモリレス多項式モデル、ＭＰＭ、ＧＭＰの順で、非線形歪みの低減効果が大きくなるが、パラメータ数が増加し、計算負荷（つまり消費電力）も大きくなる。つまり、ＧＭＰでは、ＭＰＭ及びメモリレス多項式モデルよりも非線形歪み低減することができ、ＭＰＭでは、メモリレス多項式モデルよりも非線形歪み低減することができる。逆に、メモリレス多項式モデルでは、ＭＰＭ及びＧＭＰよりも計算負荷を低減することができ、ＭＰＭでは、ＧＭＰよりも計算負荷を低減することができる。さらに、メモリレス多項式モデルでは、ＭＰＭ及びＧＭＰよりもパラメータを格納するためのメモリ量を削減することができ、ＭＰＭでは、ＧＭＰよりもパラメータを格納するためのメモリ量を低減することができる。

　なお、メモリ効果が組み込まれている数式モデルは、ＭＰＭ及びＧＭＰに限定されない。つまり、メモリ効果が組み込まれている数式モデルでは、上記式（２）及び（３）と異なる数式が用いられてもよい。また、メモリ効果が組み込まれていない数式モデルは、メモリレス多項式モデルに限定されない。つまり、メモリ効果が組み込まれている数式モデルでは、上記式（１）と異なる数式が用いられてもよい。

　［１．３　トラッカ回路１の回路構成］
　次に、トラッカ回路１の回路構成について、図２を参照しながら説明する。トラッカ回路１は、プリレギュレータ回路１０と、スイッチトキャパシタ回路２０と、出力スイッチ回路３０と、第１フィルタ回路４１及び第２フィルタ回路４２と、スイッチＳ５６及びＳ５７と、デジタル制御回路６０と、を備える。

　プリレギュレータ回路１０は、パワーインダクタを用いて、直流電源（図示せず）から供給される入力電圧を調整電圧に変換することができる。プリレギュレータ回路１０は、パワーインダクタ及びスイッチを含む。パワーインダクタとは、直流（ＤＣ：Direct Current）電圧の昇圧及び／又は降圧に用いられるインダクタである。パワーインダクタは、直流経路に直列配置される。なお、パワーインダクタは、直流経路とグランドとの間に接続（つまり、直流経路に並列配置）されていてもよい。このようなプリレギュレータ回路１０は、磁気レギュレータ又はＤＣ／ＤＣコンバータと呼ばれる場合もある。

　スイッチトキャパシタ回路２０は、複数のキャパシタ及び複数のスイッチを含み、プリレギュレータ回路１０から供給される電圧から、複数の離散的な電圧レベルをそれぞれ有する複数の離散的電圧を生成することができる。スイッチトキャパシタ回路２０は、スイッチトキャパシタ電圧バランサ（Switched-Capacitor Voltage Balancer）と呼ばれる場合もある。

　出力スイッチ回路３０は、スイッチトキャパシタ回路２０で生成された複数の離散的電圧の少なくとも１つを選択的に電力増幅器２に出力することができる。

　第１フィルタ回路４１及び第２フィルタ回路４２は、電力増幅器２に供給される複数の離散的電圧からノイズを減衰させることができる。第１フィルタ回路４１及び第２フィルタ回路４２は、パルス成形ネットワーク（pulse shaping network）又はトランジション成形フィルタ（transition shaping filter）と呼ばれる場合もある。なお、第１フィルタ回路４１及び第２フィルタ回路４２の一方はトラッカ回路１に含まれなくてもよい。逆に言えば、第１フィルタ回路４１及び第２フィルタ回路４２の一方のみがトラッカ回路１に含まれてもよい。

　スイッチＳ５６及びＳ５７は、それぞれ、第１スイッチ及び第２スイッチの一例であり、第１フィルタ回路４１及び第２フィルタ回路４２のオン／オフスイッチである。スイッチＳ５６は、出力スイッチ回路３０及び第１フィルタ回路４１の間に接続される。スイッチＳ５７は、出力スイッチ回路３０及び第２フィルタ回路４２の間に接続される。なお、スイッチＳ５６及びＳ５７の一方は、トラッカ回路１に含まれなくてもよい。つまり、スイッチＳ５６及びＳ５７の一方のみが、トラッカ回路１に含まれてもよい。

　デジタル制御回路６０は、ＲＦＩＣ３からのデジタル制御信号に基づいて、プリレギュレータ回路１０と、スイッチトキャパシタ回路２０と、出力スイッチ回路３０と、スイッチＳ５６及びＳ５７と、を制御することができる。

　なお、トラッカ回路１は、プリレギュレータ回路１０とスイッチトキャパシタ回路２０と出力スイッチ回路３０と第１フィルタ回路４１及び第２フィルタ回路４２とスイッチＳ５６及びＳ５７とデジタル制御回路６０との一部を含まなくてもよい。例えば、トラッカ回路１は、プリレギュレータ回路１０を含まなくてもよい。また例えば、トラッカ回路１は、第１フィルタ回路４１及び第２フィルタ回路４２とスイッチＳ５６及びＳ５７とを含まなくてもよい。また、プリレギュレータ回路１０とスイッチトキャパシタ回路２０と出力スイッチ回路３０と第１フィルタ回路４１及び第２フィルタ回路４２とスイッチＳ５６及びＳ５７との任意の組み合わせは、単一の回路に統合されてもよい。また、トラッカ回路１は、プリレギュレータ回路１０とスイッチトキャパシタ回路２０との代わりに、特許文献２のように複数の電圧供給回路を含んでもよい。この場合、出力スイッチ回路３０は、複数の電圧供給回路の少なくとも１つを選択するよう構成されてもよい。

　次に、トラッカ回路１に含まれる各回路の回路構成について、図３を参照しながら説明する。図３は、本実施の形態に係るトラッカ回路１の回路構成図である。

　なお、図３は、例示的な回路構成であり、トラッカ回路１は、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供されるトラッカ回路１の説明は、限定的に解釈されるべきではない。

　［１．３．１　スイッチトキャパシタ回路２０の回路構成］
　まず、図３を参照しながら、スイッチトキャパシタ回路２０の回路構成について説明する。スイッチトキャパシタ回路２０は、図３に示すように、キャパシタＣ１１～Ｃ１６と、キャパシタＣ１０、Ｃ２０、Ｃ３０及びＣ４０と、スイッチＳ１１～Ｓ１４、Ｓ２１～Ｓ２４、Ｓ３１～Ｓ３４、及びＳ４１～Ｓ４４と、を備える。エネルギー及び電荷は、ノードＮ１～Ｎ４でプリレギュレータ回路１０からスイッチトキャパシタ回路２０に入力され、ノードＮ１～Ｎ４でスイッチトキャパシタ回路２０から出力スイッチ回路３０に引き出される。

　キャパシタＣ１１～Ｃ１６の各々は、フライングキャパシタ（トランスファキャパシタと呼ばれる場合もある）として機能する。つまり、キャパシタＣ１１～Ｃ１６の各々は、プリレギュレータ回路１０から供給された調整電圧を昇圧又は降圧するために用いられる。より具体的には、キャパシタＣ１１～Ｃ１６は、４つのノードＮ１～Ｎ４においてＶ１：Ｖ２：Ｖ３：Ｖ４＝１：２：３：４を満たす電圧Ｖ１～Ｖ４（グランド電位に対する電圧）が維持されるように、キャパシタＣ１１～Ｃ１６とノードＮ１～Ｎ４との間で電荷を移動させる。この電圧Ｖ１～Ｖ４が複数の離散的な電圧レベルをそれぞれ有する複数の離散的電圧に相当する。

　キャパシタＣ１１は、２つの電極を有する。キャパシタＣ１１の２つの電極の一方は、スイッチＳ１１の一端及びスイッチＳ１２の一端に接続される。キャパシタＣ１１の２つの電極の他方は、スイッチＳ２１の一端及びスイッチＳ２２の一端に接続される。

　キャパシタＣ１２は、２つの電極を有する。キャパシタＣ１２の２つの電極の一方は、スイッチＳ２１の一端及びスイッチＳ２２の一端に接続される。キャパシタＣ１２の２つの電極の他方は、スイッチＳ３１の一端及びスイッチＳ３２の一端に接続される。

　キャパシタＣ１３は、２つの電極を有する。キャパシタＣ１３の２つの電極の一方は、スイッチＳ３１の一端及びスイッチＳ３２の一端に接続される。キャパシタＣ１３の２つの電極の他方は、スイッチＳ４１の一端及びスイッチＳ４２の一端に接続される。

　キャパシタＣ１４は、２つの電極を有する。キャパシタＣ１４の２つの電極の一方は、スイッチＳ１３の一端及びスイッチＳ１４の一端に接続される。キャパシタＣ１４の２つの電極の他方は、スイッチＳ２３の一端及びスイッチＳ２４の一端に接続される。

　キャパシタＣ１５は、２つの電極を有する。キャパシタＣ１５の２つの電極の一方は、スイッチＳ２３の一端及びスイッチＳ２４の一端に接続される。キャパシタＣ１５の２つの電極の他方は、スイッチＳ３３の一端及びスイッチＳ３４の一端に接続される。

　キャパシタＣ１６は、２つの電極を有する。キャパシタＣ１６の２つの電極の一方は、スイッチＳ３３の一端及びスイッチＳ３４の一端に接続される。キャパシタＣ１６の２つの電極の他方は、スイッチＳ４３の一端及びスイッチＳ４４の一端に接続される。

　キャパシタＣ１１及びＣ１４のセットと、キャパシタＣ１２及びＣ１５のセットと、キャパシタＣ１３及びＣ１６のセットとの各々は、第１フェーズ及び第２フェーズが繰り返されることで相補的に充電及び放電を行うことができる。

　具体的には、第１フェーズでは、スイッチＳ１２、Ｓ１３、Ｓ２２、Ｓ２３、Ｓ３２、Ｓ３３、Ｓ４２及びＳ４３がオンにされる。これにより、例えば、キャパシタＣ１２の２つの電極の一方はノードＮ３に接続され、キャパシタＣ１２の２つの電極の他方及びキャパシタＣ１５の２つの電極の一方はノードＮ２に接続され、キャパシタＣ１５の２つの電極の他方はノードＮ１に接続される。

　一方、第２フェーズでは、スイッチＳ１１、Ｓ１４、Ｓ２１、Ｓ２４、Ｓ３１、Ｓ３４、Ｓ４１及びＳ４４がオンにされる。これにより、例えば、キャパシタＣ１５の２つの電極の一方はノードＮ３に接続され、キャパシタＣ１５の２つの電極の他方及びキャパシタＣ１２の２つの電極の一方はノードＮ２に接続され、キャパシタＣ１２の２つの電極の他方は、ノードＮ１に接続される。

　このような第１フェーズ及び第２フェーズが繰り返されることにより、例えばキャパシタＣ１２及びＣ１５の一方がノードＮ２から充電されているときに、キャパシタＣ１２及びＣ１５の他方がキャパシタＣ３０に放電することができる。つまり、キャパシタＣ１２及びＣ１５は、相補的に充電及び放電を行うことができる。

　キャパシタＣ１１及びＣ１４のセットとキャパシタＣ１３及びＣ１６のセットとの各々も、第１フェーズ及び第２フェーズが繰り返されることで、キャパシタＣ１２及びＣ１５のセットと同様に、相補的に充電及び放電を行うことができる。

　キャパシタＣ１０、Ｃ２０、Ｃ３０及びＣ４０の各々は、平滑キャパシタとして機能する。つまり、キャパシタＣ１０、Ｃ２０、Ｃ３０及びＣ４０の各々は、ノードＮ１～Ｎ４における電圧Ｖ１～Ｖ４の保持及び平滑化に用いられる。

　キャパシタＣ１０は、ノードＮ１及びグランドの間に接続される。具体的には、キャパシタＣ１０の２つの電極の一方は、ノードＮ１に接続される。一方、キャパシタＣ１０の２つの電極の他方は、グランドに接続される。

　キャパシタＣ２０は、ノードＮ２及びＮ１の間に接続される。具体的には、キャパシタＣ２０の２つの電極の一方は、ノードＮ２に接続される。一方、キャパシタＣ２０の２つの電極の他方は、ノードＮ１に接続される。

　キャパシタＣ３０は、ノードＮ３及びＮ２の間に接続される。具体的には、キャパシタＣ３０の２つの電極の一方は、ノードＮ３に接続される。一方、キャパシタＣ３０の２つの電極の他方は、ノードＮ２に接続される。

　キャパシタＣ４０は、ノードＮ４及びＮ３の間に接続される。具体的には、キャパシタＣ４０の２つの電極の一方は、ノードＮ４に接続される。一方、キャパシタＣ４０の２つの電極の他方は、ノードＮ３に接続される。

　スイッチＳ１１は、キャパシタＣ１１の２つの電極の一方とノードＮ３との間に接続される。具体的には、スイッチＳ１１の一端は、キャパシタＣ１１の２つの電極の一方に接続される。一方、スイッチＳ１１の他端は、ノードＮ３に接続される。

　スイッチＳ１２は、キャパシタＣ１１の２つの電極の一方とノードＮ４との間に接続される。具体的には、スイッチＳ１２の一端は、キャパシタＣ１１の２つの電極の一方に接続される。一方、スイッチＳ１２の他端は、ノードＮ４に接続される。

　スイッチＳ２１は、キャパシタＣ１２の２つの電極の一方とノードＮ２との間に接続される。具体的には、スイッチＳ２１の一端は、キャパシタＣ１２の２つの電極の一方及びキャパシタＣ１１の２つの電極の他方に接続される。一方、スイッチＳ２１の他端は、ノードＮ２に接続される。

　スイッチＳ２２は、キャパシタＣ１２の２つの電極の一方とノードＮ３との間に接続される。具体的には、スイッチＳ２２の一端は、キャパシタＣ１２の２つの電極の一方及びキャパシタＣ１１の２つの電極の他方に接続される。一方、スイッチＳ２２の他端は、ノードＮ３に接続される。

　スイッチＳ３１は、キャパシタＣ１２の２つの電極の他方とノードＮ１との間に接続される。具体的には、スイッチＳ３１の一端は、キャパシタＣ１２の２つの電極の他方及びキャパシタＣ１３の２つの電極の一方に接続される。一方、スイッチＳ３１の他端は、ノードＮ１に接続される。

　スイッチＳ３２は、キャパシタＣ１２の２つの電極の他方とノードＮ２との間に接続される。具体的には、スイッチＳ３２の一端は、キャパシタＣ１２の２つの電極の他方及びキャパシタＣ１３の２つの電極の一方に接続される。一方、スイッチＳ３２の他端は、ノードＮ２に接続される。つまり、スイッチＳ３２の他端は、スイッチＳ２１の他端に接続される。

　スイッチＳ４１は、キャパシタＣ１３の２つの電極の他方とグランドとの間に接続される。具体的には、スイッチＳ４１の一端は、キャパシタＣ１３の２つの電極の他方に接続される。一方、スイッチＳ４１の他端は、グランドに接続される。

　スイッチＳ４２は、キャパシタＣ１３の２つの電極の他方とノードＮ１との間に接続される。具体的には、スイッチＳ４２の一端は、キャパシタＣ１３の２つの電極の他方に接続される。一方、スイッチＳ４２の他端は、ノードＮ１に接続される。つまり、スイッチＳ４２の他端は、スイッチＳ３１の他端に接続される。

　スイッチＳ１３は、キャパシタＣ１４の２つの電極の一方とノードＮ３との間に接続される。具体的には、スイッチＳ１３の一端は、キャパシタＣ１４の２つの電極の一方に接続される。一方、スイッチＳ１３の他端は、ノードＮ３に接続される。つまり、スイッチＳ１３の他端は、スイッチＳ１１の他端及びスイッチＳ２２の他端に接続される。

　スイッチＳ１４は、キャパシタＣ１４の２つの電極の一方とノードＮ４との間に接続される。具体的には、スイッチＳ１４の一端は、キャパシタＣ１４の２つの電極の一方に接続される。一方、スイッチＳ１４の他端は、ノードＮ４に接続される。つまり、スイッチＳ１４の他端は、スイッチＳ１２の他端に接続される。

　スイッチＳ２３は、キャパシタＣ１５の２つの電極の一方とノードＮ２との間に接続される。具体的には、スイッチＳ２３の一端は、キャパシタＣ１５の２つの電極の一方及びキャパシタＣ１４の２つの電極の他方に接続される。一方、スイッチＳ２３の他端は、ノードＮ２に接続される。つまり、スイッチＳ２３の他端は、スイッチＳ２１の他端及びスイッチＳ３２の他端に接続される。

　スイッチＳ２４は、キャパシタＣ１５の２つの電極の一方とノードＮ３との間に接続される。具体的には、スイッチＳ２４の一端は、キャパシタＣ１５の２つの電極の一方及びキャパシタＣ１４の２つの電極の他方に接続される。一方、スイッチＳ２４の他端は、ノードＮ３に接続される。つまり、スイッチＳ２４の他端は、スイッチＳ１１の他端、スイッチＳ２２の他端及びスイッチＳ１３の他端に接続される。

　スイッチＳ３３は、キャパシタＣ１５の２つの電極の他方とノードＮ１との間に接続される。具体的には、スイッチＳ３３の一端は、キャパシタＣ１５の２つの電極の他方及びキャパシタＣ１６の２つの電極の一方に接続される。一方、スイッチＳ３３の他端は、ノードＮ１に接続される。つまり、スイッチＳ３３の他端は、スイッチＳ３１の他端及びスイッチＳ４２の他端に接続される。

　スイッチＳ３４は、キャパシタＣ１５の２つの電極の他方とノードＮ２との間に接続される。具体的には、スイッチＳ３４の一端は、キャパシタＣ１５の２つの電極の他方及びキャパシタＣ１６の２つの電極の一方に接続される。一方、スイッチＳ３４の他端は、ノードＮ２に接続される。つまり、スイッチＳ３４の他端は、スイッチＳ２１の他端、スイッチＳ３２の他端及びスイッチＳ２３の他端に接続される。

　スイッチＳ４３は、キャパシタＣ１６の２つの電極の他方とグランドとの間に接続される。具体的には、スイッチＳ４３の一端は、キャパシタＣ１６の２つの電極の他方に接続される。一方、スイッチＳ４３の他端は、グランドに接続される。

　スイッチＳ４４は、キャパシタＣ１６の２つの電極の他方とノードＮ１との間に接続される。具体的には、スイッチＳ４４の一端は、キャパシタＣ１６の２つの電極の他方に接続される。一方、スイッチＳ４４の他端は、ノードＮ１に接続される。つまり、スイッチＳ４４の他端は、スイッチＳ３１の他端、スイッチＳ４２の他端及びスイッチＳ３３の他端に接続される。

　スイッチＳ１２、Ｓ１３、Ｓ２２、Ｓ２３、Ｓ３２、Ｓ３３、Ｓ４２及びＳ４３を含む第１セットのスイッチと、スイッチＳ１１、Ｓ１４、Ｓ２１、Ｓ２４、Ｓ３１、Ｓ３４、Ｓ４１及びＳ４４を含む第２セットのスイッチとは、制御信号Ｓ２に基づいて相補的にオン及びオフが切り替えられる。具体的には、第１フェーズでは、第１セットのスイッチがオンにされ、第２セットのスイッチがオフにされる。逆に、第２フェーズでは、第１セットのスイッチがオフにされ、第２セットのスイッチがオンにされる。

　例えば、第１フェーズ及び第２フェーズの一方において、キャパシタＣ１１～Ｃ１３からキャパシタＣ１０～Ｃ４０への充電が実行され、第１フェーズ及び第２フェーズに他方において、キャパシタＣ１４～Ｃ１６からキャパシタＣ１０～Ｃ４０への充電が実行される。つまり、キャパシタＣ１０～Ｃ４０には、キャパシタＣ１１～Ｃ１３又はキャパシタＣ１４～Ｃ１６から常に充電されるので、ノードＮ１～Ｎ４から出力スイッチ回路３０へ高速で電流が流れても、ノードＮ１～Ｎ４には高速で電荷が補充されるので、ノードＮ１～Ｎ４の電位変動を抑制できる。

　このように動作することで、スイッチトキャパシタ回路２０は、キャパシタＣ１０、Ｃ２０、Ｃ３０及びＣ４０のそれぞれの両端でほぼ等しい電圧を維持することができる。具体的には、Ｖ１～Ｖ４のラベルが付された４つのノードにおいて、Ｖ１：Ｖ２：Ｖ３：Ｖ４＝１：２：３：４を満たす電圧Ｖ１～Ｖ４（グランド電位に対する電圧）が維持される。電圧Ｖ１～Ｖ４の電圧レベルは、スイッチトキャパシタ回路２０によって出力スイッチ回路３０に供給可能な複数の離散的な電圧レベルに対応する。

　なお、電圧比（Ｖ１：Ｖ２：Ｖ３：Ｖ４）は、（１：２：３：４）に限定されない。例えば、電圧比（Ｖ１：Ｖ２：Ｖ３：Ｖ４）は、（１：２：４：８）であってもよい。

　また、図３に示したスイッチトキャパシタ回路２０の構成は、一例であり、これに限定されない。図３において、スイッチトキャパシタ回路２０は、４つの離散的電圧を供給可能に構成されていたが、離散的電圧の数はこれに限定されない。スイッチトキャパシタ回路２０は、２以上の任意の数の離散的電圧を供給可能に構成されてもよい。例えば、２つの離散的電圧を供給する場合、スイッチトキャパシタ回路２０は、少なくとも、キャパシタＣ１２及びＣ１５と、スイッチＳ２１～Ｓ２４及びＳ３１～Ｓ３４と、を備えればよい。

　［１．３．２　出力スイッチ回路３０の回路構成］
　次に、図３を参照しながら、出力スイッチ回路３０の回路構成について説明する。出力スイッチ回路３０は、図３に示すように、入力端子１３１～１３４と、スイッチＳ５１～Ｓ５４と、出力端子１３０と、を備える。

　出力端子１３０は、第１フィルタ回路４１及び第２フィルタ回路４２に接続される。出力端子１３０は、第１フィルタ回路４１及び／又は第２フィルタ回路４２を介して電力増幅器２に、電圧Ｖ１～Ｖ４の中から選択された電源電圧を供給するための端子である。

　入力端子１３１～１３４は、スイッチトキャパシタ回路２０のノードＮ４～Ｎ１にそれぞれ接続される。入力端子１３１～１３４は、スイッチトキャパシタ回路２０から電圧Ｖ４～Ｖ１を受けるための端子である。

　スイッチＳ５１は、入力端子１３１と出力端子１３０との間に接続される。具体的には、スイッチＳ５１は、入力端子１３１に接続された端子と、出力端子１３０に接続された端子と、を有する。この接続構成において、スイッチＳ５１は、制御信号Ｓ３によってオン／オフが切り替えられることで、入力端子１３１と出力端子１３０との接続及び非接続を切り替えることができる。

　スイッチＳ５２は、入力端子１３２と出力端子１３０との間に接続される。具体的には、スイッチＳ５２は、入力端子１３２に接続された端子と、出力端子１３０に接続された端子と、を有する。この接続構成において、スイッチＳ５２は、制御信号Ｓ３によってオン／オフが切り替えられることで、入力端子１３２と出力端子１３０との接続及び非接続を切り替えることができる。

　スイッチＳ５３は、入力端子１３３と出力端子１３０との間に接続される。具体的には、スイッチＳ５３は、入力端子１３３に接続された端子と、出力端子１３０に接続された端子と、を有する。この接続構成において、スイッチＳ５３は、制御信号Ｓ３によってオン／オフが切り替えられることで、入力端子１３３と出力端子１３０との接続及び非接続を切り替えることができる。

　スイッチＳ５４は、入力端子１３４と出力端子１３０との間に接続される。具体的には、スイッチＳ５４は、入力端子１３４に接続された端子と、出力端子１３０に接続された端子と、を有する。この接続構成において、スイッチＳ５４は、制御信号Ｓ３によってオン／オフが切り替えられることで、入力端子１３４と出力端子１３０との接続及び非接続を切り替えることができる。

　これらのスイッチＳ５１～Ｓ５４は排他的にオンになるように制御される。つまり、スイッチＳ５１～Ｓ５４のいずれかのみがオンにされ、スイッチＳ５１～Ｓ５４の残りがオフにされる。これにより、出力スイッチ回路３０は、電圧Ｖ１～Ｖ４の中から選択された１つの電圧を出力することができる。

　なお、図３に示した出力スイッチ回路３０の構成は、一例であり、これに限定されない。特にスイッチＳ５１～Ｓ５４は、４つの入力端子１３１～１３４の少なくとも１つを選択的に出力端子１３０に接続できればよく、どのような構成であってもよい。例えば、出力スイッチ回路３０は、さらに、スイッチＳ５１～Ｓ５３とスイッチＳ５４及び出力端子１３０との間に接続されたスイッチを備えてもよい。また例えば、出力スイッチ回路３０は、さらに、スイッチＳ５１及びＳ５２とスイッチＳ５３及びＳ５４並びに出力端子１３０との間に接続されたスイッチを備えてもよい。

　なお、スイッチトキャパシタ回路２０から２つの離散的な電圧レベルの電圧が供給される場合、出力スイッチ回路３０は、スイッチＳ５１～Ｓ５４のうちの少なくとも２つを備えればよい。

　［１．３．３　プリレギュレータ回路１０の回路構成］
　次に、図３を参照しながら、プリレギュレータ回路１０の構成について説明する。図３に示すように、プリレギュレータ回路１０は、入力端子１１０と、出力端子１１１～１１４と、スイッチＳ６１～Ｓ６３、Ｓ７１及びＳ７２と、パワーインダクタＬ７１と、キャパシタＣ６１～Ｃ６４と、を備える。

　入力端子１１０は、直流電圧の入力端子である。つまり、入力端子１１０は、直流電源５０から入力電圧を受けるための端子である。

　出力端子１１１は、電圧Ｖ４の出力端子である。つまり、出力端子１１１は、スイッチトキャパシタ回路２０に電圧Ｖ４を供給するための端子である。出力端子１１１は、スイッチトキャパシタ回路２０のノードＮ４に接続される。

　出力端子１１２は、電圧Ｖ３の出力端子である。つまり、出力端子１１２は、スイッチトキャパシタ回路２０に電圧Ｖ３を供給するための端子である。出力端子１１２は、スイッチトキャパシタ回路２０のノードＮ３に接続される。

　出力端子１１３は、電圧Ｖ２の出力端子である。つまり、出力端子１１３は、スイッチトキャパシタ回路２０に電圧Ｖ２を供給するための端子である。出力端子１１３は、スイッチトキャパシタ回路２０のノードＮ２に接続される。

　出力端子１１４は、電圧Ｖ１の出力端子である。つまり、出力端子１１４は、スイッチトキャパシタ回路２０に電圧Ｖ１を供給するための端子である。出力端子１１４は、スイッチトキャパシタ回路２０のノードＮ１に接続される。

　スイッチＳ７１は、入力端子１１０とパワーインダクタＬ７１の一端との間に接続される。具体的には、スイッチＳ７１は、入力端子１１０に接続される端子と、パワーインダクタＬ７１の一端に接続される端子と、を有する。この接続構成において、スイッチＳ７１は、制御信号Ｓ１に基づいて開閉を切り替えることで、入力端子１１０とパワーインダクタＬ７１の一端との間の接続及び非接続を切り替えることができる。

　スイッチＳ７２は、パワーインダクタＬ７１の一端とグランドとの間に接続される。具体的には、スイッチＳ７２は、パワーインダクタＬ７１の一端に接続される端子と、グランドに接続される端子と、を有する。この接続構成において、スイッチＳ７２は、制御信号Ｓ１に基づいて開閉を切り替えることで、パワーインダクタＬ７１の一端とグランドとの間の接続及び非接続を切り替えることができる。

　スイッチＳ６１は、パワーインダクタＬ７１の他端と出力端子１１１との間に接続される。具体的には、スイッチＳ６１は、パワーインダクタＬ７１の他端に接続された端子と、出力端子１１１に接続された端子と、を有する。この接続構成において、スイッチＳ６１は、制御信号Ｓ１に基づいて開閉を切り替えることで、パワーインダクタＬ７１の他端と出力端子１１１との間の接続及び非接続を切り替えることができる。

　スイッチＳ６２は、パワーインダクタＬ７１の他端と出力端子１１２との間に接続される。具体的には、スイッチＳ６２は、パワーインダクタＬ７１の他端に接続された端子と、出力端子１１２に接続された端子と、を有する。この接続構成において、スイッチＳ６２は、制御信号Ｓ１に基づいて開閉を切り替えることで、パワーインダクタＬ７１の他端と出力端子１１２との間の接続及び非接続を切り替えることができる。

　スイッチＳ６３は、パワーインダクタＬ７１の他端と出力端子１１３との間に接続される。具体的には、スイッチＳ６３は、パワーインダクタＬ７１の他端に接続された端子と、出力端子１１３に接続された端子と、を有する。この接続構成において、スイッチＳ６３は、制御信号Ｓ１に基づいて開閉を切り替えることで、パワーインダクタＬ７１の他端と出力端子１１３との間の接続及び非接続を切り替えることができる。

　キャパシタＣ６１の２つの電極の一方は、スイッチＳ６１と出力端子１１１とに接続される。キャパシタＣ６１の２つの電極の他方は、スイッチＳ６２と出力端子１１２とキャパシタＣ６２の２つの電極の一方とに接続される。

　キャパシタＣ６２の２つの電極の一方は、スイッチＳ６２と出力端子１１２とキャパシタＣ６１の２つの電極の他方とに接続される。キャパシタＣ６２の２つの電極の他方は、スイッチＳ６３と出力端子１１３とキャパシタＣ６３の２つの電極の一方とを接続する経路に接続される。

　キャパシタＣ６３の２つの電極の一方は、スイッチＳ６３と出力端子１１３とキャパシタＣ６２の２つの電極の他方とに接続される。キャパシタＣ６３の２つの電極の他方は、出力端子１１４とキャパシタＣ６４の２つの電極の一方とに接続される。

　キャパシタＣ６４の２つの電極の一方は、出力端子１１４とキャパシタＣ６３の２つの電極の他方とに接続される。キャパシタＣ６４の２つの電極の他方は、グランドに接続される。

　スイッチＳ６１～Ｓ６３は、排他的にオンになるように制御される。つまり、スイッチＳ６１～Ｓ６３のいずれかのみがオンにされ、スイッチＳ６１～Ｓ６３の残りがオフにされる。スイッチＳ６１～Ｓ６３のいずれかのみをオンとすることにより、プリレギュレータ回路１０は、スイッチトキャパシタ回路２０に供給する電圧を電圧Ｖ２～Ｖ４の電圧レベルで変化させることが可能となる。

　このように構成されたプリレギュレータ回路１０は、出力端子１１１～１１４の少なくとも１つを介してスイッチトキャパシタ回路２０に電荷を供給することができる。

　なお、入力電圧が１つの調整電圧に変換されればよい場合、プリレギュレータ回路１０は、少なくとも、スイッチＳ７１及びＳ７２と、パワーインダクタＬ７１と、を備えればよい。

　［１．３．４　第１フィルタ回路４１及び第２フィルタ回路４２の回路構成］
　次に、図３を参照しながら、本実施の形態に係る第１フィルタ回路４１及び第２フィルタ回路４２の回路構成について説明する。

　第１フィルタ回路４１は、出力スイッチ回路３０及び電力増幅器２の間を結ぶ経路４４（第１経路の一例）に切り替え可能に接続される。具体的には、第１フィルタ回路４１は、スイッチＳ５６を介して、出力スイッチ回路３０及び電力増幅器２の間に接続される。第１フィルタ回路４１は、インダクタＬ５１及びキャパシタＣ５１の並列回路（ＬＣ並列回路）を含む。インダクタＬ５１及びキャパシタＣ５１の並列回路の一端は、スイッチＳ５６を介して出力スイッチ回路３０に接続され、インダクタＬ５１及びキャパシタＣ５１の並列回路の他端は、電力増幅器２に接続される。なお、第１フィルタ回路４１は、ＬＣ並列回路に限定されない。

　第２フィルタ回路４２は、経路４４に切り替え可能に接続される。具体的には、第２フィルタ回路４２は、スイッチＳ５７を介して、出力スイッチ回路３０及び電力増幅器２の間に、第１フィルタ回路４１と並列に接続される。第２フィルタ回路４２は、インダクタＬ５２及びキャパシタＣ５２の並列回路を含む。インダクタＬ５２及びキャパシタＣ５２の並列回路の一端は、スイッチＳ５７を介して出力スイッチ回路３０に接続され、インダクタＬ５２及びキャパシタＣ５２の並列回路の他端は、電力増幅器２に接続される。なお、第２フィルタ回路４２は、ＬＣ並列回路に限定されない。

　このように接続された第１フィルタ回路４１及び第２フィルタ回路４２は、スイッチＳ５６及びＳ５７によってオン／オフが切り替えられる。これにより、第１フィルタ回路４１及び第２フィルタ回路４２は、経路４４において、複数の離散的電圧からノイズを除去するための帯域除去フィルタの減衰帯域を変化させることができる。つまり、第１フィルタ回路４１及び第２フィルタ回路４２は、複数の減衰帯域を切り替え可能な可変フィルタ回路として機能する。

　本実施の形態に係る第１フィルタ回路４１及び第２フィルタ回路４２は、スイッチＳ５６及びＳ５７の開閉制御によって、以下の（i）～（iii）に示す３種類の帯域除去フィルタを実現することができる。

　（i）スイッチＳ５６が閉じられ、かつ、スイッチＳ５７が開かれることで、第１フィルタ回路４１が経路４４に接続され、第２フィルタ回路４２が経路４４に接続されない。これにより、経路４４において、第１フィルタ回路４１が帯域除去フィルタとして機能し、第２フィルタ回路４２が帯域除去フィルタとして機能しない。

　（ii）スイッチＳ５６が閉じられ、かつ、スイッチＳ５７が閉じられることで、第１フィルタ回路４１及び第２フィルタ回路４２が経路４４に接続される。これにより、経路４４において、第１フィルタ回路４１及び第２フィルタ回路４２が、帯域除去フィルタとして機能する。

　（iii）スイッチＳ５６が開かれ、かつ、スイッチＳ５７が閉じられることで、第２フィルタ回路４２が経路４４に接続され、第１フィルタ回路４１が経路４４に接続されない。これにより、経路４４において、第２フィルタ回路４２が帯域除去フィルタとして機能し、第１フィルタ回路４１が帯域除去フィルタとして機能しない。

　このようなスイッチＳ５６及びＳ５７の開閉は、例えば、高周波信号のチャネル帯域幅（つまり変調帯域幅）に基づいて制御することができる。また、電力増幅器２が複数の周波数バンドの高周波信号を増幅可能である場合には、スイッチＳ５６及びＳ５７の開閉は、例えば、高周波信号の周波数バンドに基づいて制御されてもよい。また、スイッチＳ５６及びＳ５７の開閉は、高周波信号のチャネル帯域幅及び周波数バンドの組み合わせに基づいて制御されてもよい。なお、スイッチＳ５６及びＳ５７の開閉の制御は上記に限定されない。

　なお、スイッチＳ５６は、トラッカ回路１に含まれなくてもよい。この場合、第１フィルタ回路４１及び第２フィルタ回路４２は、上記（iii）の帯域除去フィルタを実現できないが、上記（i）及び（ii）の２種類の帯域除去フィルタを実現することができる。

　本発明者らは、このような電力増幅システム７において、経路４４に接続されるフィルタ回路によって電力増幅器２の線形性が変化することを発見した。そこで、本実施の形態では、ＤＰＤ回路７１は、上記（i）～（iii）に応じて、ＤＰＤのための数式モデル及び／又はそのパラメータセットを切り替える。具体的には、ＤＰＤ回路７１は、上記（i）～（iii）において、以下の数式モデル及び／又はそのパラメータセットを用いて、予め歪まされた信号を計算することができる。

　（i）ＤＰＤ回路７１は、第１数式モデルに第１パラメータセットを用いて、予め歪まされた信号を計算する。

　（ii）ＤＰＤ回路７１は、第２数式モデルに第２パラメータセットを用いて、予め歪まされた信号を計算する。

　（iii）ＤＰＤ回路７１は、第３数式モデルに第３パラメータセットを用いて、予め歪まされた信号を計算する。

　以上をまとめると、第１フィルタ回路４１及び第２フィルタ回路４２のオン／オフ状態とＤＰＤのための数式モデルに用いられるパラメータセットとの関係は、以下の表１のようになる。

　なお、上記において、第１数式モデル、第２数式モデル及び第３数式モデルは、互いに異なってもよく、任意の組み合わせで同じであってもよい。例えば、第１数式モデル、第２数式モデル及び第３数式モデルの任意の２つは、同じ数式モデルであってもよく、残りの１つと異なる数式モデルであってもよい。また例えば、第１数式モデル、第２数式モデル及び第３数式モデルは、すべて同じ数式モデルであってもよい。また例えば、第１数式モデル、第２数式モデル及び第３数式モデルは、互いに異なる数式モデルであってもよい。また、第１数式モデル、第２数式モデル及び第３数式モデルとしては、互いに独立に、メモリレス多項式モデル、ＭＰＭ、ＧＭＰ及び他の数式モデルのいずれが用いられてもよい。

　また、第１パラメータセット～第３パラメータセットは、少なくとも部分的に互いに異なる。つまり、第１パラメータセット～第３パラメータセットの少なくとも１つは、残りのパラメータセットに含まれないパラメータ、又は、残りのパラメータセットと異なる値を有するパラメータを含む。なお、各パラメータセットには、少なくとも１つのパラメータが含まれればよく、必ずしも複数のパラメータが含まれなくてもよい。

　［１．３．５　デジタル制御回路６０の回路構成］
　次に、デジタル制御回路６０の回路構成について説明する。デジタル制御回路６０は、図３に示すように、第１コントローラ６１と、第２コントローラ６２と、を備える。

　第１コントローラ６１は、ＲＦＩＣ３から供給されるクロック信号（ＣＬＫ）に基づいてシリアルデータ信号（ＤＡＴＡ）を処理して制御信号Ｓ１～Ｓ４を生成することができる。ここで、シリアルデータ信号とは、１つの信号線又は回線で１ビットずつ伝送されるデータ信号を意味する。

　制御信号Ｓ１は、プリレギュレータ回路１０に含まれるスイッチＳ６１～Ｓ６３、Ｓ７１及びＳ７２の開閉を制御するための信号である。制御信号Ｓ２は、スイッチトキャパシタ回路２０に含まれるスイッチＳ１１～Ｓ１４、Ｓ２１～Ｓ２４、Ｓ３１～Ｓ３４及びＳ４１～Ｓ４４の開閉を制御するための信号である。制御信号Ｓ３は、電力増幅器２にＡＰＴモードが適用される場合に、出力スイッチ回路３０に含まれるスイッチＳ５１～Ｓ５４の開閉を制御するための信号である。制御信号Ｓ４は、第１フィルタ回路４１及び第２フィルタ回路４２のためのスイッチＳ５６及びＳ５７の開閉を制御するための信号である。

　第１コントローラ６１でシリアルデータ信号を処理するためのクロック信号には、シリアルデータ信号と別の信号線が用いられているが、これに限定されない。例えば、クロック信号は、シリアルデータ信号と同じ信号線で伝送されてもよい。

　また、本実施の形態では、プリレギュレータ回路１０、スイッチトキャパシタ回路２０、出力スイッチ回路３０、並びに、スイッチＳ５６及びＳ５７の制御のために１つのシリアルデータ信号が用いられているが、複数のシリアルデータ信号が用いられてもよい。

　第２コントローラ６２は、ＲＦＩＣ３から供給されるデジタル制御論理（ＤＣＬ：Digital Control Logic/Line）信号（ＤＣＬ１、ＤＣＬ２）を処理して制御信号Ｓ５を生成することができる。ＤＣＬ信号は、パラレルデータ信号の一例である。ここで、パラレルデータ信号とは、複数の信号線又は回線で同時に並列的に伝送されるデータ信号を意味する。

　ＤＣＬ信号（ＤＣＬ１、ＤＣＬ２）は、電力増幅器２にＤ－ＥＴモードが適用される場合に、ＲＦＩＣ３によって、高周波信号のエンベロープ信号に基づいて生成される。したがって、制御信号Ｓ５は、電力増幅器２にＤ－ＥＴモードが適用される場合に、出力スイッチ回路３０に含まれるスイッチＳ５１～Ｓ５４の開閉を制御するための信号である。

　ＤＣＬ信号（ＤＣＬ１、ＤＣＬ２）の各々は、１ビット信号である。電圧Ｖ１～Ｖ４の各々は、２つの１ビット信号の組み合わせによって表される。例えば、Ｖ１、Ｖ２、Ｖ３及びＶ４は、「００」、「０１」、「１０」及び「１１」によってそれぞれ表される。電圧レベルの表現には、グレイコード（Gray code）が用いられてもよい。

　なお、本実施の形態では、Ｄ－ＥＴモードにおいて出力スイッチ回路３０の制御に２つのＤＣＬ信号が用いられているが、ＤＣＬ信号の数は、これに限定されない。例えば、出力スイッチ回路３０の各々が選択可能な電圧レベルの数に応じて１つ又は３以上の任意の数のＤＣＬ信号が用いられてもよい。また、出力スイッチ回路３０の制御に用いられるデジタル制御信号は、ＤＣＬ信号に限定されない。

　［１．４　ＤＰＤ方法］
　次に、本実施の形態に係るＤＰＤ方法について図４を参照しながら説明する。図４は、本実施の形態に係るＤＰＤ方法を示すフローチャートである。

　まず、ＲＦＩＣ３は、第１フィルタ回路４１及び第２フィルタ回路４２とスイッチＳ５６及びＳ５７によって実現される可変フィルタ回路の減衰帯域に基づいて、ＤＰＤのための数式モデル及びそれに用いるパラメータセットを決定する（Ｓ１０）。例えば、表１の（i）のように、第１フィルタ回路４１よって減衰帯域が形成される場合に、第１数式モデル及び第１パラメータセットが決定される。また例えば、表１の（ii）のように、第１フィルタ回路４１及び第２フィルタ回路４２によって減衰帯域が形成される場合に、第２数式モデル及び第２パラメータセットが決定される。また例えば、表１の（iii）のように、第２フィルタ回路４２によって減衰帯域が形成される場合に、第３数式モデル及び第３パラメータセットが決定される。

　より具体的には、可変フィルタ回路の減衰帯域が閾値帯域よりも広い場合に、第１パラメータセットを決定し、可変フィルタ回路の減衰帯域が閾値帯域よりも広くない場合に、第１パラメータセットよりもパラメータ数が少ない第２パラメータセットを決定してもよい。なお、閾値帯域は、実験的及び／又は経験的に予め決定することができる。

　なお、第１フィルタ回路４１及び第２フィルタ回路４２とスイッチＳ５６及びＳ５７によって実現される可変フィルタ回路の減衰帯域は、出力スイッチ回路３０の出力端子１３０からトラッカ回路１の電力増幅器２に接続される出力端子までの減衰特性を計測することで特定される。減衰特性の計測には、ネットワークアナライザが用いられる。また、トラッカ回路１の電力増幅器２に接続される出力端子における出力電圧の周波数特性をスペクトラムアナライザ又はオシロスコープで計測することで減衰帯域を計測することもできる。

　ＲＦＩＣ３は、決定されたパラメータセットを決定された数式モデルに用いて、電力増幅器２の入力信号を予め歪ませる（Ｓ２０）。例えば、ＤＰＤ回路７１は、決定されたパラメータセット（例えば、多項式次数Ｎ、メモリ深さＱ及びＤＰＤ係数ｃ_ｑｉ）を数式モデル（例えば式（２））に用いて、予め歪ませられたデジタルＩＱ信号を計算し、計算された予め歪ませられたデジタルＩＱ信号を予め歪まされたアナログＩＱ信号に変換する。そして、直交変調器７３は、ＤＰＤ回路７１から供給される予め歪まされたアナログＩＱ信号に直交変調及びアップコンバートを行うことにより、予め歪ませられた高周波信号ＲＦを生成する。

　［１．５　効果など］
　以上のように、本実施の形態に係る電力増幅システム７は、電力増幅器２と、複数の離散的電圧の少なくとも１つを選択的に電力増幅器２に出力するよう構成された出力スイッチ回路３０と、出力スイッチ回路３０及び電力増幅器２の間を結ぶ経路４４に切り替え可能に接続される第２フィルタ回路４２と、電力増幅器２の入力信号を予め歪ませるよう構成されたＤＰＤ回路７１と、を備え、ＤＰＤ回路７１は、（i）第２フィルタ回路４２が経路４４に接続されない場合に、第１数式モデルに第１パラメータセットを用いて電力増幅器２の入力信号を予め歪ませ、（ii）第２フィルタ回路４２が経路４４に接続される場合に、第２数式モデルに第２パラメータセットを用いて電力増幅器２の入力信号を予め歪ませ、第１パラメータセット及び第２パラメータセットは、少なくとも部分的に互いに異なる。

　これによれば、複数の離散的電圧を電力増幅器２に供給するための経路４４に第２フィルタ回路４２が接続されるか否かに応じて、数式モデル及び／又はパラメータセットが切り替えられる。したがって、第２フィルタ回路４２の経路４４への接続及び非接続によって線形性が変化する電力増幅器２に適した数式モデル及びパラメータセットを用いて電力増幅器２の入力信号を予め歪ませることができ、電力増幅器２における非線形歪みを低減することができる。例えば、第２フィルタ回路４２の接続及び非接続が電力増幅器２の入力信号のチャネル帯域幅に応じて切り替えられる場合には、チャネル帯域幅に応じた数式モデル及びパラメータセットを用いて電力増幅器２の入力信号を予め歪ませることもでき、電力増幅器２における非線形歪みをさらに低減することができる。

　また例えば、本実施の形態に係る電力増幅システム７は、さらに、経路４４に切り替え可能に接続される第１フィルタ回路４１を備えてもよく、ＤＰＤ回路７１は、（i）第１フィルタ回路４１が経路４４に接続され、かつ、第２フィルタ回路４２が経路４４に接続されない場合に、第１数式モデルに第１パラメータセットを用いて電力増幅器２の入力信号を予め歪ませてもよく、（ii）第１フィルタ回路４１が経路４４に接続され、かつ、第２フィルタ回路４２が経路４４に接続される場合に、第２数式モデルに第２パラメータセットを用いて電力増幅器２の入力信号を予め歪ませてもよく、（iii）第１フィルタ回路４１が経路４４に接続されず、かつ、第２フィルタ回路４２が経路４４に接続される場合に、第３数式モデルに第３パラメータセットを用いて電力増幅器２の入力信号を予め歪ませてもよく、第１パラメータセット～第３パラメータセットは、少なくとも部分的に互いに異なってもよい。

　これによれば、複数の離散的電圧を電力増幅器２に供給するための経路４４に、第１フィルタ回路４１が接続されるか否か、及び、第２フィルタ回路４２が接続されるか否かに応じて、数式モデル及び／又はパラメータセットが切り替えられる。したがって、電力増幅器２に適した数式モデル及びパラメータセットを用いて電力増幅器２の入力信号を予め歪ませることができ、電力増幅器２における非線形歪みを低減することができる。

　また例えば、本実施の形態に係る電力増幅システム７において、第１フィルタ回路４１は、出力スイッチ回路３０及び電力増幅器２の間に接続されてもよく、第２フィルタ回路４２は、出力スイッチ回路３０及び電力増幅器２の間に、第１フィルタ回路４１と並列に接続されてもよく、電力増幅システム７は、さらに、出力スイッチ回路３０及び第１フィルタ回路４１の間に接続されるスイッチＳ５６と、出力スイッチ回路３０及び第２フィルタ回路４２の間に接続されるスイッチＳ５７と、を備えてもよい。

　これによれば、第１フィルタ回路４１及び第２フィルタ回路４２が経路４４にシリーズ接続される場合に、電力増幅器２における非線形歪みを低減することができる。

　本実施の形態に係るＤＰＤ方法は、複数の離散的電圧の少なくとも１つを選択的に電力増幅器に供給する出力スイッチ回路３０と電力増幅器２との間に接続される可変フィルタ回路の減衰帯域に基づいて、ＤＰＤのための数式モデル及びパラメータセットを決定し（Ｓ１０）、決定された数式モデルに決定されたパラメータセットを用いて、電力増幅器の入力信号を予め歪ませる（Ｓ２０）。

　これによれば、複数の離散的電圧を電力増幅器２に供給する出力スイッチ回路３０と電力増幅器２との間に接続される可変フィルタ回路（例えば、第１フィルタ回路４１、第２フィルタ回路４２、並びに、スイッチＳ５６及びＳ５７）の減衰帯域に応じて、数式モデル及び／又はパラメータセットが切り替えられる。したがって、可変フィルタ回路の減衰帯域に応じて線形性が変化する電力増幅器２に適した数式モデル及びパラメータセットを用いて電力増幅器２の入力信号を予め歪ませることができ、電力増幅器２における非線形歪みを低減することができる。例えば、可変フィルタ回路の減衰帯域が電力増幅器２の入力信号のチャネル帯域幅に応じて変更される場合には、チャネル帯域幅に応じた数式モデル及びパラメータセットを用いて電力増幅器２の入力信号を予め歪ませることもでき、電力増幅器２における非線形歪みをさらに低減することができる。

　また例えば、本実施の形態に係るＤＰＤ方法において、数式モデル及びパラメータセットの決定（Ｓ２０）では、可変フィルタ回路の減衰帯域が閾値帯域よりも広い場合に、第１パラメータセットを決定してもよく、可変フィルタ回路の減衰帯域が閾値帯域よりも広くない場合に、第１パラメータセットよりもパラメータ数が少ない第２パラメータセットを決定してもよい。

　これによれば、減衰帯域が狭く、高周波信号ＲＦのチャネル帯域幅が狭い場合に、パラメータ数を減らすことで、ＤＰＤの計算負荷を低減して消費電力を削減することができる。一方、減衰帯域が広く、高周波信号ＲＦのチャネル帯域幅が広い場合に、パラメータ数を増やすことで、電力増幅器２における非線形歪みを低減することができる。

　（i）複数の離散的電圧の少なくとも１つを電力増幅器２に選択的に供給するための経路４４に切り替え可能に接続される第２フィルタ回路４２が経路４４に接続されない場合に、第１数式モデルに第１パラメータセットを用いて電力増幅器２の第１入力信号を予め歪ませ、（ii）第２フィルタ回路４２が経路４４に接続される場合に、第２数式モデルに第２パラメータセットを用いて第１入力信号を予め歪ませ、第１パラメータセット及び第２パラメータセットは、少なくとも部分的に互いに異なる。

　また例えば、本実施の形態に係るデジタルプリディストーション回路７１は、（i）経路４４に切り替え可能に接続される第１フィルタ回路４１が経路４４に接続され、かつ、第２フィルタ回路４２が経路４４に接続されない場合に、第１数式モデルに第１パラメータセットを用いて第１入力信号を予め歪ませてもよく、（ii）第１フィルタ回路４１が経路４４に接続され、かつ、第２フィルタ回路４２が経路４４に接続される場合に、第２数式モデルに第２パラメータセットを用いて第１入力信号を予め歪ませてもよく、（iii）第１フィルタ回路４１が経路４４に接続されず、かつ、第２フィルタ回路４２が経路４４に接続される場合に、第３数式モデルに第３パラメータセットを用いて第１入力信号を予め歪ませてもよく、第１パラメータセット～第３パラメータセットは、少なくとも部分的に互いに異なってもよい。

　（実施の形態１の変形例１）
　次に、上記実施の形態１の変形例１について説明する。本変形例では、第１フィルタ回路及び第２フィルタ回路の回路構成が、上記実施の形態１と主として異なる。以下に、本変形例について、上記実施の形態１と異なる点を中心に図面を参照しながら説明する。

　なお、本変形例に係る通信装置６の回路構成については、トラッカ回路１の一部を除いて、実施の形態１と同様であるので、図示及び説明を適宜省略する。

　［２．１　トラッカ回路１の回路構成］
　本変形例に係るトラッカ回路１の回路構成について図５を参照しながら説明する。図５は、本変形例に係るトラッカ回路１の部分回路構成図である。

　なお、図５は、例示的な回路構成であり、トラッカ回路１は、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供されるトラッカ回路１の説明は、限定的に解釈されるべきではない。

　本変形例に係るトラッカ回路１は、実施の形態１の第１フィルタ回路４１、第２フィルタ回路４２、並びに、スイッチＳ５６及びＳ５７の代わりに、第１フィルタ回路４１Ａ、第２フィルタ回路４２Ａ、並びに、スイッチＳ５６Ａ及びＳ５７Ａを備える。

　第１フィルタ回路４１Ａは、経路４４に切り替え可能に接続される。具体的には、第１フィルタ回路４１Ａは、スイッチＳ５６Ａを介して、経路４４及びグランドの間に接続される。第１フィルタ回路４１Ａは、インダクタＬ５１Ａ及びキャパシタＣ５１Ａの直列回路（ＬＣ直列回路）を含む。インダクタＬ５１Ａ及びキャパシタＣ５１Ａの直列回路の一端は、スイッチＳ５６Ａを介して経路４４に接続され、インダクタＬ５１Ａ及びキャパシタＣ５１Ａの直列回路の他端は、グランドに接続される。なお、第１フィルタ回路４１Ａは、ＬＣ直列回路に限定されない。

　第２フィルタ回路４２Ａは、出力スイッチ回路３０及び電力増幅器２の間を結ぶ経路４４に切り替え可能に接続される。具体的には、第２フィルタ回路４２Ａは、スイッチＳ５７Ａを介して、経路４４及びグランドの間に接続される。第２フィルタ回路４２Ａは、インダクタＬ５２Ａ及びキャパシタＣ５２Ａの直列回路を含む。インダクタＬ５２Ａ及びキャパシタＣ５２Ａの直列回路の一端は、スイッチＳ５７Ａを介して経路４４に接続され、インダクタＬ５２Ａ及びキャパシタＣ５２Ａの直列回路の他端は、グランドに接続される。なお、第２フィルタ回路４２Ａは、ＬＣ直列回路に限定されない。

　第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ａは、パルス成形ネットワーク又はトランジション成形フィルタと呼ばれる場合もある。なお、第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ａの一方はトラッカ回路１に含まれなくてもよい。逆に言えば、第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ａの一方のみがトラッカ回路１に含まれてもよい。

　スイッチＳ５６Ａは、第１スイッチの一例であり、第１フィルタ回路４１Ａのオン／オフスイッチである。スイッチＳ５６Ａは、経路４４及び第１フィルタ回路４１Ａの間に接続される。

　スイッチＳ５７Ａは、第２スイッチの一例であり、第２フィルタ回路４２Ａのオン／オフスイッチである。スイッチＳ５７Ａは、経路４４及び第２フィルタ回路４２Ａの間に接続される。

　このように接続された第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ａは、スイッチＳ５６Ａ及びＳ５７Ａによってオン／オフが切り替えられる。これにより、第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ａは、経路４４において、複数の離散的電圧からノイズを除去するための帯域除去フィルタの減衰帯域を変化させることができる。つまり、第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ａは、複数の減衰帯域を切り替え可能な可変フィルタ回路として機能する。

　本変形例に係る第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ａは、スイッチＳ５６Ａ及びＳ５７Ａの開閉制御によって、以下の（i）～（iii）に示す３種類の帯域除去フィルタを実現することができる。

　（i）スイッチＳ５６Ａが閉じられ、かつ、スイッチＳ５７Ａが開かれることで、第１フィルタ回路４１Ａが経路４４に接続され、第２フィルタ回路４２Ａが経路４４に接続されない。これにより、経路４４において、第１フィルタ回路４１Ａが帯域除去フィルタとして機能し、第２フィルタ回路４２Ａが帯域除去フィルタとして機能しない。

　（ii）スイッチＳ５６Ａが閉じられ、かつ、スイッチＳ５７Ａが閉じられることで、第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ａが経路４４に接続される。これにより、経路４４において、第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ａが、帯域除去フィルタとして機能する。

　（iii）スイッチＳ５６Ａが開かれ、かつ、スイッチＳ５７Ａが閉じられることで、第２フィルタ回路４２Ａが経路４４に接続され、第１フィルタ回路４１Ａが経路４４に接続されない。これにより、経路４４において、第２フィルタ回路４２Ａが帯域除去フィルタとして機能し、第１フィルタ回路４１Ａが帯域除去フィルタとして機能しない。

　このようなスイッチＳ５６Ａ及びＳ５７Ａの開閉は、実施の形態１のスイッチＳ５６及びＳ５７と同様に、例えば、高周波信号ＲＦのチャネル帯域幅、及び／又は、周波数バンドなどに基づいて制御することができる。

　本変形例に係るＤＰＤ回路７１は、実施の形態１と同様に、上記（i）～（iii）に応じて、ＤＰＤのための数式モデル及び／又はそのパラメータセットを切り替えることができる。本変形例における第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ａのオン／オフ状態とＤＰＤのための数式モデルに用いられるパラメータセットとの関係は、以下の表２のようにまとめられる。

　なお、表２において、第１数式モデル、第２数式モデル及び第３数式モデルは、互いに異なってもよく、任意の組み合わせで同じであってもよい。また、第１パラメータセット～第３パラメータセットは、少なくとも部分的に互いに異なる。

　なお、スイッチＳ５６Ａは、トラッカ回路１に含まれなくてもよい。この場合、第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ａは、上記（iii）の帯域除去フィルタを実現できないが、上記（i）及び（ii）の２種類の帯域除去フィルタを実現することができる。

　なお、上記（i）～（iii）では、スイッチＳ５６Ａ及びＳ５７Ａの少なくとも１つが閉じられていたが、スイッチＳ５６Ａ及びＳ５７Ａの両方が開かれてもよい。この場合、経路４４において、第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ａの両方が帯域除去フィルタとして機能しない。つまり、第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ａで構成される可変フィルタ回路に、有効な減衰帯域が存在しないことが含まれてもよい。

　［２．２　効果など］
　以上のように、本変形例に係る電力増幅システム７において、第１フィルタ回路４１Ａは、経路４４及びグランドの間に接続されてもよく、第２フィルタ回路４２Ａは、経路４４及びグランドの間に、第１フィルタ回路４１Ａと並列に接続されてもよく、電力増幅システム７は、さらに、経路４４及び第１フィルタ回路４１Ａの間に接続されるスイッチＳ５６Ａと、経路４４及び第２フィルタ回路４２Ａの間に接続されるスイッチＳ５７Ａと、を備えてもよい。

　これによれば、第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ａが経路４４にシャント接続される場合にも、電力増幅器２における非線形歪みを低減することができる。

　（実施の形態１の変形例２）
　次に、上記実施の形態１の変形例２について説明する。本変形例では、第１フィルタ回路及び第２フィルタ回路の回路構成が、上記実施の形態１及びその変形例１と主として異なる。以下に、本変形例について、上記実施の形態１及びその変形例１と異なる点を中心に図面を参照しながら説明する。

　［３．１　トラッカ回路１の回路構成］
　本変形例に係るトラッカ回路１の回路構成について図６を参照しながら説明する。図６は、本変形例に係るトラッカ回路１の部分回路構成図である。

　なお、図６は、例示的な回路構成であり、トラッカ回路１は、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供されるトラッカ回路１の説明は、限定的に解釈されるべきではない。

　本変形例に係るトラッカ回路１は、実施の形態１の第１フィルタ回路４１、第２フィルタ回路４２、並びに、スイッチＳ５６及びＳ５７の代わりに、第１フィルタ回路４１Ａ、第２フィルタ回路４２Ｂ、及び、スイッチＳ５６Ｂを備える。

　第１フィルタ回路４１Ａは、経路４４に切り替え可能に接続される。具体的には、第１フィルタ回路４１Ａは、スイッチＳ５６Ｂを介して、経路４４及びグランドの間に接続される。第１フィルタ回路４１Ａにおいて、インダクタＬ５１Ａ及びキャパシタＣ５１Ａの直列回路の一端は、経路４４のうちインダクタＬ５２Ｂ及び電力増幅器２の間の部分に接続され、インダクタＬ５１Ａ及びキャパシタＣ５１Ａの直列回路の他端は、グランドに接続される。

　第２フィルタ回路４２Ｂは、経路４４に切り替え可能に接続される。具体的には、第２フィルタ回路４２Ｂは、インダクタＬ５２Ｂと、インダクタＬ５１Ａ及びキャパシタＣ５１Ａの直列回路と、を含む。インダクタＬ５２Ｂの一端は、出力スイッチ回路３０に接続され、インダクタＬ５２Ｂの他端は、電力増幅器２に接続される。第２フィルタ回路４２Ｂは、パルス成形ネットワーク又はトランジション成形フィルタと呼ばれる場合もある。

　スイッチＳ５６Ｂは、第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ｂの切り替えスイッチである。スイッチＳ５６Ｂは、インダクタＬ５２Ｂと並列に接続される。つまり、スイッチＳ５６Ｂの一端は、インダクタＬ５２Ｂの一端に接続され、スイッチＳ５６Ｂの他端は、インダクタＬ５２Ｂの他端に接続される。

　このように接続された第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ｂは、スイッチＳ５６Ｂによってオン／オフが切り替えられる。これにより、第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ｂは、経路４４において、複数の離散的電圧からノイズを除去するための帯域除去フィルタの減衰帯域を変化させることができる。つまり、第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ｂは、複数の減衰帯域を切り替え可能な可変フィルタ回路として機能する。

　本変形例に係る第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ｂは、スイッチＳ５６Ｂの開閉制御によって、以下の（i）～（ii）に示す２種類の帯域除去フィルタを実現することができる。

　（i）スイッチＳ５６Ｂが閉じられることで、第１フィルタ回路４１Ａが経路４４に接続される。これにより、経路４４において、第１フィルタ回路４１Ａが帯域除去フィルタとして機能し、第２フィルタ回路４２Ｂが帯域除去フィルタとして機能しない。

　（ii）スイッチＳ５６Ｂが開かれることで、第２フィルタ回路４２Ｂが経路４４に接続される。これにより、経路４４において、第１フィルタ回路４１Ａが帯域除去フィルタとして機能せず、第２フィルタ回路４２Ｂが帯域除去フィルタとして機能する。

　このようなスイッチＳ５６Ｂの開閉は、実施の形態１のスイッチＳ５６及びＳ５７と同様に、例えば、高周波信号ＲＦのチャネル帯域幅、及び／又は、周波数バンドなどに基づいて制御することができる。

　本変形例に係るＤＰＤ回路７１は、上記（i）～（ii）に応じて、ＤＰＤのための数式モデル及び／又はそのパラメータセットを切り替えることができる。本変形例における第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ｂのオン／オフ状態とＤＰＤのための数式モデルに用いられるパラメータセットとの関係は、以下の表３のようにまとめられる。

　なお、表３において、第１数式モデル及び第２数式モデルは、互いに異なってもよく、同じであってもよい。また、第１パラメータセット及び第２パラメータセットは、少なくとも部分的に互いに異なる。

　［３．２　効果など］
　以上のように、本変形例に係る電力増幅システム７において、第１フィルタ回路４１Ａは、経路４４及びグランドの間に接続されるインダクタＬ５１Ａ及びキャパシタＣ５１Ａの直列回路を含んでもよく、第２フィルタ回路４２Ｂは、インダクタＬ５１Ａ及びキャパシタＣ５１Ａと、出力スイッチ回路３０及び電力増幅器２の間に接続されるインダクタＬ５２Ｂと、を含んでもよく、電力増幅システム７は、さらに、インダクタＬ５２Ｂと並列に接続されるスイッチＳ５６Ｂを備えてもよい。

　これによれば、第１フィルタ回路４１Ａが経路４４にシャント接続され、第２フィルタ回路４２Ｂが経路４４にシリーズ接続される場合にも、電力増幅器２における非線形歪みを低減することができる。

　（実施の形態１の変形例３）
　次に、上記実施の形態１の変形例３について説明する。本変形例では、第２フィルタ回路がトラッカ回路に含まれない点が、上記実施の形態１と主として異なる。以下に、本変形例について、上記実施の形態１と異なる点を中心に図面を参照しながら説明する。

　［４．１　トラッカ回路１の回路構成］
　本変形例に係るトラッカ回路１の回路構成について図７を参照しながら説明する。図７は、本変形例に係るトラッカ回路１の部分回路構成図である。

　なお、図７は、例示的な回路構成であり、トラッカ回路１は、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供されるトラッカ回路１の説明は、限定的に解釈されるべきではない。

　本変形例に係るトラッカ回路１は、実施の形態１の第２フィルタ回路４２がトラッカ回路１に含まれない。これにともなって、スイッチＳ５７は、第１フィルタ回路４１のバイパス経路の接続及び非接続を切り替えるスイッチとして機能する。具体的には、スイッチＳ５７は、出力スイッチ回路３０及び電力増幅器２の間に第１フィルタ回路４１を介さずに接続される。より具体的には、スイッチＳ５７の一端は、スイッチＳ５６を介して第１フィルタ回路４１の一端に接続され、スイッチＳ５７の他端は、第１フィルタ回路４１の他端に接続される。

　図７において、第１フィルタ回路４１は、スイッチＳ５６及びＳ５７によってオン／オフが切り替えられる。これにより、第１フィルタ回路４１は、経路４４において、複数の離散的電圧からノイズを除去するための帯域除去フィルタの減衰帯域を変化させることができる。より具体的には、スイッチＳ５６及びＳ５７は、経路４４における帯域除去フィルタの有無を切り替えることができる。つまり、第１フィルタ回路４１は、減衰帯域の有無を切り替え可能な可変フィルタ回路として機能する。

　本変形例に係る第１フィルタ回路４１は、スイッチＳ５６及びＳ５７の開閉制御によって、以下の（i）～（ii）を実現することができる。

　（i）スイッチＳ５６が開かれ、かつ、スイッチＳ５７が閉じられることで、第１フィルタ回路４１が経路４４に接続されない。これにより、経路４４において、第１フィルタ回路４１が帯域除去フィルタとして機能しない。

　（ii）スイッチＳ５６が閉じられ、かつ、スイッチＳ５７Ａが開かれることで、第１フィルタ回路４１が経路４４に接続される。これにより、経路４４において、第１フィルタ回路４１が、帯域除去フィルタとして機能する。

　このようなスイッチＳ５６及びＳ５７の開閉は、実施の形態１と同様に、例えば、高周波信号ＲＦのチャネル帯域幅、及び／又は、周波数バンドなどに基づいて制御することができる。

　本変形例に係るＤＰＤ回路７１は、実施の形態１と同様に、上記（i）～（ii）に応じて、ＤＰＤのための数式モデル及び／又はそのパラメータセットを切り替えることができる。本変形例における第１フィルタ回路４１のオン／オフ状態とＤＰＤのための数式モデルに用いられるパラメータセットとの関係は、以下の表４のようにまとめられる。

　なお、表７において、第１数式モデル及び第２数式モデルは、互いに異なってもよく、同じであってもよい。また、第１パラメータセット及び第２パラメータセットは、少なくとも部分的に互いに異なる。

　［４．２　効果など］
　以上のように、本変形例に係る電力増幅システム７において、第１フィルタ回路４１は、出力スイッチ回路３０及び電力増幅器２の間に接続されてもよく、電力増幅システム７は、さらに、出力スイッチ回路３０及び第１フィルタ回路４１の間に接続されるスイッチＳ５６と、出力スイッチ回路３０及び電力増幅器２の間に第１フィルタ回路４１を介さずに接続されるスイッチＳ５７と、を備えてもよい。

　これによれば、第１フィルタ回路４１が経路４４にシリーズ接続される／接続されないで数式モデル及び／又はパラメータセットを切り替えることができ、電力増幅器２における非線形歪みを低減することができる。

　（実施の形態２）
　次に、実施の形態２について説明する。本実施の形態では、トラッカ回路から２つの電力増幅器に電源電圧が供給される点が上記実施の形態１と主として異なる。以下に、本実施の形態について、上記実施の形態１と異なる点を中心に図面を参照しながら説明する。

　［５．１　通信装置６Ａの回路構成］
　本実施の形態に係る通信装置６Ａの回路構成について図８を参照しながら説明する。図８は、本実施の形態に係る通信装置６Ａの回路構成図である。

　なお、図８は、例示的な回路構成であり、通信装置６Ａは、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供される通信装置６Ａの説明は、限定的に解釈されるべきではない。

　図８に示すように、通信装置６Ａは、トラッカ回路１Ａと、第１電力増幅器２Ａ及び第２電力増幅器２Ｂと、ＲＦＩＣ３と、ＢＢＩＣ４と、アンテナ５Ａ及び５Ｂと、を備える。なお、電力増幅システム７Ａには、トラッカ回路１Ａと、第１電力増幅器２Ａ及び第２電力増幅器２Ｂと、ＲＦＩＣ３と、が含まれる。

　トラッカ回路１Ａは、トラッキングモードに基づいて、複数の離散的電圧を電源電圧Ｖｃｃ１及びＶｃｃ２として第１電力増幅器２Ａ及び第２電力増幅器２Ｂに排他的に供給することができる。本実施の形態では、トラッキングモードとしては、Ｄ－ＥＴモード及びＡＰＴモードが用いられるが、これに限定されない。

　第１電力増幅器２Ａは、ＲＦＩＣ３とアンテナ５Ａとの間に接続される。さらに、第１電力増幅器２Ａは、トラッカ回路１Ａに接続される。第１電力増幅器２Ａは、トラッカ回路１Ａから供給された電源電圧Ｖｃｃ１を用いて、ＲＦＩＣ３から供給される高周波信号ＲＦ１（第１入力信号の一例）を増幅することができる。

　第２電力増幅器２Ｂは、ＲＦＩＣ３とアンテナ５Ｂとの間に接続される。さらに、第２電力増幅器２Ｂは、トラッカ回路１Ａに接続される。第２電力増幅器２Ｂは、トラッカ回路１Ａから供給された電源電圧Ｖｃｃ２を用いて、ＲＦＩＣ３から供給される高周波信号ＲＦ２（第２入力信号の一例）を増幅することができる。

　ＲＦＩＣ３は、高周波信号を処理する信号処理回路の一例である。ＲＦＩＣ３は、ＢＢＩＣ４からデジタルＩＱ信号を受けて、第１電力増幅器２Ａに高周波信号ＲＦ１を供給することができる。さらに、ＲＦＩＣ３は、ＢＢＩＣ４からデジタルＩＱ信号を受けて、第２電力増幅器２Ｂに高周波信号ＲＦ２を供給することができる。ＲＦＩＣ３の内部構成については、実施の形態１と同様であるので、その説明を省略する。

　ＢＢＩＣ４は、高周波信号ＲＦ１及びＲＦ２よりも低い周波数帯域を用いて信号処理するベースバンド信号処理回路である。ＢＢＩＣ４では、例えば、画像表示のための画像信号、及び／又は、スピーカを介した通話のために音声信号を示すビット系列をデジタル変調してデジタルＩＱ信号を生成する。生成されたデジタルＩＱ信号は、ＲＦＩＣ３に供給される。なお、ＢＢＩＣ４は、通信装置６Ａに含まれなくてもよい。

　アンテナ５Ａは、第１電力増幅器２Ａで増幅された高周波信号ＲＦ１を通信装置６Ａの外部に送信する。アンテナ５Ｂは、第２電力増幅器２Ｂで増幅された高周波信号ＲＦ２を通信装置６Ａの外部に送信する。なお、アンテナ５Ａ及び／又は５Ｂは、通信装置６Ａに含まれなくてもよい。

　［５．２　トラッカ回路１Ａの回路構成］
　次に、トラッカ回路１Ａの回路構成について、図８を参照しながら説明する。トラッカ回路１Ａは、プリレギュレータ回路１０と、スイッチトキャパシタ回路２０と、出力スイッチ回路３０と、第１フィルタ回路４１及び第２フィルタ回路４２と、スイッチＳ５６Ｃと、デジタル制御回路６０と、を備える。プリレギュレータ回路１０、スイッチトキャパシタ回路２０及びデジタル制御回路６０については、実施の形態１と同様であるので、その説明を省略する。

　出力スイッチ回路３０は、スイッチトキャパシタ回路２０で生成された複数の離散的電圧の少なくとも１つを選択的に第１電力増幅器２Ａ及び第２電力増幅器２Ｂに排他的に出力することができる。

　第１フィルタ回路４１及び第２フィルタ回路４２は、第１電力増幅器２Ａ及び第２電力増幅器２Ｂに供給される複数の離散的電圧からノイズを減衰させることができる。

　スイッチＳ５６Ｃは、第１スイッチの一例であり、第２フィルタ回路４２のオン／オフスイッチである。スイッチＳ５６Ｃは、出力スイッチ回路３０及び第２フィルタ回路４２の間に接続される。

　［５．２．１　第１フィルタ回路４１及び第２フィルタ回路４２の回路構成］
　次に、トラッカ回路１Ａに含まれる第１フィルタ回路４１及び第２フィルタ回路４２の回路構成について、図９を参照しながら説明する。図９は、本実施の形態に係るトラッカ回路１Ａの回路構成図である。

　なお、図９は、例示的な回路構成であり、トラッカ回路１Ａは、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供されるトラッカ回路１Ａの説明は、限定的に解釈されるべきではない。

　プリレギュレータ回路１０、スイッチトキャパシタ回路２０、出力スイッチ回路３０及びデジタル制御回路６０の回路構成については、実施の形態１と同様であるので、その説明を省略する。

　第１フィルタ回路４１は、出力スイッチ回路３０及び第１電力増幅器２Ａの間を結ぶ第１経路４４１と、出力スイッチ回路３０及び第２電力増幅器２Ｂの間を結ぶ第２経路４４２と、に接続される。具体的には、第１フィルタ回路４１は、出力スイッチ回路３０及び第１電力増幅器２Ａの間に接続される。第１フィルタ回路４１において、インダクタＬ５１及びキャパシタＣ５１の並列回路の一端は、出力スイッチ回路３０に接続され、インダクタＬ５１及びキャパシタＣ５１の並列回路の他端は、第１電力増幅器２Ａに接続される。

　第２フィルタ回路４２は、第１経路４４１及び第２経路４４２に切り替え可能に接続される。具体的には、第２フィルタ回路４２は、スイッチＳ５６Ｃを介して、出力スイッチ回路３０及び第２電力増幅器２Ｂの間に接続される。第２フィルタ回路４２において、インダクタＬ５２及びキャパシタＣ５２の並列回路の一端は、スイッチＳ５６Ｃを介して出力スイッチ回路３０に接続され、インダクタＬ５２及びキャパシタＣ５２の並列回路の他端は、第２電力増幅器２Ｂに接続される。

　このように接続された第２フィルタ回路４２は、スイッチＳ５６Ｃによってオン／オフが切り替えられる。これにより、第２フィルタ回路４２は、第１経路４４１及び第２経路４４２において、複数の離散的電圧からノイズを除去するための帯域除去フィルタの減衰帯域を変化させることができる。つまり、第１フィルタ回路４１及び第２フィルタ回路４２は、複数の減衰帯域を切り替え可能な可変フィルタ回路として機能する。

　本実施の形態に係る第１フィルタ回路４１及び第２フィルタ回路４２は、スイッチＳ５６Ｃの開閉制御によって、以下の（i）～（iii）に示す３種類の帯域除去フィルタを実現することができる。

　（i）第１電力増幅器２Ａで高周波信号ＲＦ１が増幅される場合に、スイッチＳ５６Ｃが開かれることで、第１フィルタ回路４１が第１経路４４１に接続され、第２フィルタ回路４２が第１経路４４１に接続されない。これにより、第１経路４４１において、第１フィルタ回路４１が帯域除去フィルタとして機能し、第２フィルタ回路４２が帯域除去フィルタとして機能しない。

　（ii）第１電力増幅器２Ａで高周波信号ＲＦ１が増幅される場合に、スイッチＳ５６Ｃが閉じられることで、第１フィルタ回路４１及び第２フィルタ回路４２が第１経路４４１に接続される。これにより、第１経路４４１において、第１フィルタ回路４１及び第２フィルタ回路４２が、帯域除去フィルタとして機能する。

　（iii）第２電力増幅器２Ｂで高周波信号ＲＦ２が増幅される場合に、スイッチＳ５６Ｃが閉じられることで、第１フィルタ回路４１及び第２フィルタ回路４２が第２経路４４２に接続される。これにより、第２経路４４２において、第１フィルタ回路４１及び第２フィルタ回路４２が帯域除去フィルタとして機能する。

　このようなスイッチＳ５６Ｃの開閉は、例えば、高周波信号の増幅に用いられる電力増幅器、高周波信号のチャネル帯域幅、高周波信号の周波数バンド、又は、それらの任意の組み合わせなどに基づいて制御することができる。

　本実施の形態に係るＤＰＤ回路７１は、上記（i）～（iii）に応じて、ＤＰＤのための数式モデル及び／又はそのパラメータセットを切り替えることができる。本実施の形態において、第１電力増幅器２Ａ及び第２電力増幅器２Ｂのオン／オフ状態と、第１フィルタ回路４１及び第２フィルタ回路４２のオン／オフ状態と、ＤＰＤのための数式モデルに用いられるパラメータセットとの関係は、以下の表５のようにまとめられる。

　なお、表５において、第１数式モデル、第２数式モデル及び第３数式モデルは、互いに異なってもよく、任意の組み合わせで同じであってもよい。また、第１パラメータセット～第３パラメータセットは、少なくとも部分的に互いに異なる。

　なお、トラッカ回路１Ａは、出力スイッチ回路３０及び第１フィルタ回路４１の間に接続される追加スイッチをさらに含んでもよい。この場合、第１フィルタ回路４１及び第２フィルタ回路４２は、上記（i）～（iii）に加えて、以下の（iv）の帯域除去フィルタを実現することができる。

　（iv）第２電力増幅器２Ｂで高周波信号ＲＦ２が増幅される場合に、追加スイッチが開かれ、スイッチＳ５６Ｃが閉じられることで、第２経路４４２に、第１フィルタ回路４１が接続されず、第２フィルタ回路４２が接続される。これにより、第２経路４４２において、第１フィルタ回路４１が帯域除去フィルタとして機能せず、第２フィルタ回路４２が帯域除去フィルタとして機能する。

　［５．３　効果など］
　以上のように、本実施の形態に係る電力増幅システム７Ａは、第１電力増幅器２Ａ及び第２電力増幅器２Ｂと、複数の離散的電圧の少なくとも１つを選択的に第１電力増幅器２Ａ及び第２電力増幅器２Ｂに出力するよう構成された出力スイッチ回路３０と、出力スイッチ回路３０及び第１電力増幅器２Ａの間を結ぶ第１経路４４１に接続され、かつ、出力スイッチ回路３０及び第２電力増幅器２Ｂの間を結ぶ第２経路４４２に接続される第１フィルタ回路４１と、第１経路４４１に切り替え可能に接続され、かつ、第２経路４４２に切り替え可能に接続される第２フィルタ回路４２と、第１電力増幅器２Ａの第１入力信号及び第２電力増幅器２Ｂの第２入力信号を予め歪ませるよう構成されたＤＰＤ回路７１と、を備え、ＤＰＤ回路７１は、第１電力増幅器２Ａが第１入力信号を増幅する場合に、（i）第２フィルタ回路４２が第１経路４４１に接続されないときに、第１数式モデルに第１パラメータセットを用いて、第１入力信号を予め歪ませ、（ii）第２フィルタ回路４２が第１経路４４１に接続されるときに、第２数式モデルに第２パラメータセットを用いて、第１入力信号を予め歪ませ、第２電力増幅器２Ｂが第２入力信号を増幅する場合に、（iii）第２フィルタ回路４２が第２経路４４２に接続されるときに、第３数式モデルに第３パラメータセットを用いて、第２入力信号を予め歪ませ、第１パラメータセット～第３パラメータセットは、少なくとも部分的に互いに異なる。

　これによれば、複数の離散的電圧を第１電力増幅器２Ａに供給するための第１経路４４１に第２フィルタ回路４２が接続されるか否かに応じて、数式モデル及び／又はパラメータセットが切り替えられる。したがって、第２フィルタ回路４２の第１経路４４１への接続及び非接続によって線形性が変化する第１電力増幅器２Ａに適した数式モデル及びパラメータセットを用いて第１電力増幅器２Ａの入力信号を予め歪ませることができ、第１電力増幅器２Ａにおける非線形歪みを低減することができる。さらに、本実施の形態によれば、第１電力増幅器２Ａ及び第２電力増幅器２Ｂに応じて、数式モデル及び／又はパラメータセットが切り替えられる。したがって、第１電力増幅器２Ａ及び第２電力増幅器２Ｂにそれぞれ適した数式モデル及びパラメータセットを用いて第１電力増幅器２Ａ及び第２電力増幅器２Ｂの入力信号を予め歪ませることができ、第１電力増幅器２Ａ及び第２電力増幅器２Ｂにおける非線形歪みを低減することができる。

　また例えば、本実施の形態に係る電力増幅システム７Ａにおいて、第１フィルタ回路４１は、出力スイッチ回路３０及び第１電力増幅器２Ａの間に接続されてもよく、第２フィルタ回路４２は、出力スイッチ回路３０及び第２電力増幅器２Ｂの間に接続されてもよく、電力増幅システムは、さらに、出力スイッチ回路３０及び第２フィルタ回路４２の間に接続されるスイッチＳ５６Ｃを備えてもよい。

　これによれば、第１フィルタ回路４１が第１経路４４１にシリーズ接続され、第２フィルタ回路４２が第２経路４４２にシリーズ接続される場合に、第１電力増幅器２Ａ及び第２電力増幅器２Ｂにおける非線形歪みを低減することができる。

　また、本実施の形態に係るＤＰＤ回路７１は、第１電力増幅器２Ａが第１入力信号を増幅する場合に、（i）第２フィルタ回路４２が第１経路４４１に接続されないときに、第１数式モデルに第１パラメータセットを用いて第１電力増幅器２Ａの第１入力信号を予め歪ませ、（ii）第２フィルタ回路４２が第１経路４４１に接続されるときに、第２数式モデルに第２パラメータセットを用いて第１入力信号を予め歪ませ、第２電力増幅器２Ｂが第２入力信号を増幅する場合に、（iii）第２フィルタ回路４２が第２経路４４２に接続されるときに、第３数式モデルに第３パラメータセットを用いて第２入力信号を予め歪ませ、第１パラメータセット～第３パラメータセットは、少なくとも部分的に互いに異なる。

　（実施の形態２の変形例１）
　次に、上記実施の形態２の変形例１について説明する。本変形例では、第１フィルタ回路及び第２フィルタ回路の構成が、上記実施の形態２と主として異なる。以下に、本変形例について、上記実施の形態２及び上記実施の形態１の変形例１と異なる点を中心に図面を参照しながら説明する。

　なお、本変形例に係る通信装置６Ａの回路構成については、トラッカ回路１Ａの一部を除いて、実施の形態２と同様であるので、図示及び説明を適宜省略する。

　［６．１　トラッカ回路１Ａの回路構成］
　本変形例に係るトラッカ回路１Ａの回路構成について図１０を参照しながら説明する。図１０は、本変形例に係るトラッカ回路１Ａの部分回路構成図である。

　なお、図１０は、例示的な回路構成であり、トラッカ回路１Ａは、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供されるトラッカ回路１Ａの説明は、限定的に解釈されるべきではない。

　本変形例に係るトラッカ回路１Ａは、実施の形態２の第１フィルタ回路４１、第２フィルタ回路４２、及び、スイッチＳ５６Ｃの代わりに、第１フィルタ回路４１Ａ、第２フィルタ回路４２Ａ、及び、スイッチＳ５６Ｄを備える。

　第１フィルタ回路４１Ａは、第１経路４４１及び第２経路４４２に接続される。具体的には、第１フィルタ回路４１Ａは、第１経路４４１及び第２経路４４２とグランドとの間に接続される。第１フィルタ回路４１Ａにおいて、インダクタＬ５１Ａ及びキャパシタＣ５１Ａの直列回路の一端は、第１経路４４１及び第２経路４４２に接続され、インダクタＬ５１Ａ及びキャパシタＣ５１Ａの直列回路の他端は、グランドに接続される。

　第２フィルタ回路４２Ａは、第１経路４４１及び第２経路４４２に切り替え可能に接続される。具体的には、第２フィルタ回路４２Ａは、スイッチＳ５６Ｄを介して、第１経路４４１及び第２経路４４２とグランドとの間に接続される。第２フィルタ回路４２Ａにおいて、インダクタＬ５２Ａ及びキャパシタＣ５２Ａの直列回路の一端は、スイッチＳ５６Ｄを介して第１経路４４１及び第２経路４４２に接続され、インダクタＬ５２Ａ及びキャパシタＣ５２Ａの直列回路の他端は、グランドに接続される。

　スイッチＳ５６Ｄは、第１スイッチの一例であり、第２フィルタ回路４２Ａのオン／オフスイッチである。スイッチＳ５６Ｄは、第１経路４４１及び第２フィルタ回路４２Ａの間に接続される。

　このように接続された第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ａは、スイッチＳ５６Ｄによってオン／オフが切り替えられる。これにより、第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ａは、複数の離散的電圧からノイズを除去するための帯域除去フィルタの減衰帯域を変化させることができる。つまり、第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ａは、複数の減衰帯域を切り替え可能な可変フィルタ回路として機能する。

　本変形例に係る第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ａは、スイッチＳ５６Ｄの開閉制御によって、以下の（i）～（iii）に示す３種類の帯域除去フィルタを実現することができる。

　（i）第１電力増幅器２Ａで高周波信号ＲＦ１が増幅される場合に、スイッチＳ５６Ｄが開かれることで、第１フィルタ回路４１Ａが第１経路４４１に接続され、第２フィルタ回路４２Ａが第１経路４４１に接続されない。これにより、第１経路４４１において、第１フィルタ回路４１Ａが帯域除去フィルタとして機能し、第２フィルタ回路４２Ａが帯域除去フィルタとして機能しない。

　（ii）第１電力増幅器２Ａで高周波信号ＲＦ１が増幅される場合に、スイッチＳ５６Ｄが閉じられることで、第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ａが第１経路４４１に接続される。これにより、第１経路４４１において、第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ａが、帯域除去フィルタとして機能する。

　（iii）第２電力増幅器２Ｂで高周波信号ＲＦ２が増幅される場合に、スイッチＳ５６Ｄが閉じられることで、第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ａが第２経路４４２に接続される。これにより、第２経路４４２において、第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ａが帯域除去フィルタとして機能する。

　（iv）第２電力増幅器２Ｂで高周波信号ＲＦ２が増幅される場合に、スイッチＳ５６Ｄが開かれることで、第１フィルタ回路４１Ａが接続され、第２フィルタ回路４２Ａが第２経路４４２に接続されない。これにより、第２経路４４２において、第１フィルタ回路４１Ａが帯域除去フィルタとして機能し、第２フィルタ回路４２Ａが帯域除去フィルタとして機能しない。

　このようなスイッチＳ５６Ｄの開閉は、実施の形態２のスイッチＳ５６Ｃと同様に、例えば、高周波信号の増幅に用いられる電力増幅器、高周波信号のチャネル帯域幅、高周波信号の周波数バンド、又は、それらの任意の組み合わせなどに基づいて制御することができる。

　本変形例に係るＤＰＤ回路７１は、上記（i）～（iv）に応じて、ＤＰＤのための数式モデル及び／又はそのパラメータセットを切り替えることができる。本変形例において、第１電力増幅器２Ａ及び第２電力増幅器２Ｂのオン／オフ状態と、第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ａのオン／オフ状態と、ＤＰＤのための数式モデルに用いられるパラメータセットとの関係は、以下の表６のようにまとめられる。

　なお、表６において、第１数式モデル～第４数式モデルは、互いに異なってもよく、任意の組み合わせで同じであってもよい。また、第１パラメータセット～第４パラメータセットは、少なくとも部分的に互いに異なる。

　なお、トラッカ回路１Ａは、第１経路４４１及び第１フィルタ回路４１Ａの間に接続される追加スイッチをさらに含んでもよい。この場合、第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ａは、上記（i）～（iv）に加えて、以下の（v）及び（vi）の帯域除去フィルタを実現することができる。

　（v）第１電力増幅器２Ａで高周波信号ＲＦ１が増幅される場合に、追加スイッチが開かれ、スイッチＳ５６Ｄが閉じられることで、第１フィルタ回路４１Ａが第１経路４４１に接続されず、第２フィルタ回路４２Ａが第１経路４４１に接続される。これにより、第１経路４４１において、第１フィルタ回路４１Ａが帯域除去フィルタとして機能せず、第２フィルタ回路４２Ａが帯域除去フィルタとして機能する。

　（vi）第２電力増幅器２Ｂで高周波信号ＲＦ２が増幅される場合に、追加スイッチが開かれ、スイッチＳ５６Ｄが閉じられることで、第１フィルタ回路４１Ａが第２経路４４２に接続されず、第２フィルタ回路４２Ａが第２経路４４２に接続される。これにより、第２経路４４２において、第１フィルタ回路４１Ａが帯域除去フィルタとして機能せず、第２フィルタ回路４２Ａが帯域除去フィルタとして機能する。

　［６．２　効果など］
　以上のように、本変形例に係る電力増幅システム７Ａにおいて、第１フィルタ回路４１Ａは、第１経路４４１及びグランドの間に接続されてもよく、第２フィルタ回路４２Ａは、第２経路４４２及びグランドの間に接続されてもよく、電力増幅システム７Ａは、さらに、第２経路４４２及び第２フィルタ回路４２の間に接続されるスイッチＳ５６Ｄを備えてもよい。

　これによれば、第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ａが第１経路４４１及び第２経路４４２にシャント接続される場合に、第１電力増幅器２Ａ及び第２電力増幅器２Ｂにおける非線形歪みを低減することができる。

　（実施の形態２の変形例２）
　次に、上記実施の形態２の変形例２について説明する。本変形例では、第１フィルタ回路及び第２フィルタ回路の構成が、上記実施の形態２及びその変形例１と主として異なる。以下に、本変形例について、上記実施の形態２及びその変形例１と異なる点を中心に図面を参照しながら説明する。

　［７．１　トラッカ回路１Ａの回路構成］
　本変形例に係るトラッカ回路１Ａの回路構成について図１１を参照しながら説明する。図１１は、本変形例に係るトラッカ回路１Ａの部分回路構成図である。

　なお、図１１は、例示的な回路構成であり、トラッカ回路１Ａは、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供されるトラッカ回路１Ａの説明は、限定的に解釈されるべきではない。

　本変形例に係るトラッカ回路１Ａは、実施の形態２の第１フィルタ回路４１、第２フィルタ回路４２、及び、スイッチＳ５６Ｃの代わりに、第１フィルタ回路４１Ａと、第２フィルタ回路４２Ｃと、第３フィルタ回路４３Ｃと、スイッチＳ５６Ｅ及びＳ５７Ｅと、を備える。

　第１フィルタ回路４１Ａは、第１経路４４１に切り替え可能に接続される。具体的には、第１フィルタ回路４１Ａにおいて、インダクタＬ５１Ａ及びキャパシタＣ５１Ａの直列回路の一端は、スイッチＳ５６Ｅを介して第１経路４４１に接続され、インダクタＬ５１Ａ及びキャパシタＣ５１Ａの直列回路の他端は、グランドに接続される。

　第２フィルタ回路４２Ｃは、第１経路４４１及び第２経路４４２に切り替え可能に接続される。具体的には、第２フィルタ回路４２Ｃは、インダクタＬ５２Ｃ、インダクタＬ５１Ａ及びキャパシタＣ５１Ａの直列回路を含む。インダクタＬ５２Ｃ、インダクタＬ５１Ａ及びキャパシタＣ５１Ａの直列回路の一端は、スイッチＳ５７Ｅを介して第１経路４４１及び第２経路４４２に接続され、インダクタＬ５２Ｃ、インダクタＬ５１Ａ及びキャパシタＣ５１Ａの直列回路の他端は、グランドに接続される。

　第３フィルタ回路４３Ｃは、第２経路４４２に切り替え可能に接続される。具体的には、第３フィルタ回路４３Ｃは、インダクタＬ５２Ｃと、インダクタＬ５１Ａ及びキャパシタＣ５１Ａの直列回路と、を含む。インダクタＬ５２Ｃの一端は、スイッチＳ５６Ｅを介して出力スイッチ回路３０に接続され、インダクタＬ５２Ｃの他端は、第２電力増幅器２Ｂに接続される。インダクタＬ５１Ａ及びキャパシタＣ５１Ａの直列回路の一端は、スイッチＳ５６Ｅを介して第２経路４４２に接続され、インダクタＬ５１Ａ及びキャパシタＣ５１Ａの直列回路の他端は、グランドに接続される。つまり、第３フィルタ回路４３Ｃは、インダクタＬ５２Ｃが第２経路４４２にシャント接続ではなくシリーズ接続される点が第２フィルタ回路４２Ｃと異なる。

　スイッチＳ５６Ｅは、第１フィルタ回路４１Ａ及び第３フィルタ回路４３Ｃのオン／オフスイッチである。スイッチＳ５６Ｅは、第１経路４４１及び第１フィルタ回路４１Ａの間に接続され、出力スイッチ回路３０及び第３フィルタ回路４３Ｃの間に接続される。つまり、スイッチＳ５６Ｅの一端は、第１経路４４１及び出力スイッチ回路３０に接続され、スイッチＳ５６Ｅの他端は、インダクタＬ５１Ａ及びＬ５２Ｃに接続される。

　スイッチＳ５７Ｅは、第２フィルタ回路４２Ｃのオン／オフスイッチである。スイッチＳ５７Ｅは、第１経路４４１及び第２フィルタ回路４２Ｃの間に接続され、出力スイッチ回路３０及び第２電力増幅器２Ｂの間に接続される。つまり、スイッチＳ５７Ｅの一端は、第１経路４４１及び出力スイッチ回路３０に接続され、スイッチＳ５７Ｅの他端は、インダクタＬ５２Ｃ及び第２電力増幅器２Ｂに接続される。

　このように接続された第１フィルタ回路４１Ａ、第２フィルタ回路４２Ｃ及び第３フィルタ回路４３Ｃは、スイッチＳ５６Ｅ及びＳ５７Ｅによってオン／オフが切り替えられる。これにより、第１フィルタ回路４１Ａ、第２フィルタ回路４２Ｃ及び第３フィルタ回路４３Ｃは、複数の離散的電圧からノイズを除去するための帯域除去フィルタの減衰帯域を変化させることができる。つまり、第１フィルタ回路４１Ａ、第２フィルタ回路４２Ｃ及び第３フィルタ回路４３Ｃは、複数の減衰帯域を切り替え可能な可変フィルタ回路として機能する。

　本変形例に係る第１フィルタ回路４１Ａ、第２フィルタ回路４２Ｃ及び第３フィルタ回路４３Ｃは、スイッチＳ５６Ｅ及びＳ５７Ｅの開閉制御によって、以下の（i）～（iv）に示す４種類の帯域除去フィルタを実現することができる。

　（i）第１電力増幅器２Ａで高周波信号ＲＦ１が増幅される場合に、スイッチＳ５６Ｅが閉じられ、スイッチＳ５７Ｅが開かれることで、第１経路４４１に、第１フィルタ回路４１Ａが接続され、第２フィルタ回路４２Ｃが接続されない。これにより、第１経路４４１において、第１フィルタ回路４１Ａが帯域除去フィルタとして機能し、第２フィルタ回路４２Ｃが帯域除去フィルタとして機能しない。

　（ii）第１電力増幅器２Ａで高周波信号ＲＦ１が増幅される場合に、スイッチＳ５６Ｅが開かれ、スイッチＳ５７Ｅが閉じられることで、第１経路４４１に、第１フィルタ回路４１Ａが接続されず、第２フィルタ回路４２Ｃが接続される。これにより、第１経路４４１において、第２フィルタ回路４２Ｃが、帯域除去フィルタとして機能する。

　（iii）第２電力増幅器２Ｂで高周波信号ＲＦ２が増幅される場合に、スイッチＳ５６Ｅが開かれ、スイッチＳ５７Ｅが閉じられることで、第２経路４４２に、第２フィルタ回路４２Ｃが接続され、第３フィルタ回路４３Ｃが接続されない。これにより、第２経路４４２において、第２フィルタ回路４２Ｃが帯域除去フィルタとして機能する。

　（iv）第２電力増幅器２Ｂで高周波信号ＲＦ２が増幅される場合に、スイッチＳ５６Ｅが開かれ、スイッチＳ５７Ｅが閉じられることで、第２経路４４２に、第２フィルタ回路４２Ｃが接続されず、第３フィルタ回路４３Ｃが接続される。これにより、第２経路４４２において、第３フィルタ回路４３Ｃが帯域除去フィルタとして機能する。

　このようなスイッチＳ５６Ｅ及びＳ５７Ｅの開閉は、実施の形態２のスイッチＳ５６Ｃと同様に、例えば、高周波信号の増幅に用いられる電力増幅器、高周波信号のチャネル帯域幅、高周波信号の周波数バンド、又は、それらの任意の組み合わせなどに基づいて制御することができる。

　本変形例では、ＤＰＤ回路７１は、上記（i）～（iv）に応じて、ＤＰＤのための数式モデル及び／又はそのパラメータセットを切り替えることができる。本変形例において、第１電力増幅器２Ａ及び第２電力増幅器２Ｂのオン／オフ状態と、第１フィルタ回路４１Ａ、第２フィルタ回路４２Ｃ及び第３フィルタ回路４３Ｃのオン／オフ状態と、ＤＰＤのための数式モデルに用いられるパラメータセットとの関係は、以下の表７のようにまとめられる。

　なお、表７において、第１数式モデル～第４数式モデルは、互いに異なってもよく、任意の組み合わせで同じであってもよい。また、第１パラメータセット～第４パラメータセットは、少なくとも部分的に互いに異なる。

　［７．２　効果など］
　以上のように、本変形例に係る電力増幅システム７Ａは、さらに、第３フィルタ回路４３Ｃを含んでもよく、第１フィルタ回路４１Ａは、第１経路４４１及びグランドの間に切り替え可能に接続されるインダクタＬ５１Ａ及びキャパシタＣ５１Ａの直列回路を含んでもよく、第２フィルタ回路４２Ｃは、第１経路４４１及び第２経路４４２とグランドとの間に切り替え可能に接続されるインダクタＬ５１Ａ及びＬ５２Ｃ並びにキャパシタＣ５１Ａの直列回路を含んでもよく、第３フィルタ回路４３Ｃは、インダクタＬ５１Ａ及びキャパシタＣ５１Ａと、出力スイッチ回路３０及び第２電力増幅器２Ｂの間に接続されるインダクタＬ５２Ｃと、を含んでもよく、電力増幅システム７Ａは、さらに、第１経路４４１及び第１フィルタ回路４１Ａの間に接続されるスイッチＳ５６Ｅと、第１経路４４１及び第２フィルタ回路４２Ｃの間に接続されるスイッチＳ５７Ｅと、を備えてもよい。

　これによれば、第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ｃが第１経路４４１に切り替え可能に接続され、第２フィルタ回路４２Ｃ及び第３フィルタ回路４３Ｃが第２経路４４２に切り替え可能に接続される場合に、第１電力増幅器２Ａ及び第２電力増幅器２Ｂにおける非線形歪みを低減することができる。

　（実施の形態３）
　次に、実施の形態３について説明する。本実施の形態では、トラッカ回路から３つの電力増幅器に電源電圧が供給される点が上記実施の形態１及び２と主として異なる。以下に、本実施の形態について、上記実施の形態１及び２と異なる点を中心に図面を参照しながら説明する。

　［８．１　通信装置６Ｂの回路構成］
　本実施の形態に係る通信装置６Ｂの回路構成について図１２を参照しながら説明する。図１２は、本実施の形態に係る通信装置６Ｂの回路構成図である。

　なお、図１２は、例示的な回路構成であり、通信装置６Ｂは、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供される通信装置６Ｂの説明は、限定的に解釈されるべきではない。

　図１２に示すように、通信装置６Ｂは、トラッカ回路１Ｂと、第１電力増幅器２Ａ～第３電力増幅器２Ｃと、ＲＦＩＣ３と、ＢＢＩＣ４と、アンテナ５Ａ～５Ｃと、を備える。なお、電力増幅システム７Ｂには、トラッカ回路１Ｂと、第１電力増幅器２Ａと、第２電力増幅器２Ｂと、第３電力増幅器２Ｃと、ＲＦＩＣ３と、が含まれる。

　トラッカ回路１Ｂは、トラッキングモードに基づいて、複数の離散的電圧を電源電圧Ｖｃｃ１～Ｖｃｃ３として第１電力増幅器２Ａ～第３電力増幅器２Ｃに排他的に供給することができる。本実施の形態では、トラッキングモードとしては、Ｄ－ＥＴモード及びＡＰＴモードが用いられるが、これに限定されない。

　第１電力増幅器２Ａは、ＲＦＩＣ３とアンテナ５Ａとの間に接続される。さらに、第１電力増幅器２Ａは、トラッカ回路１Ｂに接続される。第１電力増幅器２Ａは、トラッカ回路１Ｂから供給された電源電圧Ｖｃｃ１を用いて、ＲＦＩＣ３から供給される高周波信号ＲＦ１（第１入力信号の一例）を増幅することができる。

　第２電力増幅器２Ｂは、ＲＦＩＣ３とアンテナ５Ｂとの間に接続される。さらに、第２電力増幅器２Ｂは、トラッカ回路１Ｂに接続される。第２電力増幅器２Ｂは、トラッカ回路１Ｂから供給された電源電圧Ｖｃｃ２を用いて、ＲＦＩＣ３から供給される高周波信号ＲＦ２（第２入力信号の一例）を増幅することができる。

　第３電力増幅器２Ｃは、ＲＦＩＣ３とアンテナ５Ｃとの間に接続される。さらに、第３電力増幅器２Ｃは、トラッカ回路１Ｂに接続される。第３電力増幅器２Ｃは、トラッカ回路１Ｂから供給された電源電圧Ｖｃｃ３を用いて、ＲＦＩＣ３から供給される高周波信号ＲＦ３（第３入力信号の一例）を増幅することができる。

　ＲＦＩＣ３は、高周波信号を処理する信号処理回路の一例である。ＲＦＩＣ３は、ＢＢＩＣ４からデジタルＩＱ信号を受けて、第１電力増幅器２Ａに高周波信号ＲＦ１を供給することができる。さらに、ＲＦＩＣ３は、ＢＢＩＣ４からデジタルＩＱ信号を受けて、第２電力増幅器２Ｂに高周波信号ＲＦ２を供給することができる。さらに、ＲＦＩＣ３は、ＢＢＩＣ４からデジタルＩＱ信号を受けて、第３電力増幅器２Ｃに高周波信号ＲＦ３を供給することができる。ＲＦＩＣ３の内部構成については、実施の形態１と同様であるので、その説明を省略する。

　ＢＢＩＣ４は、高周波信号ＲＦ１～ＲＦ３よりも低い周波数帯域を用いて信号処理するベースバンド信号処理回路である。ＢＢＩＣ４では、例えば、画像表示のための画像信号、及び／又は、スピーカを介した通話のために音声信号を示すビット系列をデジタル変調してデジタルＩＱ信号を生成する。生成されたデジタルＩＱ信号は、ＲＦＩＣ３に供給される。なお、ＢＢＩＣ４は、通信装置６Ｂに含まれなくてもよい。

　アンテナ５Ａは、第１電力増幅器２Ａで増幅された高周波信号ＲＦ１を通信装置６Ｂの外部に送信する。アンテナ５Ｂは、第２電力増幅器２Ｂで増幅された高周波信号ＲＦ２を通信装置６Ｂの外部に送信する。アンテナ５Ｃは、第３電力増幅器２Ｃで増幅された高周波信号ＲＦ３を通信装置６Ｂの外部に送信する。なお、アンテナ５Ａ、５Ｂ、５Ｃ、又は、それらの任意の組み合わせは、通信装置６Ｂに含まれなくてもよい。

　［８．２　トラッカ回路１Ｂの回路構成］
　次に、トラッカ回路１Ｂの回路構成について、図１２を参照しながら説明する。トラッカ回路１Ｂは、プリレギュレータ回路１０と、スイッチトキャパシタ回路２０と、出力スイッチ回路３０と、第１フィルタ回路４１、第２フィルタ回路４２及び第３フィルタ回路４３と、スイッチＳ５６Ｃ及びＳ５７Ｆと、デジタル制御回路６０と、を備える。プリレギュレータ回路１０、スイッチトキャパシタ回路２０及びデジタル制御回路６０については、実施の形態１と同様であるので、その説明を省略する。

　出力スイッチ回路３０は、スイッチトキャパシタ回路２０で生成された複数の離散的電圧の少なくとも１つを選択的に第１電力増幅器２Ａ～第３電力増幅器２Ｃに排他的に出力することができる。

　第１フィルタ回路４１、第２フィルタ回路４２及び第３フィルタ回路４３は、第１電力増幅器２Ａ～第３電力増幅器２Ｃに供給される複数の離散的電圧からノイズを減衰させることができる。

　スイッチＳ５６Ｃ及びＳ５７Ｆは、それぞれ、第１スイッチ及び第２スイッチの一例であり、第２フィルタ回路４２及び第３フィルタ回路４３のオン／オフスイッチである。スイッチＳ５６Ｃは、出力スイッチ回路３０及び第２フィルタ回路４２の間に接続され、スイッチＳ５７Ｆは、出力スイッチ回路３０及び第３フィルタ回路４３の間に接続される。

　［８．２．１　第３フィルタ回路４３の回路構成］
　次に、トラッカ回路１Ｂに含まれる第３フィルタ回路４３の回路構成について、図１３を参照しながら説明する。図１３は、本実施の形態に係るトラッカ回路１Ｂの回路構成図である。

　なお、図１３は、例示的な回路構成であり、トラッカ回路１Ｂは、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供されるトラッカ回路１Ｂの説明は、限定的に解釈されるべきではない。

　プリレギュレータ回路１０、スイッチトキャパシタ回路２０、出力スイッチ回路３０、第１フィルタ回路４１、第２フィルタ回路４２及びデジタル制御回路６０の回路構成については、実施の形態１又は２と同様であるので、その説明を省略する。

　第３フィルタ回路４３は、第１経路４４１と、第２経路４４２と、出力スイッチ回路３０及び第２電力増幅器２Ｂの間を結ぶ第３経路４４３（第３経路の一例）と、に切り替え可能に接続される。具体的には、第３フィルタ回路４３は、スイッチＳ５７Ｆを介して、出力スイッチ回路３０及び第３電力増幅器２Ｃの間に接続される。第３フィルタ回路４３は、インダクタＬ５３及びキャパシタＣ５３の並列回路を含む。インダクタＬ５３及びキャパシタＣ５３の並列回路の一端は、スイッチＳ５７Ｆを介して出力スイッチ回路３０に接続され、インダクタＬ５３及びキャパシタＣ５３の並列回路の他端は、第３電力増幅器２Ｃに接続される。なお、第３フィルタ回路４３は、ＬＣ並列回路に限定されない。

　このように接続された第３フィルタ回路４３は、スイッチＳ５７Ｆによってオン／オフが切り替えられる。これにより、第３フィルタ回路４３は、第１経路４４１～第３経路４４３において、複数の離散的電圧からノイズを除去するための帯域除去フィルタの減衰帯域を変化させることができる。つまり、第１フィルタ回路４１、第２フィルタ回路４２及び第３フィルタ回路４３は、複数の減衰帯域を切り替え可能な可変フィルタ回路として機能する。

　本実施の形態に係る第１フィルタ回路４１、第２フィルタ回路４２及び第３フィルタ回路４３は、スイッチＳ５６Ｃ及びＳ５７Ｆの開閉制御によって、以下の（i）～（viii）に示す８種類の帯域除去フィルタを実現することができる。

　（i）第１電力増幅器２Ａで高周波信号ＲＦ１が増幅される場合に、スイッチＳ５６Ｃ及びＳ５７Ｆが開かれることで、第１フィルタ回路４１が第１経路４４１に接続され、第２フィルタ回路４２及び第３フィルタ回路４３が第１経路４４１に接続されない。これにより、第１経路４４１において、第１フィルタ回路４１が帯域除去フィルタとして機能し、第２フィルタ回路４２及び第３フィルタ回路４３が帯域除去フィルタとして機能しない。

　（ii）第１電力増幅器２Ａで高周波信号ＲＦ１が増幅される場合に、スイッチＳ５６Ｃが閉じられ、スイッチＳ５７Ｆが開かれることで、第１フィルタ回路４１及び第２フィルタ回路４２が第１経路４４１に接続され、第３フィルタ回路４３が第１経路４４１に接続されない。これにより、第１経路４４１において、第１フィルタ回路４１及び第２フィルタ回路４２が帯域除去フィルタとして機能し、第３フィルタ回路４３が帯域除去フィルタとして機能しない。

　（iii）第１電力増幅器２Ａで高周波信号ＲＦ１が増幅される場合に、スイッチＳ５６Ｃが開かれ、スイッチＳ５７Ｆが閉じられることで、第１フィルタ回路４１及び第３フィルタ回路４３が第１経路４４１に接続され、第２フィルタ回路４２が第１経路４４１に接続されない。これにより、第１経路４４１において、第１フィルタ回路４１及び第３フィルタ回路４３が帯域除去フィルタとして機能し、第２フィルタ回路４２が帯域除去フィルタとして機能しない。

　（iv）第１電力増幅器２Ａで高周波信号ＲＦ１が増幅される場合に、スイッチＳ５６Ｃ及びＳ５７Ｆが閉じられることで、第１フィルタ回路４１、第２フィルタ回路４２及び第３フィルタ回路４３が第１経路４４１に接続される。これにより、第１経路４４１において、第１フィルタ回路４１、第２フィルタ回路４２及び第３フィルタ回路４３が帯域除去フィルタとして機能する。

　（v）第２電力増幅器２Ｂで高周波信号ＲＦ２が増幅される場合に、スイッチＳ５６Ｃが閉じられ、スイッチＳ５７Ｆが開かれることで、第１フィルタ回路４１及び第２フィルタ回路４２が第２経路４４２に接続され、第３フィルタ回路４３が第２経路４４２に接続されない。これにより、第２経路４４２において、第１フィルタ回路４１及び第２フィルタ回路４２が帯域除去フィルタとして機能し、第３フィルタ回路４３が帯域除去フィルタとして機能しない。

　（vi）第２電力増幅器２Ｂで高周波信号ＲＦ２が増幅される場合に、スイッチＳ５６Ｃ及びＳ５７Ｆが閉じられることで、第１フィルタ回路４１、第２フィルタ回路４２及び第３フィルタ回路４３が第２経路４４２に接続される。これにより、第２経路４４２において、第１フィルタ回路４１、第２フィルタ回路４２及び第３フィルタ回路４３が帯域除去フィルタとして機能する。

　（vii）第３電力増幅器２Ｃで高周波信号ＲＦ３が増幅される場合に、スイッチＳ５６Ｃが開かれ、スイッチＳ５７Ｆが閉じられることで、第１フィルタ回路４１及び第３フィルタ回路４３が第３経路４４３に接続され、第２フィルタ回路４２が第３経路４４３に接続されない。これにより、第３経路４４３において、第１フィルタ回路４１及び第３フィルタ回路４３が帯域除去フィルタとして機能し、第２フィルタ回路４２が帯域除去フィルタとして機能しない。

　（viii）第３電力増幅器２Ｃで高周波信号ＲＦ３が増幅される場合に、スイッチＳ５６Ｃ及びＳ５７Ｆが閉じられることで、第１フィルタ回路４１、第２フィルタ回路４２及び第３フィルタ回路４３が第３経路４４３に接続される。これにより、第３経路４４３において、第１フィルタ回路４１、第２フィルタ回路４２及び第３フィルタ回路４３が帯域除去フィルタとして機能する。

　このようなスイッチＳ５６Ｃ及びＳ５７Ｆの開閉は、実施の形態２のスイッチＳ５６Ｃと同様に、例えば、高周波信号の増幅に用いられる電力増幅器、高周波信号のチャネル帯域幅、高周波信号の周波数バンド、又は、それらの任意の組み合わせなどに基づいて制御することができる。

　本実施の形態に係るＤＰＤ回路７１は、上記（i）～（viii）に応じて、ＤＰＤのための数式モデル及び／又はそのパラメータセットを切り替えることができる。本実施の形態において、第１電力増幅器２Ａ、第２電力増幅器２Ｂ及び第３電力増幅器２Ｃのオン／オフ状態と、第１フィルタ回路４１、第２フィルタ回路４２及び第３フィルタ回路４３のオン／オフ状態と、ＤＰＤのための数式モデルに用いられるパラメータセットとの関係は、以下の表８のようにまとめられる。

　なお、表８において、第１数式モデル～第８数式モデルは、互いに異なってもよく、任意の組み合わせで同じであってもよい。また、第１パラメータセット～第８パラメータセットは、少なくとも部分的に互いに異なる。

　なお、トラッカ回路１Ｂは、出力スイッチ回路３０及び第１フィルタ回路４１の間に接続される追加スイッチをさらに含んでもよい。この場合、第１フィルタ回路４１、第２フィルタ回路４２及び第３フィルタ回路４３は、上記（i）～（viii）に加えて、以下の（ix）～（xii）の帯域除去フィルタを実現することができる。

　（ix）第２電力増幅器２Ｂで高周波信号ＲＦ２が増幅される場合に、追加スイッチ及びスイッチＳ５７Ｆが開かれ、スイッチＳ５６Ｃが閉じられることで、第１フィルタ回路４１及び第３フィルタ回路４３が第２経路４４２に接続されず、第２フィルタ回路４２が第２経路４４２に接続される。これにより、第２経路４４２において、第１フィルタ回路４１及び第３フィルタ回路４３が帯域除去フィルタとして機能せず、第２フィルタ回路４２が帯域除去フィルタとして機能する。

　（x）第２電力増幅器２Ｂで高周波信号ＲＦ２が増幅される場合に、追加スイッチが開かれ、スイッチＳ５６Ｃ及びＳ５７Ｆが閉じられることで、第１フィルタ回路４１が第２経路４４２に接続されず、第２フィルタ回路４２及び第３フィルタ回路４３が第２経路４４２に接続される。これにより、第２経路４４２において、第１フィルタ回路４１が帯域除去フィルタとして機能せず、第２フィルタ回路４２及び第３フィルタ回路４３が帯域除去フィルタとして機能する。

　（xi）第３電力増幅器２Ｃで高周波信号ＲＦ３が増幅される場合に、追加スイッチ及びスイッチＳ５６Ｃが開かれ、スイッチＳ５７Ｆが閉じられることで、第１フィルタ回路４１及び第２フィルタ回路４２が第３経路４４３に接続されず、第３フィルタ回路４３が第３経路４４３に接続される。これにより、第３経路４４３において、第１フィルタ回路４１及び第２フィルタ回路４２が帯域除去フィルタとして機能せず、第３フィルタ回路４３が帯域除去フィルタとして機能する。

　（xii）第３電力増幅器２Ｃで高周波信号ＲＦ３が増幅される場合に、追加スイッチが開かれ、スイッチＳ５６Ｃ及びＳ５７Ｆが閉じられることで、第１フィルタ回路４１が第３経路４４３に接続されず、第２フィルタ回路４２及び第３フィルタ回路４３が第３経路４４３に接続される。これにより、第３経路４４３において、第１フィルタ回路４１が帯域除去フィルタとして機能せず、第２フィルタ回路４２及び第３フィルタ回路４３が帯域除去フィルタとして機能する。

　［８．３　効果など］
　以上のように、本実施の形態に係る電力増幅システム７Ｂは、第１電力増幅器２Ａ、第２電力増幅器２Ｂ及び第３電力増幅器２Ｃと、複数の離散的電圧の少なくとも１つを選択的に第１電力増幅器２Ａ、第２電力増幅器２Ｂ及び第３電力増幅器２Ｃに出力するよう構成された出力スイッチ回路３０と、出力スイッチ回路３０及び第１電力増幅器２Ａの間を結ぶ第１経路４４１、出力スイッチ回路３０及び第２電力増幅器２Ｂの間を結ぶ第２経路４４２、並びに、出力スイッチ回路３０及び第３電力増幅器２Ｃの間を結ぶ第３経路４４３に接続される第１フィルタ回路４１と、第１経路４４１に切り替え可能に接続され、かつ、第２経路４４２に切り替え可能に接続され、かつ、第３経路４４３に切り替え可能に接続される第２フィルタ回路４２と、第１経路４４１に切り替え可能に接続され、かつ、第２経路４４２に切り替え可能に接続され、かつ、第３経路４４３に切り替え可能に接続される第３フィルタ回路４３と、第１電力増幅器２Ａの第１入力信号、第２電力増幅器２Ｂの第２入力信号及び第３電力増幅器２Ｃの第３入力信号を予め歪ませるよう構成されたＤＰＤ回路と、を備え、ＤＰＤ回路は、第１電力増幅器２Ａが第１入力信号を増幅する場合に、（i）第２フィルタ回路４２及び第３フィルタ回路４３が第１経路４４１に接続されないときに、第１数式モデルに第１パラメータセットを用いて第１入力信号を予め歪ませ、（ii）第２フィルタ回路４２が第１経路４４１に接続され、かつ、第３フィルタ回路４３が第１経路４４１に接続されないときに、第２数式モデルに第２パラメータセットを用いて第１入力信号を予め歪ませ、（iii）第２フィルタ回路４２が第１経路４４１に接続されず、かつ、第３フィルタ回路４３が第１経路４４１に接続されるときに、第３数式モデルに第３パラメータセットを用いて第１入力信号を予め歪ませ、（iv）第２フィルタ回路４２及び第３フィルタ回路４３が第１経路４４１に接続されるときに、第４数式モデルに第４パラメータセットを用いて第１入力信号を予め歪ませ、第２電力増幅器２Ｂが第２入力信号を増幅する場合に、（v）第２フィルタ回路４２が第２経路４４２に接続され、かつ、第３フィルタ回路４３が第２経路４４２に接続されないときに、第５数式モデルに第５パラメータセットを用いて第２入力信号を予め歪ませ、（vi）第２フィルタ回路４２及び第３フィルタ回路４３が第２経路４４２に接続されるときに、第６数式モデルに第６パラメータセットを用いて第２入力信号を予め歪ませ、第３電力増幅器２Ｃが第３入力信号を増幅する場合に、（vii）第２フィルタ回路４２が第３経路４４３に接続されず、かつ、第３フィルタ回路４３が第３経路４４３に接続されるときに、第７数式モデルに第７パラメータセットを用いて第３入力信号を予め歪ませ、（viii）第２フィルタ回路４２及び第３フィルタ回路４３が第３経路４４３に接続されるときに、第８数式モデルに第８パラメータセットを用いて第３入力信号を予め歪ませ、第１パラメータセット～第８パラメータセットは、少なくとも部分的に互いに異なる。

　これによれば、複数の離散的電圧を第１電力増幅器２Ａに供給するための第１経路４４１に、第２フィルタ回路４２が接続されるか否か、及び、第３フィルタ回路４３が接続されるか否かに応じて、数式モデル及び／又はパラメータセットが切り替えられる。したがって、第２フィルタ回路４２及び第３フィルタ回路４３の第１経路４４１への接続及び非接続によって線形性が変化する第１電力増幅器２Ａに適した数式モデル及びパラメータセットを用いて第１電力増幅器２Ａの入力信号を予め歪ませることができ、第１電力増幅器２Ａにおける非線形歪みを低減することができる。また、本実施の形態によれば、複数の離散的電圧を第２電力増幅器２Ｂに供給するための第２経路４４２に、第３フィルタ回路４３が接続されるか否かに応じて、数式モデル及び／又はパラメータセットが切り替えられる。したがって、第３フィルタ回路４３の第２経路４４２への接続及び非接続によって線形性が変化する第２電力増幅器２Ｂに適した数式モデル及びパラメータセットを用いて第２電力増幅器２Ｂの入力信号を予め歪ませることができ、第２電力増幅器２Ｂにおける非線形歪みを低減することができる。また、本実施の形態によれば、複数の離散的電圧を第３電力増幅器２Ｃに供給するための第３経路４４３に、第２フィルタ回路４２が接続されるか否かに応じて、数式モデル及び／又はパラメータセットが切り替えられる。したがって、第２フィルタ回路４２の第３経路４４３への接続及び非接続によって線形性が変化する第３電力増幅器２Ｃに適した数式モデル及びパラメータセットを用いて第３電力増幅器２Ｃの入力信号を予め歪ませることができ、第３電力増幅器２Ｃにおける非線形歪みを低減することができる。さらに、本実施の形態によれば、第１電力増幅器２Ａ～第３電力増幅器２Ｃに応じて、数式モデル及び／又はパラメータセットが切り替えられる。したがって、第１電力増幅器２Ａ～第３電力増幅器２Ｃにそれぞれ適した数式モデル及びパラメータセットを用いて第１電力増幅器２Ａ～第３電力増幅器２Ｃの入力信号を予め歪ませることができ、第１電力増幅器２Ａ～第３電力増幅器２Ｃにおける非線形歪みを低減することができる。

　また例えば、本実施の形態に係る電力増幅システム７Ｂにおいて、第１フィルタ回路４１は、出力スイッチ回路３０及び第１電力増幅器２Ａの間に接続されてもよく、第２フィルタ回路４２は、出力スイッチ回路３０及び第２電力増幅器２Ｂの間に接続されてもよく、第３フィルタ回路４３は、出力スイッチ回路３０及び第３電力増幅器２Ｃの間に接続されてもよく、電力増幅システム７Ｂは、さらに、出力スイッチ回路３０及び第２フィルタ回路４２の間に接続されるスイッチＳ５６Ｃと、出力スイッチ回路３０及び第３フィルタ回路４３の間に接続されるスイッチＳ５７Ｆと、を備えてもよい。

　これによれば、第１フィルタ回路４１が第１経路４４１にシリーズ接続され、第２フィルタ回路４２が第２経路４４２にシリーズ接続され、第３フィルタ回路４３が第３経路４４３にシリーズ接続される場合に、第１電力増幅器２Ａ～第３電力増幅器２Ｃにおける非線形歪みを低減することができる。

　また、本実施の形態に係るＤＰＤ回路７１は、第１電力増幅器２Ａが第１入力信号を増幅する場合に、（i）第２フィルタ回路４２及び第３フィルタ回路４３が第１経路４４１に接続されないときに、第１数式モデルに第１パラメータセットを用いて第１入力信号を予め歪ませ、（ii）第２フィルタ回路４２が第１経路４４１に接続され、かつ、第３フィルタ回路４３が第１経路４４１に接続されないときに、第２数式モデルに第２パラメータセットを用いて第１入力信号を予め歪ませ、（iii）第２フィルタ回路４２が第１経路４４１に接続されず、かつ、第３フィルタ回路４３が第１経路４４１に接続されるときに、第３数式モデルに第３パラメータセットを用いて第１入力信号を予め歪ませ、（iv）第２フィルタ回路４２及び第３フィルタ回路４３が第１経路４４１に接続されるときに、第４数式モデルに第４パラメータセットを用いて第１入力信号を予め歪ませ、第２電力増幅器２Ｂが第２入力信号を増幅する場合に、（v）第２フィルタ回路４２が第２経路４４２に接続され、かつ、第３フィルタ回路４３が第２経路４４２に接続されないときに、第５数式モデルに第５パラメータセットを用いて第２入力信号を予め歪ませ、（vi）第２フィルタ回路４２及び第３フィルタ回路４３が第２経路４４２に接続されるときに、第６数式モデルに第６パラメータセットを用いて第２入力信号を予め歪ませ、第３電力増幅器２Ｃが第３入力信号を増幅する場合に、（vii）第２フィルタ回路４２が第３経路４４３に接続されず、かつ、第３フィルタ回路４３が第３経路４４３に接続されるときに、第７数式モデルに第７パラメータセットを用いて第３入力信号を予め歪ませ、（viii）第２フィルタ回路４２及び第３フィルタ回路４３が第３経路４４３に接続されるときに、第８数式モデルに第８パラメータセットを用いて第３入力信号を予め歪ませ、第１パラメータセット～第８パラメータセットは、少なくとも部分的に互いに異なる。

　（実施の形態３の変形例１）
　次に、上記実施の形態３の変形例１について説明する。本変形例では、第１フィルタ回路、第２フィルタ回路及び第３フィルタ回路の構成が、上記実施の形態３と主として異なる。以下に、本変形例について、上記実施の形態３及び上記実施の形態２の変形例１と異なる点を中心に図面を参照しながら説明する。

　なお、本変形例に係る通信装置６Ｂの回路構成については、トラッカ回路１Ｂの一部を除いて、実施の形態２の変形例１及び実施の形態３と同様であるので、図示及び説明を適宜省略する。

　［９．１　トラッカ回路１Ｂの回路構成］
　本変形例に係るトラッカ回路１Ｂの回路構成について図１４を参照しながら説明する。図１４は、本変形例に係るトラッカ回路１Ｂの部分回路構成図である。

　なお、図１４は、例示的な回路構成であり、トラッカ回路１Ｂは、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供されるトラッカ回路１Ｂの説明は、限定的に解釈されるべきではない。

　本変形例に係るトラッカ回路１Ｂは、実施の形態３の第１フィルタ回路４１、第２フィルタ回路４２、第３フィルタ回路４３、並びに、スイッチＳ５６Ｃ及びＳ５７Ｆの代わりに、第１フィルタ回路４１Ａと、第２フィルタ回路４２Ａと、第３フィルタ回路４３Ａと、スイッチＳ５６Ｄ及びＳ５７Ｇと、を備える。

　第３フィルタ回路４３Ａは、第１経路４４１～第３経路４４３に切り替え可能に接続される。具体的には、第３フィルタ回路４３Ａは、スイッチＳ５７Ｇを介して、第１経路４４１～第３経路４４３とグランドとの間に接続される。第３フィルタ回路４３Ａは、インダクタＬ５３Ａ及びキャパシタＣ５３Ａの直列回路を含む。インダクタＬ５３Ａ及びキャパシタＣ５３Ａの直列回路の一端は、スイッチＳ５７Ｇを介して第１経路４４１～第３経路４４３に接続され、インダクタＬ５３Ａ及びキャパシタＣ５３Ａの直列回路の他端は、グランドに接続される。なお、第３フィルタ回路４３Ａは、ＬＣ直列回路に限定されない。

　スイッチＳ５７Ｇは、第２スイッチの一例であり、第３フィルタ回路４３Ａのオン／オフスイッチである。スイッチＳ５７Ｇは、第３経路４４３及び第３フィルタ回路４３Ａの間に接続される。

　このように接続された第３フィルタ回路４３Ａは、スイッチＳ５７Ｇによってオン／オフが切り替えられる。これにより、第３フィルタ回路４３Ａは、第１経路４４１～第３経路４４３において、複数の離散的電圧からノイズを除去するための帯域除去フィルタの減衰帯域を変化させることができる。つまり、第１フィルタ回路４１Ａ、第２フィルタ回路４２Ａ及び第３フィルタ回路４３Ａは、複数の減衰帯域を切り替え可能な可変フィルタ回路として機能する。

　本変形例に係る第１フィルタ回路４１Ａ、第２フィルタ回路４２Ａ及び第３フィルタ回路４３Ａは、スイッチＳ５６Ｄ及びＳ５７Ｇの開閉制御によって、以下の（i）～（xii）に示す１２種類の帯域除去フィルタを実現することができる。

　（i）第１電力増幅器２Ａで高周波信号ＲＦ１が増幅される場合に、スイッチＳ５６Ｄ及びＳ５７Ｇが開かれることで、第１フィルタ回路４１Ａが第１経路４４１に接続され、第２フィルタ回路４２Ａ及び第３フィルタ回路４３Ａが第１経路４４１に接続されない。これにより、第１経路４４１において、第１フィルタ回路４１Ａが帯域除去フィルタとして機能し、第２フィルタ回路４２Ａ及び第３フィルタ回路４３Ａが帯域除去フィルタとして機能しない。

　（ii）第１電力増幅器２Ａで高周波信号ＲＦ１が増幅される場合に、スイッチＳ５６Ｄが閉じられ、スイッチＳ５７Ｇが開かれることで、第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ａが第１経路４４１に接続され、第３フィルタ回路４３Ａが第１経路４４１に接続されない。これにより、第１経路４４１において、第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ａが帯域除去フィルタとして機能し、第３フィルタ回路４３Ａが帯域除去フィルタとして機能しない。

　（iii）第１電力増幅器２Ａで高周波信号ＲＦ１が増幅される場合に、スイッチＳ５６Ｄが開かれ、スイッチＳ５７Ｇが閉じられることで、第１フィルタ回路４１Ａ及び第３フィルタ回路４３Ａが第１経路４４１に接続され、第２フィルタ回路４２Ａが第１経路４４１に接続されない。これにより、第１経路４４１において、第１フィルタ回路４１Ａ及び第３フィルタ回路４３Ａが帯域除去フィルタとして機能し、第２フィルタ回路４２Ａが帯域除去フィルタとして機能しない。

　（iv）第１電力増幅器２Ａで高周波信号ＲＦ１が増幅される場合に、スイッチＳ５６Ｄ及びＳ５７Ｇが閉じられることで、第１フィルタ回路４１Ａ、第２フィルタ回路４２Ａ及び第３フィルタ回路４３Ａが第１経路４４１に接続される。これにより、第１経路４４１において、第１フィルタ回路４１Ａ、第２フィルタ回路４２Ａ及び第３フィルタ回路４３Ａが帯域除去フィルタとして機能する。

　（v）第２電力増幅器２Ｂで高周波信号ＲＦ２が増幅される場合に、スイッチＳ５６Ｄが閉じられ、スイッチＳ５７Ｇが開かれることで、第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ａが第２経路４４２に接続され、第３フィルタ回路４３Ａが第２経路４４２に接続されない。これにより、第２経路４４２において、第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ａが帯域除去フィルタとして機能し、第３フィルタ回路４３Ａが帯域除去フィルタとして機能しない。

　（vi）第２電力増幅器２Ｂで高周波信号ＲＦ２が増幅される場合に、スイッチＳ５６Ｄ及びＳ５７Ｇが閉じられることで、第１フィルタ回路４１Ａ、第２フィルタ回路４２Ａ及び第３フィルタ回路４３Ａが第２経路４４２に接続される。これにより、第２経路４４２において、第１フィルタ回路４１Ａ、第２フィルタ回路４２Ａ及び第３フィルタ回路４３Ａが帯域除去フィルタとして機能する。

　（vii）第３電力増幅器２Ｃで高周波信号ＲＦ３が増幅される場合に、スイッチＳ５６Ｄが開かれ、スイッチＳ５７Ｇが閉じられることで、第１フィルタ回路４１Ａ及び第３フィルタ回路４３Ａが第３経路４４３に接続され、第２フィルタ回路４２Ａが第３経路４４３に接続されない。これにより、第３経路４４３において、第１フィルタ回路４１Ａ及び第３フィルタ回路４３Ａが帯域除去フィルタとして機能し、第２フィルタ回路４２Ａが帯域除去フィルタとして機能しない。

　（viii）第３電力増幅器２Ｃで高周波信号ＲＦ３が増幅される場合に、スイッチＳ５６Ｄ及びＳ５７Ｇが閉じられることで、第１フィルタ回路４１Ａ、第２フィルタ回路４２Ａ及び第３フィルタ回路４３Ａが第３経路４４３に接続される。これにより、第３経路４４３において、第１フィルタ回路４１Ａ、第２フィルタ回路４２Ａ及び第３フィルタ回路４３Ａが帯域除去フィルタとして機能する。

　（ix）第２電力増幅器２Ｂで高周波信号ＲＦ２が増幅される場合に、スイッチＳ５６Ｄ及びＳ５７Ｇが開かれることで、第１フィルタ回路４１Ａが第２経路４４２に接続され、第２フィルタ回路４２Ａ及び第３フィルタ回路４３Ａが第２経路４４２に接続されない。これにより、第２経路４４２において、第１フィルタ回路４１Ａが帯域除去フィルタとして機能し、第２フィルタ回路４２Ａ及び第３フィルタ回路４３Ａが帯域除去フィルタとして機能しない。

　（x）第２電力増幅器２Ｂで高周波信号ＲＦ２が増幅される場合に、スイッチＳ５６Ｄが開かれ、スイッチＳ５７Ｇが閉じられることで、第１フィルタ回路４１Ａ及び第３フィルタ回路４３Ａが第２経路４４２に接続され、第２フィルタ回路４２Ａが第２経路４４２に接続されない。これにより、第２経路４４２において、第１フィルタ回路４１Ａ及び第３フィルタ回路４３Ａが帯域除去フィルタとして機能し、第２フィルタ回路４２Ａが帯域除去フィルタとして機能しない。

　（xi）第３電力増幅器２Ｃで高周波信号ＲＦ３が増幅される場合に、スイッチＳ５６Ｄ及びＳ５７Ｇが開かれることで、第１フィルタ回路４１Ａが第３経路４４３に接続され、第２フィルタ回路４２Ａ及び第３フィルタ回路４３Ａが第３経路４４３に接続されない。これにより、第３経路４４３において、第１フィルタ回路４１Ａが帯域除去フィルタとして機能し、第２フィルタ回路４２Ａ及び第３フィルタ回路４３Ａが帯域除去フィルタとして機能しない。

　（xii）第３電力増幅器２Ｃで高周波信号ＲＦ３が増幅される場合に、スイッチＳ５６Ｄが閉じられ、スイッチＳ５７Ｇが開かれることで、第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ａが第３経路４４３に接続され、第３フィルタ回路４３Ａが第３経路４４３に接続されない。これにより、第３経路４４３において、第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ａが帯域除去フィルタとして機能し、第３フィルタ回路４３Ａが帯域除去フィルタとして機能しない。

　このようなスイッチＳ５６Ｄ及びＳ５７Ｇの開閉は、実施の形態３のスイッチＳ５６Ｃ及びＳ５７Ｆと同様に、例えば、高周波信号の増幅に用いられる電力増幅器、高周波信号のチャネル帯域幅、高周波信号の周波数バンド、又は、それらの任意の組み合わせなどに基づいて制御することができる。

　本変形例に係るＤＰＤ回路７１は、上記（i）～（xii）に応じて、ＤＰＤのための数式モデル及び／又はそのパラメータセットを切り替えることができる。本変形例において、第１電力増幅器２Ａ、第２電力増幅器２Ｂ及び第３電力増幅器２Ｃのオン／オフ状態と、第１フィルタ回路４１Ａ、第２フィルタ回路４２Ａ及び第３フィルタ回路４３Ａのオン／オフ状態と、ＤＰＤのための数式モデルに用いられるパラメータセットとの関係は、以下の表９のようにまとめられる。

　なお、表９において、第１数式モデル～第１２数式モデルは、互いに異なってもよく、任意の組み合わせで同じであってもよい。また、第１パラメータセット～第１２パラメータセットは、少なくとも部分的に互いに異なる。

　［９．２　効果など］
　以上のように、本変形例に係る電力増幅システム７Ｂにおいて、第１フィルタ回路４１Ａは、第１経路４４１及びグランドの間に接続されてもよく、第２フィルタ回路４２Ａは、第２経路４４２及びグランドの間に接続されてもよく、第３フィルタ回路４３Ａは、第３経路４４３及びグランドの間に接続されてもよく、電力増幅システム７Ｂは、さらに、第２経路４４２及び第２フィルタ回路４２Ａの間に接続されるスイッチＳ５６Ｄと、第３経路４４３及び第３フィルタ回路４３Ａの間に接続されるスイッチＳ５７Ｇと、を備えてもよい。

　これによれば、第１フィルタ回路４１Ａ～第３フィルタ回路４３Ａが第１経路４４１～第３経路４４３にシャント接続される場合に、第１電力増幅器２Ａ～第３電力増幅器２Ｃにおける非線形歪みを低減することができる。

　（他の実施の形態）
　以上、本発明に係る電力増幅システム及びＤＰＤ方法について、実施の形態及びその変形例に基づいて説明したが、本発明に係る電力増幅システム及びＤＰＤ方法は、上記実施の形態及びその変形例に限定されるものではない。上記実施の形態及びその変形例における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態及びその変形例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、上記電力増幅システムを内蔵した各種機器も本発明に含まれる。

　例えば、上記実施の形態に係る各種回路の回路構成において、図面に開示された各回路素子及び信号経路を接続する経路の間に、別の回路素子及び配線などが挿入されてもよい。例えば、ＤＡＣ７２と直交変調器７３との間にフィルタが挿入されてもよい。また例えば、電力増幅器２とアンテナ５との間にフィルタが挿入されてもよい。

　なお、上記実施の形態では、スイッチトキャパシタ回路から複数の離散的電圧が出力スイッチ回路に供給されていたが、これに限定されない。例えば、複数のＤＣＤＣコンバータから複数の電圧がそれぞれ供給されてもよい。なお、複数の離散的電圧の電圧レベルが等間隔である場合には、スイッチトキャパシタ回路が用いられることが好ましく、トラッカモジュールの小型化に効果的である。

　なお、上記実施の形態では、４つの離散的電圧が電力増幅器に供給されていたが、離散的電圧の数は４つに限定されない。例えば、複数の離散的電圧に、少なくとも、最大出力電力に対応する電圧と、最も発生頻度が高い出力電力に対応する電圧とが含まれれば、電力付加効率の改善を実現することができる。

　本発明は、高周波信号を増幅する電力増幅システムとして、携帯電話などの通信機器に広く利用できる。

　１、１Ａ、１Ｂ　トラッカ回路
　２　電力増幅器
　２Ａ　第１電力増幅器
　２Ｂ　第２電力増幅器
　２Ｃ　第３電力増幅器
　３　ＲＦＩＣ
　４　ＢＢＩＣ
　５、５Ａ、５Ｂ、５Ｃ　アンテナ
　６、６Ａ、６Ｂ　通信装置
　７、７Ａ、７Ｂ　電力増幅システム
　１０　プリレギュレータ回路
　２０　スイッチトキャパシタ回路
　３０　出力スイッチ回路
　４１、４１Ａ　第１フィルタ回路
　４２、４２Ａ、４２Ｂ、４２Ｃ　第２フィルタ回路
　４３、４３Ａ、４３Ｃ　第３フィルタ回路
　４４　経路
　６０　デジタル制御回路
　６１　第１コントローラ
　６２　第２コントローラ
　７１　ＤＰＤ回路
　７２　ＤＡＣ
　７３　直交変調器
　４４１　第１経路
　４４２　第２経路
　４４３　第３経路

Claims

　第１電力増幅器と、
　複数の離散的電圧の少なくとも１つを選択的に前記第１電力増幅器に出力するよう構成された出力スイッチ回路と、
　前記出力スイッチ回路及び前記第１電力増幅器の間を結ぶ第１経路に切り替え可能に接続されるフィルタ回路と、
　前記第１電力増幅器の第１入力信号を予め歪ませるよう構成されたデジタルプリディストーション回路と、を備え、
　前記デジタルプリディストーション回路は、
　（i）前記フィルタ回路が前記第１経路に接続されない場合に、第１数式モデルに第１パラメータセットを用いて前記第１入力信号を予め歪ませ、
　（ii）前記フィルタ回路が前記第１経路に接続される場合に、第２数式モデルに第２パラメータセットを用いて前記第１入力信号を予め歪ませ、
　前記第１パラメータセット及び前記第２パラメータセットは、少なくとも部分的に互いに異なる、
　電力増幅システム。
　前記フィルタ回路は、第２フィルタ回路であり、
　前記電力増幅システムは、さらに、前記第１経路に切り替え可能に接続される第１フィルタ回路を備え、
　前記デジタルプリディストーション回路は、
　（i）前記第１フィルタ回路が前記第１経路に接続され、かつ、前記第２フィルタ回路が前記第１経路に接続されない場合に、前記第１数式モデルに前記第１パラメータセットを用いて前記第１入力信号を予め歪ませ、
　（ii）前記第１フィルタ回路が前記第１経路に接続され、かつ、前記第２フィルタ回路が前記第１経路に接続される場合に、前記第２数式モデルに前記第２パラメータセットを用いて前記第１入力信号を予め歪ませ、
　（iii）前記第１フィルタ回路が前記第１経路に接続されず、かつ、前記第２フィルタ回路が前記第１経路に接続される場合に、第３数式モデルに第３パラメータセットを用いて前記第１入力信号を予め歪ませ、
　前記第１パラメータセット～前記第３パラメータセットは、少なくとも部分的に互いに異なる、
　請求項１に記載の電力増幅システム。
　前記第１フィルタ回路は、前記出力スイッチ回路及び前記第１電力増幅器の間に接続され、
　前記第２フィルタ回路は、前記出力スイッチ回路及び前記第１電力増幅器の間に、前記第１フィルタ回路と並列に接続され、
　前記電力増幅システムは、さらに、
　前記出力スイッチ回路及び前記第１フィルタ回路の間に接続される第１スイッチと、
　前記出力スイッチ回路及び前記第２フィルタ回路の間に接続される第２スイッチと、を備える、
　請求項２に記載の電力増幅システム。
　前記第１フィルタ回路は、前記第１経路及びグランドの間に接続され、
　前記第２フィルタ回路は、前記第１経路及びグランドの間に、前記第１フィルタ回路と並列に接続され、
　前記電力増幅システムは、さらに、
　前記第１経路及び前記第１フィルタ回路の間に接続される第１スイッチと、
　前記第１経路及び前記第２フィルタ回路の間に接続される第２スイッチと、を備える、
　請求項２に記載の電力増幅システム。
　前記フィルタ回路は、第２フィルタ回路であり、
　前記電力増幅システムは、さらに、
　前記第１経路に接続される第１フィルタ回路と、
　第２電力増幅器と、を備え、
　前記出力スイッチ回路は、さらに、前記複数の離散的電圧の少なくとも１つを選択的に前記第２電力増幅器に出力するよう構成され、
　前記第１フィルタ回路は、さらに、前記出力スイッチ回路及び前記第２電力増幅器の間を結ぶ第２経路に接続され、
　前記第２フィルタ回路は、さらに、前記第２経路に切り替え可能に接続され、
　前記デジタルプリディストーション回路は、
　前記第１電力増幅器が前記第１入力信号を増幅する場合に、
　（i）前記第２フィルタ回路が前記第１経路に接続されないときに、前記第１数式モデルに前記第１パラメータセットを用いて前記第１入力信号を予め歪ませ、
　（ii）前記第２フィルタ回路が前記第１経路に接続されるときに、前記第２数式モデルに前記第２パラメータセットを用いて前記第１入力信号を予め歪ませ、
　前記第２電力増幅器が第２入力信号を増幅する場合に、
　（iii）前記第２フィルタ回路が前記第２経路に接続されるときに、第３数式モデルに第３パラメータセットを用いて前記第２入力信号を予め歪ませ、
　前記第１パラメータセット～前記第３パラメータセットは、少なくとも部分的に互いに異なる、
　請求項１に記載の電力増幅システム。
　前記第１フィルタ回路は、前記出力スイッチ回路及び前記第１電力増幅器の間に接続され、
　前記第２フィルタ回路は、前記出力スイッチ回路及び前記第２電力増幅器の間に接続され、
　前記電力増幅システムは、さらに、前記出力スイッチ回路及び前記第２フィルタ回路の間に接続される第１スイッチを備える、
　請求項５に記載の電力増幅システム。
　前記第１フィルタ回路は、前記第１経路及びグランドの間に接続され、
　前記第２フィルタ回路は、前記第２経路及びグランドの間に接続され、
　前記電力増幅システムは、さらに、前記第２経路及び前記第２フィルタ回路の間に接続される第１スイッチを備える、
　請求項５に記載の電力増幅システム。
　前記フィルタ回路は、第２フィルタ回路であり、
　前記電力増幅システムは、さらに、
　前記第１経路に接続される第１フィルタ回路と、
　第２電力増幅器及び第３電力増幅器と、
　前記第１経路に切り替え可能に接続され、かつ、前記出力スイッチ回路及び前記第２電力増幅器の間を結ぶ第２経路に切り替え可能に接続され、かつ、前記出力スイッチ回路及び前記第３電力増幅器の間を結ぶ第３経路に切り替え可能に接続される第３フィルタ回路と、を備え、
　前記出力スイッチ回路は、さらに、前記複数の離散的電圧の少なくとも１つを選択的に前記第２電力増幅器及び前記第３電力増幅器に出力するよう構成され、
　前記第１フィルタ回路は、さらに、前記第２経路及び前記第３経路に接続され、
　前記第２フィルタ回路は、さらに、前記第２経路に切り替え可能に接続され、かつ、前記第３経路に切り替え可能に接続され、
　前記デジタルプリディストーション回路は、
　前記第１電力増幅器が前記第１入力信号を増幅する場合に、
　（i）前記第２フィルタ回路及び前記第３フィルタ回路が前記第１経路に接続されないときに、前記第１数式モデルに前記第１パラメータセットを用いて前記第１入力信号を予め歪ませ、
　（ii）前記第２フィルタ回路が前記第１経路に接続され、かつ、前記第３フィルタ回路が前記第１経路に接続されないときに、前記第２数式モデルに前記第２パラメータセットを用いて前記第１入力信号を予め歪ませ、
　（iii）前記第２フィルタ回路が前記第１経路に接続されず、かつ、前記第３フィルタ回路が前記第１経路に接続されるときに、第３数式モデルに第３パラメータセットを用いて前記第１入力信号を予め歪ませ、
　（iv）前記第２フィルタ回路及び前記第３フィルタ回路が前記第１経路に接続されるときに、第４数式モデルに第４パラメータセットを用いて前記第１入力信号を予め歪ませ、
　前記第２電力増幅器が第２入力信号を増幅する場合に、
　（v）前記第２フィルタ回路が前記第２経路に接続され、かつ、前記第３フィルタ回路が前記第２経路に接続されないときに、第５数式モデルに第５パラメータセットを用いて前記第２入力信号を予め歪ませ、
　（vi）前記第２フィルタ回路及び前記第３フィルタ回路が前記第２経路に接続されるときに、第６数式モデルに第６パラメータセットを用いて前記第２入力信号を予め歪ませ、
　前記第３電力増幅器が第３入力信号を増幅する場合に、
　（vii）前記第２フィルタ回路が前記第３経路に接続されず、かつ、前記第３フィルタ回路が前記第３経路に接続されるときに、第７数式モデルに第７パラメータセットを用いて前記第３入力信号を予め歪ませ、
　（viii）前記第２フィルタ回路及び前記第３フィルタ回路が前記第３経路に接続されるときに、第８数式モデルに第８パラメータセットを用いて前記第３入力信号を予め歪ませ、
　前記第１パラメータセット～前記第８パラメータセットは、少なくとも部分的に互いに異なる、
　請求項１に記載の電力増幅システム。
　前記第１フィルタ回路は、前記出力スイッチ回路及び前記第１電力増幅器の間に接続され、
　前記第２フィルタ回路は、前記出力スイッチ回路及び前記第２電力増幅器の間に接続され、
　前記第３フィルタ回路は、前記出力スイッチ回路及び前記第３電力増幅器の間に接続され、
　前記電力増幅システムは、さらに、
　前記出力スイッチ回路及び前記第２フィルタ回路の間に接続される第１スイッチと、
　前記出力スイッチ回路及び前記第３フィルタ回路の間に接続される第２スイッチと、を備える、
　請求項８に記載の電力増幅システム。
　前記第１フィルタ回路は、前記第１経路及びグランドの間に接続され、
　前記第２フィルタ回路は、前記第２経路及びグランドの間に接続され、
　前記第３フィルタ回路は、前記第３経路及びグランドの間に接続され、
　前記電力増幅システムは、さらに、
　前記第２経路及び前記第２フィルタ回路の間に接続される第１スイッチと、
　前記第３経路及び前記第３フィルタ回路の間に接続される第２スイッチと、を備える、
　請求項８に記載の電力増幅システム。
　前記フィルタ回路は、前記出力スイッチ回路及び前記第１電力増幅器の間に接続され、
　前記電力増幅システムは、さらに、
　前記出力スイッチ回路及び前記フィルタ回路の間に接続される第１スイッチと、
　前記出力スイッチ回路及び前記第１電力増幅器の間に前記フィルタ回路を介さずに接続される第２スイッチと、を備える、
　請求項１に記載の電力増幅システム。
　複数の離散的電圧の少なくとも１つを選択的に電力増幅器に供給する出力スイッチ回路と前記電力増幅器との間に接続される可変フィルタ回路の減衰帯域に基づいて、デジタルプリディストーションのための数式モデル及びパラメータセットを決定し、
　決定された前記数式モデルに決定された前記パラメータセットを用いて、前記電力増幅器の入力信号を予め歪ませる、
　デジタルプリディストーション方法。
　前記数式モデル及び前記パラメータセットの決定において、
　前記可変フィルタ回路の減衰帯域が閾値帯域よりも広い場合に、第１パラメータセットを決定し、
　前記可変フィルタ回路の減衰帯域が前記閾値帯域よりも広くない場合に、前記第１パラメータセットよりもパラメータ数が少ない第２パラメータセットを決定する、
　請求項１２に記載のデジタルプリディストーション方法。
　（i）複数の離散的電圧の少なくとも１つを第１電力増幅器に選択的に供給するための第１経路に切り替え可能に接続されるフィルタ回路が前記第１経路に接続されない場合に、第１数式モデルに第１パラメータセットを用いて前記第１電力増幅器の第１入力信号を予め歪ませ、
　（ii）前記フィルタ回路が前記第１経路に接続される場合に、第２数式モデルに第２パラメータセットを用いて前記第１入力信号を予め歪ませ、
　前記第１パラメータセット及び前記第２パラメータセットは、少なくとも部分的に互いに異なる、
　デジタルプリディストーション回路。
　前記フィルタ回路は、第２フィルタ回路であり、
　前記デジタルプリディストーション回路は、
　（i）前記第１経路に切り替え可能に接続される第１フィルタ回路が前記第１経路に接続され、かつ、前記第２フィルタ回路が前記第１経路に接続されない場合に、前記第１数式モデルに前記第１パラメータセットを用いて前記第１入力信号を予め歪ませ、
　（ii）前記第１フィルタ回路が前記第１経路に接続され、かつ、前記第２フィルタ回路が前記第１経路に接続される場合に、前記第２数式モデルに前記第２パラメータセットを用いて前記第１入力信号を予め歪ませ、
　（iii）前記第１フィルタ回路が前記第１経路に接続されず、かつ、前記第２フィルタ回路が前記第１経路に接続される場合に、第３数式モデルに第３パラメータセットを用いて前記第１入力信号を予め歪ませ、
　前記第１パラメータセット～前記第３パラメータセットは、少なくとも部分的に互いに異なる、
　請求項１４に記載のデジタルプリディストーション回路。
　前記フィルタ回路は、第２フィルタ回路であり、
　前記第２フィルタ回路は、さらに、前記複数の離散的電圧の少なくとも１つを第２電力増幅器に選択的に供給するための第２経路に切り替え可能に接続され、
　第１フィルタ回路は、前記第１経路及び前記第２経路に接続され、
　前記デジタルプリディストーション回路は、
　前記第１電力増幅器が前記第１入力信号を増幅する場合に、
　（i）前記第２フィルタ回路が前記第１経路に接続されないときに、前記第１数式モデルに前記第１パラメータセットを用いて前記第１入力信号を予め歪ませ、
　（ii）前記第２フィルタ回路が前記第１経路に接続されるときに、前記第２数式モデルに前記第２パラメータセットを用いて前記第１入力信号を予め歪ませ、
　前記第２電力増幅器が第２入力信号を増幅する場合に、
　（iii）前記第２フィルタ回路が前記第２経路に接続されるときに、第３数式モデルに第３パラメータセットを用いて前記第２入力信号を予め歪ませ、
　前記第１パラメータセット～前記第３パラメータセットは、少なくとも部分的に互いに異なる、
　請求項１４に記載のデジタルプリディストーション回路。
　前記フィルタ回路は、第２フィルタ回路であり、
　前記第２フィルタ回路は、さらに、前記複数の離散的電圧の少なくとも１つを第２電力増幅器に選択的に供給するための第２経路に切り替え可能に接続され、かつ、前記複数の離散的電圧の少なくとも１つを第３電力増幅器に選択的に供給するための第３経路に切り替え可能に接続され、
　第１フィルタ回路は、前記第１経路、前記第２経路及び前記第３経路に接続され、
　第３フィルタ回路は、前記第１経路に切り替え可能に接続され、かつ、前記第２経路に切り替え可能に接続され、かつ、前記第３経路に切り替え可能に接続され、
　前記デジタルプリディストーション回路は、
　前記第１電力増幅器が前記第１入力信号を増幅する場合に、
　（i）前記第２フィルタ回路及び前記第３フィルタ回路が前記第１経路に接続されないときに、前記第１数式モデルに前記第１パラメータセットを用いて前記第１入力信号を予め歪ませ、
　（ii）前記第２フィルタ回路が前記第１経路に接続され、かつ、前記第３フィルタ回路が前記第１経路に接続されないときに、前記第２数式モデルに前記第２パラメータセットを用いて前記第１入力信号を予め歪ませ、
　（iii）前記第２フィルタ回路が前記第１経路に接続されず、かつ、前記第３フィルタ回路が前記第１経路に接続されるときに、第３数式モデルに第３パラメータセットを用いて前記第１入力信号を予め歪ませ、
　（iv）前記第２フィルタ回路及び前記第３フィルタ回路が前記第１経路に接続されるときに、第４数式モデルに第４パラメータセットを用いて前記第１入力信号を予め歪ませ、
　前記第２電力増幅器が第２入力信号を増幅する場合に、
　（v）前記第２フィルタ回路が前記第２経路に接続され、かつ、前記第３フィルタ回路が前記第２経路に接続されないときに、第５数式モデルに第５パラメータセットを用いて前記第２入力信号を予め歪ませ、
　（vi）前記第２フィルタ回路及び前記第３フィルタ回路が前記第２経路に接続されるときに、第６数式モデルに第６パラメータセットを用いて前記第２入力信号を予め歪ませ、
　前記第３電力増幅器が第３入力信号を増幅する場合に、
　（vii）前記第２フィルタ回路が前記第３経路に接続されず、かつ、前記第３フィルタ回路が前記第３経路に接続されるときに、第７数式モデルに第７パラメータセットを用いて前記第３入力信号を予め歪ませ、
　（viii）前記第２フィルタ回路及び前記第３フィルタ回路が前記第３経路に接続されるときに、第８数式モデルに第８パラメータセットを用いて前記第３入力信号を予め歪ませ、
　前記第１パラメータセット～前記第８パラメータセットは、少なくとも部分的に互いに異なる、
　請求項１４に記載のデジタルプリディストーション回路。