WO2024142921A1 - トラッカ回路、通信装置及びトラッキング方法 - Google Patents

Abstract

トラッカ回路（１）は、複数の離散的電圧を生成するよう構成されたスイッチトキャパシタ回路（２０）と、複数の離散的電圧の少なくとも１つを選択的に電力増幅器（２）に出力するよう構成された出力スイッチ回路（３０）と、を備え、スイッチトキャパシタ回路（２０）は、第１入力電圧と第１入力電圧よりも低い可変の第２入力電圧との差分に基づいて複数の離散的電圧を生成するよう構成されている。

Description

トラッカ回路、通信装置及びトラッキング方法

　本発明は、トラッカ回路、通信装置及びトラッキング方法に関する。

　特許文献１には、電力増幅器に複数の離散的電圧を供給するデジタルエンベロープトラッキング（ＥＴ：Envelope Tracking）モードを適用することで電力効率の改善が図られている。

米国特許第８８２９９９３号明細書

　しかしながら、デジタルＥＴモードでは、電力効率のさらなる改善が望まれている。

　そこで、本発明は、電力効率を改善することができるトラッカ回路、通信装置及びトラッキング方法を提供する。

　本発明の一態様に係るトラッカ回路は、複数の離散的電圧を生成するよう構成されたスイッチトキャパシタ回路と、複数の離散的電圧の少なくとも１つを選択的に電力増幅器に出力するよう構成された出力スイッチ回路と、を備え、スイッチトキャパシタ回路は、第１入力電圧と第１入力電圧よりも低い可変の第２入力電圧との差分に基づいて複数の離散的電圧を生成するよう構成されている。

　本発明の一態様に係るトラッカ回路は、第１入力電圧を受ける第１入力端子と第１入力電圧よりも低い可変の第２入力電圧を受ける第２入力端子とを含み、複数の離散的電圧を生成するよう構成されたスイッチトキャパシタ回路と、複数の離散的電圧の少なくとも１つを選択的に電力増幅器に出力するよう構成された出力スイッチ回路と、第１入力端子とグランドとの間に接続される第１キャパシタと、第２入力端子とグランドとの間に接続される第２キャパシタと、を備える。

　本発明の一態様に係るトラッキング方法は、第１入力電圧と第１入力電圧よりも低い第２入力電圧とを受け、第１入力電圧及び第２入力電圧の第１差分に基づいて複数の第１離散的電圧を生成し、複数の第１離散的電圧の少なくとも１つを選択的に電力増幅器に出力し、第３入力電圧と第３入力電圧よりも低い第４入力電圧とを受け、第４入力電圧は、第２入力電圧と異なり、第３入力電圧及び第４入力電圧の第２差分に基づいて複数の第２離散的電圧を生成し、複数の第２離散的電圧の少なくとも１つを選択的に電力増幅器に出力する。

　本発明の一態様に係るトラッカ回路などによれば、電力効率を改善することができる。

図１Ａは、ＡＰＴモードにおける電源電圧の推移の一例を示すグラフである。 図１Ｂは、アナログＥＴモードにおける電源電圧の推移の一例を示すグラフである。 図１Ｃは、デジタルＥＴモードにおける電源電圧の推移の一例を示すグラフである。 図２は、実施の形態１に係る通信装置の回路構成図である。 図３は、実施の形態１に係るトラッカ回路及びプリレギュレータ回路の回路構成図である。 図４は、実施の形態１に係るトラッキング方法を示すフローチャートである。 図５Ａは、ＱＰＳＫで変調された高周波信号と複数の離散的電圧とを示すグラフである。 図５Ｂは、ＱＰＳＫで変調された高周波信号を増幅する電力増幅器の出力電力と発生頻度との関係を示すグラフである。 図５Ｃは、ＱＰＳＫで変調された高周波信号を増幅する電力増幅器の出力電力と電力効率との関係を示すグラフである。 図６Ａは、２５６ＱＡＭで変調された高周波信号と複数の離散的電圧とを示すグラフである。 図６Ｂは、２５６ＱＡＭで変調された高周波信号を増幅する電力増幅器の出力電力と発生頻度との関係を示すグラフである。 図６Ｃは、２５６ＱＡＭで変調された高周波信号を増幅する電力増幅器の出力電力と電力効率との関係を示すグラフである。 図７は、実施の形態１の変形例に係るトラッカ回路の回路構成図である。 図８は、実施の形態２に係る通信装置の回路構成図である。 図９は、実施の形態２に係るトラッカ回路及びプリレギュレータ回路の回路構成図である。 図１０は、実施の形態３に係る通信装置の回路構成図である。 図１１は、実施の形態３に係るトラッカ回路及びプリレギュレータ回路の回路構成図である。

　以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態などは、一例であり、本発明を限定する主旨ではない。

　なお、各図は、本発明を示すために適宜強調、省略、又は比率の調整を行った模式図であり、必ずしも厳密に図示されたものではなく、実際の形状、位置関係、及び比率とは異なる場合がある。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡素化される場合がある。

　本発明の回路構成において、「接続される」とは、接続端子及び／又は配線導体で直接接続される場合だけでなく、他の回路素子を介して電気的に接続される場合も含む。「直接接続される」とは、他の回路素子を介さずに接続端子及び／又は配線導体で直接接続されることを意味する。「ＣがＡ及びＢの間に接続される」とは、Ｃの一端がＡに接続され、Ｃの他端がＢに接続されることを意味する。「Ａ及びＢの間の経路」とは、ＡをＢに電気的に接続する導体で構成された経路を意味する。

　本発明の回路構成において、「端子」とは、要素内の導体が終了するポイントを意味する。なお、要素間の導体のインピーダンスが十分に低い場合には、端子は、単一のポイントだけでなく、要素間の導体上の任意のポイント又は導体全体と解釈される。

　また、「平行」及び「垂直」などの要素間の関係性を示す用語、及び、「矩形」などの要素の形状を示す用語、並びに、数値範囲は、厳格な意味のみを表すのではなく、実質的に同等な範囲、例えば数％程度の誤差をも含むことを意味する。

　高周波信号を高効率に増幅する技術として、高周波信号に基づいて時間の経過とともに動的に調整された電源電圧を電力増幅器に供給するトラッキングモードについて説明する。トラッキングモードとは、電力増幅器に印加される電源電圧を動的に調整するモードである。トラッキングモードにはいくつかの種類があるが、ここでは、アベレージパワートラッキング（ＡＰＴ：Average Power Tracking）モード、アナログＥＴモード及びデジタルＥＴモードについて図１Ａ～図１Ｃを参照しながら説明する。図１Ａ～図１Ｃにおいて、横軸は時間を表し、縦軸は電圧を表す。また、太い実線は、電力増幅器に供給される電源電圧を表し、細い実線（波形）は、変調波を表す。

　図１Ａは、ＡＰＴモードにおける電源電圧の推移の一例を示すグラフである。ＡＰＴモードでは、アベレージパワーに基づいて、１フレーム単位で複数の離散的な電圧レベルに電源電圧を変動させる。その結果、電源電圧信号は矩形波を形成する。

　フレームとは、高周波信号（変調波）を構成する単位を意味する。例えば５ＧＮＲ（5th Generation New Radio）及びＬＴＥ（Long Term Evolution）では、フレームは、１０個のサブフレームを含み、各サブフレームは、複数のスロットを含み、各スロットは、複数のシンボルで構成される。サブフレーム長は１ｍｓであり、フレーム長は１０ｍｓである。

　なお、アベレージパワーに基づいて１フレーム単位又はそれよりも大きな単位で電圧レベルを変動させるモードをＡＰＴモードと呼び、１フレームよりも小さな単位（例えばサブフレーム、スロット又はシンボル）で電圧レベルを変動させるモードと区別する。例えば、シンボル単位で電圧レベルを変動させるモードは、シンボルパワートラッキング（ＳＰＴ：Symbol Power Tracking）モードと呼び、ＡＰＴモードと区別する。

　図１Ｂは、アナログＥＴモードにおける電源電圧の推移の一例を示すグラフである。アナログＥＴモードでは、エンベロープ信号に基づいて電源電圧を連続的に変動させることで変調波の包絡線が追跡される。

　エンベロープ信号とは、変調波の包絡線を示す信号である。エンベロープ値は、例えば（Ｉ^２＋Ｑ^２）の平方根で表される。ここで、（Ｉ，Ｑ）は、コンスタレーションポイントを表す。コンスタレーションポイントとは、デジタル変調によって変調された信号をコンスタレーションダイヤグラム上で表す点である。（Ｉ，Ｑ）は、例えば送信情報に基づいて、例えばＢＢＩＣ（Baseband Integrated Circuit）で決定される。

　図１Ｃは、デジタルＥＴモードにおける電源電圧の推移の一例を示すグラフである。デジタルＥＴモードでは、エンベロープ信号に基づいて、１フレーム内で複数の離散的な電圧レベルに電源電圧を変動させることで変調波の包絡線が追跡される。その結果、電源電圧信号は矩形波を形成する。

　（実施の形態１）
　以下に、実施の形態１について説明する。

　［１．１　通信装置７の回路構成］
　まず、本実施の形態に係る通信装置７について、図２を参照しながら説明する。図２は、本実施の形態に係る通信装置７の回路構成図である。

　なお、図２は、例示的な回路構成であり、通信装置７は、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供される通信装置７の説明は、限定的に解釈されるべきではない。

　通信装置７は、セルラーネットワークにおけるユーザ端末（ＵＥ：User Equipment）に相当し、典型的には、携帯電話、スマートフォン、タブレットコンピュータ、ウェアラブル・デバイス等である。なお、通信装置７は、ＩｏＴ（Internet of Things）センサ・デバイス、医療／ヘルスケア・デバイス、車、無人航空機（ＵＡＶ：Unmanned Aerial Vehicle）（いわゆるドローン）、無人搬送車（ＡＧＶ：Automated Guided Vehicle）であってもよい。また、通信装置７は、セルラーネットワークにおけるＢＳ（Base Station）として機能してもよい。

　図２に示すように、通信装置７は、トラッカ回路１と、高周波回路４と、ＲＦＩＣ（Radio Frequency Integrated Circuit）５と、アンテナ６と、プリレギュレータ回路１０と、直流電源５０と、を備える。

　トラッカ回路１は、デジタルＥＴモードで複数の離散的電圧を電力増幅器２に供給することができる。図２に示すように、トラッカ回路１は、スイッチトキャパシタ回路２０と、出力スイッチ回路３０と、デジタル制御回路６０と、を備える。

　スイッチトキャパシタ回路２０は、差動型スイッチトキャパシタ回路であり、差動型スイッチトキャパシタ電圧バランサ（Differential Switched-Capacitor Voltage Balancer）と呼ばれる場合もある。スイッチトキャパシタ回路２０は、プリレギュレータ回路１０から受けた第１入力電圧及び第２入力電圧の差分に基づいて、第１出力電圧、第２出力電圧及び第３出力電圧を含む複数の離散的電圧を生成することができる。具体的には、スイッチトキャパシタ回路２０は、第１入力電圧及び第２入力電圧の差分が増加すると、第１出力電圧及び第３出力電圧の差分と第２出力電圧及び第３出力電圧の差分との各々が増加するように、第３出力電圧を生成することができる。つまり、第１入力電圧及び第２入力電圧の差分によって複数の離散的電圧のステップ幅を制御することができる。このとき、第１出力電圧は、第１入力電圧に基づいており、本実施の形態では第１入力電圧と等しい。第２出力電圧は、第２入力電圧に基づいており、本実施の形態では第２入力電圧と等しい。第３出力電圧は、第１入力電圧及び第２入力電圧の差分に基づいており、本実施の形態では、第１出力電圧（第１入力電圧）よりも低く、第２出力電圧（第２入力電圧）よりも高い。スイッチトキャパシタ回路２０の回路構成については、図３を用いて後述する。

　出力スイッチ回路３０は、スイッチトキャパシタ回路２０で生成された複数の離散的電圧のうちの少なくとも１つを選択的に電力増幅器２に出力することができる。つまり、出力スイッチ回路３０は、複数の離散的電圧の中から少なくとも１つの電圧を選択し、選択した電圧を電力増幅器２に出力することができる。出力スイッチ回路３０の回路構成については、図３を用いて後述する。

　デジタル制御回路６０は、ＲＦＩＣ５からのデジタル制御信号に基づいて、スイッチトキャパシタ回路２０及び出力スイッチ回路３０を制御することができる。具体的には、デジタル制御回路６０は、スイッチトキャパシタ回路２０に含まれるスイッチを制御するための制御信号と出力スイッチ回路３０に含まれるスイッチを制御するための制御信号とを生成して出力することができる。デジタル制御回路６０の回路構成については、図３を用いて後述する。なお、デジタル制御回路６０は、トラッカ回路１に含まれなくてもよい。

　プリレギュレータ回路１０は、コンバータ回路の一例であり、磁気レギュレータ又はＤＣ（Direct Current）／ＤＣコンバータと呼ばれる場合もある。本実施の形態では、プリレギュレータ回路１０は、１入力２出力のバックブーストコンバータであり、直流電源５０から供給された電源電圧を互いに独立した可変の２つの電圧（スイッチトキャパシタ回路２０の第１入力電圧及び第２入力電圧）に変換することができる。プリレギュレータ回路１０は、例えばＲＦＩＣ５からの制御信号に基づいて、スイッチトキャパシタ回路２０の第１入力電圧及び第２入力電圧を変化させることができる。具体的には、プリレギュレータ回路１０は、例えば、電力増幅器２で増幅される高周波信号の変調方式に応じて、第１入力電圧及び第２入力電圧の差分を切り替えることができる。より具体的には、プリレギュレータ回路１０は、変調方式のビットレートが高いほど、第１入力電圧及び第２入力電圧の差分を増加させてもよい。このような第１入力電圧及び第２入力電圧の差分の切り替えは、高周波信号のフレームの切り替わりの際に行われてもよい。プリレギュレータ回路１０の回路構成については、図３を用いて後述する。

　高周波信号の変調方式は、高周波信号のコンスタレーションポイントを計測することで特定することができる。変調方式のビットレートが高いほど、分離可能なコンスタレーションポイントの数が多い。

　なお、第１入力電圧及び第２入力電圧の差分を切り替えるための条件は、変調方式に限定されない。例えば、第１入力電圧及び第２入力電圧の差分は、パワークラスなどに応じて切り替えられてもよい。

　直流電源５０は、プリレギュレータ回路１０に電源電圧を供給することができる。直流電源５０としては、例えば、充電式電池（rechargeable battery）を用いることができるが、これに限定されない。

　高周波回路４は、ＲＦＩＣ５及びアンテナ６の間で高周波信号を伝送することができる。図２に示すように、高周波回路４は、電力増幅器２とフィルタ３とを含む。

　電力増幅器２は、ＲＦＩＣ５とフィルタ３との間に接続される。さらに、電力増幅器２は、トラッカ回路１に接続される。電力増幅器２は、トラッカ回路１から受けた複数の離散的電圧を用いて、ＲＦＩＣ５から受けた高周波信号を増幅することができる。

　フィルタ３は、電力増幅器２とアンテナ６との間に接続される。フィルタ３は、所定バンドを含む通過帯域を有する帯域通過フィルタである。なお、フィルタ３は、高周波回路４に含まれなくてもよい。

　所定バンドは、無線アクセス技術（ＲＡＴ：Radio Access Technology）を用いて構築される通信システムのための周波数バンドであり、標準化団体など（例えば３ＧＰＰ（登録商標）（3rd Generation Partnership Project）及びＩＥＥＥ（Institute of Electrical and Electronics Engineers）等）によって予め定義される。通信システムの例としては、５ＧＮＲシステム、ＬＴＥシステム及びＷＬＡＮ（Wireless Local Area Network）システム等を挙げることができる。

　アンテナ６は、高周波回路４から入力された高周波信号を送信する。なお、アンテナ６は、通信装置７に含まれなくてもよい。

　なお、図２に表された通信装置７の回路構成は、例示であり、これに限定されない。例えば、通信装置７は、高周波信号よりも低い中間周波数帯域を用いて信号処理するベースバンド信号処理回路を備えてもよい。

　［１．２　トラッカ回路１の回路構成］
　次に、トラッカ回路１の回路構成について、図３を参照しながら説明する。図３は、本実施の形態に係るトラッカ回路１及びプリレギュレータ回路１０の回路構成図である。

　なお、図３は、例示的な回路構成であり、トラッカ回路１及びプリレギュレータ回路１０は、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供される各回路の説明は、限定的に解釈されるべきではない。

　トラッカ回路１は、上述したように、スイッチトキャパシタ回路２０と、出力スイッチ回路３０と、デジタル制御回路６０と、を備える。なお、トラッカ回路１は、出力スイッチ回路３０及び電力増幅器２の間にフィルタ回路（図示せず）を備えてもよい。

　以下に、スイッチトキャパシタ回路２０、出力スイッチ回路３０、及び、デジタル制御回路６０の回路構成について順に説明する。

　［１．２．１　スイッチトキャパシタ回路２０の回路構成］
　まず、スイッチトキャパシタ回路２０の回路構成について図３を参照しながら説明する。スイッチトキャパシタ回路２０は、キャパシタＣ１１、Ｃ１２、Ｃ２０及びＣ３０と、スイッチＳ１１～Ｓ１４及びＳ２１～Ｓ２４と、入力端子１２１及び１２２と、出力端子１２３～１２５と、を備える。エネルギー及び電荷は、プリレギュレータ回路１０から入力端子１２１及び１２２を介してノードＮ１及びＮ３に入力され、ノードＮ１～Ｎ３から出力端子１２３～１２５を介して出力スイッチ回路３０に引き出される。

　入力端子１２１は、第１入力端子の一例であり、プリレギュレータ回路１０から第１入力電圧（Ｖ３）を受けるための端子である。入力端子１２１は、スイッチトキャパシタ回路２０外でプリレギュレータ回路１０に接続され、スイッチトキャパシタ回路２０内でノードＮ３に接続される。

　入力端子１２２は、第２入力端子の一例であり、プリレギュレータ回路１０から第２入力電圧（Ｖ１）を受けるための端子である。入力端子１２２は、スイッチトキャパシタ回路２０外でプリレギュレータ回路１０に接続され、スイッチトキャパシタ回路２０内でノードＮ１に接続される。

　出力端子１２３は、出力スイッチ回路３０に第１出力電圧（Ｖ３）を供給するための端子である。出力端子１２３は、スイッチトキャパシタ回路２０外で出力スイッチ回路３０に接続され、スイッチトキャパシタ回路２０内でノードＮ３に接続される。なお、出力端子１２３は、入力端子１２１と統合されてもよい。

　出力端子１２４は、出力スイッチ回路３０に第３出力電圧（Ｖ２）を供給するための端子である。出力端子１２４は、スイッチトキャパシタ回路２０外で出力スイッチ回路３０に接続され、スイッチトキャパシタ回路２０内でノードＮ２に接続される。

　出力端子１２５は、出力スイッチ回路３０に第２出力電圧（Ｖ１）を供給するための端子である。出力端子１２５は、スイッチトキャパシタ回路２０外で出力スイッチ回路３０に接続され、スイッチトキャパシタ回路２０内でノードＮ１に接続される。なお、出力端子１２５は、入力端子１２２と統合されてもよい。

　キャパシタＣ１１及びＣ１２の各々は、フライングキャパシタ（トランスファキャパシタと呼ばれる場合もある）として機能する。つまり、キャパシタＣ１１及びＣ１２の各々は、プリレギュレータ回路１０から供給された第１入力電圧及び第２入力電圧を昇圧及び／又は降圧するために用いられる。より具体的には、キャパシタＣ１１及びＣ１２は、３つのノードＮ１～Ｎ３において（Ｖ３－Ｖ２）：（Ｖ２－Ｖ１）＝１：１及びＶ３＞Ｖ２＞Ｖ１を満たすＶ１～Ｖ３が維持されるように、キャパシタＣ１１及びＣ１２とノードＮ１～Ｎ３との間で電荷を移動させる。

　第１出力電圧（Ｖ３）は、第１入力電圧に基づいており、本実施の形態では、第１入力電圧（Ｖ３）と等しい。また、第１出力電圧は、第２出力電圧及び第３出力電圧よりも高い。

　第２出力電圧（Ｖ１）は、第２入力電圧に基づいており、本実施の形態では、第２入力電圧（Ｖ１）と等しい。また、第２出力電圧は、第１出力電圧及び第３出力電圧よりも低い。

　第３出力電圧（Ｖ２）は、第１入力電圧（Ｖ３）及び第２入力電圧（Ｖ１）の差分に基づいており、本実施の形態では、第１出力電圧よりも低く、かつ、第２出力電圧よりも高い。

　キャパシタＣ１１は、２つの電極を有する。キャパシタＣ１１の２つの電極の一方は、スイッチＳ１１の一端及びスイッチＳ１２の一端に接続される。キャパシタＣ１１の２つの電極の他方は、スイッチＳ２１の一端及びスイッチＳ２２の一端に接続される。

　キャパシタＣ１２は、２つの電極を有する。キャパシタＣ１２の２つの電極の一方は、スイッチＳ１３の一端及びスイッチＳ１４の一端に接続される。キャパシタＣ１２の２つの電極の他方は、スイッチＳ２３の一端及びスイッチＳ２４の一端に接続される。

　キャパシタＣ１１及びＣ１２は、第１フェーズ及び第２フェーズが繰り返されることで相補的に充電及び放電を行うことができる。

　具体的には、第１フェーズでは、スイッチＳ１２、Ｓ１３、Ｓ２２及びＳ２３がオンにされる。これにより、キャパシタＣ１１の２つの電極の一方はノードＮ３に接続され、キャパシタＣ１１の２つの電極の他方及びキャパシタＣ１２の２つの電極の一方はノードＮ２に接続され、キャパシタＣ１２の２つの電極の他方はノードＮ１に接続される。

　一方、第２フェーズでは、スイッチＳ１１、Ｓ１４、Ｓ２１及びＳ２４がオンにされる。これにより、キャパシタＣ１２の２つの電極の一方はノードＮ３に接続され、キャパシタＣ１２の２つの電極の他方及びキャパシタＣ１１の２つの電極の一方はノードＮ２に接続され、キャパシタＣ１１の２つの電極の他方はノードＮ１に接続される。

　このような第１フェーズ及び第２フェーズが繰り返されることにより、例えばキャパシタＣ１１及びＣ１２の一方がノードＮ１から充電されているときに、キャパシタＣ１１及びＣ１２の他方がキャパシタＣ２０に放電することができる。つまり、キャパシタＣ１１及びＣ１２は、相補的に充電及び放電を行うことができる。

　キャパシタＣ２０及びＣ３０の各々は、平滑キャパシタとして機能する。つまり、キャパシタＣ２０及びＣ３０の各々は、ノードＮ１～Ｎ３における第１～第３出力電圧（Ｖ３、Ｖ１、Ｖ２）の保持及び平滑化に用いられる。

　キャパシタＣ２０はノードＮ２及びＮ１の間に接続される。具体的には、キャパシタＣ２０の２つの電極の一方は、ノードＮ２に接続される。一方、キャパシタＣ２０の２つの電極の他方は、ノードＮ１に接続される。

　キャパシタＣ３０は、ノードＮ３及びＮ２の間に接続される。具体的には、キャパシタＣ３０の２つの電極の一方は、ノードＮ３に接続される。一方、キャパシタＣ３０の２つの電極の他方は、ノードＮ２に接続される。

　スイッチＳ１１は、キャパシタＣ１１の２つの電極の一方とノードＮ２との間に接続される。具体的には、スイッチＳ１１の一端は、キャパシタＣ１１の２つの電極の一方に接続される。一方、スイッチＳ１１の他端は、ノードＮ２に接続される。

　スイッチＳ１２は、キャパシタＣ１１の２つの電極の一方とノードＮ３との間に接続される。具体的には、スイッチＳ１２の一端は、キャパシタＣ１１の２つの電極の一方に接続される。一方、スイッチＳ１２の他端は、ノードＮ３に接続される。

　スイッチＳ２１は、キャパシタＣ１１の２つの電極の他方とノードＮ１との間に接続される。具体的には、スイッチＳ２１の一端は、キャパシタＣ１１の２つの電極の他方に接続される。一方、スイッチＳ２１の他端は、ノードＮ１に接続される。

　スイッチＳ２２は、キャパシタＣ１１の２つの電極の他方とノードＮ２との間に接続される。具体的には、スイッチＳ２２の一端は、キャパシタＣ１１の２つの電極の他方に接続される。一方、スイッチＳ２２の他端は、ノードＮ２に接続される。

　スイッチＳ１３は、キャパシタＣ１２の２つの電極の一方とノードＮ２との間に接続される。具体的には、スイッチＳ１３の一端は、キャパシタＣ１２の２つの電極の一方に接続される。一方、スイッチＳ１３の他端は、ノードＮ２に接続される。つまり、スイッチＳ１３の他端は、スイッチＳ１１の他端及びスイッチＳ２２の他端に接続される。

　スイッチＳ１４は、キャパシタＣ１２の２つの電極の一方とノードＮ３との間に接続される。具体的には、スイッチＳ１４の一端は、キャパシタＣ１２の２つの電極の一方に接続される。一方、スイッチＳ１４の他端は、ノードＮ３に接続される。つまり、スイッチＳ１４の他端は、スイッチＳ１２の他端に接続される。

　スイッチＳ２３は、キャパシタＣ１２の２つの電極の他方とノードＮ１との間に接続される。具体的には、スイッチＳ２３の一端は、キャパシタＣ１２の２つの電極の他方に接続される。一方、スイッチＳ２３の他端は、ノードＮ１に接続される。つまり、スイッチＳ２３の他端は、スイッチＳ２１の他端に接続される。

　スイッチＳ２４は、キャパシタＣ１２の２つの電極の他方とノードＮ２との間に接続される。具体的には、スイッチＳ２４の一端は、キャパシタＣ１２の２つの電極の他方に接続される。一方、スイッチＳ２４の他端は、ノードＮ２に接続される。つまり、スイッチＳ２４の他端は、スイッチＳ１１の他端、スイッチＳ２２の他端及びスイッチＳ１３の他端に接続される。

　スイッチＳ１２、Ｓ１３、Ｓ２２及びＳ２３を含む第１セットのスイッチと、スイッチＳ１１、Ｓ１４、Ｓ２１及びＳ２４を含む第２セットのスイッチとは、デジタル制御回路６０からの制御信号に基づいて相補的にオン及びオフが切り替えられる。具体的には、第１フェーズでは、第１セットのスイッチがオンにされ、第２セットのスイッチがオフにされる。逆に、第２フェーズでは、第１セットのスイッチがオフにされ、第２セットのスイッチがオンにされる。

　例えば、第１フェーズ及び第２フェーズの一方において、キャパシタＣ１１からキャパシタＣ２０及びＣ３０への充電が実行され、第１フェーズ及び第２フェーズに他方において、キャパシタＣ１２からキャパシタＣ２０及びＣ３０への充電が実行される。つまり、キャパシタＣ２０及びＣ３０には、キャパシタＣ１１又はＣ１２から常に充電されるので、ノードＮ１～Ｎ３から出力スイッチ回路３０へ高速で電流が流れても、ノードＮ１～Ｎ３には高速で電荷が補充され、ノードＮ１～Ｎ３の電位変動を抑制できる。

　このように動作することで、スイッチトキャパシタ回路２０は、キャパシタＣ２０及びＣ３０のそれぞれの両端でほぼ等しい電圧を維持することができる。具体的には、Ｖ１～Ｖ３のラベルが付された４つのノードにおいて、（Ｖ３－Ｖ２）：（Ｖ２－Ｖ１）＝１：１を満たすＶ１～Ｖ３（グランド電位に対する電圧）が維持される。Ｖ１～Ｖ３は、スイッチトキャパシタ回路２０によって出力スイッチ回路３０に供給可能な複数の離散的電圧に対応する。

　なお、（Ｖ３－Ｖ２）：（Ｖ２－Ｖ１）は、１：１に限定されず、任意の比（例えば、２：１、３：１、３：２、１：２、２：３等）に設計され得る。

　また、図３に示したスイッチトキャパシタ回路２０の構成は、一例であり、これに限定されない。例えば、スイッチトキャパシタ回路２０は、３つの離散的な電圧レベルの電圧を供給可能に構成されていたが、４以上の任意の数の離散的な電圧レベルの電圧を供給可能に構成されてもよい。

　［１．２．２　出力スイッチ回路３０の回路構成］
　次に、出力スイッチ回路３０の回路構成について図３を参照しながら説明する。出力スイッチ回路３０は、入力端子１３１～１３３と、スイッチＳ５１～Ｓ５３と、出力端子１３４と、を備える。

　入力端子１３１～１３３は、スイッチトキャパシタ回路２０の第１～第３出力電圧を受けるための端子である。入力端子１３１～１３３は、出力スイッチ回路３０外でスイッチトキャパシタ回路２０の出力端子１２３～１２５にそれぞれ接続され、出力スイッチ回路３０内でスイッチＳ５１～Ｓ５３にそれぞれ接続される。

　出力端子１３４は、電力増幅器２に、複数の離散的電圧のうちの少なくとも１つを選択的に供給するための端子である。出力端子１３４は、出力スイッチ回路３０外で電力増幅器２に接続され、出力スイッチ回路３０内でスイッチＳ５１～Ｓ５３に接続される。

　スイッチＳ５１は、入力端子１３１と出力端子１３４との間に接続される。具体的には、スイッチＳ５１は、入力端子１３１に接続された端子と、出力端子１３４に接続された端子と、を含む。この接続構成において、スイッチＳ５１は、デジタル制御回路６０からの制御信号によってオン／オフが切り替えられることで、入力端子１３１と出力端子１３４との間の接続及び非接続を切り替えることができる。

　スイッチＳ５２は、入力端子１３２と出力端子１３４との間に接続される。具体的には、スイッチＳ５２は、入力端子１３２に接続された端子と、出力端子１３４に接続された端子と、を含む。この接続構成において、スイッチＳ５２は、デジタル制御回路６０からの制御信号によってオン／オフが切り替えられることで、入力端子１３２と出力端子１３４との間の接続及び非接続を切り替えることができる。

　スイッチＳ５３は、入力端子１３３と出力端子１３４との間に接続される。具体的には、スイッチＳ５３は、入力端子１３３に接続された端子と、出力端子１３４に接続された端子と、を含む。この接続構成において、スイッチＳ５３は、デジタル制御回路６０からの制御信号によってオン／オフが切り替えられることで、入力端子１３３と出力端子１３４との間の接続及び非接続を切り替えることができる。

　本実施の形態では、これらのスイッチＳ５１～Ｓ５３は排他的にオンになるように制御される。つまり、スイッチＳ５１～Ｓ５３のいずれかのみがオンにされ、スイッチＳ５１～Ｓ５３の残りがオフにされる。これにより、出力スイッチ回路３０は、スイッチトキャパシタ回路２０の第１～第３出力電圧の中から選択された１つの電圧を電力増幅器２に出力することができる。

　なお、図３に示した出力スイッチ回路３０の構成は、一例であり、これに限定されない。特に、スイッチＳ５１～Ｓ５３は、３つの入力端子１３１～１３３の少なくとも１つを選択的に出力端子１３４に接続できればよく、どのような構成であってもよく、どのように制御されてもよい。例えば、スイッチＳ５１～Ｓ５３のうちの２つがオンにされ、スイッチＳ５１～Ｓ５３のうちの残りの１つがオフにされてもよい。

　なお、スイッチトキャパシタ回路２０から４以上の離散的電圧が供給される場合、出力スイッチ回路３０は、スイッチＳ５１～Ｓ５３に加えて、さらに１以上のスイッチを備えてもよい。

　［１．２．３　デジタル制御回路６０の回路構成］
　次に、デジタル制御回路６０の回路構成について図３を参照しながら説明する。デジタル制御回路６０は、第１コントローラ６１と、第２コントローラ６２と、制御端子１６１～１６４と、を備える。

　第１コントローラ６１は、ＲＦＩＣ５から制御端子１６１及び１６２を介して受信されたソース同期方式のデジタル制御信号を処理して、スイッチトキャパシタ回路２０を制御するための制御信号を生成することができる。スイッチトキャパシタ回路２０に含まれるスイッチＳ１１～Ｓ１４及びＳ２１～Ｓ２４のオン／オフは、第１コントローラ６１からの制御信号によって制御される。

　なお、第１コントローラ６１で処理されるデジタル制御信号は、ソース同期方式のデジタル制御信号に限定されない。例えば、第１コントローラ６１は、クロック埋め込み方式のデジタル制御信号を処理してもよい。また、第１コントローラ６１は、出力スイッチ回路３０を制御するための制御信号を生成してもよい。

　また、本実施の形態では、１セットのクロック信号及びデータ信号が用いられているが、これに限定されない。例えば、デジタル制御信号として、複数セットのクロック信号及びデータ信号が用いられてもよい。

　第２コントローラ６２は、ＲＦＩＣ５から制御端子１６３及び１６４を介して受信されたデジタル制御論理（ＤＣＬ：Digital Control Logic/Line）信号（ＤＣＬ１、ＤＣＬ２）を処理して、出力スイッチ回路３０を制御するための制御信号を生成する。ＤＣＬ信号（ＤＣＬ１、ＤＣＬ２）は、ＲＦＩＣ５によって、高周波信号のエンベロープ信号に基づいて生成される。出力スイッチ回路３０に含まれるスイッチＳ５１～Ｓ５３のオン／オフは、第２コントローラ６２からの制御信号によって制御される。

　ＤＣＬ信号（ＤＣＬ１、ＤＣＬ２）の各々は、１ビット信号である。電圧Ｖ１～Ｖ３の各々は、２つの１ビット信号の組み合わせによって表される。例えば、Ｖ１、Ｖ２及びＶ３は、「００」、「０１」及び「１０」によってそれぞれ表される。電圧レベルの表現には、グレイコード（gray code）が用いられてもよい。

　なお、本実施の形態では、出力スイッチ回路３０の制御に２つのデジタル制御論理信号が用いられているが、デジタル制御論理信号の数は、これに限定されない。例えば、出力スイッチ回路３０の各々が選択可能な電圧レベルの数に応じて１つ又は３以上の任意の数のデジタル制御論理信号が用いられてもよい。また、出力スイッチ回路３０の制御に用いられるデジタル制御信号は、デジタル制御論理信号に限定されない。

　［１．３　プリレギュレータ回路１０の回路構成］
　次に、プリレギュレータ回路１０の回路構成について図３を参照しながら説明する。プリレギュレータ回路１０は、入力端子１１０と、出力端子１１１及び１１２と、スイッチＳ７１～Ｓ７５と、パワーインダクタＬ７１と、キャパシタＣ７１及びＣ７２と、を備える。

　入力端子１１０は、直流電源５０から電源電圧を受けるための端子である。入力端子１１０は、プリレギュレータ回路１０外で直流電源５０に接続され、プリレギュレータ回路１０内でスイッチＳ７１に接続される。

　出力端子１１１は、第１出力端子の一例であり、スイッチトキャパシタ回路２０に第１入力電圧（Ｖ３）を供給するための端子である。出力端子１１１は、プリレギュレータ回路１０外でスイッチトキャパシタ回路２０の入力端子１２１に接続され、プリレギュレータ回路１０内でスイッチＳ７３に接続される。

　出力端子１１２は、第２出力端子の一例であり、スイッチトキャパシタ回路２０に第２入力電圧（Ｖ１）を供給するための端子である。出力端子１１２は、プリレギュレータ回路１０外でスイッチトキャパシタ回路２０の入力端子１２２に接続され、プリレギュレータ回路１０内でスイッチＳ７４に接続される。

　パワーインダクタＬ７１は、直流電圧の昇圧及び降圧に用いられるインダクタである。パワーインダクタＬ７１の一端は、スイッチＳ７１及びＳ７２に接続され、パワーインダクタＬ７１の他端は、スイッチＳ７３～Ｓ７５に接続される。

　スイッチＳ７１は、入力端子１１０とパワーインダクタＬ７１の一端との間に接続される。具体的には、スイッチＳ７１は、入力端子１１０に接続される端子と、パワーインダクタＬ７１の一端に接続される端子と、を含む。この接続構成において、スイッチＳ７１は、オン／オフを切り替えることで、入力端子１１０とパワーインダクタＬ７１の一端との間の接続及び非接続を切り替えることができる。

　スイッチＳ７２は、パワーインダクタＬ７１の一端とグランドとの間に接続される。具体的には、スイッチＳ７２は、パワーインダクタＬ７１の一端に接続される端子と、グランドに接続される端子と、を含む。この接続構成において、スイッチＳ７２は、オン／オフを切り替えることで、パワーインダクタＬ７１の一端とグランドとの間の接続及び非接続を切り替えることができる。

　スイッチＳ７３は、第１スイッチの一例であり、パワーインダクタＬ７１の他端と出力端子１１１との間に接続される。具体的には、スイッチＳ７３は、パワーインダクタＬ７１の他端に接続される端子と、出力端子１１１に接続される端子と、を含む。この接続構成において、スイッチＳ７３は、オン／オフを切り替えることで、パワーインダクタＬ７１の他端と出力端子１１１との間の接続及び非接続を切り替えることができる。

　スイッチＳ７４は、第２スイッチの一例であり、パワーインダクタＬ７１の他端と出力端子１１２との間に接続される。具体的には、スイッチＳ７４は、パワーインダクタＬ７１の他端に接続される端子と、出力端子１１２に接続される端子と、を含む。この接続構成において、スイッチＳ７４は、オン／オフを切り替えることで、パワーインダクタＬ７１の他端と出力端子１１２との間の接続及び非接続を切り替えることができる。

　スイッチＳ７３及びＳ７４の耐電圧は、スイッチトキャパシタ回路２０に含まれるスイッチＳ１１～Ｓ１４及びＳ２１～Ｓ２４の耐電圧よりも低い。逆に言えば、スイッチトキャパシタ回路２０に含まれるスイッチＳ１１～Ｓ１４及びＳ２１～Ｓ２４の耐電圧は、プリレギュレータ回路１０に含まれるスイッチＳ７３及びＳ７４の耐電圧よりも高い。

　なお、２つのスイッチの耐電圧は、直列接続されるトランジスタの数によって比較することができる。具体的には、直列接続されるトランジスタの数が多いスイッチの耐電圧は、直列接続されるトランジスタの数が少ないスイッチの耐電圧よりも高い。

　スイッチＳ７５は、第３スイッチの一例であり、パワーインダクタＬ７１の他端とグランドとの間に接続される。具体的には、スイッチＳ７５は、パワーインダクタＬ７１の他端に接続される端子と、グランドに接続される端子と、を含む。この接続構成において、スイッチＳ７５は、オン／オフを切り替えることで、パワーインダクタＬ７１の他端とグランドとの間の接続及び非接続を切り替えることができる。

　キャパシタＣ７１は、第１キャパシタの一例であり、スイッチＳ７３及び出力端子１１１の間の経路とグランドとの間に接続される。具体的には、キャパシタＣ７１の２つの電極の一方は、スイッチＳ７３及び出力端子１１１に接続され、キャパシタＣ７１の２つの電極の他方は、グランドに接続される。

　キャパシタＣ７２は、第２キャパシタの一例であり、スイッチＳ７４及び出力端子１１２の間の経路とグランドとの間に接続される。具体的には、キャパシタＣ７２の２つの電極の一方は、スイッチＳ７４及び出力端子１１２に接続され、キャパシタＣ７２の２つの電極の他方は、グランドに接続される。

　このように構成されたプリレギュレータ回路１０は、電源電圧を互いに独立した２つの可変電圧（スイッチトキャパシタ回路２０の第１入力電圧及び第２入力電圧）に変換することができる。

　なお、図３に示したプリレギュレータ回路１０の構成は、一例であり、これに限定されない。例えば、スイッチＳ７１～Ｓ７５の一部は、ダイオードに置き換えられてもよい。また、プリレギュレータ回路１０の一部又は全部は、トラッカ回路１に含まれてもよい。

　［１．４　トラッキング方法］
　次に、以上のように構成されたトラッカ回路１による複数の離散的電圧の供給方法であるトラッキング方法について、図４、図５Ａ～図５Ｃ、及び、図６Ａ～図６Ｃを参照しながら説明する。図４は、本実施の形態に係るトラッキング方法を示すフローチャートである。図５Ａは、ＱＰＳＫで変調された高周波信号ＲＦ１と複数の離散的電圧とを示すグラフである。図５Ｂは、ＱＰＳＫで変調された高周波信号ＲＦ１を増幅する電力増幅器の出力電力と発生頻度との関係を示すグラフである。図５Ｃは、ＱＰＳＫで変調された高周波信号ＲＦ１を増幅する電力増幅器２の出力電力と電力効率との関係を示すグラフである。図６Ａは、２５６ＱＡＭで変調された高周波信号ＲＦ２と複数の離散的電圧とを示すグラフである。図６Ｂは、２５６ＱＡＭで変調された高周波信号ＲＦ２を増幅する電力増幅器２の出力電力と発生頻度との関係を示すグラフである。図６Ｃは、２５６ＱＡＭで変調された高周波信号ＲＦ２を増幅する電力増幅器２の出力電力と電力効率との関係を示すグラフである。

　＜ステップＳ１０＞
　スイッチトキャパシタ回路２０は、プリレギュレータ回路１０から、第１入力電圧及び第２入力電圧を受ける。例えば、ＤＦＴｓ－ＯＦＤＭ　ＱＰＳＫ（Discrete Fourier Transform spreading-Orthogonal Frequency Division Multiplexing Quadrature Phase Shift Keying）（以下、単にＱＰＳＫという）で変調された高周波信号ＲＦ１が電力増幅器２で増幅される場合に、スイッチトキャパシタ回路２０は、プリレギュレータ回路１０から、第１入力電圧（Ｖｍａｘ１）及び第２入力電圧（Ｖｍｉｎ１）を受ける。なお、ＱＰＳＫは、ビットレートがより低い変調方式の一例である。

　＜ステップＳ２０＞
　スイッチトキャパシタ回路２０は、第１入力電圧及び第２入力電圧の第１差分に基づいて、複数の第１離散的電圧を生成する。具体的には、スイッチトキャパシタ回路２０は、第１入力電圧に基づく第１出力電圧と、第２入力電圧に基づく第２出力電圧と、第１入力電圧及び第２入力電圧の差分に基づく第３出力電圧と、を生成する。例えば、ＱＰＳＫで変調された高周波信号ＲＦ１が電力増幅器２で増幅される場合に、スイッチトキャパシタ回路２０は、第１入力電圧（Ｖｍａｘ１）及び第２入力電圧（Ｖｍｉｎ１）の第１差分（２Ｖｄ１）に基づいて、第１入力電圧と等しい第１出力電圧（Ｖｍａｘ１）と、第２入力電圧と等しい第２出力電圧（Ｖｍｉｎ１）と、第１入力電圧より第１差分の半分（Ｖｄ１）だけ低く、かつ、第２入力電圧より第１差分の半分（Ｖｄ１）だけ高い第３出力電圧（Ｖｍｉｄ１＝Ｖｍａｘ１－Ｖｄ１＝Ｖｍｉｎ１＋Ｖｄ１）とを、複数の第１離散的電圧として生成する。

　＜ステップＳ３０＞
　出力スイッチ回路３０は、複数の第１離散的電圧のうちの少なくとも１つを選択的に電力増幅器２に出力する。例えば、ＱＰＳＫで変調された高周波信号ＲＦ１が電力増幅器２で増幅される場合に、出力スイッチ回路３０は、エンベロープ信号に基づいて、第１出力電圧（Ｖｍａｘ１）、第２出力電圧（Ｖｍｉｎ１）及び第３出力電圧（Ｖｍｉｄ１）を選択的に電力増幅器２に出力する。これにより、図５Ａに示すように、高周波信号ＲＦ１のエンベロープに基づく電圧が電力増幅器２に供給される。

　このようなステップＳ１０～Ｓ３０によって、図５Ｂ及び図５Ｃに示すように、高周波信号ＲＦ１の最大出力電力に対応する第１出力電圧（Ｖｍａｘ１）を出力し、高周波信号ＲＦ１の最も発生頻度が高い出力電力Ｐｏｕｔ１に対応する第２出力電圧（Ｖｍｉｎ１）を出力することができる。これにより、高周波信号ＲＦ１の最大出力電力をサポートすることができ、かつ、高周波信号ＲＦ１の最も発生頻度が高い出力電力に対する電力効率を改善することができる。さらに、第１出力電圧（Ｖｍａｘ１）及び第２出力電圧（Ｖｍｉｎ１）の中間の第３出力電圧（Ｖｍｉｄ１）を出力することもできるので、最大出力電力と平均出力電圧との間の出力電力に対する電力効率を改善することもできる。

　＜ステップＳ４０＞
　スイッチトキャパシタ回路２０は、プリレギュレータ回路１０から、第３入力電圧及び第４入力電圧を受ける。ここで、第３入力電圧及び第４入力電圧の第２差分は、第１入力電圧及び第２入力電圧の第１差分と異なる。例えば、ＣＰ－ＯＦＤＭ　２５６ＱＡＭ（Cyclic Prefix-Orthogonal Frequency Division Multiplexing 256 Quadrature Amplitude Modulation）（以下、単に２５６ＱＡＭという）で変調された高周波信号ＲＦ２が電力増幅器２で増幅される場合に、スイッチトキャパシタ回路２０は、プリレギュレータ回路１０から、第３入力電圧（Ｖｍａｘ２）及び第４入力電圧（Ｖｍｉｎ２）を受ける。このとき、２５６ＱＡＭのビットレートは、ＱＰＳＫのビットレートよりも高いので、第２差分（２Ｖｄ２）は、第１差分（２Ｖｄ１）よりも大きい。

　なお、２５６ＱＡＭは、ビットレートがより高い変調方式の一例である。一般的に、ＱＡＭ（例えば、２５６ＱＡＭ、６４ＱＡＭ、１６ＱＡＭなど）は、ＰＳＫ（例えば、ＱＰＳＫ、ＢＰＳＫ（Binary Phase-Shift Keying）など）よりも、ビットレートが高く、ＰＡＰＲ（Peak to Average Power Ratio）が大きい。

　＜ステップＳ５０＞
　スイッチトキャパシタ回路２０は、第３入力電圧及び第４入力電圧の第２差分に基づいて、複数の第２離散的電圧を生成する。第３入力電圧及び第４入力電圧の第２差分は、第１入力電圧及び第２入力電圧の第１差分と異なるので、複数の第２離散的電圧は、複数の第１離散的電圧と異なる。例えば、２５６ＱＡＭで変調された高周波信号ＲＦ２が電力増幅器２で増幅される場合に、スイッチトキャパシタ回路２０は、第３入力電圧（Ｖｍａｘ２）及び第４入力電圧（Ｖｍｉｎ２）の第２差分（２Ｖｄ２）に基づいて、第３入力電圧と等しい第４出力電圧（Ｖｍａｘ２）と、第４入力電圧と等しい第５出力電圧（Ｖｍｉｎ２）と、第３入力電圧より第２差分の半分（Ｖｄ２）だけ低く、かつ、第４入力電圧より第２差分の半分（Ｖｄ２）だけ高い第６出力電圧（Ｖｍｉｄ２＝Ｖｍａｘ２－Ｖｄ２＝Ｖｍｉｎ２＋Ｖｄ２）とを、複数の第２離散的電圧として生成する。

　＜ステップＳ６０＞
　出力スイッチ回路３０は、複数の第２離散的電圧のうちの少なくとも１つを選択的に電力増幅器２に出力する。例えば、２５６ＱＡＭで変調された高周波信号ＲＦ２が電力増幅器２で増幅される場合に、出力スイッチ回路３０は、エンベロープ信号に基づいて、第４出力電圧（Ｖｍａｘ２）、第５出力電圧（Ｖｍｉｎ２）及び第６出力電圧（Ｖｍｉｄ２）を選択的に電力増幅器２に出力する。これにより、図６Ａに示すように、高周波信号ＲＦ２のエンベロープに基づく電圧が電力増幅器２に供給される。

　このようなステップＳ４０～Ｓ６０によって、図６Ｂ及び図６Ｃに示すように、高周波信号ＲＦ２の最大出力電力に対応する第４出力電圧（Ｖｍａｘ２）を出力し、高周波信号ＲＦ２の最も発生頻度が高い出力電力Ｐｏｕｔ２に対応する第５出力電圧（Ｖｍｉｎ２）を出力することができる。これにより、高周波信号ＲＦ２の最大出力電力をサポートすることができ、かつ、高周波信号ＲＦ２の最も発生頻度が高い出力電力に対する電力効率を改善することができる。さらに、第４出力電圧（Ｖｍａｘ２）及び第５出力電圧（Ｖｍｉｎ２）の中間の第６出力電圧（Ｖｍｉｄ２）を出力することができるので、最大出力電力と平均出力電圧との間の出力電力に対する電力効率を改善することもできる。

　以上のように、変調方式が異なることで特性（特に、ＰＡＰＲ）が異なる高周波信号に対して、入力電圧を変化させることで、最も発生頻度が高い出力電力に対応する出力電圧（第２出力電圧及び第５出力電圧）と、最大出力電力に対応する出力電圧（第１出力電圧及び第４出力電圧）と、を生成することができる。その結果、スイッチトキャパシタ回路２０で生成される複数の離散的電圧の数を削減しても、電力増幅器２の電力効率の低下を抑制することができ、スイッチトキャパシタ回路２０の構成を簡単化することができる。

　［１．５　効果など］
　以上のように、本実施の形態に係るトラッカ回路１は、複数の離散的電圧を生成するよう構成されたスイッチトキャパシタ回路２０と、複数の離散的電圧の少なくとも１つを選択的に電力増幅器２に出力するよう構成された出力スイッチ回路３０と、を備え、スイッチトキャパシタ回路２０は、第１入力電圧と第１入力電圧よりも低い可変の第２入力電圧との差分に基づいて複数の離散的電圧を生成するよう構成されている。

　これによれば、第１入力電圧及び第２入力電圧の差分に基づいて複数の離散的電圧がスイッチトキャパシタ回路で生成される。したがって、１つの入力電圧に基づいて複数の離散的電圧が生成される場合よりも、複数の離散的電圧をより柔軟に設定することができ、電力増幅器２の電力効率を改善することができる。さらに、スイッチトキャパシタ回路２０で生成される複数の離散的電圧の数（つまりレベルの数）を削減しても、第２入力電圧を変化させることで電力増幅器２の電力効率の低下を抑制することができる。したがって、スイッチトキャパシタ回路２０の構成を簡単化することができ、トラッカ回路１の電力効率を改善することもできる。

　また例えば、本実施の形態に係るトラッカ回路１において、第１入力電圧は可変であってもよい。

　これによれば、第１入力電圧及び第２入力電圧がともに可変であるので、複数の離散的電圧をより柔軟に設定することができる。したがって、電力増幅器２の電力効率をさらに改善することができ、スイッチトキャパシタ回路２０の構成をより簡単化することができる。

　また例えば、本実施の形態に係るトラッカ回路１において、複数の離散的電圧は、第１入力電圧に基づく第１出力電圧と、第２入力電圧に基づく第２出力電圧と、第１入力電圧及び第２入力電圧の差分に基づく第３出力電圧と、を含んでもよい。

　これによれば、第１出力電圧、第２出力電圧及び第３出力電圧のうち第３出力電圧のみが第１入力電圧及び第２入力電圧の差分に基づいて生成されればよく、第１出力電圧及び第２出力電圧の生成のための電力消費を抑制することができ、複数の離散的電圧をより安定的に生成することができる。

　また例えば、本実施の形態に係るトラッカ回路１において、第３出力電圧は、第１出力電圧よりも低くてもよい。

　これによれば、スイッチトキャパシタ回路２０の電力効率を向上させることができ、複数の離散的電圧をより安定的に生成することができる。

　また例えば、本実施の形態に係るトラッカ回路１において、スイッチトキャパシタ回路２０は、第１入力電圧及び第２入力電圧の差分が増加すると、第１出力電圧及び第３出力電圧の差分と第２出力電圧及び第３出力電圧の差分との各々が増加するように、第３出力電圧を生成してもよい。

　これによれば、第１入力電圧及び第２入力電圧の差分によって、複数の離散的電圧におけるステップ幅を制御することができる。したがって、高周波信号の特性（例えばＰＡＰＲなど）に適した複数の離散的電圧を生成することができ、電力効率を改善することができる。

　また例えば、本実施の形態に係るトラッカ回路１において、第１入力電圧及び第２入力電圧の差分は、電力増幅器２で増幅される高周波信号の変調方式に応じて切り替えられてもよい。

　これによれば、変調方式によって高周波信号の特性（例えばＰＡＰＲなど）が変化する場合に、複数の離散的電圧のステップ幅を変化させることができ、電力効率を改善することができる。

　また例えば、本実施の形態に係るトラッカ回路１において、高周波信号の変調方式のビットレートが高いほど、第１入力電圧及び第２入力電圧の差分が大きくてもよい。

　これによれば、変調方式のビットレートが高いほど複数の離散的電圧のステップ幅を広げることができ、ビットレートの増加に伴って増大するＰＡＰＲに対応することができ、電力効率を改善することができる。

　また例えば、本実施の形態に係るトラッカ回路１において、電力増幅器２で増幅される高周波信号のフレームの切り替わりの際に、第１入力電圧及び第２入力電圧の差分が切り替えられてもよい。

　これによれば、第１入力電圧及び第２入力電圧の差分の切り替わり時に複数の離散的電圧が安定しないことによる高周波信号の劣化を抑制することができる。

　また例えば、本実施の形態に係るトラッカ回路１は、電源電圧を第１入力電圧及び第２入力電圧に変換するよう構成されたプリレギュレータ回路１０に接続されてもよい。

　これによれば、トラッカ回路１が１入力２出力のプリレギュレータ回路１０に接続されるので、プリレギュレータ回路１０の数を削減することができる。

　また、本実施の形態に係る通信装置７は、トラッカ回路１と、電源電圧を第１入力電圧及び第２入力電圧に変換するよう構成されたプリレギュレータ回路１０と、高周波信号を処理するよう構成されたＲＦＩＣ５と、電力増幅器２を含み、ＲＦＩＣ５及びアンテナ６の間で高周波信号を伝送するよう構成された高周波回路４と、を備える。

　これによれば、トラッカ回路１と同様の効果を実現することができる。その結果、通信装置７の消費電力を抑制することができ、通信装置７の電池持ちを改善することができる。

　また、本実施の形態に係るトラッキング方法は、第１入力電圧と第１入力電圧よりも低い第２入力電圧とを受け（Ｓ１０）、第１入力電圧及び第２入力電圧の第１差分に基づいて複数の第１離散的電圧を生成し（Ｓ２０）、複数の第１離散的電圧の少なくとも１つを選択的に電力増幅器２に出力し（Ｓ３０）、第３入力電圧と第３入力電圧よりも低い第４入力電圧とを受け（Ｓ４０）、第４入力電圧は、第２入力電圧と異なり、第３入力電圧及び第４入力電圧の第２差分に基づいて複数の第２離散的電圧を生成し（Ｓ５０）、複数の第２離散的電圧の少なくとも１つを選択的に電力増幅器２に出力する（Ｓ６０）。

　これによれば、第１入力電圧及び第２入力電圧の第１差分に基づいて複数の第１離散的電圧が生成され、第３入力電圧及び第４入力電圧の第２差分に基づいて複数の第２離散的電圧が生成される。したがって、１つの入力電圧に基づいて複数の離散的電圧が生成される場合よりも、２つの入力電圧を変化させることによって複数の離散的電圧をより柔軟に設定することができ、電力増幅器２の電力効率を改善することができる。さらに、複数の離散的電圧の数を削減しても、第２入力電圧を変化させることで電力増幅器２の電力効率の低下を抑制することができる。したがって、トラッカ回路１の構成を簡単化することができ、トラッカ回路１の電力効率を改善することもできる。

　（実施の形態１の変形例）
　次に、実施の形態１の変形例について説明する。上記実施の形態１において説明したように、トラッカ回路１は、プリレギュレータ回路１０の一部又は全部を含んでもよい。そこで、本変形例に係るトラッカ回路１は、図７に示すように、プリレギュレータ回路１０の全部を含む。なお、トラッカ回路１は、プリレギュレータ回路１０の一部のみを含んでもよく、例えばキャパシタＣ７１及びＣ７２のみを含んでもよい。

　以上のように、本変形例に係るトラッカ回路１は、第１入力電圧を受ける入力端子１２１と第１入力電圧よりも低い可変の第２入力電圧を受ける入力端子１２２とを含み、複数の離散的電圧を生成するよう構成されたスイッチトキャパシタ回路２０と、複数の離散的電圧の少なくとも１つを選択的に電力増幅器２に出力するよう構成された出力スイッチ回路３０と、入力端子１２１とグランドとの間に接続されるキャパシタＣ７１と、入力端子１２２とグランドとの間に接続されるキャパシタＣ７２と、を備える。

　これによれば、２つの異なるキャパシタＣ７１及びＣ７２にそれぞれシャント接続された入力端子１２１及び１２２を介して第１入力電圧及び第２入力電圧が受けられるので、スイッチトキャパシタ回路２０は、互いに独立した第１入力電圧及び第２入力電圧を受けることができる。したがって、１つの入力電圧に基づいて複数の離散的電圧が生成される場合よりも、複数の離散的電圧をより柔軟に設定することができ、電力増幅器２の電力効率を改善することができる。さらに、スイッチトキャパシタ回路２０で生成される複数の離散的電圧の数（つまりレベルの数）を削減しても、電力増幅器２の電力効率の低下を抑制することができる。したがって、スイッチトキャパシタ回路２０の構成を簡単化することができ、トラッカ回路１の電力効率を改善することもできる。

　また例えば、本変形例に係るトラッカ回路１は、さらに、プリレギュレータ回路１０を備えてもよく、プリレギュレータ回路１０は、パワーインダクタＬ７１と、スイッチトキャパシタ回路２０の入力端子１２１に接続される出力端子１１１と、スイッチトキャパシタ回路２０の入力端子１２２に接続される出力端子１１２と、パワーインダクタＬ７１の出力端と出力端子１１１との間に接続されるスイッチＳ７３と、パワーインダクタＬ７１の出力端と出力端子１１２との間に接続されるスイッチＳ７４と、パワーインダクタＬ７１の出力端とグランドとの間に接続されるスイッチＳ７５と、キャパシタＣ７１及びキャパシタＣ７２と、を含んでもよく、キャパシタＣ７１は、スイッチＳ７３及び出力端子１１１の間の経路とグランドとの間に接続されてもよく、キャパシタＣ７２は、スイッチＳ７４及び出力端子１１２の間の経路とグランドとの間に接続されてもよい。

　これによれば、トラッカ回路１に、１入力２出力のプリレギュレータ回路１０が含まれるので、プリレギュレータ回路１０を別に準備する必要がなく、トラッカ回路１を通信装置７に容易に導入することができる。

　また例えば、本変形例に係るトラッカ回路１において、スイッチトキャパシタ回路２０に含まれるスイッチの耐電圧は、プリレギュレータ回路１０に含まれるスイッチＳ７３及びＳ７４の耐電圧よりも高くてもよい。

　これによれば、スイッチトキャパシタ回路２０に含まれるスイッチの耐電圧を比較的高くすることができ、第１入力電圧及び第２入力電圧の差分が大きい場合にスイッチトキャパシタ回路２０が破壊されることを抑制することができ、複数の離散的電圧をより柔軟に設定することができる。

　（実施の形態２）
　次に、実施の形態２について説明する。本実施の形態では、スイッチトキャパシタ回路が２つのプリレギュレータ回路から２つの入力電圧をそれぞれ受ける点が上記実施の形態１と主として異なる。以下に、上記実施の形態１と異なる点を中心に、本実施の形態について図面を参照しながら説明する。

　［２．１　通信装置７Ａの回路構成］
　本実施の形態に係る通信装置７Ａについて、図８を参照しながら説明する。図８は、本実施の形態に係る通信装置７Ａの回路構成図である。

　なお、図８は、例示的な回路構成であり、通信装置７Ａは、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供される通信装置７Ａの説明は、限定的に解釈されるべきではない。

　本実施の形態に係る通信装置７Ａは、トラッカ回路１と、高周波回路４と、ＲＦＩＣ５と、アンテナ６と、プリレギュレータ回路１０Ａ及び１０Ｂと、直流電源５０と、を備える。

　プリレギュレータ回路１０Ａは、第１コンバータ回路の一例であり、１入力１出力のバックブーストコンバータである。プリレギュレータ回路１０Ａは、直流電源５０から供給された電源電圧を１つの可変電圧（スイッチトキャパシタ回路２０の第１入力電圧）に変換することができる。プリレギュレータ回路１０Ａは、例えばＲＦＩＣ５からの制御信号に基づいて、第１入力電圧を変化させることができる。プリレギュレータ回路１０Ａの回路構成については、図９を用いて後述する。

　プリレギュレータ回路１０Ｂは、第２コンバータ回路の一例であり、１入力１出力のバックブーストコンバータである。プリレギュレータ回路１０Ｂは、直流電源５０から供給された電源電圧を１つの可変電圧（スイッチトキャパシタ回路２０の第２入力電圧）に変換することができる。プリレギュレータ回路１０Ｂは、例えばＲＦＩＣ５からの制御信号に基づいて、第２入力電圧を変化させることができる。プリレギュレータ回路１０Ｂの回路構成については、図９を用いて後述する。

　プリレギュレータ回路１０Ａ及び１０Ｂは、例えば電力増幅器２で増幅される高周波信号の変調方式に応じて、第１入力電圧及び第２入力電圧の差分を切り替えることができる。より具体的には、プリレギュレータ回路１０Ａ及び１０Ｂは、変調方式のビットレートが高いほど、第１入力電圧及び第２入力電圧の差分を増加させてもよい。このような第１入力電圧及び第２入力電圧の差分を切り替えは、高周波信号のフレームの切り替わりの際に行われてもよい。

　［２．２　プリレギュレータ回路１０Ａの回路構成］
　プリレギュレータ回路１０Ａの回路構成について図９を参照しながら説明する。図９は、本実施の形態に係るトラッカ回路１並びにプリレギュレータ回路１０Ａ及び１０Ｂの回路構成図である。

　なお、図９は、例示的な回路構成であり、トラッカ回路１並びにプリレギュレータ回路１０Ａ及び１０Ｂは、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供される各回路の説明は、限定的に解釈されるべきではない。

　プリレギュレータ回路１０Ａは、入力端子１１０Ａと、出力端子１１１Ａと、スイッチＳ７１Ａ～Ｓ７３Ａ及びＳ７５Ａと、パワーインダクタＬ７１Ａと、キャパシタＣ７１Ａと、を備える。

　入力端子１１０Ａは、直流電源５０から電源電圧を受けるための端子である。入力端子１１０Ａは、プリレギュレータ回路１０Ａ外で直流電源５０に接続され、プリレギュレータ回路１０Ａ内でスイッチＳ７１Ａに接続される。

　出力端子１１１Ａは、スイッチトキャパシタ回路２０に第１入力電圧（Ｖ３）を供給するための端子である。出力端子１１１Ａは、プリレギュレータ回路１０Ａ外でスイッチトキャパシタ回路２０の入力端子１２１に接続され、プリレギュレータ回路１０Ａ内でスイッチＳ７３Ａに接続される。

　パワーインダクタＬ７１Ａは、直流電圧の昇圧及び降圧に用いられるインダクタである。パワーインダクタＬ７１Ａの一端は、スイッチＳ７１Ａ及びＳ７２Ａに接続され、パワーインダクタＬ７１Ａの他端は、スイッチＳ７３Ａ及びＳ７５Ａに接続される。

　スイッチＳ７１Ａは、入力端子１１０ＡとパワーインダクタＬ７１Ａの一端との間に接続される。具体的には、スイッチＳ７１Ａは、入力端子１１０Ａに接続される端子と、パワーインダクタＬ７１Ａの一端に接続される端子と、を含む。この接続構成において、スイッチＳ７１Ａは、オン／オフを切り替えることで、入力端子１１０ＡとパワーインダクタＬ７１Ａの一端との間の接続及び非接続を切り替えることができる。

　スイッチＳ７２Ａは、パワーインダクタＬ７１Ａの一端とグランドとの間に接続される。具体的には、スイッチＳ７２Ａは、パワーインダクタＬ７１Ａの一端に接続される端子と、グランドに接続される端子と、を含む。この接続構成において、スイッチＳ７２Ａは、オン／オフを切り替えることで、パワーインダクタＬ７１Ａの一端とグランドとの間の接続及び非接続を切り替えることができる。

　スイッチＳ７３Ａは、パワーインダクタＬ７１Ａの他端と出力端子１１１Ａとの間に接続される。具体的には、スイッチＳ７３Ａは、パワーインダクタＬ７１Ａの他端に接続される端子と、出力端子１１１Ａに接続される端子と、を含む。この接続構成において、スイッチＳ７３Ａは、オン／オフを切り替えることで、パワーインダクタＬ７１Ａの他端と出力端子１１１Ａとの間の接続及び非接続を切り替えることができる。

　スイッチＳ７５Ａは、パワーインダクタＬ７１Ａの他端とグランドとの間に接続される。具体的には、スイッチＳ７５Ａは、パワーインダクタＬ７１Ａの他端に接続される端子と、グランドに接続される端子と、を含む。この接続構成において、スイッチＳ７５Ａは、オン／オフを切り替えることで、パワーインダクタＬ７１Ａの他端とグランドとの間の接続及び非接続を切り替えることができる。

　キャパシタＣ７１Ａは、スイッチＳ７３Ａ及び出力端子１１１Ａの間の経路とグランドとの間に接続される。具体的には、キャパシタＣ７１Ａの２つの電極の一方は、スイッチＳ７３Ａ及び出力端子１１１Ａに接続され、キャパシタＣ７１Ａの２つの電極の他方は、グランドに接続される。

　このように構成されたプリレギュレータ回路１０Ａは、電源電圧を可変電圧Ｖ３（スイッチトキャパシタ回路２０の第１入力電圧）に変換することができる。

　なお、図９に示したプリレギュレータ回路１０Ａの構成は、一例であり、これに限定されない。例えば、スイッチＳ７１Ａ～Ｓ７３Ａ及びＳ７５Ａの一部は、ダイオードに置き換えられてもよい。また、プリレギュレータ回路１０Ａの一部又は全部は、実施の形態１の変形例に係るプリレギュレータ回路１０と同様にトラッカ回路１に含まれてもよい。

　［２．３　プリレギュレータ回路１０Ｂの回路構成］
　プリレギュレータ回路１０Ｂの回路構成について図９を参照しながら説明する。プリレギュレータ回路１０Ｂは、入力端子１１０Ｂと、出力端子１１２Ｂと、スイッチＳ７１Ｂ、Ｓ７２Ｂ、Ｓ７４Ｂ及びＳ７５Ｂと、パワーインダクタＬ７１Ｂと、キャパシタＣ７２Ｂと、を備える。

　入力端子１１０Ｂは、直流電源５０から電源電圧を受けるための端子である。入力端子１１０Ｂは、プリレギュレータ回路１０Ｂ外で直流電源５０に接続され、プリレギュレータ回路１０Ｂ内でスイッチＳ７１Ｂに接続される。

　出力端子１１２Ｂは、スイッチトキャパシタ回路２０に第２入力電圧（Ｖ１）を供給するための端子である。出力端子１１２Ｂは、プリレギュレータ回路１０Ｂ外でスイッチトキャパシタ回路２０の入力端子１２２に接続され、プリレギュレータ回路１０Ｂ内でスイッチＳ７４Ｂに接続される。

　パワーインダクタＬ７１Ｂは、直流電圧の昇圧及び降圧に用いられるインダクタである。パワーインダクタＬ７１Ｂの一端は、スイッチＳ７１Ｂ及びＳ７２Ｂに接続され、パワーインダクタＬ７１Ｂの他端は、スイッチＳ７４Ｂ及びＳ７５Ｂに接続される。

　スイッチＳ７１Ｂは、入力端子１１０ＢとパワーインダクタＬ７１Ｂの一端との間に接続される。具体的には、スイッチＳ７１Ｂは、入力端子１１０Ｂに接続される端子と、パワーインダクタＬ７１Ｂの一端に接続される端子と、を含む。この接続構成において、スイッチＳ７１Ｂは、オン／オフを切り替えることで、入力端子１１０ＢとパワーインダクタＬ７１Ｂの一端との間の接続及び非接続を切り替えることができる。

　スイッチＳ７２Ｂは、パワーインダクタＬ７１Ｂの一端とグランドとの間に接続される。具体的には、スイッチＳ７２Ｂは、パワーインダクタＬ７１Ｂの一端に接続される端子と、グランドに接続される端子と、を含む。この接続構成において、スイッチＳ７２Ｂは、オン／オフを切り替えることで、パワーインダクタＬ７１Ｂの一端とグランドとの間の接続及び非接続を切り替えることができる。

　スイッチＳ７４Ｂは、パワーインダクタＬ７１Ｂの他端と出力端子１１２Ｂとの間に接続される。具体的には、スイッチＳ７４Ｂは、パワーインダクタＬ７１Ｂの他端に接続される端子と、出力端子１１２Ｂに接続される端子と、を含む。この接続構成において、スイッチＳ７４Ｂは、オン／オフを切り替えることで、パワーインダクタＬ７１Ｂの他端と出力端子１１２Ｂとの間の接続及び非接続を切り替えることができる。

　スイッチＳ７５Ｂは、パワーインダクタＬ７１Ｂの他端とグランドとの間に接続される。具体的には、スイッチＳ７５Ｂは、パワーインダクタＬ７１Ｂの他端に接続される端子と、グランドに接続される端子と、を含む。この接続構成において、スイッチＳ７５Ｂは、オン／オフを切り替えることで、パワーインダクタＬ７１Ｂの他端とグランドとの間の接続及び非接続を切り替えることができる。

　キャパシタＣ７２Ｂは、スイッチＳ７４Ｂ及び出力端子１１２Ｂの間の経路とグランドとの間に接続される。具体的には、キャパシタＣ７２Ｂの２つの電極の一方は、スイッチＳ７４Ｂ及び出力端子１１２Ｂに接続され、キャパシタＣ７２Ｂの２つの電極の他方は、グランドに接続される。

　このように構成されたプリレギュレータ回路１０Ｂは、電源電圧を可変電圧Ｖ１（スイッチトキャパシタ回路２０の第２入力電圧）に変換することができる。

　なお、図９に示したプリレギュレータ回路１０Ｂの構成は、一例であり、これに限定されない。例えば、スイッチＳ７１Ｂ、Ｓ７２Ｂ、Ｓ７４Ｂ及びＳ７５Ｂの一部は、ダイオードに置き換えられてもよい。また、プリレギュレータ回路１０Ｂの一部又は全部は、実施の形態１の変形例に係るプリレギュレータ回路１０と同様にトラッカ回路１に含まれてもよい。

　［２．４　効果など］
　以上のように、本実施の形態に係るトラッカ回路１は、電源電圧を第１入力電圧に変換するよう構成されたプリレギュレータ回路１０Ａと、電源電圧を第２入力電圧に変換するよう構成されたプリレギュレータ回路１０Ｂと、に接続される。

　これによれば、従来の通信装置で用いられることが多い１入力１出力のバックブーストコンバータを流用することができ、トラッカ回路１を通信装置７Ａに容易に導入することができる。

　（実施の形態３）
　次に、実施の形態３について説明する。本実施の形態では、プリレギュレータ回路から供給された電圧をトラッカ回路内で降圧することで、スイッチトキャパシタ回路の２つの入力電圧が生成される点が上記実施の形態１及び２と主として異なる。以下に、上記実施の形態１及び２と異なる点を中心に、本実施の形態について図面を参照しながら説明する。

　［３．１　通信装置７Ｂの回路構成］
　本実施の形態に係る通信装置７Ｂについて、図１０を参照しながら説明する。図１０は、本実施の形態に係る通信装置７Ｂの回路構成図である。

　なお、図１０は、例示的な回路構成であり、通信装置７Ｂは、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供される通信装置７Ｂの説明は、限定的に解釈されるべきではない。

　本実施の形態に係る通信装置７Ｂは、トラッカ回路１Ｂと、高周波回路４と、ＲＦＩＣ５と、アンテナ６と、プリレギュレータ回路１０Ａと、直流電源５０と、を備える。

　トラッカ回路１Ｂは、デジタルＥＴモードで複数の離散的電圧を電力増幅器２に供給することができる。図１０に示すように、トラッカ回路１Ｂは、プリレギュレータ回路１０Ｃと、スイッチトキャパシタ回路２０と、出力スイッチ回路３０と、デジタル制御回路６０Ｂと、を備える。

　プリレギュレータ回路１０Ｃは、コンバータ回路の一例であり、バックコンバータである。プリレギュレータ回路１０Ｃは、プリレギュレータ回路１０Ａから供給された第１入力電圧を可変の第２入力電圧に降圧することができる。プリレギュレータ回路１０Ｃは、デジタル制御回路６０からの制御信号に基づいて、第２入力電圧を変化させることができる。プリレギュレータ回路１０Ｃの回路構成については、図１１を用いて後述する。

　プリレギュレータ回路１０Ａ及び１０Ｃは、例えば電力増幅器２で増幅される高周波信号の変調方式に応じて、第１入力電圧及び第２入力電圧の差分を切り替えることができる。より具体的には、プリレギュレータ回路１０Ａ及び１０Ｃは、変調方式のビットレートが高いほど、第１入力電圧及び第２入力電圧の差分を増加させてもよい。このような第１入力電圧及び第２入力電圧の差分を切り替えは、高周波信号のフレームの切り替わりの際に行われてもよい。なお、プリレギュレータ回路１０Ａは、実施の形態１の変形例に係るプリレギュレータ回路１０と同様にトラッカ回路１Ｂに含まれてもよい。

　デジタル制御回路６０Ｂは、ＲＦＩＣ５からのデジタル制御信号に基づいて、スイッチトキャパシタ回路２０及び出力スイッチ回路３０に加えてプリレギュレータ回路１０Ｃを制御することができる。具体的には、デジタル制御回路６０Ｂは、さらに、プリレギュレータ回路１０Ｃに含まれるスイッチを制御するための制御信号を生成して出力することができる。デジタル制御回路６０Ｂの回路構成については、図１１を用いて後述する。なお、デジタル制御回路６０Ｂは、トラッカ回路１Ｂに含まれなくてもよい。

　［３．２　トラッカ回路１Ｂの回路構成］
　トラッカ回路１Ｂの回路構成について図１１を参照しながら説明する。図１１は、本実施の形態に係るトラッカ回路１Ｂ及びプリレギュレータ回路１０Ａの回路構成図である。

　なお、図１１は、例示的な回路構成であり、トラッカ回路１Ｂ並びにプリレギュレータ回路１０Ａは、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供される各回路の説明は、限定的に解釈されるべきではない。

　トラッカ回路１Ｂは、上述したように、プリレギュレータ回路１０Ｃと、スイッチトキャパシタ回路２０と、出力スイッチ回路３０と、デジタル制御回路６０Ｂと、を備える。なお、トラッカ回路１Ｂは、出力スイッチ回路３０及び電力増幅器２の間にフィルタ回路（図示せず）を備えてもよい。

　以下に、プリレギュレータ回路１０Ｃ及びデジタル制御回路６０Ｂの回路構成について順に説明する。

　［３．２．１　プリレギュレータ回路１０Ｃの回路構成］
　まず、プリレギュレータ回路１０Ｃの回路構成について図１１を参照しながら説明する。プリレギュレータ回路１０Ｃは、入力端子１１０Ｃと、出力端子１１２Ｃと、スイッチＳ７１Ｃ及びＳ７２Ｃと、パワーインダクタＬ７１Ｃと、キャパシタＣ７２Ｃと、を備える。

　入力端子１１０Ｃは、プリレギュレータ回路１０Ａから第１入力電圧を受けるための端子である。入力端子１１０Ｃは、プリレギュレータ回路１０Ｃ外でプリレギュレータ回路１０Ａに接続され、プリレギュレータ回路１０Ｃ内でスイッチＳ７１Ｃに接続される。

　出力端子１１２Ｃは、スイッチトキャパシタ回路２０に第２入力電圧（Ｖ１）を供給するための端子である。出力端子１１２Ｃは、プリレギュレータ回路１０Ｃ外でスイッチトキャパシタ回路２０の入力端子１２２に接続され、プリレギュレータ回路１０Ｃ内でパワーインダクタＬ７１Ｃに接続される。

　パワーインダクタＬ７１Ｃは、直流電圧の昇圧及び降圧に用いられるインダクタである。パワーインダクタＬ７１Ｃの一端は、スイッチＳ７１Ｃ及びＳ７２Ｃに接続され、パワーインダクタＬ７１Ｃの他端は、出力端子１１２Ｃに接続される。

　スイッチＳ７１Ｃは、入力端子１１０ＣとパワーインダクタＬ７１Ｃの一端との間に接続される。具体的には、スイッチＳ７１Ｃは、入力端子１１０Ｃに接続される端子と、パワーインダクタＬ７１Ｃの一端に接続される端子と、を含む。この接続構成において、スイッチＳ７１Ｃは、オン／オフを切り替えることで、入力端子１１０ＣとパワーインダクタＬ７１Ｃの一端との間の接続及び非接続を切り替えることができる。

　スイッチＳ７２Ｃは、パワーインダクタＬ７１Ｃの一端とグランドとの間に接続される。具体的には、スイッチＳ７２Ｃは、パワーインダクタＬ７１Ｃの一端に接続される端子と、グランドに接続される端子と、を含む。この接続構成において、スイッチＳ７２Ｃは、オン／オフを切り替えることで、パワーインダクタＬ７１Ｃの一端とグランドとの間の接続及び非接続を切り替えることができる。

　キャパシタＣ７２Ｃは、パワーインダクタＬ７１Ｃの他端及び出力端子１１２Ｃの間の経路とグランドとの間に接続される。具体的には、キャパシタＣ７２Ｃの２つの電極の一方は、パワーインダクタＬ７１Ｃの他端及び出力端子１１２Ｃに接続され、キャパシタＣ７２Ｃの２つの電極の他方は、グランドに接続される。

　このように構成されたプリレギュレータ回路１０Ｃは、可変電圧Ｖ３（スイッチトキャパシタ回路２０の第１入力電圧）を可変電圧Ｖ１（スイッチトキャパシタ回路２０の第２入力電圧）に降圧することができる。

　なお、図１１に示したプリレギュレータ回路１０Ｃの構成は、一例であり、これに限定されない。例えば、スイッチＳ７２Ｃは、ダイオードに置き換えられてもよい。また、プリレギュレータ回路１０Ｃは、ブーストコンバータであってもよい。この場合、プリレギュレータ回路１０Ｃは、プリレギュレータ回路１０Ａから第２入力電圧を受けて、第２入力電圧を第１入力電圧に昇圧するよう構成されればよい。

　［３．２．２　デジタル制御回路６０Ｂの回路構成］
　次に、デジタル制御回路６０Ｂの回路構成について図１１を参照しながら説明する。デジタル制御回路６０Ｂは、第１コントローラ６１Ｂと、第２コントローラ６２と、制御端子１６１～１６４と、を備える。

　第１コントローラ６１Ｂは、ＲＦＩＣ５から制御端子１６１及び１６２を介して受信されたソース同期方式のデジタル制御信号を処理して、スイッチトキャパシタ回路２０及びプリレギュレータ回路１０Ｃを制御するための制御信号を生成することができる。プリレギュレータ回路１０Ｃに含まれるスイッチＳ７１Ｃ及びＳ７２Ｃのオン／オフは、第１コントローラ６１Ｂからの制御信号によって制御される。

　なお、第１コントローラ６１Ｂで処理されるデジタル制御信号は、ソース同期方式のデジタル制御信号に限定されない。例えば、第１コントローラ６１Ｂは、クロック埋め込み方式のデジタル制御信号を処理してもよい。また、第１コントローラ６１Ｂは、出力スイッチ回路３０を制御するための制御信号を生成してもよい。

　また、本実施の形態では、１セットのクロック信号及びデータ信号が用いられているが、これに限定されない。例えば、デジタル制御信号として、複数セットのクロック信号及びデータ信号が用いられてもよい。例えば、プリレギュレータ回路１０Ｃ及びスイッチトキャパシタ回路２０に対して個別にクロック信号及びデータ信号のセットが用いられてもよい。

　［３．３　効果など］
　以上のように、本実施の形態に係るトラッカ回路１Ｂは、さらに、第１入力電圧を第２入力電圧に降圧するよう構成されたプリレギュレータ回路１０Ｃを備える。

　これによれば、従来の通信装置で用いられることが多い１入力１出力のバックブーストコンバータを流用することができ、さらに、１つのバックブーストコンバータでトラッカ回路１Ｂを動作させることができる。したがって、トラッカ回路１Ｂを通信装置７Ｂにより容易に導入することができる。

　（他の実施の形態）
　以上、本発明に係るトラッカ回路、通信装置及びトラッキング方法について、実施の形態に基づいて説明したが、本発明に係るトラッカ回路、通信装置及びトラッキング方法は、上記実施の形態に限定されるものではない。上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、上記トラッカ回路を内蔵した各種機器も本発明に含まれる。

　例えば、上記各実施の形態に係る各種回路の回路構成において、図面に開示された各回路素子及び信号経路を接続する経路の間に、別の回路素子及び配線などが挿入されてもよい。例えば、トラッカ回路１と電力増幅器２との間に、インダクタ及び／又はキャパシタが挿入されてもよい。

　なお、上記各実施の形態では、スイッチトキャパシタ回路２０のノードＮ３に第１入力電圧が供給され、ノードＮ１に第２入力電圧が供給されていたが、これに限定されない。例えば、ノードＮ２に第１入力電圧が供給され、ノードＮ１に第２入力電圧が供給されてもよい。この場合、第１入力電圧及び第２入力電圧の差分に基づく第３出力電圧は、出力端子１２３から出力される。また、ノードＮ３に第１入力電圧が供給され、ノードＮ２に第２入力電圧が供給されてもよい。この場合、第１入力電圧及び第２入力電圧の差分に基づく第３出力電圧は、出力端子１２５から出力される。

　なお、上記各実施の形態では、スイッチトキャパシタ回路２０は、３つの離散的電圧を生成していたが、離散的電圧の数は３つに限定されない。例えば、スイッチトキャパシタ回路２０は、４つ以上の離散的電圧を生成してもよい。

　なお、上記実施の形態に係るトラッカ回路１及び／又は１Ｂは、複数の出力スイッチ回路を備えてもよい。この場合、トラッカ回路１及び／又は１Ｂは、複数の電力増幅器に異なる電圧を供給することが可能となる。

　本発明は、電力増幅器に電圧を供給するトラッカ回路として、携帯電話などの通信機器に広く利用できる。

　１、１Ｂ　トラッカ回路
　２　電力増幅器
　３　フィルタ
　４　高周波回路
　５　ＲＦＩＣ
　６　アンテナ
　７、７Ａ、７Ｂ　通信装置
　１０、１０Ａ、１０Ｂ、１０Ｃ　プリレギュレータ回路
　２０　スイッチトキャパシタ回路
　３０　出力スイッチ回路
　５０　直流電源
　６０、６０Ｂ　デジタル制御回路
　６１、６１Ｂ　第１コントローラ
　６２　第２コントローラ
　１１０、１１０Ａ、１１０Ｂ、１１０Ｃ、１２１、１２２、１３１、１３２、１３３　入力端子
　１１１、１１１Ａ、１１２、１１２Ｂ、１１２Ｃ、１２３、１２４、１２５、１３４　出力端子
　１６１、１６２、１６３、１６４　制御端子

Claims (20)

1. 　複数の離散的電圧を生成するよう構成されたスイッチトキャパシタ回路と、
   　前記複数の離散的電圧の少なくとも１つを選択的に電力増幅器に出力するよう構成された出力スイッチ回路と、を備え、
   　前記スイッチトキャパシタ回路は、第１入力電圧と前記第１入力電圧よりも低い可変の第２入力電圧との差分に基づいて前記複数の離散的電圧を生成するよう構成されている、
   　トラッカ回路。
2. 　前記第１入力電圧は可変である、
   　請求項１に記載のトラッカ回路。
3. 　前記複数の離散的電圧は、前記第１入力電圧に基づく第１出力電圧と、前記第２入力電圧に基づく第２出力電圧と、前記第１入力電圧及び前記第２入力電圧の差分に基づく第３出力電圧と、を含む、
   　請求項２に記載のトラッカ回路。
4. 　前記第３出力電圧は、前記第１出力電圧よりも低い、
   　請求項３に記載のトラッカ回路。
5. 　前記スイッチトキャパシタ回路は、前記第１入力電圧及び前記第２入力電圧の差分が増加すると、前記第１出力電圧及び前記第３出力電圧の差分と前記第２出力電圧及び前記第３出力電圧の差分との各々が増加するように、前記第３出力電圧を生成する、
   　請求項３又は４に記載のトラッカ回路。
6. 　前記第１入力電圧及び前記第２入力電圧の差分は、前記電力増幅器で増幅される高周波信号の変調方式に応じて切り替えられる、
   　請求項１～５のいずれか１項に記載のトラッカ回路。
7. 　前記高周波信号の変調方式のビットレートが高いほど、前記第１入力電圧及び前記第２入力電圧の差分が大きい、
   　請求項６に記載のトラッカ回路。
8. 　前記電力増幅器で増幅される高周波信号のフレームの切り替わりの際に、前記第１入力電圧及び前記第２入力電圧の差分が切り替えられる、
   　請求項６又は７に記載のトラッカ回路。
9. 　前記トラッカ回路は、電源電圧を前記第１入力電圧及び前記第２入力電圧に変換するよう構成されたコンバータ回路に接続される、
   　請求項１～８のいずれか１項に記載のトラッカ回路。
10. 　前記トラッカ回路は、電源電圧を前記第１入力電圧に変換するよう構成された第１コンバータ回路と、前記電源電圧を前記第２入力電圧に変換するよう構成された第２コンバータ回路と、に接続される、
    　請求項１～８のいずれか１項に記載のトラッカ回路。
11. 　前記トラッカ回路は、さらに、前記第１入力電圧を前記第２入力電圧に降圧するよう構成されたコンバータ回路を備える、
    　請求項１～８のいずれか１項に記載のトラッカ回路。
12. 　請求項１～１１のいずれか１項に記載のトラッカ回路と、
    　電源電圧を前記第１入力電圧及び前記第２入力電圧に変換するよう構成されたコンバータ回路と、
    　高周波信号を処理するよう構成された信号処理回路と、
    　前記電力増幅器を含み、前記信号処理回路及びアンテナの間で前記高周波信号を伝送するよう構成された高周波回路と、を備える、
    　通信装置。
13. 　第１入力電圧を受ける第１入力端子と前記第１入力電圧よりも低い可変の第２入力電圧を受ける第２入力端子とを含み、複数の離散的電圧を生成するよう構成されたスイッチトキャパシタ回路と、
    　前記複数の離散的電圧の少なくとも１つを選択的に電力増幅器に出力するよう構成された出力スイッチ回路と、
    　前記第１入力端子とグランドとの間に接続される第１キャパシタと、
    　前記第２入力端子とグランドとの間に接続される第２キャパシタと、を備える、
    　トラッカ回路。
14. 　前記トラッカ回路は、さらに、コンバータ回路を備え、
    　前記コンバータ回路は、
    　パワーインダクタと、
    　前記スイッチトキャパシタ回路の前記第１入力端子に接続される第１出力端子と、
    　前記スイッチトキャパシタ回路の前記第２入力端子に接続される第２出力端子と、
    　前記パワーインダクタの出力端と前記第１出力端子との間に接続される第１スイッチと、
    　前記パワーインダクタの前記出力端と前記第２出力端子との間に接続される第２スイッチと、
    　前記パワーインダクタの前記出力端とグランドとの間に接続される第３スイッチと、
    　前記第１キャパシタ及び前記第２キャパシタと、を含み、
    　前記第１キャパシタは、前記第１スイッチ及び前記第１出力端子の間の経路とグランドとの間に接続され、
    　前記第２キャパシタは、前記第２スイッチ及び前記第２出力端子の間の経路とグランドとの間に接続される、
    　請求項１３に記載のトラッカ回路。
15. 　前記スイッチトキャパシタ回路に含まれるスイッチの耐電圧は、前記コンバータ回路に含まれる前記第１スイッチ及び前記第２スイッチの耐電圧よりも高い、
    　請求項１４に記載のトラッカ回路。
16. 　前記複数の離散的電圧は、前記第１入力電圧に基づく第１出力電圧と、前記第２入力電圧に基づく第２出力電圧と、前記第１入力電圧及び前記第２入力電圧の差分に基づく第３出力電圧と、を含む、
    　請求項１３～１５のいずれか１項に記載のトラッカ回路。
17. 　前記第３出力電圧は、前記第１出力電圧よりも低い、
    　請求項１６に記載のトラッカ回路。
18. 　前記スイッチトキャパシタ回路は、前記第１入力電圧及び前記第２入力電圧の差分が増加すると、前記第１出力電圧及び前記第３出力電圧の差分と前記第２出力電圧及び前記第３出力電圧の差分との各々が増加するように、前記第３出力電圧を生成する、
    　請求項１６又は１７に記載のトラッカ回路。
19. 　請求項１３～１８のいずれか１項に記載のトラッカ回路と、
    　電源電圧を前記第１入力電圧及び前記第２入力電圧に変換するよう構成されたコンバータ回路と、
    　高周波信号を処理するよう構成された信号処理回路と、
    　前記電力増幅器を含み、前記信号処理回路及びアンテナの間で前記高周波信号を伝送するよう構成された高周波回路と、を備える、
    　通信装置。
20. 　第１入力電圧と前記第１入力電圧よりも低い第２入力電圧とを受け、
    　前記第１入力電圧及び前記第２入力電圧の第１差分に基づいて複数の第１離散的電圧を生成し、
    　前記複数の第１離散的電圧の少なくとも１つを選択的に電力増幅器に出力し、
    　第３入力電圧と前記第３入力電圧よりも低い第４入力電圧とを受け、前記第４入力電圧は、前記第２入力電圧と異なり、
    　前記第３入力電圧及び前記第４入力電圧の第２差分に基づいて複数の第２離散的電圧を生成し、
    　前記複数の第２離散的電圧の少なくとも１つを選択的に前記電力増幅器に出力する、
    　トラッキング方法。

Images