WO2024123026A1 - 블랭크 구간 동안 소비전력을 최소로 하는 타이밍 컨트롤러 - Google Patents

블랭크 구간 동안 소비전력을 최소로 하는 타이밍 컨트롤러 Download PDF

Info

Publication number
WO2024123026A1
WO2024123026A1 PCT/KR2023/019848 KR2023019848W WO2024123026A1 WO 2024123026 A1 WO2024123026 A1 WO 2024123026A1 KR 2023019848 W KR2023019848 W KR 2023019848W WO 2024123026 A1 WO2024123026 A1 WO 2024123026A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
blank
timing controller
blank section
period
Prior art date
Application number
PCT/KR2023/019848
Other languages
English (en)
French (fr)
Inventor
최상대
Original Assignee
주식회사 엘엑스세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘엑스세미콘 filed Critical 주식회사 엘엑스세미콘
Publication of WO2024123026A1 publication Critical patent/WO2024123026A1/ko

Links

Images

Definitions

  • the present invention relates to a timing controller, and in particular, it is possible to minimize power consumption during a blank period by disabling the operation of a functional block included within the timing controller or a memory device included in the functional block during the blank period. It is about a timing control circuit.
  • a display device includes a display panel that reproduces images, a driving unit that drives the display panel, and a timing controller that controls the operation of the driving unit.
  • the driver includes a gate driver and a data driver that drive gate lines and data lines formed on the display panel.
  • the timing controller receives a plurality of control signals and image data from an external driving system (not shown) and generates a main clock signal and a plurality of control signals for controlling the driving unit.
  • the driver responds to the control signal received from the timing controller, processes the image data into a source signal, and outputs it to the display panel. At this time, the image data is sent from the external driving system and transmitted to the driving unit via the timing controller.
  • the display panel operates by alternating between an active period or display period in which a source signal is input and a blank period in which a source signal is not input between each active period. During the blank period, the driver supplies a single voltage to the display panel to prevent leakage current of the display panel.
  • the timing controller there is a functional block that operates normally during the active period, that is, the display period, but does not need to perform an operation during the blank period.
  • these functional blocks there is a problem that unnecessary power is consumed because the functional blocks in which storage means, that is, memory, are installed are always operated in an activated state even during a blank section when the corresponding functional block does not need to operate.
  • the technical problem to be solved by the present invention is to provide a timing controller that can minimize power consumption during the blank period by disabling the operation of the internal functional block or the memory device included in the functional block during the blank period. It's in the thing.
  • Another technical problem to be solved by the present invention includes a timing controller that can minimize power consumption during a blank period by disabling the operation of an internal functional block or a memory device included in the functional block during the blank period.
  • the object is to provide a display device that
  • a timing controller that minimizes power consumption during a blank period uses a control signal received from an external system to generate a clock signal, a gate drive signal, and a data drive signal.
  • a blank section detection circuit that generates a blank section detection signal using the clock signal and the gate drive signal, and a display section and blank section in response to the gate drive signal, the data drive signal, and the blank section detection signal. It includes a function block group that includes a plurality of function blocks that perform operations in concert.
  • a timing controller that minimizes power consumption during a blank period drives a clock signal, a gate drive signal, and data using a control signal received from an external system.
  • a blank section detection circuit that restores the signal and generates a blank section detection signal using the clock signal and the gate driving signal, a power-down control signal generation circuit that generates a power-down control signal using the blank section detection signal, and It includes a functional block group including a plurality of functional blocks that perform operations according to the display period and blank period in response to the gate driving signal, the data driving signal, and the power-down control signal.
  • a display device that minimizes power consumption during a blank period according to one aspect of the present invention for achieving the above other technical problem is a clock clock using a display panel, a driver that drives the display panel, and a control signal received from an external system.
  • a blank section detection circuit that restores a signal, a gate drive signal, and a data drive signal, and generates a blank section detection signal using the clock signal and the gate drive signal, and detects the gate drive signal, the data drive signal, and the blank section. It includes a functional block group including a plurality of functional blocks that perform operations according to the display section and blank section in response to signals, and includes a timing controller that controls the operation of the driver.
  • a display device that minimizes power consumption during a blank period according to another aspect of the present invention for achieving the above technical problem uses a display panel, a driver that drives the display panel, and a control signal received from an external system.
  • a blank section detection circuit that restores the clock signal, gate drive signal, and data drive signal, and generates a blank section detection signal using the clock signal and the gate drive signal, and generates a power-down control signal using the blank section detection signal. It includes a power-down control signal generation circuit and a function block group including a plurality of function blocks that perform operations according to the display period and blank period in response to the gate drive signal, the data drive signal, and the power-down control signal. and a timing controller that controls the operation of the driver.
  • the display device that minimizes power consumption during the blank section according to the present invention as described above includes the functional block itself and/or storage means associated with the functional block that normally consumes power during the display section but does not require operation during the blank section.
  • Figure 1 is an example of a timing controller that minimizes power consumption during a blank period according to the present invention.
  • Figure 2 is a time diagram of the operation mode of the display panel according to the type of display panel.
  • Figure 3 shows waveforms of a plurality of power-down control signals applied to a display panel that does not provide a touch panel function.
  • Figure 4 shows waveforms of a plurality of power-down control signals applied to an AIT (VBS) display panel.
  • VBS AIT
  • Figure 5 shows the waveforms of a plurality of power-down control signals applied to the AIT (LHB) display panel.
  • Figure 6 shows the waveforms of the operation control signal and power-down control signal of the CABC unit that constitutes the driver that drives the display panel that does not provide a touch panel function.
  • Figure 1 is an example of a timing controller that minimizes power consumption during a blank period according to the present invention.
  • the timing controller 100 which minimizes power consumption during the blank section according to the present invention, includes a blank section detection circuit 110, a power-down control signal generation circuit 120, and a plurality of functional blocks. Includes a functional block group 130.
  • the timing controller 100 uses a control signal (CON) received from an external system (not shown) using a clock signal recovery circuit (not shown) to generate a clock signal (CLK), a gate driving signal (Gate_D), and a data driving signal. Restore (DATA_D).
  • CON control signal
  • CLK clock signal
  • Gate_D gate driving signal
  • DATA_D data driving signal. Restore
  • the blank section detection circuit 110 generates a blank section detection signal (BLANK_Dur) using a clock signal (CLK) and a gate driving signal (Gate_D). If the display section is a section in which a source signal is transmitted to the display, the blank section is a section in which the source signal is not transmitted to the display, and details about this will be described later.
  • the blank section detection signal (BLANK_Dur) is a signal that is inactivated during the display section and activated during the blank section.
  • the fact that the blank section detection signal (BLANK_Dur) is activated means that the blank section detection signal (BLANK_Dur) maintains a voltage level indicating an inactivated state and then transitions to a voltage level indicating an activated state. For example, when the blank section detection signal (BLANK_Dur) has a logic low value, it is determined to be a display section, and when it transitions to a logic high value, it is determined to be a blank section.
  • the blank section detection circuit 110 uses a clock signal (CLK) and a gate driving signal (Gate_D) to precisely generate the blank section detection signal (BLANK_Dur) in synchronization with the clock signal (CLK).
  • CLK clock signal
  • Gate_D gate driving signal
  • a clock signal (CLK) and a gate driving signal (Gate_D) are used to generate a blank section detection signal (BLANK_Dur) that is in sync with the clock signal (CLK).
  • the power-down control signal generation circuit 120 causes each of the plurality of functional blocks included in the functional block group 130 to operate in one of the normal operation mode and the power-down mode in response to the blank section detection signal (BLANK_Dur). , Generates a plurality of power-down control signals (BIST mem_pd, CABC mom_pd, Block1 mem_pd) that allow the memory devices included in the plurality of functional blocks to operate in one of the normal operation mode and the power-down mode.
  • the power-down control signal BIST mem_pd indicates whether a memory device (not shown) included in the BIST execution unit 131, which will be described later, operates in power-down mode.
  • the functional block group 130 includes a plurality of functional blocks, for example, a BIST performance unit 131, a CABC 132, a DGA 133, a DITHER 134, an image quality IP 135, and a plurality of Other function blocks (136 to 138) may be included.
  • a BIST performance unit 131 for example, a BIST performance unit 131, a CABC 132, a DGA 133, a DITHER 134, an image quality IP 135, and a plurality of Other function blocks (136 to 138) may be included.
  • the gate driving signal (Gate_D) When operating in display mode, the gate driving signal (Gate_D) must be activated, and when operating in blank mode, the gate driving signal (Gate_D) must be deactivated.
  • the present invention proposes to use the blank section detection circuit 110 to generate a blank section detection signal (BLANK_Dur) that is activated and deactivated in response to the display mode and blank mode, respectively, from the state of the gate driving signal (Gate_D).
  • the normal operation mode refers to a state in which a plurality of function blocks included in the function block group 130 and memory devices included in the function blocks perform the functions assigned to them while consuming a certain amount of power
  • power-down Mode refers to an operating state that minimizes power consumption by preventing a specific functional block from performing an operation.
  • An example of a normal operation mode may be an operation state in an active section or a display section
  • an example of a power-down mode may be an operation state in a blank section. That is, in a display section operating in a normal operation mode, a plurality of functional blocks constituting the functional block group 130 perform normal functions or at least one functional block (131 to 138) depending on the state of the blank section detection signal (BLANK_Dur). ) is operated in an idle state or the power consumption of the storage means included in the corresponding function block is minimized.
  • BLANK_Dur blank section detection signal
  • a circuit is constructed that shifts the power-down mode voltage level to prevent the circuit of the subsequent stage electrically connected to the stage outputting the power-down mode voltage level from operating. The same applies to the memory device included in the corresponding functional block, so that the memory device included in the functional block consumes the minimum power.
  • the BIST performing unit 131 is a functional block that can perform a function of testing defects between memory cells using a BIST (Built In Self Test) circuit.
  • the CABC 132 performs a Content-based Adaptive Brightness Control (CABC) function. It analyzes the original image data, adjusts the set gamma curve value, and controls the backlight (LED). ) performs the function of increasing the efficiency of power consumption by adjusting the brightness of the device.
  • CABC Content-based Adaptive Brightness Control
  • the digital gamma control unit 133 generates positive and negative gamma voltages with different values through a plurality of gamma blocks (not shown), and the gamma voltage is generated according to 256 gray levels.
  • the DITHER unit 134 performs dithering on image data played on a display (not shown).
  • the image quality IP 135 is an image processor used to improve the image quality of a display panel (not shown).
  • function blocks 136 to 138 are examples of function blocks that the designer of the timing controller 100 can add as needed.
  • the plurality of functional blocks 131 to 138 described above have their own storage means necessary to perform the corresponding function or utilize a separate storage means.
  • the test in the BIST execution unit 131 is performed on a plurality of functional blocks ( 132 to 135) and test for defects between storage means, that is, memory cells.
  • the operation of the display panel can also provide a means of receiving touch information from the user.
  • the operation of the display panel can be divided as described below, depending on the case where the display panel only reproduces images and the case where it performs the function of receiving touch information in parallel.
  • display touch panels can be divided into add on mode touch panels, on cell touch panels, and in cell touch panels.
  • in-cell touch panels have the advantage of allowing the thickness of the display module to be thinner and significantly reducing the production cost of the touch panel as the touch electrodes of the touch panel are embedded inside the display panel.
  • Each functional block included in the functional block group 130 shown in FIG. 1 may have an independent function and may be a semiconductor IP capable of reusable circuit or chip layout design.
  • SoC System on Chip
  • FPGA Field Programmable Gate Array
  • Figure 2 is a time diagram of the operation mode of the display panel according to the type of display panel.
  • Display panels can be divided into display panels that only play video (Non-AIT) and AIT (Advanced In-cell Touch) panels (AIT(VBS) and AIT(LHB)).
  • VBS is an abbreviation for Vertical Blank Stretch
  • LHB is an abbreviation of the first letters of Long Horizontal Blank.
  • the blank section (Blank) per frame is less than 5%
  • AIT AIT
  • VBS AIT display panel
  • LHB AIT display panel
  • the effect of the present invention is to use AIT display panels (AIT (VBS), AIT (LHB) rather than display panels (Non-AIT) that do not provide a touch panel function. )), the effect of reducing power consumption will be greater.
  • the present invention describes a plurality of power-down control signals (BIST mem_pd, CABC mom_pd, Block1 mem_pd) that adaptively correspond to the three types of display modes shown in FIG. 2.
  • Figure 3 shows waveforms of a plurality of power-down control signals applied to a display panel that does not provide a touch panel function.
  • Figure 4 shows waveforms of a plurality of power-down control signals applied to an AIT (VBS) display panel.
  • VBS AIT
  • Figure 5 shows the waveforms of a plurality of power-down control signals applied to the AIT (LHB) display panel.
  • the timing controller 100 operates in the same manner as the operation of a conventional display device during a display period, but operates the functional block group 130 during a blank period. It can be seen that the power consumed in the blank section can be minimized by operating the memory device of the functional block that does not need to be operated among the plurality of functional blocks included in in a power-down mode.
  • the technology of the present invention described above minimizes power consumption during the blank period by disabling memory devices included in functional blocks that do not require operation in the blank period. However, depending on the embodiment, It is also possible to further reduce power consumption in the blank section by disabling the operation of the circuit included in the corresponding functional block.
  • the power supplied to the functional block must be cut off or the functional block must be divided into a plurality of stages. It is possible to implement this by shifting the output voltage of the frontmost stage to limit the operation of subsequent stages.
  • the clock signal provided to the corresponding function block is deactivated during the blank period.
  • it can be implemented by maintaining a clock signal that operates at a certain cycle at a specific voltage level during the blank section, so that it operates like a DC voltage rather than a clock signal during the blank section.
  • Figure 6 shows the waveforms of the operation control signal and power-down control signal of the CABC, which constitutes a driver that drives a display panel that does not provide a touch panel function.
  • the first waveform from above is a clock signal supplied to the internal circuit of the conventional CABC 132 when the present invention is not applied
  • the second waveform from above is a clock signal when the present invention is applied. It is a clock signal supplied to the internal circuit of the CABC 132
  • the third waveform (CABC mem_pd) from the top represents a power-down control signal that determines the operation of the internal memory device of the CABC 132 when the present invention is applied.
  • a conventional display device to which the present invention is not applied supplies a clock signal (Clock_CABC) in both the display period (Display) and the blank period (Blank).
  • the timing controller 100 to which the present invention is applied supplies the same clock signal (Clock_CABC) as a conventional display device in the display period (Display), but is different in that it deactivates the clock signal in the blank period (Blank).
  • the timing controller 100 to which the present invention is applied allows the memory device included in the CABC 132 to normally perform the normal function of the storage device during the display period (Display), but the CABC 132 during the blank period (Blank) It can be seen that the memory device included in operates in power-down mode.
  • a display panel that does not provide a touch panel function is used as an example in FIG. 6, but this can also be applied to the AIT display panel.
  • a plurality of clock signals supplied to each functional block for example, a clock signal (Clock_CABC(yes)) supplied to the CABC 132, is a power-down control signal output from the power-down control signal generation circuit 120 ( Since it is related to CABC mom_pd), it can be generated using a logical combination of the existing clock signal (Clock_CABC(no)) and multiple power-down control signals (BIST mem_pd, CABC mom_pd, Block1 mem_pd).
  • the clock signal (Clock_CABC(yes)) supplied to the CABC 132 can be generated in the power-down control signal generation circuit 120, or can also be generated using a separate function block.
  • the power-down control signal generation circuit 120 can simultaneously generate the power-down control signal and the clock signal, but it is also possible to generate them separately.
  • only the power-down control signal can be generated to cause only memory cells to operate in power-down mode
  • only the clock signal can be generated to cause only the corresponding function block to operate in power-down mode
  • the power-down control signal and clock signal can be generated simultaneously. You can also create a function block and the corresponding memory cell to operate in power-down mode at the same time.
  • a display device that minimizes power consumption during a blank section includes a functional block itself and/or a storage means (memory cell) associated with the functional block that normally consumes power during the display section but does not require operation during the blank section.
  • a storage means memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Multimedia (AREA)

Abstract

본 발명은 블랭크 구간 동안 해당 기능 블록 또는 해당 블록에 포함되는 메모리 장치의 동작을 불활성화시킴으로써, 블랭크 구간 동안의 소비전력을 최소로 할 수 있는 타이밍 컨트롤러를 제안한다. 상기 타이밍 컨트롤러는 상기 클럭신호 및 상기 게이트 구동신호를 이용하여 블랭크 구간 감지 신호를 생성하는 블랭크 구간 감지 회로 및 상기 게이트 구동신호, 상기 데이터 구동신호 및 상기 블랭크 구간 감지 신호에 응답하여 디스플레이 구간 및 블랭크 구간에 맞춰 동작을 수행하는 복수의 기능블록을 포함하는 기능블록그룹을 포함한다.

Description

블랭크 구간 동안 소비전력을 최소로 하는 타이밍 컨트롤러
본 발명은 타이밍 컨트롤러에 관한 것으로, 특히, 블랭크 구간 동안 타이밍 컨트롤러의 내부에 포함되는 기능 블록 또는 해당 기능 블록에 포함되는 메모리 장치의 동작을 불활성화시킴으로써, 블랭크 구간 동안의 소비전력을 최소로 할 수 있는 타이밍 컨트롤회로에 관한 것이다.
디스플레이 장치는 영상을 재생하는 디스플레이 패널(Display Panel), 디스플레이 패널을 구동하는 구동부(Driving unit), 구동부의 동작을 제어하는 타이밍 컨트롤러(Timing controller)를 포함한다. 여기서, 구동부는 디스플레이 패널에 형성된 게이트 라인 및 데이터 라인을 구동하는 게이트 구동부(Gate Driver) 및 데이터 구동부(Data Driver)를 포함한다.
타이밍 컨트롤러는 외부 구동 시스템(미도시)으로부터 다수의 제어신호 및 영상 데이터를 수신하여 메인 클럭신호 및 구동부를 제어하는 다수의 제어신호를 생성한다.
구동부는 타이밍 컨트롤러로부터 수신한 제어신호에 응답하여 영상 데이터를 소스 신호(Source Signal)로 가공한 후 디스플레이 패널에 출력한다. 이때, 영상데이터는 외부 구동 시스템으로부터 송출되어 타이밍 컨트롤러를 경유하여 구동부에 전달된다.
디스플레이 패널은 소스 신호가 입력되는 액티브 구간(Active period) 또는 디스플레이 구간(Display period) 및 각 액티브 구간 사이에 소스 신호가 입력되지 않는 블랭크 구간을 번갈아 가면서 동작한다. 블랭크 구간 동안 구동부는 디스플레이 패널에 단일 전압을 공급함으로써 디스플레이 패널의 누설 전류를 방지하도록 하고 있다.
타이밍 컨트롤러에 설치된 복수의 기능 블록들 중에는 액티브 구간 즉 디스플레이 구간 동안에는 정상적으로 동작하지만 블랭크 구간 동안에는 동작을 수행할 필요가 없는 기능 블록이 존재한다. 이들 기능 블록들 중 저장 수단 즉 메모리가 설치되어 있는 기능 블록들은 해당 기능블록이 동작할 필요가 없는 블랭크 구간 동안에도 항상 활성화된 상태로 동작함으로써 불필요한 전력이 소비된다는 문제가 있다.
본 발명이 해결하고자 하는 기술적 과제는, 블랭크 구간 동안 내부의 기능 블록 또는 해당 기능 블록에 포함되는 메모리 장치의 동작을 불활성화시킴으로써, 블랭크 구간 동안의 소비전력을 최소로 할 수 있는 타이밍 컨트롤러를 제공하는 것에 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 블랭크 구간 동안 내부의 기능 블록 또는 해당 기능 블록에 포함되는 메모리 장치의 동작을 불활성화시킴으로써, 블랭크 구간 동안의 소비전력을 최소로 할 수 있는 타이밍 컨트롤러를 포함하는 디스플레이 장치를 제공하는 것에 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일면(one aspect)에 따른 블랭크 구간 동안 소비전력을 최소로 하는 타이밍 컨트롤러는 외부 시스템으로부터 수신한 제어신호를 이용하여 클럭신호, 게이트 구동신호 및 데이터 구동신호를 복원하며, 상기 클럭신호 및 상기 게이트 구동신호를 이용하여 블랭크 구간 감지 신호를 생성하는 블랭크 구간 감지 회로, 상기 게이트 구동신호, 상기 데이터 구동신호 및 상기 블랭크 구간 감지 신호에 응답하여 디스플레이 구간 및 블랭크 구간에 맞춰 동작을 수행하는 복수의 기능블록을 포함하는 기능블록그룹을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 일면(another aspect)에 따른 블랭크 구간 동안 소비전력을 최소로 하는 타이밍 컨트롤러는, 외부 시스템으로부터 수신한 제어신호를 이용하여 클럭신호, 게이트 구동신호 및 데이터 구동신호를 복원하며, 상기 클럭신호 및 상기 게이트 구동신호를 이용하여 블랭크 구간 감지 신호를 생성하는 블랭크 구간 감지 회로, 상기 블랭크 구간 감지신호를 이용하여 파워다운 제어신호를 생성하는 파워다운 제어신호 생성회로 및 상기 게이트 구동신호, 상기 데이터 구동신호 및 상기 파워다운 제어신호에 응답하여 디스플레이 구간 및 블랭크 구간에 맞춰 동작을 수행하는 복수의 기능블록을 포함하는 기능블록그룹을 을 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 면에 따른 블랭크 구간 동안 소비전력을 최소로 하는 디스플레이 장치는, 디스플레이 패널, 상기 디스플레이 패널을 구동하는 구동부 및 외부 시스템으로부터 수신한 제어신호를 이용하여 클럭신호, 게이트 구동신호 및 데이터 구동신호를 복원하며, 상기 클럭신호 및 상기 게이트 구동신호를 이용하여 블랭크 구간 감지 신호를 생성하는 블랭크 구간 감지 회로 및 상기 게이트 구동신호, 상기 데이터 구동신호 및 상기 블랭크 구간 감지 신호에 응답하여 디스플레이 구간 및 블랭크 구간에 맞춰 동작을 수행하는 복수의 기능블록을 포함하는 기능블록그룹을 포함하며, 상기 구동부의 동작을 제어하는 타이밍 컨트롤러를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 다른 일 면에 따른 블랭크 구간 동안 소비전력을 최소로 하는 디스플레이 장치는, 디스플레이 패널, 상기 디스플레이 패널을 구동하는 구동부 및 외부 시스템으로부터 수신한 제어신호를 이용하여 클럭신호, 게이트 구동신호 및 데이터 구동신호를 복원하고, 상기 클럭신호 및 상기 게이트 구동신호를 이용하여 블랭크 구간 감지 신호를 생성하는 블랭크 구간 감지 회로, 상기 블랭크 구간 감지신호를 이용하여 파워다운 제어신호를 생성하는 파워다운 제어신호 생성회로 및 상기 게이트 구동신호, 상기 데이터 구동신호 및 상기 파워다운 제어신호에 응답하여 디스플레이 구간 및 블랭크 구간에 맞춰 동작을 수행하는 복수의 기능블록을 포함하는 기능블록그룹을 포함하며 상기 구동부의 동작을 제어하는 타이밍 컨트롤러를 포함한다.
상술한 바와 같은 본 발명에 따른 블랭크 구간 동안 소비전력을 최소로 하는 디스플레이 장치는, 디스플레이 구간에는 정상적으로 전력을 소모하지만 블랭크 구간에는 동작이 필요하지 않은 기능 블록 자체 및/또는 해당 기능 블록과 관련된 저장 수단(메모리 셀)을 파워다운 모드로 동작시킴으로써, 디스플레이 패널을 구동하는데 필요한 전력을 최소로 할 수 있는 장점이 있다.
도 1은 본 발명에 따른 블랭크 구간 동안 소비전력을 최소로 하는 타이밍 컨트롤러의 일 실시 예이다.
도 2는 디스플레이 패널의 종류에 따른 디스플레이 패널의 동작 모드의 타임 다이어그램이다.
도 3은 터치 패널 기능을 제공하지 않는 디스플레이 패널에 적용되는 복수의 파워다운 제어신호의 파형을 나타낸다.
도 4는 AIT(VBS) 디스플레이 패널에 적용되는 복수의 파워다운 제어신호의 파형을 나타낸다.
도 5는 AIT(LHB) 디스플레이 패널에 적용되는 복수의 파워다운 제어신호의 파형을 나타낸다.
도 6은 터치 패널 기능을 제공하지 않는 디스플레이 패널을 구동하는 구동부를 구성하는 CABC 유닛의 동작 제어 신호 및 파워다운 제어신호의 파형을 나타낸다.
도 1은 본 발명에 따른 블랭크 구간 동안 소비전력을 최소로 하는 타이밍 컨트롤러의 일 실시 예이다.
도 1을 참조하면, 본 발명에 따른 블랭크 구간 동안 소비전력을 최소로 하는 타이밍 컨트롤러(100)는 블랭크 구간 감지회로(110), 파워다운 제어신호 생성회로(120) 및 복수의 기능 블록을 포함하는 기능블록그룹(130)을 포함한다.
타이밍 컨트롤러(100)는 클럭신호 복원회로(미도시)를 이용하여 외부 시스템(미도시)으로부터 수신한 제어신호(CON)를 이용하여 클럭신호(CLK), 게이트 구동신호(Gate_D) 및 데이터 구동신호(DATA_D)를 복원한다.
블랭크 구간 감지 회로(110)는 클럭신호(CLK) 및 게이트 구동신호(Gate_D)를 이용하여 블랭크 구간 감지 신호(BLANK_Dur)를 생성한다. 디스플레이 구간이 소스 신호(source signal)를 디스플레이에 전송하는 구간이라면 블랭크 구간은 소스 신호가 디스플레이에 소스 신호를 전송하지 않는 구간이며, 이에 대한 자세한 내용은 후술한다.
블랭크 구간 감지신호(BLANK_Dur)는 디스플레이 구간 동안에는 불활성화되고 블랭크 구간일 때 활성화되는 신호이다. 여기서 블랭크 구간 감지신호(BLANK_Dur)가 활성화된다는 의미는, 블랭크 구간 감지신호(BLANK_Dur)가 불활성화된 상태를 지시하는 전압 준위를 유지하다가 활성화된 상태를 지시하는 전압 준위로 천이한다는 것을 의미한다. 예를 들면, 블랭크 구간 감지신호(BLANK_Dur)가 논리 로우 값을 가질 때에는 디스플레이 구간이고 논리 하이 값으로 천이하는 경우 블랭크 구간이라고 판단하도록 한다.
본 발명에 따른 블랭크 구간 감지 회로(110)는 클럭신호(CLK)와 게이트 구동신호(Gate_D)를 이용하여 블랭크 구간 감지신호(BLANK_Dur)가 클럭신호(CLK)와 동기가 일치하도록 정밀하게 생성하도록 하였다. 예를 들면, 낸드 게이트(NAND Gate)와 같은 논리회로를 이용하면 클럭신호(CLK)와 게이트 구동신호(Gate_D)를 이용하면 클럭신호(CLK)와 동기가 일치하는 블랭크 구간 감지신호(BLANK_Dur)를 생성할 수 있을 것이다.
파워다운 제어신호 생성회로(120)는 블랭크 구간 감지신호(BLANK_Dur)에 응답하여 기능블록그룹(130)에 포함되는 복수의 기능 블록 각각이 정상동작 모드 및 파워다운 모드 중 하나의 모드로 동작하도록 하거나, 복수의 기능 블록에 포함되는 메모리 장치가 정상동작 모드 및 파워다운 모드 중 하나로 동작하도록 하는 복수의 파워다운 제어신호(BIST mem_pd, CABC mom_pd, Block1 mem_pd)를 생성한다.
복수의 파워다운 제어신호(BIST mem_pd, CABC mom_pd, Block1 mem_pd)는 기능블록그룹(130)에 포함되는 복수의 기능블록별로 생성하는 것이 바람직하다. 예를 들면, 파워다운 제어신호 BIST mem_pd는 후술하는 BIST 수행부(131)에 포함되는 메모리 장치(미도시)의 파워다운 모드 동작 여부를 지시한다.
기능블록그룹(130)은 복수의 기능 블록을 포함하며, 예를 들면, BIST 수행부(131), CABC(132), DGA(133), DITHER(134), 화질 IP(135), 및 복수의 기타 기능블록(136~138)을 포할 수 있다.
디스플레이 모드로 동작중 일 때 게이트 구동신호(Gate_D)가 활성화되어야 하고, 블랭크 모드로 동작중 일 때 게이트 구동신호(Gate_D)가 불활성화되어야 한다. 본 발명에서는 블랭크 구간 감지 회로(110)를 이용하여 게이트 구동신호(Gate_D)의 상태로부터 디스플레이 모드 및 블랭크 모드에 각각 대응하여 활성화 및 불활성화되는 블랭크 구간 감지신호(BLANK_Dur)를 생성할 것을 제안한다.
여기서, 정상동작 모드는 기능블록그룹(130)에 포함되는 복수의 기능블록 및 기능블록에 포함되는 메모리 장치가 일정한 양의 전력을 소비하면서 자신에게 부여된 기능을 수행하는 상태를 의미하고, 파워다운 모드는 특정 기능 블록이 동작을 수행하지 않도록 함으로서 소비 전력을 최소로 하는 동작상태를 의미한다.
정상동작 모드는 액티브 구간 또는 디스플레이 구간에서의 동작 상태가 그 예가 될 수 있고 파워다운 모드는 블랭크 구간에서의 동작 상태가 예가 될 수 있다. 즉, 정상동작 모드로 동작하는 디스플레이 구간에서 기능블록그룹(130)을 구성하는 복수의 기능블록은 블랭크 구간 감지신호(BLANK_Dur)의 상태에 따라 정상적인 기능을 수행하거나 적어도 하나의 기능 블록(131~138)을 아이들 상태(idle)로 동작하거나 해당 기능 블록에 포함되는 저장 수단의 소비 전력을 최소로 한다.
파워다운 모드에서 최소의 전력을 소비하도록 하는 방법은 다양한데, 예를 들면, 해당 기능 블록 전체 또는 일부에 전력 공급을 차단하거나, 기능 블록을 구성하는 특정 회로 스테이지 (circuit stage)의 출력전압의 준위를 파워다운 모드 전압 준위(voltage level)로 쉬프트(shift) 시켜, 파워다운 모드 전압 준위를 출력하는 스테이지와 전기적으로 연결된 후속 스테이지의 회로가 동작하지 않도록 하는 회로를 구성하는 것이다. 해당 기능 블록에 포함되는 메모리 장치에 대해서도 동일하게 적용함으로써, 해당 기능블록에 포함된 메모리 장치가 최소의 전력을 소비하도록 하는 것이다.
도 1에 도시된 기능블록그룹(130)에 포함되는 기능블록은 예를 들어 설명한 것으로, 본 발명의 기술이 이에 한정하는 것은 아니다. 다만, 기술의 이해를 돕기 위하여, 도 1에 도시된 기능 블록의 기능을 설명하면 아래와 같다.
BIST 수행부(131)는 BIST(Built In Self Test) 회로(circuit)를 이용하여 메모리 셀들 간의 불량을 테스트하는 기능을 수행할 수 있는 기능 블록이다.
CABC(132)는 콘텐츠 기반 적응형 제어(CABC: Content-based Adaptive Brightness Control) 기능을 수행하는데, 원래의 이미지 데이터를 분석하여 설정되어 있는 감마 커브(Gamma Curve) 값을 조정하고, 백 라이트(LED)의 휘도를 조절하여 소비전력의 효율을 높이는 기능을 수행한다.
디지털 감마 제어부(133)는 복수의 감마 블록(미도시)을 통해 서로 다른 값을 가지는 정극성 및 부극성의 감마전압을 생성하는데, 감마 전압은 256 그레이 레벨에 맞춰 생성된다.
DITHER 유닛(134)은 디스플레이(미도시)에서 재생되는 영상 데이터에 대하여 디더링(dithering)을 수행한다.
화질 IP(135)는 디스플레이 패널(미도시)의 화질을 개선하는데 사용되는 영상 처리 프로세서(Image processor)이다.
기타 기능블록(136~138)은 타이밍 컨트롤러(100)의 설계자가 필요에 따라 추가할 수 있는 기능블록을 예로 든것이다.
상술한 복수의 기능 블록들(131~138)은 해당 기능을 수행하는데 필요한 저장 수단을 자체 보유하거나 별도의 저장 수단을 활용하게 되는데, BIST 수행부(131)에서의 테스트는 복수의 기능 블록들(132~135)과 연관된 저장 수단 즉 메모리 셀들 간의 불량을 테스트한다.
디스플레이 패널의 동작이 단순하게 영상을 재생하는 기능 외에도 사용자의 터치 정보를 수신하는 수단을 제공할 수 있다. 디스플레이 패널이 영상만을 재생하는 경우와 터치 정보를 수신하는 기능을 병행하여 수행하는 예에 따라 다음에 설명하는 것과 같이 디스플레이 패널의 동작을 구분할 수 있다.
디스플레이 터치 패널은 구성에 따라 부착형 터치 패널(add on mode touch panel), 온 셀 터치 패널(on cell touch panel) 및 인셀 터치 패널(in cell touch panel)로 구분할 수 있다. 특히, 인셀 터치 패널은 터치 패널의 터치 전극이 디스플레이 패널 내부에 내장(imbeded)됨에 따라 디스플레이 모듈의 두께가 얇아질 수 있도록 하고 터치 패널의 생산 비용을 크게 절감할 수 있다는 장점이 있다.
도 1에 도시된 기능블록그룹(130)에 포함되는 기능블록 각각은 독립적인 기능을 가지고 재사용이 가능한 회로 또는 칩 레이아웃 디자인이 가능한 반도체 IP일 수 있다. SoC(System on Chip), FPGA(Field Programmable Gate Array) 회로 설계 시 마이크로프로세서, 메모리, 디지털 신호 처리기, 아날로그 신호 처리기, 다양한 입출력 회로 등이 반도체 IP의 예가 될 것이다.
도 2는 디스플레이 패널의 종류에 따른 디스플레이 패널의 동작 모드의 타임 다이어그램이다.
디스플레이 패널은 영상만을 재생하는 디스플레이 패널 (Non-AIT)과 AIT(Advanced In-cell Touch) 패널(AIT(VBS), 및 AIT(LHB))로 구분할 수 있다. 여기서 VBS는 Vertical Blank Stretch, 그리고 LHB는 Long Horizontal Blank의 첫 글자를 딴 약어이다.
도 2를 참조하면, 터치 패널 기능을 제공하지 않는 디스플레이 패널(Non-AIT)의 경우 하나의 프레임(Frame) 당 블랭크 구간(Blank)이 5% 미만인데 반해, AIT 디스플레이 패널(AIT(VBS), AIT(LHB))의 경우 디스플레이 구간: 블랭크 구간이 5:5 ~ 8:2 정도의 비율을 가진다는 것을 알 수 있다.
본 발명의 블랭크 구간에서의 타이밍 컨트롤러의 소비 전력을 최소로 하는 것이므로, 본 발명의 효과는 터치 패널 기능을 제공하지 않는 디스플레이 패널(Non-AIT) 보다는 AIT 디스플레이 패널(AIT(VBS), AIT(LHB))에 적용할 경우 소비전력 감소 효과가 더 클 것이다.
*본 발명에서는 다음에 설명하는 것과 같이, 도 2에 도시한 3가지 종류의 디스플레이 모드에 각각 적응적으로 대응하는 복수의 파워다운 제어신호(BIST mem_pd, CABC mom_pd, Block1 mem_pd)에 대해 설명한다.
도 3은 터치 패널 기능을 제공하지 않는 디스플레이 패널에 적용되는 복수의 파워다운 제어신호의 파형을 나타낸다.
도 4는 AIT(VBS) 디스플레이 패널에 적용되는 복수의 파워다운 제어신호의 파형을 나타낸다.
도 5는 AIT(LHB) 디스플레이 패널에 적용되는 복수의 파워다운 제어신호의 파형을 나타낸다.
도 3 ~ 도 5 참조하면, 본 발명에 따른 타이밍 컨트롤러(100)는, 디스플레이 구간(Display) 동안에는 종래의 디스플레이 장치의 동작과 동일하게 동작하지만, 블랭크 구간(Blank) 구간 동안에는 기능블록그룹(130)에 포함되는 복수의 기능 블록 중 동작할 필요가 없는 기능 블록의 메모리 장치를 파워다운 모드로 동작하도록 함으로써, 블랭크 구간(Blank)에서 소비되는 전력을 최소로 할 수 있다는 것을 알 수 있다.
상술한 본 발명의 기술은 블랭크 구간(Blank) 구간에 동작이 필요하지 않은 기능 블록에 포함되는 메모리 장치를 불활성화함으로써 블랭크 구간(Blank) 구간 동안의 소비전력을 최소로 하는 것이지만, 실시 예에 따라서는 해당 기능 블록에 포함되는 회로의 동작을 불활성화함으로써 블랭크 구간(Blank) 구간에서의 소비 전력을 추가로 감소할 수 있도록 하는 것도 가능하다.
예를 들면, 파워다운 모드로 동작하도록 결정된 메모리 장치를 포함하는 기능 블록의 회로도 파워다운 모드로 동작하도록 하기 위해서는, 해당 기능블록에 공급되는 전원을 차단하거나, 해당 기능블록을 복수의 스테이지로 구분하였을 때, 가장 앞단의 스테이지의 출력의 전압을 쉬프트하여 이후 스테이지의 동작을 제한하는 방식으로 구현하는 것이 가능하다.
또한, 해당 기능블록에 제공되는 클럭신호를 블랭크 구간 동안 불활성화하는 것이다. 예를 들면, 일정한 주기로 동작하는 클럭신호를 블랭크 구간 동안 특정 전압 준위를 유지하도록 함으로써, 블랭크 구간에서는 클럭신호가 아니고 DC 전압과 같이 동작하도록 함으로써 구현 가능하다.
도 6은 터치 패널 기능을 제공하지 않는 디스플레이 패널을 구동하는 구동부를 구성하는 CABC의 동작 제어 신호 및 파워다운 제어신호의 파형을 나타낸다.
위에서 첫 번째 파형(Clock_CABC(no))은 본 발명을 적용하지 않았을 때 종래의 CABC(132)의 내부 회로에 공급되는 클럭신호이고 위에서 두 번째 파형(Clock_CABC(yes))은 본 발명을 적용하였을 때 CABC(132)의 내부 회로에 공급되는 클럭신호이며, 위에서 세 번째 파형(CABC mem_pd)은 본 발명을 적용하였을 때 CABC (132)의 내부 메모리 장치의 동작을 결정하는 파워다운 제어신호를 각각 나타낸다.
도 6을 참조하면, 본 발명을 적용하지 않은 종래의 디스플레이 장치는 디스플레이 구간(Display)과 블랭크 구간(Blank) 모두 클럭신호(Clock_CABC)를 공급하고 있다. 그러나 본 발명을 적용한 타이밍 컨트롤러(100)는 디스플레이 구간(Display)에서는 종래의 디스플레이 장치와 동일하게 클럭신호(Clock_CABC)를 공급하지만 블랭크 구간(Blank)에서는 클럭신호를 불활성화한다는 점에서 차이가 있다.
특히, 본 발명을 적용하는 타이밍 컨트롤러(100)는 디스플레이 구간(Display) 동안에는 CABC(132)에 포함되는 메모리 장치가 정상적으로 저장 장치의 정상적인 기능을 수행하도록 하지만, 블랭크 구간(Blank) 동안에는 CABC(132)에 포함되는 메모리 장치가 파워다운 모드로 동작하게 된다는 것을 알 수 있다.
설명의 간소화를 위해, 복수의 디스플레이 재생 모드 중, 도 6에는 터치 패널 기능을 제공하지 않는 디스플레이 패널을 예로 들었지만, 이를 AIT 디스플레이 패널에도 적용이 가능하다.
특히, 각 기능 블록에 공급되는 복수의 클럭신호, 예를 들면, CABC(132)에 공급되는 클럭신호(Clock_CABC(yes))는 파워다운 제어신호 생성회로(120)로부터 출력되는 파워다운 제어신호(CABC mom_pd)와 관련이 있으므로, 기존의 클럭신호(Clock_CABC(no))와 복수의 파워다운 제어신호(BIST mem_pd, CABC mom_pd, Block1 mem_pd)의 논리 조합을 이용하면 생성할 수 있을 것이다.
CABC(132)에 공급되는 클럭신호(Clock_CABC(yes))는 파워다운 제어신호 생성회로(120)에서 생성하는 것도 가능하고, 별도의 기능 블록을 이용하여 생성하는 것도 가능하다.
특히, 파워다운 제어신호 생성회로(120)는 파워다운 제어신호와 클럭신호를 동시에 생성하는 것도 가능하지만, 이들을 별도로 생성하는 것이 가능하다.
예를 들면 파워다운 제어신호만 생성하여 메모리 셀만 파워다운 모드로 동작하도록 할 수 있고, 클럭신호만 생성하여 해당 기능 블록만을 파워다운 모드로 동작하도록 할 수 있으며, 파워다운 제어신호와 클럭신호를 동시에 생성하여 기능 블록과 해당 메모리 셀을 동시에 파워다운 모드로 동작하도록 할 수도 있다.
본 발명에 따른 블랭크 구간 동안 소비전력을 최소로 하는 디스플레이 장치는, 디스플레이 구간에는 정상적으로 전력을 소모하지만 블랭크 구간에는 동작이 필요하지 않은 기능 블록 자체 및/또는 해당 기능 블록과 관련된 저장 수단(메모리 셀)을 파워다운 모드로 동작시킴으로써, 디스플레이 패널을 구동하는데 필요한 전력을 최소로 할 수 있어 디스플레이 기술 분야 특히 타이밍 컨트롤러 분야의 산업상 이용가능성이 있다.

Claims (10)

  1. 외부 시스템으로부터 수신한 제어신호를 이용하여 클럭신호, 게이트 구동신호 및 데이터 구동신호를 복원하는 타이밍 컨트롤러에 있어서,
    상기 클럭신호 및 상기 게이트 구동신호를 이용하여 블랭크 구간 감지 신호를 생성하는 블랭크 구간 감지 회로; 및
    상기 게이트 구동신호, 상기 데이터 구동신호 및 상기 블랭크 구간 감지 신호에 응답하여 디스플레이 구간 및 블랭크 구간에 맞춰 동작을 수행하는 복수의 기능블록을 포함하는 기능블록그룹;을
    포함하는 블랭크 구간 동안 소비전력을 최소로 하는 타이밍 컨트롤러.
  2. 제1항에 있어서, 상기 블랭크 구간 감지 신호는,
    상기 디스플레이 구간 동안에는 불활성화 상태를 유지하고, 상기 블랭크 구간 동안에는 활성화 상태로 천이하는 타이밍 컨트롤러.
  3. 제1항에 있어서, 상기 복수의 기능블록그룹은,
    BIST(Built In Self Test) 회로(circuit)를 이용하여 메모리 셀들 간의 불량을 테스트하는 기능을 수행하는 BIST 수행부;
    콘텐츠 기반 적응형 제어(CABC: Content-based Adaptive Brightness Control) 기능을 수행하는 CABC;
    복수의 감마 블록을 통해 서로 다른 값을 가지는 정극성 및 부극성의 감마전압을 생성하는 디지털 감마 제어부;
    디스플레이 패널에서 재생되는 영상 데이터에 대하여 디더링(dithering)을 수행하는 DITHER 유닛; 및
    디스플레이 패널의 화질을 개선하는데 사용되는 영상 처리 프로세서(Image processor)인 화질 IP; 중
    적어도 하나를 포함하는 블랭크 구간 동안 소비전력을 최소로 하는 타이밍 컨트롤러.
  4. 제3항에 있어서,
    상기 기능블록그룹에 포함되는 복수의 기능블록 각각은 신호 처리에 사용되는 메모리 셀을 포함하며,
    상기 블랭크 구간에는 상기 복수의 기능 블록 중 적어도 하나의 기능 블록에 포함된 상기 메모리 셀이 파워다운 모드로 동작하는 블랭크 구간 동안 소비전력을 최소로 하는 타이밍 컨트롤러.
  5. 제4항에 있어서, 상기 메모리 셀들은,
    상기 BIST 수행부, 상기 CABC, 상기 디지털 감마 제어부, 상기 DITHER 유닛 및 상기 화질 IP 자체적으로 보유하거나 별도의 저장 수단으로 보유하는 블랭크 구간 동안 소비전력을 최소로 하는 타이밍 컨트롤러.
  6. 외부 시스템으로부터 수신한 제어신호를 이용하여 클럭신호, 게이트 구동신호 및 데이터 구동신호를 복원하는 타이밍 컨트롤러에 있어서,
    상기 클럭신호 및 상기 게이트 구동신호를 이용하여 블랭크 구간 감지 신호를 생성하는 블랭크 구간 감지 회로;
    상기 블랭크 구간 감지신호를 이용하여 파워다운 제어신호를 생성하는 파워다운 제어신호 생성회로; 및
    상기 게이트 구동신호, 상기 데이터 구동신호 및 상기 파워다운 제어신호에 응답하여 디스플레이 구간 및 블랭크 구간에 맞춰 동작을 수행하는 복수의 기능블록을 포함하는 기능블록그룹;을
    포함하는 블랭크 구간 동안 소비전력을 최소로 하는 타이밍 컨트롤러.
  7. 제6항에 있어서, 상기 블랭크 구간 감지 신호는,
    상기 디스플레이 구간과 상기 클럭신호와 동기가 일치하는 상기 블랭크 구간동안 소비전력을 최소로 하는 정보를 포함하는 소비전력을 최소로 하는 타이밍 컨트롤러.
  8. 제7항에 있어서, 상기 파워다운 제어신호는,
    상기 디스플레이 구간 동안에는 불활성화 상태를 유지하고, 상기 블랭크 구간 동안에는 활성화 상태로 천이하는 블랭크 구간 동안 소비전력을 최소로 하는 타이밍 컨트롤러.
  9. 디스플레이 패널;
    상기 디스플레이 패널을 구동하는 구동부; 및
    외부 시스템으로부터 수신한 제어신호를 이용하여 클럭신호, 게이트 구동신호 및 데이터 구동신호를 복원하며, 상기 클럭신호 및 상기 게이트 구동신호를 이용하여 블랭크 구간 감지 신호를 생성하는 블랭크 구간 감지 회로 및 상기 게이트 구동신호, 상기 데이터 구동신호 및 상기 블랭크 구간 감지 신호에 응답하여 디스플레이 구간 및 블랭크 구간에 맞춰 동작을 수행하는 복수의 기능블록을 포함하는 기능블록그룹을 포함하며, 상기 구동부의 동작을 제어하는 타이밍 컨트롤러; 를
    포함하는 블랭크 구간 동안 소비전력을 최소로 하는 디스플레이 장치.
  10. 디스플레이 패널;
    상기 디스플레이 패널을 구동하는 구동부; 및
    외부 시스템으로부터 수신한 제어신호를 이용하여 클럭신호, 게이트 구동신호 및 데이터 구동신호를 복원하고, 상기 클럭신호 및 상기 게이트 구동신호를 이용하여 블랭크 구간 감지 신호를 생성하는 블랭크 구간 감지 회로, 상기 블랭크 구간 감지신호를 이용하여 파워다운 제어신호를 생성하는 파워다운 제어신호 생성회로 및 상기 게이트 구동신호, 상기 데이터 구동신호 및 상기 파워다운 제어신호에 응답하여 디스플레이 구간 및 블랭크 구간에 맞춰 동작을 수행하는 복수의 기능블록을 포함하는 기능블록그룹을 포함하며 상기 구동부의 동작을 제어하는 타이밍 컨트롤러를 포함하는 디스플레이 장치.
PCT/KR2023/019848 2022-12-07 2023-12-05 블랭크 구간 동안 소비전력을 최소로 하는 타이밍 컨트롤러 WO2024123026A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20220169610 2022-12-07
KR10-2022-0169610 2022-12-07

Publications (1)

Publication Number Publication Date
WO2024123026A1 true WO2024123026A1 (ko) 2024-06-13

Family

ID=91379812

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/019848 WO2024123026A1 (ko) 2022-12-07 2023-12-05 블랭크 구간 동안 소비전력을 최소로 하는 타이밍 컨트롤러

Country Status (2)

Country Link
KR (1) KR20240085160A (ko)
WO (1) WO2024123026A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110221757A1 (en) * 2010-03-12 2011-09-15 Via Technologies, Inc. Graphics Display Systems and Methods
KR20120012637A (ko) * 2010-08-02 2012-02-10 삼성전자주식회사 표시 장치의 구동 장치 및 방법
KR20120059351A (ko) * 2010-11-30 2012-06-08 엘지디스플레이 주식회사 액정표시장치 및 그 구동 방법
KR101688599B1 (ko) * 2010-06-01 2016-12-23 삼성전자 주식회사 모드전환방법, 상기 모드전환방법이 적용되는 디스플레이구동ｉｃ 및 영상신호처리시스템
KR20220099168A (ko) * 2021-01-04 2022-07-13 삼성디스플레이 주식회사 유기 발광 표시 장치, 및 유기 발광 표시 장치의 구동 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110221757A1 (en) * 2010-03-12 2011-09-15 Via Technologies, Inc. Graphics Display Systems and Methods
KR101688599B1 (ko) * 2010-06-01 2016-12-23 삼성전자 주식회사 모드전환방법, 상기 모드전환방법이 적용되는 디스플레이구동ｉｃ 및 영상신호처리시스템
KR20120012637A (ko) * 2010-08-02 2012-02-10 삼성전자주식회사 표시 장치의 구동 장치 및 방법
KR20120059351A (ko) * 2010-11-30 2012-06-08 엘지디스플레이 주식회사 액정표시장치 및 그 구동 방법
KR20220099168A (ko) * 2021-01-04 2022-07-13 삼성디스플레이 주식회사 유기 발광 표시 장치, 및 유기 발광 표시 장치의 구동 방법

Also Published As

Publication number Publication date
KR20240085160A (ko) 2024-06-14

Similar Documents

Publication Publication Date Title
WO2020060008A1 (ko) 표시 장치
US6373497B1 (en) Time sequential lookup table arrangement for a display
US20120229432A1 (en) Driving integrated circuit and electronic apparatus
US20050207200A1 (en) Shift register and driving circuit of LCD using the same
KR20060101970A (ko) 디스플레이 패널에서 내부 메모리 스킴 변경을 통한 배치면적을 최소화하는 디스플레이 패널 구동 회로 및 이를이용한 디스플레이 패널 회로 구동 방법
KR20090075907A (ko) 게이트 드라이버, 그 구동 방법 및 이를 구비하는 표시장치
CN108305580B (zh) 显示面板、显示装置及显示面板的驱动方法
WO2012033332A2 (en) Source driver of liquid crystal display for reducing emi
US11436957B2 (en) Abnormality detection circuit
US11545067B2 (en) Display apparatus and a method of driving the same
WO2011093550A1 (ko) 액정표시장치의 소스 드라이버 회로
EP3770892A1 (en) Display apparatus and method of driving display panel using the same
EP1411490A1 (en) Image display apparatus and electronic apparatus
TWI443576B (zh) 圖像顯示系統及方法
WO2024123026A1 (ko) 블랭크 구간 동안 소비전력을 최소로 하는 타이밍 컨트롤러
WO2017188529A1 (en) Led display module, display apparatus and controlling method thereof
JP2022086246A (ja) インタフェース回路、ソースドライバ及び表示装置
JP2000020030A (ja) 表示パネルの駆動回路及び表示装置
US6326958B1 (en) Power partitioned miniature display system
CN116631325A (zh) 一种显示面板及其驱动方法、显示装置
JP2003255904A (ja) 表示装置及び表示用駆動回路
JP2006018149A (ja) 液晶表示装置
KR100326766B1 (ko) 영상 신호 처리 및 구동 장치와 영상 신호 처리 및 구동방법
KR102599528B1 (ko) 영상 데이터 식별 회로 및 패널 시스템 컨트롤러
KR20070072649A (ko) 액정 표시 모듈의 테스트 장치 및 방법