WO2024106980A1 - 디스플레이를 위한 구동 집적 회로 - Google Patents

디스플레이를 위한 구동 집적 회로 Download PDF

Info

Publication number
WO2024106980A1
WO2024106980A1 PCT/KR2023/018474 KR2023018474W WO2024106980A1 WO 2024106980 A1 WO2024106980 A1 WO 2024106980A1 KR 2023018474 W KR2023018474 W KR 2023018474W WO 2024106980 A1 WO2024106980 A1 WO 2024106980A1
Authority
WO
WIPO (PCT)
Prior art keywords
sensing
circuit
channel
sensing channel
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2023/018474
Other languages
English (en)
French (fr)
Inventor
김성근
김원
신영호
허준석
황지현
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LX Semicon Co Ltd
Original Assignee
LX Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LX Semicon Co Ltd filed Critical LX Semicon Co Ltd
Priority claimed from KR1020230159201A external-priority patent/KR20240073788A/ko
Publication of WO2024106980A1 publication Critical patent/WO2024106980A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Definitions

  • the present invention relates to a driving integrated circuit for a display, and more specifically, to an improved arrangement of a sensing channel circuit that receives a sensing signal through a sensing pad and a readout circuit that converts the sensing signal of the sensing channel circuit into sensing data. It relates to a driving integrated circuit for a display.
  • An organic light emitting diode (OLED) panel displays a screen in response to driving signals provided from a driving integrated circuit, and the driving integrated circuit may be configured to provide driving signals corresponding to display data.
  • Pixels of an OLED panel may have characteristic differences.
  • the above-mentioned characteristic deviation can be understood as being caused by factors such as differences in the lifespan of the pixel and the driving ability of the driving transistor, and needs to be compensated for to improve image quality.
  • the driving integrated circuit may be configured to sense the above characteristic deviation and generate sensing data corresponding to the sensing.
  • Sensing data may be transmitted to a timing controller, and the timing controller may compensate display data using the sensing data to compensate for characteristic deviations.
  • the driving integrated circuit may be equipped with a sensing channel circuit and a read-out circuit (ROIC) to sense the above-described characteristic deviation and generate sensing data.
  • ROIC read-out circuit
  • the sensing channel circuit may include a plurality of sensing channels that receive sensing signals for pixels through sensing pads.
  • the readout circuit may be configured to receive analog sensing signals and generate sensing data corresponding to the sensing signals.
  • the driving integrated circuit may include sensing pads for receiving sensing signals and driving pads for providing driving signals to pixels to drive the OLED panel.
  • the sensing pads and driving pads may be arranged on one side of the chip area of the driving integrated circuit facing the OLED panel.
  • the sensing pads may be formed in separate areas on the left and right sides of one side. Sensing signals may have deviations depending on the distance between the sensing pads and the sensing channels.
  • the sensing channel circuit must be arranged to minimize the occurrence of deviation due to internal routing, and the lead-out circuit must be placed close to the sensing channel circuit.
  • the driving integrated circuit needs to improve its internal layout to solve the above problems.
  • the purpose of the present invention is to provide a driving integrated circuit for a display in which a sensing channel circuit including sensing channels can be laid out as one group, and a readout circuit can be arranged adjacent to the sensing channel circuit laid out as a group. do.
  • Another object of the present invention is to provide a driving integrated circuit for a display in which sensing channel circuits are separated and arranged around a readout circuit, and the separated sensing channel circuits can have uniform performance.
  • Another purpose of the present invention is to reduce the area of the chip and resolve performance differences between sensing channels by improving the layout of the readout circuit and the sensing channel circuit.
  • a driving integrated circuit for a display of the present invention includes a first sensing pad and a second sensing pad formed on one side of a chip area and formed at the same distance in opposite directions with respect to the first center of the one side; a sensing channel circuit having a layout area asymmetrical with respect to the first center and including a first sensing channel and a second sensing channel that are symmetrical with respect to a second center of the layout area; a first sensing line connecting the first sensing pad and the first sensing channel; a second sensing line connecting the second sensing pad and the second sensing channel and being longer than the first sensing line; and a channel characteristic adjustment circuit configured in the first sensing line and providing resistance to compensate for the difference in length between the first sensing line and the second sensing line.
  • the driving integrated circuit for a display of the present invention includes a first sensing pad and a second sensing pad formed on one side of the chip area and formed at the same distance in opposite directions with respect to the center of the one side; a readout circuit having a layout area symmetrical with respect to the center of one side; a first sensing channel circuit including a first sensing channel and disposed adjacent to the readout circuit in a first direction where the first sensing pad is located; A second sensing channel circuit comprising a second sensing channel and disposed adjacent to the lead-out circuit in a second direction in which the second sensing pad is located symmetrically with the first sensing channel circuit with respect to the center of the side. ; a first sensing line connecting the first sensing pad and the first sensing channel; and a second sensing line connecting the second sensing pad and the second sensing channel.
  • a driving integrated circuit for a display of the present invention includes a first sensing pad formed on a first side of a chip area; a second sensing pad formed symmetrically with the first pad on a second side of the chip area facing the first side; a readout circuit having a layout area symmetrical about a center between the first side and the second side; a first sensing channel circuit including a first sensing channel and disposed adjacent to the readout circuit in a first direction where the first sensing pad is located; and a second sensing channel circuit, including a second sensing channel circuit, disposed symmetrically to the first sensing channel circuit and adjacent to the readout circuit in a second direction in which the second sensing pad is located. a first sensing line connecting the first sensing pad and the first sensing channel; and a second sensing line connecting the second sensing pad and the second sensing channel.
  • the present invention lays out a sensing channel circuit including sensing channels as one group, arranges a readout circuit adjacent to the sensing channel circuit laid out as a group, and adjusts the deviation according to the positions of the sensing channels of the sensing channel circuit. Adjustment has the effect of ensuring efficient layout of the sensing channel circuit and the readout circuit and uniform characteristics of the sensing channels of the sensing channel circuit.
  • the present invention has the effect of securing uniform performance of the separated sensing channel circuits and improving the digital conversion characteristics of the readout circuit by separately arranging the sensing channel circuits around the readout circuit.
  • the present invention can reduce the length of the sensing line between the sensing pads and the sensing channels by separately arranging the sensing channel circuit around the readout circuit, thereby improving sensing performance and reducing chip area. There is.
  • the present invention can improve the layout of the chip area by arranging the sensing channel circuit adjacent to the readout circuit, which has the effect of reducing the area of the chip and resolving the performance difference between sensing channels.
  • FIG. 1 is a block diagram showing an example of the configuration of a driving integrated circuit for a display of the present invention.
  • FIG. 2 is a layout diagram showing one embodiment of a driving integrated circuit for a display of the present invention.
  • Figure 3 is a diagram illustrating a channel characteristic adjustment circuit.
  • FIG. 4 is a layout diagram showing another embodiment of a driving integrated circuit for a display of the present invention.
  • Figure 5 is a layout diagram showing another embodiment of a driving integrated circuit for a display of the present invention.
  • FIG. 6 is a diagram illustrating an embodiment in which dummy channels are added to both ends of the sensing channel circuit in the embodiment of FIG. 4.
  • FIG. 7 is a diagram illustrating an embodiment in which dummy channels are added to both ends of the sensing channel circuit in the embodiment of FIG. 5.
  • the display may include a display panel (DP) and a driving integrated circuit (SRIC) as shown in FIG. 1 .
  • the display panel DP may be understood as an OLED panel.
  • the driving integrated circuit may receive display data from an external source, such as a timing controller (not shown), and send a driving signal corresponding to the display data to the pixels of the display panel (DP) through the driving lines (DL). It can be configured to provide to.
  • an external source such as a timing controller (not shown)
  • a driving signal corresponding to the display data to the pixels of the display panel (DP) through the driving lines (DL). It can be configured to provide to.
  • the driving integrated circuit may receive sensing signals from pixels of the display panel (DP) through the sensing lines (SL) and may be configured to generate sensing data corresponding to the sensing signals.
  • the driving integrated circuit may include output pads corresponding to channels for driving signals and sensing pads corresponding to channels for sensing signals.
  • the output pads and sensing pads may be separately arranged left and right on one side of the driving integrated circuit (SRIC) facing the display panel (DP).
  • the present invention is implemented as shown in FIG. 2, so that within the driving integrated circuit (SRIC), the sensing channel circuit (SC) is arranged to minimize the occurrence of deviation due to internal routing, and the readout circuit (ROIC) is positioned in the sensing channel circuit. It can be placed close to .
  • SRIC driving integrated circuit
  • ROIC readout circuit
  • the sensing channel circuit (SC) including the sensing channels is laid out as one group, and the readout circuit (ROIC) is placed adjacent to the sensing channel circuit (SC).
  • the driving integrated circuit has a sensing channel circuit (SC), a readout circuit (ROIC), a peripheral circuit (PC), and driving circuits (DIC1 and DIC2) laid out inside.
  • the sensing channel circuit (SC), readout circuit (ROIC), peripheral circuit (PC), and driving circuits (DIC1 and DIC2) shown in FIG. 2 can be understood as representing the layout area within the driving integrated circuit (SRIC). there is.
  • sensing pads are formed on one side of the chip area of the driving integrated circuit (SRIC).
  • the sensing pads (SPL, SPR) may be arranged separately to the left and right on one side of the chip area.
  • the sensing pads (SPL) arranged on the left are called left sensing pads
  • the sensing pads (SPR) arranged on the right are called right sensing pads.
  • illustration of output pads is omitted.
  • the left sensing pads (SPL) and the right sensing pads (SPR) may be formed at the same distance in opposite directions based on the center of one side of the chip area (hereinafter referred to as the first center (CP)).
  • the left sensing pads (SPL) and the right sensing pads (SPR) may have the same number of pads and may be understood as being arranged symmetrically with respect to the first center (CP). As an example, it may be understood that one pad each at the same distance from the first center CP is included in the left sensing pads SPL and one right sensing pad SPR.
  • the sensing channel circuit has sensing channels corresponding to the number of pads of the left sensing pads (SPL) and the right sensing pads (SPR), and is laid out as one group. Layout as one group means that all sensing channels are placed in a single layout area.
  • Sensing channels of the sensing channel circuit (SC) laid out as one group may be expressed as SCa and SCb in FIG. 2.
  • the sensing channel SCa corresponds to the sensing pad of the left sensing pads SPL
  • the sensing channel SCb corresponds to the sensing pad of the right sensing pads SPR.
  • the sensing channel circuit (SC) may be laid out to have an asymmetric layout area with respect to the first center (CP).
  • the sensing channel circuit (SC) has an asymmetrical layout area biased to the right with respect to the first center (CP).
  • the sensing channel circuit may include sensing channels that are symmetrical with respect to the center of its layout area (hereinafter referred to as the second center (LP)).
  • the sensing channels arranged to the left of the second center are called left sensing channels
  • the sensing channels arranged to the right of the second center are called right sensing channels.
  • the sensing channel (SCa) corresponds to the left channel
  • the sensing channel (SCb) corresponds to the right channel.
  • the left sensing channel (SCa) and the right sensing channel (SCb) can be understood as being symmetrically arranged at the same distance from the second center (LP).
  • the left sensing channels are connected through left sensing pads (SPL) and sensing lines (SLL).
  • the sensing line (SLL) can be referred to as the left sensing line.
  • the right sensing channels are connected through right sensing pads (SPR) and sensing lines (SLR).
  • the sensing line (SLR) can be referred to as the right sensing line.
  • the sensing channel circuit (SC) is laid out asymmetrically with respect to the first center (CP), the left sensing line (SLL) is longer than the right sensing line (SLR).
  • the peripheral circuit may be laid out between the sensing channel circuit (SC) and one side where the sensing pads (SPL and SPR) are arranged.
  • the peripheral circuit may include a circuit for transmitting sensing data, a circuit for receiving display data, and a circuit for restoring pixel data and clock from display data transmitted in packets.
  • PC peripheral circuit
  • the readout circuit (ROIC) may be laid out on one side of the sensing channel circuit (SC) described above.
  • the sensing channel circuit (SC) may be laid out on the left side of the first center (CP) where a free space is formed by being biased to the right with respect to the first center (CP). That is, the readout circuit (ROIC) can be understood as being disposed adjacent to the sensing channel circuit (SC) in a direction opposite to the direction in which the sensing channel circuit (SC) is biased with respect to the first center (CP).
  • the read-out circuit may be configured to read out analog sensing signals provided from sensing channels included in the sensing channel circuit (SC) and generate sensing data corresponding to the read-out sensing signals.
  • the readout circuit may include an amplifier for amplifying the sensing signal and an analog-to-digital converter (ADC) for converting the analog sensing signal into digital sensing data.
  • ADC analog-to-digital converter
  • the readout circuit can receive a sensing signal in analog form from a sample and hold circuit.
  • the sample and hold circuit can sample an analog sensing signal and hold it for a certain period of time before providing the analog sensing signal to the ADC. Through this, the sample and hold circuit allows the ADC to stably provide analog sensing signals to the ADC.
  • the amplifier can amplify the analog sensing signal provided by the sample and hold circuit.
  • ADC can convert an amplified analog sensing signal into digital sensing data.
  • Sensing signals may be transmitted through readout lines (RL) configured between the readout circuit (ROIC) and the sensing channel circuit (SC). Since the internal configuration of the read-out circuit (ROIC) can be implemented in various ways, detailed description thereof will be omitted.
  • the driving circuits DIC1 and DIC2 may include channels for outputting driving signals corresponding to display data.
  • the driving circuits DIC1 and DIC2 may be configured to be separated from the sensing channel circuit SC and the readout circuit ROIC. That is, the driving circuit (DIC1) may be laid out in the left area of the first center (CP1) adjacent to the readout circuit (ROIC), and the driving circuit (DIC2) may be laid out in the area to the left of the first center (CP1) adjacent to the sensing channel circuit (SC). It can be laid out in the right area of (CP1).
  • the driving circuits DIC1 and DIC2 may include a latch circuit for latching display data, a digital-to-analog conversion circuit for converting the latched display data into analog, and an output circuit for outputting an analog driving signal. Since the layout of the driving circuits (DIC and DIC2) and the configuration of the internal circuit can be designed in various ways according to the convenience of the manufacturer, detailed description thereof will be omitted.
  • the sensing channel circuit SC is not placed in the center of the chip, resulting in a length discrepancy between the left sensing line (SLL) and the right sensing line (SLR).
  • SLL left sensing line
  • SLR right sensing line
  • the readout circuit (ROIC) is disposed on the left side of the sensing channel circuit (SC)
  • the lengths of the readout lines (RL) connecting the readout circuit (ROIC) and the sensing channels vary.
  • a difference in performance occurs between a sensing channel located close to the read-out circuit (ROIC) and a sensing channel located far from the read-out circuit (ROIC).
  • the thickness of the lead-out line (RL) becomes thicker.
  • the present invention may include a channel characteristic adjustment circuit (AR) as shown in FIG. 3 to resolve the resistance difference between the left sensing line (SLL) and the right sensing line (SLR).
  • AR channel characteristic adjustment circuit
  • the channel characteristic adjustment circuit (AR) may include a resistance component (R) configured in each of the short right sensing lines (SLR).
  • the resistance component (R) described above may be implemented in various ways depending on the manufacturer's intention.
  • an additional resistance component is used for the right sensing line (SLR) to have a resistance value equal to that of the left sensing line (SLL). It can be configured to include (R).
  • the right sensing line (SLR) may be formed to have a curved extension pattern in some sections.
  • the curved extension pattern may act as a resistance component (R).
  • the channel characteristic adjustment circuit (AR) of FIG. 3 can resolve the resistance deviation due to the difference in length between the left sensing line (SLL) and the right sensing line (SLR).
  • the embodiment of the present invention can have the advantage of being able to sense the characteristics of pixels without deviation even though the sensing channel circuit (SC) is asymmetrically laid out with respect to the first center (CP).
  • the present invention can be implemented as shown in FIG. 4 in order to arrange the sensing channel circuit within the driving integrated circuit to minimize the occurrence of deviation due to internal routing and arrange the readout circuit close to the sensing channel circuit.
  • the readout circuit is placed at the center of the chip area, and the sensing channel circuit is arranged separately around the readout circuit (ROIC). That is, for uniform characteristic sensing of pixels, the sensing channel circuit may be understood as including separate sensing channel circuits SC1 and SC2.
  • the sensing channel circuit (SC1) disposed on the left of the first center (CP) is referred to as the left sensing channel circuit
  • the sensing channel circuit (SC2) disposed on the right axis of the first center (CP) is referred to as the right sensing channel circuit. It is called a sensing channel circuit.
  • the driving integrated circuit may include the same left sensing pads (SPL) and right sensing pads (SPR) as in FIG. 2 .
  • the driving integrated circuit described above includes a readout circuit (ROIC), left sensing channel circuit (SC1), right sensing channel circuit (SC2), left sensing line (SLL) and right sensing line (SLR), left peripheral circuit (PC1), It may include a right peripheral circuit (PC2), a left driving circuit (DIC1), and a right driving circuit (DIC2).
  • ROIC readout circuit
  • SC1 left sensing channel circuit
  • SC2 right sensing channel circuit
  • SLL left sensing line
  • SLR right sensing line
  • PC1 left peripheral circuit
  • PC2 right peripheral circuit
  • DI1 left driving circuit
  • DIC2 right driving circuit
  • the readout circuit (ROIC) in FIG. 4 has a layout area that is symmetrical with respect to the center of one side of the chip area.
  • the internal configuration and operation of the read-out circuit (ROIC) can be understood as the same as in FIG. 2, and detailed description thereof will be omitted.
  • the sensing channel circuit is separated into the left and right sides of the readout circuit (ROIC), and the left sensing channel circuit (SC1) and the right sensing channel circuit (SC2) have the same layout area. Includes.
  • the left sensing channel circuit (SC1) includes left sensing channels (SCa1, SCa2) corresponding to the left sensing pads (SPL), and is adjacent to the readout circuit (ROIC) in the direction in which the left sensing pads (SPL) are located. are placed accordingly.
  • the left sensing channel circuit (SC1) can provide a sensing signal to the readout circuit (ROIC) through the readout line (RLL).
  • the right sensing channel circuit (SC1) includes right sensing channels (SCb1, SCb2) corresponding to the right sensing pads (SPR), and is adjacent to the readout circuit (ROIC) in the direction where the right sensing pads (SPR) are located. are placed accordingly.
  • the right sensing channel circuit (SC2) can provide a sensing signal to the readout circuit (ROIC) through the readout line (RLR).
  • the left sensing channel circuit (SC1) and the right sensing channel circuit (SC2) are arranged symmetrically with respect to the first center (CP), and can be understood as having the same number of sensing channels in a symmetrical pattern.
  • the left sensing channel (SCa1) and the right sensing channel (SCb2), which are furthest from the first center (CP) may be understood as being symmetrically disposed at the same distance with respect to the first center (CP)
  • the left sensing channel (SCa2) and the right sensing channel (SCb1) closest to the first center (CP) may be understood as being symmetrically arranged at the same distance from the first center (CP).
  • the left sensing channel circuit (SC1) and the right sensing channel circuit (SC2) are arranged symmetrically with respect to the first center (CP), and may be understood as having an unequal number of sensing channels in a symmetrical pattern. You can.
  • the left sensing channels (SCa1, SCa2) are connected through left sensing pads (SPL) and left sensing lines (SLL).
  • the right sensing channels (SCb1, SCb2) are connected through right sensing pads (SPR) and right sensing lines (SLR).
  • the left sensing lines (SLL) and the right sensing lines (SLR) are preferably formed to have a pattern that is symmetrical with respect to the first center (CP).
  • the left sensing channel circuit (SC1) and the right sensing channel circuit (SC2) are laid out symmetrically with respect to the first center (CP). Therefore, the left and right sensing channels in symmetrical positions with respect to the first center (CP) are connected to the left sensing pad (SPL) and the right sensing pad through the left sensing line (SLL) and right sensing line (SLR) of the same length. Can be connected to pad (SPR). That is, the resistance acting on the left sensing channels (SCa1, SCa2) of the left sensing channel circuit (SC1) and the right sensing channels (SCb1, SCb2) of the right sensing channel circuit (SC2) can be understood to be the same.
  • the embodiment of the present invention can have the advantage that the sensing channel circuit (SC), which is separately arranged into the left sensing channel circuit (SC1) and the right sensing channel circuit (SC2), can sense the characteristics of pixels without deviation. there is.
  • SC sensing channel circuit
  • the peripheral circuits (PC1, PC2) can be arranged separately on the left and right sides, corresponding to the fact that the sensing channel circuit (SC) is arranged separately into the left sensing channel circuit (SC1) and the right sensing channel circuit (SC2). there is. Additionally, the peripheral circuit (PC1) may be laid out between the left sensing channel circuit (SC1) and one side where the sensing pads (SPL) are arranged, and the peripheral circuit (PC2) may be laid out between the right sensing channel circuit (SC2) and the sensing pads. It can be laid out between one side where fields (SPRs) are placed.
  • peripheral circuits PC1 and PC2 Since the internal circuit configuration of the peripheral circuits PC1 and PC2 can be understood with reference to FIG. 2, detailed description thereof will be omitted.
  • the driving circuits DIC1 and DIC2 may include channels for outputting driving signals corresponding to display data.
  • the driving circuits DIC1 and DIC2 may be configured to be separated from the sensing channel circuit SC and the readout circuit ROIC. Since the configuration of the internal circuits of the above-described driving circuits DIC1 and DIC2 can be understood with reference to FIG. 2, detailed description thereof will be omitted.
  • the present invention can be implemented as shown in FIG. 5 to improve the routing path between sensing pads and sensing channel circuits.
  • Figure 5 illustrates a case where sensing pads are formed on both sides of the chip area facing each other.
  • the sensing channel circuit can be placed separately to minimize deviation due to internal routing, and the lead-out circuit can be placed in the center to be close to the sensing channel circuit.
  • FIG. 5 is different from the embodiment of FIG. 4 in the arrangement positions of the left sensing pads (SPL) and right sensing pads (SPR), the configuration of the driving circuits, and the routing of the sensing lines.
  • SPL left sensing pads
  • SPR right sensing pads
  • the left sensing pads (SPL) may be formed on the left side of the chip area, and the right sensing pads (SPR) may be formed on the right side of the chip area facing the left side. You can. That is, the left sensing pads (SPL) and right sensing pads (SPR) may be formed to have a symmetrical pattern with respect to the first center (CP).
  • the readout circuit (ROIC) is formed to have a layout area symmetrical to the center between the left side and the right side. That is, the readout circuit (ROIC) is formed to have a layout area that is symmetrical with respect to the first center (CP).
  • the sensing channel circuit includes a left sensing channel circuit (SC1) and a right sensing channel circuit (SC2) separately arranged on both sides of the readout circuit (ROIC).
  • the left sensing channel circuit (SC1) is placed adjacent to the readout circuit (ROIC) in the direction where the left sensing pad (SPL) is located
  • the right sensing channel circuit (SC2) is placed adjacent to the readout circuit (ROIC) in the direction where the right sensing pad (SPR) is located. It is arranged symmetrically to the channel circuit (SC1) and adjacent to the readout circuit (ROIC).
  • the left sensing channel circuit (SC1) and the right sensing channel circuit (SC2) are arranged symmetrically with respect to the first center (CP), and can be understood as having the same number of sensing channels in a symmetrical pattern.
  • first sensing lines (SLL) are configured to connect the left sensing pads (SPL) and the left sensing channels (SCa1 and SCa2) of the left sensing channel circuit (SC1)
  • second sensing lines (SLR) is configured to connect the right sensing pads (SPR) and the right sensing channels (SCb1, SCb2) of the right sensing channel circuit (SC2).
  • the first sensing lines SLL and the second sensing lines SLR may be formed to have symmetrical patterns.
  • the driving circuit is disposed separately on both sides of the left sensing channel circuit (SC1) and the right sensing channel circuit (SC2).
  • the arrangement of the driving circuit in FIG. 5 is illustrated as an example, and may be implemented in various ways depending on the manufacturer's intention.
  • the present invention can reduce the length of the sensing line between the sensing pads and the sensing channels by separately arranging the sensing channel circuit around the readout circuit (ROIC), thereby improving sensing performance. This has the effect of reducing chip area while improving .
  • ROIC readout circuit
  • the present invention can improve the layout of the chip area by arranging the sensing channel circuit adjacent to the readout circuit as in the embodiments, and as a result, the chip area can be reduced and the performance difference between sensing channels can be resolved. It works.
  • FIG. 6 is a diagram illustrating an embodiment in which dummy channels are added to both ends of the sensing channel circuit in the embodiment of FIG. 4.
  • a first dummy channel (DCa1) may be disposed on the left side of the first left sensing channel (SCa1) disposed at the left end of the left sensing channel circuit (SC1), and the left sensing channel circuit (SC1)
  • a second dummy channel (DCa2) may be disposed on the right side of the second left sensing channel (SCa2) disposed at the right end of .
  • Each of the first dummy channel DCa1 and the second dummy channel DCa2 may have the same configuration as the sensing channel.
  • the first dummy channel DCa1 and the second dummy channel DCa2 may be arranged to ensure operational stability of the first left sensing channel SCa1 and the second left sensing channel SCa2, respectively.
  • a first dummy channel (DCa1) and a second dummy channel (DCa2) that do not actually collect sensing signals may be provided.
  • the first left sensing channel (SCa1) and the second left sensing channel (SCa2) also have the same environment as other sensing channels, so that the operation Stability can be secured.
  • a third dummy channel (DCb1) may be disposed on the left side of the first right sensing channel (SCb1) disposed at the left end of the right sensing channel circuit (SC2), and may be disposed at the right end of the right sensing channel circuit (SC2).
  • a fourth dummy channel (DCb2) may be disposed on the right side of the second right sensing channel (SCb2).
  • the first right sensing channel (SCb1) and the second right sensing channel (SCb2) also have the same environment as other sensing channels, thereby improving operational stability. can be secured.
  • the same voltage as that applied to the sensing channel may be applied to each dummy channel to create the same environment.
  • the applied voltage may be a reference voltage.
  • FIG. 7 is a diagram illustrating an embodiment in which dummy channels are added to both ends of the sensing channel circuit in the embodiment of FIG. 5.
  • a first dummy channel (DCa1) may be disposed on the left side of the first left sensing channel (SCa1) disposed at the left end of the left sensing channel circuit (SC1), and the left sensing channel circuit (SC1)
  • a second dummy channel (DCa2) may be disposed on the right side of the second left sensing channel (SCa2) disposed at the right end of .
  • a third dummy channel (DCb1) may be disposed on the left side of the first right sensing channel (Scb1) disposed at the left end of the right sensing channel circuit (SC2), and may be disposed at the right end of the right sensing channel circuit (SC2).
  • a fourth dummy channel (DCb2) may be disposed on the right side of the second right sensing channel (SCb2).
  • the same voltage as that applied to the sensing channel may be applied to each dummy channel to create the same environment.
  • the applied voltage may be a reference voltage.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 디스플레이를 위한 구동 집적 회로를 개시하며, 상기 구동 집적 회로는 센싱 패드를 통하여 센싱 신호를 수신하는 센싱 채널 회로와 센싱 채널 회로의 센싱 신호를 센싱 데이터로 변환하는 리드아웃 회로의 배치를 개선함으로써 칩의 면적을 감소시키고 센싱 채널간 성능 차이를 해소할 수 있다.

Description

디스플레이를 위한 구동 집적 회로
본 발명은 디스플레이를 위한 구동 집적 회로에 관한 것으로서, 보다 상세하게는 센싱 패드를 통하여 센싱 신호를 수신하는 센싱 채널 회로와 센싱 채널 회로의 센싱 신호를 센싱 데이터로 변환하는 리드아웃 회로의 배치를 개선한 디스플레이를 위한 구동 집적 회로에 관한 것이다.
OLED(Organic light emitting diode) 패널은 구동 집적 회로에서 제공되는 구동 신호들에 대응하여 화면을 표시하며, 구동 집적 회로는 디스플레이 데이터에 대응하는 구동 신호들을 제공하도록 구성될 수 있다.
OLED 패널의 화소들은 특성 편차를 가질 수 있다. 상기한 특성 편차는 화소의 수명과 구동 트랜지스터의 구동 능력의 차 등의 요인에 의해 발생하는 것으로 이해될 수 있으며 화질 개선을 위하여 보상될 필요가 있다.
구동 집적 회로는 상기한 특성 편차를 센싱하고, 센싱에 대응한 센싱 데이터를 생성하도록 구성될 수 있다. 센싱 데이터는 타이밍 컨트롤러에 전달될 수 있고, 타이밍 컨트롤러는 특성 편차를 보상하기 위하여 센싱 데이터를 이용하여 디스플레이 데이터를 보상할 수 있다.
구동 집적 회로는 상기한 특성 편차의 센싱 및 센싱 데이터의 생성을 위하여 센싱 채널 회로와 리드아웃(Read-out) 회로(ROIC)를 구비할 수 있다.
센싱 채널 회로는 센싱 패드들을 통하여 화소들에 대한 센싱 신호들을 수신하는 복수의 센싱 채널들을 포함할 수 있다. 리드아웃 회로는 아날로그 센싱 신호들을 수신하며, 센싱 신호들에 대응하는 센싱 데이터를 생성하도록 구성될 수 있다.
구동 집적 회로는 센싱 신호들을 수신하기 위한 센싱 패드들과 OLED 패널을 구동하기 위하여 화소들에 구동 신호들을 제공하기 위한 구동 패드들을 구비할 수 있다. 대체로, 센싱 패드들과 구동 패드들은 구동 집적 회로의 칩 영역 중 OLED 패널과 마주하는 일 변에 배치될 수 있다. 예시적으로, 센싱 패드들은 일 변의 좌측과 우측의 분리된 영역에 형성될 수 있다.센싱 패드들과 센싱 채널들의 떨어진 거리에 따라 센싱 신호들은 편차를 가질 수 있다.
또한, 구동 집적 회로 내에서, 센싱 채널 회로는 내부 라우팅에 따른 편차 발생을 최소화할 수 있도록 배치되어야 하며, 리드아웃 회로는 센싱 채널 회로와 가깝게 배치되어야 한다.
따라서, 구동 집적 회로는 상기한 문제점을 해소할 수 있도록 내부 레이아웃을 개선할 필요가 있다.
본 발명은 센싱 채널들을 포함하는 센싱 채널 회로를 하나의 그룹으로 레이아웃하고, 하나의 그룹으로 레이아웃된 센싱 채널 회로에 인접하게 리드아웃 회로가 배치될 수 있는 디스플레이를 위한 구동 집적 회로를 제공함을 목적으로 한다.
또한, 본 발명은 리드아웃 회로를 중심으로 센싱 채널 회로를 분리 배치하고, 분리된 센싱 채널 회로가 균일한 성능을 가질 수 있는 디스플레이를 위한 구동 집적 회로를 제공함을 다른 목적으로 한다.
또한, 본 발명은 리드아웃 회로와 센싱 채널 회로의 레이아웃을 개선함으로써 칩의 면적을 감소시키고 센싱 채널간 성능 차이를 해소함을 또다른 목적으로 한다.
본 발명의 디스플레이를 위한 구동 집적 회로는, 칩 영역의 일변에 형성되고, 상기 일변의 제1 중앙을 기준으로 서로 반대 방향의 동일한 거리에 형성된 제1 센싱 패드 및 제2 센싱 패드; 상기 제1 중앙에 대하여 비대칭의 레이아웃 면적을 가지며, 상기 레이아웃 면적의 제2 중앙을 기준으로 대칭인 제1 센싱 채널과 제2 센싱 채널을 포함하는 센싱 채널 회로; 상기 제1 센싱 패드와 상기 제1 센싱 채널을 연결하는 제1 센싱 라인; 상기 제2 센싱 패드와 상기 제2 센싱 채널을 연결하며, 상기 제1 센싱 라인보다 긴 제2 센싱 라인; 및 상기 제1 센싱 라인에 구성되며, 상기 제1 센싱 라인과 상기 제2 센싱 라인의 길이차를 보상하기 위한 저항을 제공하는 채널 특성 조절 회로;를 포함함을 특징으로 한다.
또한, 본 발명의 디스플레이를 위한 구동 집적 회로는, 칩 영역의 일변에 형성되고, 상기 일변의 중앙을 기준으로 서로 반대 방향의 동일한 거리에 형성된 제1 센싱 패드 및 제2 센싱 패드; 상기 일변의 중앙에 대하여 대칭된 레이아웃 면적을 갖는 리드아웃 회로; 제1 센싱 채널을 포함하며, 상기 제1 센싱 패드가 위치한 제1 방향에서 상기 리드아웃 회로에 인접하게 배치된 제1 센싱 채널 회로; 제2 센싱 채널을 포함하며, 상기 일변의 상기 중앙을 기준으로 상기 제1 센싱 채널 회로와 대칭으로 상기 제2 센싱 패드가 위치한 제2 방향에서 상기 리드아웃 회로에 인접하게 배치된 제2 센싱 채널 회로; 상기 제1 센싱 패드와 상기 제1 센싱 채널을 연결하는 제1 센싱 라인; 및 상기 제2 센싱 패드와 상기 제2 센싱 채널을 연결하는 제2 센싱 라인;을 포함함을 특징으로 한다.
또한, 본 발명의 디스플레이를 위한 구동 집적 회로는, 칩 영역의 제1 변에 형성된 제1 센싱 패드; 상기 칩 영역의 상기 제1 변과 마주하는 제2 변에 상기 제1 패드와 대칭으로 형성되는 제2 센싱 패드; 상기 제1 변과 상기 제2 변 사이의 중앙에 대하여 대칭된 레이아웃 면적을 갖는 리드아웃 회로; 제1 센싱 채널을 포함하며, 상기 제1 센싱 패드가 위치한 제1 방향에서 상기 리드아웃 회로에 인접하게 배치된 제1 센싱 채널 회로; 및 제2 센싱 채널을 포함하며, 상기 제1 센싱 채널 회로와 대칭으로 상기 제2 센싱 패드가 위치한 제2 방향에서 상기 리드아웃 회로에 인접하게 배치된 제2 센싱 채널 회로; 상기 제1 센싱 패드와 상기 제1 센싱 채널을 연결하는 제1 센싱 라인; 및 상기 제2 센싱 패드와 상기 제2 센싱 채널을 연결하는 제2 센싱 라인;을 포함함을 특징으로 한다.
본 발명은 센싱 채널들을 포함하는 센싱 채널 회로를 하나의 그룹으로 레이아웃하고, 하나의 그룹으로 레이아웃된 센싱 채널 회로에 인접하게 리드아웃 회로가 배치하며, 센싱 채널 회로의 센싱 채널들의 위치에 따른 편차를 조정함으로써 센싱 채널 회로 및 리드아웃 회로의 효율적인 레이아웃과 센싱 채널 회로의 센싱 채널들의 균일한 특성을 보장할 수 있는 효과가 있다.
또한, 본 발명은 리드아웃 회로를 중심으로 센싱 채널 회로를 분리 배치함으로써 분리된 센싱 채널 회로들의 균일한 성능을 확보할 수 있고, 리드아웃 회로의 디지털 변환 특성을 개선할 수 있는 효과가 있다.
또한, 본 발명은 리드아웃 회로를 중심으로 센싱 채널 회로를 분리 배치함으로써 센싱 패드들과 센싱 채널들 간의 센싱 라인의 길이를 줄일 수 있고, 그에 따라 센싱 성능을 개선하면서 칩 면적을 감소시킬 수 있는 효과가 있다.
또한, 본 발명은 리드아웃 회로에 인접하게 센싱 채널 회로를 배치함으로써 칩 영역의 레이아웃을 개선할 수 있으며, 그 결과 칩의 면적을 감소시키고 센싱 채널간 성능 차이를 해소할 수 있는 효과가 있다.
도 1은 본 발명의 디스플레이를 위한 구동 집적 회로의 구성 예를 나타내는 블록도.
도 2는 본 발명의 디스플레이를 위한 구동 집적 회로의 일 실시예를 나타내는 레이아웃 도면.
도 3은 채널 특성 조절 회로를 예시한 도면.
도 4는 본 발명의 디스플레이를 위한 구동 집적 회로의 다른 실시예를 나타내는 레이아웃 도면.
도 5는 본 발명의 디스플레이를 위한 구동 집적 회로의 또다른 실시예를 나타내는 레이아웃 도면.
도 6은 도 4의 실시 예에서 센싱 채널 회로의 양 끝단에 더미 채널이 추가된 실시 예를 설명하는 도면.
도 7은 도 5의 실시 예에서 센싱 채널 회로의 양 끝단에 더미 채널이 추가된 실시 예를 설명하는 도면.
디스플레이는 도 1과 같이 디스플레이 패널(DP) 및 구동 집적 회로(SRIC)를 포함할 수 있다. 본 발명의 일 실시예로 디스플레이 패널(DP)은 OLED 패널로 이해될 수 있다.
구동 집적 회로(SRIC)는 타이밍 컨트롤러(도시되지 않음)와 같은 외부 소스로부터 디스플레이 데이터를 수신할 수 있고, 디스플레이 데이터에 대응하는 구동 신호를 구동 라인들(DL)을 통하여 디스플레이 패널(DP)의 화소들에 제공하도록 구성될 수 있다.
그리고, 구동 집적 회로(SRIC)는 센싱 라인들(SL)을 통하여 디스플레이 패널(DP)의 화소들의 센싱 신호들을 수신할 수 있으며, 센싱 신호들에 대응하는 센싱 데이터를 생성하도록 구성될 수 있다.
구동 집적 회로(SRIC)는 구동 신호들을 위한 채널들에 대응하는 출력 패드들과 센싱 신호들을 위한 채널들에 대응하는 센싱 패드들을 구비할 수 있다. 대체로, 출력 패드들과 센싱 패드들은 디스플레이 패널(DP)과 마주하는 구동 집적 회로(SRIC)의 일 변에 좌우로 분리 배치될 수 있다.
본 발명은 도 2와 같이 실시됨으로써, 구동 집적 회로(SRIC) 내에서, 센싱 채널 회로(SC)가 내부 라우팅에 따른 편차 발생을 최소화할 수 있도록 배치되고, 리드아웃 회로(ROIC)가 센싱 채널 회로와 가깝게 배치될 수 있다.
도 2의 경우, 센싱 채널들을 포함하는 센싱 채널 회로(SC)가 하나의 그룹으로 레이아웃되고, 센싱 채널 회로(SC)에 인접하게 리드아웃 회로(ROIC)가 배치된다.
보다 구체적으로, 구동 집적 회로(SRIC)는 내부에 센싱 채널 회로(SC), 리드아웃 회로(ROIC), 주변 회로(PC) 및 구동 회로들(DIC1, DIC2)이 레이아웃된다.
도 2에 도시된 센싱 채널 회로(SC), 리드아웃 회로(ROIC), 주변 회로(PC) 및 구동 회로들(DIC1, DIC2)은 구동 집적 회로(SRIC) 내의 레이아웃 영역을 표현하는 것으로 이해될 수 있다.
그리고, 구동 집적 회로(SRIC)의 칩 영역의 일 변에 센싱 패드들(SPL, SPR)이 형성된다.
센싱 패드들(SPL, SPR)은 칩 영역의 일 변에서 좌우로 분리 배치될 수 있다. 설명의 편의를 위하여, 좌측에 배치된 센싱 패드들(SPL)은 좌측 센싱 패드들이라 하고, 우측에 배치된 센싱 패드들(SPR)은 우측 센싱 패드들이라 한다. 설명의 편의를 위하여, 출력 패드들의 도시는 생략한다.
좌측 센싱 패드들(SPL)과 우측 센싱 패드들(SPR)은 칩 영역의 일 변의 중앙(이하, 제1 중앙(CP)이라 함)을 기준으로 서로 반대 방향의 동일 거리에 형성될 수 있다. 좌측 센싱 패드들(SPL)과 우측 센싱 패드들(SPR)은 동일한 수의 패드들을 구비할 수 있으며 제1 중앙(CP)을 기준으로 대칭으로 배치된 것으로 이해될 수 있다. 예시적으로, 제1 중앙(CP)을 기준으로 동일한 거리의 패드가 좌측 센싱 패드들(SPL)과 우측 센싱 패드들(SPR)에 각각 하나씩 포함되는 것으로 이해될 수 있다.
센싱 채널 회로(SC)는 좌측 센싱 패드들(SPL) 및 우측 센싱 패드들(SPR)의 패드들 수에 해당하는 센싱 채널들을 구비하며, 하나의 그룹으로 레이아웃된다. 하나의 그룹으로 레이아웃된 것은 싱글 레이아웃 영역에 모든 센싱 채널들이 배치된 것을 의미한다.
하나의 그룹으로 레이아웃된 센싱 채널 회로(SC)의 센싱 채널들은 도 2의 SCa 및 SCb로 표현될 수 있다. 센싱 채널(SCa)은 좌측 센싱 패드들(SPL)의 센싱 패드와 대응하는 것을 예시하는 것이고, 센싱 채널(SCb)는 우측 센싱 패드들(SPR)의 센싱 패드에 대응하는 것을 예시하는 것이다.
센싱 채널 회로(SC)는 제1 중앙(CP)에 대하여 비대칭의 레이아웃 면적을 갖도록 레이아웃될 수 있다. 도 2에서, 센싱 채널 회로(SC)는 제1 중앙(CP)을 기준으로 우측으로 치우친 비대칭의 레이아웃 면적을 갖는다.
센싱 채널 회로(SC)는 자신의 레이아웃 면적의 중앙(이하, 제2 중앙(LP)이라 함)을 기준으로 대칭인 센싱 채널들을 포함할 수 있다. 설명의 편의를 위하여, 제2 중앙의 좌측에 배치된 센싱 채널들은 좌측 센싱 채널들이라 하고, 제2 중앙의 우측에 배치된 센싱 채널들은 우측 센싱 센싱 채널들이라 한다. 도 2의 경우, 센싱 채널(SCa)가 좌측 채널에 해당하고, 센싱 채널(SCb)가 우측 채널에 해당한다. 좌측 센싱 채널(SCa)와 우측 센싱 채널(SCb)는 제2 중앙(LP)를 기준으로 대칭으로 동일한 거리에 배치된 것으로 이해될 수 있다.
한편, 좌측 센싱 채널들은 좌측 센싱 패드들(SPL)과 센싱 라인들(SLL)을 통하여 연결된다. 이 경우, 센싱 라인(SLL)은 좌측 센싱 라인이라 할 수 있다. 그리고, 우측 센싱 채널들은 우측 센싱 패드들(SPR)과 센싱 라인들(SLR)을 통하여 연결된다. 이 경우, 센싱 라인(SLR)은 우측 센싱 라인이라 할 수 있다.
센싱 채널 회로(SC)가 제1 중앙(CP)에 대하여 비대칭으로 레이아웃됨에 따라, 좌측 센싱 라인(SLL)이 우측 센싱 라인(SLR)보다 길다.
주변 회로(PC)는 센싱 채널 회로(SC)와 센싱 패드들(SPL, SPR)이 배치된 일변의 사이에 레이아웃될 수 있다.
주변 회로(PC)는 센싱 데이터를 전송하기 위한 회로, 디스플레이 데이터를 수신하기 위한 회로, 그리고 패킷으로 전송되는 디스플레이 데이터에서 화소 데이터와 클럭을 복원하기 위한 회로 등이 구성될 수 있다.
상기한 주변 회로(PC)의 레이아웃과 내부 회로의 구성은 제작자의 편의에 따라 다양하게 설계될 수 있으므로, 이에 대한 구체적인 설명은 생략한다.
리드아웃 회로(ROIC)는 상기한 센싱 채널 회로(SC)의 일측에 레이아웃될 수 있다. 센싱 채널 회로(SC)가 제1 중앙(CP)에 대하여 우측으로 치우친 것에 의해 여유 공간이 형성되는 제1 중앙(CP)의 좌측에 레이아웃될 수 있다. 즉, 리드아웃 회로(ROIC)는 센싱 채널 회로(SC)가 제1 중앙(CP)에 대하여 치우친 반대 방향에 센싱 채널 회로(SC)와 인접하게 배치되는 것으로 이해될 수 있다.
리드아웃 회로(ROIC)는 센싱 채널 회로(SC)에 포함된 센싱 채널들에서 제공되는 아날로그의 센싱 신호들을 리드아웃하고, 리드아웃된 센싱 신호들에 대응하는 센싱 데이터를 생성하도록 구성될 수 있다.
리드아웃 회로(ROIC)는 센싱 신호의 증폭을 위한 증폭기 및 아날로그 형태의 센싱 신호를 디지털 형태의 센싱 데이터로 변환하기 위한 아날로그 디지털 변환기(Analog-to-Digital Converter, ADC)를 포함할 수 있다.
리드아웃 회로(ROIC)는 샘플 앤 홀드 회로로부터 아날로그 형태의 센싱 신호를 제공받을 수 있다.
샘플 앤 홀드 회로는 ADC에 아날로그 형태의 센싱 신호를 제공하기 전에, 아날로그 형태의 센싱 신호를 샘플링하고, 일정 시간 동안 홀딩할 수 있다. 이를 통해 샘플 앤 홀드 회로는 ADC가 아날로그 형태의 센싱 신호를 안정적으로 ADC에 제공할 수 있다.
증폭기는 샘플 앤 홀드 회로에서 제공된 아날로그 형태의 센싱 신호를 증폭할 수 있다.
ADC는 증폭된 아날로그 형태의 센싱 신호를 디지털 형태의 센싱 데이터로 변환할 수 있다.
센싱 신호들은 리드 아웃 회로(ROIC)와 센싱 채널 회로(SC) 간에 구성된 리드아웃 라인들(RL)을 통하여 전달될 수 있다. 리드아웃 회로(ROIC)의 내부 구성은 다양하게 구현될 수 있으므로, 이에 대한 구체적인 설명은 생략한다.
구동 회로들(DIC1, DIC2)은 디스플레이 데이터에 대응하는 구동 신호를 출력하기 위한 채널들을 포함할 수 있다. 구동 회로들(DIC1, DIC2)은 센싱 채널 회로(SC)와 리드아웃 회로(ROIC)를 사이에 두고 분리 배치되도록 구성될 수 있다. 즉, 구동 회로(DIC1)는 리드아웃 회로(ROIC)에 인접하게 제1 중앙(CP1)의 좌측 영역에 레이아웃될 수 있고, 구동 회로(DIC2)는 센싱 채널 회로(SC)에 인접하게 제1 중앙(CP1)의 우측 영역에 레이아웃될 수 있다. 구동 회로들(DIC1, DIC2)은 디스플레이 데이터를 래치하는 래치 회로, 래치된 디스플레이 데이터를 아날로그로 변환하는 디지털-아날로그 변환 회로 및 아날로그의 구동 신호를 출력하는 출력 회로 등을 포함할 수 있다. 상기한 구동 회로들(DIC, DIC2)의 레이아웃과 내부 회로의 구성은 제작자의 편의에 따라 다양하게 설계될 수 있으므로, 이에 대한 구체적인 설명은 생략한다.
도 2의 실시예의 경우, 센싱 채널 회로(SC)가 제1 중앙(CP)에 대하여 비대칭으로 레이아웃됨에 따라, 좌측 센싱 라인(SLL)과 우측 센싱 라인(SLR) 간의 비대칭으로 길이 편차가 발생하며, 상기한 길이 편차에 의해 저항 편차가 생성된다.
즉, 좌/우 구분이 될 수 없는 ROIC 회로로 인해 센싱 채널 회로(SC)가 칩의 중앙에 배치가 되지 않아, 좌측 센싱 라인(SLL)과 우측 센싱 라인(SLR) 간의 길이 편차가 발생된다. 이로 인해, 기생 성분이 발생되어 인한 좌측 센싱 채널과 우측 센싱 채널 간 성능의 차이가 발생하게 된다.
또한, 리드아웃 회로(ROIC)가 센싱 채널 회로(SC)의 좌측에 배치되어 있어, 리드아웃 회로(ROIC)와 센싱 채널들 연결하는 리드아웃 라인(RL)들의 길이가 달라진다. 이로 인해, 리드아웃 회로(ROIC)로부터 가까이 위치한 센싱 채널과 리드아웃 회로(ROIC)로부터 멀리 위치한 센싱 채널 간 성능의 차이가 발생하게 된다. 이를 보완하기 위해 리드아웃 라인(RL)의 두께가 두꺼워지는 문제가 있다.
화소들의 특성 센싱에 대한 편차를 해소하기 위하여 상기한 저항 편차는 해소될 필요가 있다.
본 발명은 상기한 좌측 센싱 라인(SLL)과 우측 센싱 라인(SLR) 간의 저항 편차를 해소하기 위하여 도 3과 같이 채널 특성 조절 회로(AR)를 구비할 수 있다.
도 3을 참조하면, 채널 특성 조절 회로(AR)는 길이가 짧은 우측 센싱 라인(SLR) 각각에 구성된 저항 성분(R)을 포함할 수 있다.
상기한 저항 성분(R)은 제작자의 의도에 따라 다양하게 구현될 수 있다.
예시적으로 우측 센싱 라인(SLR)의 선폭을 좌측 센싱 라인(SLL)보다 크게 형성함으로써, 우측 센싱 라인(SLR)이 좌측 센싱 라인(SLL)의 저항과 균등한 저항값을 갖기 위한 부가적인 저항 성분(R)을 포함하는 것으로 구성할 수 있다.
또한, 우측 센싱 라인(SLR)은 일부 구간에 굴곡된 연장 패턴을 갖도록 형성될 수 있다. 이때, 굴곡된 연장 패턴은 저항 성분(R)으로 작용될 수 있다.
도 3의 채널 특성 조절 회로(AR)는 좌측 센싱 라인(SLL)과 우측 센싱 라인(SLR) 간의 길이 차에 따른 저항 편차를 해소할 수 있다.
그 결과, 본 발명의 실시예는 센싱 채널 회로(SC)가 제1 중앙(CP)에 대하여 비대칭으로 레이아웃됨에도 화소들의 특성 센싱을 편차없이 수행할 수 있는 이점을 가질 수 있다.
한편, 본 발명은 구동 집적 회로 내에서, 센싱 채널 회로를 내부 라우팅에 따른 편차 발생을 최소화할 수 있도록 배치하고, 리드아웃 회로를 센싱 채널 회로와 가깝게 배치하기 위하여 도 4와 같이 실시될 수 있다.
도 4에서, 리드아웃 회로(ROIC)는 칩 영역의 중심에 배치되고, 리드아웃 회로(ROIC)를 중심으로 센싱 채널 회로가 분리 배치된다. 즉, 화소들에 대한 균일한 특성 센싱을 위하여, 센싱 채널 회로는 분리된 센싱 채널 회로들(SC1, SC2)를 포함하는 것으로 이해될 수 있다. 설명의 편의를 위하여, 제1 중앙(CP)의 좌측에 배치된 센싱 채널 회로(SC1)는 좌측 센싱 채널 회로라 하고, 제1 중앙(CP)의 우축에 배치된 센싱 채널 회로(SC2)는 우측 센싱 채널 회로라 한다.
도 4를 참조하면, 구동 집적 회로는 도 2와 동일한 좌측 센싱 패드들(SPL) 및 우측 센싱 패드들(SPR)을 포함할 수 있다.
상기한 구동 집적 회로에는 리드아웃 회로(ROIC), 좌측 센싱 채널 회로(SC1), 우측 센싱 채널 회로(SC2), 좌측 센싱 라인(SLL) 및 우측 센싱 라인(SLR), 좌측 주변 회로(PC1), 우측 주변 회로(PC2), 좌측 구동 회로(DIC1) 및 우측 구동 회로(DIC2)를 포함할 수 있다.
도 4의 리드아웃 회로(ROIC)는 칩 영역의 일변의 중앙에 대하여 대칭된 레이아웃 면적을 갖는다. 리드아웃 회로(ROIC)의 내부 구성 및 동작은 도 2와 동일한 것으로 이해될 수 있으며, 이에 대한 구체적인 설명은 생략한다.
도 4의 실시예는 도 2의 실시예와 다르게 센싱 채널 회로가 리드아웃 회로(ROIC)의 좌측과 우측으로 분리되며 동일한 레이아웃 면적을 갖는 좌측 센싱 채널 회로(SC1)와 우측 센싱 채널 회로(SC2)를 포함한다.
좌측 센싱 채널 회로(SC1)는 좌측 센싱 패드들(SPL)에 대응하는 좌측 센싱 채널들(SCa1, SCa2)을 포함하며, 좌측 센싱 패드들(SPL)이 위치한 방향에서 리드아웃 회로(ROIC)와 인접하게 배치된다. 좌측 센싱 채널 회로(SC1)는 리드아웃 라인(RLL)을 통하여 센싱 신호를 리드아웃 회로(ROIC)에 제공할 수 있다.
우측 센싱 채널 회로(SC1)는 우측 센싱 패드들(SPR)에 대응하는 우측 센싱 채널들(SCb1, SCb2)을 포함하며, 우측 센싱 패드들(SPR)이 위치한 방향에서 리드아웃 회로(ROIC)와 인접하게 배치된다. 우측 센싱 채널 회로(SC2)는 리드아웃 라인(RLR)을 통하여 센싱 신호를 리드아웃 회로(ROIC)에 제공할 수 있다.
좌측 센싱 채널 회로(SC1)와 우측 센싱 채널 회로(SC2)는 제1 중앙(CP)을 기준으로 대칭으로 배치되며, 동일한 수의 센싱 채널을 대칭된 패턴으로 갖는 것으로 이해될 수 있다. 예시적으로, 제1 중앙(CP)에서 가장 멀리 떨어진 좌측 센싱 채널(SCa1)와 우측 센싱 채널(SCb2)는 제1 중앙(CP)를 기준으로 대칭으로 동일한 거리에 배치된 것으로 이해될 수 있고, 제1 중앙(CP)에 가장 까까운 좌측 센싱 채널(SCa2)와 우측 센싱 채널(SCb1)는 제1 중앙(CP)를 기준으로 대칭으로 동일한 거리에 배치된 것으로 이해될 수 있다.
또 다른 예로, 좌측 센싱 채널 회로(SC1)와 우측 센싱 채널 회로(SC2)는 제1 중앙(CP)을 기준으로 대칭으로 배치되며, 동일하지 않은 수의 센싱 채널을 대칭된 패턴으로 갖는 것으로 이해될 수 있다.
좌측 센싱 채널들(SCa1, SCa2)은 좌측 센싱 패드들(SPL)과 좌측 센싱 라인들(SLL)을 통하여 연결된다. 그리고, 우측 센싱 채널들(SCb1, SCb2)은 우측 센싱 패드들(SPR)과 우측 센싱 라인들(SLR)을 통하여 연결된다. 좌측 센싱 라인들(SLL)과 우측 센싱 라인들(SLR)은 제1 중앙(CP)을 기준으로 대칭되는 패턴을 갖도록 형성됨이 바람직하다.
상술한 바와 같이, 좌측 센싱 채널 회로(SC1)와 우측 센싱 채널 회로(SC2)는 제1 중앙(CP)을 기준으로 대칭으로 레이아웃된다. 그러므로, 제1 중앙(CP)를 기준으로 대칭된 위치의 좌측 센싱 채널과 우측 센싱 채널은 동일한 길이의 좌측 센싱 라인(SLL)과 우측 센싱 라인(SLR)을 통하여 좌측 센싱 패드(SPL)과 우측 센싱 패드(SPR)에 연결될 수 있다. 즉, 좌측 센싱 채널 회로(SC1)의 좌측 센싱 채널들(SCa1, SCa2)과 우측 센싱 채널 회로(SC2) 우측 센싱 채널들(SCb1, SCb2)에 작용하는 저항은 동일한 것으로 이해될 수 있다.
좌측 센싱 라인(SLL)과 우측 센싱 라인(SLR) 간의 길이 차에 따른 저항 편차를 해소할 수 있다.
그 결과, 본 발명의 실시예는 좌측 센싱 채널 회로(SC1)와 우측 센싱 채널 회로(SC2)로 분리 배치된 센싱 채널 회로(SC)가 화소들의 특성 센싱을 편차없이 수행할 수 있는 이점을 가질 수 있다.
도 4에서, 주변 회로들(PC1, PC2)는 센싱 채널 회로(SC)가 좌측 센싱 채널 회로(SC1)와 우측 센싱 채널 회로(SC2)로 분리 배치된 것에 대응하여 좌측과 우측으로 분리 배치될 수 있다. 그리고, 주변 회로(PC1)는 좌측 센싱 채널 회로(SC1)와 센싱 패드들(SPL)이 배치된 일변의 사이에 레이아웃될 수 있고, 주변 회로(PC2)는 우측 센싱 채널 회로(SC2)와 센싱 패드들(SPR)이 배치된 일변의 사이에 레이아웃 될 수 있다.
주변 회로들(PC1, PC2)의 내부 회로의 구성은 도 2를 참조하여 이해될 수 있으므로, 이에 대한 구체적인 설명은 생략한다.
도 4에서, 구동 회로들(DIC1, DIC2)은 디스플레이 데이터에 대응하는 구동 신호를 출력하기 위한 채널들을 포함할 수 있다. 구동 회로들(DIC1, DIC2)은 센싱 채널 회로(SC)와 리드아웃 회로(ROIC)를 사이에 두고 분리 배치되도록 구성될 수 있다. 상기한 구동 회로들(DIC1, DIC2)의 내부 회로의 구성은 도 2를 참조하여 이해될 수 있으므로, 이에 대한 구체적인 설명은 생략한다.
한편, 본 발명은 센싱 패드들과 센싱 채널 회로 간의 라우팅 경로를 개선하기 위하여 도 5와 같이 실시될 수 있다.
도 5는 센싱 패드들이 칩 영역의 서로 마주하는 양쪽 변에 형성되는 경우를 예시한 것이다. 도 5의 실시예도 센싱 채널 회로를 내부 라우팅에 따른 편차 발생을 최소화할 수 있도록 분리 배치하고, 리드아웃 회로를 센싱 채널 회로와 가깝게 배치하기 위하여 중앙에 배치할 수 있다.
도 5의 실시예는 도 4의 실시예와 비교하여, 좌측 센싱 패드들(SPL) 및 우측 센싱 패드들(SPR)의 배치 위치, 구동 회로들의 구성 및 센싱 라인들의 라우팅에 차이가 있다.
즉, 도 5의 구동 집적 회로에서, 좌측 센싱 패드들(SPL)은 칩 영역의 좌측 변에 형성될 수 있고, 우측 센싱 패드들(SPR)은 좌측 변과 마주하는 칩 영역의 우측 변에 형성될 수 있다. 즉, 좌측 센싱 패드들(SPL)과 우측 센싱 패드들(SPR)은 제1 중앙(CP)을 기준으로 대칭된 패턴을 갖도록 형성될 수 있다.
리드아웃 회로(ROIC)는 좌측 변과 우측 변 사이의 중앙에 대하여 대칭된 레이아웃 면적을 갖도록 형성된다. 즉, 리드아웃 회로(ROIC)는 제1 중앙(CP)을 기준으로 대칭된 레이아웃 면적을 갖도록 형성된다.
센싱 채널 회로는 도 4의 실시예와 같이, 리드아웃 회로(ROIC)의 양쪽으로 분리 배치된 좌측 센싱 채널 회로(SC1) 및 우측 센싱 채널 회로(SC2)를 포함한다. 좌측 센싱 채널 회로(SC1)는 좌측 센싱 패드(SPL)가 위치한 방향에서 리드아웃 회로(ROIC)에 인접하게 배치되며, 우측 센싱 채널 회로(SC2)는 우측 센싱 패드(SPR)가 위치한 방향에서 좌측 센싱 채널 회로(SC1)와 대칭으로 리드아웃 회로(ROIC)에 인접하게 배치된다. 좌측 센싱 채널 회로(SC1)와 우측 센싱 채널 회로(SC2)는 제1 중앙(CP)을 기준으로 대칭으로 배치되며, 동일한 수의 센싱 채널을 대칭된 패턴으로 갖는 것으로 이해될 수 있다.
그리고, 제1 센싱 라인들(SLL)은 좌측 센싱 패드들(SPL)과 좌측 센싱 채널 회로(SC1)의 좌측 센싱 채널들(SCa1, SCa2)을 연결하도록 구성되며, 제2 센싱 라인들(SLR)은 우측 센싱 패드들(SPR)과 우측 센싱 채널 회로(SC2)의 우측 센싱 채널들(SCb1, SCb2)을 연결하도록 구성된다. 제1 센싱 라인들(SLL)과 제2 센싱 라인들(SLR)은 대칭되는 패턴을 갖도록 형성될 수 있다.
도 5의 실시예에서, 구동 회로는 좌측 센싱 채널 회로(SC1)와 우측 센싱 채널 회로(SC2)의 각각의 양측에 분리 배치된다. 도 5의 구동 회로의 배치는 일예로서 예시된 것이며, 제작자의 의도에 따라 다양하게 실시될 수 있다.
도 4 및 도 5의 실시예의 경우, 본 발명은 리드아웃 회로(ROIC)를 중심으로 센싱 채널 회로를 분리 배치함으로써 센싱 패드들과 센싱 채널들 간의 센싱 라인의 길이를 줄일 수 있고, 그에 따라 센싱 성능을 개선하면서 칩 면적을 감소시킬 수 있는 효과가 있다.
또한, 본 발명은 실시예들과 같이 리드아웃 회로에 인접하게 센싱 채널 회로를 배치함으로써 칩 영역의 레이아웃을 개선할 수 있으며, 그 결과 칩의 면적을 감소시키고 센싱 채널간 성능 차이를 해소할 수 있는 효과가 있다.
도 6은 도 4의 실시 예에서 센싱 채널 회로의 양 끝단에 더미 채널이 추가된 실시 예를 설명하는 도면이다.
도 6을 참조하면, 좌측 센싱 채널 회로(SC1)의 좌측 끝단에 배치된 제1 좌측 센싱 채널(SCa1)의 좌측에는 제1 더미 채널(DCa1)이 배치될 수 있고, 좌측 센싱 채널 회로(SC1)의 우측 끝단에 배치된 제2 좌측 센싱 채널(SCa2)의 우측에는 제2 더미 채널(DCa2)이 배치될 수 있다.
제1 더미 채널(DCa1) 및 제2 더미 채널(DCa2) 각각은 센싱 채널과 동일한 구성을 가질 수 있다.
제1 더미 채널(DCa1) 및 제2 더미 채널(DCa2) 각각은 제1 좌측 센싱 채널(SCa1) 및 제2 좌측 센싱 채널(SCa2)의 동작 안정성을 위해 배치될 수 있다.
제1 좌측 센싱 채널(SCa1)의 좌측 및 제2 좌측 센싱 채널(SCa2)의 우측에는 다른 센싱 채널들과 달리 인접한 센싱 채널이 존재하지 않는다. 이 경우, 다른 센싱 채널들과 동일한 환경을 만들어주기 위해 실제로 센싱 신호를 수집하지 않는 제1 더미 채널(DCa1) 및 제2 더미 채널(DCa2)이 구비될 수 있다.
즉, 제1 더미 채널(DCa1) 및 제2 더미 채널(DCa2)로 인해 제1 좌측 센싱 채널(SCa1) 및 제2 좌측 센싱 채널(SCa2) 또한, 다른 센싱 채널들과 동일한 환경을 가지게 되어, 동작 안정성이 확보될 수 있다.
마찬가지로 우측 센싱 채널 회로(SC2)의 좌측 끝단에 배치된 제1 우측 센싱 채널(SCb1)의 좌측에는 제3 더미 채널(DCb1)이 배치될 수 있고, 우측 센싱 채널 회로(SC2)의 우측 끝단에 배치된 제2 우측 센싱 채널(SCb2)의 우측에는 제4 더미 채널(DCb2)이 배치될 수 있다.
제3 더미 채널(DCb1) 및 제4 더미 채널(DCb2)로 인해 제1 우측 센싱 채널(SCb1) 및 제2 우측 센싱 채널(SCb2) 또한, 다른 센싱 채널들과 동일한 환경을 가지게 되어, 동작 안정성이 확보될 수 있다.
한편, 각 센싱 채널에서 픽셀에 대한 픽셀 신호를 센싱 할 시, 각 더미 채널에도 동일한 환경을 만들어주기 위해 센싱 채널에 인가되는 전압과 동일한 전압이 인가될 수 있다. 인가되는 전압은 기준 전압일 수 있다.
도 7은 도 5의 실시 예에서 센싱 채널 회로의 양 끝단에 더미 채널이 추가된 실시 예를 설명하는 도면이다.
도 7을 참조하면, 좌측 센싱 채널 회로(SC1)의 좌측 끝단에 배치된 제1 좌측 센싱 채널(SCa1)의 좌측에는 제1 더미 채널(DCa1)이 배치될 수 있고, 좌측 센싱 채널 회로(SC1)의 우측 끝단에 배치된 제2 좌측 센싱 채널(SCa2)의 우측에는 제2 더미 채널(DCa2)이 배치될 수 있다.
마찬가지로 우측 센싱 채널 회로(SC2)의 좌측 끝단에 배치된 제1 우측 센싱 채널(Scb1)의 좌측에는 제3 더미 채널(DCb1)이 배치될 수 있고, 우측 센싱 채널 회로(SC2)의 우측 끝단에 배치된 제2 우측 센싱 채널(SCb2)의 우측에는 제4 더미 채널(DCb2)이 배치될 수 있다.
한편, 각 센싱 채널에서 픽셀에 대한 픽셀 신호를 센싱 할 시, 각 더미 채널에도 동일한 환경을 만들어주기 위해 센싱 채널에 인가되는 전압과 동일한 전압이 인가될 수 있다. 인가되는 전압은 기준 전압일 수 있다.

Claims (15)

  1. 칩 영역의 일변에 형성되고, 상기 일변의 제1 중앙을 기준으로 서로 반대 방향의 동일한 거리에 형성된 제1 센싱 패드 및 제2 센싱 패드;
    상기 제1 중앙에 대하여 비대칭의 레이아웃 면적을 가지며, 상기 레이아웃 면적의 제2 중앙을 기준으로 대칭인 제1 센싱 채널과 제2 센싱 채널을 포함하는 센싱 채널 회로;
    상기 제1 센싱 패드와 상기 제1 센싱 채널을 연결하는 제1 센싱 라인; 및
    상기 제2 센싱 패드와 상기 제2 센싱 채널을 연결하며, 상기 제1 센싱 라인보다 긴 제2 센싱 라인;을 포함함을 특징으로 하는 디스플레이를 위한 구동 집적 회로.
  2. 제1 항에 있어서,
    상기 제1 센싱 라인에 구성되며, 상기 제1 센싱 라인과 상기 제2 센싱 라인의 길이차를 보상하기 위한 저항을 제공하는 채널 특성 조절 회로;를 더 포함함을 특징으로 하는 디스플레이를 위한 구동 집적 회로.
  3. 제1 항에 있어서,
    상기 센싱 채널 회로가 상기 제1 중앙에 대하여 치우친 제1 방향과 반대의 제2 방향에 상기 센싱 채널 회로와 인접하게 배치되는 리드아웃 회로;를 더 포함하며,
    상기 리드아웃 회로는 상기 제1 센싱 채널 및 상기 제2 센싱 채널의 센싱 신호들을 리드아웃 라인들을 통하여 수신하는 디스플레이를 위한 구동 집적 회로.
  4. 제1 항에 있어서,
    상기 채널 특성 조절 회로는 상기 제1 센싱 라인이 굴곡된 연장 패턴을 갖도록 형성되는 디스플레이를 위한 구동 집적 회로.
  5. 칩 영역의 일변에 형성되고, 상기 일변의 중앙을 기준으로 서로 반대 방향의 동일한 거리에 형성된 제1 센싱 패드 및 제2 센싱 패드;
    상기 일변의 중앙에 대하여 대칭된 레이아웃 면적을 갖는 리드아웃 회로;
    제1 센싱 채널을 포함하며, 상기 제1 센싱 패드가 위치한 제1 방향에서 상기 리드아웃 회로에 인접하게 배치된 제1 센싱 채널 회로;
    제2 센싱 채널을 포함하며, 상기 일변의 상기 중앙을 기준으로 상기 제1 센싱 채널 회로와 대칭으로 상기 제2 센싱 패드가 위치한 제2 방향에서 상기 리드아웃 회로에 인접하게 배치된 제2 센싱 채널 회로;
    상기 제1 센싱 패드와 상기 제1 센싱 채널을 연결하는 제1 센싱 라인; 및
    상기 제2 센싱 패드와 상기 제2 센싱 채널을 연결하는 제2 센싱 라인;을 포함함을 특징으로 하는 디스플레이를 위한 구동 집적 회로.
  6. 제5 항에 있어서,
    상기 제1 센싱 채널과 상기 제2 센싱 채널은 상기 일변의 상기 중앙을 기준으로 대칭된 위치에 형성되는 디스플레이를 위한 집적 회로.
  7. 제5 항에 있어서,
    상기 제1 센싱 채널 회로와 상기 제2 센싱 채널 회로는 동일한 레이아웃 면적을 갖는 디스플레이를 위한 구동 집적 회로.
  8. 제5 항에 있어서,
    상기 제1 센싱 채널 회로와 상기 제2 센싱 채널 회로는 동일한 수의 센싱 채널을 대칭된 패턴으로 갖는 디스플레이를 위한 구동 집적 회로.
  9. 제5 항에 있어서,
    상기 제1 센싱 라인과 상기 제2 센싱 라인은 대칭되는 패턴을 갖도록 형성되는 디스플레이를 위한 구동 집적 회로.
  10. 칩 영역의 제1 변에 형성된 제1 센싱 패드;
    상기 칩 영역의 상기 제1 변과 마주하는 제2 변에 상기 제1 패드와 대칭으로 형성되는 제2 센싱 패드;
    상기 제1 변과 상기 제2 변 사이의 중앙에 대하여 대칭된 레이아웃 면적을 갖는 리드아웃 회로;
    제1 센싱 채널을 포함하며, 상기 제1 센싱 패드가 위치한 제1 방향에서 상기 리드아웃 회로에 인접하게 배치된 제1 센싱 채널 회로; 및
    제2 센싱 채널을 포함하며, 상기 제1 센싱 채널 회로와 대칭으로 상기 제2 센싱 패드가 위치한 제2 방향에서 상기 리드아웃 회로에 인접하게 배치된 제2 센싱 채널 회로;
    상기 제1 센싱 패드와 상기 제1 센싱 채널을 연결하는 제1 센싱 라인; 및
    상기 제2 센싱 패드와 상기 제2 센싱 채널을 연결하는 제2 센싱 라인;을 포함함을 특징으로 하는 디스플레이를 위한 구동 집적 회로.
  11. 제10 항에 있어서,
    상기 제1 센싱 채널 회로와 상기 제2 센싱 채널 회로 각각의 양측에 디스플레이 데이터에 대응하는 구동 신호를 출력하는 구동 회로들이 배치되는 디스플레이를 위한 구동 집적 회로.
  12. 제10 항에 있어서,
    상기 제1 센싱 채널과 상기 제2 센싱 채널은 상기 중앙을 기준으로 대칭된 위치에 형성되는 디스플레이를 위한 구동 집적 회로.
  13. 제10 항에 있어서,
    상기 제1 센싱 채널 회로와 상기 제2 센싱 채널 회로는 동일한 레이아웃 면적을 갖는 디스플레이를 위한 구동 집적 회로.
  14. 제10 항에 있어서,
    상기 제1 센싱 채널 회로와 상기 제2 센싱 채널 회로는 동일한 수의 센싱 채널을 대칭된 패턴으로 갖는 디스플레이를 위한 구동 집적 회로.
  15. 제10 항에 있어서,
    상기 제1 센싱 라인과 상기 제2 센싱 라인은 대칭되는 패턴을 갖도록 형성되는 디스플레이를 위한 구동 집적 회로.
PCT/KR2023/018474 2022-11-18 2023-11-16 디스플레이를 위한 구동 집적 회로 Ceased WO2024106980A1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20220155382 2022-11-18
KR10-2022-0155382 2022-11-18
KR10-2023-0159201 2023-11-16
KR1020230159201A KR20240073788A (ko) 2022-11-18 2023-11-16 디스플레이를 위한 구동 집적 회로

Publications (1)

Publication Number Publication Date
WO2024106980A1 true WO2024106980A1 (ko) 2024-05-23

Family

ID=91084964

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/018474 Ceased WO2024106980A1 (ko) 2022-11-18 2023-11-16 디스플레이를 위한 구동 집적 회로

Country Status (2)

Country Link
TW (1) TW202437228A (ko)
WO (1) WO2024106980A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170124150A (ko) * 2016-04-29 2017-11-10 엘지디스플레이 주식회사 드라이버 집적회로, 컨트롤러 및 표시 장치
KR20180041281A (ko) * 2016-10-13 2018-04-24 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20180128548A (ko) * 2017-05-23 2018-12-04 삼성디스플레이 주식회사 표시 장치 및 그 검사 방법
KR20200129471A (ko) * 2019-05-08 2020-11-18 삼성전자주식회사 데이터 드라이버 및 이를 포함하는 디스플레이 구동 회로
KR20210109738A (ko) * 2020-02-28 2021-09-07 주식회사 실리콘웍스 화소센싱회로 및 패널구동장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170124150A (ko) * 2016-04-29 2017-11-10 엘지디스플레이 주식회사 드라이버 집적회로, 컨트롤러 및 표시 장치
KR20180041281A (ko) * 2016-10-13 2018-04-24 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20180128548A (ko) * 2017-05-23 2018-12-04 삼성디스플레이 주식회사 표시 장치 및 그 검사 방법
KR20200129471A (ko) * 2019-05-08 2020-11-18 삼성전자주식회사 데이터 드라이버 및 이를 포함하는 디스플레이 구동 회로
KR20210109738A (ko) * 2020-02-28 2021-09-07 주식회사 실리콘웍스 화소센싱회로 및 패널구동장치

Also Published As

Publication number Publication date
TW202437228A (zh) 2024-09-16

Similar Documents

Publication Publication Date Title
WO2010027222A4 (ko) 디더링 스위치를 구비하는 증폭기 및 상기 증폭기를 사용하는 디스플레이 구동회로
WO2013100686A1 (ko) 유기발광다이오드 표시장치의 문턱전압 센싱 회로
WO2019017626A1 (ko) 표시장치, 센싱회로 및 소스드라이버집적회로
WO2011055964A2 (ko) 도허티 증폭기
WO2018117517A1 (en) Amplifier module and control method thereof
WO2019019276A1 (zh) 一种像素补偿电路及显示装置
WO2019172583A1 (ko) 터치 기능을 갖는 디스플레이 장치 및 디스플레이 장치의 신호선 실장 방법
WO2019240401A1 (ko) 표시 장치, 표시 장치를 위한 구동 장치, 및 표시 장치의 구동 방법
WO2010005192A2 (ko) 감마전압생성기 및 상기 감마전압생성기를 구비하는 ｄａｃ
WO2016192127A1 (zh) 一种阵列基板和液晶显示面板
WO2021251732A1 (ko) 카메라 모듈
WO2020022698A1 (ko) 벤딩 내구성이 향상된 전송선로
WO2022119241A1 (ko) 전원 전송 라인을 포함하는 연성회로기판
WO2021167150A1 (ko) 디스플레이 디바이스
WO2018186645A1 (ko) 픽셀 보상 기능을 갖는 디스플레이 구동 장치
WO2021054629A1 (ko) 전류 구동 디지털 아날로그 변환기
WO2019132347A1 (ko) 디스플레이 패널에 배치되는 화소들을 구동하는 데이터구동장치
WO2019132411A1 (ko) 디스플레이 장치
WO2010002107A2 (ko) 액정디스플레이 구동회로의 레이아웃
WO2024262708A1 (ko) 메모리 소자 및 그 제조 방법
KR20240073788A (ko) 디스플레이를 위한 구동 집적 회로
WO2021251613A1 (ko) 디스플레이 장치 및 그 제어 방법
WO2021221293A1 (ko) 디스플레이 장치 및 전원 공급 장치
WO2014017699A1 (ko) 스택 구조를 가지는 전력 증폭기
WO2023080607A1 (ko) 적층형 공통 모드 필터

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23892043

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 23892043

Country of ref document: EP

Kind code of ref document: A1