KR20170124150A - 드라이버 집적회로, 컨트롤러 및 표시 장치 - Google Patents

드라이버 집적회로, 컨트롤러 및 표시 장치 Download PDF

Info

Publication number
KR20170124150A
KR20170124150A KR1020160053426A KR20160053426A KR20170124150A KR 20170124150 A KR20170124150 A KR 20170124150A KR 1020160053426 A KR1020160053426 A KR 1020160053426A KR 20160053426 A KR20160053426 A KR 20160053426A KR 20170124150 A KR20170124150 A KR 20170124150A
Authority
KR
South Korea
Prior art keywords
impedance
variable
zcc
panel
driver
Prior art date
Application number
KR1020160053426A
Other languages
English (en)
Other versions
KR102445957B1 (ko
Inventor
송현진
양윤성
유충호
이상민
윤정배
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160053426A priority Critical patent/KR102445957B1/ko
Publication of KR20170124150A publication Critical patent/KR20170124150A/ko
Application granted granted Critical
Publication of KR102445957B1 publication Critical patent/KR102445957B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 실시예들은, 드라이버 집적회로, 컨트롤러 및 표시 장치에 관한 것으로서, 더욱 상세하게는, 각 채널 별 출력 버퍼와 패널 링크에 연결된 출력 단 사이에 임피던스 가변 보상 회로를 드라이버 집적회로 내부에 구성하고, 이러한 각 채널 별 임피던스 가변 보상 회로의 임피던스를 가변함으로써, 패널 링크들 간의 임피던스 편차를 보상해줄 수 있는 드라이버 집적회로, 컨트롤러 및 표시 장치에 관한 것이다. 이러한 본 실시예들에 의하면, 표시 패널의 외곽 영역에 배치된 패널 링크들의 임피던스 편차에 따른 신호 지연 및 신호 슬루 특성 저하를 방지할 수 있고, 이를 통해 화상 품질을 향상시켜줄 수 있다.

Description

드라이버 집적회로, 컨트롤러 및 표시 장치{DRIVER IC, CONTROLLER, AND DISPLAY DEVICE}
본 실시예들은 드라이버 집적회로, 컨트롤러 및 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시 장치(LCD: Liquid Crystal Display Device), 플라즈마 표시 장치(PDP: Plasma Display Panel), 표시 장치(OLED: Organic Light Emitting Display Device) 등과 같은 여러 가지 표시 장치가 활용되고 있다.
이러한 표시 장치의 표시 패널의 외곽 영역(비 표시 영역)에는, 다수의 데이터 라인과 드라이버 집적회로 간의 신호 전달을 위한 다수의 패널 링크가 배치되어 있을 수 있다.
이러한 다수의 패널 링크는, 구조적으로, 서로 다른 길이를 가질 수 있으며, 이로 인해, 서로 다른 임피던스(예: 저항)을 가질 수 있다.
이로 인해, 데이터 전압이 다수의 패널 링크로 통해 다수의 데이터 라인으로 인가될 때, 신호 지연이 발생하거나 신호 슬루(Slew) 특성이 나빠지는 문제점이 발생할 수 있다.
이러한 문제점은 휘도 편차가 발생하는 요인이 되어 화상 품질을 떨어뜨릴 수 있다.
본 실시예들의 목적은, 표시 패널의 외곽 영역에 배치된 패널 링크들의 임피던스 편차에 따른 신호 지연 발생 및 신호 슬루 특성 저하를 방지하는데 있다.
본 실시예들의 다른 목적은, 표시 패널의 외곽 영역에 배치된 패널 링크들의 임피던스 편차 보상 처리를 가능하게 하는 데 있다.
본 실시예들의 또 다른 목적은, 표시 패널의 외곽 영역에 배치된 패널 링크들의 임피던스 편차 보상 처리를 가능하게 하는 임피던스 가변 구조를 갖는 드라이버 집적회로를 제공하는 데 있다.
본 실시예들의 또 다른 목적은, 표시 패널의 외곽 영역에 배치된 패널 링크들의 임피던스 편차 보상 처리를 제어하는 컨트롤러를 제공하는 데 있다.
본 실시예들은, n(n은 2 이상의 자연수)개의 데이터 라인이 배치되고, n개의 데이터 라인과 대응되어 전기적으로 연결된 n개의 패널 링크가 외곽 영역에 배치된 표시 패널과, n개의 채널과 대응되는 n개의 패널 링크로 데이터 전압을 출력하는 드라이버 집적회로를 포함하는 표시 장치를 제공할 수 있다.
이러한 표시 장치에서 드라이버 집적회로는, n개의 채널 별로, 데이터 전압을 출력하는 출력 버퍼와, 패널 링크와 연결된 출력단을 포함할 수 있다.
또한, 드라이버 집적회로는, n개의 채널 별로, 출력 버퍼와 출력단 사이에 전기적으로 연결된 임피던스 가변 보상 회로를 더 포함할 수 있다.
n개의 채널에 대응되는 n개의 임피던스 가변 보상 회로의 임피던스(Impedance) 중 적어도 하나는 나머지와 다를 수 있다.
또한, 본 실시예들은, 표시 패널에 배치된 n(n은 2 이상의 자연수)개의 데이터 라인과 대응되어 연결된 n개의 패널 링크로 데이터 전압을 출력하는 드라이버 집적회로를 제공할 수 있다.
이러한 드라이버 집적회로는, n개의 패널 링크와 대응되는 n개의 채널 별로, 디지털 데이터를 아날로그 신호에 해당하는 데이터 전압으로 변환하는 디지털 아날로그 컨버터와, 데이터 전압을 출력하는 출력 버퍼와, 패널 링크와 연결된 출력단를 포함할 수 있다.
또한, 드라이버 집적회로는, n개의 채널 별로, 출력 버퍼와 출력단 사이에 전기적으로 연결된 임피던스 가변 보상 회로를 더 포함할 수 있다.
n개의 채널에 대응되는 n개의 임피던스 가변 보상 회로의 임피던스(Impedance) 중 적어도 하나는 나머지와 다를 수 있다.
또한, 본 실시예들은, 드라이버 집적회로에 전송될 디지털 데이터를 출력하는 데이터 출력부와, 드라이버 집적회로 내 채널 별 링크의 임피던스 가변을 위한 임피던스 가변 제어 정보를 생성하는 임피던스 제어부를 포함하는 컨트롤러를 제공할 수 있다.
이러한 컨트롤러는, 디지털 데이터와 임피던스 가변 제어 정보를 드라이버 집적회로로 전송하는 데이터 전송부를 더 포함할 수 있다.
이상에서 설명한 바와 같은 본 실시예들에 의하면, 표시 패널의 외곽 영역에 배치된 패널 링크들의 임피던스 편차에 따른 신호 지연 발생 및 신호 슬루 특성 저하를 방지할 수 있다.
본 실시예들에 의하면, 표시 패널의 외곽 영역에 배치된 패널 링크들의 임피던스 편차 보상 처리를 해줄 수 있다.
본 실시예들에 의하면, 표시 패널의 외곽 영역에 배치된 패널 링크들의 임피던스 편차 보상 처리를 가능하게 하는 임피던스 가변 구조를 갖는 드라이버 집적회로를 제공할 수 있다.
본 실시예들에 의하면, 표시 패널의 외곽 영역에 배치된 패널 링크들의 임피던스 편차 보상 처리를 제어하는 컨트롤러를 제공할 수 있다.
도 1은 본 실시예들에 따른 표시 장치의 개략적인 시스템 구성도이다.
도 2는 본 실시예들에 따른 표시 장치에서 드라이버 집적회로의 데이터 구동 구조를 나타낸 도면이다.
도 3은 본 실시예들에 따른 드라이버 집적회로를 나타낸 도면이다.
도 4는 본 실시예들에 따른 표시 장치에 외곽 영역에 배치된 N개의 패널 링크에 대한 대칭적인 임피던스 편차 특성을 나타낸 그래프이다.
도 5는 본 실시예들에 따른 표시 패널의 외곽 영역에 배치된 N개의 패널 링크에 대한 대칭적인 임피던스 편차를 보상해줄 수 있는 드라이버 집적회로를 나타낸 도면이다.
도 6은 본 실시예들에 따른 표시 패널의 외곽 영역에 배치된 N개의 패널 링크에 대한 대칭적인 임피던스 편차를 보상하기 위한 제1 보상 방식을 설명하기 위한 그래프이다.
도 7은 본 실시예들에 따른 표시 패널의 외곽 영역에 배치된 N개의 패널 링크에 대한 비대칭적인 임피던스 편차 특성을 나타낸 그래프이다.
도 8은 본 실시예들에 따른 표시 패널의 외곽 영역에 배치된 N개의 패널 링크에 대한 비대칭적인 임피던스 편차를 제1 보상 방식으로 보상하는 경우의 문제점을 나타낸 그래프이다.
도 9는 본 실시예들에 따른 표시 패널의 외곽 영역에 배치된 N개의 패널 링크에 대한 비대칭적인 임피던스 편차를 보상해줄 수 있는 n개의 채널 별 임피던스 가변 보상 회로를 포함하는 드라이버 집적회로를 나타낸 도면이다.
도 10은 본 실시예들에 따른 표시 패널의 외곽 영역에 배치된 N개의 패널 링크에 대한 비대칭적인 임피던스 편차를 보상하기 위한 제2 보상 방식을 설명하기 위한 그래프이다.
도 11은 표시 패널마다 N개의 패널 링크에 대한 비대칭적인 임피던스 편차 특성이 다른 경우, N개의 패널 링크에 대한 비대칭적인 임피던스 편차를 보상하기 위한 제2 보상 방식을 설명하기 위한 그래프이다.
도 12는 하나의 표시 패널에서 N개의 패널 링크에 대한 비대칭적인 임피던스 편차 특성이 시간 경과에 따라 달라지는 경우, N개의 패널 링크에 대한 비대칭적인 임피던스 편차를 보상하기 위한 제2 보상 방식을 설명하기 위한 그래프이다.
도 13은 본 실시예들에 따른 n개의 채널 별 임피던스 가변 보상 회로를 보다 구체화한 드라이버 집적회로를 나타낸 도면이다.
도 14는 본 실시예들에 따른 드라이버 집적회로 내 n개의 채널 별 임피던스 가변 보상 회로의 제1 예시이다.
도 15는 본 실시예들에 따른 드라이버 집적회로 내 n개의 채널 별 임피던스 가변 보상 회로의 제1 예시에서, n개의 채널 별 임피던스 가변 보상 회로의 동작 예시도이다.
도 16은 본 실시예들에 따른 드라이버 집적회로 내 n개의 채널 별 임피던스 가변 보상 회로의 제2 예시이다.
도 17은 본 실시예들에 따른 드라이버 집적회로 내 n개의 채널 별 임피던스 가변 보상 회로의 제2 예시에서, n개의 채널 별 임피던스 가변 보상 회로의 동작 예시도이다.
도 18은 본 실시예들에 따른 드라이버 집적회로 내 n개의 채널 별 임피던스 가변 보상 회로의 제3 예시이다.
도 19는 본 실시예들에 따른 표시 패널의 외곽 영역에 배치된 N개의 패널 링크에 대한 비대칭적인 임피던스 편차 보상을 제어하는 방식을 나타낸 도면이다.
도 20은 본 실시예들에 따른 표시 패널의 외곽 영역에 배치된 N개의 패널 링크에 대한 비대칭적인 임피던스 편차 보상을 제어하기 위한 임피던스 가변 제어 정보를 포함하는 패킷 데이터를 나타낸 도면이다.
도 21 내지 도 23은 본 실시예들에 따른 표시 패널의 외곽 영역에 배치된 N개의 패널 링크에 대한 비대칭적인 임피던스 편차 보상을 제어하기 위한 임피던스 가변 제어 정보를 포함하는 패킷 데이터에 포함된 컨트롤 패킷으로 표현하는 방법을 나타낸 도면이다.
도 24는 본 실시예들에 따른 표시 패널의 외곽 영역에 배치된 N개의 패널 링크에 대한 비대칭적인 임피던스 편차 보상이 메모리에 기반하여 이루어지는 경우를 나타낸 도면이다.
도 25는 본 실시예들에 따른 표시 패널의 외곽 영역에 배치된 N개의 패널 링크에 대한 비대칭적인 임피던스 편차 보상이 프레임 마다 진행되는 경우를 나타낸 도면이다.
도 26은 본 실시예들에 따른 표시 패널의 외곽 영역에 배치된 N개의 패널 링크에 대한 비대칭적인 임피던스 편차 보상이 파워 온 타이밍 마다 진행되는 경우를 나타낸 도면이다.
도 27은 본 실시예들에 따른 표시 패널의 외곽 영역에 배치된 N개의 패널 링크에 대한 비대칭적인 임피던스 편차를 적응적으로 보상하는 방법과, 이를 위하여, N개의 패널 링크에 대한 비대칭적인 임피던스 편차 특성을 센싱하는 방법을 설명하기 위한 도면이다.
도 28은 본 실시예들에 따른 표시 패널의 외곽 영역에 배치된 N개의 패널 링크에 대한 비대칭적인 임피던스 편차 보상을 위한 컨트롤러를 나타낸 도면이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 실시예들에 따른 표시 장치(100)의 개략적인 시스템 구성도이다.
도 1을 참조하면, 본 실시예들에 따른 유기발광표시 장치(100)는, 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)이 배치되고, 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)에 의해 정의되는 다수의 서브픽셀(SP: Sub Pixel)이 배열된 표시 패널(110)과, 다수의 데이터 라인(DL)을 구동하는 데이터 드라이버(120)와, 다수의 게이트 라인(GL)을 구동하는 게이트 드라이버(130)와, 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어하는 컨트롤러(140) 등을 포함한다.
컨트롤러(140)는, 데이터 드라이버(120) 및 게이트 드라이버(130)로 각종 제어신호를 공급하여, 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어한다.
이러한 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 드라이버(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.
이러한 컨트롤러(140)는 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러(Timing Controller)를 포함하여 다른 제어 기능도 더 수행하는 제어장치일 수 있다.
이러한 컨트롤러(140)는, 데이터 드라이버(120)와 별도의 부품으로 구현될 수도 있고, 데이터 드라이버(120)와 함께 집적회로로 구현될 수 있다.
데이터 드라이버(120)는, 다수의 데이터 라인(DL)으로 데이터 전압을 공급함으로써, 다수의 데이터 라인(DL)을 구동한다. 여기서, 데이터 드라이버(120)는 '소스 드라이버'라고도 한다.
이러한 데이터 드라이버(120)는, 적어도 하나의 소스 드라이버 집적회로(SDIC: Source Driver Integrated Circuit)를 포함하여 다수의 데이터 라인을 구동할 수 있다.
각 소스 드라이버 집적회로(SDIC)는, 쉬프트 레지스터(Shift Register), 래치 회로(Latch Circuit), 디지털 아날로그 컨버터(DAC: Digital to Analog Converter), 출력 버퍼(Output Buffer) 등을 포함할 수 있다.
각 소스 드라이버 집적회로(SDIC)는, 경우에 따라서, 아날로그 디지털 컨버터(ADC: Analog to Digital Converter)를 더 포함할 수 있다.
게이트 드라이버(130)는, 다수의 게이트 라인(GL)으로 스캔 신호를 순차적으로 공급함으로써, 다수의 게이트 라인(GL)을 순차적으로 구동한다. 여기서, 게이트 드라이버(130)는 '스캔 드라이버'라고도 한다.
이러한 게이트 드라이버(130)는, 적어도 하나의 게이트 드라이버 집적회로(GDIC: Gate Driver Integrated Circuit)를 포함할 수 있다.
각 게이트 드라이버 집적회로(GDIC)는 쉬프트 레지스터(Shift Register), 레벨 쉬프터(Level Shifter) 등을 포함할 수 있다.
게이트 드라이버(130)는, 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 다수의 게이트 라인(GL)으로 순차적으로 공급한다.
데이터 드라이버(120)는, 게이트 드라이버(130)에 의해 특정 게이트 라인이 열리면, 컨트롤러(140)로부터 수신한 영상 데이터를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인(DL)으로 공급한다.
데이터 드라이버(120)는, 도 1에서와 같이, 표시 패널(110)의 일측(예: 상측 또는 하측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 표시 패널(110)의 양측(예: 상측과 하측)에 모두 위치할 수도 있다.
게이트 드라이버(130)는, 도 1에서와 같이, 표시 패널(110)의 일 측(예: 좌측 또는 우측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 표시 패널(110)의 양측(예: 좌측과 우측)에 모두 위치할 수도 있다.
전술한 컨트롤러(140)는, 입력 영상 데이터와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 외부(예: 호스트 시스템)로부터 수신한다.
컨트롤러(140)는, 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 DE 신호, 클럭 신호 등의 타이밍 신호를 입력 받아, 각종 제어 신호들을 생성하여 데이터 드라이버(120) 및 게이트 드라이버(130)로 출력한다.
예를 들어, 컨트롤러(140)는, 게이트 드라이버(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다.
여기서, 게이트 스타트 펄스(GSP)는 게이트 드라이버(130)를 구성하는 하나 이상의 게이트 드라이버 집적회로의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적회로에 공통으로 입력되는 클럭 신호로서, 스캔 신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적회로의 타이밍 정보를 지정하고 있다.
또한, 컨트롤러(140)는, 데이터 드라이버(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Source Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다.
여기서, 소스 스타트 펄스(SSP)는 데이터 드라이버(120)를 구성하는 하나 이상의 소스 드라이버 집적회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 드라이버(120)의 출력 타이밍을 제어한다.
표시 패널(110)에 배열된 각 서브픽셀(SP)에는 적어도 하나의 트랜지스터, 픽셀 전극 등이 배치될 수 있다.
본 실시예들에 따른 표시 패널(110)의 외곽 영역(비 표시 영역)에는, 다수의 데이터 라인(DL)과 전기적으로 연결되는 다수의 패널 링크와, 다수의 패널 링크와 데이터 드라이버(120)에 포함되는 소스 드라이버 집적회로를 전기적으로 연결해주는 패드부가 존재할 수 있다.
본 실시예들에 따른 표시 패널(110)의 외곽 영역(비 표시 영역)에 배치된 다수의 패널 링크는, 구조적으로, 서로 다른 길이를 가지게 되어 서로 다른 임피던스(예: 저항)을 가질 수 있다.
이로 인해, 데이터 전압이 다수의 패널 링크로 통해 다수의 데이터 라인(DL)으로 인가될 때, 신호 지연이 발생할 수 있으며, 신호 입력 전압과 신호 출력 전압의 차이가 일정 수준 이상 커지게 되어 신호 슬루 특성도 나빠지는 문제점이 발생할 수 있다.
이러한 문제점은 다수의 데이터 라인에 대응되는 서브픽셀 별로 휘도 편차가 발생할 수 있다.
다수의 패널 링크 각각은 서로 다른 임피던스(예: 저항)을 가질 수 있다.
이에, 본 실시예들은, 표시 패널(110)의 외곽 영역(비 표시 영역)에 배치된 다수의 패널 링크의 임피던스 편차를 보상해주는 방법을 제공한다.
아래에서는, 다수의 패널 링크의 임피던스 편차 보상 방법을 설명한다. 단, 아래에서는, 데이터 드라이버(120)에 포함될 수 있는 적어도 하나의 소스 드라이버 집적회로를 드라이버 집적회로로 기재한다. 이러한 드라이버 집적회로는 컨트롤러(140)를 통합한 집적회로일 수도 있다.
도 2는 본 실시예들에 따른 표시 장치(100)에서 드라이버 집적회로(200)의 데이터 구동 구조를 나타낸 도면이다.
도 2를 참조하면, 각 드라이버 집적회로(200)는, n(n은 2 이상의 자연수)개의 데이터 라인(DL1, DL2, ... , DLn)로 데이터 전압을 출력하기 위한 n개의 채널(CH1, CH2, ... , CHn)을 갖는다.
본 실시예들에 따른 표시 패널(110)의 외곽 영역(비 표시 영역)에는, n개의 데이터 라인(DL1, DL2, ... , DLn)과 대응되어 전기적으로 연결되는 n개의 패널 링크(PL1, PL2, ... , PLn)가 존재한다.
즉, 드라이버 집적회로(200)의 n개의 채널(CH1, CH2, ... , CHn)은, n개의 패널 링크(PL1, PL2, ... , PLn) 및 n개의 데이터 라인(DL1, DL2, ... , DLn)가 대응된다.
도 2에 도시된 바와 같이, n개의 패널 링크(PL1, PL2, ... , PLn)는, 구조적으로 서로 다른 길이를 가질 수 있다.
이로 인해, n개의 패널 링크(PL1, PL2, ... , PLn) 각각은 서로 다른 임피던스(예: 저항, 캐패시턴스 등)를 가질 수 있다.
도 3은 본 실시예들에 따른 드라이버 집적회로(200)를 나타낸 도면이다.
도 3을 참조하면, 본 실시예들에 따른 드라이버 집적회로(200)는, n개의 채널(CH1, CH2, ... , CHn)과 대응되는 n개의 패널 링크(PL1, PL2, ... , PLn)로 데이터 전압을 출력한다.
본 실시예들에 따른 드라이버 집적회로(200)는, n개의 채널(CH1, CH2, ... , CHn) 별로, 디지털 데이터(영상 데이터)를 저장하는 래치 회로(310-1,310-2, … , 310-n)와, 디지털 데이터를 아날로그 신호에 해당하는 데이터 전압으로 변환하는 디지털 아날로그 컨버터(320-1, 320-2, … , 320-n)와, 데이터 전압을 출력하는 출력 버퍼(330-1, 330-2, … , 330-n)와, 패널 링크(PL1, PL2, ... , PLn)와 연결된 출력단(OUT1, OUT2, … , OUTn) 등을 포함할 수 있다.
n개의 채널(CH1, CH2, ... , CHn) 별로 대응되는 래치 회로(310-1,310-2, … , 310-n)는, 2개 이상의 래치(Latch)를 포함하여 구현될 수 있다.
또한, n개의 채널(CH1, CH2, ... , CHn) 별로 대응되는 출력 버퍼(330-1, 330-2, … , 330-n)는 n개의 데이터 라인(DL1, DL2, ... , DLn)을 구동하기 위한 전압 레벨로 데이터 전압을 증폭하여 출력할 수 있다.
도 4는 본 실시예들에 따른 표시 장치(100)에 외곽 영역에 배치된 n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 대칭적인 임피던스 편차 특성을 나타낸 그래프이다.
도 4를 참조하면, 전술한 바와 같이, n개의 패널 링크(PL1, PL2, ... , PLn)는 구조적으로 서로 다른 길이를 갖는다. 단, n개의 패널 링크(PL1, PL2, ... , PLn) 는 직선, 곡선, 꺾인 직선 등의 다양한 형태로 되어 있을 수 있다.
n개의 패널 링크(PL1, PL2, ... , PLn)는 이러한 구조적인 특징으로 인해 서로 다른 임피던스를 가질 수 있다.
n개의 패널 링크(PL1, PL2, ... , PLn) 각각의 임피던스는, n개의 패널 링크(PL1, PL2, ... , PLn) 각각이 갖는 고유한 임피던스이다.
도 4에 도시된 바와 같이, n개의 패널 링크(PL1, PL2, ... , PLn) 중에서,
가운데에 있는 패널 링크(PLc)의 길이가 가장 짧고, 바깥쪽에 있는 패널 링크일수록 길이가 길어질 수 있다.
n개의 패널 링크(PL1, PL2, ... , PLn) 중에서, 가운데에 있는 패널 링크(PLc)는, 드라이버 집적회로(200)의 중앙 지점 또는 이와 가장 가깝게 연결된 패널 링크이다.
만약, n개의 패널 링크(PL1, PL2, ... , PLn) 각각의 임피던스가, n개의 패널 링크(PL1, PL2, ... , PLn)의 길이에 의해서만 영향을 받는다고 가정하면, n개의 패널 링크(PL1, PL2, ... , PLn) 중에서, 가운데에 있는 패널 링크(PLc)의 임피던스가 가장 작고, 바깥쪽에 있는 패널 링크일수록 임피던스가 커질 수 있다.
따라서, 도 4에 도시된 바와 같이, n개의 패널 링크(PL1, PL2, ... , PLn) 각각의 임피던스는, 가운데를 기준으로 대칭성을 갖는다.
아래에서는, 도 4와 같이, n개의 패널 링크(PL1, PL2, ... , PLn) 각각의 임피던스가 대칭성을 가지면서 서로 다른 경우, n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 대칭적인 임피던스 편차를 보상해주는 방법을 설명한다.
도 5는 본 실시예들에 따른 표시 패널(110)의 외곽 영역에 배치된 n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 대칭적인 임피던스 편차를 보상해줄 수 있는 드라이버 집적회로(200)를 나타낸 도면이고, 도 6은 본 실시예들에 따른 표시 패널(110)의 외곽 영역에 배치된 n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 대칭적인 임피던스 편차를 보상하기 위한 제1 보상 방식을 설명하기 위한 그래프이다.
도 5를 참조하면, 본 실시예들에 따른 드라이버 집적회로(200)는, n개의 채널(CH1, CH2, ... , CHn) 별로, 디지털 데이터(영상 데이터)를 저장하는 래치 회로(310-1,310-2, … , 310-n)와, 디지털 데이터를 아날로그 신호에 해당하는 데이터 전압으로 변환하는 디지털 아날로그 컨버터(320-1, 320-2, … , 320-n)와, 데이터 전압을 출력하는 출력 버퍼(330-1, 330-2, … , 330-n)와, 패널 링크(PL1, PL2, ... , PLn)와 연결된 출력단(OUT1, OUT2, … , OUTn) 등을 포함할 수 있다.
또한, 본 실시예들에 따른 드라이버 집적회로(200)는, n개의 채널(CH1, CH2, ... , CHn) 별로 대응되는 출력 버퍼(330-1, 330-2, … , 330-n)와 출력단(OUT1, OUT2, … , OUTn) 사이에 전기적으로 연결된 보상 임피던스 소자(Z1, Z2, … , Zn)를 더 포함할 수 있다.
도 6을 참조하면, n개의 채널(CH1, CH2, ... , CHn) 별로 대응되는 보상 임피던스 소자(Z1, Z2, … , Zn)의 임피던스는, 해당 채널의 위치에 따라 다르거나, 해당 채널에 대응되는 패널 링크의 위치 또는 길이에 따라 다를 수 있다.
도 6을 참조하면, n개의 채널(CH1, CH2, ... , CHn) 별로 대응되는 보상 임피던스 소자(Z1, Z2, … , Zn)의 임피던스는, n개의 채널(CH1, CH2, ... , CHn) 별로 대응되는 n개의 패널 링크(PL1, PL2, ... , PLn) 자체의 임피던스와 반비례할 수 있다.
n개의 패널 링크(PL1, PL2, ... , PLn)에 인가되는 전압과 흐르는 전류의 비율에 해당하는 보상 임피던스는, n개의 패널 링크(PL1, PL2, ... , PLn) 자체의 임피던스와, n개의 보상 임피던스 소자(Z1, Z2, … , Zn)의 임피던스에 의해 결정된다.
따라서, n개의 패널 링크(PL1, PL2, ... , PLn)에 인가되는 전압과 흐르는 전류의 비율에 해당하는 보상 임피던스는, 도 6에 도시된 바와 같이, n개의 채널(CH1, CH2, ... , CHn)에 대하여 모두 동일해지거나 유사해질 수 있다.
n개의 채널(CH1, CH2, ... , CHn) 별 보상 임피던스 소자(Z1, Z2, … , Zn) 각각의 임피던스는 서로 다를 수 있더라도 고정된 값을 가질 수 있다.
도 7은 본 실시예들에 따른 표시 패널(110)의 외곽 영역에 배치된 n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 비대칭적인 임피던스 편차 특성을 나타낸 그래프이다.
도 7을 참조하면, 표시 패널(110)의 외곽 영역에 배치된 n개의 패널 링크(PL1, PL2, ... , PLn) 각각의 임피던스는, 도 4와 같은 대칭성을 가지지 않고, 랜덤한 비대칭성을 가질 수도 있다.
즉, 표시 패널(110)의 외곽 영역에 배치된 n개의 패널 링크(PL1, PL2, ... , PLn)는, 비대칭적인 임피던스 편차를 가질 수 있다.
도 8은 본 실시예들에 따른 표시 패널(110)의 외곽 영역에 배치된 n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 비대칭적인 임피던스 편차를 제1 보상 방식으로 보상하는 경우의 문제점을 나타낸 그래프이다.
도 8을 참조하면, 표시 패널(110)의 외곽 영역에 배치된 n개의 패널 링크(PL1, PL2, ... , PLn)는, 비대칭적인 임피던스 편차를 가지는 경우, 대칭적이고 고정된 값의 임피던스를 갖고 n개의 채널(CH1, CH2, ... , CHn) 별로 대응되는 보상 임피던스 소자(Z1, Z2, … , Zn)를 이용하여, n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 비대칭적인 임피던스 편차를 보상하게 되면, n개의 패널 링크(PL1, PL2, ... , PLn)에 인가되는 전압과 흐르는 전류의 비율에 해당하는 보상 임피던스가 n개의 채널(CH1, CH2, ... , CHn)에 대하여 모두 동일해지거나 유사해지지 않고, 편차가 발생할 수 있다.
도 8을 참조하면, n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 비대칭적인 임피던스 편차 보상을 한 이후, n개의 패널 링크(PL1, PL2, ... , PLn)에 보상 임피던스는, 크기 변화 방향이 바뀌는 변곡점(A, B, C)이 가운데 채널(CHc)이 아닌 다른 채널에서 적어도 하나 발생할 수 있다.
따라서, 대칭적이고 고정된 값의 임피던스를 갖는 보상 임피던스 소자(Z1, Z2, … , Zn)를 이용하는 제1 보상 방식으로는, n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 비대칭적인 임피던스 편차를 제대로 보상해줄 수 없다.
이에, 본 실시예들은, n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 비대칭적인 임피던스 편차를 보상해주는 방법을 제공할 수 있다.
도 9는 본 실시예들에 따른 표시 패널(110)의 외곽 영역에 배치된 n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 비대칭적인 임피던스 편차를 보상해줄 수 있는 n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n)를 포함하는 드라이버 집적회로(200)를 나타낸 도면이다.
도 9를 참조하면, 본 실시예들에 따른 드라이버 집적회로(200)는, n개의 채널(CH1, CH2, ... , CHn) 별로, 디지털 데이터(영상 데이터)를 저장하는 래치 회로(310-1,310-2, … , 310-n)와, 디지털 데이터를 아날로그 신호에 해당하는 데이터 전압으로 변환하는 디지털 아날로그 컨버터(320-1, 320-2, … , 320-n)와, 데이터 전압을 출력하는 출력 버퍼(330-1, 330-2, … , 330-n)와, 패널 링크(PL1, PL2, ... , PLn)와 연결된 출력단(OUT1, OUT2, … , OUTn) 등을 포함할 수 있다.
또한, 도 9를 참조하면, 본 실시예들에 따른 드라이버 집적회로(200)는, n개의 채널(CH1, CH2, ... , CHn) 별로 대응되는 출력 버퍼(330-1, 330-2, … , 330-n)와 출력단(OUT1, OUT2, … , OUTn) 사이에 전기적으로 연결된 n개의 채널(CH1, CH2, ... , CHn)에 대응되는 n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n) 를 더 포함할 수 있다.
여기서, n개의 채널(CH1, CH2, ... , CHn) 별로 대응되는 n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n)의 임피던스 중 적어도 하나는 나머지와 다를 수 있다.
전술한 바와 같이, n개의 채널(CH1, CH2, ... , CHn) 별로 대응되는 n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n)를 더 포함하는 드라이버 집적회로(200)를 이용하면, n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 대칭적인 임피던스 편차 뿐만 비대칭적인 임피던스 편차도 적응적으로 보상해줄 수 있다.
한편, n개의 채널(CH1, CH2, ... , CHn)에 대응되는 n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n)의 임피던스는, 저항(Resistance) 또는 캐패시턴스(Capacitance)일 수 있다.
전술한 바에 따르면, n개의 채널(CH1, CH2, ... , CHn)에 대응되는 n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n)를 저항 기반으로 설계하거나 캐패시터 기반으로 설계할 수 있게 됨으로써, 드라이버 집적회로(200)의 회로 설계에 대한 자유도를 높여줄 수 있다.
도 10은 본 실시예들에 따른 표시 패널(110)의 외곽 영역에 배치된 n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 비대칭적인 임피던스 편차를 보상하기 위한 제2 보상 방식을 설명하기 위한 그래프이다.
도 10을 참조하면, 표시 패널(110)의 외곽 영역에 배치된 n개의 패널 링크(PL1, PL2, ... , PLn) 각각의 임피던스는, 중앙 채널(CHc)을 기준으로 대칭적이지 않다. 즉, 중앙 채널(CHc)을 기준으로 비대칭적이다.
이에 따라, n개의 채널(CH1, CH2, ... , CHn)에 대응되는 n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n)의 임피던스도, 중앙 채널(CHc)을 기준으로 비대칭적이다.
전술한 바와 같이, n개의 패널 링크(PL1, PL2, ... , PLn) 각각의 임피던스가 중앙 채널(CHc)을 기준으로 대칭적이지 않은 것과 마찬가지로, n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n)의 임피던스도 중앙 채널(CHc)을 기준으로 대칭적이지 않음으로써, n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 비대칭적인 임피던스 편차를 효과적으로 보상해줄 수 있다.
도 10을 참조하면, n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n)의 임피던스는, 해당 채널의 위치 또는 해당 패널 링크의 위치와 무관하게, 해당 채널과 대응되는 패널 링크 자체의 임피던스에 따라 달라질 수 있다.
전술한 바와 같이, n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n)의 임피던스가, n개의 패널 링크(PL1, PL2, ... , PLn)의 임피던스에 따라 달라짐으로써, n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 비대칭적인 임피던스 편차를 보다 효과적으로 보상해줄 수 있다.
n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n)의 임피던스는, 해당 채널과 대응되는 패널 링크 자체의 임피던스에 반비례할 수 있다. 예를 들어, CH1에 대응되는 PL1 패널 링크의 임피던스가 커지면, CH1에 대응되는 ZCC-1 임피던스 가변 보상 회로의 임피던스는 작아진다.
전술한 바와 같이, n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n)의 임피던스가 n개의 패널 링크(PL1, PL2, ... , PLn)의 임피던스와 반비례함으로써, n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 비대칭적인 임피던스 편차를 정확하게 보상해줄 수 있다. 이에 따라, 데이터 전압에 대한 신호 지연 편차를 줄여주고 신호 슬루(Slew) 특성(즉, 과도 응답 특성)을 향상시켜줄 수 있다.
n개의 패널 링크(PL1, PL2, ... , PLn)에 인가되는 전압과 흐르는 전류의 비율에 해당하는 보상 임피던스는, n개의 패널 링크(PL1, PL2, ... , PLn) 자체의 임피던스와, n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n)의 임피던스에 의해 결정될 수 있다.
도 10을 참조하면, n개의 패널 링크(PL1, PL2, ... , PLn)에 인가되는 전압과 흐르는 전류의 비율에 해당하는 보상 임피던스 간의 편차는, n개의 패널 링크(PL1, PL2, ... , PLn) 자체의 임피던스 간의 편차보다 작아진다.
이에 따라, n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 비대칭적인 임피던스 편차 보상이 이루어질 수 있다.
한편, n개의 채널(CH1, CH2, ... , CHn)에 대응되는 n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n)의 임피던스는 가변 될 수 있는 가변 값일 수 있다.
전술한 바와 같이, n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n)의 임피던스가 모두 동일하지는 않으면서도, 가변이 가능한 값일 수 있기 때문에, n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 임피던스가 변하는 상황에서도 적응적인 보상이 가능해질 수 있다.
본 명세서에서, "n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 비대칭적인 임피던스 편차를 보상한다는 것"은, n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 비대칭적인 임피던스 편차를 줄이기 위하여, 드라이버 집적회로(200) 내부에 포함된 n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n) 각각의 임피던스를 가변하는 것을 의미할 수 있다.
도 11은 표시 패널(110)마다 n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 비대칭적인 임피던스 편차 특성이 다른 경우, n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 비대칭적인 임피던스 편차를 보상하기 위한 제2 보상 방식을 설명하기 위한 그래프들이다.
도 11를 참조하면, 표시 패널 X에서 n개의 채널(CH1, CH2, … , CHn)에 대응되는 패널 링크(PL1, PL2, ... , PLn)의 임피던스와, 표시 패널 Y에서 n개의 채널(CH1, CH2, … , CHn)에 대응되는 패널 링크(PL1, PL2, ... , PLn)의 임피던스 간의 분포 차이가 있다.
이러한 분포 차이에 대응되도록, 표시 패널 X에서 n개의 채널(CH1, CH2, ... , CHn)에 대응되는 n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n)의 임피던스와, 표시 패널 Y에서 n개의 채널(CH1, CH2, ... , CHn)에 대응되는 n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n)의 임피던스 간의 분포 차이가 생기도록 해줌으로써, 표시 패널 X와 Y 각각에서, n개의 채널(CH1, CH2, ... , CHn)에 대응되는 패널 링크(PL1, PL2, ... , PLn)의 임피던스 편차를 보상해줄 수 있다.
도 12는 하나의 표시 패널(110)에서 n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 비대칭적인 임피던스 편차 특성이 시간 경과에 따라 달라지는 경우, n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 비대칭적인 임피던스 편차를 보상하기 위한 제2 보상 방식을 설명하기 위한 그래프이다.
도 12를 참조하면, t=t0에서 t=to+Δt로 Δt 만큼 시간이 경과할 때, n개의 채널(CH1, CH2, … , CHn)에 대응되는 패널 링크(PL1, PL2, ... , PLn)의 임피던스가 변한 경우, 이 변화에 맞게, n개의 채널(CH1, CH2, ... , CHn)에 대응되는 n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n)의 임피던스도 함께 가변시킴으로써, n개의 채널(CH1, CH2, ... , CHn)에 대응되는 패널 링크(PL1, PL2, ... , PLn)의 임피던스 편차를 보상해줄 수 있다.
도 13은 본 실시예들에 따른 n개의 채널(CH1, CH2, ... , CHn)에 대응되는 n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n)를 보다 구체화한 드라이버 집적회로(200)를 나타낸 도면이다.
도 13을 참조하면, n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n) 각각은, 병렬로 연결되거나 직병렬 혼합 방식으로 연결된 k(k는 2 이상의 자연수)개의 임피던스 소자(Z1 ~ Zk)와, k개의 임피던스 소자(Z1 ~ Zk) 중 적어도 하나를 선택하는 적어도 하나의 스위치(SW)를 포함할 수 있다.
n개의 채널(CH1, CH2, ... , CHn)에 대응되는 n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n) 각각은, 적어도 하나의 스위치(SW)에 의해 k개의 임피던스 소자(Z1 ~ Zk) 중 선택된 적어도 하나의 임피던스 소자를 통해, 출력 버퍼와 출력단을 전기적으로 연결해줄 수 있다.
전술한 바에 따르면, 스위치(SW)의 동작을 통해, 드라이버 집적회로(200) 내부의 n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n)의 임피던스를 쉽게 가변해줄 수 있다.
한편, n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n) 각각의 임피던스는 개별적으로 제어될 수도 있다. 즉, n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n) 각각에 포함된 스위치(SW)는 서로 독립적으로 제어될 수 있다.
이와는 다르게, n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n)는 몇 개의 그룹으로 묶이어, 그룹 별로 임피던스가 제어될 수도 있다.
예를 들어, ZCC-1 임피던스 가변 보상 회로와 ZCC-2 임피던스 가변 보상 회로는 하나의 그룹으로 묶이어, 임피던스 가변 처리가 함께 이루어질 수 있다.
즉, ZCC-1 임피던스 가변 보상 회로와 ZCC-2 임피던스 가변 보상 회로 각각에 포함된 스위치(SW)는 동일한 스위칭 동작을 할 수 있다.
도 14는 본 실시예들에 따른 드라이버 집적회로(200) 내 n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n)의 제1 예시이고, 도 15는 n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n)의 동작 예시도이다. 단, k=3인 경우로 가정한다.
도 14를 참조하면, n개의 채널(CH1, CH2, ... , CHn)에 대응되는 n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n) 각각은, 병렬로 연결된 3개의 임피던스 소자(Z1, Z2, Z3)와, 3개의 임피던스 소자(Z1, Z2, Z3) 중 적어도 하나를 선택하기 위한 적어도 하나의 스위치(SW1, SW2, SW3)를 포함할 수 있다.
도 15의 동작 예시를 참조하면, 채널 CH1에 대응되는 임피던스 가변 보상 회로(ZCC-1)는, 스위치 SW1이 턴-온 되어 임피던스 소자 Z1을 선택한다.
이에 따라, 채널 CH1에 대응되는 임피던스 가변 보상 회로(ZCC-1)의 임피던스는, 임피던스 소자 Z1의 임피던스로 가변된다.
채널 CH2에 대응되는 임피던스 가변 보상 회로(ZCC-2)는, 스위치 SW2와 스위치 SW3이 턴-온 되어 임피던스 소자 Z2와 임피던스 Z3를 선택한다.
이에 따라, 채널 CH2에 대응되는 임피던스 가변 보상 회로(ZCC-2)의 임피던스는, 임피던스 소자 Z2와 임피던스 Z3의 합성 임피던스로 가변된다.
예를 들어, 임피던스가 저항 소자라고 가정하고, 임피던스 소자 Z2의 저항이 b이고, 임피던스 Z3의 저항이 c인 경우, 임피던스 소자 Z2와 임피던스 Z3의 합성 임피던스(합성 저항)은, bc/(b+c)가 된다.
채널 CH3에 대응되는 임피던스 가변 보상 회로(ZCC-3)는, 스위치 SW1와 스위치 SW3이 턴-온 되어 임피던스 소자 Z1과 임피던스 Z3를 선택한다.
이에 따라, 채널 CH3에 대응되는 임피던스 가변 보상 회로(ZCC-3)의 임피던스는, 임피던스 소자 Z1과 임피던스 Z3의 합성 임피던스로 가변된다.
예를 들어, 임피던스가 저항 소자라고 가정하고, 임피던스 소자 Z1의 저항이 a이고, 임피던스 Z3의 저항이 c인 경우, 임피던스 소자 Z1와 임피던스 Z3의 합성 임피던스(합성 저항)은, ac/(a+c)가 된다.
도 14 및 도 15와는 다르게, k개의 임피던스 소자가 직병렬 혼합 방식으로 연결될 수 있다.
이 경우, n개의 채널(CH1, CH2, ... , CHn)에 대응되는 n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n) 각각에서, k개의 임피던스 소자는 제1 임피던스 소자 그룹과 제2 임피던스 소자 그룹으로 분류될 수 있다.
제1 임피던스 소자 그룹은 병렬로 연결된 k1개의 제1 임피던스 소자를 포함한다.
제2 임피던스 소자 그룹은 병렬로 연결된 k2개의 제2 임피던스 소자를 포함한다.
제1 임피던스 소자 그룹과 제2 임피던스 소자 그룹은 직렬로 연결될 수 있다.
여기서, k는 k1+k2이고, k1과 k2 중 하나는 2 이상의 자연수이고 나머지는 1 이상의 자연수일 수 있다.
n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n) 각각에서 k개의 임피던스 소자가 2개의 임피던스 소자 그룹으로 분류될 때, 2개의 임피던스 소자 그룹 중 적어도 하나의 임피던스 소자 그룹에 포함된 2개 이상의 임피던스 소자 중 하나를 선택하는 스위치가 존재할 수 있다.
한편, 위에서는, n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n) 각각에서 k개의 임피던스 소자가 2개의 임피던스 소자 그룹으로 분류된다고 설명하였으나, 설명의 편의를 위한 것일 뿐, 3개 이상의 임피던스 소자 그룹으로 분류될 수도 있다.
전술한 바와 같이, n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n) 각각에서, k개의 임피던스 소자가 분류된 2개 이상의 임피던스 소자 그룹 각각의 임피던스를 가변함으로써, 임피던스 가변 보상 회로의 전체 임피던스를 세밀하게 가변할 수 있다.
도 16은 본 실시예들에 따른 드라이버 집적회로(200) 내 n개의 채널(CH1, CH2, ... , CHn) 별 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n)의 제2 예시이고, 도 17은 n개의 채널(CH1, CH2, ... , CHn) 별 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n)의 동작 예시도이다. 단, k=4, k1=2, k2=2인 경우를 예로 든다.
도 16을 참조하면, n개의 채널(CH1, CH2, ... , CHn)에 대응되는 n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n)에서 4개의 임피던스 소자(Z1a, Z1b, Z2a, Z2b)가 직병렬 혼합 방식으로 연결된 경우, 4개의 임피던스 소자(Z1a, Z1b, Z2a, Z2b)는 제1 임피던스 소자 그룹(ZG1)과 제2 임피던스 소자 그룹(ZG2)으로 분류될 수 있다.
제1 임피던스 소자 그룹(ZG1)은 병렬로 연결된 2개의 제1 임피던스 소자(Z1a, Z1b)를 포함한다.
제2 임피던스 소자 그룹(ZG2)은 병렬로 연결된 2개의 제2 임피던스 소자(Z2a, Z2b)를 포함한다.
제1 임피던스 소자 그룹(ZG1)과 제2 임피던스 소자 그룹(ZG2)은 직렬로 연결된다.
k1과 k2 모두가 2 이상의 자연수인 경우, 즉, 제1 임피던스 소자 그룹(ZG1)이 병렬로 연결된 2개 이상의 제1 임피던스 소자(Z1a, Z1b)를 포함하고, 제2 임피던스 소자 그룹(ZG2)도 병렬로 연결된 2개 이상의 제2 임피던스 소자(Z2a, Z2b)를 포함하는 경우, n개의 채널(CH1, CH2, ... , CHn)에 대응되는 n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n) 각각은, 제1 임피던스 소자 그룹(ZG1)에 포함된 k1개의 제1 임피던스 소자(Z1a, Z1b) 중 적어도 하나의 제1 임피던스 소자를 선택하는 제1 스위치(SW_L1)와, 제2 임피던스 소자 그룹(ZG2)에 포함된 k2개의 제2 임피던스 소자(Z2a, Z2b) 중 적어도 하나의 제2 임피던스 소자를 선택하는 제2 스위치(SW_L2)를 포함할 수 있다.
제1 스위치(SW_L1)에 의해 k1개의 제1 임피던스 소자(Z1a, Z1b) 중 선택된 적어도 하나의 제1 임피던스 소자와, 제2 스위치(SW_L2)에 의해 k2개의 제2 임피던스 소자(Z2a, Z2b) 중 선택된 적어도 하나의 제2 임피던스 소자가 직렬로 연결되어, 출력 버퍼와 출력단을 전기적으로 연결해줄 수 있다.
전술한 바와 같이, 연결 병렬로 연결된 임피던스 소자들을 하나의 임피던스 소자 그룹으로 하고, 각 임피던스 소자 그룹을 직렬로 연결하는 구조로 이용하여, 임피던스 소자 그룹별로 스위칭 제어를 함으로써, 임피던스 가변 보상 회로의 임피던스를 세밀하게 가변해줄 수 있다.
임피던스 소자 그룹의 개수를 더욱 많이 구성할 수록, 임피던스 가변 보상 회로의 임피던스를 더욱더 세밀하게 가변할 수 있다.
제1 임피던스 소자 그룹(ZG1) 와, 제2 임피던스 소자 그룹(ZG2) 중 하나는 나머지에 비해 큰 임피던스를 가질 수 있다. 즉, k1개의 임피던스 소자(Z1a, Z1b) 모두의 개별적인 임피던스는, k2개의 임피던스 소자(Z2a, Z2b) 모두의 개별적인 임피던스보다 크거나 작다.
이에 따르면, 임피던스 가변 보상 회로의 임피던스를 단계별로 세밀하게 설정할 수 있다.
예를 들어, 제1 임피던스 소자 그룹(ZG1)에 포함된 k1개의 임피던스 소자(Z1a, Z1b) 중 하나 이상을 선택하여, 임피던스 가변 보상 회로의 임피던스의 큰 값(예: 10Ω)를 설정하고, 제2 임피던스 소자 그룹(ZG2)에 포함된 k2개의 임피던스 소자(Z2a, Z2b) 중 하나 이상을 선택하여 임피던스 가변 보상 회로의 임피던스의 작은 값(예: 5Ω)를 설정함으로써, 임피던스 가변 보상 회로의 임피던스를 최종적으로 설정하여 가변할 수 있다(예: 10Ω + 5Ω = 15Ω).
도 18은 본 실시예들에 따른 드라이버 집적회로(200) 내 n개의 채널(CH1, CH2, ... , CHn)에 대응되는 n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n)의 제3 예시이다.
도 18을 참조하면, n개의 채널(CH1, CH2, ... , CHn)에 대응되는 n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n) 각각은, 출력 버퍼와 출력단 사이에 연결된 적어도 하나의 가변 임피던스 소자(VZ)를 포함할 수 있다.
가변 임피던스 소자(VZ)는, 일 예로, 가변 저항기(Variable Resistor) 또는 가변 캐패시터(Variable Capacitor, 바리콘(VARICON)이라고도 함) 등으로 구현될 수 있다.
전술한 바와 같이, n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n) 각각을 가변 임피던소 소자(VZ)로 구현함으로서, 스위치를 이용하여 고정된 임피던스를 갖는 임피던스 소자 중 하나 이상을 선택하는 방식으로 구현한 경우(도 13 내지 도 17)에 비해, n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n) 각각의 크기를 줄일 수 있다. 이로 인해, 드라이버 집적회로(200)의 칩 사이즈를 크게 줄일 수 있다.
도 19는 본 실시예들에 따른 표시 패널(110)의 외곽 영역에 배치된 n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 비대칭적인 임피던스 편차 보상을 제어하는 방식을 나타낸 도면이다.
도 19를 참조하면, 컨트롤러(140)는, 임피던스 가변 제어 정보를 드라이버 집적회로(200)로 전송할 수 있다.
이에 따라, 드라이버 집적회로(200)에 포함된 n개의 채널(CH1, CH2, ... , CHn)에 대응되는 n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n)는, 임피던스 가변 제어 정보에 근거하여 임피던스를 가변하는 임피던스 가변 보상 처리를 수행할 수 있다.
여기서, 임피던스 가변 보상 처리는, 스위칭 동작, 가변 임피던스 소자의 가변 처리 등을 의미할 수 있다.
여기서, 컨트롤러(140)가 제공하는 임피던스 가변 제어 정보는, 일 예로, 임피던스 가변 보상 회로의 식별정보와, 각 임피던스 가변 보상 회로 내 턴-온 될 스위치에 대한 식별정보와, 각 임피던스 가변 보상 회로에서 스위치에 의해 선택될 임피던스 소자에 대한 식별정보와, 각 임피던스 가변 보상 회로의 임피던스 설정 값 등 중에서 하나 이상을 포함할 수 있다.
전술한 바에 의하면, 컨트롤러(140)를 통해, 드라이버 집적회로(200)의 내부에 존재하는 n개의 채널(CH1, CH2, … , CHn)에 대응되는 n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n) 각각의 임피던스 가변을 효율적으로 제어할 수 있다.
본 실시예들에 따른 표시 장치(100)는, 컨트롤러(140)와 드라이버 집적회로(200) 간의 통신(신호 전송)을 위하여, 여러 가지 타입의 전송(통신) 인터페이스(Interface)를 가질 수 있다.
일 예로, 본 실시예들에 따른 표시 장치(100)는, EPI 인터페이스, LVDS(Low-voltage differential signaling) 인터페이스, 시리얼 통신 인터페이스 등을 포함할 수 있으며, 이 뿐만 아니라, 컨트롤러(140)와 드라이버 집적회로(200) 간의 신호, 데이터, 정보 등을 송수신할 수 있는 통신 인터페이스이면 무엇이든 포함할 수 있다.
도 20은 본 실시예들에 따른 표시 패널(110)의 외곽 영역에 배치된 n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 비대칭적인 임피던스 편차 보상을 제어하기 위한 임피던스 가변 제어 정보를 포함하는 패킷 데이터를 나타낸 도면이다.
도 20을 참조하면, 컨트롤러(140)는, 일 예로, 영상 데이터(RGB DATA)의 전송을 위한 패킷 데이터(예: EPI 패킷 데이터) 내 컨트롤 패킷(CTR)에 임피던스 가변 제어 정보를 실어서(포함시켜서) 전송할 수 있다.
전술한 바와 같이, 컨트롤러(140)는 임피던스 가변 제어 정보를 영상 데이터 전송을 위한 패킷 데이터에 실어서 전송하기 때문에, 임피던스 가변 제어 정보를 별도로 전송할 필요가 없다. 따라서, 전송 효율을 높여줄 수 있고, 전송 시간을 절약할 수 있다.
도 21 내지 도 23은 본 실시예들에 따른 표시 패널(110)의 외곽 영역에 배치된 n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 비대칭적인 임피던스 편차 보상을 제어하기 위한 임피던스 가변 제어 정보를 포함하는 패킷 데이터에 포함된 컨트롤 패킷(CTR)으로 표현하는 방법을 나타낸 도면이다.
단, 아래에서는 설명의 편의를 위하여, 컨트롤 패킷(CTR)이 3개의 비트(b1, b2, b3)를 포함한다고 가정하고, n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n) 각각이 3개의 임피던스 소자(Z1, Z2, Z3)을 포함한다고 가정한다.
도 21을 참조하면, 컨트롤 패킷(CTR)에 포함된 3개의 비트(b1, b2, b3)는, n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n) 중 하나에 포함된 3개의 임피던스 소자(Z1, Z2, Z3)의 선택 여부(1: 선택, 0: 미선택)를 나타낸다.
즉, b1의 값은 Z1 임피던스 소자의 선택 여부를 지시하고, b2의 값은 Z2 임피던스 소자의 선택 여부를 지시하고, b3의 값은 Z3 임피던스 소자의 선택 여부를 지시할 수 있다.
예를 들어, 컨트롤 패킷(CTR)이 3개의 비트로서 1 0 1(b3=1, b2=0, b1=1)를 임피던스 가변 제어 정보로서 포함하는 경우, 이러한 컨트롤 패킷(CTR)에 의해서, 해당 임피던스 가변 보상 회로는 스위칭 동작을 통해 Z1 임피던스 소자와 Z3 임피던스 소자를 선택할 수 있다.
도 22를 참조하면, 컨트롤 패킷(CTR)에 포함된 3개의 비트(b1, b2, b3)로 표현되는 십진수 값이, n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n) 중 하나에 포함된 3개의 임피던스 소자(Z1, Z2, Z3)의 선택 여부(1: 선택, 0: 미선택)를 나타낸다.
도 22에서 예시된 표를 참조하면, 컨트롤 패킷(CTR)이 3개의 비트로서 0 0 1 (b3=0, b2=0, b1=1)을 임피던스 가변 제어 정보로서 포함한다면, 이는 스위칭 동작을 통해 Z1 임피던스 소자가 선택되는 것을 표현할 수 있다.
이와 같은 방식에 따르면, 3개의 비트 값들은 다음과 같은 임피던스 가변 제어 정보(임피던스 선택 정보)와 대응될 수 있다.
0 0 0: NO (임피던스 소자 선택 없음)
0 0 1: Z1 임피던스 소자 선택
0 1 0: Z2 임피던스 소자 선택
0 1 1: Z3 임피던스 소자 선택
1 0 0: Z1, Z2 임피던스 소자 선택
1 0 1: Z1, Z3 임피던스 소자 선택
1 1 0: Z2, Z3 임피던스 소자 선택
1 1 1: Z1, Z2, Z3 임피던스 소자 선택
도 23을 참조하면, 컨트롤 패킷(CTR)에 포함된 3개의 비트(b1, b2, b3)로 표현되는 십진수 값이, n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n) 중 하나의 임피던스 설정 값 또는 그 레벨(임피던스 범위)을 나타낸다.
도 23에서 예시된 표를 참조하면, 컨트롤 패킷(CTR)이 3개의 비트로서 0 0 1 (b3=0, b2=0, b1=1)을 임피던스 가변 제어 정보로서 포함한다면, 이는 해당 임피던스 가변 보상 회로가 갖는 임피던스가 Level 1에 해당하는 임피던스 설정 값으로 가변되어야 한다는 것을 의미한다.
이와 같은 방식에 따르면, 3개의 비트 값들은 다음과 같은 임피던스 가변 제어 정보(임피던스 설정 값의 Level)와 대응될 수 있다.
0 0 0: NO (임피던스=0)
0 0 1: Level 1
0 1 0: Level 2
0 1 1: Level 3
1 0 0: Level 4
1 0 1: Level 5
1 1 0: Level 6
1 1 1: Level 7
도 24는 본 실시예들에 따른 표시 패널(110)의 외곽 영역에 배치된 n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 비대칭적인 임피던스 편차 보상이 메모리에 기반하여 이루어지는 경우를 나타낸 도면이다.
도 24를 참조하면, 드라이버 집적회로(200)는, 컨트롤러(140)로부터 임피던스 가변 제어 정보를 수신하지 않고도, 메모리(2400)에 할당된 레지스터에 저장된 임피던스 가변 제어 정보를 읽어와서, 스위칭 동작, 가변 임피던스 소자의 가변 처리 등의 임피던스 가변 보상 처리를 해줄 수 있다.
즉, 드라이버 집적회로(200)에 포함된 n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n) 각각은, 메모리(2400)에 저장된 임피던스 가변 제어 정보에 근거하여 임피던스를 가변할 수 있다.
이에 따르면, 드라이버 집적회로(200)는, 컨트롤러(120)와의 신호 전송 과정 없이, n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n) 각각의 임피던스를 쉽게 가변할 수 있다.
한편, 메모리(2400)에 저장된 임피던스 가변 제어 정보는, 표시 장치(100)가 출하 되기 전에 제품 공정 단계에서 저장된 초기값일 수 있으며, 출하 이후, 외부 입력 과정 또는 이상에서 설명한 가변 처리 과정을 통해 초기값에서 가변된 값일 수도 있다.
도 25는 본 실시예들에 따른 표시 패널(110)의 외곽 영역에 배치된 n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 비대칭적인 임피던스 편차 보상이 프레임 마다 진행되는 경우를 나타낸 도면이다.
도 25를 참조하면, n개의 채널(CH1, CH2, ... , CHn)에 대응되는 n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n)의 임피던스는 한 프레임 구간 동안 유지될 수 있다.
즉, n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n) 각각의 임피던스는, 프레임 시작 시점에서 가변되어 프레임 구간 동안 유지될 수 있다.
이와 같이, 프레임 구간 단위로, n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n) 각각의 임피던스를 가변하는 방식을 이용하면, n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 임피던스 편차가 빈번하게 발생할 수 있는 상황에서 임피던스 편차 보상을 즉각적이고 신속하게 해줄 수 있는 장점이 있다.
도 26은 본 실시예들에 따른 표시 패널(110)의 외곽 영역에 배치된 n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 비대칭적인 임피던스 편차 보상이 파워 온 타이밍 마다 진행되는 경우를 나타낸 도면이다.
도 26을 참조하면, n개의 채널(CH1, CH2, ... , CHn)에 대응되는 n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n)의 임피던스는 파워 온 시점부터 파워 오프 시점까지 유지될 수 있다.
즉, n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n) 각각의 임피던스는, 표시 장치(100)의 파워가 켜지면 가변되어 파워가 꺼지기 전까지 유지될 수 있다.
이와 같이, 파워 온 구간 단위로, n개의 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n) 각각의 임피던스를 가변하는 방식을 이용하면, n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 임피던스 편차 보상이 빈번히 발생하는 것을 방지하여, 드라이버 집적회로(200)의 불필요한 동작을 방지해줄 수 있다.
한편, 이상에서 설명한 n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 임피던스 편차 보상 처리는, 표시 장치(100) 또는 표시 패널(110)의 제조 과정에서 진행되고, 출하 이후에는 진행되지 않을 수도 있다.
도 27은 본 실시예들에 따른 표시 패널(110)의 외곽 영역에 배치된 n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 비대칭적인 임피던스 편차를 적응적으로 보상하는 방법과, 이를 위하여, n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 비대칭적인 임피던스 편차 특성을 센싱하는 방법을 설명하기 위한 도면이다.
도 27을 참조하며, 본 실시예들에 따른 표시 패널(110)의 외곽 영역에 배치된 n개의 패널 링크(PL1, PL2, ... , PLn)의 비대칭적인 임피던스 편차에 대하여, 필요한 경우 또는 실시간으로 적응적인 보상 처리를 해줄 수 있다.
이를 위해, n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 비대칭적인 임피던스 편차 특성을 모니터링하여, 보상이 필요한지를 판단할 필요가 있다.
이에, 본 실시예들에 따른 표시 장치(100)는, n개의 패널 링크(PL1, PL2, ... , PLn) 각각의 임피던스 변화를 센싱한다.
컨트롤러(140)는, n개의 패널 링크(PL1, PL2, ... , PLn) 각각의 임피던스 변화에 대한 센싱 결과를 토대로, n개의 채널(CH1, CH2, ... , CHn) 별 임피던스 가변 보상 회로(ZCC-1, ZCC-2, ... , ZCC-n)의 임피던스를 가변하기 위한 임피던스 가변 제어 신호를 드라이버 집적회로(200)로 전송할 수 있다.
따라서, 본 실시예들에 따른 표시 장치(100)는, 표시 패널(110)의 외곽 영역에 배치된 n개의 패널 링크(PL1, PL2, ... , PLn)의 비대칭적인 임피던스 편차에 대하여, 필요한 경우 또는 실시간으로 적응적인 보상 처리를 해줄 수 있다.
도 27은, 본 실시예들에 따른 표시 장치(100)가, n개의 패널 링크(PL1, PL2, ... , PLn) 각각의 임피던스 변화를 센싱하기 위한 구조를 예시적으로 도시한 도면이다.
도 27을 참조하면, 표시 패널(110)에는, n개의 채널(CH1, CH2, … , CHn)에 대응되는 n개의 데이터 라인(DL1, DL2, … , DLn) 및 n개의 패널 링크(PL1, PL2, ... , PLn) 간의 연결 지점에 전기적으로 연결된 n개의 모니터링 라인(ML1, ML2, …)이 배치될 수 있다.
드라이버 집적회로(200)는, 각 패널 링크로 모니터링 전압을 출력한 이후, 일정 시간이 경과한 이후, 아날로그 디지털 컨버터(ADC)를 통해 해당 모니터링 라인의 전압을 센싱하고, 센싱된 전압을 디지털 값으로 변환한 센싱 값(SEN)을 컨트롤러(140)로 전송한다.
여기서, 센싱된 전압은, 해당 패널 링크의 임피던스에 따라 변할 수 있다.
컨트롤러(140)는, 센싱 값(SEN)을 토대로, 해당 임피던스 가변 보상 회로의 임피던스를 얼마만큼 가변할지를 결정하여 이에 맞는 임피던스 가변 제어 정보를 드라이버 집적회로(200)에 전송할 수 있다.
도 28은 본 실시예들에 따른 표시 패널(110)의 외곽 영역에 배치된 n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 비대칭적인 임피던스 편차 보상을 위한 컨트롤러(140)를 나타낸 도면이다.
도 28을 참조하면, 드라이버 집적회로(200)에 전송될 디지털 데이터를 출력하는 데이터 출력부(2810)와, 드라이버 집적회로(200) 내 채널 별 링크(도 3의 L1, L2, … , Ln)의 임피던스 가변을 위한 임피던스 가변 제어 정보를 생성하는 임피던스 제어부(2820)와, 패킷 데이터 포맷(도 20 참조)에 따라 디지털 데이터와 임피던스 가변 제어 정보를 포함하는 패킷 데이터를 생성하여 드라이버 집적회로(200)로 전송하는 데이터 전송부(2830) 등을 포함할 수 있다.
전술한 컨트롤러(140)를 이용하면, n개의 패널 링크(PL1, PL2, ... , PLn)에 대한 임피던스 편차 보상을 제어해줄 수 있다.
이상에서 설명한 바와 같은 본 실시예들에 의하면, 표시 패널(110)의 외곽 영역에 배치된 패널 링크들(PL1, PL2, … , PLn)의 임피던스 편차에 따른 신호 지연 발생 및 신호 슬루 특성 저하를 방지할 수 있다.
본 실시예들에 의하면, 표시 패널(110)의 외곽 영역에 배치된 패널 링크들(PL1, PL2, … , PLn)의 임피던스 편차 보상 처리를 해줄 수 있다.
본 실시예들에 의하면, 표시 패널(110)의 외곽 영역에 배치된 패널 링크들(PL1, PL2, … , PLn)의 임피던스 편차 보상 처리를 가능하게 하는 임피던스 가변 구조를 갖는 드라이버 집적회로(200)를 제공할 수 있다.
본 실시예들에 의하면, 표시 패널(110)의 외곽 영역에 배치된 패널 링크들(PL1, PL2, … , PLn)의 임피던스 편차 보상 처리를 제어하는 컨트롤러(140)를 제공할 수 있다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치
110: 표시 패널
120: 데이터 드라이버
130: 게이트 드라이버
140: 컨트롤러
200: 드라이버 집적회로
310-1, 310-2, 310-n: 래치 회로
320-1, 320-2, 320-n: 디지털 아날로그 컨버터
330-1, 330-2, 330-n 출력 버퍼
ZZC-1, ZZC-2, ZZC-n: 임피던스 가변 보상 회로
Z1, Z2, Z3, Zk, Z1a, Z1b, Z2a, Z2b: 임피던스 소자
SW, SW1, SW2, SW_L1, SW_L2: 스위치
VZ: 가변 임피던스 소자

Claims (23)

  1. n(n은 2 이상의 자연수)개의 데이터 라인이 배치되고, 상기 n개의 데이터 라인과 대응되어 전기적으로 연결된 n개의 패널 링크가 외곽 영역에 배치된 표시 패널; 및
    n개의 채널과 대응되는 상기 n개의 패널 링크로 데이터 전압을 출력하는 드라이버 집적회로를 포함하되,
    상기 드라이버 집적회로는,
    상기 n개의 채널 별로,
    상기 데이터 전압을 출력하는 출력 버퍼와,
    상기 패널 링크와 연결된 출력단을 포함하고,
    상기 출력 버퍼와 상기 출력단 사이에 전기적으로 연결된 임피던스 가변 보상 회로를 더 포함하며,
    상기 n개의 채널에 대응되는 n개의 임피던스 가변 보상 회로의 임피던스(Impedance) 중 적어도 하나는 나머지와 다른 표시 장치.
  2. 제1항에 있어서,
    상기 n개의 임피던스 가변 보상 회로의 임피던스는, 중앙 채널을 기준으로 비대칭인 표시 장치.
  3. 제1항에 있어서,
    상기 n개의 임피던스 가변 보상 회로의 임피던스는, 해당 채널의 위치 또는 해당 패널 링크의 위치와 무관하게, 해당 채널과 대응되는 패널 링크 자체의 임피던스에 따라 다른 표시 장치.
  4. 제3항에 있어서,
    상기 n개의 임피던스 가변 보상 회로의 임피던스는, 해당 채널과 대응되는 패널 링크 자체의 임피던스에 반비례하는 표시 장치.
  5. 제1항에 있어서,
    상기 n개의 패널 링크에 인가되는 전압과 흐르는 전류의 비율에 해당하는 보상 임피던스 간의 편차는,
    상기 n개의 패널 링크 자체의 임피던스 간의 편차보다 작은 표시 장치.
  6. 제1항에 있어서,
    상기 n개의 임피던스 가변 보상 회로의 임피던스는 가변 값인 표시 장치.
  7. 제1항에 있어서,
    상기 n개의 임피던스 가변 보상 회로 각각은,
    병렬로 연결되거나 직병렬 혼합 방식으로 연결된 k(k는 2 이상의 자연수)개의 임피던스 소자; 및
    상기 k개의 임피던스 소자 중 적어도 하나를 선택하기 위한 적어도 하나의 스위치를 포함하고,
    상기 적어도 하나의 스위치를 통해 선택된 적어도 하나의 임피던스 소자를 통해, 상기 출력 버퍼와 상기 출력단을 전기적으로 연결해주는 표시 장치.
  8. 제7항에 있어서,
    상기 n개의 임피던스 가변 보상 회로 각각에서 상기 k개의 임피던스 소자가 직병렬 혼합 방식으로 연결된 경우,
    상기 k개의 임피던스 소자는 제1 임피던스 소자 그룹과 제2 임피던스 소자 그룹으로 분류되고,
    상기 제1 임피던스 소자 그룹은 병렬로 연결된 k1개의 제1 임피던스 소자를 포함하고,
    상기 제2 임피던스 소자 그룹은 병렬로 연결된 k2개의 제2 임피던스 소자를 포함하고,
    상기 제1 임피던스 소자 그룹과 상기 제2 임피던스 소자 그룹은 직렬로 연결되고,
    상기 k는 k1+k2이고, 상기 k1과 상기 k2 중 하나는 2 이상의 자연수이고 나머지는 1 이상의 자연수인 표시 장치.
  9. 제8항에 있어서,
    상기 n개의 임피던스 가변 보상 회로 각각은,
    상기 k1과 상기 k2 모두가 2 이상의 자연수인 경우,
    상기 k1개의 제1 임피던스 소자 중 적어도 하나의 제1 임피던스 소자를 선택하기 위한 제1 스위치와,
    상기 k2개의 제2 임피던스 소자 중 적어도 하나의 제2 임피던스 소자를 선택하기 위한 제2 스위치를 포함하며,
    상기 제1 스위치에 의해 상기 k1개의 제1 임피던스 소자 중 선택된 적어도 하나의 제1 임피던스 소자와, 상기 제2 스위치에 의해 상기 k2개의 제2 임피던스 소자 중 선택된 적어도 하나의 제2 임피던스 소자가 직렬로 연결되어, 상기 출력 버퍼와 상기 출력단을 전기적으로 연결해주는 표시 장치.
  10. 제8항에 있어서,
    상기 제1 임피던스 소자 그룹과 상기 제2 임피던스 소자 그룹 중 하나는 나머지에 비해 큰 임피던스를 갖는 표시 장치.
  11. 제1항에 있어서,
    상기 n개의 임피던스 가변 보상 회로 각각은,
    상기 출력 버퍼와 상기 출력단 사이에 연결된 적어도 하나의 가변 임피던스 소자를 포함하는 표시 장치.
  12. 제1항에 있어서,
    상기 드라이버 집적회로로 임피던스 가변 제어 정보를 전송하는 컨트롤러를 더 포함하고,
    상기 드라이버 집적회로에 포함된 상기 n개의 임피던스 가변 보상 회로 각각은, 상기 임피던스 가변 제어 정보에 근거하여 임피던스를 가변하는 표시 장치.
  13. 제12항에 있어서,
    상기 컨트롤러는,
    영상 데이터 전송을 위한 패킷 데이터 내 컨트롤 패킷에 상기 임피던스 가변 제어 정보를 실어서 전송하는 표시 장치.
  14. 제1항에 있어서,
    상기 드라이버 집적회로에 포함된 상기 n개의 임피던스 가변 보상 회로 각각은,
    메모리에 저장된 임피던스 가변 제어 정보에 근거하여 임피던스를 가변하는 표시 장치.
  15. 제1항에 있어서,
    상기 n개의 임피던스 가변 보상 회로의 임피던스는 한 프레임 구간 동안 유지되는 표시 장치.
  16. 제1항에 있어서,
    상기 n개의 임피던스 가변 보상 회로의 임피던스는 파워 온 시점부터 파워 오프 시점까지 유지되는 표시 장치.
  17. 제1항에 있어서,
    상기 n개의 패널 링크 각각의 임피던스 변화에 대한 센싱 결과를 토대로, 상기 n개의 임피던스 가변 보상 회로 각각의 임피던스를 가변하기 위한 임피던스 가변 제어 신호를 상기 드라이버 집적회로로 전송하는 컨트롤러를 더 포함하는 표시 장치.
  18. 제1항에 있어서,
    상기 임피던스는 저항(Resistance) 또는 캐패시턴스(Capacitance)인 표시 장치.
  19. 표시 패널에 배치된 n(n은 2 이상의 자연수)개의 데이터 라인과 대응되어 연결된 n개의 패널 링크로 데이터 전압을 출력하는 드라이버 집적회로에 있어서,
    상기 n개의 패널 링크와 대응되는 n개의 채널 별로,
    디지털 데이터를 아날로그 신호에 해당하는 데이터 전압으로 변환하는 디지털 아날로그 컨버터와,
    상기 데이터 전압을 출력하는 출력 버퍼와,
    상기 패널 링크와 연결된 출력단를 포함하고,
    상기 n개의 채널 별로, 상기 출력 버퍼와 상기 출력단 사이에 전기적으로 연결된 임피던스 가변 보상 회로를 더 포함하며,
    상기 n개의 채널에 대응되는 n개의 임피던스 가변 보상 회로의 임피던스(Impedance) 중 적어도 하나는 나머지와 다른 드라이버 집적회로.
  20. 제19항에 있어서,
    상기 n개의 임피던스 가변 보상 회로의 임피던스는, 중앙 채널을 기준으로 비대칭인 드라이버 집적회로.
  21. 제20항에 있어서,
    상기 n개의 임피던스 가변 보상 회로의 임피던스는, 해당 채널의 위치 또는 해당 패널 링크의 위치와 무관하게, 해당 채널과 대응되는 패널 링크 자체의 임피던스에 따라 다른 드라이버 집적회로.
  22. 제21항에 있어서,
    상기 n개의 임피던스 가변 보상 회로의 임피던스는, 해당 채널과 대응되는 패널 링크 자체의 임피던스에 반비례하는 드라이버 집적회로.
  23. 드라이버 집적회로에 전송될 디지털 데이터를 출력하는 데이터 출력부;
    상기 드라이버 집적회로 내 채널 별 링크의 임피던스 가변을 위한 임피던스 가변 제어 정보를 생성하는 임피던스 제어부; 및
    상기 디지털 데이터와 상기 임피던스 가변 제어 정보를 전송하는 데이터 전송부를 포함하는 컨트롤러.
KR1020160053426A 2016-04-29 2016-04-29 드라이버 집적회로, 컨트롤러 및 표시 장치 KR102445957B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160053426A KR102445957B1 (ko) 2016-04-29 2016-04-29 드라이버 집적회로, 컨트롤러 및 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160053426A KR102445957B1 (ko) 2016-04-29 2016-04-29 드라이버 집적회로, 컨트롤러 및 표시 장치

Publications (2)

Publication Number Publication Date
KR20170124150A true KR20170124150A (ko) 2017-11-10
KR102445957B1 KR102445957B1 (ko) 2022-09-22

Family

ID=60386764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160053426A KR102445957B1 (ko) 2016-04-29 2016-04-29 드라이버 집적회로, 컨트롤러 및 표시 장치

Country Status (1)

Country Link
KR (1) KR102445957B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11521560B2 (en) 2018-08-09 2022-12-06 Samsung Electronics Co., Ltd. Electronic device for controlling voltage slew rate of source driver on basis of luminance
WO2024106980A1 (ko) * 2022-11-18 2024-05-23 주식회사 엘엑스세미콘 디스플레이를 위한 구동 집적 회로

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110003253A (ko) * 2009-07-03 2011-01-11 엘지디스플레이 주식회사 액정표시장치
KR20120047538A (ko) * 2010-11-04 2012-05-14 엘지디스플레이 주식회사 데이터 구동 드라이버, 및 이를 이용한 디스플레이 장치
KR20160007833A (ko) * 2014-07-03 2016-01-21 엘지디스플레이 주식회사 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110003253A (ko) * 2009-07-03 2011-01-11 엘지디스플레이 주식회사 액정표시장치
KR20120047538A (ko) * 2010-11-04 2012-05-14 엘지디스플레이 주식회사 데이터 구동 드라이버, 및 이를 이용한 디스플레이 장치
KR20160007833A (ko) * 2014-07-03 2016-01-21 엘지디스플레이 주식회사 표시장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11521560B2 (en) 2018-08-09 2022-12-06 Samsung Electronics Co., Ltd. Electronic device for controlling voltage slew rate of source driver on basis of luminance
WO2024106980A1 (ko) * 2022-11-18 2024-05-23 주식회사 엘엑스세미콘 디스플레이를 위한 구동 집적 회로

Also Published As

Publication number Publication date
KR102445957B1 (ko) 2022-09-22

Similar Documents

Publication Publication Date Title
KR101451589B1 (ko) 영상 표시장치와 그 구동방법
US7808493B2 (en) Displaying apparatus using data line driving circuit and data line driving method
KR101998230B1 (ko) 표시장치
KR20160078634A (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동방법
US11302236B2 (en) Display device and method for driving the same
US10777108B2 (en) Display device and method of driving the same
KR20150078360A (ko) 표시 장치의 인터페이스 장치 및 방법
US20090237340A1 (en) Liquid crystal display module and display system including the same
KR102445957B1 (ko) 드라이버 집적회로, 컨트롤러 및 표시 장치
KR20200067389A (ko) 마이크로 디스플레이 장치 및 휘도 제어 방법
US20110175937A1 (en) Gamma voltage generation circuit
KR102215935B1 (ko) 유기발광표시장치 및 그 구동방법
KR102416710B1 (ko) 터치표시장치 및 그 구동방법
KR20180024376A (ko) 유기발광표시장치
US11069278B2 (en) Gamma reference voltage output circuit of display device
US11468851B2 (en) Organic light-emitting diode display device and driving method thereof
US8013643B2 (en) Source driver
KR102603537B1 (ko) Emi 저감 방법과 이를 이용한 표시장치
US8743102B2 (en) Gamma tab voltage generator
US20140009511A1 (en) Power selector, source driver and operating method thereof
KR101818550B1 (ko) 표시장치 및 그 구동방법
US11972715B2 (en) Display apparatus
KR102555098B1 (ko) 영상 표시장치 및 그 구동방법
KR20160094501A (ko) 표시장치
KR101871491B1 (ko) 증폭기 회로 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right