WO2024090366A1 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
WO2024090366A1
WO2024090366A1 PCT/JP2023/038133 JP2023038133W WO2024090366A1 WO 2024090366 A1 WO2024090366 A1 WO 2024090366A1 JP 2023038133 W JP2023038133 W JP 2023038133W WO 2024090366 A1 WO2024090366 A1 WO 2024090366A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
dark current
signal
gain
optical black
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2023/038133
Other languages
English (en)
French (fr)
Inventor
睦 松浦
研二 渡邉
豊 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Nuvoton Technology Corp Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan filed Critical Nuvoton Technology Corp Japan
Priority to JP2024553034A priority Critical patent/JPWO2024090366A1/ja
Publication of WO2024090366A1 publication Critical patent/WO2024090366A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current

Definitions

  • the present invention relates to an imaging device that captures images, and in particular to an imaging device that captures images using a selective HDR (High Dynamic Range) method.
  • HDR High Dynamic Range
  • imaging devices that capture images using a selective HDR method are known.
  • the present disclosure therefore aims to provide an imaging device capable of capturing high-quality images.
  • An imaging device has a pixel section having: effective area pixels which are pixels that receive light and generate charges according to the amount of light received, and output N (N is an integer of 2 or more) pixel signals with different gains according to the amount of charge generated by the generated charges and the amount of charge generated by the dark current component; and N x M (M is an integer of 2 or more) optical black pixels which are pixels that do not receive light and output dark current pixel signals according to the amount of charge generated by the dark current component; a selection circuit which selects one of the N pixel signals based on at least one pixel signal of the N pixel signals, outputs the selected selected pixel signal, and generates and outputs a gain signal which specifies one of the M gains; and an A/D conversion circuit which converts the selected pixel signal based on the gain specified by the gain signal.
  • the AD conversion circuit outputs a digital pixel signal, and further performs AD conversion on each of the N ⁇ M dark current pixel signals output from the N ⁇ M optical black pixels based on a fixed gain to the optical black pixel that output the dark current pixel signal, and outputs the AD-converted N ⁇ M dark current digital pixel signals; and a dark current calculation circuit calculates N ⁇ M dark current component signals in each of the N ⁇ M optical black pixels based on the N ⁇ M dark current digital pixel signals, and feeds them back to at least one of the selection circuit and the AD conversion circuit, and the N ⁇ M optical black pixels are configured to include M N optical black pixels each outputting a dark current pixel signal with a gain corresponding to each of the N pixel signals.
  • the imaging device can capture high-quality images.
  • FIG. 1 is a schematic diagram showing a configuration of an imaging device according to an embodiment.
  • FIG. 2 is a schematic diagram showing an example of an arrangement of effective area pixels and optical black pixels in a pixel section according to the embodiment.
  • FIG. 3 is a schematic diagram showing configurations of a selection unit according to an embodiment, an AD conversion unit according to an embodiment, and a readout unit according to an embodiment.
  • FIG. 4 is a schematic diagram for explaining main operations performed by each of the main components of the imaging device according to the embodiment.
  • FIG. 5 is a schematic diagram showing how the AD conversion circuit according to the embodiment performs AD conversion on a selected pixel signal.
  • FIG. 6 is a schematic diagram showing an example of how an HDR processing circuit according to a comparative example adjusts a gain ratio.
  • FIG. 1 is a schematic diagram showing a configuration of an imaging device according to an embodiment.
  • FIG. 2 is a schematic diagram showing an example of an arrangement of effective area pixels and optical black pixels in a pixel section according to the embodiment.
  • FIG. 7 is a schematic diagram showing an example of how the HDR processing circuit according to the embodiment adjusts the gain ratio.
  • FIG. 8 is a schematic diagram showing how the black levels are adjusted to match between a digital pixel signal obtained by performing AD conversion using a ramp signal H and a digital pixel signal obtained by performing AD conversion using a ramp signal L.
  • FIG. 9 is a schematic diagram showing how the threshold generating circuit according to the embodiment calculates the threshold.
  • FIG. 10 is a schematic diagram showing an example of an arrangement of effective area pixels and optical black pixels in a pixel section according to a modified example.
  • FIG. 11 is a schematic diagram showing an example of an arrangement of effective area pixels and optical black pixels in a pixel section according to a modified example.
  • FIG. 10 is a schematic diagram showing an example of an arrangement of effective area pixels and optical black pixels in a pixel section according to a modified example.
  • FIG. 12 is a schematic diagram showing an example of an arrangement of effective area pixels and optical black pixels in a pixel section according to a modified example.
  • FIG. 13 is a schematic diagram showing an example of an arrangement of effective area pixels and optical black pixels in a pixel section according to a modified example.
  • FIG. 14 is a schematic diagram showing an example of an arrangement of effective area pixels and optical black pixels in a pixel section according to a modified example.
  • FIG. 15 is a schematic diagram showing an example of an arrangement of effective area pixels and optical black pixels in a pixel section according to a modified example.
  • the inventors have been developing an imaging device that captures an image using a selective HDR system. Through this development, the inventors have found that when pixels that output a plurality of pixel signals with different gains are used in an imaging device that captures an image using a selective HDR system, the following two inhibiting factors exist as factors that inhibit the improvement of image quality of the captured image.
  • Inhibitory factor 1 The charge accumulated by a pixel includes charge generated according to the amount of received light and charge generated by dark current components. Therefore, when a pixel outputs a first pixel signal and a second pixel signal with different gains according to the amount of charge, if the amount of charge indicated by the first pixel signal and the amount of charge indicated by the second pixel signal are simply adjusted in proportion to the gain ratio when AD conversion is performed on the first pixel signal and the second pixel signal, the amount of charge generated by the dark current component will also be adjusted in proportion to the gain ratio. Therefore, it is not possible to maintain the linearity of the amount of charge generated according to the amount of received light between the first pixel signal and the second pixel signal in the digital signal after AD conversion. As a result, a brightness step occurs in the digital signal after AD conversion at the switching point where the pixel signal used for AD conversion is switched from the first pixel signal to the second pixel signal.
  • Inhibitory factor 2 In order to improve the quality of an image to be captured, when a pixel outputs a first pixel signal and a second pixel signal, each of which has a different gain according to the amount of charge, it is desirable to use the pixel signal with the better S/N ratio for A/D conversion. Conventionally, the switching point for switching the pixel signal used for A/D conversion from the first pixel signal to the second pixel signal has been determined based on a pixel signal that includes a dark current component.
  • the switching of the pixel signal used for A/D conversion from the first pixel signal to the second pixel signal is quicker by the amount of the dark current component included in the pixel signal.
  • the switching of the pixel signal used for A/D conversion cannot be performed appropriately from the viewpoint of using the pixel signal with the better S/N ratio for A/D conversion.
  • the inventors further conducted experiments and studies based on the idea that if at least one of these impediments 1 and 2 could be overcome, an imaging device capable of capturing high-quality images could be realized. As a result, the inventors came up with the imaging device according to one aspect of the present disclosure described below.
  • An imaging device has a pixel section having: effective area pixels which are pixels that receive light and generate charges according to the amount of light received, and output N (N is an integer of 2 or more) pixel signals with different gains according to the amount of charge generated by the generated charges and the amount of charge generated by the dark current component; and N x M (M is an integer of 2 or more) optical black pixels which are pixels that do not receive light and output dark current pixel signals according to the amount of charge generated by the dark current component; a selection circuit which selects one of the N pixel signals based on at least one pixel signal of the N pixel signals, outputs the selected selected pixel signal, and generates and outputs a gain signal which specifies one of the M gains; and an A/D conversion circuit which converts the selected pixel signal based on the gain specified by the gain signal.
  • the AD conversion circuit outputs a digital pixel signal, and further performs AD conversion on each of the N ⁇ M dark current pixel signals output from the N ⁇ M optical black pixels based on a fixed gain to the optical black pixel that output the dark current pixel signal, and outputs the AD-converted N ⁇ M dark current digital pixel signals; and a dark current calculation circuit calculates N ⁇ M dark current component signals in each of the N ⁇ M optical black pixels based on the N ⁇ M dark current digital pixel signals, and feeds them back to at least one of the selection circuit and the AD conversion circuit, and the N ⁇ M optical black pixels are configured to include M N optical black pixels each outputting a dark current pixel signal with a gain corresponding to each of the N pixel signals.
  • N x M optical black pixels corresponding to each combination of N pixel signals and M gains are used to calculate N x M dark current component signals corresponding to each of these combinations.
  • the calculated N x M dark current component signals are then fed back to at least one of the AD conversion circuit and the selection circuit.
  • the AD conversion circuit uses the fed-back N x M dark current component signals to perform AD conversion so as to suppress the brightness step, thereby overcoming the above-mentioned inhibiting factor 1, i.e., it becomes possible to perform AD conversion so as to suppress the above-mentioned brightness step, and/or the selection circuit uses the fed-back N x M dark current component signals to select one of the N pixel signals so that the full range of the AD conversion circuit can be used only for AD conversion of the charge amount generated according to the amount of light received from among the charges accumulated by the pixel, and generates and outputs a gain signal that specifies one of the M gains, thereby overcoming the above-mentioned inhibiting factor 2, i.e., it becomes possible to appropriately switch the pixel signal used for AD conversion from the perspective of using the pixel signal with the better S/N ratio for AD conversion.
  • the imaging device configured as described above provides an imaging device capable of capturing high-quality images.
  • the dark current calculation circuit may feed back the N ⁇ M dark current component signals to at least the AD conversion circuit, and when the AD conversion circuit AD converts a first selected pixel signal based on a first gain among the M gains and outputs an AD converted first digital pixel signal, the AD conversion circuit may output the digital pixel signal indicating a value obtained by subtracting from the value indicated by the first selected pixel signal the value indicated by one dark current component signal among the N ⁇ M dark current component signals that corresponds to the first gain and the first selected pixel signal.
  • the AD conversion circuit performs AD conversion on the first selection signal to output a digital pixel signal indicating a value obtained by subtracting from the value indicated by the first selection pixel signal the value indicated by one dark current component signal among the N x M dark current component signals that corresponds to the first gain and the first selection pixel signal, thereby making it possible to perform AD conversion to suppress the brightness step.
  • the dark current calculation circuit may also feed back the N ⁇ M dark current component signals to at least the selection circuit, and the selection circuit may compare at least one of the at least N ⁇ M-1 thresholds generated based on the N ⁇ M dark current component signals with the at least one pixel signal, and select one of the N pixel signals based on the comparison result, and generate the gain signal.
  • the selection circuit selects one of the N pixel signals based on the comparison result obtained by comparing at least one pixel signal with at least N ⁇ M-1 thresholds generated based on the N ⁇ M dark current component signals, and generates a gain signal, thereby making it possible to appropriately switch the pixel signal to be used for A/D conversion from the perspective of using the pixel signal with the better S/N ratio for A/D conversion.
  • the pixel unit may have a plurality of effective area pixels and a plurality of N ⁇ M optical black pixels, and in the pixel unit, the plurality of effective area pixels may be arranged in a matrix in the row and column directions, and the plurality of N ⁇ M optical black pixels may be arranged in a matrix in the row direction outside the area in which the effective area pixels are arranged, for each of a plurality of optical black pixels corresponding to the same pixel signal among the N pixel signals and corresponding to the same gain among the M gains.
  • the N ⁇ M optical black pixels may be repeatedly arranged in random order in the column direction in areas of equal shape for each of a plurality of optical black pixels corresponding to the same pixel signal among the N pixel signals and the same gain among the M gains.
  • the N ⁇ M optical black pixels may be arranged in random order in the column direction for each of a plurality of optical black pixels corresponding to the same pixel signal among the N pixel signals and the same gain among the M gains.
  • the pixel unit may have a plurality of effective area pixels and a plurality of N x M optical black pixels, and in the pixel unit, the plurality of effective area pixels may be arranged in a matrix in the row and column directions, and the plurality of N x M optical black pixels may be arranged in a matrix in the column direction outside the area in which the effective area pixels are arranged, for each of a plurality of optical black pixels corresponding to the same pixel signal among the N pixel signals and corresponding to the same gain among the M gains.
  • the N ⁇ M optical black pixels may be repeatedly arranged in random order in the row direction in areas of equal shape for each of a plurality of optical black pixels corresponding to the same pixel signal among the N pixel signals and the same gain among the M gains.
  • the plurality of N ⁇ M optical black pixels may be repeatedly arranged in random order in the row direction in areas of shapes corresponding to each of the M gains, for each of a plurality of optical black pixels corresponding to the same pixel signal among the N pixel signals and the same gain among the M gains.
  • FIG. 1 is a block diagram showing a configuration of an imaging device 1 according to an embodiment.
  • the imaging device 1 includes a pixel section 10, a selection section 110, an AD conversion section 120, a readout section 130, a logic section 90, a vertical scanning circuit 140, a threshold generation circuit 70, a ramp signal generation circuit 80, and a timing control section 150.
  • the pixel section 10 has: effective area pixels 20 that receive light, generate charge according to the amount of light received, and output N (N is an integer of 2 or more) pixel signals with different gains according to the amount of charge generated and the amount of charge generated by dark current components; and N x M (M is an integer of 2 or more) optical black pixels 30 (in this specification and drawings, the abbreviation "OB" is sometimes used instead of the term “optical black”) that do not receive light and output dark current pixel signals according to the amount of charge generated by dark current components.
  • M is the number of ramp signals corresponding to one pixel signal that can be selectively used when the AD conversion circuit 50 described later performs AD conversion.
  • N is 3 and M is 2, but N does not necessarily have to be limited to the example of 3 as long as it is an integer of 2 or more, and M does not necessarily have to be limited to the example of 2 as long as it is an integer of 2 or more.
  • the pixel section 10 has a plurality of effective area pixels 20.
  • the plurality of effective area pixels 20 are arranged in a matrix in the row and column directions in the effective area 21.
  • the plurality of effective area pixels 20 arranged in a matrix are connected to a common readout line for each column, and N pixel signals (here, three) with different gains are output and read out in the column direction through the connected readout lines.
  • N pixel signals here, three
  • the effective area pixels 20 arranged in a matrix in the effective area 21 are also referred to as a pixel array.
  • the effective area pixel 20 outputs N pixel signals (here, three) with different gains. More specifically, the effective area pixel 20 outputs three pixel signals: a high-gain pixel signal (in this specification and drawings, the abbreviation “HCG” may be used instead of the term “high gain”), a medium-gain pixel signal (in this specification and drawings, the abbreviation “MCG” may be used instead of the term “medium gain”), and a low-gain pixel signal (hereinafter, the abbreviation “LCG” may be used instead of the term “low gain”).
  • HCG high-gain pixel signal
  • MCG medium-gain pixel signal
  • LCG low-gain pixel signal
  • the configuration of the pixel that outputs three pixel signals, a high-gain pixel signal, a medium-gain pixel signal, and a low-gain pixel signal, may be, for example, the same as that of an existing pixel.
  • the pixel unit 10 has a plurality of optical black pixels 30.
  • FIG. 2 is a schematic diagram showing an example of an arrangement of multiple effective area pixels 20 and multiple optical black pixels 30 in the pixel section 10.
  • the optical black pixels 30 include M types (here, two types) of high gain-high gain optical black pixels 30HCGH (in this specification and drawings, the abbreviation “HCGH” may be used instead of the term “high gain-high gain”) that output dark current pixel signals with the same gain as the HCG pixel signals output by the effective area pixels 20, and high gain-low gain optical black pixels 30HCGL (in this specification and drawings, the abbreviation “HCGL” may be used instead of the term “high gain-low gain”), and M types (here, two types) of medium gain-high gain optical black pixels 30MCGH (in this specification and drawings, the abbreviation "medium gain-high gain”) that output dark current pixel signals with the same gain as the MCG pixel signals output by the effective area pixels 20.
  • M types here, two types of high gain-high gain optical black pixels 30HCGH (in this specification and drawings, the abbreviation "HCGH” may be used instead of the term “high gain-high gain”
  • M types here, two types of medium gain
  • medium gain-low gain optical black pixels 30MCGL in this specification and drawings, the abbreviation “MCGL” may be used instead of the term “medium gain-low gain”
  • low gain-high gain optical black pixels 30LCGH in this specification and drawings, the abbreviation “LCGH” may be used instead of the term “low gain-high gain” that output dark current pixel signals with the same gain as the LCG pixel signals output by the effective area pixels 20 (two types in this case)
  • low gain-low gain optical black pixels 30LCGL in this specification and drawings, the abbreviation “LCGL” may be used instead of the term “low gain-low gain”).
  • optical black pixels 30 are covered with a light-shielding film to prevent them from receiving light from the effective area pixels 20.
  • the HCGH optical black pixel 30HCGH and the HCGL optical black pixel 30HCGL may be configured to be covered with a light-shielding film, and may also be configured to input, for example, a fixed control signal so as to output only the HCG pixel signal to the effective area pixel 20.
  • the MCGH optical black pixel 30MCGH and the MCGL optical black pixel 30MCGL may be configured to be covered with a light-shielding film, and may further be configured, for example, to receive a fixed control signal so as to output only the MCG pixel signal to the effective area pixel 20.
  • the LCGH optical black pixel 30LCGH and the LCGL optical black pixel 30LCGL may be configured to be covered with a light-shielding film, and may further be configured to input, for example, a fixed control signal so as to output only the LCG pixel signal to the effective area pixel 20.
  • each of the six types of optical black pixels 30 are arranged in each row of effective area pixels 20 in the pixel array.
  • the multiple optical black pixels 30 arranged in each column are commonly connected to a readout line for each column of the pixel array, and the dark current pixel signals they output are read out in the column direction through the connected readout lines.
  • the six types of optical black pixels 30 are arranged in six regions parallel to the row direction of the pixel array in the OB region 31 outside the effective area 21 in which the effective area pixels 20 are arranged in the pixel section 10, here six regions: OB region 226 for HCGH, OB region 225 for HCGL, OB region 224 for MCGH, OB region 223 for MCGL, OB region 222 for LCGH, and OB region 221 for LCGL.
  • each column of the six types of optical black pixels 30 is arranged in a row direction of the pixel array.
  • FIG. 3 is a schematic diagram showing the configuration of the selection unit 110, the AD conversion unit 120, and the readout unit 130.
  • the selection unit 110 is configured with unit selection units 110N arranged in each column of the effective area pixels 20 in the pixel array, the number of which is equal to the number of columns in the pixel array, arranged in the row direction of the pixel array.
  • the unit selection unit 110N has a temporary storage unit 45 and a selection circuit 40.
  • the temporary storage unit 45 temporarily stores the HCG pixel signal, the MCG pixel signal, and the LCG pixel signal that are read out from the effective area pixels 20 through the readout lines.
  • the temporary storage unit 45 may be configured to include six analog memory cells, for example, three analog memory cells for storing the HCG pixel signal, MCG pixel signal, and LCG pixel signal output during reset, and three analog memory cells for storing the HCG pixel signal, MCG pixel signal, and LCG pixel signal output during imaging.
  • the temporary storage unit 45 is described as not having a memory cell for storing the dark current pixel signal output from the optical black pixel 30.
  • the dark current pixel signal output from the optical black pixel 30 is not temporarily stored by the temporary storage unit 45, but is directly transmitted to the selection circuit 40 described below.
  • each pixel signal output during reset is handled using the well-known correlated double sampling (CDS) method.
  • CDS correlated double sampling
  • the selection circuit 40 has a selection switch 41, a selection switch 42, a comparator 43, and a read control unit 44.
  • the selection switch 41 selects one of the HCG pixel signal, the MCG pixel signal, and the LCG pixel signal that are temporarily stored in the temporary storage unit 45, and outputs it to the comparator 43.
  • the selection switch 42 selects one of the N ⁇ M-1 (here, five) thresholds, threshold REF1, threshold REF2, threshold REF3, threshold REF4, and threshold REF5, generated by the threshold generation circuit 70 described below, and outputs the selected threshold to the comparator 43.
  • Comparator 43 compares the voltage of the pixel signal selected by selection switch 41 with the threshold selected by selection switch 42 to determine which of the N ⁇ M (here, six) decision gains the corresponding effective area pixel 20 has, and generates a gain signal specifying one of the M gains (here, two gains: high gain (also referred to as “H gain”) and low gain (also referred to as “L gain”)) and outputs the signal to gain selection unit 51, which will be described later.
  • M gains also referred to as “H gain”
  • L gain low gain
  • the comparator 43 first (1) compares the voltage of the HCG pixel signal with a threshold value REF1, and if the voltage of the HCG pixel signal is equal to or lower than the threshold value REF1, it determines that the determination gain for the corresponding valid area pixel 20 is HCGH, and generates a gain signal specifying an H gain and outputs it to the gain selection unit 51.
  • the comparator 43 further (2) compares the voltage of the HCG pixel signal with the threshold value REF2, and if the voltage of the HCG pixel signal is equal to or less than the threshold value REF2, determines that the judgment gain for the corresponding valid area pixel 20 is HCGL, and generates a gain signal specifying the L gain and outputs it to the gain selection unit 51.
  • the comparator 43 further (3) compares the voltage of the MCG pixel signal with the threshold value REF3, and if the voltage of the MCG pixel signal is equal to or less than the threshold value REF3, determines that the determination gain for the corresponding valid area pixel 20 is MCGH, and generates a gain signal specifying an H gain and outputs it to the gain selection unit 51.
  • the comparator 43 further (4) compares the voltage of the MCG pixel signal with the threshold value REF4, and if the voltage of the MCG pixel signal is equal to or less than the threshold value REF4, determines that the determination gain for the corresponding valid area pixel 20 is MCGL, and generates a gain signal specifying the L gain and outputs it to the gain selection unit 51.
  • the comparator 43 further (5) compares the voltage of the LCG pixel signal with the threshold value REF5, and if the voltage of the LCG pixel signal is equal to or less than the threshold value REF5, determines that the determination gain for the corresponding valid area pixel 20 is LCGH, and generates a gain signal specifying an H gain and outputs it to the gain selection unit 51.
  • the comparator 43 determines that the corresponding valid area pixel 20 has a judgment gain LCGL, and generates a gain signal specifying the L gain and outputs it to the gain selection unit 51.
  • the read control unit 44 (1) selects the HCG pixel signal stored in the temporary storage unit 45 when the comparator 43 determines that the judgment gain is HCGH and when the comparator 43 determines that the judgment gain is HCGL, and outputs the selected pixel signal to the AD conversion circuit 50 described below; (2) selects the MCG pixel signal stored in the temporary storage unit 45 when the comparator 43 determines that the judgment gain is MCGH and when the comparator 43 determines that the judgment gain is MCGL, and outputs the selected pixel signal to the AD conversion circuit 50 described below; and (3) selects the LCG pixel signal stored in the temporary storage unit 45 when the comparator 43 determines that the judgment gain is LCGH and when the comparator 43 determines that the judgment gain is LCGL, and outputs the selected pixel signal to the AD conversion circuit 50 described below.
  • the selection circuit 40 selects one of the N (here, three) pixel signals based on at least one pixel signal out of the N (here, three) pixel signals, outputs the selected selected pixel signal, and also generates and outputs a gain signal that specifies one of the M (here, two) gains.
  • the read control unit 44 also reads out a dark current pixel signal with a fixed gain output from each optical black pixel 30, and outputs the read out dark current pixel signal to the AD conversion circuit 50.
  • FIG. 4 is a schematic diagram illustrating the main operations performed by each of the main components of the imaging device 1.
  • the selection circuit 40 selects one pixel signal from the N (here, three) pixel signals output by the effective area pixel 20 using the N ⁇ M-1 (here, five) thresholds generated by the threshold generation circuit 70, and outputs the selected pixel signal to the AD conversion circuit 50, while also generating a gain signal that specifies one of the M (here, two) gains and outputting it to the gain selection unit 51.
  • the selection circuit 40 reads out a dark current pixel signal with a fixed gain output from each optical black pixel 30, and outputs the read out dark current pixel signal to the AD conversion circuit 50.
  • the AD conversion unit 120 is configured with unit AD conversion units 120N arranged in each column of the effective area pixels 20 in the pixel array, the number of which is equal to the number of columns in the pixel array, arranged in the row direction of the pixel array.
  • the unit AD conversion unit 120N has a gain selection unit 51 and an AD conversion circuit 50.
  • the gain selection unit 51 selects one of the M ramp signals (here, two ramp signals, ramp signal H and ramp signal L) generated by the ramp signal generation circuit 80 described below, and outputs it to the AD conversion circuit 50.
  • the gain selection unit 51 selects the ramp signal H generated by the ramp signal generation circuit 80 and outputs the selected ramp signal H to the AD conversion circuit 50, and when the selection circuit 40 determines that the judgment gain is HCGL, the gain selection unit 51 selects the ramp signal L generated by the ramp signal generation circuit 80 and outputs the selected ramp signal L to the AD conversion circuit 50.
  • the gain selection unit 51 selects the ramp signal H generated by the ramp signal generation circuit 80 and outputs the selected ramp signal H to the AD conversion circuit 50, and when the selection circuit 40 determines that the judgment gain is MCGL, the gain selection unit 51 selects the ramp signal L generated by the ramp signal generation circuit 80 and outputs the selected ramp signal L to the AD conversion circuit 50.
  • the gain selection unit 51 selects the ramp signal H generated by the ramp signal generation circuit 80 and outputs the selected ramp signal H to the AD conversion circuit 50, and when the selection circuit 40 determines that the judgment gain is LCGL, the gain selection unit 51 selects the ramp signal L generated by the ramp signal generation circuit 80 and outputs the selected ramp signal L to the AD conversion circuit 50.
  • the AD conversion circuit 50 uses the ramp signal output from the gain selection unit 51 to AD convert the selected pixel signal output from the selection circuit 40, and outputs the AD converted digital pixel signal. In other words, the AD conversion circuit 50 AD converts the selected pixel signal based on the gain specified by the gain signal, and outputs the AD converted digital pixel signal.
  • FIG. 5 is a schematic diagram showing how the AD conversion circuit 50 AD converts the selected pixel signal when the selection circuit 40 outputs an HCG pixel signal as the selected pixel signal, i.e., when it is determined that the judgment gain is HCGH or HCGL.
  • an HCG pixel signal is output from the selection circuit 40 as the selected pixel signal; however, explanations will be omitted here in the cases where an MCG pixel signal is output from the selection circuit 40 as the selected pixel signal, and where an LCG pixel signal is output as the selected pixel signal, as these are similar to the cases in which an HCG pixel signal, etc. is reinterpreted as an MCG pixel signal, etc., and an HCG pixel signal, etc. is reinterpreted as an LCG pixel signal, etc.
  • the ramp signal H is a ramp signal whose voltage range, the upper limit of which is determined by the threshold value REF1 during AD conversion during imaging, can be assigned to the full range (e.g., 12 bits) of the AD conversion circuit 50, that is, whose maximum value is the threshold value REF1.
  • the ramp signal L is a ramp signal whose voltage range, the upper limit of which is determined by the threshold value REF2 during AD conversion during imaging, can be assigned to the full range (e.g., 12 bits) of the AD conversion circuit 50, i.e., the maximum value of the ramp signal is the threshold value REF2.
  • the ramp signal H is a waveform in which the ramp waveform in AD conversion during shooting is offset by subtracting the HCGH dark current component signal at the start of the ramp compared to the ramp waveform at reset
  • the ramp signal L is a waveform in which the ramp waveform in AD conversion during shooting is offset by subtracting the HCGL dark current component signal at the start of the ramp compared to the ramp waveform at reset.
  • the AD conversion circuit 50 outputs a digital pixel signal obtained by subtracting the dark current component from the HCG pixel signal, i.e., by AD converting the value of the charge component of the HCG pixel signal that is generated according to the amount of received light.
  • the six dark current component signals are calculated by a dark current calculation circuit 60, which will be described later. The method of calculating these six dark current component signals will be described later.
  • the AD conversion circuit 50 has been described as performing AD conversion using a ramp waveform in which the voltage at the start of the ramp is subtracted by the dark current component signal from the ramp waveform at reset, thereby outputting a digital pixel signal obtained by AD converting the value of the charge component of the pixel signal generated according to the amount of light received.
  • the AD conversion circuit 50 may be configured to perform AD conversion using a ramp waveform in which the voltage at the start of the ramp is not subtracted by the dark current component signal from the ramp waveform at reset, while subtracting only the dark current component signal from the digital signal value after AD conversion, thereby outputting a digital pixel signal obtained by AD converting the value of the charge component of the pixel signal generated according to the amount of light received.
  • the AD conversion circuit 50 allocates the full range of the AD conversion circuit 50 to the voltage range equal to or lower than the threshold value REF1 and performs AD conversion of the HCG pixel signal, and when the voltage of the HCG pixel signal is greater than the threshold value REF1 and equal to or lower than the threshold value REF2, the AD conversion circuit 50 allocates the full range of the AD conversion circuit 50 to the voltage range equal to or lower than the threshold value REF2 and performs AD conversion of the HCG pixel signal.
  • the AD conversion circuit 50 can virtually improve the resolution of the AD conversion to 14 bits.
  • the AD conversion circuit 50 AD converts the dark current pixel signal output from the selection circuit 40 using a fixed ramp signal to the optical black pixel 30 that output the dark current pixel signal, and outputs the AD converted dark current digital pixel signal.
  • the AD conversion circuit 50 AD converts the dark current pixel signal using a ramp signal that has the same slope as the ramp signal used for AD conversion when the comparator 43 determines that the effective area pixel 20 has a judgment gain HCGH and in which the voltage at the start of the ramp has not been offset-subtracted by the HCGH dark current component signal; and (2) when the dark current pixel signal is output from an optical black pixel 30 arranged in the HCGL OB region 225, i.e., an output from the HCGL optical black pixel 30HCGL.
  • the dark current pixel signal is AD converted using a ramp signal having the same slope as the ramp signal used for AD conversion when the comparator 43 determines that the decision gain for the effective area pixel 20 is HCGL, and the voltage at the ramp start point is not offset-subtracted by the HCGL dark current component signal; and (4) if the output is from an optical black pixel 30 arranged in the MCGH OB region 224, i.e., if the output is from an MCGH optical black pixel 30MCGH, the dark current pixel signal is AD converted using a ramp signal having the same slope as the ramp signal used for AD conversion when the comparator 43 determines that the decision gain for the effective area pixel 20 is MCGH, and the voltage at the ramp start point is not offset-subtracted by the MCGH dark current component signal.
  • the comparator 43 converts the dark current pixel signal into a digital signal using a ramp signal having the same slope as the ramp signal used for AD conversion when determining that the effective area pixel 20 has a determination gain MCGL, and the voltage at the start of the ramp is not offset-subtracted by the MCGL dark current component signal; (5) if the dark current pixel signal is output by the optical black pixel 30 arranged in the LCGH OB region 222, i.e., if the dark current pixel signal is output by the LCGH optical black pixel 30LCGH, the comparator 43 converts the dark current pixel signal into a digital signal using a ramp signal having the same slope as the ramp signal used for AD conversion when determining that the effective area pixel 20 has a determination gain MCGL.
  • the dark current pixel signal is AD converted using a ramp signal with the same slope as the ramp signal used for AD conversion, and the voltage at the start of the ramp has not been offset-subtracted by the LCGH dark current component signal; and (6) when the signal is output by the optical black pixel 30 arranged in the LCGL OB region 221, i.e., when the signal is output by the LCGL optical black pixel 30LCGL, the dark current pixel signal is AD converted using a ramp signal with the same slope as the ramp signal used for AD conversion, and the voltage at the start of the ramp has not been offset-subtracted by the LCGL dark current component signal.
  • the gain selection unit 51 selects one ramp signal of the gain specified by the gain signal output from the selection circuit 40 from among the two ramp signals corresponding to the selected pixel signal output from the selection circuit 40, and outputs the selected ramp signal to the AD conversion circuit 50.
  • the AD conversion circuit 50 uses the ramp signal output from the gain selection unit 51 to AD convert the selected pixel signal output from the selection circuit 40, and outputs the AD converted digital pixel signal.
  • the AD conversion circuit 50 AD converts the dark current pixel signal output from the selection circuit 40 using a fixed ramp signal to the optical black pixel 30 that output the dark current pixel signal, and outputs the AD converted dark current digital pixel signal.
  • the readout unit 130 is configured with unit readout units 130N aligned in each column of the effective area pixels 20 in the pixel array, the number of which is equal to the number of columns in the pixel array, aligned in the row direction of the pixel array.
  • the unit readout unit 130N has a memory 100 and a part of the horizontal scanning circuit 160 that is common to each unit readout unit 130N.
  • Memory 100 stores digital pixel signals or dark current digital pixel signals output in the column direction and outputs the stored digital pixel signals or dark current digital pixel signals in the row direction.
  • the horizontal scanning circuit 160 outputs the digital pixel signals or dark current digital pixel signals stored in the memory 100 of each unit readout unit 130N in such a way that the signals are shifted toward the adjacent memory 100 in the row direction, and the digital pixel signals or dark current digital pixel signals are serially output from the readout unit 130 to the logic unit 90 on a row-by-row basis.
  • the logic unit 90 has a dark current calculation circuit 60 and an HDR processing circuit 91.
  • the dark current calculation circuit 60 generates a dark current component signal based on the dark current digital pixel signal, either the digital pixel signal or the dark current digital pixel signal, output from the readout unit 130.
  • the dark current calculation circuit 60 calculates N ⁇ M (here, six) dark current component signals for each of the N ⁇ M (here, six) optical black pixels 30 based on the N ⁇ M (here, six) dark current digital pixel signals.
  • the dark current calculation circuit 60 (1) calculates an additive average value of values indicated by one or more dark current digital pixel signals corresponding to one or more HCGH optical black pixels 30HCGH provided in the pixel unit 10 as an HCGH dark current component signal corresponding to the HCGH optical black pixel 30HCGH, (2) calculates an additive average value of values indicated by one or more dark current digital pixel signals corresponding to one or more HCGL optical black pixels 30HCGL provided in the pixel unit 10 as an HCGL dark current component signal corresponding to the HCGL optical black pixel 30HCGL, and (3) calculates an additive average value of values indicated by one or more dark current digital pixel signals corresponding to one or more MCGH optical black pixels 30MCGH provided in the pixel unit 10 as an MCGH dark current component signal corresponding to the MCGH optical black pixel 30MCGH.
  • the dark current calculation circuit 60 outputs these calculated dark current component signals to the threshold generation circuit 70 and the ramp signal generation circuit 80. As a result, the dark current calculation circuit 60 feeds back these calculated dark current component signals to the selection circuit 40 and the AD conversion circuit 50.
  • the HDR processing circuit 91 generates an image using a selective HDR method based on the digital pixel signal, either the digital pixel signal or the dark current digital pixel signal, output from the readout unit 130.
  • the HDR processing circuit 91 adjusts the gain ratio by multiplying a digital pixel signal corresponding to the HCG pixel signal (also referred to as the "HCG digital pixel signal” in this specification and drawings), a digital pixel signal corresponding to the MCG pixel signal (also referred to as the "MCG digital pixel signal” in this specification and drawings), and a digital pixel signal corresponding to the LCG pixel signal (also referred to as the "LCG digital pixel signal” in this specification and drawings) by a coefficient proportional to the gain ratio between the HCG pixel signal, the MCG pixel signal, and the LCG pixel signal, and generates an image using the digital pixel signals after the gain ratio adjustment.
  • HCG digital pixel signal also referred to as the "HCG digital pixel signal” in this specification and drawings
  • MCG digital pixel signal digital pixel signal corresponding to the MCG pixel signal
  • LCG digital pixel signal also referred to as the "LCG digital pixel signal” in this specification and drawings
  • FIG. 6 is a schematic diagram showing an example of how the HDR processing circuit 91 adjusts the gain ratio when it is assumed that the AD conversion circuit 50 outputs a pixel signal value from which a dark current component has not been subtracted, i.e., a digital pixel signal obtained by AD converting a pixel signal value including a dark current component.
  • the HDR processing circuit 91 under the above assumption is also referred to as the "HDR processing circuit according to the comparative example.”
  • FIG. 7 is a schematic diagram showing an example of how the HDR processing circuit 91 adjusts the gain ratio when the AD conversion circuit 50 outputs a digital pixel signal obtained by AD converting the pixel signal value obtained by subtracting the dark current component from the pixel signal, i.e., the pixel signal value that does not include the dark current component, that is, when the AD conversion circuit 50 outputs a digital pixel signal that is the result of the AD conversion circuit 50 operating according to the operation that it would normally perform.
  • FIGS. 6 and 7 are diagrams illustrating the HCG digital pixel signal and the MCG digital pixel signal, but the LCG digital pixel signal is similar to the HCG digital pixel signal and the MCG digital pixel signal. Therefore, the following explanation will be given using the HCG digital pixel signal and the MCG digital pixel signal, but the same can be said for the LCG digital pixel signal.
  • a brightness step occurs at the switching point where the HCG digital pixel signal after gain ratio adjustment is switched to the MCG digital pixel signal.
  • the HDR processing circuit 91 when generating pixels using the selective HDR method, the HDR processing circuit 91 generates an image using a digital pixel signal that has been adjusted so that the black level matches between the digital pixel signal obtained by AD conversion using the ramp signal H by the AD conversion circuit 50 and the digital pixel signal obtained by AD conversion using the ramp signal L.
  • FIG. 8 is a schematic diagram showing how the black levels are adjusted to match between the digital pixel signal obtained by AD conversion using ramp signal H by the AD conversion circuit 50 and the digital pixel signal obtained by AD conversion using ramp signal L.
  • the ramp waveforms of the ramp signals H and L used by the AD conversion circuit 50 when AD converting pixel signals to output digital pixel signals are waveforms in which the voltage at the start of the ramp is offset by the dark current component signal compared to the ramp waveform at reset (see, for example, FIG. 5).
  • the HDR processing circuit 91 generates an image using a digital pixel signal that has been adjusted so that the black level matches between the digital pixel signal obtained by the AD conversion circuit 50 performing AD conversion using the ramp signal H and the digital pixel signal obtained by performing AD conversion using the ramp signal L.
  • the ramp signal generating circuit 80 generates M ramp signals (here, 2) that the AD conversion circuit 50 uses during AD conversion based on the N x M (here, 6) dark current component signals generated by the dark current calculation circuit 60.
  • the ramp signal generation circuit 80 when an HCG pixel signal is output from the selection circuit 40 as the selected pixel signal, the ramp signal generation circuit 80 generates a ramp signal H in which the voltage at the start of the ramp is offset-subtracted by the HCGH dark current component signal with respect to the ramp waveform at the time of reset, and a ramp signal L in which the voltage at the start of the ramp is offset-subtracted by the HCGL dark current component signal with respect to the ramp waveform at the time of reset.
  • the ramp signal generation circuit 80 When an MCG pixel signal is output from the selection circuit 40 as the selected pixel signal, the ramp signal generation circuit 80 generates a ramp signal H in which the voltage at the start of the ramp is offset-subtracted by the MCGH dark current component signal with respect to the ramp waveform at the time of reset.
  • a ramp signal H in which the current component signal has been offset-subtracted, and a ramp signal L in which the voltage at the start of the ramp has been offset-subtracted by the MCGL dark current component signal with respect to the ramp waveform at the time of reset, are generated.
  • a ramp signal H in which the voltage at the start of the ramp has been offset-subtracted by the LCGH dark current component signal with respect to the ramp waveform at the time of reset, and a ramp signal L in which the voltage at the start of the ramp has been offset-subtracted by the LCGL dark current component signal with respect to the ramp waveform at the time of reset are generated.
  • the ramp signal generation circuit 80 generates two ramp signals, ramp signal H and ramp signal L, based on the dark current component signal and outputs them to the gain selection unit 51.
  • the threshold generation circuit 70 generates N ⁇ M-1 (here, 5) thresholds based on the N ⁇ M (here, 6) dark current component signals generated by the dark current calculation circuit 60.
  • These thresholds are used to determine that the valid area pixel 20 has one of the determination gains HCGH, HCGL, MCGH, MCGL, LCGH, and LCGL.
  • the threshold generation circuit 70 generates a threshold REF1 used by the selection circuit 40 when determining whether the effective area pixel 20 has the decision gain HCGH or another decision gain, a threshold REF2 used when determining whether the decision gain is HCGH or HCGL or another decision gain, a threshold REF3 used when determining whether the decision gain is HCGH, HCGL, or MCGH or another decision gain, a threshold REF4 used when determining whether the decision gain is HCGH, HCGL, MCGH, or MCGL or another decision gain, and a threshold REF5 used when determining whether the decision gain is HCGH, HCGL, MCGH, MCGL, or LCGH or another decision gain.
  • a threshold REF1 used by the selection circuit 40 when determining whether the effective area pixel 20 has the decision gain HCGH or another decision gain
  • a threshold REF2 used when determining whether the decision gain is HCGH or HCGL or another decision gain
  • a threshold REF3 used when determining whether the
  • the threshold generation circuit 70 has a reference threshold storage table 71 that stores N ⁇ M-1 (here, five) base thresholds (base threshold REF1_o, base threshold REF2_o, base threshold REF3_o, base threshold REF4_o, and base threshold REF5_o) that are used to determine whether the effective area pixel 20 has one of the decision gains HCGH, HCGL, MCGH, MCGL, LCGH, and LCGL when the pixel signal contains a dark current component.
  • N ⁇ M-1 here, five base thresholds
  • the threshold generation circuit 70 adds the HCGH dark current component signal to the base threshold REF1_o to calculate the threshold REF1, adds the HCGL dark current component signal to the base threshold REF2_o to calculate the threshold REF2, adds the MCGH dark current component signal to the base threshold REF3_o to calculate the threshold REF3, adds the MCGL dark current component signal to the base threshold REF4_o to calculate the threshold REF4, and adds the LCGH dark current component signal to the base threshold REF5_o to calculate the threshold REF5.
  • FIG. 9 is a schematic diagram showing how the threshold generation circuit 70 calculates thresholds REF1, REF2, REF3, REF4, and REF5 from base thresholds REF1_o, REF2_o, REF3_o, REF4_o, and REF5_o, respectively.
  • the value of threshold REF2 is greater than the value of base threshold REF2_o by the amount of the HCGL dark current component signal.
  • the voltage value of the HCG pixel signal which is the switching point at which the pixel signal used by the AD conversion circuit 50 for AD conversion is switched from the HCG pixel signal, which has a better S/N ratio, to the MCG pixel signal, which has a worse S/N ratio, increases from base threshold REF2_o to threshold REF2 by the value of base threshold REF2_o - base threshold REF2.
  • the HCG pixel signal which has a better S/N ratio, is selected as the pixel signal in this voltage range.
  • threshold REF4 is greater than the value of base threshold REF4_o by the amount of the MCGL dark current component signal.
  • the voltage value of the MCG pixel signal which is the switching point at which the pixel signal used by the AD conversion circuit 50 for AD conversion is switched from the MCG pixel signal with a better S/N ratio to the LCG pixel signal with a worse S/N ratio, increases from base threshold REF4_o to threshold REF4 by the value of base threshold REF4_o - base threshold REF4.
  • the MCG pixel signal with the better S/N ratio is selected as the pixel signal in this voltage range.
  • the threshold generation circuit 70 generates five thresholds reflecting the dark current component signal, threshold REF1, threshold REF2, threshold REF3, threshold REF4, and threshold REF5, based on the dark current component signal, and outputs them to the selection circuit 40.
  • the timing control unit 150 controls the operation timing of each component that makes up the imaging device 1.
  • the imaging device 1 calculates N ⁇ M (here, six) dark current component signals corresponding to each combination of N (here, three) pixel signals and M (here, two) gains using N ⁇ M (here, six) optical black pixels 30 corresponding to each of these combinations.
  • the calculated N ⁇ M (here, six) dark current component signals are then fed back to the AD conversion circuit 50 and the selection circuit 40.
  • the AD conversion circuit 50 can perform AD conversion so as to suppress brightness steps in the digital signal after AD conversion that may occur at the switching point where the pixel signal used for AD conversion is switched, and the selection circuit 40 can appropriately switch the pixel signal used for AD conversion from the perspective of using the pixel signal with the better S/N ratio for AD conversion.
  • the imaging device 1 configured as described above can capture high-quality images.
  • the six types of optical black pixels 30 are described as being arranged in six regions parallel to the row direction of the pixel array, here the six regions being the HCGH OB region 226, the HCGL OB region 225, the MCGH OB region 224, the MCGL OB region 223, the LCGH OB region 222, and the LCGL OB region 221, in the OB region 31 outside the effective region 21 in which the effective area pixels 20 are arranged in the pixel section 10, as shown in FIG. 2.
  • the six columns of optical black pixels 30 are described as being arranged side by side in the row direction of the pixel array, as shown in FIG. 2.
  • optical black pixels 30 do not need to be limited to the example configuration in which they are arranged as shown in FIG. 2.
  • the six types of optical black pixels 30 may be arranged in six regions parallel to the row direction of the pixel array, here six regions: HCGH OB region 226A, HCGL OB region 225A, MCGH OB region 224A, MCGL OB region 223A, LCGH OB region 222A, and LCGL OB region 221A, in the OB region 31A outside the effective area 21 in which the effective area pixels 20 are arranged in the pixel unit 10A, as shown in FIG. 10.
  • the six types of optical black pixels 30 may be arranged in a row in the row direction of the pixel array, one type per type.
  • each of the six types of optical black pixels 30 may be arranged in 12 regions that are an integer multiple of 6 and are 12 or more regions parallel to the row direction of the pixel array in the OB region 31B outside the effective area 21 in which the effective area pixels 20 are arranged, as shown in FIG. 11, in the pixel section 10B, here, 12 regions: OB regions 226B1 and 226B2 for HCGH, OB regions 225B1 and 225B2 for HCGL, OB regions 224B1 and 224B2 for MCGH, OB regions 223B1 and 223B2 for MCGL, OB regions 222B1 and 222B2 for LCGH, and OB regions 221B1 and 221B2 for LCGL. That is, as shown in FIG. 11, the six types of optical black pixels 30 may be arranged side by side in the row direction of the pixel array, and may be repeatedly arranged in random order in the column direction of the pixel array in regions of the same shape.
  • each of the six types of optical black pixels 30 may be arranged in 12 regions that are an integer multiple of 6 and are 12 or more regions parallel to the row direction of the pixel array in the OB region 31C outside the effective area 21 in which the effective area pixels 20 are arranged, as shown in FIG. 12, in this case 12 regions: OB regions 226C1 and 226C2 for HCGH, OB regions 225C1 and 225C2 for HCGL, OB regions 224C1 and 224C2 for MCGH, OB regions 223C1 and 223C2 for MCGL, OB regions 222C1 and 222C2 for LCGH, and OB regions 221C1 and 221C2 for LCGL. That is, as shown in FIG. 12, the six types of optical black pixels 30 may be arranged side by side in the row direction of the pixel array, and may be repeatedly arranged in random order in the column direction of the pixel array in regions having shapes corresponding to the M (here, two) gains.
  • the optical black pixels 30 of the higher gain type are arranged in a larger area, i.e., more optical black pixels 30 of the higher gain type are arranged, and the number of optical black pixels 30 used to calculate the dark current component signal corresponding to the optical black pixels 30 of the higher gain type is increased, thereby suppressing noise variation in the dark current signal component among the M (here, two) different gains.
  • the six types of optical black pixels 30 may be arranged in six regions parallel to the column direction of the pixel array, here six regions: HCGH OB region 226D, HCGL OB region 225D, MCGH OB region 224D, MCGL OB region 223D, LCGH OB region 222D, and LCGL OB region 221D, in the OB region 31D outside the effective area 21 in which the effective area pixels 20 are arranged in the pixel unit 10D, as shown in FIG. 13.
  • the six types of optical black pixels 30 may be arranged side by side in the column direction of the pixel array, as shown in FIG. 13.
  • each of the six types of optical black pixels 30 may be arranged in 12 regions that are an integer multiple of 6 and are 12 or more regions parallel to the row direction of the pixel array in the OB region 31E outside the effective area 21 in which the effective area pixels 20 are arranged, as shown in FIG. 14, in this case 12 regions: OB regions 226E1 and 226E2 for HCGH, OB regions 225E1 and 225E2 for HCGL, OB regions 224E1 and 224E2 for MCGH, OB regions 223E1 and 223E2 for MCGL, OB regions 222E1 and 222E2 for LCGH, and OB regions 221E1 and 221E2 for LCGL. That is, as shown in FIG. 14, the six types of optical black pixels 30 may be arranged side by side in the column direction of the pixel array, and may be repeatedly arranged in random order in the row direction of the pixel array in regions of equal shape.
  • each of the six types of optical black pixels 30 may be arranged in 12 regions that are an integer multiple of 6 and are 12 or more regions parallel to the column direction in the pixel array in the OB region 31F outside the effective area 21 in which the effective area pixels 20 are arranged, as shown in FIG. 15, in this case 12 regions: OB regions 226F1 and 226F2 for HCGH, OB regions 225F1 and 225F2 for HCGL, OB regions 224F1 and 224F2 for MCGH, OB regions 223F1 and 223F2 for MCGL, OB regions 222F1 and 222F2 for LCGH, and OB regions 221F1 and 221F2 for LCGL. That is, as shown in FIG. 15, the six types of optical black pixels 30 may be arranged side by side in the column direction of the pixel array, and may be repeatedly arranged in random order in the row direction of the pixel array in regions having shapes corresponding to the M (here, two) gains.
  • the optical black pixels 30 of the higher gain type are arranged in a larger area, i.e., more optical black pixels 30 of the higher gain type are arranged, and the number of optical black pixels 30 used to calculate the dark current component signal corresponding to the optical black pixels 30 of the higher gain type is increased, thereby suppressing noise variation in the dark current signal component among the M (here, two) different gains.
  • the dark current calculation circuit 60 has been described as being configured to feed back the calculated dark current component signal to the selection circuit 40 and the AD conversion circuit 50.
  • the dark current calculation circuit 60 may be configured to feed back the calculated dark current component signal to the selection circuit 40 but not to the AD conversion circuit 50, and as yet another configuration example, the dark current calculation circuit 60 may be configured to feed back the calculated dark current component signal to the AD conversion circuit 50 but not to the selection circuit 40.
  • This disclosure can be widely used in imaging devices that capture images.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

撮像装置（１）は、互いにゲインが異なるＮ個の画素信号を出力する有効領域画素（２０）と、暗電流画素信号を出力するＮ×Ｍ個のオプティカルブラック画素（３０）と、Ｎ個の画素信号のうちの１個を選択すると共に、Ｍ個のゲインのうちの１個を特定する選択回路（４０）と、選択回路（４０）により特定されたゲインに基づいて、選択回路（４０）により選択された画素信号をＡＤ変換するＡＤ変換回路（５０）と、Ｎ×Ｍ個のオプティカルブラック画素（３０）が出力する暗電流画素信号に基づいて、Ｎ×Ｍ個の暗電流成分信号を算出して、選択回路（４０）とＡＤ変換回路（５０）との少なくとも一方にフィードバックする暗電流算出回路（６０）と、を備える。

Description

撮像装置
　画像を撮像する撮像装置に関し、特に、選択式ＨＤＲ（Ｈｉｇｈ　Ｄｙｎａｍｉｃ　Ｒａｇｅ）方式を用いて画像を撮像する撮像装置に関する。
　従来、選択式ＨＤＲ方式を用いて画像を撮像する撮像装置が知られている。
特開２０２０－５７８８６号公報 特開２０１８－５０２３４号公報 国際公開第２０１９／０１７２１７号
　選択式ＨＤＲ方式を用いて画像を撮像する撮像装置において、撮像する画像の高画質化が望まれる。
　そこで、本開示は、高画質な画像を撮像することができる撮像装置を提供することを目的とする。
　本開示の一態様に係る撮像装置は、受光する画素であって、受光量に応じた電荷を生成し、生成した電荷および暗電流成分により生じた電荷の電荷量に応じた、互いにゲインが異なるＮ（Ｎは２以上の整数）個の画素信号を出力する有効領域画素と、受光しない画素であって、暗電流成分により生じた電荷の電荷量に応じた暗電流画素信号を出力するＮ×Ｍ（Ｍは２以上の整数）個のオプティカルブラック画素と、を有する画素部と、前記Ｎ個の画素信号のうちの少なくとも１個の画素信号に基づいて、前記Ｎ個の画素信号のうちの１個を選択して、選択した選択画素信号を出力すると共に、Ｍ個のゲインのうちの１個のゲインを特定するゲイン信号を生成して出力する選択回路と、前記ゲイン信号が特定するゲインに基づいて、前記選択画素信号をＡＤ変換して、ＡＤ変換したデジタル画素信号を出力し、さらに、前記Ｎ×Ｍ個のオプティカルブラック画素から出力されたＮ×Ｍ個の暗電流画素信号のそれぞれを、当該暗電流画素信号を出力したオプティカルブラック画素に固定のゲインに基づいてＡＤ変換して、ＡＤ変換したＮ×Ｍ個の暗電流デジタル画素信号を出力するＡＤ変換回路と、前記Ｎ×Ｍ個の暗電流デジタル画素信号に基づいて、前記Ｎ×Ｍ個のオプティカルブラック画素それぞれにおけるＮ×Ｍ個の暗電流成分信号を算出して、前記選択回路および前記ＡＤ変換回路のうちの少なくとも一方にフィードバックする暗電流算出回路と、を備え、前記Ｎ×Ｍ個のオプティカルブラック画素は、前記Ｎ個の画素信号のそれぞれに対応するゲインの暗電流画素信号を出力するＮ個のオプティカルブラック画素それぞれをＭ個含むことで構成される。
　本開示の一態様に係る撮像装置によると、高画質な画像を撮像することができる。
図１は、実施の形態に係る撮像装置の構成を示す模式図である。 図２は、実施の形態に係る画素部における、有効領域画素とオプティカルブラック画素との配置の一例を示す模式図である。 図３は、実施の形態に係る選択部と、実施の形態に係るＡＤ変換部と、実施の形態に係る読み出し部との構成を示す模式図である。 図４は、実施の形態に係る撮像装置の主要な構成要素のそれぞれが行う主要な動作を説明するための模式図である。 図５は、実施の形態に係るＡＤ変換回路が選択画素信号をＡＤ変換する様子を示す模式図である。 図６は、比較例に係るＨＤＲ処理回路がゲイン比の調整を行う様子の一例を示す模式図である。 図７は、実施の形態に係るＨＤＲ処理回路がゲイン比の調整を行う様子の一例を示す模式図である。 図８は、ランプ信号Ｈを用いてＡＤ変換を行うことで得られたデジタル画素信号と、ランプ信号Ｌを用いてＡＤ変換を行うことで得られたデジタル画素信号と、の間で、黒レベルが合うように調整されている様子を示す模式図である。 図９は、実施の形態に係る閾値生成回路が閾値を算出する様子を示す模式図である。 図１０は、変形例に係る画素部における、有効領域画素とオプティカルブラック画素との配置の一例を示す模式図である。 図１１は、変形例に係る画素部における、有効領域画素とオプティカルブラック画素との配置の一例を示す模式図である。 図１２は、変形例に係る画素部における、有効領域画素とオプティカルブラック画素との配置の一例を示す模式図である。 図１３は、変形例に係る画素部における、有効領域画素とオプティカルブラック画素との配置の一例を示す模式図である。 図１４は、変形例に係る画素部における、有効領域画素とオプティカルブラック画素との配置の一例を示す模式図である。 図１５は、変形例に係る画素部における、有効領域画素とオプティカルブラック画素との配置の一例を示す模式図である。
　（本開示の一態様を得るに至った経緯）
　発明者らは、選択式ＨＤＲ方式を用いて画像を撮像する撮像装置の開発を行っている。発明者らは、この開発を通じて、選択式ＨＤＲ方式を用いて画像を撮像する撮像装置において、互いに異なるゲインの複数の画素信号を出力する画素を採用する場合に、撮像する画像の高画質化を阻害する要因として、以下の２つの阻害要因が存在することを見出した。
　阻害要因１：画素が蓄積する電荷には、受光量に応じて生成する電荷と、暗電流成分により生じる電荷とが含まれる。このため、画素が、電荷量に応じた互いにゲインが異なる第１の画素信号と第２の画素信号とを出力する場合において、これら第１の画素信号および第２の画素信号に対してＡＤ変換を行うときに、単純にそのゲイン比に比例して、第１の画素信号により示される電荷量と、第２の画素信号により示される電荷量と、を調整してＡＤ変換を行ってしまうと、暗電流成分により生じる電荷の電荷量もそのゲイン比に比例して調整されてしまうこととなる。このため、ＡＤ変換後のデジタル信号における第１の画素信号と第２の画素信号との間での、受光量に応じて生成する電荷の電荷量のリニアリティを保つことができなくなる。これにより、ＡＤ変換に利用する画素信号を、第１の画素信号から第２の画素信号へと切り替える切り替えポイントにおいて、ＡＤ変換後のデジタル信号における輝度段差が生じてしまう。
　阻害要因２：撮像する画像を高画質化するためには、画素が、電荷量に応じた互いにゲインが異なる第１の画素信号と第２の画素信号とを出力する場合において、よりＳＮ比の優れた方の画素信号をＡＤ変換に利用することが望まれる。従来、ＡＤ変換に利用する画素信号を、第１の画素信号から第２の画素信号へと切り替えるための切り替えポイントは、暗電流成分を含む画素信号に基づいて定められている。このため、よりＳＮ比の優れた方の画素信号をＡＤ変換に利用するという観点に立つ場合において、ＡＤ変換に利用する画素信号を、第１の画素信号から第２の画素信号への切り替えが、画素信号に含まれる暗電流成分の分だけ早くなってしまう。すなわち、ＡＤ変換に利用する画素信号の切り替えを、よりＳＮ比の優れた方の画素信号をＡＤ変換に利用するという観点において適切に行うことができていない。
　発明者らは、これら阻害要因１と阻害要因２のうちの少なくとも一方の阻害要因を克服することができれば、高画質な画像を撮影することができる撮像装置を実現できるとの考えの基、さらに、鋭意、実験、検討を重ねた。その結果、発明者らは、下記本開示の一態様に係る撮像装置に想到した。
　本開示の一態様に係る撮像装置は、受光する画素であって、受光量に応じた電荷を生成し、生成した電荷および暗電流成分により生じた電荷の電荷量に応じた、互いにゲインが異なるＮ（Ｎは２以上の整数）個の画素信号を出力する有効領域画素と、受光しない画素であって、暗電流成分により生じた電荷の電荷量に応じた暗電流画素信号を出力するＮ×Ｍ（Ｍは２以上の整数）個のオプティカルブラック画素と、を有する画素部と、前記Ｎ個の画素信号のうちの少なくとも１個の画素信号に基づいて、前記Ｎ個の画素信号のうちの１個を選択して、選択した選択画素信号を出力すると共に、Ｍ個のゲインのうちの１個のゲインを特定するゲイン信号を生成して出力する選択回路と、前記ゲイン信号が特定するゲインに基づいて、前記選択画素信号をＡＤ変換して、ＡＤ変換したデジタル画素信号を出力し、さらに、前記Ｎ×Ｍ個のオプティカルブラック画素から出力されたＮ×Ｍ個の暗電流画素信号のそれぞれを、当該暗電流画素信号を出力したオプティカルブラック画素に固定のゲインに基づいてＡＤ変換して、ＡＤ変換したＮ×Ｍ個の暗電流デジタル画素信号を出力するＡＤ変換回路と、前記Ｎ×Ｍ個の暗電流デジタル画素信号に基づいて、前記Ｎ×Ｍ個のオプティカルブラック画素それぞれにおけるＮ×Ｍ個の暗電流成分信号を算出して、前記選択回路および前記ＡＤ変換回路のうちの少なくとも一方にフィードバックする暗電流算出回路と、を備え、前記Ｎ×Ｍ個のオプティカルブラック画素は、前記Ｎ個の画素信号のそれぞれに対応するゲインの暗電流画素信号を出力するＮ個のオプティカルブラック画素それぞれをＭ個含むことで構成される。
　上記構成の撮像装置によると、Ｎ個の画素信号とＭ個のゲインとの組み合わせのそれぞれに対応するＮ×Ｍ個のオプティカルブラック画素を用いて、これら組み合わせのそれぞれに対応するＮ×Ｍ個の暗電流成分信号が算出される。そして、算出されたＮ×Ｍ個の暗電流成分信号が、ＡＤ変換回路と選択回路とのうちの少なくとも一方にフィードバックされる。
　このため、ＡＤ変換回路が、フィードバックされたＮ×Ｍ個の暗電流成分信号を利用して上記輝度段差を抑制するようにＡＤ変換を行うことで、上記阻害要因１を克服することができる、すなわち、上記輝度段差を抑制するようにＡＤ変換を行うことができるようになる、または／および、選択回路が、フィードバックされたＮ×Ｍ個の暗電流成分信号を利用して、ＡＤ変換回路のフルレンジを、画素が蓄積する電荷のうちの、受光量に応じて生成する電荷の電荷量のＡＤ変換だけが利用することができるように、Ｎ個の画素信号のうちの１個を選択すると共に、Ｍ個のゲインのうちの１個のゲインを特定するゲイン信号を生成して出力することで、上記阻害要因２を克服することができる、すなわち、ＡＤ変換に利用する画素信号の切り替えを、よりＳＮ比の優れた方の画素信号をＡＤ変換に利用するという観点において適切に行うことができるようになる。
　したがって、上記構成の撮像装置によると、高画質な画像を撮像することができる撮像装置が提供される。
　また、前記暗電流算出回路は、前記Ｎ×Ｍ個の暗電流成分信号を少なくとも前記ＡＤ変換回路にフィードバックし、前記ＡＤ変換回路は、前記Ｍ個のゲインのうちの第１のゲインに基づいて第１の選択画素信号をＡＤ変換して、ＡＤ変換した第１のデジタル画素信号を出力する場合に、前記第１の選択画素信号が示す値から、前記Ｎ×Ｍ個の暗電流成分信号のうちの、前記第１のゲインおよび前記第１の選択画素信号に対応する１個の暗電流成分信号が示す値だけ減算された値を示す前記デジタル画素信号を出力するとしてもよい。
　これにより、ＡＤ変換回路は、第１の選択画素信号が示す値から、Ｎ×Ｍ個の暗電流成分信号のうちの、第１のゲインおよび第１の選択画素信号に対応する１個の暗電流成分信号が示す値だけ減算された値を示すデジタル画素信号を出力するように第１の選択信号をＡＤ変換することで、上記輝度段差を抑制するようにＡＤ変換を行うことができる。
　また、前記暗電流算出回路は、前記Ｎ×Ｍ個の暗電流成分信号を少なくとも前記選択回路にフィードバックし、前記選択回路は、前記Ｎ×Ｍ個の暗電流成分信号に基づいて生成された少なくともＮ×Ｍ－１個の閾値のうちの少なくとも１個と、前記少なくとも１個の画素信号と、を比較し、比較した結果に基づいて、前記Ｎ個の画素信号のうちの１個を選択すると共に、前記ゲイン信号を生成するとしてもよい。
　これにより、選択回路は、少なくとも１個の画素信号と、Ｎ×Ｍ個の暗電流成分信号に基づいて生成された少なくともＮ×Ｍ－１個の閾値と、を比較した比較結果に基づいて、Ｎ個の画素信号のうちの１個を選択すると共に、ゲイン信号を生成することで、ＡＤ変換に利用する画素信号の切り替えを、よりＳＮ比の優れた方の画素信号をＡＤ変換に利用するという観点において適切に行うことができるようになる。
　また、前記画素部が有する前記有効領域画素、および、前記Ｎ×Ｍ個のオプティカルブラック画素のそれぞれは複数であり、前記画素部において、前記複数の有効領域画素は、行方向および列方向に行列状に並んで配置され、前記複数のＮ×Ｍ個のオプティカルブラック画素は、前記Ｎ個の画素信号のうちの同一の画素信号に対応し、かつ、前記Ｍ個のゲインのうちの同一のゲインに対応する複数のオプティカルブラック画素毎に、前記有効領域画素が配置される領域の外側において、前記行方向に並んで配置されるとしてもよい。
　これにより、比較的容易に制御することができるようになる。また、これにより、回路を簡素化することができる。
　また、前記複数のＮ×Ｍ個のオプティカルブラック画素は、前記Ｎ個の画素信号のうちの同一の画素信号に対応し、かつ、前記Ｍ個のゲインのうちの同一のゲインに対応する複数のオプティカルブラック画素毎に、互いに等しい形状の領域に、前記列方向において順不同に繰り返し配置されるとしてもよい。
　これにより、垂直方向シェーディングの影響を抑制することができる。
　また、前記複数のＮ×Ｍ個のオプティカルブラック画素は、前記Ｎ個の画素信号のうちの同一の画素信号に対応し、かつ、前記Ｍ個のゲインのうちの同一のゲインに対応する複数のオプティカルブラック画素毎に、前記Ｍ個のゲインそれぞれに応じた形状の領域に、前記列方向において順不同に繰り返し配置されるとしてもよい。
　これにより、Ｍ個の互いに異なるゲイン間における暗電流信号成分のノイズバラツキを抑制することができる。
　また、前記画素部が有する前記有効領域画素、および、前記Ｎ×Ｍ個のオプティカルブラック画素のそれぞれは複数であり、前記画素部において、前記複数の有効領域画素は、行方向および列方向に行列状に並んで配置され、前記複数のＮ×Ｍ個のオプティカルブラック画素は、前記Ｎ個の画素信号のうちの同一の画素信号に対応し、かつ、前記Ｍ個のゲインのうちの同一のゲインに対応する複数のオプティカルブラック画素毎に、前記有効領域画素が配置される領域の外側において、前記列方向に並んで配置されるとしてもよい。
　これにより、１つの列に多数の同一のゲインのオプティカルブラック画素を配置することができる。
　また、前記複数のＮ×Ｍ個のオプティカルブラック画素は、前記Ｎ個の画素信号のうちの同一の画素信号に対応し、かつ、前記Ｍ個のゲインのうちの同一のゲインに対応する複数のオプティカルブラック画素毎に、互いに等しい形状の領域に、前記行方向おいて順不同に繰り返し配置されるとしてもよい。
　これにより、水平方向シェーディングの影響を抑制することができる。
　また、前記複数のＮ×Ｍ個のオプティカルブラック画素は、前記Ｎ個の画素信号のうちの同一の画素信号に対応し、かつ、前記Ｍ個のゲインのうちの同一のゲインに対応する複数のオプティカルブラック画素毎に、前記Ｍ個のゲインそれぞれに応じた形状の領域に、前記行方向において順不同に繰り返し配置されるとしてもよい。
　これにより、Ｍ個の互いに異なるゲイン間における暗電流信号成分のノイズバラツキを抑制することができる。
　以下、本開示の一態様に係る撮像装置の具体例について、図面を参照しながら説明する。ここで示す実施の形態は、いずれも本開示の一具体例を示すものである。従って、以下の実施の形態で示される数値、形状、構成要素、構成要素の配置および接続形態、ならびに、ステップ（工程）およびステップの順序等は、一例であって本開示を限定する趣旨ではない。また、各図は、模式図であり、必ずしも厳密に図示されたものではない。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡略化する。
　（実施の形態）
　＜構成＞
　図１は、実施の形態に係る撮像装置１の構成を示すブロック図である。
　図１に示すように、撮像装置１は、画素部１０と、選択部１１０と、ＡＤ変換部１２０と、読み出し部１３０と、ロジック部９０と、垂直走査回路１４０と、閾値生成回路７０と、ランプ信号生成回路８０と、タイミング制御部１５０と、を備える。
　画素部１０は、受光する画素であって、受光量に応じた電荷を生成し、生成した電荷および暗電流成分により生じた電荷の電荷量に応じた、互いにゲインが異なるＮ（Ｎは２以上の整数）個の画素信号を出力する有効領域画素２０と、受光しない画素であって、暗電流成分により生じた電荷の電荷量に応じた暗電流画素信号を出力するＮ×Ｍ（Ｍは２以上の整数）個のオプティカルブラック画素３０（本明細書および図面において、「オプティカルブラック」との用語に替えて略称「ＯＢ」との用語を用いることもある）と、を有する。
　ここで、Ｍは、後述するＡＤ変換回路５０がＡＤ変換する際に選択的に利用可能な、１個の画素信号に対応するランプ信号の数である。
　本実施の形態では、一例として、Ｎが３で、Ｍが２であるとして説明するが、Ｎは２以上の整数であれば、必ずしも３に限定される例に限定される必要はなく、また、Ｍは２以上の整数であれば、必ずしも２に限定される例に限定される必要はない。
　図１に示すように、画素部１０は、複数の有効領域画素２０を有する。画素部１０において、複数の有効領域画素２０は、有効領域２１において、行方向および列方向に行列状に並んで配置される。行列状に並んで配置される複数の有効領域画素２０は、列毎に共通の読み出し線に接続され、出力する互いにゲインが異なるＮ個（ここでは３個）の画素信号が、接続される読み出し線を通して列方向に読み出される。本明細書および図面において、有効領域２１において行列状に並んで配置された有効領域画素２０のことを、画素アレイとも称する。
　有効領域画素２０は、前述したように、互いにゲインが異なるＮ個（ここでは３個）の画素信号を出力する。より具体的には、有効領域画素２０は、高ゲイン画素信号（本明細書および図面において、「高ゲイン」との用語に替えて略称「ＨＣＧ」との用語を用いることもある）と、中ゲイン画素信号（本明細書および図面において、「中ゲイン」との用語に替えて略称「ＭＣＧ」との用語を用いることもある）と、低ゲイン画素信号（以下「低ゲイン」との用語に替えて略称「ＬＣＧ」との用語を用いることもある）との３個の画素信号を出力する。
　高ゲイン画素信号と、中ゲイン画素信号と、低ゲイン画素信号との３個の画素信号を出力する画素の構成は、例えば、既存の画素の同様の構成であるとしてもよい。　図１に示すように、画素部１０は、複数のオプティカルブラック画素３０を有する。
　図２は、画素部１０における、複数の有効領域画素２０と、複数のオプティカルブラック画素３０との配置の一例を示す模式図である。
　図２に示すように、オプティカルブラック画素３０には、有効領域画素２０が出力するＨＣＧ画素信号と同様のゲインの暗電流画素信号を出力するＭ種類（ここでは２種類）の、高ゲイン－高ゲインオプティカルブラック画素３０ＨＣＧＨ（本明細書および図面において、「高ゲイン－高ゲイン」との用語に替えて略称「ＨＣＧＨ」との用語を用いることもある）、および、高ゲイン－低ゲインオプティカルブラック画素３０ＨＣＧＬ（本明細書および図面において、「高ゲイン－低ゲイン」との用語に替えて略称「ＨＣＧＬ」との用語を用いることもある）と、有効領域画素２０が出力するＭＣＧ画素信号と同様のゲインの暗電流画素信号を出力するＭ種類（ここでは２種類）の、中ゲイン－高ゲインオプティカルブラック画素３０ＭＣＧＨ（本明細書および図面において、「中ゲイン－高ゲイン」との用語に替えて略称「ＭＣＧＨ」との用語を用いることもある）、および、中ゲイン－低ゲインオプティカルブラック画素３０ＭＣＧＬ（本明細書および図面において、「中ゲイン－低ゲイン」との用語に替えて略称「ＭＣＧＬ」との用語を用いることもある）と、有効領域画素２０が出力するＬＣＧ画素信号と同様のゲインの暗電流画素信号を出力するＭ種類（ここでは２種類）の、低ゲイン－高ゲインオプティカルブラック画素３０ＬＣＧＨ（本明細書および図面において、「低ゲイン－高ゲイン」との用語に替えて略称「ＬＣＧＨ」との用語を用いることもある）、および、低ゲイン－低ゲインオプティカルブラック画素３０ＬＣＧＬ（本明細書および図面において、「低ゲイン－低ゲイン」との用語に替えて略称「ＬＣＧＬ」との用語を用いることもある）と、の計６種類存在する。
　上記６種類のオプティカルブラック画素３０は、有効領域画素２０に対して、受光しないように、遮光膜で覆われて構成される。
　上記６種類のオプティカルブラック画素３０のうち、ＨＣＧＨオプティカルブラック画素３０ＨＣＧＨ、および、ＨＣＧＬオプティカルブラック画素３０ＨＣＧＬは、遮光膜で覆われている構成に加えて、さらに、有効領域画素２０に対して、ＨＣＧ画素信号のみを出力するように、例えば、固定の制御信号が入力されて構成されるとしてもよい。
　また、上記６種類のオプティカルブラック画素３０のうち、ＭＣＧＨオプティカルブラック画素３０ＭＣＧＨ、および、ＭＣＧＬオプティカルブラック画素３０ＭＣＧＬは、遮光膜で覆われている構成に加えて、さらに、有効領域画素２０に対して、ＭＣＧ画素信号のみを出力するように、例えば、固定の制御信号が入力されて構成されるとしてもよい。
　また、上記６種類のオプティカルブラック画素３０のうち、ＬＣＧＨオプティカルブラック画素３０ＬＣＧＨ、および、ＬＣＧＬオプティカルブラック画素３０ＬＣＧＬは、遮光膜で覆われている構成に加えて、さらに、有効領域画素２０に対して、ＬＣＧ画素信号のみを出力するように、例えば、固定の制御信号が入力されて構成されるとしてもよい。
　図１および図２に示すように、画素アレイにおける有効領域画素２０の各列の並びに、上記６種類のオプティカルブラック画素３０の各種類が１以上配置される。
　各列の並びに配置された複数のオプティカルブラック画素３０は、画素アレイの列毎の読み出し線に共通に接続され、出力する暗電流画素信号が、接続される読み出し線を通して列方向に読み出される。
　図２に示すように、上記６種類のオプティカルブラック画素３０の各種類は、画素部１０における、有効領域画素２０が配置される有効領域２１の外側のＯＢ領域３１において、画素アレイにおける行方向に平行な６つの領域、ここでは、ＨＣＧＨ用ＯＢ領域２２６、ＨＣＧＬ用ＯＢ領域２２５、ＭＣＧＨ用ＯＢ領域２２４、ＭＣＧＬ用ＯＢ領域２２３、ＬＣＧＨ用ＯＢ領域２２２、および、ＬＣＧＬ用ＯＢ領域２２１の６つの領域それぞれに配置される。
　すなわち、図２に示すように、上記６種類のオプティカルブラック画素３０の各列は、画素アレイの行方向に並んで配置される。
　図３は、選択部１１０と、ＡＤ変換部１２０と、読み出し部１３０と、の構成を示す模式図である。
　図３に示すように、選択部１１０は、画素アレイにおける有効領域画素２０の各列に並ぶ単位選択部１１０Ｎが、画素アレイの列の数だけ、画素アレイの行方向に並んで構成される。
　図３に示すように、単位選択部１１０Ｎは、一時記憶部４５と、選択回路４０と、を有する。
　一時記憶部４５は、有効領域画素２０から読み出し線を通して読み出された、ＨＣＧ画素信号と、ＭＣＧ画素信号と、ＬＣＧ画素信号と、を一時的に記憶する。
　図３に示すように、一時記憶部４５は、例えば、リセット時に出力された、ＨＣＧ画素信号と、ＭＣＧ画素信号と、ＬＣＧ画素信号と、を記憶するための３個のアナログメモリセルと、撮像時に出力された、ＨＣＧ画素信号と、ＭＣＧ画素信号と、ＬＣＧ画素信号と、を記憶するための３個のアナログメモリセルと、の６個のアナログメモリセルを含んで構成されるとしてもよい。
　ここでは、一時記憶部４５は、オプティカルブラック画素３０から出力された暗電流画素信号を記憶するためのメモリセルを有さないとして説明する。この場合、オプティカルブラック画素３０から出力された暗電流画素信号は、一時記憶部４５により一時的に記憶されることなく、直接後述の選択回路４０に伝えられる。
　なお、本明細書において、リセット時に出力された各画素信号の取り扱いについては、必要以上に説明が煩雑になってしまうことを避けるために、その詳細な説明を省略しているが、リセット時に出力された各画素信号は、公知の相関２重サンプリング（ＣＤＳ）方式によるリセットノイズの除去に利用される。
　選択回路４０は、選択スイッチ４１と、選択スイッチ４２と、比較器４３と、読み出し制御部４４と、を有する。
　選択スイッチ４１は、一時記憶部４５が一時的に記憶する、ＨＣＧ画素信号、ＭＣＧ画素信号、および、ＬＣＧ画素信号の中から１つを選択して、比較器４３に出力する。
　選択スイッチ４２は、後述する閾値生成回路７０により生成されたＮ×Ｍ－１個（ここでは５個）の閾値、閾値ＲＥＦ１、閾値ＲＥＦ２、閾値ＲＥＦ３、閾値ＲＥＦ４、および、閾値ＲＥＦ５の中から１個を選択して比較器４３に出力する。
　比較器４３は、選択スイッチ４１により選択された画素信号の電圧と、選択スイッチ４２により選択された閾値と、を比較して、対応する有効領域画素２０に対して、Ｎ×Ｍ個（ここでは６個）の判定ゲインのうちの１つのいずれであるか判定するとともに、Ｍ個のゲイン（ここでは、ハイゲイン（「Ｈゲイン」とも称する）とローゲイン（「Ｌゲイン」とも称する）との２個のゲイン）のうちの１個のゲインを特定するゲイン信号を生成して後述のゲイン選択部５１に出力する。
　より具体的には、比較器４３は、最初に、（１）ＨＣＧ画素信号の電圧と、閾値ＲＥＦ１と、を比較して、ＨＣＧ画素信号の電圧が閾値ＲＥＦ１以下である場合、対応する有効領域画素２０に対して、判定ゲインＨＣＧＨであると判定するとともに、Ｈゲインを特定するゲイン信号を生成してゲイン選択部５１に出力する。
　比較器４３は、ＨＣＧ画素信号の電圧が閾値ＲＥＦ１以下でない場合、さらに、（２）ＨＣＧ画素信号の電圧と、閾値ＲＥＦ２と、を比較して、ＨＣＧ画素信号の電圧が閾値ＲＥＦ２以下であれば、対応する有効領域画素２０に対して、判定ゲインＨＣＧＬであると判定するとともに、Ｌゲインを特定するゲイン信号を生成してゲイン選択部５１に出力する。
　比較器４３は、ＨＣＧ画素信号の電圧が閾値ＲＥＦ２以下でない場合、さらに、（３）ＭＣＧ画素信号の電圧と、閾値ＲＥＦ３と、を比較して、ＭＣＧ画素信号の電圧が閾値ＲＥＦ３以下である場合、対応する有効領域画素２０に対して、判定ゲインＭＣＧＨであると判定するとともに、Ｈゲインを特定するゲイン信号を生成してゲイン選択部５１に出力する。
　比較器４３は、ＭＣＧ画素信号の電圧が閾値ＲＥＦ３以下でない場合、さらに、（４）ＭＣＧ画素信号の電圧と、閾値ＲＥＦ４と、を比較して、ＭＣＧ画素信号の電圧が閾値ＲＥＦ４以下であれば、対応する有効領域画素２０に対して、判定ゲインＭＣＧＬであると判定するとともに、Ｌゲインを特定するゲイン信号を生成してゲイン選択部５１に出力する。
　比較器４３は、ＭＣＧ画素信号の電圧が閾値ＲＥＦ４以下でない場合、さらに、（５）ＬＣＧ画素信号の電圧と、閾値ＲＥＦ５と、を比較して、ＬＣＧ画素信号の電圧が閾値ＲＥＦ５以下である場合、対応する有効領域画素２０に対して、判定ゲインＬＣＧＨであると判定するとともに、Ｈゲインを特定するゲイン信号を生成してゲイン選択部５１に出力する。
　比較器４３は、ＭＣＧ画素信号の電圧が閾値ＲＥＦ５以下でない場合、対応する有効領域画素２０に対して、判定ゲインＬＣＧＬであると判定するとともに、Ｌゲインを特定するゲイン信号を生成してゲイン選択部５１に出力する。
　読み出し制御部４４は、（１）比較器４３が判定ゲインＨＣＧＨであると判定した場合、および、判定ゲインＨＣＧＬであると判定した場合、一時記憶部４５が記憶するＨＣＧ画素信号を選択して、選択した選択画素信号を後述のＡＤ変換回路５０に出力し、（２）比較器４３が判定ゲインＭＣＧＨであると判定した場合、および、判定ゲインＭＣＧＬであると判定した場合、一時記憶部４５が記憶するＭＣＧ画素信号を選択して、選択した選択画素信号を後述のＡＤ変換回路５０に出力し、（３）比較器４３が判定ゲインＬＣＧＨであると判定した場合、および、判定ゲインＬＣＧＬであると判定した場合、一時記憶部４５が記憶するＬＣＧ画素信号を選択して、選択した選択画素信号を後述のＡＤ変換回路５０に出力する。
　このように、選択回路４０は、Ｎ個（ここでは３個）の画素信号のうちの少なくとも１個の画素信号に基づいて、Ｎ個（ここでは３個）の画素信号のうちの１個を選択して、選択した選択画素信号を出力すると共に、Ｍ個（ここでは２個）のゲインのうちの１個のゲインを特定するゲイン信号を生成して出力する。
　また、読み出し制御部４４は、オプティカルブラック画素３０から出力されるオプティカルブラック画素３０毎に固定のゲインの暗電流画素信号を読み出して、読み出した暗電流画素信号をＡＤ変換回路５０に出力する。
　図４は、撮像装置１の主要な構成要素のそれぞれが行う主要な動作を説明するための模式図である。
　図４に示すように、上述した通り、選択回路４０は、有効領域画素２０が出力するＮ個（ここでは３個）の画素信号の中から、閾値生成回路７０により生成されたＮ×Ｍ－１個（ここでは５個）の閾値により、１個の画素信号を選択して、選択した選択画素信号をＡＤ変換回路５０に出力するとともに、Ｍ個（ここでは２個）のゲインの内の１個のゲインを特定するゲイン信号を生成してゲイン選択部５１に出力する。
　さらに、図４に示すように、上述した通り、選択回路４０は、オプティカルブラック画素３０から出力されるオプティカルブラック画素３０毎に固定のゲインの暗電流画素信号を読み出して、読み出した暗電流画素信号をＡＤ変換回路５０に出力する。
　再び図３に戻って、撮像装置１の構成についての説明を続ける。
　図３に示すように、ＡＤ変換部１２０は、画素アレイにおける有効領域画素２０の各列に並ぶ単位ＡＤ変換部１２０Ｎが、画素アレイの列の数だけ、画素アレイの行方向に並んで構成される。
　図３に示すように、単位ＡＤ変換部１２０Ｎは、ゲイン選択部５１と、ＡＤ変換回路５０と、を有する。
　ゲイン選択部５１は、後述のランプ信号生成回路８０により生成されたＭ個（ここでは、ランプ信号Ｈとランプ信号Ｌとの２個）のランプ信号の中から１個を選択して、ＡＤ変換回路５０に出力する。
　より具体的には、ゲイン選択部５１は、選択回路４０から判定ゲインＨＣＧＨであると判定された場合に、ランプ信号生成回路８０により生成されたランプ信号Ｈを選択して、選択したランプ信号ＨをＡＤ変換回路５０に出力し、選択回路４０から判定ゲインＨＣＧＬであると判定された場合に、ランプ信号生成回路８０により生成されたランプ信号Ｌを選択して、選択したランプ信号ＬをＡＤ変換回路５０に出力する。
　また、ゲイン選択部５１は、選択回路４０から判定ゲインＭＣＧＨであると判定された場合に、ランプ信号生成回路８０により生成されたランプ信号Ｈを選択して、選択したランプ信号ＨをＡＤ変換回路５０に出力し、選択回路４０から判定ゲインＭＣＧＬであると判定された場合に、ランプ信号生成回路８０により生成されたランプ信号Ｌを選択して、選択したランプ信号ＬをＡＤ変換回路５０に出力する。
　また、ゲイン選択部５１は、選択回路４０から判定ゲインＬＣＧＨであると判定された場合に、ランプ信号生成回路８０により生成されたランプ信号Ｈを選択して、選択したランプ信号ＨをＡＤ変換回路５０に出力し、選択回路４０から判定ゲインＬＣＧＬであると判定された場合に、ランプ信号生成回路８０により生成されたランプ信号Ｌを選択して、選択したランプ信号ＬをＡＤ変換回路５０に出力する。
　ＡＤ変換回路５０は、ゲイン選択部５１から出力されたランプ信号を用いて、選択回路４０から出力された選択画素信号をＡＤ変換して、ＡＤ変換したデジタル画素信号を出力する。すなわち、ＡＤ変換回路５０は、ゲイン信号が特定するゲインに基づいて、選択画素信号をＡＤ変換して、ＡＤ変換したデジタル画素信号を出力する。
　図５は、選択回路４０から、選択画素信号としてＨＣＧ画素信号が出力された場合、すなわち、判定ゲインＨＣＧＨであるまたは判定ゲインＨＣＧＬであると判定された場合において、ＡＤ変換回路５０が、選択画素信号をＡＤ変換する様子を示す模式図である。
　ここでは、図５を用いて、選択回路４０から、選択画素信号としてＨＣＧ画素信号が出力された場合を例に挙げて説明するが、選択回路４０から、選択画素信号としてＭＣＧ画素信号が出力された場合、および、選択画素信号としてＬＣＧ画素信号が出力された場合も、ＨＣＧ画素信号等をＭＣＧ画素信号等に読み替える、および、ＨＣＧ画素信号等をＬＣＧ画素信号等に読み替える場合と同様であるため、ここではこれらの説明を省略する。
　図５に示すように、ランプ信号Ｈは、撮像時のＡＤ変換において、閾値ＲＥＦ１により上限が定められる電圧範囲が、ＡＤ変換回路５０のフルレンジ（例えば１２ビット）に割り当てることができるランプ信号、すなわち、ランプ信号の最大値が閾値ＲＥＦ１となるランプ信号となっている。
　また、ランプ信号Ｌは、撮像時のＡＤ変換において、閾値ＲＥＦ２により上限が定められる電圧範囲が、ＡＤ変換回路５０のフルレンジ（例えば１２ビット）に割り当てることができるランプ信号、すなわち、ランプ信号の最大値が閾値ＲＥＦ２となるランプ信号となっている。
　さらに、図５に示すように、ランプ信号Ｈは、撮影時のＡＤ変換におけるランプ波形が、リセット時におけるランプ波形に対して、ランプ開始時点の電圧がＨＣＧＨ暗電流成分信号だけオフセット減算された波形となっており、ランプ信号Ｌは、撮影時のＡＤ変換におけるランプ波形が、リセット時におけるランプ波形に対して、ランプ開始時点の電圧がＨＣＧＬ暗電流成分信号だけオフセット減算された波形となっている。
　これにより、ＡＤ変換回路５０は、ＨＣＧ画素信号から暗電流成分が減算された、すなわち、ＨＣＧ画素信号のうちの、受光量に応じて生成された電荷成分の値をＡＤ変換したデジタル画素信号を出力する。
　ＨＣＧＨ暗電流成分信号、ＨＧＣＬ暗電流成分信号、ＭＣＧＨ暗電流成分信号、ＭＣＧＬ暗電流成分信号、ＬＣＧＨ暗電流成分信号、および、ＬＣＧＬ暗電流成分信号の６個の暗電流成分信号は、後述の暗電流算出回路６０により算出される。これら６個の暗電流成分信号の算出方法については、後述する。
　なお、ここでは、ＡＤ変換回路５０は、撮影時のＡＤ変換におけるランプ波形が、リセット時におけるランプ波形に対して、ランプ開始時点の電圧が暗電流成分信号だけ減算された波形のランプ波形を利用してＡＤ変換を行うことで、画素信号のうちの、受光量に応じて生成された電荷成分の値をＡＤ変換したデジタル画素信号を出力するとして説明したが、他の構成例として、ＡＤ変換回路５０は、撮影時のＡＤ変換におけるランプ波形が、リセット時におけるランプ波形に対して、ランプ開始時点の電圧が暗電流成分信号だけ減算されていない波形のランプ波形を利用してＡＤ変換を行い、ＡＤ変換後のデジタル信号値から、暗電流成分信号だけ減算することで、画素信号のうちの、受光量に応じて生成された電荷成分の値をＡＤ変換したデジタル画素信号を出力する構成であってもよい。
　図５に示すように、ＡＤ変換回路５０は、ＨＣＧ画素信号の電圧が閾値ＲＥＦ１以下である場合、ＡＤ変換回路５０のフルレンジを、閾値ＲＥＦ１以下の電圧範囲に割り当ててＨＣＧ画素信号のＡＤ変換を行い、ＨＣＧ画素信号の電圧が閾値ＲＥＦ１よりも大きく、閾値ＲＥＦ２以下である場合、ＡＤ変換回路５０のフルレンジを、閾値ＲＥＦ２以下の電圧範囲に割り当ててＨＣＧ画素信号のＡＤ変換を行う。
　これにより、例えば、ＡＤ変換回路５０のフルレンジが１２ビットである場合において、閾値ＲＥＦ１と閾値ＲＥＦ２との差が１２ｄＢであるときに、ＡＤ変換回路５０は、ＡＤ変換の分解能を、疑似的に１４ビットに向上させることができる。
　さらに、ＡＤ変換回路５０は、選択回路４０から出力された暗電流画素信号を、その暗電流画素信号を出力したオプティカルブラック画素３０に固定のランプ信号を用いてＡＤ変換して、ＡＤ変換した暗電流デジタル画素信号を出力する。
　より具体的には、ＡＤ変換回路５０は、選択回路４０から出力された暗電流画素信号が、（１）ＨＣＧＨ用ＯＢ領域２２６に配置されたオプティカルブラック画素３０が出力したものである場合、すなわち、ＨＣＧＨオプティカルブラック画素３０ＨＣＧＨが出力したものである場合には、比較器４３が有効領域画素２０に対して判定ゲインＨＣＧＨであると判定する場合においてＡＤ変換に用いるランプ信号と同じ傾きのランプ信号であって、ランプ開始時点の電圧がＨＣＧＨ暗電流成分信号だけオフセット減算されていないランプ信号を用いてその暗電流画素信号をＡＤ変換し、（２）ＨＣＧＬ用ＯＢ領域２２５に配置されたオプティカルブラック画素３０が出力したものである場合、すなわち、ＨＣＧＬオプティカルブラック画素３０ＨＣＧＬが出力したものである場合には、比較器４３が有効領域画素２０に対して判定ゲインＨＣＧＬであると判定する場合においてＡＤ変換に用いるランプ信号と同じ傾きのランプ信号であって、ランプ開始時点の電圧がＨＣＧＬ暗電流成分信号だけオフセット減算されていないランプ信号を用いてその暗電流画素信号をＡＤ変換し、（３）ＭＣＧＨ用ＯＢ領域２２４に配置されたオプティカルブラック画素３０が出力したものである場合、すなわち、ＭＣＧＨオプティカルブラック画素３０ＭＣＧＨが出力したものである場合には、比較器４３が有効領域画素２０に対して判定ゲインＭＣＧＨであると判定する場合においてＡＤ変換に用いるランプ信号と同じ傾きのランプ信号であって、ランプ開始時点の電圧がＭＣＧＨ暗電流成分信号だけオフセット減算されていないランプ信号を用いてその暗電流画素信号をＡＤ変換し、（４）ＭＣＧＬ用ＯＢ領域２２３に配置されたオプティカルブラック画素３０が出力したものである場合、すなわち、ＭＣＧＬオプティカルブラック画素３０ＭＣＧＬが出力したものである場合には、比較器４３が有効領域画素２０に対して判定ゲインＭＣＧＬであると判定する場合においてＡＤ変換に用いるランプ信号と同じ傾きのランプ信号であって、ランプ開始時点の電圧がＭＣＧＬ暗電流成分信号だけオフセット減算されていないランプ信号を用いてその暗電流画素信号をＡＤ変換し、（５）ＬＣＧＨ用ＯＢ領域２２２に配置されたオプティカルブラック画素３０が出力したものである場合、すなわち、ＬＣＧＨオプティカルブラック画素３０ＬＣＧＨが出力したものである場合には、比較器４３が有効領域画素２０に対して判定ゲインＬＣＧＨであると判定する場合においてＡＤ変換に用いるランプ信号と同じ傾きのランプ信号であって、ランプ開始時点の電圧がＬＣＧＨ暗電流成分信号だけオフセット減算されていないランプ信号を用いてその暗電流画素信号をＡＤ変換し、（６）ＬＣＧＬ用ＯＢ領域２２１に配置されたオプティカルブラック画素３０が出力したものである場合、すなわち、ＬＣＧＬオプティカルブラック画素３０ＬＣＧＬが出力したものである場合には、比較器４３が有効領域画素２０に対して判定ゲインＬＣＧＬであると判定する場合においてＡＤ変換に用いるランプ信号と同じ傾きのランプ信号であって、ランプ開始時点の電圧がＬＣＧＬ暗電流成分信号だけオフセット減算されていないランプ信号を用いてその暗電流画素信号をＡＤ変換する。
　図４に示すように、上述した通り、ゲイン選択部５１は、選択回路４０から出力された選択画素信号に対応する２個のランプ信号のうちから、選択回路４０から出力されたゲイン信号が特定するゲインのランプ信号を１個選択してＡＤ変換回路５０に出力する。
　図４に示すように、上述した通り、ＡＤ変換回路５０は、ゲイン選択部５１から出力されたランプ信号を用いて、選択回路４０から出力された選択画素信号をＡＤ変換して、ＡＤ変換したデジタル画素信号を出力する。
　さらに、図４に示すように、上述した通り、ＡＤ変換回路５０は、選択回路４０から出力された暗電流画素信号を、その暗電流画素信号を出力したオプティカルブラック画素３０に固定のランプ信号を用いてＡＤ変換して、ＡＤ変換した暗電流デジタル画素信号を出力する。
　再び図３に戻って、撮像装置１の構成についての説明を続ける。
　図３に示すように、読み出し部１３０は、画素アレイにおける有効領域画素２０の各列に並ぶ単位読み出し部１３０Ｎが、画素アレイの列の数だけ、画素アレイの行方向に並んで構成される。
　図３に示すように、単位読み出し部１３０Ｎは、メモリ１００と、各単位読み出し部１３０Ｎで共通の水平走査回路１６０の一部と、を有する。
　メモリ１００は、列方向に出力された、および、列方向に出力された、デジタル画素信号または暗電流デジタル画素信号を記憶し、記憶するデジタル画素信号または暗電流デジタル画素信号を、行方向に出力する。
　水平走査回路１６０は、各単位読み出し部１３０Ｎのメモリ１００が記憶するデジタル画素信号または暗電流デジタル画素信号を、行方向における隣のメモリ１００側へシフト動作させるように出力させて、読み出し部１３０から、行単位で、デジタル画素信号または暗電流デジタル画素信号を、ロジック部９０にシリアルに出力させる。
　再び図１に戻って、撮像装置１の構成についての説明を続ける。
　図１に示すように、ロジック部９０は、暗電流算出回路６０と、ＨＤＲ処理回路９１と、を有する。
　暗電流算出回路６０は、読み出し部１３０から出力される、デジタル画素信号または暗電流デジタル画素信号のうちの暗電流デジタル画素信号に基づいて、暗電流成分信号を生成する。
　より具体的には、暗電流算出回路６０は、Ｎ×Ｍ個（ここでは６個）の暗電流デジタル画素信号に基づいて、Ｎ×Ｍ個（ここで６個）のオプティカルブラック画素３０それぞれにおけるＮ×Ｍ個（ここでは６個）の暗電流成分信号を算出する。
　この際、暗電流算出回路６０は、（１）画素部１０が備える１個以上のＨＣＧＨオプティカルブラック画素３０ＨＣＧＨのそれぞれに対応する１個以上の暗電流デジタル画素信号の示す値の加算平均値を、ＨＣＧＨオプティカルブラック画素３０ＨＣＧＨに対応するＨＣＧＨ暗電流成分信号として算出し、（２）画素部１０が備える１個以上のＨＣＧＬオプティカルブラック画素３０ＨＣＧＬのそれぞれに対応する１個以上の暗電流デジタル画素信号の示す値の加算平均値を、ＨＣＧＬオプティカルブラック画素３０ＨＣＧＬに対応するＨＣＧＬ暗電流成分信号として算出し、（３）画素部１０が備える１個以上のＭＣＧＨオプティカルブラック画素３０ＭＣＧＨのそれぞれに対応する１個以上の暗電流デジタル画素信号の示す値の加算平均値を、ＭＣＧＨオプティカルブラック画素３０ＭＣＧＨに対応するＭＣＧＨ暗電流成分信号として算出し、（４）画素部１０が備える１個以上のＭＣＧＬオプティカルブラック画素３０ＭＣＧＬのそれぞれに対応する１個以上の暗電流デジタル画素信号の示す値の加算平均値を、ＭＣＧＬオプティカルブラック画素３０ＭＣＧＬに対応するＭＣＧＬ暗電流成分信号として算出し、（５）画素部１０が備える１個以上のＬＣＧＨオプティカルブラック画素３０ＬＣＧＨのそれぞれに対応する１個以上の暗電流デジタル画素信号の示す値の加算平均値を、ＬＣＧＨオプティカルブラック画素３０ＬＣＧＨに対応するＬＣＧＨ暗電流成分信号として算出し、（６）画素部１０が備える１個以上のＬＣＧＬオプティカルブラック画素３０ＬＣＧＬのそれぞれに対応する１個以上の暗電流デジタル画素信号の示す値の加算平均値を、ＬＣＧＬオプティカルブラック画素３０ＬＣＧＬに対応するＬＣＧＬ暗電流成分信号として算出する。
　暗電流算出回路６０は、これら算出した暗電流成分信号を、閾値生成回路７０と、ランプ信号生成回路８０とに出力する。これにより、暗電流算出回路６０は、これら算出した暗電流成分信号を、選択回路４０と、ＡＤ変換回路５０とにフィードバックする。
　ＨＤＲ処理回路９１は、読み出し部１３０から出力される、デジタル画素信号または暗電流デジタル画素信号のうちのデジタル画素信号に基づいて、選択式ＨＤＲ方式を用いて画像を生成する。
　ＨＤＲ処理回路９１は、選択式ＨＤＲ方式を用いる画素の生成において、ＨＣＧ画素信号に対応するデジタル画素信号（本明細書および図面において、「ＨＣＧデジタル画素信号」とも称する）と、ＭＣＧ画素信号に対応するデジタル画素信号（本明細書および図面において、「ＭＣＧデジタル画素信号」とも称する）と、ＬＣＧ画素信号に対応するデジタル画素信号（本明細書および図面において、「ＬＣＧデジタル画素信号」とも称する）と、に対して、ＨＣＧ画素信号と、ＭＣＧ画素信号と、ＬＣＧ画素信号とのゲイン比に比例した係数を乗じることでゲイン比を調整して、ゲイン比の調整後のデジタル画素信号を用いて、画像を生成する。
　以下、ＨＤＲ処理回路９１が行う上記ゲイン比の調整について、図面を用いて説明する。
　図６は、ＡＤ変換回路５０から、画素信号から暗電流成分が減算されていない画素信号の値、すなわち、暗電流成分を含む画素信号の値をＡＤ変換したデジタル画素信号が出力されると仮定した場合において、ＨＤＲ処理回路９１が上記ゲイン比の調整を行う様子の一例を示す模式図である。本明細書および図面において、上記仮定下におけるＨＤＲ処理回路９１のことを、「比較例に係るＨＤＲ処理回路」とも称する。
　図７は、ＡＤ変換回路５０から、画素信号から暗電流成分が減算された画素信号の値、すなわち、暗電流成分を含まない画素信号の値をＡＤ変換したデジタル画素信号が出力される場合、すなわち、ＡＤ変換回路５０から、ＡＤ変換回路５０が本来行う動作の通りに動作した結果としてのデジタル画素信号が出力される場合において、ＨＤＲ処理回路９１が上記ゲイン比の調整を行う様子の一例を示す模式図である。
　図６および図７は、ＨＣＧデジタル画素信号およびＭＣＧデジタル画素信号について記載した図となっているが、ＬＣＧデジタル画素信号も、ＨＣＧデジタル画素信号およびＭＣＧデジタル画素信号と同様である。このため、以下では、ＨＣＧデジタル画素信号およびＭＣＧデジタル画素信号を用いて説明するが、ＬＣＧデジタル画素信号についても同様のことが言える。
　図６に示すように、デジタル画素信号に暗電流成分が含まれている場合には、ＨＣＧ画素信号とＭＣＧ画素信号とのゲイン比をＭＧＣデジタル画素信号に乗じることでゲイン比の調整を行うと、そのＭＣＧデジタル信号に含まれている暗電流成分まで、そのゲイン比に比例して調整されてしまうこととなる。
　このため、図６に示すように、ゲイン比調整後のＨＣＧデジタル画素信号とＭＣＧデジタル画素信号との間での、受光量に応じて生成する電荷の電荷量のリニアリティを保つことができなくなる。
　これにより、図６に示すように、ゲイン比調整後のＨＣＧデジタル画素信号からＭＣＧデジタル画素信号へと切り替える切り替えポイントにおいて、輝度段差が生じてしまう。
　これに対して、図７に示すように、デジタル画素信号に暗電流成分が含まれていない場合には、すなわち、ＡＤ変換回路５０から、ＡＤ変換回路５０が本来行う動作の通りに動作した結果としてのデジタル画素信号が出力される場合には、ＨＣＧ画素信号とＭＣＧ画素信号とのゲイン比をＭＧＣデジタル画素信号に乗じることでゲイン比の調整を行っても、ゲイン比調整後のＨＣＧデジタル画素信号とＭＣＧデジタル画素信号との間での、受光量に応じて生成する電荷の電荷量のリニアリティを保つことができる。
　これにより、図７に示すように、ゲイン比調整後のＨＣＧデジタル画素信号からＭＣＧデジタル画素信号へと切り替える切り替えポイントにおいて、輝度段差が生じない。
　さらに、ＨＤＲ処理回路９１は、選択式ＨＤＲ方式を用いる画素の生成において、ＡＤ変換回路５０がランプ信号Ｈを用いてＡＤ変換を行うことで得られたデジタル画素信号と、ランプ信号Ｌを用いてＡＤ変換を行うことで得られたデジタル画素信号との間で、黒レベルが合うように調整されたデジタル画素信号を用いて、画像の生成を行う。
　図８は、ＡＤ変換回路５０がランプ信号Ｈを用いてＡＤ変換を行うことで得られたデジタル画素信号と、ランプ信号Ｌを用いてＡＤ変換を行うことで得られたデジタル画素信号と、の間で、黒レベルが合うように調整されている様子を示す模式図である。
　前述したように、ＡＤ変換回路５０が、画素信号に対してＡＤ変換してデジタル画素信号を出力する際に利用するランプ信号Ｈおよびランプ信号Ｌのランプ波形は、リセット時におけるランプ波形に対して、ランプ開始時点の電圧が暗電流成分信号だけオフセット減算された波形となっている（例えば、図５等参照）。
　このため、図８に示すように、ＨＤＲ処理回路９１は、ＡＤ変換回路５０がランプ信号Ｈを用いてＡＤ変換を行うことで得られたデジタル画素信号と、ランプ信号Ｌを用いてＡＤ変換を行うことで得られたデジタル画素信号と、の間で、黒レベルが合うように調整されたデジタル画素信号を用いて、画像の生成を行う。
　再び図１に戻って、撮像装置１の構成についての説明を続ける。
　ランプ信号生成回路８０は、暗電流算出回路６０により生成されたＮ×Ｍ個（ここでは６個）の暗電流成分信号に基づいて、ＡＤ変換回路５０がＡＤ変換の際に利用するＭ個（ここでは２個）のランプ信号を生成する。
　より具体的には、ランプ信号生成回路８０は、選択回路４０から、選択画素信号としてＨＣＧ画素信号が出力された場合には、リセット時におけるランプ波形に対して、ランプ開始時点の電圧がＨＣＧＨ暗電流成分信号だけオフセット減算されたランプ信号Ｈと、リセット時におけるランプ波形に対して、ランプ開始時点の電圧がＨＣＧＬ暗電流成分信号だけオフセット減算されたランプ信号Ｌと、を生成し、選択回路４０から、選択画素信号としてＭＣＧ画素信号が出力された場合には、リセット時におけるランプ波形に対して、ランプ開始時点の電圧がＭＣＧＨ暗電流成分信号だけオフセット減算されたランプ信号Ｈと、リセット時におけるランプ波形に対して、ランプ開始時点の電圧がＭＣＧＬ暗電流成分信号だけオフセット減算されたランプ信号Ｌと、を生成し、選択回路４０から、選択画素信号としてＬＣＧ画素信号が出力された場合には、リセット時におけるランプ波形に対して、ランプ開始時点の電圧がＬＣＧＨ暗電流成分信号だけオフセット減算されたランプ信号Ｈと、リセット時におけるランプ波形に対して、ランプ開始時点の電圧がＬＣＧＬ暗電流成分信号だけオフセット減算されたランプ信号Ｌと、を生成する。
　図４に示すように、上述した通り、ランプ信号生成回路８０は、暗電流成分信号に基づいてランプ信号Ｈとランプ信号Ｌとの２つのランプ信号を生成して、ゲイン選択部５１に出力する。
　再び図１に戻って、撮像装置１の構成についての説明を続ける。
　閾値生成回路７０は、暗電流算出回路６０により生成されたＮ×Ｍ個（ここでは６個）の暗電流成分信号に基づいて、Ｎ×Ｍ－１個（ここでは５個）の閾値を生成する。
　これらの閾値は、有効領域画素２０に対して、判定ゲインＨＣＧＨ、判定ゲインＨＣＧＬ、判定ゲインＭＣＧＨ、判定ゲインＭＣＧＬ、判定ゲインＬＣＧＨ、および、判定ゲインＬＣＧＬのうちのいずれか１つであると判定するために利用する閾値である。
　より具体的には、閾値生成回路７０は、選択回路４０が、有効領域画素２０に対して、判定ゲインＨＣＧＨであるか、それ以外の判定ゲインであるかの判定する際に利用する閾値ＲＥＦ１と、判定ゲインＨＣＧＨ、または、判定ゲインＨＣＧＬであるか、それ以外の判定ゲインであるかの判定する際に利用する閾値ＲＥＦ２と、判定ゲインＨＣＧＨ、判定ゲインＨＣＧＬ、または、判定ゲインＭＣＧＨであるか、それ以外の判定ゲインであるかの判定する際に利用する閾値ＲＥＦ３と、判定ゲインＨＣＧＨ、判定ゲインＨＣＧＬ、判定ゲインＭＣＧＨ、または、判定ゲインＭＣＧＬであるか、それ以外の判定ゲインであるかの判定する際に利用する閾値ＲＥＦ４と、判定ゲインＨＣＧＨ、判定ゲインＨＣＧＬ、判定ゲインＭＣＧＨ、判定ゲインＭＣＧＬ、または、判定ゲインＬＣＧＨであるか、それ以外の判定ゲインであるかの判定する際に利用する閾値ＲＥＦ５と、を生成する。
　図４に示すように、閾値生成回路７０は、画素信号に暗電流成分が含まれている状態において、有効領域画素２０に対して、判定ゲインＨＣＧＨ、判定ゲインＨＣＧＬ、判定ゲインＭＣＧＨ、判定ゲインＭＣＧＬ、判定ゲインＬＣＧＨ、および、判定ゲインＬＣＧＬのうちのいずれか１つであると判定するために利用するＮ×Ｍ－１個（ここでは５個）の基礎閾値（基礎閾値ＲＥＦ１＿ｏ、基礎閾値ＲＥＦ２＿ｏ、基礎閾値ＲＥＦ３＿ｏ、基礎閾値ＲＥＦ４＿ｏ、基礎閾値ＲＥＦ５＿ｏ）を記憶する基準閾値記憶テーブル７１を有する。
　そして、閾値生成回路７０は、基礎閾値ＲＥＦ１＿ｏに対して、ＨＣＧＨ暗電流成分信号を加算して、閾値ＲＥＦ１を算出し、基礎閾値ＲＥＦ２＿ｏに対して、ＨＣＧＬ暗電流成分信号を加算して、閾値ＲＥＦ２を算出し、基礎閾値ＲＥＦ３＿ｏに対して、ＭＣＧＨ暗電流成分信号を加算して、閾値ＲＥＦ３を算出し、基礎閾値ＲＥＦ４＿ｏに対して、ＭＣＧＬ暗電流成分信号を加算して、閾値ＲＥＦ４を算出し、基礎閾値ＲＥＦ５＿ｏに対して、ＬＣＧＨ暗電流成分信号を加算して、閾値ＲＥＦ５を算出する。
　図９は、閾値生成回路７０が、基礎閾値ＲＥＦ１＿ｏ、基礎閾値ＲＥＦ２＿ｏ、基礎閾値ＲＥＦ３＿ｏ、基礎閾値ＲＥＦ４＿ｏ、および、基礎閾値ＲＥＦ５＿ｏのそれぞれから、閾値ＲＥＦ１、閾値ＲＥＦ２、閾値ＲＥＦ３、閾値ＲＥＦ４、および、閾値ＲＥＦ５のそれぞれを算出する様子を示す模式図である。
　図９に示すように、閾値ＲＥＦ２の値は、基礎閾値ＲＥＦ２＿ｏの値よりも、ＨＣＧＬ暗電流成分信号の分だけ大きくなる。これにより、ＡＤ変換回路５０がＡＤ変換に利用する画素信号を、よりＳＮ比の優れたＨＣＧ画素信号から、よりＳＮ比の劣ったＭＣＧ画素信号へと切り替える切り替えポイントであるＨＣＧ画素信号の電圧値は、基礎閾値ＲＥＦ２＿ｏから閾値ＲＥＦ２へと、基礎閾値ＲＥＦ２＿ｏ－基礎閾値ＲＥＦ２の値分だけ大きくなる。すなわち、この電圧範囲の画素信号として、よりＳＮ比の優れたＨＣＧ画素信号が選択されることとなる。
　また、閾値ＲＥＦ４の値は、基礎閾値ＲＥＦ４＿ｏの値よりも、ＭＣＧＬ暗電流成分信号の分だけ大きくなる。これにより、ＡＤ変換回路５０がＡＤ変換に利用する画素信号を、よりＳＮ比の優れたＭＣＧ画素信号から、よりＳＮ比の劣ったＬＣＧ画素信号へと切り替える切り替えポイントであるＭＣＧ画素信号の電圧値は、基礎閾値ＲＥＦ４＿ｏから閾値ＲＥＦ４へと、基礎閾値ＲＥＦ４＿ｏ－基礎閾値ＲＥＦ４の値分だけ大きくなる。すなわち、この電圧範囲の画素信号として、よりＳＮ比の優れたＭＣＧ画素信号が選択されることとなる。
　図４に示すように、上述した通り、閾値生成回路７０は、暗電流成分信号に基づいて、暗電流成分信号を反映した５つの閾値である閾値ＲＥＦ１、閾値ＲＥＦ２、閾値ＲＥＦ３、閾値ＲＥＦ４、および、閾値ＲＥＦ５を生成して、選択回路４０に出力する。
　再び図１に戻って、撮像装置１の構成についての説明を続ける。
　タイミング制御部１５０は、撮像装置１を構成する各構成要素の動作タイミングを制御する。
　＜考察＞
　上記構成の撮像装置１によると、上述した通り、Ｎ個（ここでは３個）の画素信号とＭ個（ここでは２個）のゲインとの組み合わせのそれぞれに対応するＮ×Ｍ個（ここでは６個）のオプティカルブラック画素３０を用いて、これら組み合わせのそれぞれに対応するＮ×Ｍ個（ここでは６個）の暗電流成分信号が算出される。そして、算出されたＮ×Ｍ個（ここでは６個）の暗電流成分信号が、ＡＤ変換回路５０と選択回路４０とにフィードバックされる。
　このため、ＡＤ変換回路５０が、ＡＤ変換に利用する画素信号を切り替える切り替えポイントにおいて生じ得るＡＤ変換後のデジタル信号における輝度段差を抑制するように、ＡＤ変換を行うことができるようになる、および、選択回路４０が、ＡＤ変換に利用する画素信号の切り替えを、よりＳＮ比の優れた方の画素信号をＡＤ変換に利用するという観点において適切に行うことができる。
　したがって、上記構成の撮像装置１によると、高画質な画像を撮像することができる。
　（補足）
　以上のように、本出願において開示する技術の例示として、実施の形態に基づいて説明した。しかしながら、本開示は、この実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態または変形例における構成要素を組み合わせて構築される形態も、本開示の１つまたは複数の態様の範囲内に含まれてもよい。
　（１）実施の形態において、６種類のオプティカルブラック画素３０の各種類は、図２に示すように、画素部１０における、有効領域画素２０が配置される有効領域２１の外側のＯＢ領域３１において、画素アレイにおける行方向に平行な６つの領域、ここでは、ＨＣＧＨ用ＯＢ領域２２６、ＨＣＧＬ用ＯＢ領域２２５、ＭＣＧＨ用ＯＢ領域２２４、ＭＣＧＬ用ＯＢ領域２２３、ＬＣＧＨ用ＯＢ領域２２２、および、ＬＣＧＬ用ＯＢ領域２２１の６つの領域それぞれに配置されるとして説明した。すなわち、図２に示すように、６種類のオプティカルブラック画素３０の各列は、画素アレイの行方向に並んで配置されるとして説明した。
　これにより、比較的容易に制御することができるようになる。また、これにより、回路を簡素化することができる。
　これに対して、６種類のオプティカルブラック画素３０の各種類は、図２に示す通りに配置される構成例に限定される必要はない。
　一例として、６種類のオプティカルブラック画素３０の各種類は、図１０に示すように、画素部１０Ａにおける、有効領域画素２０が配置される有効領域２１の外側のＯＢ領域３１Ａにおいて、画素アレイにおける行方向に平行な６つの領域、ここでは、ＨＣＧＨ用ＯＢ領域２２６Ａ、ＨＣＧＬ用ＯＢ領域２２５Ａ、ＭＣＧＨ用ＯＢ領域２２４Ａ、ＭＣＧＬ用ＯＢ領域２２３Ａ、ＬＣＧＨ用ＯＢ領域２２２Ａ、および、ＬＣＧＬ用ＯＢ領域２２１Ａの６つの領域それぞれに配置されるとしてもよい。すなわち、図１０に示すように、上記６種類のオプティカルブラック画素３０の各種類は、画素アレイの行方向に、種類ごとに１列に並んで配置されるとしてもよい。
　別の一例として、６種類のオプティカルブラック画素３０の各種類は、図１１に示すように、画素部１０Ｂにおける、有効領域画素２０が配置される有効領域２１の外側のＯＢ領域３１Ｂにおいて、画素アレイにおける行方向に平行な１２以上の６の整数倍の領域、ここでは、ＨＣＧＨ用ＯＢ領域２２６Ｂ１および２２６Ｂ２、ＨＣＧＬ用ＯＢ領域２２５Ｂ１および２２５Ｂ２、ＭＣＧＨ用ＯＢ領域２２４Ｂ１および２２４Ｂ２、ＭＣＧＬ用ＯＢ領域２２３Ｂ１および２２３Ｂ２、ＬＣＧＨ用ＯＢ領域２２２Ｂ１および２２２Ｂ２、ならびに、ＬＣＧＬ用ＯＢ領域２２１Ｂ１および２２１Ｂ２の１２の領域それぞれに配置されてもよい。すなわち、図１１に示すように、上記６種類のオプティカルブラック画素３０の各種類は、画素アレイの行方向に並んで配置され、かつ、互いに等しい形状の領域に、画素アレイの列方向において順不同に繰り返し配置されるとしてもよい。
　これにより、画素アレイの列方向におけるシェーディング、すなわち、垂直方向シェーディングがあった場合であっても、各種類のオプティカルブラック画素３０の加算平均値のバラツキが一定に保たれるため、垂直方向シェーディングの影響を抑制することができる。
　別の一例として、６種類のオプティカルブラック画素３０の各種類は、図１２に示すように、画素部１０Ｃにおける、有効領域画素２０が配置される有効領域２１の外側のＯＢ領域３１Ｃにおいて、画素アレイにおける行方向に平行な１２以上の６の整数倍の領域、ここでは、ＨＣＧＨ用ＯＢ領域２２６Ｃ１および２２６Ｃ２、ＨＣＧＬ用ＯＢ領域２２５Ｃ１および２２５Ｃ２、ＭＣＧＨ用ＯＢ領域２２４Ｃ１および２２４Ｃ２、ＭＣＧＬ用ＯＢ領域２２３Ｃ１および２２３Ｃ２、ＬＣＧＨ用ＯＢ領域２２２Ｃ１および２２２Ｃ２、ならびに、ＬＣＧＬ用ＯＢ領域２２１Ｃ１および２２１Ｃ２の１２の領域それぞれに配置されてもよい。すなわち、図１２に示すように、上記６種類のオプティカルブラック画素３０の各種類は、画素アレイの行方向に並んで配置され、かつ、Ｍ個（ここでは２個）のゲインそれぞれに応じた形状の領域に、画素アレイの列方向において順不同に繰り返し配置されるとしてもよい。
　これにより、例えば、Ｍ個（ここでは２個）の互いに異なるゲインにおいて、より大きいゲインの種類のオプティカルブラック画素３０をより大きな領域に配置して、すなわち、より大きいゲインの種類のオプティカルブラック画素３０の方をより多く配置して、より大きいゲインの種類のオプティカルブラック画素３０に対応する暗電流成分信号の算出に利用するオプティカルブラック画素３０の数をより多くすることで、Ｍ個（ここでは２個）の互いに異なるゲイン間における暗電流信号成分のノイズバラツキを抑制することができる。
　別の一例として、６種類のオプティカルブラック画素３０の各種類は、図１３に示すように、画素部１０Ｄにおける、有効領域画素２０が配置される有効領域２１の外側のＯＢ領域３１Ｄにおいて、画素アレイにおける列方向に平行な６つの領域、ここでは、ＨＣＧＨ用ＯＢ領域２２６Ｄ、ＨＣＧＬ用ＯＢ領域２２５Ｄ、ＭＣＧＨ用ＯＢ領域２２４Ｄ、ＭＣＧＬ用ＯＢ領域２２３Ｄ、ＬＣＧＨ用ＯＢ領域２２２Ｄ、および、ＬＣＧＬ用ＯＢ領域２２１Ｄの６つの領域それぞれに配置されるとしてもよい。すなわち、図１３に示すように、上記６種類のオプティカルブラック画素３０の各種類は、画素アレイの列方向に並んで配置されるとしてもよい。
　これにより、１つの列に多数の同一のゲインのオプティカルブラック画素３０を配置することができる。
　別の一例として、６種類のオプティカルブラック画素３０の各種類は、図１４に示すように、画素部１０Ｅにおける、有効領域画素２０が配置される有効領域２１の外側のＯＢ領域３１Ｅにおいて、画素アレイにおける行方向に平行な１２以上の６の整数倍の領域、ここでは、ＨＣＧＨ用ＯＢ領域２２６Ｅ１および２２６Ｅ２、ＨＣＧＬ用ＯＢ領域２２５Ｅ１および２２５Ｅ２、ＭＣＧＨ用ＯＢ領域２２４Ｅ１および２２４Ｅ２、ＭＣＧＬ用ＯＢ領域２２３Ｅ１および２２３Ｅ２、ＬＣＧＨ用ＯＢ領域２２２Ｅ１および２２２Ｅ２、ならびに、ＬＣＧＬ用ＯＢ領域２２１Ｅ１および２２１Ｅ２の１２の領域それぞれに配置されてもよい。すなわち、図１４に示すように、上記６種類のオプティカルブラック画素３０の各種類は、画素アレイの列方向に並んで配置され、かつ、互いに等しい形状の領域に、画素アレイの行方向において順不同に繰り返し配置されるとしてもよい。
　これにより、画素アレイの行方向におけるシェーディング、すなわち、水平方向シェーディングがあった場合であっても、各種類のオプティカルブラック画素３０の加算平均値のバラツキが一定に保たれるため、水平方向シェーディングの影響を抑制することができる。
　別の一例として、６種類のオプティカルブラック画素３０の各種類は、図１５に示すように、画素部１０Ｆにおける、有効領域画素２０が配置される有効領域２１の外側のＯＢ領域３１Ｆにおいて、画素アレイにおける列方向に平行な１２以上の６の整数倍の領域、ここでは、ＨＣＧＨ用ＯＢ領域２２６Ｆ１および２２６Ｆ２、ＨＣＧＬ用ＯＢ領域２２５Ｆ１および２２５Ｆ２、ＭＣＧＨ用ＯＢ領域２２４Ｆ１および２２４Ｆ２、ＭＣＧＬ用ＯＢ領域２２３Ｆ１および２２３Ｆ２、ＬＣＧＨ用ＯＢ領域２２２Ｆ１および２２２Ｆ２、ならびに、ＬＣＧＬ用ＯＢ領域２２１Ｆ１および２２１Ｆ２の１２の領域それぞれに配置されてもよい。すなわち、図１５に示すように、上記６種類のオプティカルブラック画素３０の各種類は、画素アレイの列方向に並んで配置され、かつ、Ｍ個（ここでは２個）のゲインそれぞれに応じた形状の領域に、画素アレイの行方向において順不同に繰り返し配置されるとしてもよい。
　これにより、例えば、Ｍ個（ここでは２個）の互いに異なるゲインにおいて、より大きいゲインの種類のオプティカルブラック画素３０をより大きな領域に配置して、すなわち、より大きいゲインの種類のオプティカルブラック画素３０の方をより多く配置して、より大きいゲインの種類のオプティカルブラック画素３０に対応する暗電流成分信号の算出に利用するオプティカルブラック画素３０の数をより多くすることで、Ｍ個（ここでは２個）の互いに異なるゲイン間における暗電流信号成分のノイズバラツキを抑制することができる。
　（２）実施の形態において、暗電流算出回路６０は、算出した暗電流成分信号を、選択回路４０と、ＡＤ変換回路５０とにフィードバックする構成であるとして説明した。これに対して、他の構成例として、暗電流算出回路６０は、算出した暗電流成分信号を、選択回路４０にフィードバックする一方で、ＡＤ変換回路５０にはフィードバックしない構成であってもよいし、さらに他の構成例として、暗電流算出回路６０は、算出した暗電流成分信号を、ＡＤ変換回路５０にフィードバックする一方で、選択回路４０にはフィードバックしない構成であってもよい。
　（３）本開示の包括的または具体的な態様は、システム、装置、集積回路等で実現されてもよい。また、システム、装置、集積回路等の任意な組み合わせで実現されてもよい。
　本開示は、画像を撮像する撮像装置等に広く利用可能である。
　１　撮像装置
　１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ、１０Ｆ　画素部
　２０　有効領域画素
　２１　有効領域
　２１Ｎ　単位有効領域
　３０　オプティカルブラック画素
　３０ＬＣＧＬ　ＬＣＧＬオプティカルブラック画素
　３０ＬＣＧＨ　ＬＣＧＨオプティカルブラック画素
　３０ＭＣＧＬ　ＭＣＧＬオプティカルブラック画素
　３０ＭＣＧＨ　ＭＣＧＨオプティカルブラック画素
　３０ＨＣＧＬ　ＨＣＧＬオプティカルブラック画素
　３０ＨＣＧＨ　ＨＣＧＨオプティカルブラック画素
　３１、３１Ａ、３１Ｂ、３１Ｃ、３１Ｄ、３１Ｅ、３１Ｆ　ＯＢ領域
　３１Ｎ　単位ＯＢ領域
　４０　選択回路
　４１、４２　選択スイッチ
　４３　比較器
　４４　読み出し制御部
　４５　一時記憶部
　５０　ＡＤ変換回路
　５１　ゲイン選択部
　６０　暗電流算出回路
　７０　閾値生成回路
　７１　基準閾値記憶テーブル
　８０　ランプ信号生成回路
　９０　ロジック部
　９１　ＨＤＲ処理回路
　１００　メモリ
　１１０　選択部
　１１０Ｎ　単位選択部
　１２０　ＡＤ変換部
　１２０Ｎ　単位ＡＤ変換部
　１３０　読み出し部
　１３０Ｎ　単位読み出し部
　１４０　垂直走査回路
　１５０　タイミング制御部
　１６０　水平走査回路
　２２１、２２１Ａ、２２１Ｂ１、２２１Ｂ２、２２１Ｃ１、２２１Ｃ２、２２１Ｄ、２２１Ｅ１、２２１Ｅ２、２２１Ｆ１、２２１Ｆ２　ＬＣＧＬ用ＯＢ領域
　２２２、２２２Ａ、２２２Ｂ１、２２２Ｂ２、２２２Ｃ１、２２２Ｃ２、２２２Ｄ、２２２Ｅ１、２２２Ｅ２、２２２Ｆ１、２２２Ｆ２　ＬＣＧＨ用ＯＢ領域
　２２３、２２３Ａ、２２３Ｂ１、２２３Ｂ２、２２３Ｃ１、２２３Ｃ２、２２３Ｄ、２２３Ｅ１、２２３Ｅ２、２２３Ｆ１、２２３Ｆ２　ＭＣＧＬ用ＯＢ領域
　２２４、２２４Ａ、２２４Ｂ１、２２４Ｂ２、２２４Ｃ１、２２４Ｃ２、２２４Ｄ、２２４Ｅ１、２２４Ｅ２、２２４Ｆ１、２２４Ｆ２　ＭＣＧＨ用ＯＢ領域
　２２５、２２５Ａ、２２５Ｂ１、２２５Ｂ２、２２５Ｃ１、２２５Ｃ２、２２５Ｄ、２２５Ｅ１、２２５Ｅ２、２２５Ｆ１、２２５Ｆ２　ＨＣＧＬ用ＯＢ領域
　２２６、２２６Ａ、２２６Ｂ１、２２６Ｂ２、２２６Ｃ１、２２６Ｃ２、２２６Ｄ、２２６Ｅ１、２２６Ｅ２、２２６Ｆ１、２２６Ｆ２　ＨＣＧＨ用ＯＢ領域

Claims (9)

  1. 　受光する画素であって、受光量に応じた電荷を生成し、生成した電荷および暗電流成分により生じた電荷の電荷量に応じた、互いにゲインが異なるＮ（Ｎは２以上の整数）個の画素信号を出力する有効領域画素と、受光しない画素であって、暗電流成分により生じた電荷の電荷量に応じた暗電流画素信号を出力するＮ×Ｍ（Ｍは２以上の整数）個のオプティカルブラック画素と、を有する画素部と、
    　前記Ｎ個の画素信号のうちの少なくとも１個の画素信号に基づいて、前記Ｎ個の画素信号のうちの１個を選択して、選択した選択画素信号を出力すると共に、Ｍ個のゲインのうちの１個のゲインを特定するゲイン信号を生成して出力する選択回路と、
    　前記ゲイン信号が特定するゲインに基づいて、前記選択画素信号をＡＤ変換して、ＡＤ変換したデジタル画素信号を出力し、さらに、前記Ｎ×Ｍ個のオプティカルブラック画素から出力されたＮ×Ｍ個の暗電流画素信号のそれぞれを、当該暗電流画素信号を出力したオプティカルブラック画素に固定のゲインに基づいてＡＤ変換して、ＡＤ変換したＮ×Ｍ個の暗電流デジタル画素信号を出力するＡＤ変換回路と、
    　前記Ｎ×Ｍ個の暗電流デジタル画素信号に基づいて、前記Ｎ×Ｍ個のオプティカルブラック画素それぞれにおけるＮ×Ｍ個の暗電流成分信号を算出して、前記選択回路および前記ＡＤ変換回路のうちの少なくとも一方にフィードバックする暗電流算出回路と、を備え、
    　前記Ｎ×Ｍ個のオプティカルブラック画素は、前記Ｎ個の画素信号のそれぞれに対応するゲインの暗電流画素信号を出力するＮ個のオプティカルブラック画素それぞれをＭ個含むことで構成される
    　撮像装置。
  2. 　前記暗電流算出回路は、前記Ｎ×Ｍ個の暗電流成分信号を少なくとも前記ＡＤ変換回路にフィードバックし、
    　前記ＡＤ変換回路は、前記Ｍ個のゲインのうちの第１のゲインに基づいて第１の選択画素信号をＡＤ変換して、ＡＤ変換した第１のデジタル画素信号を出力する場合に、前記第１の選択画素信号が示す値から、前記Ｎ×Ｍ個の暗電流成分信号のうちの、前記第１のゲインおよび前記第１の選択画素信号に対応する１個の暗電流成分信号が示す値だけ減算された値を示す前記デジタル画素信号を出力する
    　請求項１に記載の撮像装置。
  3. 　前記暗電流算出回路は、前記Ｎ×Ｍ個の暗電流成分信号を少なくとも前記選択回路にフィードバックし、
    　前記選択回路は、前記Ｎ×Ｍ個の暗電流成分信号に基づいて生成された少なくともＮ×Ｍ－１個の閾値のうちの少なくとも１個と、前記少なくとも１個の画素信号と、を比較し、比較した結果に基づいて、前記Ｎ個の画素信号のうちの１個を選択すると共に、前記ゲイン信号を生成する
    　請求項１に記載の撮像装置。
  4. 　前記画素部が有する前記有効領域画素、および、前記Ｎ×Ｍ個のオプティカルブラック画素のそれぞれは複数であり、
    　前記画素部において、
    　前記複数の有効領域画素は、行方向および列方向に行列状に並んで配置され、
    　前記複数のＮ×Ｍ個のオプティカルブラック画素は、前記Ｎ個の画素信号のうちの同一の画素信号に対応し、かつ、前記Ｍ個のゲインのうちの同一のゲインに対応する複数のオプティカルブラック画素毎に、前記有効領域画素が配置される領域の外側において、前記行方向に並んで配置される
    　請求項１から請求項３のいずれか１項に記載の撮像装置。
  5. 　前記複数のＮ×Ｍ個のオプティカルブラック画素は、前記Ｎ個の画素信号のうちの同一の画素信号に対応し、かつ、前記Ｍ個のゲインのうちの同一のゲインに対応する複数のオプティカルブラック画素毎に、互いに等しい形状の領域に、前記列方向において順不同に繰り返し配置される
    　請求項４に記載の撮像装置。
  6. 　前記複数のＮ×Ｍ個のオプティカルブラック画素は、前記Ｎ個の画素信号のうちの同一の画素信号に対応し、かつ、前記Ｍ個のゲインのうちの同一のゲインに対応する複数のオプティカルブラック画素毎に、前記Ｍ個のゲインそれぞれに応じた形状の領域に、前記列方向において順不同に繰り返し配置される
    　請求項４に記載の撮像装置。
  7. 　前記画素部が有する前記有効領域画素、および、前記Ｎ×Ｍ個のオプティカルブラック画素のそれぞれは複数であり、
    　前記画素部において、
    　前記複数の有効領域画素は、行方向および列方向に行列状に並んで配置され、
    　前記複数のＮ×Ｍ個のオプティカルブラック画素は、前記Ｎ個の画素信号のうちの同一の画素信号に対応し、かつ、前記Ｍ個のゲインのうちの同一のゲインに対応する複数のオプティカルブラック画素毎に、前記有効領域画素が配置される領域の外側において、前記列方向に並んで配置される
    　請求項１から請求項３のいずれか１項に記載の撮像装置。
  8. 　前記複数のＮ×Ｍ個のオプティカルブラック画素は、前記Ｎ個の画素信号のうちの同一の画素信号に対応し、かつ、前記Ｍ個のゲインのうちの同一のゲインに対応する複数のオプティカルブラック画素毎に、互いに等しい形状の領域に、前記行方向おいて順不同に繰り返し配置される
    　請求項７に記載の撮像装置。
  9. 　前記複数のＮ×Ｍ個のオプティカルブラック画素は、前記Ｎ個の画素信号のうちの同一の画素信号に対応し、かつ、前記Ｍ個のゲインのうちの同一のゲインに対応する複数のオプティカルブラック画素毎に、前記Ｍ個のゲインそれぞれに応じた形状の領域に、前記行方向において順不同に繰り返し配置される
    　請求項７に記載の撮像装置。
PCT/JP2023/038133 2022-10-26 2023-10-23 撮像装置 Ceased WO2024090366A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024553034A JPWO2024090366A1 (ja) 2022-10-26 2023-10-23

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022171596 2022-10-26
JP2022-171596 2022-10-26

Publications (1)

Publication Number Publication Date
WO2024090366A1 true WO2024090366A1 (ja) 2024-05-02

Family

ID=90830773

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/038133 Ceased WO2024090366A1 (ja) 2022-10-26 2023-10-23 撮像装置

Country Status (2)

Country Link
JP (1) JPWO2024090366A1 (ja)
WO (1) WO2024090366A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018050234A (ja) * 2016-09-23 2018-03-29 キヤノン株式会社 撮像装置及び撮像装置の処理方法
JP2020057886A (ja) * 2018-10-01 2020-04-09 キヤノン株式会社 撮像装置
JP2020170923A (ja) * 2019-04-02 2020-10-15 キヤノン株式会社 撮像素子およびその制御方法、撮像装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018050234A (ja) * 2016-09-23 2018-03-29 キヤノン株式会社 撮像装置及び撮像装置の処理方法
JP2020057886A (ja) * 2018-10-01 2020-04-09 キヤノン株式会社 撮像装置
JP2020170923A (ja) * 2019-04-02 2020-10-15 キヤノン株式会社 撮像素子およびその制御方法、撮像装置

Also Published As

Publication number Publication date
JPWO2024090366A1 (ja) 2024-05-02

Similar Documents

Publication Publication Date Title
US7477302B2 (en) Solid-state image pickup apparatus and image pickup method
KR100806438B1 (ko) 고체 촬상 장치
US10116320B2 (en) Photoelectric conversion apparatus and image capturing system
CN101959026B (zh) 固态成像装置、其控制方法、及照相机系统
US8792030B2 (en) Solid-state imaging apparatus, image processing apparatus, and camera system
JP5085140B2 (ja) 固体撮像装置
JP5645505B2 (ja) 撮像装置及びその制御方法
US8179464B2 (en) Circuit and method for reading out and resetting pixels of an image sensor
US20080239124A1 (en) Solid-state imaging device, signal processing method of solid-state imaging device and imaging apparatus
TWI428010B (zh) 圖像信號處理裝置及圖像信號處理方法
JP6546531B2 (ja) 固体撮像素子および電子機器
JP4743839B2 (ja) 撮像装置
JP2011024246A (ja) 撮像装置
JP4586941B1 (ja) 撮像装置
WO2024090366A1 (ja) 撮像装置
JP2010093759A (ja) 撮像センサ及び撮像装置
US7800663B2 (en) Image pickup device and image pickup method
JP7749613B2 (ja) 撮像装置、撮像方法、及びコンピュータプログラム
JP2007336477A (ja) 撮像装置及びその制御方法
JP2017028513A (ja) 撮像装置、撮像システム及び信号処理方法
JP2023111020A (ja) 撮像素子の制御方法、撮像素子及びプログラム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23882571

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2024553034

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 23882571

Country of ref document: EP

Kind code of ref document: A1