WO2024080427A1 - 이종 기판의 접합 구조체 및 그 제조방법 그리고 이를 이용한 탄성파 소자 - Google Patents

이종 기판의 접합 구조체 및 그 제조방법 그리고 이를 이용한 탄성파 소자 Download PDF

Info

Publication number
WO2024080427A1
WO2024080427A1 PCT/KR2022/016094 KR2022016094W WO2024080427A1 WO 2024080427 A1 WO2024080427 A1 WO 2024080427A1 KR 2022016094 W KR2022016094 W KR 2022016094W WO 2024080427 A1 WO2024080427 A1 WO 2024080427A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
bonding
bonding structure
heterogeneous
groove
Prior art date
Application number
PCT/KR2022/016094
Other languages
English (en)
French (fr)
Inventor
전동환
김신근
정상현
김창환
Original Assignee
(재)한국나노기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (재)한국나노기술원 filed Critical (재)한국나노기술원
Publication of WO2024080427A1 publication Critical patent/WO2024080427A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators

Definitions

  • the present invention relates to a bonding structure for heterogeneous substrates that improves bonding strength and bonding uniformity by minimizing the effects of defects at the bonding interface of a structure bonded to different substrates, a manufacturing method thereof, and an elastic wave device using the same.
  • Acoustic wave devices using piezoelectric materials include surface acoustic wave (SAW) devices and thin film resonators (Film Bulk Acoustic Resonator, FBAR).
  • SAW surface acoustic wave
  • FBAR thin film resonators
  • elastic wave devices include a piezoelectric substrate on which metal electrodes (Interdigital Transducers (IDTs)) are formed.
  • IDTs Interdigital Transducers
  • a surface acoustic wave is generated on the surface of the piezoelectric substrate, and the surface acoustic wave is transmitted to the other metal electrode.
  • it is converted back into an electrical signal. It has small propagation loss, can be miniaturized, and can be manufactured at a low price because it can be manufactured in the semiconductor manufacturing process. It is widely used as a band-pass filter in communication devices such as mobile phones. It is being used.
  • the support substrate has a smaller coefficient of thermal expansion than the piezoelectric substrate, and by bonding it to the piezoelectric substrate, physical changes in the piezoelectric substrate due to temperature changes are minimized and changes in frequency characteristics are suppressed.
  • any unintended particles between the piezoelectric substrate and the support substrate expand the area of the bonding defect during bonding, or at least reduce the bonding strength by an amount corresponding to the area.
  • the bond strength will be further negatively affected over a wider area of bond defects.
  • defects or particles may be generated in the piezoelectric substrate or the support substrate itself.
  • Figure 1 is a schematic diagram showing a defective bonding state caused by particles when bonding between heterogeneous substrates (for example, bonding between a piezoelectric substrate and a heterogeneous support substrate), and is an area corresponding to ⁇ height of particle (h)/tan ⁇ 2* ⁇ . This can cause bonding defects, and the defective bonding area [ ⁇ particle height (h)/tan ⁇ + ⁇ 2 * ⁇ ] is further spread by heat or mechanical energy in the subsequent process.
  • heterogeneous substrates for example, bonding between a piezoelectric substrate and a heterogeneous support substrate
  • surface treatment in the case of Si - pressurization while increasing temperature
  • surface treatment gas in the case of Si, hydrogen if HF treatment is performed
  • outgassing is discharged (outgassing). ) and is trapped at the joint, adversely affecting joint uniformity and strength.
  • the substrate made of a material that expands further due to the difference in thermal expansion coefficient is stressed. At this time, the bond at the weak joint may separate, which may further worsen the negative effects above.
  • the prior technologies specify the surface roughness of the support substrate, irradiate a neutralizing beam on the surface of the bonding layer and the surface of the support substrate, or provide an amorphous layer between the support substrate and the bonding layer. It is characterized by:
  • the present invention forms structures such as grooves, penetrations, and separation parts that can limit the effects of defects on the bonding structure of heterogeneous substrates, thereby limiting the spread of defects when bonding with heterogeneous substrates, thereby improving bonding strength and
  • the purpose is to provide a bonding structure for heterogeneous substrates with improved bonding uniformity, a manufacturing method thereof, and an elastic wave device using the same.
  • the present invention provides a bonded structure in which a first substrate and a second substrate of a different type from the first substrate are bonded to the first substrate, in a partial region of the bonded structure.
  • a groove is formed, a penetrating portion is formed in a portion of the bonding structure, the second substrate is separated and a spaced portion is formed, or two or more of the groove, the penetrating portion, and the spaced portion are formed in combination, and the second substrate is separated.
  • the technical summary is a bonding structure and manufacturing method of heterogeneous substrates, wherein the diffusion of defects when bonding a first substrate and a second substrate is limited in the groove, the penetrating portion, or the spaced portion, and an elastic wave device using the same. .
  • the groove or the through portion may be formed in a partial area of the first substrate and/or the second substrate, may be formed on a joint surface of the first substrate and the second substrate, or may be formed on a joint surface of the first substrate and the second substrate. It is formed in a partial area, and may be formed on the opposite side of the bonding surface of the first substrate and the second substrate.
  • the groove may be formed regularly or irregularly in a single pattern or a continuous pattern, and the groove may be formed so that the arrangement of the single pattern or continuous pattern corresponds to the dicing line of the bonding structure. It is desirable to form Additionally, the groove or the penetrating portion may be formed radially from the center of the joint structure.
  • the groove may have a symmetrical or asymmetric longitudinal cross-sectional shape of a square or triangle, and the groove may have a polygonal or circular cross-sectional shape.
  • the penetrating portion preferably includes a dicing line of the bonded structure.
  • the bonding structure further includes a thin film layer formed between the first substrate and the second substrate.
  • the thin film layer is preferably formed on the first substrate with a thickness quantized corresponding to an integer multiple of the minimum unit thickness in the growth direction, and the thin film layer is SiO 2 , Si-LiNbO 3 , Si-LiTaO 3 , Si-InP, Si-GaAs, Si-Ge SiO 2 , Si-LiNbO 3 , Si-LiTaO 3 , Si-InP, Si-GaAs, Si-Ge, Si-AlN, Si-GaP, Si-InAs, Si -InSb, Si-AlSb, Si-Ba 2 NaNb 5 O 5 , Si-Pb 2 KNb 5 O 15 , Si-PZT, Si-CIGS, or two or more of them may be formed as a multilayer.
  • the thin film layer may be deposited by a CVD method for a total process time that is an integer multiple of the unit process time corresponding to the minimum unit thickness and the no-growth time.
  • any one or more of grooves, penetrating portions, and spaced portions may be formed in some areas of the thin film layer.
  • the second substrate is thinned to a predetermined thickness.
  • the bonding surface of the first substrate and the second substrate may be subjected to hydrophobic or hydrophilic surface treatment to improve bonding.
  • each of the groove, the penetrating portion, and the spaced portion may be subjected to hydrophilic surface treatment or electrification treatment.
  • the present invention is intended to improve bonding strength and bonding uniformity by minimizing the effects of defects in the bonding interface of a structure where heterogeneous substrates are bonded.
  • the present invention forms structures such as grooves, penetrating portions, and spaced apart portions that can limit the influence of defects on the bonding structure of heterogeneous substrates, thereby limiting the spread of defects when bonding with heterogeneous substrates, thereby increasing bonding strength. and to improve joint uniformity.
  • gas due to outgassing according to surface treatment can be effectively released or trapped in the groove, penetration portion, and spaced apart portion, thereby further improving bonding uniformity and bonding strength.
  • the force due to the difference in thermal expansion coefficient that occurs due to the mismatch in thermal expansion that occurs when the temperature increases or decreases is concentrated on the portion that is not bonded by the groove, penetration portion, and spaced apart portion, or on the groove, penetrating portion, and spaced spaced portion.
  • a substrate that is weaker and has a higher coefficient of thermal expansion can be alleviated as cracks occur around grooves, penetrations, and separations, thereby improving bonding strength and bonding uniformity.
  • Figure 1 A schematic diagram showing a defective bonding condition caused by particles when bonding different substrates.
  • FIG. 2 A schematic diagram showing Example 1 of the present invention.
  • FIG. 3 A schematic diagram showing Example 2 of the present invention.
  • Figure 5 A schematic diagram showing Example 3 of the present invention.
  • FIG. 6 A schematic diagram showing Example 4 of the present invention.
  • FIG. 7 A schematic diagram showing Example 5 of the present invention.
  • Figure 8 - A schematic diagram showing Example 6 of the present invention.
  • Figure 9 A schematic diagram showing Example 7 of the present invention.
  • FIG. 10 A schematic diagram showing Example 8 of the present invention.
  • FIG. 11 A schematic diagram showing Example 9 of the present invention.
  • Figure 12 - A schematic diagram showing Example 10 of the present invention.
  • FIG 17 - A schematic diagram showing Example 12 of the present invention.
  • Figure 18 - A schematic diagram showing Example 13 of the present invention.
  • Figure 19 A schematic diagram showing the effect of defects in a conventional joining process.
  • Figure 20 A schematic diagram showing the effect of defects in the joining process according to an embodiment of the present invention.
  • FIG. 21 A schematic diagram showing a SAW (Surface Acoustic Wave) filter element, an elastic wave element using a bonding structure of heterogeneous substrates according to an embodiment of the present invention.
  • SAW Surface Acoustic Wave
  • the present invention is intended to improve bonding strength and bonding uniformity by minimizing the effects of defects in the bonding interface of a structure where heterogeneous substrates are bonded.
  • the present invention forms structures such as grooves, penetrating portions, and spaced apart portions that can limit the influence of defects on the bonding structure of heterogeneous substrates, thereby limiting the spread of defects when bonding with heterogeneous substrates, thereby increasing bonding strength. and to improve joint uniformity.
  • Figure 2 is a schematic diagram showing Example 1 of the present invention
  • Figure 3 is a schematic diagram showing Example 2 of the present invention
  • Figure 5 is a schematic diagram showing Example 3 of the present invention
  • Figure 6 is an embodiment of the present invention.
  • Figure 7 is a schematic diagram showing Example 5 of the present invention
  • Figure 8 is a schematic diagram showing Example 6 of the present invention
  • Figure 9 is a schematic diagram showing Example 7 of the present invention
  • Figure 10 is a schematic diagram showing the 8th embodiment of the present invention
  • Figure 11 is a schematic diagram showing the 9th embodiment of the present invention
  • Figure 12 is a schematic diagram showing the 10th embodiment of the present invention
  • Figures 13 to 16 are the implementation of the present invention.
  • FIG. 11 It is a schematic diagram showing Example 11, Figure 17 is a schematic diagram showing Example 12 of the present invention, Figure 18 is a schematic diagram showing Example 13 of the present invention, and Figure 19 is a schematic diagram showing the influence of defects in the conventional joining process.
  • 20 is a schematic diagram showing the effect of defects in the bonding process according to an embodiment of the present invention
  • Figure 21 is an elastic wave device using a bonding structure of heterogeneous substrates according to an embodiment of the present invention
  • SAW Surface This is a schematic diagram showing the Acoustic Wave filter element.
  • the bonding structure of heterogeneous substrates includes a first substrate 100 and a second heterogeneous substrate different from the first substrate 100 on the first substrate 100.
  • a groove 510 is formed in a partial region of the bonding structure
  • a penetrating portion is formed in a partial region of the bonding structure
  • the second substrate 200 is separated into device units.
  • a spacing portion 530 is formed, or two or more of the groove 510, the penetrating portion, and the spacing portion 530 are formed in a complex manner to form the first substrate 100 and the second substrate 200.
  • a heterogeneous substrate refers to a type of substrate with different physical or chemical properties, and may be any type of substrate that has different physical or chemical properties to offset or enhance physical or chemical effects.
  • these heterogeneous substrates are referred to as the first substrate 100 and the second substrate 200, and the first substrate 100 and a heterogeneous substrate different from the first substrate 100 are placed on the first substrate 100.
  • a structure in which the second substrate 200 is bonded is called a bonded structure.
  • this bonding structure may include a plurality of first substrates 100 and second substrates 200 stacked, and another thin film layer ( 300) may be formed as a single layer or multiple layers. In the present invention, for convenience, all of these structures are referred to as bonded structures.
  • a silicon substrate is used as the first substrate 100 and a piezoelectric substrate is used as the second substrate 200.
  • piezoelectric substrates such as LiTaO 3 , LiNbO 3 , InP, GaAs, Ge, AlN, GaP, InAs, InSb, AlSb, Ba 2 NaNb 5 O 5 , Pb 2 KNb 5 O 15 , PZT, CIGS, etc. can be used. You can.
  • LiTaO 3 and LiNbO 3 are widely used as piezoelectric substrates and as substrate materials for SAW (Surface Acoustic Wave) filter elements.
  • the silicon substrate may also be referred to as a silicon wafer.
  • this silicon substrate is referred to as a support substrate for the piezoelectric substrate.
  • a groove 510 is formed in a partial region of the bonding structure, a penetrating portion is formed in a partial region of the bonding structure, or the second substrate 200 is separated into device units to form a spaced portion 530. ) is formed, or two or more of the groove 510, the penetrating portion, and the spaced portion 530 are formed in a complex manner to prevent defects when bonding the first substrate 100 and the second substrate 200. Diffusion is limited in the groove 510, the penetrating portion, or the spaced portion 530.
  • Defects in the present invention generally refer to a phenomenon in which unintended particles exist at the bonding interface, causing bonding defects, resulting in a decrease in bonding strength or damage to the substrate.
  • the above defects may cause bonding defects due to collection of gas outgassed due to surface treatment during the bonding process, bond separation due to differences in thermal expansion coefficients between substrates, bonding defects due to differences in surface uniformity of the substrates, etc. It may include any phenomenon that reduces bonding strength or bonding uniformity.
  • the main defect occurrence factors in the present invention are particles, outgassing, and differences in thermal expansion coefficients between different substrates.
  • grooves 510 are formed in some areas of the bonded structure to limit the spread of defects.
  • the groove 510 may be formed in a partial region of the bonding structure, for example, in one or both of the first substrate 100 and the second substrate 200. Preferably, they may be formed separately or simultaneously on the joint surfaces of the first substrate 100 and the second substrate 200. Additionally, the groove 510 is formed in a partial area of the second substrate 200 and may be formed on a surface opposite to the bonding surface of the first substrate 100 and the second substrate 200.
  • the groove 510 has a shape etched from the surface of the joint surface of the first substrate 100 and the second substrate 200, that is, the surface of the mutually bonded surface, or When formed in some areas, it may be formed in a shape etched from the surface opposite to the bonding surface.
  • the groove 510 suppresses the propagation of defects by forming a groove in a partial area of the bonded structure and suppresses the propagation of defects due to the diffusion of fine particles. That is, when particles (P) exist at the bonding interface as a defect generating factor, the defect generating area was previously enlarged by these particles. However, in the present invention, the groove 510 is formed to minimize the defect diffusion area caused by the particles. It was meant to be suppressed.
  • These grooves 510 are formed to a predetermined depth through dry or/and wet etching on the first substrate 100 or/and the second substrate 200, and are formed on the first substrate 100 or/and the second substrate 200 ( A single or a plurality of grooves 510 may be formed on 200). Additionally, if necessary, a plurality of grooves 510 may be formed and implemented in a predetermined pattern. These patterns may be regular or irregular.
  • the groove 510 by adjusting the position and shape of the groove 510, it can be formed to be more effective in suppressing the spread of defects depending on the state of the bonding surface between different substrates or the state and type of defects.
  • the groove 510 may be formed on the bonding surface of the first substrate 100 or the second substrate 200, respectively, or may be formed on the opposite side of the bonding surface of the second substrate 200.
  • the longitudinal cross-sectional shape may be symmetrical or asymmetrical, such as a square or triangle, or the cross-sectional shape may be variously formed, such as polygonal, circular, or oval.
  • the groove 510 having a triangular longitudinal cross-section is easier to guide the diffusion direction of defects in a specific direction than the groove 510 having a square shape, thereby effectively suppressing the influence of defects.
  • the groove 510 formed as an asymmetrical triangle by adjusting the angle of the base of the triangle the effect on the substrate due to defects in the asymmetric direction can be induced, so that defects such as particles at the bonding interface can be induced.
  • the shape of the groove 510 can be adjusted so that the groove 510 contains particles and the defective area is concentrated around the groove 510, or by inducing a crack in the weak part of the groove 510. It is also possible to prevent the defect area from expanding.
  • these grooves 510 are formed on the bonding surface or on the surface opposite the bonding surface of the second substrate 200, depending on the state of the bonding surface between different substrates or the type of defect, and are implemented as a single pattern or as a continuous pattern. They can be implemented, and they can also be formed regularly or irregularly. This makes it possible to effectively suppress the spread of defects in a wider area.
  • the groove 510 may be formed in a single pattern or in a continuous pattern corresponding to the dicing line of the bonding structure (FIG. 4).
  • unit devices manufactured at the wafer level are separated into unit devices through a dicing process.
  • the groove 510 By forming the groove 510 to include a dicing line, the process is convenient and wafer (substrate) utilization is improved. It was made possible.
  • the grooves 510 are formed in a grid shape along the dicing line (FIG. 4(a)), wafers discarded due to an increase in device formation area can be minimized.
  • the substrate (wafer) is generally formed in a circular shape
  • the groove 510 is formed radially from the center of the bonding structure (FIG. 4(b)), so that the bonding area can be increased and bonding strength can be increased. there is.
  • the defect area is limited by the groove 510, and the remaining area becomes a device formation area, and the defect area is limited to increase the number of device formation areas.
  • the second substrate 200 on which the groove 510 is formed in this way is transported and bonded to the first substrate 100, or the second substrate 200 is placed on a separate carrier substrate C and then the first substrate 100 is connected to the first substrate 100. It can be bonded by various methods suitable for the manufacturing environment, such as transferring onto (100) and bonding.
  • a temporary adhesive layer 400 may be provided between the carrier substrate C and the second substrate 200, and a thin film layer 300 for improving properties may be further provided on the support substrate.
  • the second substrate 200 may be thinned to a predetermined thickness if necessary, and the thickness of the second substrate 200 can be adjusted according to the device to which the bonding structure is to be applied. Perform.
  • the second substrate 200 when applied as a piezoelectric element, is formed of a piezoelectric substrate material and the first substrate 100 is formed as a support substrate, and the second substrate 200 is thinned to provide high frequency This is to enable band-passing.
  • piezoelectric substrate materials for high frequencies such as the 5G band are required, and for this purpose, a thinner piezoelectric substrate is needed.
  • the second substrate piezoelectric substrate
  • the coupling coefficient and resonance frequency depending on the thickness of LiTaO 3 or LiNbO 3 increase when the thickness of the piezoelectric substrate is 0.2 times or less than the period of the electrode.
  • high-frequency operation in a low-loss mode is more advantageous as the thickness of the piezoelectric substrate becomes thinner.
  • a penetrating portion is formed in a portion of the bonded structure to limit the spread of defects.
  • the penetrating portion is formed to penetrate upward and downward in a portion of the second substrate 200 to suppress the propagation of defects and the propagation of defects due to diffusion of fine particles.
  • these penetrating portions are preferably formed to include a dicing line.
  • the penetrating portion is formed into a predetermined shape and size by dry or/and wet etching on the second substrate 200, and is formed single or plural on the second substrate 200. It can be. Additionally, the penetrating portion may be formed in a predetermined pattern, similar to the groove 510, and may be arranged in a regular manner.
  • the defect area is concentrated around the penetration part or by inducing cracks to prevent the defect area from expanding.
  • the second substrate 200 with the penetrating portion formed in this way is transported and bonded to the first substrate 100, or the second substrate 200 is placed on a separate carrier substrate C and then the first substrate 100 is connected to the first substrate 100. It can be bonded by various methods suitable for the manufacturing environment, such as transferring onto the image and bonding.
  • a temporary adhesive layer 400 may be provided between the carrier substrate C and the second substrate 200, and a thin film layer 300 for improving properties may be further provided on the support substrate.
  • the second substrate 200 can be thinned to a predetermined thickness if necessary. This adjusts the thickness of the second substrate 200 according to the device to which the bonding structure is to be applied, making it advantageous to apply it in a high-frequency mode with small loss when applied to a piezoelectric device as described above.
  • the second substrate 200 may be separated to form a spaced portion 530. It is preferable to separate the second substrate 200 from the first substrate 100 used as a support substrate to form the spaced portion 530.
  • the second substrate 200 is separated into a predetermined size according to the state of the bonding surface between the heterogeneous substrates or the type of defect and is bonded to the first substrate 100 with a spaced portion 530 formed. , propagation of defects is suppressed by the spaced portion 530.
  • the second substrate 200 is separated into device units and the spaced portion 530 is implemented.
  • the second substrate 200 may be separated into a certain size, bonded, and then separated into elements.
  • Separating the second substrate 200 to form the spaced portion 530 can be accomplished through dry and/or wet etching, or a dicing process. By forming the separation portion 530 in this way, a CMP process can be performed if necessary after dicing, which has the advantage of further shortening the CMP process time.
  • the separated second substrate 200 When attempting to bond the separated second substrate 200 to the first substrate 100 (support substrate), it can be bonded to the first substrate 100 either singly or simultaneously by a pick and place process. , by various methods suitable for the manufacturing environment, such as a method of seating the second substrate 200 with the spacer 530 formed on a separate carrier substrate (C) and then transferring and bonding it on the first substrate 100. can be joined.
  • a temporary adhesive layer 400 may be provided between the carrier substrate C and the second substrate 200, and a thin film layer 300 for improving properties may be further provided on the support substrate.
  • the second substrate 200 can be thinned to a predetermined thickness if necessary. This adjusts the thickness of the second substrate 200 according to the device to which the bonding structure is to be applied, making it advantageous to apply it in a high-frequency mode with small loss when applied to a piezoelectric device as described above.
  • a groove 510 is formed in a partial region of the bonding structure of a heterogeneous substrate, a penetrating portion is formed in a partial region of the bonding structure, or the second substrate 200 is separated to form a spaced portion ( 530) is formed to limit the spread of defects in the groove 510, the through portion, or the spaced portion 530 when bonding different substrates.
  • the groove 510, the penetrating portion, and the spaced portion 530 may be formed separately in the joint structure, or two or more may be formed in combination, if necessary.
  • a thin film layer 300 may be further formed between the heterogeneous substrate, that is, between the first substrate 100 and the second substrate 200 to improve properties.
  • the thin film layer 300 is intended to improve the characteristics of a device made of a bonding structure, and is formed to a uniform thickness on the first substrate 100 (support substrate) to maintain surface roughness and improve bonding uniformity. .
  • the thin film layer 300 is formed on the first substrate 100 with a thickness quantized corresponding to an integer multiple of the minimum unit thickness with respect to the growth direction, and the state of the bonding interface, the state and type of defects, and the bonding surface are determined. Thickness control is performed using the above method considering the condition of the substrate. This ensures that the surface roughness is maintained.
  • the thin film layer 300 may be one of SiO 2 , Si-LiNbO 3 , Si-LiTaO 3 , Si-InP, Si-GaAs, Si-Ge, or may be formed as a multilayer of two or more depending on the type of heterogeneous substrate.
  • a technology for inducing uniform thickness and maintaining surface roughness through such thickness control please refer to "Nanoscale thin film structure and method for implementing the same" (registration number: 10-2380306) filed by the present inventor.
  • the thin film layer 300 may be implemented by a CVD method including a dry or/and wet etching process according to a mask patterning process.
  • one or more of the grooves 510, penetrating portions, and spacing portions 530 may be formed, thereby limiting the spread of defects at the bonding interface.
  • the force due to the difference in thermal expansion coefficient that occurs due to a mismatch in thermal expansion when the temperature increases or decreases is applied to the portion that is not bonded by the groove 510, the penetrating portion, and the spaced portion 530, or to the groove 510 and penetrating portion.
  • the substrate which is concentrated in the portion and the spaced portion 530 and has a large coefficient of thermal expansion while becoming weaker, is relieved as cracks occur around the groove 510, the penetration portion, and the spaced portion 530, thereby increasing the bonding strength and bonding in other areas. Uniformity increases.
  • the bonding surface of the first substrate 100 and the second substrate 200 may be subjected to hydrophobic or hydrophilic treatment to improve bonding.
  • hydrophobic surface treatment or hydrophilic surface treatment may be performed on the bonding surface.
  • the surface treatment may be performed on either or both the first substrate 100 and the second substrate 200.
  • the surface treatment can be implemented by various known methods.
  • hydrophilic surface treatment can be implemented by forming an oxide layer on the substrate or performing oxygen plasma surface treatment, etc.
  • hydrophobic surface treatment can be implemented by coating with a hydrophobic material or plasma treatment.
  • hydrophilic surface treatment or charging treatment may be performed on each of the groove 510, the penetrating portion, and the spaced portion 530.
  • hydrophilic surface treatment or charging treatment is performed on each of the groove 510, the penetrating portion, and the spacing portion 530, so that the surface treatment gas is applied to the groove 510, the penetrating portion, and the spacing portion 530. It is trapped or released to contribute to the increase in bonding uniformity and bonding strength.
  • the hydrophilic surface treatment can be implemented by forming an oxide layer on the groove 510, the penetration portion, and the spaced portion 530 through a patterning process, or by performing oxygen plasma surface treatment, etc., and the charging treatment is performed using an ionizer. ) can be implemented through. That is, static electricity is generated locally in the groove 510, the penetrating portion, and the spaced portion 530.
  • a bonding structure in which a first substrate 100 and a second substrate 200 of a different type from the first substrate 100 are bonded to the first substrate 100.
  • a thin film layer 300 is formed between the first substrate 100 and the second substrate 200, and the thin film layer 300 is separated to form a spaced portion 530, so that the first substrate 100 When bonding the second substrate 200 to the second substrate 200, the spread of defects is limited in the spaced portion 530.
  • a thin film layer 300 is provided between the first substrate 100 and the second substrate 200, and the thin film layer 300 is separated to form a separation portion 530. This is to limit the spread of defects.
  • the thin film layer 300 may be formed on the first substrate 100 with a thickness quantized corresponding to an integer multiple of the minimum unit thickness in the growth direction, and the thin film layer 300 may be formed of SiO 2 , Si-LiNbO 3 , Si-LiTaO 3 , Si-InP, Si-GaAs, Si-Ge, or two or more of them may be formed as a multilayer.
  • the thin film layer 300 may be deposited by a CVD method for a total process time that is an integer multiple of the unit process time corresponding to the minimum unit thickness and the no-growth time.
  • FIG. 2 is a schematic diagram showing Example 1 of the present invention, in which a silicon wafer (support substrate) was used as the first substrate 100 and LiTaO 3 (piezoelectric substrate) was used as the second substrate 200.
  • a silicon wafer support substrate
  • LiTaO 3 pieoelectric substrate
  • a silicon wafer was prepared, and a groove 510 was formed on a portion of the silicon wafer, that is, on the surface that serves as the bonding surface of the heterogeneous substrate. Then, LiTaO 3 was bonded onto the silicon wafer on which the groove 510 was formed. At this time, heat or mechanical pressure can be applied to join as needed.
  • the diffusion of the defective area is limited by the groove 510, so that the device formation area in the bonded structure without deterioration in bonding strength and bonding uniformity becomes wider.
  • the defect area caused by the particle P expands, and as the defect area spreads further due to subsequent processes, etc., the area of the device formation area decreases and productivity decreases.
  • gas due to outgassing due to surface treatment can be effectively released or trapped in the groove 510, thereby further improving bonding uniformity and bonding strength.
  • FIG. 3 is a schematic diagram showing Example 2 of the present invention, and description of parts that are the same as Example 2 will be omitted.
  • Example 2 In the same manner as Example 2, first prepare a silicon wafer, form a groove 510 on a portion of the silicon wafer, that is, on the surface that becomes the bonding surface of the heterogeneous substrate, and then form a groove 510 on the silicon wafer on which the groove 510 was formed. LiTaO 3 was bonded. In the final step, thinning of the second substrate 200 was performed.
  • Example 2 of the present invention thinning of the second substrate 200 was implemented by a CMP (Chemical Mechanical Polishing) process, and was formed to a thickness of 10 ⁇ m or less.
  • CMP Chemical Mechanical Polishing
  • FIG. 5 is a schematic diagram showing Example 3 of the present invention, and description of some parts that are the same as Example 1 will be omitted.
  • Example 3 LiTaO 3 was bonded to the carrier substrate (C) as a piezoelectric substrate using a temporary adhesive, etc., and a groove 510 was formed in a partial area of the bonding surface of the LiTaO 3 substrate. Then, the LiTaO 3 substrate on which the groove 510 was formed was transferred onto the silicon wafer.
  • FIG. 6 is a schematic diagram showing Example 4 of the present invention, and description of parts that are the same as Example 1 will be omitted.
  • Example 4 thinning was carried out in the last step of Example 3.
  • Example 4 of the present invention thinning of the second substrate 200 was implemented by a CMP process, and was formed to a thickness of 10 ⁇ m or less. By thinning the piezoelectric substrate, the coupling coefficient was increased and it was advantageous for high-frequency operation.
  • FIG. 7 is a schematic diagram showing Example 5 of the present invention, and description of some parts that are the same as Example 1 will be omitted.
  • Example 5 SiO 2 was formed as a thin film layer 300 on a silicon wafer.
  • a LiTaO 3 substrate with grooves 510 formed on the silicon wafer on which the thin film layer 300 was formed was transfer bonded.
  • thinning was performed.
  • the thickness of the thin film layer 300 is controlled in consideration of the state of the bonding interface, the state and type of defects, and the state of the bonded substrate to maintain surface roughness, and is intended to further increase bonding strength.
  • FIG. 8 is a schematic diagram showing Example 6 of the present invention, and description of some parts that are the same as Example 1 will be omitted.
  • Example 6 is the same as Example 5, and shows that the longitudinal cross-section of the groove 510 is triangular.
  • the triangular groove 510 By forming the triangular groove 510, it is easy to guide the direction of defect diffusion in a specific direction, thereby effectively suppressing the influence of defects.
  • the shape of the groove 510 can be adjusted so that the groove 510 includes particles P and the defective area is concentrated around the groove 510, and cracks can be formed in the weak part of the groove 510. It can also be induced to prevent the defect area from expanding.
  • FIG. 9 is a schematic diagram showing Example 7 of the present invention, and description of parts that are the same as Example 1 will be omitted.
  • Example 7 grooves 510 were formed on the second substrate 200, and a triangular groove 510 pattern was continuously formed on the opposite side of the bonding surface, not on the bonding surface.
  • the groove of the above shape absorbs the strain caused by the particle (P) and the second substrate 200 is bent or cut around the groove 510, causing the particle ( By limiting the diffusion of the bond due to P), the defective bonding area is minimized.
  • FIG. 10 is a schematic diagram showing Example 8 of the present invention, and description of parts that are the same as Example 1 will be omitted.
  • Example 8 is the same as Example 7, and aims to thin the second substrate 200 in the final step.
  • FIG 11 is a schematic diagram showing Example 9 of the present invention, and description of parts that are the same as Example 1 will be omitted.
  • Example 9 is the same as Example 8, except that the thin film layer 300 is formed on the first substrate 100, the second substrate 200 is bonded, and then the second substrate 200 is thinned first. , a groove was formed on the opposite side of the bonding surface of the second substrate 200 to increase strain absorption due to defects.
  • FIG. 12 is a schematic diagram showing Example 10 of the present invention, and description of parts that are the same as Example 1 will be omitted.
  • Example 10 a thin film layer 300 was formed on the first substrate 100, and the thin film layer 300 was separated to form a spaced portion 530. Separation of the thin film layer 300 may be implemented by an etching process using a patterning process. Then, a second substrate 200 was bonded on top of it.
  • the second substrate 200 was thinned, or the second substrate 200 was separated into unit elements by an etching process or a dicing process using a patterning process, and then the second substrate 200 was thinned.
  • This separation process of the thin film layer 300 limits the spread of defects and at the same time reduces the edge bird phenomenon in the subsequent PR (photoresist) process, thereby minimizing defects.
  • Example 11 of the present invention are schematic diagrams showing Example 11 of the present invention, and descriptions of parts that are the same as Example 1 will be omitted.
  • Example 11 the second substrate 200 is formed on the carrier substrate C through the temporary adhesive layer 400, and then separated to form a spaced portion 530, which is placed on the first substrate 100. It is transcriptionally conjugated to .
  • FIGS. 13 and 14 show that the CMP process can be omitted by using a thin second substrate 200, and in FIGS. 15 and 16, a CMP process is performed on the second substrate 200 to achieve thinning.
  • the second substrate 200 when the second substrate 200 is separated from the beginning to form the spaced portion 530 and then bonded, not only does it limit the spread of defects (particles (P), outgassing, difference in thermal expansion coefficient), but also the second substrate 200 Even if the thickness of (200) is thick, bonding is easy, and the partial decrease in bonding strength due to surface flatness can be partially resolved. This can further improve joint strength through a high-temperature, high-pressure process.
  • FIG 17 is a schematic diagram showing Example 12 of the present invention, and description of parts that are the same as Example 1 will be omitted.
  • Example 12 a thin film layer 300 was formed on the first substrate 100, and a separation process was performed to form a spaced portion 530. After that, the second substrate 200 was bonded, and a groove 510 with a triangular longitudinal cross section was formed on the opposite side of the bonded surface. This was then thinned out. The final second substrate 200 was formed separately for each unit device, and the thin film layer 300 was formed separately correspondingly.
  • Figure 18 is a schematic diagram showing Example 13 of the present invention, and description of parts that are the same as Example 1 will be omitted.
  • Example 13 a thin film layer 300 was formed on the first substrate 100, and a separation process was performed to form a spaced portion 530. After that, the second substrate 200 was bonded, and a groove 510 with a triangular longitudinal cross section was formed on the opposite side of the bonded surface. This was then thinned out.
  • Figures 19 and 20 are shown to supplement the operation and effect of the present invention.
  • Figure 19 shows the effect of defects in the conventional joining process
  • Figure 20 shows the effect of defects in the joining process according to an embodiment of the present invention. This shows the effect of the defect.
  • a thin film layer is formed on a first substrate, and a second substrate is bonded on top of the thin film layer.
  • particles (P) exist at the bonding interface
  • a defective bonding area is formed by spreading around the particles (P) (third figure).
  • the defective joint area is transferred and spreads further (fourth picture).
  • the device formation area is reduced, resulting in a lot of loss.
  • Figure 20 shows a thin film layer 300 formed on a first substrate, the thin film layer 300 separated to form a spaced portion 530, and then a second substrate 200 bonded on top of the thin film layer 300. Even if particles P exist at the bonding interface, defects are prevented from spreading due to the spaced portion 530 of the thin film layer 300, thereby increasing the device formation area, resulting in an economical advantage.
  • FIG. 21 is a schematic diagram showing a SAW (Surface Acoustic Wave) filter element, which is an elastic wave element using a bonding structure of heterogeneous substrates according to an embodiment of the present invention.
  • SAW Surface Acoustic Wave
  • a second substrate (LiTaO 3 , piezoelectric substrate) 200 is formed by bonding to a first substrate (silicon wafer, support substrate) 100, and metal electrodes (Interdigital Transducers (IDTs)) (E) are placed on top of the second substrate (LiTaO 3 , piezoelectric substrate) 200. What was formed is shown.
  • IDTs Interdigital Transducers
  • the SAW filter element generates a surface acoustic wave on the surface of the piezoelectric substrate when an electric signal is applied to the metal electrode (E) on one side, and when the surface acoustic wave reaches the metal electrode (E) on the other side, it is converted back into an electric signal, making it a mobile phone. It is used as a band-pass filter in communication devices such as the like.
  • the present invention is intended to improve bonding strength and bonding uniformity by minimizing the effects of defects in the bonding interface of a structure where dissimilar substrates are bonded.
  • the present invention forms structures such as grooves, penetrating portions, and spaced apart portions that can limit the influence of defects on the bonding structure of heterogeneous substrates, thereby limiting the spread of defects when bonding with heterogeneous substrates, thereby increasing bonding strength. and to improve joint uniformity.
  • gas due to outgassing according to surface treatment can be effectively released or trapped in the groove, penetration portion, and spaced apart portion, thereby further improving bonding uniformity and bonding strength.
  • the force due to the difference in thermal expansion coefficient that occurs due to the mismatch in thermal expansion that occurs when the temperature increases or decreases is concentrated on the portion that is not bonded by the groove, penetration portion, and spaced apart portion, or on the groove, penetrating portion, and spaced spaced portion.
  • a substrate that is weaker and has a higher coefficient of thermal expansion can be alleviated as cracks occur around grooves, penetrations, and separations, thereby improving bonding strength and bonding uniformity.

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

상기 목적을 달성하기 위해 본 발명은, 제1기판과, 상기 제1기판 상에 상기 제1기판과 다른 이종(異種)의 제2기판이 접합된 접합 구조체에 있어서, 상기 접합 구조체의 일부 영역에 그루브가 형성되거나, 상기 접합 구조체의 일부 영역에 관통부가 형성되거나, 상기 제2기판이 분리되어 이격부가 형성되거나, 상기 그루브, 상기 관통부 및 상기 이격부 중 둘 이상이 복합적으로 형성되어, 상기 제1기판과 상기 제2기판의 접합시 결함의 확산이 상기 그루브, 상기 관통부 또는 상기 이격부에서 제한되는 것을 특징으로 하는 이종 기판의 접합 구조체 및 그 제조방법 그리고 이를 이용한 탄성파 소자를 기술적 요지로 한다.

Description

이종 기판의 접합 구조체 및 그 제조방법 그리고 이를 이용한 탄성파 소자
본 발명은 이종 기판이 접합된 구조체의 접합 계면에 결함이 존재하는 경우, 이의 영향을 최소화하여 접합 강도 및 접합 균일도를 개선시킨 이종 기판의 접합 구조체 및 그 제조방법 그리고 이를 이용한 탄성파 소자에 관한 것이다.
본 발명을 지원한 국가연구개발사업은 아래와 같다.
과제고유번호 1711154893
과제번호 2020M3H4A3081731
부처명 과학기술정보통신부
과제관리전문기관 한국연구재단
연구사업명 2020년도 소재혁신선도프로젝트사업
연구과제명 유기금속기상성장법을 이용한 초격자 응용 반도체 소재 성장 기술 개발
과제수행기관명 (재)한국나노기술원
연구기간 2020.05.15 ~ 2022.12.31
과제고유번호 1711173218
과제번호 2022M3H4A3051764
부처명 과학기술정보통신부
과제관리전문기관 한국연구재단
연구사업명 나노소재기술개발
연구과제명 고주파 필터용 6인치급 LiTaO3 on Si 이종접합 웨이퍼 개발
과제수행기관명 (재)한국나노기술원
연구기간 2022.04.08 ~ 2022.12.31
압전 재료를 이용한 탄성파 소자는 탄성 표면파(Surface Acoustic Wave, SAW) 소자나 박막 공진자(Film Bulk Acoustic Resonator, FBAR) 등이 있다.
일반적으로 탄성파 소자는 금속 전극(Interdigital Transducers(IDTs))이 형성된 압전 기판을 포함하며, 일측의 금속 전극에 전기 신호를 인가하면 압전 기판 표면에 탄성 표면파가 발생되고, 상기 탄성 표면파가 다른 쪽 금속 전극에 도달하면 다시 전기신호로 변환되는 것으로, 전파 손실이 작고, 소형화가 가능하며, 반도체 제작 공정에서 제작될 수 있어 낮은 가격으로 제조가 가능하여, 휴대 전화 등과 같은 통신 기기에서의 대역 통과 필터로서 널리 이용되고 있다.
이러한 탄성파 소자의 고성능화를 도모하기 위한 것으로, 온도에 따른 압전 기판의 물리적 변화를 최소화하고, 주파수 변동을 줄이기 위해 압전 기판과는 다른 지지 기판을 압전 기판에 접합하는 기술이 연구되고 있다.
특히, 지지 기판은 압전 기판보다 열팽창계수가 작은 것으로, 이를 압전 기판에 접합함으로써 온도 변화에 대해 압전 기판의 물리적 변화를 최소화하고, 주파수 특성 변화를 억제시키게 된다.
이러한 압전 기판과 이종의 지지 기판을 접합함에 있어서, 접합 강도와 접합 균일도를 저해하는 미세 입자 파티클은 파티클의 크기 자체보다 훨씬 넓은 면적에 걸쳐 접합에 부정적 영향을 끼친다.
이로 인해 후속 공정에서 점점 더 접합이 떨어지는 부분이 넓어지는 현상이 발생하게 된다. 즉, 압전 기판과 지지 기판의 접합 시 그 사이에 임의의 의도하지 않은 파티클은 접합 시 접합 불량의 면적이 넓어지게 하거나 적어도 그 면적에 해당하는 만큼 접합 강도가 떨어지게 한다.
또한 접합 시 압력에 의해 파티클이 파괴되어 더 작은 파티클로 나뉘어 퍼지는 경우 더 넓은 접합 불량 면적에 걸쳐 접합 강도에 더욱 부정적인 영향을 미치게 된다. 더구나, 압력에 의해 파괴되지 않거나 넓이가 늘어나지 않는 매우 단단한 입자의 경우, 압전 기판 또는 지지 기판 자체에 결함 또는 입자를 발생시킬 수 있다.
도 1은 이종 기판 간의 접합시(예컨대, 압전 기판과 이종의 지지 기판 간의 접합) 파티클에 의한 접합 불량 상태를 나타낸 모식도로서, {입자의 높이(h)/tanθ}^2 *π에 해당하는 면적에 걸쳐 접합 불량을 발생시킬 수 있으며, 후속 공정에서의 열 또는 기계적 에너지에 의해 접합 불량 영역[{입자의 높이(h)/tanθ+α}^2 *π]이 더욱 확산되게 된다.
그러나 실질적으로는 문헌(https://doi.org/10.1002/9783527822492.ch62, Surface and Interface Science: Volume 9: Applications of Surface Science I, Volume 9 Editor(s):Klaus Wandelt, Chapter 62 Wafer Bonding, p.79)에 따르면 입자 직경의 1만배 면적에 걸쳐 접합 불량을 발생시킨다고 알려져 있다.
따라서, 파티클 농도를 낮추는 것이 바람직하지만, 이를 위한 유지 관리 비용이 많이 소요되고 있어, 이의 해결책이 필요한 실정이다.
또한 이종 재질 기판 간 접합 강도를 높이기 위해 표면 처리(Si의 경우 HF처리-승온하면서 가압)를 수행하는데, 이 과정에서 표면처리 가스(Si의 경우 HF처리했다면 수소)가 배출(아웃개싱, out gassing)되어 접합 부분에 트랩(trap)되어 접합 균일도와 강도에 악영향을 주고 있다.
더구나, 승온을 하면 열팽창계수 차이로 인해 더 늘어나는 소재의 기판은 스트레스를 받는데, 이때 접합이 약한 부분의 접합이 분리될 수 있어, 상기의 부정적인 영향이 더욱 악화될 수 있다.
한편 기존의 이종 기판 간의 접합 강도를 개선시키기 위한 다양한 선행기술들이 나와 있으며, 대한민국 특허청 공개특허공보 10-2018-0102615호, 10-2019-0133793호, 10-2021-0005738호, 10-2021-0006995호 등이 있다.
상기 종래 기술들은 이종 기판 간의 접합 강도를 개선시키기 위해, 지지 기판의 표면 거칠기를 특정하거나, 접합층의 표면 및 지지 기판의 표면에 중성화 빔을 조사하거나, 지지 기판과 접합층 사이에 비정질층을 구비하는 것을 특징으로 하고 있다.
그러나 상기 종래 기술들은 일반적으로 지지 기판의 표면을 활성화하는 등 접합부분의 물성을 개선하여 접합 강도를 개선시키는 것에 집중되고 있으며, 상술한 바와 같이 파티클의 존재로 인한 접합 강도를 악화시키는 부분에 대해서는 전혀 고려하고 있지 않다.
본 발명은 이종 기판의 접합 구조체에 결함의 영향을 제한시킬 수 있는 그루브(groove), 관통부, 이격부와 같은 구조를 형성하여, 이종 기판과의 접합시 결함의 확산이 제한되도록 하여 접합 강도 및 접합 균일도를 개선시킨 이종 기판의 접합 구조체 및 그 제조방법 그리고 이를 이용한 탄성파 소자의 제공을 그 목적으로 한다.
상기 목적을 달성하기 위해 본 발명은, 제1기판과, 상기 제1기판 상에 상기 제1기판과 다른 이종(異種)의 제2기판이 접합된 접합 구조체에 있어서, 상기 접합 구조체의 일부 영역에 그루브가 형성되거나, 상기 접합 구조체의 일부 영역에 관통부가 형성되거나, 상기 제2기판이 분리되어 이격부가 형성되거나, 상기 그루브, 상기 관통부 및 상기 이격부 중 둘 이상이 복합적으로 형성되어, 상기 제1기판과 상기 제2기판의 접합시 결함의 확산이 상기 그루브, 상기 관통부 또는 상기 이격부에서 제한되는 것을 특징으로 하는 이종 기판의 접합 구조체 및 그 제조방법 그리고 이를 이용한 탄성파 소자를 기술적 요지로 한다.
또한, 상기 그루브 또는 상기 관통부는, 상기 제1기판 또는/및 상기 제2기판의 일부 영역에 형성될 수 있으며, 상기 제1기판과 상기 제2기판의 접합면에 형성되거나, 상기 제2기판의 일부 영역에 형성되며, 상기 제1기판과 상기 제2기판의 접합면 반대면에 형성될 수도 있다.
또한, 상기 그루브는, 단일 패턴 또는 연속적인 패턴으로 규칙적 또는 불규칙적으로 형성될 수 있으며, 상기 그루브는, 상기 단일 패턴 또는 연속적인 패턴의 배열이 상기 접합 구조체의 다이싱 라인(dicing line)에 대응하여 형성되는 것이 바람직하다. 또한, 상기 그루브 또는 상기 관통부는, 상기 접합 구조체의 중심부로부터 방사형으로 형성될 수 있다
또한, 상기 그루브는, 종단면 형상이 대칭형 또는 비대칭형의 사각형 또는 삼각형으로 형성될 수 있으며, 상기 그루브는, 횡단면 형상이 다각형 또는 원형일 수도 있다.
또한, 상기 관통부는, 상기 접합 구조체의 다이싱 라인(dicing line)을 포함하는 것이 바람직하다.
또한, 상기 접합 구조체는, 상기 제1기판과 상기 제2기판의 사이에 박막층이 더 형성되는 것이 바람직하다.
또한, 상기 박막층은, 상기 제1기판 상에 성장 방향에 대한 최소 단위 두께의 정수배에 대응하여 양자화된 두께로 형성되는 것이 바람직하며, 상기 박막층은, SiO2, Si-LiNbO3, Si-LiTaO3, Si-InP, Si-GaAs, Si-Ge SiO2, Si-LiNbO3, Si-LiTaO3, Si-InP, Si-GaAs, Si-Ge, Si-AlN, Si-GaP, Si-InAs, Si-InSb, Si-AlSb, Si-Ba2NaNb5O5, Si-Pb2KNb5O15, Si-PZT, Si-CIGS 중 어느 하나이거나, 둘 이상이 다층으로 형성될 수 있다.
또한, 상기 박막층은, 상기 최소 단위 두께에 대응하는 단위 공정 시간을 정수배한 시간과 무성장 시간을 합한 총 공정 시간 동안 CVD 방법에 의해 증착될 수 있다.
또한, 상기 박막층의 일부 영역에는, 그루브, 관통부 및 이격부 중 어느 하나 이상이 형성될 수 있다.
또한, 상기 접합 구조체는, 상기 제2기판이 소정 두께로 박판화된 것이 바람직하다.
또한, 상기 제1기판과 상기 제2기판의 접합면에는, 접합 증진을 위한 소수성 또는 친수성 표면 처리가 이루어질 수 있다.
또한, 상기 그루브, 상기 관통부 및 상기 이격부 각각에는 친수성 표면 처리 또는 대전 처리될 수도 있다.
본 발명은 이종 기판이 접합된 구조체의 접합 계면에 결함이 존재하는 경우, 이의 영향을 최소화하여 접합 강도 및 접합 균일도를 개선시키기 위한 것이다.
특히 본 발명은 이종 기판의 접합 구조체에 결함의 영향을 제한시킬 수 있는 그루브(groove), 관통부, 이격부와 같은 구조를 형성하여, 이종 기판과의 접합시 결함의 확산이 제한되도록 하여 접합 강도 및 접합 균일도를 개선시키고자 하는 것이다.
이와 같이 그루브에 의해 결함 영역의 확산이 제한되어 접합 구조체에 있어서 접합 강도 및 접합 균일도가 저하되지 않은 소자형성 영역이 보다 넓어지게 되는 것이다.
또한 이종 기판 간의 접합에 있어서 표면처리에 따른 아웃개싱에 의한 가스를 상기 그루브, 관통부 및 이격부에서 효과적으로 방출 또는 트랩할 수 있어서, 접합 균일도를 더욱 향상시키면서 접합 강도도 향상시킬 수 있다.
또한 이종 기판 간의 접합 후, 온도 증감시 발생하는 열팽창의 불일치로 발생하는 열팽창계수 차이에 의한 힘이 상기 그루브, 관통부 및 이격부에 의해 접합되지 않는 부분 또는 그루브, 관통부 및 이격부에 집중되어, 더 약하면서 열팽창계수가 큰 기판이 그루브, 관통부 및 이격부를 중심으로 크랙이 발생하면서 완화되어 오히려 접합 강도와 접합 균일도를 개선시킬 수 있다.
또한, 처음부터 제2기판을 분리하여 이격부를 형성하여 접합시키는 경우, 결함(파티클, 아웃개싱, 열팽창계수 차이)의 확산을 제한할 뿐만 아니라, 제2기판의 두께가 두꺼워도 접합이 용이하고, 표면의 플랫니스(flatness)에 의한 접합 강도의 부분적인 감소 현상을 일부 해결할 수 있게 된다. 이는 고온, 고압 공정으로 접합 강도를 더욱 향상시킬 수 있다.
도 1 - 이종 기판 간의 접합시 파티클에 의한 접합 불량 상태를 나타낸 모식도.
도 2 - 본 발명의 실시예 1를 나타낸 모식도.
도 3 - 본 발명의 실시예 2를 나타낸 모식도.
도 5 - 본 발명의 실시예 3을 나타낸 모식도.
도 6 - 본 발명의 실시예 4를 나타낸 모식도.
도 7 - 본 발명의 실시예 5를 나타낸 모식도.
도 8 - 본 발명의 실시예 6을 나타낸 모식도.
도 9 - 본 발명의 실시예 7을 나타낸 모식도.
도 10 - 본 발명의 실시예 8을 나타낸 모식도.
도 11 - 본 발명의 실시예 9를 나타낸 모식도.
도 12 - 본 발명의 실시예 10을 나타낸 모식도.
도 13 내지 도 16 - 본 발명의 실시예 11을 나타낸 모식도.
도 17 - 본 발명의 실시예 12를 나타낸 모식도.
도 18 - 본 발명의 실시예 13을 나타낸 모식도.
도 19 - 종래의 접합공정에 있어서 결함의 영향을 나타낸 모식도.
도 20 - 본 발명의 일실시예에 따른 접합공정에 있어서 결함의 영향을 나타낸 모식도.
도 21 - 본 발명의 일실시예에 따른 이종 기판의 접합 구조체를 이용한 탄성파 소자로, SAW(Surface Acoustic Wave) 필터 소자를 나타낸 모식도.
본 발명은 이종 기판이 접합된 구조체의 접합 계면에 결함이 존재하는 경우, 이의 영향을 최소화하여 접합 강도 및 접합 균일도를 개선시키기 위한 것이다.
특히 본 발명은 이종 기판의 접합 구조체에 결함의 영향을 제한시킬 수 있는 그루브(groove), 관통부, 이격부와 같은 구조를 형성하여, 이종 기판과의 접합시 결함의 확산이 제한되도록 하여 접합 강도 및 접합 균일도를 개선시키고자 하는 것이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 다양한 실시예에 대해 상세히 설명하고자 한다. 도 2는 본 발명의 실시예 1를 나타낸 모식도이고, 도 3은 본 발명의 실시예 2를 나타낸 모식도이고, 도 5는 본 발명의 실시예 3을 나타낸 모식도이고, 도 6은 본 발명의 실시예 4를 나타낸 모식도이고, 도 7은 본 발명의 실시예 5를 나타낸 모식도이고, 도 8은 본 발명의 실시예 6을 나타낸 모식도이고, 도 9는 본 발명의 실시예 7을 나타낸 모식도이고, 도 10은 본 발명의 실시예 8을 나타낸 모식도이고, 도 11은 본 발명의 실시예 9를 나타낸 모식도이고, 도 12는 본 발명의 실시예 10을 나타낸 모식도이고, 도 13 내지 도 16는 본 발명의 실시예 11을 나타낸 모식도이고, 도 17은 본 발명의 실시예 12를 나타낸 모식도이고, 도 18은 본 발명의 실시예 13을 나타낸 모식도이고, 도 19는 종래의 접합공정에 있어서 결함의 영향을 나타낸 모식도이고, 도 20은 본 발명의 일실시예에 따른 접합공정에 있어서 결함의 영향을 나타낸 모식도이며, 도 21은 본 발명의 일실시예에 따른 이종 기판의 접합 구조체를 이용한 탄성파 소자로, SAW(Surface Acoustic Wave) 필터 소자를 나타낸 모식도이다.
도시된 바와 같이 본 발명의 일실시예에 따른 이종 기판의 접합 구조체는, 제1기판(100)과, 상기 제1기판(100) 상에 상기 제1기판(100)과 다른 이종의 제2기판(200)이 접합된 접합 구조체에 있어서, 상기 접합 구조체의 일부 영역에 그루브(510)가 형성되거나, 상기 접합 구조체의 일부 영역에 관통부가 형성되거나, 상기 제2기판(200)이 소자 단위로 분리되어 이격부(530)가 형성되거나, 상기 그루브(510), 상기 관통부 및 상기 이격부(530) 중 둘 이상이 복합적으로 형성되어, 상기 제1기판(100)과 상기 제2기판(200)의 접합시 결함의 확산이 상기 그루브(510), 상기 관통부 또는 상기 이격부(530)에서 제한되는 것을 특징으로 한다.
본 발명에서의 이종 기판은 물리적 또는 화학적 성질이 상이한 종류의 기판을 의미하며, 상호 간에 물리적 또는 화학적 성질이 상이하여 물리적 또는 화학적 효과를 상쇄시키거나 상승시키는 어떠한 기판 종류여도 무방하다.
이러한 이종 기판을 본 발명에서는 제1기판(100), 제2기판(200)으로 칭하며, 제1기판(100)과, 상기 제1기판(100) 상에 상기 제1기판(100)과 다른 이종의 제2기판(200)이 접합된 것을 접합 구조체라고 한다. 또한 이러한 접합 구조체는 제1기판(100), 제2기판(200)이 복수개로 적층될 수도 있으며, 제1기판(100)과 제2기판(200)과의 사이에 특성 개선을 위한 다른 박막층(300)이 단수층 또는 복수층으로 형성될 수도 있다. 본 발명에서는 편의상 이러한 구성을 모두 접합 구조체라고 일컫는다.
본 발명의 일실시예로 탄성 표면파(Surface Acoustic Wave, SAW) 소자에 적합한 이종 기판의 접합 구조체를 구현하기 위해서 상기 제1기판(100)으로 실리콘 기판, 상기 제2기판(200)으로 압전 기판을 사용한다. 예컨대, 압전 기판으로는 LiTaO3, LiNbO3 , InP, GaAs, Ge, AlN, GaP, InAs, InSb, AlSb, Ba2NaNb5O5, Pb2KNb5O15, PZT, CIGS 등의 기판이 사용될 수 있다. 특히 LiTaO3, LiNbO3는 압전 기판으로 널리 사용되고 있으며, SAW(Surface Acoustic Wave) 필터 소자의 기판 재료로 사용되고 있다. 실리콘 기판은 편의상 실리콘 웨이퍼로 칭할 수도 있다.
여기에서 상기 압전 기판에 비해 실리콘 기판의 열팽창계수가 낮으므로, 이를 압전 기판에 접합함으로써 온도 변화에 대해 압전 기판의 물리적 변화를 최소화하고, 주파수 특성 변화를 억제시키게 된다. 따라서, 이러한 실리콘 기판을 압전 기판에 대한 지지 기판으로 일컫는다.
본 발명은 이러한 접합 구조체의 일부 영역에 그루브(groove)(510)가 형성되거나, 상기 접합 구조체의 일부 영역에 관통부가 형성되거나, 상기 제2기판(200)이 소자 단위로 분리되어 이격부(530)가 형성되거나, 상기 그루브(510), 상기 관통부 및 상기 이격부(530) 중 둘 이상이 복합적으로 형성되어, 상기 제1기판(100)과 상기 제2기판(200)의 접합시 결함의 확산이 상기 그루브(510), 상기 관통부 또는 상기 이격부(530)에서 제한되는 것을 특징으로 한다.
본 발명에서의 결함은 일반적으로 임의의 의도하지 않은 파티클(particle)이 접합 계면에 존재하여 접합 불량을 야기하고 이에 따른 접합 강도의 저하나 기판의 손상을 초래하는 현상을 주로 말한다.
또한 상기 결함은 접합 과정에서 표면 처리에 따른 아웃개싱(out gassing)되는 가스가 포집되어 접합 불량을 야기하거나 기판 간의 열팽창계수 차이로 인한 접합이 분리되거나, 기판의 표면 균일도 차이에 따른 접합 불량 등 기타 접합 강도나 접합 균일도를 저하시키는 모든 현상을 포함할 수 있다.
본 발명에서의 주요 결함 발생 인자로는 파티클, 아웃개싱, 이종 기판 간의 열팽창계수 차이에 의한 것이다.
먼저 본 발명의 일실시예로, 결함의 확산을 제한하기 위해 접합 구조체의 일부 영역에 그루브(510)를 형성하게 된다.
상기 그루브(510)는 접합 구조체의 일부 영역, 예컨대 상기 제1기판(100) 및 상기 제2기판(200) 중 어느 하나, 또는 둘 다에 형성될 수 있다. 바람직하게는 상기 제1기판(100)과 상기 제2기판(200)의 접합면에 각각 또는 동시에 형성될 수 있다. 또한 상기 그루브(510)는 상기 제2기판(200)의 일부 영역에 형성되며, 상기 제1기판(100)과 상기 제2기판(200)의 접합면의 반대면에 형성될 수 있다.
즉, 상기 그루브(510)는 상기 제1기판(100) 및 상기 제2기판(200)의 접합면 즉, 상호 접합되는 면의 표면으로부터 식각된 형상을 가지거나, 상기 제2기판(200)의 일부 영역에 형성된 경우에는 상기 접합면의 반대쪽 표면으로부터 식각된 형상으로 형성될 수 있다.
상기 그루브(510)는 접합 구조체의 일부 영역에 홈을 형성하여 결함의 전파를 억제하고, 미세한 파티클의 확산에 따른 결함의 전파를 억제하게 된다. 즉, 결함 발생 인자로 접합 계면에 파티클(P)이 존재하는 경우에 기존에는 이 파티클에 의해서 결함 발생 영역이 확대되었으나, 본 발명에서는 그루브(510)를 형성하여 파티클에 의한 결함 확산 영역을 최소화하거나 억제되도록 한 것이다.
이러한 그루브(510)는 제1기판(100) 또는/및 제2기판(200) 상에 건식 또는/및 습식 식각을 통해 소정 깊이로 형성되며, 제1기판(100) 또는/및 제2기판(200) 상에 단일개 또는 복수개의 그루브(510)를 형성할 수 있다. 또한, 필요에 따라 그루브(510)가 복수개로 형성되어 소정의 패턴으로 구현될 수 있다. 이러한 패턴은 규칙적일 수도 있고, 불규칙적일 수도 있다.
또한 상기 그루브(510)의 위치와 형상을 조절함으로써, 이종 기판 간의 접합면의 상태나 결함의 상태 및 종류에 따라, 결함의 확산 억제에 보다 효과적이도록 형성될 수 있다.
본 발명의 일실시예로는 상기 그루브(510)는, 제1기판(100) 또는 제2기판(200)의 접합면에 각각 형성되거나, 제2기판(200)의 접합면 반대면에 형성될 수 있으며, 종단면 형상이 대칭형 또는 비대칭형의 사각형 또는 삼각형으로 형성되거나, 횡단면 형상이 다각형 또는 원형, 타원형 등 다양하게 형성될 수 있다.
특히, 종단면이 삼각형으로 형성된 그루브(510)는 사각형으로 형성된 그루브(510)보다 결함 확산 방향을 특정 방향으로 유도하기가 용이하여, 효과적으로 결함의 영향력을 억제하게 된다.
예컨대, 삼각형의 밑변의 각도를 조절하여 비대칭형 삼각형으로 형성된 그루브(510)의 경우, 비대칭 방향으로의 결함에 의한 기판에의 영향을 유도하게 할 수 있도록 하는 것으로서, 접합 계면에 파티클과 같은 결함이 존재하는 경우 그루브(510)의 형상을 조절하여 그루브(510)가 파티클을 포함하면서 결함 영역이 그루브(510)를 중심으로 집중되도록 형성할 수도 있고, 그루브(510)의 약한 부분에 크랙을 유도하여 결함 영역이 확대되지 않도록 할 수도 있다.
또한 이러한 그루브(510)는 이종 기판 간의 접합면의 상태나 결함의 종류에 따라, 상기 접합면 또는 제2기판(200)의 접합면 반대면에 형성되면서, 단일 패턴으로 구현되거나, 연속적인 패턴으로 구현될 수 있으며, 또한 이들이 규칙적 또는 불규칙적으로 형성될 수 있다. 이에 의해 보다 넓은 영역에서 결함의 확산을 효과적으로 억제할 수 있도록 한다.
여기에서 상기 그루브(510)는 상기 단일 패턴 또는 연속적인 패턴의 배열이 상기 접합 구조체의 다이싱 라인(dicing line)에 대응하여 형성될 수 있다(도 4).
일반적으로 웨이퍼 레벨로 제조된 단위 소자들은 다이싱 공정을 통해 단위 소자로 분리되게 되는데, 상기 그루브(510)가 다이싱 라인을 포함하도록 형성함으로써 공정의 편의를 도모하고, 웨이퍼(기판) 활용도를 높일 수 있도록 한 것이다.
즉, 다이싱 라인을 따라 그루브(510)를 격자형으로 형성(도 4(a))함으로써 소자형성 영역의 증가로 버려지는 웨이퍼를 최소화할 수 있다. 또한, 일반적으로 기판(웨이퍼)은 원형으로 형성되므로, 상기 그루브(510)를 상기 접합 구조체의 중심부로부터 방사형으로 형성(도 4(b))하여, 접착 면적을 증가시킬 수 있어 접합 강도를 높일 수 있다. 그루브(510)에 의해 결함 영역이 제한되고 그 외의 나머지 영역은 소자형성 영역이 되며, 결함 영역이 제한되어 소자형성 영역이 보다 많아지게 된다.
이렇게 그루브(510)가 형성된 제2기판(200)은 제1기판(100) 상에 운반하여 접합되거나, 별도의 캐리어 기판(C) 상에 제2기판(200)을 안착시킨 후 상기 제1기판(100) 상에 전사하여 접합시키는 방법 등 제조 환경에 맞는 다양한 방법에 의해 접합될 수 있다. 여기에서 필요시에 캐리어 기판(C)과 제2기판(200) 사이에 임시접착층(400)을 구비할 수 있으며, 상기 지지 기판 상에 특성 개선을 위한 박막층(300)을 더 구비할 수 있다.
이와 같이 이종 기판의 접합이 완료된 후, 필요에 따라 상기 제2기판(200)을 소정 두께로 박판화할 수도 있으며, 접합 구조체를 적용하고자 하는 소자에 따라 제2기판(200)의 두께를 조절하면서 박판화를 수행한다.
예컨대, 압전 소자로 적용하는 경우, 제2기판(200)이 압전 기판 재료로 형성되고, 제1기판(100)이 지지 기판으로 형성된 것으로, 상기 제2기판(200)을 박판화하여 높은 주파수에서의 대역 통과가 가능하도록 한 것이다.
일반적으로, 통신 기기에 있어서, 5G 대역과 같이 높은 주파수에 대한 압전 기판 재료가 요구되고 있으며, 이를 위해서 보다 얇은 두께의 압전 기판이 필요하다. 이를 위해 본 발명에서는 제2기판(압전 기판)을 박판화하여 이의 적용이 가능하도록 한다. 예컨대, LiTaO3나 LiNbO3의 두께에 따른 결합계수와 공진주파수는, 압전 기판의 두께가 전극의 주기에 0.2배 이하일 때 결합계수가 커지는 것으로 알려져 있다. 즉, 손실이 작은 모드에서의 고주파 동작은 압전 기판의 두께가 얇을수록 유리하다.
또한 본 발명의 다른 실시예로, 결함의 확산을 제한하기 위해 접합 구조체의 일부 영역에 관통부가 형성되도록 한다. 본 발명의 일실시예로 지지 기판으로 사용되는 제1기판(100)보다 상기 제2기판(200)의 일부 영역에 관통부를 형성하는 것이 바람직하나, 공정 환경이나 기판의 종류, 결함의 종류 등에 따라 상기 제1기판(100)에 형성되거나, 상기 제1기판(100) 및 상기 제2기판(200)에 동시에 형성될 수도 있다.
상기 관통부는 상기 제2기판(200)의 일부 영역에서 상하로 관통하도록 형성되어 결함의 전파를 억제하고, 미세한 파티클의 확산에 따른 결함의 전파를 억제하게 된다.
이러한 관통부는 소자의 낭비를 최소화하기 위해서 상기 관통부에 다이싱 라인이 포함되도록 형성되는 것이 바람직하다.
본 발명의 일실시예로 상기 관통부는 제2기판(200) 상에 건식 또는/및 습식 식각에 의해 소정의 형상 및 크기로 형성되며, 상기 제2기판(200) 상에 단일개 또는 복수개로 형성될 수 있다. 또한 상기 관통부는 상기 그루브(510)와 동일하게 소정의 패턴으로 형성될 수 있으며, 규칙적인 배열을 이룰 수도 있다.
상기 관통부에 의해 관통부가 형성된 방향으로 결함에 의한 기판에의 영향을 유도하게 하여, 관통부를 중심으로 결함 영역이 집중되도록 하거나 크랙을 유도하여 결함 영역이 확대되지 않도록 한다.
이렇게 관통부가 형성된 제2기판(200)은 제1기판(100) 상에 운반하여 접합되거나, 별도의 캐리어 기판(C) 상에 제2기판(200)을 안착시킨 후 상기 제1기판(100) 상에 전사하여 접합시키는 방법 등 제조 환경에 맞는 다양한 방법에 의해 접합될 수 있다. 여기에서 필요시에 캐리어 기판(C)과 제2기판(200) 사이에 임시접착층(400)을 구비할 수 있으며, 상기 지지 기판 상에 특성 개선을 위한 박막층(300)을 더 구비할 수 있다.
이와 같이 이종 기판의 접합이 완료된 후, 필요에 따라 상기 제2기판(200)을 소정 두께로 박판화할 수 있다. 이는 접합 구조체를 적용하고자 하는 소자에 따라 제2기판(200)의 두께를 조절하여, 상술한 바와 같이 압전 소자에 적용시 손실이 작은 고주파 모드에서의 적용이 유리하도록 한다.
또한 본 발명의 다른 실시예로, 상기 제2기판(200)이 분리되어 이격부(530)가 형성될 수도 있다. 지지 기판으로 사용되는 제1기판(100)보다 제2기판(200)을 분리하여 이격부(530)를 형성하는 것이 바람직하다.
즉, 상기 제2기판(200)이 이종 기판 간의 접합면의 상태나 결함의 종류에 따라 소정의 크기로 분리되어 이격부(530)가 형성된 상태에서 상기 제1기판(100) 상에 접합되는 것으로, 이격부(530)에 의해 결함의 전파가 억제되게 된다.
이러한 이격부(530)는 소자의 낭비를 최소화하기 위해서 상기 제2기판(200)은 소자 단위로 분리되어 이격부(530)가 구현되는 것이 바람직하다. 물론 결합면의 상태나 결함의 종류에 따라 일정 크기로 분리되어 접합된 후, 소자 단위로 분리될 수도 있다.
상기 제2기판(200)을 분리하여 이격부(530)를 형성하는 것은 건식 또는/및 습식 식각에 의하거나, 다이싱 공정을 통해 구현할 수 있다. 이와 같이 이격부(530)를 형성하면 다이싱 후 필요에 의해 CMP 공정을 수행할 수도 있는데, CMP 공정 시간을 보다 단축시키는 이점이 있다.
이렇게 분리된 제2기판(200)을 상기 제1기판(100)(지지 기판)에 접합하고자 하는 경우, 픽앤플레이스(pick and place) 공정에 의해 단일 또는 동시에 제1기판(100) 상에 접합되거나, 별도의 캐리어 기판(C) 상에 이격부(530)가 형성된 제2기판(200)을 안착시킨 후 상기 제1기판(100) 상에 전사하여 접합시키는 방법 등 제조 환경에 맞는 다양한 방법에 의해 접합될 수 있다. 여기에서 필요시에 캐리어 기판(C)과 제2기판(200) 사이에 임시접착층(400)을 구비할 수 있으며, 상기 지지 기판 상에 특성 개선을 위한 박막층(300)을 더 구비할 수 있다.
이와 같이 이종 기판의 접합이 완료된 후, 필요에 따라 상기 제2기판(200)을 소정 두께로 박판화할 수 있다. 이는 접합 구조체를 적용하고자 하는 소자에 따라 제2기판(200)의 두께를 조절하여, 상술한 바와 같이 압전 소자에 적용시 손실이 작은 고주파 모드에서의 적용이 유리하도록 한다.
상기와 같이 본 발명의 실시예로 이종 기판의 접합 구조체의 일부 영역에 그루브(510)가 형성되거나, 접합 구조체의 일부 영역에 관통부가 형성되거나, 상기 제2기판(200)이 분리되어 이격부(530)를 형성하여, 이종 기판 간의 접합시 결함의 확산이 상기 그루브(510), 상기 관통부 또는 상기 이격부(530)에서 제한되도록 한다.
이러한 상기 그루브(510), 상기 관통부 및 상기 이격부(530)는 각각 따로따로 접합 구조체에 형성될 수 있으며, 필요에 따라 둘 이상이 복합적으로 형성될 수도 있다.
즉, 결함이 집중된 곳에 이격부(530)를 형성하거나, 필요에 따라 그루브(510)나 관통부를 형성하는 등 공정 환경이나 조건에 따라 다양하게 실시할 수 있다.
한편, 본 발명에 따른 접합 구조체는, 이종 기판과의 사이 즉, 상기 제1기판(100)과 제2기판(200) 사이에 특성 개선을 위한 박막층(300)이 더 형성될 수 있다.
상기 박막층(300)은 접합 구조체로 이루어진 소자의 특성을 개선시키기 위한 것으로, 상기 제1기판(100)(지지 기판) 상에 균일한 두께로 형성되어 표면 거칠기를 유지하여 접합 균일도를 개선시키기 위한 것이다.
이를 위해, 상기 박막층(300)은 상기 제1기판(100) 상에 성장 방향에 대한 최소 단위 두께의 정수배에 대응하여 양자화된 두께로 형성하여, 접합 계면의 상태와, 결함의 상태 및 종류, 접합 기판의 상태를 고려하여 상기의 방법으로 두께 제어가 이루어지도록 한다. 이에 의해 표면 거칠기가 유지되도록 한다.
상기 박막층(300)은, 이종 기판의 종류에 따라 SiO2, Si-LiNbO3, Si-LiTaO3, Si-InP, Si-GaAs, Si-Ge 중 어느 하나이거나, 둘 이상이 다층으로 형성될 수 있으며, 상기 최소 단위 두께에 대응하는 단위 공정 시간을 정수배한 시간과 무성장 시간을 합한 총 공정 시간 동안 CVD 방법에 의해 증착되는 것이 바람직하다. 이러한 두께 제어를 통한 균일한 두께를 유도하고 표면 거칠기를 유지하는 기술로, 본 발명자가 출원한 "나노 스케일 박막 구조 및 이의 구현 방법"(등록번호 : 10-2380306호)을 참조할 수 있다.
상기 박막층(300)은 마스크 패터닝 공정에 따른 건식 또는/및 습식 식각 공정을 포함하는 CVD 방법에 의해 구현될 수 있다.
이러한 상기 박막층(300)의 일부 영역에도, 그루브(510), 관통부 및 이격부(530) 중 어느 하나 이상이 형성될 수 있으며, 접합 계면에서의 결함의 확산을 제한시킬 수 있다. 또한, 이종 기판의 접합 후, 온도 증감 시 열팽창의 불일치로 발생하는 열팽창계수 차이에 의한 힘이 그루브(510), 관통부 및 이격부(530)에 의해 접합되지 않는 부분 또는 그루브(510), 관통부 및 이격부(530)에 집중되어, 더 약해지면서 열팽창계수가 큰 기판이 그루브(510), 관통부 및 이격부(530)를 중심으로 크랙이 발생하면서 완화되어 다른 영역에서의 접합 강도와 접합 균일도는 증가하게 된다.
한편, 상기 제1기판(100)과 상기 제2기판(200)의 접합면에는 접합 증진을 위한 소수성 또는 친수성 처리를 수행할 수 있다. 접합하고자 하는 이종 기판의 종류에 따라 또는 이종 기판의 접합 구조체를 적용하는 소자에 따라 접합면에 소수성 표면처리 또는 친수성 표면처리를 수행할 수 있다. 상기 제1기판(100) 및 제2기판(200) 중 어느 하나, 또는 둘 다에 상기 표면 처리가 수행될 수 있다.
일반적으로 상기 표면처리는 공지된 다양한 방법에 의해 구현될 수 있다. 예컨대, 친수성 표면처리는 기판 상에 산화물층을 형성하거나, 산소 플라즈마 표면 처리 등을 수행하여 구현할 수 있으며, 소수성 표면처리는 소수성 물질의 코팅 또는 플라즈마 처리에 의해 구현할 수 있다.
또한, 상기 그루브(510), 상기 관통부 및 상기 이격부(530) 각각에는 친수성 표면 처리 또는 대전 처리를 수행할 수 있다.
이는 접합 공정 중에 접합 강도를 높이기 위해 표면 처리(Si의 경우 HF처리-승온하면서 가압)를 수행하는데, 이 과정에서 표면 처리 가스(Si의 경우 HF처리했다면 수소)가 배출(아웃개싱, out gassing)되어 접합 부분에 트랩(trap)되어 접합 균일도와 강도에 악영향을 주고 있다.
본 발명에서는 상기 그루브(510), 상기 관통부 및 상기 이격부(530) 각각에 친수성 표면 처리 또는 대전 처리를 수행하여, 상기 표면 처리 가스가 상기 그루브(510), 관통부 및 이격부(530)에서 트랩되거나 방출되도록 하여 접합 균일도 및 접합 강도의 상승에 기여하도록 한다.
상기 친수성 표면 처리는 패터닝 공정을 통해 상기 그루브(510), 관통부 및 이격부(530)에 산화물층을 형성하거나, 산소 플라즈마 표면 처리 등을 수행하여 구현할 수 있으며, 상기 대전 처리는 이온화 장치(ionizer)를 통해 구현할 수 있다. 즉, 상기 그루브(510), 관통부, 이격부(530)에 국부적으로 정전기를 발생시키는 것이다.
한편 본 발명의 다른 실시예로, 제1기판(100)과, 상기 제1기판(100) 상에 상기 제1기판(100)과 다른 이종의 제2기판(200)이 접합된 접합 구조체에 있어서, 상기 제1기판(100)과 상기 제2기판(200) 사이에 박막층(300)이 형성되며, 상기 박막층(300)은 분리되어 이격부(530)가 형성되어, 상기 제1기판(100)과 상기 제2기판(200)의 접합시 결함의 확산이 상기 이격부(530)에서 제한되는 것을 특징으로 한다.
즉, 이종 기판의 접합 구조체에 있어서, 상기 제1기판(100)과 상기 제2기판(200) 사이에 박막층(300)을 구비하고, 상기 박막층(300)은 분리되어 이격부(530)가 형성되어 결함의 확산을 제한하는 것이다.
상기 박막층(300)은, 상기 제1기판(100) 상에 성장 방향에 대한 최소 단위 두께의 정수배에 대응하여 양자화된 두께로 형성될 수 있으며, 상기 박막층(300)은, SiO2, Si-LiNbO3, Si-LiTaO3, Si-InP, Si-GaAs, Si-Ge 중 어느 하나이거나, 둘 이상이 다층으로 형성될 수 있다.
여기에서 상기 박막층(300)은, 상기 최소 단위 두께에 대응하는 단위 공정 시간을 정수배한 시간과 무성장 시간을 합한 총 공정 시간 동안 CVD 방법에 의해 증착될 수 있다.
도 2 내지 도 21은 본 발명의 다양한 실시예를 나타낸 것으로, 이하에서는 상기 도면을 중심으로 각 실시예에 대해서 구체적으로 다시 한번 정리하고 설명하고자 한다.
실시예 1
도 2는 본 발명의 실시예 1을 나타낸 모식도로, 제1기판(100)으로 실리콘 웨이퍼(지지 기판), 제2기판(200)으로 LiTaO3(압전 기판)를 사용하였다.
먼저 실리콘 웨이퍼를 준비하고, 실리콘 웨이퍼의 일부 영역 즉, 이종 기판의 접합면이 되는 표면 상에 그루브(510)를 형성하였다. 그리고, 그루브(510)가 형성된 실리콘 웨이퍼 상에 LiTaO3를 접합하였다. 이때 필요에 따라 열 또는 기계적 압력을 가하여 접합할 수 있다.
도 2의 마지막 그림에서, 이종 기판의 접합 구조체 상의 접합 계면에 의도하지 않은 임의의 파티클(P)이 존재하는 경우에, 상기 그루브(510)에 의해 파티클(P)에 의한 결함 영역의 확산이 제한되는 것을 도시하였다. 만약 그루브(510)가 존재하지 않게 되면, 파티클(결함)(P)에 의해서 접합 불량 영역을 더욱 확산시키게 되며, 후속 공정에서의 열 또는 기계적 에너지에 의해 접합 불량 영역은 더욱 전파될 것이다.
이와 같이 그루브(510)에 의해 결함 영역의 확산이 제한되어 접합 구조체에 있어서 접합 강도 및 접합 균일도가 저하되지 않은 소자형성 영역이 보다 넓어지게 되는 것이다.
그루브(510)가 형성되지 않은 경우에는 파티클(P)에 의한 결함 영역이 넓어지게 되고, 후속공정 등에 의해서 결함 영역이 더욱 확산되게 되면서, 소자형성 영역의 면적이 작아지게 되어 생산성이 떨어지게 된다.
또한 이종 기판 간의 접합에 있어서 표면처리에 따른 아웃개싱에 의한 가스를 상기 그루브(510)에서 효과적으로 방출 또는 트랩할 수 있어서, 접합 균일도를 더욱 향상시키면서 접합 강도도 향상시킬 수 있다.
또한 이종 기판 간의 접합 후, 온도 증감시 발생하는 열팽창의 불일치로 발생하는 열팽창계수 차이에 의한 힘이 상기 그루브(510)에 의해 접합되지 않는 부분 또는 그루브(510)에 집중되어, 더 약하면서 열팽창계수가 큰 기판이 그루브(510)를 중심으로 크랙이 발생하면서 완화되어 오히려 접합 강도와 접합 균일도를 개선시킬 수 있다.
실시예 2
도 3은 본 발명의 실시예 2를 나타낸 모식도로, 상기 실시예 2와 일부 동일한 부분에 대한 설명은 생략하기로 한다.
상기 실시예 2와 동일하게 먼저 실리콘 웨이퍼를 준비하고, 실리콘 웨이퍼의 일부 영역 즉, 이종 기판의 접합면이 되는 표면 상에 그루브(510)를 형성한 후, 그루브(510)가 형성된 실리콘 웨이퍼 상에 LiTaO3를 접합하였다. 마지막 단계에서 상기 제2기판(200)의 박판화를 진행하였다.
본 발명의 실시예 2에 따르면, 제2기판(200)의 박판화는 CMP(Chemical Mechanical Polishing) 공정에 의해 구현되며, 두께 10㎛ 이하로 형성하였다. 압전 기판의 박판화를 도모하여, 결합계수를 증가시키고, 고주파 동작에 유리하도록 하였다.
실시예 3
도 5는 본 발명의 실시예 3을 나타낸 모식도로, 상기 실시예 1과 일부 동일한 부분에 대한 설명은 생략하기로 한다.
실시예 3은 캐리어 기판(C) 상에 압전 기판으로 LiTaO3을 임시접착제 등을 이용하여 접합시키고, LiTaO3 기판의 접합면의 일부 영역에 그루브(510)를 형성하였다. 그리고 실리콘 웨이퍼 상이 그루브(510)가 형성된 LiTaO3 기판을 전사 접합하였다.
도 5의 마지막 그림에서, 이종 기판의 접합 구조체 상의 접합 계면에 의도하지 않은 임의의 파티클(P)이 존재하는 경우에, 상기 그루브(510)에 의해 파티클(P)에 의한 결함 영역의 확산이 제한되는 것을 도시하였다. 이에 의해 결함이 확산되지 않은 나머지 영역(소자형성 영역)이 넓어지게 된다.
실시예 4
도 6은 본 발명의 실시예 4를 나타낸 모식도로, 상기 실시예 1과 일부 동일한 부분에 대한 설명은 생략하기로 한다.
실시예 4는 상기 실시예 3의 마지막 단계에서 박판화를 진행하였다.
본 발명의 실시예 4에 따르면, 제2기판(200)의 박판화는 CMP 공정에 의해 구현되며, 두께 10㎛ 이하로 형성하였다. 압전 기판의 박판화를 도모하여, 결합계수를 증가시키고, 고주파 동작에 유리하도록 하였다.
실시예 5
도 7은 본 발명의 실시예 5를 나타낸 모식도로, 상기 실시예 1과 일부 동일한 부분에 대한 설명은 생략하기로 한다.
실시예 5는 상기 실시예 4에서, 실리콘 웨이퍼 상에 박막층(300)으로 SiO2를 형성하였다. 상기 박막층(300)이 형성된 실리콘 웨이퍼 상에 그루브(510)가 형성된 LiTaO3 기판을 전사 접합하였다. 그리고 마지막 단계에서 박판화를 진행하였다.
상기 박막층(300)은 접합 계면의 상태와, 결함의 상태 및 종류, 접합 기판의 상태를 고려하여 두께를 제어하여 표면 거칠기가 유지되도록 한 것으로, 접합 강도를 보다 높이기 위한 것이다.
실시예 6
도 8은 본 발명의 실시예 6을 나타낸 모식도로, 상기 실시예 1과 일부 동일한 부분에 대한 설명은 생략하기로 한다.
실시예 6은 실시예 5와 동일하며, 그루브(510)의 종단면의 형상이 삼각형으로 형성된 것을 나타낸 것이다.
삼각형 형상의 그루브(510)를 형성하여 결함 확산 방향을 특정 방향으로 유도하기가 용이하여, 효과적으로 결함의 영향력을 억제할 수 있도록 한다.
이와 같이 그루브(510)의 형상을 조절하여 그루브(510)가 파티클(P)을 포함하면서 결함 영역이 그루브(510)를 중심으로 집중되도록 형성할 수도 있고, 그루브(510)의 약한 부분에 크랙을 유도하여 결함 영역이 확대되지 않도록 할 수도 있다.
실시예 7
도 9는 본 발명의 실시예 7을 나타낸 모식도로, 상기 실시예 1과 일부 동일한 부분에 대한 설명은 생략하기로 한다.
실시예 7은 제2기판(200)에 그루브(510)가 형성되는 것으로, 접합면이 아닌 접합면의 반대면에 삼각형 형상의 그루브(510) 패턴을 연속적으로 형성하였다.
접합 계면에 의도하지 않은 파티클(P)이 존재하는 경우, 상기 형상의 그루부가 파티클(P)에 의한 스트레인을 흡수하여 제2기판(200)이 그루브(510)를 중심으로 구부러지거나 절단되어 파티클(P)에 의한 결합의 확산을 제한하여 접합 불량 영역을 최소화시키게 된다.
실시예 8
도 10은 본 발명의 실시예 8을 나타낸 모식도로, 상기 실시예 1과 일부 동일한 부분에 대한 설명은 생략하기로 한다.
실시예 8은 실시예 7과 동일하며, 마지막 단계에서 제2기판(200)의 박판화를 도모한 것이다.
실시예 9
도 11은 본 발명의 실시예 9를 나타낸 모식도로, 상기 실시예 1과 일부 동일한 부분에 대한 설명은 생략하기로 한다.
실시예 9는 실시예 8과 동일하되, 제1기판(100) 상에 박막층(300)을 형성하고, 제2기판(200)을 접합시킨 후, 제2기판(200)의 박판화를 먼저 수행하고, 제2기판(200)의 접합면 반대면에 그루부를 형성하여, 결함에 의한 스트레인 흡수를 증가시켰다.
실시예 10
도 12는 본 발명의 실시예 10을 나타낸 모식도로, 상기 실시예 1과 일부 동일한 부분에 대한 설명은 생략하기로 한다.
실시예 10은 제1기판(100) 상에 박막층(300)을 형성하고, 상기 박막층(300)을 분리하여 이격부(530)를 형성하였다. 상기 박막층(300)의 분리는 패터닝 공정에 의한 식각 공정에 의해 구현될 수 있다. 그리고 그 상부에 제2기판(200)을 접합시켰다.
그 다음 상기 제2기판(200)을 박판화하거나, 패터닝 공정에 의한 식각 공정이나 다이싱 공정에 의해 제2기판(200)을 단위 소자 별로 분리하고 그 후 제2기판(200)을 박판화하였다.
이러한 박막층(300)의 분리공정은 결함의 확산을 제한함과 동시에 후속 PR(photoresist) 공정에서 엣지 버드(edge bird) 현상을 줄이게 되어, 결함을 최소화하게 된다.
실시예 11
도 13 내지 도 16은 본 발명의 실시예 11을 나타낸 모식도로, 상기 실시예 1과 일부 동일한 부분에 대한 설명은 생략하기로 한다.
실시예 11은 캐리어 기판(C) 상에 임시접착층(400)을 매개로 제2기판(200)을 형성한 후, 이를 분리하여 이격부(530)를 형성하고, 이를 제1기판(100) 상에 전사 접합시키는 것이다.
도 13 및 도 14는 박판의 제2기판(200)을 사용하여 CMP 공정이 생략될 수 있으며, 도 15 및 도 16은 제2기판(200)에 CMP 공정을 수행하여 박판화를 도모한 것이다.
그리고 도 14 및 도 16은 제1기판(100) 상에 박막층(300)을 형성한 후, 이격부(530)가 형성된 제2기판(200)을 전사 접합시킨 것이다.
이와 같이 처음부터 제2기판(200)을 분리하여 이격부(530)를 형성하여 접합시키는 경우, 결함(파티클(P), 아웃개싱, 열팽창계수 차이)의 확산을 제한할 뿐만 아니라, 제2기판(200)의 두께가 두꺼워도 접합이 용이하고, 표면의 플랫니스(flatness)에 의한 접합 강도의 부분적인 감소 현상을 일부 해결할 수 있게 된다. 이는 고온, 고압 공정으로 접합 강도를 더욱 향상시킬 수 있다.
실시예 12
도 17은 본 발명의 실시예 12를 나타낸 모식도로, 상기 실시예 1과 일부 동일한 부분에 대한 설명은 생략하기로 한다.
실시예 12는 제1기판(100) 상에 박막층(300)을 형성하고, 분리공정을 실시하여 이격부(530)를 형성하였다. 그 후 제2기판(200)을 접합시키고, 접합면의 반대면에 종단면이 삼각형인 그루브(510)를 형성하였다. 그리고 이를 박판화하였다. 최종 제2기판(200)은 각 단위 소자 별로 분리되어 형성되었으며, 이에 대응하여 박막층(300)이 분리되어 형성되었다.
이에 의해 이종 기판의 접합 후, 온도 증감 시 발생하는 열팽창의 불일치로 발생하는 열팽창계수 차이에 의한 힘이 그루브(510) 의해 접합되지 않는 부분 또는 그루브(510)에 집중되어 더 약해지면서 열팽창계수가 큰 기판이 그루브(510)를 중심으로 크랙이 발생하면서 완화되어 접합 강도와 접합 균일도가 증가할 수 있다.
실시예 13
도 18은 본 발명의 실시예 13을 나타낸 모식도로, 상기 실시예 1과 일부 동일한 부분에 대한 설명은 생략하기로 한다.
실시예 13은 제1기판(100) 상에 박막층(300)을 형성하고, 분리공정을 실시하여 이격부(530)를 형성하였다. 그 후 제2기판(200)을 접합시키고, 접합면의 반대면에 종단면이 삼각형인 그루브(510)를 형성하였다. 그리고 이를 박판화하였다.
이에 의해 이종 기판의 접합 후, 온도 증감 시 발생하는 열팽창의 불일치로 발생하는 열팽창계수 차이에 의한 힘이 그루브(510) 의해 접합되지 않는 부분 또는 그루브(510)에 집중되어 더 약해지면서 열팽창계수가 큰 기판이 그루브(510)를 중심으로 크랙이 발생하면서 완화되어 접합 강도와 접합 균일도가 증가할 수 있다.
도 19 및 도 20은 본 발명의 작용, 효과를 보충 설명하기 위해 나타낸 것으로, 도 19는 종래의 접합공정에 있어서 결함의 영향을 나타낸 것이고, 도 20은 본 발명의 일실시예에 따른 접합공정에 있어서 결함의 영향을 나타낸 것이다.
도 19의 종래의 접합공정은 제1기판 상에 박막층을 형성하고, 그 상부에 제2기판을 접합시켰다. 이 경우 접합 계면에 파티클(P)이 존재하는 경우 접합 불량 영역이 파티클(P)을 중심으로 확산되어 형성된다(세번째 그림). 그 후 후속 공정이나 열 또는 기계적 에너지가 추가로 가해지는 경우 접합 불량 영역이 전이되고 더욱 확산되게 된다(네번째 그림). 이에 의해 소자형성 영역이 줄어들게 되어 손실이 많이 발생하게 된다.
도 20은 제 1기판 상에 박막층(300)을 형성하고, 상기 박막층(300)을 분리하여 이격부(530)를 형성한 후 그 상부에 제2기판(200)을 접합시킨 것이다. 접합 계면에 파티클(P)이 존재하더라도, 상기 박막층(300)의 이격부(530)에 의해 결함의 확산이 되지 않게 되어, 소자형성 영역이 증가하게 되어 경제적인 이점이 있다.
도 21은 본 발명의 일실시예에 따른 이종 기판의 접합 구조체를 이용한 탄성파 소자로, SAW(Surface Acoustic Wave) 필터 소자를 나타낸 모식도이다.
제1기판(실리콘 웨이퍼, 지지 기판)(100) 상에 제2기판(LiTaO3, 압전 기판)(200)이 접합되어 형성되고, 그 상부에 금속 전극(Interdigital Transducers(IDTs))(E)이 형성된 것을 도시하였다.
SAW 필터 소자는 일측의 금속 전극(E)에 전기 신호를 인가하면 압전 기판 표면에 탄성 표면파가 발생되고, 상기 탄성 표면파가 다른 쪽 금속 전극(E)에 도달하면 다시 전기신호로 변환되어, 휴대 전화 등과 같은 통신 기기에서의 대역 통과 필터로 이용되게 된다.
이와 같이 본 발명은 이종 기판이 접합된 구조체의 접합 계면에 결함이 존재하는 경우, 이의 영향을 최소화하여 접합 강도 및 접합 균일도를 개선시키기 위한 것이다.
특히 본 발명은 이종 기판의 접합 구조체에 결함의 영향을 제한시킬 수 있는 그루브(groove), 관통부, 이격부와 같은 구조를 형성하여, 이종 기판과의 접합시 결함의 확산이 제한되도록 하여 접합 강도 및 접합 균일도를 개선시키고자 하는 것이다.
이와 같이 그루브에 의해 결함 영역의 확산이 제한되어 접합 구조체에 있어서 접합 강도 및 접합 균일도가 저하되지 않은 소자형성 영역이 보다 넓어지게 되는 것이다.
또한 이종 기판 간의 접합에 있어서 표면처리에 따른 아웃개싱에 의한 가스를 상기 그루브, 관통부 및 이격부에서 효과적으로 방출 또는 트랩할 수 있어서, 접합 균일도를 더욱 향상시키면서 접합 강도도 향상시킬 수 있다.
또한 이종 기판 간의 접합 후, 온도 증감시 발생하는 열팽창의 불일치로 발생하는 열팽창계수 차이에 의한 힘이 상기 그루브, 관통부 및 이격부에 의해 접합되지 않는 부분 또는 그루브, 관통부 및 이격부에 집중되어, 더 약하면서 열팽창계수가 큰 기판이 그루브, 관통부 및 이격부를 중심으로 크랙이 발생하면서 완화되어 오히려 접합 강도와 접합 균일도를 개선시킬 수 있다.
또한, 처음부터 제2기판을 분리하여 이격부를 형성하여 접합시키는 경우, 결함(파티클, 아웃개싱, 열팽창계수 차이)의 확산을 제한할 뿐만 아니라, 제2기판의 두께가 두꺼워도 접합이 용이하고, 표면의 플랫니스(flatness)에 의한 접합 강도의 부분적인 감소 현상을 일부 해결할 수 있게 된다. 이는 고온, 고압 공정으로 접합 강도를 더욱 향상시킬 수 있다.

Claims (54)

  1. 제1기판과, 상기 제1기판 상에 상기 제1기판과 다른 이종(異種)의 제2기판이 접합된 접합 구조체에 있어서,
    상기 접합 구조체의 일부 영역에 그루브가 형성되거나,
    상기 접합 구조체의 일부 영역에 관통부가 형성되거나,
    상기 제2기판이 분리되어 이격부가 형성되거나,
    상기 그루브, 상기 관통부 및 상기 이격부 중 둘 이상이 복합적으로 형성되어,
    상기 제1기판과 상기 제2기판의 접합시 결함의 확산이 상기 그루브, 상기 관통부 또는 상기 이격부에서 제한되는 것을 특징으로 하는 이종 기판의 접합 구조체.
  2. 제 1항에 있어서, 상기 그루브 또는 상기 관통부는,
    상기 제1기판 또는/및 상기 제2기판의 일부 영역에 형성되는 것을 특징으로 하는 이종 기판의 접합 구조체.
  3. 제 2항에 있어서, 상기 그루브는,
    상기 제1기판과 상기 제2기판의 접합면에 형성된 것을 특징으로 하는 이종 기판의 접합 구조체.
  4. 제 2항에 있어서, 상기 그루브는,
    상기 제2기판의 일부 영역에 형성되며, 상기 제1기판과 상기 제2기판의 접합면 반대면에 형성된 것을 특징으로 하는 이종 기판의 접합 구조체.
  5. 제 1항에 있어서, 상기 그루브는,
    단일 패턴 또는 연속적인 패턴으로 규칙적 또는 불규칙적으로 형성된 것을 특징으로 하는 이종 기판의 접합 구조체.
  6. 제 5항에 있어서, 상기 그루브는,
    상기 단일 패턴 또는 연속적인 패턴의 배열이 상기 접합 구조체의 다이싱 라인(dicing line)에 대응하여 형성된 것을 특징으로 하는 이종 기판의 접합 구조체.
  7. 제 1항에 있어서, 상기 그루브 또는 상기 관통부는,
    상기 접합 구조체의 중심부로부터 방사형으로 형성된 것을 특징으로 하는 이종 기판의 접합 구조체.
  8. 제 1항에 있어서, 상기 그루브는,
    종단면 형상이 대칭형 또는 비대칭형의 사각형 또는 삼각형으로 형성된 것을 특징으로 하는 이종 기판의 접합 구조체.
  9. 제 1항에 있어서, 상기 그루브는,
    횡단면 형상이 다각형 또는 원형인 것을 특징으로 하는 이종 기판의 접합 구조체.
  10. 제 1항에 있어서, 상기 관통부는,
    상기 접합 구조체의 다이싱 라인(dicing line)을 포함하는 것을 특징으로 하는 이종 기판의 접합 구조체.
  11. 제 1항에 있어서, 상기 접합 구조체는,
    상기 제1기판과 상기 제2기판의 사이에 박막층이 더 형성된 것을 특징으로 하는 이종 기판의 접합 구조체.
  12. 제 11항에 있어서, 상기 박막층은,
    상기 제1기판 상에 성장 방향에 대한 최소 단위 두께의 정수배에 대응하여 양자화된 두께로 형성되는 것을 특징으로 하는 이종 기판의 접합 구조체.
  13. 제 12항에 있어서, 상기 박막층은,
    SiO2, Si-LiNbO3, Si-LiTaO3, Si-InP, Si-GaAs, Si-Ge SiO2, Si-LiNbO3, Si-LiTaO3, Si-InP, Si-GaAs, Si-Ge, Si-AlN, Si-GaP, Si-InAs, Si-InSb, Si-AlSb, Si-Ba2NaNb5O5, Si-Pb2KNb5O15, Si-PZT, Si-CIGS 중 어느 하나이거나, 둘 이상이 다층으로 형성된 것을 특징으로 하는 이종 기판의 접합 구조체.
  14. 제 13항에 있어서, 상기 박막층은,
    상기 최소 단위 두께에 대응하는 단위 공정 시간을 정수배한 시간과 무성장 시간을 합한 총 공정 시간 동안 CVD 방법에 의해 증착되는 것을 특징으로 하는 이종 기판의 접합 구조체.
  15. 제 11항에 있어서, 상기 박막층의 일부 영역에는,
    그루브, 관통부 및 이격부 중 어느 하나 이상이 형성된 것을 특징으로 하는 이종 기판의 접합 구조체.
  16. 제 1항에 있어서, 상기 접합 구조체는,
    상기 제2기판이 소정 두께로 박판화된 것을 특징으로 하는 이종 기판의 접합 구조체.
  17. 제 1항에 있어서, 상기 제1기판과 상기 제2기판의 접합면에는,
    접합 증진을 위한 소수성 또는 친수성 표면 처리가 이루어진 것을 특징으로 하는 이종 기판의 접합 구조체.
  18. 제 1항에 있어서, 상기 그루브, 상기 관통부 및 상기 이격부 각각에는 친수성 표면 처리 또는 대전 처리된 것을 특징으로 하는 이종 기판의 접합 구조체.
  19. 제 1항 내지 제 18항 중 어느 한 항의 이종 기판의 접합 구조체를 이용하는 것을 특징으로 하는 탄성파 소자.
  20. 제1기판과, 상기 제1기판 상에 상기 제1기판과 다른 이종의 제2기판이 접합된 접합 구조체에 있어서,
    상기 제1기판과 상기 제2기판 사이에 박막층이 형성되며,
    상기 박막층은 분리되어 이격부가 형성되어,
    상기 제1기판과 상기 제2기판의 접합시 결함의 확산이 상기 이격부에서 제한되는 것을 특징으로 하는 이종 기판의 접합 구조체.
  21. 제 20항에 있어서, 상기 박막층은,
    상기 제1기판 상에 성장 방향에 대한 최소 단위 두께의 정수배에 대응하여 양자화된 두께로 형성되는 것을 특징으로 하는 이종 기판의 접합 구조체.
  22. 제 21항에 있어서, 상기 박막층은,
    SiO2, Si-LiNbO3, Si-LiTaO3, Si-InP, Si-GaAs, Si-Ge SiO2, Si-LiNbO3, Si-LiTaO3, Si-InP, Si-GaAs, Si-Ge, Si-AlN, Si-GaP, Si-InAs, Si-InSb, Si-AlSb, Si-Ba2NaNb5O5, Si-Pb2KNb5O15, Si-PZT, Si-CIGS 중 어느 하나이거나, 둘 이상이 다층으로 형성된 것을 특징으로 하는 이종 기판의 접합 구조체.
  23. 제 22항에 있어서, 상기 박막층은,
    상기 최소 단위 두께에 대응하는 단위 공정 시간을 정수배한 시간과 무성장 시간을 합한 총 공정 시간 동안 CVD 방법에 의해 증착되는 것을 특징으로 하는 이종 기판의 접합 구조체.
  24. 제 20항에 있어서, 상기 접합 구조체는,
    상기 제2기판이 소정 두께로 박판화된 것을 특징으로 하는 이종 기판의 접합 구조체.
  25. 제 20항에 있어서, 상기 제1기판과 상기 제2기판의 접합면에는,
    접합 증진을 위한 소수성 또는 친수성 표면 처리가 이루어진 것을 특징으로 하는 이종 기판의 접합 구조체.
  26. 제 20항에 있어서, 상기 이격부에는 친수성 표면 처리 또는 대전 처리된 것을 특징으로 하는 이종 기판의 접합 구조체.
  27. 제 20항 내지 제 26항 중 어느 한 항의 이종 기판의 접합 구조체를 이용하는 것을 특징으로 하는 탄성파 소자.
  28. 제1기판과, 상기 제1기판 상에 상기 제1기판과 다른 이종의 제2기판을 접합하는 접합 구조체의 제조방법에 있어서,
    상기 접합 구조체의 일부 영역에 그루브를 형성하거나,
    상기 제2기판의 일부 영역에 관통부를 형성하거나,
    상기 제2기판을 분리하여 이격부를 형성하거나,
    상기 그루브, 상기 관통부 및 상기 이격부 중 둘 이상을 복합적으로 형성하여,
    상기 제1기판과 상기 제2기판의 접합시 결함의 확산이 상기 그루브, 상기 관통부 또는 상기 이격부에서 제한되는 것을 특징으로 하는 이종 기판의 접합 구조체 제조방법.
  29. 제 28항에 있어서, 상기 그루브는,
    상기 제1기판과 상기 제2기판의 접합면에 형성되거나,
    상기 제2기판의 일부 영역에 형성되며, 상기 제1기판과 상기 제2기판의 접합면 반대면에 형성된 것을 특징으로 하는 이종 기판의 접합 구조체 제조방법.
  30. 제 29항에 있어서, 상기 그루브는,
    단일 패턴 또는 연속적인 패턴이 규칙적 또는 불규칙적으로 형성된 것을 특징으로 하는 이종 기판의 접합 구조체 제조방법.
  31. 제 29항에 있어서, 상기 그루브는,
    상기 단일 패턴 또는 연속적인 패턴의 배열이 상기 접합 구조체의 다이싱 라인(dicing line)에 대응하여 형성된 것을 특징으로 하는 이종 기판의 접합 구조체 제조방법.
  32. 제 28항에 있어서, 상기 그루브는,
    상기 접합 구조체의 중심부로부터 방사형으로 형성된 것을 특징으로 하는 이종 기판의 접합 구조체 제조방법.
  33. 제 28항에 있어서, 상기 그루브는,
    종단면 형상이 대칭형 또는 비대칭형의 사각형 또는 삼각형으로 형성된 것을 특징으로 하는 이종 기판의 접합 구조체 제조방법.
  34. 제 28항에 있어서, 상기 그루브는,
    횡단면 형상이 다각형 또는 원형인 것을 특징으로 하는 이종 기판의 접합 구조체 제조방법.
  35. 제 28항에 있어서, 상기 관통부는,
    상기 접합 구조체의 다이싱 라인(dicing line)을 포함하는 것을 특징으로 하는 이종 기판의 접합 구조체 제조방법.
  36. 제 28항에 있어서, 상기 제2기판을 소자 단위로 상기 제1기판 상에 접합하는 경우, 상기 소자 단위로 분리된 제2기판은 캐리어 기판(C)에 의해 상기 제1기판 상으로 전사되어 접합되는 것을 특징으로 하는 이종 기판의 접합 구조체 제조방법.
  37. 제 28항에 있어서, 상기 접합 구조체는,
    상기 제1기판과 상기 제2기판의 사이에 박막층이 더 형성된 것을 특징으로 하는 이종 기판의 접합 구조체 제조방법.
  38. 제 37항에 있어서, 상기 박막층은,
    상기 제1기판 상에 성장 방향에 대한 최소 단위 두께의 정수배에 대응하여 양자화된 두께로 형성되는 것을 특징으로 하는 이종 기판의 접합 구조체 제조방법.
  39. 제 38항에 있어서, 상기 박막층은,
    SiO2, Si-LiNbO3, Si-LiTaO3, Si-InP, Si-GaAs, Si-Ge SiO2, Si-LiNbO3, Si-LiTaO3, Si-InP, Si-GaAs, Si-Ge, Si-AlN, Si-GaP, Si-InAs, Si-InSb, Si-AlSb, Si-Ba2NaNb5O5, Si-Pb2KNb5O15, Si-PZT, Si-CIGS 중 어느 하나이거나, 둘 이상이 다층으로 형성된 것을 특징으로 하는 이종 기판의 접합 구조체 제조방법.
  40. 제 39항에 있어서, 상기 박막층은,
    상기 최소 단위 두께에 대응하는 단위 공정 시간을 정수배한 시간과 무성장 시간을 합한 총 공정 시간 동안 CVD 방법에 의해 증착되는 것을 특징으로 하는 이종 기판의 접합 구조체 제조방법.
  41. 제 37항에 있어서, 상기 박막층의 일부 영역에는,
    그루브, 관통부 및 이격부 중 어느 하나 이상이 형성된 것을 특징으로 하는 이종 기판의 접합 구조체 제조방법.
  42. 제 28항에 있어서, 상기 접합 구조체는,
    상기 제2기판이 소정 두께로 박판화된 것을 특징으로 하는 이종 기판의 접합 구조체 제조방법.
  43. 제 28항에 있어서, 상기 제1기판과 상기 제2기판의 접합면에는,
    접합 증진을 위한 소수성 또는 친수성 표면 처리가 이루어진 것을 특징으로 하는 이종 기판의 접합 구조체 제조방법.
  44. 제 28항에 있어서, 상기 그루브, 상기 관통부 및 상기 이격부 각각에는 친수성 표면 처리 또는 대전 처리된 것을 특징으로 하는 이종 기판의 접합 구조체 제조방법.
  45. 제 28항 내지 제 44항 중 어느 한 항의 이종 기판의 접합 구조체 제조방법에 의해 제조된 이종 기판을 이용하는 탄성파 소자.
  46. 제1기판과, 상기 제1기판 상에 상기 제1기판과 다른 이종의 제2기판을 접합하는 접합 구조체의 제조방법에 있어서,
    상기 제1기판과 상기 제2기판 사이에 이격부가 형성된 박막층을 형성하여,
    상기 제1기판과 상기 제2기판의 접합시 결함의 확산이 상기 이격부에서 제한되는 것을 특징으로 하는 이종 기판의 접합 구조체 제조방법.
  47. 제 46항에 있어서, 상기 박막층은,
    상기 제1기판 상에 성장 방향에 대한 최소 단위 두께의 정수배에 대응하여 양자화된 두께로 형성되는 것을 특징으로 하는 이종 기판의 접합 구조체 제조방법.
  48. 제 47항에 있어서, 상기 박막층은,
    SiO2, Si-LiNbO3, Si-LiTaO3, Si-InP, Si-GaAs, Si-Ge 중 어느 하나이거나, 둘 이상이 다층으로 형성된 것을 특징으로 하는 이종 기판의 접합 구조체 제조방법.
  49. 제 48항에 있어서, 상기 박막층은,
    상기 최소 단위 두께에 대응하는 단위 공정 시간을 정수배한 시간과 무성장 시간을 합한 총 공정 시간 동안 CVD(Chemical Vapor Deposition) 방법에 의해 증착되는 것을 특징으로 하는 이종 기판의 접합 구조체 제조방법.
  50. 제 46항에 있어서, 상기 접합 구조체는,
    상기 제2기판이 소정 두께로 박판화된 것을 특징으로 하는 이종 기판의 접합 구조체.
  51. 제 46항에 있어서, 상기 제1기판과 상기 제2기판의 접합면에는,
    접합 증진을 위한 소수성 또는 친수성 표면 처리가 이루어진 것을 특징으로 하는 이종 기판의 접합 구조체.
  52. 제 46항에 있어서, 상기 제2기판을 소자 단위로 상기 제1기판 상에 접합하는 경우, 상기 소자 단위로 분리된 제2기판은 캐리어 기판(C)에 의해 상기 제1기판 상으로 전사되어 접합되는 것을 특징으로 하는 이종 기판의 접합 구조체 제조방법.
  53. 제 46항에 있어서, 상기 그루브, 상기 관통부 및 상기 이격부 각각에는 친수성 표면 처리 또는 대전 처리된 것을 특징으로 하는 이종 기판의 접합 구조체 제조방법.
  54. 제 46항 내지 제 53항 중 어느 한 항의 이종 기판의 접합 구조체 제조방법에 의해 제조된 이종 기판을 이용하는 탄성파 소자.
PCT/KR2022/016094 2022-10-11 2022-10-20 이종 기판의 접합 구조체 및 그 제조방법 그리고 이를 이용한 탄성파 소자 WO2024080427A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0129469 2022-10-11
KR1020220129469A KR20240050493A (ko) 2022-10-11 2022-10-11 이종 기판의 접합 구조체 및 그 제조방법 그리고 이를 이용한 탄성파 소자

Publications (1)

Publication Number Publication Date
WO2024080427A1 true WO2024080427A1 (ko) 2024-04-18

Family

ID=90669714

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/016094 WO2024080427A1 (ko) 2022-10-11 2022-10-20 이종 기판의 접합 구조체 및 그 제조방법 그리고 이를 이용한 탄성파 소자

Country Status (2)

Country Link
KR (1) KR20240050493A (ko)
WO (1) WO2024080427A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008094A (ja) * 2001-06-19 2003-01-10 Seiko Instruments Inc 圧電体装置及びその製造方法
JP2004256380A (ja) * 2003-02-28 2004-09-16 Fujitsu Ltd ガラス基板の接合方法
KR20120048467A (ko) * 2010-11-05 2012-05-15 미쓰보시 다이야몬도 고교 가부시키가이샤 접합 기판의 스크라이브 방법
KR20140043457A (ko) * 2012-08-17 2014-04-09 엔지케이 인슐레이터 엘티디 복합 기판, 탄성 표면파 디바이스 및 복합 기판의 제조방법
KR20210131429A (ko) * 2019-12-18 2021-11-02 엔지케이 인슐레이터 엘티디 진동판 접합체

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190134827A (ko) 2016-03-25 2019-12-04 엔지케이 인슐레이터 엘티디 접합체 및 탄성파 소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008094A (ja) * 2001-06-19 2003-01-10 Seiko Instruments Inc 圧電体装置及びその製造方法
JP2004256380A (ja) * 2003-02-28 2004-09-16 Fujitsu Ltd ガラス基板の接合方法
KR20120048467A (ko) * 2010-11-05 2012-05-15 미쓰보시 다이야몬도 고교 가부시키가이샤 접합 기판의 스크라이브 방법
KR20140043457A (ko) * 2012-08-17 2014-04-09 엔지케이 인슐레이터 엘티디 복합 기판, 탄성 표면파 디바이스 및 복합 기판의 제조방법
KR20210131429A (ko) * 2019-12-18 2021-11-02 엔지케이 인슐레이터 엘티디 진동판 접합체

Also Published As

Publication number Publication date
KR20240050493A (ko) 2024-04-19

Similar Documents

Publication Publication Date Title
WO2011055885A1 (ko) 멤스 마이크로폰 및 그 제조방법
TW436924B (en) Planar guard ring
EP2786486A1 (en) Bulk acoustic wave resonator
WO2019088763A1 (ko) 반도체 소자
WO2010114313A2 (ko) 태양전지 및 이의 제조방법
WO2014084549A1 (ko) 에피택셜 웨이퍼, 이를 이용한 스위치 소자 및 발광 소자
CN216721288U (zh) 声表面波装置
WO2015027381A1 (zh) 无线链路故障的处理方法、用户设备和基站
WO2013089417A1 (en) Semiconductor device and method of fabricating the same
WO2024080427A1 (ko) 이종 기판의 접합 구조체 및 그 제조방법 그리고 이를 이용한 탄성파 소자
WO2014092517A1 (ko) 3차원 발광 소자 및 그 제조방법
WO2016206033A1 (zh) 薄膜晶体管阵列基板及其制作方法
WO2020213836A1 (ko) Sic 엣지 링
WO2015147509A1 (ko) 열경화성 반도체 웨이퍼용 임시접착필름, 이를 포함하는 적층체 및 적층체 분리방법
WO2020071810A1 (ko) 발광 소자
US20030001696A1 (en) Acoustic wave device
WO2018221876A1 (ko) 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
WO2020101425A1 (ko) 원심 패턴 충진 장치 및 이를 이용한 초음파 압전 센서의 제조 방법, 그리고 이러한 방법으로 제조된 초음파 압전 센서 혹은 초음파 인식 센서
WO2011059186A2 (ko) 솔더링 지그, 평면 어레이 안테나 및 이의 제조 방법
WO2017152496A1 (zh) 一种曲面显示面板及其制造方法
WO2011065776A2 (ko) 트레이와 이를 이용한 기판 처리 장치, 및 트레이의 제조 방법
WO2013077619A1 (ko) 발광 다이오드 및 그 제조 방법
WO2014109506A1 (ko) 반도체 기판
WO2020036327A1 (ko) 쇼트 채널 tft 제작 방법 및 쇼트채널 tft 구조
WO2019078598A1 (ko) 태양전지용 스텐실 마스크

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22962177

Country of ref document: EP

Kind code of ref document: A1