WO2024069750A1 - 電力変換システム - Google Patents

電力変換システム Download PDF

Info

Publication number
WO2024069750A1
WO2024069750A1 PCT/JP2022/035929 JP2022035929W WO2024069750A1 WO 2024069750 A1 WO2024069750 A1 WO 2024069750A1 JP 2022035929 W JP2022035929 W JP 2022035929W WO 2024069750 A1 WO2024069750 A1 WO 2024069750A1
Authority
WO
WIPO (PCT)
Prior art keywords
line
neutral point
voltage
transformer
ground fault
Prior art date
Application number
PCT/JP2022/035929
Other languages
English (en)
French (fr)
Inventor
フレデリック ペイジ
和順 田畠
涼介 宇田
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2023513198A priority Critical patent/JP7387062B1/ja
Priority to PCT/JP2022/035929 priority patent/WO2024069750A1/ja
Publication of WO2024069750A1 publication Critical patent/WO2024069750A1/ja

Links

Images

Definitions

  • This disclosure relates to a power conversion system.
  • a modular multilevel converter in which multiple unit converters are cascaded, can easily accommodate higher voltages by increasing the number of unit converters.
  • a "unit converter” is also called a "sub-module” or “converter cell.”
  • MMC converters are widely applied to power transmission and distribution systems as large-capacity static var compensators or power conversion devices for high-voltage DC transmission.
  • Patent Document 1 describes a power conversion system including a self-excited power converter that performs power conversion between a DC system and an AC system, and a transformer connected between the self-excited power converter and the AC system, in which the neutral point of the transformer is grounded via an impedance circuit that has low impedance in DC and high impedance in AC.
  • the neutral point of the transformer is effectively grounded with low impedance to DC and high impedance to AC, thereby reducing the fault current when a ground fault occurs in a DC or AC system. Furthermore, even if a third harmonic is applied to the neutral point of the transformer, which is superimposed on the output voltage to improve the output voltage utilization rate, the current flowing to ground can be reduced by arranging an impedance circuit with high impedance to AC.
  • This disclosure has been made to solve these problems, and the purpose of this disclosure is to suppress the voltage rise of healthy phases when a single line-to-ground (1LG) fault occurs on the power converter side of a transformer connected between an AC system and a self-commutated power converter.
  • (1LG) fault occurs on the power converter side of a transformer connected between an AC system and a self-commutated power converter.
  • a power conversion system in one aspect of the present disclosure, includes a self-excited power converter, a first transformer, and an impedance switching circuit.
  • the self-excited power converter performs power conversion between a three-phase AC system and a DC system.
  • the first transformer has a primary side connected to the AC system and a secondary side connected to the self-excited power converter, and the secondary side is Y-connected.
  • the impedance switching circuit is electrically connected between the neutral point of the Y-connection of the first transformer and ground.
  • the impedance switching circuit is configured to lower the impedance when a single-line ground fault occurs in a three-phase AC line connecting between the first transformer and the self-excited power converter, compared to when the single-line ground fault does not occur.
  • the voltage rise of healthy phases is suppressed by flowing the fault current from the neutral point to ground via an inductance switching circuit that is made low impedance.
  • FIG. 1 is a schematic configuration diagram of a power conversion system according to an embodiment of the present invention.
  • 1 is a schematic configuration diagram of a power conversion device configured using an MMC conversion method.
  • 3 is a circuit diagram showing a configuration example of each submodule shown in FIG. 2.
  • FIG. 11 is a conceptual waveform diagram illustrating the voltage behavior of an AC line when 1LG occurs.
  • FIG. 11 is a conceptual waveform diagram illustrating the voltage behavior of a DC line when 1LG occurs.
  • FIG. 11 is a conceptual waveform diagram illustrating the voltage behavior of a DC capacitor in a submodule when 1LG occurs.
  • FIG. 11 is a circuit diagram illustrating a configuration of an impedance switching circuit according to a second embodiment.
  • FIG. 2 is a conceptual circuit diagram for explaining a voltage applied to a DC capacitor.
  • FIG. 2 is a simplified equivalent circuit diagram of each arm of a power converter when 1LG is generated.
  • FIG. 11 is a circuit diagram illustrating a configuration of an impedance switching circuit according to a third embodiment.
  • FIG. 13 is a circuit diagram illustrating a configuration of an impedance switching circuit according to a fourth embodiment.
  • FIG. 14 is a conceptual diagram illustrating the characteristics of the lightning arrester shown in FIG. 13.
  • FIG. 13 is a circuit diagram illustrating a configuration of an impedance switching circuit according to a fifth embodiment.
  • FIG. 13 is a circuit diagram illustrating a configuration of an impedance switching circuit according to a sixth embodiment.
  • FIG. 13 is a schematic configuration diagram of a power conversion system according to a seventh embodiment.
  • 18 is a conceptual diagram illustrating the frequency characteristics of the filter circuit shown in FIG. 17.
  • FIG. 1 is a schematic configuration diagram of a power conversion system 100 according to the present embodiment.
  • the power conversion system 100 is a system for controlling the power of a DC transmission system having a single pole configuration. Power is transmitted between two AC systems 12, 12A via a positive DC transmission line 14P and a negative DC transmission line 14N that constitute the DC system 14.
  • the AC systems 12, 12A are three-phase AC systems.
  • the DC system 14 is a DC transmission line having a capacitance, and may be constituted by, for example, a cable.
  • the length of the DC transmission lines 14P, 14N is, for example, several tens of kilometers to several hundreds of kilometers.
  • the length of the DC transmission lines 14P, 14N is, for example, several meters to several tens of meters. Note that FIG. 1 shows a case where the DC system has two terminals.
  • the power conversion device 1 includes a self-excited power converter 2 that performs power conversion between a DC system 14 and an AC system 12, and a control device 3.
  • the power converter 2 is configured as a power converter using an MMC conversion method.
  • the power converter 2 may use a conversion method other than the MMC conversion method.
  • the power converter 2 is connected to DC transmission lines 14P, 14N.
  • the power converter 2 is also connected to the AC system 12 via a transformer 13.
  • the power converter 2 and the transformer 13 are connected via an AC line 64.
  • the power conversion device 1A includes a self-excited power converter 2A and a control device 3A.
  • the power converter 2A is connected to the power converter 2 via DC transmission lines 14P and 14N.
  • the power converter 2A is connected to the AC system 12A via a transformer 13A.
  • the power converter 2A and the transformer 13A are connected via an AC line 64A.
  • the power conversion device 1A has a similar configuration to the power conversion device 1.
  • the control device 3 controls the operation of the power converter 2. Furthermore, the control device 3A controls the operation of the power converter 2A. Furthermore, the control device 3 and the control device 3A are configured to be able to communicate with each other. Each of the control devices 3, 3A controls the operation of the power converters 2, 2A based on the current and voltage values input from the power converters 2, 2A.
  • the control devices 3, 3A typically include, as hardware configurations, an auxiliary transformer, an AD (Analog to Digital) conversion unit, an arithmetic unit, etc.
  • the arithmetic unit includes a CPU (Central Processing Unit), a RAM (Random Access Memory), and a ROM (Read Only Memory).
  • the AD conversion unit includes an analog filter, a sample-and-hold circuit, a multiplexer, etc.
  • the control device 3 is, for example, configured as a digital protection control device.
  • power converter 2A When power is transmitted from AC system 12A to AC system 12, power converter 2A operates as a rectifier (REC) and power converter 2 operates as an inverter (INV). Specifically, AC power is converted to DC power by power converter 2A, and this converted DC power is transmitted via DC transmission lines 14P and 14N. At the receiving end, DC power is converted to AC power by power converter 2 and supplied to AC system 12 via transformer 13.
  • power converter 2A When power converter 2A operates as an inverter and power converter 2 operates as a rectifier, the conversion operation is reversed to that described above.
  • the transformer 13 is connected between the AC system 12 and the power converter 2. Specifically, the AC system 12 is connected to the primary side of the transformer 13, and the power converter 2 is connected to the secondary side.
  • the transformer 13 is a three-phase transformer with a Y-Y connection.
  • the transformer 13 has a primary winding and a secondary winding that are Y-connected, and the neutral point 62 of the secondary winding is grounded via the impedance switching circuit 50.
  • the impedance switching circuit 50 is electrically connected between the neutral point 62 on the secondary side of the transformer 13 and ground.
  • the transformer 13 corresponds to one embodiment of the "first transformer.” The configuration of the impedance switching circuit 50 will be described in detail later.
  • the transformer 13A is connected between the AC system 12A and the power converter 2A.
  • the AC system 12A is connected to the primary side of the transformer 13A, and the power converter 2A is connected to the secondary side.
  • the transformer 13A is a three-phase transformer with a Y-Y connection.
  • the transformers 13 and 13A may further be provided with a winding 13X for extracting a control power supply.
  • the impedance switching circuit 50 can also be arranged for the neutral point 62A on the secondary side of the transformer 13A instead of the neutral point 62 on the secondary side of the transformer 13.
  • the impedance switching circuit 50 can be arranged for both the neutral point 62 on the secondary side of the transformer 13 and the neutral point 62A on the secondary side of the transformer 13A.
  • the power converter 2 is configured by an MMC converter including a plurality of sub-modules (corresponding to "SM" in Fig. 2) 7 connected in series with each other.
  • the power converter 2 includes a plurality of leg circuits 4u, 4v, 4w (hereinafter, collectively or arbitrarily referred to as "leg circuits 4") connected in parallel between a positive DC terminal (i.e., a high-potential DC terminal) Np and a negative DC terminal (i.e., a low-potential DC terminal) Nn.
  • leg circuits 4 connected in parallel between a positive DC terminal (i.e., a high-potential DC terminal) Np and a negative DC terminal (i.e., a low-potential DC terminal) Nn.
  • the leg circuits 4 are provided for each of the multiple phases that make up the AC.
  • the leg circuits 4 are connected between the AC system 12 and the DC system 14, and perform power conversion between the two systems.
  • the power converter 2 is provided with three leg circuits 4u, 4v, and 4w, which correspond to the U phase, V phase, and W phase, respectively.
  • the AC input terminals Nu, Nv, and Nw provided on the leg circuits 4u, 4v, and 4w, respectively, are connected to the AC system 12 via a transformer 13.
  • FIG. 2 for ease of illustration, the connection between the AC input terminals Nv and Nw and the transformer 13 is not shown.
  • the high-potential side DC terminal Np and the low-potential side DC terminal Nn, which are commonly connected to each leg circuit 4, are connected to the DC system 14 (i.e., the DC transmission lines 14P and 14N in FIG. 1).
  • Leg circuit 4u includes an upper arm 5 from the high potential side DC terminal Np to the AC input terminal Nu, and a lower arm 6 from the low potential side DC terminal Nn to the AC input terminal Nu.
  • the AC input terminal Nu which is the connection point between the upper arm 5 and the lower arm 6, is connected to the transformer 13.
  • Leg circuits 4v and 4w have a similar configuration, so the following description will be given representatively of leg circuit 4u.
  • the upper arm 5 includes a plurality of submodules 7 connected in cascade and a reactor 8A.
  • the plurality of submodules 7 and the reactor 8A are connected in series to each other.
  • the lower arm 6 includes a plurality of submodules 7 connected in cascade and a reactor 8B.
  • the plurality of submodules 7 and the reactor 8B are connected in series to each other.
  • the power conversion device 1 includes detectors for measuring electrical quantities (e.g., current, voltage, etc.) used for control, such as an AC voltage detector 10, an AC current detector 16, DC voltage detectors 11A and 11B, and arm current detectors 9A and 9B provided in each leg circuit 4. The signals detected by these detectors are input to the control device 3.
  • detectors for measuring electrical quantities e.g., current, voltage, etc.
  • FIG. 1 for ease of illustration, some of the signal lines for signals input from each detector to the control device 3 and the signal lines for signals input/output between the control device 3 and each submodule 7 are shown together, but in reality, a signal line is provided for each detector and each submodule 7. Separate signal lines for transmission and reception may be provided between each submodule 7 and the control device 3.
  • the signal lines are formed, for example, of optical fibers.
  • the AC voltage detector 10 detects the AC voltage Vacu of the U phase, the AC voltage Vacv of the V phase, and the AC voltage Vacw of the W phase of the AC system 12.
  • the AC current detector 16 detects the AC current Iacu of the U phase, the AC current Iacv of the V phase, and the AC current Iacw of the W phase of the AC system 12.
  • the DC voltage detector 11A detects the DC voltage Vdcp of the high potential side DC terminal Np connected to the DC system 14.
  • the DC voltage detector 11B detects the DC voltage Vdcn of the low potential side DC terminal Nn connected to the DC system 14. The difference between the DC voltage Vdcp and the DC voltage Vdcn is defined as the DC voltage Vdc.
  • the arm current detectors 9A and 9B provided in the U-phase leg circuit 4u detect the upper arm current Ipu flowing in the upper arm 5 and the lower arm current Inu flowing in the lower arm 6, respectively.
  • the arm current detectors 9A and 9B provided in the V-phase leg circuit 4v detect the upper arm current Ipv and the lower arm current Inv, respectively.
  • the arm current detectors 9A and 9B provided in the W-phase leg circuit 4w detect the upper arm current Ipw and the lower arm current Inw, respectively.
  • FIG. 3 is a circuit diagram showing an example of a submodule constituting each leg circuit in FIG. 2.
  • the submodule 7 shown in FIG. 3 has a circuit configuration called a half-bridge configuration.
  • This submodule 7 includes a series body formed by connecting two switching elements 31p, 31n in series, a storage element 32, and a voltage detector 33. The series body and the storage element 32 are connected in parallel.
  • the voltage detector 33 detects the voltage across both ends of the storage element 32.
  • Both terminals of switching element 31n are input/output terminals P1, P2.
  • the switching operation of switching elements 31p, 31n outputs the voltage across both ends of storage element 32 and zero voltage. For example, when switching element 31p is on and switching element 31n is off, the voltage across both ends of storage element 32 is output. When switching element 31p is off and switching element 31n is on, zero voltage is output.
  • both terminals of switching element 31n are input/output terminals P1, P2, but both terminals of switching element 31p may also be input/output terminals P1, P2, in which case the operation is reversed.
  • the switching elements 31p and 31n are configured by connecting a freewheeling diode (FWD) in inverse parallel to a self-extinguishing semiconductor switching element such as an IGBT (Insulated Gate Bipolar Transistor), a GCT (Gate Commutated Turn-off) thyristor, or a MOSFET (Metal Oxide Semiconductor Field-Effect Transistor). Since a film capacitor or the like is mainly used for the storage element 32, hereinafter the storage element 32 is also referred to as a DC capacitor 32.
  • IGBT Insulated Gate Bipolar Transistor
  • GCT Gate Commutated Turn-off
  • MOSFET Metal Oxide Semiconductor Field-Effect Transistor
  • submodule 7 The configuration of the submodule 7 described above is just one example, and submodules 7 with other configurations may be applied to this embodiment.
  • the submodule 7 may be configured using a full-bridge type conversion circuit.
  • Figure 4 is a conceptual waveform diagram that explains the voltage behavior of AC line 64 when 1LG occurs.
  • the voltages Vu, Vv, and Vw of each phase of the three-phase AC line 64 are sinusoidal voltages of the system frequency (commercial frequency, for example, 50 Hz or 60 Hz) with an amplitude Vac1 and phases differing by 120°.
  • a control that superimposes a third harmonic on the output voltage may be adopted in order to increase the output voltage utilization rate by canceling the third harmonic component of the line voltage.
  • the third harmonic is applied to the neutral point of the transformer 13, and an AC voltage appears in the neutral point voltage Vn.
  • the amplitude of the neutral point voltage Vn during 1LG generation is significantly larger than that of the neutral point voltage Vn generated by the third harmonic under normal circumstances.
  • Figure 5 shows the voltage behavior of DC transmission line 14P in response to the voltage rise in the healthy phase (when 1LG occurs) shown in Figure 4.
  • the DC voltage Vdcp of the DC transmission line 14P is controlled by the power converter 2 to a DC voltage Vl1 that is higher than the amplitude of the three-phase AC voltage.
  • Figure 6 shows a conceptual waveform diagram that explains the voltage behavior of the DC capacitor in the submodule when 1LG occurs.
  • the large capacitance increases the decay time constant of the DC voltage Vdcp in the voltage waveform in Figure 5, and depending on the line length of the cable, the DC voltage Vdcp may behave in such a way that it hardly decays from the voltage amplitude of the healthy phase.
  • the problem of overvoltage when 1LG occurs is solved by arranging lightning arresters for the DC transmission lines 14P, 14N, the energy processing capacity of the lightning arresters will be enormous, and there is a concern that this will lead to larger equipment and higher costs.
  • FIG. 7 is a circuit diagram illustrating an example of the configuration of the impedance switching circuit 50. As shown in FIG.
  • the impedance switching circuit 50 includes an iron core reactor 51 connected between the neutral point 62 on the secondary side of the transformer 13 and ground.
  • FIG. 8 shows a conceptual diagram illustrating the characteristics of the iron core reactor 51 shown in FIG. 7.
  • the horizontal axis of FIG. 8 shows the current IL flowing through the iron core reactor 51
  • the vertical axis of FIG. 8 shows the voltage VL applied to the iron core reactor 51.
  • the voltage VL corresponds to the neutral point voltage Vn at the neutral point 62 on the secondary side of the transformer 13.
  • the iron core reactor 51 is constructed by winding a conductor (coil) around an iron core (magnetic core) and functions as a magnetic reactor.
  • the iron core reactor 51 there exists a non-saturated region where the current IL increases as the voltage VL increases, and a saturated region where the inductance decreases due to saturation of the magnetic flux in the iron core (magnetic core).
  • VL/IL the ratio of the voltage VL to the current IL
  • the impedance ( ⁇ L) at each frequency is lower than in the non-saturated region.
  • the normal neutral point voltage Vnm is either 0 or the voltage when the third harmonic is applied as described above, and is lower than Vf1 when 1LG is generated.
  • the impedance switching circuit 50 connected between the neutral point 62 on the secondary side of the transformer 13 and ground is configured to have a lower impedance when 1LG is generated compared to normal times when 1LG is not generated. Therefore, the impedance of the impedance switching circuit 50 with respect to the voltage generated in response to 1LG, i.e., the voltage that rises due to 1LG (for example, the voltage at the system frequency), is lower than the impedance with respect to the neutral point voltage in normal times (when 1LG is not generated). In contrast, under normal times, the impedance switching circuit 50 operates with a high impedance, so that even if a third harmonic is applied to the neutral point 62, the current (current IL in FIG. 7) flowing between the neutral point 62 and ground can be suppressed.
  • the impedance switching circuit 50 operates at a lower impedance than normal, increasing the current flowing from the neutral point 62 to ground and allowing the fault current to escape to ground. This suppresses the voltage rise at the neutral point 62, and therefore the voltage rise in the healthy phases described in FIG. 4 can also be suppressed.
  • the arrangement of the impedance switching circuit 50 makes it possible to suppress the voltage rise of healthy phases when 1LG occurs in the AC line 64 on the power converter 2 side of the transformer 13 connected between the AC system 12 and the self-excited power converter 2.
  • the rise in the DC voltage Vdcp of the DC transmission line 14P described in FIG. 5 is also suppressed, making it possible to suppress the voltage rise of the DC capacitor 32 of each submodule 7.
  • the impedance switching circuit 50 without requiring an active control mechanism by using an iron core reactor 51 configured to realize the switching characteristics between the saturation region and the non-saturation region for the neutral point voltage Vn, as illustrated in FIG. 8.
  • Fig. 9 is a circuit diagram illustrating a configuration of an impedance switching circuit according to embodiment 2.
  • impedance switching circuit 50 is realized by the configuration shown in Fig. 9.
  • the impedance switching circuit 50 according to the second embodiment further includes a current limiting resistor 52 connected in series with the iron core reactor 51 in addition to the configuration of the first embodiment (FIG. 7).
  • the current capacity required of the iron core reactor 51 can be relaxed, so the size and cost of the iron core reactor 51 can be reduced, and the same effect as in the first embodiment can be obtained.
  • a modified example of embodiment 2 In the modified example of the second embodiment, the design of the electrical resistance value R of the current limiting resistor 52 in the impedance switching circuit of the second embodiment (FIG. 9) will be described. Specifically, the derivation of the electrical resistance value R for preventing the capacitor voltage Vc described in FIG. 5 from reaching an overvoltage when 1LG occurs will be described.
  • FIG. 10 shows a conceptual circuit diagram for explaining the voltage applied to the DC capacitor.
  • N submodules 7 (N: an integer of 2 or more) are connected in series between the AC input terminals Nu, Nv, Nw and the high-potential side DC terminal Np connected to the DC transmission line 14P, and between the AC input terminals Nu, Nv, Nw and the low-potential side DC terminal Nn connected to the DC transmission line 14N.
  • FIG. 11 is a simplified equivalent circuit diagram of each arm of the power converter when 1LG is generated.
  • FIG. 11 shows the equivalent circuit between the AC input terminals Nu, Nv, and Nw of each leg circuit 4 and the DC transmission line 14P.
  • the protection function of the power converter 2 itself stops the operation of the switching elements 31p and 31n in each submodule 7 illustrated in FIG. 3 and fixes them to off. Therefore, between the DC transmission line 14P and the AC input terminals Nu, Nv, and Nw, a diode D1 formed by the anti-parallel diode of the switching element 31p, and a series combination of a diode D2 formed by the anti-parallel diode of the switching element 31p and a DC capacitor 32n are connected in parallel.
  • the DC capacitor 32n corresponds to N DC capacitors 32 of each submodule 7 connected in series.
  • Vdf Vdc - Vac
  • Vdf Vdc - Vac
  • the voltage difference Vdf applied to the N DC capacitors 32 connected in series on the positive or negative side of each leg circuit 4 during 1LG generation varies depending on the electrical resistance value R of the current-limiting resistor 52.
  • This voltage difference Vdf can be obtained by simulation or the like once the rating of the power conversion system 100 is determined.
  • the current withstand capacity required of the iron core reactor 51 can be relaxed to the maximum extent possible within the range in which an overvoltage does not occur in the DC capacitor 32 when 1LG occurs.
  • the size and cost effects of the iron core reactor 51 in the second embodiment can be maximized.
  • Fig. 12 is a circuit diagram illustrating a configuration of an impedance switching circuit according to embodiment 3.
  • impedance switching circuit 50 is realized by the configuration shown in Fig. 12.
  • the impedance switching circuit 50 includes a transformer 53.
  • the transformer 53 is connected between a neutral point 62 on the secondary side of the transformer 13 and ground.
  • the transformer 53 has a primary winding and a secondary winding wound around a magnetic core.
  • the primary winding of the transformer 53 is connected between the neutral point 62 and ground.
  • the transformer 53 functions as a magnetic inductor, and thus provides the same effect as the iron core reactor 51 described above.
  • the transformer 53 corresponds to one example of a "second transformer.”
  • the impedance of the transformer 53 which operates in the non-saturation region, can suppress the current flowing between the neutral point 62 and ground even if a third harmonic is applied to the neutral point 62.
  • the impedance switching circuit 50 is configured using the transformer 53, and the same effect as in the first embodiment can be obtained.
  • embodiment 3 it is also possible to combine embodiment 3 with embodiment 2 and further connect current-limiting resistor 52 (FIG. 9) in series with transformer 53 to form impedance switching circuit 50.
  • the electrical resistance value R of current-limiting resistor 52 can be determined according to a modified example of embodiment 2.
  • Fig. 13 is a circuit diagram illustrating a configuration of an impedance switching circuit according to embodiment 4.
  • impedance switching circuit 50 is realized by the configuration shown in Fig. 13.
  • the impedance switching circuit 50 includes a lightning arrester 54.
  • the lightning arrester 54 is connected between the neutral point 62 on the secondary side of the transformer 13 and ground.
  • FIG. 14 shows a conceptual diagram illustrating the characteristics of the arrester 54 shown in FIG. 14, when the applied voltage Var between both ends of the lightning arrester 54 becomes larger than the operation start voltage Vstr, the currentInvent passing through the lightning arrester 54 increases rapidly. On the other hand, in a region where the applied voltage Var is smaller than the operation start voltage Vstr, the currentquaint is kept low. In the configuration of FIG. 13, the applied voltage Var to the lightning arrester 54 corresponds to the neutral point voltage Vn.
  • the impedance switching circuit 50 is configured using the lightning arrester 54, and the same effect as in the first embodiment can be obtained.
  • FIG. 15 is a circuit diagram illustrating a configuration of an impedance switching circuit according to the fifth embodiment.
  • the impedance switching circuit 50 includes a normally-off on switch 55.
  • the on switch 55 is connected between the neutral point 62 on the secondary side of the transformer 13 and ground.
  • the input switch 55 is turned on or off according to a command from the 1LG detection unit 3X.
  • the impedance of the input switch 55 is equivalent to infinity in the off state, but drops to the on resistance in the on state.
  • the 1LG detection unit 3X can detect the occurrence of 1LG when the voltage amplitude of any of the phases rises above a determination value, for example, based on the three-phase voltages Vu, Vv, and Vw (FIG. 3) of the AC line 64. Alternatively, it is also possible to detect the occurrence of 1LG based on an increase in the neutral point voltage Vn.
  • the 1LG detection unit 3X keeps the on switch 55 in the off state, but when 1LG is detected, it controls the on switch 55 to the on state.
  • the function of the 1LG detection unit 3X can be realized, for example, as a part of the function of the control device 3 to which various voltage and current measurement values are input.
  • the on-switch 55 is controlled to turn on and off according to commands from the ILG detector 3X, so that it operates at a low impedance when 1LG occurs, but at a high impedance during normal operation (when 1LG is not occurring). Therefore, even when the on-switch 55 is used, the function of the impedance switching circuit 50 described in embodiment 1 etc. can be realized.
  • the impedance switching circuit 50 is configured using a switch 55 that is turned on and off by the 1LG detection unit 3X, and the same effect as in the first embodiment can be obtained.
  • the input switch 55 can be configured as a semiconductor switch using a semiconductor element such as an IGBT (Insulated Gate Bipolar Transistor), or a mechanical switch such as a relay that opens and closes a mechanical contact.
  • a semiconductor element such as an IGBT (Insulated Gate Bipolar Transistor), or a mechanical switch such as a relay that opens and closes a mechanical contact.
  • the problem of overvoltage of the DC capacitor 32 due to the voltage rise of the healthy phase when 1LG occurs occurs in a cycle according to the system frequency. Therefore, the first AC peak (positive peak or negative peak) immediately after 1LG occurs can be dealt with by disposing a lightning arrester on the AC line 64 or the DC transmission lines 14P, 14N, and it is also possible to prevent the occurrence of overvoltage by turning on the closing switch 55 before the next AC peak arrives.
  • the closing switch 55 can be configured as a mechanical switch that requires about 10 to 10 ms to transition from the off state to the on state. This makes it possible to reduce the energy tolerance of the lightning arrester and does not require high-speed operation of the closing switch 55, so that the effect of the fifth embodiment can be achieved without excessively increasing the specifications of both.
  • Fig. 16 is a circuit diagram illustrating a configuration of an impedance switching circuit according to embodiment 6.
  • impedance switching circuit 50 is realized by the configuration shown in Fig. 16.
  • the impedance switching circuit 50 includes an air gap 56.
  • the air gap 56 is connected between the neutral point 62 on the secondary side of the transformer 13 and ground.
  • the air gap 56 is configured so that when the voltage applied to the cap formed between the electrodes exceeds a predetermined design voltage, a flashover occurs and a current path is formed.
  • the air gap 56 operates at a low impedance due to the formation of a current path caused by the occurrence of a flashover, while under normal circumstances (when 1LG does not occur), it operates at a high impedance with no current path formed. Therefore, even when the air gap 56 is used, it is possible to realize the function of the impedance switching circuit 50 described in embodiment 1 etc.
  • the impedance switching circuit 50 is configured using the air gap 56, and the same effect as in the first embodiment can be obtained.
  • FIG. 17 is a schematic configuration diagram of a power conversion system 101 according to the seventh embodiment.
  • the power conversion system 101 according to the seventh embodiment is different from the power conversion system 100 shown in FIG. 1 in that it includes a filter circuit 60 instead of the impedance switching circuit 50.
  • the filter circuit 60 is disposed between the DC transmission line 14P and the ground, and between the DC transmission line 14N and the ground.
  • FIG. 18 is a conceptual diagram illustrating the frequency characteristics of the filter circuit shown in FIG. 18, the filter circuit 60 electrically connects the DC transmission lines 14P, 14N to the ground with low impedance to the system frequency fps. That is, the filter circuit 60 is configured to pass the frequency component of the system frequency fps.
  • the filter circuit 60 electrically connects the DC transmission lines 14P, 14N to the ground with high impedance for frequencies other than the system frequency fps.
  • the filter circuit 60 is configured to block frequency components other than the system frequency fps.
  • the overvoltage caused by 1LG is a voltage fluctuation of the system frequency component. Therefore, by connecting a filter circuit 60 that passes the system frequency component between the DC transmission lines 14P, 14N and ground, the fault current caused by 1LG can be released to ground. This makes it possible to suppress the voltage rise of healthy phases and the voltage rise of DC transmission lines 14P, 14N.
  • the filter circuit 60 can be configured so as not to affect the normal operation of the power conversion system 101 by setting the frequency characteristics to pass only the system frequency fps component and block other components.
  • the seventh embodiment is configured to place a circuit on the DC system 14 (DC transmission lines 14P, 14N), and therefore can be applied to a power conversion system in which there are some constraints (e.g., transformer wiring constraints, AC yard site constraints, etc.) on the placement of equipment on the neutral point 62 of the transformer 13.
  • constraints e.g., transformer wiring constraints, AC yard site constraints, etc.
  • first to sixth embodiments with the seventh embodiment, and configure both the impedance switching circuit 50 according to the first to sixth embodiments and the filter circuit 60 arranged for the DC transmission lines 14P and 14N in the power conversion system.

Abstract

自励式電力変換器(2)は、 三相の交流系統(12)と直流系統(14)との間で電力変換を行なう。変圧器(13)は、一次側が交流系統(12)と接続される一方で二次側が自励式電力変換器(2)と接続されて、二次側がY結線される。インピーダンス切換回路(50)は、変圧器(13)の二次側の中性点(62)とグランドとの間に電気的に接続される。インピーダンス切換回路(50)は、変圧器(13)及び自励式電力変換器(2)の間を接続する三相交流線路(64)に一線地絡事故が発生すると、当該一線地絡事故の非発生時と比較して、インピーダンスが低下する様に構成される。

Description

電力変換システム
 本開示は、電力変換システムに関する。
 複数の単位変換器がカスケード接続されるモジュラーマルチレベル変換器(以下、MMC変換器とも称する。)は、単位変換器の数を増加させることによって、高電圧化に容易に対応することができる。「単位変換器」は、「サブモジュール(sub module)」あるいは「変換器セル」とも称される。MMC変換器は、大容量の静止型無効電力補償装置、又は高圧直流送電用の電力変換装置として、送配電系統へ広く適用されている。
 国際公開第2021/024455号(特許文献1)では、直流系統と交流系統との間で電力変換を行う自励式電力変換器と、自励式電力変換器及び交流系統の間に接続された変圧器とを含む電力変換システムにおいて、変圧器の中性点が、直流的に低インピーダンスであり、交流的には高インピーダンスとなるインピーダンス回路を介して接地される構成が記載されている。
国際公開第2021/024455号
 特許文献1では、変圧器の中性点について、直流に対しては低インピーダンスで効果的な接地を行うとともに、交流的には高インピーダンスとなることで、直流系統又は交流系統での地絡事故発生時の事故電流を低減することができる。更に、出力電圧利用率を向上するために出力電圧に重畳される三次高調波が変圧器の中性点に印加されても、交流的に高インピーダンスのインピーダンス回路が配置されることで、グランドへ流れる電流を低減できる。
 しかしながら、三相の交流系統では、変圧器の変換器側において1相のみが地絡する一線地絡(1LG)の発生時に、残りの2相(健全相)で電圧上昇が生じる。この際に、特許文献1の電力変換システムでは、健全相での電圧上昇に応じた充電により、変換器セル内の直流コンデンサの電圧が過度に上昇して破損に至ることが懸念される。
 或いは、代替案としては、直流系統又は交流系統の各送電線に避雷器を配置することで、1LG発生の際の健全相の電圧上昇、及び、これに伴う、変換器セル内の直流コンデンサの過電圧を避けることが可能である。しかしながら、この場合には、1LGの発生後から事故除去までの間、例えば、遮断器による事故除去を想定すると、数十ms程度の間、避雷器が動作し続ける必要がある。このため、避雷器の処理エネルギーが非常に大きくなり、この様な特性を有する避雷器の配置は大型化及び高コスト化を招くことが懸念される。
 本開示は、このような問題点を解決するためになされたものであって、本開示の目的は、交流系統と自励式電力変換器との間に接続された変圧器の電力変換器側で一線地絡(1LG)事故が発生したときの健全相の電圧上昇を抑制することである。
 本開示のある局面では、電力変換システムが提供される。電力変換システムは、自励式電力変換器と、第1変圧器と、インピーダンス切換回路とを備える。自励式電力変換器は、三相の交流系統と直流系統との間で電力変換を行なう。第1変圧器は、一次側が前記交流系統と接続される一方で二次側が前記自励式電力変換器と接続されて、前記二次側がY結線される。インピーダンス切換回路は、第1変圧器の前記Y結線の中性点とグランドとの間に電気的に接続される。インピーダンス切換回路は、前記第1変圧器及び前記自励式電力変換器の間を接続する三相交流線路に一線地絡事故が発生すると、当該一線地絡事故の非発生時と比較して、インピーダンスが低下する様に構成される。
 本開示によれば、交流系統と自励式電力変換器との間に接続された変圧器の電力変換器側で一線地絡事故が発生したときに、低インピーダンス化されるインダクタンス切換回路を介して事故電流を中性点からグランドに流すことにより、健全相の電圧上昇を抑制することである。
本実施の形態に従う電力変換システムの概略構成図である。 電力変換装置をMMC変換方式により構成した場合の概略構成図である。 図2に示された各サブモジュールの構成例を示す回路図である。 1LG発生時における交流線路の電圧挙動を説明する概念的な波形図である。 1LG発生時における直流線路の電圧挙動を説明する概念的な波形図である。 1LG発生時におけるサブモジュール内の直流キャパシタの電圧挙動を説明する概念的な波形図である。 実施の形態1に係るインピーダンス切換回路の構成を説明する回路図である。 図7に示されたインピーダンス切換回路の特性を説明する概念図である。 実施の形態2に係るインピーダンス切換回路の構成を説明する回路図である。 直流コンデンサへの印加電圧を説明するための概念的な回路図である。 1LG発生時における電力変換器の各アームの簡易的な等価回路図である。 実施の形態3に係るインピーダンス切換回路の構成を説明する回路図である。 実施の形態4に係るインピーダンス切換回路の構成を説明する回路図である。 図13に示された避雷器の特性を説明する概念図である。 実施の形態5に係るインピーダンス切換回路の構成を説明する回路図である。 実施の形態6に係るインピーダンス切換回路の構成を説明する回路図である。 実施の形態7に係る電力変換システムの概略構成図である。 図17に示されたフィルタ回路の周波数特性を説明する概念図である。
 以下に、本開示の実施の形態について、図面を参照して詳細に説明する。なお、以下では、図中の同一又は相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。
 実施の形態1.
 図1は、本実施の形態に従う電力変換システム100の概略構成図である。
 図1を参照して、電力変換システム100は、単極構成の直流送電系統の電力を制御するためのシステムである。直流系統14を構成する正極側の直流送電線14P及び負極側の直流送電線14Nを介して、2つの交流系統12,12A間で電力が送受される。交流系統12,12Aは、3相交流系統である。例えば、直流系統14は、静電容量を有する直流送電線であり、例えば、ケーブルによって構成されてもよい。
 図1において、電力変換システム100がHVDC(High Voltage Direct Current)システムに対応する場合、直流送電線14P,14Nの長さは、例えば、数十km~数百kmである。電力変換システム100がBTB(Back To Back)システムに対応する場合、直流送電線14P,14Nの長さは、例えば、数m~数十mである。なお、図1では直流系統が2端子の場合を示している。
 電力変換装置1は、直流系統14と交流系統12との間で電力変換を行なう自励式の電力変換器2と、制御装置3とを含む。典型的には、電力変換器2はMMC変換方式の電力変換器によって構成される。但し、電力変換器2は、MMC変換方式以外の変換方式であってもよい。電力変換器2は、直流送電線14P,14Nに接続される。又、電力変換器2は、変圧器13を介して交流系統12に接続される。電力変換器2及び変圧器13は、交流線路64を介して接続される。
 電力変換装置1Aは、自励式の電力変換器2Aと、制御装置3Aとを含む。電力変換器2Aは直流送電線14P,14Nを介して電力変換器2と接続される。電力変換器2Aは、変圧器13Aを介して交流系統12Aに接続される。電力変換器2A及び変圧器13Aは、交流線路64Aを介して接続される。電力変換装置1Aは、電力変換装置1と同様の構成を有する。
 制御装置3は、電力変換器2の動作を制御する。又、制御装置3Aは電力変換器2Aの動作を制御する。更に、制御装置3及び制御装置3Aは、相互に通信可能に構成されている。制御装置3,3Aの各々は、電力変換器2,2Aから入力された電流値及び電圧値に基づいて、電力変換器2,2Aの動作を制御する。制御装置3,3Aは、典型的には、ハードウェア構成として、補助変成器、AD(Analog to Digital)変換部、演算部等を含む。演算部は、CPU(Central Processing Unit)、RAM(Random Access Memory)及びROM(Read Only Memory)を含む。AD変換部は、アナログフィルタ、サンプルホールド回路、マルチプレクサ等を含む。制御装置3は、例えば、ディジタル保護制御装置で構成される。
 交流系統12Aから交流系統12に電力が送電される場合、電力変換器2Aは順変換器(REC:Rectifier)として動作し、電力変換器2は逆変換器(INV:Inverter)として動作する。具体的には、電力変換器2Aにより交流電力が直流電力に変換され、この変換された直流電力が直流送電線14P,14Nを介して直流送電される。受電端において電力変換器2により直流電力が交流電力に変換され、変圧器13を介して交流系統12に供給される。電力変換器2Aが逆変換器として動作し、電力変換器2が順変換器として動作する場合には、上記と逆の変換動作が行われる。
 変圧器13は、交流系統12と電力変換器2との間に接続されている。具体的には、変圧器13の一次側に交流系統12が接続され、二次側に電力変換器2が接続されている。例えば、変圧器13は、Y-Y結線の三相変圧器である。変圧器13は、Y結線された一次巻線及び二次巻線を有しており、二次巻線の中性点62は、インピーダンス切換回路50を介して接地されている。即ち、インピーダンス切換回路50は、変圧器13の二次側の中性点62とグランドとの間に電気的に接続されている。変圧器13は「第1変圧器」の一実施例に対応する。尚、インピーダンス切換回路50の構成については、後程詳細に説明する。
 変圧器13Aは、交流系統12Aと電力変換器2Aとの間に接続されている。具体的には、変圧器13Aの一次側に交流系統12Aが接続され、二次側に電力変換器2Aが接続されている。例えば、変圧器13Aは、Y-Y結線の三相変圧器である。変圧器13及び13Aには、制御電源を取り出すための巻線13Xが更に配置されてもよい。
 インピーダンス切換回路50は、変圧器13の二次側の中性点62に代えて、変圧器13Aの二次側の中性点62Aに対して配置することも可能である。或いは、変圧器13の二次側の中性点62、及び、変圧器13Aの二次側の中性点62Aの両方に対して、インピーダンス切換回路50を配置してもよい。
 <電力変換装置の構成>
 次に、図2を用いて、電力変換装置1をMMC変換方式により構成した場合の構成例を説明する。図2を参照して、電力変換器2は、互いに直列接続された複数のサブモジュール(図2中の「SM」に対応)7を含むMMC変換器によって構成されている。
 電力変換器2は、正極直流端子(すなわち、高電位側直流端子)Npと、負極直流端子(すなわち、低電位側直流端子)Nnとの間に互いに並列に接続された複数のレグ回路4u,4v,4w(以下、総称する場合又は任意のものを示す場合、「レグ回路4」と記載する)を含む。
 レグ回路4は、交流を構成する複数相の各々に設けられる。レグ回路4は、交流系統12と直流系統14との間に接続され、両系統間で電力変換を行なう。電力変換器2には、U相、V相、W相にそれぞれ対応して3個のレグ回路4u,4v,4wが設けられる。
 レグ回路4u,4v,4wにそれぞれ設けられた交流入力端子Nu,Nv,Nwは、変圧器13を介して交流系統12に接続される。図2では、図解を容易にするために、交流入力端子Nv,Nwと変圧器13との接続は図示されていない。各レグ回路4に共通に接続された高電位側直流端子Np及び低電位側直流端子Nnは、直流系統14(即ち、図1の直流送電線14P及び14N)に接続される。
 レグ回路4uは、高電位側直流端子Npから交流入力端子Nuまでの上アーム5と、低電位側直流端子Nnから交流入力端子Nuまでの下アーム6とを含む。上アーム5と下アーム6との接続点である交流入力端子Nuが変圧器13と接続される。レグ回路4v,4wについても同様の構成を有するので、以下、レグ回路4uを代表として説明する。
 上アーム5は、カスケード接続された複数のサブモジュール7と、リアクトル8Aとを含む。当該複数のサブモジュール7及びリアクトル8Aは互いに直列接続されている。下アーム6は、カスケード接続された複数のサブモジュール7と、リアクトル8Bとを含む。当該複数のサブモジュール7及びリアクトル8Bは互いに直列接続されている。
 電力変換装置1は、制御に使用される電気量(例えば、電流、電圧など)を計測する各検出器として、交流電圧検出器10と、交流電流検出器16と、直流電圧検出器11A,11Bと、各レグ回路4に設けられたアーム電流検出器9A,9Bとを含む。これらの検出器によって検出された信号は、制御装置3に入力される。
 図1では図解を容易にするために、各検出器から制御装置3に入力される信号の信号線と、制御装置3及び各サブモジュール7間で入出力される信号の信号線とは、一部まとめて記載されているが、実際には検出器ごと及びサブモジュール7ごとに設けられている。各サブモジュール7と制御装置3との間の信号線は、送信用と受信用とが別個に設けられていてもよい。信号線は、たとえば光ファイバによって構成される。
 交流電圧検出器10は、交流系統12のU相の交流電圧Vacu、V相の交流電圧Vacv、及びW相の交流電圧Vacwを検出する。交流電流検出器16は、交流系統12のU相の交流電流Iacu、V相の交流電流Iacv、及びW相の交流電流Iacwを検出する。直流電圧検出器11Aは、直流系統14に接続された高電位側直流端子Npの直流電圧Vdcpを検出する。直流電圧検出器11Bは、直流系統14に接続された低電位側直流端子Nnの直流電圧Vdcnを検出する。直流電圧Vdcpと直流電圧Vdcnとの差を直流電圧Vdcとする。
 U相用のレグ回路4uに設けられたアーム電流検出器9A及び9Bは、上アーム5に流れる上アーム電流Ipu及び下アーム6に流れる下アーム電流Inuをそれぞれ検出する。同様に、V相用のレグ回路4vに設けられたアーム電流検出器9A及び9Bは、上アーム電流Ipv及び下アーム電流Invをそれぞれ検出する。W相用のレグ回路4wに設けられたアーム電流検出器9A及び9Bは、上アーム電流Ipw及び下アーム電流Inwをそれぞれ検出する。
 図3は、図2の各レグ回路を構成するサブモジュールの一例を示す回路図である。具体的には、図3に示すサブモジュール7は、ハーフブリッジ構成と呼ばれる回路構成を有する。このサブモジュール7は、2つのスイッチング素子31p、31nを直列接続して形成した直列体と、蓄電要素32と、電圧検出器33とを含む。直列体と蓄電要素32とは並列接続される。電圧検出器33は、蓄電要素32の両端の電圧を検出する。
 スイッチング素子31nの両端子を入出力端子P1,P2とする。スイッチング素子31p、31nのスイッチング動作により蓄電要素32の両端電圧、及び零電圧を出力する。例えば、スイッチング素子31pがオン、かつスイッチング素子31nがオフとなったときに、蓄電要素32の両端電圧が出力される。スイッチング素子31pがオフ、かつスイッチング素子31nがオンとなったときに、零電圧が出力される。図3では、スイッチング素子31nの両端子を入出力端子P1,P2としたが、スイッチング素子31pの両端子を入出力端子P1,P2としてもよく、その場合には、動作が反転する。
 スイッチング素子31p,31nは、例えば、IGBT(Insulated Gate Bipolar Transistor)、GCT(Gate Commutated Turn-off)サイリスタ、MOSFET(Metal Oxide Semiconductor Field-Effect Transistor)等の自己消弧型の半導体スイッチング素子に還流ダイオード(FWD:Freewheeling Diode)が逆並列に接続されて構成される。蓄電要素32には、フィルムコンデンサなどが主に用いられるので、以下では、蓄電要素32を直流コンデンサ32とも称する。
 上記で説明したサブモジュール7の構成は一例であって、他の構成のサブモジュール7を本実施の形態に適用してもよい。例えば、サブモジュール7は、フルブリッジ型の変換回路を用いて構成されていてもよい。
 <1LG発生時の現象>
 次に、図1に示された電力変換システム100にてインピーダンス切換回路50を非配置とした構成における、三相の交流線路64に一線地絡事故(1LG)が発生したときの挙動について説明する。
 図4には、1LGの発生時における交流線路64の電圧挙動を説明する概念的な波形図である。
 図4に示される様に、1LGが発生する時刻tx以前(通常時)では、三相の交流線路64の各相の電圧Vu,Vv,Vwは、振幅Vac1で位相が120°ずつ異なる、系統周波数(商用周波数。例えば、50[Hz]又は60[Hz])の正弦波電圧である。
 時刻txにおいて、例えばU相において地絡事故が発生すると、事故相であるU相の電圧Vuは0となる。一方で、事故が発生していない残りの健全相(1及び2)であるV相及びW相の電圧Vv,Vwは、振幅がVac1よりも上昇した正弦波電圧となる。
 中性点62に印加される中性点電圧Vn=Vu+Vv+Vwであるので、時刻tx以前では、Vn=0である。一方で、1LGが発生すると(時刻t1以降)、中性点電圧Vnには、交流電圧が発生することが理解される。
 尚、特許文献1にも記載される様に、三相交流系統に用いられる電力変換器2では、線間電圧の三次高調波成分をキャンセルすることで出力電圧利用率を高めるために、出力電圧に三次高調波を重畳する制御が採用される場合がある。この場合には、通常時においても、三次高調波が変圧器13の中性点に印加されて、中性点電圧Vnに交流電圧が現れる。しかしながら、1LG発生時における中性点電圧Vnは、通常時に三次高調波によって生じる中性点電圧Vnと比較すると、振幅が顕著に大きくなる。
 図5には、図4に示された健全相(1LG発生時)での電圧上昇に応じた直流送電線14Pの電圧挙動が示される。
 図5に示される様に、通常時(時刻tx以前)では、直流送電線14Pの直流電圧Vdcpは、電力変換器2によって、三相交流電圧の振幅よりも高い直流電圧Vl1に制御される。
 時刻txで1LGが発生すると、図4で説明した様に、健全相(例えば、V相)での電圧上昇によって、交流電圧(例えば、Vv)の振幅が、直流送電線14Pの通常時の電圧Vl1よりも高くなると、直流送電線14Pが健全相の交流電圧によって充電される。これにより、直流電圧Vdcpが通常時の電圧Vl1よりも上昇する。
 図6には、1LG発生時におけるサブモジュール内の直流キャパシタの電圧挙動を説明する概念的な波形図が示される。
 図5で説明した直流電圧Vdcpの上昇により、時刻tx以降では、図2中のサブモジュール7の1つ1つに印加される電圧が、時刻tx以前(通常時)よりも上昇する。この結果、図3に示したサブモジュール7の構成において、入出力端子P1及びP2の間に印加される電圧が、直流コンデンサ32の電圧よりも高くなる。これに応じて、図3中において、入出力端子P1、スイッチング素子31pの逆並列ダイオード、直流コンデンサ32、及び、入出力端子P2を経由する、直流コンデンサ32の充電経路が形成される。
 この結果、図6に示される様に、時刻tx以降では、健全相の電圧上昇を起点に、直流コンデンサ32が充電されて、直流コンデンサ32の電圧(コンデンサ電圧Vc)が上昇することが懸念される。これにより、コンデンサ電圧Vcが過上昇すると、直流コンデンサ32が破損する虞がある。
 特に、直流送電線14Pがケーブルで構成されている場合には、静電容量が大きいことにより、図5での電圧波形での直流電圧Vdcpの減衰時定数が大きくなることで、当該ケーブルの線路長によっては、直流電圧Vdcpが健全相の電圧振幅から殆ど減衰しない挙動となる場合がある。この様な場合に、直流送電線14P,14Nに対する避雷器の配置で1LG発生時の過電圧の問題を解消すると、当該避雷器での処理エネルギー耐量は莫大なものとなり、装置の大型化、高コスト化を招くことが懸念される。
 <インピーダンス切換回路の構成>
 図7は、インピーダンス切換回路50の構成例を説明する回路図である。
 図7を参照して、インピーダンス切換回路50は、変圧器13の二次側の中性点62とグランドとの間に接続される鉄心リアクトル51を含む。
 図8には、図7に示された鉄心リアクトル51の特性を説明する概念図が示される。図8の横軸には、鉄心リアクトル51を流れる電流ILが示され、図8の縦軸には、鉄心リアクトル51に印加される電圧VLが示される。電圧VLは、変圧器13の二次側の中性点62での中性点電圧Vnに相当する。鉄心リアクトル51は、図示は省略するが、鉄心(磁性体コア)に対して導体(コイル)を巻回することで構成されて、磁気リアクトルとして機能する。
 鉄心リアクトル51では、電圧VLの増加に応じて電流ILが増加する非飽和領域と、鉄心(磁性体コア)での磁束が飽和することでインダクタンスが低下する飽和領域とが存在する。飽和領域では、電流ILに対する電圧VLの比(VL/IL)、即ち、インダクタンスが低下するので、各周波数においてインピーダンス(ωL)が、非飽和領域よりも低下する。
 鉄心リアクトル51は、1LG発生時の中性点電圧Vn(Vn=Vf1)が印加されたときに飽和領域で動作する一方で、1LGが発生していない通常時の中性点電圧Vn(Vn=Vnm)が印加されているときには、非飽和領域で動作する様に設計される。通常時の中性点電圧Vnmは、0、又は、上述した三次高調波印加時の電圧であり、1LG発生時のVf1よりも低い。
 例えば、鉄心リアクトル51の磁性体コア(図示せず)の断面積及び材質、コイル(図示せず)のターン数等によって、磁気飽和が生じる動作点を調整することが可能である。即ち、中性点電圧Vn=Vf1が印加されたときに磁気飽和が発生する一方で、中性点電圧Vn=Vnmが印加されるときには磁気飽和が発生しない様に、鉄心リアクトル51は設計される。
 これにより、変圧器13の二次側の中性点62とグランドとの間に接続されるインピーダンス切換回路50は、1LGの発生時には、1LGが発生していない通常時と比較して、インピーダンスが低下する様に構成される。従って、1LGに応じて発生する電圧、即ち、1LGに起因して上昇する電圧(例えば、系統周波数の電圧)に対するインピーダンス切換回路50のインピーダンスは、通常時(1LG非発生時)における中性点電圧に対するインピーダンスよりも低下する。これに対して、通常時には、インピーダンス切換回路50が高インピーダンスで動作することで、三次高調波が中性点62に印加されても、中性点62及びグランドの間に流れる電流(図7の電流IL)を抑制することができる。
 一方で、1LG発生時には、インピーダンス切換回路50が、通常時よりも低インピーダンスで動作することで、中性点62からグランドに流れる電流を増加させて事故電流をグランドに逃がすことができる。これにより、中性点62の電圧上昇が抑制されることにより、図4で説明した健全相の電圧上昇についても抑制することができる。
 この様に、本実施の形態に係る電力変換システムによれば、インピーダンス切換回路50の配置により、交流系統12と自励式の電力変換器2との間に接続された変圧器13の電力変換器2側の交流線路64で1LGが発生したときの健全相の電圧上昇を抑制できる。この結果、図5で説明した直流送電線14Pの直流電圧Vdcpの上昇も抑制されることで、各サブモジュール7の直流コンデンサ32の電圧上昇を抑制することができる。
 更に、実施の形態1では、図8に例示された、中性点電圧Vnに対する飽和領域/非飽和領域の切換特性を実現する様に構成された鉄心リアクトル51を用いて、能動的な制御機構を要することなく、インピーダンス切換回路50を簡易に構成することが可能である。
 実施の形態2.
 図9は、実施の形態2に係るインピーダンス切換回路の構成を説明する回路図である。実施の形態2では、図1に示された電力変換システム100において、インピーダンス切換回路50が、図9の構成によって実現される。
 図9を参照して、実施の形態2に係るインピーダンス切換回路50は、実施の形態1の構成(図7)に加えて、鉄心リアクトル51と直列に接続された限流抵抗52を更に含む。
 これにより、鉄心リアクトル51が飽和状態となってインピーダンス切換回路50が低インピーダンスで動作する1LG発生時において、変圧器13の二次側の中性点62からグランドに流れる事故電流を、限流抵抗52によって低減することができる。
 この結果、実施の形態2では、鉄心リアクトル51に要求される電流耐量を緩和することができるので、鉄心リアクトル51のサイズ及びコストを低減させて、実施の形態1と同等の効果を得ることができる。
 実施の形態2の変形例.
 実施の形態2の変形例では、実施の形態2(図9)のインピーダンス切換回路における限流抵抗52の電気抵抗値Rの設計について説明する。具体的には、1LG発生時に、図5で説明したコンデンサ電圧Vcが過電圧に至らない様にするための電気抵抗値Rの導出を説明する。
 図10には、直流コンデンサへの印加電圧を説明するための概念的な回路図が示される。図10を参照して、各レグ回路4では、交流入力端子Nu,Nv,Nwと、直流送電線14Pと接続される高電位側直流端子Npとの間、及び、交流入力端子Nu,Nv,Nwと、直流送電線14Nと接続される低電位側直流端子Nnとの間のそれぞれに、N個(N:2以上の整数)ずつのサブモジュール7が直列接続される。
 交流入力端子Nu,Nv,Nwには、図4に示された三相の電圧Vu~Vwがそれぞれ伝達される。図4に示された電圧Vu~Vwを包括的に交流電圧Vacとし、高電位側直流端子Np(直流送電線14P)又は低電位側直流端子Nn(直流送電線14N)の電圧をVdcと表記すると、直列接続されたN個のサブモジュール全体に印加される電圧差Vdfは、Vdf=Vdc-Vacで示される。
 図11は、1LG発生時における電力変換器の各アームの簡易的な等価回路図である。図11には、各レグ回路4の交流入力端子Nu,Nv,Nwと、直流送電線14Pとの間の等価回路が示される。
 図11に示される様に、1LG発生時には、電力変換器2自身の保護機能により、図3に例示した各サブモジュール7において、スイッチング素子31p,31nは動作を停止してオフに固定される。このため、直流送電線14Pと交流入力端子Nu,Nv,Nwとの間には、スイッチング素子31pの逆並列ダイオードによって構成されるダイオードD1と、スイッチング素子31pの逆並列ダイオードによって構成されるダイオードD2及び直流コンデンサ32nとの直列体とが並列接続されることになる。直流コンデンサ32nは、各サブモジュール7の直流コンデンサ32がN個直列接続されたものに相当する。
 1LG発生時には、図11の等価回路において、図10に示した電圧差Vdfが、直列接続されたN個の直流コンデンサ32に印加される。このため、各直流コンデンサ32の定格電圧Vcapに対して、Vdf<N×Vcapとすれば、1LG発生時の直流コンデンサ32の過電圧を避けることができる。
 図10に示される様に、Vdf=Vdc-Vacであり、1LG発生時には、健全相でVacが上昇する。この際に、限流抵抗52の電気抵抗値Rを低くすると、中性点62からグランドに流れる事故電流が多くなることで、Vacの電圧上昇量は小さくなり、電圧差Vdfも小さくなる。
 反対に、限流抵抗52の電気抵抗値Rを高くすると、中性点62からグランドに流れる事故電流が小さくなることで、Vacの電圧上昇量は大きくなり、電圧差Vdfも大きくなる。
 この様に、限流抵抗52の電気抵抗値Rに依存して、1LG発生時に、各レグ回路4の正極側又は負極側で、直列接続されたN個の直流コンデンサ32に印加される電圧差Vdfが変化する。この電圧差Vdfは、電力変換システム100の定格が決まれば、シミュレーション等によって求めることが可能である。
 従って、上述のN×Vcapを限界電圧Vlimとすると(Vlim=N×Vcap)、電気抵抗値Rを変数として変化する電圧差Vdfが、Vif<Vlimとなる範囲内での最大値に電気抵抗値Rを設定することが好ましい。これにより、直流コンデンサ32の過電圧を発生させることなく、1LG発生時に鉄心リアクトル51を流れる事故電流を最大限に抑制することができる。
 この様に、実施の形態2の変形例によれば、1LG発生時に直流コンデンサ32の過電圧が発生しない範囲内で、鉄心リアクトル51に要求される電流耐量を最大限緩和することができる。この結果、実施の形態2での鉄心リアクトル51のサイズ及びコストの効果を最大化することができる。
 実施の形態3.
 図12は、実施の形態3に係るインピーダンス切換回路の構成を説明する回路図である。実施の形態3では、図1に示された電力変換システム100において、インピーダンス切換回路50が、図12の構成によって実現される。
 図12を参照して、実施の形態3に係るインピーダンス切換回路50は、変圧器53を含む。変圧器53は、変圧器13の二次側の中性点62とグランドとの間に接続される。変圧器53は、公知の様に、磁性体コアに巻回された一次巻線及び二次巻線を有している。具体的には、変圧器53の一次巻線が中性点62とグランドとの間に接続される。これにより、変圧器53は、磁気インダクタとして機能するため、上述した鉄心リアクトル51と同様の効果が得られる。変圧器53は「第2変圧器」の一実施例に対応する。
 変圧器53の磁気特性についても、図8と同様に、1LG発生時の中性点電圧Vn=Vf1の印加時には磁気飽和が発生する一方で、通常時(1LG非発生時)の中性点電圧Vn=Vnmの印加時には磁気飽和が発生しない様に設計される。
 これにより、1LG発生時には、飽和領域で動作する変圧器53のインピーダンスが低下することで、中性点62からグランドに流れる電流を増加させて事故電流をグランドに逃がすことができる。これにより、中性点62の電圧上昇が抑制されることにより、図4で説明した健全相の電圧上昇についても抑制することができる。
 これに対して、1LGが発生していない通常時には、非飽和領域で動作する変圧器53のインピーダンスによって、三次高調波が中性点62に印加されても、中性点62及びグランドの間に流れる電流を抑制することができる。
 この結果、実施の形態3では、変圧器53を用いてインピーダンス切換回路50を構成して、実施の形態1と同等の効果を得ることができる。
 尚、実施の形態3を実施の形態2と組み合わせて、変圧器53と直列に限流抵抗52(図9)を更に接続して、インピーダンス切換回路50を構成することも可能である。この際の限流抵抗52の電気抵抗値Rは、実施の形態2の変形例に従って決めることができる。限流抵抗52との組み合わせにより、変圧器53として、電流定格が比較的小さい、既製品の計器用変圧器を適用することが可能になると、低コスト化を更に図ることができる。
 実施の形態4.
 図13は、実施の形態4に係るインピーダンス切換回路の構成を説明する回路図である。実施の形態4では、図1に示された電力変換システム100において、インピーダンス切換回路50が、図13の構成によって実現される。
 図13を参照して、実施の形態4に係るインピーダンス切換回路50は、避雷器54を含む。避雷器54は、変圧器13の二次側の中性点62とグランドとの間に接続される。
 図14には、図13に示された避雷器54の特性を説明する概念図が示される。
 図14を参照して、避雷器54は、両端間の印加電圧Varが動作開始電圧Vstrよりも大きくなると、通過する電流Iarが急激に増加する。一方で、印加電圧Varが動作開始電圧Vstrよりも小さい領域では、電流Iarは低く抑えられる。図13の構成では、避雷器54への印加電圧Varは、中性点電圧Vnに相当する。
 避雷器54では、動作開始電圧Vstrは、1LG発生時の中性点電圧Vn=Vf1よりも低く、かつ、通常時(1LG非発生時)の中性点電圧Vn=Vnmよりも高くなる様に設定される。
 この結果、避雷器54は、1LGの発生時には、電流Iarが急激に増加するため低インピーダンスで動作する一方で、通常時(1LG非発生時)には電流Iarが非常に小さい値であるため高インピーダンスで動作する。従って、避雷器54を用いても、実施の形態1等で説明したインピーダンス切換回路50の機能を実現することができる。
 この結果、実施の形態4では、避雷器54を用いてインピーダンス切換回路50を構成して、実施の形態1と同等の効果を得ることができる。
 実施の形態5.
 図15は、実施の形態5に係るインピーダンス切換回路の構成を説明する回路図である。
 図15を参照して、実施の形態4に係るインピーダンス切換回路50は、ノーマリオフの投入スイッチ55を含む。投入スイッチ55は、変圧器13の二次側の中性点62とグランドとの間に接続される。
 投入スイッチ55は、1LG検出部3Xからの指令に従ってオン又はオフされる。投入スイッチ55のインピーダンスはオフ状態では等価的には無限大である一方で、オン状態では、オン抵抗相当に低下する。
 1LG検出部3Xは、例えば、交流線路64の三相の電圧Vu,Vv,Vw(図3)に基づいて、いずれかの相の電圧振幅が判定値よりも上昇したときに1LGの発生を検出することができる。或いは、中性点電圧Vnの上昇に基づいて、1LGの発生を検出することも可能である。
 1LG検出部3Xは、1LGの非検出時には、投入スイッチ55をオフ状態に維持する一方で、1LGを検出すると、投入スイッチ55をオン状態に制御する。1LG検出部3Xの機能は、例えば、各種の電圧及び電流の測定値が入力される制御装置3の一部機能として実現することが可能である。
 投入スイッチ55は、ILG検出部3Xからの指令に従ってオンオフ制御されることにより、1LGの発生時には低インピーダンスで動作する一方で、通常時(1LG非発生時)には高インピーダンスで動作する。従って、投入スイッチ55を用いても、実施の形態1等で説明したインピーダンス切換回路50の機能を実現することができる。
 この様に、実施の形態5では、1LG検出部3Xによってオンオフ制御される投入スイッチ55を用いてインピーダンス切換回路50を構成して、実施の形態1と同等の効果を得ることができる。
 尚、投入スイッチ55は、IGBT(Insulated Gate Bipolar Transistor)等の半導体素子を適用した半導体スイッチ、又は、機械的接点を開閉するリレー等の機械スイッチによって構成することができる。半導体素子を用いることにより、1LG発生時において、変圧器13の二次側の中性点62とグランドの間に事故電流の経路を高速に形成することができる。
 又、図4~図6で説明した様に、1LG発生時における健全相の電圧上昇に伴う直流コンデンサ32の過電圧の問題は、系統周波数に従うサイクルで発生する。従って、1LG発生直後の最初の交流ピーク(正ピーク又は負ピーク)については、交流線路64、又は、直流送電線14P,14Nに避雷器を配置することで対応し、次の交流ピークが到来するまでに、投入スイッチ55をオンすることによって以降での過電圧の発生を防止することも可能である。この場合には、投入スイッチ55について、オフ状態からオン状態への遷移に、十数ms~数十ms程度が必要な機械スイッチによって構成することも可能である。これにより、避雷器のエネルギー耐量を小さくすることができるとともに、投入スイッチ55についても高速動作を要求しなくてよいので、両者のスペックを過度に高めることなく、実施の形態5による効果を実現することができる。
 実施の形態6.
 図16は、実施の形態6に係るインピーダンス切換回路の構成を説明する回路図である。実施の形態6では、図1に示された電力変換システム100において、インピーダンス切換回路50が、図16の構成によって実現される。
 図16を参照して、実施の形態6に係るインピーダンス切換回路50は、気中ギャップ56を含む。気中ギャップ56は、変圧器13の二次側の中性点62とグランドとの間に接続される。
 気中ギャップ56は、電極間に形成されるキャップの印加電圧が所定の設計電圧を超えると閃絡して通電経路が形成される様に構成される。ギャップの印加電圧は、中性点電圧Vnに相当する。従って、気中ギャップ56のスペック(例えば、電極形状、材質、又は、ギャップ距離)は、1LG発生時の中性点電圧Vn=Vf1が印加されたときに閃絡が発生する一方で、通常時(1LG非発生時)の中性点電圧Vn=Vnmが印加されたときには、閃絡が発生しない様に選定される。
 この結果、気中ギャップ56は、1LGの発生時には、閃絡の発生による通電経路の形成によって低インピーダンスで動作する一方で、通常時(1LG非発生時)には通電経路が形成されない高インピーダンスで動作する。従って、気中ギャップ56を用いても、実施の形態1等で説明したインピーダンス切換回路50の機能を実現することができる。
 この結果、実施の形態6では、気中ギャップ56を用いてインピーダンス切換回路50を構成して、実施の形態1と同等の効果を得ることができる。
 実施の形態7.
 図17は、実施の形態7に係る電力変換システム101の概略構成図である。
 図17を参照して、実施の形態7に係る電力変換システム101は、図1に示された電力変換システム100と比較して、インピーダンス切換回路50に代えて、フィルタ回路60を備える。フィルタ回路60は、直流送電線14Pとグランドの間、及び、直流送電線14Nとグランドの間の各々に配置される。
 図18は、図17に示されたフィルタ回路の周波数特性を説明する概念図である。
 図18に示される様に、フィルタ回路60は、系統周波数fpsに対しては低インピーダンスで、直流送電線14P,14Nとグランドとの間を電気的に接続する。即ち、フィルタ回路60は、系統周波数fpsの周波数成分を通過させる様に構成される。
 一方で、フィルタ回路60は、系統周波数fps以外の周波数に対しては高インピーダンスで、直流送電線14P,14Nとグランドとの間を電気的に接続する。即ち、フィルタ回路60は、系統周波数fps以外の周波数成分を遮断する様に構成される。
 図4及び図5で説明した様に、1LG発生による過電圧は、系統周波数成分の電圧変動である。このため、系統周波数成分を通過させるフィルタ回路60を、直流送電線14P,14Nとグランドとの間に接続することで、1LGによる事故電流をグランドに逃がすことができる。これにより、健全相の電圧上昇、及び、直流送電線14P,14Nの電圧上昇を抑制することができる。
 一方で、1LGの非発生時(通常時)には、各相の交流電圧に三次高調波電圧が印加されるが、図18に示される様に、系統周波数fps成分のみを通過させて、それ以外の成分については遮断する周波数特性とすることで、フィルタ回路60は、電力変換システム101の通常時の動作には影響を与えない様に構成することができる。
 この結果、実施の形態7に係る電力変換システムにおいても、実施の形態1等と同様に、交流系統12と自励式の電力変換器2との間に接続された変圧器13の電力変換器側の交流線路64で1LGが発生したときの健全相の電圧上昇、並びに、直流送電線14P,14Nの電圧上昇を抑制することができる。この結果、各サブモジュール7の直流コンデンサ32の電圧上昇を抑制することができる。
 又、実施の形態7では、実施の形態1~6とは異なり、直流系統14(直流送電線14P,14N)に対して回路を配置する構成であるため、変圧器13の中性点62への機器配置に対して、何らかの制約(例えば、変圧器の結線制約、又は、ACヤードの敷地制約等)存在する電力変換システムに対しても、適用することが可能である。
 尚、実施の形態1~6と実施の形態7とを組み合わせて、実施の形態1~6に係るインピーダンス切換回路50と、直流送電線14P,14Nに対して配置されるフィルタ回路60との両方を、電力変換システムに配置する構成とすることも可能である。
 以上で説明した複数の実施の形態について、明細書内で言及されていない組み合わせを含めて、不整合や矛盾が生じない範囲内で、各実施の形態で説明された構成を適宜組合わせることは出願当初から予定されている点についても、確認的に記載する。
 今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
 1,1A 電力変換装置、2,2A 電力変換器、3,3A 制御装置、3X 検出部、4u,4v,4w レグ回路、5,6 アーム、7 サブモジュール、8A,8B リアクトル、12,12A 交流系統、13,13A 変圧器(第1変圧器)、13X 巻線(制御電源用)、14 直流系統、14N,14P 直流送電線、16 交流電流検出器、31n,31p スイッチング素子、32,32n 蓄電要素(直流コンデンサ)、33 電圧検出器、50 インピーダンス切換回路、51 鉄心リアクトル、52 限流抵抗、53 変圧器(第2変圧器)、54 避雷器、55 投入スイッチ、56 気中ギャップ、60 フィルタ回路、62,62A 中性点、64,64A 交流線路、100,101 電力変換システム、D1,D2 ダイオード、Nu,Nv,Nw 交流入力端子、P1,P2 入出力端子(サブモジュール)、Vc コンデンサ電圧、Vn 中性点電圧、Vstr 動作開始電圧(避雷器)、fps 系統周波数。

Claims (11)

  1.  三相の交流系統と直流系統との間で電力変換を行なう自励式電力変換器と、
     一次側が前記交流系統と接続される一方で二次側が前記自励式電力変換器と接続されて、前記二次側がY結線された第1変圧器と、
     前記第1変圧器の前記Y結線の中性点とグランドとの間に電気的に接続されたインピーダンス切換回路とを備え、
     前記インピーダンス切換回路は、前記第1変圧器及び前記自励式電力変換器の間を接続する三相交流線路に一線地絡事故が発生すると、当該一線地絡事故の非発生時と比較して、インピーダンスが低下する様に構成される、電力変換システム。
  2.  前記インピーダンス切換回路は、
     前記中性点と前記グランドとの間に電気的に接続された鉄心リアクトルで構成された磁気インダクタを含み、
     前記鉄心リアクトルは、前記一線地絡事故の発生時に前記中性点に発生する電圧が印加されると磁気飽和を生じる一方で、前記一線地絡事故の非発生時に前記中性点に発生する電圧が印加されたときには磁気飽和が生じない様に構成される、請求項1記載の電力変換システム。
  3.  前記インピーダンス切換回路は、
     前記中性点と前記グランドとの間に一次巻線又は二次巻線が電気的に接続された第2変圧器で構成された磁気インダクタを含み、
     前記第2変圧器は、前記一線地絡事故の発生時に前記中性点に発生する電圧が印加されると磁気飽和を生じる一方で、前記一線地絡事故の非発生時に前記中性点に発生する電圧が印加されたときには磁気飽和が生じない様に構成される、請求項1記載の電力変換システム。
  4.  前記インピーダンス切換回路は、
     前記中性点と前記グランドとの間に、前記磁気インダクタと直列に接続された限流抵抗を更に含む、請求項2又は3に記載の電力変換システム。
  5.  前記自励式電力変換器は、直流系統の直流配電線と、前記第1変圧器及び前記自励式電力変換器とを接続する三相の交流線路の各相との間に、電気的に直列接続された複数のサブモジュールを含む、モジュラーマルチレベル変換方式の電力変換であり、
     前記複数のサブモジュールの各々は、直流コンデンサを含み、
     前記一線地絡事故の発生時に、前記直流配電線と、前記三相交流線路のうちの地絡事故が発生しなかった健全相の交流線路との間の電圧差は、前記限流抵抗の電気抵抗値の増大に応じて大きくなる様に変化し、
     前記電気抵抗値は、一線地絡時事故の発生時に前記複数のサブモジュールの各々の前記直流コンデンサが過電圧とならない様な前記電圧差が実現される範囲内の最大値に設定される、請求項4記載の電力変換システム。
  6.  前記インピーダンス切換回路は、
     前記中性点と前記グランドとの間に接続された避雷器を含み、
     前記避雷器の動作開始電圧は、前記一線地絡事故の発生時に前記中性点に発生する電圧よりも低く、かつ、前記一線地絡事故の非発生時に前記中性点に発生する電圧よりも低い、請求項1記載の電力変換システム。
  7.  前記一線地絡事故の発生を検出する検出部を更に備え、
     前記インピーダンス切換回路は、
     前記中性点と前記グランドとの間に接続されたスイッチを含み、
     前記スイッチは、前記検出部によって前記一線地絡事故の発生が検出されていない期間はオフに維持される一方で、前記検出部によって前記一線地絡事故の発生が検出されるとオンされる、請求項1記載の電力変換システム。
  8.  前記インピーダンス切換回路は、
     前記中性点と前記グランドとの間に形成された気中ギャップを含み、
     前記気中ギャップは、前記一線地絡事故の発生時に前記中性点に発生する電圧が印加されると閃絡を生じる一方で、前記一線地絡事故の非発生時に前記中性点に発生する電圧が印加されたときには閃絡が発生しない様に構成される、請求項1記載の電力変換システム。
  9.  前記直流系統を構成する第1及び第2の直流送電線の各々と前記グランドとの間に接続されたフィルタ回路を更に備え、
     前記フィルタ回路は、前記交流系統の系統周波数成分を通過する様に構成される、請求項1~8のいずれか1項に記載の電力変換システム。
  10.  三相の交流系統と直流系統との間で電力変換を行なう自励式電力変換器と、
     前記交流系統及び前記自励式電力変換器の間に接続された変圧器と、
     前記変圧器及び前記自励式電力変換器の間を接続する三相交流線路とを備え、
     前記直流系統を構成する第1及び第2の直流送電線の各々とグランドとの間に接続されたフィルタ回路とを備え、
     前記フィルタ回路は、前記交流系統の系統周波数成分を通過する様に構成される、電力変換システム。
  11.  前記フィルタ回路は、前記交流系統の系統周波数以外の周波数の成分を遮断する周波数特性を有する様に構成される、請求項9又は10に記載の電力変換システム。
PCT/JP2022/035929 2022-09-27 2022-09-27 電力変換システム WO2024069750A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2023513198A JP7387062B1 (ja) 2022-09-27 2022-09-27 電力変換システム
PCT/JP2022/035929 WO2024069750A1 (ja) 2022-09-27 2022-09-27 電力変換システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/035929 WO2024069750A1 (ja) 2022-09-27 2022-09-27 電力変換システム

Publications (1)

Publication Number Publication Date
WO2024069750A1 true WO2024069750A1 (ja) 2024-04-04

Family

ID=88917925

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/035929 WO2024069750A1 (ja) 2022-09-27 2022-09-27 電力変換システム

Country Status (2)

Country Link
JP (1) JP7387062B1 (ja)
WO (1) WO2024069750A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06284562A (ja) * 1993-03-25 1994-10-07 Ngk Insulators Ltd 送電系統の保護装置
JPH10505999A (ja) * 1994-09-23 1998-06-09 アセア ブラウン ボベリ アクチボラグ 直列補償された変換器ステーション
JP2016148650A (ja) * 2015-02-11 2016-08-18 エルエス産電株式会社Lsis Co.,Ltd. 高圧直流送電システムの電力損失補正方法
WO2021024455A1 (ja) * 2019-08-08 2021-02-11 三菱電機株式会社 電力変換システム
JP2021016256A (ja) * 2019-07-12 2021-02-12 日新電機株式会社 非接地系統の一線地絡過電圧抑制装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242484A (ja) 2006-03-09 2007-09-20 Toshiba Corp 変圧器回路及びその電流零点推移現象防止方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06284562A (ja) * 1993-03-25 1994-10-07 Ngk Insulators Ltd 送電系統の保護装置
JPH10505999A (ja) * 1994-09-23 1998-06-09 アセア ブラウン ボベリ アクチボラグ 直列補償された変換器ステーション
JP2016148650A (ja) * 2015-02-11 2016-08-18 エルエス産電株式会社Lsis Co.,Ltd. 高圧直流送電システムの電力損失補正方法
JP2021016256A (ja) * 2019-07-12 2021-02-12 日新電機株式会社 非接地系統の一線地絡過電圧抑制装置
WO2021024455A1 (ja) * 2019-08-08 2021-02-11 三菱電機株式会社 電力変換システム

Also Published As

Publication number Publication date
JP7387062B1 (ja) 2023-11-27

Similar Documents

Publication Publication Date Title
US7969755B2 (en) Apparatus for electrical power transmission
US9780556B2 (en) Voltage sourced converter with semiconductor modules handling a DC current fault
US10637371B2 (en) Interface arrangement between an alternating current power system and a direct current power system with control of converter valve for fault protection
Li et al. Transformerless dynamic voltage restorer
EP2569858B1 (en) AC/DC converter with series connected multicell phase modules each in parallel with a series connection of DC blocking capacitor and AC terminals
US20080252142A1 (en) Apparatus for Electrical Power Transmission
JP6833151B1 (ja) 電力変換システム
CN103891082A (zh) Ac与dc系统之间的接口布置
Li et al. Analysis of single-phase-to-ground faults at the valve-side of HB-MMCs in bipolar HVDC systems
Anurag et al. Mobile utility support equipment based solid state transformer (MUSE-SST) for MV grid interconnection with Gen3 10 kV SiC MOSFETs
Zheng et al. 7.2 kV three-port SiC single-stage current-source solid-state transformer with 90 kV lightning protection
Adam et al. Transient capability assessments of HVDC voltage source converters
JP6609063B2 (ja) 電力変換装置、電力変換システム、および電力変換システムの使用方法
Puls et al. Transient overvoltage protection solutions for drive inverters operating on an open industrial DC grid
WO2015172825A1 (en) Ac fault handling arrangement
Li et al. Ground fault analysis and grounding method of static power converters in flexible AC traction power supply systems
WO2024069750A1 (ja) 電力変換システム
JP6751038B2 (ja) 電力変換装置
KR102467725B1 (ko) 변압기 장치
JP6793876B1 (ja) 電力変換システム
US11476662B2 (en) Star point grounding with overvoltage limitation for a polyphase transformer
US11418034B1 (en) Zero-sequence current balancer with a real power injector for a three-phase power system
Puls et al. Potential Hazards of Transient Overvoltages in an Industrial DC Grid and Basic Protective Measures
Hartshorne Investigation into a proposed HVDC series tap topology
Mahr et al. Ground Fault Current Control via Voltage Source Converters using Virtual Impedances in the Zero Sequence