WO2024047119A1 - Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement - Google Patents

Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement Download PDF

Info

Publication number
WO2024047119A1
WO2024047119A1 PCT/EP2023/073821 EP2023073821W WO2024047119A1 WO 2024047119 A1 WO2024047119 A1 WO 2024047119A1 EP 2023073821 W EP2023073821 W EP 2023073821W WO 2024047119 A1 WO2024047119 A1 WO 2024047119A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
silicon
doping
compound semiconductor
iii
Prior art date
Application number
PCT/EP2023/073821
Other languages
English (en)
French (fr)
Inventor
Frank Dietz
Michael MENSING
Heiko ZÜGE
Original Assignee
Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. filed Critical Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V.
Publication of WO2024047119A1 publication Critical patent/WO2024047119A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Definitions

  • Embodiments of the invention relate to a method for producing a semiconductor component. Further exemplary embodiments relate to semiconductor components. In particular, exemplary embodiments relate to the production of an ohmic contact to a 111 V compound semiconductor.
  • III-V compound semiconductors for example gallium nitride, GaN
  • a functional basis i.e. as an active layer, of semiconductor components, for example in field effect transistors, in particular in high electron mobility transistors (HEMT), or in PN diodes.
  • An ohmic contact for contacting an active layer made of a III-V compound semiconductor has so far been produced by means of a metallization stack, i.e. a layer stack made of a combination of different metals and its alloy.
  • a metallization stack i.e. a layer stack made of a combination of different metals and its alloy.
  • the application and alloying of the metals can limit compatibility with other manufacturing methods, especially CMOS technology.
  • the metals can cause undesirable contamination.
  • US 2022/1 15525 A1 and US 2019/0115448 A1 each describe a HEMT in which metal or doped poly-silicon is used for contacting.
  • a HEMT in which metal or doped poly-silicon is used for contacting.
  • the article “Novel Poly-Si/GaN Vertical Heterojunction Diode,” Emori et al., Materials Science Forum Vols. 821 -823 (2015) pp 1015-1018 a transition between n(+)-type poly-silicon and n(-)-type GaN with a doping of 2x10 16 cm -3 is also described.
  • Embodiments of the present invention are based on the knowledge that a 111 V compound semiconductor can be contacted using doped silicon, in particular highly doped silicon, in such a way that an ohmic contact is formed between the 111 V compound semiconductor and the doped silicon.
  • the formation of the ohmic contact is achieved in particular by activating the layer containing the doped silicon.
  • doped silicon to contact the III-V Compound semiconductor which can represent a functional basis or an active layer of the semiconductor component to be produced, offers the advantage compared to the use of metals or metallization stacks that contamination of the surface with metal can be avoided during the manufacturing process. These can occur in particular with the necessary alloying of the metallization stacks.
  • the method according to the invention can be particularly suitable for integration into CMOS processes.
  • the use of doped silicon instead of metals can simplify the manufacturing process, since the structuring of silicon can be implemented more easily, for example by etching processes, compared to metals, which are usually structured using lift-off processes.
  • Embodiments of the invention create a method for producing a semiconductor component, for example a microelectronic component, a power electronic component, or a MEMS (Micro-Electro-Mechanical-System) component.
  • the method has a step of providing a layer structure of the semiconductor component, wherein the layer structure has a first layer, the first layer being an III-V compound semiconductor material, for example a material made of an II-V compound semiconductor, for example GaN, AIGaN, AIN , having.
  • the III-V compound semiconductor material may be doped.
  • the first layer may consist of, i.e.
  • the method further comprises a step of applying a second layer to a main surface region of the first layer, so that the second layer comprises silicon and a dopant material for the silicon.
  • the application is carried out in such a way that the second layer covers the first layer at least in some areas.
  • the method has a step of activating, for example annealing or annealing, the second layer in order to form an ohmic contact between the first layer and the second layer.
  • the second layer with the doped silicon can be applied directly to the first layer with the III-V compound semiconductor material. Applying a layer stack or applying intermediate layers can therefore be avoided. This allows the manufacturing process to be made simple.
  • the second layer, in particular the doped silicon in the second layer, between the second layer and the III-V- Compound semiconductor material forms an ohmic contact, in particular with a particularly low contact resistance.
  • Doped silicon can in turn be contacted ohmically using common methods, for example by applying a metal to the second layer, so that the disclosed method allows easy production of an ohmic contact to the III-V compound semiconductor material of the first layer.
  • the second layer is applied in such a way that the doping material is introduced into the silicon while the silicon is being applied to the main surface region of the first layer.
  • the silicon is doped in-situ. The in-situ doping of the silicon during the application of the silicon enables the second layer to be produced easily and quickly.
  • the III-V compound semiconductor material of the first layer is doped with a doping material, with an atomic density of the doping material in the first layer between 10 17 cm -3 and 10 23 cm' 3 or between 10 18 cm' 3 and 10 21 cm' 3 lies.
  • the first layer can therefore be conductive or designed in such a way that it can be switched into a conductive state.
  • the III-V compound semiconductor material of the first layer can therefore be a functional basis of the component, for example an active layer.
  • activating the second layer includes irradiating the layer structure with electromagnetic radiation.
  • Heating the second layer can cause the silicon applied together with the doping material to anneal.
  • Large temporal temperature gradients can be generated in the second layer by irradiation with electromagnetic radiation. It was recognized that a particularly low contact resistance and an ohmic characteristic of the contact between the first and second layers can thereby be achieved.
  • the irradiation with electromagnetic radiation can be precisely metered, in particular so that the heating occurs quickly in order to achieve a low contact resistance, but crack formation in the second layer is avoided.
  • the activation of the second layer is carried out using a laser scanning method, for example with a pulsed laser.
  • a laser Scanning methods can provide a high power density of electromagnetic radiation in order to generate a high temperature gradient.
  • activating the second layer includes thermal heating, for example annealing, of the second layer.
  • thermal heating is carried out using an oven or using an RTA (rapid thermal annealing) process.
  • RTA rapid thermal annealing
  • the second layer is applied in such a way that the silicon of the second layer is amorphous or polycrystalline. It has been recognized that amorphous or polycrystalline silicon is particularly suitable for forming an ohmic contact with the III-V compound semiconductor material.
  • the application of the second layer takes place using chemical vapor deposition (CVD) or physical vapor deposition (PVD), for example by means of plasma-assisted CVD (PECVD) or low-pressure CVD (LPCVD).
  • CVD chemical vapor deposition
  • PVD physical vapor deposition
  • PECVD plasma-assisted CVD
  • LPCVD low-pressure CVD
  • the silicon can be doped in situ during deposition, whereby it can be deposited amorphously or polycrystalline. It was recognized that with such in-situ doped amorphous or polycrystalline silicon layers, an ohmic contact with a particularly low contact resistance can be achieved through subsequent activation.
  • the method further comprises the following step: producing a contact structure on a main surface region facing away from the first layer (for example, a not necessarily contiguous region on a main surface of the first layer facing away from the first layer) of the second layer, wherein producing the contact structure involves applying one or more further layers on the main surface region of the second layer.
  • the further layers are applied in order to form an ohmic contact between the second layer and the contact structure (for example, between the second layer and a main surface region of the contact structure facing away from the second layer).
  • an ohmic contact between the first layer and the Contact structure can be formed so that the first layer can be contacted ohmically via the contact structure.
  • the second layer is applied in such a way that a concentration of a doping material for the silicon in the second layer is greater than 10 15 cm' 3 , preferably greater than 10 16 cm' 3 , more preferably greater than 10 17 cm' 3 , or in a range between 10 15 cm' 3 and 10 23 cm' 3 , preferably between 10 17 cm' 3 and 10 23 cm -3 .
  • a particularly low contact resistance between the first layer and the second layer can be achieved by high doping of the silicon.
  • the III-V compound semiconductor material of the first layer has an n-type doping and the doping material of the second layer produces an n-type doping of the silicon.
  • the III-V compound semiconductor material of the first layer has a p-type doping and the doping material of the second layer produces a p-type doping of the silicon.
  • the combinations n-type/n-type or p-type/p-type for the first and second layers are particularly suitable for forming an ohmic contact between the first and second layers.
  • Fig. 1 shows a flowchart of a method for producing one
  • FIG. 3 illustrates a semiconductor component according to a further exemplary embodiment
  • FIG. 5 illustrates a vertical diode according to an embodiment.
  • Embodiments of the present disclosure are described in detail below using the accompanying descriptions. In the following description, many details are described to provide a more thorough explanation of embodiments of the disclosure. However, it will be apparent to those skilled in the art that other embodiments may be implemented without these specific details.
  • Features of the different exemplary embodiments described can be combined with one another, unless features of a corresponding combination are mutually exclusive or such a combination is expressly excluded.
  • FIG. 1 shows a flow chart of a method 100 for producing a semiconductor component according to an exemplary embodiment.
  • 2A shows a schematic representation of a semiconductor component 1 produced using the method 100 according to an exemplary embodiment.
  • the method 100 according to FIG. 1 is explained below with reference to the semiconductor component 1 illustrated in FIG. 2.
  • the method 100 has a step 110.
  • step 110 a layer structure of the semiconductor component is provided, which has a first layer 10.
  • the layer structure can have further layers.
  • the first layer 10 comprises a III-V compound semiconductor material.
  • the first layer may consist of the III-V compound semiconductor material. This means that, apart from impurities, ie unintentional impurities, the first layer can consist of the III-V compound semiconductor material, in which case the III-V compound semiconductor material can optionally contain a doping material. That is, in examples, the first layer may consist of an III-V compound semiconductor material doped with a doping material.
  • the method 100 further includes a step 120. In step 120, a second layer 20 is applied to a major surface region 12 of the first layer 10.
  • the application is carried out in such a way that the second layer has silicon and a doping material for the silicon.
  • the second layer is therefore arranged adjacent to the first layer.
  • the second layer may consist (eg, substantially) of the silicon and the dopant material.
  • the method 100 has a step 130.
  • the second layer 20 is activated to form an ohmic contact between the first layer and the second layer.
  • activation 130 may include annealing the silicon with the dopant material.
  • the second layer 130 can be heated or tempered.
  • an ohmic contact can form between the first layer and the second layer. After step 130, an ohmic contact can therefore exist between the first layer 10 and the second layer 20.
  • the first layer 10 can be, for example, a functional basis of the semiconductor component.
  • the first layer 10 may be an active layer of the semiconductor device.
  • the first layer 10 can be designed in such a way that it provides a conduction channel in at least one operational state of the semiconductor component, i.e. that it is electrically conductive.
  • the first layer can be electrically connected or contacted by electrically contacting the second layer 20.
  • the production of an ohmic contact to doped silicon is again possible with a metal layer, although in contrast to direct contacting of the III-V compound semiconductor with metal, no complex metallization stacks and no alloy are necessary.
  • the method 100 can be designed to be CMOS-compatible in contrast to conventional methods for contacting III-V compound semiconductors.
  • the method 100 is CMOS compatible.
  • the method 100 is part of a CMOS process.
  • a layered structure is understood to mean, for example, a structure that has one or more layers, the layers being arranged along a stacking direction and each extending in a plane perpendicular to this stacking direction.
  • Each layer of the layer structure can, for example, have two opposing main surfaces which extend perpendicular to this stacking direction.
  • the main surfaces can be connected by secondary surfaces.
  • a main surface can be composed of several main surface regions, which are not necessarily connected. That is, a layer of the layered structure may, in examples, be formed by multiple contiguous or non-contiguous parts, the major surface regions of which may, for example, but not necessarily, lie in a common plane.
  • the stacking direction along which the multiple layers are arranged is parallel to a surface normal of a layer.
  • a direction perpendicular to the surface normal of a layer of the layered structure may be referred to, for example, as a lateral direction or as a direction parallel to the layered structure or as a direction parallel to one of the plurality of layers of the layered structure.
  • the layer structure can be characterized, for example, in that two of its layers are separated from one another by at least an interface.
  • the interface between two adjacent layers of the layer structure can therefore be formed by the main surfaces of the two layers facing each other.
  • An interface can therefore represent a transition between a material of a layer of the layer structure to a material of the adjacent layer of the layer structure.
  • the major surface region 12 of the first layer 10 to which the second layer 20 is applied includes a major surface of the first layer 10 complete.
  • the main surface region 12 comprises only a part of the main surface of the first layer 10.
  • the main surface region 12 can be formed contiguously or have several subregions.
  • FIG. 2B A further example is shown in which the main surface region 12 has two sub-regions.
  • the second layer 20 is applied to the first layer 10 in areas.
  • the second layer 20 comprises the exemplary number of two subregions 20a and 20b.
  • the application of the second layer 20 can be done in areas to provide the subareas.
  • the second layer 20 may be patterned after application, for example by etching.
  • step 120 takes place in such a way that the doping material for the silicon of the second layer is introduced into the silicon during the application of the silicon to the first layer 10.
  • the silicon and the doping material for the silicon are simultaneously deposited on the first layer.
  • the silicon doping material of the second layer 20 includes one or more silicon doping materials, in particular one or more of phosphorus, boron, antimony, magnesium, gallium, aluminum and arsenic.
  • the doping material is one of these materials, for example phosphorus.
  • a doping of the silicon of the second layer 20 is greater than 10 15 cm' 3 or greater than 10 16 cm -3 or greater than 10 17 cm -3 , in particular greater than 10 17 cm' 3 .
  • the doping is in a range between 10 15 cm' 3 and 10 23 cm' 3 or between 10 16 cm' 3 and 10 23 cm' 3 or between 10 17 cm' 3 and 10 23 cm' 3 .
  • a higher doping of the silicon can lead to better conductivity and thus to a lower contact resistance for contact with the first layer 10 via the silicon.
  • the step 120 of applying the second layer 20 can be carried out using CVD or PVD, for example using PECVD or LPCVD.
  • the silicon of the second layer 20 is amorphous or polycrystalline.
  • the amorphous or polycrystalline silicon can be produced by applying the second layer 20 using CVD or PVD.
  • the III-V compound semiconductor material of the first layer 10 is doped, i.e. contains a doping material.
  • the first layer can be an active layer of the semiconductor component and, for example, can be designed to be conductive at least in an operational state of the component. This can be achieved by doping the III-V compound semiconductor material.
  • an atomic density of the doping material for the III-V compound semiconductor material in the first layer 10 is between 10 17 cm -3 and 10 23 cm' 3 or between 10 18 cm' 3 and 10 21 cm -3 .
  • a contact with an ohmic characteristic and a particularly low contact resistance between the first and second layers can be achieved by doping more than 10 17 cm' 3 (for example, in particular with p-type doping). Particularly for dopings of more than 10 18 cm' 3 (for example, especially with n-type doping), a particularly low contact resistance can be achieved.
  • the III-V compound semiconductor material is in the example of GaN with a silicon or magnesium doping.
  • silicon atoms of the second layer may diffuse into an interface region of the first layer adjacent the main surface region 12. This can result in increased doping of the III-V compound semiconductor in examples in the interface region, particularly in exemplary embodiments with silicon-doped GaN as the III-V compound semiconductor material.
  • the diffusion depth can be a few nm, e.g. less than 10 nm.
  • a layer thickness of the second layer can, for example, be in a range between 50 nm and 2000 nm, or in a range between 100 nm and 500 nm.
  • the type (n-type or p-type) of doping of the silicon of the second layer 20 and the III-V compound semiconductor material of the first layer 10 is the same.
  • both the silicon and the III-V compound semiconductor material are n-type doped; for example, the silicon can be phosphorus doped and the II IV compound semiconductor material can be GaN with silicon doping.
  • the doping material for the GaN may be germanium.
  • both the silicon and the III-V compound semiconductor material can be p-type doped.
  • step 130 of activation takes place by irradiating the layer structure, for example the second layer 20, using electromagnetic radiation.
  • energy can be introduced directly into the second layer to heat it in order to anneal the silicon with the doping material.
  • the electromagnetic radiation may be pulsed.
  • a high power density can be achieved in the pulse, which means rapid heating, i.e. a large temporal temperature gradient, can be achieved.
  • Faster heating may lead to a better result in terms of ohmic characteristics and/or a low contact resistance of the contact between the first layer and the second layer.
  • the irradiation with electromagnetic radiation is carried out using a laser scanning method.
  • a laser beam can be guided over the second layer to activate it.
  • a pulsed laser beam can be focused on a position of the second layer and the position scanned across the second layer. This can be done, for example, so that adjacent positions overlap.
  • activation 130 can take place by means of thermal heating, for example in an oven process or in an RTA process.
  • heating the second layer 20 can be done by heating the first layer 10.
  • the method 100 may optionally have a further step 140.
  • step 140 as illustrated in FIG. 3 according to an exemplary embodiment, a contact structure 30 is produced on a main surface region 22 of the second layer 20 facing away from the first layer 10.
  • One or more additional layers are applied to the main surface region 22 of the second layer.
  • a first additional layer is applied to the main surface region 22 of the second layer, and optionally one or more additional layers is applied to the first additional layer.
  • the contact structure is designed to produce an ohmic contact between the second layer 20 and the contact structure 30 (e.g., between the second layer 20 and a main surface region 32 of the contact structure 30 facing away from the second layer).
  • An ohmic contact can therefore exist between the main surface region 32 of the contact structure and the first layer 10.
  • the contact structure can then be bonded or soldered, for example.
  • the contact structure 30 consists of one or more metal layers, e.g. one or more of Au, Ti, Al.
  • the semiconductor component 1 is a microelectronic component, a power electronic component, or a MEMS component.
  • Embodiments of the invention relate to semiconductor components produced using the method 100.
  • the semiconductor components 1, 4, 5 described in FIGS. 2A, 2B, and 3 and in FIGS. 4 and 5 described below also represent exemplary embodiments of the invention.
  • Examples of the semiconductor component 1 that can be produced using the method 100 are described below. However, designs and types other than those described below can also be produced using method 100.
  • the HEMT 4 shows a schematic representation of a HEMT 4, which can be produced using the method 100 according to an exemplary embodiment.
  • the HEMT 4 can optionally be an example of the semiconductor component 1.
  • the second layer 20 has two Partial areas 20a and 20b, which can each have an ohmic contact with the first layer 10.
  • the two subregions 20a, 20b of the second layer can therefore function as source and drain contacts of the HEMT.
  • the III-V compound semiconductor material of the second layer can be, for example, GaN, for example, doped GaN, or, for example, AIGaN, or, for example, doped AlN.
  • the first layer 10 can be arranged between a substrate 41 and the second layer 20.
  • the substrate can, for example, be made of silicon, Qromis Substrate Technology (QST), alternative thermal expansion coefficient-matched substrates (CTE-matched substrates) or an III-V compound semiconductor material, e.g. GaN, or have one of these materials.
  • QST Qromis Substrate Technology
  • CTE-matched substrates CTE-matched substrates
  • III-V compound semiconductor material e.g. GaN
  • a stress compensation layer 42 can be arranged between the substrate 41 and the first layer 10, which can alternatively be referred to as a lattice adjustment layer.
  • the substrate 41 and the first layer 10 may each be arranged on one of two opposing main surface regions of the stress compensation layer 42.
  • the HEMT can further have a barrier layer 44, or barrier layer 44, which is arranged adjacent to a main surface region of the second layer facing away from the first layer 10, for example between the two subregions 20a, 20b of the second layer 20.
  • the barrier layer 44 can be an illustrative Have or consist of V-compound semiconductor material.
  • the III-V compound semiconductor material of the barrier layer 44 may be doped.
  • the III-V compound semiconductor material of the further layer 44 is AIN, which is doped with Ga, Sc, or In, for example.
  • the barrier layer 44 can, for example with respect to the first layer 10, be designed such that a two-dimensional electron gas, 2DEG, can be formed along an interface between the first layer 10 and the barrier layer 44, at least in an operational state of the HEMT 4, which provides a transport channel between the first portion 20a, i.e. the source contact, and the second portion 20b, i.e. the drain contact.
  • 2DEG two-dimensional electron gas
  • a contact structure 46 can be arranged adjacent to a main surface region of the barrier layer 44 facing away from the first layer 10.
  • the contact structure 46 can, for example, have doped silicon, for example doped amorphous or doped polycrystalline silicon.
  • the contact structure can also have a diffusion barrier layer, for example arranged adjacent to the first layer 10.
  • the contact structure can have one or more insulation layers which electrically isolate the silicon of the contact structure from the first layer.
  • the contact structure 46 may have a metal layer which forms a Schottky barrier at the interface between the contact structure 46 and the first layer.
  • the layer structure provided in step 110 of the method 100 can have the first layer 10, the substrate 41, and optionally the stress compensation layer 42. Further, the method may include producing the barrier layer 44 and the contact structure 46. The source contact and the drain contact can be made using steps 120, 130 as described above.
  • the vertical diode has a first first layer 10i and a second first layer 102, both of which can be designed like the previously described first layer 10, wherein the first first layer 10i and the second first layer I O2 have different doping types, so that they form a pn junction.
  • the first first layer 10i therefore has an n-type doping and the second first layer I O2 has a p-type doping or vice versa.
  • the III-V compound semiconductor material of layers 10i and IO2 is GaN, respectively.
  • an intermediate layer 51 with or made of a III-V compound semiconductor material can be arranged between the first first layer 10i and the second first layer I O2, for example, apart from the doping, made of the same material as the layers 10i and 102.
  • the intermediate layer 51 can be undoped or not intentionally doped.
  • a first second layer 20i is arranged adjacent to a main surface region 12i of the first first layer 10i facing away from the second first layer I O2, and a second second layer 2O2 is arranged adjacent to a main surface region 122 of the second first layer 102 facing away from the first first layer 10i.
  • the first and second second layers 20i, 2O2 can each be designed or manufactured like the second layer 20 described above.
  • the first second layer 20i can therefore provide an ohmic contact to the first first layer 10i and the second second layer 20s can provide an ohmic contact to the second first layer I O2.
  • a further layer 53 can be arranged adjacent to one of the first layers 10i, I O2 main surface regions of the first or second second layer 20i, 2O2.
  • the further layer 53 can be a conductive substrate which is or can be bonded.
  • layer 53 can provide mechanical stability.
  • layer 53 may correspond to the contact structure 30 described.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Verfahren zur Herstellung eines Halbleiterbauelements weist folgende Schritte auf: Bereitstellen einer Schichtstruktur des Halbleiterbauelements, wobei die Schichtstruktur eine erste Schicht aufweist, wobei die erste Schicht ein III-V-Verbindungshalbleitermaterial aufweist; Aufbringen einer zweiten Schicht auf eine Hauptoberflächenregion der ersten Schicht, so dass die zweite Schicht Silizium und ein Dotiermaterial für das Silizium aufweist; Aktivieren der zweiten Schicht, um zwischen der ersten Schicht und der zweiten Schicht einen ohmschen Kontakt auszubilden.

Description

Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
Beschreibung
Ausführungsbeispiele der Erfindung betreffen ein Verfahren zum Herstellen eines Halbleiterbauelements. Weitere Ausführungsbeispiele betreffen Halbleiterbauelemente. Insbesondere beziehen sich Ausführungsbeispiele auf die Herstellung eines ohmschen Kontakts zu einem 111-V-Verbindungshalbleiter.
I Il-V-Verbindungshalleiter, beispielsweise Gallium-Nitrid, GaN, werden als funktionelle Grundlage, d.h. als aktive Schicht, von Halbleiterbauelementen verwendet, etwa in Feldeffekttransistoren, insbesondere in High Electron Mobility Transistors (HEMT), oder in PN-Dioden. Ein ohmscher Kontakt zur Kontaktierung einer aktiven Schicht aus einem lll-V- Verbindungshalbleiter wird dabei bislang mittels einem Metallisierungsstapel, d.h. einem Schichtstapel aus der Kombination verschiedener Metalle, und dessen Legierung hergestellt. Das Aufbringen und das Legieren der Metalle kann aber die Kompatibilität mit anderen Herstellungsmethoden einschränken, insbesondere zur CMOS-Technologie. Insbesondere können die Metalle unerwünschte Verunreinigungen verursachen.
Ferner beschreiben die US 2022/1 15525 A1 und die US 2019/0115448 A1 jeweils einen HEMT, bei welchen zur Kontaktierung Metall oder dotiertem Poly-Silizium verwendet wird. In dem Artikel „Novel Poly-Si/GaN Vertical Heterojunction Diode“, Emori et al., Materials Science Forum Vols. 821 -823 (2015) pp 1015-1018 wird ferner ein Übergang zwischen n(+)-typ Poly-Silizium und n(-)-typ GaN mit einer Dotierung von 2x1016 cm-3 beschrieben.
Wünschenswert wäre ein Verfahren zur Herstellung eines Halbleiterbauelements, welches die Ausbildung eines Kontakts mit ohmscher Charakteristik und geringem Kontaktwiderstand bei geringem Aufwand und weitgehender Kompatibilität mit weiteren Herstellungsschritten, insbesondere zur CMOS Technologie, ermöglicht.
Ausführungsbeispiele der vorliegenden Erfindung basieren auf der Erkenntnis, dass ein 111- V-Verbindungshalbleiter mittels dotiertem Silizium, insbesondere hochdotiertem Silizium, so kontaktiert werden kann, dass sich zwischen dem 111-V-Verbindungshalbleiter und dem dotierten Silizium ein ohmscher Kontakt ausbildet. Die Ausbildung des ohmschen Kontakts wird dabei insbesondere durch ein Aktivieren der das dotierte Silizium aufweisenden Schicht erreicht. Die Verwendung von dotiertem Silizium zur Kontaktierung des lll-V- Verbindungshalbleiters, welcher eine funktionelle Grundlage oder eine aktive Schicht des herzustellenden Halbleiterbauelements darstellen kann, bietet im Vergleich zur Verwendung von Metallen oder Metallisierungsstapels den Vorteil, dass während des Herstellungsprozesses eine Verunreinigung der Oberfläche mit Metall vermieden werden kann. Diese können insbesondere bei der notwendigen Legierung der Metallisierungsstapel auftreten. Durch die Verwendung von dotiertem Silizium kann das erfindungsgemäße Verfahren insbesondere für die Integration in CMOS-Prozesse geeignet sein. Außerdem kann die Verwendung von dotiertem Silizium anstelle von Metallen den Herstellungsprozess vereinfachen, da die Strukturierung von Silizium im Vergleich zu Metallen, welche in der Regel mittels Lift-Off-Verfahren strukturiert werden, einfacher umgesetzt werden kann, beispielsweise durch Ätzprozesse.
Ausführungsbeispiele der Erfindung schaffen ein Verfahren zur Herstellung eines Halbleiterbauelements, beispielsweise eines mikroelektronischen Bauelements, eines leistungselektronischen Bauelements, oder eines MEMS (Micro-Electro-Mechanical- System) - Bauelements. Das Verfahren weist einen Schritt eines Bereitstellens einer Schichtstruktur des Halbleiterbauelements auf, wobei die Schichtstruktur eine erste Schicht aufweist, wobei die erste Schicht ein Ill-V-Verbindungshalbleitermaterial, z.B. ein Material aus einem I Il-V-Verbindungshalbleiter, z.B. GaN, AIGaN, AIN, aufweist. Zum Beispiel kann das Ill-V-Verbindungshalbleitermaterial dotiert sein. Bei Beispielen kann die erste Schicht aus dem Ill-V-Verbindungshalbleitermaterial, z.B. dem dotierten lll-V- Verbindungshalbleitermaterial, bestehen, d.h. im Wesentlichen daraus bestehen, z.B. abgesehen von Verunreinigungen. Ferner weist das Verfahren einen Schritt eines Aufbringens einer zweiten Schicht auf eine Hauptoberflächenregion der ersten Schicht, so dass die zweite Schicht Silizium und ein Dotiermaterial für das Silizium aufweist, auf. Beispielsweise erfolgt das Aufbringen so, dass die zweite Schicht die erste Schicht zumindest bereichsweise bedeckt. Ferner weist das Verfahren einen Schritt eines Aktivierens, z.B. ein Tempern oder Ausheilen, der zweiten Schicht, um zwischen der ersten Schicht und der zweiten Schicht einen ohmschen Kontakt auszubilden, auf.
In anderen Worten kann die zweite Schicht mit dem dotierten Silizium also direkt auf die erste Schicht mit dem Ill-V-Verbindungshalbleitermaterial aufgebracht werden. Ein Aufbringen eines Schichtstapels oder ein Aufbringen von Zwischenschichten kann also vermieden werden. Dadurch kann der Herstellungsprozess einfach gestaltet werden. Durch die Aktivierung der zweiten Schicht, insbesondere des dotierten Siliziums in der zweiten Schicht, kann sich zwischen der zweiten Schicht und dem lll-V- Verbindungshalbleitermaterial ein ohmscher Kontakt ausbilden, insbesondere mit einem besonders geringen Kontaktwiderstand. Dotiertes Silizium lässt sich wiederum mit gängigen Methoden ohmsch kontaktieren, beispielsweise durch Aufbringen eines Metalls auf die zweite Schicht, so dass das offenbarte Verfahren eine einfache Herstellung eines ohmschen Kontakts zu dem Ill-V-Verbindungshalbleitermaterial der ersten Schicht erlaubt.
Gemäß Ausführungsbeispielen erfolgt das Aufbringen der zweiten Schicht so, dass ein Einbringen des Dotiermaterials in das Silizium während eines Aufbringens des Siliziums auf die Hauptoberflächenregion der ersten Schicht erfolgt. In anderen Worten, das Silizium wird in-situ dotiert. Die in-situ Dotierung des Siliziums während des Aufbringens des Siliziums ermöglicht eine einfache und schnelle Herstellung der zweiten Schicht.
Gemäß Ausführungsbeispielen ist das lll-V Verbindungshalbleitermaterial der ersten Schicht mit einem Dotiermaterial dotiert, wobei eine Atomdichte des Dotiermaterials in der ersten Schicht zwischen 1017 cm-3 und 1023 cm'3 oder zwischen 1018 cm'3 und 1021 cm'3 liegt. Die erste Schicht kann also leitfähig sein, oder so ausgebildet sein, dass sie in einen leitfähigen Zustand schaltbar ist. Das lll-V Verbindungshalbleitermaterial der ersten Schicht kann also eine funktionelle Grundlage des Bauelements sein, beispielsweise eine aktive Schicht. Ferner wurde erkannt, dass bei einer Dotierung von mehr als 1017 cm'3 oder mehr als 1018 cm'3 ein besonders geringer Kontaktwiderstand zwischen der ersten und der zweiten Schicht erreicht werden kann.
Gemäß Ausführungsbeispielen beinhaltet das Aktivieren der zweiten Schicht eine Bestrahlung der Schichtstruktur mit elektromagnetischer Strahlung. Ein Aufheizen der zweiten Schicht kann ein Ausheilen des zusammen mit dem Dotiermaterial aufgebrachten Siliziums bewirken. Durch Bestrahlung mit elektromagnetischer Strahlung kann großer zeitlicher Temperaturgradient in der zweiten Schicht erzeugt werden. Es wurde erkannt, dass dadurch ein besonders geringer Kontaktwiderstand und eine ohmsche Charakteristik des Kontakts zwischen der ersten und der zweiten Schicht erreicht werden kann. Insbesondere lässt sich die Bestrahlung mit elektromagnetischer Strahlung präzise dosieren, insbesondere so, dass das Aufheizen schnell erfolgt, um einen geringen Kontaktwiderstand zu erzielen, aber eine Rissbildung in der zweiten Schicht vermieden wird.
Gemäß Ausführungsbeispielen wird das Aktivieren der zweiten Schicht mittels eines Laser- Scan-Verfahrens ausgeführt, beispielsweise mit einem gepulsten Laser. Durch ein Laser- Scan-Verfahren kann eine hohe Leistungsdichte der elektromagnetischen Strahlung bereitgestellt werden, um einen hohen Temperaturgradienten zu erzeugen.
Gemäß Ausführungsbeispielen beinhaltet das Aktivieren der zweiten Schicht ein thermisches Erhitzen, beispielsweise ein Tempern, der zweiten Schicht beinhaltet. Zum Beispiel wird das thermische Erhitzen mittels eines Ofens oder mittels eines RTA (engL: rapid thermal annealing) -Prozesses durchgeführt. Thermisches Erhitzen stellt einen guten Kompromiss zwischen einem einfachen Prozess und einem weitgehenden Ausheilen des dotierten Siliziums, und somit dem Erreichen eines geringen Kontaktwiderstands, dar.
Gemäß Ausführungsbeispielen erfolgt das Aufbringen der zweiten Schicht so, dass das Silizium der zweiten Schicht amorph oder poly-kristallin ist. Es wurde erkannt, dass insbesondere amorphes oder poly-kristallines Silizium die Ausbildung eines ohmschen Kontakts zu dem lll-V Verbindungshalbleitermaterial geeignet ist.
Gemäß Ausführungsbeispielen erfolgt das Aufbringen der zweiten Schicht, z.B. umfassend das Aufbringen des Siliziums zusammen mit dem Dotiermaterial, unter Verwendung chemischer Gasphasenabscheidung (CVD) oder physikalischer Gasphasenabscheidung (PVD), z.B., mittels plasmaunterstützter CVD (PECVD) oder Niederdruck-CVD (LPCVD). Mittels der Gasphasenabscheidung lässt sich das Silizium während des Abscheidens in- situ dotieren, wobei es amorph oder poly-kristallin abgeschieden werden kann. Es wurde erkannt, dass mit solchen in-situ dotierten amorphen oder poly-kristallinen Siliziumschichten durch die anschließende Aktivierung ein ohmscher Kontakt mit einem besonders geringen Kontaktwiderstand erreicht werden kann.
Gemäß Ausführungsbeispielen weist das Verfahren ferner folgenden Schritt auf: Herstellen einer Kontaktstruktur auf einer der ersten Schicht abgewandten Hauptoberflächenregion (z.B., eine nicht zwangsläufig zusammenhängende Region auf einer der ersten Schicht abgewandten Hauptoberfläche der ersten Schicht) der zweiten Schicht, wobei das Herstellen der Kontaktstruktur ein Aufbringen einer oder mehrerer weiterer Schichten auf die Hauptoberflächenregion der zweiten Schicht aufweist. Beispielsweise erfolgt das Aufbringen der weiteren Schichten, um zwischen der zweiten Schicht und der Kontaktstruktur (z.B., zwischen der zweiten Schicht und einer der zweiten Schicht abgewandten Hauptoberflächenregion der Kontaktstruktur) einen ohmschen Kontakt auszubilden. Zusammen mit einem ohmschen Kontakt zwischen der ersten und der zweiten Schicht kann also ein ohmscher Kontakt zwischen der ersten Schicht und der Kontaktstruktur ausgebildet sein, so dass die erste Schicht über die Kontaktstruktur ohmsch kontaktierbar ist.
Gemäß Ausführungsbeispielen erfolgt das Aufbringen der zweiten Schicht so, dass eine Konzentration eines Dotiermaterials für das Silizium in der zweiten Schicht größer als 1015 cm'3, bevorzugt größer als 1016 cm'3, mehr bevorzugt größer als 1017 cm'3 ist, oder in einem Bereich zwischen 1015 cm'3 und 1023 cm'3, bevorzugt zwischen 1017 cm'3 und 1023 cm-3 liegt. Durch eine hohe Dotierung des Siliziums kann ein besonders niedriger Kontaktwiderstand zwischen der ersten Schicht und der zweiten Schicht erreicht werden.
Gemäß Ausführungsbeispielen weist das Ill-V-Verbindungshalbleitermaterial der ersten Schicht eine n-typ Dotierung auf und das Dotiermaterial der zweiten Schicht erzeugt eine n-typ Dotierung des Siliziums. Alternativ weist das Ill-V-Verbindungshalbleitermaterial der ersten Schicht eine p-typ Dotierung auf und das Dotiermaterial der zweiten Schicht erzeugt eine p-typ Dotierung des Siliziums. Die Kombinationen n-typ/n-typ bzw. p-typ/p-typ für die erste und zweite Schicht eignen sich besonders gut für die Ausbildung eines ohmschen Kontakts zwischen der ersten und der zweiten Schicht.
Weitere Ausführungsbeispiele schaffen ein Halbleiterbauelement, hergestellt mittels des zuvor beschriebenen Verfahrens.
Ausführungsbeispiele der Erfindung werden nachfolgend bezugnehmend auf die beigefügten Figuren beschrieben.
Fig. 1 zeigt ein Flussdiagramm eines Verfahrens zum Herstellen eines
Halbleiterbauelements gemäß einem Ausführungsbeispiel,
Fig. 2A, B veranschaulichen jeweils ein Halbleiterbauelement gemäß einem
Ausführungsbeispiel,
Fig. 3 veranschaulicht ein Halbleiterbauelement gemäß einem weiteren Ausführungsbeispiel,
Fig. 4 veranschaulicht einen HEMT gemäß einem Ausführungsbeispiel,
Fig. 5 veranschaulicht eine vertikale Diode gemäß einem Ausführungsbeispiel. Im Folgenden werden Ausführungsbeispiele der vorliegenden Offenbarung detailliert und unter Verwendung der beigefügten Beschreibungen beschrieben. In der folgenden Beschreibung werden viele Details beschrieben, um eine gründlichere Erklärung von Ausführungsbeispielen der Offenbarung zu liefern. Es ist jedoch für Fachleute offensichtlich, dass andere Ausführungsbeispiele ohne diese spezifischen Details implementiert werden können. Merkmale der unterschiedlichen beschriebenen Ausführungsbeispiele können miteinander kombiniert werden, es sei denn, Merkmale einer entsprechenden Kombination schließen sich gegenseitig aus oder eine solche Kombination ist ausdrücklich ausgeschlossen.
Es sei darauf hingewiesen, dass gleiche oder ähnliche Elemente oder Elemente, die die gleiche Funktionalität aufweisen, mit gleichen oder ähnlichen Bezugszeichen versehen sein können oder gleich bezeichnet werden, wobei eine wiederholte Beschreibung von Elementen, die mit dem gleichen oder ähnlichen Bezugszeichen versehen sind oder gleich bezeichnet werden, typischerweise weggelassen wird. Beschreibungen von Elementen, die gleiche oder ähnliche Bezugszeichen aufweisen oder gleich bezeichnet werden, sind gegeneinander austauschbar.
Fig. 1 zeigt ein Flussidagramm eines Verfahrens 100 zum Herstellen eines Halbleiterbauelements gemäß einem Ausführungsbeispiel. Fig. 2A zeigt eine schematische Darstellung eines mittels des Verfahrens 100 hergestellten Halbleiterbauelements 1 gemäß einem Ausführungsbeispiel. Das Verfahren 100 gemäß Fig. 1 wird im Folgenden unter Bezugnahme auf das in Fig. 2 veranschaulichte Halbleiterbauelement 1 erläutert.
Das Verfahren 100 weist einen Schritt 1 10 auf. In Schritt 1 10 wird eine Schichtstruktur des Halbleiterbauelements bereitgestellt, welche eine erste Schicht 10 aufweist. Optional kann die Schichtstruktur weitere Schichten aufweisen. Die erste Schicht 10 weist ein Ill-V-Verbindungshalbleitermaterial auf. Bei Beispielen kann die erste Schicht aus dem Ill-V-Verbindungshalbleitermaterial bestehen. Das heißt, die erste Schicht kann abgesehen von Verunreinigungen, d.h. unabsichtliche Verunreinigungen, aus dem Ill-V-Verbindungshalbleitermaterial bestehen, wobei dabei das Ill-V-Verbindungshalbleitermaterial optional ein Dotiermaterial enthalten kann. Das heißt, bei Beispielen kann die erste Schicht aus einem mit einem Dotiermaterial dotierten Ill-V-Verbindungshalbleitermaterial bestehen. Das Verfahren 100 weist ferner einen Schritt 120 auf. In Schritt 120 wird eine zweite Schicht 20 auf eine Hauptoberflächenregion 12 der ersten Schicht 10 aufgebracht. Das Aufbringen erfolgt so, dass die zweite Schicht Silizium und ein Dotiermaterial für das Silizium aufweist. Durch das Aufbringen der ersten Schicht 10 auf die zweite Schicht 20 ist die zweite Schicht also angrenzend an die erste Schicht angeordnet. Bei Beispielen kann die zweite Schicht (z.B. im Wesentlichen) aus dem Silizium und dem Dotiermaterial bestehen.
Ferner weist das Verfahren 100 einen Schritt 130 auf. In Schritt 130 wird die zweite Schicht 20 aktiviert, um zwischen der ersten Schicht und der zweiten Schicht einen ohmschen Kontakt auszubilden.
Beispielsweise kann die Aktivierung 130 ein Ausheilen des Siliziums mit dem Dotiermaterial beinhalten. Dazu kann die zweite Schicht 130 erhitzt oder getempert werden. Durch die Aktivierung kann sich ein zwischen der ersten Schicht und der zweiten Schicht ein ohmscher Kontakt ausbilden. Nach Schritt 130 kann also zwischen der ersten Schicht 10 und der zweiten Schicht 20 ein ohmscher Kontakt bestehen.
Bei der ersten Schicht 10 kann es sich beispielsweise um eine funktionelle Grundlage des Halbleiterbauelements handeln. Zum Beispiel kann die erste Schicht 10 eine aktive Schicht des Halbleiterbauelements sein. Beispielsweise kann die erste Schicht 10 so ausgebildet werden, dass sie in zumindest einem operativen Zustand des Halbleiterbauelements einen Leitungskanal bereitstellt, dass sie also elektrisch leitfähig ist.
Durch einen ohmschen Kontakt zwischen der ersten Schicht und der zweiten Schicht, lässt sich die erste Schicht elektrisch anschließen oder kontaktieren, indem die zweite Schicht 20 elektrisch kontaktiert wird. Die Herstellung eines ohmschen Kontakts zu dotiertem Silizium ist wiederum mit einer Metallschicht möglich, wobei hierfür im Unterschied zu einer direkten Kontaktierung des Ill-V-Verbindungshalbleiters mit Metall keine aufwendigen Metallisierungsstapel und keine Legierung nötig sind. Somit kann durch die Herstellung der dotierten und aktivierten Siliziumschicht gemäß dem Verfahren 100 ein ohmscher Kontakt zu dem II I-V-Verbindungshalbleiter der ersten Schicht 10 hergestellt werden, und zwar unter Vermeidung der Herstellung eines aufwendigen Metallisierungsstapels und unter Vermeidung einer Kontamination des Halbleiterbauelements durch eine Legierung des Metallisierungsstapels. Dadurch kann das Verfahren 100 im Gegensatz zu herkömmlichen Verfahren zur Kontaktierung von Ill-V-Verbindungshalbleitern CMOS-kompatibel gestaltet sein. Gemäß Ausführungsbeispielen ist das Verfahren 100 CMOS-kompatibel. Gemäß Ausführungsbeispielen ist das Verfahren 100 Teil eines CMOS-Prozesses.
Im Folgenden werden optionale Details des Halbleiterbauelements 10 beschrieben, welche das Verfahren 100 insofern charakterisieren können, dass die Schritte des Verfahrens entsprechend ausgeführt werden.
Unter einer Schichtstruktur ist beispielsweise eine Struktur zu verstehen, die eine oder mehrere Schichten aufweist, wobei die Schichten entlang einer Stapelrichtung angeordnet sind und die sich jeweils in einer Ebene senkrecht zu dieser Stapelrichtung erstrecken. Jede Schicht der Schichtstruktur kann beispielsweise zwei gegenüberliegende Hauptoberflächen aufweisen, welche sich senkrecht zu dieser Stapelrichtung erstrecken. Die Hauptoberflächen können durch Nebenoberflächen verbunden sein. Eine Hauptoberfläche kann sich durch mehrere Hauptoberflächenregionen zusammensetzten, welche nicht notwendigerweise Zusammenhängen. Das heißt, eine Schicht der Schichtstruktur kann bei Beispielen durch mehrere zusammenhängende oder nicht zusammenhängende Teile gebildet werden, deren Hauptoberflächenregionen beispielsweise, aber nicht notwendigerweise, in einer gemeinsamen Ebene liegen können.
Beispielsweise ist die Stapelrichtung, entlang derer die mehreren Schichten angeordnet sind parallel zu einer Oberflächennormale einer Schicht. Eine Richtung senkrecht zu der Oberflächennormale einer Schicht der Schichtstruktur kann beispielsweise als eine laterale Richtung oder als eine Richtung parallel zu der Schichtstruktur oder als eine Richtung parallel zu einer der mehreren Schichten der Schichtstruktur bezeichnet werden.
Die Schichtstruktur kann sich beispielsweise dadurch auszeichnen, dass zwei ihrer Schichten zumindest durch eine Grenzfläche voneinander getrennt werden. Die Grenzfläche zwischen zwei aneinander angrenzend angeordneter Schichten der Schichtstruktur kann also von den einander zugewandten Hauptoberflächen der zwei Schichten gebildet werden. Eine Grenzfläche kann also einen Übergang zwischen einem Material einer Schicht der Schichtstruktur zu einem Material der benachbarten Schicht der Schichtstruktur darstellen.
In dem in Fig. 2A gezeigten Beispiel umfasst die Hauptoberflächenregion 12 der ersten Schicht 10, auf welche die zweite Schicht 20 aufgebracht wird, eine Hauptoberfläche der ersten Schicht 10 vollständig. Bei anderen Beispielen umfasst die Hauptoberflächenregion 12 nur einen Teil der Hauptoberfläche der ersten Schicht 10. Ferner kann die Hauptoberflächenregion 12 zusammenhängend ausgebildet sein oder mehrere Teilregionen aufweisen. In Fig. 2B ist ein weiteres Beispiel gezeigt, in welchem die Hauptoberflächenregion 12 zwei Teilregionen aufweist.
Die zweite Schicht 20 wird bei Beispielen also bereichsweise auf die erste Schicht 10 aufgebracht. In Fig. 2A umfasst die zweite Schicht 20 die beispielhafte Anzahl von zwei Teilbereichen 20a und 20b.
Bei Beispielen kann das Aufbringen der zweiten Schicht 20 bereichsweise erfolgen, um die Teilbereiche bereitzustellen. Bei anderen Beispielen kann die zweite Schicht 20 nach dem Aufbringen strukturiert werden, beispielsweise durch Ätzen.
Gemäß Ausführungsbeispielen erfolgt der Schritt 120 so, dass das Dotiermaterial für das Silizium der zweiten Schicht währen des Aufbringens des Siliziums auf die erste Schicht 10 in das Silizium eingebracht wird. In anderen Worten, das Silizium und das Dotiermaterial für das Silizium werden gleichzeitig auf die erste Schicht aufgebracht.
Gemäß Ausführungsbeispielen beinhaltet das Dotiermaterial für das Silizium der zweiten Schicht 20 ein oder mehrere Dotiermaterialien für Silizium, insbesondere eines oder mehrere aus Phosphor, Bor, Antimon, Magnesium, Gallium, Aluminium und Arsen. Beispielsweise ist das Dotiermaterial eines dieser Materialien, beispielsweise Phosphor.
Gemäße Ausführungsbeispielen ist eine Dotierung des Siliziums der zweiten Schicht 20 größer als 1015 cm'3 oder größer als 1016 cm-3 oder größer als 1017 cm-3, insbesondere größer als 1017 cm'3. Zum Beispiel liegt die Dotierung in einem Bereich zwischen 1015 cm'3 und 1023 cm'3 oder zwischen 1016 cm'3 und 1023 cm'3 oder zwischen 1017 cm'3 und 1023 cm'3. Eine höhere Dotierung des Siliziums kann zu einer besseren Leitfähigkeit und somit zu einem geringeren Kontaktwiderstand für einen Kontakt zu der ersten Schicht 10 über das Silizium führen.
Gemäß Ausführungsbeispielen kann der Schritt 120 des Aufbringens der zweiten Schicht 20 mittels CVD oder PVD erfolgen, beispielsweise mittels PECVD- oder LPCVD. Gemäß Ausführungsbeispielen ist das Silizium der zweiten Schicht 20 amorph oder polykristallin.
Beispielsweise kann das amorphe oder poly-kristalline Silizium durch das Aufbringen der zweiten Schicht 20 mittels CVD oder PVD hergestellt werden.
Gemäß Ausführungsbeispielen ist das Ill-V-Verbindungshalbleitermaterial der ersten Schicht 10 dotiert, enthält also ein Dotiermaterial.
Wie bereits erwähnt, kann die erste Schicht eine aktive Schicht des Halbleiterbauelements sein und beispielsweise ausgebildet sein, um zumindest in einem operativen Zustand des Bauelements leitfähig zu sein. Dies kann durch die Dotierung des Ill-V-Verbindungshalbleitermaterials erreicht werden.
Gemäß Ausführungsbeispielen liegt eine Atomdichte des Dotiermaterials für das Ill-V-Verbindungshalbleitermaterial in der ersten Schicht 10 zwischen 1017 cm-3 und 1023 cm'3 oder zwischen 1018 cm'3 und 1021 cm-3.
Es wurde erkannt, dass durch eine Dotierung von mehr als 1017 cm'3 (z.B. insbesondere bei p-typ Dotierung) ein Kontakt mit einer ohmschen Charakteristik und einem besonders geringen Kontaktwiderstand zwischen der ersten und der zweiten Schicht erreicht werden kann. Insbesondere für Dotierungen von mehr als 1018 cm'3 (z.B. insbesondere bei n-typ Dotierung) kann ein besonders geringer Kontaktwiderstand erreicht werden.
Gemäß Ausführungsbeispielen ist das Ill-V-Verbindungshalbleitermaterial im Beispiel von GaN mit einer Silizium- oder Magnesiumdotierung.
Bei Beispielen können während der Aktivierung 130 Siliziumatome der zweiten Schicht in eine Grenzflächenregion der ersten Schicht, welche an die Hauptoberflächenregion 12 angrenzt, eindiffundieren. Dadurch kann bei Beispielen in der Grenzflächenregion eine erhöhte Dotierung des Ill-V-Verbindungshalbleiters entstehen, insbesondere in Ausführungsbeispielen mit Silizium-dotiertem GaN als Ill-V-Verbindungshalbleitermaterial. Die Diffusionstiefe kann dabei wenige nm betragen, z.B. weniger als 10 nm.
Eine Schichtdicke der zweiten Schicht kann beispielsweise in einem Bereich zwischen 50 nm und 2000 nm, oder in einem Bereich zwischen 100 nm und 500 nm liegen. Gemäß Ausführungsbeispielen ist der Typ (n-Typ oder p-Typ) der Dotierung des Siliziums der zweiten Schicht 20 und des Ill-V-Verbindungshalbleitermaterials der ersten Schicht 10 derselbe. Zum Beispiel sind also sowohl das Silizium als auch das lll-V- Verbindungshalbleitermaterial n-typ dotiert, beispielsweise kann das Silizium Phosphordotiert sein und das II l-V-Verbindungshalbleitermaterial kann GaN mit Silizium-Dotierung sein. Bei einem weiteren Beispiel kann das Dotiermaterial für das GaN Germanium sein. Alternativ können sowohl das Silizium als auch das Ill-V-Verbindungshalbleitermaterial p- typ dotiert sein.
Gemäß Ausführungsbeispielen erfolgt der Schritt 130 der Aktivierung durch Bestrahlung der Schichtstruktur, beispielsweise der zweiten Schicht 20, mittels elektromagnetischer Strahlung.
Mittels elektromagnetischer Strahlung kann Energie direkt in die zweite Schicht eingebracht werden, um diese zu Erhitzen um das Silizium mit dem Dotiermaterial auszuheilen.
Bei Beispielen kann die elektromagnetische Strahlung gepulst sein. Im Puls kann eine hohe Leistungsdichte erreicht werden, wodurch ein schnelles Erhitzen, also ein großer zeitlicher Temperaturgradient, erreicht werden kann. Ein schnelleres Erhitzen kann zu einem besseren Ergebnis hinsichtlich der ohmschen Charakteristik und/oder einem geringen Kontaktwiderstand des Kontakts zwischen der ersten Schicht und der zweiten Schicht führen.
Gemäß Ausführungsbeispielen wird die Bestrahlung mit elektromagnetischer Strahlung mit einem Laser-Scan-Verfahren durchgeführt.
Dabei kann ein Laserstrahl über die zweite Schicht geführt werden, um diese zu aktivieren. Beispielsweise kann ein gepulster Laserstrahl auf eine Position der zweiten Schicht fokussiert werden, und die Position über die zweite Schicht gescannt werden. Dies kann beispielsweise so erfolgen, dass benachbarte Positionen überlappen.
Alternativ zu der Bestrahlung mit elektromagnetischer Strahlung kann das Aktivieren 130 mittels thermischer Erhitzung erfolgen, z.B. in einem Ofenprozess, oder in einem RTA- Prozess. Bei Beispielen eines RTA-Prozesses kann das Erhitzen der zweiten Schicht 20 durch ein Erhitzen der ersten Schicht 10 erfolgen. Wie in Fig. 1 gezeigt kann das Verfahren 100 optional einen weiteren Schritt 140 aufweisen. In Schritt 140 wird, wie in Fig. 3 gemäß einem Ausführungsbeispiel veranschaulicht, eine Kontaktstruktur 30 auf einer der ersten Schicht 10 abgewandten Hauptoberflächenregion 22 der zweiten Schicht 20 hergestellt. Dabei werden eine oder mehrere weitere Schichten auf die Hauptoberflächenregion 22 der zweiten Schicht aufgebracht. Beispielsweise wird eine erste weitere Schicht auf die Hauptoberflächenregion 22 der zweiten Schicht aufgebracht, und optional eine oder mehrere weitere Schichten auf die erste weitere Schicht aufgebracht.
Beispielsweise wird die Kontaktstruktur ausgebildet, um zwischen der zweiten Schicht 20 und der Kontaktstruktur 30 einen ohmschen Kontakt (z.B., zwischen der zweiten Schicht 20 und einer der zweiten Schicht abgewandten Hauptoberflächenregion 32 der Kontaktstruktur 30) einen ohmschen Kontakt herzustellen. Somit kann zwischen der Hauptoberflächenregion 32 der Kontaktstruktur und der ersten Schicht 10 ein ohmscher Kontakt bestehen. Zum Kontaktieren der ersten Schicht 10 kann dann beispielsweise die Kontaktstruktur gebondet oder gelötet werden.
Bei Beispielen besteht die Kontaktstruktur 30 aus einer oder mehreren Metallschichten, z.B. aus einem oder mehreren aus Au, Ti, AI.
Gemäß Ausführungsbeispielen ist das Halbleiterbauelement 1 ein mikroelektronisches Bauelement, ein leistungselektronisches Bauelement, oder ein MEMS-Bauelement.
Ausführungsbeispiele der Erfindung betreffen mit dem Verfahren 100 hergestellte Halbleiterbauelemente. Die in den Fig. 2A, 2B, und 3 und in den im folgenden beschriebenen Fig. 4 und 5 beschriebenen Halbleiterbauelemente 1 , 4, 5 stellen also ebenfalls Ausführungsbeispiele der Erfindung dar.
Im Folgenden werden Beispiele für das Halbleiterbauelement 1 beschrieben, welche mittels des Verfahrens 100 herstellbar sind. Es sind aber auch andere Ausführungen und Typen als die im Folgenden beschriebenen mit dem Verfahren 100 herstellbar.
Fig. 4 zeigt eine schematische Darstellung eines HEMT 4, herstellbar mit dem Verfahren 100 gemäß einem Ausführungsbeispiel. Der HEMT 4 kann optional ein Bespiel des Halbleiterbauelements 1 sein. Bei dem HEMT 4 weist die zweite Schicht 20 zwei Teilbereiche 20a und 20b auf, welche jeweils einen ohmschen Kontakt zu der ersten Schicht 10 aufweisen können. Die zwei Teilbereiche 20a, 20b der zweiten Schicht können also als Source- und Drain-Kontakt des HEMTs fungieren. Das lll-V- Verbindungshalbleitermaterial der zweiten Schicht kann beispielsweise GaN sein, beispielsweise dotiertes GaN sein, oder beispielsweise AIGaN sein, oder beispielsweise dotiertes AIN sein.
Die erste Schicht 10 kann zwischen einem Substrat 41 und der zweiten Schicht 20 angeordnet sein. Das Substrat kann z.B. aus Silizium, Qromis Substrate Technology (QST), alternativen Wärmeausdehnungskoeffizienten-angepassten Substraten (engl.: CTE- matched substrates) oder einem Ill-V-Verbindungshalbleitermaterial, z.B. GaN sein, oder eines dieser Materialien aufweisen. Optional kann zwischen dem Substrat 41 und der ersten Schicht 10 eine Spannungskompensationsschicht 42 angeordnet sein, welche alternativ als Gitterabgleichschicht bezeichnet werden kann. Das Substrat 41 und die erste Schicht 10 können jeweils an einer von zwei gegenüberliegenden Hauptoberflächenregionen der Spannungskompensationsschicht 42 angeordnet sein.
Der HEMT kann ferner eine Barrierenschicht 44, oder Sperrschicht 44, aufweisen, welche an eine der ersten Schicht 10 abgewandten Hauptoberflächenregion der zweiten Schicht angrenzend angeordnet ist, beispielsweise zwischen den zwei Teilbereichen 20a, 20b der zweiten Schicht 20. Die Barrierenschicht 44 kann ein Ill-V-Verbindungshalbleitermaterial aufweisen, oder daraus bestehen. Das Ill-V-Verbindungshalbleitermaterial der Barrierenschicht 44 kann dotiert sein. Zum Beispiel ist das lll-V- Verbindungshalbleitermaterial der weiteren Schicht 44 AIN, welches beispielsweise mit Ga, Sc, oder In dotiert ist. Die Barrierenschicht 44 kann, z.B. bezüglich der ersten Schicht 10, so ausgebildet sein, dass sich entlang einer Grenzfläche zwischen der ersten Schicht 10 und der Barrierenschicht 44, zumindest in einem operativen Zustand des HEMT 4, ein zweidimensionales Elektronengas, 2DEG, ausbilden kann, welches einen Transportkanal zwischen dem ersten Teilbereich 20a, d.h. dem Source-Kontakt, und dem zweiten Teilbereich 20b, d.h. dem Drain-Kontakt bereitstellt.
An eine der ersten Schicht 10 abgewandten Hauptoberflächenregion der Barrierenschicht 44 angrenzend kann eine Kontaktstruktur 46 angeordnet sein.
Die Kontaktstruktur 46 kann beispielsweise dotiertes Silizium aufweisen, beispielsweise dotiertes amorphes oder dotiertes poly-kristallines Silizium. Die Kontaktstruktur kann ferner eine Diffusionssperrschicht aufweisen, beispielsweise an die erste Schicht 10 angrenzend angeordnet. Alternativ oder zusätzlich kann die Kontaktstruktur eine oder mehrere Isolationsschichten aufweisen, welche das Silizium der Kontaktstruktur elektrisch von der ersten Schicht isolieren.
Alternativ kann die Kontaktstruktur 46 eine Metallschicht aufweisen, welche an der Grenzfläche zwischen der Kontaktstruktur 46 und der ersten Schicht eine Schottky-Barriere ausbildet.
Die im Schritt 1 10 des Verfahrens 100 bereitgestellte Schichtstruktur kann gemäß dem Beispiel in Fig. 4 die erste Schicht 10, das Substrat 41 , und optional die Spannungskompensationsschicht 42 aufweisen. Ferner kann das Verfahren beinhalten, die Barrierenschicht 44 und die Kontaktstruktur 46 herzustellen. Der Source-Kontakt und der Drain-Kontakt können mit den Schritten 120, 130 wie oben beschrieben hergestellt werden.
Fig. 5 zeigt eine schematische Darstellung einer vertikalen Diode 5, herstellbar mit dem Verfahren 100 gemäß einem Ausführungsbeispiel. Die vertikale Diode weist eine erste erste Schicht 10i und eine zweite erste Schicht 102 auf, welche beide wie die zuvor beschriebene erste Schicht 10 ausgeführt sein können, wobei die erste erste Schicht 10i und die zweite erste Schicht I O2 unterschiedliche Dotierungstypen aufweisen, so dass sie einen pn- Übergang bilden. Die erste erste Schicht 10i hat also eine n-typ Dotierung und die zweite erste Schicht I O2 eine p-typ Dotierung oder umgekehrt. Zum Beispiel ist das lll-V- Verbindungshalbleitermaterial der Schichten 10i und I O2 jeweils GaN.
Optional kann zwischen der ersten ersten Schicht 10i und der zweiten ersten Schicht I O2 eine Zwischenschicht 51 mit oder aus einem Ill-V-Verbindungshalbleitermaterial angeordnet sein, beispielsweise, abgesehen von der Dotierung, aus demselben Material wie die Schichten 10i und 102. Die Zwischenschicht 51 kann undotiert oder nicht absichtlich dotiert sein (not intentionally doped).
An eine der zweiten ersten Schicht I O2 abgewandten Hauptoberflächenregion 12i der ersten ersten Schicht 10i angrenzend ist eine erste zweite Schicht 20i angeordnet, und an eine der ersten ersten Schicht 10i abgewandten Hauptoberflächenregion 122 der zweiten ersten Schicht 102 angrenzend ist eine zweite zweite Schicht 2O2 angeordnet. Die erste und zweite zweite Schicht 20i, 2O2 können jeweils wie die zuvor beschriebene zweite Schicht 20 ausgeführt bzw. hergestellt werden. Die erste zweite Schicht 20i kann also einen ohmschen Kontakt zu der ersten ersten Schicht 10i bereitstellen und die zweite zweite Schicht 20s kann einen ohmschen Kontakt zu der zweiten ersten Schicht I O2 bereitstellen.
Optional kann an eine der ersten Schichten 10i, I O2 abgewandten Hauptoberflächenregionen der ersten oder der zweiten zweiten Schicht 20i, 2O2 angrenzend eine weitere Schicht 53 angeordnet sein. Die weitere Schicht 53 kann ein leifähiges Substrat sein, welches gebondet ist oder gebondet werden kann. Alternativ oder zusätzlich kann die Schicht 53 mechanische Stabilität bereitstellen. Bei Beispielen kann die Schicht 53 der beschriebenen Kontaktstruktur 30 entsprechen.
Obwohl einige Aspekte der vorliegenden Offenbarung als Merkmale im Zusammenhang mit einer Vorrichtung beschrieben wurden, ist es klar, dass eine solche Beschreibung ebenfalls als eine Beschreibung entsprechender Verfahrensmerkmale betrachtet werden kann. Obwohl einige Aspekte als Merkmale im Zusammenhang mit einem Verfahren beschrieben wurden, ist klar, dass eine solche Beschreibung auch als eine Beschreibung entsprechender Merkmale einer Vorrichtung bzw. der Funktionalität einer Vorrichtung betrachtet werden können.
In der vorhergehenden detaillierten Beschreibung wurden teilweise verschiedene Merkmale in Ausführungsbeispielen zusammen gruppiert, um die Offenbarung zu rationalisieren. Diese Art der Offenbarung soll nicht als die Absicht interpretiert werden, dass die beanspruchten Ausführungsbeispiele mehr Merkmale aufweisen als ausdrücklich in jedem Anspruch angegeben sind. Vielmehr kann, wie die folgenden Ansprüche wiedergeben, der Gegenstand in weniger als allen Merkmalen eines einzelnen offenbarten Ausführungsbeispiels liegen. Folglich werden die folgenden Ansprüche hiermit in die detaillierte Beschreibung aufgenommen, wobei jeder Anspruch als ein eigenes separates Ausführungsbeispiel stehen kann. Während jeder Anspruch als ein eigenes separates Ausführungsbeispiel stehen kann, sei angemerkt, dass, obwohl sich abhängige Ansprüche in den Ansprüchen auf eine spezifische Kombination mit einem oder mehreren anderen Ansprüchen zurückbeziehen, andere Ausführungsbeispiele auch eine Kombination von abhängigen Ansprüchen mit dem Gegenstand jedes anderen abhängigen Anspruchs oder einer Kombination jedes Merkmals mit anderen abhängigen oder unabhängigen Ansprüchen umfassen. Solche Kombinationen seien umfasst, es sei denn, es ist ausgeführt, dass eine spezifische Kombination nicht beabsichtigt ist. Ferner ist beabsichtigt, dass auch eine Kombination von Merkmalen eines Anspruchs mit jedem anderen unabhängigen Anspruch umfasst ist, selbst wenn dieser Anspruch nicht direkt abhängig von dem unabhängigen Anspruch ist. Die oben beschriebenen Ausführungsbeispiele stellen lediglich eine Veranschaulichung der Prinzipien der vorliegenden Offenbarung dar. Es versteht sich, dass Modifikationen und Variationen der hierin beschriebenen Anordnungen und Einzelheiten anderen Fachleuten einleuchten werden. Deshalb ist beabsichtigt, dass die Offenbarung lediglich durch den Schutzumfang der nachstehenden Patentansprüche und nicht durch die spezifischen Einzelheiten, die anhand der Beschreibung und der Erläuterung der Ausführungsbeispiele hierin präsentiert wurden, beschränkt sei.

Claims

Patentansprüche
1 . Verfahren (100) zur Herstellung eines Halbleiterbauelements (10), folgende Schritte aufweisend:
Bereitstellen (110) einer Schichtstruktur des Halbleiterbauelements, wobei die Schichtstruktur eine erste Schicht (10) aufweist, wobei die erste Schicht ein lll-V- Verbindungshalbleitermaterial aufweist;
Aufbringen (120) einer zweiten Schicht (20) auf eine Hauptoberflächenregion (12) der ersten Schicht (10), so dass die zweite Schicht (20) Silizium und ein Dotiermaterial für das Silizium aufweist, wobei das Aufbringen (120) der zweiten Schicht (20) unter Verwendung chemischer Gasphasenabscheidung (CVD) oder physikalischer Gasphasenabscheidung (PVD) erfolgt;
Aktivieren (130) der zweiten Schicht (20), um zwischen der ersten Schicht (10) und der zweiten Schicht (20) einen ohmschen Kontakt auszubilden.
2. Verfahren (100) gemäß Anspruch 1 , wobei das Aufbringen der zweiten Schicht (20) so erfolgt, dass ein Einbringen des Dotiermaterials in das Silizium während eines Aufbringens des Siliziums auf die Hauptoberflächenregion der ersten Schicht (10) erfolgt.
3. Verfahren (100) gemäß Anspruch 1 oder 2, wobei das lll-V Verbindungshalbleitermaterial der ersten Schicht (10) mit einem Dotiermaterial dotiert ist, wobei eine Atomdichte des Dotiermaterials in der ersten Schicht (10) zwischen 1017 cm'3 und 1023 cm'3 oder zwischen 1018 cm'3 und 1021 cm'3 liegt.
4. Verfahren (100) gemäß einem der vorhergehenden Ansprüche, wobei das Aktivieren (130) der zweiten Schicht (20) eine Bestrahlung der Schichtstruktur mit elektromagnetischer Strahlung beinhaltet.
5. Verfahren (100) gemäß einem der vorhergehenden Ansprüche, wobei das Aktivieren (130) der zweiten Schicht (20) mittels eines Laser-Scan-Verfahrens ausgeführt wird. Verfahren (100) gemäß einem der vorhergehenden Ansprüche, wobei das Aktivieren (130) der zweiten Schicht (20) ein thermisches Erhitzen der zweiten Schicht (20) beinhaltet. Verfahren (100) gemäß einem der vorhergehenden Ansprüche, wobei das Aufbringen der zweiten Schicht (20) so erfolgt, dass das Silizium der zweiten Schicht (20) amorph oder poly-kristallin ist. Verfahren (100) gemäß einem der vorhergehenden Ansprüche, ferner folgenden Schritt aufweisend:
Herstellen (140) einer Kontaktstruktur (30) auf einer der ersten Schicht (10) abgewandten Hauptoberflächenregion der zweiten Schicht (20), wobei das Herstellen der Kontaktstruktur ein Aufbringen einer oder mehrerer weiterer Schichten auf die Hauptoberflächenregion der zweiten Schicht (20) aufweist. Verfahren (100) gemäß einem der vorhergehenden Ansprüche, wobei das Dotiermaterial für das Silizium eines oder mehrere aus Phosphor, Bor, Antimon, Magnesium, Gallium, Aluminium und Arsen beinhaltet. Verfahren (100) gemäß einem der vorhergehenden Ansprüche, wobei das Aufbringen (120) der zweiten Schicht (20) so erfolgt, dass eine Konzentration eines Dotiermaterials für das Silizium in der zweiten Schicht (20) größer als 1015 cm'3 oder größer als 1016 cm'3 oder größer als 1017 cm'3 ist, oder in einem Bereich zwischen 1015 cm-3 und 1023 cm-3 oder zwischen 1017 cm'3 und 1023 cm'3 liegt. Verfahren (100) gemäß einem der vorhergehenden Ansprüche, wobei das Ill-V-Verbindungshalbleitermaterial der ersten Schicht (10) eine n-typ Dotierung aufweist, und wobei das Dotiermaterial der zweiten Schicht (20) eine n- typ Dotierung des Siliziums erzeugt, oder wobei das II l-V-Verbindungshalbleitermaterial der ersten Schicht (10) eine p-typ Dotierung aufweist, und wobei das Dotiermaterial der zweiten Schicht (20) eine p- typ Dotierung des Siliziums erzeugt.
12. Verfahren (100) gemäß einem der vorhergehenden Ansprüche, wobei das Verfahren beinhaltet, die erste Schicht (10) als eine aktive Schicht des Halbleiterbauelements auszubilden.
13. Verfahren (100) gemäß einem der vorhergehenden Ansprüche, wobei das Verfahren beinhaltet, das Halbleiterbauelement so auszubilden, dass die erste Schicht (10) zumindest in einem operativen Zustand des Halbleiterbauelements einen Leitungskanal bereitstellt.
14. Verfahren (100) gemäß einem der vorhergehenden Ansprüche, welches ein mikroelektronisches Bauelement, ein leistungselektronisches Bauelement, oder ein Micro-Electro-Mechanical-System (MEMS) - Bauelement ist.
15. Halbleiterbauelement, hergestellt unter Verwendung des Verfahrens (100) gemäß einem der vorhergehenden Ansprüche.
PCT/EP2023/073821 2022-09-01 2023-08-30 Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement WO2024047119A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102022209112.4A DE102022209112A1 (de) 2022-09-01 2022-09-01 Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102022209112.4 2022-09-01

Publications (1)

Publication Number Publication Date
WO2024047119A1 true WO2024047119A1 (de) 2024-03-07

Family

ID=87889797

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2023/073821 WO2024047119A1 (de) 2022-09-01 2023-08-30 Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement

Country Status (2)

Country Link
DE (1) DE102022209112A1 (de)
WO (1) WO2024047119A1 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4757369A (en) * 1985-04-23 1988-07-12 International Business Machines Corporation Group III-V semiconductor electrical contact
US4833042A (en) * 1988-01-27 1989-05-23 Rockwell International Corporation Nonalloyed ohmic contacts for n type gallium arsenide
US20190115448A1 (en) 2016-05-12 2019-04-18 The Regents Of The University Of California Iii-nitride vertical transistor with aperture region formed using ion implantation
US20190252510A1 (en) * 2012-03-29 2019-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor
CN110277311A (zh) * 2018-03-14 2019-09-24 上海大学 提高GaN欧姆接触性能的方法、欧姆接触结构及应用
US20220115525A1 (en) 2019-11-26 2022-04-14 Enkris Semiconductor, Inc. Semiconductor structures and manufacturing methods thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4757369A (en) * 1985-04-23 1988-07-12 International Business Machines Corporation Group III-V semiconductor electrical contact
US4833042A (en) * 1988-01-27 1989-05-23 Rockwell International Corporation Nonalloyed ohmic contacts for n type gallium arsenide
US20190252510A1 (en) * 2012-03-29 2019-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor
US20190115448A1 (en) 2016-05-12 2019-04-18 The Regents Of The University Of California Iii-nitride vertical transistor with aperture region formed using ion implantation
CN110277311A (zh) * 2018-03-14 2019-09-24 上海大学 提高GaN欧姆接触性能的方法、欧姆接触结构及应用
US20220115525A1 (en) 2019-11-26 2022-04-14 Enkris Semiconductor, Inc. Semiconductor structures and manufacturing methods thereof

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
EMORI ET AL.: "Novel Poly-Si/GaN Vertical Heterojunction Diode", MATERIALS SCIENCE FORUM, vol. 821-823, 2015, pages 1015 - 1018, XP055811809, DOI: 10.4028/www.scientific.net/MSF.821-823.1015
GRANT R W ET AL: "Variation of n-GaAs (100) interface Fermi level by Ge and Si overlayers", JOURNAL OF VACUUM SCIENCE & TECHNOLOGY B: MICROELECTRONICSPROCESSING AND PHENOMENA, AMERICAN VACUUM SOCIETY, NEW YORK, NY, US, vol. 5, no. 4, 1 July 1987 (1987-07-01), pages 1015 - 1019, XP001289576, ISSN: 0734-211X *

Also Published As

Publication number Publication date
DE102022209112A1 (de) 2024-03-07

Similar Documents

Publication Publication Date Title
EP1920469B1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
DE102005018318B4 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren
DE102019114131A1 (de) Feldeffekttransistor unter verwendung von übergangsmetall-dichalcogenid und verfahren zu dessen herstellung
DE2925791A1 (de) Unlegierte ohm'sche kontakte an n-leitende iii(a)/v(a)- halbleiter und verfahren zur herstellung
DE2056220B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2808257A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102005006766A1 (de) Niedrig dotierte Schicht für ein nitrid-basiertes Halbleiterbauelement
DE102010063806B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung
DE112011103772T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102005018319A1 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren
DE102013201076A1 (de) Gestalten einer grenzfläche zum optimieren von metall-iii-v-kontakten
DE102013224361A1 (de) Feldeffekttransistor und Verfahren zu seiner Herstellung
DE102015204411B4 (de) Transistor und Verfahren zur Herstellung eines Transistors
DE2509585B2 (de) Halbleiterbauelement mit mehreren epitaktischen Halbleiterschichten, insbesondere Halbleiterlaser oder Feldeffektransistor, sowie Verfahren zu dessen Herstellung
DE102012211105A1 (de) Verfahren zur herstellung eines rückwärts sperrenden bipolaren transistorsmit isoliertem gate
DE102004055038B4 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren
EP1497855B1 (de) Verfahren zur herstellung einer oder mehrerer einkristalliner schichten mit jeweils unterschiedlicher gitterstruktur in einer ebene einer schichtenfolge
DE112011105316T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
EP1701386B1 (de) Verfahren zur Integration von zwei Bipolartransistoren in einem Halbleiterkörper, Halbleiteranordnung in einem Halbleiterkörper und Kaskodenschaltung
DE3012119A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102017119568A1 (de) Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen
WO2024047119A1 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
DE102016125316B4 (de) Herstellen von rekombinationszentren in einem halbleiterbauelement
EP1050076B1 (de) Verfahren zur herstellung von dioden
DE19939107A1 (de) Verfahren zum Herstellen eines ohmschen Kontakts

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23764303

Country of ref document: EP

Kind code of ref document: A1