WO2024014402A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
WO2024014402A1
WO2024014402A1 PCT/JP2023/025208 JP2023025208W WO2024014402A1 WO 2024014402 A1 WO2024014402 A1 WO 2024014402A1 JP 2023025208 W JP2023025208 W JP 2023025208W WO 2024014402 A1 WO2024014402 A1 WO 2024014402A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
region
oxide layer
semiconductor substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2023/025208
Other languages
English (en)
French (fr)
Inventor
源宜 窪内
慎 下沢
尚 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2024533689A priority Critical patent/JP7736198B2/ja
Priority to DE112023000329.7T priority patent/DE112023000329T5/de
Priority to CN202380015503.3A priority patent/CN118369758A/zh
Publication of WO2024014402A1 publication Critical patent/WO2024014402A1/ja
Priority to US18/749,528 priority patent/US20240339330A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0112—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0112—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
    • H10D64/01125—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides the silicides being formed by chemical reaction with the semiconductor after the contact hole formation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01338—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid with a treatment, e.g. annealing, after the formation of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/50—PIN diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/94—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H10W20/034—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics bottomless barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H10W20/035—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics combinations of barrier, adhesion or liner layers, e.g. multi-layered barrier layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/411—PN diodes having planar bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
    • H10W20/048—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein by using plasmas or gaseous environments, e.g. by nitriding

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device.
  • Patent Document 1 describes a semiconductor device in which a "silicide layer" is provided in a "contact hole”.
  • Patent Document 1 Japanese Patent Application Publication No. 2003-318396
  • Patent Document 2 Japanese Patent Application Publication No. 2007-335554
  • Patent Document 3 Japanese Patent Application Publication No. 2002-334850
  • the step of forming an interlayer insulating film having a contact hole above a semiconductor substrate, and forming an initial metal film containing a predetermined first metal in the contact hole on the semiconductor substrate forming a first alloy layer containing the first metal on the upper surface and the sidewall of the interlayer insulating film; forming a first alloy layer containing the first metal on the upper surface of the semiconductor substrate; and forming the first metal on the sidewall of the interlayer insulating film. etching at least one of the initial metal film or the first barrier metal portion in the contact hole, and etching the top surface of the first alloy layer in the contact hole. forming an oxide layer in the contact hole; etching the oxide layer in the contact hole; and forming a second conductive barrier metal portion above the first alloy layer in the contact hole. and forming a plug layer above the second barrier metal portion in the contact hole.
  • the step of forming the first alloy layer may include the step of annealing the initial metal film provided on the upper surface of the semiconductor substrate.
  • the step of forming the first barrier metal portion may include the step of annealing the initial metal film provided on the sidewall of the interlayer insulating film.
  • the step of forming the oxide layer may include the step of annealing the semiconductor substrate in an oxygen atmosphere.
  • the remaining initial layer is removed in the contact hole.
  • the method may include a step of etching the metal film.
  • the initial metal film and the oxide layer may be etched in the same etching step.
  • the step of etching the oxide layer may include a step of wet etching the oxide layer.
  • the wet etching chemical may be hydrogen peroxide or buffered hydrofluoric acid.
  • the step of etching the oxide layer may include a step of dry etching the oxide layer.
  • the oxide layer in the step of etching the oxide layer, may be etched until the upper surface of the first alloy layer is exposed.
  • the oxide layer in the step of etching the oxide layer, is thinned and etched so that the oxide layer remains on the upper surface of the first alloy layer. It's okay.
  • the oxide layer may be selectively provided using a mask provided above the semiconductor substrate.
  • a first conductivity type region having a higher doping concentration than a drift region provided in the semiconductor substrate is formed on the front surface of the semiconductor substrate. It may have stages. Any of the above methods for manufacturing a semiconductor device may include the step of forming a second conductivity type region on a front surface of the semiconductor substrate. The oxide layer may be thicker above the first conductivity type region than above the second conductivity type region.
  • the oxide layer does not need to be provided above the second conductivity type region.
  • the first conductivity type region is a first conductivity type emitter region provided above the drift region in a transistor portion provided in the semiconductor substrate. good.
  • the second conductivity type region is more doped than the second conductivity type base region provided above the drift region in the transistor portion provided in the semiconductor substrate.
  • the contact region may be of the second conductivity type with high concentration.
  • Any of the above methods for manufacturing a semiconductor device may include a step of forming a polycrystalline layer above or in the semiconductor substrate. Any of the above methods for manufacturing a semiconductor device may include the step of forming an oxide layer on the upper surface of the polycrystalline layer in the contact hole above the polycrystalline layer. The method may include etching the oxide layer on the top surface of the polycrystalline layer.
  • the polycrystalline layer may be a gate wiring electrically connected to a gate pad.
  • Any of the above methods for manufacturing a semiconductor device may include the step of forming a trench contact portion having the contact hole and extending from the front surface of the semiconductor substrate in the depth direction of the semiconductor substrate.
  • any of the above-mentioned methods for manufacturing a semiconductor device including the step of forming a front side lifetime control region on the front side of the semiconductor substrate from the center of the semiconductor substrate in the depth direction of the semiconductor substrate. It's okay.
  • the front surface side lifetime control region may be formed by irradiating the semiconductor substrate with a particle beam.
  • FIG. 1 is an enlarged cross-sectional view of a semiconductor device 100.
  • FIG. 1 is an enlarged cross-sectional view of a semiconductor device 100.
  • FIG. 3 is an enlarged cross-sectional view of a semiconductor device 100 that is a modified example.
  • FIG. 3 is an enlarged cross-sectional view of a semiconductor device 100 that is a modified example.
  • FIG. 3 is an enlarged cross-sectional view of a semiconductor device 100 that is a modified example.
  • FIG. 3 is an enlarged cross-sectional view of a semiconductor device 100 that is a modified example.
  • FIG. 3 is an enlarged cross-sectional view of a semiconductor device 100 that is a modified example.
  • FIG. 3 is an enlarged cross-sectional view of a semiconductor device 100 that is a modified example.
  • FIG. 3 is an enlarged cross-sectional view of a semiconductor device 100 that is a modified example.
  • FIG. 3 is an enlarged cross-sectional view of a semiconductor device 100 that is a modified example.
  • FIG. 3 is an enlarged cross-sectional view of a semiconductor device 100 that is a modified example.
  • FIG. 3 is an enlarged cross-sectional view of a semiconductor device 100 that is a modified example.
  • FIG. 3 is an enlarged cross-sectional view of a semiconductor device 100 that is a modified example.
  • FIG. 3 is an enlarged cross-sectional view of a semiconductor device 100 that is a modified example.
  • FIG. 3 is an enlarged cross-sectional
  • FIG. 3 is an enlarged cross-sectional view of a semiconductor device 100 that is a modified example.
  • An example of the cc' cross section in FIG. 1A or FIG. 2B is shown.
  • An example of the dd' cross section in FIG. 1A or FIG. 2B is shown.
  • An example of a top view of a semiconductor device 100 including a temperature sensing section 180 is shown.
  • 3 is an example of an enlarged cross-sectional view of the temperature sensing section 180.
  • FIG. 3 is a flowchart illustrating an example of a manufacturing process of the semiconductor device 100.
  • FIG. An example of a process for forming the oxide layer 66 will be shown.
  • An example of a process for forming the oxide layer 66 will be shown.
  • FIG. 7 is a flowchart showing a manufacturing process of a semiconductor device according to a comparative example.
  • one side in the direction parallel to the depth direction of the semiconductor substrate is referred to as "upper”, and the other side is referred to as “lower”.
  • one surface is referred to as the upper surface and the other surface is referred to as the lower surface.
  • the “up” and “down” directions are not limited to the gravitational direction or the direction in which the semiconductor device is mounted.
  • orthogonal coordinate axes of the X-axis, Y-axis, and Z-axis only specify the relative positions of the components and do not limit specific directions.
  • the Z axis does not limit the height direction relative to the ground.
  • the +Z-axis direction and the -Z-axis direction are directions opposite to each other.
  • the Z-axis direction is described without indicating positive or negative, it means a direction parallel to the +Z-axis and the -Z-axis.
  • orthogonal axes parallel to the top and bottom surfaces of the semiconductor substrate are referred to as the X axis and the Y axis. Further, the axis perpendicular to the upper and lower surfaces of the semiconductor substrate is defined as the Z axis.
  • the direction of the Z-axis may be referred to as the depth direction.
  • a direction parallel to the top and bottom surfaces of the semiconductor substrate, including the X-axis and Y-axis may be referred to as a horizontal direction.
  • FIG. 1A shows an example of a top view of the semiconductor device 100.
  • the semiconductor device 100 of this example is a semiconductor chip including a transistor section 70.
  • the semiconductor device 100 is not limited to a transistor as long as it is a semiconductor element having a MOS gate structure on the semiconductor substrate 10.
  • the transistor section 70 is a region obtained by projecting the collector region 22 provided on the back side of the semiconductor substrate 10 onto the top surface of the semiconductor substrate 10.
  • the collector area 22 will be described later.
  • the transistor section 70 includes a transistor such as an IGBT.
  • the transistor section 70 is an IGBT.
  • the transistor section 70 may be another transistor such as a MOSFET.
  • an edge termination structure may be provided in the negative side region in the Y-axis direction of the semiconductor device 100 of this example.
  • the edge termination structure alleviates electric field concentration on the upper surface side of the semiconductor substrate 10.
  • the edge termination structure includes, for example, a guard ring, a field plate, a resurf, and a combination thereof. Note that in this example, for convenience, the negative edge in the Y-axis direction will be described, but the same applies to other edges of the semiconductor device 100.
  • the semiconductor substrate 10 is a substrate made of a semiconductor material.
  • the semiconductor substrate 10 may be a silicon substrate, a silicon carbide substrate, a gallium nitride substrate, a diamond substrate, or another substrate.
  • the semiconductor substrate 10 of this example is a silicon substrate. Note that in this specification, when simply referred to as a top view, it means viewed from the top surface side of the semiconductor substrate 10.
  • the semiconductor substrate 10 has a front surface 21 and a back surface 23, as described later.
  • the semiconductor device 100 of this example includes, on the front surface 21 of the semiconductor substrate 10, a gate trench section 40, a dummy trench section 30, an emitter region 12, a base region 14, a contact region 15, and a well region 17. Equipped with Further, the semiconductor device 100 of this example includes an emitter electrode 52 and a gate metal layer 50 provided above the front surface 21 of the semiconductor substrate 10. The emitter electrode 52 and the gate metal layer 50 are examples of a front side metal layer 53, which will be described later.
  • the gate trench portion 40 is an example of a MOS gate structure included in the semiconductor device 100. Note that although the semiconductor device 100 of this example is a transistor with a MOS gate structure, it may be a diode with a MOS gate structure.
  • the emitter electrode 52 is provided above the gate trench section 40, dummy trench section 30, emitter region 12, base region 14, contact region 15, and well region 17. Further, gate metal layer 50 is provided above connection portion 25 and well region 17 .
  • the emitter electrode 52 and the gate metal layer 50 are formed of a material containing metal. At least a portion of the emitter electrode 52 may be formed of a metal such as aluminum (Al) or a metal alloy such as aluminum-silicon alloy (AlSi) or aluminum-silicon-copper alloy (AlSiCu). At least a portion of the gate metal layer 50 may be formed of a metal such as aluminum (Al) or a metal alloy such as aluminum-silicon alloy (AlSi) or aluminum-silicon-copper alloy (AlSiCu). The emitter electrode 52 and the gate metal layer 50 may have a barrier metal layer made of titanium, a titanium compound, or the like below a region made of aluminum or the like. The barrier metal layer will be described later. Emitter electrode 52 and gate metal layer 50 are provided separately from each other.
  • the emitter electrode 52 and the gate metal layer 50 are provided above the semiconductor substrate 10 with the interlayer insulating film 38 in between.
  • the interlayer insulating film 38 is omitted in FIG. 1A.
  • a contact hole 54, a contact hole 55, and a contact hole 56 are provided through the interlayer insulating film 38.
  • the contact hole 55 electrically connects the gate metal layer 50 and the gate conductive part in the transistor section 70 via the connection part 25.
  • a plug layer made of tungsten or the like may be formed inside the contact hole 55. The plug layer will be described later.
  • the contact hole 56 connects the emitter electrode 52 and the dummy conductive part within the dummy trench part 30.
  • a plug layer made of tungsten or the like may be formed inside the contact hole 56.
  • the connecting portion 25 is connected to the emitter electrode 52 or the front metal layer 53 such as the gate metal layer 50.
  • connection portion 25 is provided between gate metal layer 50 and gate conductive portion.
  • the connecting portion 25 in this example is provided extending in the X-axis direction, and may be electrically connected to the gate conductive portion.
  • the connecting portion 25 may also be provided between the emitter electrode 52 and the dummy conductive portion. In this example, the connection portion 25 is not provided between the emitter electrode 52 and the dummy conductive portion.
  • the connection portion 25 is made of a conductive material such as polysilicon doped with impurities.
  • the connection portion 25 in this example is polysilicon (N+) doped with N-type impurities.
  • the connecting portion 25 is provided above the front surface 21 of the semiconductor substrate 10 via an insulating film such as an oxide film.
  • the gate trench portion 40 is an example of a plurality of trench portions extending in a predetermined stretching direction on the front surface 21 side of the semiconductor substrate 10.
  • the gate trench portions 40 are arranged at predetermined intervals along a predetermined arrangement direction (in this example, the X-axis direction).
  • the gate trench portion 40 of this example includes two extending portions 41 that extend along a stretching direction (Y-axis direction in this example) that is parallel to the front surface 21 of the semiconductor substrate 10 and perpendicular to the arrangement direction. It may have a connecting portion 43 that connects the two extending portions 41.
  • the connecting portion 43 is formed in a curved shape.
  • the gate metal layer 50 may be electrically connected to the gate conductive portion via the connection portion 25.
  • the dummy trench portion 30 is an example of a plurality of trench portions extending in a predetermined stretching direction on the front surface 21 side of the semiconductor substrate 10.
  • the dummy trench section 30 is a trench section electrically connected to the emitter electrode 52.
  • the dummy trench sections 30 are arranged at predetermined intervals along a predetermined arrangement direction (in this example, the X-axis direction).
  • the dummy trench section 30 of this example has an I-shape on the front surface 21 of the semiconductor substrate 10, but similarly to the gate trench section 40, it has a U-shape on the front surface 21 of the semiconductor substrate 10. It's okay. That is, the dummy trench portion 30 may have two extending portions extending along the extending direction and a connecting portion connecting the two extending portions.
  • the transistor section 70 of this example has a structure in which two gate trench sections 40 and two dummy trench sections 30 are repeatedly arranged. That is, the transistor section 70 of this example has the gate trench section 40 and the dummy trench section 30 at a ratio of 1:1. For example, the transistor section 70 has one dummy trench section 30 between two extension sections 41.
  • the ratio of the gate trench portion 40 to the dummy trench portion 30 is not limited to this example.
  • the ratio of the gate trench portion 40 may be larger than the ratio of the dummy trench portion 30, and the ratio of the dummy trench portion 30 may be larger than the ratio of the gate trench portion 40.
  • the ratio of the gate trench section 40 to the dummy trench section 30 may be 2:3 or 2:4.
  • the transistor section 70 may have all the trench sections as the gate trench section 40 and may not have the dummy trench section 30.
  • the well region 17 is a second conductivity type region provided closer to the front surface 21 of the semiconductor substrate 10 than a drift region 18 described later.
  • the well region 17 is an example of a well region provided on the peripheral side of the active section 120.
  • the well region 17 is of P+ type, for example.
  • the well region 17 is formed in a predetermined range from the end of the active region on the side where the gate metal layer 50 is provided.
  • the diffusion depth of the well region 17 may be deeper than the depths of the gate trench section 40 and the dummy trench section 30.
  • Some regions of the gate trench portion 40 and the dummy trench portion 30 on the gate metal layer 50 side are formed in the well region 17 .
  • the bottoms of the ends of the gate trench portion 40 and the dummy trench portion 30 in the extending direction may be covered with the well region 17 .
  • the contact hole 54 is formed above each of the emitter region 12 and the contact region 15 in the transistor section 70. Contact hole 54 is not provided above well region 17 provided at both ends in the Y-axis direction. In this way, one or more contact holes 54 are formed in the interlayer insulating film. One or more contact holes 54 may be provided extending in the stretching direction.
  • the mesa portion 71 is a mesa portion provided adjacent to the trench portion in a plane parallel to the front surface 21 of the semiconductor substrate 10.
  • the mesa portion is a portion of the semiconductor substrate 10 sandwiched between two adjacent trench portions, and is a portion from the front surface 21 of the semiconductor substrate 10 to the depth of the deepest bottom of each trench portion. good.
  • the extending portion of each trench portion may be one trench portion. That is, the area sandwiched between the two extended parts may be used as the mesa part.
  • the mesa portion 71 is provided adjacent to at least one of the dummy trench portion 30 or the gate trench portion 40 in the transistor portion 70 .
  • Mesa portion 71 includes well region 17 , emitter region 12 , base region 14 , and contact region 15 on front surface 21 of semiconductor substrate 10 .
  • emitter regions 12 and contact regions 15 are provided alternately in the extending direction.
  • the base region 14 is a second conductivity type region provided on the front surface 21 side of the semiconductor substrate 10.
  • the base region 14 is, for example, P-type.
  • the base region 14 may be provided at both ends of the mesa portion 71 in the Y-axis direction on the front surface 21 of the semiconductor substrate 10 . Note that FIG. 1A shows only one end of the base region 14 in the Y-axis direction.
  • the emitter region 12 is a region of the first conductivity type that has a higher doping concentration than the drift region 18.
  • the emitter region 12 in this example is of N+ type, for example.
  • An example of a dopant in emitter region 12 is arsenic (As).
  • Emitter region 12 is provided on front surface 21 of mesa portion 71 in contact with gate trench portion 40 .
  • the emitter region 12 may be provided extending in the X-axis direction from one of the two trench portions sandwiching the mesa portion 71 to the other. Emitter region 12 is also provided below contact hole 54 .
  • the emitter region 12 may or may not be in contact with the dummy trench portion 30.
  • the emitter region 12 in this example is in contact with the dummy trench section 30.
  • the contact region 15 is provided above the base region 14 and is a second conductivity type region having a higher doping concentration than the base region 14.
  • the contact region 15 in this example is of P+ type, for example.
  • the contact region 15 in this example is provided on the front surface 21 of the mesa portion 71.
  • the contact region 15 may be provided in the X-axis direction from one of the two trench portions with the mesa portion 71 in between to the other.
  • the contact region 15 may or may not be in contact with the gate trench section 40 or the dummy trench section 30.
  • Contact region 15 in this example contacts dummy trench section 30 and gate trench section 40 .
  • Contact region 15 is also provided below contact hole 54 .
  • FIG. 1B shows an example of the aa' cross section in FIG. 1A.
  • the aa' cross section is an XZ plane passing through the emitter region 12 in the transistor section 70.
  • the semiconductor device 100 of this example includes a semiconductor substrate 10, an interlayer insulating film 38, an emitter electrode 52, and a collector electrode 24 in the aa' cross section.
  • the collector electrode 24 is an example of a backside metal layer provided in contact with the backside 23 of the semiconductor substrate 10 .
  • Emitter electrode 52 is formed above semiconductor substrate 10 and interlayer insulating film 38 .
  • the drift region 18 is a first conductivity type region provided in the semiconductor substrate 10.
  • the drift region 18 in this example is of N- type, for example.
  • Drift region 18 may be a region in semiconductor substrate 10 that remains without other doped regions being formed. That is, the doping concentration of the drift region 18 may be the doping concentration of the semiconductor substrate 10.
  • the buffer region 20 is a first conductivity type region provided closer to the back surface 23 of the semiconductor substrate 10 than the drift region 18 is.
  • the buffer region 20 in this example is of N type, for example.
  • the doping concentration of buffer region 20 is higher than the doping concentration of drift region 18 .
  • the buffer region 20 may function as a field stop layer that prevents a depletion layer spreading from the lower surface side of the base region 14 from reaching the collector region 22 of the second conductivity type. Note that the buffer area 20 may be omitted.
  • the collector region 22 is provided below the buffer region 20 in the transistor section 70.
  • Collector region 22 has a second conductivity type.
  • the collector region 22 in this example is of P+ type, for example.
  • the collector electrode 24 is formed on the back surface 23 of the semiconductor substrate 10.
  • Collector electrode 24 is formed of a conductive material such as metal.
  • the material of the collector electrode 24 may be the same as or different from the material of the emitter electrode 52.
  • the base region 14 is a second conductivity type region provided above the drift region 18. Base region 14 is provided in contact with gate trench portion 40 . The base region 14 may be provided in contact with the dummy trench section 30.
  • the emitter region 12 is provided above the base region 14. Emitter region 12 is provided between base region 14 and front surface 21 . Emitter region 12 is provided in contact with gate trench portion 40 . The emitter region 12 may or may not be in contact with the dummy trench portion 30.
  • the accumulation region 16 is a first conductivity type region provided closer to the front surface 21 of the semiconductor substrate 10 than the drift region 18 is.
  • the storage region 16 in this example is of N+ type, for example. However, the storage region 16 may not be provided.
  • the accumulation region 16 is provided in contact with the gate trench portion 40.
  • the accumulation region 16 may or may not be in contact with the dummy trench portion 30.
  • the doping concentration of the accumulation region 16 is higher than the doping concentration of the drift region 18.
  • the dose of ion implantation into the storage region 16 may be 1.0E+12 cm-2 or more and 1.0E+13 cm-2 or less. Further, the ion implantation dose of the storage region 16 may be 3.0E+12 cm-2 or more and 6.0E+12 cm-2 or less.
  • One or more gate trench sections 40 and one or more dummy trench sections 30 are provided on the front surface 21.
  • Each trench portion is provided from the front surface 21 to the drift region 18. In a region where at least one of emitter region 12, base region 14, contact region 15, and storage region 16 is provided, each trench portion also passes through these regions and reaches drift region 18.
  • the trench portion penetrating the doping region is not limited to manufacturing in the order in which the doping region is formed and then the trench portion is formed.
  • a structure in which a doping region is formed between the trench sections after the trench section is formed is also included in the structure in which the trench section penetrates the doping region.
  • the gate trench portion 40 includes a gate trench formed on the front surface 21, a gate insulating film 42, and a gate conductive portion 44.
  • the gate insulating film 42 is formed to cover the inner wall of the gate trench.
  • the gate insulating film 42 may be formed by oxidizing or nitriding the semiconductor on the inner wall of the gate trench.
  • the gate conductive portion 44 is formed inside the gate trench and inside the gate insulating film 42 .
  • the gate insulating film 42 insulates the gate conductive portion 44 and the semiconductor substrate 10.
  • Gate conductive portion 44 is formed of a conductive material such as polysilicon.
  • Gate trench portion 40 is covered with interlayer insulating film 38 on front surface 21 .
  • the gate conductive portion 44 includes a region facing the adjacent base region 14 on the mesa portion 71 side with the gate insulating film 42 in between in the depth direction of the semiconductor substrate 10 .
  • a predetermined voltage is applied to the gate conductive portion 44, a channel is formed by an electron inversion layer in the surface layer of the interface of the base region 14 that is in contact with the gate trench.
  • the dummy trench section 30 may have the same structure as the gate trench section 40.
  • the dummy trench section 30 includes a dummy trench formed on the front surface 21 side, a dummy insulating film 32, and a dummy conductive section 34.
  • the dummy insulating film 32 is formed to cover the inner wall of the dummy trench.
  • the dummy conductive portion 34 is formed inside the dummy trench and inside the dummy insulating film 32 .
  • the dummy insulating film 32 insulates the dummy conductive portion 34 and the semiconductor substrate 10.
  • the dummy trench portion 30 may be covered with an interlayer insulating film 38 on the front surface 21 .
  • the interlayer insulating film 38 is provided above the semiconductor substrate 10.
  • the interlayer insulating film 38 of this example is provided in contact with the front surface 21.
  • An emitter electrode 52 is provided above the interlayer insulating film 38.
  • the interlayer insulating film 38 is provided with one or more contact holes 54 for electrically connecting the emitter electrode 52 and the semiconductor substrate 10. Similarly, the contact hole 55 and the contact hole 56 may be provided to penetrate the interlayer insulating film 38.
  • the thickness of the interlayer insulating film 38 is, for example, 1.0 ⁇ m, but is not limited thereto.
  • the interlayer insulating film 38 may be a silicon oxide film.
  • the interlayer insulating film 38 may be a BPSG (boro-phosphosilicate glass) film, a BSG (borosilicate glass) film, or a PSG (phosphosilicate glass) film.
  • the interlayer insulating film 38 may include a high temperature silicon oxide (HTO) film.
  • the backside lifetime control region 151 may be provided in the transistor section 70. However, the back side lifetime control area 151 may be omitted.
  • the backside lifetime control region 151 is a region in which a lifetime killer is intentionally formed by, for example, injecting impurities into the inside of the semiconductor substrate 10 .
  • the backside lifetime control region 151 is formed by implanting helium into the semiconductor substrate 10.
  • the backside lifetime control region 151 may be formed by injection of protons.
  • Lifetime killer is the center of career recombination.
  • the lifetime killer may be a lattice defect.
  • the lifetime killer may be a vacancy, a double vacancy, a composite defect of these and an element constituting the semiconductor substrate 10, or a dislocation.
  • the lifetime killer may be a rare gas element such as helium or neon, or a metal element such as platinum. Electron beams and protons may be used to form lattice defects.
  • the lifetime killer concentration is the recombination center concentration of carriers.
  • the lifetime killer concentration may be the concentration of lattice defects.
  • the lifetime killer concentration may be the concentration of vacancies such as vacancies and double vacancies, the composite defect concentration of these vacancies and elements constituting the semiconductor substrate 10, or the concentration of dislocations. It's good to be there.
  • the lifetime killer concentration may be a chemical concentration of a rare gas element such as helium or neon, or a chemical concentration of a metal element such as platinum.
  • the backside lifetime control region 151 is provided closer to the backside 23 than the center of the semiconductor substrate 10 in the depth direction of the semiconductor substrate 10.
  • the back side lifetime control area 151 in this example is provided in the buffer area 20.
  • the backside lifetime control region 151 of this example is provided on the entire surface of the semiconductor substrate 10 in the XY plane, and can be formed without using a mask.
  • the backside lifetime control region 151 may be provided in a part of the semiconductor substrate 10 in the XY plane.
  • the dose of impurities for forming the backside lifetime control region 151 may be 0.5E+10cm-2 or more and 1.0E+14cm-2 or less, or 5.0E+10cm-2 or more and 1.0E+13cm-2 or less. There may be.
  • the backside lifetime control region 151 may be formed by injection from the backside 23 side. This makes it easier to avoid the influence on the front surface 21 side of the semiconductor device 100.
  • the backside lifetime control region 151 is formed by irradiating helium or protons from the backside 23 side.
  • whether the back surface side lifetime control region 151 is formed by injection from the front surface 21 side or from the back surface 23 side can be determined by the SR method or leakage current measurement. This can be determined by acquiring the state of the face 21 side.
  • FIG. 2A shows a top view of a modification of the semiconductor device 100. In this example, only some members of the semiconductor device 100 are shown, and some members are omitted.
  • the semiconductor substrate 10 has an edge 102 when viewed from above.
  • the semiconductor substrate 10 of this example has two sets of end sides 102 facing each other in a top view.
  • the X-axis and Y-axis are parallel to either edge 102.
  • An active part 120 is provided on the semiconductor substrate 10.
  • the active region 120 is a region where a main current flows in the depth direction between the front surface 21 and the back surface 23 of the semiconductor substrate 10 when the semiconductor device 100 operates.
  • An emitter electrode 52 is provided above the active region 120, but is omitted in this figure.
  • the active part 120 is provided with at least one of a transistor part 70 including a transistor element such as an IGBT, and a diode part 80 including a diode element such as a free-wheeling diode (FWD).
  • a transistor part 70 including a transistor element such as an IGBT and a diode part 80 including a diode element such as a free-wheeling diode (FWD).
  • the transistor portions 70 and the diode portions 80 are alternately arranged along a predetermined arrangement direction (X-axis direction in this example) on the front surface 21 of the semiconductor substrate 10.
  • only one of the transistor section 70 and the diode section 80 may be provided in the active section 120.
  • the symbol “I” is attached to the region where the transistor section 70 is arranged
  • the symbol “F” is attached to the region where the diode section 80 is arranged.
  • the transistor section 70 and the diode section 80 may each have a length in the extending direction. In other words, the length of the transistor section 70 in the Y-axis direction is greater than the width in the X-axis direction. Similarly, the length of the diode section 80 in the Y-axis direction is greater than the width in the X-axis direction.
  • the extending direction of the transistor section 70 and the diode section 80 may be the same as the longitudinal direction of each trench section, which will be described later.
  • the diode section 80 is a region obtained by projecting the cathode region 82 provided on the back surface 23 side of the semiconductor substrate 10 onto the upper surface of the semiconductor substrate 10.
  • the cathode region 82 will be described later.
  • a P+ type collector region 22 may be provided on the back surface 23 of the semiconductor substrate 10.
  • the diode section 80 may also include an extension region 85 in which the diode section 80 is extended in the Y-axis direction to a gate wiring to be described later.
  • the collector region 22 may be provided on the back surface 23 of the extension region 85 .
  • the semiconductor device 100 may have one or more pads above the semiconductor substrate 10.
  • the semiconductor device 100 of this example has a gate pad 112.
  • the semiconductor device 100 may have pads such as an anode pad and a cathode pad. Each pad is arranged near the edge 102.
  • the vicinity of the edge 102 refers to the area between the edge 102 and the emitter electrode 52 in a top view.
  • each pad may be connected to an external circuit via wiring such as a wire.
  • a gate potential is applied to the gate pad 112.
  • Gate pad 112 is electrically connected to gate conductive portion 44 of gate trench portion 40 of active portion 120 .
  • the semiconductor device 100 includes a gate wiring that connects the gate pad 112 and the gate trench portion 40 . In FIG. 2A, the gate wiring is hatched.
  • the gate wiring in this example includes an outer gate wiring 130 and an inter-active part gate wiring 131.
  • the gate wiring may be composed of either the gate metal layer 50 or the connecting portion 25, or a combination of both as appropriate.
  • the outer gate wiring 130 and the inter-active-part gate wiring 131 may have the same configuration or may have different configurations.
  • the outer gate wiring 130 is arranged between the active part 120 and the edge 102 of the semiconductor substrate 10 when viewed from above.
  • the outer gate wiring 130 of this example surrounds the active region 120 in a top view.
  • the active portion 120 may be a region surrounded by the outer gate wiring 130 when viewed from above.
  • the outer peripheral gate wiring 130 is connected to the gate pad 112.
  • the outer gate wiring 130 is arranged above the semiconductor substrate 10.
  • the outer gate wiring 130 may be composed of the gate metal layer 50 and the connection portion 25.
  • the inter-active part gate wiring 131 is provided between the plurality of active parts 120.
  • two active parts 120 are arranged side by side in the Y-axis direction.
  • the inter-active part gate wiring 131 is connected to the gate trench part of the active part 120.
  • the inter-active-part gate wiring 131 is arranged above the semiconductor substrate 10 .
  • the inter-active-part gate wiring 131 of this example is composed of the gate metal layer 50 and the connection part 25.
  • the gate metal layer 50 may be a metal layer containing aluminum or the like.
  • the inter-active part gate wiring 131 may be connected to the outer peripheral gate wiring 130.
  • the inter-active part gate wiring 131 of this example is provided extending in the X-axis direction from one outer peripheral gate wiring 130 to the other outer peripheral gate wiring 130 at approximately the center in the Y-axis direction so as to cross the active part 120. ing.
  • the transistor parts 70 and the diode parts 80 may be arranged alternately in the X-axis direction in each divided region.
  • the edge termination structure 140 is provided on the front surface 21 of the semiconductor substrate 10.
  • the edge termination structure section 140 is provided between the active section 120 and the end side 102 in a top view.
  • the edge termination structure section 140 of this example is arranged between the outer peripheral gate wiring 130 and the end side 102.
  • the edge termination structure 140 alleviates electric field concentration on the front surface 21 side of the semiconductor substrate 10.
  • the edge termination structure 140 may include at least one of a guard ring, a field plate, and a resurf provided in an annular shape surrounding the active part 120.
  • FIG. 2B shows a top view of a modification of the semiconductor device 100.
  • the semiconductor device 100 of this example includes a transistor section 70 and a diode section 80. This figure is an enlarged view of the top surface of area A in FIG. 2A.
  • the semiconductor device 100 of this example includes a gate trench portion 40, a dummy trench portion 30, an emitter region 12, a base region 14, a contact region 15, and a well region 17 provided inside the front surface 21 side of the semiconductor substrate 10. Be prepared.
  • Each of the gate trench section 40 and the dummy trench section 30 is an example of a trench section.
  • the dummy trench section 30 of this example may have a U-shape on the front surface 21 of the semiconductor substrate 10, similarly to the gate trench section 40. That is, the dummy trench portion 30 may have two extending portions 31 extending along the extending direction and a connecting portion 33 connecting the two extending portions 31.
  • the semiconductor device 100 of this example includes an emitter electrode 52 and a gate metal layer 50 provided above the front surface 21 of the semiconductor substrate 10. Emitter electrode 52 and gate metal layer 50 are provided separately from each other.
  • the transistor section 70 of this example includes a boundary section 90 located at the boundary between the transistor section 70 and the diode section 80. However, the semiconductor device 100 does not need to include the boundary portion 90.
  • the boundary portion 90 is a region provided in the transistor portion 70 and adjacent to the diode portion 80. Boundary portion 90 has contact region 15 on front surface 21 of semiconductor substrate 10 .
  • the boundary portion 90 in this example does not have the emitter region 12.
  • the trench portion of the boundary portion 90 is the dummy trench portion 30.
  • the boundary portion 90 in this example is arranged such that both ends thereof in the X-axis direction serve as the dummy trench portions 30 .
  • the contact hole 54 is provided above the base region 14 in the diode section 80. Contact hole 54 is provided above contact region 15 at boundary portion 90 . None of the contact holes 54 are provided above the well regions 17 provided at both ends in the Y-axis direction.
  • the mesa portion 91 is provided at the boundary portion 90.
  • Mesa portion 91 has contact region 15 on front surface 21 of semiconductor substrate 10 .
  • the mesa portion 91 of this example has a base region 14 and a well region 17 on the negative side in the Y-axis direction.
  • the mesa portion 81 is provided in a region sandwiched between adjacent dummy trench portions 30 in the diode portion 80 .
  • Mesa portion 81 has base region 14 on front surface 21 of semiconductor substrate 10 .
  • the mesa portion 81 of this example has the well region 17 on the negative side in the Y-axis direction.
  • the emitter region 12 is provided in the mesa portion 71, it may not be provided in the mesa portion 81 and the mesa portion 91.
  • the contact region 15 is provided in the mesa portion 71 and the mesa portion 91, it may not be provided in the mesa portion 81.
  • FIG. 2C shows a bb' cross section of a modification of the semiconductor device 100.
  • the semiconductor device 100 of this example includes a backside lifetime control area 151 and a front side lifetime control area 152. However, the semiconductor device 100 may not include either the back side lifetime control area 151 or the front side lifetime control area 152.
  • the semiconductor device 100 of this example includes a collector region 22 and a cathode region 82 on the back surface 23 side of the buffer region 20 .
  • the contact region 15 is provided above the base region 14 in the mesa portion 91. Contact region 15 is provided in mesa portion 91 in contact with dummy trench portion 30 . In other cross sections, the contact region 15 may be provided on the front surface 21 of the mesa portion 71.
  • the storage region 16 is provided in the transistor section 70 and the diode section 80.
  • the storage region 16 in this example is provided over the entire surface of the transistor section 70 and the diode section 80. However, the storage region 16 does not need to be provided in the diode section 80.
  • the cathode region 82 is provided below the buffer region 20 in the diode section 80.
  • the boundary between the collector region 22 and the cathode region 82 is the boundary between the transistor section 70 and the diode section 80. That is, the collector region 22 is provided below the boundary portion 90 in this example.
  • the backside lifetime control region 151 is provided in both the transistor section 70 and the diode section 80. Thereby, the semiconductor device 100 of this example can speed up recovery in the diode section 80 and further improve switching loss.
  • the back side lifetime control area 151 may be formed by the same method as the back side lifetime control area 151 of other embodiments.
  • the front surface side lifetime control region 152 is provided closer to the front surface 21 than the center of the semiconductor substrate 10 in the depth direction of the semiconductor substrate 10.
  • the front surface side lifetime control region 152 in this example is provided in the drift region 18 .
  • the front side lifetime control region 152 is provided in both the transistor section 70 and the diode section 80.
  • the front surface side lifetime control region 152 is provided at the diode section 80 and the boundary section 90, and may not be provided at a part of the transistor section 70.
  • the front surface side lifetime control region 152 can suppress injection of holes from the transistor section 70 and the diode section 80, thereby reducing reverse recovery loss.
  • the front side lifetime control region 152 may be formed by any method among the methods for forming the back side lifetime control region 151.
  • the elements, doses, etc. for forming the back side lifetime control region 151 and the front side lifetime control region 152 may be the same or different.
  • the front surface side lifetime control region 152 is provided extending from the diode section 80 to the transistor section 70.
  • the front surface side lifetime control region 152 may be formed by irradiation from the front surface 21 of the semiconductor substrate 10 .
  • the front surface side lifetime control region 152 may be formed by irradiation from the back surface 23 side of the semiconductor substrate 10.
  • the front surface side lifetime control region 152 of this example is provided below the gate trench portion 40.
  • the semiconductor device 100 may be a power semiconductor device for controlling power and the like.
  • the semiconductor device 100 of this example may have a vertical semiconductor structure including a backside metal layer on the backside 23 side of the semiconductor substrate 10.
  • the semiconductor device 100 may have a horizontal semiconductor structure without a metal layer on the back surface 23 side.
  • an RC-IGBT with a trench gate structure is exemplified and explained as the semiconductor device 100.
  • the semiconductor device 100 may be a semiconductor device with a planar gate structure, or may be another semiconductor device such as a diode.
  • the semiconductor device 100 may include an N-channel MOSFET or a P-channel MOSFET.
  • FIG. 3A is an enlarged cross-sectional view of the semiconductor device 100.
  • an enlarged view of a cross section near the contact hole 54 is shown.
  • the cross section in this example is an XZ cross section passing through the emitter region 12 on the front surface 21 of the semiconductor substrate 10 .
  • the emitter region 12 is an example of the first conductivity type region 161.
  • the semiconductor device 100 includes a barrier metal layer 60, a first alloy layer 63, and a plug layer 64.
  • the semiconductor device 100 of this example does not include an oxide layer 66, which will be described later.
  • the structure near the contact hole may be explained using the contact hole 54, but the same structure may be applied to other contact holes such as the contact hole 55 and the contact hole 56.
  • the barrier metal layer 60, the first alloy layer 63, and the plug layer 64 may be provided in other contact holes such as the contact hole 55 and the contact hole 56.
  • a barrier metal layer 60, a first alloy layer 63, and a plug layer 64 may be provided for a contact hole 58, which will be described later.
  • the oxide layer 66 when the oxide layer 66 is left in the contact hole 54, the oxide layer 66 may be provided in other contact holes such as the contact hole 55 and the contact hole 56.
  • the barrier metal layer 60 is provided above the first alloy layer 63 in the contact hole 54.
  • Barrier metal layer 60 is provided on the bottom of contact hole 54 and on the sidewall of interlayer insulating film 38 .
  • Barrier metal layer 60 may be provided in contact with the upper surface of interlayer insulating film 38 .
  • the barrier metal layer 60 of this example is provided on the upper surface of the first alloy layer 63 and the sidewall of the interlayer insulating film 38 in the contact hole 54 .
  • Barrier metal layer 60 includes a predetermined conductive first metal.
  • the first metal is titanium (Ti), cobalt (Co), nickel (Ni), tantalum (Ta), magnesium (Mg), vanadium (V), lanthanum (La), palladium (Pd) or zirconium (Zr).
  • the first metal may be a metal that has a hydrogen storage effect.
  • the barrier metal layer 60 of this example has a first barrier metal part 61 and a second barrier metal part 62. However, the first barrier metal portion 61 may be removed in any of the manufacturing steps of the semiconductor device 100.
  • the first barrier metal portion 61 is provided on the side wall of the interlayer insulating film 38 in the contact hole 54 .
  • the first barrier metal portion 61 includes a predetermined conductive first metal.
  • the first barrier metal portion 61 is made of TiN.
  • the first barrier metal portion 61 may be a hydrogen storage alloy.
  • the first barrier metal portion 61 is formed by annealing an initial metal film 67 (not shown) containing a first metal.
  • the first barrier metal portion 61 of this example is TiN formed by annealing Ti, which was formed on the side wall of the interlayer insulating film 38 as the initial metal film 67, in a nitrogen atmosphere.
  • the second barrier metal part 62 is stacked on the first barrier metal part 61 in the contact hole 54.
  • the second barrier metal portion 62 includes a conductive material.
  • the second barrier metal portion 62 is made of TiN.
  • the second barrier metal portion 62 is provided in a stacked manner with the first alloy layer 63 provided on the upper surface of the semiconductor substrate 10 .
  • the second barrier metal portion 62 may be formed by sputtering a conductive material.
  • the second barrier metal portion 62 in this example is TiN formed by sputtering.
  • the second barrier metal portion 62 may be provided in contact with the first barrier metal portion 61 and the first alloy layer 63.
  • the first alloy layer 63 is provided on the upper surface of the semiconductor substrate 10 below the contact hole 54.
  • the first alloy layer 63 in this example is provided on the upper surface of the semiconductor substrate 10.
  • the first alloy layer is formed by annealing the initial metal film 67 containing the first metal.
  • the first alloy layer 63 may be an alloy consisting of the first metal and the constituent elements of the layer at the bottom of the contact hole 54 .
  • the semiconductor substrate 10 is a silicon substrate
  • the first alloy layer 63 may be a silicide layer.
  • the semiconductor substrate 10 is a silicon carbide substrate, a gallium nitride substrate, a diamond substrate, or the like
  • the first alloy layer 63 may be an alloy layer containing these substrate materials and a first metal.
  • the first alloy layer 63 in this example is a titanium silicide layer formed by annealing Ti deposited on the bottom surface of the contact hole 54 as the initial metal film 67.
  • the N-type regions including the first conductivity type region 161 may be formed so that the N-type impurity concentration is high at the portion in contact with the first alloy layer 63, thereby reducing contact resistance.
  • the first barrier metal part 61 and the first alloy layer 63 may be formed by the same annealing process.
  • a first barrier metal portion 61 of TiN is formed on the sidewall of the interlayer insulating film 38, and a first alloy layer 63 of titanium silicide is formed on the upper surface of the semiconductor substrate 10.
  • all the formed initial metal film 67 is used for forming the first barrier metal part 61 or the first alloy layer 63, and no initial metal film 67 needs to remain.
  • the initial metal film 67 may remain on the first alloy layer 63, and the first barrier metal portion 61 may be formed on the first alloy layer 63 or the initial metal film 67.
  • the plug layer 64 is provided above the barrier metal layer 60 in the contact hole 54.
  • the plug layer 64 may be provided in contact with the second barrier metal portion 62 in the contact hole 54 .
  • Plug layer 64 is a conductive material filled inside contact hole 54 .
  • the plug layer 64 may be made of a different material from the front metal layer 53.
  • the material of the plug layer 64 is tungsten. Note that the plug layer 64 may be provided in contact with the second barrier metal portion 62 above the interlayer insulating film 38 even outside the contact hole 54 .
  • the plug layer 64 may be omitted and the contact hole 54 may be filled with the front metal layer 53.
  • the interlayer insulating film 38 has a contact hole 54 and is provided above the semiconductor substrate 10.
  • the interlayer insulating film 38 has one layer of insulating film provided above the front surface 21, but may have a plurality of laminated insulating films.
  • the interlayer insulating film 38 may be a silicon oxide film such as BPSG.
  • the first barrier metal part 61 is denser than the second barrier metal part 62.
  • the first barrier metal portion 61 and the second barrier metal portion 62 may be formed using different film forming methods.
  • the first barrier metal portion 61 may be a TiN film formed by annealing Ti deposited on the sidewall of the interlayer insulating film 38 .
  • the second barrier metal portion 62 may be a TiN film formed by sputtering TiN. Thereby, the first barrier metal part 61 may become a TiN film denser than the second barrier metal part 62.
  • the first barrier metal portion 61 and the second barrier metal portion 62 may include the same material.
  • the first barrier metal portion 61 By forming the first barrier metal portion 61 densely, it is possible to protect the interlayer insulating film 38 from damage during the formation of the plug layer 64.
  • the second barrier metal portion 62 formed by sputtering does not require the formation of the initial metal film 67, it is possible to avoid the influence of the hydrogen occlusion effect caused by remaining Ti or the like.
  • the second barrier metal part 62 is not a dense film like the first barrier metal part 61, the plug layer 64 may invade the second barrier metal part 62 when the plug layer 64 is formed.
  • the film thickness of the first barrier metal part 61 may be thinner than the film thickness of the second barrier metal part 62.
  • the thickness of the first barrier metal portion 61 may be thinner than the thickness of the first alloy layer 63.
  • the first barrier metal portion 61 may be thinned by etching after forming a dense film. Etching after a dense film is formed may be performed using a chemical solution.
  • the chemical solution for etching may be, for example, hydrofluoric acid (hydrofluoric acid), ammonia peroxide, sulfuric acid, or the like.
  • Ammonia peroxide is a liquid mixture of ammonia (NH4OH), hydrogen peroxide (H2O2) and water (H2O).
  • Etching after the dense film is formed may be dry etching, reverse sputtering, or the like.
  • the film thickness of the first barrier metal portion 61 may be 1 nm or more and 10 nm or less.
  • the thickness of the first barrier metal portion 61 may be the thickness at the thickest position in the contact hole 54 .
  • the thickness of the first barrier metal portion 61 may be formed within a predetermined range over the entire sidewall of the interlayer insulating film 38 .
  • the film thickness of the second barrier metal portion 62 may be 1 nm or more and 100 nm or less.
  • the thickness of the first alloy layer 63 may be 1 nm or more and 200 nm or less.
  • the first barrier metal portion 61 may cover the sidewall of the interlayer insulating film 38.
  • the lower end of the first barrier metal portion 61 may be in contact with the oxide layer 66 . That is, the bottom surface of the contact hole 54 and the sidewall of the interlayer insulating film 38 may be covered with the first barrier metal portion 61 and the oxide layer 66.
  • the oxide layer 66 may be formed on the upper surface of the first alloy layer 63 when the first barrier metal portion 61 is thinned by etching.
  • the opening width W54 of the contact hole 54 is the width of the contact hole 54 in the trench arrangement direction on the upper surface of the interlayer insulating film 38.
  • the opening width W54 of the contact hole 54 may be greater than or equal to 100 nm and less than or equal to 1000 nm.
  • defects may occur near the interface between the oxide film and the semiconductor layer of the MOS gate structure. If a metal such as Ti, which has a hydrogen storage effect, exists near the MOS gate structure, it will absorb the hydrogen that diffuses into the gate, inhibiting hydrogen termination of the dangling bonds in the MOS gate structure, and lowering the threshold voltage. It may change.
  • the semiconductor device 100 of this example by making the first barrier metal portion 61 thin, it is possible to reduce the remaining amount of the first metal that has a hydrogen storage effect. This makes it possible to suppress the influence of the hydrogen storage effect and promote hydrogen termination of dangling bonds in the MOS gate structure. Thereby, fluctuations in threshold voltage can be suppressed.
  • an oxide layer 66 may be formed on the upper surface of the first alloy layer 63.
  • the resistance in the contact hole 54 can be reduced by removing the oxide layer 66.
  • the semiconductor device 100 of this example can suppress fluctuations in threshold voltage while reducing the resistance in the contact hole 54. Further, since the semiconductor device 100 can form a lifetime control region while suppressing fluctuations in threshold voltage, reverse recovery loss can be reduced.
  • the electron beam and particle beam for forming the lifetime control region have a greater influence on the MOS gate structure when irradiated from the front surface 21 side of the semiconductor substrate 10; Even when irradiating from the side, the MOS gate structure may be affected. Therefore, even when the semiconductor device 100 is irradiated from the back surface 23 side, damage to the MOS gate structure can be recovered and fluctuations in the threshold voltage can be suppressed.
  • the accelerating voltage increases and the device becomes larger; however, in the semiconductor device 100 of this example, the particle beam or the like is irradiated from the front surface 21. Since the influence can be suppressed, a lifetime control region can be formed with a smaller device.
  • the first conductivity type region 161 is a first conductivity type region provided on the front surface 21 of the semiconductor substrate 10 and has a higher doping concentration than the drift region 18.
  • the first conductivity type region 161 may be an N type region of the transistor section 70.
  • the first conductivity type region 161 in this example is the emitter region 12, but is not limited thereto.
  • the first conductivity type region 161 may be an N type region of a MOSFET.
  • the first conductivity type region 161 may be an N type region provided outside the transistor section 70.
  • the first conductivity type region 161 may be an N type region of a temperature sensing diode.
  • the first conductivity type region 161 may be an N type region of a diode portion of an RC-IGBT or the like.
  • FIG. 3B is an enlarged cross-sectional view of the semiconductor device 100.
  • the cross section of this example differs from the cross section of FIG. 3A in that it passes through the contact region 15 on the front surface 21.
  • Contact region 15 is an example of second conductivity type region 162. In this example, differences from FIG. 3A will be particularly explained.
  • the second conductivity type region 162 is a second conductivity type region provided on the front surface 21 of the semiconductor substrate 10.
  • the second conductivity type region 162 may be a P-type region of the transistor section 70.
  • the second conductivity type region 162 in this example is the contact region 15, but is not limited thereto.
  • the second conductivity type region 162 may be a P type region of a MOSFET.
  • the second conductivity type region 162 may be a P-type region provided outside the transistor section 70.
  • the second conductivity type region 162 may be a P-type region of a temperature sense diode.
  • the second conductivity type region 162 may be a P type region of a diode portion of an RC-IGBT or the like.
  • the structure of the contact hole 54 above the second conductivity type region 162 may be the same as or different from the structure of the contact hole 54 above the first conductivity type region 161. That is, the film thickness of the barrier metal layer 60 and the film thickness of the first alloy layer 63 may be the same above the first conductivity type region 161 and above the second conductivity type region 162, respectively.
  • the P-type regions including the second conductivity type region 162 may be formed such that the P-type impurity is concentrated at a high concentration at the portions in contact with the first alloy layer 63, thereby reducing contact resistance.
  • FIG. 4A is an enlarged cross-sectional view of a semiconductor device 100 that is a modified example.
  • the cross section in this example is an XZ cross section passing through the emitter region 12 on the front surface 21 of the semiconductor substrate 10 .
  • the semiconductor device 100 of this example differs from the example of FIG. 3A in that it does not include the first barrier metal part 61 and includes an initial metal film 67 between the second barrier metal part 62 and the interlayer insulating film 38.
  • the initial metal film 67 may remain in the step of forming the first alloy layer 63.
  • the initial metal film 67 may be denser than the second barrier metal portion 62.
  • the initial metal film 67 is provided on the sidewall of the interlayer insulating film 38 in the contact hole 54 .
  • the initial metal film 67 may be provided in contact with the upper surface of the interlayer insulating film 38.
  • the second barrier metal portion 62 is provided on the bottom surface of the contact hole 54 and the sidewall of the interlayer insulating film 38 .
  • the second barrier metal part 62 may be provided above the interlayer insulating film 38, and the initial metal film 67 may be provided between the second barrier metal part 62 and the interlayer insulating film 38.
  • the second barrier metal part 62 in this example is provided on the upper surface of the first alloy layer 63 and the sidewall of the interlayer insulating film 38 in the contact hole 54, and the initial metal film 67 is provided on the sidewall of the interlayer insulating film 38 and the second barrier metal part 62. 62.
  • the first barrier metal portion 61 may not be formed or may be formed.
  • the first barrier metal part 61 is formed, after the first barrier metal part 61 is formed on the surface of the initial metal film 67 by an annealing process in the step of forming the first alloy layer 63, the first barrier metal part 61 is formed on the surface of the initial metal film 67. The entire portion 61 may be removed.
  • FIG. 4B is an enlarged cross-sectional view of a semiconductor device 100 that is a modified example.
  • the cross section in this example is an XZ plane that passes through the contact region 15 on the front surface 21 of the semiconductor substrate 10 .
  • the semiconductor device 100 of this example differs from the example of FIG. 3B in that it does not include the first barrier metal part 61 and includes an initial metal film 67 between the second barrier metal part 62 and the interlayer insulating film 38.
  • the initial metal film 67 thinner, the remaining amount of the first metal having a hydrogen storage effect can be reduced. This makes it possible to suppress the influence of the hydrogen storage effect and promote hydrogen termination of dangling bonds in the MOS gate structure. Thereby, fluctuations in threshold voltage can be suppressed.
  • FIG. 5A is an enlarged cross-sectional view of a semiconductor device 100 that is a modified example.
  • the cross section in this example is an XZ cross section passing through the emitter region 12 on the front surface 21 of the semiconductor substrate 10 .
  • the semiconductor device 100 of this example differs from the example of FIG. 3A in that an initial metal film 67 is provided between the first barrier metal part 61 and the interlayer insulating film 38.
  • the first barrier metal portion 61 is formed by the annealing process in the step of forming the first alloy layer 63, and the initial metal film 67 remains. A portion of the first barrier metal portion 61 may remain even after etching.
  • the initial metal film 67 is provided on the sidewall of the interlayer insulating film 38 in the contact hole 54 .
  • the initial metal film 67 may be provided in contact with the upper surface of the interlayer insulating film 38.
  • Barrier metal layer 60 is provided on the bottom of contact hole 54 and on the sidewall of interlayer insulating film 38 .
  • the barrier metal layer 60 may be provided above the interlayer insulating film 38, and the initial metal film 67 may be provided between the interlayer insulating film 38 and the barrier metal layer 60.
  • the barrier metal layer 60 of this example is provided on the upper surface of the first alloy layer 63 and the sidewall of the interlayer insulating film 38 in the contact hole 54, and the initial metal film 67 is provided on the sidewall of the interlayer insulating film 38 and the barrier metal layer 60. provided in between.
  • FIG. 5B is an enlarged cross-sectional view of the semiconductor device 100.
  • the cross section in this example is an XZ plane that passes through the contact region 15 on the front surface 21 of the semiconductor substrate 10 .
  • the semiconductor device 100 of this example differs from the example of FIG. 3B in that an initial metal film 67 is provided between the first barrier metal part 61 and the interlayer insulating film 38.
  • the first barrier metal portion 61 is thinned by etching to suppress the influence of the hydrogen storage effect and promote hydrogen termination of dangling bonds in the MOS gate structure. can. Thereby, fluctuations in threshold voltage can be suppressed.
  • FIG. 6A is an enlarged cross-sectional view of a semiconductor device 100 as a modification.
  • an enlarged view of a cross section near the contact hole 54 is shown.
  • the cross section in this example is an XZ cross section passing through the emitter region 12 on the front surface 21 of the semiconductor substrate 10 .
  • This example differs from the example of FIG. 3A in that it includes an oxide layer 66.
  • the semiconductor device 100 of this example differs from the example of FIG. 3A in that it does not include the first barrier metal part 61.
  • the oxide layer 66 is provided on the upper surface of the first alloy layer 63 in the contact hole 54.
  • the oxide layer 66 may be in contact with the upper surface of the first alloy layer 63 or the lower surface of the barrier metal layer 60.
  • the oxide layer 66 may be provided in contact with the first alloy layer 63 and the barrier metal layer 60. That is, the oxide layer 66 may be provided in a laminated manner between the first alloy layer 63 and the barrier metal layer 60.
  • the oxide layer 66 is formed on the first barrier metal portion 61 or the initial metal. It may also be formed on the membrane 67. Further, the oxide layer 66 may be formed in the contact hole 54 on the sidewall of the interlayer insulating film 38 and under the second barrier metal portion 62.
  • the oxide layer 66 may contain the elements constituting the first alloy layer 63, the first barrier metal portion 61, or the initial metal film 67.
  • the oxide layer 66 may include an oxide of an element constituting the semiconductor substrate 10 or silicon.
  • oxide layer 66 is a silicon oxide film.
  • the composition of the oxide layer 66 may be at least one of SiO, SiO2, or Si2O3 .
  • Oxide layer 66 may include a predetermined conductive first metal.
  • oxide layer 66 may include titanium and may include a titanium oxide film.
  • the composition of the oxide layer 66 may be at least one of TiO, TiO2, or Ti2O3.
  • Oxide layer 66 may be a dense film that functions as a metal diffusion prevention layer.
  • the oxide layer 66 can prevent diffusion of the plug layer 64 during the formation of the plug layer 64 and protect the first alloy layer 63 from damage during the formation of the plug layer 64.
  • the thickness of the oxide layer 66 may be thinner than the thickness of the first alloy layer 63.
  • the thickness of the oxide layer 66 may be thinner than the thickness of the second barrier metal portion 62.
  • the thickness of the oxide layer 66 may be 0.5 nm or more and 4.0 nm or less.
  • the thickness of the oxide layer 66 is 2.5 nm.
  • the thickness of the oxide layer 66 may be the thickness at the thickest position in the contact hole 54 .
  • the film thickness D66a is the thickness of the oxide layer 66 in the depth direction of the semiconductor substrate 10 above the first conductivity type region 161.
  • the film thickness D66a may be the film thickness at the thickest position of the oxide layer 66.
  • the film thickness D66a may be thinner than the film thickness of the first alloy layer 63.
  • the oxide layer 66 may be formed by chemical exposure such as etching.
  • the oxide layer 66 may be formed by etching the upper surface of the first alloy layer 63, the first barrier metal portion 61, or the initial metal film 67.
  • the upper surface of the first alloy layer 63 may be etched by wet etching or dry etching.
  • the oxide layer 66 may be formed by dry etching the upper surface of the first alloy layer 63, the first barrier metal portion 61, or the initial metal film 67.
  • the oxide layer 66 may be formed by oxidizing the upper surface of the first alloy layer 63, the first barrier metal portion 61, or the initial metal film 67.
  • the oxide layer 66 may be formed by annealing the semiconductor substrate 10 in an oxygen atmosphere.
  • the oxide layer 66 may be formed by being deposited on the first alloy layer 63, the first barrier metal portion 61, the initial metal film 67, or the interlayer insulating film 38.
  • the barrier metal layer 60 has a second barrier metal part 62.
  • the barrier metal layer 60 does not need to have the first barrier metal part 61.
  • the first barrier metal portion 61 formed when forming the first alloy layer 63 and/or the initial metal film 67 remaining without the first barrier metal portion 61 may be removed by etching.
  • the second barrier metal portion 62 in this example may be provided in contact with the sidewall of the interlayer insulating film 38.
  • the semiconductor device 100 of this example can ensure barrier properties during film formation of the plug layer 64.
  • it may be determined whether or not to provide the oxide layer 66 for each contact hole, and the thickness of the oxide layer 66 may be changed as appropriate.
  • FIG. 6B is an enlarged cross-sectional view of a semiconductor device 100 that is a modified example.
  • the cross section of this example differs from the cross section of FIG. 6A in that it passes through the contact region 15 on the front surface 21. In this example, differences from FIG. 6A will be particularly explained.
  • the film thickness D66b is the thickness of the oxide layer 66 in the depth direction of the semiconductor substrate 10.
  • the film thickness D66b is the thickness of the oxide layer 66 above the second conductivity type region 162 in the depth direction of the semiconductor substrate 10.
  • the film thickness D66b may be thinner than the film thickness of the first alloy layer 63.
  • the film thickness D66b of the oxide layer 66 above the second conductivity type region 162 in this example is thinner than the film thickness D66a of the oxide layer 66 above the first conductivity type region 161.
  • the oxide layer 66 may be selectively etched above the second conductivity type region 162.
  • the oxide layer 66 may be formed separately above the first conductivity type region 161 and above the second conductivity type region 162 to provide the oxide layer 66 with different thicknesses.
  • the thickness of the oxide layer 66 may be thicker above the first conductivity type region 161 than above the second conductivity type region 162.
  • the thickness of the oxide layer 66 above the second conductivity type region 162 is thinner than the thickness of the oxide layer 66 above the first conductivity type region 161;
  • the thickness of the oxide layer 66 above the second conductivity type region 162 may be thin.
  • the semiconductor device 100 of this example by etching the oxide layer 66 above the contact region 15, hole extraction can be improved and latch-up can be easily suppressed.
  • the semiconductor device 100 by leaving the oxide layer 66 above the semiconductor substrate 10, damage during formation of the plug layer 64 can be reduced.
  • FIG. 7A is an enlarged cross-sectional view of a semiconductor device 100 that is a modified example.
  • the cross section in this example is an XZ cross section passing through the emitter region 12 on the front surface 21 of the semiconductor substrate 10 .
  • the semiconductor device 100 of this example differs from the example of FIG. 3A in that a barrier metal layer 60 and a plug layer 64 are provided outside the contact hole 54 and above the interlayer insulating film 38.
  • the barrier metal layer 60 may be provided in contact with the upper surface of the interlayer insulating film 38 on the outside of the contact hole 54.
  • the plug layer 64 may be provided above the interlayer insulating film 38 and in contact with the second barrier metal portion 62 outside the contact hole 54 .
  • only the barrier metal layer 60 may be provided outside the contact hole 54 and the plug layer 64 may be formed only inside the contact hole 54.
  • the barrier metal layer 60 and the plug layer 64 also on the interlayer insulating film 38, reliability during mounting such as wire bonding or resin sealing can be improved.
  • the barrier metal layer 60 does not need to have the first barrier metal part 61 formed both outside and inside the contact hole 54, and the initial metal film 67 may be formed between the barrier metal layer 60 and the interlayer insulating film 38.
  • the barrier metal layer 60 may not include the first barrier metal part 61 and only the second barrier metal part 62 may be provided inside and outside the contact hole 54 , and the plug layer 64 may be provided inside and outside the contact hole 54 . It may be provided only on the inside.
  • FIG. 7B is an enlarged cross-sectional view of a semiconductor device 100 that is a modified example.
  • the cross section in this example is an XZ plane that passes through the contact region 15 on the front surface 21 of the semiconductor substrate 10 .
  • the semiconductor device 100 of this example differs from the example of FIG. 3B in that the barrier metal layer 60 and the plug layer 64 are provided outside the contact hole 54 and above the interlayer insulating film 38.
  • the semiconductor device 100 is able to reduce the influence of the hydrogen storage effect by removing the first barrier metal portion 61 and/or the initial metal film 67 by etching or by making it thinner. Hydrogen termination of dangling bonds in a MOS gate structure can be promoted by suppressing hydrogen termination. Thereby, fluctuations in threshold voltage can be suppressed.
  • FIG. 8A is an enlarged cross-sectional view of a semiconductor device 100 that is a modified example.
  • a semiconductor device 100 that is a modified example.
  • the cross section in this example is an XZ cross section passing through the emitter region 12 on the front surface 21 of the semiconductor substrate 10 .
  • the semiconductor device 100 of this example differs from the example of FIG. 6A in that it includes a trench contact portion 65.
  • the trench contact portion 65 has a contact hole 54 and is provided extending from the front surface 21 of the semiconductor substrate 10 in the depth direction of the semiconductor substrate 10 .
  • the lower end of trench contact portion 65 in this example is shallower than the lower end of emitter region 12 .
  • the lower end of trench contact portion 65 may be deeper than the lower end of emitter region 12 .
  • the lower end of trench contact portion 65 in this example is shallower than the upper end of gate conductive portion 44 .
  • the lower end of trench contact portion 65 may be deeper than the upper end of gate conductive portion 44 .
  • the barrier metal layer 60 may have a first barrier metal part 61 and a second barrier metal part 62 in the trench contact part 65. However, the first barrier metal part 61 may be removed and only the second barrier metal part 62 may be provided.
  • the first barrier metal portion 61 is provided in contact with the sidewall of the interlayer insulating film 38 . The first barrier metal portion 61 does not need to be provided below the front surface 21.
  • the first alloy layer 63 is provided in contact with the side wall of the semiconductor substrate 10 and the top surface of the semiconductor substrate 10 at the trench contact portion 65 .
  • the oxide layer 66 is in contact with the first alloy layer 63.
  • the oxide layer 66 is provided in a stacked manner with the first alloy layer 63.
  • the oxide layer 66 is provided on the top and side surfaces of the first alloy layer 63 in the trench contact portion 65 .
  • the oxide layer 66 may be provided on the entire exposed surface of the first alloy layer 63 when the oxide layer 66 is formed.
  • the barrier metal layer 60 is provided in contact with the oxide layer 66 provided on the sidewall of the semiconductor substrate 10.
  • the second barrier metal portion 62 in this example is provided in contact with the first barrier metal portion 61 and the oxide layer 66.
  • the second barrier metal portion 62 is provided in a stacked manner with the first barrier metal portion 61 provided on the side wall of the interlayer insulating film 38 .
  • the plug layer 64 is provided inside the second barrier metal portion 62 in the contact hole 54 .
  • the interlayer insulating film 38 in this example has one layer of insulating film, it may have a laminated structure in which a plurality of insulating films are laminated.
  • the semiconductor device 100 of this example can increase the contact area with the semiconductor substrate 10 and reduce contact resistance.
  • the trench contact portion 65 in the transistor portion 70 holes can be easily extracted and latch-up can be suppressed.
  • the semiconductor device 100 of this example includes the oxide layer 66 in the trench contact portion 65 above the first conductivity type region 161, the oxide layer 66 may be removed by etching.
  • the oxide layer 66 may be thinned by etching or may be completely removed.
  • FIG. 8B is an enlarged cross-sectional view of a semiconductor device 100 that is a modified example.
  • the cross section of this example differs from the cross section of FIG. 8A in that it passes through the contact region 15 on the front surface 21. In this example, differences from FIG. 8A will be particularly explained.
  • the oxide layer 66 is provided above the first conductivity type region 161 and is not provided above the second conductivity type region 162. That is, oxide layer 66 does not need to be provided above contact region 15 . After the oxide layer 66 is formed above the first conductivity type region 161 and the second conductivity type region 162, it may be selectively removed above the second conductivity type region 162. By using a mask, the oxide layer 66 is formed only above the first conductivity type region 161 and does not need to be formed above the second conductivity type region 162.
  • the semiconductor device 100 of this example by removing the oxide layer 66 above the contact region 15, hole extraction can be improved and latch-up can be easily suppressed.
  • the semiconductor device 100 by providing the oxide layer 66 above the emitter region 12, damage during formation of the plug layer 64 can be reduced.
  • the oxide layer 66 is omitted above the second conductivity type region 162 in the semiconductor device 100 including the trench contact portion 65, but the oxide layer 66 is similarly omitted in the semiconductor device 100 not including the trench contact portion 65.
  • Layer 66 may be omitted or may be provided. That is, in any of the embodiments shown in FIGS. 3A, 3B, 4A, 4B, 5A, 5B, 6A, 6B, 7A, and 7B, the oxide layer 66 is omitted or provided. It's okay.
  • the oxide layer 66 above the second conductivity type region 162 is omitted, but the oxide layer 66 above the first conductivity type region 161 may be omitted.
  • the thickness of the oxide layer 66 above the first conductivity type region 161 and above the second conductivity type region 162 may be the same or different.
  • FIG. 9A shows an example of the cc' cross section in FIG. 1A or FIG. 2B.
  • the cc' cross section is a YZ plane passing through the inter-active part gate wiring 131.
  • the inter-active-part gate wiring 131 of this example includes a gate metal layer 50 and a connection part 25.
  • the gate metal layer 50 is an example of the front side metal layer 53.
  • Connection portion 25 is an example of polycrystalline layer 165.
  • the polycrystalline layer 165 is a polycrystalline layer provided above or inside the semiconductor substrate 10, and may be a semiconductor or a metal. Polycrystalline layer 165 in this example is a polysilicon layer.
  • polycrystalline layer 165 when semiconductor substrate 10 is a silicon carbide substrate, polycrystalline layer 165 may be a polycrystalline layer containing silicon carbide, and when semiconductor substrate 10 is a gallium nitride substrate, polycrystalline layer 165 may be a polycrystalline layer containing silicon carbide.
  • the polycrystalline layer 165 may be a polycrystalline layer containing gallium, and when the semiconductor substrate 10 is a diamond substrate, the polycrystalline layer 165 may be a polycrystalline layer containing diamond.
  • a covering layer 68 made of polyimide or the like may be provided above the inter-active part gate wiring 131.
  • the polycrystalline layer 165 may be provided above the semiconductor substrate 10. Polycrystalline layer 165 is electrically connected to gate conductive portion 44 . Note that the polycrystalline layer 165 may be omitted and only the front side metal layer 53 may function as the inter-active-part gate wiring 131. Alternatively, the front surface side metal layer 53 above the polycrystalline layer 165 may be omitted, and only the polycrystalline layer 165 may function as the inter-active-part gate wiring 131. In this example, the cross section of the inter-active-part gate wiring 131 has been described, but the front side metal layer 53 and the polycrystalline layer 165 may be similarly provided for the outer peripheral gate wiring 130.
  • the front side metal layer 53 is provided above the semiconductor substrate 10 with the insulating film 26 interposed therebetween. A portion of the front metal layer 53 may be provided to overlap the polycrystalline layer 165 in the depth direction of the semiconductor substrate 10.
  • the front side metal layer 53 of this example is electrically connected to the polycrystalline layer 165 via a contact hole 55 provided above the polycrystalline layer 165.
  • the front side metal layer 53 may be formed of the same material as the emitter electrode 52, or may be formed of a different material from the emitter electrode 52.
  • a barrier metal layer 60, a first alloy layer 63, and a plug layer 64 may be provided in the contact hole 55.
  • An oxide layer 66 may be formed on the top surface of the polycrystalline layer 165 in the contact hole 55 as disclosed in any of the embodiments of FIGS. 6A, 6B, or 8A.
  • the oxide layer 66 on the top surface of the polycrystalline layer 165 may be etched.
  • the oxide layer 66 may be removed by etching, or the oxide layer 66 may be left without being removed by etching.
  • an oxide layer 66 that is thinner than other contact holes such as the contact hole 54 may be left.
  • the contact hole 55 is formed in a barrier metal layer as disclosed in any of the embodiments of FIGS. 3A, 3B, 4A, 4B, 5A, 5B, 6A, 6B, 7A, or 7B.
  • 60 a first alloy layer 63, a plug layer 64, an oxide layer 66 and an initial metal film 67 may be provided.
  • the gate resistance of the semiconductor device 100 can be adjusted by changing the presence or absence of the oxide layer 66 in the contact hole 55 or by changing the thickness of the oxide layer 66.
  • the magnitude of the gate resistance of the semiconductor device 100 may be adjusted by providing a resistance layer instead of the oxide layer 66.
  • the thickness of the oxide layer 66 may be thinner above the polycrystalline layer 165 than above the first alloy layer 63 on the semiconductor substrate 10 and mesa portions 71, 81, and 91.
  • Oxide layer 66 may be omitted in contact hole 55 provided above polycrystalline layer 165.
  • the film thickness of the oxide layer 66 may be thicker above the polycrystalline layer 165 than above the first alloy layer 63 on the semiconductor substrate 10 and the mesa portions 71, 81, and 91.
  • the oxide layer 66 is provided in the contact hole 55 provided above the polycrystalline layer 165, and may be omitted above the first alloy layer 63 on the semiconductor substrate 10 and the mesa portions 71, 81, and 91.
  • the gate resistance of the semiconductor device 100 can be adjusted. Furthermore, depending on the magnitude of the gate resistance of the semiconductor device 100, it may be adjusted whether or not the oxide layer 66 is provided above the polycrystalline layer 165. In addition to the thickness of the oxide layer 66, the size of the gate resistance of the semiconductor device 100 may be adjusted by changing the area of the contact hole 55. The magnitude of the gate resistance of the semiconductor device 100 may be adjusted by providing a resistance layer instead of the oxide layer 66.
  • the contact hole 58 may be provided in the inter-active part gate wiring 131. That is, the contact hole 58 may function as a contact hole for connecting the front side metal layer 53 provided in the inter-active part gate wiring 131 and the polycrystalline layer 165. Also in the inter-active-part gate wiring 131, the gate resistance may be adjusted depending on the thickness of the oxide layer 66, the presence or absence of the oxide layer 66, the presence or absence of the resistance layer, and the area of the contact hole 58. .
  • FIG. 9B shows an example of the dd' cross section in FIG. 1A or FIG. 2B.
  • the dd' cross section is an XZ plane passing through the dummy trench section 30.
  • the polycrystalline layer 165 may be provided within the semiconductor substrate 10.
  • the dummy conductive portion 34 of this example is an example of the polycrystalline layer 165 provided in the semiconductor substrate 10.
  • a contact hole 56 may be provided above the dummy conductive section 34 .
  • Contact hole 56 functions as a contact hole for connecting emitter electrode 52 and polycrystalline layer 165.
  • the emitter electrode 52 is an example of the front side metal layer 53.
  • the presence or absence of the oxide layer 66, the thickness of the oxide layer 66, and the area of the contact hole 56 may be adjusted as appropriate.
  • a barrier metal layer 60, a first alloy layer 63, a plug layer 64, and an oxide layer 66 may be provided in the contact hole 56.
  • the contact hole 56 may be provided with a barrier metal layer 60, a first alloy layer 63, a plug layer 64, and an oxide layer 66 as disclosed in any of the embodiments of FIGS. 6A, 6B, or 8A.
  • the contact hole 56 may be provided with an initial metal film 67 as disclosed in any of the embodiments of FIGS. 4A, 4B, 5A, or 5B.
  • Contact hole 56 includes an oxide layer 66 as disclosed in any of the embodiments of FIGS. 3A, 3B, 4A, 4B, 5A, 5B, 7A, 7B, or 8B. It does not need to be provided.
  • the gate conductive portion 44 and the front metal layer 53 are connected via the connecting portion 25 and the contact hole 55, and the dummy conductive portion 34 and the emitter electrode 52 are connected to each other via the connecting portion 25 and the contact hole 55. are connected via contact holes 56.
  • the gate conductive part 44 and the front metal layer 53 may be connected through a contact hole 55, and the dummy conductive part 34 and the emitter electrode 52 may be connected through a connection part 25 and a contact hole 56. Good too.
  • FIG. 10A shows an example of a top view of the semiconductor device 100 including the temperature sensing section 180.
  • the semiconductor device 100 of this example includes a gate pad 112, a sense electrode 114, an anode pad 116, and a cathode pad 118.
  • the front metal layer 53 may include a gate pad 112, a sense electrode 114, an anode pad 116, and a cathode pad 118.
  • the front metal layer 53 may be electrically connected to a conductive member such as a lead frame.
  • the front metal layer 53 may be electrically connected to an external electrode of the semiconductor device 100 by wire bonding or the like. Note that the number and position of the front side metal layer 53 are not limited to this example.
  • the sense electrode 114 is electrically connected to a current sensing section 115 provided below the sense electrode 114.
  • Sense electrode 114 detects the current flowing through current sensing section 115.
  • Current sensing section 115 detects the current flowing through transistor section 70 .
  • the current sensing section 115 has a structure corresponding to the transistor section 70, and simulates the operation of the transistor section 70, so that a current proportional to the current flowing through the transistor section 70 flows therethrough. By using the current sensing section 115, the current flowing through the transistor section 70 can be monitored.
  • the temperature sensing section 180 is provided above or inside the semiconductor substrate 10. In this example, it is provided on the well region 17 between the transistor parts 70 in the center of the semiconductor device 100. Temperature sensing section 180 detects the temperature of active section 120.
  • the temperature sensing unit 180 may include a diode made of monocrystalline or polycrystalline silicon.
  • the temperature sensing unit 180 is used to detect the temperature of the semiconductor device 100 and protect the semiconductor chip from overheating.
  • Temperature sensing section 180 is connected to a constant current source. When the temperature of the semiconductor device 100 changes, the forward voltage of the current flowing through the temperature sensing section 180 changes.
  • the semiconductor device 100 can detect temperature based on a change in the forward voltage of the temperature sensing section 180.
  • the temperature sensing section 180 has a longitudinal direction in the Y-axis direction and a transversal direction in the X-axis direction, but is not limited thereto.
  • the anode pad 116 is electrically connected to the anode region of the temperature sensing section 180.
  • the anode pad 116 is electrically connected to the anode region of the temperature sensing section 180 by an anode wiring 117.
  • the cathode pad 118 is electrically connected to the cathode region of the temperature sensing section 180.
  • Cathode pad 118 is electrically connected to a cathode region of temperature sensing section 180 by cathode wiring 119 .
  • FIG. 10B is an example of an enlarged cross-sectional view of the temperature sensing section 180.
  • the temperature sensing section 180 of this example has the contact hole 58, any contact hole structure in other examples may be applied.
  • the temperature sensing section 180 includes a diode provided on the semiconductor substrate 10.
  • the temperature sensing unit 180 detects the temperature of the semiconductor device 100 by utilizing the fact that the current-voltage characteristics of the diode change depending on the temperature.
  • the temperature sensing section 180 is arranged above the semiconductor substrate 10 with an interlayer insulating film 184 interposed therebetween.
  • the interlayer insulating film 184 may be an HTO film.
  • the temperature sensing section 180 may be provided above the well region 17.
  • the temperature sensing section 180 of this example includes a cathode region 181, an anode region 182, an interlayer insulating film 184, a cathode electrode 186, and an anode electrode 187.
  • the cathode region 181 and the anode region 182 constitute a PN diode.
  • the cathode region 181 is formed of an N-type semiconductor and functions as a cathode of a PN diode.
  • Anode region 182 is formed of a P-type semiconductor and functions as an anode of a PN diode.
  • Cathode region 181 and anode region 182 are provided on interlayer insulating film 184.
  • the material of cathode region 181 and anode region 182 may be polysilicon.
  • the cathode region 181 and the anode region 182 are examples of the polycrystalline layer 165. That is, in the contact hole 58, the oxide layer 66 may or may not be provided above the cathode region 181 and the anode region 182. Oxide layer 66 may be provided only over either cathode region 181 or anode region 182. For example, the oxide layer 66 may be provided above the cathode region 181 and the oxide layer 66 may not be provided above the anode region 182. Conversely, the oxide layer 66 may be provided above the anode region 182 and not provided above the cathode region 181. Whether or not to form the oxide layer 66 may be determined in consideration of resistance so that the stability of the temperature sensing part 180 is not impaired.
  • the cathode electrode 186 is electrically connected to the cathode region 181 via the contact hole 58.
  • the cathode electrode 186 is an example of the front metal layer 53. That is, the cathode electrode 186 may be formed of the same material as the emitter electrode 52.
  • Cathode electrode 186 is electrically connected to cathode pad 118 through cathode wiring 119 .
  • the anode electrode 187 is electrically connected to the anode region 182 via the contact hole 58.
  • the anode electrode 187 is an example of the front side metal layer 53. That is, the anode electrode 187 may be formed of the same material as the emitter electrode 52.
  • Anode electrode 187 is electrically connected to anode pad 116 through anode wiring 117.
  • the interlayer insulating film 38 is provided on the upper surface of the cathode region 181 and the anode region 182.
  • a contact hole 58 may be formed in the interlayer insulating film 38 of the temperature sensing part 180.
  • Element regions such as the transistor section 70 and the diode section 80 may be provided below the temperature sensing section 180.
  • a collector region 22 is provided below the temperature sensing section 180 in this example. That is, the temperature sensing section 180 of this example is provided in the transistor section 70. However, the temperature sensing section 180 may be provided in the diode section 80 or may be provided in a region away from the active section 120 or near the edge termination structure section 140. Therefore, a high concentration region like the collector region 22 does not need to be formed below the temperature sensing section 180.
  • FIG. 11 is a flowchart showing an example of the manufacturing process of the semiconductor device 100.
  • step S100 an element structure on the front surface 21 side of the semiconductor device 100 is formed.
  • Step S100 may include a step of forming a dummy trench section 30 and a gate trench section 40 as the element structure on the front surface 21 side.
  • Step S100 may include a step of forming the base region 14, emitter region 12, contact region 15, etc. by ion implantation into the semiconductor substrate 10 as the element structure on the front surface 21 side.
  • step S102 an interlayer insulating film 38 is formed above the semiconductor substrate 10.
  • the interlayer insulating film 38 may be formed by laminating a plurality of insulating films.
  • step S104 contact holes are formed by etching the interlayer insulating film 38.
  • contact holes such as contact hole 54, contact hole 55, contact hole 56, and contact hole 58 may be formed in interlayer insulating film 38.
  • an initial metal film 67 for forming the first barrier metal portion 61 and the first alloy layer 63 is formed.
  • a predetermined initial metal film 67 is formed on the side wall of the interlayer insulating film 38 and the upper surface of the semiconductor substrate 10 in the contact hole 54 . That is, the initial metal film 67 is formed so as to be in contact with the interlayer insulating film 38 and the semiconductor substrate 10.
  • the initial metal film 67 may be made of a first metal.
  • the initial metal film 67 is a Ti film formed by sputtering.
  • the thickness of the initial metal film 67 may be 1 nm or more and 100 nm or less.
  • step S108 the semiconductor substrate 10 is annealed in a nitrogen atmosphere.
  • a first barrier metal portion 61 is formed on the side wall of the interlayer insulating film 38, and a first alloy layer 63 is formed on the upper surface of the semiconductor substrate 10.
  • the initial metal film 67 in contact with the interlayer insulating film 38 becomes the first barrier metal part 61
  • the initial metal film 67 in contact with the semiconductor substrate 10 becomes the first alloy layer 63.
  • the first barrier metal portion 61 in this example is a dense TiN film formed by annealing the Ti film on the sidewall of the interlayer insulating film 38.
  • the first alloy layer 63 in this example is a titanium silicide film formed by annealing a Ti film on the upper surface of the semiconductor substrate 10.
  • a TiN film is formed as the first barrier metal part 61, but if the material of the first barrier metal part 61 is not TiN, an initial metal film 67 of a different material may be formed.
  • the temperature of annealing may be 300 degrees or more and 1100 degrees or less.
  • Annealing for forming the first barrier metal part 61 may be performed before forming the second barrier metal part 62. Note that the initial metal film 67 may remain between the interlayer insulating film 38 and the first barrier metal portion 61 without reacting.
  • an oxide layer 66 is formed and etched.
  • the oxide layer 66 is formed.
  • the oxide layer 66 may be formed before forming the second barrier metal portion 62.
  • Oxide layer 66 is formed on the top surface of first alloy layer 63 in contact hole 54 .
  • the oxide layer 66 may be formed on the entire exposed surface of the first alloy layer 63 in the contact hole 54 .
  • Forming oxide layer 66 may include wet etching, dry etching, annealing, and depositing. A specific method for forming and etching the oxide layer 66 will be described later.
  • the first barrier metal portion 61 and/or the initial metal film 67 may be etched in the step of forming the oxide layer 66. Thereby, the first barrier metal portion 61 and/or the initial metal film 67 may be adjusted to have a predetermined thickness.
  • the first barrier metal portion 61 may be etched to a thickness of 1 nm or more and 10 nm or less.
  • the first barrier metal portion 61 and/or the initial metal film 67 may be completely removed by etching.
  • a second barrier metal portion 62 is formed above the first alloy layer 63.
  • the second barrier metal portion 62 may be formed below the contact hole 54 by being stacked on the first alloy layer 63 . If the oxide layer 66 remains on the first alloy layer 63, the second barrier metal portion 62 may be formed by laminating the oxide layer 66.
  • the second barrier metal part 62 may be formed on the side wall of the contact hole 54 by being stacked on the first barrier metal part 61 and/or the initial metal film 67.
  • the second barrier metal portion 62 may be formed in contact with the interlayer insulating film 38 on the side wall of the contact hole 54 when the first barrier metal portion 61 and/or the initial metal film 67 are completely removed.
  • the second barrier metal portion 62 in this example is a TiN film formed by sputtering.
  • step S114 the semiconductor substrate 10 is annealed in a nitrogen atmosphere.
  • the annealing conditions in step S114 may be the same as or different from the annealing conditions for forming the first barrier metal portion 61 and the first alloy layer 63 in step S108.
  • the annealing in this example is performed after the second barrier metal portion 62 is formed. Annealing of the second barrier metal portion 62 may be performed before forming the plug layer 64.
  • a plug layer 64 is formed.
  • tungsten is formed so as to fill the inside of the contact hole 54 by a CVD (Chemical Vapor Deposition) method. If the oxide layer 66 on the top surface of the first alloy layer 63 is not completely removed but remains partially, the oxide layer 66 on the top surface of the first alloy layer 63 is used as a metal diffusion prevention layer when forming the plug layer 64. It may work. By leaving the oxide layer 66 on the upper surface of the first alloy layer 63, it is possible to prevent the plug layer 64 from penetrating into the first alloy layer 63 when the plug layer 64 is formed by CVD.
  • step S118 the plug layer 64 is etched back.
  • unnecessary tungsten film outside the contact hole 54 may be removed.
  • the etch back may be performed by dry etching or CMP (Chemical Mechanical Polishing).
  • CMP Chemical Mechanical Polishing
  • the initial metal film 67, the first barrier metal part 61, and the second barrier metal part 62 on the interlayer insulating film 38 may also be removed.
  • the initial metal film 67, the first barrier metal part 61, and the second barrier metal part 62 on the interlayer insulating film 38 may be removed in a step different from the etch-back of the plug layer 64.
  • the initial metal film 67, the first barrier metal part 61, and the second barrier metal part 62 on the interlayer insulating film 38 do not need to be removed. Etching back of barrier metal layer 60 and plug layer 64 may be omitted.
  • the front side metal layer 53 may be formed above the semiconductor substrate 10. Further, after step S118, members on the back surface 23 side, such as the collector electrode 24, may be formed. After step S118, the back side lifetime control area 151 and the front side lifetime control area 152 may be formed.
  • FIG. 12A shows an example of the process of forming the oxide layer 66.
  • a method of forming the oxide layer 66 by etching will be described.
  • Steps S1100 to S1104 are an example of step S110 in FIG.
  • step S1100 at least one of the initial metal film 67 or the first barrier metal portion 61 is etched.
  • the initial metal film 67 on the upper surface of the first alloy layer 63 may be etched, and the first barrier metal portion 61 formed on the side wall of the interlayer insulating film 38 may be etched. If the initial metal film 67 remains on the surface of the first barrier metal part 61 opposite to the interlayer insulating film 38, the initial metal film 67 on the first barrier metal part 61 may be removed by etching. The remaining initial metal film 67 may be etched after the step of forming the first alloy layer 63 and before the step of forming the second barrier metal part 62.
  • At least one of the initial metal film 67 or the first barrier metal portion 61 is wet-etched, but dry etching may also be used.
  • Wet etching at least one of the initial metal film 67 or the first barrier metal portion 61 may include wet etching using hydrogen peroxide.
  • the wet etching chemical may be hydrogen peroxide, buffered hydrofluoric acid, hydrofluoric acid or other chemical such as ammonium hydroxide.
  • an oxide layer 66 may be formed during etching.
  • An oxide layer 66 may be formed on the upper surface of the first alloy layer 63 in the contact hole 54 .
  • the oxide layer 66 may be formed by oxidizing the upper surface of the first alloy layer 63 by wet etching.
  • the formed oxide layer 66 may be etched.
  • Etching oxide layer 66 may include wet etching oxide layer 66.
  • the wet etching chemical may be hydrogen peroxide, buffered hydrofluoric acid, hydrofluoric acid or other chemical such as ammonium hydroxide.
  • Etching oxide layer 66 may include dry etching oxide layer 66.
  • Etching oxide layer 66 may include physically etching oxide layer 66, such as by sputtering.
  • the oxide layer 66 may be etched until the top surface of the first alloy layer 63 is exposed. Furthermore, in the step of etching the oxide layer 66, the oxide layer 66 may be thinned and etched so that the oxide layer 66 remains on the upper surface of the first alloy layer 63. By adjusting the thickness of oxide layer 66, the resistance in contact hole 54 can be changed.
  • Each of the etching processes in steps S1100 to S1104 may be performed in the same etching process.
  • the initial metal film 67 and the oxide layer 66 may be etched in the same etching process, and the first barrier metal part 61 and the oxide layer 66 may be etched in the same etching process.
  • the formation of the oxide layer 66 and the etching of the oxide layer 66 may be repeated on the upper surface of the first alloy layer 63.
  • FIG. 12B shows an example of the process of forming the oxide layer 66.
  • a method of forming the oxide layer 66 by annealing will be described.
  • Steps S1110 to S1114 are an example of step S110 in FIG.
  • This example differs from the example of FIG. 12A in that step S1112 is an annealing stage. In this example, differences from FIG. 12A will be particularly explained.
  • the oxide layer 66 is formed by annealing the semiconductor substrate 10 in an oxygen atmosphere. As a result, an oxide layer 66 is formed on the upper surface of the first alloy layer 63. By selectively forming a mask on the upper surface of the first alloy layer 63, the oxide layer 66 is formed in the area where the mask is not formed, and the oxide layer 66 is not formed in the area where the mask is formed. You can.
  • FIG. 12C shows an example of the process of forming the oxide layer 66.
  • a method of forming oxide layer 66 by deposition will be described.
  • Steps S1120 to S1124 are an example of step S110 in FIG.
  • This example differs from the example of FIG. 12A in that step S1122 is a deposition stage. In this example, differences from FIG. 12A will be particularly explained.
  • the oxide layer 66 is deposited on the semiconductor substrate 10 by a CVD method, a sputtering method, or the like.
  • the oxide layer 66 may be, for example, an LTO (Low Temperature Oxide) film or an HTO film.
  • an oxide layer 66 is formed on the upper surface of the first alloy layer 63.
  • FIG. 12D shows an example of the process of forming the oxide layer 66.
  • the oxide layer 66 is selectively formed using a mask.
  • Steps S1130 to S1138 are an example of step S110 in FIG.
  • a mask is formed above the semiconductor substrate 10. For example, a mask is formed in the areas to be protected from etching. It is not necessary to form a mask on one of the first conductivity type region 161 or the second conductivity type region 162, but not on the other. A mask may be formed above the contact region 15 and no mask may be formed above the emitter region 12. If the oxide layer 66 is not formed above the polycrystalline layer 165, a mask may be formed in the contact hole 58 above the polycrystalline layer 165.
  • step S1132 at least one of the initial metal film 67 or the first barrier metal portion 61 is etched. In step S1132, at least one of the initial metal film 67 or the first barrier metal portion 61 may be etched using the same method as in FIG. 12A, FIG. 12B, or FIG. 12C.
  • the oxide layer 66 may be formed during the etching in step S1132.
  • the oxide layer 66 can be selectively formed.
  • the oxide layer 66 may be formed on a part of the upper surface of the first alloy layer 63 and not be formed on the other part. It is not necessary to form the oxide layer 66 in one of the first conductivity type region 161 or the second conductivity type region 162 and not to form the oxide layer 66 in the other.
  • Oxide layer 66 may be formed above emitter region 12 and oxide layer 66 may not be formed above contact region 15 . It is not necessary to form the oxide layer 66 in the contact hole 58 above the polycrystalline layer 165.
  • the oxide layer 66 may be etched.
  • the mask formed in step S1130 may be used to selectively etch the region where the oxide layer 66 is formed.
  • Oxide layer 66 may be selectively etched by forming a mask after forming oxide layer 66. Thereby, oxide layers 66 having different thicknesses can be formed.
  • step S11308 the mask provided above the semiconductor substrate 10 is removed. Thereafter, the process may proceed to step S112 in FIG. 11, and the second barrier metal portion 62 may be formed.
  • the oxide layer 66 may be selectively provided using a mask provided above the semiconductor substrate 10. After oxide layer 66 is formed, oxide layer 66 may be selectively etched using a mask. Further, the oxide layer 66 may be selectively formed using a mask. That is, by further performing steps S1130 to S1138 after performing steps S1130 to S1138, the oxide layer 66 is formed in a region different from the region performed the first time, and the formed oxide layer 66 is May be etched.
  • FIG. 13 shows an example of a method for manufacturing the semiconductor device 100.
  • a cross section near the contact hole 54 is shown along the flowchart of the manufacturing method shown in FIG. 12B.
  • an initial metal film 67 is formed on the sidewalls of the interlayer insulating film 38 and the top surface of the semiconductor substrate 10.
  • the initial metal film 67 in this example is formed on the upper surface of the front surface 21 .
  • the initial metal film 67 may also be formed on the upper surface of the interlayer insulating film 38.
  • step S1112 an oxide layer 66 is formed on the top surface of the first alloy layer 63.
  • the initial metal film 67 formed in step S106 is transformed into the first barrier metal portion 61 or the first alloy layer 63 by annealing in a nitrogen atmosphere. However, at least a portion of the initial metal film 67 may remain without reacting.
  • step S112 the second barrier metal portion 62 is formed inside the contact hole 54.
  • step S118 a plug layer 64 is formed inside the second barrier metal portion 62.
  • FIG. 14 is a flowchart showing the manufacturing process of a semiconductor device according to a comparative example. Steps S500 to S504 may be the same as steps S100 to S104 in FIG. 11, respectively.
  • step S506 a Ti film and a TiN film are formed inside the contact hole.
  • step S508 the semiconductor substrate 10 is annealed in a nitrogen atmosphere to form a dense TiN film from the Ti film on the sidewall of the interlayer insulating film 38.
  • a titanium silicide layer is formed on the upper surface of semiconductor substrate 10.
  • step S510 a plug layer 64 is formed inside the contact hole.
  • step S512 the plug layer 64 is etched back.
  • the Ti film and the TiN film are formed together, and the oxide layer 66 does not need to be formed on the upper surface of the first alloy layer 63. Therefore, there is no step of etching the oxide layer 66. Further, a part of the Ti film may not be nitrided and Ti, which has a hydrogen storage effect, may remain.
  • the semiconductor device 100 etches the oxide layer 66 formed on the top surface of the first alloy layer 63 to remove the unreacted first metal that has a hydrogen storage effect, thereby forming a MOS gate structure.
  • the semiconductor device 100 can select an appropriate structure depending on the contact hole and improve the characteristics of the semiconductor device 100.
  • SYMBOLS 10 Semiconductor substrate, 12... Emitter region, 14... Base region, 15... Contact region, 16... Accumulation region, 17... Well region, 18... Drift region, 20 ... Buffer region, 21... Front surface, 22... Collector region, 23... Back surface, 24... Collector electrode, 25... Connection portion, 26... Insulating film, 30 ... Dummy trench part, 31... Extension part, 32... Dummy insulating film, 33... Connection part, 34... Dummy conductive part, 38... Interlayer insulating film, 40... Gate Trench portion, 41... Extension portion, 42... Gate insulating film, 43... Connection portion, 44... Gate conductive portion, 50... Gate metal layer, 52... Emitter electrode, 53... ...Front side metal layer, 54...
  • Cathode pad 119... Cathode wiring, 120... Active part, 130... Outer periphery gate wiring, 131. ...Gate wiring between active parts, 140... Edge termination structure part, 151... Back side lifetime control region, 152... Front side lifetime control region, 161... First conductivity type Region, 162... Second conductivity type region, 165... Polycrystalline layer, 180... Temperature sensing portion, 181... Cathode region, 182... Anode region, 184... Interlayer insulating film, 186... Cathode electrode, 187... Anode electrode

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

半導体基板の上方にコンタクトホールを有する層間絶縁膜を形成する段階と、予め定められた第１金属を含む初期金属膜を前記半導体基板の上面および前記層間絶縁膜の側壁に形成する段階と、前記半導体基板の上面において、前記第１金属を含む第１合金層を形成する段階と、前記層間絶縁膜の側壁において、前記第１金属を含む第１バリアメタル部を形成する段階と、前記初期金属膜または前記第１バリアメタル部の少なくとも１つをエッチングする段階と、前記第１合金層の上面に酸化物層を形成する段階と、前記酸化物層をエッチングする段階と、前記第１合金層の上方に導電性の第２バリアメタル部を形成する段階と、前記第２バリアメタル部の上方にプラグ層を形成する段階と、を備える半導体装置の製造方法を提供する。

Description

半導体装置の製造方法
　本発明は、半導体装置の製造方法に関する。
　特許文献１には、「コンタクトホール」に「シリサイド層」を設けた半導体装置が記載されている。
［先行技術文献］
［特許文献］
　特許文献１　特開２００３－３１８３９６号公報
　特許文献２　特開２００７－３３５５５４号公報
　特許文献３　特開２００２－３３４８５０号公報
解決しようとする課題
　水素吸蔵合金を除去して閾値変動を抑制しつつ、コンタクト抵抗を低減することが好ましい。
一般的開示
　本発明の第１の態様においては、半導体基板の上方にコンタクトホールを有する層間絶縁膜を形成する段階と、前記コンタクトホールにおいて、予め定められた第１金属を含む初期金属膜を前記半導体基板の上面および前記層間絶縁膜の側壁に形成する段階と、前記半導体基板の上面において、前記第１金属を含む第１合金層を形成する段階と、前記層間絶縁膜の側壁において、前記第１金属を含む第１バリアメタル部を形成する段階と、前記コンタクトホールにおいて、前記初期金属膜または前記第１バリアメタル部の少なくとも１つをエッチングする段階と、前記コンタクトホールにおいて、前記第１合金層の上面に酸化物層を形成する段階と、前記コンタクトホールにおいて、前記酸化物層をエッチングする段階と、前記コンタクトホールにおいて、前記第１合金層の上方に導電性の第２バリアメタル部を形成する段階と、前記コンタクトホールにおいて、前記第２バリアメタル部の上方にプラグ層を形成する段階と、を備える半導体装置の製造方法を提供する。
　上記いずれかの前記半導体装置の製造方法において、前記第１合金層を形成する段階は、前記半導体基板の上面に設けられた前記初期金属膜をアニールする段階を含んでよい。
　上記いずれかの前記半導体装置の製造方法において、前記第１バリアメタル部を形成する段階は、前記層間絶縁膜の側壁に設けられた前記初期金属膜をアニールする段階を含んでよい。
　前記酸化物層を形成する段階は、前記半導体基板を酸素雰囲気中でアニールする段階を含んでよい。
　上記いずれかの前記半導体装置の製造方法において、前記第１合金層を形成する段階の後であって、前記第２バリアメタル部を形成する段階の前に、前記コンタクトホールにおいて、残存した前記初期金属膜をエッチングする段階を備えてよい。
　上記いずれかの前記半導体装置の製造方法において、前記初期金属膜および前記酸化物層は、同一のエッチング工程でエッチングされてよい。
　上記いずれかの前記半導体装置の製造方法において、前記酸化物層をエッチングする段階は、前記酸化物層をウエットエッチングする段階を含んでよい。
　上記いずれかの前記半導体装置の製造方法において、前記ウエットエッチングの薬液は、過酸化水素またはバッファードフッ酸であってよい。
　上記いずれかの前記半導体装置の製造方法において、前記酸化物層をエッチングする段階は、前記酸化物層をドライエッチングする段階を含んでよい。
　上記いずれかの前記半導体装置の製造方法において、前記酸化物層をエッチングする段階において、前記第１合金層の上面が露出するまで前記酸化物層をエッチングしてよい。
　上記いずれかの前記半導体装置の製造方法において、前記酸化物層をエッチングする段階において、前記酸化物層を薄膜化して、前記第１合金層の上面に前記酸化物層が残存するようにエッチングしてよい。
　上記いずれかの前記半導体装置の製造方法において、前記酸化物層は、前記半導体基板の上方に設けられたマスクを用いて選択的に設けられてよい。
　上記いずれかの前記半導体装置の製造方法において、前記半導体基板のおもて面に、前記半導体基板に設けられたドリフト領域よりもドーピング濃度の高い第１導電型の第１導電型領域を形成する段階を備えてよい。上記いずれかの前記半導体装置の製造方法において、前記半導体基板のおもて面に第２導電型の第２導電型領域を形成する段階を備えてよい。前記酸化物層の膜厚は、前記第２導電型領域の上方よりも前記第１導電型領域の上方において厚くてよい。
　上記いずれかの前記半導体装置の製造方法において、前記酸化物層は、前記第２導電型領域の上方には設けられなくてよい。
　上記いずれかの前記半導体装置の製造方法において、前記第１導電型領域は、前記半導体基板に設けられたトランジスタ部において、前記ドリフト領域の上方に設けられた第１導電型のエミッタ領域であってよい。上記いずれかの前記半導体装置の製造方法において、前記第２導電型領域は、前記半導体基板に設けられたトランジスタ部において、前記ドリフト領域の上方に設けられた第２導電型のベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域であってよい。
　上記いずれかの前記半導体装置の製造方法において、前記半導体基板の上方に、または、前記半導体基板中に多結晶層を形成する段階を備えてよい。上記いずれかの前記半導体装置の製造方法において、前記多結晶層の上方のコンタクトホールにおいて、前記多結晶層の上面に酸化物層を形成する段階を備えてよい。前記多結晶層の上面の前記酸化物層をエッチングする段階を備えてよい。
　上記いずれかの前記半導体装置の製造方法において、前記多結晶層は、ゲートパッドと電気的に接続されたゲート配線であってよい。
　上記いずれかの前記半導体装置の製造方法において、前記コンタクトホールを有し、前記半導体基板のおもて面から前記半導体基板の深さ方向に延伸したトレンチコンタクト部を形成する段階を備えてよい。
　上記いずれかの前記半導体装置の製造方法において、前記半導体基板の深さ方向において、前記半導体基板の中心よりもおもて面側に、おもて面側ライフタイム制御領域を形成する段階を備えてよい。
　上記いずれかの前記半導体装置の製造方法において、前記おもて面側ライフタイム制御領域は、前記半導体基板への粒子線の照射により形成されてよい。
　なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置１００の上面図の一例を示す。 図１Ａにおけるａ－ａ'断面の一例を示す。 半導体装置１００の変形例の上面図を示す。 半導体装置１００の変形例の上面図を示す。 半導体装置１００の変形例のｂ－ｂ'断面を示す。 半導体装置１００の断面の拡大図である。 半導体装置１００の断面の拡大図である。 変形例である半導体装置１００の断面の拡大図である。 変形例である半導体装置１００の断面の拡大図である。 変形例である半導体装置１００の断面の拡大図である。 変形例である半導体装置１００の断面の拡大図である。 変形例である半導体装置１００の断面の拡大図である。 変形例である半導体装置１００の断面の拡大図である。 変形例である半導体装置１００の断面の拡大図である。 変形例である半導体装置１００の断面の拡大図である。 変形例である半導体装置１００の断面の拡大図である。 変形例である半導体装置１００の断面の拡大図である。 図１Ａまたは図２Ｂにおけるｃ－ｃ'断面の一例を示す。 図１Ａまたは図２Ｂにおけるｄ－ｄ'断面の一例を示す。 温度センス部１８０を備える半導体装置１００の上面図の一例を示す。 温度センス部１８０における断面の拡大図の一例である。 半導体装置１００の製造工程の一例を示すフローチャートである。 酸化物層６６の形成工程の一例を示す。 酸化物層６６の形成工程の一例を示す。 酸化物層６６の形成工程の一例を示す。 酸化物層６６の形成工程の一例を示す。 半導体装置１００の製造方法の一例を示す。 比較例に係る半導体装置の製造工程を示すフローチャートである。
　以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
　本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
　本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
　本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。
　図１Ａは、半導体装置１００の上面図の一例を示す。本例の半導体装置１００は、トランジスタ部７０を備える半導体チップである。半導体装置１００は、半導体基板１０にＭＯＳゲート構造を有する半導体素子であれば、トランジスタに限定されない。
　トランジスタ部７０は、半導体基板１０の裏面側に設けられたコレクタ領域２２を半導体基板１０の上面に投影した領域である。コレクタ領域２２については後述する。トランジスタ部７０は、ＩＧＢＴ等のトランジスタを含む。本例では、トランジスタ部７０はＩＧＢＴである。なお、トランジスタ部７０は、ＭＯＳＦＥＴ等の他のトランジスタであってもよい。
　本図においては、半導体装置１００の活性部周辺の領域を示しており、他の領域を省略している。例えば、本例の半導体装置１００のＹ軸方向の負側の領域には、エッジ終端構造部が設けられてよい。エッジ終端構造部は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。なお、本例では、便宜上、Ｙ軸方向の負側のエッジについて説明するものの、半導体装置１００の他のエッジについても同様である。
　半導体基板１０は、半導体材料で形成された基板である。半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム基板であってよく、ダイヤモンド基板であってよく、その他の基板であってもよい。本例の半導体基板１０は、シリコン基板である。なお、本明細書で単に上面視と称した場合、半導体基板１０の上面側から見ることを意味している。半導体基板１０は、後述の通り、おもて面２１および裏面２３を有する。
　本例の半導体装置１００は、半導体基板１０のおもて面２１において、ゲートトレンチ部４０と、ダミートレンチ部３０と、エミッタ領域１２と、ベース領域１４と、コンタクト領域１５と、ウェル領域１７とを備える。また、本例の半導体装置１００は、半導体基板１０のおもて面２１の上方に設けられたエミッタ電極５２およびゲート金属層５０を備える。エミッタ電極５２およびゲート金属層５０は、後述するおもて面側金属層５３の一例である。ゲートトレンチ部４０は、半導体装置１００が備えるＭＯＳゲート構造の一例である。なお、本例の半導体装置１００は、ＭＯＳゲート構造を備えるトランジスタであるが、ＭＯＳゲート構造を備えるダイオードであってもよい。
　エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、エミッタ領域１２、ベース領域１４、コンタクト領域１５およびウェル領域１７の上方に設けられている。また、ゲート金属層５０は、接続部２５およびウェル領域１７の上方に設けられている。
　エミッタ電極５２およびゲート金属層５０は、金属を含む材料で形成される。エミッタ電極５２の少なくとも一部の領域は、アルミニウム（Ａｌ）等の金属、または、アルミニウム‐シリコン合金（ＡｌＳｉ）、アルミニウム‐シリコン‐銅合金（ＡｌＳｉＣｕ）等の金属合金で形成されてよい。ゲート金属層５０の少なくとも一部の領域は、アルミニウム（Ａｌ）等の金属、または、アルミニウム‐シリコン合金（ＡｌＳｉ）、アルミニウム‐シリコン‐銅合金（ＡｌＳｉＣｕ）等の金属合金で形成されてよい。エミッタ電極５２およびゲート金属層５０は、アルミニウム等で形成された領域の下層にチタンまたはチタン化合物等で形成されたバリアメタル層を有してよい。バリアメタル層については後述する。エミッタ電極５２およびゲート金属層５０は、互いに分離して設けられる。
　エミッタ電極５２およびゲート金属層５０は、層間絶縁膜３８を挟んで、半導体基板１０の上方に設けられる。層間絶縁膜３８は、図１Ａでは省略されている。層間絶縁膜３８には、コンタクトホール５４、コンタクトホール５５およびコンタクトホール５６が貫通して設けられている。
　コンタクトホール５５は、ゲート金属層５０とトランジスタ部７０内のゲート導電部とを接続部２５を介して電気的に接続する。コンタクトホール５５の内部には、タングステン等で形成されたプラグ層が形成されてもよい。プラグ層については後述する。
　コンタクトホール５６は、エミッタ電極５２とダミートレンチ部３０内のダミー導電部とを接続する。コンタクトホール５６の内部には、タングステン等で形成されたプラグ層が形成されてもよい。
　接続部２５は、エミッタ電極５２またはゲート金属層５０等のおもて面側金属層５３と接続される。一例において、接続部２５は、ゲート金属層５０とゲート導電部との間に設けられる。本例の接続部２５は、Ｘ軸方向に延伸して設けられ、ゲート導電部と電気的に接続されてよい。接続部２５は、エミッタ電極５２とダミー導電部との間にも設けられてよい。本例では、エミッタ電極５２とダミー導電部との間に接続部２５が設けられていない。接続部２５は、不純物がドープされたポリシリコン等の、導電性を有する材料である。本例の接続部２５は、Ｎ型の不純物がドープされたポリシリコン（Ｎ＋）である。接続部２５は、酸化膜等の絶縁膜等を介して、半導体基板１０のおもて面２１の上方に設けられる。
　ゲートトレンチ部４０は、半導体基板１０のおもて面２１側において、予め定められた延伸方向に延伸した複数のトレンチ部の一例である。ゲートトレンチ部４０は、予め定められた配列方向（本例ではＸ軸方向）に沿って予め定められた間隔で配列される。本例のゲートトレンチ部４０は、半導体基板１０のおもて面２１に平行であって配列方向と垂直な延伸方向（本例ではＹ軸方向）に沿って延伸する２つの延伸部分４１と、２つの延伸部分４１を接続する接続部分４３を有してよい。
　接続部分４３は、少なくとも一部が曲線状に形成されることが好ましい。ゲートトレンチ部４０の２つの延伸部分４１の端部を接続することで、延伸部分４１の端部における電界集中を緩和できる。ゲートトレンチ部４０の接続部分４３において、接続部２５を介して、ゲート金属層５０がゲート導電部と電気的に接続されてよい。
　ダミートレンチ部３０は、半導体基板１０のおもて面２１側において、予め定められた延伸方向に延伸した複数のトレンチ部の一例である。ダミートレンチ部３０は、エミッタ電極５２と電気的に接続されたトレンチ部である。ダミートレンチ部３０は、ゲートトレンチ部４０と同様に、予め定められた配列方向（本例ではＸ軸方向）に沿って予め定められた間隔で配列される。本例のダミートレンチ部３０は、半導体基板１０のおもて面２１においてＩ字形状を有するが、ゲートトレンチ部４０と同様に、半導体基板１０のおもて面２１においてＵ字形状を有してよい。即ち、ダミートレンチ部３０は、延伸方向に沿って延伸する２つの延伸部分と、２つの延伸部分を接続する接続部分を有してよい。
　本例のトランジスタ部７０は、２つのゲートトレンチ部４０と２つのダミートレンチ部３０を繰り返し配列させた構造を有する。即ち、本例のトランジスタ部７０は、１：１の比率でゲートトレンチ部４０とダミートレンチ部３０を有している。例えば、トランジスタ部７０は、２本の延伸部分４１の間に１本のダミートレンチ部３０を有する。
　但し、ゲートトレンチ部４０とダミートレンチ部３０の比率は本例に限定されない。ゲートトレンチ部４０の比率がダミートレンチ部３０の比率よりも大きくてよく、ダミートレンチ部３０の比率がゲートトレンチ部４０の比率よりも大きくてよい。ゲートトレンチ部４０とダミートレンチ部３０の比率は、２：３であってもよく、２：４であってもよい。また、トランジスタ部７０は、全てのトレンチ部をゲートトレンチ部４０として、ダミートレンチ部３０を有さなくてもよい。
　ウェル領域１７は、後述するドリフト領域１８よりも半導体基板１０のおもて面２１側に設けられた第２導電型の領域である。ウェル領域１７は、活性部１２０の周辺側に設けられるウェル領域の一例である。ウェル領域１７は、一例としてＰ＋型である。ウェル領域１７は、ゲート金属層５０が設けられる側の活性領域の端部から、予め定められた範囲で形成される。ウェル領域１７の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０の、ゲート金属層５０側の一部の領域は、ウェル領域１７に形成される。ゲートトレンチ部４０およびダミートレンチ部３０の延伸方向の端の底は、ウェル領域１７に覆われてよい。
　コンタクトホール５４は、トランジスタ部７０において、エミッタ領域１２およびコンタクト領域１５の各領域の上方に形成される。コンタクトホール５４は、Ｙ軸方向両端に設けられたウェル領域１７の上方には設けられていない。このように、層間絶縁膜には、１又は複数のコンタクトホール５４が形成されている。１又は複数のコンタクトホール５４は、延伸方向に延伸して設けられてよい。
　メサ部７１は、半導体基板１０のおもて面２１と平行な面内において、トレンチ部に隣接して設けられたメサ部である。メサ部とは、隣り合う２つのトレンチ部に挟まれた半導体基板１０の部分であって、半導体基板１０のおもて面２１から、各トレンチ部の最も深い底部の深さまでの部分であってよい。各トレンチ部の延伸部分を１つのトレンチ部としてよい。即ち、２つの延伸部分に挟まれる領域をメサ部としてよい。
　メサ部７１は、トランジスタ部７０において、ダミートレンチ部３０またはゲートトレンチ部４０の少なくとも１つに隣接して設けられる。メサ部７１は、半導体基板１０のおもて面２１において、ウェル領域１７と、エミッタ領域１２と、ベース領域１４と、コンタクト領域１５とを有する。メサ部７１では、エミッタ領域１２およびコンタクト領域１５が延伸方向において交互に設けられている。
　ベース領域１４は、半導体基板１０のおもて面２１側に設けられた第２導電型の領域である。ベース領域１４は、一例としてＰ－型である。ベース領域１４は、半導体基板１０のおもて面２１において、メサ部７１のＹ軸方向における両端部に設けられてよい。なお、図１Ａは、当該ベース領域１４のＹ軸方向の一方の端部のみを示している。
　エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度の高い第１導電型の領域である。本例のエミッタ領域１２は、一例としてＮ＋型である。エミッタ領域１２のドーパントの一例はヒ素（Ａｓ）である。エミッタ領域１２は、メサ部７１のおもて面２１において、ゲートトレンチ部４０と接して設けられる。エミッタ領域１２は、メサ部７１を挟んだ２本のトレンチ部の一方から他方まで、Ｘ軸方向に延伸して設けられてよい。エミッタ領域１２は、コンタクトホール５４の下方にも設けられている。
　また、エミッタ領域１２は、ダミートレンチ部３０と接してもよいし、接しなくてもよい。本例のエミッタ領域１２は、ダミートレンチ部３０と接している。
　コンタクト領域１５は、ベース領域１４の上方に設けられ、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のコンタクト領域１５は、一例としてＰ＋型である。本例のコンタクト領域１５は、メサ部７１のおもて面２１に設けられている。コンタクト領域１５は、メサ部７１を挟んだ２本のトレンチ部の一方から他方まで、Ｘ軸方向に設けられてよい。コンタクト領域１５は、ゲートトレンチ部４０またはダミートレンチ部３０と接してもよいし、接しなくてもよい。本例のコンタクト領域１５は、ダミートレンチ部３０およびゲートトレンチ部４０と接する。コンタクト領域１５は、コンタクトホール５４の下方にも設けられている。
　図１Ｂは、図１Ａにおけるａ－ａ'断面の一例を示す。ａ－ａ'断面は、トランジスタ部７０において、エミッタ領域１２を通過するＸＺ面である。本例の半導体装置１００は、ａ－ａ'断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。コレクタ電極２４は、半導体基板１０の裏面２３と接して設けられた裏面側金属層の一例である。エミッタ電極５２は、半導体基板１０および層間絶縁膜３８の上方に形成される。
　ドリフト領域１８は、半導体基板１０に設けられた第１導電型の領域である。本例のドリフト領域１８は、一例としてＮ－型である。ドリフト領域１８は、半導体基板１０において他のドーピング領域が形成されずに残存した領域であってよい。即ち、ドリフト領域１８のドーピング濃度は半導体基板１０のドーピング濃度であってよい。
　バッファ領域２０は、ドリフト領域１８よりも半導体基板１０の裏面２３側に設けられた第１導電型の領域である。本例のバッファ領域２０は、一例としてＮ型である。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、第２導電型のコレクタ領域２２に到達することを防ぐフィールドストップ層として機能してよい。なお、バッファ領域２０は、省略されてよい。
　コレクタ領域２２は、トランジスタ部７０において、バッファ領域２０の下方に設けられる。コレクタ領域２２は、第２導電型を有する。本例のコレクタ領域２２は、一例としてＰ＋型である。
　コレクタ電極２４は、半導体基板１０の裏面２３に形成される。コレクタ電極２４は、金属等の導電材料で形成される。コレクタ電極２４の材料は、エミッタ電極５２の材料と同一であってもよく、異なっていてもよい。
　ベース領域１４は、ドリフト領域１８の上方に設けられる第２導電型の領域である。ベース領域１４は、ゲートトレンチ部４０に接して設けられる。ベース領域１４は、ダミートレンチ部３０に接して設けられてよい。
　エミッタ領域１２は、ベース領域１４の上方に設けられる。エミッタ領域１２は、ベース領域１４とおもて面２１との間に設けられる。エミッタ領域１２は、ゲートトレンチ部４０と接して設けられる。エミッタ領域１２は、ダミートレンチ部３０と接してもよいし、接しなくてもよい。
　蓄積領域１６は、ドリフト領域１８よりも半導体基板１０のおもて面２１側に設けられる第１導電型の領域である。本例の蓄積領域１６は、一例としてＮ＋型である。但し、蓄積領域１６が設けられなくてもよい。
　蓄積領域１６は、ゲートトレンチ部４０に接して設けられる。蓄積領域１６は、ダミートレンチ部３０に接してもよいし、接しなくてもよい。蓄積領域１６のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。蓄積領域１６のイオン注入のドーズ量は、１．０Ｅ＋１２ｃｍ－２以上、１．０Ｅ＋１３ｃｍ－２以下であってよい。また、蓄積領域１６のイオン注入ドーズ量は、３．０Ｅ＋１２ｃｍ－２以上、６．０Ｅ＋１２ｃｍ－２以下であってもよい。蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、トランジスタ部７０のオン電圧を低減できる。
　１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０は、おもて面２１に設けられる。各トレンチ部は、おもて面２１からドリフト領域１８まで設けられる。エミッタ領域１２、ベース領域１４、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられる領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域１８に到達する。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通したものに含まれる。
　ゲートトレンチ部４０は、おもて面２１に形成されたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に形成される。ゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。ゲートトレンチ部４０は、おもて面２１において層間絶縁膜３８により覆われる。
　ゲート導電部４４は、半導体基板１０の深さ方向において、ゲート絶縁膜４２を挟んでメサ部７１側で隣接するベース領域１４と対向する領域を含む。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に、電子の反転層によるチャネルが形成される。
　ダミートレンチ部３０は、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、おもて面２１側に形成されたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って形成される。ダミー導電部３４は、ダミートレンチの内部に形成され、且つ、ダミー絶縁膜３２よりも内側に形成される。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミートレンチ部３０は、おもて面２１において層間絶縁膜３８により覆われてよい。
　層間絶縁膜３８は、半導体基板１０の上方に設けられる。本例の層間絶縁膜３８は、おもて面２１と接して設けられる。層間絶縁膜３８の上方には、エミッタ電極５２が設けられている。層間絶縁膜３８には、エミッタ電極５２と半導体基板１０とを電気的に接続するための１又は複数のコンタクトホール５４が設けられている。コンタクトホール５５およびコンタクトホール５６も同様に、層間絶縁膜３８を貫通して設けられてよい。層間絶縁膜３８の膜厚は、例えば１．０μｍであるが、これに限定されない。
　層間絶縁膜３８は、シリコン酸化膜であってよい。層間絶縁膜３８は、ＢＰＳＧ（Ｂｏｒｏ‐ｐｈｏｓｐｈｏ　Ｓｉｌｉｃａｔｅ　Ｇｌａｓｓ）膜であってもよいし、ＢＳＧ（ｂｏｒｏｓｉｌｉｃａｔｅ　ｇｌａｓｓ）膜であってもよいし、ＰＳＧ（Ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ　ｇｌａｓｓ）膜であってもよい。層間絶縁膜３８は、高温シリコン酸化（ＨＴＯ：Ｈｉｇｈ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｏｘｉｄｅ）膜を含んでもよい。
　裏面側ライフタイム制御領域１５１は、トランジスタ部７０に設けられてよい。但し、裏面側ライフタイム制御領域１５１は、省略されてよい。裏面側ライフタイム制御領域１５１は、半導体基板１０の内部に不純物を注入すること等により意図的にライフタイムキラーが形成された領域である。一例において、裏面側ライフタイム制御領域１５１は、半導体基板１０にヘリウムを注入することで形成される。裏面側ライフタイム制御領域１５１は、プロトンの注入によって形成されてもよい。裏面側ライフタイム制御領域１５１を設けることにより、ターンオフ時間を低減し、テイル電流を抑制することにより、スイッチング時の損失を低減することができる。
　ライフタイムキラーは、キャリアの再結合中心である。ライフタイムキラーは、格子欠陥であってよい。例えば、ライフタイムキラーは、空孔、複空孔、これらと半導体基板１０を構成する元素との複合欠陥、または転位であってよい。また、ライフタイムキラーは、ヘリウム、ネオンなどの希ガス元素、または、白金などの金属元素などでもよい。格子欠陥の形成には電子線、プロトンが用いられてよい。
　ライフタイムキラー濃度とは、キャリアの再結合中心濃度である。ライフタイムキラー濃度は、格子欠陥の濃度であってよい。例えばライフタイムキラー濃度とは、空孔、複空孔などの空孔濃度であってよく、これらの空孔と半導体基板１０を構成する元素との複合欠陥濃度であってよく、または転位濃度であってよい。また、ライフタイムキラー濃度とは、ヘリウム、ネオンなどの希ガス元素の化学濃度としてもよく、または、白金などの金属元素の化学濃度としてもよい。
　裏面側ライフタイム制御領域１５１は、半導体基板１０の深さ方向において、半導体基板１０の中心よりも裏面２３側に設けられる。本例の裏面側ライフタイム制御領域１５１は、バッファ領域２０に設けられる。本例の裏面側ライフタイム制御領域１５１は、ＸＹ平面において半導体基板１０の全面に設けられており、マスクを使用せずに形成できる。裏面側ライフタイム制御領域１５１は、ＸＹ平面において半導体基板１０の一部に設けられてもよい。裏面側ライフタイム制御領域１５１を形成するための不純物のドーズ量は、０．５Ｅ＋１０ｃｍ－２以上、１．０Ｅ＋１４ｃｍ－２以下であっても、５．０Ｅ＋１０ｃｍ－２以上、１．０Ｅ＋１３ｃｍ－２以下であってもよい。
　裏面側ライフタイム制御領域１５１は、裏面２３側からの注入により形成されてよい。これにより、半導体装置１００のおもて面２１側への影響を回避しやすくなる。例えば、裏面側ライフタイム制御領域１５１は、裏面２３側からヘリウムまたはプロトンを照射することにより形成される。ここで、裏面側ライフタイム制御領域１５１がおもて面２１側からの注入により形成されているか、裏面２３側からの注入により形成されているかは、ＳＲ法またはリーク電流の測定によって、おもて面２１側の状態を取得することで判断できる。
　図２Ａは、半導体装置１００の変形例の上面図を示す。本例においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。
　半導体基板１０は、上面視において端辺１０２を有する。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１０２を有する。本例においては、Ｘ軸およびＹ軸は、いずれかの端辺１０２と平行である。
　半導体基板１０には活性部１２０が設けられている。活性部１２０は、半導体装置１００が動作した場合に半導体基板１０のおもて面２１と裏面２３との間で、深さ方向に主電流が流れる領域である。活性部１２０の上方には、エミッタ電極５２が設けられているが本図では省略している。
　活性部１２０には、ＩＧＢＴ等のトランジスタ素子を含むトランジスタ部７０と、還流ダイオード（ＦＷＤ）等のダイオード素子を含むダイオード部８０の少なくとも一方が設けられている。図２Ａの例では、トランジスタ部７０およびダイオード部８０は、半導体基板１０のおもて面２１における所定の配列方向（本例ではＸ軸方向）に沿って、交互に配置されている。他の例では、活性部１２０には、トランジスタ部７０およびダイオード部８０の一方だけが設けられていてもよい。
　本例においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。トランジスタ部７０およびダイオード部８０は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。トランジスタ部７０およびダイオード部８０の延伸方向と、後述する各トレンチ部の長手方向とは同一であってよい。
　ダイオード部８０は、半導体基板１０の裏面２３側に設けられたカソード領域８２を半導体基板１０の上面に投影した領域である。カソード領域８２については後述する。半導体基板１０の裏面２３において、カソード領域８２以外の領域には、Ｐ＋型のコレクタ領域２２が設けられてよい。本明細書では、ダイオード部８０を、後述するゲート配線までＹ軸方向に延長した延長領域８５も、ダイオード部８０に含める場合がある。延長領域８５の裏面２３には、コレクタ領域２２が設けられてよい。
　半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。本例の半導体装置１００は、ゲートパッド１１２を有している。半導体装置１００は、アノードパッドおよびカソードパッド等のパッドを有してもよい。各パッドは、端辺１０２の近傍に配置されている。端辺１０２の近傍とは、上面視における端辺１０２と、エミッタ電極５２との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
　ゲートパッド１１２には、ゲート電位が印加される。ゲートパッド１１２は、活性部１２０のゲートトレンチ部４０のゲート導電部４４に電気的に接続される。半導体装置１００は、ゲートパッド１１２とゲートトレンチ部４０とを接続するゲート配線を備える。図２Ａにおいては、ゲート配線に斜線のハッチングを付している。
　本例のゲート配線は、外周ゲート配線１３０と、活性部間ゲート配線１３１とを有している。ゲート配線はゲート金属層５０や接続部２５のどちらか一方、あるいは、両方を適宜組み合わせて構成されてよい。外周ゲート配線１３０と、活性部間ゲート配線１３１は同じ構成であってよく、異なる構成であってもよい。外周ゲート配線１３０は、上面視において活性部１２０と半導体基板１０の端辺１０２との間に配置されている。本例の外周ゲート配線１３０は、上面視において活性部１２０を囲んでいる。上面視において外周ゲート配線１３０に囲まれた領域を活性部１２０としてもよい。また、外周ゲート配線１３０は、ゲートパッド１１２と接続されている。外周ゲート配線１３０は、半導体基板１０の上方に配置されている。外周ゲート配線１３０は、ゲート金属層５０および接続部２５より構成されてよい。
　活性部間ゲート配線１３１は、複数の活性部１２０の間に設けられている。図２Ａにおいては、Ｙ軸方向に２つの活性部１２０が並んで配置されている。半導体基板１０の内部の複数の活性部１２０の間に活性部間ゲート配線１３１を設けることで、半導体基板１０の各領域について、ゲートパッド１１２からの配線長のバラツキを低減できる。
　活性部間ゲート配線１３１は、活性部１２０のゲートトレンチ部と接続される。活性部間ゲート配線１３１は、半導体基板１０の上方に配置されている。本例の活性部間ゲート配線１３１は、ゲート金属層５０および接続部２５により構成されている。ゲート金属層５０は、アルミニウム等を含む金属層であってよい。
　活性部間ゲート配線１３１は、外周ゲート配線１３０と接続されてよい。本例の活性部間ゲート配線１３１は、Ｙ軸方向の略中央で一方の外周ゲート配線１３０から他方の外周ゲート配線１３０まで、活性部１２０を横切るように、Ｘ軸方向に延伸して設けられている。活性部間ゲート配線１３１により活性部１２０が分割されている場合、それぞれの分割領域において、トランジスタ部７０およびダイオード部８０がＸ軸方向に交互に配置されてよい。
　エッジ終端構造部１４０は、半導体基板１０のおもて面２１に設けられる。エッジ終端構造部１４０は、上面視において、活性部１２０と端辺１０２との間に設けられる。本例のエッジ終端構造部１４０は、外周ゲート配線１３０と端辺１０２との間に配置されている。エッジ終端構造部１４０は、半導体基板１０のおもて面２１側の電界集中を緩和する。エッジ終端構造部１４０は、活性部１２０を囲んで環状に設けられたガードリング、フィールドプレートおよびリサーフのうちの少なくとも一つを備えていてよい。
　図２Ｂは、半導体装置１００の変形例の上面図を示す。本例の半導体装置１００は、トランジスタ部７０およびダイオード部８０を備える。本図は、図２Ａにおける領域Ａの上面の拡大図である。
　本例の半導体装置１００は、半導体基板１０のおもて面２１側の内部に設けられたゲートトレンチ部４０、ダミートレンチ部３０、エミッタ領域１２、ベース領域１４、コンタクト領域１５およびウェル領域１７を備える。ゲートトレンチ部４０およびダミートレンチ部３０は、それぞれがトレンチ部の一例である。
　本例のダミートレンチ部３０は、ゲートトレンチ部４０と同様に、半導体基板１０のおもて面２１においてＵ字形状を有してよい。即ち、ダミートレンチ部３０は、延伸方向に沿って延伸する２つの延伸部分３１と、２つの延伸部分３１を接続する接続部分３３を有してよい。
　本例の半導体装置１００は、半導体基板１０のおもて面２１の上方に設けられたエミッタ電極５２およびゲート金属層５０を備える。エミッタ電極５２およびゲート金属層５０は互いに分離して設けられる。本例のトランジスタ部７０は、トランジスタ部７０とダイオード部８０との境界に位置する境界部９０を含む。但し、半導体装置１００は、境界部９０を備えなくてよい。
　境界部９０は、トランジスタ部７０に設けられ、ダイオード部８０と隣接する領域である。境界部９０は、半導体基板１０のおもて面２１においてコンタクト領域１５を有する。本例の境界部９０は、エミッタ領域１２を有さない。一例において、境界部９０のトレンチ部は、ダミートレンチ部３０である。本例の境界部９０は、Ｘ軸方向における両端がダミートレンチ部３０となるように配置されている。
　コンタクトホール５４は、ダイオード部８０において、ベース領域１４の上方に設けられる。コンタクトホール５４は、境界部９０において、コンタクト領域１５の上方に設けられる。いずれのコンタクトホール５４も、Ｙ軸方向両端に設けられたウェル領域１７の上方には設けられていない。
　メサ部９１は、境界部９０に設けられている。メサ部９１は、半導体基板１０のおもて面２１において、コンタクト領域１５を有する。本例のメサ部９１は、Ｙ軸方向の負側において、ベース領域１４およびウェル領域１７を有する。
　メサ部８１は、ダイオード部８０において、隣り合うダミートレンチ部３０に挟まれた領域に設けられる。メサ部８１は、半導体基板１０のおもて面２１において、ベース領域１４を有する。本例のメサ部８１は、Ｙ軸方向の負側においてウェル領域１７を有する。
　エミッタ領域１２は、メサ部７１に設けられているが、メサ部８１およびメサ部９１には設けられなくてよい。コンタクト領域１５は、メサ部７１およびメサ部９１に設けられているが、メサ部８１には設けられなくてよい。
　図２Ｃは、半導体装置１００の変形例のｂ－ｂ'断面を示す。本図は、図２Ｂのｂ－ｂ'断面に相当する。本例の半導体装置１００は、裏面側ライフタイム制御領域１５１およびおもて面側ライフタイム制御領域１５２を備える。但し、半導体装置１００は、裏面側ライフタイム制御領域１５１またはおもて面側ライフタイム制御領域１５２の一方を備えなくてもよい。本例の半導体装置１００は、バッファ領域２０の裏面２３側にコレクタ領域２２およびカソード領域８２を備える。
　コンタクト領域１５は、メサ部９１において、ベース領域１４の上方に設けられる。コンタクト領域１５は、メサ部９１において、ダミートレンチ部３０に接して設けられる。他の断面において、コンタクト領域１５は、メサ部７１のおもて面２１に設けられてよい。
　蓄積領域１６は、トランジスタ部７０およびダイオード部８０に設けられる。本例の蓄積領域１６は、トランジスタ部７０およびダイオード部８０の全面に設けられる。但し、蓄積領域１６は、ダイオード部８０に設けられなくてもよい。
　カソード領域８２は、ダイオード部８０において、バッファ領域２０の下方に設けられる。コレクタ領域２２とカソード領域８２との境界は、トランジスタ部７０とダイオード部８０との境界である。即ち、本例の境界部９０の下方には、コレクタ領域２２が設けられている。
　裏面側ライフタイム制御領域１５１は、トランジスタ部７０およびダイオード部８０の両方に設けられる。これにより、本例の半導体装置１００は、ダイオード部８０におけるリカバリーを速めて、スイッチング損失をさらに改善できる。裏面側ライフタイム制御領域１５１は、他の実施例の裏面側ライフタイム制御領域１５１と同様の方法により形成されてよい。
　おもて面側ライフタイム制御領域１５２は、半導体基板１０の深さ方向において、半導体基板１０の中心よりもおもて面２１側に設けられる。本例のおもて面側ライフタイム制御領域１５２は、ドリフト領域１８に設けられる。おもて面側ライフタイム制御領域１５２は、トランジスタ部７０およびダイオード部８０の両方に設けられる。おもて面側ライフタイム制御領域１５２は、ダイオード部８０と境界部９０に設けられ、トランジスタ部７０の一部には設けられなくてもよい。おもて面側ライフタイム制御領域１５２は、トランジスタ部７０およびダイオード部８０からのホールの注入を抑制して、逆回復損失を低減できる。
　おもて面側ライフタイム制御領域１５２は、裏面側ライフタイム制御領域１５１の形成方法のうち、任意の方法で形成されてよい。裏面側ライフタイム制御領域１５１およびおもて面側ライフタイム制御領域１５２を形成するための元素およびドーズ量などは、同一であっても異なっていてもよい。
　おもて面側ライフタイム制御領域１５２は、ダイオード部８０からトランジスタ部７０に延伸して設けられる。おもて面側ライフタイム制御領域１５２は、半導体基板１０のおもて面２１からの照射により形成されてよい。おもて面側ライフタイム制御領域１５２は、半導体基板１０の裏面２３側からの照射により形成されてもよい。本例のおもて面側ライフタイム制御領域１５２は、ゲートトレンチ部４０の下方に設けられる。おもて面側ライフタイム制御領域１５２を形成するための粒子線等が半導体装置１００のＭＯＳゲート構造を通過することで、ゲート酸化膜と半導体基板との界面において欠陥が生じる場合がある。
　半導体装置１００は、電力の制御等を行うためのパワー半導体装置であってよい。本例の半導体装置１００は、半導体基板１０の裏面２３側に裏面側金属層を備える縦型半導体構造を有してよい。但し、半導体装置１００は、裏面２３側に金属層を備えない横型半導体構造を有してもよい。
　なお、本例では、半導体装置１００として、トレンチゲート構造のＲＣ－ＩＧＢＴを例示して説明している。但し、半導体装置１００は、プレーナゲート構造の半導体装置であってもよいし、ダイオード等の他の半導体装置であってもよい。半導体装置１００は、ＮチャネルのＭＯＳＦＥＴを備えてもよいし、ＰチャネルのＭＯＳＦＥＴを備えてもよい。
　図３Ａは、半導体装置１００の断面の拡大図である。本例では、コンタクトホール５４の近傍における断面の拡大図を示す。本例の断面は、半導体基板１０のおもて面２１においてエミッタ領域１２を通過するＸＺ断面である。エミッタ領域１２は、第１導電型領域１６１の一例である。半導体装置１００は、バリアメタル層６０と、第１合金層６３と、プラグ層６４とを備える。本例の半導体装置１００は、後述する酸化物層６６を備えない。
　なお、本明細書においては、コンタクトホール５４を用いて、コンタクトホールの近傍の構造を説明する場合があるが、コンタクトホール５５およびコンタクトホール５６等の他のコンタクトホールについても同様の構造が適用されてもよい。即ち、バリアメタル層６０、第１合金層６３およびプラグ層６４は、コンタクトホール５５およびコンタクトホール５６等の他のコンタクトホールに設けられてもよい。後述するコンタクトホール５８についても同様に、バリアメタル層６０、第１合金層６３およびプラグ層６４が設けられてよい。後述の通り、コンタクトホール５４に酸化物層６６を残す場合においては、酸化物層６６がコンタクトホール５５およびコンタクトホール５６等の他のコンタクトホールに設けられてもよい。
　バリアメタル層６０は、コンタクトホール５４において、第１合金層６３の上方に設けられる。バリアメタル層６０は、コンタクトホール５４の底面および層間絶縁膜３８の側壁に設けられる。バリアメタル層６０は、層間絶縁膜３８の上面に接して設けられてもよい。本例のバリアメタル層６０は、コンタクトホール５４において、第１合金層６３の上面および層間絶縁膜３８の側壁に設けられる。バリアメタル層６０は、予め定められた導電性の第１金属を含む。第１金属は、チタン（Ｔｉ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、マグネシウム（Ｍｇ）、バナジウム（Ｖ）、ランタン（Ｌａ）、パラジウム（Ｐｄ）またはジルコニウム（Ｚｒ）の少なくとも１つであってよい。第１金属は、水素吸蔵効果のある金属であってよい。本例のバリアメタル層６０は、第１バリアメタル部６１および第２バリアメタル部６２を有する。但し、第１バリアメタル部６１は、半導体装置１００のいずれかの製造工程において除去されてもよい。
　第１バリアメタル部６１は、コンタクトホール５４において、層間絶縁膜３８の側壁に設けられる。第１バリアメタル部６１は、予め定められた導電性の第１金属を含む。例えば、第１バリアメタル部６１はＴｉＮである。第１バリアメタル部６１は、水素吸蔵合金であってよい。第１バリアメタル部６１は、第１金属を含む初期金属膜６７（不図示）をアニールすることにより形成される。本例の第１バリアメタル部６１は、初期金属膜６７として層間絶縁膜３８の側壁に成膜されたＴｉを、窒素雰囲気中でアニールすることによって形成されたＴｉＮである。
　第２バリアメタル部６２は、コンタクトホール５４において、第１バリアメタル部６１に積層される。第２バリアメタル部６２は、導電性の材料を含む。例えば、第２バリアメタル部６２は、ＴｉＮである。第２バリアメタル部６２は、半導体基板１０の上面に設けられた第１合金層６３と積層して設けられる。第２バリアメタル部６２は、導電性の材料のスパッタにより形成されてよい。本例の第２バリアメタル部６２は、スパッタにより形成されたＴｉＮである。第２バリアメタル部６２は、第１バリアメタル部６１および第１合金層６３と接して設けられてよい。
　第１合金層６３は、コンタクトホール５４の下方において、半導体基板１０の上面に設けられる。本例の第１合金層６３は、半導体基板１０の上面に設けられる。第１合金層は、第１金属を含む初期金属膜６７をアニールすることにより形成される。第１合金層６３は第１金属とコンタクトホール５４の底面にある層の構成元素からなる合金であってよい。一例として、半導体基板１０がシリコン基板である場合、第１合金層６３はシリサイド層であってよい。別の例として、半導体基板１０が炭化シリコン基板、窒化ガリウム基板またはダイヤモンド基板等である場合、第１合金層６３はこれらの基板材料と第１金属を含む合金層であってよい。本例の第１合金層６３は、初期金属膜６７としてコンタクトホール５４の底面に成膜されたＴｉをアニールすることによって形成されたチタンシリサイド層である。第１導電型領域１６１をはじめとするＮ型領域は、第１合金層６３と接する箇所でＮ型不純物が高濃度となるように形成され、接触抵抗が低減されてよい。
　第１バリアメタル部６１および第１合金層６３は、同一のアニール工程によって形成されてよい。例えば、層間絶縁膜３８の側壁においてＴｉＮの第１バリアメタル部６１が形成され、半導体基板１０の上面においてチタンシリサイドの第１合金層６３が形成される。なお、形成された全ての初期金属膜６７が第１バリアメタル部６１または第１合金層６３の形成に使用され、初期金属膜６７が残存しなくてよい。第１合金層６３の上に初期金属膜６７が残存してもよく、第１バリアメタル部６１が第１合金層６３または初期金属膜６７の上に形成されてもよい。
　プラグ層６４は、コンタクトホール５４において、バリアメタル層６０の上方に設けられる。プラグ層６４は、コンタクトホール５４において、第２バリアメタル部６２と接して設けられてよい。プラグ層６４は、コンタクトホール５４の内部に充填される導電性の材料である。プラグ層６４は、おもて面側金属層５３と異なる材料であってよい。例えば、プラグ層６４の材料は、タングステンである。なお、プラグ層６４は、コンタクトホール５４の外においても層間絶縁膜３８の上方において第２バリアメタル部６２と接して設けられてもよい。プラグ層６４が省略されて、おもて面側金属層５３がコンタクトホール５４の内部に充填されてもよい。
　層間絶縁膜３８は、コンタクトホール５４を有し、半導体基板１０の上方に設けられる。層間絶縁膜３８は、おもて面２１の上方に設けられた１層の絶縁膜を有するが、積層された複数の絶縁膜を有してもよい。層間絶縁膜３８は、ＢＰＳＧ等のシリコン酸化膜であってよい。
　第１バリアメタル部６１は、第２バリアメタル部６２よりも緻密である。第１バリアメタル部６１および第２バリアメタル部６２は、異なる成膜方法で形成されてよい。第１バリアメタル部６１は、層間絶縁膜３８の側壁に成膜されたＴｉのアニールによって形成されたＴｉＮ膜であってよい。第２バリアメタル部６２は、ＴｉＮのスパッタによって形成されたＴｉＮ膜であってよい。これにより、第１バリアメタル部６１は、第２バリアメタル部６２よりも緻密なＴｉＮ膜となってよい。第１バリアメタル部６１および第２バリアメタル部６２は、同一の材料を含んでよい。
　第１バリアメタル部６１が緻密に形成されることにより、プラグ層６４の形成時のダメージから層間絶縁膜３８を保護することができる。一方、スパッタで形成された第２バリアメタル部６２は、初期金属膜６７を形成する必要がないので、Ｔｉ等が残存することによる水素吸蔵効果の影響を回避することができる。但し、第２バリアメタル部６２は、第１バリアメタル部６１のように緻密な膜ではないので、プラグ層６４の形成時にプラグ層６４が第２バリアメタル部６２に侵入する場合がある。
　第１バリアメタル部６１の膜厚は、第２バリアメタル部６２の膜厚よりも薄くてよい。第１バリアメタル部６１の膜厚は、第１合金層６３の膜厚よりも薄くてよい。第１バリアメタル部６１は、緻密な膜が形成された後のエッチングによって薄膜化されてよい。緻密な膜が形成された後のエッチングは、薬液によって行ってよい。エッチングを行う薬液は、例えば、フッ化水素酸（フッ酸）、アンモニア過水、あるいは、硫酸などであってよい。アンモニア過水とは、アンモニア（ＮＨ４ＯＨ）、過酸化水素（Ｈ２Ｏ２）および水（Ｈ２Ｏ）の混合液である。緻密な膜が形成された後のエッチングは、ドライエッチングあるいは逆スパッタリングなどであってよい。第１バリアメタル部６１の膜厚は、１ｎｍ以上、１０ｎｍ以下であってよい。第１バリアメタル部６１の膜厚は、コンタクトホール５４において最も厚い位置での膜厚であってよい。第１バリアメタル部６１の膜厚は、層間絶縁膜３８の側壁全体において、予め定められた範囲に形成されてよい。第２バリアメタル部６２の膜厚は、１ｎｍ以上、１００ｎｍ以下であってよい。第１合金層６３の膜厚は、１ｎｍ以上、２００ｎｍ以下であってよい。
　第１バリアメタル部６１は、層間絶縁膜３８の側壁を覆ってよい。第１バリアメタル部６１の下端は、酸化物層６６と接してよい。即ち、コンタクトホール５４の底面および層間絶縁膜３８の側壁は、第１バリアメタル部６１および酸化物層６６で覆われていてよい。これにより、プラグ層６４の形成時のガスによって、層間絶縁膜３８および第１合金層６３が侵食されるのを回避することができる。酸化物層６６は、第１バリアメタル部６１をエッチングにより薄膜化する際に、第１合金層６３の上面に形成されてよい。
　コンタクトホール５４の開口幅Ｗ５４は、層間絶縁膜３８の上面におけるコンタクトホール５４のトレンチ配列方向における幅である。コンタクトホール５４の開口幅Ｗ５４は、１００ｎｍ以上、１０００ｎｍ以下であってよい。
　ここで、ライフタイム制御領域を形成するための電子線および粒子線等がＭＯＳゲート構造を通過すると、ＭＯＳゲート構造の酸化膜と半導体層との界面近傍に欠陥が発生する場合がある。そして、ＭＯＳゲート構造の近傍に水素吸蔵効果のあるＴｉなどの金属が存在すると、ゲート部に拡散する水素を吸蔵して、ＭＯＳゲート構造のダングリングボンドの水素終端を阻害して、閾値電圧が変動する場合がある。
　本例の半導体装置１００は、第１バリアメタル部６１を薄膜化することにより、水素吸蔵効果のある第１金属の残存量を低減することができる。これにより、水素吸蔵効果の影響を抑制して、ＭＯＳゲート構造のダングリングボンドの水素終端を促進することができる。これにより、閾値電圧の変動を抑制することができる。
　第１バリアメタル部６１を薄膜化する際に、第１合金層６３の上面に酸化物層６６が形成されることがある。半導体装置１００は、酸化物層６６を除去することにより、コンタクトホール５４における抵抗を減少させることができる。本例の半導体装置１００は、コンタクトホール５４における抵抗を減少させつつ、閾値電圧の変動を抑制することができる。また、半導体装置１００は、閾値電圧の変動を抑制しつつ、ライフタイム制御領域を形成できるので逆回復損失を低減することができる。
　なお、ライフタイム制御領域を形成するための電子線および粒子線は、半導体基板１０のおもて面２１側から照射する場合にＭＯＳゲート構造への影響が大きくなるが、半導体基板１０の裏面２３側から照射する場合にもＭＯＳゲート構造へ影響し得る。よって、半導体装置１００は、裏面２３側から照射する場合にもＭＯＳゲート構造のダメージを回復して、閾値電圧の変動を抑制できる。なお、半導体基板１０の裏面２３側から粒子線等を照射する場合、加速電圧が大きくなり装置が大型化するところ、本例の半導体装置１００では、おもて面２１から粒子線等を照射する影響を抑制できるので、より小型の装置でライフタイム制御領域を形成することができる。
　第１導電型領域１６１は、半導体基板１０のおもて面２１に設けられ、ドリフト領域１８よりもドーピング濃度の高い第１導電型の領域である。第１導電型領域１６１は、トランジスタ部７０のＮ型領域であってよい。本例の第１導電型領域１６１は、エミッタ領域１２であるがこれに限定されない。第１導電型領域１６１は、ＭＯＳＦＥＴのＮ型領域であってよい。第１導電型領域１６１は、トランジスタ部７０以外に設けられたＮ型領域であってよい。第１導電型領域１６１は、温度センスダイオードのＮ型領域であってよい。第１導電型領域１６１は、ＲＣ－ＩＧＢＴ等のダイオード部のＮ型領域であってもよい。
　図３Ｂは、半導体装置１００の断面の拡大図である。本例の断面は、おもて面２１においてコンタクト領域１５を通過する点で図３Ａの断面と相違する。コンタクト領域１５は、第２導電型領域１６２の一例である。本例では、図３Ａと相違する点について特に説明する。
　第２導電型領域１６２は、半導体基板１０のおもて面２１に設けられた第２導電型の領域である。第２導電型領域１６２は、トランジスタ部７０のＰ型領域であってよい。本例の第２導電型領域１６２は、コンタクト領域１５であるがこれに限定されない。第２導電型領域１６２は、ＭＯＳＦＥＴのＰ型領域であってよい。第２導電型領域１６２は、トランジスタ部７０以外に設けられたＰ型領域であってよい。第２導電型領域１６２は、温度センスダイオードのＰ型領域であってよい。第２導電型領域１６２は、ＲＣ－ＩＧＢＴ等のダイオード部のＰ型領域であってもよい。
　第２導電型領域１６２の上方におけるコンタクトホール５４の構造は、第１導電型領域１６１の上方におけるコンタクトホール５４の構造と同一であってもよいし、異なっていてもよい。即ち、バリアメタル層６０の膜厚および第１合金層６３の膜厚は、第１導電型領域１６１の上方と第２導電型領域１６２の上方とで、それぞれ同一であってよい。第２導電型領域１６２をはじめとするＰ型領域は、第１合金層６３と接する箇所でＰ型不純物が高濃度となるように形成され、接触抵抗が低減されてよい。
　図４Ａは、変形例である半導体装置１００の断面の拡大図である。本例の断面は、半導体基板１０のおもて面２１においてエミッタ領域１２を通過するＸＺ断面である。本例の半導体装置１００は、第１バリアメタル部６１を備えず、第２バリアメタル部６２と層間絶縁膜３８との間に初期金属膜６７を備える点で図３Ａの実施例と相違する。
　初期金属膜６７は、第１合金層６３を形成する工程において残存してよい。初期金属膜６７は第２バリアメタル部６２より緻密であってよい。初期金属膜６７はコンタクトホール５４において層間絶縁膜３８の側壁に設けられる。初期金属膜６７は層間絶縁膜３８の上面に接して設けられてもよい。第２バリアメタル部６２はコンタクトホール５４の底面および層間絶縁膜３８の側壁に設けられる。第２バリアメタル部６２は層間絶縁膜３８の上方に設けられてもよく、層間絶縁膜３８との間に初期金属膜６７が設けられてもよい。本例の第２バリアメタル部６２は、コンタクトホール５４において、第１合金層６３の上面および層間絶縁膜３８の側壁に設けられ、初期金属膜６７は層間絶縁膜３８の側壁と第２バリアメタル部６２との間に設けられる。
　第１バリアメタル部６１は、形成されなくてよく、形成されてもよい。第１バリアメタル部６１が形成される場合、第１合金層６３を形成する工程におけるアニール処理によって、第１バリアメタル部６１が初期金属膜６７の表面に形成された後で、第１バリアメタル部６１がすべて除去されてよい。
　図４Ｂは、変形例である半導体装置１００の断面の拡大図である。本例の断面は、半導体基板１０のおもて面２１においてコンタクト領域１５を通過するＸＺ面である。本例の半導体装置１００は、第１バリアメタル部６１を備えず、第２バリアメタル部６２と層間絶縁膜３８との間に初期金属膜６７を備える点で図３Ｂの実施例と相違する。
　図４Ａおよび図４Ｂの実施例においても、初期金属膜６７を薄膜化することにより、水素吸蔵効果のある第１金属の残存量を低減することができる。これにより、水素吸蔵効果の影響を抑制して、ＭＯＳゲート構造のダングリングボンドの水素終端を促進することができる。これにより、閾値電圧の変動を抑制することができる。
　図５Ａは、変形例である半導体装置１００の断面の拡大図である。本例の断面は、半導体基板１０のおもて面２１においてエミッタ領域１２を通過するＸＺ断面である。本例の半導体装置１００は、第１バリアメタル部６１と層間絶縁膜３８との間に初期金属膜６７を備える点で図３Ａの実施例と相違する。
　本例では、第１合金層６３を形成する工程におけるアニール処理によって、第１バリアメタル部６１が形成されるとともに、初期金属膜６７が残存している。第１バリアメタル部６１は、エッチングを経た後も一部が残存してよい。初期金属膜６７はコンタクトホール５４において層間絶縁膜３８の側壁に設けられる。初期金属膜６７は層間絶縁膜３８の上面に接して設けられてもよい。バリアメタル層６０はコンタクトホール５４の底面および層間絶縁膜３８の側壁に設けられる。バリアメタル層６０は層間絶縁膜３８の上方に設けられてもよく、層間絶縁膜３８との間に初期金属膜６７が設けられてもよい。本例のバリアメタル層６０は、コンタクトホール５４において、第１合金層６３の上面および層間絶縁膜３８の側壁に設けられ、初期金属膜６７は層間絶縁膜３８の側壁とバリアメタル層６０との間に設けられる。
　図５Ｂは、半導体装置１００の断面の拡大図である。本例の断面は、半導体基板１０のおもて面２１においてコンタクト領域１５を通過するＸＺ面である。本例の半導体装置１００は、第１バリアメタル部６１と層間絶縁膜３８との間に初期金属膜６７を備える点で図３Ｂの実施例と相違する。
　図５Ａおよび図５Ｂの実施例においても、第１バリアメタル部６１がエッチングによって薄くなることで、水素吸蔵効果の影響を抑制して、ＭＯＳゲート構造のダングリングボンドの水素終端を促進することができる。これにより、閾値電圧の変動を抑制することができる。
　図６Ａは、変形例である半導体装置１００の断面の拡大図である。本例では、コンタクトホール５４の近傍における断面の拡大図を示す。本例の断面は、半導体基板１０のおもて面２１においてエミッタ領域１２を通過するＸＺ断面である。本例では、酸化物層６６を備える点で図３Ａの実施例と相違する。本例の半導体装置１００は、第１バリアメタル部６１を備えない点で図３Ａの実施例と相違する。
　酸化物層６６は、コンタクトホール５４において、第１合金層６３の上面に設けられる。酸化物層６６は、第１合金層６３の上面と接してもよいし、バリアメタル層６０の下面と接してもよい。酸化物層６６は、第１合金層６３およびバリアメタル層６０と接して設けられてよい。即ち、酸化物層６６は、第１合金層６３とバリアメタル層６０との間に積層して設けられてよい。なお、第１合金層６３の上に第１バリアメタル部６１が形成されている場合、または初期金属膜６７が残存している場合に、酸化物層６６は第１バリアメタル部６１または初期金属膜６７の上に形成されてもよい。また、酸化物層６６はコンタクトホール５４において、層間絶縁膜３８の側壁と、第２バリアメタル部６２の下とに形成されてもよい。
　酸化物層６６は、第１合金層６３、第１バリアメタル部６１、または、初期金属膜６７を構成する元素を含んでよい。酸化物層６６は、半導体基板１０を構成する元素またはシリコンの酸化物を含んでよい。例えば、酸化物層６６は、シリコン酸化膜である。酸化物層６６の組成は、ＳｉＯ、ＳｉＯ２またはＳｉ２Ｏ３の少なくとも１つであってよい。酸化物層６６は、予め定められた導電性の第１金属を含んでよい。例えば、酸化物層６６は、チタンを含んでよく、チタン酸化膜を含んでよい。酸化物層６６の組成は、ＴｉＯ、ＴｉＯ２またはＴｉ２Ｏ３の少なくとも１つであってよい。酸化物層６６は、金属拡散防止層として機能するような緻密な膜であってよい。例えば、酸化物層６６は、プラグ層６４の形成時にプラグ層６４の拡散を防止して、プラグ層６４の形成時のダメージから第１合金層６３を保護することができる。
　酸化物層６６の膜厚は、第１合金層６３の膜厚よりも薄くてよい。酸化物層６６の膜厚は、第２バリアメタル部６２の膜厚よりも薄くてよい。酸化物層６６の膜厚は、０．５ｎｍ以上、４．０ｎｍ以下であってよい。例えば、酸化物層６６の膜厚は、２．５ｎｍである。酸化物層６６の膜厚は、コンタクトホール５４において最も厚い位置での膜厚であってよい。
　膜厚Ｄ６６ａは、第１導電型領域１６１の上方における、酸化物層６６の半導体基板１０の深さ方向における厚みである。膜厚Ｄ６６ａは、酸化物層６６の最も厚い位置での膜厚であってよい。膜厚Ｄ６６ａは、第１合金層６３の膜厚よりも薄くてよい。
　酸化物層６６は、エッチングなどの化学物質暴露によって形成されてよい。酸化物層６６は、第１合金層６３、第１バリアメタル部６１、または、初期金属膜６７の上面をエッチングすることにより形成されてよい。第１合金層６３の上面のエッチングは、ウエットエッチングであってもよく、ドライエッチングであってもよい。酸化物層６６は、第１合金層６３、第１バリアメタル部６１、または、初期金属膜６７の上面のドライエッチングによって形成されてよい。また、酸化物層６６は、第１合金層６３、第１バリアメタル部６１、または、初期金属膜６７の上面の酸化によって形成されてよい。酸化物層６６は、半導体基板１０を酸素雰囲気でアニールすることで形成されてよい。酸化物層６６は、第１合金層６３、第１バリアメタル部６１、初期金属膜６７、または層間絶縁膜３８上に堆積されることによって形成されてよい。
　バリアメタル層６０は、第２バリアメタル部６２を有する。バリアメタル層６０は、第１バリアメタル部６１を有さなくてよい。第１合金層６３の形成時に形成される第１バリアメタル部６１および／または第１バリアメタル部６１が形成されずに残った初期金属膜６７は、エッチングによって除去されてよい。本例の第２バリアメタル部６２は、層間絶縁膜３８の側壁と接して設けられてよい。
　本例の半導体装置１００は、金属拡散防止層として酸化物層６６を備えることにより、プラグ層６４の成膜時のバリア性を確保することができる。半導体装置１００においては、コンタクトホールごとに酸化物層６６を設けるか否かを決定してよく、酸化物層６６の膜厚を適宜変更してよい。
　図６Ｂは、変形例である半導体装置１００の断面の拡大図である。本例の断面は、おもて面２１においてコンタクト領域１５を通過する点で図６Ａの断面と相違する。本例では、図６Ａと相違する点について特に説明する。
　膜厚Ｄ６６ｂは、酸化物層６６の半導体基板１０の深さ方向における厚みである。特に、膜厚Ｄ６６ｂは、第２導電型領域１６２の上方における、酸化物層６６の半導体基板１０の深さ方向における厚みである。膜厚Ｄ６６ｂは、第１合金層６３の膜厚よりも薄くてよい。本例の第２導電型領域１６２の上方における酸化物層６６の膜厚Ｄ６６ｂは、第１導電型領域１６１の上方における酸化物層６６の膜厚Ｄ６６ａよりも薄い。
　酸化物層６６は、第１導電型領域１６１および第２導電型領域１６２の上方に形成された後に、第２導電型領域１６２の上方において選択的にエッチングされてよい。マスクを用いることにより、第１導電型領域１６１の上方と第２導電型領域１６２の上方とで別々に酸化物層６６を形成して、異なる膜厚の酸化物層６６を設けてよい。酸化物層６６の膜厚は、第２導電型領域１６２の上方よりも第１導電型領域１６１の上方において厚くてよい。本例では、第２導電型領域１６２の上方における酸化物層６６の厚さが第１導電型領域１６１の上方における酸化物層６６の厚さより薄いが、第１導電型領域１６１の上方における酸化物層６６の厚さが第２導電型領域１６２の上方における酸化物層６６の厚さが薄くてもよい。
　本例の半導体装置１００は、コンタクト領域１５の上方の酸化物層６６をエッチングすることで、正孔の引き抜きを改善してラッチアップを抑制しやすくすることができる。半導体装置１００は、半導体基板１０の上方において、酸化物層６６を残すことにより、プラグ層６４の形成時のダメージを低減することができる。
　図７Ａは、変形例である半導体装置１００の断面の拡大図である。本例の断面は、半導体基板１０のおもて面２１においてエミッタ領域１２を通過するＸＺ断面である。本例の半導体装置１００は、バリアメタル層６０およびプラグ層６４がコンタクトホール５４の外側において、層間絶縁膜３８の上方に設けられている点で、図３Ａの実施例と相違する。
　バリアメタル層６０は、コンタクトホール５４の外側において層間絶縁膜３８の上面に接して設けられてよい。プラグ層６４は、コンタクトホール５４の外側において層間絶縁膜３８の上方に第２バリアメタル部６２と接して設けられてよい。ただし、バリアメタル層６０のみがコンタクトホール５４の外側に設けられてプラグ層６４はコンタクトホール５４の内側のみに形成されてもよい。バリアメタル層６０およびプラグ層６４が層間絶縁膜３８上にも形成されることで、ワイヤボンドや樹脂封止等の実装時における信頼性を向上させることができる。また、バリアメタル層６０は、コンタクトホール５４の外側、内側ともに、第１バリアメタル部６１が形成されていなくてもよく、層間絶縁膜３８との間に初期金属膜６７が形成されていてもよい。一例として、バリアメタル層６０は、第１バリアメタル部６１が設けられず、第２バリアメタル部６２のみがコンタクトホール５４の内側および外側に設けられてよく、プラグ層６４は、コンタクトホール５４の内側にのみ設けられてよい。
　図７Ｂは、変形例である半導体装置１００の断面の拡大図である。本例の断面は、半導体基板１０のおもて面２１においてコンタクト領域１５を通過するＸＺ面である。本例の半導体装置１００は、バリアメタル層６０およびプラグ層６４がコンタクトホール５４の外側において、層間絶縁膜３８の上方に設けられている点で、図３Ｂの実施例と相違する。図７Ａおよび図７Ｂの実施例においても、半導体装置１００は、第１バリアメタル部６１または／および初期金属膜６７が、エッチングによって除去される、または、薄くなることで、水素吸蔵効果の影響を抑制して、ＭＯＳゲート構造のダングリングボンドの水素終端を促進することができる。これにより、閾値電圧の変動を抑制することができる。
　図８Ａは、変形例である半導体装置１００の断面の拡大図である。本例では、コンタクトホール５４の近傍における断面の拡大図を示す。本例の断面は、半導体基板１０のおもて面２１においてエミッタ領域１２を通過するＸＺ断面である。本例の半導体装置１００は、トレンチコンタクト部６５を備える点で図６Ａの実施例と相違する。
　トレンチコンタクト部６５は、コンタクトホール５４を有し、半導体基板１０のおもて面２１から半導体基板１０の深さ方向に延伸して設けられる。本例のトレンチコンタクト部６５の下端は、エミッタ領域１２の下端よりも浅い。トレンチコンタクト部６５の下端は、エミッタ領域１２の下端よりも深くてよい。本例のトレンチコンタクト部６５の下端は、ゲート導電部４４の上端よりも浅い。トレンチコンタクト部６５の下端は、ゲート導電部４４の上端よりも深くてよい。
　バリアメタル層６０は、トレンチコンタクト部６５において、第１バリアメタル部６１および第２バリアメタル部６２を有してよい。但し、第１バリアメタル部６１を除去して、第２バリアメタル部６２のみが設けられてもよい。第１バリアメタル部６１は、層間絶縁膜３８の側壁に接して設けられる。第１バリアメタル部６１は、おもて面２１の下方には設けられなくてよい。第１合金層６３は、トレンチコンタクト部６５において、半導体基板１０の側壁および半導体基板１０の上面に接して設けられる。
　酸化物層６６は、第１合金層６３と接している。酸化物層６６は、第１合金層６３と積層して設けられる。酸化物層６６は、トレンチコンタクト部６５において、第１合金層６３の上面および側面に設けられる。酸化物層６６は、酸化物層６６の形成時において、第１合金層６３の露出した面の全面に設けられてよい。
　バリアメタル層６０は、半導体基板１０の側壁に設けられた酸化物層６６と接して設けられる。本例の第２バリアメタル部６２は、第１バリアメタル部６１および酸化物層６６と接して設けられる。第２バリアメタル部６２は、層間絶縁膜３８の側壁に設けられた第１バリアメタル部６１と積層して設けられる。プラグ層６４は、コンタクトホール５４において、第２バリアメタル部６２の内側に設けられる。
　なお、本例の層間絶縁膜３８は、１層の絶縁膜を有するが、複数の絶縁膜を積層した積層構造を有してもよい。本例の半導体装置１００は、トレンチコンタクト部６５を設けることにより、半導体基板１０との接触面積を増加させ接触抵抗を低減することができる。トレンチコンタクト部６５をトランジスタ部７０に設けることにより、正孔の引き抜きを容易にしてラッチアップを抑制することができる。
　なお、本例の半導体装置１００は、第１導電型領域１６１の上方のトレンチコンタクト部６５に酸化物層６６を備えるが、酸化物層６６をエッチングにより除去してもよい。酸化物層６６は、エッチングにより薄膜化されてもよいし、完全に除去されてもよい。
　図８Ｂは、変形例である半導体装置１００の断面の拡大図である。本例の断面は、おもて面２１においてコンタクト領域１５を通過する点で図８Ａの断面と相違する。本例では、図８Ａと相違する点について特に説明する。
　酸化物層６６は、第１導電型領域１６１の上方に設けられ、第２導電型領域１６２の上方には設けられていない。即ち、酸化物層６６は、コンタクト領域１５の上方には設けられなくてよい。酸化物層６６は、第１導電型領域１６１および第２導電型領域１６２の上方に形成された後に、第２導電型領域１６２の上方において選択的に除去されてよい。酸化物層６６は、マスクを用いることにより、第１導電型領域１６１の上方のみに形成され、第２導電型領域１６２の上方には形成されなくてよい。
　本例の半導体装置１００は、コンタクト領域１５の上方の酸化物層６６を除去することで、正孔の引き抜きを改善してラッチアップを抑制しやすくすることができる。半導体装置１００は、エミッタ領域１２の上方において、酸化物層６６を設けることにより、プラグ層６４の形成時のダメージを低減することができる。
　本例では、トレンチコンタクト部６５を備える半導体装置１００において、第２導電型領域１６２の上方で酸化物層６６を省略したが、トレンチコンタクト部６５を備えない半導体装置１００においても同様に、酸化物層６６を省略して、或いは、設けてよい。即ち、図３Ａ、図３Ｂ、図４Ａ、図４Ｂ、図５Ａ、図５Ｂ、図６Ａ、図６Ｂ、図７Ａおよび図７Ｂのいずれの実施例においても酸化物層６６を省略して、或いは、設けてよい。また、本例では、第２導電型領域１６２の上方の酸化物層６６を省略したが、第１導電型領域１６１の上方の酸化物層６６を省略してもよい。また、本例においても、第１導電型領域１６１の上方と第２導電型領域１６２の上方とで酸化物層６６の厚さが同一であってもよく、異なってもよい。
　図９Ａは、図１Ａまたは図２Ｂにおけるｃ－ｃ'断面の一例を示す。ｃ－ｃ'断面は、活性部間ゲート配線１３１を通過するＹＺ面である。本例の活性部間ゲート配線１３１は、ゲート金属層５０および接続部２５を含む。ゲート金属層５０は、おもて面側金属層５３の一例である。接続部２５は、多結晶層１６５の一例である。多結晶層１６５は、半導体基板１０の上方、または、内部に設けられた多結晶層であり、半導体であってよく、金属であってよい。本例の多結晶層１６５は、ポリシリコン層である。別の例として、半導体基板１０が炭化シリコン基板である場合、多結晶層１６５は炭化シリコンを含む多結晶層であってよく、半導体基板１０が窒化ガリウム基板である場合、多結晶層１６５は窒化ガリウムを含む多結晶層であってよく、半導体基板１０がダイヤモンド基板である場合、多結晶層１６５はダイヤモンドを含む多結晶層であってよい。活性部間ゲート配線１３１の上方には、ポリイミド等の被覆層６８が設けられてよい。
　多結晶層１６５は、半導体基板１０の上方に設けられてよい。多結晶層１６５は、ゲート導電部４４と電気的に接続されている。なお、多結晶層１６５が省略されて、おもて面側金属層５３のみが活性部間ゲート配線１３１として機能してもよい。また、多結晶層１６５の上方のおもて面側金属層５３が省略されて、多結晶層１６５のみが活性部間ゲート配線１３１として機能してもよい。なお、本例では、活性部間ゲート配線１３１の断面を説明したが、外周ゲート配線１３０についても同様におもて面側金属層５３および多結晶層１６５が設けられてよい。
　おもて面側金属層５３は、半導体基板１０の上方に、絶縁膜２６を介して設けられる。おもて面側金属層５３の一部は、半導体基板１０の深さ方向において、多結晶層１６５と重複して設けられてよい。本例のおもて面側金属層５３は、多結晶層１６５の上方に設けられたコンタクトホール５５を介して、多結晶層１６５と電気的に接続される。おもて面側金属層５３は、エミッタ電極５２と同一の材料で形成されてよく、エミッタ電極５２と異なる材料であってもよい。
　コンタクトホール５５には、バリアメタル層６０、第１合金層６３およびプラグ層６４が設けられてよい。図６Ａ、図６Ｂまたは図８Ａのいずれかの実施例に開示されてように、コンタクトホール５５において、多結晶層１６５の上面には酸化物層６６が形成されてよい。コンタクトホール５５において、多結晶層１６５の上面の酸化物層６６がエッチングされてよい。コンタクトホール５５において、酸化物層６６がエッチングにより除去されてもよいし、酸化物層６６がエッチングによって除去されずに残されてもよい。コンタクトホール５５において、コンタクトホール５４等の他のコンタクトホールよりも薄い酸化物層６６が残されてもよい。
　コンタクトホール５５は、図３Ａ、図３Ｂ、図４Ａ、図４Ｂ、図５Ａ、図５Ｂ、図６Ａ、図６Ｂ、図７Ａまたは図７Ｂのいずれかの実施例に開示されたように、バリアメタル層６０、第１合金層６３、プラグ層６４、酸化物層６６および初期金属膜６７が設けられてよい。コンタクトホール５５において、酸化物層６６の有無を変更したり、酸化物層６６の膜厚を変更したりすることで、半導体装置１００のゲート抵抗を調整することができる。酸化物層６６に代えて、抵抗層を設けることで、半導体装置１００のゲート抵抗の大きさを調整してもよい。
　酸化物層６６の膜厚は、半導体基板１０、メサ部７１、８１、９１上の第１合金層６３の上方よりも多結晶層１６５の上方において薄くてよい。酸化物層６６は、多結晶層１６５の上方に設けられたコンタクトホール５５では省略されてよい。酸化物層６６の膜厚は、半導体基板１０、メサ部７１、８１、９１上の第１合金層６３の上方よりも多結晶層１６５の上方において厚くてよい。酸化物層６６は、多結晶層１６５の上方に設けられたコンタクトホール５５では設けられ、半導体基板１０、メサ部７１、８１、９１上の第１合金層６３の上方で省略されてもよい。多結晶層１６５の上方における酸化物層６６の膜厚を変更することにより、半導体装置１００のゲート抵抗の大きさを調整することができる。また、半導体装置１００のゲート抵抗の大きさに応じて、多結晶層１６５の上方に酸化物層６６を設けるか否かを調整してもよい。酸化物層６６の膜厚に加えて、コンタクトホール５５の面積を変更することで、半導体装置１００のゲート抵抗の大きさを調整してもよい。酸化物層６６に代えて、抵抗層を設けることで、半導体装置１００のゲート抵抗の大きさを調整してもよい。
　なお、コンタクトホール５８は、活性部間ゲート配線１３１に設けられてよい。即ち、コンタクトホール５８は、活性部間ゲート配線１３１に設けられたおもて面側金属層５３と多結晶層１６５とを接続するためのコンタクトホールとして機能してよい。活性部間ゲート配線１３１においても、酸化物層６６の膜厚の大きさ、酸化物層６６の有無、抵抗層の有無およびコンタクトホール５８の面積に応じてゲート抵抗の大きさを調整してよい。
　図９Ｂは、図１Ａまたは図２Ｂにおけるｄ－ｄ'断面の一例を示す。ｄ－ｄ'断面は、ダミートレンチ部３０を通過するＸＺ面である。
　多結晶層１６５は、半導体基板１０中に設けられてよい。本例のダミー導電部３４は、半導体基板１０中に設けられた多結晶層１６５の一例である。ダミー導電部３４の上方には、コンタクトホール５６が設けられてよい。コンタクトホール５６は、エミッタ電極５２と多結晶層１６５とを接続するためのコンタクトホールとして機能する。エミッタ電極５２は、おもて面側金属層５３の一例である。本例において、酸化物層６６の有無、酸化物層６６の膜厚の大きさおよびコンタクトホール５６の面積は適宜調整されてよい。
　コンタクトホール５６には、バリアメタル層６０、第１合金層６３、プラグ層６４および酸化物層６６が設けられてよい。コンタクトホール５６は、図６Ａ、図６Ｂまたは図８Ａのいずれかの実施例に開示されたように、バリアメタル層６０、第１合金層６３、プラグ層６４および酸化物層６６が設けられてよい。コンタクトホール５６には、図４Ａ、図４Ｂ、図５Ａまたは図５Ｂのいずれかの実施例に開示されたように、初期金属膜６７が設けられてよい。コンタクトホール５６には、図３Ａ、図３Ｂ、図４Ａ、図４Ｂ、図５Ａ、図５Ｂ、図７Ａ、図７Ｂまたは図８Ｂのいずれかの実施例に開示されたように、酸化物層６６が設けられなくてもよい。図１Ａ、図２Ｂ、図９Ａおよび図９Ｂでは、ゲート導電部４４とおもて面側金属層５３とは、接続部２５およびコンタクトホール５５を介して接続され、ダミー導電部３４とエミッタ電極５２とは、コンタクトホール５６を介して接続されている。ゲート導電部４４とおもて面側金属層５３とは、コンタクトホール５５を介して接続されてよく、ダミー導電部３４とエミッタ電極５２とは、接続部２５およびコンタクトホール５６を介して接続されてもよい。
　図１０Ａは、温度センス部１８０を備える半導体装置１００の上面図の一例を示す。本例の半導体装置１００は、ゲートパッド１１２、センス電極１１４、アノードパッド１１６およびカソードパッド１１８を備える。
　おもて面側金属層５３は、ゲートパッド１１２と、センス電極１１４と、アノードパッド１１６と、カソードパッド１１８とを含んでよい。おもて面側金属層５３は、リードフレーム等の導電性の部材と電気的に接続されてよい。おもて面側金属層５３は、ワイヤボンディング等によって、半導体装置１００の外部の電極と電気的に接続されてよい。なお、おもて面側金属層５３の個数および位置は、本例に限定されない。
　センス電極１１４は、センス電極１１４の下方に設けられた電流センス部１１５と電気的に接続されている。センス電極１１４は、電流センス部１１５に流れる電流を検出する。電流センス部１１５は、トランジスタ部７０に流れる電流を検出する。電流センス部１１５は、トランジスタ部７０に対応した構造を有しており、トランジスタ部７０の動作を模擬して、トランジスタ部７０に流れる電流に比例した電流が流れる。電流センス部１１５を用いることにより、トランジスタ部７０に流れる電流を監視できる。
　温度センス部１８０は、半導体基板１０の上部または内部に設けられる。本例では、半導体装置１００の中央部のトランジスタ部７０の間のウェル領域１７上に設けられている。温度センス部１８０は、活性部１２０の温度を検知する。温度センス部１８０は、単結晶または多結晶のシリコンで形成されるダイオードを有してよい。温度センス部１８０は、半導体装置１００の温度を検出して、半導体チップを過熱から保護するために用いられる。温度センス部１８０は、定電流源に接続される。半導体装置１００の温度が変化すると、温度センス部１８０に流れる電流の順方向電圧が変化する。半導体装置１００は、温度センス部１８０の順方向電圧の変化に基づいて、温度を検出することができる。温度センス部１８０は、Ｙ軸方向に長手方向を有し、Ｘ軸方向に短手方向を有するが、これに限られない。
　アノードパッド１１６は、温度センス部１８０のアノード領域と電気的に接続される。アノードパッド１１６は、アノード配線１１７によって、温度センス部１８０のアノード領域と電気的に接続されている。
　カソードパッド１１８は、温度センス部１８０のカソード領域と電気的に接続される。カソードパッド１１８は、カソード配線１１９によって、温度センス部１８０のカソード領域と電気的に接続されている。
　図１０Ｂは、温度センス部１８０における断面の拡大図の一例である。本例の温度センス部１８０は、コンタクトホール５８を有するが、他の実施例における任意のコンタクトホールの構造が適用されてよい。
　温度センス部１８０は、半導体基板１０に設けられたダイオードを有する。温度センス部１８０は、ダイオードの電流－電圧特性が温度に応じて変化することを利用して、半導体装置１００の温度を検出する。温度センス部１８０は、層間絶縁膜１８４を介して半導体基板１０の上方に配置されている。層間絶縁膜１８４は、ＨＴＯ膜であってよい。温度センス部１８０は、ウェル領域１７の上方に設けられてよい。本例の温度センス部１８０は、カソード領域１８１、アノード領域１８２、層間絶縁膜１８４、カソード電極１８６およびアノード電極１８７を有する。
　カソード領域１８１およびアノード領域１８２は、ＰＮダイオードを構成する。例えば、カソード領域１８１は、Ｎ型半導体で形成され、ＰＮダイオードのカソードとして機能する。アノード領域１８２は、Ｐ型半導体で形成され、ＰＮダイオードのアノードとして機能する。カソード領域１８１およびアノード領域１８２は、層間絶縁膜１８４上に設けられる。カソード領域１８１およびアノード領域１８２の材料は、ポリシリコンであってよい。
　カソード領域１８１およびアノード領域１８２は、多結晶層１６５の一例である。即ち、コンタクトホール５８において、カソード領域１８１およびアノード領域１８２の上方には、酸化物層６６が設けられてもよいし、設けられなくてもよい。カソード領域１８１またはアノード領域１８２のいずれかの上方にのみ酸化物層６６が設けられてよい。例えば、カソード領域１８１の上方には酸化物層６６が設けられ、アノード領域１８２の上方には、酸化物層６６が設けられなくてよい。反対に、アノード領域１８２の上方には酸化物層６６が設けられ、カソード領域１８１の上方には、酸化物層６６が設けられなくてよい。酸化物層６６を形成するか否かは、温度センス部１８０の安定性が損なわれないように抵抗を考慮して決定されてよい。
　カソード電極１８６は、コンタクトホール５８を介して、カソード領域１８１と電気的に接続される。カソード電極１８６は、おもて面側金属層５３の一例である。即ち、カソード電極１８６は、エミッタ電極５２と同一の材料で形成されてよい。カソード電極１８６は、カソード配線１１９により、カソードパッド１１８と電気的に接続されている。
　アノード電極１８７は、コンタクトホール５８を介して、アノード領域１８２と電気的に接続される。アノード電極１８７は、おもて面側金属層５３の一例である。即ち、アノード電極１８７は、エミッタ電極５２と同一の材料で形成されてよい。アノード電極１８７は、アノード配線１１７により、アノードパッド１１６と電気的に接続されている。
　層間絶縁膜３８は、カソード領域１８１およびアノード領域１８２の上面に設けられる。温度センス部１８０の層間絶縁膜３８には、コンタクトホール５８が形成されてよい。
　温度センス部１８０の下方には、トランジスタ部７０およびダイオード部８０等の素子領域が設けられてもよい。本例の温度センス部１８０の下方には、コレクタ領域２２が設けられている。即ち、本例の温度センス部１８０は、トランジスタ部７０に設けられている。但し、温度センス部１８０は、ダイオード部８０に設けられてもよく、活性部１２０から離れた領域、エッジ終端構造部１４０近傍に設けられてもよい。したがって、温度センス部１８０の下方には、コレクタ領域２２のような高濃度領域が形成されなくてもよい。
　図１１は、半導体装置１００の製造工程の一例を示すフローチャートである。ステップＳ１００において、半導体装置１００のおもて面２１側の素子構造を形成する。ステップＳ１００では、おもて面２１側の素子構造として、ダミートレンチ部３０およびゲートトレンチ部４０を形成する工程を含んでよい。ステップＳ１００では、おもて面２１側の素子構造として、半導体基板１０へのイオン注入によって、ベース領域１４、エミッタ領域１２およびコンタクト領域１５などを形成する工程を含んでよい。
　ステップＳ１０２において、半導体基板１０の上方に層間絶縁膜３８を形成する。層間絶縁膜３８は、複数の絶縁膜を積層して形成されてよい。ステップＳ１０４において、層間絶縁膜３８をエッチングすることによりコンタクトホールを形成する。ステップＳ１０４では、層間絶縁膜３８に、コンタクトホール５４、コンタクトホール５５、コンタクトホール５６およびコンタクトホール５８等のコンタクトホールを形成してよい。
　ステップＳ１０６において、第１バリアメタル部６１および第１合金層６３を形成するための初期金属膜６７を成膜する。本例では、コンタクトホール５４において、予め定められた初期金属膜６７を層間絶縁膜３８の側壁および半導体基板１０の上面に形成する。即ち、初期金属膜６７は、層間絶縁膜３８および半導体基板１０と接するように形成される。初期金属膜６７は、第１金属で構成されてよい。初期金属膜６７を処理することにより、バリアメタル層６０、第１合金層６３および酸化物層６６を形成してよい。例えば、初期金属膜６７は、スパッタで成膜したＴｉ膜である。初期金属膜６７の膜厚は、１ｎｍ以上、１００ｎｍ以下であってよい。
　ステップＳ１０８において、半導体基板１０を窒素雰囲気中でアニールする。これにより、層間絶縁膜３８の側壁に第１バリアメタル部６１を形成し、半導体基板１０の上面に第１合金層６３を形成する。このように、層間絶縁膜３８と接した初期金属膜６７が第１バリアメタル部６１となり、半導体基板１０と接した初期金属膜６７が第１合金層６３となる。本例の第１バリアメタル部６１は、層間絶縁膜３８の側壁のＴｉ膜のアニールによって形成された緻密なＴｉＮ膜である。本例の第１合金層６３は、半導体基板１０の上面のＴｉ膜のアニールによって形成されたチタンシリサイド膜である。本例では、第１バリアメタル部６１としてＴｉＮ膜を形成する場合について説明するが、第１バリアメタル部６１の材料がＴｉＮでない場合は、異なる材料の初期金属膜６７を成膜してよい。アニールの温度は、３００度以上、１１００度以下であってよい。第１バリアメタル部６１を形成するためのアニールは、第２バリアメタル部６２を形成する前に実行されてよい。なお、層間絶縁膜３８と第１バリアメタル部６１の間に、初期金属膜６７が反応しないで残存してもよい。
　ステップＳ１１０において、酸化物層６６を形成およびエッチングする。ステップＳ１１０において、半導体基板１０の上面に第１合金層６３を形成した後に、酸化物層６６を形成する。酸化物層６６は、第２バリアメタル部６２を形成する前に形成されてよい。酸化物層６６は、コンタクトホール５４において、第１合金層６３の上面に形成される。酸化物層６６は、コンタクトホール５４において第１合金層６３の露出した全面に形成されてよい。酸化物層６６を形成する段階は、ウエットエッチングする段階を含んでよく、ドライエッチングする段階を含んでよく、アニールする段階を含んでよく、堆積する段階を含んでよい。具体的な酸化物層６６の形成方法およびエッチング方法については後述する。
　酸化物層６６をエッチングにより形成する場合、酸化物層６６を形成する工程において、第１バリアメタル部６１および／または初期金属膜６７がエッチングされてよい。これにより、第１バリアメタル部６１および／または初期金属膜６７が予め定められた膜厚となるように調整してよい。第１バリアメタル部６１は、１ｎｍ以上、１０ｎｍ以下の膜厚となるようにエッチングされてよい。第１バリアメタル部６１および／または初期金属膜６７は、エッチングによって全て除去されてもよい。
　ステップＳ１１２において、第１合金層６３の上方に第２バリアメタル部６２を形成する。第２バリアメタル部６２は、コンタクトホール５４の下方において、第１合金層６３に積層して形成されてよい。酸化物層６６が第１合金層６３上に残る場合は、第２バリアメタル部６２は酸化物層６６に積層して形成されてよい。第２バリアメタル部６２は、コンタクトホール５４の側壁において、第１バリアメタル部６１および／または初期金属膜６７に積層して形成されてよい。第２バリアメタル部６２は、第１バリアメタル部６１および／または初期金属膜６７を全て除去する場合、コンタクトホール５４の側壁において、層間絶縁膜３８と接して形成されてよい。本例の第２バリアメタル部６２は、スパッタで形成したＴｉＮ膜である。
　ステップＳ１１４において、半導体基板１０を窒素雰囲気中でアニールする。ステップＳ１１４のアニールの条件は、ステップＳ１０８において第１バリアメタル部６１および第１合金層６３を形成するためのアニールの条件と同一であってもよいし、異なっていてもよい。本例のアニールは、第２バリアメタル部６２を形成した後に実行される。第２バリアメタル部６２のアニールは、プラグ層６４を形成する前に実行されてよい。
　ステップＳ１１６において、プラグ層６４を形成する。本例では、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法によりコンタクトホール５４の内部を埋め込むように、タングステンを形成する。第１合金層６３の上面の酸化物層６６が完全に除去されず一部が残される場合、第１合金層６３の上面の酸化物層６６は、プラグ層６４の形成時に金属拡散防止層として機能してよい。第１合金層６３の上面に酸化物層６６を残すことにより、プラグ層６４をＣＶＤで形成する場合に、プラグ層６４が第１合金層６３に侵入するのを防止することができる。
　ステップＳ１１８において、プラグ層６４をエッチバックする。これにより、コンタクトホール５４の外部の不要なタングステン膜が除去されてよい。エッチバックはドライエッチングあるいはＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）で行われてよい。タングステン膜が除去される際に、層間絶縁膜３８上の初期金属膜６７、第１バリアメタル部６１および第２バリアメタル部６２も除去されてよい。層間絶縁膜３８上の初期金属膜６７、第１バリアメタル部６１および第２バリアメタル部６２は、プラグ層６４のエッチバックとは別の工程で除去されてもよい。層間絶縁膜３８上の初期金属膜６７、第１バリアメタル部６１および第２バリアメタル部６２は除去されなくてもよい。バリアメタル層６０およびプラグ層６４のエッチバックは省略されてもよい。
　ステップＳ１１８の後、おもて面側金属層５３が半導体基板１０の上方に形成されてよい。また、ステップＳ１１８の後、コレクタ電極２４等の裏面２３側の部材が形成されてよい。ステップＳ１１８の後、裏面側ライフタイム制御領域１５１およびおもて面側ライフタイム制御領域１５２が形成されてよい。
　図１２Ａは、酸化物層６６の形成工程の一例を示す。本例では、エッチングによって酸化物層６６を形成する方法について説明する。ステップＳ１１００～ステップＳ１１０４は、図１１のステップＳ１１０の一例である。
　ステップＳ１１００において、初期金属膜６７または第１バリアメタル部６１の少なくとも１つをエッチングする。第１合金層６３の上面の初期金属膜６７をエッチングしてよく、層間絶縁膜３８の側壁に形成された第１バリアメタル部６１をエッチングしてよい。第１バリアメタル部６１の層間絶縁膜３８と反対側の面上に初期金属膜６７が残っている場合には、第１バリアメタル部６１上の初期金属膜６７をエッチングにより除去してよい。残存した初期金属膜６７のエッチングは、第１合金層６３を形成する段階の後であって、第２バリアメタル部６２を形成する段階の前に実行されてよい。
　本例では、初期金属膜６７または第１バリアメタル部６１の少なくとも１つをウエットエッチングするが、ドライエッチングであってもよい。初期金属膜６７または第１バリアメタル部６１の少なくとも１つをウエットエッチングする段階は、過酸化水素を用いてウエットエッチングする段階を含んでよい。ウエットエッチングの薬液は、過酸化水素であってよく、バッファードフッ酸であってよく、フッ酸または水酸化アンモニウム等の他の薬液であってよい。
　ステップＳ１１０２において、エッチング時に酸化物層６６を形成してよい。コンタクトホール５４において、第１合金層６３の上面に酸化物層６６を形成してよい。酸化物層６６は、ウエットエッチングによって、第１合金層６３の上面を酸化することで形成してよい。
　ステップＳ１１０４において、形成された酸化物層６６をエッチングしてよい。酸化物層６６をエッチングする段階は、酸化物層６６をウエットエッチングする段階を含んでよい。ウエットエッチングの薬液は、過酸化水素であってよく、バッファードフッ酸であってよく、フッ酸または水酸化アンモニウム等の他の薬液であってよい。酸化物層６６をエッチングする段階は、酸化物層６６をドライエッチングする段階を含んでよい。酸化物層６６をエッチングする段階は、酸化物層６６をスパッタリング等で物理的にエッチングする段階を含んでよい。
　酸化物層６６をエッチングする段階において、第１合金層６３の上面が露出するまで酸化物層６６をエッチングしてよい。また、酸化物層６６をエッチングする段階において、酸化物層６６を薄膜化して、第１合金層６３の上面に酸化物層６６が残存するようにエッチングしてよい。酸化物層６６の膜厚を調整することにより、コンタクトホール５４における抵抗を変更することができる。
　ステップＳ１１００～ステップＳ１１０４のそれぞれのエッチング工程は、同一のエッチング工程で実行されてよい。初期金属膜６７および酸化物層６６が同一のエッチング工程でエッチングされてよく、第１バリアメタル部６１および酸化物層６６が同一のエッチング工程でエッチングされてよい。同一のエッチング工程において、第１合金層６３の上面では、酸化物層６６の形成と酸化物層６６のエッチングが繰り返されてよい。
　図１２Ｂは、酸化物層６６の形成工程の一例を示す。本例では、アニールによって酸化物層６６を形成する方法について説明する。ステップＳ１１１０～ステップＳ１１１４は、図１１のステップＳ１１０の一例である。本例では、ステップＳ１１１２がアニールする段階となっている点で、図１２Ａの実施例と相違する。本例では、図１２Ａと相違する点について特に説明する。
　ステップＳ１１１２において、半導体基板１０を酸素雰囲気中でアニールすることにより、酸化物層６６を形成する。これにより、第１合金層６３の上面に酸化物層６６が形成される。第１合金層６３の上面にマスクを選択的に形成することにより、マスクが形成されていない領域に酸化物層６６を形成し、マスクが形成されている領域に酸化物層６６を形成しなくてもよい。
　図１２Ｃは、酸化物層６６の形成工程の一例を示す。本例では、堆積によって酸化物層６６を形成する方法について説明する。ステップＳ１１２０～ステップＳ１１２４は、図１１のステップＳ１１０の一例である。本例では、ステップＳ１１２２が堆積する段階となっている点で、図１２Ａの実施例と相違する。本例では、図１２Ａと相違する点について特に説明する。
　ステップＳ１１２２において、半導体基板１０にＣＶＤ法あるいはスパッタ法などで酸化物層６６を堆積する。酸化物層６６は、例えば、ＬＴＯ（Ｌｏｗ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｏｘｉｄｅ）膜、あるいは、ＨＴＯ膜であってよい。これにより、第１合金層６３の上面に酸化物層６６が形成される。第１合金層６３の上面にマスクを選択的に形成することにより、マスクが形成されていない領域に酸化物層６６を形成し、マスクが形成されている領域に酸化物層６６を形成しなくてもよい。
　図１２Ｄは、酸化物層６６の形成工程の一例を示す。本例では、マスクを用いて選択的に酸化物層６６を形成する場合について説明する。ステップＳ１１３０～ステップＳ１１３８は、図１１のステップＳ１１０の一例である。
　ステップＳ１１３０において、半導体基板１０の上方にマスクを形成する。例えば、エッチングから保護すべき領域にマスクを形成する。第１導電型領域１６１または第２導電型領域１６２の一方にマスクを形成して、他方にマスクを形成しなくてよい。コンタクト領域１５の上方にマスクを形成し、エミッタ領域１２の上方にマスクを形成しなくてよい。多結晶層１６５の上方に酸化物層６６を形成しない場合、多結晶層１６５の上方のコンタクトホール５８にマスクを形成してよい。
　ステップＳ１１３２において、初期金属膜６７または第１バリアメタル部６１の少なくとも１つをエッチングする。ステップＳ１１３２は、図１２Ａ、図１２Ｂまたは図１２Ｃと同一の方法で初期金属膜６７または第１バリアメタル部６１の少なくとも１つをエッチングしてよい。
　ステップＳ１１３４において、ステップＳ１１３２のエッチング時に酸化物層６６を形成してよい。本例では、半導体基板１０の上方にマスクを形成しているので、酸化物層６６を選択的に形成することができる。第１合金層６３の上面の一部に酸化物層６６を形成して、他の一部に酸化物層６６を形成しなくてよい。第１導電型領域１６１または第２導電型領域１６２の一方に酸化物層６６を形成して、他方に酸化物層６６を形成しなくてよい。エミッタ領域１２の上方に酸化物層６６を形成して、コンタクト領域１５の上方に酸化物層６６を形成しなくてよい。多結晶層１６５の上方のコンタクトホール５８には酸化物層６６を形成しなくてよい。
　ステップＳ１１３６において、酸化物層６６をエッチングしてよい。ステップＳ１１３０で形成したマスクを用いて、酸化物層６６が形成された領域を選択的にエッチングしてよい。酸化物層６６を形成した後にマスクを形成することにより、酸化物層６６を選択的にエッチングしてもよい。これにより、膜厚の異なる酸化物層６６を形成することができる。
　ステップＳ１１３８において、半導体基板１０の上方に設けられたマスクを除去する。その後、図１１のステップＳ１１２に進み、第２バリアメタル部６２が形成されてよい。
　このように、酸化物層６６は、半導体基板１０の上方に設けられたマスクを用いて選択的に設けられてよい。酸化物層６６が形成された後に、マスクを用いて選択的に酸化物層６６をエッチングしてもよい。また、マスクを用いて、選択的に酸化物層６６を形成してもよい。即ち、ステップＳ１１３０～ステップＳ１１３８を実行した後に、更にステップＳ１１３０～ステップＳ１１３８を実行することにより、１回目で実行した領域と異なる領域に酸化物層６６を形成して、形成した酸化物層６６をエッチングしてもよい。
　図１３は、半導体装置１００の製造方法の一例を示す。本例では、図１２Ｂで示した製造方法のフローチャートに沿って、コンタクトホール５４の近傍の断面を示している。
　ステップＳ１０６において、初期金属膜６７を層間絶縁膜３８の側壁および半導体基板１０の上面に形成する。本例の初期金属膜６７は、おもて面２１の上面に形成される。初期金属膜６７は、層間絶縁膜３８の上面にも形成されてよい。
　ステップＳ１１１２において、酸化物層６６が第１合金層６３の上面に形成される。ステップＳ１０６で形成された初期金属膜６７は、窒素雰囲気中でのアニールによって第１バリアメタル部６１または第１合金層６３に変化している。ただし、初期金属膜６７の少なくとも一部は、反応しないで残存してもよい。
　ステップＳ１１２において、第２バリアメタル部６２がコンタクトホール５４の内側に形成される。ステップＳ１１８において、プラグ層６４が第２バリアメタル部６２の内側に形成される。
　図１４は、比較例に係る半導体装置の製造工程を示すフローチャートである。ステップＳ５００～ステップＳ５０４は、図１１のステップＳ１００～ステップＳ１０４とそれぞれ同一であってよい。
　ステップＳ５０６において、コンタクトホールの内側にＴｉ膜およびＴｉＮ膜を形成する。ステップＳ５０８において、半導体基板１０を窒素雰囲気中でアニールすることにより、層間絶縁膜３８の側壁において、Ｔｉ膜から緻密なＴｉＮ膜を形成する。半導体基板１０の上面では、チタンシリサイド層が形成される。
　ステップＳ５１０において、コンタクトホールの内部にプラグ層６４を形成する。ステップＳ５１２において、プラグ層６４をエッチバックする。
　このように、比較例の半導体装置では、Ｔｉ膜およびＴｉＮ膜をまとめて形成しており、第１合金層６３の上面に酸化物層６６が形成されなくてよい。そのため、酸化物層６６をエッチングする工程も有さない。また、Ｔｉ膜の一部が窒化されずに、水素吸蔵効果のあるＴｉが残存する場合がある。
　これに対して、半導体装置１００は、第１合金層６３の上面に形成された酸化物層６６をエッチングすることにより、水素吸蔵効果のある未反応の第１金属を除去して、ＭＯＳゲート構造の周辺の欠陥を水素で終端して閾値電圧の変動を抑制しつつ、コンタクトホールにおける抵抗を低減することができる。また、半導体装置１００は、酸化物層６６を残存させる領域と除去する領域とを分けることにより、コンタクトホールに応じて適切な構造を選択して、半導体装置１００の特性を向上することができる。
　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
　請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１７・・・ウェル領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・おもて面、２２・・・コレクタ領域、２３・・・裏面、２４・・・コレクタ電極、２５・・・接続部、２６・・・絶縁膜、３０・・・ダミートレンチ部、３１・・・延伸部分、３２・・・ダミー絶縁膜、３３・・・接続部分、３４・・・ダミー導電部、３８・・・層間絶縁膜、４０・・・ゲートトレンチ部、４１・・・延伸部分、４２・・・ゲート絶縁膜、４３・・・接続部分、４４・・・ゲート導電部、５０・・・ゲート金属層、５２・・・エミッタ電極、５３・・・おもて面側金属層、５４・・・コンタクトホール、５５・・・コンタクトホール、５６・・・コンタクトホール、５８・・・コンタクトホール、６０・・・バリアメタル層、６１・・・第１バリアメタル部、６２・・・第２バリアメタル部、６３・・・第１合金層、６４・・・プラグ層、６５・・・トレンチコンタクト部、６６・・・酸化物層、６７・・・初期金属膜、６８・・・被覆層、７０・・・トランジスタ部、７１・・・メサ部、８０・・・ダイオード部、８１・・・メサ部、８２・・・カソード領域、８５・・・延長領域、９０・・・境界部、９１・・・メサ部、１００・・・半導体装置、１０２・・・端辺、１１２・・・ゲートパッド、１１４・・・センス電極、１１５・・・電流センス部、１１６・・・アノードパッド、１１７・・・アノード配線、１１８・・・カソードパッド、１１９・・・カソード配線、１２０・・・活性部、１３０・・・外周ゲート配線、１３１・・・活性部間ゲート配線、１４０・・・エッジ終端構造部、１５１・・・裏面側ライフタイム制御領域、１５２・・・おもて面側ライフタイム制御領域、１６１・・・第１導電型領域、１６２・・・第２導電型領域、１６５・・・多結晶層、１８０・・・温度センス部、１８１・・・カソード領域、１８２・・・アノード領域、１８４・・・層間絶縁膜、１８６・・・カソード電極、１８７・・・アノード電極

Claims (21)

  1. 　半導体基板の上方にコンタクトホールを有する層間絶縁膜を形成する段階と、
    　前記コンタクトホールにおいて、予め定められた第１金属を含む初期金属膜を前記半導体基板の上面および前記層間絶縁膜の側壁に形成する段階と、
    　前記半導体基板の上面において、前記第１金属を含む第１合金層を形成する段階と、
    　前記層間絶縁膜の側壁において、前記第１金属を含む第１バリアメタル部を形成する段階と、
    　前記コンタクトホールにおいて、前記初期金属膜または前記第１バリアメタル部の少なくとも１つをエッチングする段階と、
    　前記コンタクトホールにおいて、前記第１合金層の上面に酸化物層を形成する段階と、
    　前記コンタクトホールにおいて、前記酸化物層をエッチングする段階と、
    　前記コンタクトホールにおいて、前記第１合金層の上方に導電性の第２バリアメタル部を形成する段階と、
    　前記コンタクトホールにおいて、前記第２バリアメタル部の上方にプラグ層を形成する段階と、
    　を備える半導体装置の製造方法。
  2. 　前記第１合金層を形成する段階は、前記半導体基板の上面に設けられた前記初期金属膜をアニールする段階を含む
    　請求項１に記載の半導体装置の製造方法。
  3. 　前記第１バリアメタル部を形成する段階は、前記層間絶縁膜の側壁に設けられた前記初期金属膜をアニールする段階を含む
    　請求項１に記載の半導体装置の製造方法。
  4. 　前記酸化物層を形成する段階は、前記半導体基板を酸素雰囲気中でアニールする段階を含む
    　請求項１に記載の半導体装置の製造方法。
  5. 　前記第１合金層を形成する段階の後であって、前記第２バリアメタル部を形成する段階の前に、前記コンタクトホールにおいて、残存した前記初期金属膜をエッチングする段階を備える
    　請求項１に記載の半導体装置の製造方法。
  6. 　前記初期金属膜および前記酸化物層は、同一のエッチング工程でエッチングされる
    　請求項５に記載の半導体装置の製造方法。
  7. 　前記酸化物層をエッチングする段階は、前記酸化物層をウエットエッチングする段階を含む
    　請求項１に記載の半導体装置の製造方法。
  8. 　前記ウエットエッチングの薬液は、過酸化水素またはバッファードフッ酸である
    　請求項７に記載の半導体装置の製造方法。
  9. 　前記酸化物層をエッチングする段階は、前記酸化物層をドライエッチングする段階を含む
    　請求項１に記載の半導体装置の製造方法。
  10. 　前記酸化物層をエッチングする段階において、前記第１合金層の上面が露出するまで前記酸化物層をエッチングする
    　請求項１に記載の半導体装置の製造方法。
  11. 　前記酸化物層をエッチングする段階において、前記酸化物層を薄膜化して、前記第１合金層の上面に前記酸化物層が残存するようにエッチングする
    　請求項１に記載の半導体装置の製造方法。
  12. 　前記酸化物層は、前記半導体基板の上方に設けられたマスクを用いて選択的に設けられる
    　請求項１に記載の半導体装置の製造方法。
  13. 　前記半導体基板のおもて面に、前記半導体基板に設けられたドリフト領域よりもドーピング濃度の高い第１導電型の第１導電型領域を形成する段階と、
    　前記半導体基板のおもて面に第２導電型の第２導電型領域を形成する段階と、
    　を備え、
    　前記酸化物層の膜厚は、前記第２導電型領域の上方よりも前記第１導電型領域の上方において厚い
    　請求項１から１２のいずれか一項に記載の半導体装置の製造方法。
  14. 　前記酸化物層は、前記第２導電型領域の上方には設けられない
    　請求項１３に記載の半導体装置の製造方法。
  15. 　前記第１導電型領域は、前記半導体基板に設けられたトランジスタ部において、前記ドリフト領域の上方に設けられた第１導電型のエミッタ領域であり、
    　前記第２導電型領域は、前記半導体基板に設けられたトランジスタ部において、前記ドリフト領域の上方に設けられた第２導電型のベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域である
    　請求項１３に記載の半導体装置の製造方法。
  16. 　前記半導体基板の上方に、または、前記半導体基板中に多結晶層を形成する段階と、
    　前記多結晶層の上方のコンタクトホールにおいて、前記多結晶層の上面に酸化物層を形成する段階と、
    　前記多結晶層の上面の前記酸化物層をエッチングする段階と、
    　を備える
    　請求項１から１２のいずれか一項に記載の半導体装置の製造方法。
  17. 　前記多結晶層は、ゲートパッドと電気的に接続されたゲート配線である
    　請求項１６に記載の半導体装置の製造方法。
  18. 　前記コンタクトホールを有し、前記半導体基板のおもて面から前記半導体基板の深さ方向に延伸したトレンチコンタクト部を形成する段階を備える
    　請求項１から１２のいずれか一項に記載の半導体装置の製造方法。
  19. 　前記半導体基板の深さ方向において、前記半導体基板の中心よりもおもて面側に、おもて面側ライフタイム制御領域を形成する段階を備える
    　請求項１から１２のいずれか一項に記載の半導体装置の製造方法。
  20. 　前記おもて面側ライフタイム制御領域は、前記半導体基板への粒子線の照射により形成される
    　請求項１９に記載の半導体装置の製造方法。
  21. 　半導体基板の上方にコンタクトホールを有する層間絶縁膜を形成する段階と、
    　前記コンタクトホールにおいて、予め定められた第１金属を含む初期金属膜を前記半導体基板の上面および前記層間絶縁膜の側壁に形成する段階と、
    　前記半導体基板の上面において、前記第１金属を含む第１合金層を形成する段階と、
    　前記コンタクトホールにおいて、前記初期金属膜をエッチングする段階と、
    　前記コンタクトホールにおいて、前記第１合金層の上面に酸化物層を形成する段階と、
    　前記コンタクトホールにおいて、前記酸化物層をエッチングする段階と、
    　前記コンタクトホールにおいて、前記第１合金層の上方に導電性の第２バリアメタル部を形成する段階と、
    　前記コンタクトホールにおいて、前記第２バリアメタル部の上方にプラグ層を形成する段階と、
    　を備える半導体装置の製造方法。
PCT/JP2023/025208 2022-07-11 2023-07-06 半導体装置の製造方法 Ceased WO2024014402A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2024533689A JP7736198B2 (ja) 2022-07-11 2023-07-06 半導体装置の製造方法
DE112023000329.7T DE112023000329T5 (de) 2022-07-11 2023-07-06 Verfahren zum herstellen einer halbleitervorrichtung
CN202380015503.3A CN118369758A (zh) 2022-07-11 2023-07-06 半导体装置的制造方法
US18/749,528 US20240339330A1 (en) 2022-07-11 2024-06-20 Method for manufacturing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-111117 2022-07-11
JP2022111117 2022-07-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/749,528 Continuation US20240339330A1 (en) 2022-07-11 2024-06-20 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
WO2024014402A1 true WO2024014402A1 (ja) 2024-01-18

Family

ID=89536639

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/025208 Ceased WO2024014402A1 (ja) 2022-07-11 2023-07-06 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20240339330A1 (ja)
JP (1) JP7736198B2 (ja)
CN (1) CN118369758A (ja)
DE (1) DE112023000329T5 (ja)
WO (1) WO2024014402A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661181A (ja) * 1992-08-11 1994-03-04 Sony Corp バリアメタルの形成方法
JPH0697111A (ja) * 1992-09-11 1994-04-08 Sony Corp バリアメタルの形成方法
JP2006294861A (ja) * 2005-04-11 2006-10-26 Tokyo Electron Ltd 成膜方法、前処理方法および成膜システム
JP2007214538A (ja) * 2006-01-11 2007-08-23 Renesas Technology Corp 半導体装置およびその製造方法
JP2007250624A (ja) * 2006-03-14 2007-09-27 Fujitsu Ltd 半導体装置の製造方法
JP2020013828A (ja) * 2018-07-13 2020-01-23 富士電機株式会社 半導体装置および製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475893B2 (en) 2001-03-30 2002-11-05 International Business Machines Corporation Method for improved fabrication of salicide structures
JP4004843B2 (ja) 2002-04-24 2007-11-07 Ｎｅｃエレクトロニクス株式会社 縦型ｍｏｓｆｅｔの製造方法
JP2007335554A (ja) 2006-06-14 2007-12-27 Sanyo Electric Co Ltd 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661181A (ja) * 1992-08-11 1994-03-04 Sony Corp バリアメタルの形成方法
JPH0697111A (ja) * 1992-09-11 1994-04-08 Sony Corp バリアメタルの形成方法
JP2006294861A (ja) * 2005-04-11 2006-10-26 Tokyo Electron Ltd 成膜方法、前処理方法および成膜システム
JP2007214538A (ja) * 2006-01-11 2007-08-23 Renesas Technology Corp 半導体装置およびその製造方法
JP2007250624A (ja) * 2006-03-14 2007-09-27 Fujitsu Ltd 半導体装置の製造方法
JP2020013828A (ja) * 2018-07-13 2020-01-23 富士電機株式会社 半導体装置および製造方法

Also Published As

Publication number Publication date
US20240339330A1 (en) 2024-10-10
JPWO2024014402A1 (ja) 2024-01-18
DE112023000329T5 (de) 2024-08-14
JP7736198B2 (ja) 2025-09-09
CN118369758A (zh) 2024-07-19

Similar Documents

Publication Publication Date Title
US11094810B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6863479B2 (ja) 半導体装置およびその製造方法
JP7803330B2 (ja) 半導体装置および半導体装置の製造方法
CN113937159A (zh) 半导体装置
JP6733829B2 (ja) 半導体装置
JP2020077674A (ja) 半導体装置および製造方法
JP7848526B2 (ja) 半導体装置
JP6984749B2 (ja) 半導体装置の製造方法および半導体装置
WO2018052098A1 (ja) 半導体装置およびその製造方法
WO2022004084A1 (ja) 半導体装置
US12563813B2 (en) Semiconductor device and method of manufacturing semiconductor device
US11302805B2 (en) Semiconductor device and manufacturing method to manufacture semiconductor device
US20240339517A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP7736198B2 (ja) 半導体装置の製造方法
US12439622B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP7677444B2 (ja) 半導体装置の製造方法および半導体装置
JP7752057B2 (ja) 半導体装置およびその製造方法
US20250194207A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20260082685A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20260123014A1 (en) Semiconductor device and manufacturing method thereof
JP7364027B2 (ja) 半導体装置およびその製造方法
US20250089307A1 (en) Semiconductor device
CN118556294A (zh) 半导体装置及其制造方法
WO2024214461A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23839574

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202380015503.3

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 112023000329

Country of ref document: DE

Ref document number: 2024533689

Country of ref document: JP

122 Ep: pct application non-entry in european phase

Ref document number: 23839574

Country of ref document: EP

Kind code of ref document: A1