WO2024014211A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2024014211A1
WO2024014211A1 PCT/JP2023/021824 JP2023021824W WO2024014211A1 WO 2024014211 A1 WO2024014211 A1 WO 2024014211A1 JP 2023021824 W JP2023021824 W JP 2023021824W WO 2024014211 A1 WO2024014211 A1 WO 2024014211A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
base plate
metal filling
semiconductor device
metal
Prior art date
Application number
PCT/JP2023/021824
Other languages
English (en)
French (fr)
Inventor
太一 伊藤
悦宏 小平
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to CN202380018201.1A priority Critical patent/CN118715611A/zh
Priority to DE112023000404.8T priority patent/DE112023000404T5/de
Publication of WO2024014211A1 publication Critical patent/WO2024014211A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads

Definitions

  • the present invention relates to a semiconductor device and a method for manufacturing a semiconductor device.
  • silicon carbide formed bodies made of silicon carbide (SiC) and metal composites have been used as heat dissipation base plates for power semiconductor modules.
  • the silicon carbide formed body is manufactured by impregnating a metal composite material into a molded body made of fired silicon carbide.
  • a cooling body is attached to the heat dissipation base plate with screws or the like.
  • the heat dissipation base plate is provided with through holes for fastening the cooling body with screws.
  • a heat dissipation component has been proposed in which the outer periphery of a through hole is a metal part made of aluminum or an alloy thereof, and the rest is made of an aluminum-silicon carbide composite material part (Patent Document 1). Furthermore, a heat spreader has been proposed that is composed of a coating layer and a frame and has a groove along the outer edge of an internal base material on one of the front and back surfaces (Patent Document 2). Further, a semiconductor module has been proposed that has a heat sink attached to a base plate, which is a heat dissipating cooling body made of MgSiC, via thermal paste and a metal ring (Patent Document 3). Furthermore, a bonded substrate has been proposed in which a thinned portion is formed at the opening of a through hole of a metal base plate, and a metal reinforcing film is formed in the thinned portion (Patent Document 4).
  • JP2003-204022A International Publication No. 2009/098865 Japanese Patent Application Publication No. 2018-181893 Japanese Patent Application Publication No. 2016-187009
  • an object of the present invention is to provide a semiconductor device and a method for manufacturing a semiconductor device that suppresses the generation of unnecessary stress on each member constituting the device.
  • the semiconductor device includes a base plate, a semiconductor element, a protection member, and a cooling body.
  • the base plate has a silicon carbide forming body and a metal filling body, and a through hole is provided in the metal filling body.
  • the semiconductor element is mounted on the upper surface of the base plate with an insulating substrate interposed therebetween.
  • the protective member is formed on the surface of the metal filler and has a hardness lower than the hardness of the silicon carbide formed body.
  • the cooling body is fastened to the base plate by screws attached to the bottom side of the base plate and passed through the through holes. Furthermore, in order to solve the above problems, a method for manufacturing a semiconductor device is provided.
  • a method for manufacturing a semiconductor device involves firing silicon carbide in a location avoiding a predetermined area, and forming a silicon carbide formed body by pouring a melt of a metal composite material onto the fired silicon carbide and a predetermined area, and a silicon carbide formed body.
  • a base plate having a metal filling body formed by filling a predetermined area with a melt of a metal composite material is molded, and a through hole is formed by cutting the metal filling body, and
  • a protective member having a hardness lower than that of the silicon carbide formed body is formed on the surface, and a semiconductor element is mounted on the upper surface of the base plate via an insulating substrate.
  • FIG. 1 is a diagram showing an example of the configuration of a semiconductor device of the present invention.
  • FIG. 3 is a diagram for explaining a state in which a step is generated between a silicon carbide formed body and a metal filling body.
  • (a) is a plan view of the heat dissipation base plate in the manufacturing process
  • (b) is a view of the heat dissipation base plate in the manufacturing process as seen from direction A.
  • FIG. 3 is a diagram for explaining a state in which a level difference occurs between a silicon carbide formed body and a metal filling body.
  • FIG. 3 is a diagram for explaining the generation of stress. It is a figure for explaining the manufacturing process of a base plate. It is a figure for explaining the manufacturing process of a base plate. (a) is a plan view of the base plate in the manufacturing process, and (b) is a view of the base plate in the manufacturing process as seen from direction A. It is a figure for explaining the manufacturing process of a base plate. (a) is a plan view of the base plate in the manufacturing process, and (b) is a view of the base plate in the manufacturing process as seen from direction A. It is a figure for explaining the manufacturing process of a base plate. (a) is a plan view of the base plate in the manufacturing process, and (b) is a view of the base plate in the manufacturing process as seen from direction A.
  • FIG. 3 is a diagram for explaining suppression of stress generation.
  • FIG. 6 is a diagram showing a modification of the configuration of the semiconductor device of the present invention.
  • top surface refers to the surface facing upward when viewed from the page.
  • above and upper refer to the direction facing upward when viewed from the page.
  • Bottom surface refers to the surface facing upward when viewed from the page.
  • downward refers to the direction facing downward when viewed from the page. This direction is implied in all drawings.
  • Upper surface, aboveve, “upper”, “lower surface”, and “lower” are merely convenient expressions for specifying relative positional relationships, and do not limit the technical idea of the present invention.
  • FIG. 1 is a diagram showing an example of the configuration of a semiconductor device according to the present invention.
  • a cross-sectional view of a semiconductor device 10 is shown. Note that a dotted line B1-B2 shown in FIG. 8, which will be described later, indicates a cross-sectional line of a cross-sectional view of the semiconductor device 10 shown in FIG.
  • the semiconductor device 10 includes an insulating substrate 12 and a semiconductor element 1 mounted on a cooling body 3 via a base plate 2.
  • the insulating substrate 12 has an insulating plate 12a, patterns (foils) 12b, 12c-1, and 12c-2 (hereinafter, the patterns 12c-1 and 12c-2 will be collectively referred to as a pattern 12c). Further, when the patterns 12b and 12c are copper patterns, for example, a DCB (Direct Copper Bonding) board in which the patterns 12b and 12c are directly bonded to the insulating plate 12a can be used.
  • a DCB Direct Copper Bonding
  • the insulating plate 12a is made of, for example, an insulating material such as a ceramic material such as alumina (Al2O3), aluminum nitride (AlN), or silicon nitride (Si3N4), a resin material such as epoxy, or an epoxy resin material using a ceramic material as a filler. It is formed.
  • a ceramic material such as alumina (Al2O3), aluminum nitride (AlN), or silicon nitride (Si3N4)
  • a resin material such as epoxy
  • an epoxy resin material using a ceramic material as a filler it is formed.
  • One surface of the base plate 2 is mounted on the upper surface of the cooling body 3, and the insulating substrate 12 is mounted on the other surface of the base plate 2. Then, the pattern 12b of the insulating substrate 12 is bonded to the base plate 2 via the bonding material 13a (solder or the like). Note that a thermal compound (not shown) is provided between the base plate 2 and the upper surface of the cooling body 3.
  • the semiconductor element 1 made of silicon is bonded onto the pattern 12c-1 of the insulating substrate 12 via a bonding material 13b (solder or the like).
  • the wire 14 is, for example, an aluminum wire with a wire diameter of 300 ⁇ m to 400 ⁇ m.
  • the wire 14 joins the electrode of the semiconductor element 1 and the pattern 12c-2, which becomes the lead electrode of the insulating substrate 12.
  • the semiconductor element 1 is formed with, for example, an electrode (Al--Si electrode) coated with an Al--Si alloy film.
  • the bonding using the wire 14 is performed by wire bonding using ultrasonic waves and a load.
  • the external terminal 16a provided on the case 16 is joined to the pattern 12c-1, and the external terminal 16b provided on the case 16 is joined to the pattern 12c-2.
  • the insulating substrate 12 to which the semiconductor element 1 is bonded is housed in a case 16, and a region surrounded by the case 16 and the base plate 2 is filled with a sealing resin 15 and sealed.
  • the patterns 12b and 12c of the insulating substrate 12 are made of a material with excellent conductivity. Such a material is made of, for example, copper, aluminum, or an alloy containing at least one of these materials.
  • the thickness of the patterns 12b and 12c is preferably 0.10 mm or more and 2.00 mm or less, more preferably 0.20 mm or more and 1.00 mm or less.
  • wiring members such as bonding wires, lead frames, and connection terminals, and electronic components can be appropriately arranged in the pattern 12c, if necessary. It is also possible to perform plating treatment on such a pattern 12c using a material with excellent corrosion resistance. Such materials include, for example, aluminum, nickel, titanium, chromium, molybdenum, tantalum, niobium, tungsten, vanadium, bismuth, zirconium, hafnium, gold, silver, platinum, palladium, or alloys containing at least one of these. etc. Note that the number, arrangement position, and shape of the patterns 12c can be appropriately selected by design.
  • the base plate 2 is a heat dissipation base plate, and includes a silicon carbide formed body 2a, metal filling bodies 2b1 and 2b2, and metal filling bodies 2b3 to 2b6 (not shown), and an insulating substrate is placed on the upper surface of the silicon carbide formed body 2a. Twelve patterns 12b are joined by a joining material 13a. The thickness of silicon carbide forming body 2a is larger than the thickness of metal filling bodies 2b1 and 2b2.
  • protective members pr1a, pr1b, pr2a, and pr2b are formed on the surfaces of the metal filling bodies 2b1 and 2b2. That is, the protective members pr1a and pr2a are formed on the surfaces (first surfaces) of the metal filling bodies 2b1 and 2b2 located on the upper surface side of the silicon carbide formed body 2a, so that the upper surface of the silicon carbide formed body 2a and the protective members The upper surfaces of pr1a and pr2a are flattened.
  • the protective members pr1b and pr2b are formed on the surfaces (second surfaces) of the metal filling bodies 2b1 and 2b2 located on the lower surface side of the silicon carbide formed body 2a, so that the lower surface of the silicon carbide formed body 2a and the protective members The lower surfaces of pr1b and pr2b are flattened.
  • the cooling body 3 is fastened to the bottom surface side of the base plate 2 by screws sc1 and sc2 passing through through holes provided in the metal filling bodies 2b1 and 2b2.
  • the silicon carbide formed body 2a of the base plate 2 is formed of silicon carbide and a metal composite material.
  • the metal composite material is made of metal with excellent thermal conductivity.
  • metals are, for example, aluminum, magnesium, or alloys containing at least one of these.
  • the silicon carbide forming body 2a may be aluminum-silicon nitride (AlSiC), magnesium-silicon nitride (MgSiC), or the like.
  • the material of the metal fillers 2b1 and 2b2 is, for example, Mg, Al, or an alloy containing at least one of these.
  • the protective members pr1a, pr1b, pr2a, and pr2b are metal plates or elastic materials, and have a hardness lower than that of the silicon carbide formed body 2a.
  • the material of the metal plate is Cu, Al, or Fe, and the elastic material is, for example, tape.
  • the thermal conductivity of the tape is preferably the same as or higher than that of the thermal compound provided between the base plate 2 and the upper surface of the cooling body 3.
  • the tape is preferably, for example, a tape with an adhesive attached to a metal foil such as copper foil or aluminum foil, or a tape with an adhesive attached to a resin such as polyimide.
  • the hardness is, for example, Vickers hardness.
  • the total thickness of the protective member pr1a (first protective member) and the protective member pr1b (second protective member) is 1.2% to 2% of the thickness of the silicon carbide formed body 2a.
  • the total thickness of the protective member pr2a (first protective member) and the protective member pr2b (second protective member) is 1.2% to 2% of the thickness of the silicon carbide formed body 2a.
  • the areas of the protection members pr1a, pr1b, pr2a, and pr2b are equal to the area covering the metal filling bodies 2b1 and 2b2.
  • the protective member pr1b has an elastic modulus that flattens the lower surface of the silicon carbide formed body 2a and the lower surface of the protective member pr1b when the base plate 2 and the cooling body 3 are fastened with the screw sc1.
  • the protective member pr2b has an elastic modulus that flattens the lower surface of the silicon carbide formed body 2a and the lower surface of the protective member pr2b when the base plate 2 and the cooling body 3 are fastened with the screw sc2.
  • a material such as nickel may be formed on the surface of the base plate 2 by plating or the like.
  • nickel there are nickel-phosphorus alloys, nickel-boron alloys, and the like.
  • the thickness of the plating film is preferably 1 ⁇ m or more, more preferably 5 ⁇ m or more.
  • the cooling body 3 is a heat sink having one or more fins, a cooling device using water cooling, or the like.
  • the semiconductor element 1 is a power device made of silicon, silicon carbide, or gallium nitride.
  • Semiconductor element 1 includes a switching element.
  • the switching element is a power MOSFET (Metal Oxide Semiconductor Field Effect Transistor), IGBT (Insulated Gate Bipolar Transistor), or the like.
  • Such a semiconductor element 1 includes, for example, a drain electrode (positive electrode, collector electrode in IGBT) as a main electrode, and a gate electrode and a source electrode (negative electrode, emitter electrode in IGBT) as control electrodes.
  • the semiconductor element 1 includes a diode element.
  • the diode element is, for example, an FWD (Free Wheeling Diode) such as an SBD (Schottky Barrier Diode) or a PiN (P-intrinsic-N) diode.
  • FWD Free Wheeling Diode
  • SBD Schottky Barrier Diode
  • PiN PiN
  • the thickness of the semiconductor element 1 is, for example, 80 ⁇ m or more and 500 ⁇ m or less, and the average thickness is about 200 ⁇ m.
  • the electronic components include, for example, a capacitor, a resistor, a thermistor, a current sensor, and a control IC (Integrated Circuit).
  • the case 16 is formed using resin.
  • resin is composed of a thermoplastic resin as a main component.
  • the thermoplastic resin is, for example, polyphenylene sulfide resin, polybutylene terephthalate resin, polybutylene succinate resin, polyamide resin, or acrylonitrile butadiene styrene resin.
  • silicone gel is used for the sealing resin 15, for example.
  • FIGS. 2 and 3 are diagrams for explaining a state in which a step is generated between a silicon carbide formed body and a metal filling body.
  • (a) is a plan view of the heat dissipation base plate in the manufacturing process
  • (b) is a view of the heat dissipation base plate in the manufacturing process as seen from direction A.
  • the metal of metal filling bodies 2b1 to 2b6 formed by filling a predetermined region of silicon carbide forming body 2a with a melt of a metal composite material is in a molten state. At this time, there is no step between the surface of silicon carbide forming body 2a and the surface of metal filling bodies 2b1 to 2b6, and the surface of silicon carbide forming body 2a and the surface of metal filling bodies 2b1 to 2b6 are flat. .
  • the melt of the metal composite material filled in a predetermined region of the silicon carbide forming body 2a solidifies, and after the metal solidifies, through holes h1 to h6 are formed in the metal filling bodies 2b1 to 2b6. It is in a state of being When the metal solidifies, a step d0a is generated between the top surface of silicon carbide formation body 2a and the top surface of metal filling bodies 2b1 to 2b6 due to the difference in linear expansion coefficient between silicon carbide formation body 2a and metal filling bodies 2b1 to 2b6. Further, a step d0b is generated between the lower surface of silicon carbide forming body 2a and the lower surface of metal filling bodies 2b1 to 2b6.
  • FIG. 4 is a diagram for explaining the generation of stress.
  • a conventional power semiconductor module 100 includes a heat dissipation base plate 200, an insulating substrate 12, a semiconductor element 1, and a cooling body 3.
  • Heat dissipation base plate 200 has silicon carbide formed body 2a and metal filling body 2b1, and semiconductor element 1 is mounted on the upper surface of silicon carbide formed body 2a via insulating substrate 12.
  • the cooling body 3 is attached to the bottom side of the heat dissipation base plate 200.
  • the cooling body 3 is fastened to the heat dissipation base plate 200 by screws sc1 passing through through holes provided in the metal filling body 2b1.
  • steps d0a and d0b are generated between the silicon carbide formed body 2a and the metal filling body 2b1. Therefore, when the heat dissipation base plate 200 and the cooling body 3 are fastened using the screws sc1, unnecessary stress is generated due to the principle of leverage.
  • the boundary n1 between the silicon carbide formation body 2a and the metal filling body 2b1 where the step d0b occurs is the fulcrum
  • the part n2 to which the axial force Pw of the screw sc1 is applied is the point of force
  • the mounting part n3 of the semiconductor element 1 acts.
  • ⁇ Base board manufacturing process> 5 to 8 are diagrams for explaining the manufacturing process of the base plate.
  • (a) is a plan view of the base plate in the manufacturing process
  • (b) is a view of the base plate in the manufacturing process as seen from direction A.
  • the dotted line B1-B2 shown in FIG. 8 indicates a cross-sectional line of the cross-sectional view of the semiconductor device 1 shown in FIG.
  • Step P1 silicon carbide 2a-1 is fired at a location avoiding the vicinity of the through hole.
  • Step P2 As shown in FIG. 6, the fired silicon carbide 2a-1 and a predetermined area are filled with a melt of the metal composite to form metal filling bodies 2b1 to 2b6.
  • the metal fillers 2b1 to 2b6 are attached to the peripheral frame portion (corresponding to the metal fillers 2b3 and 2b6 in the example of FIG. 6) or the corner portions of the base plate 2 (corresponding to the base plate 2 in FIG. 6). (corresponding to the metal filling bodies 2b1, 2b2, 2b4, and 2b5).
  • the predetermined area is, for example, a peripheral area where the through holes h1 to h6 of the base plate 2 are provided.
  • step P2 is a state before solidification of the metal filling bodies 2b1 to 2b6, there is no step difference between the silicon carbide forming body 2a and the metal filling bodies 2b1 to 2b6, and the silicon carbide forming body 2a and the metal filling bodies 2b1 to 2b6 are not solidified. 2b1 to 2b6 are flat.
  • Step P3 As shown in FIG. 7, the metal filling bodies 2b1 to 2b6 are solidified, and through holes h1 to h6 are respectively formed in the metal filling bodies 2b1 to 2b6 by cutting such as punching.
  • the thickness of the metal filling bodies 2b1 to 2b6 becomes thinner than the silicon carbide forming body 2a due to the difference in linear expansion coefficient of the metal of the metal filling bodies 2b1 to 2b6, and the silicon carbide forming body Steps d0a and d0b occur between 2a and the metal filling bodies 2b1 to 2b6.
  • FIG. 7B there are steps between the upper surface of silicon carbide forming body 2a and metal filling bodies 2b1, 2b3, and 2b6, and between the lower surface of silicon carbide forming body 2a and metal filling bodies 2b1, 2b3, and 2b6.
  • a state in which d0a and d0b are occurring is shown.
  • a protective member is formed on the surfaces of the metal filling bodies 2b1 to 2b6 where the steps d0a and d0b are formed.
  • the protective member is formed to cover at least the periphery of the through holes h1 to h6.
  • a protective member pr1a is formed on the surface of the metal filling body 2b1 where a step d0a is formed with respect to the upper surface of the silicon carbide formed body 2a, and a step d0b is formed with respect to the lower surface of the silicon carbide formed body 2a.
  • a protective member pr1b is formed on the surface of the metal filling body 2b1 where the metal filling body 2b1 is exposed.
  • a protective member pr2a is formed on the surface of the metal filling body 2b2 where a step d0a is formed with respect to the upper surface of the silicon carbide formed body 2a, and a metal filling body with a step d0b is formed with respect to the bottom surface of the silicon carbide formed body 2a.
  • a protective member pr2b is formed on the surface of the body 2b2.
  • a protective member pr3a is formed on the surface of the metal filling body 2b3 which has a step d0a with respect to the upper surface of the silicon carbide formed body 2a, and a metal filling body which has a step d0b with respect to the lower surface of the silicon carbide formed body 2a.
  • a protective member pr3b is formed on the surface of the body 2b3.
  • FIG. 9 is a diagram for explaining the thickness of the step.
  • the step difference d0a+step difference d0b 63 to 77 ⁇ m.
  • the step difference d0a+step difference d0b becomes twice the above value. That is, the total value of the steps d0a and d0b is 1.2 to 2% of the thickness of the silicon carbide formed body 2a.
  • the metal filling body 2b1 is not limited to the center of the thickness of the silicon carbide formed body 2a, but is closer to the upper surface side of the silicon carbide formed body 2a or the lower surface side of the silicon carbide formed body 2a, as shown by the arrow ar. may be formed (the total value of steps remains the same).
  • FIG. 10 is a diagram for explaining suppression of stress generation.
  • the semiconductor device 10 includes a base plate 2, an insulating substrate 12, a semiconductor element 1, a cooling body 3, and protection members pr1a and pr1b.
  • Base plate 2 has silicon carbide formed body 2a and metal filling body 2b1, and semiconductor element 1 is mounted on the upper surface of silicon carbide formed body 2a via insulating substrate 12.
  • the cooling body 3 is attached to the bottom side of the base plate 2.
  • the cooling body 3 is fastened to the base plate 2 by screws sc1 passing through through holes provided in the metal filling body 2b1.
  • the protective member pr1a is formed on the surface of the metal filling body 2b1 where the step d0a has occurred with respect to the upper surface of the silicon carbide formed body 2a
  • a protective member pr1b is formed on the surface of the metal filling body 2b1 where a step d0b has occurred with respect to the lower surface of the metal filling body 2b1. Then, the upper surface of silicon carbide formed body 2a and the upper surface of protection member pr2a are flattened, and the lower surface of silicon carbide formed body 2a and the lower surface of protection member pr2b are flattened.
  • the protective members pr1a and pr1b may be provided such that the total thickness of the protective members pr1a and pr1b is 1.2 to 2% of the thickness of the silicon carbide formed body 2a.
  • the upper surface of the silicon carbide formed body 2a and the upper surface of the protective member pr2a are preferably flattened.
  • the lower surface of silicon carbide formed body 2a and the lower surface of protection member pr2b are flattened.
  • the steps d0a and d0b are eliminated, so even if the axial force Pw of the screw sc1 is applied to the base plate 2 and the cooling body 3, the fulcrum of the lever principle does not occur. Therefore, it is possible to suppress the generation of unnecessary stress on each member of the semiconductor device 10. Therefore, the metal filling body 2b1 is not distorted by the axial force Pw caused by fastening the screw sc1, so that torque loss of the screw sc1 can be prevented. Further, damage or deterioration of the insulating substrate 12 and the semiconductor element 1 can be prevented.
  • the protective members pr1a, pr1b, pr2a, and pr2b only need to be formed so as to cover at least the periphery of the through hole. Even in such a case, it is possible to suppress the generation of a fulcrum based on the lever principle, and to suppress the generation of unnecessary stress on each member of the semiconductor device 10.
  • FIG. 11 is a diagram showing a modification of the configuration of the semiconductor device of the present invention.
  • the semiconductor device 10-1 includes a base plate 2, an insulating substrate 12, a semiconductor element 1, a cooling body 3, and a protection member pr1b.
  • the difference from the configuration shown in FIG. 10 is that the protective member pr1a is not formed for the step d0a that occurs on the side where the insulating substrate 12 is mounted.
  • the protective member pr1b is formed on the surface of the metal filling body 2b1 where the step d0b was formed with respect to the lower surface of the silicon carbide formed body 2a. Then, the lower surface of silicon carbide formed body 2a and the lower surface of protection member pr2b are flattened. Note that the protective member pr1b has an elastic modulus that flattens the lower surface of the silicon carbide formed body 2a and the lower surface of the protective member pr1b when the base plate 2 and the cooling body 3 are fastened with the screw sc1. .
  • a base plate having a silicon carbide forming body and a metal filling body, in which a through hole is provided in the metal filling body has a hardness lower than that of the silicon carbide forming body.
  • the protective member having the following structure is formed on the surface of the metal filling body.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

装置を構成する各部材への不要な応力の発生を抑制する。　半導体装置（１０）は、ベース板（２）、半導体素子（１）、保護部材（ｐｒ１ａ、ｐｒ１ｂ、ｐｒ２ａ、ｐｒ２ｂ）および冷却体（３）を備える。ベース板（２）は、炭化ケイ素形成体（２ａ）と金属充填体（２ｂ１、２ｂ２）とを有し、金属充填体（２ｂ１、２ｂ２）には貫通孔が設けられる。半導体素子（１）は、炭化ケイ素形成体（２ａ）の上面に絶縁基板（１２）を介して搭載される。保護部材（ｐｒ１ａ、ｐｒ１ｂ、ｐｒ２ａ、ｐｒ２ｂ）は、金属充填体（２ｂ１、２ｂ２）の面に形成され、炭化ケイ素形成体（２ａ）の硬度よりも低い硬度を有する。冷却体（３）は、ベース板（２）の底面側に着接して貫通孔に貫通されたネジ（ｓｃ１、ｓｃ２）によりベース板（２）に対して締結される。

Description

半導体装置および半導体装置の製造方法
　本発明は、半導体装置および半導体装置の製造方法に関する。
　近年、パワー半導体モジュールの放熱ベース板として、炭化ケイ素（ＳｉＣ）と金属複合材とにより形成した炭化ケイ素形成体が使用されている。炭化ケイ素形成体は、炭化ケイ素を焼成した成形体に金属複合材を含浸して製造される。
　また、パワー半導体モジュールでは、放熱ベース板に対してネジ等により冷却体が取り付けられる。この場合、放熱ベース板には、冷却体をネジで締結するための貫通孔が設けられる。
　放熱ベース板の炭化ケイ素形成体に貫通孔を加工する場合、炭化ケイ素形成体の硬度は高いため、通常の金属ベースの孔あけに用いる打ち抜き等の切削加工を行うことが難しく、ウォータジェット加工などの特殊加工が必要となる。しかし、ウォータジェット加工などの特殊加工はコストがかかるため、貫通孔を設ける領域には単一の金属材料を使用した放熱ベース板が用いられる。
　関連技術としては、例えば、貫通孔外周部がアルミニウムやその合金からなる金属部分であり、その他がアルミニウム－炭化珪素質複合材部分で構成される放熱部品が提案されている（特許文献１）。また、被覆層と枠体とで構成され、表面および裏面の一方にて内部の基材の外縁に沿う溝を有するヒートスプレッダが提案されている（特許文献２）。さらに、ＭｇＳｉＣからなる放熱用の冷却体であるベース板にサーマルペーストおよび金属リングを介して取り付けられたヒートシンクを有する半導体モジュールが提案されている（特許文献３）。さらにまた、金属ベース板の貫通孔の開口部に減肉部を形成し、減肉部に金属強化膜が形成された接合基板が提案されている（特許文献４）。
特開２００３－２０４０２２号公報 国際公開第２００９／０９８８６５号 特開２０１８－１８１８９３号公報 特開２０１６－１８７００９号公報
　上記のように、貫通孔が設けられる領域における単一の金属材料は、切削加工が容易であるというメリットがある。しかし、放熱ベース板では、炭化ケイ素形成体と金属材料の線膨張係数差により、炭化ケイ素形成体と金属材料との間に段差が発生する可能性があり、段差がある状態で貫通孔を介して放熱ベース板に対して冷却体をネジ締結すると、てこの原理によりパワー半導体モジュールを構成する各部材に対して不要な応力が発生するという問題がある。
　１つの側面では、本発明は、装置を構成する各部材への不要な応力の発生を抑制した半導体装置および半導体装置の製造方法を提供することを目的とする。
　上記課題を解決するために、半導体装置が提供される。半導体装置は、ベース板、半導体素子、保護部材および冷却体を備える。ベース板は、炭化ケイ素形成体と金属充填体とを有し、金属充填体に貫通孔が設けられる。半導体素子は、ベース板の上面に絶縁基板を介して搭載される。保護部材は、金属充填体の面に形成され、炭化ケイ素形成体の硬度よりも低い硬度を有する。冷却体は、ベース板の底面側に着接して貫通孔に貫通されたネジによりベース板に対して締結される。
　また、上記課題を解決するために、半導体装置の製造方法が提供される。半導体装置の製造方法は、所定領域を避けた箇所に炭化ケイ素を焼成し、焼成された炭化ケイ素と所定領域に金属複合材の融液を注いで成型した炭化ケイ素形成体と、炭化ケイ素形成体の所定領域に金属複合材の融液を充填して形成した金属充填体と、を有するベース板を成型し、金属充填体に対して切削加工を行って貫通孔を形成し、金属充填体の面に、炭化ケイ素形成体の硬度よりも低い硬度を有する保護部材を形成し、ベース板の上面に絶縁基板を介して半導体素子を搭載する。
　１側面によれば、装置を構成する各部材への不要な応力の発生を抑制することが可能になる。
　本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
本発明の半導体装置の構成の一例を示す図である。 炭化ケイ素形成体と金属充填体との間に段差が発生する状態を説明するための図である。（ａ）は製造工程の放熱ベース板の平面図であり、（ｂ）は製造工程の放熱ベース板をＡ方向から見た図である。 炭化ケイ素形成体と金属充填体との間に段差が発生する状態を説明するための図である。（ａ）は製造工程の放熱ベース板の平面図であり、（ｂ）は製造工程の放熱ベース板をＡ方向から見た図である。 応力の発生を説明するための図である。 ベース板の製造工程を説明するための図である。 ベース板の製造工程を説明するための図である。（ａ）は製造工程のベース板の平面図であり、（ｂ）は製造工程のベース板をＡ方向から見た図である。 ベース板の製造工程を説明するための図である。（ａ）は製造工程のベース板の平面図であり、（ｂ）は製造工程のベース板をＡ方向から見た図である。 ベース板の製造工程を説明するための図である。（ａ）は製造工程のベース板の平面図であり、（ｂ）は製造工程のベース板をＡ方向から見た図である。 段差の厚さを説明するための図である。 応力の発生の抑制を説明するための図である。 本発明の半導体装置の構成の変形例を示す図である。
　以下、本実施の形態について図面を参照して説明する。なお、本明細書および図面において実質的に同一の機能を有する要素については、同一の符号を付することにより重複説明を省略する場合がある。また、以下の説明において、「上面」とは、紙面から見て上を向いた面を表す。同様に、「上」及び「上部」とは、紙面から見て上を向いた方向を指す。「下面」とは、紙面から見て上を向いた面を表す。同様に、「下方」とは、紙面から見て下を向いた方向を指す。全ての図面でこのような方向性を意味する。「上面」、「上」、「上部」、「下面」、「下方」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。
　＜半導体装置の構成＞
　図１は本発明の半導体装置の構成の一例を示す図である。半導体装置１０の横断面図を示している。なお、後述する図８に示した点線Ｂ１－Ｂ２は、図１に示した半導体装置１０の横断面図の断面線を示すものである。半導体装置１０は、冷却体３にベース板２を介して搭載された絶縁基板１２および半導体素子１を備える。
　絶縁基板１２は、絶縁板１２ａ、パターン（箔）１２ｂ、１２ｃ－１、１２ｃ－２を有する（以下、パターン１２ｃ－１、１２ｃ－２を総称する場合はパターン１２ｃと呼ぶ）。また、パターン１２ｂ、１２ｃが例えば、銅パターンの場合には、絶縁板１２ａに対して、パターン１２ｂ、１２ｃを直接接合したＤＣＢ（Direct Copper Bonding）基板を使用できる。
　絶縁板１２ａは、例えば、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）等のセラミックス材料、エポキシ等の樹脂材料、またはセラミックス材料をフィラーとして用いたエポキシ樹脂材料等の絶縁材料によって形成される。
　冷却体３の上面には、ベース板２の一方の面が搭載され、ベース板２の他方の面には、絶縁基板１２が搭載される。そして、接合材１３ａ（はんだ等）を介して絶縁基板１２のパターン１２ｂがベース板２に接合される。なお、ベース板２と冷却体３の上面との間にサーマルコンパウンド（図示なし）が設けられている。
　絶縁基板１２のパターン１２ｃ－１上には、例えば、シリコンで形成された半導体素子１が接合材１３ｂ（はんだ等）を介して接合される。一方、ワイヤ１４は、例えば、ワイヤ径が３００μｍから４００μｍのアルミワイヤである。
　ワイヤ１４は、半導体素子１の電極と、絶縁基板１２のリード電極となるパターン１２ｃ－２とを接合する。なお、半導体素子１には、例えば、Ａｌ－Ｓｉ合金膜が被覆された電極（Ａｌ－Ｓｉ電極）が形成される。ワイヤ１４による接合としては、超音波および荷重によるワイヤボンディングが行われる。また、ケース１６に設けられている外部端子１６ａは、パターン１２ｃ－１に接合され、ケース１６に設けられている外部端子１６ｂは、パターン１２ｃ－２に接合されている。
　半導体素子１が接合された絶縁基板１２は、ケース１６に収容され、ケース１６とベース板２とで囲まれた領域には、封止樹脂１５が充填されて封止される。ここで、絶縁基板１２のパターン１２ｂ、１２ｃは、導電性に優れた材質により構成されている。このような材質は、例えば、銅、アルミニウム、または、少なくともこれらの１種を含む合金等により構成されている。パターン１２ｂ、１２ｃの厚さは、好ましくは、０．１０ｍｍ以上、２．００ｍｍ以下であり、より好ましくは、０．２０ｍｍ以上、１．００ｍｍ以下である。
　また、パターン１２ｃには、半導体素子１の他に、必要に応じて、ボンディングワイヤ、リードフレームおよび接続端子等の配線部材並びに電子部品を適宜配置することができる。このようなパターン１２ｃに対して、耐食性に優れた材質によりめっき処理を行うことも可能である。このような材質は、例えば、アルミニウム、ニッケル、チタン、クロム、モリブデン、タンタル、ニオブ、タングステン、バナジウム、ビスマス、ジルコニウム、ハフニウム、金、銀、白金、パラジウム、または、少なくともこれらの１種を含む合金等である。なお、パターン１２ｃの個数、配置位置並びに形状は、適宜設計により選択することができる。
　ベース板２は、放熱ベース板であって、炭化ケイ素形成体２ａと、金属充填体２ｂ１、２ｂ２と、図示しない金属充填体２ｂ３～２ｂ６とを有し、炭化ケイ素形成体２ａの上面に絶縁基板１２のパターン１２ｂが接合材１３ａにより接合されている。炭化ケイ素形成体２ａの厚さは、金属充填体２ｂ１、２ｂ２の厚さよりも大きい。
　また、金属充填体２ｂ１、２ｂ２の面には、保護部材ｐｒ１ａ、ｐｒ１ｂ、ｐｒ２ａ、ｐｒ２ｂが形成されている。すなわち、保護部材ｐｒ１ａ、ｐｒ２ａは、炭化ケイ素形成体２ａの上面側に位置する金属充填体２ｂ１、２ｂ２の面（第１の面）に形成され、これにより炭化ケイ素形成体２ａの上面と保護部材ｐｒ１ａ、ｐｒ２ａの上面とを平坦化している。
　また、保護部材ｐｒ１ｂ、ｐｒ２ｂは、炭化ケイ素形成体２ａの下面側に位置する金属充填体２ｂ１、２ｂ２の面（第２の面）に形成され、これにより炭化ケイ素形成体２ａの下面と保護部材ｐｒ１ｂ、ｐｒ２ｂの下面とを平坦化している。一方、冷却体３は、金属充填体２ｂ１、２ｂ２に設けられた貫通孔を貫通するネジｓｃ１、ｓｃ２によってベース板２の底面側に締結される。
　ここで、ベース板２の炭化ケイ素形成体２ａは、炭化ケイ素と金属複合材とにより形成される。金属複合材は、熱伝導性に優れた金属により構成されている。このような金属は、例えば、アルミニウム、マグネシウムまたは少なくともこれらの１種を含む合金である。また炭化ケイ素形成体２ａは、アルミニウム－窒化珪素（ＡｌＳｉＣ）またはマグネシウム－窒化珪素（ＭｇＳｉＣ）等でもよい。
　金属充填体２ｂ１、２ｂ２の材質は、例えば、Ｍｇ、Ａｌまたは少なくともこれらの１種を含む合金である。また、保護部材ｐｒ１ａ、ｐｒ１ｂ、ｐｒ２ａ、ｐｒ２ｂは、金属プレートまたは弾性材であり、炭化ケイ素形成体２ａの硬度よりも低い硬度となる。金属プレートの材質は、Ｃｕ、Ａｌ、Ｆｅのいずれかであり、弾性材は、例えば、テープである。テープの熱伝導率は、ベース板２と冷却体３の上面の間に設けられるサーマルコンパウンドの熱伝導率と同じか、それよりも高いことが望ましい。また、テープは、例えば、銅箔やアルミ箔など金属箔に粘着物が付いたテープやポリイミド等の樹脂に粘着物が付いたテープが望ましい。なお、硬度とは、例えば、ビッカース硬さである。
　一方、保護部材ｐｒ１ａ（第１の保護部材）と保護部材ｐｒ１ｂ（第２の保護部材）の厚さの合計値は、炭化ケイ素形成体２ａの厚さの１．２％～２％である。同様に、保護部材ｐｒ２ａ（第１の保護部材）と保護部材ｐｒ２ｂ（第２の保護部材）の厚さの合計値は、炭化ケイ素形成体２ａの厚さの１．２％～２％である。また、保護部材ｐｒ１ａ、ｐｒ１ｂ、ｐｒ２ａ、ｐｒ２ｂの面積は、金属充填体２ｂ１、２ｂ２を覆う面積に等しい。
　なお、保護部材ｐｒ１ｂは、ベース板２と冷却体３とがネジｓｃ１で締結された際に、炭化ケイ素形成体２ａの下面と保護部材ｐｒ１ｂの下面とを平坦化する弾性率を有している。同様に、保護部材ｐｒ２ｂは、ベース板２と冷却体３とがネジｓｃ２で締結された際に、炭化ケイ素形成体２ａの下面と保護部材ｐｒ２ｂの下面とを平坦化する弾性率を有している。
　また、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等によりベース板２の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル－リン合金、ニッケル－ボロン合金等がある。めっき膜の厚さは、１μｍ以上が好ましく、５μｍ以上がより好ましい。なお、冷却体３は、１以上のフィンを備えるヒートシンクまたは水冷による冷却装置等である。
　一方、半導体素子１は、シリコン、炭化シリコンまたは窒化ガリウムから構成されるパワーデバイスである。半導体素子１は、スイッチング素子を含む。スイッチング素子は、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等である。
　このような半導体素子１は、例えば、主電極としてドレイン電極（正極電極、ＩＧＢＴではコレクタ電極）を、制御電極としてゲート電極およびソース電極（負極電極、ＩＧＢＴではエミッタ電極）をそれぞれ備えている。
　また、半導体素子１は、ダイオード素子を含む。ダイオード素子は、例えば、ＳＢＤ（Schottky Barrier Diode）、ＰｉＮ（Ｐ-intrinsic-Ｎ）ダイオード等のＦＷＤ（Free Wheeling Diode）である。
　半導体素子１の厚さは、例えば、８０μｍ以上、５００μｍ以下であって、平均は、２００μｍ程度である。なお、パターン１２ｃには、必要に応じて、その他の電子部品を配置することもできる。電子部品は、例えば、コンデンサ、抵抗、サーミスタ、電流センサ、制御ＩＣ（Integrated Circuit）である。
　一方、ケース１６は、樹脂を用いて形成されている。このような樹脂は、熱可塑性樹脂を主成分として構成されている。熱可塑性樹脂は、例えば、ポリフェニレンサルファイド樹脂、ポリブチレンテレフタレート樹脂、ポリブチレンサクシネート樹脂、ポリアミド樹脂、または、アクリロニトリルブタジエンスチレン樹脂である。また、封止樹脂１５には、例えば、シリコーンゲルが用いられる。
　＜段差による応力の発生＞
　次に本発明の詳細を説明する前に、炭化ケイ素形成体と金属充填体との間の段差によって生じる応力について、図２～図４を用いて説明する。図２、図３は炭化ケイ素形成体と金属充填体との間に段差が発生する状態を説明するための図である。図２、図３はいずれも（ａ）は製造工程の放熱ベース板の平面図であり、（ｂ）は製造工程の放熱ベース板をＡ方向から見た図である。
　図２において、炭化ケイ素形成体２ａの所定領域に対して金属複合材の融液が充填されて形成される金属充填体２ｂ１～２ｂ６の金属が溶融している状態である。このとき、炭化ケイ素形成体２ａの面と金属充填体２ｂ１～２ｂ６の面との間に段差はなく、炭化ケイ素形成体２ａの面と金属充填体２ｂ１～２ｂ６の面とは平坦になっている。
　図３において、炭化ケイ素形成体２ａの所定領域に対して充填された金属複合材の融液が凝固し、金属が凝固した後の金属充填体２ｂ１～２ｂ６に対して貫通孔ｈ１～ｈ６が形成された状態である。金属が凝固すると炭化ケイ素形成体２ａと金属充填体２ｂ１～２ｂ６の線膨張係数差によって、炭化ケイ素形成体２ａの上面と金属充填体２ｂ１～２ｂ６の上面との間に段差ｄ０ａが発生する。また、炭化ケイ素形成体２ａの下面と金属充填体２ｂ１～２ｂ６の下面との間に段差ｄ０ｂが発生する。
　図４は応力の発生を説明するための図である。従来のパワー半導体モジュール１００は、放熱ベース板２００、絶縁基板１２、半導体素子１および冷却体３を備える。放熱ベース板２００は、炭化ケイ素形成体２ａと金属充填体２ｂ１とを有し、炭化ケイ素形成体２ａの上面に絶縁基板１２を介して半導体素子１が搭載されている。
　また、冷却体３は、放熱ベース板２００の底面側に着接される。この場合、冷却体３は、金属充填体２ｂ１に設けられた貫通孔を貫通するネジｓｃ１によって放熱ベース板２００に締結されている。
　ここで、上述したように、炭化ケイ素形成体２ａと金属充填体２ｂ１との間には段差ｄ０ａ，ｄ０ｂが発生している。このため、放熱ベース板２００と冷却体３に対してネジｓｃ１による締結が行われると、てこの原理によって不要な応力が発生する。
　すなわち、段差ｄ０ｂが発生している炭化ケイ素形成体２ａと金属充填体２ｂ１との境界部ｎ１が支点、ネジｓｃ１の軸力Ｐｗがかかる部分ｎ２が力点、および半導体素子１の搭載部分ｎ３が作用点になって、パワー半導体モジュール１００の各部材に対して不要な応力がかかる。
　このような応力がかかると、例えば、金属充填体２ｂ１に歪みが生じてネジｓｃ１のトルク抜けのリスクが生じたり、または作用点に集中した応力Ｓｔにより絶縁基板１２や半導体素子１に破損や劣化が生じたりするおそれがある。
　＜ベース板の製造工程＞
　図５から図８はベース板の製造工程を説明するための図である。図５から図８はいずれも（ａ）は製造工程のベース板の平面図であり、（ｂ）は製造工程のベース板をＡ方向から見た図である。なお、図８に示した点線Ｂ１－Ｂ２は、図１に示した半導体装置１の横断面図の断面線を示すものである。
　〔工程Ｐ１〕図５に示すように、貫通孔周辺部を避けた箇所に炭化ケイ素２ａ－１を焼成する。
　〔工程Ｐ２〕図６に示すように、焼成された炭化ケイ素２ａ－１と所定領域に対して、金属複合体の融液を充填して金属充填体２ｂ１～２ｂ６が形成される。
　例えば、金属充填体２ｂ１～２ｂ６は、製造されるベース板２に対して、周辺枠部（図６の例では金属充填体２ｂ３、２ｂ６が相当）またはベース板２の角部（図６の例では金属充填体２ｂ１、２ｂ２、２ｂ４、２ｂ５が相当）に設けられる。なお、所定領域とは、例えば、ベース板２の貫通孔ｈ１～ｈ６が設けられる周辺領域である。
　なお、工程Ｐ２は、金属充填体２ｂ１～２ｂ６の凝固前の状態であるため、炭化ケイ素形成体２ａと金属充填体２ｂ１～２ｂ６との間に段差はなく、炭化ケイ素形成体２ａと金属充填体２ｂ１～２ｂ６とは平坦になっている。
　〔工程Ｐ３〕図７に示すように、金属充填体２ｂ１～２ｂ６が凝固し、打ち抜き等の切削加工によって、金属充填体２ｂ１～２ｂ６に対して貫通孔ｈ１～ｈ６がそれぞれ形成される。
　なお、金属充填体２ｂ１～２ｂ６が凝固すると、金属充填体２ｂ１～２ｂ６の金属の線膨張係数差によって、炭化ケイ素形成体２ａより金属充填体２ｂ１～２ｂ６の厚さが薄くなり、炭化ケイ素形成体２ａと金属充填体２ｂ１～２ｂ６との間に段差ｄ０ａ，ｄ０ｂが発生する。
　図７の（ｂ）では、炭化ケイ素形成体２ａの上面と金属充填体２ｂ１、２ｂ３、２ｂ６との間、および炭化ケイ素形成体２ａの下面と金属充填体２ｂ１、２ｂ３、２ｂ６との間に段差ｄ０ａ，ｄ０ｂが発生している状態が示されている。
　〔工程Ｐ４〕図８に示すように、段差ｄ０ａ，ｄ０ｂが生じている金属充填体２ｂ１～２ｂ６の面に対して保護部材が形成される。保護部材は、少なくとも貫通孔ｈ１～ｈ６の周辺を覆うように形成される。
　図８の（ｂ）において、炭化ケイ素形成体２ａの上面に対して段差ｄ０ａが生じている金属充填体２ｂ１の面に保護部材ｐｒ１ａが形成され、炭化ケイ素形成体２ａの下面に対して段差ｄ０ｂが生じている金属充填体２ｂ１の面に保護部材ｐｒ１ｂが形成される。これにより、炭化ケイ素形成体２ａの上面と保護部材ｐｒ１ａの上面とが平坦化し、炭化ケイ素形成体２ａの下面と保護部材ｐｒ１ｂの下面とが平坦化される。
　また、炭化ケイ素形成体２ａの上面に対して段差ｄ０ａが生じている金属充填体２ｂ２の面に保護部材ｐｒ２ａが形成され、炭化ケイ素形成体２ａの下面に対して段差ｄ０ｂが生じている金属充填体２ｂ２の面に保護部材ｐｒ２ｂが形成される。これにより、炭化ケイ素形成体２ａの上面と保護部材ｐｒ２ａの上面とが平坦化し、炭化ケイ素形成体２ａの下面と保護部材ｐｒ２ｂの下面とが平坦化される。
　さらに、炭化ケイ素形成体２ａの上面に対して段差ｄ０ａが生じている金属充填体２ｂ３の面に保護部材ｐｒ３ａが形成され、炭化ケイ素形成体２ａの下面に対して段差ｄ０ｂが生じている金属充填体２ｂ３の面に保護部材ｐｒ３ｂが形成される。これにより、炭化ケイ素形成体２ａの上面と保護部材ｐｒ３ａの上面とが平坦化し、炭化ケイ素形成体２ａの下面と保護部材ｐｒ３ｂの下面とが平坦化される。なお、段差が生じている金属充填体２ｂ４～２ｂ６の面に対しても同様にして保護部材が形成される。
　＜段差の厚さ＞
　図９は段差の厚さを説明するための図である。算出した線膨張係数差によって発生する段差ｄ０ａと段差ｄ０ｂの合計値は、炭化ケイ素形成体２ａの板厚が５ｍｍ及び金属充填体２ｂ１～２ｂ６の材質がＭｇＳｉＣの場合では、段差ｄ０ａ＋段差ｄ０ｂ＝６８～８２μｍとなる。つまり、段差ｄ０ａ，ｄ０ｂの合計値は、炭化ケイ素形成体２ａの厚さの１．２～２％となる。
　また、炭化ケイ素形成体２ａの板厚が５ｍｍ及び金属充填体２ｂ１～２ｂ６の材質がＡｌＳｉＣの場合では、段差ｄ０ａ＋段差ｄ０ｂ＝６３～７７μｍとなる。炭化ケイ素形成体２ａの板厚が倍になった場合の段差ｄ０ａ＋段差ｄ０ｂは、上記の２倍の値となる。つまり、段差ｄ０ａ，ｄ０ｂの合計値は、炭化ケイ素形成体２ａの厚さの１．２～２％となる。なお、金属充填体２ｂ１は、凝固によって、炭化ケイ素形成体２ａの板厚の中央に限らず、矢印ａｒのように炭化ケイ素形成体２ａの上面側や炭化ケイ素形成体２ａの下面側に寄って形成されることもある（段差の合計値は変わらない）。
　＜応力の発生の抑制＞
　図１０は応力の発生の抑制を説明するための図である。半導体装置１０は、ベース板２、絶縁基板１２、半導体素子１、冷却体３および保護部材ｐｒ１ａ、ｐｒ１ｂを備える。ベース板２は、炭化ケイ素形成体２ａと金属充填体２ｂ１とを有し、炭化ケイ素形成体２ａの上面に絶縁基板１２を介して半導体素子１が搭載されている。
　また、冷却体３は、ベース板２の底面側に着接される。この場合、冷却体３は、金属充填体２ｂ１に設けられた貫通孔を貫通するネジｓｃ１によってベース板２に締結されている。
　ここで、本発明の半導体装置１０では、上述したように、炭化ケイ素形成体２ａの上面に対して段差ｄ０ａが生じていた金属充填体２ｂ１の面に保護部材ｐｒ１ａが形成され、炭化ケイ素形成体２ａの下面に対して段差ｄ０ｂが生じていた金属充填体２ｂ１の面に保護部材ｐｒ１ｂが形成される。そして、炭化ケイ素形成体２ａの上面と保護部材ｐｒ２ａの上面とが平坦化され、炭化ケイ素形成体２ａの下面と保護部材ｐｒ２ｂの下面とが平坦化される。なお、保護部材ｐｒ１ａ，ｐｒ１ｂは、保護部材ｐｒ１ａと保護部材ｐｒ１ｂの厚さの合計値が炭化ケイ素形成体２ａの厚さの１．２～２％となるように設けられればよい。この場合、段差ｄ０ａ，ｄ０ｂの合計値が炭化ケイ素形成体２ａの厚さの１．２～２％であるため、好適に炭化ケイ素形成体２ａの上面と保護部材ｐｒ２ａの上面とが平坦化され、炭化ケイ素形成体２ａの下面と保護部材ｐｒ２ｂの下面とが平坦化される。
　このような構成により、段差ｄ０ａ，ｄ０ｂが無くなるので、ネジｓｃ１の軸力Ｐｗがベース板２および冷却体３にかかっても、てこの原理の支点が発生することがない。このため、半導体装置１０の各部材にかかる不要な応力の発生を抑制することが可能になる。したがって、ネジｓｃ１の締結による軸力Ｐｗによって、金属充填体２ｂ１に歪みが生じることがないので、ネジｓｃ１のトルク抜けを防止することができる。また、絶縁基板１２や半導体素子１に破損や劣化が発生することを防止することができる。なお、保護部材ｐｒ１ａ，ｐｒ１ｂ，ｐｒ２ａ，ｐｒ２ｂは、少なくとも貫通孔の周辺を覆うように形成されていればよい。そのような場合でも、てこの原理の支点の発生を抑制し、半導体装置１０の各部材にかかる不要な応力の発生を抑制することが可能である。
　図１１は本発明の半導体装置の構成の変形例を示す図である。半導体装置１０－１は、ベース板２、絶縁基板１２、半導体素子１、冷却体３および保護部材ｐｒ１ｂを備える。図１０に示した構成との違いは、絶縁基板１２が搭載されている側に発生する段差ｄ０ａに対して保護部材ｐｒ１ａを形成していない点である。
　すなわち、本発明の半導体装置１０－１では、炭化ケイ素形成体２ａの下面に対して段差ｄ０ｂが生じていた金属充填体２ｂ１の面に保護部材ｐｒ１ｂが形成される。そして、炭化ケイ素形成体２ａの下面と保護部材ｐｒ２ｂの下面とを平坦化している。なお、保護部材ｐｒ１ｂは、ベース板２と冷却体３とがネジｓｃ１で締結された際に、炭化ケイ素形成体２ａの下面と保護部材ｐｒ１ｂの下面とを平坦化する弾性率を有している。
　このように、炭化ケイ素形成体２ａの下面側に位置する金属充填体２ｂ１の面に対してのみ保護部材ｐｒ１ｂを形成する構成によっても、ネジｓｃ１の締結の軸力Ｐｗによる不要な応力の発生を抑制することができる。
　以上説明したように、本発明によれば、炭化ケイ素形成体と金属充填体とを有し、金属充填体に貫通孔が設けられるベース板に対して、炭化ケイ素形成体の硬度よりも低い硬度を有する保護部材を金属充填体の面に形成する構成とした。
　これにより、装置を構成する各部材への不要な応力の発生を抑制することが可能になる。このため、ネジの締結トルクを上げることができ、また、金属充填体の歪みによるトルク抜けを防止することができる。さらに、製品への不要な応力が与えられないので、製品故障の発生を抑制することができる。
　以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。さらに、前述した実施の形態のうちの任意の２以上の構成（特徴）を組み合わせたものであってもよい。
　上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
　１　半導体素子
　２　ベース板
　２ａ－１　炭化ケイ素
　２ａ　炭化ケイ素形成体
　２ｂ１～２ｂ６　金属充填体
　ｈ１～ｈ６　貫通孔
　ｐｒ１ａ～ｐｒ６ａ、ｐｒ１ｂ～ｐｒ３ｂ　保護部材
　３　冷却体
　１０、１０－１　半導体装置
　１２　絶縁基板
　１２ａ　絶縁板
　１２ｂ、１２ｃ－１、１２ｃ－２　パターン
　１３ａ、１３ｂ　接合材
　１４　ワイヤ
　１５　封止樹脂
　１６　ケース
　１６ａ、１６ｂ　外部端子
　２００　放熱ベース板
　ｓｃ１、ｓｃ２　ネジ
　Ｐ１～Ｐ４　工程
　Ｐｗ　軸力
　１００　パワー半導体モジュール
　２００　放熱ベース板
　ｎ１　支点となる箇所
　ｎ２　力点となる箇所
　ｎ３　作用点となる箇所
　Ｓｔ　作用点に集中する応力
　ｄ０ａ　段差
　ｄ０ｂ　段差
　ａｒ　金属充填体が寄る方向

Claims (15)

  1. 　炭化ケイ素形成体と金属充填体とを有し、前記金属充填体に貫通孔が設けられたベース板と、
    　前記ベース板の上面に絶縁基板を介して搭載された半導体素子と、
    　前記金属充填体の面に形成され、前記炭化ケイ素形成体の硬度よりも低い硬度を有する保護部材と、
    　前記ベース板の底面側に着接して前記貫通孔に貫通されたネジにより前記ベース板に対して締結された冷却体と、
    　を備える半導体装置。
  2. 　前記保護部材は、
    　前記炭化ケイ素形成体の上面側に位置する前記金属充填体の第１の面に形成されて、前記炭化ケイ素形成体の上面と前記保護部材の上面とを平坦化し、
    　前記炭化ケイ素形成体の下面側に位置する前記金属充填体の第２の面に形成されて、前記炭化ケイ素形成体の下面と前記保護部材の下面とを平坦化する、
    　請求項１記載の半導体装置。
  3. 　前記保護部材は、前記炭化ケイ素形成体の下面側に位置する前記金属充填体の面に形成されて、前記炭化ケイ素形成体の下面と前記保護部材の下面とを平坦化する、請求項１記載の半導体装置。
  4. 　前記炭化ケイ素形成体の材質は、ＭｇＳｉＣまたはＡｌＳｉＣである、請求項１記載の半導体装置。
  5. 　前記金属充填体の材質は、ＭｇまたはＡｌである、請求項１記載の半導体装置。
  6. 　前記保護部材は、金属プレートまたは弾性材である、請求項１記載の半導体装置。
  7. 　前記金属プレートの材質は、Ｃｕ、Ａｌ、Ｆｅのいずれかである、請求項６記載の半導体装置。
  8. 　前記弾性材は、テープであり、
    　前記テープの熱伝導率は、前記ベース板と前記冷却体の間に設けられるサーマルコンパウンド以上である、請求項６記載の半導体装置。
  9. 　前記保護部材は、前記ベース板と前記冷却体とが締結された際に、前記炭化ケイ素形成体の下面と前記保護部材の下面とを平坦化する弾性率を有する、請求項２または３記載の半導体装置。
  10. 　前記炭化ケイ素形成体の上面側に位置する前記金属充填体の第１の面に形成される第１の保護部材と、前記炭化ケイ素形成体の下面側に位置する前記金属充填体の第２の面に形成される第２の保護部材との厚さの合計値は、前記炭化ケイ素形成体の厚さの１．２％～２％である、請求項１記載の半導体装置。
  11. 　前記保護部材の面積は、前記金属充填体を覆う面積に等しい、請求項１記載の半導体装置。
  12. 　前記炭化ケイ素形成体の厚さは、前記金属充填体の厚さよりも大きい、請求項１記載の半導体装置。
  13. 　前記金属充填体は、前記ベース板の周辺枠部または前記ベース板の角部に設けられる、請求項１記載の半導体装置。
  14. 　前記保護部材は、少なくとも前記貫通孔の周辺を覆う、請求項１記載の半導体装置。
  15. 　所定領域を避けた箇所に炭化ケイ素を焼成し、焼成された前記炭化ケイ素と前記所定領域に金属複合材の融液を注いで成型した炭化ケイ素形成体と、前記炭化ケイ素形成体の前記所定領域に前記金属複合材の融液を充填して形成した金属充填体と、を有するベース板を成型し、
    　前記金属充填体に対して切削加工を行って貫通孔を形成し、
    　前記金属充填体の面に、前記炭化ケイ素形成体の硬度よりも低い硬度を有する保護部材を形成し、
    　前記ベース板の上面に絶縁基板を介して半導体素子を搭載する、
    　半導体装置の製造方法。
PCT/JP2023/021824 2022-07-13 2023-06-13 半導体装置および半導体装置の製造方法 WO2024014211A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202380018201.1A CN118715611A (zh) 2022-07-13 2023-06-13 半导体装置及半导体装置的制造方法
DE112023000404.8T DE112023000404T5 (de) 2022-07-13 2023-06-13 Halbleitervorrichtung und halbleitervorrichtung-herstellungsverfahren

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022112672 2022-07-13
JP2022-112672 2022-07-13

Publications (1)

Publication Number Publication Date
WO2024014211A1 true WO2024014211A1 (ja) 2024-01-18

Family

ID=89536564

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/021824 WO2024014211A1 (ja) 2022-07-13 2023-06-13 半導体装置および半導体装置の製造方法

Country Status (3)

Country Link
CN (1) CN118715611A (ja)
DE (1) DE112023000404T5 (ja)
WO (1) WO2024014211A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299532A (ja) * 2001-04-02 2002-10-11 Hitachi Metals Ltd Ａｌ−ＳｉＣ系複合体および放熱部品
JP2016187009A (ja) * 2015-03-27 2016-10-27 Ｄｏｗａメタルテック株式会社 金属−セラミックス接合基板およびその製造方法
WO2020110824A1 (ja) * 2018-11-29 2020-06-04 デンカ株式会社 放熱部材

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3662221B2 (ja) 2002-01-10 2005-06-22 電気化学工業株式会社 放熱部品
WO2009098865A1 (ja) 2008-02-06 2009-08-13 A.L.M.T. Corp. ヒートスプレッダおよびその製造方法
JP6972622B2 (ja) 2017-04-03 2021-11-24 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299532A (ja) * 2001-04-02 2002-10-11 Hitachi Metals Ltd Ａｌ−ＳｉＣ系複合体および放熱部品
JP2016187009A (ja) * 2015-03-27 2016-10-27 Ｄｏｗａメタルテック株式会社 金属−セラミックス接合基板およびその製造方法
WO2020110824A1 (ja) * 2018-11-29 2020-06-04 デンカ株式会社 放熱部材

Also Published As

Publication number Publication date
CN118715611A (zh) 2024-09-27
DE112023000404T5 (de) 2024-09-12

Similar Documents

Publication Publication Date Title
US8736052B2 (en) Semiconductor device including diffusion soldered layer on sintered silver layer
US7846779B2 (en) Power device package and method of fabricating the same
JP6755386B2 (ja) 電力用半導体モジュールおよび電力用半導体モジュールの製造方法
US20120175755A1 (en) Semiconductor device including a heat spreader
US11710709B2 (en) Terminal member made of plurality of metal layers between two heat sinks
US7944044B2 (en) Semiconductor package structure having enhanced thermal dissipation characteristics
CN109637983B (zh) 芯片封装
US20180233424A1 (en) Semiconductor package device
US12033922B2 (en) Semiconductor device and electronic device
JP2008543055A (ja) バックサイド・ヒートスプレッダを用いる集積回路ダイ取り付け
JP3630070B2 (ja) 半導体チップおよび半導体装置
JPH09260550A (ja) 半導体装置
CN111052353A (zh) 半导体装置
JP2019054069A (ja) 半導体装置
JP7117960B2 (ja) パワーモジュール用基板およびパワーモジュール
WO2024014211A1 (ja) 半導体装置および半導体装置の製造方法
US10699994B2 (en) Semiconductor device having bonding regions exposed through protective films provided on circuit patterns onto which components are soldered
US20210257269A1 (en) Semiconductor device
JP2019106422A (ja) パワーモジュール用基板およびパワーモジュール
JP7495225B2 (ja) 半導体装置
WO2023063025A1 (ja) 半導体装置
JP7294403B2 (ja) 半導体装置
TWI855173B (zh) 半導體裝置
US20220367372A1 (en) Semiconductor device
WO2023106151A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23839386

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2024533589

Country of ref document: JP

Kind code of ref document: A