WO2023286459A1 - 信号生成回路、スイッチング装置及びスイッチング電源装置 - Google Patents

信号生成回路、スイッチング装置及びスイッチング電源装置 Download PDF

Info

Publication number
WO2023286459A1
WO2023286459A1 PCT/JP2022/021398 JP2022021398W WO2023286459A1 WO 2023286459 A1 WO2023286459 A1 WO 2023286459A1 JP 2022021398 W JP2022021398 W JP 2022021398W WO 2023286459 A1 WO2023286459 A1 WO 2023286459A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
voltage
reference voltage
ramp
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2022/021398
Other languages
English (en)
French (fr)
Inventor
大地 柚留木
和宏 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2023535161A priority Critical patent/JPWO2023286459A1/ja
Priority to DE112022002598.0T priority patent/DE112022002598T5/de
Priority to CN202280049122.2A priority patent/CN117642974A/zh
Publication of WO2023286459A1 publication Critical patent/WO2023286459A1/ja
Priority to US18/392,460 priority patent/US20240162817A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape

Definitions

  • the present disclosure relates to signal generation circuits, switching devices, and switching power supplies.
  • Spread spectrum technology is a technology that suppresses the effects of noise.
  • Spread-spectrum techniques spread the noise over a wide band, making it possible to suppress the effects of substantial noise.
  • An object of the present disclosure is to provide a signal generation circuit, a switching device, and a switching power supply that contribute to reducing the influence of noise.
  • a signal generation circuit includes a reference voltage generation circuit configured to generate a reference voltage, a ramp voltage generation circuit configured to generate a ramp voltage that fluctuates within a predetermined voltage range, and the reference and a comparison circuit configured to output a comparison result signal representing the magnitude relationship between the voltage and the lamp voltage, wherein the reference voltage generation circuit causes the reference voltage to have a triangular waveform, and the triangular wave. Vary the frequency of
  • FIG. 1 is a configuration diagram of a switching device according to the first embodiment of the present disclosure.
  • FIG. 2 is a relationship diagram of multiple voltages and multiple signals in a first pattern according to the first embodiment of the present disclosure.
  • FIG. 3 is a relationship diagram of multiple voltages and multiple signals in a second pattern according to the first embodiment of the present disclosure.
  • FIG. 4 is a diagram showing the time dependence of the reference voltage according to the first reference example.
  • FIG. 5 is a diagram showing the time dependence of the frequency of the comparison result signal according to the first reference example.
  • FIG. 6 is a diagram showing the frequency spectrum of the comparison result signal according to the first reference example.
  • FIG. 7 is a relationship diagram of the reference voltage, the ramp voltage, and a plurality of signals in the process of increasing the reference voltage.
  • FIG. 1 is a configuration diagram of a switching device according to the first embodiment of the present disclosure.
  • FIG. 2 is a relationship diagram of multiple voltages and multiple signals in a first pattern according to the first embodiment of the present
  • FIG. 8 is a relationship diagram of the reference voltage, the ramp voltage, and a plurality of signals in the process of decreasing the reference voltage.
  • FIG. 9 is a diagram showing the time dependence of the reference voltage according to the second reference example.
  • FIG. 10 is a diagram showing the time dependence of the frequency of the comparison result signal according to the second reference example.
  • FIG. 11 is a diagram showing the frequency spectrum of the comparison result signal according to the second reference example.
  • FIG. 12 is a diagram showing the time dependence of the reference voltage according to the third reference example.
  • FIG. 13 is a diagram showing waveforms of reference voltages according to example EX1_A belonging to the first embodiment of the present disclosure.
  • FIG. 14 is a diagram showing how the period of the triangular wave forming the reference voltage cyclically fluctuates according to the example EX1_A belonging to the first embodiment of the present disclosure.
  • FIG. 15 is a diagram showing the time dependence of the reference voltage, according to example EX1_A belonging to the first embodiment of the present disclosure.
  • FIG. 16 is a diagram showing the time dependence of the frequency of the comparison result signal, according to example EX1_A belonging to the first embodiment of the present disclosure.
  • FIG. 17 is a diagram showing a frequency spectrum of a comparison result signal according to example EX1_A belonging to the first embodiment of the present disclosure.
  • FIG. 18 is a diagram showing an internal configuration example of a reference voltage generation circuit according to example EX1_B belonging to the first embodiment of the present disclosure.
  • FIG. 19 is a diagram showing a waveform example of an output signal of the rectangular wave supply circuit of FIG. 18, according to Example EX1_B belonging to the first embodiment of the present disclosure.
  • FIG. 20 is a diagram showing an example of the relationship between the output signal of the rectangular wave supply circuit of FIG. 18 and the reference voltage, according to the example EX1_B belonging to the first embodiment of the present disclosure.
  • FIG. 21 is a diagram showing an internal configuration example of the rectangular wave supply circuit of FIG.
  • FIG. 22 is a diagram illustrating an internal configuration example of a reference voltage generating circuit according to example EX1_C belonging to the first embodiment of the present disclosure.
  • FIG. 23 is a configuration diagram of a switching power supply device according to the second embodiment of the present disclosure.
  • FIG. 24 is an external perspective view of a semiconductor device according to a second embodiment of the present disclosure.
  • the ground refers to a reference conductive portion having a potential of 0 V (zero volt) as a reference, or refers to a potential of 0 V itself.
  • the reference conductive portion is made of a conductor such as metal.
  • a potential of 0 V is sometimes referred to as a ground potential.
  • voltages shown without specific reference represent potentials with respect to ground.
  • a level refers to a level of potential, and for any signal or voltage of interest, a high level has a higher potential than a low level.
  • Any digital signal can have a high or low signal level.
  • the signal or voltage of interest strictly speaking that the signal or voltage is at a high level means that the signal or voltage is at a high level, and strictly speaking that the signal or voltage is at a low level. It means that the signal or voltage level is at low level.
  • Levels for signals are sometimes referred to as signal levels, and levels for voltages are sometimes referred to as voltage levels.
  • the switching from low level to high level is called up edge (or rising edge), and the timing of switching from low level to high level is called up edge timing (or rising edge timing). .
  • the switching from high level to low level is called the falling edge (or falling edge), and the timing of switching from high level to low level is called the falling edge timing (or falling edge). edge timing).
  • the ON state refers to the state in which there is conduction between the drain and source of the transistor
  • the OFF state refers to the state in which there is conduction between the drain and source of the transistor. It refers to the state in which the current between the two is non-conducting (blocking state).
  • MOSFETs are understood to be enhancement mode MOSFETs unless otherwise stated.
  • MOSFET is an abbreviation for "metal-oxide-semiconductor field-effect transistor".
  • the on state and off state of any transistor may be simply expressed as on and off.
  • switching from an off state to an on state is expressed as turn-on, and switching from an on state to an off state is expressed as turn-off.
  • a period during which the transistor is on is sometimes referred to as an on period, and a period during which the transistor is off is sometimes referred to as an off period.
  • a period during which the level of the signal is high is called a high level period
  • a period during which the level of the signal is low is called a low level period.
  • the same is true for any voltage that takes a high or low voltage level.
  • Connections between multiple parts forming a circuit such as arbitrary circuit elements, wiring (lines), nodes, etc., mean electrical connections unless otherwise specified.
  • FIG. 1 is a configuration diagram of a switching device 1 according to the first embodiment of the present disclosure.
  • the switching device 1 includes a reference voltage generation circuit 10 , a ramp voltage generation circuit 20 , a comparison circuit 30 , a switching control circuit 40 and a switching transistor 50 .
  • the switching device 1 contains a signal generation circuit 2 which can also be referred to as a spread spectrum signal generation circuit.
  • the signal generation circuit 2 includes a reference voltage generation circuit 10 , a ramp voltage generation circuit 20 and a comparison circuit 30 .
  • a reference voltage generation circuit 10 generates and outputs a reference voltage VREF .
  • the reference voltage VREF has a triangular waveform, which will be discussed later.
  • a ramp voltage generation circuit 20 generates and outputs a ramp voltage VRAMP that varies within a predetermined voltage range.
  • the reference voltage V REF and the ramp voltage V RAMP are input to the comparison circuit 30 .
  • the comparison circuit 30 compares the reference voltage VREF and the ramp voltage VRAMP , and generates and outputs a signal S1, which is a comparison result signal indicating the level relationship between the reference voltage VREF and the ramp voltage VRAMP .
  • Signal S1 is input to switching control circuit 40 .
  • the switching control circuit 40 switches the switching transistor 50 based on the signal S1.
  • the switching of transistor 50 toggles the state of transistor 50 between an on state and an off state.
  • the signal S1 is also input to the ramp voltage generation circuit 20.
  • switching transistor 50 may be any type of transistor. That is, the switching transistor 50 may be either an N-channel MOSFET or a P-channel MOSFET. Also, the switching transistor 50 may be a bipolar transistor, a junction FET, or an IGBT (Insulated Gate Bipolar Transistor). In this embodiment, hereinafter, the switching transistor 50 is considered to be an N-channel MOSFET.
  • the switching control circuit 40 can turn on or off the switching transistor 50 by controlling the gate potential of the switching transistor 50 (in other words, by controlling the gate-source voltage of the switching transistor 50). can.
  • the signal S1 is a binary signal (digital signal) that takes a value of "0" or "1".
  • the signal S1 takes either a low level or a high level, the low level signal S1 indicating a value of "0” and the high level signal S1 indicating a value of "1".
  • a modification that applies negative logic to the signal S1 is also possible.
  • the following first pattern or second pattern can be adopted.
  • FIG. 2 shows the relationship between the reference voltage VREF, the ramp voltage VRAMP , and the signal S1 in the first pattern.
  • Signal S2 is also shown in FIG. 2 and will be discussed later.
  • the reference voltage VREF has a triangular waveform, but the frequency of the reference voltage VREF (in other words, the frequency of the triangular wave in the reference voltage VREF ) is much higher than the frequency of the ramp voltage VRAMP . Because it is small, FIG. 2 shows each voltage waveform as if the value of the reference voltage VREF is constant (the same applies to FIG. 3, which will be described later).
  • the comparison circuit 30 sets the signal S1 to a low level (that is, makes the signal S1 have a value of “0”) when the ramp voltage V RAMP is lower than the reference voltage V REF , and the ramp voltage V RAMP is When the voltage is higher than the reference voltage VREF , the signal S1 is set to a high level (that is, the signal S1 has a value of "1").
  • the comparison circuit 30 changes from a state where the ramp voltage V RAMP is lower than the reference voltage V REF (that is, “V RAMP ⁇ V REF ”) to a state that is higher than the reference voltage V REF (that is, “ V RAMP >V REF "), an up edge is generated in the signal S1 (that is, the value of the signal S1 is changed from “0" to "1").
  • V RAMP ⁇ V REF the reference voltage V REF
  • the ramp voltage generation circuit 20 according to the first pattern generates the ramp voltage VRAMP shown in FIG. 2 by repeatedly executing the following first ramp unit operation.
  • the ramp voltage generation circuit 20 starts from a state in which the ramp voltage V RAMP matches the predetermined lower limit voltage V L#RAMP , and increases the ramp voltage V RAMP from the lower limit voltage V L#RAMP by a predetermined amount.
  • the ramp voltage generation circuit 20 ends the i-th first lamp unit operation.
  • the (i+1)th first lamp unit operation is started.
  • the increasing slope U #RAMP and the decreasing slope D #RAMP are constant.
  • i represents any natural number.
  • the magnitudes of the increasing slope U #RAMP and the decreasing slope D #RAMP may be the same.
  • the repetition of the first ramp unit operation in the first pattern produces an up edge in signal S1 each time ramp voltage V RAMP reaches reference voltage V REF .
  • the state of "V RAMP > V REF” quickly changes to the state of "V RAMP ⁇ V REF ".
  • the length of the level period is minute. In other words, a down edge occurs in the signal S1 after a short period of time after the up edge of the signal S1.
  • the lower limit voltage V L_RAMP is lower than the lower limit of the variation range of the reference voltage V REF (how the reference voltage V REF varies is not shown in FIG. 2). Therefore, in each of the repeatedly executed first ramp unit operations, an up edge always occurs in signal S1.
  • the signal S2 shown in FIG. 2 may be generated based on the signal S1 and the ramp voltage VRAMP .
  • the signal S2 like the signal S1, takes a signal level of low level or high level.
  • an up edge occurs in the signal S2 in synchronism with the up edge of the signal S1, and then the ramp voltage V RAMP monotonously decreases, and the ramp voltage V RAMP drops to the lower limit voltage V L#RAMP . Triggered by this, a down edge occurs in the signal S2.
  • FIG. 3 shows the relationship between the reference voltage VREF, the ramp voltage VRAMP , and the signal S1 in the second pattern.
  • Signal S2 is also shown in FIG. 3 and will be described later.
  • the comparison circuit 30 sets the signal S1 to a low level (that is, makes the signal S1 have a value of “0”) when the ramp voltage V RAMP is higher than the reference voltage V REF , and the ramp voltage V RAMP is When the voltage is lower than the reference voltage VREF , the signal S1 is set to a high level (that is, the signal S1 has a value of "1").
  • the comparison circuit 30 changes from a state where the ramp voltage V RAMP is higher than the reference voltage V REF (that is, “V RAMP >V REF ”) to a state that is lower than the reference voltage V REF (that is, “ V RAMP ⁇ V REF ” state), an up edge is generated in the signal S1 (that is, the value of the signal S1 is changed from “0” to “1”).
  • V RAMP the ramp voltage
  • the ramp voltage generating circuit 20 generates the ramp voltage VRAMP shown in FIG. 3 by repeatedly executing the following second ramp unit operation.
  • the ramp voltage generation circuit 20 starts from a state in which the ramp voltage V RAMP is made equal to the predetermined upper limit voltage V H #RAMP and decreases the ramp voltage V RAMP from the upper limit voltage V H#RAMP by a predetermined amount.
  • the signal S1 has an up edge (when the value of the signal S1 changes from "0" to "1")
  • the ramp voltage The change direction of V RAMP is reversed from the decreasing direction to the increasing direction, and thereafter the ramp voltage V RAMP is linearly and monotonically increased toward the upper limit voltage V H_RAMP at a predetermined increasing slope U #RAMP .
  • the ramp voltage generating circuit 20 ends the i-th second lamp unit operation. Simultaneously, the (i+1)th second lamp unit operation is started.
  • the repetition of the second ramp unit operation in the second pattern produces an up edge in signal S1 each time ramp voltage V RAMP falls to reference voltage V REF .
  • the state of "V RAMP ⁇ V REF” quickly changes to the state of "V RAMP > V REF ".
  • the length of the level period is minute. In other words, a down edge occurs in the signal S1 after a short period of time after the up edge of the signal S1.
  • the upper limit voltage V H_RAMP is higher than the upper limit of the variation range of the reference voltage V REF (how the reference voltage V REF varies is not shown in FIG. 3). Therefore, an up edge always occurs in the signal S1 in each of the repetitively executed second ramp unit operations.
  • the signal S2 shown in FIG. 3 may be generated based on the signal S1 and the ramp voltage VRAMP .
  • the signal S2 like the signal S1, takes a signal level of low level or high level.
  • an up edge occurs in the signal S2 in synchronization with the up edge of the signal S1, and then the ramp voltage V RAMP monotonically increases to reach the upper limit voltage V H#RAMP .
  • a down edge occurs in the signal S2.
  • the operation of the switching control circuit 40 is common between the first pattern and the second pattern described above.
  • the switching control circuit 40 turns on or off the switching transistor 50 at the rising edge of the signal S1 (in other words, in synchronization with the rising edge of the signal S1).
  • the switching control circuit 40 When turning on the switching transistor 50 triggered by the rising edge of the signal S1, the switching control circuit 40 then turns off the switching transistor 50 when a predetermined condition is established. When turning off the switching transistor 50 triggered by the rising edge of the signal S1, the switching control circuit 40 thereafter turns on the switching transistor 50 when a predetermined condition is established. In this manner, the switching control circuit 40 changes the state of the switching transistor 50 to one of the ON state and the OFF state in response to a specific change in the signal S1 (a change in the value of the signal S1 from "0" to "1"). A switching operation is performed to change the state of the switching transistor 50 from the other state to the other state, and then return the state of the switching transistor 50 from the other state to the one state when a predetermined condition is met. The switching operation is performed each time the specified change occurs. Therefore, the switching operation is repeatedly performed at intervals of the reciprocal of the frequency of the signal S1.
  • the predetermined condition may be satisfied when the value of a predetermined digital signal generated separately from the signal S1 changes from "0" to "1". This digital signal is generated in the switching control circuit 40 or supplied to the switching control circuit 40 from a circuit not shown.
  • the predetermined condition may be satisfied when a down edge occurs in the signal S2.
  • the predetermined condition may be established when a predetermined time ⁇ t elapses from the rising edge timing of the signal S1.
  • the reference voltage generation circuit 10 generates a reference voltage V REF having a unique waveform. Before explaining the actual waveform of the reference voltage V REF , first to third reference examples will be explained.
  • the frequency of signal S1 is sometimes referred to as frequency f S1 .
  • the frequency f S1 corresponds to the reciprocal of the rising edge occurrence interval in the signal S1.
  • the reference voltage VREF is fixed at a constant voltage. Therefore, in the first reference example, the frequency f S1 of the signal S1 is also fixed.
  • a waveform 911 in FIG. 4 represents the time dependence of the reference voltage V REF according to the first reference example
  • a waveform 912 in FIG. 5 represents the time dependence of the frequency f S1 of the signal S1 according to the first reference example.
  • the reference voltage V REF according to the first reference example is fixed at 1.0 V (volt), and the frequency f S1 of the signal S1 is fixed at 2.0 MHz.
  • the ramp voltage generation circuit 20 is set so that the frequency f S1 is fixed at 2.0 MHz. (increase slope U #RAMP , decrease slope D #RAMP , lower limit voltage V L#RAMP and upper limit voltage V H#RAMP described above) are defined.
  • FIG. 6 shows the frequency spectrum 913 of the signal S1 according to the first reference example.
  • the signal S1 according to the first reference example has high-intensity signal components at the frequency of 2.0 MHz and its integer multiples. This means that high conducted and radiated noise occurs at those frequencies. High conducted and radiated noise is often unacceptable in various devices.
  • the reference voltage VREF is a triangular voltage having a constant frequency.
  • the frequency of this triangular wave is sufficiently lower than the frequency f S1 of signal S1. Therefore, in the second reference example, the frequency f S1 of the signal S1 fluctuates along with the fluctuation of the reference voltage VREF .
  • FIG. 7 schematically shows waveforms of voltages and signals in the process in which the reference voltage V REF increases in one triangular wave when the first pattern (see FIG. 2) is adopted.
  • the interval at which the rising edge of the signal S1 occurs gradually increases (that is, the frequency f S1 of the signal S1 gradually increases).
  • FIG. 8 schematically shows waveforms of voltages and signals in the process in which the reference voltage V REF decreases in one triangular wave when the first pattern (see FIG. 2) is adopted.
  • the interval at which the rising edge of the signal S1 occurs gradually decreases (that is, the frequency f S1 of the signal S1 gradually decreases).
  • the peak intensity of signal S1 around the frequency of signal S1 decreases.
  • a waveform 921 in FIG. 9 represents the time dependence of the reference voltage V REF according to the second reference example
  • a waveform 922 in FIG. 10 represents the time dependence of the frequency f S1 of the signal S1 according to the second reference example.
  • the reference voltage V REF according to the second reference example is a triangular voltage that varies from 0.8 V to 1.2 V centered at 1.0 V (volt), and the frequency of the triangular wave is 100 kHz. (kilohertz).
  • the frequency f S1 of the signal S1 according to the second reference example fluctuates around 2.0 MHz.
  • FIG. 11 shows the frequency spectrum 923 of the signal S1 according to the second reference example.
  • the spectrum of the signal S1 is spread, and the peak intensity of the signal S1 in the high frequency band (the peak intensity at the frequencies of 2.0 MHz and integral multiples of 2.0 MHz) is reduced. (see dashed line portion 923a).
  • the intensity of the signal S1 increases in the frequency band of modulation of the reference voltage VREF (corresponding to the dashed line portion 923b ).
  • the frequency band of the modulation of the reference voltage V REF (here, the band around 100 kHz) is a low frequency band lower than the 2 MHz band, and noise in such a low frequency band affects the signal S1, the signal S1 or based on the signal S1.
  • An example of a device that uses the signal S1 is a radar device mounted on a vehicle such as an automobile (hereinafter referred to as a vehicle-mounted radar device).
  • An in-vehicle radar device can detect the distance between a vehicle and an object located outside the vehicle, the speed of the object (relative speed between the vehicle and the object), and the like.
  • a large amount of noise in a low frequency band may adversely affect the detection accuracy of an onboard radar device.
  • a method of using a voltage (see FIG. 12) that varies discretely using random numbers as the reference voltage VREF (this will be referred to as a third reference example) will also be considered.
  • the circuit operation since the change in the reference voltage VREF is not stepwise, the circuit operation may be slow and the circuit may not function as intended. Alternatively, the circuit operation needs to be speeded up, which may increase the power consumption.
  • the configuration of the switching device 1 capable of achieving characteristics superior to those of the above-described reference examples will be shown in the following multiple examples.
  • the matters described above in the present embodiment are applied to each of the following examples unless otherwise stated and without contradiction.
  • the description in each embodiment may take precedence.
  • the matter described in any of the following embodiments can be applied to any other embodiment (i.e. any two or more of the embodiments). It is also possible to combine the examples of .
  • Example EX1_A Example EX1_A will be described.
  • the reference voltage V REF has a triangular waveform, and the reference voltage V REF is modulated such that the frequency of the triangular wave varies.
  • FIG. 13 schematically shows a waveform 610 of the reference voltage VREF according to the embodiment EX1_A .
  • the reference voltage generation circuit 10 according to this embodiment actually generates the reference voltage V REF in the embodiment EX1_A.
  • the variation range of the reference voltage VREF is from a predetermined lower limit voltage VL#REF to a predetermined upper limit voltage VH#REF higher than the lower limit voltage VL#REF .
  • the reference voltage generation circuit 10 according to Example EX1_A performs the following triangular wave generation unit operation.
  • the reference voltage generation circuit 10 according to the embodiment EX1_A starts from a state in which the reference voltage V REF is matched with the predetermined lower limit voltage V L#REF , and changes the reference voltage V REF to the lower limit voltage V L#REF to the upper limit voltage VH#REF linearly and monotonically with an increasing slope U # REF .
  • the reference voltage generating circuit 10 according to the embodiment EX1_A linearly and monotonously decreases the reference voltage VREF from the upper limit voltage VH#REF to the lower limit voltage VL#REF with a decreasing slope D#REF.
  • One triangular wave generation unit operation starts from a state in which the reference voltage V REF is matched with the predetermined lower limit voltage V L#REF , and the reference voltage V REF monotonically increases and decreases until the reference voltage V REF reaches the lower limit voltage V This is the operation until returning to L#REF .
  • the reference voltage generation circuit 10 according to the embodiment EX1_A repeatedly executes such a triangular wave generation unit operation. That is, in the i-th triangular wave generation unit operation, when the reference voltage V REF monotonically increases and decreases from the lower limit voltage V L#REF as a starting point and returns to the lower limit voltage V L_REF , the i-th triangular wave generation unit operation is performed. , the (i+1)th triangular wave generation unit operation is started.
  • i represents any natural number.
  • the period during which one triangular wave generation unit operation is performed is referred to as the triangular wave unit period
  • the triangular wave unit period during which the i-th triangular wave generation unit operation is performed is denoted by the symbol "P[i]”. refer.
  • the increasing slope U_REF and the decreasing slope D_REF have the same magnitude in each triangular wave generation unit operation. That is, in the i-th triangular wave generation unit operation (in other words, in the triangular wave unit period P[i]), the increasing slope U_REF and the decreasing slope D_REF are the same, and the (i+1)th triangular wave generation unit In operation (in other words in the triangular wave unit period P[i+1]) the increasing slope U_REF and the decreasing slope D_REF are the same as each other. The same applies to other triangular wave generation unit operations.
  • the increasing slope U #REF and the decreasing slope D #REF in the (i+1)-th triangular wave generation unit operation are the increasing slope U #REF and the decreasing slope D #REF in the i-th triangular wave generation unit operation .
  • #REF Different from #REF . That is, for any natural number i, the length of the triangular wave unit period P[i+1] differs from the length of the triangular wave unit period P[i], so the frequency of the triangular wave at the reference voltage VREF varies.
  • n is an arbitrary integer of 2 or more.
  • the length T[j+1] is longer than T[j] for any natural number j.
  • the length of the triangular wave unit period is increased to length T[2] each time one triangular wave unit period elapses. ], T[3], . . . , T[n ⁇ 1], T[n].
  • the length of the triangular wave unit period is changed from length T[1] to length T[2], T[3], . [n ⁇ 1] and T[n], and thereafter, the length of the triangular wave unit period is increased from T[n] to T[n] each time one triangular wave unit period elapses. [n ⁇ 1], T[n ⁇ 2], . . . , T[2], T[1], and this operation is repeated.
  • the frequency of the triangular wave at the reference voltage VREF may be referred to as the frequency fREF .
  • the frequency f REF can also be said to be the frequency of the reference voltage V REF . Focusing on the frequency fREF , the following can be said. That is, in the reference voltage generating circuit 10, the triangular wave frequency f REF is changed from the frequency "1/T[1]” to the frequency "1/T[2]", “1/T[ 3 ] ”, . Every time the period elapses, the frequency changes from the frequency "1/T[n]” to the frequency "1/T[n-1]", "1/T[n-2]", ..., "1/T[2] ”, and “1/T[1]”, and repeat this operation.
  • frequency "1/T[1]” corresponds to the maximum frequency in the range of variation of frequency fREF
  • frequency "1/T[ n]” corresponds to the minimum frequency in the variation range of the frequency fREF .
  • the lengths T[1], T[2], T[3] are set to (1/120000) seconds, (1/100000) seconds, and (1/80000) seconds, respectively. seconds, where the triangular wave frequency f REF will vary between 120 kHz, 100 kHz and 80 kHz.
  • the center frequency and the minimum frequency in the fluctuation range of the frequency f S1 of the signal S1 are It is sufficiently high (e.g. about ten times or several ten times) compared to the maximum frequency (ie "1/T[1]").
  • the characteristics of the ramp voltage V RAMP increase slope U #RAMP , decrease slope D #RAMP , lower limit voltage V L#RAMP and upper limit voltage V H#RAMP ) should be appropriately set.
  • the triangular wave frequency fREF is increased or decreased stepwise.
  • a waveform 621 in FIG. 15 represents the time dependence of the reference voltage V REF according to the embodiment EX1_A
  • a waveform 622 in FIG. 16 represents the time dependence of the frequency f S1 of the signal S1 according to the embodiment EX1_A.
  • the reference voltage V REF according to Example EX1_A is a triangular voltage that varies from 0.8 V to 1.2 V centered at 1.0 V (volt)
  • the frequency f REF of the triangular wave is Assume that the signal is modulated at around 100 kHz (kilohertz).
  • "n 7"
  • the lengths T[1], T[2], T[3], T[4], T[5], T[6], T[7] are 60, 80, 100, 120, respectively. , 140, 160, 180 kHz.
  • FIG. 17 shows the frequency spectrum 623 of the signal S1 according to Example EX1_A.
  • the spectrum of the signal S1 is spread in the embodiment EX1_A, and the peak intensity of the signal S1 in the high frequency band (2.0 MHz and integral multiples of 2.0 MHz) is reduced.
  • the spectrum of the signal S1 is spread in the frequency band of the modulation of the reference voltage V REF (here, the band around 100 kHz), and the noise in this frequency band is also reduced. (see dashed line 923b in FIG. 11 and dashed line 623b in FIG. 17).
  • the triangular wave of the reference voltage VREF is modulated.
  • the peak intensity of the signal S1 in the high frequency band is also further reduced than in the second reference example (see dashed line portion 923a in FIG. 11 and dashed line portion 623a in FIG. 17).
  • noise derived from the signal S1 (the The peak intensity of the noise and the switching noise of the switching transistor 50 based on the signal S1) can be reduced.
  • Example EX1_B Example EX1_B will be described.
  • FIG. 18 shows a configuration example of the reference voltage generation circuit 110 according to the embodiment EX1_B.
  • Example EX1_B is implemented in combination with Example EX1_A described above, and the reference voltage generation circuit 110 is used as the reference voltage generation circuit 10 of Example EX1_A. That is, the reference voltage generation circuit 110 is an example of the reference voltage generation circuit 10 of Example EX1_A.
  • the reference voltage generation circuit 110 includes a rectangular wave supply circuit 111 and a modulator 112 .
  • the rectangular wave supply circuit 111 generates n types of rectangular wave signals having n types of frequencies different from each other, and outputs a signal S111 in which the n types of rectangular wave signals are combined.
  • Signal S111 is input to modulator 112 .
  • the signal S111 includes a first rectangular wave signal having a period of length T[1], a second rectangular wave signal having a period of length T[2], and a third rectangular wave signal having a period of length T[3]. It is a signal obtained by combining a rectangular wave signal and an n-th rectangular wave signal having a cycle of length T[n].
  • Each of the first to n-th rectangular wave signals alternates between high and low signal levels. Assume here that the duty of each rectangular wave signal is 50%. That is, the ratio of the length of the high level period to the length of the low level period is 1:1 for each rectangular wave signal. It is also assumed that each period of each rectangular wave signal starts from a high level period.
  • the type of rectangular wave signal incorporated in the signal S111 is switched for each period of each rectangular wave signal.
  • one cycle of the first rectangular wave signal, one cycle of the second rectangular wave signal, one cycle of the third rectangular wave signal, A signal obtained by combining one period of the second rectangular wave signal in this order in the time-series direction is used as a unit signal, and the signal 111 is formed by repeating the unit signal.
  • the frequency of the rectangular wave signal incorporated in the unit signal gradually decreases from the maximum frequency (reciprocal of length T[1]) to the minimum frequency (reciprocal of length T[n]) over time. , then gradually increases from the minimum frequency (reciprocal of the length T[n]) to the maximum frequency.
  • a predetermined DC voltage V CNST is input to the modulator 112 .
  • DC voltage V CNST has a fixed constant voltage.
  • the modulator 112 modulates the DC voltage V CNST based on the signal S111 to generate the reference voltage V REF having the characteristics described in the embodiment EX1_A (see FIG. 13).
  • the modulator 112 is arranged such that the reference voltage V REF linearly and monotonically increases with a predetermined increasing slope U # REF during the high level period of the signal S111, and the reference voltage V REF rises to a predetermined level during the low level period of the signal S111.
  • the DC voltage V CNST is modulated based on the signal S111 so as to linearly and monotonously decrease at a decreasing slope D #REF of , thereby generating the reference voltage V REF .
  • the modulator 112 makes the magnitudes of the increasing slope U #REF and the decreasing slope D #REF during the period when the i-th rectangular wave signal is input to the modulator 112 as the signal S111 proportional to the reciprocal of the length T[i]. Let That is, the modulator 112 sets the magnitude of the increasing slope U #REF and the decreasing slope D # REF during the period in which the first rectangular wave signal is input to the modulator 112 as the signal S111 to "(1/T[1])". ⁇ k B ”, and the magnitude of the increasing slope U #REF and the decreasing slope D #REF during the period when the second rectangular wave signal is input to the modulator 112 as the signal S111 is set to “(1/T[2] ) ⁇ k B ′′.
  • the rectangular wave supply circuit 111 can also be configured with a rectangular wave generator 111a and a selector 111b.
  • a signal S1 is input to the rectangular wave generator 111a.
  • the rectangular wave generator 111a has a counter 111a_1 that counts the number of rising edges of the signal S1.
  • the rectangular wave generator 111a generates first to n-th rectangular wave signals by dividing the frequency of the signal S1 by n kinds of frequency division ratios based on the count value of the counter 111a_1.
  • the selector 111b outputs the signal S111 based on the first to n-th rectangular wave signals.
  • the selector 111b selects one of the first to nth rectangular wave signals based on the selection signal SEL supplied from the rectangular wave generator 111a, and outputs the selected rectangular wave signal as the signal S111.
  • the rectangular wave generator 111a generates the selection signal SEL based on the counter value so that the selector 111b outputs the signal S111 having the characteristics described above (for example, the signal S111 having the characteristics shown in FIG. 19). good.
  • the selection signal SEL may be supplied to the selector 111b from a circuit other than the rectangular wave generator 111a.
  • Example EX1_C will be described.
  • FIG. 22 shows a configuration example of the reference voltage generation circuit 120 according to the embodiment EX1_C.
  • Example EX1_C is implemented in combination with Example EX1_A described above, and reference voltage generation circuit 120 is used as reference voltage generation circuit 10 of Example EX1_A. That is, the reference voltage generation circuit 120 is an example of the reference voltage generation circuit 10 of Example EX1_A.
  • the reference voltage generation circuit 120 includes a clock modulator 121 , a logic circuit 122 and a reference generator 123 .
  • the clock modulator 121 has a VCO which is a voltage controlled oscillator, and the VCO generates a clock signal having a frequency according to the input voltage to itself.
  • the clock signal is a square wave signal that alternates between high and low signal levels.
  • the clock modulator 121 modulates the frequency of the clock signal by variably controlling the input voltage to the VCO (that is, fluctuates the frequency of the clock signal CLK, which will be described later).
  • the modulated clock signal is supplied to the logic circuit 122 as the clock signal CLK.
  • the logic circuit 122 supplies the reference generator 123 with a control signal S122 based on the clock signal CLK.
  • the reference generator 123 generates a reference voltage VREF according to the control signal S122.
  • the logic circuit 122 can divide the clock signal CLK by a predetermined division ratio and supply the divided clock signal CLK to the reference generator 123 as the control signal S122.
  • the reference generator 123 generates the reference voltage V REF based on the control signal S122 such that the triangular wave frequency f REF in the reference voltage V REF is proportional to the frequency of the control signal S122.
  • the frequency f REF of the triangular wave in the reference voltage V REF is set to k C times the frequency of the control signal S122.
  • the frequency of the clock signal CLK is 20 MHz
  • the frequency of the control signal S122 is 10 MHz
  • the triangular wave frequency f REF is "(10 ⁇ k C )" MHz.
  • the frequency of the clock signal CLK is 18 MHz
  • the frequency of the control signal S122 is 9 MHz
  • the triangular wave frequency f REF is "(9 ⁇ k C )" MHz.
  • the triangular wave frequency f REF of the reference voltage V REF generated by the reference generator 123 depends on the frequency of the clock signal CLK.
  • the clock signal CLK which is a frequency-modulated clock signal
  • the frequency fREF of the triangular wave can be modulated.
  • the modulated clock signal CLK may be generated so that the reference generator 123 generates the reference voltage VREF having the characteristics described in the embodiment EX1_A .
  • the reference generator 123 may make the magnitudes of the increasing slope U #REF and the decreasing slope D #REF in the reference voltage V REF proportional to the frequency of the control signal S122, thereby making it proportional to the frequency of the clock signal CLK.
  • a triangular wave frequency f REF is obtained.
  • FIG. 23 is a configuration diagram of a switching power supply device 200 according to the second embodiment.
  • the switching power supply device 200 is configured as a step-down DC/DC converter that power-converts an input voltage V IN to generate an output voltage V OUT that is lower than the input voltage V IN .
  • Input voltage V IN and output voltage V OUT are positive DC voltages.
  • the switching power supply device 200 is provided with an input terminal IN to which an input voltage V IN is applied, an output terminal OUT to which an output voltage V OUT is applied, a ground terminal GND having a ground potential, and a switch terminal SW to which a switch voltage V SW described later is applied. be done.
  • the ground terminal GND and the switch terminal SW are provided on the lower potential side than the input terminal IN.
  • the switching power supply device 200 includes the signal generation circuit 2 described in the first embodiment, as well as an output stage circuit 210 , a switching control circuit 220 , a rectification/smoothing circuit 230 and a feedback voltage generation circuit 240 .
  • the signal generation circuit 2 in the switching power supply device 200 is the same as the signal generation circuit 2 (see FIG. 1) according to the first embodiment.
  • the reference voltage VREF having the characteristics shown in the above-described embodiment EX1_A is generated, and the signal S1 is generated using this reference voltage VREF .
  • the switching power supply device 200 can be configured using the semiconductor device 300 .
  • FIG. 24 shows an example of the appearance of the semiconductor device 300.
  • the semiconductor device 300 includes a semiconductor chip having a semiconductor integrated circuit formed on a semiconductor substrate, a housing (package) containing the semiconductor chip, and a plurality of external terminals exposed from the housing to the outside of the semiconductor device 300. and an electronic component.
  • a semiconductor device 300 is formed by enclosing a semiconductor chip in a housing (package) made of resin.
  • the semiconductor integrated circuit can include the signal generation circuit 2 , the output stage circuit 210 and the switching control circuit 220 , or can include the signal generation circuit 2 and the switching control circuit 220 .
  • the feedback voltage generation circuit 240 may be provided inside the semiconductor device 300 or may be provided outside the semiconductor device 300 .
  • the output stage circuit 210 has a half bridge circuit consisting of a series circuit of a high side transistor 211 and a low side transistor 212 .
  • the rectifying/smoothing circuit 2 has an inductor 231 and an output capacitor 232 .
  • the switching power supply 200 uses transistors 211 and 212 to perform DC-DC conversion in a synchronous rectification method.
  • Transistors 211 and 212 are configured as N-channel MOSFETs. A modification is also possible in which the transistor 211 is configured as a P-channel MOSFET. Also, the transistor 212 can be replaced with a diode, in which case the switching power supply 200 performs DC-DC conversion by an asynchronous rectification method.
  • the drain of transistor 211 is connected to input terminal IN and thus receives input voltage V IN .
  • the source of the transistor 211 and the drain of the transistor 212 are commonly connected to the switch terminal SW.
  • the source of transistor 212 is connected to ground terminal GND (ie, connected to ground).
  • a voltage applied to the switch terminal SW is called a switch voltage and is represented by the symbol "V SW ".
  • the switch terminal SW is connected to one end of the inductor 231, the other end of the inductor 231 is connected to the output terminal OUT, and the output voltage VOUT is generated at the output terminal OUT.
  • An output capacitor 232 is connected between the output terminal OUT and ground.
  • LD represents a load connected between the output terminal OUT and ground.
  • Load LD is any load driven based on output voltage V OUT .
  • the current flowing through the inductor 231 is called inductor current and is represented by the symbol "I L ".
  • the feedback voltage generating circuit 240 generates a divided voltage of the output voltage V OUT using a series circuit of a plurality of resistors arranged between the output terminal OUT and the ground, and uses the generated divided voltage as the feedback voltage V FB in the switching control circuit. 220. However, it is also possible to use the output voltage VOUT itself as the feedback voltage VFB .
  • the switching control circuit 220 controls and sets the state of the output stage circuit 210 to one of the output high state, output low state, and both off state.
  • transistor 211 In the output high state, transistor 211 is on and transistor 212 is off.
  • transistor 211 In the output low state, transistor 211 is off and transistor 212 is on.
  • both off state both transistors 211 and 212 are off. Both transistors 211 and 212 are never turned on.
  • the switching control circuit 220 alternately turns on and off the transistors 211 and 212 (that is, the output stage circuit 210 between an output high state and an output low state), thereby stabilizing the output voltage V OUT to a predetermined target voltage V TG . That is, the switching control circuit 220 can drive the transistors 211 and 212 in a so-called current mode control system. For example, the current flowing through the transistor 211 during the ON period of the transistor 211 can be used as information on the inductor current I L .
  • turning on and off the transistors 211 and 212 alternately means that both off states are interposed between transitions between the output low state and the output high state in consideration of dead time. It is a concept that includes
  • a rectangular wave voltage whose level substantially fluctuates between the level of the input voltage V IN and the level of the ground appears as the switch voltage V SW .
  • the switch voltage VSW is rectified and smoothed by the rectifying/smoothing circuit 230 to obtain a DC output voltage VOUT .
  • the switching control circuit 220 determines the switching frequencies of the transistors 211 and 212 based on the signal S1 output from the signal generating circuit 2.
  • Switching control circuit 220 generates the other signals based on information about output voltage V OUT (ie, feedback voltage V FB ) and information about inductor current IL.
  • the switching frequency of the transistors 211 and 212 is controlled based on the signal S1, and the output duty is controlled based on the other signals.
  • the output duty represents the ratio of the period in which the output stage circuit 210 is in the output high state to the sum of the period in which the output stage circuit 210 is in the output high state and the period in which the output stage circuit 210 is in the output low state. Therefore, the switching control of the switching control circuit 220 corresponds to PWM control (pulse width modulation control).
  • the switching control circuit 220 is an example of the switching control circuit 40 in FIG.
  • the switching control circuit 220 includes the switching control circuit 40 of FIG. Noting that the transistor 211 is turned on by the switching control circuit 220 in synchronization with the rising edge of the signal S1, the transistor 211 corresponds to the switching transistor 50 in FIG. 211 switching operations are realized. Noting that the switching control circuit 220 turns off the transistor 212 in synchronization with the rising edge of the signal S1, the transistor 212 corresponds to the switching transistor 50 in FIG. A switching operation of 212 is realized.
  • switching control circuit 220 employs a method of controlling the state of output stage circuit 210 based on information on output voltage V OUT (that is, feedback voltage V FB ) without referring to information on inductor current IL. Also good.
  • the switching power supply device 200 configured as a step-down DC/DC converter is taken as an example, the switching power supply device 200 can also be configured as a step-up DC/DC converter or a buck-boost DC/DC converter. .
  • the power supply that generates the power supply voltage for the in-vehicle radar system is strongly required to have low noise.
  • large noise in a low frequency band (for example, a band around 100 kHz) may adversely affect various capabilities (for example, detection accuracy) of the vehicle-mounted radar device.
  • the switching power supply device 200 shown in the second embodiment is suitable as a power supply device for an in-vehicle radar device. That is, the load LD in FIG. 23 may be an in-vehicle radar device.
  • the load LD is not limited to an in-vehicle radar device.
  • the load LD may be various sensor devices that are not classified as radar devices, or may be arbitrary electronic devices.
  • the switching power supply device 200 is useful as a power supply device for any load LD that requires low noise (particularly, for example, low noise in a low frequency band).
  • any of the transistors described above may be any type of transistor as long as there is no inconvenience.
  • any transistor described above as a MOSFET can be replaced with a junction FET, an IGBT (Insulated Gate Bipolar Transistor), or a bipolar transistor as long as it does not cause any inconvenience.
  • Any transistor has a first electrode, a second electrode and a control electrode.
  • a FET one of the first and second electrodes is the drain and the other is the source, and the control electrode is the gate.
  • an IGBT one of the first and second electrodes is the collector and the other is the emitter, and the control electrode is the gate.
  • a bipolar transistor not belonging to an IGBT one of the first and second electrodes is the collector and the other is the emitter and the control electrode is the base.
  • first physical quantity and an arbitrary second physical quantity are “the same” is interpreted as a concept that includes an error. That is, that the first physical quantity and the second physical quantity are “the same” means that the design or manufacturing is aimed at making the first physical quantity and the second physical quantity “the same”. and the second physical quantity, it should be understood that the first physical quantity and the second physical quantity are "the same”. This applies not only to physical quantities.
  • a signal generation circuit includes a reference voltage generation circuit configured to generate a reference voltage, a ramp voltage generation circuit configured to generate a ramp voltage that fluctuates within a predetermined voltage range, and the reference and a comparison circuit configured to output a comparison result signal representing the magnitude relationship between the voltage and the lamp voltage, wherein the reference voltage generation circuit causes the reference voltage to have a triangular waveform, and the triangular wave. is a configuration (first configuration) for varying the frequency of .
  • the comparison circuit In the signal generation circuit according to the first configuration, the comparison circuit generates a specific change in the comparison result signal when the ramp voltage transitions from a state lower than the reference voltage to a state higher than the reference voltage. and the ramp voltage generation circuit monotonically increases the ramp voltage from a predetermined lower limit voltage with a predetermined increasing slope, and increases the ramp voltage toward the lower limit voltage when the specific change occurs in the comparison result signal.
  • a configuration (second configuration) in which a unit operation of monotonously decreasing at a predetermined decreasing slope is repeatedly executed may be used.
  • the comparison circuit In the signal generation circuit according to the first configuration, the comparison circuit generates a specific change in the comparison result signal when the ramp voltage transitions from a state higher than the reference voltage to a state lower than the reference voltage. and the ramp voltage generating circuit monotonously decreases the ramp voltage from a predetermined upper limit voltage with a predetermined decreasing slope, and when the comparison result signal undergoes the specific change, the ramp voltage is directed toward the upper limit voltage.
  • a configuration (third configuration) in which a unit operation that monotonically increases with a predetermined increasing gradient is repeatedly executed may be used.
  • the reference voltage generation circuit sequentially uses a plurality of rectangular wave signals having frequencies different from each other to modulate a predetermined DC voltage.
  • a configuration (fourth configuration) for generating a reference voltage may be employed.
  • the reference voltage generation circuit causes the triangular wave in the reference voltage to have a frequency corresponding to the frequency of a clock signal, and sets the frequency of the clock signal to A configuration (fifth configuration) in which the frequency of the triangular wave is changed by modulation may be employed.
  • a switching device includes a signal generation circuit according to any one of the first to fifth configurations, a switching transistor, and a switching control configured to switch the switching transistor based on the comparison result signal. and a circuit (sixth configuration).
  • a switching device includes a signal generation circuit according to the second or third configuration, a switching transistor, a switching control circuit configured to switch the switching transistor based on the comparison result signal, wherein the switching control circuit turns on or off the switching transistor triggered by the specific change in the comparison result signal (seventh configuration).
  • the switching control circuit changes the state of the switching transistor from one of an ON state and an OFF state to the other state in response to the specific change in the comparison result signal. and then, when a predetermined condition is established, the switching operation of returning the state of the switching transistor from the other state to the one state is repeated (eighth configuration).
  • a switching power supply device is a switching power supply device configured to generate an output voltage from an input voltage, comprising the switching device according to the eighth configuration, wherein a terminal to which the input voltage is applied and the terminal The switching transistor is arranged between a terminal provided on a lower potential side than the switching transistor, and the output voltage is generated by power-converting the input voltage through the switching operation (a ninth configuration).
  • switching device 2 signal generation circuit 10 reference voltage generation circuit 20 lamp voltage generation circuit 30 comparison circuit 40 switching control circuit 50 switching transistor 110 reference voltage generation circuit 111 rectangular wave supply circuit 112 modulator 111a rectangular wave generation section 111a_1 counter 111b selector 120 Reference voltage generation circuit 121 Clock modulator 122 Logic circuit 123 Reference generator V REF reference voltage V RAMP ramp voltage S1 Signal (comparison result signal)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Dc-Dc Converters (AREA)

Abstract

信号生成回路は、基準電圧を生成するように構成された基準電圧生成回路と、所定電圧範囲内で変動するランプ電圧を生成するように構成されたランプ電圧生成回路と、基準電圧及びランプ電圧の高低関係を表す比較結果信号を出力するように構成された比較回路と、を備える。基準電圧生成回路は、基準電圧に三角波の波形を持たせ、且つ、三角波の周波数を変動させる。

Description

信号生成回路、スイッチング装置及びスイッチング電源装置
　本開示は、信号生成回路、スイッチング装置及びスイッチング電源装置に関する。
　回路で用いられる信号の周波数増大はノイズ増大を招くことが多い。例えば、スイッチング電源装置において、回路小型化等を目的としてスイッチング周波数を高めたい場合があるが、スイッチング周波数の増大は伝導及び放射ノイズの増大を招く。尚、スイッチング電源装置の例として特許文献１に記載のスイッチング電源装置が挙げられる。
　ノイズの影響を抑制する技術としてスペクトラム拡散技術がある。スペクトラム拡散技術によりノイズが広い帯域に拡散され、実質的なノイズの影響を抑制することが可能である。
特開２０１７－０６０３８３号公報
　しかしながら、信号生成回路、スイッチング装置又はスイッチング電源装置等に適用可能な現状のスペクトラム拡散技術には改善の余地がある。
　本開示は、ノイズの影響の低減に寄与する信号生成回路、スイッチング装置及びスイッチング電源装置を提供することを目的とする。
　本開示に係る信号生成回路は、基準電圧を生成するように構成された基準電圧生成回路と、所定電圧範囲内で変動するランプ電圧を生成するように構成されたランプ電圧生成回路と、前記基準電圧及び前記ランプ電圧の高低関係を表す比較結果信号を出力するように構成された比較回路と、を備え、前記基準電圧生成回路は、前記基準電圧に三角波の波形を持たせ、且つ、前記三角波の周波数を変動させる。
　本開示によれば、ノイズの影響の低減に寄与する信号生成回路、スイッチング装置及びスイッチング電源装置を提供することが可能となる。
図１は、本開示の第１実施形態に係るスイッチング装置の構成図である。 図２は、本開示の第１実施形態に係り、第１パターンにおける複数の電圧及び複数の信号の関係図である。 図３は、本開示の第１実施形態に係り、第２パターンにおける複数の電圧及び複数の信号の関係図である。 図４は、第１参考例に係り、基準電圧の時間依存性を示す図である。 図５は、第１参考例に係り、比較結果信号の周波数の時間依存性を示す図である。 図６は、第１参考例に係り、比較結果信号の周波数スペクトルを示す図である。 図７は、基準電圧の増加過程における基準電圧及びランプ電圧並びに複数の信号の関係図である。 図８は、基準電圧の減少過程における基準電圧及びランプ電圧並びに複数の信号の関係図である。 図９は、第２参考例に係り、基準電圧の時間依存性を示す図である。 図１０は、第２参考例に係り、比較結果信号の周波数の時間依存性を示す図である。 図１１は、第２参考例に係り、比較結果信号の周波数スペクトルを示す図である。 図１２は、第３参考例に係り、基準電圧の時間依存性を示す図である。 図１３は、本開示の第１実施形態に属する実施例ＥＸ１＿Ａに係り、基準電圧の波形を示す図である。 図１４は、本開示の第１実施形態に属する実施例ＥＸ１＿Ａに係り、基準電圧を構成する三角波の周期が循環的に変動する様子を示す図である。 図１５は、本開示の第１実施形態に属する実施例ＥＸ１＿Ａに係り、基準電圧の時間依存性を示す図である。 図１６は、本開示の第１実施形態に属する実施例ＥＸ１＿Ａに係り、比較結果信号の周波数の時間依存性を示す図である。 図１７は、本開示の第１実施形態に属する実施例ＥＸ１＿Ａに係り、比較結果信号の周波数スペクトルを示す図である。 図１８は、本開示の第１実施形態に属する実施例ＥＸ１＿Ｂに係り、基準電圧生成回路の内部構成例を示す図である。 図１９は、本開示の第１実施形態に属する実施例ＥＸ１＿Ｂに係り、図１８の矩形波供給回路の出力信号の波形例を示す図である。 図２０は、本開示の第１実施形態に属する実施例ＥＸ１＿Ｂに係り、図１８の矩形波供給回路の出力信号と基準電圧との関係例を示す図である。 図２１は、図１８の矩形波供給回路の内部構成例を示す図である。 図２２は、本開示の第１実施形態に属する実施例ＥＸ１＿Ｃに係り、基準電圧生成回路の内部構成例を示す図である。 図２３は、本開示の第２実施形態に係るスイッチング電源装置の構成図である。 図２４は、本開示の第２実施形態に係る半導体装置の外観斜視図である。
　以下、本開示の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、素子又は部位等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、素子又は部位等の名称を省略又は略記することがある。例えば、後述の“５０”によって参照されるスイッチングトランジスタは（図１参照）、スイッチングトランジスタ５０と表記されることもあるし、トランジスタ５０と略記されることもあり得るが、それらは全て同じものを指す。
　まず、本開示の実施形態の記述にて用いられる幾つかの用語について説明を設ける。グランドとは、基準となる０Ｖ（ゼロボルト）の電位を有する基準導電部を指す又は０Ｖの電位そのものを指す。基準導電部は金属等の導体にて形成される。０Ｖの電位をグランド電位と称することもある。本開示の実施形態において、特に基準を設けずに示される電圧はグランドから見た電位を表す。
　レベルとは電位のレベルを指し、任意の注目した信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。任意のデジタル信号はハイレベル又はローレベルの信号レベルをとる。任意の注目した信号又は電圧について、信号又は電圧がハイレベルにあるとは厳密には信号又は電圧のレベルがハイレベルにあることを意味し、信号又は電圧がローレベルにあるとは厳密には信号又は電圧のレベルがローレベルにあることを意味する。信号についてのレベルは信号レベルと表現されることがあり、電圧についてのレベルは電圧レベルと表現されることがある。任意の注目した信号又は電圧において、ローレベルからハイレベルへの切り替わりをアップエッジ（或いはライジングエッジ）と称し、ローレベルからハイレベルへの切り替わりのタイミングをアップエッジタイミング（或いはライジングエッジタイミング）と称する。同様に、任意の注目した信号又は電圧において、ハイレベルからローレベルへの切り替わりをダウンエッジ（或いはフォーリングエッジ）と称し、ハイレベルからローレベルへの切り替わりのタイミングをダウンエッジタイミング（或いはフォーリングエッジタイミング）と称する。
　ＭＯＳＦＥＴを含むＦＥＴ（電界効果トランジスタ）として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通している状態を指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通となっている状態（遮断状態）を指す。ＦＥＴに分類されないトランジスタについても同様である。ＭＯＳＦＥＴは、特に記述無き限り、エンハンスメント型のＭＯＳＦＥＴであると解される。ＭＯＳＦＥＴは“metal-oxide-semiconductor  field-effect  transistor”の略称である。以下、任意のトランジスタについて、オン状態、オフ状態を、単に、オン、オフと表現することもある。任意のトランジスタについて、オフ状態からオン状態への切り替わりをターンオンと表現し、オン状態からオフ状態への切り替わりをターンオフと表現する。また、任意のトランジスタについて、トランジスタがオン状態となっている期間をオン期間と称することがあり、トランジスタがオフ状態となっている期間をオフ期間と称することがある。
　ハイレベル又はローレベルの信号レベルをとる任意の信号について、当該信号のレベルがハイレベルとなる期間をハイレベル期間と称し、当該信号のレベルがローレベルとなる期間をローレベル期間と称する。ハイレベル又はローレベルの電圧レベルをとる任意の電圧についても同様である。
　任意の回路素子、配線（ライン）、ノードなど、回路を形成する複数の部位間についての接続とは、特に記述なき限り、電気的な接続を意味する。
＜＜第１実施形態＞＞
　本開示の第１実施形態を説明する。図１は本開示の第１実施形態に係るスイッチング装置１の構成図である。スイッチング装置１は、基準電圧生成回路１０と、ランプ電圧生成回路２０と、比較回路３０と、スイッチング制御回路４０と、スイッチングトランジスタ５０と、を備える。スイッチング装置１は、スペクトラム拡散信号生成回路と称することもできる信号生成回路２を内包している。信号生成回路２は、基準電圧生成回路１０、ランプ電圧生成回路２０及び比較回路３０を備えて構成される。
　基準電圧生成回路１０は基準電圧ＶREFを生成及び出力する。基準電圧ＶREFは三角波の波形を有するが、この点については後述される。ランプ電圧生成回路２０は所定電圧範囲内で変動するランプ電圧ＶRAMPを生成及び出力する。基準電圧ＶREF及びランプ電圧ＶRAMPは比較回路３０に入力される。比較回路３０は、基準電圧ＶREF及びランプ電圧ＶRAMPを比較し、基準電圧ＶREF及びランプ電圧ＶRAMPの高低関係を示す比較結果信号である信号Ｓ１を生成及び出力する。信号Ｓ１はスイッチング制御回路４０に入力される。スイッチング制御回路４０は信号Ｓ１に基づいてスイッチングトランジスタ５０をスイッチングさせる。トランジスタ５０のスイッチングによりトランジスタ５０の状態がオン状態及びオフ状態間で切り替わる。信号Ｓ１はランプ電圧生成回路２０にも入力される。
　図１では、スイッチングトランジスタ５０としてＮチャネル型のＭＯＳＦＥＴが示されている。但し、スイッチングトランジスタ５０は、任意の種類のトランジスタであっても良い。即ち、スイッチングトランジスタ５０は、Ｎチャネル型のＭＯＳＦＥＴ及びＰチャネル型のＭＯＳＦＥＴの何れであっても良い。また、スイッチングトランジスタ５０は、バイポーラトランジスタ、接合型ＦＥＴ又はＩＧＢＴ（Insulated  Gate  Bipolar　Transistor）であっても良い。本実施形態では、以下、スイッチングトランジスタ５０がＮチャネル型のＭＯＳＦＥＴであると考える。スイッチング制御回路４０は、スイッチングトランジスタ５０のゲート電位を制御することで（換言すればスイッチングトランジスタ５０のゲート－ソース間電圧を制御することで）、スイッチングトランジスタ５０をオン状態又はオフ状態にすることができる。
　信号Ｓ１は“０”又は“１”の値をとる二値信号（デジタル信号）である。ここでは、信号Ｓ１に正論理が適用されているものとする。従って、信号Ｓ１はローレベル又はハイレベルの何れかの信号レベルをとり、ローレベルの信号Ｓ１は“０”の値を示し、ハイレベルの信号Ｓ１は“１”の値を示すものとする。但し、信号Ｓ１に負論理を適用する変形も可能である。
　スイッチング装置１において、以下の第１パターン又は第２パターンを採用することができる。
［第１パターン］
　図２に、第１パターンにおける基準電圧ＶREF及びランプ電圧ＶRAMP並びに信号Ｓ１の関係を示す。図２には信号Ｓ２も示されているが、信号Ｓ２については後述される。上述したように、基準電圧ＶREFは三角波の波形を有しているが、基準電圧ＶREFの周波数（換言すれば基準電圧ＶREFにおける三角波の周波数）はランプ電圧ＶRAMPの周波数よりも随分と小さいため、図２では、基準電圧ＶREFの値が一定であるかのように各電圧波形が図示されている（後述の図３でも同様）。
　第１パターンに係る比較回路３０は、ランプ電圧ＶRAMPが基準電圧ＶREFよりも低いときに信号Ｓ１をローレベルとし（即ち信号Ｓ１に“０”の値を持たせ）、ランプ電圧ＶRAMPが基準電圧ＶREFよりも高いときに信号Ｓ１をハイレベルとする（即ち信号Ｓ１に“１”の値を持たせる）。このため、第１パターンに係る比較回路３０は、ランプ電圧ＶRAMPが基準電圧ＶREFよりも低い状態（即ち“ＶRAMP＜ＶREF”の状態）から基準電圧ＶREFよりも高い状態（即ち“ＶRAMP＞ＶREF”の状態）へ遷移したとき、信号Ｓ１にアップエッジを発生させる（即ち信号Ｓ１の値を“０”から“１”に変更する）。基準電圧ＶREF及びランプ電圧ＶRAMPがちょうど一致するとき、信号Ｓ１はローレベル又はハイレベルとなる。
　第１パターンに係るランプ電圧生成回路２０は、以下の第１ランプ単位動作を繰り返し実行することで、図２に示されるランプ電圧ＶRAMPを生成する。第１ランプ単位動作において、ランプ電圧生成回路２０は、ランプ電圧ＶRAMPを所定の下限電圧ＶL#RAMPと一致させる状態を起点とし、ランプ電圧ＶRAMPを下限電圧ＶL#RAMPから所定の増加傾きＵ#RAMPにて線形的に単調増加させ、信号Ｓ１にアップエッジが生じると（信号Ｓ１の値が“０”から“１”に変化すると）、信号Ｓ１のアップエッジタイミングを境にランプ電圧ＶRAMPの変化方向を増加方向から減少方向に反転させ、以後、ランプ電圧ＶRAMPを下限電圧ＶL#RAMPに向けて所定の減少傾きＤ#RAMPにて線形的に単調減少させる。第ｉ回目の第１ランプ単位動作において、上記単調減少を経てランプ電圧ＶRAMPが下限電圧ＶL#RAMPにまで低下すると、ランプ電圧生成回路２０は、第ｉ回目の第１ランプ単位動作を終了すると共に、続けて第（ｉ＋１）回目の第１ランプ単位動作を開始する。尚、増加傾きＵ#RAMP及び減少傾きＤ#RAMPは一定である。ここでｉは任意の自然数を表す。増加傾きＵ#RAMP及び減少傾きＤ#RAMPの大きさは互いに同じで良い。
　第１パターンにおける第１ランプ単位動作の繰り返しにより、ランプ電圧ＶRAMPが基準電圧ＶREFに達するごとに信号Ｓ１にアップエッジが生じる。“ＶRAMP＞ＶREF”の成立により信号Ｓ１がハイレベルとなった後には、速やかに“ＶRAMP＞ＶREF”の状態から“ＶRAMP＜ＶREF”の状態に転じるので、信号Ｓ１のハイレベル期間の長さは微小である。即ち、信号Ｓ１のアップエッジの後、微小時間を経て、信号Ｓ１にダウンエッジが生じる。
　尚、下限電圧ＶL#RAMPは基準電圧ＶREFの変動範囲の下限よりも低い（図２において基準電圧ＶREFの変動の様子は図示せず）。故に、繰り返し実行される第１ランプ単位動作の夫々において、常に、信号Ｓ１にアップエッジが生じる。
　第１パターンに係るスイッチング装置１において（例えばスイッチング制御回路４０において）、信号Ｓ１及びランプ電圧ＶRAMPに基づき、図２に示す信号Ｓ２を生成しても良い。信号Ｓ２は、信号Ｓ１と同様、ローレベル又はハイレベルの信号レベルをとる。第１パターンにおいて、信号Ｓ１のアップエッジに同期して信号Ｓ２にアップエッジが生じ、その後、ランプ電圧ＶRAMPの単調減少を経てランプ電圧ＶRAMPが下限電圧ＶL#RAMPにまで低下したことを契機に信号Ｓ２にダウンエッジが生じる。
［第２パターン］
　図３に、第２パターンにおける基準電圧ＶREF及びランプ電圧ＶRAMP並びに信号Ｓ１の関係を示す。図３には信号Ｓ２も示されているが、信号Ｓ２については後述される。
　第２パターンに係る比較回路３０は、ランプ電圧ＶRAMPが基準電圧ＶREFよりも高いときに信号Ｓ１をローレベルとし（即ち信号Ｓ１に“０”の値を持たせ）、ランプ電圧ＶRAMPが基準電圧ＶREFよりも低いときに信号Ｓ１をハイレベルとする（即ち信号Ｓ１に“１”の値を持たせる）。このため、第２パターンに係る比較回路３０は、ランプ電圧ＶRAMPが基準電圧ＶREFよりも高い状態（即ち“ＶRAMP＞ＶREF”の状態）から基準電圧ＶREFよりも低い状態（即ち“ＶRAMP＜ＶREF”の状態）へ遷移したとき、信号Ｓ１にアップエッジを発生させる（即ち信号Ｓ１の値を“０”から“１”に変更する）。基準電圧ＶREF及びランプ電圧ＶRAMPがちょうど一致するとき、信号Ｓ１はローレベル又はハイレベルとなる。
　第２パターンに係るランプ電圧生成回路２０は、以下の第２ランプ単位動作を繰り返し実行することで、図３に示されるランプ電圧ＶRAMPを生成する。第２ランプ単位動作において、ランプ電圧生成回路２０は、ランプ電圧ＶRAMPを所定の上限電圧ＶH#RAMPと一致させる状態を起点とし、ランプ電圧ＶRAMPを上限電圧ＶH#RAMPから所定の減少傾きＤ#RAMPにて線形的に単調減少させ、信号Ｓ１にアップエッジが生じると（信号Ｓ１の値が“０”から“１”に変化すると）、信号Ｓ１のアップエッジタイミングを境にランプ電圧ＶRAMPの変化方向を減少方向から増加方向に反転させ、以後、ランプ電圧ＶRAMPを上限電圧ＶH#RAMPに向けて所定の増加傾きＵ#RAMPにて線形的に単調増加させる。第ｉ回目の第２ランプ単位動作において、上記単調増加を経てランプ電圧ＶRAMPが上限電圧ＶH#RAMPに達すると、ランプ電圧生成回路２０は、第ｉ回目の第２ランプ単位動作を終了すると共に、続けて第（ｉ＋１）回目の第２ランプ単位動作を開始する。
　第２パターンにおける第２ランプ単位動作の繰り返しにより、ランプ電圧ＶRAMPが基準電圧ＶREFにまで低下するごとに信号Ｓ１にアップエッジが生じる。“ＶRAMP＜ＶREF”の成立により信号Ｓ１がハイレベルとなった後には、速やかに“ＶRAMP＜ＶREF”の状態から“ＶRAMP＞ＶREF”の状態に転じるので、信号Ｓ１のハイレベル期間の長さは微小である。即ち、信号Ｓ１のアップエッジの後、微小時間を経て、信号Ｓ１にダウンエッジが生じる。
　尚、上限電圧ＶH#RAMPは基準電圧ＶREFの変動範囲の上限よりも高い（図３において基準電圧ＶREFの変動の様子は図示せず）。故に、繰り返し実行される第２ランプ単位動作の夫々において、常に、信号Ｓ１にアップエッジが生じる。
　第２パターンに係るスイッチング装置１において（例えばスイッチング制御回路４０において）、信号Ｓ１及びランプ電圧ＶRAMPに基づき、図３に示す信号Ｓ２を生成しても良い。信号Ｓ２は、信号Ｓ１と同様、ローレベル又はハイレベルの信号レベルをとる。第２パターンにおいて、信号Ｓ１のアップエッジに同期して信号Ｓ２にアップエッジが生じ、その後、ランプ電圧ＶRAMPの単調増加を経てランプ電圧ＶRAMPが上限電圧ＶH#RAMPに達したことを契機に信号Ｓ２にダウンエッジが生じる。
［スイッチング制御回路の動作］
　スイッチング制御回路４０の動作は上述の第１パターン及び第２パターン間で共通である。スイッチング制御回路４０は信号Ｓ１のアップエッジを契機に（換言すれば信号Ｓ１のアップエッジに同期して）スイッチングトランジスタ５０をターンオン又はターンオフさせる。
　信号Ｓ１のアップエッジを契機にスイッチングトランジスタ５０をターンオンさせる場合、スイッチング制御回路４０は、その後、所定条件の成立を契機にスイッチングトランジスタ５０をターンオフさせる。信号Ｓ１のアップエッジを契機にスイッチングトランジスタ５０をターンオフさせる場合、スイッチング制御回路４０は、その後、所定条件の成立を契機にスイッチングトランジスタ５０をターンオンさせる。このように、スイッチング制御回路４０は、信号Ｓ１における特定変化（信号Ｓ１の値の“０”から“１”の変化）を契機にスイッチングトランジスタ５０の状態をオン状態及びオフ状態の内の一方の状態から他方の状態へ変化させ、その後、所定条件の成立を契機にスイッチングトランジスタ５０の状態を他方の状態から一方の状態に戻すスイッチング動作を行う。当該スイッチング動作は上記の特定変化の発生のたびに実行される。従って、当該スイッチング動作は信号Ｓ１の周波数の逆数の間隔で繰り返し実行される。
　上記の所定条件として任意の条件を設定できる。例えば、信号Ｓ１とは別に生成された所定のデジタル信号の値が“０”から“１”に変化することで上記の所定条件が成立しても良い。このデジタル信号は、スイッチング制御回路４０内で生成される又は図示されない回路からスイッチング制御回路４０に供給される。或いは例えば、信号Ｓ２にダウンエッジが生じることで上記の所定条件が成立しても良い。更に或いは例えば、信号Ｓ１のアップエッジタイミングから所定時間Δｔが経過することで上記の所定条件が成立しても良い。
　基準電圧生成回路１０は特異な波形を有する基準電圧ＶREFを生成するが、基準電圧ＶREFの実際の波形の説明に先立ち、第１～第３参考例を説明する。尚、以下では、信号Ｓ１の周波数を周波数ｆS1と称することがある。周波数ｆS1は信号Ｓ１でのアップエッジの発生間隔の逆数に相当する。
［第１参考例］
　第１参考例では基準電圧ＶREFを一定電圧で固定する。このため、第１参考例では信号Ｓ１の周波数ｆS1も一定に固定される。図４の波形９１１は第１参考例に係る基準電圧ＶREFの時間依存性を表し、図５の波形９１２は第１参考例に係る信号Ｓ１の周波数ｆS1の時間依存性を表す。ここでは、第１参考例に係る基準電圧ＶREFは１．０Ｖ（ボルト）に固定され、信号Ｓ１の周波数ｆS1は２．０ＭＨｚで固定される。尚、第１参考例に限らず、本実施形態では、基準電圧ＶREFが１．０Ｖで固定されると仮定したとき、周波数ｆS1が２．０ＭＨｚで固定されるよう、ランプ電圧生成回路２０の特性（上記の増加傾きＵ#RAMP、減少傾きＤ#RAMP、下限電圧ＶL#RAMP及び上限電圧ＶH#RAMP）が定められていることを想定する。
　図６に第１参考例に係る信号Ｓ１の周波数スペクトル９１３を示す。第１参考例に係る信号Ｓ１は、２．０ＭＨｚの周波数、及び、その整数倍の周波数において、高強度の信号成分を持つ。これは、それらの周波数において高い伝導及び放射ノイズが発生することを意味する。高い伝導及び放射ノイズは各種装置で許容されないことが多い。
［第２参考例］
　第２参考例では基準電圧ＶREFを一定の周波数を有する三角波状の電圧とする。この三角波の周波数は信号Ｓ１の周波数ｆS1よりも十分に低い。このため、第２参考例では信号Ｓ１の周波数ｆS1が基準電圧ＶREFの変動に連れて変動する。
　図７に、上述の第１パターン（図２参照）を採用した場合において、１つの三角波の中で基準電圧ＶREFが増加している過程での各電圧及び信号の波形を模式的に示す。１つの三角波の中で基準電圧ＶREFが増加している過程では、信号Ｓ１のアップエッジの発生間隔が徐々に大きくなる（即ち信号Ｓ１の周波数ｆS1が徐々に増大してゆく）。図８に、上述の第１パターン（図２参照）を採用した場合において、１つの三角波の中で基準電圧ＶREFが減少している過程での各電圧及び信号の波形を模式的に示す。１つの三角波の中で基準電圧ＶREFが減少している過程では、信号Ｓ１のアップエッジの発生間隔が徐々に小さくなる（即ち信号Ｓ１の周波数ｆS1が徐々に減少してゆく）。結果、信号Ｓ１の周波数近辺での信号Ｓ１のピーク強度が減少する。
　図９の波形９２１は第２参考例に係る基準電圧ＶREFの時間依存性を表し、図１０の波形９２２は第２参考例に係る信号Ｓ１の周波数ｆS1の時間依存性を表す。ここでは、第２参考例に係る基準電圧ＶREFは、１．０Ｖ（ボルト）を中心とし、０．８Ｖから１．２Ｖまでで変動する三角波状の電圧であるとし、その三角波の周波数は１００ｋＨｚ（キロヘルツ）で固定されているものとする。結果、第２参考例に係る信号Ｓ１の周波数ｆS1は２．０ＭＨｚの近辺で変動する。
　図１１に第２参考例に係る信号Ｓ１の周波数スペクトル９２３を示す。第１参考例から見て第２参考例では信号Ｓ１のスペクトラムが拡散され、高周波帯域での信号Ｓ１のピーク強度（２．０ＭＨｚ及び２．０ＭＨｚの整数倍の周波数におけるピーク強度）が減少していることが分かる（破線部９２３ａ参照）。但し、第２参考例では、基準電圧ＶREFの変調の周波数帯域（破線部９２３ｂに対応）において信号Ｓ１の強度が高まる。基準電圧ＶREFの変調の周波数帯域（ここでは１００ｋＨｚ近辺の帯域）は、２ＭＨｚの帯域よりも低い低周波帯域であり、このような低周波帯域におけるノイズは、信号Ｓ１を利用する装置、信号Ｓ１を含む信号を利用する装置又は信号Ｓ１に基づく信号を利用する装置に悪影響を及ぼし得る。
　信号Ｓ１を利用する装置の例として、自動車等の車両に搭載されるレーダ装置（以下、車載レーダ装置と称する）が挙げられる。車載レーダ装置は車両と車両外に位置する物体との距離及び物体の速度（車両及び物体間の相対速度）などを検出できる。低周波帯域における大きなノイズは、車載レーダ装置の検出精度に悪影響を与えることがある。
［第３参考例］
　乱数を用いて離散的に変動する電圧（図１２参照）を基準電圧ＶREFとして用いる方法（これを第３参考例と称する）も検討される。しかしながら、第３参考例では、基準電圧ＶREFの変化が段階的でないため、回路動作がおいつかず、思惑通りに機能しないこともある。或いは、回路動作の高速化を必要とし、消費電力が増大するおそれがある。
　上述の各参考例より優れた特性を実現できるスイッチング装置１の構成を以下の複数の実施例の中で示す。本実施形態にて上述した事項は、特に記述無き限り且つ矛盾無き限り、以下の各実施例に適用される。各実施例において、上述の事項と矛盾する事項がある場合には、各実施例での記載が優先されて良い。また矛盾無き限り、以下に示す複数の実施例の内、任意の実施例に記載した事項を、他の任意の実施例に適用することもできる（即ち複数の実施例の内の任意の２以上の実施例を組み合わせることも可能である）。
［実施例ＥＸ１＿Ａ］
　実施例ＥＸ１＿Ａを説明する。実施例ＥＸ１＿Ａにおいて、基準電圧ＶREFは三角波の波形を有し、更に、その三角波の周波数が変動するように基準電圧ＶREFが変調される。図１３に実施例ＥＸ１＿Ａに係る基準電圧ＶREFの波形６１０を模式的に示す。本実施形態に係る基準電圧生成回路１０は、実際には、実施例ＥＸ１＿Ａにおける基準電圧ＶREFを生成する。
　実施例ＥＸ１＿Ａにおいて、基準電圧ＶREFの変動範囲は、所定の下限電圧ＶL#REFから下限電圧ＶL#REFよりも高い所定の上限電圧ＶH#REFまでの範囲である。実施例ＥＸ１＿Ａに係る基準電圧生成回路１０は、以下の三角波生成単位動作を実行する。三角波生成単位動作において、実施例ＥＸ１＿Ａに係る基準電圧生成回路１０は、基準電圧ＶREFを所定の下限電圧ＶL#REFと一致させる状態を起点とし、基準電圧ＶREFを下限電圧ＶL#REFから上限電圧ＶH#REFまで増加傾きＵ#REFにて線形的に単調増加させ、基準電圧ＶREFが上限電圧ＶH#REFに達すると、基準電圧ＶREFの変化方向を増加方向から減少方向に反転させる。その後、実施例ＥＸ１＿Ａに係る基準電圧生成回路１０は、基準電圧ＶREFを上限電圧ＶH#REFから下限電圧ＶL#REFまで減少傾きＤ#REFにて線形的に単調減少させる。
　１回の三角波生成単位動作は、基準電圧ＶREFを所定の下限電圧ＶL#REFと一致させる状態を起点とし、基準電圧ＶREFの単調増加及び単調減少を経て基準電圧ＶREFが下限電圧ＶL#REFに戻るまでの動作である。実施例ＥＸ１＿Ａに係る基準電圧生成回路１０は、このような三角波生成単位動作を繰り返し実行する。即ち、第ｉ回目の三角波生成単位動作において基準電圧ＶREFが下限電圧ＶL#REFを起点に単調増加及び単調減少を経て下限電圧ＶL#REFに戻ると、第ｉ回目の三角波生成単位動作を終了すると共に、続けて第（ｉ＋１）回目の三角波生成単位動作を開始する。ここでｉは任意の自然数を表す。
　ここで、１回分の三角波生成単位動作が実行される期間を、便宜上、三角波単位期間と称し、第ｉ回目の三角波生成単位動作が実行される三角波単位期間を記号“Ｐ［ｉ］”にて参照する。
　各三角波生成単位動作において増加傾きＵ#REF及び減少傾きＤ#REFの大きさは互いに同じである。即ち、第ｉ回目の三角波生成単位動作において（換言すれば三角波単位期間Ｐ［ｉ］において）増加傾きＵ#REF及び減少傾きＤ#REFは互いに同じであり、第（ｉ＋１）回目の三角波生成単位動作において（換言すれば三角波単位期間Ｐ［ｉ＋１］において）増加傾きＵ#REF及び減少傾きＤ#REFは互いに同じである。他の回の三角波生成単位動作も同様である。
　但し、任意の自然数ｉに関して、第（ｉ＋１）回目の三角波生成単位動作における増加傾きＵ#REF及び減少傾きＤ#REFは、第ｉ回目の三角波生成単位動作における増加傾きＵ#REF及び減少傾きＤ#REFと、異なる。つまり、任意の自然数ｉに関して、三角波単位期間Ｐ［ｉ＋１］の長さは三角波単位期間Ｐ［ｉ］の長さと異なり、故に、基準電圧ＶREFにおける三角波の周波数は変動する。
　この際、三角波単位期間の長さとして計ｎ種類の長さＴ［１］～Ｔ［ｎ］を用意しておく。ｎは２以上の任意の整数である。任意の自然数ｊについて長さＴ［ｊ＋１］はＴ［ｊ］よりも長い。そして、図１４に示す如く、三角波単位期間の長さが長さＴ［１］である状態を起点に、１つの三角波単位期間が経過するごとに三角波単位期間の長さを長さＴ［２］、Ｔ［３］、・・・、Ｔ［ｎ－１］、Ｔ［ｎ］へと増大させてゆく。そして、長さＴ［ｎ］を有する三角波単位期間が終了すると、三角波単位期間の長さを１つの三角波単位期間が経過するごとに長さＴ［ｎ－１］、Ｔ［ｎ－２］、・・・、Ｔ［２］、Ｔ［１］へと減少させてゆく。以後は、これを繰り返す。
　即ち、基準電圧生成回路１０において、三角波単位期間の長さを１つの三角波単位期間が経過するごとに長さＴ［１］から長さＴ［２］、Ｔ［３］、・・・、Ｔ［ｎ－１］、Ｔ［ｎ］へと段階的に増大させてゆき、その後は、三角波単位期間の長さを１つの三角波単位期間が経過するごとに長さＴ［ｎ］から長さＴ［ｎ－１］、Ｔ［ｎ－２］、・・・、Ｔ［２］、Ｔ［１］へと段階的に減少させてゆく動作を実行し、且つ、この動作を繰り返す。
　以下、基準電圧ＶREFにおける三角波の周波数を周波数ｆREFにて参照することがある。周波数ｆREFは基準電圧ＶREFの周波数であるとも言える。周波数ｆREFに注目すれば以下のことが言える。即ち、基準電圧生成回路１０において、三角波の周波数ｆREFを１つの三角波単位期間が経過するごとに周波数“１／Ｔ［１］”から周波数“１／Ｔ［２］”、“１／Ｔ［３］”、・・・、“１／Ｔ［ｎ－１］”、“１／Ｔ［ｎ］”へと段階的に減少させてゆき、その後は、三角波の周波数ｆREFを１つの三角波単位期間が経過するごとに周波数“１／Ｔ［ｎ］”から周波数“１／Ｔ［ｎ－１］”、“１／Ｔ［ｎ－２］”、・・・、“１／Ｔ［２］”、“１／Ｔ［１］”へと段階的に増大させてゆく動作を実行し、且つ、この動作を繰り返す。任意の自然数ｊについて長さＴ［ｊ＋１］はＴ［ｊ］よりも長いので、周波数“１／Ｔ［１］”は周波数ｆREFの変動範囲における最大周波数に相当し、周波数“１／Ｔ［ｎ］”は周波数ｆREFの変動範囲における最小周波数に相当する。
　例えば、“ｎ＝３”である場合、長さＴ［１］、Ｔ［２］、Ｔ［３］を、夫々、（１／１２００００）秒、（１／１０００００）秒、（１／８００００）秒に設定することができ、このとき、三角波の周波数ｆREFは、１２０ｋＨｚ、１００ｋＨｚ及び８０ｋＨｚ間で変動することになる。
　基準電圧ＶREFが変調されることで信号Ｓ１の周波数ｆS1は変動することになるが、信号Ｓ１の周波数ｆS1の変動範囲における中心周波数及び最小周波数は、三角波の周波数ｆREFの変動範囲における最大周波数（即ち“１／Ｔ［１］”）に比べて十分に高い（例えば約１０倍又は数１０倍である）。これが実現されるよう、ランプ電圧ＶRAMPの特性（増加傾きＵ#RAMP、減少傾きＤ#RAMP、下限電圧ＶL#RAMP及び上限電圧ＶH#RAMP）を適切に設定しておけば良い。
　尚、三角波の周波数ｆREFを急減に変化させる場合（例えば、三角波の周波数ｆREFを周波数“１／Ｔ［ｎ］”から一気に周波数“１／Ｔ［１］”へと変化させる場合）、それに対応する回路動作の応答速度要請が厳しくなる等の不都合が生じ得る。このため、上述の如く、三角波の周波数ｆREFを段階的に増加又は減少させる。
　また、ここでは、各三角波生成単位動作において増加傾きＵ#REF及び減少傾きＤ#REFの大きさを互いに同じにすることを想定しているが、各三角波生成単位動作において増加傾きＵ#REF及び減少傾きＤ#REFの大きさを互いに異ならせることも可能である。
　図１５の波形６２１は実施例ＥＸ１＿Ａに係る基準電圧ＶREFの時間依存性を表し、図１６の波形６２２は実施例ＥＸ１＿Ａに係る信号Ｓ１の周波数ｆS1の時間依存性を表す。ここでは、実施例ＥＸ１＿Ａに係る基準電圧ＶREFは、１．０Ｖ（ボルト）を中心とし、０．８Ｖから１．２Ｖまでで変動する三角波状の電圧であるとし、その三角波の周波数ｆREFが１００ｋＨｚ（キロヘルツ）近辺で変調されているものとする。図１５の波形６２１では“ｎ＝７”である。そして例えば、長さＴ［１］、Ｔ［２］、Ｔ［３］、Ｔ［４］、Ｔ［５］、Ｔ［６］、Ｔ［７］を、夫々、６０、８０、１００、１２０、１４０、１６０、１８０ｋＨｚの逆数に設定する。
　図１７に実施例ＥＸ１＿Ａに係る信号Ｓ１の周波数スペクトル６２３を示す。第１参考例（図６参照）から見て実施例ＥＸ１＿Ａでは信号Ｓ１のスペクトラムが拡散され、高周波帯域（２．０ＭＨｚ及び２．０ＭＨｚの整数倍の周波数）での信号Ｓ１のピーク強度が減少していることが分かる。更に、第２参考例から見て実施例ＥＸ１＿Ａでは、基準電圧ＶREFの変調の周波数帯域（ここでは１００ｋＨｚ近辺の帯域）における信号Ｓ１のスペクトラムが拡散され、当該周波数帯域におけるノイズも低減されていることが分かる（図１１の破線部９２３ｂと図１７の破線部６２３ｂを参照）。また、実施例ＥＸ１＿Ａでは、基準電圧ＶREFの三角波が変調されることで。高周波帯域における信号Ｓ１のピーク強度も第２参考例より更に低減される（図１１の破線部９２３ａと図１７の破線部６２３ａを参照）。
　このように、実施例ＥＸ１＿Ａによれば、高周波帯域（ここでは２．０ＭＨｚ以上の帯域）と低周波帯域（ここでは１００ｚ近辺の帯域）の双方において、信号Ｓ１に由来するノイズ（信号Ｓ１自体のノイズ及び信号Ｓ１に基づくスイッチングトランジスタ５０のスイッチングノイズ）のピーク強度を低減することができる。
［実施例ＥＸ１＿Ｂ］
　実施例ＥＸ１＿Ｂを説明する。図１８に実施例ＥＸ１＿Ｂに係る基準電圧生成回路１１０の構成例を示す。実施例ＥＸ１＿Ｂは上述の実施例ＥＸ１＿Ａと組み合わせて実施され、基準電圧生成回路１１０は実施例ＥＸ１＿Ａの基準電圧生成回路１０として利用される。即ち、基準電圧生成回路１１０は実施例ＥＸ１＿Ａの基準電圧生成回路１０の一例である。
　基準電圧生成回路１１０は矩形波供給回路１１１及び変調器１１２を備える。矩形波供給回路１１１は、互いに異なるｎ種類の周波数を有するｎ種類の矩形波信号を生成し、それらｎ種類の矩形波信号を組み合わせた信号Ｓ１１１を出力する。信号Ｓ１１１は変調器１１２に入力される。
　図１９に“ｎ＝３”である場合の信号Ｓ１１１の波形を模式的に示す。信号Ｓ１１１は、長さＴ［１］を周期とする第１矩形波信号と、長さＴ［２］を周期とする第２矩形波信号と、長さＴ［３］を周期とする第３矩形波信号と、・・・、長さＴ［ｎ］を周期とする第ｎ矩形波信号とを、結合した信号である。第１～第ｎ矩形波信号の夫々はハイレベル及びローレベルの信号レベルを交互にとる。ここでは各矩形波信号のデューティは５０％であるとする。つまり、各矩形波信号においてハイレベル期間の長さとローレベル期間の長さとの比は１：１である。また、各矩形波信号において、各周期はハイレベル期間から開始されるものとする。
　信号Ｓ１１１では、各矩形波信号の１周期ごとに信号Ｓ１１１に組み込まれる矩形波信号の種類が切り替わる。
　１周期分の第１矩形波信号と、１周期分の第２矩形波信号と、１周期分の第３矩形波信号と、・・・、１周期分の第（ｎ－１）矩形波信号と、１周期分の第ｎ矩形波信号と、１周期分の第（ｎ－１）矩形波信号と、・・・、１周期分の第３矩形波信号と、１周期分の第２矩形波信号とを、この順番で時系列方向に結合した信号を単位信号とし、当該単位信号の繰り返しにより信号１１１が形成される。従って、“ｎ＝３”である場合、図１９に示す如く、１周期分の第１矩形波信号と、１周期分の第２矩形波信号と、１周期分の第３矩形波信号と、１周期分の第２矩形波信号とを、この順番で時系列方向に結合した信号が単位信号とされ、当該単位信号の繰り返しにより信号１１１が形成される。
　このように、上記単位信号に組み込まれる矩形波信号の周波数は、時間経過につれ、最大周波数（長さＴ［１］の逆数）から最小周波数（長さＴ［ｎ］の逆数）に向けて徐々に減少した後、最小周波数（長さＴ［ｎ］の逆数）から最大周波数に向けて徐々に増大する。
　変調器１１２に対し所定の直流電圧ＶCNSTが入力される。直流電圧ＶCNSTは固定された定電圧を有する。変調器１１２は、直流電圧ＶCNSTを信号Ｓ１１１に基づいて変調することにより、実施例ＥＸ１＿Ａで述べた特性を有する基準電圧ＶREFを生成する（図１３参照）。
　図２０に“ｎ＝３”である場合の信号Ｓ１１１と基準電圧ＶREFの波形を模式的に示す。変調器１１２は、信号Ｓ１１１のハイレベル期間において基準電圧ＶREFが所定の増加傾きＵ#REFにて線形的に単調増加するように、且つ、信号Ｓ１１１のローレベル期間において基準電圧ＶREFが所定の減少傾きＤ#REFにて線形的に単調減少するように、信号Ｓ１１１に基づき直流電圧ＶCNSTを変調し、これによって基準電圧ＶREFを生成する。
　変調器１１２は、信号Ｓ１１１として第ｉ矩形波信号が変調器１１２に入力されている期間における増加傾きＵ#REF及び減少傾きＤ#REFの大きさを、長さＴ［ｉ］の逆数に比例させる。即ち、変調器１１２は、信号Ｓ１１１として第１矩形波信号が変調器１１２に入力されている期間における増加傾きＵ#REF及び減少傾きＤ#REFの大きさを“（１／Ｔ［１］）×ｋB”に設定し、信号Ｓ１１１として第２矩形波信号が変調器１１２に入力されている期間における増加傾きＵ#REF及び減少傾きＤ#REFの大きさを“（１／Ｔ［２］）×ｋB”に設定する。“Ｔ［１］＜Ｔ［２］”であるので、“（１／Ｔ［１］）×ｋB＞（１／Ｔ［２］）×ｋB”である。信号Ｓ１１１として第３矩形波信号等が変調器１１２に入力されている期間についても同様である。これにより、実施例ＥＸ１＿Ａで述べた特性を有する基準電圧ＶREFが得られる。ｋBは所定の比例係数を表す。
　図２１に示す如く、矩形波供給回路１１１を矩形波生成部１１１ａ及びセレクタ１１１ｂにて構成しておくこともできる。矩形波生成部１１１ａには信号Ｓ１が入力される。矩形波生成部１１１ａは、信号Ｓ１のアップエッジの発生回数をカウントするカウンタ１１１ａ＿１を有する。矩形波生成部１１１ａは、カウンタ１１１ａ＿１のカウント値に基づき信号Ｓ１の周波数をｎ種類の分周比で分周することで第１～第ｎ矩形波信号を生成する。セレクタ１１１ｂは第１～第ｎ矩形波信号に基づき信号Ｓ１１１を出力する。セレクタ１１１ｂは、第１～第ｎ矩形波信号の何れか１つを、矩形波生成部１１１ａから供給される選択信号ＳＥＬに基づいて選択し、選択した矩形波信号を信号Ｓ１１１として出力する。この際、上述の特性を有する信号Ｓ１１１（例えば図１９の特性を有する信号Ｓ１１１）がセレクタ１１１ｂから出力されるよう、矩形波生成部１１１ａは、上記カウンタ値に基づいて選択信号ＳＥＬを生成すれば良い。尚、選択信号ＳＥＬは矩形波生成部１１１ａ以外の回路からセレクタ１１１ｂに供給されるものであっても良い。
［実施例ＥＸ１＿Ｃ］
　実施例ＥＸ１＿Ｃを説明する。図２２に実施例ＥＸ１＿Ｃに係る基準電圧生成回路１２０の構成例を示す。実施例ＥＸ１＿Ｃは上述の実施例ＥＸ１＿Ａと組み合わせて実施され、基準電圧生成回路１２０は実施例ＥＸ１＿Ａの基準電圧生成回路１０として利用される。即ち、基準電圧生成回路１２０は実施例ＥＸ１＿Ａの基準電圧生成回路１０の一例である。
　基準電圧生成回路１２０は、クロック変調器１２１、ロジック回路１２２及び基準発生器１２３を備える。
　クロック変調器１２１は電圧制御発振器であるＶＣＯを有し、ＶＣＯは自身への入力電圧に応じた周波数を有するクロック信号を生成する。クロック信号はハイレベル及びローレベルの信号レベルを交互にとる矩形波信号である。クロック変調器１２１は、ＶＣＯへの入力電圧を可変制御することでクロック信号の周波数を変調する（即ち後述のクロック信号ＣＬＫの周波数を変動させる）。この変調後のクロック信号がクロック信号ＣＬＫとしてロジック回路１２２に供給される。ロジック回路１２２は、クロック信号ＣＬＫに基づく制御信号Ｓ１２２を基準発生器１２３に供給する。基準発生器１２３は制御信号Ｓ１２２に応じた基準電圧ＶREFを生成する。
　例えば、ロジック回路１２２はクロック信号ＣＬＫを所定の分周比で分周し、分周されたクロック信号ＣＬＫを制御信号Ｓ１２２として基準発生器１２３に供給することができる。この場合、基準電圧ＶREFにおける三角波の周波数ｆREFが制御信号Ｓ１２２の周波数に比例するよう、基準発生器１２３は制御信号Ｓ１２２に基づいて基準電圧ＶREFを生成する。
　ロジック回路１２２にてクロック信号ＣＬＫが２分周されることを想定して数値例を挙げる。また、基準電圧ＶREFにおける三角波の周波数ｆREFは、制御信号Ｓ１２２の周波数のｋC倍に設定されるものとする。ｋCは所定且つ１未満の比例係数である（例えば、ｋC＝１／１００）。この場合において、クロック信号ＣＬＫの周波数が２０ＭＨｚであれば制御信号Ｓ１２２の周波数は１０ＭＨｚとなり、このとき、三角波の周波数ｆREFは“（１０×ｋC）”ＭＨｚとなる。同様に、クロック信号ＣＬＫの周波数が１８ＭＨｚであれば制御信号Ｓ１２２の周波数は９ＭＨｚとなり、このとき、三角波の周波数ｆREFは“（９×ｋC）”ＭＨｚとなる。
　このように、基準発生器１２３にて生成される基準電圧ＶREFの三角波の周波数ｆREFは、クロック信号ＣＬＫの周波数に依存する。そして、周波数変調されたクロック信号であるクロック信号ＣＬＫを用いることで、三角波の周波数ｆREFを変調させることができる。実施例ＥＸ１＿Ａで述べた特性を有する基準電圧ＶREFが基準発生器１２３にて生成されるよう、変調されたクロック信号ＣＬＫを生成すれば良い。
　例えば、基準発生器１２３は、基準電圧ＶREFにおける増加傾きＵ#REF及び減少傾きＤ#REFの大きさを制御信号Ｓ１２２の周波数に比例させれば良く、これによってクロック信号ＣＬＫの周波数に応じた三角波の周波数ｆREFが得られる。
＜＜第２実施形態＞＞
　本開示の第２実施形態を説明する。第２実施形態は第１実施形態と組み合わせて実施される。図２３は第２実施形態に係るスイッチング電源装置２００の構成図である。スイッチング電源装置２００は、入力電圧ＶINを電力変換することにより入力電圧ＶINよりも低い出力電圧ＶOUTを生成する降圧型ＤＣ／ＤＣコンバータとして構成されている。入力電圧ＶIN及び出力電圧ＶOUTは正の直流電圧である。スイッチング電源装置２００には、入力電圧ＶINが加わる入力端子ＩＮ、出力電圧ＶOUTが加わる出力端子ＯＵＴ、グランド電位を有するグランド端子ＧＮＤ、及び、後述のスイッチ電圧ＶSWが加わるスイッチ端子ＳＷが設けられる。グランド端子ＧＮＤ及びスイッチ端子ＳＷは入力端子ＩＮよりも低電位側に設けられる。
　スイッチング電源装置２００は、第１実施形態で述べた信号生成回路２を備えると共に、出力段回路２１０、スイッチング制御回路２２０、整流平滑回路２３０及び帰還電圧生成回路２４０を備える。スイッチング電源装置２００における信号生成回路２は、第１実施形態に係る信号生成回路２（図１参照）と同じものである。スイッチング電源装置２００における信号生成回路２では、上述の実施例ＥＸ１＿Ａで示した特性の基準電圧ＶREFが生成され、この基準電圧ＶREFを用いて信号Ｓ１が生成される。
　スイッチング電源装置２００を半導体装置３００を用いて構成することができる。図２４に半導体装置３００の外観の例を示す。半導体装置３００は、半導体基板上に形成された半導体集積回路を有する半導体チップと、半導体チップを収容する筐体（パッケージ）と、筐体から半導体装置３００の外部に対して露出する複数の外部端子と、を備えた電子部品である。半導体チップを樹脂にて構成された筐体（パッケージ）内に封入することで半導体装置３００が形成される。上記半導体集積回路に、信号生成回路２、出力段回路２１０及びスイッチング制御回路２２０を含めておくことができる、或いは、信号生成回路２及びスイッチング制御回路２２０を含めておくことができる。また、帰還電圧生成回路２４０は半導体装置３００の内部に設けられていても良いし、半導体装置３００の外部に設けられていても良い。
　出力段回路２１０はハイサイドトランジスタ２１１及びローサイドトランジスタ２１２の直列回路から成るハーフブリッジ回路を備える。整流平滑回路２はインダクタ２３１及び出力コンデンサ２３２を備える。
　スイッチング電源装置２００は、トランジスタ２１１及び２１２を用いて同期整流方式にて直流－直流変換を行う。トランジスタ２１１及び２１２はＮチャネル型のＭＯＳＦＥＴとして構成されている。尚、トランジスタ２１１をＰチャネル型のＭＯＳＦＥＴとして構成する変形も可能である。また、トランジスタ２１２をダイオードに置きかえることもでき、この場合、スイッチング電源装置２００は非同期整流方式にて直流－直流変換を行うことになる。
　トランジスタ２１１のドレインは入力端子ＩＮに接続され、従って入力電圧ＶINの入力を受ける。トランジスタ２１１のソースとトランジスタ２１２のドレインはスイッチ端子ＳＷにて共通接続される。トランジスタ２１２のソースはグランド端子ＧＮＤに接続される（即ちグランドに接続される）。スイッチ端子ＳＷに加わる電圧をスイッチ電圧と称し、記号“ＶSW”にて表す。スイッチ端子ＳＷはインダクタ２３１の一端に接続され、インダクタ２３１の他端は出力端子ＯＵＴに接続され、出力端子ＯＵＴに出力電圧ＶOUTが生じる。出力端子ＯＵＴとグランドとの間に出力コンデンサ２３２が接続される。
　図２３において、“ＬＤ”は、出力端子ＯＵＴとグランドとの間に接続される負荷を表す。負荷ＬＤは出力電圧ＶOUTに基づき駆動する任意の負荷である。インダクタ２３１に流れる電流をインダクタ電流と称し、記号“ＩL”にて表す。
　帰還電圧生成回路２４０は、出力端子ＯＵＴ及びグランド間に配置された複数の抵抗の直列回路を用いて出力電圧ＶOUTの分圧を生成し、生成した分圧を帰還電圧ＶFBとしてスイッチング制御回路２２０に供給する。但し、出力電圧ＶOUTそのものを帰還電圧ＶFBとして用いることも可能であり、この場合、スイッチング電源装置２００から帰還電圧生成回路２４０は削除される。
　スイッチング制御回路２２０により、出力段回路２１０の状態は、出力ハイ状態、出力ロー状態及び両オフ状態の何れかに制御及び設定される。出力ハイ状態では、トランジスタ２１１がオン状態であり且つトランジスタ２１２がオフ状態である。出力ロー状態では、トランジスタ２１１がオフ状態であり且つトランジスタ２１２がオン状態である。両オフ状態では、トランジスタ２１１及び２１２が共にオフ状態である。トランジスタ２１１及び２１２が共にオン状態とされることは無い。
　スイッチング制御回路２２０は、出力電圧ＶOUTの情報（即ち帰還電圧ＶFB）と、インダクタ電流ＩLの情報とに基づき、トランジスタ２１１及び２１２を交互にオン、オフとする（即ち、出力段回路２１０の状態を出力ハイ状態及び出力ロー状態間で切り替える）スイッチング制御を行うことで、出力電圧ＶOUTを所定の目標電圧ＶTGに安定化させる。即ち、スイッチング制御回路２２０は所謂カレントモード制御方式にてトランジスタ２１１及び２１２を駆動することが可能となっている。例えば、トランジスタ２１１のオン期間においてトランジスタ２１１に流れる電流を、インダクタ電流ＩLの情報として用いることができる。尚、スイッチング制御回路２２０によるスイッチング制御において、トランジスタ２１１及び２１２を交互にオン、オフとするとは、出力ロー状態及び出力ハイ状態間の遷移の間に、デッドタイム等を考慮した両オフ状態が介在することを含む概念である。
　上記スイッチング制御により、実質的に入力電圧ＶINのレベルとグランドのレベルとでレベルが変動する矩形波状の電圧がスイッチ電圧ＶSWとして現れる。当該スイッチ電圧ＶSWが整流平滑回路２３０にて整流及び平滑化されることで直流の出力電圧ＶOUTが得られる。
　スイッチング制御回路２２０は、信号生成回路２から出力される信号Ｓ１に基づいてトランジスタ２１１及び２１２のスイッチング周波数を決定する。具体的には、スイッチング制御回路２２０は、信号Ｓ１のアップエッジ（即ち信号Ｓ１の値の“０”から“１”への切り替わり）に同期して出力段回路２１０の状態を出力ロー状態から出力ハイ状態に切り替え、その後、他の信号（不図示）に基づいて出力段回路２１０の状態を出力ハイ状態から出力ロー状態に切り替えるスイッチング制御を繰り返す。スイッチング制御回路２２０は、上記他の信号を、出力電圧ＶOUTの情報（即ち帰還電圧ＶFB）とインダクタ電流ＩLの情報とに基づいて生成する。即ち、信号Ｓ１に基づいてトランジスタ２１１及び２１２のスイッチング周波数を制御し、上記他の信号に基づいて出力デューティを制御する。出力デューティとは、出力段回路２１０が出力ハイ状態となる期間と出力段回路２１０が出力ロー状態となる期間との和に対する、出力段回路２１０が出力ハイ状態となる期間の比を表す。故に、スイッチング制御回路２２０のスイッチング制御はＰＷＭ制御（パルス幅変調制御）に相当する。
　スイッチング制御回路２２０は図１のスイッチング制御回路４０の一例である。換言すれば、スイッチング制御回路２２０に図１のスイッチング制御回路４０が内包される。信号Ｓ１のアップエッジに同期してスイッチング制御回路２２０によりトランジスタ２１１がターンオンされることに注目すれば、トランジスタ２１１が図１のスイッチングトランジスタ５０に相当し、スイッチング制御回路２２０のＰＷＭ制御の中でトランジスタ２１１のスイッチング動作が実現される。信号Ｓ１のアップエッジに同期してスイッチング制御回路２２０によりトランジスタ２１２がターンオフされることに注目すれば、トランジスタ２１２が図１のスイッチングトランジスタ５０に相当し、スイッチング制御回路２２０のＰＷＭ制御の中でトランジスタ２１２のスイッチング動作が実現される。
　尚、ここでは、出力電圧ＶOUTの情報（即ち帰還電圧ＶFB）とインダクタ電流ＩLの情報とに基づき、カレントモード制御方式で出力段回路２１０の状態を制御することを説明した。しかしながら、インダクタ電流ＩLの情報を参照することなく、出力電圧ＶOUTの情報（即ち帰還電圧ＶFB）に基づいて出力段回路２１０の状態を制御する方式がスイッチング制御回路２２０にて採用されても良い。
　また、降圧型ＤＣ／ＤＣコンバータとして構成されたスイッチング電源装置２００を例に挙げたが、スイッチング電源装置２００を、昇圧型ＤＣ／ＤＣコンバータ又は昇降圧型ＤＣ／ＤＣコンバータとして構成することも可能である。
＜＜第３実施形態＞＞
　本開示の第３実施形態を説明する。第３実施形態では上述の第１又は第２実施形態に適用可能な応用技術又は変形技術等を説明する。
　車載レーダ装置の電源電圧を生成する電源装置には低ノイズ性が強く求められる。特に、低周波帯域（例えば１００ｋＨｚ近辺の帯域）における大きなノイズは車載レーダ装置の各種能力（例えば検出精度）に悪影響を与えることがある。このことから、第２実施形態に示したスイッチング電源装置２００は車載レーダ装置に対する電源装置として好適である。即ち、図２３の負荷ＬＤは車載レーダ装置であって良い。
　但し、本開示において負荷ＬＤは車載レーダ装置に限定されない。例えば、負荷ＬＤは、レーダ装置に分類されない各種センサ装置であっても良いし、任意の電子機器であっても良い。特に、低ノイズ性（特に例えば低周波帯域での低ノイズ性）が必要とされる任意の負荷ＬＤの電源装置としてスイッチング電源装置２００が有益である。
　任意の信号又は電圧に関して、上述の主旨を損なわない形で、それらのハイレベルとローレベルの関係は上述したものの逆とされ得る。
　不都合が生じない限り、上述の任意のトランジスタは、任意の種類のトランジスタであって良い。例えば、ＭＯＳＦＥＴとして上述された任意のトランジスタを、不都合が生じない限り、接合型ＦＥＴ、ＩＧＢＴ（Insulated  Gate  Bipolar　Transistor）又はバイポーラトランジスタに置き換えることも可能である。任意のトランジスタは第１電極、第２電極及び制御電極を有する。ＦＥＴにおいては、第１及び第２電極の内の一方がドレインで他方がソースであり且つ制御電極がゲートである。ＩＧＢＴにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がゲートである。ＩＧＢＴに属さないバイポーラトランジスタにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がベースである。
　本開示において、任意の第１物理量と任意の第２物理量が“同じ”であるとは、誤差を含む概念と解される。即ち、第１物理量と第２物理量が“同じ”であるとは、第１物理量と第２物理量が“同じ”となることを目指して設計又は製造が成されていることを意味し、第１及び第２物理量間に若干の誤差が存在する場合も、第１物理量と第２物理量が“同じ”であると解されるべきである。これは物理量に限らず当てはまる。
　本開示の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本開示の実施形態の例であって、本開示ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。
＜＜付記＞＞
　本開示について付記を設ける。
　本開示に係る信号生成回路は、基準電圧を生成するように構成された基準電圧生成回路と、所定電圧範囲内で変動するランプ電圧を生成するように構成されたランプ電圧生成回路と、前記基準電圧及び前記ランプ電圧の高低関係を表す比較結果信号を出力するように構成された比較回路と、を備え、前記基準電圧生成回路は、前記基準電圧に三角波の波形を持たせ、且つ、前記三角波の周波数を変動させる構成（第１の構成）である。
　上記第１の構成に係る信号生成回路において、前記比較回路は、前記ランプ電圧が前記基準電圧よりも低い状態から前記基準電圧よりも高い状態へ遷移したとき、前記比較結果信号に特定変化を発生させ、前記ランプ電圧生成回路は、前記ランプ電圧を所定の下限電圧から所定の増加傾きにて単調増加させ、前記比較結果信号に前記特定変化が生じると、前記ランプ電圧を前記下限電圧に向けて所定の減少傾きにて単調減少させる単位動作を繰り返し実行する構成（第２の構成）であっても良い。
　上記第１の構成に係る信号生成回路において、前記比較回路は、前記ランプ電圧が前記基準電圧よりも高い状態から前記基準電圧よりも低い状態へ遷移したとき、前記比較結果信号に特定変化を発生させ、前記ランプ電圧生成回路は、前記ランプ電圧を所定の上限電圧から所定の減少傾きにて単調減少させ、前記比較結果信号に前記特定変化が生じると、前記ランプ電圧を前記上限電圧に向けて所定の増加傾きにて単調増加させる単位動作を繰り返し実行する構成（第３の構成）であっても良い。
　上記第１～第３の構成の何れかに係る信号生成回路において、前記基準電圧生成回路は、互いに異なる周波数を有する複数の矩形波信号を順次用いて、所定の直流電圧を変調することにより前記基準電圧を生成する構成（第４の構成）であっても良い。
　上記第１～第３の構成の何れかに係る信号生成回路において、前記基準電圧生成回路は、前記基準電圧における前記三角波にクロック信号の周波数に応じた周波数を持たせ、前記クロック信号の周波数を変調することで前記三角波の周波数を変動させる構成（第５の構成）であっても良い。
　本開示に係るスイッチング装置は、上記第１～第５の構成の何れかに係る信号生成回路と、スイッチングトランジスタと、前記比較結果信号に基づいて前記スイッチングトランジスタをスイッチングさせるように構成されたスイッチング制御回路と、を備える構成（第６の構成）である。
　本開示に係るスイッチング装置は、上記第２又は第３の構成に係る信号生成回路と、スイッチングトランジスタと、前記比較結果信号に基づいて前記スイッチングトランジスタをスイッチングさせるように構成されたスイッチング制御回路と、を備え、前記スイッチング制御回路は、前記比較結果信号における前記特定変化を契機に前記スイッチングトランジスタをターンオン又はターンオフさせる構成（第７の構成）である。
　上記第７の構成に係るスイッチング装置において、前記スイッチング制御回路は、前記比較結果信号における前記特定変化を契機に前記スイッチングトランジスタの状態をオン状態及びオフ状態の内の一方の状態から他方の状態へと変化させ、その後、所定条件の成立を契機に前記スイッチングトランジスタの状態を前記他方の状態から前記一方の状態に戻すスイッチング動作を繰り返す構成（第８の構成）であっても良い。
　本開示に係るスイッチング電源装置は、入力電圧から出力電圧を生成するように構成されたスイッチング電源装置であって、上記第８の構成に係るスイッチング装置を備え、前記入力電圧が加わる端子と前記端子よりも低電位側に設けられた端子との間に前記スイッチングトランジスタを配置し、前記スイッチング動作を通じて前記入力電圧を電力変換することにより前記出力電圧を生成する構成（第９の構成）である。
　　１　スイッチング装置
　　２　信号生成回路
　１０　基準電圧生成回路
　２０　ランプ電圧生成回路
　３０　比較回路
　４０　スイッチング制御回路
　５０　スイッチングトランジスタ
１１０　基準電圧生成回路
１１１　矩形波供給回路
１１２　変調器
１１１ａ　矩形波生成部
１１１ａ＿１　カウンタ
１１１ｂ　セレクタ
１２０　基準電圧生成回路
１２１　クロック変調器
１２２　ロジック回路
１２３　基準発生器
ＶREF　基準電圧
ＶRAMP　ランプ電圧
Ｓ１　信号（比較結果信号）

Claims (9)

  1. 　基準電圧を生成するように構成された基準電圧生成回路と、
    　所定電圧範囲内で変動するランプ電圧を生成するように構成されたランプ電圧生成回路と、
    　前記基準電圧及び前記ランプ電圧の高低関係を表す比較結果信号を出力するように構成された比較回路と、を備え、
    　前記基準電圧生成回路は、前記基準電圧に三角波の波形を持たせ、且つ、前記三角波の周波数を変動させる
    、信号生成回路。
  2. 　前記比較回路は、前記ランプ電圧が前記基準電圧よりも低い状態から前記基準電圧よりも高い状態へ遷移したとき、前記比較結果信号に特定変化を発生させ、
    　前記ランプ電圧生成回路は、前記ランプ電圧を所定の下限電圧から所定の増加傾きにて単調増加させ、前記比較結果信号に前記特定変化が生じると、前記ランプ電圧を前記下限電圧に向けて所定の減少傾きにて単調減少させる単位動作を繰り返し実行する
    、請求項１に記載の信号生成回路。
  3. 　前記比較回路は、前記ランプ電圧が前記基準電圧よりも高い状態から前記基準電圧よりも低い状態へ遷移したとき、前記比較結果信号に特定変化を発生させ、
    　前記ランプ電圧生成回路は、前記ランプ電圧を所定の上限電圧から所定の減少傾きにて単調減少させ、前記比較結果信号に前記特定変化が生じると、前記ランプ電圧を前記上限電圧に向けて所定の増加傾きにて単調増加させる単位動作を繰り返し実行する
    、請求項１に記載の信号生成回路。
  4. 　前記基準電圧生成回路は、互いに異なる周波数を有する複数の矩形波信号を順次用いて、所定の直流電圧を変調することにより前記基準電圧を生成する
    、請求項１～３の何れかに記載の信号生成回路。
  5. 　前記基準電圧生成回路は、前記基準電圧における前記三角波にクロック信号の周波数に応じた周波数を持たせ、前記クロック信号の周波数を変調することで前記三角波の周波数を変動させる
    、請求項１～３の何れかに記載の信号生成回路。
  6. 　請求項１～５の何れかに記載の信号生成回路と、
    　スイッチングトランジスタと、
    　前記比較結果信号に基づいて前記スイッチングトランジスタをスイッチングさせるように構成されたスイッチング制御回路と、を備える
    、スイッチング装置。
  7. 　請求項２又は３に記載の信号生成回路と、
    　スイッチングトランジスタと、
    　前記比較結果信号に基づいて前記スイッチングトランジスタをスイッチングさせるように構成されたスイッチング制御回路と、を備え、
    　前記スイッチング制御回路は、前記比較結果信号における前記特定変化を契機に前記スイッチングトランジスタをターンオン又はターンオフさせる
    、スイッチング装置。
  8. 　前記スイッチング制御回路は、前記比較結果信号における前記特定変化を契機に前記スイッチングトランジスタの状態をオン状態及びオフ状態の内の一方の状態から他方の状態へと変化させ、その後、所定条件の成立を契機に前記スイッチングトランジスタの状態を前記他方の状態から前記一方の状態に戻すスイッチング動作を繰り返す
    、請求項７に記載のスイッチング装置。
  9. 　入力電圧から出力電圧を生成するように構成されたスイッチング電源装置であって、
    　請求項８に記載のスイッチング装置を備え、
    　前記入力電圧が加わる端子と前記端子よりも低電位側に設けられた端子との間に前記スイッチングトランジスタを配置し、前記スイッチング動作を通じて前記入力電圧を電力変換することにより前記出力電圧を生成する
    、スイッチング電源装置。
PCT/JP2022/021398 2021-07-16 2022-05-25 信号生成回路、スイッチング装置及びスイッチング電源装置 Ceased WO2023286459A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2023535161A JPWO2023286459A1 (ja) 2021-07-16 2022-05-25
DE112022002598.0T DE112022002598T5 (de) 2021-07-16 2022-05-25 Signalerzeugungsschaltung, schalteinrichtung und schaltnetzteil
CN202280049122.2A CN117642974A (zh) 2021-07-16 2022-05-25 信号生成电路、开关装置和开关电源装置
US18/392,460 US20240162817A1 (en) 2021-07-16 2023-12-21 Signal generation circuit, switching device, and switching power supply device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021117614 2021-07-16
JP2021-117614 2021-07-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/392,460 Continuation US20240162817A1 (en) 2021-07-16 2023-12-21 Signal generation circuit, switching device, and switching power supply device

Publications (1)

Publication Number Publication Date
WO2023286459A1 true WO2023286459A1 (ja) 2023-01-19

Family

ID=84919923

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/021398 Ceased WO2023286459A1 (ja) 2021-07-16 2022-05-25 信号生成回路、スイッチング装置及びスイッチング電源装置

Country Status (5)

Country Link
US (1) US20240162817A1 (ja)
JP (1) JPWO2023286459A1 (ja)
CN (1) CN117642974A (ja)
DE (1) DE112022002598T5 (ja)
WO (1) WO2023286459A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001013233A (ja) * 1999-06-29 2001-01-19 Kenwood Corp ジッタ信号発生器
JP2003324944A (ja) * 2002-05-08 2003-11-14 Fuji Electric Co Ltd 電源回路
JP2004266780A (ja) * 2003-03-04 2004-09-24 Fuji Electric Device Technology Co Ltd パルス幅変調回路
JP2013255309A (ja) * 2012-06-05 2013-12-19 Rohm Co Ltd モータ駆動回路およびそれを用いた電子機器
JP2014230210A (ja) * 2013-05-24 2014-12-08 船井電機株式会社 Ｐｗｍ変調回路
JP2018164401A (ja) * 2018-07-25 2018-10-18 新電元工業株式会社 制御装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928715B2 (en) * 2008-04-22 2011-04-19 Seiko Instruments Inc. Switching regulator
KR20150137323A (ko) * 2014-05-29 2015-12-09 인제대학교 산학협력단 이중 모드 dc-dc 벅 컨버터
JP6815127B2 (ja) 2015-09-08 2021-01-20 ローム株式会社 Ｄｃ／ｄｃコンバータ、スイッチング電源装置
US10135369B2 (en) * 2015-09-29 2018-11-20 Microchip Technology Incorporated Linear hall effect sensors for multi-phase permanent magnet motors with PWM drive
US10333403B2 (en) * 2016-06-28 2019-06-25 Dialog Semiconductor (Uk) Limited Adaptive on-time switching converter
US10826397B2 (en) * 2018-09-03 2020-11-03 Rohm Co., Ltd. Switching power supply operable in an intermittent driving mode

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001013233A (ja) * 1999-06-29 2001-01-19 Kenwood Corp ジッタ信号発生器
JP2003324944A (ja) * 2002-05-08 2003-11-14 Fuji Electric Co Ltd 電源回路
JP2004266780A (ja) * 2003-03-04 2004-09-24 Fuji Electric Device Technology Co Ltd パルス幅変調回路
JP2013255309A (ja) * 2012-06-05 2013-12-19 Rohm Co Ltd モータ駆動回路およびそれを用いた電子機器
JP2014230210A (ja) * 2013-05-24 2014-12-08 船井電機株式会社 Ｐｗｍ変調回路
JP2018164401A (ja) * 2018-07-25 2018-10-18 新電元工業株式会社 制御装置

Also Published As

Publication number Publication date
DE112022002598T5 (de) 2024-03-07
US20240162817A1 (en) 2024-05-16
CN117642974A (zh) 2024-03-01
JPWO2023286459A1 (ja) 2023-01-19

Similar Documents

Publication Publication Date Title
US6353309B1 (en) Switching circuit having a switching semiconductor device and control method thereof
US10910026B2 (en) Clock generation circuit, switching power supply device, and semiconductor device
US10892684B2 (en) Circuit for a switching power supply
US12483134B2 (en) Buck converter circuit with seamless PWM/PFM transition
CN106877846B (zh) 一种脉冲产生电路、开关电源电路及平均电流计算方法
JP2018129907A (ja) Ｄｃ／ｄｃコンバータおよびその制御回路、制御方法、車載電装機器
CN110896275B (zh) 升降压电源转换器及用于控制升降压电源转换器的方法和驱动器
CN116937978B (zh) 一种cot控制电路
US20250088104A1 (en) Driver for slew-rate control of phase node in buck converter
CN116995913A (zh) 多相dc/dc转换器控制装置及多相dc/dc转换器
US11637489B2 (en) Isolated DC/DC converter and AC/DC converter
JP2023174083A (ja) スイッチング電源用回路及びスイッチング電源装置
WO2023286459A1 (ja) 信号生成回路、スイッチング装置及びスイッチング電源装置
CN100463345C (zh) 开关稳压器的控制电路、使用其的电源装置以及电子设备
KR100426606B1 (ko) Ｄｃ ―ｄｃ 컨버터 및 이를 사용한 전자장치
US20210328504A1 (en) Driving circuit with emi reduction
US20230213959A1 (en) Clock signal generation circuit, dc/dc converter, pwm signal generator, and vehicle
JP7812852B2 (ja) アンプ回路、スイッチング電源用回路及びスイッチング電源装置
JP2025176834A (ja) 電源制御装置及び電源装置
US20250383683A1 (en) Clock Signal Generation Circuit, Semiconductor Device, Semiconductor System, and Power Supply Control Device
US20260058558A1 (en) Clock signal generation circuit, power supply control device, and switching power supply device
US20250038669A1 (en) Semiconductor Device, Semiconductor System and Switching Power Device
JP2025153495A (ja) 信号生成回路、スイッチング制御回路、スイッチング電源装置、及び車両
JP2024083792A (ja) 電源制御装置
JP2025187604A (ja) 電源制御装置及びスイッチング電源装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22841806

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023535161

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202280049122.2

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 112022002598

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22841806

Country of ref document: EP

Kind code of ref document: A1