WO2023248999A1 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
WO2023248999A1
WO2023248999A1 PCT/JP2023/022702 JP2023022702W WO2023248999A1 WO 2023248999 A1 WO2023248999 A1 WO 2023248999A1 JP 2023022702 W JP2023022702 W JP 2023022702W WO 2023248999 A1 WO2023248999 A1 WO 2023248999A1
Authority
WO
WIPO (PCT)
Prior art keywords
flow path
main surface
semiconductor module
semiconductor
substrate
Prior art date
Application number
PCT/JP2023/022702
Other languages
English (en)
French (fr)
Inventor
俊輝 本間
Original Assignee
ニデック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ニデック株式会社 filed Critical ニデック株式会社
Publication of WO2023248999A1 publication Critical patent/WO2023248999A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating

Definitions

  • the present disclosure relates to a semiconductor module.
  • a semiconductor module in which an external flow path for heat dissipation is attached to the outside of the stacked semiconductor devices requires a process of preparing the external flow path and a process of attaching the external flow path to the outside of the semiconductor devices after stacking. Therefore, the number of manufacturing steps increases.
  • the present disclosure provides a semiconductor module in which a refrigerant flow path can be formed without increasing the number of manufacturing steps.
  • a semiconductor module includes a semiconductor device, a cooling plate, and a flow path forming member.
  • a cooling plate is provided on one main surface of the semiconductor device.
  • the flow path forming member is provided on the other main surface opposite to the one main surface of the semiconductor device, and includes a bottom member abutting the other main surface and side members standing upright from both ends of the bottom member, It becomes a flow path for the refrigerant.
  • FIG. 1 is a diagram showing a circuit configuration of a semiconductor module according to an embodiment.
  • FIG. 2 is a perspective view showing the front side of the semiconductor module according to the embodiment.
  • FIG. 3 is a perspective view showing the back side of the semiconductor module according to the embodiment.
  • FIG. 4 is a side view of the semiconductor module according to the embodiment.
  • FIG. 5 is a perspective view of a stacked semiconductor module according to an embodiment.
  • FIG. 6 is a perspective view showing the front side of a semiconductor module according to a modification of the embodiment.
  • FIG. 7 is a perspective view showing the back side of a semiconductor module according to a modification of the embodiment.
  • each of the drawings referred to below shows an orthogonal coordinate system in which the X-axis direction, Y-axis direction, and Z-axis direction that are orthogonal to each other are defined, and the positive Z-axis direction is the vertically upward direction. There are cases.
  • FIG. 1 is a diagram showing a circuit configuration of a semiconductor module 1 according to an embodiment.
  • the semiconductor module 1 constitutes a part of a power conversion device that converts DC power supplied from a DC power source into AC power.
  • the semiconductor module 1 includes a power terminal 3, a circuit section 5, and an input/output terminal 7.
  • the power supply terminal 3 is a terminal connected to a DC power supply (not shown). Specifically, the power supply terminal 3 includes a positive terminal 31 connected to the positive side of the DC power supply and a negative terminal 32 connected to the negative side.
  • the circuit section 5 includes a transistor 52 and a diode 54 that are an example of a first semiconductor element, and a transistor 51 and a diode 53 that are an example of a second semiconductor element.
  • the two transistors 51 and 52 are connected in series between the positive terminal 31 and the negative terminal 32.
  • Diode 53 is connected in antiparallel to transistor 51.
  • Diode 54 is connected anti-parallel to transistor 52.
  • the transistors 51 and 52 are, for example, IGBTs. Further, the diodes 53 and 54 are free wheel diodes for protecting the IGBT. Note that the transistors 51 and 52 may be power MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), GTO (Gate Turn-Off) thyristors, or the like.
  • MOSFETs Metal Oxide Semiconductor Field Effect Transistors
  • GTO Gate Turn-Off
  • the input/output terminal 7 includes a load terminal 71 and a control terminal 72.
  • the load terminal 71 is an output terminal for outputting AC power to a load such as a motor.
  • Load terminal 71 is connected to a connection node between two transistors 51 and 52.
  • the control terminal 72 is an input terminal into which a drive signal for driving the transistors 51 and 52 is input.
  • the two transistors 51 and 52 are alternately turned on in accordance with the drive signal input from the control terminal 72, so that the drive signal input between the positive terminal 31 and the negative terminal 32 is It converts DC power into AC power and outputs it from load terminal 71. Note that when two semiconductor modules 1 are connected in parallel, single-phase AC power can be generated, and when three semiconductor modules 1 are connected in parallel, three-phase AC power can be generated.
  • FIG. 2 is a plan view of the semiconductor module 1 according to the embodiment.
  • 3 and 4 are side views of the semiconductor module 1 according to the embodiment. Note that FIG. 3 is a side view of the semiconductor module 1 when the line of sight direction is the positive direction of the X-axis.
  • FIG. 4 is a side view of the semiconductor module 1 when the viewing direction is the positive direction of the Y-axis.
  • FIG. 2 is a perspective view showing the front side of the semiconductor module 1 according to the embodiment.
  • FIG. 3 is a perspective view showing the back side of the semiconductor module 1 according to the embodiment.
  • FIG. 4 is a side view of the semiconductor module 1 according to the embodiment.
  • FIG. 5 is a perspective view of the stacked semiconductor module 1 according to the embodiment.
  • the semiconductor module 1 includes a semiconductor device 10.
  • the semiconductor device 10 includes a first substrate 4 and a second substrate 6.
  • the first substrate 4 and the second substrate 6 include an insulating substrate and copper patterns provided on both the front and back surfaces of the insulating substrate.
  • the insulating substrate is, for example, a substrate made of an insulator such as alumina or silicon nitride.
  • the first substrate 4 and the second substrate 6 are arranged to face each other so as to overlap in the Z-axis direction.
  • the first substrate 4 and the second substrate 6 may be made of a copper plate or the like.
  • the first substrate 4 is provided with a first semiconductor element on one main surface. In the examples shown in FIGS. 2 to 4, the first substrate 4 is provided with a first semiconductor element on its lower surface. The first substrate 4 may be provided with a first semiconductor element on its upper surface.
  • the first semiconductor elements are, for example, the transistor 52 and the diode 54.
  • the first semiconductor element may be any semiconductor element other than the transistor 52 and the diode 54.
  • the semiconductor device 10 also includes a cooling plate 8 provided on one main surface.
  • the cooling plate 8 is provided on the other main surface of the first substrate 4 opposite to the one main surface on which the first semiconductor element is provided.
  • the first substrate 4 is provided with a cooling plate 8 on its upper surface.
  • the cooling plate 8 is, for example, a copper plate.
  • the cooling plate 8 may be made of aluminum other than copper, or a material mainly composed of copper or aluminum, as long as it has heat dissipation properties.
  • the cooling plate 8 and the first substrate 4 are bonded together using solder 80, for example.
  • the cooling plate 8 may be an aluminum plate.
  • the cooling plate 8 may be made of copper other than aluminum, or a material mainly composed of copper or aluminum, as long as it has heat dissipation properties.
  • the cooling plate 8 may have an insulating coating formed on at least the surface in contact with the first substrate 4.
  • the cooling plate 8 may have an insulating film formed over its entire surface.
  • the insulating film may be an aluminum oxide film formed by surface-treating the aluminum of the cooling plate 8. Further, the insulating film may be an organic insulating film.
  • the cooling plate 8 and the first substrate 4 are bonded, for example, by a film.
  • the cooling plate 8 and the first substrate 4 are bonded together using adhesive, sintered material, or solder 80.
  • the second substrate 6 is arranged to face the first substrate 4.
  • a second semiconductor element is provided on one main surface of the second substrate 6 that faces the one main surface of the first substrate 4 on which the first semiconductor element is provided.
  • the second substrate 6 is provided with a second semiconductor element on its upper surface.
  • the second substrate 6 may be provided with a second semiconductor element on its lower surface.
  • the second semiconductor elements are, for example, the transistor 51 and the diode 53.
  • the second semiconductor element may be any semiconductor element other than the transistor 51 and the diode 53.
  • the semiconductor device 10 also includes a flow path forming member 9 provided on the other main surface opposite to the one main surface on which the cooling plate 8 is provided.
  • the second substrate 6 is provided with a flow path forming member 9 serving as a coolant flow path on the other main surface opposite to the one main surface on which the second semiconductor element is provided.
  • the flow path forming member 9 includes a bottom member 91 that contacts the other main surface of the semiconductor device 10, a side member 92 that stands upright from both ends of the bottom member 91, and a side member 92 that faces the main surface of the bottom member 91 from the tip of the side member 92. It includes a rib portion 93 that extends so as to.
  • the bottom member 91 is provided so as to come into contact with the other main surface of the second substrate 6 that is parallel to the XY plane and is opposite to the one main surface on which the second semiconductor element is provided.
  • the side member 92 extends from each side of both ends of the bottom member 91 in the negative direction of the Z-axis.
  • the pair of rib portions 93 each extend parallel to the XY plane in a direction from the tip of one side member 92 to the tip of the other side member 92.
  • the distance between the tips of the pair of rib portions 93 is smaller than the width of the cooling plate 8 in the Y-axis direction.
  • the flow path forming member 9, like the cooling plate 8, is made of a material that has heat dissipation properties.
  • the flow path forming member 9 is made of, for example, copper, aluminum, or a material containing copper or aluminum as a main component.
  • the flow path forming member 9 and the second substrate 6 are bonded together using, for example, solder 90.
  • the flow path forming member 9 may have an insulating film formed on at least the surface in contact with the first substrate 4.
  • An insulating film may be formed on the entire surface of the flow path forming member 9.
  • the insulating film may be an aluminum oxide film formed by surface-treating the aluminum of the flow path forming member 9. You can.
  • the insulating film may be an organic insulating film.
  • the flow path forming member 9 and the second substrate 6 are bonded, for example, with a film.
  • the flow path forming member 9 and the second substrate 6 are bonded together using an adhesive, a sintered material, or a solder 80.
  • the first substrate 4 and the second substrate 6 are supported by a conductive plate 41 and are electrically connected.
  • the conductive plate 41 is an arch-shaped plate having spring properties.
  • the conductive plate 41 is arranged so as to contact the second substrate 6 at both ends of the arch, and to contact the first substrate 4 at the center of the arch.
  • the second substrate 6 is connected to the negative electrode terminal 32 (see FIG. 2) by a bus bar 61.
  • the first substrate 4 and the second substrate 6 are disposed facing each other, so that the cooling plate 8 and the flow path forming member 9 are exposed to the outside, and the positive electrode terminal 31, the negative electrode terminal 32, the load terminal 71, and the control terminal 72 are exposed to the outside. It is sealed with a sealing resin so that it protrudes.
  • the cooling plates 8 and 8 can be connected to each other without separately installing an external flow path for circulating a coolant outside the semiconductor module 1.
  • a refrigerant flow path can be formed by the flow path forming member 9 stacked above.
  • the space between the semiconductor modules 1 in the first and second stages, and between the semiconductor modules 1 in the second and third stages can be stacked vertically.
  • a coolant flow path 94 surrounded by the cooling plate 8 and the flow path forming member 9 can be formed between them.
  • coolant flow paths 94 are also formed in the uppermost layer and the lowermost layer.
  • the lower open portion of the flow path forming member 9 of the first-stage semiconductor module 1 may be closed with a mold resin that seals the semiconductor device 10 with resin.
  • Each cooling plate 8 forming the flow path 94 and each flow path forming member 9 are bonded, for example, by solder.
  • Each cooling plate 8 and each flow path forming member 9 may be joined by welding, adhesive, or magnets.
  • the width of the lower open portion of the flow path forming member 9 is smaller than the width of the cooling plate 8. Therefore, a portion is formed where the end of the cooling plate 8 and the tip of the rib portion 93 of the flow path forming member 9 vertically overlap. Thereby, the cooling plate 8 and the flow path forming member 9 are firmly adhered.
  • the cooling plate 8 forms the flow path.
  • a channel 94 is formed by being inserted between the tips of the pair of rib portions 93 in the member 9 .
  • the rib portion 93 does not need to be provided. Good too.
  • the cooling plate 8 is inserted between the tip ends of the pair of side members 92 in the flow path forming member 9, thereby forming the flow path 94.
  • a gasket or packing is provided at the joint between the flow path forming member 9 and the cooling plate 8.
  • the flow path 94 is connected to a known cooling device.
  • the flow path 94 is connected to a pump that circulates internal refrigerant, a radiator that cools the circulating pump, and the like.
  • the heat generated inside the semiconductor module 1 is absorbed by the coolant in the flow path 94, and the heat is radiated by the external cooling device, so that the semiconductor module 1 is efficiently cooled.
  • the cooling plate 8 and the flow path forming member 9 themselves have heat dissipation properties, the heat generated inside the semiconductor module 1 can be released to the outside from the cooling plate 8 and the flow path forming member 9 provided on the upper and lower surfaces.
  • the transistors 51 and 52 can also be cooled.
  • a plurality of semiconductor modules 1 are arranged on a plane parallel to the XY plane, they are arranged in a line along the X-axis so that the direction of the flow path 94 is parallel to the X-axis.
  • the ends of the cooling plates 8 of adjacent semiconductor modules 1 and the ends of the flow path forming members 9 are joined to connect the flow paths 94.
  • the channels 94 in the same stage are connected to each other.
  • FIGS. 2 to 5 is an example, and various modifications are possible.
  • a semiconductor module 1A according to a modification of the embodiment will be described with reference to FIGS. 6 and 7.
  • the cooling plate 8 of the semiconductor module 1A has a plurality of protrusions 81 on the other main surface opposite to the one main surface facing the first substrate 4 that protrudes from the other main surface. Equipped with. Further, as shown in FIG. 7, the flow path forming member 9 of the semiconductor module 1A has a second main surface on the other main surface opposite to one main surface facing the second substrate 6 in the bottom member 91. A plurality of protrusions 97 are provided that protrude from the base.
  • the semiconductor module 1A generates turbulence in the flowing coolant in the flow path 94 formed by the cooling plate 8 and the flow path forming member 9 by stacking the first substrate 4 and the flow path forming member 9. Heat can be efficiently absorbed from the two substrates 6 to the refrigerant.
  • the flow path forming member 9 of the semiconductor module 1A includes heat radiation fins 95 and 96.
  • one side member 92 of the flow path forming member 9 includes a radiation fin 95 on the surface opposite to the side facing the other side member 92.
  • one side member 92 of the flow path forming member 9 is provided with a radiation fin 96 on the surface facing the other side member 92.
  • the semiconductor modules 1 and 1A may be configured such that a hole is provided in the side member 92 and the coolant flow path 94 branches. Furthermore, when the semiconductor modules 1 and 1A are stacked in multiple stages, for example, the orientation of the cooling plate 8 and the flow path forming member is adjusted within the same plane so that the directions of the flow paths 94 intersect in each stage. It may be arranged in a state rotated by 90 degrees.
  • the present technology can have the following configuration.
  • a semiconductor device a cooling plate provided on one main surface of the semiconductor device;
  • the semiconductor device is provided on the other main surface opposite to the one main surface, and includes a bottom member abutting the other main surface and side members standing upright from both ends of the bottom member, and serves as a coolant flow path.
  • semiconductor module. The flow path forming member is forming the flow path by stacking the cooling plates provided in the other semiconductor devices; The semiconductor module according to (1) above.
  • the flow path forming member is a rib portion extending from a tip of a side member standing upright from both ends of the bottom member so as to face the main surface of the bottom member;
  • One side member is A radiation fin is provided on the surface opposite to the surface facing the other side member, The semiconductor module according to any one of (1) to (3) above.
  • One side member is A radiation fin is provided on the side facing the other side member, The semiconductor module according to any one of (1) to (4) above.
  • the bottom member is comprising a protrusion protruding from a surface opposite to the surface facing the semiconductor device; The semiconductor module according to any one of (1) to (5) above.
  • the cooling plate is comprising a protrusion protruding from a surface opposite to the surface facing the semiconductor device; The semiconductor module according to any one of (1) to (6) above.
  • the semiconductor device includes: a first substrate having a first semiconductor element provided on one main surface and the cooling plate provided on the other main surface; A second semiconductor element is disposed to face the first substrate, a second semiconductor element is provided on one main surface facing the one main surface of the first substrate, and the flow path is formed on the other main surface. a second substrate on which the member is provided; The semiconductor module according to any one of (1) to (7) above.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thermal Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本開示の一態様による半導体モジュールは、半導体装置と、冷却板と、流路形成部材とを備える。冷却板は、前記半導体装置の一方の主面に設けられる。流路形成部材は、前記半導体装置の前記一方の主面と対向する他方の主面に設けられ、前記他方の主面に当接する底面部材および前記底面部材の両端から直立する側面部材を含み、冷媒の流路となる。

Description

半導体モジュール
　本開示は、半導体モジュールに関する。
　従来、積層される半導体装置の外側に冷媒を循環させる外部流路が取り付けられた半導体モジュールがある（例えば、特許文献１参照）。
日本国公開公報：特開２０１６－１００９１５号公報
　しかしながら、積層される半導体装置の外側に放熱用の外部流路が取り付けられる半導体モジュールは、外部流路を準備する工程と、積層後の半導体装置の外側に外部流路を取り付ける工程とが必要なため、製造工程数が増加する。
　本開示は、製造工程数を増加させることなく、冷媒の流路を形成できる半導体モジュールを提供する。
　本開示の一態様による半導体モジュールは、半導体装置と、冷却板と、流路形成部材とを備える。冷却板は、前記半導体装置の一方の主面に設けられる。流路形成部材は、前記半導体装置の前記一方の主面と対向する他方の主面に設けられ、前記他方の主面に当接する底面部材および前記底面部材の両端から直立する側面部材を含み、冷媒の流路となる。
　本開示によれば、製造工程数を増加させることなく、冷媒の流路を形成できる半導体モジュールを提供することができる。
図１は、実施形態に係る半導体モジュールの回路構成を示す図である。 図２は、実施形態に係る半導体モジュールの表面側を示す斜視図である。 図３は、実施形態に係る半導体モジュールの裏面側を示す斜視図である。 図４は、実施形態に係る半導体モジュールの側面図である。 図５は、実施形態に係る積層された半導体モジュールの斜視図である。 図６は、実施形態の変形例に係る半導体モジュールの表面側を示す斜視図である。 図７は、実施形態の変形例に係る半導体モジュールの裏面側を示す斜視図である。
　以下に、本開示による半導体モジュールを実施するための形態（以下、「実施形態」と記載する）について図面を参照しつつ詳細に説明する。なお、この実施形態により本開示が限定されるものではない。また、各実施形態は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。また、以下の各実施形態において、同一の機能を担う構成要素については、同一の符号を付することにより、重複する説明を省略する。
　また、以下に示す実施形態では、「一定」、「直交」、「垂直」あるいは「平行」といった表現が用いられる場合があるが、これらの表現は、厳密に「一定」、「直交」、「垂直」あるいは「平行」であることを要しない。すなわち、上記した各表現は、例えば製造精度、設置精度などのずれを許容するものとする。
　また、以下参照する各図面では、説明を分かりやすくするために、互いに直交するＸ軸方向、Ｙ軸方向およびＺ軸方向を規定し、Ｚ軸正方向を鉛直上向き方向とする直交座標系を示す場合がある。
＜実施形態に係る半導体モジュールの回路構成＞
　まず、実施形態に係る半導体モジュールの回路構成について図１を参照して説明する。図１は実施形態に係る半導体モジュール１の回路構成を示す図である。
　実施形態に係る半導体モジュール１は、直流電源から供給される直流電力を交流電力に変換する電力変換装置の一部を構成する。
　図１に示すように、実施形態に係る半導体モジュール１は、電源端子３と、回路部５と、入出力端子７とを備える。
　電源端子３は、図示しない直流電源に接続される端子である。具体的には、電源端子３は、直流電源の正極側に接続される正極端子３１と負極側に接続される負極端子３２とを備える。
　回路部５は、第１半導体素子の一例であるトランジスタ５２、および、ダイオード５４と、第２半導体素子の一例であるトランジスタ５１、および、ダイオード５３とを含む。２つのトランジスタ５１，５２は、正極端子３１と負極端子３２との間に直列に接続される。ダイオード５３は、トランジスタ５１に逆並列に接続される。ダイオード５４は、トランジスタ５２に逆並列に接続される。
　トランジスタ５１，５２は、例えば、ＩＧＢＴである。また、ダイオード５３，５４は、ＩＧＢＴを保護するための還流ダイオードである。なお、トランジスタ５１，５２は、パワーＭＯＳＦＥＴ（Metal　Oxide　Semiconductor　Field　Effect　Transistor）またはＧＴＯ（Gate　Turn-Off）サイリスタなどであってもよい。
　入出力端子７は、負荷端子７１と、制御端子７２とを含む。負荷端子７１は、モータ等の負荷に対して交流電力を出力するための出力端子である。負荷端子７１は、２つのトランジスタ５１，５２の間の接続ノードに接続される。制御端子７２は、トランジスタ５１，５２を駆動させるための駆動信号が入力される入力端子である。
　上記のように構成された半導体モジュール１は、制御端子７２から入力される駆動信号に従って２つのトランジスタ５１，５２を交互にオンすることにより、正極端子３１と負極端子３２との間に入力された直流電力を交流電力に変換して負荷端子７１から出力する。なお、２つの半導体モジュール１を並列に接続した場合、単相交流電力を生成することができ、３つの半導体モジュール１を並列に接続した場合には、３相交流電力を生成することができる。
＜実施形態に係る半導体モジュールの構造＞
　次に、図２～図５を参照して、実施形態に係る半導体モジュール１の構造について説明する。
　図２は、実施形態に係る半導体モジュール１の平面図である。図３および図４は、実施形態に係る半導体モジュール１の側面図である。なお、図３は、視線方向がＸ軸の正方向である場合の半導体モジュール１の側面図である。図４は、視線方向がＹ軸の正方向である場合の半導体モジュール１の側面図である。
　図２は、実施形態に係る半導体モジュール１の表面側を示す斜視図である。図３は、実施形態に係る半導体モジュール１の裏面側を示す斜視図である。図４は、実施形態に係る半導体モジュール１の側面図である。図５は、実施形態に係る積層された半導体モジュール１の斜視図である。
　図２～図４に示すように、半導体モジュール１は、半導体装置１０を備える。半導体装置１０は、第１基板４と、第２基板６とを備える。第１基板４および第２基板６は、絶縁基板と、絶縁基板の表裏両面に設けられる銅パターンとを含む。
　絶縁基板は、例えば、アルミナまたは窒化シリコンなどの絶縁体によって構成される基板である。第１基板４と第２基板６とは、Ｚ軸方向において重なるように対向配置される。第１基板４および第２基板６は、銅板などによって構成される基板であってもよい。
　第１基板４は、一方の主面に第１の半導体素子が設けられる。図２～図４に示す例では、第１基板４は、下面に第１の半導体素子が設けられる。第１基板４は、上面に第１の半導体素子が設けられてもよい。
　第１の半導体素子は、例えば、トランジスタ５２、および、ダイオード５４である。第１の半導体素子は、トランジスタ５２、および、ダイオード５４以外の任意の半導体素子であってもよい。
　また、半導体装置１０は、一方の主面に設けられる冷却板８を備える。具体的には、第１基板４は、第１の半導体素子が設けられる一方の主面とは反対側の他方の主面に、冷却板８が設けられる。図２～図４に示す例では、第１基板４は、上面に冷却板８が設けられる。
　冷却板８は、例えば、銅板である。冷却板８は、放熱性を有する材料であれば、銅以外のアルミニウムや、銅やアルミニウムを主成分とする材料によって構成されてもよい。冷却板８と第１基板４とは、例えば、半田８０によって接着される。
　また、冷却板８は、アルミニウム板であってもよい。冷却板８は、放熱性を有する材料であれば、アルミニウム以外の銅や、銅やアルミニウムを主成分とする材料によって構成されてもよい。冷却板８は、少なくとも第１基板４と接する面に絶縁性の被膜が形成されていてもよい。冷却板８は、全面に絶縁性の被膜が形成されていてもよい。
　例えば、冷却板８が、アルミニウムを主成分とする材料で構成されている場合、絶縁性の被膜は、冷却板８のアルミニウムが表面処理されて形成される酸化アルミニウムの被膜であってもよい。また、絶縁性の被膜は、有機絶縁被膜であってもよい。この場合、冷却板８と第１基板４とは、例えば、被膜によって接着される。あるいは、冷却板８と第１基板４とは、接着剤や、焼結材や半田８０によって接着される。
　第２基板６は、第１基板４に対して対向するように配置される。第２基板６は、第１基板４における第１の半導体素子が設けられる一方の主面に面する側の一方の主面に第２の半導体素子が設けられる。図２～図４に示す例では、第２基板６は、上面に第２の半導体素子が設けられる。第２基板６は、下面に第２の半導体素子が設けられてもよい。
　第２の半導体素子は、例えば、トランジスタ５１、および、ダイオード５３である。第２の半導体素子は、トランジスタ５１、および、ダイオード５３以外の任意の半導体素子であってもよい。
　また、半導体装置１０は、冷却板８が設けられる一方の主面とは反対側の他方の主面に設けられる流路形成部材９を備える。具体的には、第２基板６は、第２の半導体素子が設けられる一方の主面とは反対側の他方の主面に、冷媒の流路となる流路形成部材９が設けられる。
　流路形成部材９は、半導体装置１０における他方の主面に当接する底面部材９１と、底面部材９１の両端から直立する側面部材９２と、側面部材９２の先端から底面部材９１の主面と対向するように延伸するリブ部９３とを含む。
　底面部材９１は、ＸＹ平面と平行な第２基板６における第２の半導体素子が設けられる一方の主面とは反対側の他方の主面に当接するように設けられる。側面部材９２は、底面部材９１の両端の各辺からＺ軸における負方向に延伸する。
　一対のリブ部９３は、それぞれ一方の側面部材９２の先端部から他方の側面部材９２の先端部へ向かう方向へ、ＸＹ平面と平行に延伸する。一対のリブ部９３の先端同士の間隔（Ｙ軸方向の幅）は、冷却板８のＹ軸方向の幅よりも小さい。
　流路形成部材９は、冷却板８と同じく、放熱性を有する材料によって構成される。流路形成部材９は、例えば、銅、アルミニウムや、銅やアルミニウムを主成分とする材料によって構成される。流路形成部材９と第２基板６とは、例えば、半田９０によって接着される。
　流路形成部材９は、少なくとも第１基板４と接する面に絶縁性の被膜が形成されていてもよい。流路形成部材９は、全面に絶縁性の被膜が形成されていてもよい。例えば、流路形成部材９が、アルミニウムを主成分とする材料で構成されている場合、絶縁性の被膜は、流路形成部材９のアルミニウムが表面処理されて形成される酸化アルミニウムの被膜であってもよい。また、絶縁性の被膜は、有機絶縁被膜であってもよい。この場合、流路形成部材９と第２基板６とは、例えば、被膜によって接着される。あるいは、流路形成部材９と第２基板６とは、接着剤や、焼結材や半田８０によって接着される。
　また、第１基板４と第２基板６とは、導電性板４１によって支持されると共に、電気的に接続される。導電性板４１は、バネ性を有するアーチ状の板体である。導電性板４１は、アーチの両端部において第２基板６に当接し、アーチの中央部において第１基板４に当接するように配置される。第２基板６は、バスバー６１によって負極端子３２（図２参照）に接続される。
　第１基板４および第２基板６は、対向配置された状態で冷却板８および流路形成部材９が外部に露出し、正極端子３１、負極端子３２、負荷端子７１、および制御端子７２が外部に突出するように封止樹脂によって樹脂封止される。
　かかる半導体モジュール１は、上下（Ｚ軸方向）に複数積層されることによって、別途、半導体モジュール１の外部に、冷媒を循環させる外部流路を取り付けなくても、冷却板８と、冷却板８上に積層される流路形成部材９とによって冷媒の流路を形成できる。
　例えば、図５に示すように、半導体モジュール１を鉛直方向に３段積層することにより、１段目と２段目の半導体モジュール１の間、および２段目と３段目の半導体モジュール１の間に、冷却板８と流路形成部材９とによって囲まれる冷媒の流路９４を形成できる。
　また、図５に示す１段目の半導体モジュール１の流路形成部材９の下部開放部分が別の冷却板８によって閉塞され、３段目の半導体モジュール１の冷却板８上に、別の流路形成部材が載置されることによって、最上層および最下層にも冷媒の流路９４が形成される。なお、１段目の半導体モジュール１の流路形成部材９の下部開放部分は、半導体装置１０を樹脂封止するモールド樹脂によって閉塞されてもよい。
　流路９４を形成する各冷却板８と、各流路形成部材９とは、例えば、半田によって接着される。各冷却板８と、各流路形成部材９とは、溶接、接着剤、または、磁石によって接合されてもよい。
　また、流路形成部材９における下部開放部分の幅は、冷却板８の幅よりも小さい。このため、冷却板８の端部と、流路形成部材９におけるリブ部９３の先端部とが上下に重なり合う部分が形成される。これにより、冷却板８と流路形成部材９とは強固に接着される。
　また、冷却板の幅（Ｙ軸方向の幅）と、流路形成部材９における一対のリブ部９３の先端の間隔（Ｙ軸方向の間隔）が同一であれば、冷却板８が流路形成部材９における一対のリブ部９３の先端の間に差し込まれることによって、流路９４が形成される。
　なお、冷却板の幅（Ｙ軸方向の幅）と、流路形成部材９における一対の側面部材９２の間隔（Ｙ軸方向の幅）とが同一であれば、リブ部９３は設けられなくてもよい。この場合、冷却板８が流路形成部材９における一対の側面部材９２の先端部間に差し込まれることによって、流路９４が形成される。冷却板８が流路形成部材９に差し込まれることによって流路９４が形成される場合、流路形成部材９と冷却板８との接合部には、ガスケット、または、パッキンが設けられる。
　流路９４は、既知の冷却装置に接続される。例えば、流路９４は、内部の冷媒を循環させるポンプ、および、循環するポンプを冷却するラジエタなどに接続される。これにより、半導体モジュール１は、内部で発生する熱が流路９４内の冷媒に吸収され、外部の冷却装置によって放熱されることにより、効率的に冷却される。
　しかも、半導体モジュール１は、冷却板８および流路形成部材９自体が放熱性を有するため、内部で発生する熱を上下両面に設けられる冷却板８および流路形成部材９から外部へ放出することによって、例えば、トランジスタ５１，５２を冷却することもできる。
　また、半導体モジュール１は、ＸＹ平面と平行な平面上に複数配置される場合、流路９４の方向がＸ軸と平行になるようにＸ軸に沿って一列に配置される。この場合、隣接する半導体モジュール１の冷却板８の端部同士、および、流路形成部材９の端部同士が接合されて流路９４が連結される。図５に示す積層された複数の半導体モジュール１がＸＹ平面と平行な平面上に複数配置される場合も同様に、同一段の流路９４同士が連結される。
　なお、図２～図５に示す半導体モジュール１は、一例であり種々の変形が可能である。以下、図６および図７を参照して、実施形態の変形例に係る半導体モジュール１Ａについて説明する。
　図６に示すように、半導体モジュール１Ａの冷却板８は、第１基板４に面する一方の主面とは反対側の他方の主面に、他方の主面から突出する複数の突出部８１を備える。また、図７に示すように、半導体モジュール１Ａの流路形成部材９は、底面部材９１における第２基板６に面する一方の主面とは反対側の他方の主面に、他方の主面から突出する複数の突出部９７を備える。
　これにより、半導体モジュール１Ａは、積層されることによって冷却板８と流路形成部材９とによって形成される流路９４内において、流れる冷媒に乱流を発生させることにより、第１基板４および第２基板６から冷媒へ効率的に熱を吸収させることができる。
　また、図７に示すように、半導体モジュール１Ａの流路形成部材９は、放熱フィン９５，９６を備える。具体的には、流路形成部材９における一方の側面部材９２は、他方の側面部材９２に面する側とは反対側の面に放熱フィン９５を備える。これにより、半導体モジュール１Ａは、流路形成部材９における外気との接触面積が増大するので、放熱フィン９５からも外部へ効率的に熱を放出することができる。
　また、流路形成部材９における一方の側面部材９２は、他方の側面部材９２に面する側の面に放熱フィン９６を備える。これにより、半導体モジュール１Ａは、流路形成部材９における冷媒との接触面積が増大するので、放熱フィン９６からも冷媒へ効率的に熱を吸収させることができる。
　また、他の変形例として、半導体モジュール１，１Ａは、側面部材９２に穴が設けられ、冷媒の流路９４が分岐するように構成されてもよい。また、半導体モジュール１，１Ａは、多段に積層される場合、例えば、各段毎に、流路９４の方向が交差するように、同一平面内において、冷却板８および流路形成部材の向きを９０°回転させた状態で配置されてもよい。
　なお、本技術は以下のような構成をとることが可能である。
（１）
　半導体装置と、
　前記半導体装置の一方の主面に設けられる冷却板と、
　前記半導体装置の前記一方の主面と対向する他方の主面に設けられ、前記他方の主面に当接する底面部材および前記底面部材の両端から直立する側面部材を含み、冷媒の流路となる流路形成部材とを備える、
　半導体モジュール。
（２）
　前記流路形成部材は、
　他の前記半導体装置に設けられる前記冷却板が積層されることによって前記流路を形成する、
　前記（１）に記載の半導体モジュール。
（３）
　前記流路形成部材は、
　前記底面部材の両端から直立する側面部材の先端部から前記底面部材の主面と対向するように延伸するリブ部を含む、
　前記（１）または（２）に記載の半導体モジュール。
（４）
　一方の側面部材は、
　他方の側面部材に面する側の面とは反対側の面に放熱フィンを備える、
　前記（１）～（３）のいずれか一つに記載の半導体モジュール。
（５）
　一方の側面部材は、
　他方の側面部材に面する側の面に放熱フィンを備える、
　前記（１）～（４）のいずれか一つに記載の半導体モジュール。
（６）
　前記底面部材は、
　前記半導体装置に面する側の面とは反対側の面から突出する突出部を備える、
　前記（１）～（５）のいずれか一つに記載の半導体モジュール。
（７）
　冷却板は、
　前記半導体装置に面する側の面とは反対側の面から突出する突出部を備える、
　前記（１）～（６）のいずれか一つに記載の半導体モジュール。
（８）
　前記半導体装置は、
　一方の主面に第１の半導体素子が設けられ、他方の主面に前記冷却板が設けられる第１基板と、
　前記第１基板に対して対向するように配置され、前記第１基板の前記一方の主面に面する一方の主面に第２の半導体素子が設けられ、他方の主面に前記流路形成部材が設けられる第２基板とを備える、
　前記（１）～（７）のいずれか一つに記載の半導体モジュール。
　１　半導体モジュール
　３　電源端子
　３１　正極端子
　３２　負極端子
　４　第１基板
　４１　導電性板
　５１，５２　トランジスタ
　５３，５４　ダイオード
　６　第２基板
　６１　バスバー
　７　入出力端子
　７１　負荷端子
　７２　制御端子
　８　冷却板
　８１　突出部
　９　流路形成部材
　９１　底面部材
　９２　側面部材
　９３　リブ部
　９４　流路
　９５，９６　放熱フィン
　９７　突出部
　８０，９０　半田
　１０　半導体装置

Claims (8)

  1. 　半導体装置と、
    　前記半導体装置の一方の主面に設けられる冷却板と、
    　前記半導体装置の前記一方の主面と対向する他方の主面に設けられ、前記他方の主面に当接する底面部材および前記底面部材の両端から直立する側面部材を含み、冷媒の流路となる流路形成部材とを備える、
    　半導体モジュール。
  2. 　前記流路形成部材は、
    　他の前記半導体装置に設けられる前記冷却板が積層されることによって前記流路を形成する、
    　請求項１に記載の半導体モジュール。
  3. 　前記流路形成部材は、
    　前記底面部材の両端から直立する側面部材の先端部から前記底面部材の主面と対向するように延伸するリブ部を含む、
    　請求項１に記載の半導体モジュール。
  4. 　一方の側面部材は、
    　他方の側面部材に面する側の面とは反対側の面に放熱フィンを備える、
    　請求項１に記載の半導体モジュール。
  5. 　一方の側面部材は、
    　他方の側面部材に面する側の面に放熱フィンを備える、
    　請求項１に記載の半導体モジュール。
  6. 　前記底面部材は、
    　前記半導体装置に面する側の面とは反対側の面から突出する突出部を備える、
    　請求項１に記載の半導体モジュール。
  7. 　冷却板は、
    　前記半導体装置に面する側の面とは反対側の面から突出する突出部を備える、
    　請求項１に記載の半導体モジュール。
  8. 　前記半導体装置は、
    　一方の主面に第１の半導体素子が設けられ、他方の主面に前記冷却板が設けられる第１基板と、
    　前記第１基板に対して対向するように配置され、前記第１基板の前記一方の主面に面する一方の主面に第２の半導体素子が設けられ、他方の主面に前記流路形成部材が設けられる第２基板とを備える、
    　請求項１に記載の半導体モジュール。
PCT/JP2023/022702 2022-06-23 2023-06-20 半導体モジュール WO2023248999A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022101034 2022-06-23
JP2022-101034 2022-06-23

Publications (1)

Publication Number Publication Date
WO2023248999A1 true WO2023248999A1 (ja) 2023-12-28

Family

ID=89379990

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/022702 WO2023248999A1 (ja) 2022-06-23 2023-06-20 半導体モジュール

Country Status (1)

Country Link
WO (1) WO2023248999A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019003718A1 (ja) * 2017-06-30 2019-01-03 日立オートモティブシステムズ株式会社 パワー半導体装置及びそれを用いた電力変換装置
JP2019102646A (ja) * 2017-12-01 2019-06-24 トヨタ自動車株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019003718A1 (ja) * 2017-06-30 2019-01-03 日立オートモティブシステムズ株式会社 パワー半導体装置及びそれを用いた電力変換装置
JP2019102646A (ja) * 2017-12-01 2019-06-24 トヨタ自動車株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
US11270984B2 (en) Semiconductor module
JP5831626B2 (ja) 半導体装置及び半導体装置の製造方法
US7859103B2 (en) Semiconductor module and inverter device
US8363403B2 (en) Semiconductor device accommodating semiconductor module with heat radiation structure
US20200321319A1 (en) Power converter
US11538736B2 (en) Cooling apparatus, semiconductor module, and vehicle
JP7187992B2 (ja) 半導体モジュールおよび車両
US10468333B2 (en) Cooling apparatus, semiconductor module, and vehicle
US11101241B2 (en) Semiconductor device having terminals and semiconductor elements electrically connected to a respective side surface of the terminals
JP7139881B2 (ja) 半導体装置
JP2015099846A (ja) 半導体装置および半導体装置の製造方法
US20220278014A1 (en) Cooling apparatus and semiconductor module
JP3673776B2 (ja) 半導体モジュール及び電力変換装置
WO2023248999A1 (ja) 半導体モジュール
JP6891904B2 (ja) 半導体モジュール、電気自動車およびパワーコントロールユニット
JP4452605B2 (ja) 半導体装置
US11410959B2 (en) Semiconductor module
JP2014096412A (ja) 半導体モジュール
US10978381B2 (en) Semiconductor device
JP7367418B2 (ja) 半導体モジュールおよび車両
WO2023249000A1 (ja) 半導体モジュール
JP2015053775A (ja) 半導体電力変換装置
WO2023100980A1 (ja) 半導体モジュール、電力変換装置および電力変換装置の製造方法
JP7183373B1 (ja) 電力変換装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23827182

Country of ref document: EP

Kind code of ref document: A1