WO2023243501A1 - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
WO2023243501A1
WO2023243501A1 PCT/JP2023/021105 JP2023021105W WO2023243501A1 WO 2023243501 A1 WO2023243501 A1 WO 2023243501A1 JP 2023021105 W JP2023021105 W JP 2023021105W WO 2023243501 A1 WO2023243501 A1 WO 2023243501A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
width
plating layer
conductive pattern
electroless plating
Prior art date
Application number
PCT/JP2023/021105
Other languages
English (en)
French (fr)
Inventor
幸枝 津田
耕司 新田
孝彦 牧野
弘貴 野原
Original Assignee
住友電気工業株式会社
住友電工プリントサーキット株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社, 住友電工プリントサーキット株式会社 filed Critical 住友電気工業株式会社
Priority to CN202380013831.XA priority Critical patent/CN118044341A/zh
Publication of WO2023243501A1 publication Critical patent/WO2023243501A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material

Definitions

  • the present disclosure relates to a printed wiring board.
  • This application claims priority based on Japanese Patent Application No. 2022-095738, which is a Japanese patent application filed on June 14, 2022. All contents described in the Japanese patent application are incorporated herein by reference.
  • Patent Document 1 JP 2019-197851A (Patent Document 1) describes a printed wiring board.
  • the printed wiring board described in Patent Document 1 includes a base film having a main surface and a conductive pattern arranged on the main surface.
  • the conductive pattern has multiple wiring parts.
  • the plurality of wiring parts are lined up along a second direction orthogonal to the first direction in a cross-sectional view orthogonal to the first direction.
  • the plurality of wiring parts include a first wiring part and a second wiring part located at both ends in the second direction, and a plurality of third wiring parts located between the first wiring part and the second wiring part.
  • the conductive pattern includes a seed layer disposed on the main surface, an electroless plating layer disposed on the seed layer, and an electrolytic plating layer disposed on the electroless plating layer.
  • the printed wiring board of the present disclosure includes a base film having a main surface and a conductive pattern disposed on the main surface.
  • the normal to the main surface is along the first direction.
  • the conductive pattern has a plurality of wiring parts arranged at intervals along a second direction orthogonal to the first direction.
  • the plurality of wiring portions include a first wiring portion and a second wiring portion located at both ends in the second direction, and a plurality of third wiring portions located between the first wiring portion and the second wiring portion in the second direction. include.
  • the width of the first wiring part and the width of the second wiring part are 1.1 times or more and 4.0 times or less the average value of the widths of the plurality of third wiring parts.
  • FIG. 1 is a plan view of printed wiring board 100.
  • FIG. 2 is a bottom view of printed wiring board 100.
  • FIG. 3 is a cross-sectional view taken along III-III in FIG.
  • FIG. 4 is a process diagram showing a method of manufacturing printed wiring board 100.
  • FIG. 5 is a cross-sectional view illustrating the preparation step S1.
  • FIG. 6 is a cross-sectional view illustrating the electroless plating step S2.
  • FIG. 7 is a cross-sectional view illustrating the resist pattern forming step S3.
  • FIG. 8 is a cross-sectional view illustrating the electrolytic plating step S4.
  • the present disclosure provides a printed wiring board that can suppress peeling of a conductive pattern from a base film.
  • the printed wiring board according to the embodiment includes a base film having a main surface and a conductive pattern arranged on the main surface.
  • the normal to the main surface is along the first direction.
  • the conductive pattern has a plurality of wiring parts arranged at intervals along a second direction orthogonal to the first direction.
  • the plurality of wiring portions include a first wiring portion and a second wiring portion located at both ends in the second direction, and a plurality of third wiring portions located between the first wiring portion and the second wiring portion in the second direction. include.
  • the width of the first wiring part and the width of the second wiring part are 1.1 times or more and 4.0 times or less the average value of the widths of the plurality of third wiring parts.
  • the conductive pattern is arranged on the seed layer disposed on the main surface, the electroless plating layer disposed on the seed layer, and the electroless plating layer disposed on the seed layer. It may also have an electroplated layer.
  • the electroless plating layer and the electrolytic plating layer may be made of copper.
  • the width of the first wiring portion and the width of the second wiring portion may be 5 ⁇ m or more and 60 ⁇ m or less.
  • the thickness of the conductive pattern may be 5 ⁇ m or more and 150 ⁇ m or less.
  • the void density at the interface between the electroless plating layer and the electrolytic plating layer may be 5.5 ⁇ m 2 / ⁇ m or less.
  • the distance between two adjacent wiring parts in the second direction may be 20 ⁇ m or less.
  • the conductive pattern may be spirally wound to form a coil in plan view.
  • the first wiring portion may be located at the innermost periphery of the coil.
  • the second wiring portion may be located at the outermost periphery of the coil.
  • the printed wiring board according to the embodiment is referred to as a printed wiring board 100.
  • FIG. 1 is a plan view of printed wiring board 100.
  • FIG. 2 is a bottom view of printed wiring board 100.
  • FIG. 2 shows printed wiring board 100 viewed from the opposite side from FIG.
  • FIG. 3 is a cross-sectional view taken along III-III in FIG.
  • printed wiring board 100 includes a base film 10, a first conductive pattern 20, and a second conductive pattern 30.
  • the base film 10 has a first main surface 10a and a second main surface 10b.
  • the first main surface 10a and the second main surface 10b are end faces of the base film 10 in the thickness direction.
  • the second main surface 10b is the opposite surface to the first main surface 10a.
  • the normal direction of the first main surface 10a (the normal direction of the second main surface 10b) is defined as a first direction DR1.
  • the base film 10 is made of a flexible material that has electrical insulation properties.
  • the base film 10 is made of, for example, polyimide, liquid crystal polymer, fluororesin, or the like.
  • the first conductive pattern 20 is spirally wound in plan view. That is, the first conductive pattern 20 forms a coil.
  • the first conductive pattern 20 has a plurality of wiring parts 21.
  • the plurality of wiring parts 21 are lined up at intervals along the second direction DR2.
  • the second direction DR2 is orthogonal to the first direction DR1. Note that in a portion where the first conductive pattern 20 extends linearly, the second direction DR2 is a direction perpendicular to the extending direction of the portion. In a portion where the first conductive pattern 20 extends in a curved shape, the second direction DR2 is a direction perpendicular to the tangential direction of the portion.
  • the first conductive pattern 20 has a land 20a at one end and a land 20b at the other end.
  • the lands 20a and 20b are located at the outermost and innermost peripheries of the first conductive pattern 20, respectively, which are spirally wound.
  • the plurality of wiring parts 21 include a first wiring part 21a, a second wiring part 21b, and a plurality of third wiring parts 21c.
  • the first wiring section 21a and the second wiring section 21b are located at both ends in the second direction DR2, respectively.
  • the first wiring part 21a and the second wiring part 21b are the innermost and outermost parts of the first conductive pattern 20, which are spirally wound, respectively.
  • the third wiring section 21c is located between the first wiring section 21a and the second wiring section 21b in the second direction DR2.
  • the "plurality of third wiring parts 21c" includes cases where the number of third wiring parts 21c is two or more, and cases where the number of third wiring parts 21c is three or more.
  • the width of the first wiring portion 21a in the second direction DR2 and the width of the second wiring portion 21b in the second direction DR2 are defined as a width W1 and a width W2, respectively.
  • the width W1 is measured at the position where the width of the first wiring part 21a in the second direction DR2 is the maximum in the thickness direction
  • the width W2 is measured at the position where the width of the second wiring part 21b in the second direction DR2 is the maximum in the thickness direction. Measured at a certain position.
  • the width W1 and the width W2 are measured on a cross-sectional image obtained by acquiring a cross-sectional image along the second direction DR2.
  • the width of the third wiring portion 21c in the second direction DR2 is defined as a width W3.
  • the width W3 is measured at a position where the width of the third wiring portion 21c in the second direction DR2 is maximum in the thickness direction.
  • the width W3 is measured by acquiring a cross-sectional image along the second direction DR2 and measuring the cross-sectional image.
  • the width W1 and the width W2 are 1.1 times or more and 4.0 times or less of the average value of the width W3 of the plurality of third wiring portions 21c.
  • the width W1 and the width W2 may be 1.5 times or more the average value of the width W3 of the plurality of third wiring portions 21c.
  • the width W1 and the width W2 may be, for example, 5 ⁇ m or more and 60 ⁇ m or less.
  • the distance between two adjacent wiring sections 21 in the second direction DR2 is defined as a distance DIS1.
  • the distance DIS1 is measured at a position where the distance in the second direction DR2 between two adjacent wiring sections 21 is the minimum in the thickness direction.
  • the distance DIS1 may be 5 ⁇ m or less and 20 ⁇ m or less.
  • the thickness of the first conductive pattern 20 is defined as thickness T1.
  • Thickness T1 is measured at a position where the thickness of first conductive pattern 20 has a maximum value in the width direction.
  • the thickness T1 is measured by acquiring a cross-sectional image along the second direction DR2 and measuring the cross-sectional image.
  • the thickness T1 is, for example, 5 ⁇ m or more and 150 ⁇ m or less.
  • the thickness T1 may be 30 ⁇ m or more and 100 ⁇ m or less. In particular, if the thickness T1 is large, the first conductive pattern 20 is likely to peel off, so the thickness T1 may be 40 ⁇ m or more.
  • Thickness T1 may be 60 ⁇ m or more.
  • the second conductive pattern 30 is spirally wound in plan view. That is, the second conductive pattern 30 forms a coil.
  • the second conductive pattern 30 has a plurality of wiring parts 31.
  • the plurality of wiring parts 31 are lined up at intervals along the second direction DR2. Note that in a portion where the second conductive pattern 30 extends linearly, the second direction DR2 is a direction perpendicular to the extending direction of the portion. In a portion where the second conductive pattern 30 extends in a curved shape, the second direction DR2 is a direction perpendicular to the tangential direction of the portion.
  • the second conductive pattern 30 has a land 30a at one end and a land 30b at the other end.
  • the lands 30a and 30b are located at the innermost and outermost peripheries of the second conductive pattern 30, respectively, which are spirally wound. Note that the land 30a overlaps the land 20b in plan view.
  • the plurality of wiring parts 31 include a first wiring part 31a, a second wiring part 31b, and a plurality of third wiring parts 31c.
  • the first wiring section 31a and the second wiring section 31b are located at both ends in the second direction DR2, respectively.
  • the first wiring part 31a and the second wiring part 31b are the innermost and outermost parts of the second conductive pattern 30, respectively, which are spirally wound.
  • the third wiring section 31c is located between the first wiring section 31a and the second wiring section 31b in the second direction DR2.
  • the "plurality of third wiring parts 31c" includes cases where the number of third wiring parts 31c is two or more, and cases where the number of third wiring parts 31c is three or more.
  • the width of the first wiring portion 31a in the second direction DR2 and the width of the second wiring portion 31b in the second direction DR2 are defined as a width W4 and a width W5, respectively.
  • the width W4 is measured at the position where the width of the first wiring part 31a in the second direction DR2 is the maximum in the thickness direction
  • the width W5 is measured at the position where the width of the second wiring part 31b in the second direction DR2 is the maximum in the thickness direction. Measured at a certain position.
  • the width W4 and the width W5 are measured by acquiring a cross-sectional image along the second direction DR2 and measuring the cross-sectional image.
  • the width of the third wiring portion 31c in the second direction DR2 is defined as a width W6.
  • the width W6 is measured at a position where the width of the third wiring portion 31c in the second direction DR2 is maximum in the thickness direction.
  • the width W6 is measured by acquiring a cross-sectional image along the second direction DR2 and measuring the cross-sectional image.
  • the width W4 and the width W5 are 1.1 times or more and 4.0 times or less of the average value of the width W6 of the plurality of third wiring portions 31c.
  • the width W4 and the width W5 may be 1.5 times or more the average value of the width W6 of the plurality of third wiring portions 31c.
  • the width W4 and the width W5 may be, for example, 5 ⁇ m or more and 60 ⁇ m or less.
  • the distance between two adjacent wiring sections 31 in the second direction DR2 is defined as a distance DIS2.
  • the distance DIS2 is measured at a position where the distance in the second direction DR2 between two adjacent wiring sections 31 is the minimum in the thickness direction.
  • the distance DIS2 may be 5 ⁇ m or more and 20 ⁇ m or less.
  • the thickness of the second conductive pattern 30 is defined as thickness T2.
  • the thickness T2 is measured at a position where the thickness of the second conductive pattern 30 has a maximum value in the width direction.
  • the thickness T2 is measured by acquiring a cross-sectional image along the second direction DR2 and measuring the cross-sectional image.
  • the thickness T2 is, for example, 5 ⁇ m or more and 150 ⁇ m or less.
  • the thickness T2 may be 30 ⁇ m or more and 100 ⁇ m or less. In particular, if the thickness T2 is large, the second conductive pattern 30 is likely to peel off, so the thickness T2 may be 40 ⁇ m or more.
  • the thickness T2 may be 60 ⁇ m or more.
  • Each of the first conductive pattern 20 and the second conductive pattern 30 has a seed layer 41 , an electroless plating layer 42 , and an electrolytic plating layer 43 .
  • the seed layer 41 is arranged on the main surfaces (first main surface 10a, second main surface 10b) of the base film 10.
  • the seed layer 41 is, for example, a sputter layer (a layer formed by sputtering).
  • the seed layer 41 includes, for example, a first layer 41a and a second layer 41b.
  • the first layer 41a is arranged on the main surfaces (first main surface 10a, second main surface 10b) of the base film 10.
  • the second layer 41b is arranged on the first layer 41a.
  • the first layer 41a may be a sputtered layer containing a nickel-chromium alloy.
  • the second layer 41b may be a sputtered layer containing copper.
  • the electroless plating layer 42 is a layer formed by electroless plating. Electroless plating layer 42 is arranged on seed layer 41 .
  • the electroless plating layer 42 is made of copper, for example.
  • a through hole 10c is formed in the base film 10.
  • the through hole 10c penetrates the base film 10 in the thickness direction.
  • the through hole 10c overlaps the land 20b and the land 30a in plan view.
  • the electroless plating layer 42 is also formed on the inner wall surface of the through hole 10c.
  • the electroplated layer 43 is a layer formed by electrolytic plating. Electrolytic plating layer 43 is arranged on electroless plating layer 42 .
  • the electrolytic plating layer 43 is made of copper, for example.
  • the electrolytic plating layer 43 is also embedded in the through hole 10c.
  • the first conductive pattern 20 and the second conductive pattern 30 are electrically connected to each other by the electroplated layer 43 embedded in the through hole 10c. Thereby, when a voltage is applied between the land 20a and the land 30b, a current flows spirally through the first conductive pattern 20 and the second conductive pattern 30, and this current generates a magnetic field.
  • the void density at the interface between the electroless plating layer 42 and the electrolytic plating layer 43 is, for example, 5.5 ⁇ m 2 / ⁇ m or less.
  • the void density at the interface between the electroless plating layer 42 and the electrolytic plating layer 43 may be 0.01 ⁇ m 2 / ⁇ m or more.
  • the void density at the interface between the electroless plating layer 42 and the electrolytic plating layer 43 may be more than 0.01 ⁇ m 2 / ⁇ m.
  • the void density at the interface between the electroless plating layer 42 and the electrolytic plating layer 43 may be 0.05 ⁇ m 2 / ⁇ m or more.
  • the void density at the interface between the electroless plating layer 42 and the electrolytic plating layer 43 is the void density existing at the interface between the electroless plating layer 42 and the electrolytic plating layer 43 within a predetermined observation length in a cross-sectional view. This is the value obtained by dividing the total area by the observation length. More specifically, the void density at the interface between the electroless plating layer 42 and the electrolytic plating layer 43 is measured by the following method.
  • an SEM (Scanning Electron Microscope) image of the interface between the electroless plating layer 42 and the electrolytic plating layer 43 is taken in a cross section parallel to the first direction DR1. Note that the magnification of this SEM image is 10,000 times or more and 50,000 times or less.
  • image processing is performed by using software such as GNU Image Manipulation Program to binarize the voids so that they become black.
  • the electroless plating by calculating the total area of a plurality of voids existing at the interface between the electroless plating layer 42 and the electrolytic plating layer 43 of a predetermined length by the predetermined length, the electroless plating The void density at the interface between layer 42 and electroplated layer 43 is obtained.
  • the width of the electrolytic plating layer 43 at the interface with the electroless plating layer 42 is defined as the grounding width.
  • the grounding width in the first wiring part 21a, the grounding width in the second wiring part 21b, and the grounding width in the third wiring part 21c are a grounding width W11, a grounding width W21, and a grounding width W31, respectively.
  • the grounding width in the first wiring part 31a, the grounding width in the second wiring part 31b, and the grounding width in the third wiring part 31c are a grounding width W41, a grounding width W51, and a grounding width W61, respectively.
  • FIG. 4 is a process diagram showing a method for manufacturing printed wiring board 100.
  • the method for manufacturing printed wiring board 100 includes a preparation step S1, an electroless plating step S2, a resist pattern forming step S3, an electrolytic plating step S4, and an etching step S5. are doing.
  • FIG. 5 is a cross-sectional view illustrating the preparation step S1.
  • the base film 10 is prepared.
  • a seed layer 41 is formed on the main surfaces (first main surface 10a, second main surface 10b) of the base film 10 prepared in the preparation step S1.
  • FIG. 6 is a cross-sectional view illustrating the electroless plating step S2. As shown in FIG. 6, in the electroless plating step S2, an electroless plating layer 42 is formed on the seed layer 41 by performing electroless plating. Although not shown, the electroless plating layer 42 is also formed on the through hole 10c by this electroless plating.
  • FIG. 7 is a cross-sectional view illustrating the resist pattern forming step S3.
  • a resist pattern 50 is formed in the resist pattern forming step S3.
  • the resist pattern 50 has a plurality of openings 51.
  • the opening 51 penetrates the resist pattern 50 in the thickness direction.
  • the electroless plating layer 42 is partially exposed through the opening 51 .
  • the opening 51 is formed at a position where the electrolytic plating layer 43 will be formed. Note that when attempting to increase the thickness T1 and the thickness T2, the resist pattern 50 is formed thicker accordingly.
  • a dry film resist is applied onto the electroless plating layer 42.
  • the dry film pasted on the electroless plating layer 42 is exposed and developed.
  • the dry film resist is partially removed and a resist pattern 50 having openings 51 is formed.
  • the surface of the electroless plating layer 42 exposed through the opening 51 is cleaned using, for example, plasma.
  • FIG. 8 is a cross-sectional view illustrating the electrolytic plating step S4.
  • electrolytic plating is performed by applying electricity to the seed layer 41 and the electroless plating layer 42, so that electrolytic plating is formed on the electroless plating layer 42 exposed from the opening 51.
  • An electroplated layer 43 is formed.
  • the electrolytic plating layer 43 is also embedded in the through hole 10c. Note that the resist pattern 50 is removed after the electrolytic plating layer 43 is formed.
  • the electroless plating layer 42 and the seed layer 41 exposed between adjacent portions of the electrolytic plating layer 43 are removed by etching.
  • printed wiring board 100 having the structure shown in FIGS. 1 to 3 is manufactured.
  • a resin coating step S6 is performed on the printed wiring board 100.
  • the first main surface 10a is coated with resin so as to cover the first conductive pattern 20, and the second main surface 10b is coated with resin so as to cover the second conductive pattern 30.
  • an electrolytic plating process different from the electrolytic plating process S4 may be performed after the etching process S5 and before the resin coating process S6. Thereby, the seed layer 41, the electroless plating layer 42, and the electrolytic plating layer 43 are covered with an electrolytic plating layer different from the electrolytic plating layer 43.
  • the third wiring portion 21c (third wiring portion 31c) is etched around the first wiring portion 21a and the second wiring portion 21b (the first wiring portion 31a and the second wiring portion 31b).
  • the etching solution flows more easily than around the area, and etching progresses more easily.
  • the first conductive pattern 20 (second conductive pattern 30) is designed so that the width W1 and the width W2 (width W4 and the width W5) are the same as the width W3 (width W6), the width W1 and the width W2 (width W4 and width W5) are smaller than width W3 (width W6), and the first conductive pattern 20 (second conductive pattern 30) is connected to the first wiring part 21a and the second wiring part 21b (first wiring part 31a and The second wiring portion 31b) is likely to be peeled off from the base film 10. This becomes more obvious as the width of the first conductive pattern 20 (second conductive pattern 30) becomes smaller.
  • width W1 and width W2 are 1.1 times or more and 4.0 times or less of the average value of width W3 (width W6).
  • the average value of W51 divided by the ground contact width W61) is often 1.0 or more.
  • the printed wiring board 100 has the grounding width W11 and the grounding width W21 (the grounding width W41 and the grounding width W51), a part of the first conductive pattern 20 (second conductive pattern 30) is suppressed from peeling off from the base film 10 in the first wiring part 21a and the second wiring part 21b (the first wiring part 31a and the second wiring part 31b).
  • the thickness of the resist pattern 50 In order to increase the thickness T1 (thickness T2) (more specifically, to increase it to 40 ⁇ m or more), it is necessary to increase the thickness of the resist pattern 50. As the thickness of the resist pattern 50 increases, the depth of the opening 51 increases, which makes it difficult for plasma to reach the surface of the electroless plating layer 42 during cleaning. Residues tend to remain. As a result, voids are likely to occur at the interface between the electroless plating layer 42 and the electrolytic plating layer 43.
  • the voids present at the interface between the electroless plating layer 42 and the electrolytic plating layer 43 become a factor that reduces the adhesion between the electroless plating layer 42 and the electrolytic plating layer 43. Further, if voids exist at the interface between the electroless plating layer 42 and the electrolytic plating layer 43, side etching along the interface between the electroless plating layer 42 and the electrolytic plating layer 43 tends to proceed in the etching step S5. To put this into perspective, if a void exists at the interface between the electroless plating layer 42 and the electrolytic plating layer 43, a notch is formed at the interface between the electroless plating layer 42 and the electrolytic plating layer 43 in the etching step S5. is more likely to form. This notch can become a starting point for peeling of the first conductive pattern 20 (second conductive pattern 30).
  • distance DIS1 distance DIS2
  • distance DIS2 distance DIS2
  • the width W1 and the width W2 are each 1.1 times or more and 4.0 times or less of the average value of the width W3 (width W6), and the first wiring portion 21a
  • the width W1 and the width W2 are each 1.1 times or more and 4.0 times or less of the average value of the width W3 (width W6), and the first wiring portion 21a
  • Samples 1 to 7 were prepared in order to evaluate the influence of the ratio of the width W1 and the width W2 to the average value of the width W3 on the peeling of the first conductive pattern 20. Ten samples each of samples 1 to 7 were prepared. Details of samples 1 to 7 are shown in Table 1. In samples 1 to 7, the average values of width W1, width W2, and width W3, thickness T1, and void density at the interface between electroless plating layer 42 and electrolytic plating layer 43 were changed.
  • the peeling incidence rate in Table 1 was evaluated in three stages: "A”, "B", and “C". Note that “A” in Table 1 indicates that no peeling occurred in the first conductive pattern 20 (peeling occurrence rate 0%). “B” and “C” in Table 1 indicate that peeling occurred in at least a portion of the first conductive pattern 20. More specifically, “B” and “C” in Table 1 respectively indicate that the peeling occurrence rate is more than 0% and 20% or less, and that the peeling occurrence rate is more than 20% and 100% or less. ing. The presence or absence of peeling of the first conductive pattern 20 was observed visually or using a microscope.
  • samples 1 to 7 the value obtained by dividing the width W1 by the average value of the width W3 and the value obtained by dividing the width W2 by the average value of the width W3 were changed.
  • the value obtained by dividing the width W1 by the average value of the width W3 and the value obtained by dividing the width W2 by the average value of the width W3 are less than 1.1
  • the value obtained by dividing the width W1 by the average value of the width W3 is less than 1.1.
  • the value divided by the average value and the value obtained by dividing the width W2 by the average value of the width W3 were within the range of 1.1 or more and 4.0 or less.
  • sample 1 the value obtained by dividing the contact width W11 by the average value of the contact width W31 and the value obtained by dividing the contact width W21 by the average value of the contact width W31 were less than 1.0. On the other hand, in samples 2 to 7, the value obtained by dividing the contact width W11 by the average value of the contact width W31 and the value obtained by dividing the contact width W21 by the average value of the contact width W31 were 1.0 or more. Further, in Sample 1, the peeling rate of the first conductive pattern 20 was evaluated as C. On the other hand, in Samples 2 to 7, the evaluation of the peeling rate of the first conductive pattern 20 was B or higher.
  • the ground contact width W11 and the ground contact width W21 can be made to be approximately the same or more than the ground contact width W31. It has become clear that peeling of a part of the first conductive pattern 20 in the first wiring part 21a and the second wiring part 21b can be suppressed.
  • the void density at the interface between the electroless plating layer 42 and the electrolytic plating layer 43 was 5.5 ⁇ m 2 / ⁇ m or less.
  • the void density at the interface between the electroless plating layer 42 and the electrolytic plating layer 43 was more than 5.5 ⁇ m 2 / ⁇ m.
  • the peeling rate of the first conductive pattern 20 was evaluated as A.
  • the peeling rate of the first conductive pattern 20 was evaluated as B.
  • the first conductive pattern 20 in the first wiring portion 21a and the second wiring portion 21b is It has become clear that some peeling can be further suppressed.
  • the first conductive pattern 20 and the second conductive pattern 30 are formed by a semi-additive method (that is, the first conductive pattern 20 and the second conductive pattern 30 are formed by electrolytically forming the seed layer 41 and the electroless plating layer 42), although the first conductive pattern 20 and the second conductive pattern 30 may be formed by a subtractive method.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

プリント配線板は、主面を有するベースフィルムと、主面上に配置されている導電パターンとを備えている。主面の法線は、第１方向に沿っている。導電パターンは、第１方向に直交する第２方向に沿って間隔を空けて並んでいる複数の配線部を有する。複数の配線部は、第２方向における両端にある第１配線部及び第２配線部と、第２方向において第１配線部と第２配線部との間にある複数の第３配線部とを含む。第２方向において、第１配線部の幅及び第２配線部の幅は、複数の第３配線部の幅の平均値の１．１倍以上４．０倍以下である。

Description

プリント配線板
　本開示は、プリント配線板に関する。本出願は、２０２２年６月１４日に出願した日本特許出願である特願２０２２－０９５７３８号に基づく優先権を主張する。当該日本特許出願に記載された全ての記載内容は、参照によって本明細書に援用される。
　例えば特開２０１９－１９７８５１号公報（特許文献１）には、プリント配線板が記載されている。特許文献１に記載のプリント配線板は、主面を有するベースフィルムと、主面上に配置されている導電パターンとを有している。
　導電パターンは、複数の配線部を有している。複数の配線部は、第１方向に直交する断面視において、第１方向に直交する第２方向に沿って並んでいる。複数の配線部は、第２方向において両端にある第１配線部及び第２配線部と、第１配線部と第２配線部との間にある複数の第３配線部とが含まれている。導電パターンは、主面上に配置されているシード層と、シード層上に配置されている無電解めっき層と、無電解めっき層上に配置されている電解めっき層とを有している。
　特許文献１に記載のプリント配線板の製造方法では、第１に、シード層上に無電解めっきが行われることにより、無電解めっき層が形成される。第２に、無電解めっき層上にレジストパターンが形成される。レジストパターンは、レジストパターンを厚さ方向に貫通している開口部が形成されている。第３に、電解めっきが行われることにより、レジストパターンの開口部から露出している無電解めっき層上に電解めっき層が形成される。第４に、間隔を空けて隣り合っている電解めっき層の部分の間から露出している無電解めっき層及びシード層が、エッチングにより除去される。
特開２０１９－１９７８５１号公報
　本開示のプリント配線板は、主面を有するベースフィルムと、主面上に配置されている導電パターンとを備える。主面の法線は、第１方向に沿っている。導電パターンは、第１方向に直交する第２方向に沿って間隔を空けて並んでいる複数の配線部を有する。複数の配線部は、第２方向における両端にある第１配線部及び第２配線部と、第２方向において第１配線部と第２配線部との間にある複数の第３配線部とを含む。第２方向において、第１配線部の幅及び第２配線部の幅は、複数の第３配線部の幅の平均値の１．１倍以上４．０倍以下である。
図１は、プリント配線板１００の平面図である。 図２は、プリント配線板１００の底面図である。 図３は、図１のＩＩＩ－ＩＩＩにおける断面図である。 図４は、プリント配線板１００の製造方法を示す工程図である。 図５は、準備工程Ｓ１を説明する断面図である。 図６は、無電解めっき工程Ｓ２を説明する断面図である。 図７は、レジストパターン形成工程Ｓ３を説明する断面図である。 図８は、電解めっき工程Ｓ４を説明する断面図である。
　［本開示が解決しようとする課題］
　特許文献１に記載のプリント配線板の製造方法では、無電解めっき層及びシード層を除去するためのエッチングが行われる際に、第１配線部及び第２配線部がベースフィルムから剥離してしまうおそれがある。
　本開示は、導電パターンのベースフィルムからの剥離を抑制可能なプリント配線板を提供するものである。
　［本開示の効果］
　本開示のプリント配線板によると、導電パターンのベースフィルムからの剥離を抑制可能である。
　［本開示の実施形態の説明］
　まず、本開示の実施形態を列記して説明する。
　（１）実施形態に係るプリント配線板は、主面を有するベースフィルムと、主面上に配置されている導電パターンとを備えている。主面の法線は、第１方向に沿っている。導電パターンは、第１方向に直交する第２方向に沿って間隔を空けて並んでいる複数の配線部を有する。複数の配線部は、第２方向における両端にある第１配線部及び第２配線部と、第２方向において第１配線部と第２配線部との間にある複数の第３配線部とを含む。第２方向において、第１配線部の幅及び第２配線部の幅は、複数の第３配線部の幅の平均値の１．１倍以上４．０倍以下である。
　上記（１）のプリント配線板によると、導電パターンのベースフィルムからの剥離を抑制可能である。
　（２）上記（１）のプリント配線板では、導電パターンが、主面上に配置されているシード層と、シード層上に配置されている無電解めっき層と、無電解めっき層上に配置されている電解めっき層とを有していてもよい。無電解めっき層及び電解めっき層は、銅により形成されていてもよい。
　上記（２）のプリント配線板によると、導電パターンのベースフィルムからの剥離を抑制可能である。
　（３）上記（２）のプリント配線板では、第１配線部の幅及び第２配線部の幅は、５μｍ以上６０μｍ以下であってもよい。
　上記（３）のプリント配線板によると、導電パターンの幅が小さく、導電パターンがベースフィルムから剥離しやすい場合であっても、導電パターンのベースフィルムからの剥離を抑制可能である。
　（４）上記（２）又は（３）のプリント配線板では、導電パターンの厚さが、５μｍ以上１５０μｍ以下であってもよい。
　上記（４）のプリント配線板では、導電パターンが厚く形成される場合でも、導電パターンのベースフィルムからの剥離を抑制可能である。
　（５）上記（２）から（４）のプリント配線板では、無電解めっき層と電解めっき層との界面におけるボイド密度が５．５μｍ２／μｍ以下であってもよい。
　上記（５）のプリント配線板では、無電解めっき層と電解めっき層との界面にボイドが多く発生する場合でも、導電パターンのベースフィルムからの剥離を抑制可能である。
　（６）上記（２）から（５）のプリント配線板では、複数の配線部のうちの第２方向において隣り合っている２つの間の距離が２０μｍ以下であってもよい。
　上記（６）のプリント配線板では、無電解めっき層と電解めっき層との界面にサイドエッチングが発生しやすい場合でも、導電パターンのベースフィルムからの剥離を抑制可能である。
　（７）上記（１）から（５）のプリント配線板では、導電パターンが、平面視において渦巻状に巻回されてコイルをなしていてもよい。第１配線部は、コイルの最内周にあってもよい。第２配線部は、コイルの最外周にあってもよい。
　［本開示の実施形態の詳細］
　本開示の実施形態の詳細を、図面を参照しながら説明する。以下の図面では、同一又は相当する部分に同一の参照符号を付し、重複する説明は繰り返さないものとする。実施形態に係るプリント配線板を、プリント配線板１００とする。
　（プリント配線板１００の構成）
　以下に、プリント配線板１００の構成を説明する。
　図１は、プリント配線板１００の平面図である。図２は、プリント配線板１００の底面図である。図２には、図１とは反対側から見たプリント配線板１００が示されている。図３は、図１のＩＩＩ－ＩＩＩにおける断面図である。図１から図３に示されるように、プリント配線板１００は、ベースフィルム１０と、第１導電パターン２０と、第２導電パターン３０とを有している。
　ベースフィルム１０は、第１主面１０ａと、第２主面１０ｂとを有している。第１主面１０ａ及び第２主面１０ｂは、ベースフィルム１０の厚さ方向における端面である。第２主面１０ｂは、第１主面１０ａの反対面である。第１主面１０ａの法線方向（第２主面１０ｂの法線方向）を、第１方向ＤＲ１とする。ベースフィルム１０は、電気絶縁性を有する可撓性の材料により形成されている。ベースフィルム１０は、例えば、ポリイミド、液晶ポリマー、フッ素樹脂等により形成されている。
　第１導電パターン２０は、平面視において、渦巻状に巻回されている。すなわち、第１導電パターン２０は、コイルをなしている。第１導電パターン２０は、複数の配線部２１を有している。複数の配線部２１は、第２方向ＤＲ２に沿って間隔を空けて並んでいる。第２方向ＤＲ２は、第１方向ＤＲ１に直交している。なお、第１導電パターン２０が直線状に延びている部分においては、第２方向ＤＲ２は当該部分の延在方向に直交する方向である。第１導電パターン２０が曲線状に延びている部分においては、第２方向ＤＲ２は、当該部分の接線方向に直交する方向である。
　第１導電パターン２０は、一方端においてランド２０ａを有しており、他方端においてランド２０ｂを有している。ランド２０ａ及びランド２０ｂは、それぞれ、渦巻状に巻回されている第１導電パターン２０の最外周及び最内周にある。
　複数の配線部２１は、第１配線部２１ａと、第２配線部２１ｂと、複数の第３配線部２１ｃとを含んでいる。第１配線部２１ａ及び第２配線部２１ｂは、それぞれ、第２方向ＤＲ２における両端にある。このことを別の観点から言えば、第１配線部２１ａ及び第２配線部２１ｂは、それぞれ渦巻状に巻回されている第１導電パターン２０の最内周及び最外周にある部分である。第３配線部２１ｃは、第２方向ＤＲ２において、第１配線部２１ａと第２配線部２１ｂとの間にある。「複数の第３配線部２１ｃ」には、第３配線部２１ｃの数が２以上である場合、第３配線部２１ｃの数が３以上である場合が含まれている。
　第１配線部２１ａの第２方向ＤＲ２における幅及び第２配線部２１ｂの第２方向ＤＲ２における幅を、それぞれ幅Ｗ１及び幅Ｗ２とする。幅Ｗ１は第１配線部２１ａの第２方向ＤＲ２における幅が厚さ方向において最大となる位置において測定され、幅Ｗ２は第２配線部２１ｂの第２方向ＤＲ２における幅が厚さ方向において最大となる位置において測定される。幅Ｗ１及び幅Ｗ２は、第２方向ＤＲ２に沿った断面画像を取得し、当該断面画像上において測定される。
　第３配線部２１ｃの第２方向ＤＲ２における幅を幅Ｗ３とする。幅Ｗ３は、第３配線部２１ｃの第２方向ＤＲ２における幅が厚さ方向において最大となる位置において測定される。幅Ｗ３は、第２方向ＤＲ２に沿った断面画像を取得し、当該断面画像上において測定される。幅Ｗ１及び幅Ｗ２は、複数の第３配線部２１ｃについての幅Ｗ３の平均値の１．１倍以上４．０倍以下である。幅Ｗ１及び幅Ｗ２は、複数の第３配線部２１ｃについての幅Ｗ３の平均値の１．５倍以上であってもよい。幅Ｗ１及び幅Ｗ２は、例えば、５μｍ以上６０μｍ以下であってもよい。
　隣り合っている２つの配線部２１の間の第２方向ＤＲ２における距離を、距離ＤＩＳ１とする。距離ＤＩＳ１は、隣り合っている２つの配線部２１の間の第２方向ＤＲ２における距離が厚さ方向において最小となる位置において測定される。距離ＤＩＳ１は、５μｍ２０μｍ以下であってもよい。
　第１導電パターン２０の厚さを、厚さＴ１とする。厚さＴ１は、第１導電パターン２０の厚さが幅方向において最大値となる位置において測定される。厚さＴ１は、第２方向ＤＲ２に沿った断面画像を取得し、当該断面画像上において測定される。厚さＴ１は、例えば、５μｍ以上１５０μｍ以下である。厚さＴ１は、３０μｍ以上１００μｍ以下であってもよい。特に、厚さＴ１が大きいと第１導電パターン２０が剥離しやすくなるため、厚さＴ１は、４０μｍ以上であってもよい。厚さＴ１は、６０μｍ以上であってもよい。
　第２導電パターン３０は、平面視において、渦巻状に巻回されている。すなわち、第２導電パターン３０は、コイルをなしている。第２導電パターン３０は、複数の配線部３１を有している。複数の配線部３１は、第２方向ＤＲ２に沿って間隔を空けて並んでいる。なお、第２導電パターン３０が直線状に延びている部分においては、第２方向ＤＲ２は当該部分の延在方向に直交する方向である。第２導電パターン３０が曲線状に延びている部分においては、第２方向ＤＲ２は当該部分の接線方向に直交する方向である。
　第２導電パターン３０は、一方端においてランド３０ａを有しており、他方端においてランド３０ｂを有している。ランド３０ａ及びランド３０ｂは、それぞれ、渦巻状に巻回されている第２導電パターン３０の最内周及び最外周にある。なお、ランド３０ａは、平面視において、ランド２０ｂに重なっている。
　複数の配線部３１は、第１配線部３１ａと、第２配線部３１ｂと、複数の第３配線部３１ｃとを含んでいる。第１配線部３１ａ及び第２配線部３１ｂは、それぞれ、第２方向ＤＲ２における両端にある。このことを別の観点から言えば、第１配線部３１ａ及び第２配線部３１ｂは、それぞれ渦巻状に巻回されている第２導電パターン３０の最内周及び最外周にある部分である。第３配線部３１ｃは、第２方向ＤＲ２において、第１配線部３１ａと第２配線部３１ｂとの間にある。「複数の第３配線部３１ｃ」には、第３配線部３１ｃの数が２以上である場合、第３配線部３１ｃの数が３以上である場合が含まれている。
　第１配線部３１ａの第２方向ＤＲ２における幅及び第２配線部３１ｂの第２方向ＤＲ２における幅を、それぞれ幅Ｗ４及び幅Ｗ５とする。幅Ｗ４は第１配線部３１ａの第２方向ＤＲ２における幅が厚さ方向において最大となる位置において測定され、幅Ｗ５は第２配線部３１ｂの第２方向ＤＲ２における幅が厚さ方向において最大となる位置において測定される。幅Ｗ４及び幅Ｗ５は、第２方向ＤＲ２に沿った断面画像を取得し、当該断面画像上において測定される。
　第３配線部３１ｃの第２方向ＤＲ２における幅を幅Ｗ６とする。幅Ｗ６は、第３配線部３１ｃの第２方向ＤＲ２における幅が厚さ方向において最大となる位置において測定される。幅Ｗ６は、第２方向ＤＲ２に沿った断面画像を取得し、当該断面画像上において測定される。幅Ｗ４及び幅Ｗ５は、複数の第３配線部３１ｃについての幅Ｗ６の平均値の１．１倍以上４．０倍以下である。幅Ｗ４及び幅Ｗ５は、複数の第３配線部３１ｃについての幅Ｗ６の平均値の１．５倍以上であってもよい。幅Ｗ４及び幅Ｗ５は、例えば、５μｍ以上６０μｍ以下であってもよい。
　隣り合っている２つの配線部３１の間の第２方向ＤＲ２における距離を、距離ＤＩＳ２とする。距離ＤＩＳ２は、隣り合っている２つの配線部３１の間の第２方向ＤＲ２における距離が厚さ方向において最小となる位置において測定される。距離ＤＩＳ２は、５μｍ以上２０μｍ以下であってもよい。
　第２導電パターン３０の厚さを、厚さＴ２とする。厚さＴ２は、第２導電パターン３０の厚さが幅方向において最大値となる位置において測定される。厚さＴ２は、第２方向ＤＲ２に沿った断面画像を取得し、当該断面画像上において測定される。厚さＴ２は、例えば、５μｍ以上１５０μｍ以下である。厚さＴ２は、３０μｍ以上１００μｍ以下であってもよい。特に、厚さＴ２が大きいと第２導電パターン３０が剥離しやすくなるため、厚さＴ２は４０μｍ以上であってもよい。厚さＴ２は、６０μｍ以上であってもよい。
　第１導電パターン２０及び第２導電パターン３０の各々は、シード層４１と、無電解めっき層４２と、電解めっき層４３とを有している。
　シード層４１は、ベースフィルム１０の主面（第１主面１０ａ、第２主面１０ｂ）上に配置されている。シード層４１は、例えば、スパッタ層（スパッタリングにより形成されている層）である。シード層４１は、例えば、第１層４１ａと、第２層４１ｂとを有している。第１層４１ａは、ベースフィルム１０の主面（第１主面１０ａ、第２主面１０ｂ）上に配置されている。第２層４１ｂは、第１層４１ａ上に配置されている。第１層４１ａは、ニッケル－クロム合金を含むスパッタ層であってもよい。第２層４１ｂは、銅を含むスパッタ層であってもよい。
　無電解めっき層４２は、無電解めっきにより形成されている層である。無電解めっき層４２は、シード層４１上に配置されている。無電解めっき層４２は、例えば、銅により形成されている。
　図示されていないが、ベースフィルム１０には、貫通穴１０ｃが形成されている。貫通穴１０ｃは、ベースフィルム１０を厚さ方向に貫通している。貫通穴１０ｃは、平面視において、ランド２０ｂ及びランド３０ａに重なっている。無電解めっき層４２は、貫通穴１０ｃの内壁面上にも形成されている。
　電解めっき層４３は電解めっきにより形成されている層である。電解めっき層４３は、無電解めっき層４２上に配置されている。電解めっき層４３は、例えば、銅により形成されている。図示されていないが、電解めっき層４３は、貫通穴１０ｃ内にも埋め込まれている。貫通穴１０ｃ内に埋め込まれている電解めっき層４３により、第１導電パターン２０及び第２導電パターン３０が、互いに電気的に接続されている。これにより、ランド２０ａとランド３０ｂとの間に電圧が印加された際に第１導電パターン２０及び第２導電パターン３０に電流が渦巻状に流れ、この電流が磁場を発生させる。
　無電解めっき層４２と電解めっき層４３との界面におけるボイド密度は、例えば、５．５μｍ２／μｍ以下である。無電解めっき層４２と電解めっき層４３との界面におけるボイド密度は、０．０１μｍ２／μｍ以上であってもよい。無電解めっき層４２と電解めっき層４３との界面におけるボイド密度は、０．０１μｍ２／μｍ超であってもよい。無電解めっき層４２と電解めっき層４３との界面におけるボイド密度は、０．０５μｍ２／μｍ以上であってもよい。無電解めっき層４２と電解めっき層４３との界面におけるボイド密度は、断面視において所定の観察長の範囲内にある無電解めっき層４２と電解めっき層４３との界面に存在しているボイドの面積の合計を当該観察長で除した値である。より具体的には、無電解めっき層４２と電解めっき層４３との界面におけるボイド密度は、以下の方法により測定される。
　第１に、第１方向ＤＲ１に平行な断面において、無電解めっき層４２と電解めっき層４３との界面のＳＥＭ（Ｓｃａｎｎｉｎｇ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）画像が撮影される。なお、このＳＥＭ画像の倍率は、１００００倍以上５００００倍以下とされる。第２に、このＳＥＭ画像に対して画像処理を行うことにより、無電解めっき層４２と電解めっき層４３との界面に存在する複数のボイドの各々の面積が算出される。この画像処理は、ＧＮＵ　Ｉｍａｇｅ　Ｍａｎｉｐｕｌａｔｉｏｎ　Ｐｒｏｇｒａｍ等のソフトウェアを用いてボイドが黒色になるように二値化して行われる。
　第３に、所定の長さの無電解めっき層４２と電解めっき層４３との界面に存在する複数のボイドの合計面積を当該所定の長さで除した値を算出することにより、無電解めっき層４２と電解めっき層４３との界面におけるボイド密度が得られる。
　なお、無電解めっき層４２との界面における電解めっき層４３の幅を、接地幅とする。第１配線部２１ａにおける接地幅、第２配線部２１ｂにおける接地幅及び第３配線部２１ｃにおける接地幅は、それぞれ接地幅Ｗ１１、接地幅Ｗ２１及び接地幅Ｗ３１である。第１配線部３１ａにおける接地幅、第２配線部３１ｂにおける接地幅及び第３配線部３１ｃにおける接地幅は、それぞれ接地幅Ｗ４１、接地幅Ｗ５１及び接地幅Ｗ６１である。
　（プリント配線板１００の製造方法）
　以下に、プリント配線板１００の製造方法を説明する。
　図４は、プリント配線板１００の製造方法を示す工程図である。図４に示されているように、プリント配線板１００の製造方法は、準備工程Ｓ１と、無電解めっき工程Ｓ２と、レジストパターン形成工程Ｓ３と、電解めっき工程Ｓ４と、エッチング工程Ｓ５とを有している。
　図５は、準備工程Ｓ１を説明する断面図である。図５に示されるように、準備工程Ｓ１では、ベースフィルム１０が準備される。準備工程Ｓ１において準備されるベースフィルム１０の主面（第１主面１０ａ、第２主面１０ｂ）上には、シード層４１が形成されている。
　図６は、無電解めっき工程Ｓ２を説明する断面図である。図６に示されるように、無電解めっき工程Ｓ２では、無電解めっきが行われることにより、シード層４１上に無電解めっき層４２が形成される。なお、図示されていないが、この無電解めっきにより、無電解めっき層４２は、貫通穴１０ｃ上にも形成される。
　図７は、レジストパターン形成工程Ｓ３を説明する断面図である。図７に示されるように、レジストパターン形成工程Ｓ３では、レジストパターン５０が形成される。レジストパターン５０は、複数の開口部５１を有している。開口部５１は、レジストパターン５０を厚さ方向に貫通している。開口部５１からは、無電解めっき層４２が部分的に露出している。開口部５１は、電解めっき層４３が形成される位置に形成される。なお、厚さＴ１及び厚さＴ２を大きくしようとする場合には、それに応じて厚いレジストパターン５０が形成される。
　レジストパターン５０の形成においては、第１に、ドライフィルムレジストが無電解めっき層４２上に貼付される。第２に、無電解めっき層４２上に貼付されたドライフィルムが露光及び現像される。これにより、ドライフィルムレジストが部分的に除去されて開口部５１を有するレジストパターン５０が形成される。第３に、開口部５１から露出している無電解めっき層４２の表面が、例えばプラズマ等によりクリーニングされる。
　図８は、電解めっき工程Ｓ４を説明する断面図である。電解めっき工程Ｓ４では、図８に示されるように、シード層４１及び無電解めっき層４２に通電して電解めっきが行われることにより、開口部５１から露出している無電解めっき層４２上に電解めっき層４３が形成される。この際、電解めっき層４３は、貫通孔１０ｃ内にも埋め込まれる。なお、レジストパターン５０は、電解めっき層４３が形成された後に除去される。
　エッチング工程Ｓ５では、隣り合っている電解めっき層４３の部分の間から露出している無電解めっき層４２及びシード層４１が、エッチングにより除去される。これにより、図１から図３に示される構造のプリント配線板１００が製造されることになる。
　なお、図４に示されるように、エッチング工程Ｓ５が行われた後で、プリント配線板１００に対して、樹脂被覆工程Ｓ６が行われる。樹脂被覆工程Ｓ６では、第１導電パターン２０を覆うように第１主面１０ａが樹脂被覆されるとともに第２導電パターン３０を覆うように第２主面１０ｂが樹脂被覆される。また、図示されていないが、エッチング工程Ｓ５が行われた後であって樹脂被覆工程Ｓ６が行われる前に、電解めっき工程Ｓ４とは別の電解めっき工程が行われてもよい。これにより、シード層４１、無電解めっき層４２及び電解めっき層４３が、電解めっき層４３とは別の電解めっき層に覆われることになる。
　（プリント配線板１００の効果）
　以下に、プリント配線板１００の効果を説明する。
　エッチング工程Ｓ５が行われている際、第１配線部２１ａ及び第２配線部２１ｂ（第１配線部３１ａ及び第２配線部３１ｂ）の周囲において、第３配線部２１ｃ（第３配線部３１ｃ）の周囲よりもエッチング液が流れやすく、エッチングが進行しやすい。
　その結果、幅Ｗ１及び幅Ｗ２（幅Ｗ４及び幅Ｗ５）が幅Ｗ３（幅Ｗ６）と同一になるように第１導電パターン２０（第２導電パターン３０）を設計した場合、幅Ｗ１及び幅Ｗ２（幅Ｗ４及び幅Ｗ５）が幅Ｗ３（幅Ｗ６）よりも小さくなり、第１導電パターン２０（第２導電パターン３０）が第１配線部２１ａ及び第２配線部２１ｂ（第１配線部３１ａ及び第２配線部３１ｂ）においてベースフィルム１０から剥離しやすくなってしまう。このことは、第１導電パターン２０（第２導電パターン３０）の幅が小さくなるほど、顕在化する。
　第１配線部２１ａ及び第２配線部２１ｂ（第１配線部３１ａ及び第２配線部３１ｂ）の外側において、エッチングの液流れにより、無電解めっき層４２と電解めっき層４３との境界付近がエッチングされやすい。そのため、プリント配線板１００では、幅Ｗ１及び幅Ｗ２（幅Ｗ４及び幅Ｗ５）が、幅Ｗ３（幅Ｗ６）の平均値の１．１倍以上４．０倍以下となっている。その結果、接地幅Ｗ１１を接地幅Ｗ３１の平均値で除した値及び接地幅Ｗ２１を接地幅Ｗ３１の平均値で除した値（接地幅Ｗ４１を接地幅Ｗ６１の平均値で除した値及び接地幅Ｗ５１の平均値を接地幅Ｗ６１で除した値）が１．０以上となることが多い。樹脂被覆工程Ｓ６が行われる際、第１配線部２１ａ及び第２配線部２１ｂ（第１配線部３１ａ及び第２配線部３１ｂ）には第３配線部２１ｃ（第３配線部３１ｃ）と比較して力が加わりやすいが、プリント配線板１００では接地幅Ｗ１１及び接地幅Ｗ２１（接地幅Ｗ４１及び接地幅Ｗ５１）が確保されているため、第１導電パターン２０（第２導電パターン３０）の一部が第１配線部２１ａ及び第２配線部２１ｂ（第１配線部３１ａ及び第２配線部３１ｂ）においてベースフィルム１０から剥離することが抑制される。
　厚さＴ１（厚さＴ２）を大きくしようとする（より具体的には、４０μｍ以上にする）と、レジストパターン５０の厚さを大きくする必要がある。レジストパターン５０の厚さが大きくなると、開口部５１の深さが大きくなるため、クリーニングする際のプラズマが無電解めっき層４２の表面に達しにくく、無電解めっき層４２の表面にドライフィルムレジストの残渣が残りやすくなる。その結果、無電解めっき層４２と電解めっき層４３との界面にボイドが発生しやすくなる。
　無電解めっき層４２と電解めっき層４３との界面に存在するボイドは、無電解めっき層４２と電解めっき層４３との密着性を低下させる要因となる。また、無電解めっき層４２と電解めっき層４３との界面にボイドが存在すると、エッチング工程Ｓ５において、無電解めっき層４２と電解めっき層４３との界面に沿ったサイドエッチングが進行しやすくなる。このことを別の観点から言えば、無電解めっき層４２と電解めっき層４３との界面にボイドが存在すると、エッチング工程Ｓ５において、無電解めっき層４２と電解めっき層４３との界面に切り欠きが形成されやすくなる。この切り欠きは、第１導電パターン２０（第２導電パターン３０）の剥離の起点となり得る。
　なお、距離ＤＩＳ１（距離ＤＩＳ２）が小さくなると（より具体的には、２０μｍ以下になると）、エッチング液が隣り合っている電解めっき層４３の部分のの間に入り込みにくくなり、エッチング工程Ｓ５に長時間を要するようになるため、上記のサイドエッチングがさらに生じやすくなる。
　プリント配線板１００では、幅Ｗ１及び幅Ｗ２（幅Ｗ４及び幅Ｗ５）がそれぞれ幅Ｗ３（幅Ｗ６）の平均値の１．１倍以上４．０倍以下となっており、第１配線部２１ａ及び第２配線部２１ｂ（第１配線部３１ａ及び第２配線部３１ｂ）における無電解めっき層４２と電解めっき層４３との界面の面積を確保することができるため、上記のボイドによる密着性低下及び上記の切り欠きの発生があったとしても、第１導電パターン２０（第２導電パターン３０）が第１配線部２１ａ及び第２配線部２１ｂ（第１配線部３１ａ及び第２配線部３１ｂ）においてベースフィルム１０から剥離することが抑制される。
　（実施例）
　幅Ｗ３の平均値に対する幅Ｗ１及び幅Ｗ２の比率が第１導電パターン２０の剥離に与える影響を評価するため、サンプル１からサンプル７が準備された。サンプル１からサンプル７は、各１０個準備された。サンプル１からサンプル７の詳細は表１に示されている。サンプル１からサンプル７では、幅Ｗ１、幅Ｗ２、幅Ｗ３の平均値、厚さＴ１及び無電解めっき層４２と電解めっき層４３との界面におけるボイド密度が変化された。
　表１中の剥離発生率は、「Ａ」、「Ｂ」及び「Ｃ」の３段階で評価された。なお、表１中における「Ａ」は、第１導電パターン２０に剥離が生じていなかったことを示している（剥離発生率０パーセント）。表１中における「Ｂ」及び「Ｃ」は、第１導電パターン２０の少なくとも一部に剥離が生じていたことを示している。より具体的には、表１中における「Ｂ」及び「Ｃ」は、それぞれ、剥離発生率が０パーセント超２０パーセント以下であること及び剥離発生率が２０パーセント超１００パーセント以下であることを示している。第１導電パターン２０の剥離の有無は、目視又は顕微鏡を用いて観察された。
Figure JPOXMLDOC01-appb-T000001
　サンプル１からサンプル７では、幅Ｗ１を幅Ｗ３の平均値で除した値及び幅Ｗ２を幅Ｗ３の平均値で除した値が変化された。サンプル１では幅Ｗ１を幅Ｗ３の平均値で除した値及び幅Ｗ２を幅Ｗ３の平均値で除した値が１．１未満である一方で、サンプル２からサンプル７では幅Ｗ１を幅Ｗ３の平均値で除した値及び幅Ｗ２を幅Ｗ３の平均値で除した値が１．１以上４．０以下の範囲内にあった。
　サンプル１では、接地幅Ｗ１１を接地幅Ｗ３１の平均値で除した値及び接地幅Ｗ２１を接地幅Ｗ３１の平均値で除した値が、１．０未満であった。他方で、サンプル２からサンプル７では、接地幅Ｗ１１を接地幅Ｗ３１の平均値で除した値及び接地幅Ｗ２１を接地幅Ｗ３１の平均値で除した値が、１．０以上であった。また、サンプル１では、第１導電パターン２０の剥離率の評価がＣであった。他方で、サンプル２からサンプル７では、第１導電パターン２０の剥離率の評価がＢ以上であった。このことから、幅Ｗ１及び幅Ｗ２を幅Ｗ３の平均値の１．１倍以上４．０倍以下とすることにより接地幅Ｗ１１及び接地幅Ｗ２１を接地幅Ｗ３１と同程度以上とすることができ、第１配線部２１ａ及び第２配線部２１ｂにおける第１導電パターン２０の一部の剥離を抑制できることが明らかになった。
　サンプル２からサンプル６では、無電解めっき層４２と電解めっき層４３との界面におけるボイド密度が５．５μｍ２／μｍ以下であった。サンプル７では、無電解めっき層４２と電解めっき層４３との界面におけるボイド密度が５．５μｍ２／μｍ超であった。サンプル２からサンプル６では、第１導電パターン２０の剥離率の評価がＡであった。他方で、サンプル７では第１導電パターン２０の剥離率の評価がＢであった。このことから、無電解めっき層４２と電解めっき層４３との界面におけるボイド密度を５．５μｍ２／μｍ以下とすることにより第１配線部２１ａ及び第２配線部２１ｂにおける第１導電パターン２０の一部の剥離をさらに抑制できることが明らかになった。
　（変形例）
　上記においては、プリント配線板１００が第１導電パターン２０及び第２導電パターン３０の双方を有する場合について説明したが、プリント配線板１００は第１導電パターン２０及び第２導電パターン３０のいずれかを有していなくてもよい。また、上記においては、第１導電パターン２０及び第２導電パターン３０が渦巻状に巻回されている場合について説明したが、第１導電パターン２０及び第２導電パターン３０が渦巻状に巻回されていなくてもよい。
　上記においては、第１導電パターン２０及び第２導電パターン３０がセミアディティブ法により形成される場合（すなわち、第１導電パターン２０及び第２導電パターン３０がシード層４１と無電解めっき層４２と電解めっき層４３とを有する場合）について説明したが、第１導電パターン２０及び第２導電パターン３０は、サブトラクティブ法により形成されてもよい。
　今回開示された実施形態は全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記の実施形態ではなく請求の範囲によって示され、請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
　１０　ベースフィルム、１０ａ　第１主面、１０ｂ　第２主面、１０ｃ　貫通穴、２０　第１導電パターン、２０ａ，２０ｂ　ランド、２１　配線部、２１ａ　第１配線部、２１ｂ　第２配線部、２１ｃ　第３配線部、３０　第２導電パターン、３０ａ，３０ｂ　ランド、３１　配線部、３１ａ　第１配線部、３１ｂ　第２配線部、３１ｃ　第３配線部、４１　シード層、４１ａ　第１層、４１ｂ　第２層、４２　無電解めっき層、４３　電解めっき層、５０　レジストパターン、５１　開口部、１００　プリント配線板、ＤＩＳ１　距離、ＤＩＳ２　距離、ＤＲ１　第１方向、ＤＲ２　第２方向、Ｓ１　準備工程、Ｓ２　無電解めっき工程、Ｓ３　レジストパターン形成工程、Ｓ４　電解めっき工程、Ｓ５　エッチング工程、Ｓ６　樹脂被覆工程、Ｔ１，Ｔ２　厚さ、Ｗ１，Ｗ２，Ｗ３，Ｗ４，Ｗ５，Ｗ６　幅、Ｗ１１，Ｗ２１，Ｗ３１，Ｗ４１，Ｗ５１，Ｗ６１　接地幅。

Claims (7)

  1. 　主面を有するベースフィルムと、
    　前記主面上に配置されている導電パターンとを備え、
    　前記主面の法線は、第１方向に沿っており、
    　前記導電パターンは、前記第１方向に直交する第２方向に沿って間隔を空けて並んでいる複数の配線部を有し、
    　前記複数の配線部は、前記第２方向における両端にある第１配線部及び第２配線部と、前記第２方向において前記第１配線部と前記第２配線部との間にある複数の第３配線部とを含み、
    　前記第２方向において、前記第１配線部の幅及び前記第２配線部の幅は、前記複数の第３配線部の幅の平均値の１．１倍以上４．０倍以下である、プリント配線板。
  2. 　前記導電パターンは、前記主面上に配置されているシード層と、前記シード層上に配置されている無電解めっき層と、前記無電解めっき層上に配置されている電解めっき層とを有し、
    　前記無電解めっき層及び前記電解めっき層は、銅により形成されている、請求項１に記載のプリント配線板。
  3. 　前記第１配線部の幅及び前記第２配線部の幅は、５μｍ以上６０μｍ以下である、請求項２に記載のプリント配線板。
  4. 　前記導電パターンの厚さは、５μｍ以上１５０μｍ以下である、請求項２に記載のプリント配線板。
  5. 　前記無電解めっき層と前記電解めっき層との界面におけるボイド密度は、５．５μｍ２／μｍ以下である、請求項２に記載のプリント配線板。
  6. 　前記複数の配線部のうちの前記第２方向において隣り合っている２つの間の距離は、２０μｍ以下である、請求項２に記載のプリント配線板。
  7. 　前記導電パターンは、平面視において渦巻状に巻回されてコイルをなし、
    　前記第１配線部は、前記コイルの最内周にあり、
    　前記第２配線部は、前記コイルの最外周にある、請求項１から請求項６のいずれか１項に記載のプリント配線板。
PCT/JP2023/021105 2022-06-14 2023-06-07 プリント配線板 WO2023243501A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202380013831.XA CN118044341A (zh) 2022-06-14 2023-06-07 印刷布线板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022095738 2022-06-14
JP2022-095738 2022-06-14

Publications (1)

Publication Number Publication Date
WO2023243501A1 true WO2023243501A1 (ja) 2023-12-21

Family

ID=89191147

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/021105 WO2023243501A1 (ja) 2022-06-14 2023-06-07 プリント配線板

Country Status (2)

Country Link
CN (1) CN118044341A (ja)
WO (1) WO2023243501A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208881A (ja) * 1999-01-12 2000-07-28 Nitto Denko Corp プリント配線板の導体パタ―ン形成方法およびプリント配線板
JP2019197851A (ja) * 2018-05-11 2019-11-14 住友電気工業株式会社 プリント配線板及びプリント配線板の製造方法
WO2020195526A1 (ja) * 2019-03-28 2020-10-01 住友電気工業株式会社 プリント配線板及びプリント配線板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208881A (ja) * 1999-01-12 2000-07-28 Nitto Denko Corp プリント配線板の導体パタ―ン形成方法およびプリント配線板
JP2019197851A (ja) * 2018-05-11 2019-11-14 住友電気工業株式会社 プリント配線板及びプリント配線板の製造方法
WO2020195526A1 (ja) * 2019-03-28 2020-10-01 住友電気工業株式会社 プリント配線板及びプリント配線板の製造方法

Also Published As

Publication number Publication date
CN118044341A (zh) 2024-05-14

Similar Documents

Publication Publication Date Title
US7523548B2 (en) Method for producing a printed circuit board
CN1829413B (zh) 布线电路基板
EP1670297A2 (en) Printed circuit board and manufacturing method thereof
TWI541835B (zh) 配線電路基板之製造方法
KR20090022877A (ko) 박막 금속 전도선의 제조 방법
JP6826197B2 (ja) プリント配線板及びその製造方法
TW201106824A (en) Printed wiring substrate and producing method thereof
US20070227764A1 (en) Printed Circuit Board and Manufacturing Method Thereof
KR101086141B1 (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
CN101115349A (zh) 布线电路基板
WO2023243501A1 (ja) プリント配線板
JP7193133B2 (ja) 配線基板
KR101343729B1 (ko) 플렉시블 라미네이트 기판에 대한 회로 형성 방법
TW201228820A (en) Method for forming circuit on flexible laminate substrate
JP7448309B2 (ja) 配線回路基板およびその製造方法
TWI477218B (zh) 配線基板、電路基板、其製造方法
WO2023243500A1 (ja) プリント配線板
WO2021140855A1 (ja) フレキシブルプリント配線板及びその製造方法
JP2004014975A (ja) 金属箔付フレキシブル回路基板
JP7464040B2 (ja) プリント配線板及びプリント配線板の製造方法
US20070272434A1 (en) Printed circuit board and manufacturing method thereof
JP7400989B2 (ja) コイル装置
WO2023132262A1 (ja) コイル装置及びプリント配線板
JP7485223B2 (ja) プリント配線板
US20230422407A1 (en) Printed wiring board

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23823793

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2024528754

Country of ref document: JP

Kind code of ref document: A