WO2023240497A1 - 阵列基板及其制备方法、显示装置 - Google Patents

阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
WO2023240497A1
WO2023240497A1 PCT/CN2022/098989 CN2022098989W WO2023240497A1 WO 2023240497 A1 WO2023240497 A1 WO 2023240497A1 CN 2022098989 W CN2022098989 W CN 2022098989W WO 2023240497 A1 WO2023240497 A1 WO 2023240497A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
layer
sub
light
hole
Prior art date
Application number
PCT/CN2022/098989
Other languages
English (en)
French (fr)
Inventor
张粲
赵欣欣
丛宁
玄明花
陈小川
Original Assignee
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司 filed Critical 京东方科技集团股份有限公司
Priority to CN202280001757.5A priority Critical patent/CN117597782A/zh
Priority to PCT/CN2022/098989 priority patent/WO2023240497A1/zh
Publication of WO2023240497A1 publication Critical patent/WO2023240497A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission

Definitions

  • the present application relates to the field of display technology, and in particular to an array substrate, a preparation method thereof, and a display device.
  • LED light-emitting diode
  • silicon-based light-emitting diode microdisplay products are prepared by bonding a driving backplane to a silicon-based light-emitting diode chip, and then removing the silicon-based substrate of the light-emitting diode chip.
  • a driving backplane to a silicon-based light-emitting diode chip
  • the drive circuit in the drive backplane is easily damaged, thereby reducing the yield of the display product and reducing the display effect.
  • an array substrate including:
  • a driving unit arranged on one side of the substrate
  • a light-emitting unit including at least one light-emitting sub-unit, is disposed on a side of the substrate away from the driving unit.
  • the light-emitting unit is electrically connected to the driving unit through wiring that runs through the substrate, and each of the At least a partial area of the light-emitting subunit is in direct contact with the substrate.
  • the array substrate includes first traces and second traces, and the light-emitting subunit includes an epitaxial layer; the first traces and the second traces are respectively connected to the The epitaxial layer is electrically connected, and the first wiring and the second wiring are electrically connected to the driving unit respectively;
  • the epitaxial layer is in direct contact with the substrate.
  • the epitaxial layer includes a transition sub-layer, a first sub-layer, a second sub-layer and a third sub-layer located in sequence on the substrate;
  • the transition sub-layer is in direct contact with the substrate.
  • At least a partial area of at least one of the first trace and the second trace passes through the substrate and extends to the substrate on which the driving unit is disposed. one side and is electrically connected to the drive unit.
  • the light-emitting unit includes one of the light-emitting sub-units
  • the substrate has a first through hole and a second through hole, and at least part of the first trace is located on the first through hole.
  • at least part of the second trace is located in the second through hole.
  • the first trace is located in the first through hole, a part of the second trace is located on a side of the epitaxial layer away from the substrate, and the third trace is located on a side of the epitaxial layer away from the substrate. Another part of the second trace area is located in the second through hole;
  • the light-emitting subunit includes a first electrode and a second electrode, a partial area of the first wiring serves as the first electrode, and the second electrode is located on a side of the epitaxial layer away from the substrate, so The second electrode is connected to the second wiring.
  • the epitaxial layer includes a first sub-layer, a second sub-layer and a third sub-layer located in sequence on the substrate;
  • a part of the first trace is located in the first through hole, another part of the first trace is located on a side of the first sub-layer away from the substrate, and the second trace is A part of the area is located on the side of the third sub-layer away from the substrate, and another part of the second wiring is located in the second through hole;
  • the light-emitting subunit includes a first electrode and a second electrode.
  • the first electrode is located on a side of the first sub-layer away from the substrate and is respectively connected to the second sub-layer and the third sub-layer. layer insulation is arranged, the second electrode is located on the side of the third sub-layer away from the substrate, the first electrode is electrically connected to the first wiring, the second electrode is connected to the second Trace electrical connections.
  • the epitaxial layer includes a first sub-layer, a second sub-layer and a third sub-layer located in sequence on the substrate;
  • the first trace is located in the first through hole, and a part of the second trace is located between the third sub-layer and the substrate and is respectively connected to the first sub-layer and the substrate.
  • the second sub-layer is insulated and provided, and another part of the second wiring is located in the second through hole;
  • the light-emitting subunit includes a first electrode and a second electrode, a partial area of the first wiring serves as the first electrode, and the second electrode is located between the substrate and the third sub-layer, And are respectively insulated from the first sub-layer and the second sub-layer, and the second electrode is electrically connected to the second wiring.
  • the light-emitting unit includes a plurality of the light-emitting sub-units, and the substrate has a first through hole and a second through hole;
  • Each of the light-emitting sub-units in the same light-emitting unit is arranged in series; the first wiring of one of the light-emitting sub-units in the same light-emitting unit is located in the first through hole, and the same light-emitting unit A partial area of the second trace of the other light-emitting subunit is located in the second through hole.
  • the material of the substrate includes silicon.
  • embodiments of the present application provide a display device, including a cover plate and the array substrate as described above, the cover plate being located on a side of the array substrate away from the driving unit.
  • embodiments of the present application provide a method for preparing an array substrate, the method including:
  • the method further includes :
  • a protective layer is formed on the semiconductor film.
  • the Methods after the driving unit is formed on the side of the substrate away from the semiconductor film, and before the semiconductor film is patterned to obtain an epitaxial layer, the Methods also include:
  • the method further includes:
  • Conductive parts are filled in the first through hole and the second through hole respectively; wherein the conductive part in the first through hole and the conductive part in the second through hole are respectively connected with the conductive parts.
  • the drive unit is electrically connected.
  • the area defined by the orthographic projection of the outer contour of the first through hole on the substrate is located within the orthographic projection of the epitaxial layer on the substrate, and the first The conductive portion in the through hole serves as a first trace electrically connected to the epitaxial layer, and the first trace is in direct contact with a partial area of the epitaxial layer.
  • the method further includes:
  • the method further includes:
  • Figure 6 is a flow chart of a method for preparing an array substrate according to an embodiment of the present application.
  • words such as “first”, “second” and “third” are used to distinguish the same or similar items with basically the same functions and effects only for the purpose of clearly describing the technology of the embodiments of the present application. scheme, and cannot be understood as indicating or implying the relative importance or implicitly indicating the quantity of the technical features indicated.
  • an array substrate as shown in Figures 1 to 5, including:
  • the specific structure and circuit design of the above-mentioned driving unit 9 are not limited here, and can be determined according to the electrical requirements of the product.
  • the driving unit may include a driving circuit, for example, the circuit including three transistors and one capacitor shown in FIG. 14 .
  • a driving circuit for example, the circuit including three transistors and one capacitor shown in FIG. 14 .
  • it may also be other types of driving circuits, which are not limited here.
  • the light emitting colors of each light emitting subunit in the same light emitting unit may be the same; or, the light emitting colors of each light emitting subunits in the same light emitting unit may be different.
  • a light-shielding layer may be provided between adjacent light-emitting sub-units to avoid the problem of color mixing between light of different colors.
  • the epitaxial layer here refers to an epitaxial layer in a broad sense, which not only includes the first sub-layer 21 , the second sub-layer 22 and the third sub-layer 23 , but may also include a layer used to improve the lining of the semiconductor material.
  • the material of the transition sub-layer may be a semiconductor material.
  • a layer of transition sub-layer is deposited to improve the adhesion of the first sub-layer 21 on the substrate 1 force to improve the reliability of epitaxial layer 2.
  • the material of the transition sub-layer needs to have a certain degree of matching with the material of the first sub-layer 21, and the material of the transition sub-layer can be specifically determined according to the material of the first sub-layer.
  • the transition sub-layer may be a film layer with a single-layer structure, or the transition sub-layer may be a film layer with a multi-layer structure.
  • the transition sublayer When a transition sublayer is provided between the first sublayer and the substrate, the transition sublayer is in direct contact with the substrate.
  • At least a partial area of at least one of the first trace 6 and the second trace 7 passes through the substrate 1 and extends onto the substrate 1
  • One side of the driving unit 9 is provided and electrically connected to the driving unit 9 .
  • the first trace 6 extends through the substrate 1 to the side of the substrate 1 where the driving unit 9 is disposed and is in direct contact with the drive unit 9, and the second trace 6
  • a partial area of the line 7 passes through the substrate 1 and extends to the side of the substrate 1 on which the driving unit 9 is disposed and is electrically connected to the driving unit 9 .
  • the first trace 6 on the left passes through the substrate 1 and extends to the side of the substrate 1 where the driving unit 9 is disposed and is electrically connected to the drive unit 9
  • the second trace 6 on the right Part of the line 7 passes through the substrate 1 and extends to the side of the substrate 1 on which the driving unit 9 is arranged to be electrically connected to the driving unit 9
  • the two traces marked 6/7 located in the middle area refer to: Since three adjacent light-emitting subunits are arranged in series, this wiring can serve as the first wiring 6 of the previous light-emitting subunit and the second wiring 7 of the following light-emitting subunit.
  • At least part of the wiring used to electrically connect the driving unit and the light-emitting unit is located in a through hole provided on the substrate, and the wiring passes through the through hole on the substrate.
  • the driving unit located on one side of the substrate and the light-emitting unit located on the other side of the substrate are electrically connected together.
  • electrodes such as cathodes, electrically connected to each light-emitting subunit in the same light-emitting unit may be shared.
  • the cathodes electrically connected to each light-emitting subunit in the same light-emitting unit may be electrically connected together through a conductive structure before being electrically connected to the driving electrode 9 .
  • the light-emitting subunit further includes a first electrode and a second electrode.
  • the first electrode may be a cathode, and the second electrode may be an anode.
  • the drawings provided in the embodiments of this application neither is drawn. Show the locations of the first and second electrodes.
  • the light-emitting unit includes a light-emitting sub-unit
  • the substrate 1 has a first through hole and a second through hole
  • at least part of the first trace 6 is located In the first through hole
  • at least part of the second trace 7 is located in the second through hole.
  • the first trace 6 is located in the first through hole, and a part of the second trace 7 is located on the side of the epitaxial layer 2 away from the substrate 1, Another part of the second trace 7 is located in the second through hole;
  • the light-emitting subunit includes a first electrode and a second electrode. A part of the first wiring 6 serves as the first electrode.
  • the second electrode is located on the side of the epitaxial layer 2 away from the substrate 1. The second electrode is connected to the second wiring 7. .
  • the light-emitting subunit may be called a vertically structured light-emitting subunit.
  • the area of the orthographic projection of the portion of the first trace 6 that serves as the first electrode on the substrate 1 is greater than the area of the orthographic projection of the other portions of the first trace 6 on the substrate 1, In this way, a sufficient contact area can be provided between the portion of the first wiring 6 serving as the first electrode and the epitaxial layer 2, thereby improving the conductive effect.
  • the epitaxial layer 2 includes a first sub-layer 21 , a second sub-layer 22 and a third sub-layer 23 located in sequence on the substrate 1 ; first wiring 6 A part of the area of the first trace 6 is located in the first through hole, another part of the first trace 6 is located on the side of the first sub-layer 21 away from the substrate 1, and a part of the second trace 7 is located on the third sub-layer 23 away from the substrate. On one side of 1, another part of the second trace 7 is located in the second through hole.
  • the light-emitting subunit includes a first electrode and a second electrode.
  • the first electrode is located on the side of the first sub-layer 21 away from the substrate 1 and is insulated from the second sub-layer 22 and the third sub-layer 23 respectively.
  • the second electrode is located on On the side of the third sub-layer 23 away from the substrate 1 , the first electrode is electrically connected to the first wiring 6 , and the second electrode is electrically connected to the second wiring 7 .
  • the light-emitting subunit may be called a light-emitting subunit of a formal structure.
  • the light-emitting subunit includes a first electrode and a second electrode.
  • a part of the first wiring 6 serves as the first electrode.
  • the second electrode is located between the substrate 1 and the third sub-layer 23 and is connected to the first sub-layer 21 and the second electrode respectively.
  • the second sub-layer 22 is insulated, and the second electrode is electrically connected to the second wiring 7 .
  • the light-emitting subunit may be called a flip-chip structure light-emitting subunit.
  • the area of the orthographic projection of the portion of the first trace 6 that serves as the first electrode on the substrate 1 is greater than the area of the orthographic projection of the other portions of the first trace 6 on the substrate 1, In this way, a sufficient contact area can be provided between the portion of the first wiring 6 serving as the first electrode and the epitaxial layer 2, thereby improving the conductive effect.
  • the array substrate also includes an insulating layer 3.
  • the placement position of the insulating layer 3 is different.
  • the drawings provided in the examples provide examples of the placement positions of the insulating layer 3, but they are not used as limitations on the insulating layer 3. The details can be determined based on actual needs and with reference to related technologies.
  • the substrate 1 has a first through hole and a second through hole
  • the light-emitting unit includes a plurality of light-emitting sub-units, and each light-emitting sub-unit in the same light-emitting unit is arranged in series;
  • the first trace 6 of one light-emitting sub-unit in the same light-emitting unit is located in the first through hole, and a part of the second trace 7 of another light-emitting sub-unit in the same light-emitting unit is located in the second through hole.
  • the arrangement positions of the electrodes of each light-emitting subunit in Figure 5 can refer to the positions of the electrodes of each structure mentioned above, and are not limited here, and can be determined according to actual needs.
  • an insulating layer 3 is provided between two adjacent light-emitting sub-units in the same light-emitting unit (for example, two adjacent light-emitting sub-units in FIG. 5
  • An insulating layer is provided in the area between the epitaxial layers 2), and there is at least one electrode provided on the side of the insulating layer 3 away from the substrate 1.
  • the material of substrate 1 includes silicon.
  • the first control signal line G1 and the second control signal line G2 as shown in FIG. 14 can be prepared on the first metal layer M1, and the first power supply can be prepared on the second metal layer M2.
  • the signal line VDD, the data line Data can be prepared on the third metal layer M3, and the second power signal line VSS can be prepared on the fifth metal layer M5.
  • the transistor may include a MOS tube
  • the MOS tube may include a DMOS (Double-diffused Metal Oxide Semiconductor, double diffused metal oxide semiconductor) tube and a CMOS (Complementary Metal Oxide Semiconductor, complementary metal oxide semiconductor) tube.
  • DMOS Double-diffused Metal Oxide Semiconductor, double diffused metal oxide semiconductor
  • CMOS Complementary Metal Oxide Semiconductor, complementary metal oxide semiconductor
  • the array substrate includes a deep N-well 8 (Deep N-Well, DNW) as shown in Figure 1.
  • the MOS tube 5 is located in a space isolated by the deep N-well 8.
  • the MOS tube 5 specifically includes a gate 51 , active layer 52, source electrode 53, lightly doped source electrode 54, drain electrode 55, lightly doped drain electrode 56 and medium voltage well (Middle Voltage Well, MV Well), the specific structure and working principle of MOS tube 5 can be Refer to related technologies and will not go into details here.
  • the capacitor 4 includes a first pole and a second pole.
  • the specific materials of the first pole and the second pole of the capacitor are not limited here.
  • the material may be a metal or a semiconductor material.
  • the substrate 1 made of silicon and the light-emitting unit as a whole can be called a light-emitting substrate. It can be understood that in the array substrate provided by the embodiment of the present application, the substrate of the light-emitting unit and the substrate of the driving unit are shared. , thereby saving a layer of substrate, eliminating the bonding process between the light-emitting unit and the driving backplane, and also eliminating the process of removing the substrate of the light-emitting unit after the bonding process.
  • the material of the cover plate 11 may be glass, or the material of the cover plate 11 may be light-transmitting resin.
  • an adhesive layer 10 is further provided between the cover plate 11 and the array substrate.
  • the material of the adhesive layer 10 may be photo-curing glue.
  • the light-emitting device may be used as a backlight device, or may also be used as a display device.
  • the display device provided by the embodiment of the present application includes the array substrate mentioned above.
  • the light-emitting subunit in the array substrate is located on one side of the substrate 1.
  • the driving unit 9 is located on the side of the substrate 1 away from the driving unit 9 and emits light. At least partial areas of the subunits are in direct contact with the substrate 1 .
  • the light-emitting unit can be directly prepared on the substrate 1, which shortens the preparation cycle, avoids the problem of reduced preparation efficiency caused by the use of massive transfer technology, and avoids the need for bonding between the light-emitting unit and the driving unit. Damage to the drive unit caused by the combined technology is improved, the yield rate of the display device is improved, and the production cost is reduced.
  • substrate 1 As shown in Figure 7; wherein substrate 1 may be a silicon substrate.
  • the semiconductor film 20 may include a first sub-film, a second sub-film and a third sub-film, the material of the first sub-film may include an N-type semiconductor material, and the material of the third sub-film may include a P-type semiconductor material, The material of the second sub-thin film may include quantum wells.
  • the semiconductor film 20 is deposited on the substrate 1 using an epitaxial growth method.
  • the specific structure and circuit design of the above-mentioned driving unit 9 are not limited here, and can be determined according to the electrical requirements of the product.
  • the driving unit may include a driving circuit.
  • the driving circuit shown in FIG. 14 includes three transistors and a capacitor.
  • it may also be a driving circuit of other types or structures, which is not limited here.
  • the transistor 5 may be a thin film transistor (TFT) or a metal oxide semiconductor transistor (MOS).
  • TFT thin film transistor
  • MOS metal oxide semiconductor transistor
  • the epitaxial layer 2 may also include a transition sub-layer located between the substrate 1 and the first sub-layer 21 to improve the adhesion between the substrate 1 and the first sub-layer 21 .
  • the embodiment of the present application provides a method for preparing an array substrate.
  • the epitaxial layer 2 can be directly placed on the substrate 1 so that the substrate of the light-emitting unit and the substrate of the driving unit are shared, thereby saving money.
  • a layer of substrate is eliminated, and the bonding process of the epitaxial layer in the light-emitting unit and the driving backplane is omitted. It also eliminates the process of removing the substrate of the light-emitting unit after the bonding process, avoiding the use of massive transfer technology. It also avoids the problem of reduced preparation efficiency and avoids damage to the driving unit caused by the bonding process between the light-emitting unit and the driving unit, shortens the preparation cycle, improves the yield of the array substrate, and reduces the cost.
  • step S902 after step S902, forming the semiconductor film 20 on one side of the substrate 1, and before step S903, forming the driving unit 9 on the side of the substrate 1 away from the semiconductor film 20, the method also includes:
  • the material of the protective layer 201 may be photoresist.
  • a protective layer 201 as shown in FIG. 8 is first formed on the semiconductor film 20, and then the driving unit 9 is prepared on the other side of the substrate 1 to prevent The semiconductor film 20 is damaged during the preparation of the driving unit 9 .
  • the protective layer 201 is removed to further pattern the semiconductor film 20 .
  • the semiconductor film 20 since the process of forming the semiconductor film 20 requires high-temperature conditions, and the high-temperature conditions will cause damage to the driving unit 9, the semiconductor film 20 is formed first, and then the driving unit 9 is formed. In addition, in practical applications, if After forming the semiconductor film 20, it is directly patterned to obtain the epitaxial layer 2, and then the driving unit 9 is formed. In the process of forming the driving unit 9, precise alignment requirements are required to facilitate the subsequent driving unit and epitaxial layer. An electrical connection with a good temperature requires very high alignment accuracy of the device, and since the silicon substrate itself is opaque, it is difficult to achieve during the actual preparation process.
  • the method further includes:
  • Step S9022 Form the first through hole W1 and the second through hole W2 as shown in Figure 9 on the substrate 1;
  • Step S9023 Fill the first through hole W1 and the second through hole W2 with conductive parts respectively; wherein, the conductive part in the first through hole W1 and the conductive part in the second through hole W2 are electrically connected to the driving unit 9 respectively.
  • the material of the conductive part may be copper (Cu) or tungsten (W).
  • the area defined by the orthographic projection of the outer contour of the first through hole W1 on the substrate 1 is located within the orthographic projection of the epitaxial layer 2 on the substrate 1 .
  • the first The conductive portion in the through hole W1 serves as the first wiring 6 electrically connected to the epitaxial layer 2 , and the first wiring 6 is in direct contact with a partial area of the epitaxial layer 2 .
  • the driving unit is formed after filling the first through hole W1 and the second through hole W2 with conductive parts respectively in step S9023.
  • the conductive pattern needs to be accurately aligned so that The driving unit is electrically connected to the conductive portion in the first through hole W1 and the conductive portion in the second through hole W2 respectively.
  • the drain electrode 55 of the transistor 5 in the driving unit 9 is electrically connected to the conductive portion in the second through hole W2.
  • the conductive portions filled in the first through hole W1 and the second through hole W2 can be drawn from the side of the substrate 1 close to the driving unit 9 It is directly observed, so the precise alignment process at this time is easy to achieve and the difficulty is low.
  • the method further includes:
  • the insulating layer 3 covers a partial area of the surface of the epitaxial layer 2 away from the substrate 1 , covers the side of the epitaxial layer 2 , and also covers a partial area of the substrate 1 .
  • the insulating layer 3 3 exposes a partial area of the surface of the epitaxial layer 2 away from the substrate 1 and exposes the conductive portion in the second through hole W2.
  • the method further includes:
  • S9042 Form a conductive layer.
  • the conductive layer is in direct contact with a part of the surface of the epitaxial layer 2 away from the substrate 1, and a part of the conductive layer is in direct contact with the conductive part in the second through hole W2.
  • the conductive layer is in direct contact with the second through hole W2.
  • the conductive portion in the through hole W2 serves as the second trace 7 electrically connected to the epitaxial layer 2 .
  • the first wiring 6 is electrically connected to the common electrode (Vcom) in the driving unit 9
  • the second wiring 7 is electrically connected to the drain of the transistor 5 in the driving unit 9 .
  • the common electrode is not drawn in the drawings provided in the embodiments of the present application. In actual applications, the common electrode may be disposed on one of the multi-layer metal layers (M1-M5) of the driving unit.
  • the first wiring 6 may be a cathode
  • the second wiring 7 may be an anode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请提供了一种阵列基板及其制备方法、显示装置，该阵列基板包括：衬底；驱动单元，设置在衬底的一侧；发光单元，包括至少一个发光子单元，设置在衬底背离所述驱动单元的一侧，发光单元通过贯穿衬底的走线和驱动单元电连接，且各发光子单元的至少部分区域与衬底直接接触。该阵列基板中的发光单元和驱动单元分别位于衬底的两侧，且发光子单元的至少部分区域与衬底直接接触。在制备该阵列基板的过程中，能够直接将发光单元制备在衬底上，避免采用巨量转移技术造成的制备效率降低的问题，也避免了发光单元与驱动单元在键合技术之后的工艺中对驱动单元造成的损伤，降低了制备工艺难度，缩短了制备周期，提高阵列基板的良率，降低了成本。

Description

阵列基板及其制备方法、显示装置 技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示装置。
背景技术
随着显示技术的快速发展，硅基发光二极管(LED)微显示产品由于其具有自发光、轻薄、响应速度快、耐高温、亮度高和寿命长的特点，成为新的研究热点。
目前，硅基发光二极管微显示产品通过将驱动背板与硅基发光二极管芯片键合在一起，再去除发光二极管芯片的硅基衬底的方式制备，然而，在去除发光二极管芯片的硅基衬底的过程中，极易损坏驱动背板中的驱动电路，从而降低了显示产品的良率，降低显示效果。
发明内容
本申请的实施例采用如下技术方案：
第一方面，本申请的实施例提供了一种阵列基板，包括：
衬底；
驱动单元，设置在所述衬底的一侧；
发光单元，包括至少一个发光子单元，设置在所述衬底背离所述驱动单元的一侧，所述发光单元通过贯穿所述衬底的走线和所述驱动单元电连接，且各所述发光子单元的至少部分区域与所述衬底直接接触。
在本申请的一些实施例中，所述阵列基板包括第一走线和第二走线，所述发光子单元包括外延层；所述第一走线和所述第二走线分别与所述外延层电连接，且所述第一走线和所述第二走线分别与所述驱动单元电连接；
其中，所述外延层的至少部分区域与所述衬底直接接触。
在本申请的一些实施例中，所述外延层包括位于所述衬底上依次设置的过渡子层、第一子层、第二子层和第三子层；
其中，所述过渡子层的至少部分区域与所述衬底直接接触。
在本申请的一些实施例中，所述第一走线和所述第二走线中至少一个走线的至少部分区域穿过所述衬底且延伸至所述衬底上设置所述驱动单元的一侧，并与所述驱动单元电连接。
在本申请的一些实施例中，所述发光单元包括一个所述发光子单元，所述衬底具有第一通孔和第二通孔，所述第一走线的至少部分区域位于所述第一通孔中，所述第二走线的至少部分区域位于所述第二通孔中。
在本申请的一些实施例中，所述第一走线位于所述第一通孔中，所述第二走线的一部分区域位于所述外延层远离所述衬底的一侧，所述第二走线的另一部分区域位于所述第二通孔中；
所述发光子单元包括第一电极和第二电极，所述第一走线的部分区域作为所述第一电极，所述第二电极位于所述外延层远离所述衬底的一侧，所述第二电极与所述第二走线连接。
在本申请的一些实施例中，所述外延层包括位于所述衬底上依次设置的第一子层、第二子层和第三子层；
所述第一走线的一部分区域位于所述第一通孔中，所述第一走线的另一部分区域位于所述第一子层远离所述衬底的一侧，所述第二走线的一部分区域位于所述第三子层远离所述衬底的一侧，所述第二走线的另一部分区域位于所述第二通孔中；
所述发光子单元包括第一电极和第二电极，所述第一电极位于所述第一子层远离所述衬底的一侧、且分别与所述第二子层和所述第三子层绝缘设置，所述第二电极位于所述第三子层远离所述衬底的一侧，所述第一电极与所述第一走线电连接，所述第二电极与所述第二走线电连接。
在本申请的一些实施例中，所述外延层包括位于所述衬底上依次设置的第一子层、第二子层和第三子层；
所述第一走线位于所述第一通孔中，所述第二走线的一部分区域位于所述第三子层与所述衬底之间、且分别与所述第一子层和所述第二子层绝缘设置，所述第二走线的另一部分区域位于所述第二通孔中；
所述发光子单元包括第一电极和第二电极，所述第一走线的部分区 域作为所述第一电极，所述第二电极位于所述衬底与所述第三子层之间、且分别与所述第一子层和所述第二子层绝缘设置，所述第二电极与所述第二走线电连接。
在本申请的一些实施例中，所述发光单元包括多个所述发光子单元，所述衬底具有第一通孔和第二通孔；
同一所述发光单元中的各所述发光子单元串联设置；同一所述发光单元中的一个所述发光子单元的所述第一走线位于所述第一通孔中，同一所述发光单元中的另一个所述发光子单元的所述第二走线的部分区域位于所述第二通孔中。
在本申请的一些实施例中，所述衬底的材料包括硅。
第二方面，本申请的实施例提供了一种显示装置，包括盖板以及如前文所述的阵列基板，所述盖板位于所述阵列基板的衬底远离所述驱动单元的一侧。
第三方面，本申请的实施例提供了一种阵列基板的制备方法，所述方法包括：
提供衬底；
在所述衬底的一侧上形成半导体薄膜；
在所述衬底远离所述半导体薄膜的一侧上形成驱动单元；
对所述半导体薄膜进行图案化处理，得到外延层。
在本申请的一些实施例中，所述在所述衬底的一侧上形成半导体薄膜之后，且在所述衬底远离所述半导体薄膜的一侧上形成驱动单元之前，所述方法还包括：
在所述半导体薄膜上形成保护层。
在本申请的一些实施例中，所述在所述衬底远离所述半导体薄膜的一侧形成驱动单元之后，且在所述对所述半导体薄膜进行图案化处理，得到外延层之前，所述方法还包括：
去除所述保护层。
在本申请的一些实施例中，所述在所述半导体薄膜上形成保护层之后，且在所述衬底远离所述半导体薄膜的一侧形成驱动单元之前，所述方法还包括：
在所述衬底上形成第一通孔和第二通孔；
分别在所述第一通孔和所述第二通孔内填充导电部；其中，所述第一通孔内的所述导电部和所述第二通孔内的所述导电部分别与所述驱动单元电连接。
在本申请的一些实施例中，所述第一通孔的外轮廓在所述衬底上的正投影圈定的区域位于所述外延层在所述衬底上的正投影以内，所述第一通孔内的所述导电部作为与所述外延层电连接的第一走线，所述第一走线与所述外延层的部分区域直接接触。
在本申请的一些实施例中，所述对所述半导体薄膜进行图案化处理，得到外延层之后，所述方法还包括：
形成绝缘层；其中，所述绝缘层覆盖所述外延层远离所述衬底的表面的部分区域、覆盖所述外延层的侧面、且还覆盖所述衬底的部分区域，所述绝缘层暴露出所述外延层远离所述衬底一侧表面的部分区域、且暴露出所述第二通孔内的所述导电部。
在本申请的一些实施例中，所述形成所述绝缘层之后，所述方法还包括：
形成导电层，所述导电层与所述外延层远离所述衬底一侧的表面的部分区域直接接触、且所述导电层的部分区域与所述第二通孔内的所述导电部直接接触，所述导电层与所述第二通孔内的所述导电部作为与所述外延层电连接的第二走线。
上述说明仅是本申请技术方案的概述，为了能够更清楚了解本申请的技术手段，而可依照说明书的内容予以实施，并且为了让本申请的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。
附图说明
为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1-图5为本申请的实施例提供的五种阵列基板的结构示意图；
图6为本申请的实施例提供的一种阵列基板的制备方法流程图；
图7-图12为本申请的实施例提供的一种阵列基板的制备方法的中间结构示意图；
图13为本申请的实施例提供的一种显示装置的结构示意图；
图14为本申请的实施例提供的一种驱动电路的结构示意图。
具体实施例
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在图中，为了清晰，可能夸大了区域和层的厚度。在图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本申请的示意性图解，并非一定是按比例绘制。
在本申请的实施例中，采用“第一”、“第二”、“第三”等字样对功能和作用基本相同的相同项或相似项进行区分，仅为了清楚描述本申请实施例的技术方案，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上；术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的机或元件必须具有特定的方位、以特定 的方位构造和操作，因此不能理解为对本申请的限制。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例”、“一些实施例”、“示例性实施例”、“示例”、“特定示例”或“一些示例”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本申请的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
硅基发光二极管(Light Emitting Diode，LED)微显示技术与目前的半导体工艺兼容，适宜于大批量生产，相比于LCOS显示技术与DLP微显示技术，它不需要背光源，结构比较轻薄，光学系统设计简单，响应速度较快；相比于有机发光二极管(OrganicLight Emitting Diode，OLED)微显示技术，它具有亮度高、耐高温、寿命长等优点。其中，DLP(LiquidCrystalonSilicon)是一种硅基液晶显示技术，DLP(Digital Light Processing)是一种数字光处理显示技术，具体介绍可以参考相关技术。
目前，硅基发光二极管微显示产品大多基于驱动背板和位于硅基衬底上阵列排布的发光二极管芯片制备，两者之间通过介质金属层实现键合，在驱动背板和发光二极管芯片键合的过程中，对键合精度要求非常高，尤其对于高PPI(Pixels Per Inch，像素密度)的显示产品，当前的对位设备很难实现精准对位。另外，在键合完成之后，还需要去除发光二极管芯片的硅基衬底，去除硅基衬底的工艺过程中会使用到化学试剂，例如氟化氢(HF)，这些化学试剂会对驱动背板中的电路造成腐蚀和损坏，从而降低显示产品的良率，降低显示效果。
基于此，本申请的实施例提供了一种阵列基板，参考图1-图5所示，包括：
衬底1；
驱动单元9，设置在衬底1的一侧；
发光单元，包括至少一个发光子单元，设置在衬底1背离驱动单元9的一侧，发光单元通过贯穿衬底的走线和驱动单元9电连接，且各发光子单元的至少部分区域与衬底1直接接触。
在示例性的实施例中，上述衬底1可以为硅衬底。
在示例性的实施例中，衬底中具有多个贯穿的孔，至少部分走线的部分区域从衬底的孔中穿过，以连接位于衬底一侧的发光单元和位于衬底另一侧的驱动单元。
这里对于上述驱动单元9中的具体结构和电路设计不进行限定，具体可以根据产品的电性需求确定。
示例性的，驱动单元可以包括驱动电路，例如，图14中所示的包括三个晶体管一个电容的电路，当然，还可以是其它类型的驱动电路，这里不进行限定。
示例性的，驱动单元可以包括电容4和晶体管5。
示例性的，晶体管5可以为薄膜晶体管(TFT)或金属氧化物半导体晶体管(MOS)。
结合图14和图1所示，材料为硅的衬底和驱动单元整体可以称为驱动背板，本申请的实施例提供的驱动背板的类型可以为1P6M、1P5M或1P8M，其中，以1P6M型的驱动背板为例，其包括了1层Poly-Si层和6层金属层，Poly-Si层用于制备晶体管的有源层，6层金属层共同用于形成导电图案。
另外，需要说明的是，材料为硅的衬底和发光单元整体可以称为发光基板，可以理解，本申请的实施例提供的阵列基板中，发光单元的衬底和驱动单元的衬底共用，从而节省了一层衬底，且省去了发光单元与驱动背板的键合工艺，还省去了在键合工艺之后去除发光单元的衬底的工艺。
在示例性的实施例中，同一发光单元中各发光子单元的发光颜色可以相同；或者，同一发光单元中各发光子单元的发光颜色可以不同。
在示例性的实施例中，同一发光单元中相邻发光子单元之间可以设置绝缘材料，以避免相邻两个发光子单元之间发生电信号干扰。
示例性的，在同一发光单元中各发光子单元的发光颜色相同的情况下，相邻发光子单元之间可以设置透光材料，透光材料的种类可以根据实际对折射率的需求确定，以提高出光效率。
示例性的，在同一发光单元中各发光子单元的发光颜色不同的情况下，相邻发光子单元之间可以设置遮光层，以避免不同颜色的光线之间发生混色的问题。
示例性的，发光子单元可以包括外延层2，具体的，外延层2可以包括第一子层21、第二子层22和第三子层23，第一子层21可以为半导体子层，第三子层23可以为半导体子层，第二子层22可以为量子阱子层(MQW)，其中，第一子层21和第三子层23的半导体类型相反，例如，第一子层21可以为N型半导体子层，第三子层23可以为P型半导体子层，其中，N型半导体子层客体包括N型氮化镓(N-GaN)，P型半导体子层可以包括P型氮化镓(P-GaN)。需要说明的是，这里的外延层的含义为广义上的外延层，其不仅仅包括第一子层21、第二子层22和第三子层23，还可以包括用于提高半导体材料在衬底上的外延生长性能和质量的其它膜层，例如过渡子层。
在示例性的实施例中，上述发光子单元可以用于形成Mini LED(Mini Light Emitting Diode，次毫米发光二极管)或Micro LED(Micro Light Emitting Diode，微型发光二极管)。其中，Mini LED的尺寸范围为100μm-300μm，Micro LED的尺寸范围为0μm-100μm。
在示例性的实施例中，各发光子单元的至少部分区域与衬底1直接接触包括但不限于以下情况：
参考图1、图2、图4所示，各发光子单元靠近衬底1的一侧的表面的部分区域与衬底1直接接触；
参考图3所示，各发光子单元靠近衬底1的一侧的表面的全部区域与衬底1直接接触；
参考图5所示，对于左侧第一个发光子单元，各发光子单元靠近衬底1的一侧的表面的部分区域与衬底1直接接触；对于另外两个发光子单元，其靠近衬底1的一侧的表面的全部区域与衬底1直接接触。
本申请提供了一种阵列基板，该阵列基板包括：衬底1；驱动单元9，设置在衬底1的一侧；发光单元，包括至少一个发光子单元，设置在衬底1背离驱动单元9的一侧，发光单元和驱动单元9电连接，且各发光子单元的至少部分区域与衬底1直接接触。该阵列基板中的发光子单元位于衬底1的一侧，驱动单元9位于衬底1背离驱动单元9的一侧，且发光子单元的至少部分区域与衬底1直接接触。在制备该阵列基板的过程中，能够直接将发光单元制备在衬底1上，缩短了制备周期，避免采用巨量转移技术造成的制备效率降低的问题，也避免了发光单元与驱动单元在键合技术之后的工艺中对驱动单元造成的损伤，提高阵列基板的良率，降低了成本。
在本申请的一些实施例中，参考图1-图5所示，阵列基板包括第一走线6和第二走线7，发光子单元包括外延层2；第一走线6和第二走线7分别与外延层2电连接，且第一走线6和第二走线7分别与驱动单元9电连接；其中，外延层2的至少部分区域与衬底1直接接触。
在示例性的实施例中，第一走线6与驱动单元9中的公共电极(Vcom)电连接，第二走线7与驱动单元9中的晶体管5电连接。公共电极并未在本申请的实施例提供的附图中绘制出来，在实际应用中，公共电极可以设置在驱动单元的多层金属层中的其中一层上。
需要说明的是，在本申请的实施例提供的附图中，以发光子单元仅包括外延层2为例进行说明，在实际应用中，发光子单元还可以包括其它结构和部件，具体可以参考相关技术，这里不再赘述。
在实际应用中，可以采用气相外延法直接在衬底1的一侧沉积生长半导体薄膜，再经过图案化处理之后得到外延层2。
在本申请的实施例中，通过设置外延层2位于衬底1的一侧，驱动单元9位于衬底1背离驱动单元9的一侧，且外延层2的至少部分区域与衬底1直接接触。在制备该阵列基板的过程中，能够直接将外延层2沉积在衬底1的一侧，将驱动单元9制备在衬底1背离驱动单元9的一侧，缩短了制备周期，避免采用巨量转移技术造成的制备效率降低的问题，也避免了发光单元与驱动单元在键合技术之后的工艺中对驱动单 元造成的损伤，提高阵列基板的良率，降低了成本。
在本申请的一些实施例中，外延层2包括位于衬底上依次设置的过渡子层、第一子层21、第二子层22和第三子层23；其中，过渡子层的至少部分区域与衬底1直接接触。
在示例性的实施例中，过渡子层的材料可以为半导体材料，在沉积第一子层21之前，通过沉积一层过渡子层，以提高第一子层21在衬底1上的粘附力，提高外延层2的可靠性。其中，过渡子层的材料需要与第一子层21的材料有一定程度的匹配性，过渡子层的材料具体可以根据第一子层的材料确定。
示例性的，过渡子层可以为单层结构的膜层，或者，过渡子层可以为多层结构的膜层。
在第一子层与衬底之间设置过渡子层的情况下，过渡子层与衬底直接接触。
在本申请的一些实施例中，参考图1-图5所示，第一走线6和第二走线7中至少一个走线的至少部分区域穿过衬底1且延伸至衬底1上设置驱动单元9的一侧，并与驱动单元9电连接。
示例性的，第一走线6可以与发光子单元的阴极电连接，第二走线7可以与发光子单元的阳极电连接。
示例性的，参考图1、图2和图4所示，第一走线6穿过衬底1延伸至衬底1上设置驱动单元9的一侧并与驱动单元9直接接触，第二走线7的部分区域穿过衬底1并延伸至衬底1上设置驱动单元9的一侧与驱动单元9电连接。
示例性的，参考图3所示，第一走线6的部分区域穿过衬底1并延伸至衬底1上设置驱动单元9的一侧与驱动单元9电连接，第二走线7的部分区域穿过衬底1并延伸至衬底1上设置驱动单元9的一侧与驱动单元9电连接。
示例性的，参考图5所示，左侧的第一走线6穿过衬底1并延伸至衬底1上设置驱动单元9的一侧与驱动单元9电连接，右侧的第二走线7的部分区域穿过衬底1并延伸至衬底1上设置驱动单元9的一侧与驱 动单元9电连接；其中，位于中间区域的两个标记6/7的走线指的是：由于相邻的三个发光子单元串联设置，该走线既可以作为前一个发光子单元的第一走线6，又可以作为后一个发光子单元的第二走线7。
需要说明的是，在本申请的实施例中，用于电连接驱动单元和发光单元的各走线的至少部分区域位于衬底上设置的通孔中，走线穿过衬底上的通孔将位于衬底一侧驱动单元和位于衬底另一侧的发光单元电连接在一起。
在示例性的实施例中，对于图1-图4中所示的阵列基板，同一发光单元中与各发光子单元电连接的电极，例如阴极，可以共用。
示例性的，同一发光单元中与各发光子单元电连接的阴极在与驱动电极9电连接之前可以先通过一个导电结构电连接在一起。
在示例性的实施例中，发光子单元还包括第一电极和第二电极，第一电极可以为阴极，第二电极可以为阳极，在本申请的实施例提供的附图中，均未绘制出第一电极和第二电极的位置。
在本申请的一些实施例中，参考图1-图4所示，发光单元包括一个发光子单元，衬底1具有第一通孔和第二通孔，第一走线6的至少部分区域位于第一通孔中，第二走线7的至少部分区域位于第二通孔中。
在本申请的一些实施例中，参考图1和图2所示，第一走线6位于第一通孔中，第二走线7的一部分区域位于外延层2远离衬底1的一侧，第二走线7的另一部分区域位于第二通孔中；
发光子单元包括第一电极和第二电极，第一走线6的部分区域作为第一电极，第二电极位于外延层2远离衬底1的一侧，第二电极与第二走线7连接。此时，发光子单元可以称作垂直结构的发光子单元。
在示例性的实施例中，第一走线6中作为第一电极的部分在衬底1上的正投影的面积大于第一走线6中其它部分在衬底1上的正投影的面积，这样，能够使得第一走线6中作为第一电极的部分与外延层2之间有充足的接触面积，提高导电效果。
在本申请的一些实施例中，参考图3所示，外延层2包括位于衬底1上依次设置的第一子层21、第二子层22和第三子层23；第一走线6 的一部分区域位于第一通孔中，第一走线6的另一部分区域位于第一子层21远离衬底1的一侧，第二走线7的一部分区域位于第三子层23远离衬底1的一侧，第二走线7的另一部分区域位于第二通孔中。发光子单元包括第一电极和第二电极，第一电极位于第一子层21远离衬底1的一侧、且分别与第二子层22和第三子层23绝缘设置，第二电极位于第三子层23远离衬底1的一侧，第一电极与第一走线6电连接，第二电极与第二走线7电连接。此时，发光子单元可以称作正装结构的发光子单元。
需要说明的是，在本申请的实施例中，诸如“一部分，另一部分”类似的描述不是限定某个结构仅具有两部分，在实际应用中，其还可以包括第三部分，第四部分，诸如“一个，另一个”类似的描述不是限定某个结构仅具有两个，其还可以包括第三个，第四个，这里仅做出说明。
在本申请的一些实施例中，参考图4所示，外延层2包括位于衬底1上依次设置的第一子层21、第二子层22和第三子层23；第一走线6位于第一通孔中，第二走线7的一部分区域位于第三子层23与衬底1之间、且分别与第一子层21和第二子层22绝缘设置，第二走线7的另一部分区域位于第二通孔中。
发光子单元包括第一电极和第二电极，第一走线6的部分区域作为第一电极，第二电极位于衬底1与第三子层23之间、且分别与第一子层21和第二子层22绝缘设置，第二电极与第二走线7电连接。此时，发光子单元可以称作倒装结构的发光子单元。
在示例性的实施例中，第一走线6中作为第一电极的部分在衬底1上的正投影的面积大于第一走线6中其它部分在衬底1上的正投影的面积，这样，能够使得第一走线6中作为第一电极的部分与外延层2之间有充足的接触面积，提高导电效果。
需要说明的是，在实际应用中，阵列基板还包括绝缘层3，对于垂直结构、正装结构和倒装结构三种不同类型的发光子单元，绝缘层3的设置位置存在差异，本申请的实施例中提供的附图中提供了绝缘层3的设置位置的示例，但不作为对绝缘层3的限定，具体可以根据实际需 求并参考相关技术中确定。
在本申请的一些实施例中，参考图5所示，衬底1具有第一通孔和第二通孔，发光单元包括多个发光子单元，同一发光单元中的各发光子单元串联设置；同一发光单元中的一个发光子单元的第一走线6位于第一通孔中，同一发光单元中的另一个发光子单元的第二走线7的部分区域位于第二通孔中。
图5中各发光子单元的电极的设置位置可以参考前文中各结构的电极的位置，这里不进行限定，具体可以根据实际需求确定。在示例性的实施例中，当同一发光单元中的各发光子单元串联设置时，同一发光单元中相邻的两个发光子单元之间设置有绝缘层3(例如，图5中相邻两个外延层2之间的区域设置有绝缘层)，且至少存在一个电极设置在绝缘层3远离衬底1的一侧。
在本申请的一些实施例中，衬底1的材料包括硅。
在本申请的实施例中，结合图14和图1所示，材料为硅的衬底和驱动单元整体可以称为驱动背板，本申请的实施例提供的驱动背板的类型可以为1P6M、1P5M或1P8M，其中，以1P6M型的驱动背板为例，其包括了1层Poly-Si层和6层金属层，Poly-Si层用于制备晶体管的有源层，6层金属层共同用于形成导电图案，在本申请的实施例提供的附图中，6层金属按照制备先后顺序依次标记为M1、M2、M3、M4、M5、M6，金属层之间设置有绝缘层，且金属层之间的电连接可以通过填充在过孔Via中的导电材料实现。
另外，示例性的，可以在第一层金属层M1上制备如图14中所示的第一控制信号线G1和第二控制信号线G2，可以在第二层金属层M2上制备第一电源信号线VDD，可以在第三层金属层M3上制备数据线线Data，可以在第五层金属层M5上制备第二电源信号线VSS。
示例性的，晶体管可以包括MOS管，MOS管可以包括DMOS(Double-diffused Metal Oxide Semiconductor，双扩散金属氧化物半导体)管和CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)管。
示例性的，阵列基板包括如图1中所示的深N阱8(Deep N-Well，DNW)，MOS管5位于深N阱8所隔离出的空间内，MOS管5具体包括栅极51、有源层52、源极53、轻掺杂源极54、漏极55、轻掺杂漏极56和中压阱(Middle Voltage Well，MV Well)，MOS管5的具体结构和工作原理可以参考相关技术，这里不再赘述。
示例性的，电容4包括第一极和第二极，这里对于电容的第一极和第二极的具体材料不进行限定，示例性的，其材料可以为金属或半导体材料。
另外，需要说明的是，材料为硅的衬底1和发光单元整体可以称为发光基板，可以理解，本申请的实施例提供的阵列基板中，发光单元的衬底和驱动单元的衬底共用，从而节省了一层衬底，且省去了发光单元与驱动背板的键合工艺，还省去了在键合工艺之后去除发光单元的衬底的工艺。
本申请的实施例提供了一种显示装置，参考图13所示，包括盖板11以及如前文的阵列基板，盖板11位于阵列基板的衬底1远离驱动单元9的一侧。
在示例性的实施例中盖板11的材料可以为玻璃，或者，盖板11的材料可以为透光树脂。
在示例性的实施例中，盖板11和阵列基板之间还设置有粘结层10，例如，粘结层10的材料可以为光固化胶。
在示例性的实施例中，该发光装置可以用作背光装置，或者，也可以用作显示装置。
在示例性的实施例中，该发光装置可以为Mini-LED发光装置；或者，该发光装置也可以为Micro-LED发光装置。
本申请的实施例提供的显示装置包括前文所述的阵列基板，该阵列基板中的发光子单元位于衬底1的一侧，驱动单元9位于衬底1背离驱动单元9的一侧，且发光子单元的至少部分区域与衬底1直接接触。在制备该阵列基板的过程中，能够直接将发光单元制备在衬底1上，缩 短了制备周期，避免采用巨量转移技术造成的制备效率降低的问题，也避免了发光单元与驱动单元在键合技术之后的工艺中对驱动单元造成的损伤，提高显示装置的良率，降低了生产成本。
本申请的实施例提供了一种阵列基板的制备方法，参考图6所述，该方法包括：
S901、提供如图7所示的衬底1；其中，衬底1可以为硅衬底。
S902、在衬底1的一侧上形成半导体薄膜20；
示例性的，半导体薄膜20可以包括第一子薄膜、第二子薄膜和第三子薄膜，第一子薄膜的材料可以包括N型半导体材料，第三子薄膜的材料可以包括P型半导体材料，第二子薄膜的材料可以包括量子阱。
在实际应用中，半导体薄膜20采用外延生长法沉积在衬底1上。
S903、如图9所示，在衬底1远离半导体薄膜20的一侧上形成驱动单元9；
这里对于上述驱动单元9中的具体结构和电路设计不进行限定，具体可以根据产品的电性需求确定。
示例性的，驱动单元可以包括驱动电路，例如，图14中所示的驱动电路包括三个晶体管和一个电容，当然，还可以是其它类型或其它结构的驱动电路，这里不进行限定。
示例性的，驱动单元可以包括电容4和晶体管5。
示例性的，晶体管5可以为薄膜晶体管(TFT)或金属氧化物半导体晶体管(MOS)。
S904、对半导体薄膜20进行图案化处理，得到如图11所示的外延层2。
外延层2可以包括第一子层21、第二子层22和第三子层23，第一子层21可以为半导体子层，第三子层23可以为半导体子层，第二子层22可以为量子阱子层(MQW)，其中，第一子层21和第三子层23的半导体类型相反，例如，第一子层21可以为N型半导体子层，第三子层23可以为P型半导体子层，其中，N型半导体子层客体包括N型氮 化镓(N-GaN)，P型半导体子层可以包括P型氮化镓(P-GaN)。
另外，外延层2还可以包括位于衬底1与第一子层21之间的过渡子层，以提高衬底1与第一子层21之间的粘附力。
本申请的实施例提供的阵列基板的制备方法，在制备该阵列基板的过程中，能够直接将外延层2在衬底1上，使得发光单元的衬底和驱动单元的衬底共用，从而节省了一层衬底，且省去了发光单元中的外延层与驱动背板的键合工艺，还省去了在键合工艺之后去除发光单元的衬底的工艺，避免采用巨量转移技术造成的制备效率降低的问题，也避免了发光单元与驱动单元在键合技术之后的工艺中对驱动单元造成的损伤，缩短了制备周期，提高阵列基板的良率，降低了成本。
在本申请的一些实施例中，步骤S902、在衬底1的一侧上形成半导体薄膜20之后，且步骤S903、在衬底1远离半导体薄膜20的一侧上形成驱动单元9之前，该方法还包括：
S9021、在半导体薄膜上形成如图8所示的保护层201。
在示例性的实施例中，保护层201的材料可以为光刻胶。
在本申请的一些实施例中，步骤S903、在衬底1远离半导体薄膜20的一侧形成驱动单元9之后，且步骤S904、在对半导体薄膜20进行图案化处理，得到外延层2之前，该方法还包括：
步骤S9031、去除保护层201。
在本申请的实施例中，在形成半导体薄膜20之后，先在半导体薄膜20上形成如图8所示的保护层201，然后再在衬底1的另一侧上制备驱动单元9，以防止在制备驱动单元9的过程中对半导体薄膜20造成损伤，在在衬底1远离半导体薄膜20的一侧形成驱动单元9之后，再去除保护层201，以进一步对半导体薄膜20进行图案化处理。
需要说明的是，由于形成半导体薄膜20的过程需要高温条件，且该高温条件会对驱动单元9造成损坏，故而先形成半导体薄膜20，再形成驱动单元9，另外，在实际应用中，若在形成半导体薄膜20之后，直接对其进行图案化处理得到外延层2，再形成驱动单元9，则在形成驱动单元9的过程中，需要精准的对位要求，以便于后续的驱动单元与 外延层有良好温度的电性连接，这对设备的对位精度要求非常高，且由于硅衬底本身不透明，在实际制备过程中难以实现，故而本申请的实施例采用在形成半导体薄膜20之后，形成保护层201保护半导体薄膜20，再形成驱动单元9，最后去除保护层201后再对半导体薄膜20进行图案化处理，从而省去了发光单元中的外延层2与驱动背板的键合工艺，还省去了在键合工艺之后去除发光单元的衬底的工艺，避免采用巨量转移技术造成的制备效率降低的问题，也避免了发光单元与驱动单元在键合技术之后的工艺中对驱动单元造成的损伤，降低了制备工艺的难度，缩短了制备周期，提高阵列基板的良率，降低了成本。
在本申请的一些实施例中，步骤S9021、在半导体薄膜20上形成保护层201之后，且步骤S903、在衬底1远离半导体薄膜20的一侧形成驱动单元9之前，该方法还包括：
步骤S9022、在衬底1上形成如图9所示的第一通孔W1和第二通孔W2；
步骤S9023、分别在第一通孔W1和第二通孔W2内填充导电部；其中，第一通孔W1内的导电部和第二通孔W2内的导电部分别与驱动单元9电连接。
在示例性的实施例中，导电部的材料可以为铜(Cu)或钨(W)。
在本申请的一些实施例中，参考图12所示，第一通孔W1的外轮廓在衬底1上的正投影圈定的区域位于外延层2在衬底1上的正投影以内，第一通孔W1内的导电部作为与外延层2电连接的第一走线6，第一走线6与外延层2的部分区域直接接触。
需要说明的是，驱动单元在步骤S9023、分别在第一通孔W1和第二通孔W2内填充导电部之后形成，在形成驱动单元的过程中，需要进行导电图案的精准对准，以使得驱动单元分别与第一通孔W1中的导电部和第二通孔W2中的导电部电连接。例如，参考图10所示，驱动单元9中的晶体管5的漏极55与第二通孔W2中的导电部电连接。
在实际应用中，由于第一通孔W1和第二通孔W2贯穿衬底1，第一通孔W1和第二通孔W2内填充的导电部从衬底1靠近驱动单元9的 一侧可以直接观测到，故而此时的精准对准过程容易实现，且难度较低。
在本申请的一些实施例中，S904、对半导体薄膜20进行图案化处理，得到外延层2之后，该方法还包括：
S9041、形成绝缘层3；
在示例性的实施例中，参考图12所示，绝缘层3覆盖外延层2远离衬底1的表面的部分区域、覆盖外延层2的侧面、且还覆盖衬底1的部分区域，绝缘层3暴露出外延层2远离衬底1一侧表面的部分区域、且暴露出第二通孔W2内的导电部。
在本申请的一些实施例中，步骤S9041、形成绝缘层3之后，该方法还包括：
S9042、形成导电层，导电层与外延层2远离衬底1一侧的表面的部分区域直接接触、且导电层的部分区域与第二通孔W2内的导电部直接接触，导电层与第二通孔W2内的导电部作为与外延层2电连接的第二走线7。
在示例性的实施例中，第一走线6与驱动单元9中的公共电极(Vcom)电连接，第二走线7与驱动单元9中晶体管5的漏极电连接。公共电极并未在本申请的实施例提供的附图中绘制出来，在实际应用中，公共电极可以设置在驱动单元的多层金属层(M1-M5)中的其中一层上。
示例性的，第一走线6可以为阴极，第二走线7可以为阳极。
本申请的实施例提供的制备方法制备出的阵列基板的具体结构还可以参考前文中对阵列基板的结构的说明，另外，这里仅介绍与阵列基板的发明点相关的结构的制备方法，本申请的实施例提供的阵列基板中其它的结构和部件的制备方法可以参考相关技术，这里不再赘述。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (18)

  1. 一种阵列基板，其中，包括：
    衬底；
    驱动单元，设置在所述衬底的一侧；
    发光单元，包括至少一个发光子单元，设置在所述衬底背离所述驱动单元的一侧，所述发光单元通过贯穿所述衬底的走线和所述驱动单元电连接，且各所述发光子单元的至少部分区域与所述衬底直接接触。
  2. 根据权利要求1所述的阵列基板，其中，所述阵列基板包括第一走线和第二走线，所述发光子单元包括外延层；所述第一走线和所述第二走线分别与所述外延层电连接，且所述第一走线和所述第二走线分别与所述驱动单元电连接；
    其中，所述外延层的至少部分区域与所述衬底直接接触。
  3. 根据权利要求2所述的阵列基板，其中，所述外延层包括位于所述衬底上依次设置的过渡子层、第一子层、第二子层和第三子层；
    其中，所述过渡子层的至少部分区域与所述衬底直接接触。
  4. 根据权利要求2所述的阵列基板，其中，所述第一走线和所述第二走线中至少一个走线的至少部分区域穿过所述衬底且延伸至所述衬底上设置所述驱动单元的一侧，并与所述驱动单元电连接。
  5. 根据权利要求4所述的阵列基板，其中，所述发光单元包括一个所述发光子单元，所述衬底具有第一通孔和第二通孔，所述第一走线的至少部分区域位于所述第一通孔中，所述第二走线的至少部分区域位于所述第二通孔中。
  6. 根据权利要求5所述的阵列基板，其中，所述第一走线位于所述第一通孔中，所述第二走线的一部分区域位于所述外延层远离所述衬底的一侧，所述第二走线的另一部分区域位于所述第二通孔中；
    所述发光子单元包括第一电极和第二电极，所述第一走线的部分区域作为所述第一电极，所述第二电极位于所述外延层远离所述衬底的一侧，所述第二电极与所述第二走线连接。
  7. 根据权利要求5所述的阵列基板，其中，所述外延层包括位于 所述衬底上依次设置的第一子层、第二子层和第三子层；
    所述第一走线的一部分区域位于所述第一通孔中，所述第一走线的另一部分区域位于所述第一子层远离所述衬底的一侧，所述第二走线的一部分区域位于所述第三子层远离所述衬底的一侧，所述第二走线的另一部分区域位于所述第二通孔中；
    所述发光子单元包括第一电极和第二电极，所述第一电极位于所述第一子层远离所述衬底的一侧、且分别与所述第二子层和所述第三子层绝缘设置，所述第二电极位于所述第三子层远离所述衬底的一侧，所述第一电极与所述第一走线电连接，所述第二电极与所述第二走线电连接。
  8. 根据权利要求5所述的阵列基板，其中，所述外延层包括位于所述衬底上依次设置的第一子层、第二子层和第三子层；
    所述第一走线位于所述第一通孔中，所述第二走线的一部分区域位于所述第三子层与所述衬底之间、且分别与所述第一子层和所述第二子层绝缘设置，所述第二走线的另一部分区域位于所述第二通孔中；
    所述发光子单元包括第一电极和第二电极，所述第一走线的部分区域作为所述第一电极，所述第二电极位于所述衬底与所述第三子层之间、且分别与所述第一子层和所述第二子层绝缘设置，所述第二电极与所述第二走线电连接。
  9. 根据权利要求4所述的阵列基板，其中，所述发光单元包括多个所述发光子单元，所述衬底具有第一通孔和第二通孔；
    同一所述发光单元中的各所述发光子单元串联设置；同一所述发光单元中的一个所述发光子单元的所述第一走线位于所述第一通孔中，同一所述发光单元中的另一个所述发光子单元的所述第二走线的部分区域位于所述第二通孔中。
  10. 根据权利要求1-9中任一项所述的阵列基板，其中，所述衬底的材料包括硅。
  11. 一种显示装置，其中，包括盖板以及如权利要求1-10中任一项所述的阵列基板，所述盖板位于所述阵列基板的衬底远离所述驱动单元的一侧。
  12. 一种阵列基板的制备方法，其中，所述方法包括：
    提供衬底；
    在所述衬底的一侧上形成半导体薄膜；
    在所述衬底远离所述半导体薄膜的一侧上形成驱动单元；
    对所述半导体薄膜进行图案化处理，得到外延层。
  13. 根据权利要求12所述的制备方法，其中，
    所述在所述衬底的一侧上形成半导体薄膜之后，且在所述衬底远离所述半导体薄膜的一侧上形成驱动单元之前，所述方法还包括：
    在所述半导体薄膜上形成保护层。
  14. 根据权利要求13所述的制备方法，其中，所述在所述衬底远离所述半导体薄膜的一侧形成驱动单元之后，且在所述对所述半导体薄膜进行图案化处理，得到外延层之前，所述方法还包括：
    去除所述保护层。
  15. 根据权利要求13所述的制备方法，其中，所述在所述半导体薄膜上形成保护层之后，且在所述衬底远离所述半导体薄膜的一侧形成驱动单元之前，所述方法还包括：
    在所述衬底上形成第一通孔和第二通孔；
    分别在所述第一通孔和所述第二通孔内填充导电部；其中，所述第一通孔内的所述导电部和所述第二通孔内的所述导电部分别与所述驱动单元电连接。
  16. 根据权利要求15所述的制备方法，其中，所述第一通孔的外轮廓在所述衬底上的正投影圈定的区域位于所述外延层在所述衬底上的正投影以内，所述第一通孔内的所述导电部作为与所述外延层电连接的第一走线，所述第一走线与所述外延层的部分区域直接接触。
  17. 根据权利要求15所述的制备方法，其中，所述对所述半导体薄膜进行图案化处理，得到外延层之后，所述方法还包括：
    形成绝缘层；其中，所述绝缘层覆盖所述外延层远离所述衬底的表面的部分区域、覆盖所述外延层的侧面、且还覆盖所述衬底的部分区域，所述绝缘层暴露出所述外延层远离所述衬底一侧表面的部分区域、且暴 露出所述第二通孔内的所述导电部。
  18. 根据权利要求17所述的制备方法，所述形成所述绝缘层之后，所述方法还包括：
    形成导电层，所述导电层与所述外延层远离所述衬底一侧的表面的部分区域直接接触、且所述导电层的部分区域与所述第二通孔内的所述导电部直接接触，所述导电层与所述第二通孔内的所述导电部作为与所述外延层电连接的第二走线。
PCT/CN2022/098989 2022-06-15 2022-06-15 阵列基板及其制备方法、显示装置 WO2023240497A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202280001757.5A CN117597782A (zh) 2022-06-15 2022-06-15 阵列基板及其制备方法、显示装置
PCT/CN2022/098989 WO2023240497A1 (zh) 2022-06-15 2022-06-15 阵列基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/098989 WO2023240497A1 (zh) 2022-06-15 2022-06-15 阵列基板及其制备方法、显示装置

Publications (1)

Publication Number Publication Date
WO2023240497A1 true WO2023240497A1 (zh) 2023-12-21

Family

ID=89193026

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2022/098989 WO2023240497A1 (zh) 2022-06-15 2022-06-15 阵列基板及其制备方法、显示装置

Country Status (2)

Country Link
CN (1) CN117597782A (zh)
WO (1) WO2023240497A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103337496A (zh) * 2013-07-10 2013-10-02 广东洲明节能科技有限公司 基于双面硅基板的led集成封装结构及制作方法
CN109904186A (zh) * 2019-02-28 2019-06-18 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
US20190198715A1 (en) * 2017-12-22 2019-06-27 Lg Display Co., Ltd. Micro LED Display Panel and Method of Manufacturing the Same
JP2019174807A (ja) * 2018-03-29 2019-10-10 群創光電股▲ふん▼有限公司Ｉｎｎｏｌｕｘ Ｃｏｒｐｏｒａｔｉｏｎ 電子装置
US20200119244A1 (en) * 2018-10-16 2020-04-16 Lg Display Co., Ltd. Display device and method of fabricating the same
CN112447785A (zh) * 2020-11-23 2021-03-05 厦门天马微电子有限公司 一种发光二极管显示面板及其制备方法、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103337496A (zh) * 2013-07-10 2013-10-02 广东洲明节能科技有限公司 基于双面硅基板的led集成封装结构及制作方法
US20190198715A1 (en) * 2017-12-22 2019-06-27 Lg Display Co., Ltd. Micro LED Display Panel and Method of Manufacturing the Same
JP2019174807A (ja) * 2018-03-29 2019-10-10 群創光電股▲ふん▼有限公司Ｉｎｎｏｌｕｘ Ｃｏｒｐｏｒａｔｉｏｎ 電子装置
US20200119244A1 (en) * 2018-10-16 2020-04-16 Lg Display Co., Ltd. Display device and method of fabricating the same
CN109904186A (zh) * 2019-02-28 2019-06-18 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN112447785A (zh) * 2020-11-23 2021-03-05 厦门天马微电子有限公司 一种发光二极管显示面板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN117597782A (zh) 2024-02-23

Similar Documents

Publication Publication Date Title
KR102650341B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US11489006B2 (en) Display panel, preparation method thereof and display device
KR102458007B1 (ko) 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
KR102591412B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
TWI689092B (zh) 具有透光基材之微發光二極體顯示模組及其製造方法
CN109742200A (zh) 一种显示面板的制备方法、显示面板及显示装置
WO2013104220A1 (zh) 一种电路、阵列基板及制作方法、显示器
KR20200002733A (ko) 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
WO2021259356A1 (zh) 芯片结构及其制作方法、显示装置
CN100435380C (zh) 带支撑板的有机电致发光器件及其制作方法
WO2024012329A1 (zh) 显示基板及显示装置
TW202127660A (zh) 有機發光二極體顯示裝置及製造其之方法
EP3993050A1 (en) Display apparatus using semiconductor light emitting device
US20230045618A1 (en) Display device
US20230014515A1 (en) Display device using micro led and manufacturing method thereof
CN113380929A (zh) 显示面板制造方法、显示面板及显示设备
KR20200026677A (ko) 마이크로 엘이디를 이용한 디스플레이 장치
KR20200026666A (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2023246388A1 (zh) 发光二极管器件及其制备方法、显示基板和显示装置
WO2023240497A1 (zh) 阵列基板及其制备方法、显示装置
KR20220079170A (ko) 발광 소자 및 표시 장치
KR102604006B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
WO2023060855A1 (zh) MicroLED三基色发光结构及其制备方法
US20230037052A1 (en) Led display apparatus and manufacturing method of the same
CN108735102A (zh) 一种柔性显示屏及其生产方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 202280001757.5

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 18026465

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22946191

Country of ref document: EP

Kind code of ref document: A1