WO2023238704A1 - 信号処理回路 - Google Patents

信号処理回路 Download PDF

Info

Publication number
WO2023238704A1
WO2023238704A1 PCT/JP2023/019691 JP2023019691W WO2023238704A1 WO 2023238704 A1 WO2023238704 A1 WO 2023238704A1 JP 2023019691 W JP2023019691 W JP 2023019691W WO 2023238704 A1 WO2023238704 A1 WO 2023238704A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
resistance value
signal
signal processing
processing circuit
Prior art date
Application number
PCT/JP2023/019691
Other languages
English (en)
French (fr)
Inventor
喜弘 山口
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2023238704A1 publication Critical patent/WO2023238704A1/ja

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00Measuring arrangements characterised by the use of electric or magnetic techniques
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01LMEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00Measuring force or stress, in general
    • G01L1/16Measuring force or stress, in general using properties of piezoelectric devices

Definitions

  • the present invention relates to a signal processing circuit that processes signals output from a sensor.
  • Patent Document 1 describes a pressure sensor that includes a piezoelectric element, a circuit section, and a reception section.
  • the receiving section deforms in response to a pressing operation by the user.
  • the piezoelectric element is attached to the reception section.
  • the piezoelectric element deforms as the receiving portion deforms.
  • the piezoelectric element outputs a charge corresponding to the amount of deformation of the piezoelectric element.
  • the circuit section converts the charge generated from the piezoelectric element into voltage. When the circuit unit detects a voltage equal to or higher than a preset threshold, the circuit unit determines that a pressing operation has been performed on the reception unit.
  • the piezoelectric element of Patent Document 1 generates a positive charge when deformed by a pressing operation.
  • a piezoelectric element is an elastic body. Therefore, after generating positive charges, negative charges of opposite polarity are generated by rebound.
  • the circuit unit changes the magnitude of the threshold value in order to prevent a voltage of opposite polarity due to rebound of a pressing operation from being erroneously detected as a pressing operation.
  • FIG. 1A is a diagram showing a time domain waveform (voltage waveform) of an input signal after passing through a high-pass filter.
  • FIG. 1B is a diagram showing the time domain waveform (voltage waveform) of the input signal before passing through the high-pass filter.
  • a high-pass filter responds to a single wave input signal having a peak component on the positive time axis with a negative voltage component (a negative voltage component between time t1 and time t2 in FIG. 1A). voltage). Further, the high-pass filter may output a positive voltage component (positive voltage between time t3 and time t4 in FIG. 1A) in response to a single wave input signal having a negative voltage component.
  • a negative voltage component generated in response to a positive voltage input signal or a positive voltage component generated in response to a negative voltage input signal will be referred to as an overshoot.
  • An object of the present invention is to provide a signal processing circuit that can suppress overshoot.
  • a signal processing circuit includes: a capacitor connected to a signal line connected to the sensor and connected in series with the signal line; a variable resistance circuit connected in parallel with the signal line; It is equipped with The variable resistance circuit and the capacitor constitute a high-pass filter that passes a signal having a cutoff frequency or higher,
  • the variable resistance circuit is is set to a first resistance value when passing a target signal having a peak component on the time axis,
  • the cutoff frequency at the first resistance value is 1/10 or less of the frequency of the peak component.
  • FIG. 1A is a diagram showing a time domain waveform (voltage waveform) of an input signal after passing through a high-pass filter.
  • FIG. 1B is a diagram showing the time domain waveform (voltage waveform) of the input signal before passing through the high-pass filter.
  • FIG. 2 is a diagram showing an example of the circuit configuration of the sensor system SS1.
  • FIG. 3 is a cross-sectional view of the piezoelectric sensor 1.
  • FIG. 4 is a diagram showing the relationship between the amount of press by the user and the voltage output from the charge-voltage conversion circuit 20.
  • FIG. 5 is a diagram showing a circuit configuration of the high-pass filter 21.
  • FIG. 6 is a diagram showing the relationship between the ratio of the cutoff frequency fc to the signal frequency and the ratio of the overshoot peak voltage OSP to the signal peak voltage SGP.
  • FIG. 7 is a diagram showing the variable resistance circuit 211.
  • FIG. 8 is a diagram showing a reference voltage generation circuit 25a included in the signal processing circuit 2a according to the first modification.
  • FIG. 9 is a diagram showing an AD conversion circuit 24b included in a signal processing circuit 2b according to a second modification.
  • FIG. 10 is a diagram showing a high-pass filter 21c included in a signal processing circuit 2c according to modification 3.
  • FIG. 2 is a diagram showing an example of the circuit configuration of the sensor system SS1.
  • FIG. 3 is a cross-sectional view of the piezoelectric sensor 1.
  • FIG. 4 is a diagram showing the relationship between the amount of press by the user and the voltage output from the charge-voltage conversion circuit 20.
  • FIG. 5 is a diagram showing a circuit configuration of the high-pass filter 21.
  • the sensor system SS1 includes a piezoelectric sensor 1, a signal processing circuit 2, and an MPU (Micro Processing Unit) 3.
  • MPU Micro Processing Unit
  • the piezoelectric sensor 1 is a press sensor that detects a press operation.
  • the piezoelectric sensor 1 is attached to, for example, a touch panel display of an electronic device such as a smartphone.
  • the piezoelectric sensor 1 generates an electric charge according to the amount of change in the user's pressure. Specifically, the user presses the touch panel display.
  • the touch panel display deforms in response to pressure.
  • the piezoelectric sensor 1 attached to the touch panel display deforms (expands or contracts) in response to the pressure and generates an electric charge.
  • the piezoelectric sensor 1 includes a first electrode 10, a piezoelectric film 11, and a second electrode 12.
  • the vertical direction of the page is referred to as the Z-axis direction (thickness direction of the piezoelectric sensor 1)
  • the left-right direction of the page is referred to as the X-axis direction
  • the direction orthogonal to the Z-axis direction and the X-axis direction is referred to as the Y-axis direction.
  • the piezoelectric film 11 has a first main surface SF1 and a second main surface SF2 that are aligned in the Z-axis direction.
  • the piezoelectric film 11 is, for example, a film whose main material is a chiral polymer.
  • the chiral polymer is, for example, polylactic acid (PLA), particularly L-type polylactic acid (PLLA) or D-type polylactic acid (PDLA).
  • Polylactic acid is a chiral polymer whose main chain has a helical structure.
  • Polylactic acid has piezoelectricity when oriented in a predetermined axial direction. This piezoelectricity is represented by a piezoelectric tensor d14.
  • the piezoelectric film 11 is attached to the touch panel display so that the stretching direction forms an angle of about 45° with respect to the X-axis direction and the Y-axis direction.
  • polarization occurs due to expansion and contraction of the touch panel display in the X-axis direction or Y-axis direction, and an output is generated in the piezoelectric sensor 1. That is, the piezoelectric film 11 deforms in accordance with the deformation (expansion or contraction) of the touch panel display and generates electric charges.
  • the stretching direction does not necessarily have to form an exact angle of 45 degrees with respect to the X-axis direction and the Y-axis direction.
  • the touch panel display may be attached so that the stretching direction forms an angle of approximately 45 ⁇ 10° with respect to the X-axis direction and the Y-axis direction.
  • the first electrode 10 is a signal electrode.
  • the first electrode 10 is attached to the first main surface SF1 with an adhesive or the like (not shown).
  • the first electrode 10 covers the first main surface SF1.
  • the first electrode 10 is, for example, an organic electrode such as ITO (indium tin oxide) or ZnO (zinc oxide).
  • the first electrode 10 is a metal film formed by vapor deposition or plating, or a printed electrode film formed of silver paste or the like.
  • the second electrode 12 is a reference voltage electrode.
  • the second electrode 12 is connected to a reference voltage source.
  • the second electrode 12 is attached to the second main surface SF2 with an adhesive or the like (not shown).
  • the second electrode 12 covers the second main surface SF2.
  • the second electrode 12 is, for example, an organic electrode such as ITO (indium tin oxide) or ZnO (zinc oxide).
  • the second electrode 12 is a metal film formed by vapor deposition or plating, or a printed electrode film formed of silver paste or the like.
  • the signal processing circuit 2 is arranged between the piezoelectric sensor 1 and the MPU 3.
  • the signal processing circuit 2 converts the charge output from the piezoelectric sensor 1 into a voltage signal, and performs various signal processing on the voltage signal obtained by the conversion.
  • the signal processing circuit 2 includes a charge-voltage conversion circuit 20, a high-pass filter 21, an amplifier circuit 22, a capacitor 23, an AD conversion circuit 24, and a reference voltage generation circuit 25.
  • the charge-voltage conversion circuit 20 is arranged between the piezoelectric sensor 1 and the high-pass filter 21.
  • the charge-voltage conversion circuit 20 converts the charge detected by the piezoelectric sensor 1 into a voltage.
  • the magnitude and polarity of the charge generated on the piezoelectric film 11 are proportional to the differential value of the amount of pressure.
  • the polarity of the voltage output from the charge-voltage conversion circuit 20 becomes positive.
  • the polarity of the voltage output from the charge-voltage conversion circuit 20 becomes negative.
  • the high-pass filter 21 is arranged between the charge-voltage conversion circuit 20 and the amplifier circuit 22.
  • the high-pass filter 21 includes a capacitor Cd1 and a variable resistance circuit 211, as shown in FIG.
  • Capacitor Cd1 is connected in series with the signal line.
  • Capacitor Cd1 has a capacitance value Cc1.
  • the variable resistance circuit 211 is connected in parallel with the signal line.
  • the variable resistance circuit 211 has a resistance value Rc.
  • the high-pass filter 21 passes signals having a cutoff frequency fc or higher determined by the resistance value Rc of the variable resistance circuit 211 and the capacitance value Cc1 of the capacitor Cd1.
  • the high-pass filter 21 receives a signal in the form of a single wave or a burst wave.
  • a single wave or burst wave signal may include one or more frequency components.
  • the frequency of the temporal peak component in the signal is defined as follows. The largest frequency component among the one or more frequency components included in the signal processed by the high-pass filter 21.
  • the signal processed by the high-pass filter 21 may contain a DC component.
  • the frequency of the temporal peak component in the signal is defined as follows. The largest frequency component among the one or more frequency components included in the signal after removing the DC component from the signal processed by the high-pass filter 21.
  • the amplifier circuit 22 is connected in series to the signal line.
  • the amplifier circuit 22 amplifies the signal that has passed through the high-pass filter 21.
  • Amplification circuit 22 outputs the amplified signal to capacitor 23 .
  • the capacitor 23 is placed between the amplifier circuit 22 and the AD conversion circuit 24.
  • the capacitor 23 is a DC cut capacitor that removes DC components included in the signal.
  • Capacitor 23 has a capacitance value Cc23.
  • the AD conversion circuit 24 is arranged between the capacitor 23 and the MPU 3, as shown in FIG.
  • the AD conversion circuit 24 converts the analog signal output from the capacitor 23 into a digital signal (AD conversion).
  • the reference voltage generation circuit 25 generates a reference voltage PV.
  • the reference voltage generation circuit 25 is electrically connected to the piezoelectric sensor 1 and the high-pass filter 21, as shown in FIG.
  • the MPU 3 performs various processes by, for example, reading programs stored in a storage device (not shown) into a work memory (not shown). The various processes are processes for determining a user's pressing operation on the touch panel display.
  • MPU3 is electrically connected to AD conversion circuit 24.
  • the MPU 3 inputs the signal after AD conversion from the AD conversion circuit 24 . For example, when the MPU 3 detects a signal value that is equal to or greater than a predetermined threshold (stored in a storage device or the like), the MPU 3 determines that the user has performed a pressing operation on the touch panel display.
  • the MPU 3 may be, for example, a CPU (Central Processing Unit).
  • FIG. 6 is a diagram showing the relationship between the ratio of the cutoff frequency fc to the signal frequency and the ratio of the overshoot peak voltage OSP to the signal peak voltage SGP.
  • the horizontal axis is the ratio of the cutoff frequency fc to the signal frequency.
  • the vertical axis is the ratio of the overshoot peak voltage OSP to the signal peak voltage SGP.
  • the peak voltage SGP of the signal is defined as “the voltage when the difference DF1 between the voltage (signal) output from the piezoelectric sensor 1 and the reference voltage PV is the largest” (see FIGS. 1A and 1B).
  • the overshoot peak voltage OSP is defined as "the voltage at which the difference DF2 between the voltage (signal) and the reference voltage PV becomes the largest in the overshoot".
  • FIG. 1B shows an example of a signal input to the high-pass filter 21.
  • a signal is subjected to signal processing by the high-pass filter 21, an overshoot as shown in FIG. 1A may occur.
  • the overshoot peak voltage OSP becomes equal to or higher than a predetermined threshold value (threshold value used to determine a pressing operation in the MPU 3).
  • the MPU 3 may erroneously determine that the user has performed a pressing operation when the user has not performed any pressing operation due to overshoot.
  • the inventor of the present application investigated the causes of overshoot. As a result, the inventor of the present application noticed that "the overshoot changes depending on the relationship between the cutoff frequency fc of the high-pass filter 21 and the frequency of the input signal.”
  • the high-pass filter 21 removes spectral components with frequencies below the cutoff frequency fc. Therefore, the waveform of the signal on the time axis is deformed.
  • the spectral component spreads to a frequency band lower than the fundamental frequency.
  • Increasing the cutoff frequency fc increases the number of low frequency components that are removed. Therefore, the waveform of the signal on the time axis is significantly deformed. This increases the overshoot peak voltage OSP.
  • condition A the condition that ⁇ the ratio of the cutoff frequency fc to the frequency of the peak component of the signal is 1/10 or less'' is satisfied, ⁇ overshoot'' occurs.
  • FIG. 7 is a diagram showing the variable resistance circuit 211.
  • variable resistance circuit 211 is a switched capacitor having switches S1, S2 and a capacitor Cd2, as shown in FIG. Both switch S1 and switch S2 correspond to the first switch in the present invention.
  • Capacitor Cd2 is connected in parallel to the signal line.
  • Capacitor Cd2 has a capacitance value Cc2.
  • Switch S1 is placed between the signal line and capacitor Cd2.
  • Switch S2 is connected in parallel to capacitor Cd2.
  • the switches S1 and S2 are turned on and off, for example, by a processing device (not shown) such as a CPU (Central Processing Unit).
  • the variable resistance circuit 211 increases the resistance value Rc (lowers the switching frequency fs) when passing the target signal through the high-pass filter 21. Specifically, the variable resistance circuit 211 adjusts the resistance so that the cutoff frequency fc of the high-pass filter 21 with respect to the frequency of the peak component on the time axis of the signal is 1/10 or less (so that condition A is satisfied).
  • the value Rc first resistance value
  • the ratio of the overshoot peak voltage OSP to the signal peak voltage SGP is 0.2 or less. Therefore, the MPU 3 is less likely to erroneously determine that a user has performed a pressing operation when the user has not performed a pressing operation due to overshoot.
  • a waiting time of approximately the time constant ⁇ is required from when the sensor system SS1 is activated until the high-pass filter 21 can perform the desired operation.
  • the capacitor Cd1 is approximately charged until it reaches an amount of charge determined by the DC voltage biased across the capacitor Cd1 and the capacitance of the capacitor Cd1. Must be charged.
  • the capacitance value Cc1 of the capacitor Cd1 is 0.1 ⁇ F
  • the capacitance value Cc2 of the capacitor Cd2 is 6.5 pF.
  • the switching frequency fs of the switched capacitor is, for example, 5 kHz.
  • the cutoff frequency fc in the high-pass filter 21 is approximately 0.05 Hz. Therefore, the cutoff frequency fc is 1/10 or less of the input signal frequency: 1 Hz.
  • variable resistance circuit 211 sets the resistance value Rc to a second resistance value lower than the first resistance value, except when passing the target signal through the high-pass filter 21 (other than when processing the signal). (increase the switching frequency fs). Examples of times other than when the target signal is passed include when the user turns on the power of an electronic device such as a smartphone (when the sensor system SS1 is started). As a result, the time constant ⁇ of the high-pass filter 21 becomes shorter than when the high-pass filter 21 passes the target signal.
  • the signal processing circuit 2 can realize practical operation as the sensor system SS1.
  • variable resistance circuit 211 may have any configuration as long as it is possible to change the resistance value Rc.
  • variable resistance circuit 211 may be a variable resistor.
  • the piezoelectric sensor 1 does not necessarily have to be a pressure sensor.
  • the signal input to the signal processing circuit 2 is in the form of a single wave.
  • the signal processing circuit 2 may receive a burst wave-like signal containing two or more consecutive waves. In this case, the signal processing circuit 2 can suppress overshoot occurring in the burst wave input signal.
  • the high-pass filter 21 may process signals having multiple frequencies. In this case, it is sufficient that the cutoff frequency fc is 1/10 or less of the lowest frequency among the plurality of frequencies included in the signal.
  • the case where the signal has multiple frequencies means, for example, when the sensor system SS1 includes multiple piezoelectric sensors 1, or when the speed at which the piezoelectric sensor 1 deforms changes by changing the speed at which the user presses the touch panel display. This is the case when
  • the signal input to the high-pass filter 21 shown in FIG. 1B is an example. Therefore, the signal input to the high-pass filter 21 does not necessarily have to be the same as the signal shown in FIG. 1B.
  • FIG. 8 is a diagram showing a reference voltage generation circuit 25a included in the signal processing circuit 2a according to the first modification.
  • the signal processing circuit 2a includes a reference voltage generation circuit 25a instead of the reference voltage generation circuit 25.
  • the reference voltage generation circuit 25a includes a reference voltage source Pa, a buffer amplifier Ap1a, and a switch S1a (second switch).
  • Reference voltage source Pa generates a reference voltage.
  • Buffer amplifier Ap1a is arranged between the output of reference voltage source Pa and a circuit that supplies a reference voltage.
  • the buffer amplifier Ap1a is connected in series to the variable resistance circuit 211 and the reference voltage source Pa.
  • the switch S1a is connected in parallel to the buffer amplifier Ap1a. Buffer amplifier Ap1 increases the current supplied from reference voltage source Pa.
  • the switching frequency fs becomes higher, the speed at which the capacitor Cd2 is charged becomes faster. At this time, there is a possibility that the charging speed of the capacitor Cd2 exceeds the current supply capability of the reference voltage source Pa. In this case, there is a possibility that the capacitor Cd2 cannot be charged within the target charging time (for example, 30 msec). In other words, it may be difficult to realize practical operation as the sensor system SS1. Therefore, when the resistance value Rc of the variable resistance circuit 211 is set to the second resistance value, the buffer amplifier Ap1 is turned on and the switch S1a is turned off. Thereby, the current supplied from the reference voltage source Pa is increased, and the possibility that the charging speed of the capacitor Cd2 exceeds the current supply capability of the reference voltage source Pa is reduced.
  • the target charging time for example, 30 msec
  • the buffer amplifier Ap1a is set to OFF, and the switch S1a is set to ON. be done. That is, when there is no need to increase the current input to the capacitor Cd2, the buffer amplifier Ap1a is set to OFF. This can prevent unnecessary power consumption in the buffer amplifier Ap1a.
  • circuit configuration of the reference voltage generation circuit 25a shown in FIG. 8 is an example. Therefore, the circuit configuration of the reference voltage generation circuit 25a does not necessarily have to be that shown in FIG. 8.
  • FIG. 9 is a diagram showing an AD conversion circuit 24b included in a signal processing circuit 2b according to a second modification.
  • the signal processing circuit 2b includes an AD conversion circuit 24b instead of the AD conversion circuit 24.
  • the AD conversion circuit 24b includes a sample hold circuit 24b1 and an integration circuit 24b2.
  • the sample and hold circuit 24b1 is arranged on the input side of the integrating circuit 24b2.
  • the sample hold circuit 24b1 is a switched capacitor (hereinafter referred to as a switched capacitor according to modification 2) that includes switches S1b, S2b, S3b, and S4b and a capacitor Cd1b.
  • Switches S1b and S3b are connected in series to the signal line.
  • Switches S2b and S4b are connected in parallel to the signal line.
  • Switches S1b and S2b are arranged on the input side of capacitor Cd1b.
  • Switches S3b and S4b are arranged on the output side of capacitor Cd1b.
  • Capacitor Cd1b is arranged between switch S1b and switch S3b.
  • Capacitor Cd1b has a capacitance value Ccb.
  • the sample and hold circuit 24b1 performs signal sample and hold processing by switching the switches S1b, S2b, S3b, and S4b. Specifically, the sample hold circuit 24b1 turns on the switches S1b and S4b, and turns off the switches S2b and S3b. Thereby, the sample and hold circuit 24b1 charges the capacitor Cd1b and performs sample and hold. Then, the sample hold circuit 24b1 turns off the switches S1b and S4b, and turns on the switches S2b and S3b. As a result, a sampled and held signal is output to the integrating circuit 24b2. The switches S1b, S2b, S3b, and S4b are turned on and off based on the switching frequency fsb.
  • the sample and hold circuit 24b1 having the configuration shown above is equivalent to connecting the signal line on the output side of the capacitor 23 shown in FIG. 2 in parallel to the reference voltage via a resistor.
  • the sample-and-hold circuit 24b1 is equivalent to the variable resistance circuit in the present invention, and the sample-and-hold circuit 24b1 and the capacitor 23 constitute a high-pass filter (hereinafter referred to as a high-pass filter according to modification 2).
  • the resistance value Rb of the high-pass filter according to the second modification is determined based on the switching frequency fsb used for switching the switches S1b, S2b, S3b, and S4b and the capacitance value Ccb of the capacitor Cd1b (hereinafter referred to as the modified example).
  • This is the equivalent resistance value of the switched capacitor according to No.2.
  • the high-pass filter according to the second modification example passes a signal having a cutoff frequency fcb or higher determined by the equivalent resistance value Rb of the switched capacitor according to the second modification example and the capacitance value Ccb of the capacitor Cd1b.
  • the high-pass filter according to the second modification significantly deforms the waveform of the signal on the time axis. As a result, the overshoot peak voltage OSP increases.
  • the resistance value Rb is set so that the cutoff frequency fcb with respect to the signal frequency is 1/10 or less.
  • the capacitance value Cc23 of the capacitor 23 is 0.082 pF
  • the capacitance value Ccb of the capacitor Cd1b is 3.5 pF.
  • the switching frequency fsb of the switched capacitor according to Modification 2 is, for example, about 5 kHz.
  • the cutoff frequency fcb of the high-pass filter according to modification 2 is approximately 0.034 Hz, which is 1/10 or less of the frequency of the input signal: 1 Hz.
  • the ratio of the overshoot peak voltage OSP to the signal peak voltage SGP is 0.2 or less (see FIG. 6).
  • the signal processing circuit 2b sets the switching frequency fsb higher than when passing the target signal, except when passing the target signal. For example, the signal processing circuit 2b sets the switching frequency fsb to 500 kHz, which is about 100 times higher.
  • the time constant ⁇ b is approximately 47 msec, which is 1/100 of 4.7 sec. 47 msec is a short time that is almost unnoticeable to humans. Therefore, the user is unlikely to feel uncomfortable.
  • the signal processing circuit 2b according to the second modification can realize practical operation as the sensor system SS1.
  • the integrating circuit 24b2 includes an amplifier Ap1b and a capacitor Cd2b.
  • the amplifier Ap1b is arranged between the switch S3b and the MPU3.
  • Capacitor Cd2b is connected in parallel with amplifier Ap1b.
  • the amplifier Ap1b and the capacitor Cd2b perform a process of integrating the signal input to the integrating circuit 24b2.
  • circuit configuration of the AD conversion circuit 24b shown in FIG. 9 is an example. Therefore, the circuit configuration of the AD conversion circuit 24b does not necessarily have to be the circuit configuration shown in FIG.
  • FIG. 10 is a diagram showing a high-pass filter 21c included in a signal processing circuit 2c according to modification 3.
  • the signal processing circuit 2c has a high-pass filter 21c instead of the high-pass filter 21.
  • the high-pass filter 21c has a variable resistance circuit 211c instead of the variable resistance circuit 211.
  • the variable resistance circuit 211c includes a switch S1c, a buffer amplifier Ap1c, and a fixed resistor R1c.
  • Fixed resistor R1c is connected in parallel to the signal line.
  • the switch S1c (third switch) and the buffer amplifier Ap1c are connected in parallel to the fixed resistor R1c.
  • Buffer amplifier Ap1c is connected in series to switch S1c.
  • the fixed resistor R1c may be a variable resistor, a switched capacitor, or the like.
  • the variable resistance circuit 211c turns off the switch S1c when passing the target signal through the high-pass filter 21c.
  • the resistance value Rcc of the variable resistance circuit 211c is determined by the resistance value (first resistance value) of the fixed resistor R1c.
  • the resistance value of the fixed resistor R1c is a value that satisfies condition A (resistance value when the cutoff frequency of the high-pass filter 21c is 1/10 or less with respect to the signal frequency). Therefore, as shown in FIG. 6, the ratio of the overshoot peak voltage OSP to the signal peak voltage SGP is 0.2 or less. Therefore, similarly to the signal processing circuit 2, it becomes possible for the MPU 3 to reduce the possibility of making an erroneous determination.
  • the high-pass filter 21c turns on the switch S1c and turns on the buffer amplifier Ap1c, except when passing the target signal. This bypasses fixed resistor R1c.
  • the high-pass filter 21c changes the resistance value Rcc from a value determined mainly by the resistance value of the fixed resistor R1c (first resistance value) to an actual resistance value of the entire circuit including the buffer amplifier Ap1c and wiring. The resistance is changed to a determined value (second resistance value).
  • the actual resistance value of the entire circuit including the buffer amplifier Ap1c and wiring is lower than the resistance value of the fixed resistor R1c. Therefore, the time required to charge the capacitor Cd2 is shorter than when the switch S1c is turned off. That is, in the same way as the signal processing circuit 2, the signal processing circuit 2c enables practical operation as the sensor system SS1.
  • Buffer amplifier Ap1c is set to off when switch S1c is off (when resistance value Rcc is set to the first resistance value). This can prevent unnecessary power consumption in the buffer amplifier Ap1c.
  • variable resistance circuit 211c does not need to include the buffer amplifier Ap1c if the amount of current supplied from the reference voltage source is sufficient to achieve the target time constant (for example, 100 msec).
  • variable resistance circuit 211c may include a variable resistor whose resistance value can be changed or a switched capacitor instead of the fixed resistor R1c. Also in this case, the signal processing circuit 2c produces the same effect as when it includes the fixed resistor R1c.
  • variable resistance circuits 211 and 211c may be set to a second resistance value lower than the first resistance value at any timing other than when passing the target signal. Therefore, the variable resistance circuits 211 and 211c may remain at the first resistance value at times other than when passing the target signal.
  • variable resistance circuits 211 and 211c may always be set to a second resistance value that is lower than the first resistance value, except when passing a target signal.
  • the present invention has the following structure.
  • variable resistance circuit connected in parallel with the signal line; It is equipped with The variable resistance circuit and the capacitor constitute a high-pass filter that passes a signal having a cutoff frequency or higher,
  • the variable resistance circuit is is set to a first resistance value when passing a target signal having a peak component on the time axis,
  • the cutoff frequency at the first resistance value is 1/10 or less of the frequency of the peak component.
  • variable resistance circuit is set to a second resistance value lower than the first resistance value at any time when the target signal is not passing.
  • variable resistance circuit is always set to a second resistance value lower than the first resistance value, except when passing the target signal.
  • the variable resistance circuit includes a switched capacitor having a capacitor and a first switch, The variable resistance circuit changes the first resistance value to the second resistance value by increasing the switching frequency of the first switch.
  • the signal processing circuit according to (2) or (3).
  • variable resistance circuit is a variable resistor
  • the signal processing circuit includes: a buffer amplifier connected in series to the variable resistance circuit and the reference voltage source; a second switch connected in parallel to the buffer amplifier; It contains The buffer amplifier is When set to the first resistance value, it is set to off, When set to the second resistance value, it is set to on. The second switch is When set to the first resistance value, it is set to on, When set to the second resistance value, it is set to off; The signal processing circuit according to (4) or (5).
  • variable resistance circuit is resistor and a third switch connected in parallel to the resistor; It contains changing the first resistance value to the second resistance value by turning on the third switch;
  • the signal processing circuit according to (2) or (3).
  • the variable resistance circuit further includes a buffer amplifier connected in series to the third switch, The buffer amplifier is When set to the first resistance value, it is set to off, When set to the second resistance value, it is set to on.
  • the signal processing circuit according to (7).
  • the signal processing circuit includes: a charge-voltage conversion circuit that converts the charge of the sensor into voltage; an amplifier circuit that amplifies the signal; Furthermore, it is equipped with The capacitor and the variable resistance circuit are arranged between the charge voltage conversion circuit and the amplifier circuit, The signal processing circuit according to any one of (1) to (8).
  • the signal processing circuit includes: an amplifier circuit that amplifies the signal; an AD conversion circuit having an integrating circuit that AD converts the signal; Furthermore, it is equipped with The variable resistance circuit is arranged on the input side of the integrating circuit.
  • the signal processing circuit according to any one of (1) to (8).
  • the sensor is a pressure sensor that detects a pressing operation,
  • the signal processing circuit according to any one of (1) to (10).
  • Piezoelectric sensor 2a, 2b, 2c Signal processing circuit 20: Charge voltage conversion circuit 21, 21c: High pass filter 22: Amplification circuit 23: Capacitor 24, 24b: AD conversion circuit 211, 211c: Variable resistance circuit Cd1, Cd1b, Cd2, Cd2b: Capacitor Rb, Rc, Rcc: Resistance value fc, fcb: Cutoff frequency fs, fsb: Switching frequency ⁇ , ⁇ b: Time constant

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Abstract

センサに接続される信号線に繋がっており、且つ、センサと直列に繋がっているコンデンサと、コンデンサと並列に繋がっている可変抵抗回路と、を備えており、可変抵抗回路及びコンデンサによりカットオフ周波数以上の信号を通過させるハイパスフィルタを構成し、可変抵抗回路は、時間軸上のピーク成分を有する目標の信号を通過させるときに、第1の抵抗値に設定され、ピーク成分の周波数に対して、第1の抵抗値におけるカットオフ周波数は、1/10以下である。

Description

信号処理回路
 本発明は、センサから出力された信号を処理する信号処理回路に関する。
 特許文献1には、圧電素子と回路部と受付部とを備える押圧センサが記載されている。受付部は、ユーザによる押圧操作に伴い変形する。圧電素子は、受付部に取り付けられている。圧電素子は、受付部の変形に伴い変形する。圧電素子は、圧電素子の変形量に対応した電荷を出力する。回路部は、圧電素子から発生した電荷を電圧に変換する。回路部は、予め設定された閾値以上の電圧を検知した場合、受付部に対して押圧操作がなされたと判定する。
 特許文献1の圧電素子は、押圧操作により変形すると正の電荷を発生する。圧電素子は、弾性体である。このため、正の電荷を発生した後、跳ね返りにより、逆極性の負の電荷を発生する。回路部は、押圧操作の跳ね返りによる逆極性の電圧を押圧操作として誤検出することを防止するために、閾値の大きさを変化させる。
国際公開2019/069786号公報
 特許文献1に示されている構成では、上記跳ね返りが更に大きくなった場合には対処出来ない。また、逆極性の成分が生じる要因は、特許文献1に示されている跳ね返りだけではない。例えば、以下に示すように、回路がハイパス特性を有する場合に、逆極性の成分が生じる場合がある。図1Aは、ハイパスフィルタを通過した後の入力信号の時間領域の波形(電圧の波形)を示す図である。図1Bは、ハイパスフィルタを通過する前の入力信号の時間領域の波形(電圧の波形)を示す図である。
 入力信号がハイパスフィルタを通過したとき、入力信号の低周波数成分は、除去される。このため、ハイパスフィルタによって入力信号の時間領域の波形が崩れる。例えば、図1Aに示すように、ハイパスフィルタは、正の時間軸上のピーク成分を有する単発波状の入力信号に対して、負の電圧成分(図1Aにおける時刻t1から時刻t2の間における負の電圧)を出力する可能性がある。また、ハイパスフィルタは、負の電圧成分を有する単発波状の入力信号に対して、正の電圧成分(図1Aにおける時刻t3から時刻t4の間における正の電圧)を出力する可能性がある。以下、正の電圧の入力信号に対して発生する負の電圧成分、又は、負の電圧の入力信号に対して発生する正の電圧成分を、オーバーシュートと称する。
 本発明の目的は、オーバーシュートを抑制することが可能な信号処理回路を提供することである。
 本発明の一実施形態に係る信号処理回路は、
 センサに接続される信号線に繋がっており、且つ、前記信号線と直列に接続されているコンデンサと、
 前記信号線と並列に接続されている可変抵抗回路と、
 を備えており、
 前記可変抵抗回路及び前記コンデンサによりカットオフ周波数以上の信号を通過させるハイパスフィルタを構成し、
 前記可変抵抗回路は、
  時間軸上のピーク成分を有する目標の信号を通過させるときに、第1の抵抗値に設定され、
 前記ピーク成分の周波数に対して、前記第1の抵抗値における前記カットオフ周波数は、1/10以下である。
 本発明に係る信号処理回路によれば、オーバーシュートを抑制することが出来る。
図1Aは、ハイパスフィルタを通過した後の入力信号の時間領域の波形(電圧の波形)を示す図である。図1Bは、ハイパスフィルタを通過する前の入力信号の時間領域の波形(電圧の波形)を示す図である。 図2は、センサシステムSS1の回路構成の一例を示す図である。 図3は、圧電センサ1の断面図である。 図4は、ユーザの押圧量と電荷電圧変換回路20から出力される電圧との関係を示す図である。 図5は、ハイパスフィルタ21の回路構成を示す図である。 図6は、信号の周波数に対するカットオフ周波数fcの比と信号のピーク電圧SGPに対するオーバーシュートのピーク電圧OSPの比との関係を示す図である。 図7は、可変抵抗回路211を示す図である。 図8は、変形例1に係る信号処理回路2aに備わる基準電圧発生回路25aを示す図である。 図9は、変形例2に係る信号処理回路2bに備わるAD変換回路24bを示す図である。 図10は、変形例3に係る信号処理回路2cに備わるハイパスフィルタ21cを示す図である。
 (第1実施形態)
 以下、本発明の一実施形態に係る信号処理回路2について図を参照しながら説明する。図2は、センサシステムSS1の回路構成の一例を示す図である。図3は、圧電センサ1の断面図である。図4は、ユーザの押圧量と電荷電圧変換回路20から出力される電圧との関係を示す図である。図5は、ハイパスフィルタ21の回路構成を示す図である。
 センサシステムSS1は、図2に示すように、圧電センサ1、信号処理回路2及びMPU(Micro Processing Unit)3を備えている。
 本実施形態において、圧電センサ1は、押圧操作を検知する押圧センサである。圧電センサ1は、例えば、スマートフォン等の電子機器のタッチパネルディスプレイに取り付けられている。圧電センサ1は、ユーザの押圧の変化量に応じた電荷を発生する。具体的には、ユーザは、タッチパネルディスプレイを押圧操作する。タッチパネルディスプレイは、押圧に応じて変形する。これにより、タッチパネルディスプレイに取り付けられている圧電センサ1が、押圧に応じて変形(伸張乃至収縮)し、電荷を発生する。
 圧電センサ1は、図3に示すように、第1電極10、圧電フィルム11及び第2電極12を含んでいる。
 以下では、図3に示すように紙面上下方向をZ軸方向(圧電センサ1の厚み方向)とし、紙面左右方向をX軸方向とし、Z軸方向及びX軸方向に直交する方向をY軸方向として説明する。
 図3に示すように、圧電フィルム11は、Z軸方向に並んでいる第1主面SF1及び第2主面SF2を有している。本実施形態において、圧電フィルム11は、例えば、キラル高分子を主材料とするフィルムである。キラル高分子とは、例えば、ポリ乳酸(PLA)、特にL型ポリ乳酸(PLLA)又はD型ポリ乳酸(PDLA)等である。ポリ乳酸は、主鎖が螺旋構造を有するキラル高分子である。ポリ乳酸は、所定の軸方向に配向させることで圧電性を有する。この圧電性は、圧電テンソルd14で示される。
 圧電フィルム11は、延伸方向がX軸方向及びY軸方向に対して約45°の角度を形成するようにタッチパネルディスプレイに取り付けられる。これにより、タッチパネルディスプレイのX軸方向又はY軸方向の伸縮により分極が生じ、圧電センサ1に出力が生じる。すなわち、圧電フィルム11は、タッチパネルディスプレイの変形(伸張乃至収縮)に応じて変形し、電荷を発生する。
 なお、当該延伸方向は、必ずしも、X軸方向及びY軸方向に対して正確な45度の角度を形成していなくてもよい。例えば、当該延伸方向は、X軸方向及びY軸方向に対して約45±10°程度の角度を形成するようにタッチパネルディスプレイに取り付けられていてもよい。
 第1電極10は、信号電極である。第1電極10は、図示しない接着剤等によって、第1主面SF1に貼り付けられている。第1電極10は、第1主面SF1を覆っている。第1電極10は、例えば、ITO(酸化インジウムスズ)、ZnO(酸化亜鉛)等の有機電極である。または、第1電極10は、蒸着、メッキによる金属皮膜又は銀ペースト等による印刷電極膜である。
 第2電極12は、基準電圧電極である。第2電極12は、基準電圧源に接続される。第2電極12は、図示しない接着剤等によって、第2主面SF2に貼り付けられている。第2電極12は、第2主面SF2を覆っている。第2電極12は、例えば、ITO(酸化インジウムスズ)、ZnO(酸化亜鉛)等の有機電極である。または、第2電極12は、蒸着、メッキによる金属皮膜又は銀ペースト等による印刷電極膜である。
 図2に示すように、信号処理回路2は、圧電センサ1とMPU3との間に配置されている。信号処理回路2は、圧電センサ1から出力された電荷を電圧信号に変換し、変換によって得られた電圧信号に対して種々の信号処理を施す。信号処理回路2は、図2に示すように、電荷電圧変換回路20、ハイパスフィルタ21、増幅回路22、コンデンサ23、AD変換回路24及び基準電圧発生回路25を備えている。
 図2に示すように、電荷電圧変換回路20は、圧電センサ1とハイパスフィルタ21との間に配置されている。電荷電圧変換回路20は、圧電センサ1で検出された電荷を電圧に変換する。圧電フィルム11に生じる電荷の大きさ及び極性は、押圧量の微分値に比例する。図4に示すように、ユーザがタッチパネルディスプレイを押し込んだ場合には、電荷電圧変換回路20から出力される電圧の極性は正になる。また、ユーザがタッチパネルディスプレイの押し込みを解除する場合には、電荷電圧変換回路20から出力される電圧の極性は負になる。
 図2に示すように、ハイパスフィルタ21は、電荷電圧変換回路20と増幅回路22との間に配置されている。ハイパスフィルタ21は、図5に示すように、コンデンサCd1及び可変抵抗回路211を有している。コンデンサCd1は、信号線と直列に接続されている。コンデンサCd1は、容量値Cc1を有している。可変抵抗回路211は、信号線と並列に接続されている。可変抵抗回路211は、抵抗値Rcを有している。ハイパスフィルタ21は、可変抵抗回路211の抵抗値Rc及びコンデンサCd1の容量値Cc1により決まるカットオフ周波数fc以上の信号を通過させる。ハイパスフィルタ21のカットオフ周波数fcは、抵抗値Rc及び容量値Cc1によって、「fc=1/(2π×Rc×Cc1)」と示される。従って、ハイパスフィルタ21は、「1/(2π×Rc×Cc1)」以上の周波数を有する信号を通過させる。
 ハイパスフィルタ21は、単発波状又はバースト波状の信号を入力する。単発波状又はバースト波状の信号は、1以上の周波数成分を含んでいる場合がある。この場合、本実施形態において、信号における時間上のピーク成分の周波数を、以下の様に定義する。ハイパスフィルタ21によって信号処理される信号に含まれている1以上の周波数成分の内、最も大きい周波数成分。
 なお、ハイパスフィルタ21によって信号処理される信号が、DC成分を含んでいる場合がある。この場合、信号における時間上のピーク成分の周波数を、以下の様に定義する。ハイパスフィルタ21によって信号処理される信号からDC成分を除去した後の信号に含まれている1以上の周波数成分の内、最も大きい周波数成分。
 増幅回路22は、図2に示すように、信号線に直列に接続されている。増幅回路22は、ハイパスフィルタ21を通過した信号を増幅する。増幅回路22は、増幅した信号をコンデンサ23に出力する。
 コンデンサ23は、図2に示すように、増幅回路22とAD変換回路24との間に配置されている。コンデンサ23は、信号に含まれているDC成分を除去するDCカット用のコンデンサである。コンデンサ23は、容量値Cc23を有する。
 AD変換回路24は、図2に示すように、コンデンサ23とMPU3との間に配置されている。AD変換回路24は、コンデンサ23から出力されたアナログ信号をデジタル信号に変換(AD変換)する。
 基準電圧発生回路25は、基準電圧PVを発生する。基準電圧発生回路25は、図2に示すように、圧電センサ1とハイパスフィルタ21とに電気的に接続されている。
 MPU3は、例えば、記憶装置(図示せず)に記憶されているプログラムをワークメモリ(図示せず)に読み出すことによって種々の処理を行う。種々の処理とは、ユーザによるタッチパネルディスプレイへの押圧操作を判定する処理である。MPU3は、AD変換回路24と電気的に接続されている。MPU3は、AD変換回路24からAD変換された後の信号を入力する。MPU3は、例えば、予め設定された(記憶装置等に記憶された)所定の閾値以上の信号の値を検知した場合に、ユーザによってタッチパネルディスプレイへ押圧操作がなされたと判定する。なお、MPU3は、例えば、CPU(Central Processing Unit)等であってもよい。
 本実施形態に係る信号処理回路2は、信号に発生するオーバーシュート(図1Aに示すようなオーバーシュート)を抑制することが出来る。以下、図を参照しながら詳細に説明する。図6は、信号の周波数に対するカットオフ周波数fcの比と信号のピーク電圧SGPに対するオーバーシュートのピーク電圧OSPの比との関係を示す図である。図6において、横軸は、信号の周波数に対するカットオフ周波数fcの比である。図6において、縦軸は、信号のピーク電圧SGPに対するオーバーシュートのピーク電圧OSPの比である。
 本実施形態において信号のピーク電圧SGPを「圧電センサ1から出力された電圧(信号)と基準電圧PVとの差DF1が最も大きくなるときの電圧」と定義する(図1A及び図1B参照)。また、オーバーシュートのピーク電圧OSPを「オーバーシュートにおいて、電圧(信号)と基準電圧PVとの差DF2が最も大きくなるときの電圧」と定義する。
 図1Bは、ハイパスフィルタ21に入力する信号の一例を示している。このような信号に対してハイパスフィルタ21による信号処理を行った場合、図1Aに示した様なオーバーシュートが発生する場合がある。この場合、オーバーシュートのピーク電圧OSPが、所定の閾値(MPU3における押圧操作の判定に用いられる閾値)以上となる可能性がある。結果、MPU3が、オーバーシュートによってユーザの押圧操作が行われていないときに、ユーザの押圧操作が行われたと誤判定する可能性がある。
 そこで、本願発明者は、オーバーシュートが発生する原因について検討をした。結果、本願発明者は、「ハイパスフィルタ21のカットオフ周波数fcと、入力する信号の周波数と、の関係によりオーバーシュートが変化する」ことに気が付いた。ハイパスフィルタ21は、カットオフ周波数fc未満の周波数のスペクトル成分を除去する。このため、時間軸上における信号の波形が、変形する。ここで、時間軸上のピーク成分を有する信号において、スペクトル成分は、基本周波数よりも低い周波数帯に広がる。カットオフ周波数fcを高くすると、除去される低域成分が増える。このため、時間軸上における信号の波形が、大きく変形する。これにより、オーバーシュートのピーク電圧OSPが、大きくなる。
 そこで、本願発明者は、MPU3における誤判定を回避出来る程度に、カットオフ周波数fcを低くすれば良いと考えた。本願発明者は、実験を行うことによって「信号のピーク電圧SGPに対するオーバーシュートのピーク電圧OSPの比が、0.2以下」であれば、MPU3における誤判定を回避出来るという結果を得た。加えて、本願発明者は、実験によって「信号のピーク成分の周波数に対するカットオフ周波数fcの比が、1/10以下」であるという条件(以下、条件Aと称す)を満たす場合、「オーバーシュートのピーク電圧が、信号のピーク電圧に対して0.2以下となる」という結果を得た(図6参照)。ハイパスフィルタ21においてカットオフ周波数fcは、「fc=1/(2π×Rc×Cc1)」である。従って、本願発明者は、抵抗値Rcを高くすることによって、カットオフ周波数fcを低くするという手法を考えた。
 そこで、本発明は、抵抗値Rcを可変とすることで、オーバーシュートを抑制しつつ、センサとしての実用的な動作時間を実現する。以下、図を参照して詳細に説明する。図7は、可変抵抗回路211を示す図である。
 本実施形態において、可変抵抗回路211は、図7に示すように、スイッチS1,S2及びコンデンサCd2を有しているスイッチトキャパシタである。スイッチS1及びスイッチS2の両方は、本発明における第1スイッチに該当する。コンデンサCd2は、信号線に対して並列に接続されている。コンデンサCd2は、容量値Cc2を有する。スイッチS1は、信号線とコンデンサCd2の間に配置されている。スイッチS2は、コンデンサCd2に並列に接続されている。
 可変抵抗回路211の抵抗値Rcは、スイッチS1,S2の切り替えに用いられるスイッチング周波数fsに基づいて決まるスイッチトキャパシタの等価的な抵抗値である。具体的には、スイッチトキャパシタの等価的な抵抗値Rcは、「Rc=1/(fs×Cc2)」である。従って、スイッチング周波数fsが高くなるにしたがって、スイッチトキャパシタの等価的な抵抗値Rcは、低くなる。なお、スイッチS1,S2のオンオフの切り換えは、例えば、CPU(Central Processing Unit)等の処理装置(図示せず)によって行われる。
 可変抵抗回路211は、ハイパスフィルタ21で目標の信号を通過させる場合に、抵抗値Rcを高くする(スイッチング周波数fsを低くする)。具体的には、可変抵抗回路211は、信号の時間軸上のピーク成分の周波数に対するハイパスフィルタ21のカットオフ周波数fcが、1/10以下となるように(条件Aを満たすように)、抵抗値Rc(第1の抵抗値)を高くする。この場合、図6に示すように、信号のピーク電圧SGPに対するオーバーシュートのピーク電圧OSPの比が、0.2以下となる。従って、MPU3が、オーバーシュートによってユーザの押圧操作が行われていないときに、ユーザの押圧操作が行われたと誤判定する可能性が低くなる。
 ここで、センサシステムSS1が起動してからハイパスフィルタ21が所望の動作を実行可能になるまでには、時定数τ程度の待ち時間を要する。具体的には、センサシステムSS1の回路が所望の動作をするために、コンデンサCd1は、コンデンサCd1の両端にバイアスされているDC電圧と、コンデンサCd1の容量と、で決まる電荷量になるまでおおよそ充電されている必要がある。この状態となるには、センサシステムSS1は、センサシステムSS1が起動した後に「時定数τ=Rc×Cc」程度の待ち時間を要する。言い換えれば、時定数τを削減することで、使用時の待ち時間を削減することが出来る。
 例えば、本実施形態において、コンデンサCd1の容量値Cc1は、0.1μFであり、コンデンサCd2の容量値Cc2は、6.5pFである。また、スイッチトキャパシタのスイッチング周波数fsは、例えば、5kHzである。この場合、ハイパスフィルタ21におけるカットオフ周波数fcは、約0.05Hzになる。従って、カットオフ周波数fcは、入力信号の周波数:1Hzに対して1/10以下となる。ここで、ハイパスフィルタ21の時定数τは、「τ=1/(2π×fc)」で示される。このため、ハイパスフィルタ21におけるカットオフ周波数fcが0.05Hzである場合、時定数τは、約3secである。つまり、ユーザは、所望の動作をするセンサシステムSS1を使用するために、少なくとも3sec程度待機する必要がある。これにより、ユーザは、センサシステムSS1の使用時に違和感を覚える可能性がある。
 そこで、可変抵抗回路211は、ハイパスフィルタ21で目標の信号を通過させるとき以外(信号を信号処理するとき以外)には、抵抗値Rcを第1の抵抗値よりも低い、第2の抵抗値にする(スイッチング周波数fsを高くする)。目標の信号を通過させるとき以外とは、例えば、ユーザが、スマートフォン等の電子機器の電源を投入したとき(センサシステムSS1を起動したとき)等である。これにより、ハイパスフィルタ21の時定数τが、ハイパスフィルタ21で目標の信号を通過させるときに比べて、短くなる。
 例えば、スイッチトキャパシタのスイッチング周波数fsが、上記5kHzの100倍の500kHzとなれば、時定数τは、1/100の約30msecとなる。従って、ユーザが、センサシステムSS1を起動してから使用するために要する時間は30msec程度となる。30msecは、人にとってほぼ感知出来ない程度に短い時間である。このため、ユーザは、違和感を覚えにくい。つまり、本実施形態に係る信号処理回路2は、センサシステムSS1として、実用的な動作を実現することが可能となる。
 なお、可変抵抗回路211は、抵抗値Rcを変化させることが可能であればどの様な構成であってもよい。例えば、可変抵抗回路211は、可変抵抗器であってもよい。
 なお、圧電センサ1は、必ずしも、押圧センサでなくてもよい。
 なお、図1A及び図1Bに示す例では、信号処理回路2に入力する信号は、単発波状である。しかし、信号処理回路2は、連続する2以上の波が含まれているバースト波状の信号を入力してもよい。この場合、信号処理回路2は、バースト波状の入力信号に発生するオーバーシュートを抑制することが可能である。
 なお、ハイパスフィルタ21は、複数の周波数を有する信号を信号処理する場合がある。この場合、カットオフ周波数fcが、信号に含まれている複数の周波数の内の、最も低い周波数に対して1/10以下であればよい。信号が複数の周波数を有する場合とは、例えば、センサシステムSS1が複数の圧電センサ1を備える場合、又は、ユーザがタッチパネルディスプレイを押圧する速度を変化させることによって圧電センサ1が変形する速度が変化する場合等である。
 なお、図1Bに示した、ハイパスフィルタ21に入力する信号は、一例である。従って、ハイパスフィルタ21に入力する信号は、必ずしも、図1Bに示した信号と同じでなくてよい。
 (変形例1)
 以下、変形例1に係る信号処理回路2aについて図を参照しながら説明する。図8は、変形例1に係る信号処理回路2aに備わる基準電圧発生回路25aを示す図である。
 本変形例において、信号処理回路2aは、基準電圧発生回路25の代わりに基準電圧発生回路25aを備えている。基準電圧発生回路25aは、図8に示すように、基準電圧源Pa、バッファアンプAp1a及びスイッチS1a(第2スイッチ)を有している。基準電圧源Paは、基準電圧を発生する。バッファアンプAp1aは、基準電圧源Paの出力と基準電圧を供給する回路との間に配置されている。例えば、バッファアンプAp1aは、可変抵抗回路211及び基準電圧源Paに直列に接続されている。スイッチS1aは、バッファアンプAp1aに並列に繋がっている。バッファアンプAp1は、基準電圧源Paから供給される電流を増加させる。
 スイッチング周波数fsが高くなるにしたがって、コンデンサCd2を充電する速度は速くなる。このとき、コンデンサCd2の充電速度が、基準電圧源Paの電流供給能力を超える可能性がある。この場合、目標とする充電時間(例えば、30msec)でコンデンサCd2を充電出来ない可能性がある。つまり、センサシステムSS1として、実用的な動作を実現することが困難となる可能性がある。そこで、可変抵抗回路211の抵抗値Rcが第2の抵抗値に設定されているとき、バッファアンプAp1はオンに設定され、且つ、スイッチS1aが、オフにされる。これにより、基準電圧源Paから供給される電流を増加させ、コンデンサCd2の充電速度が、基準電圧源Paの電流供給能力を超える可能性を低減する。
 一方、可変抵抗回路211の抵抗値Rcが第1の抵抗値に設定されているとき(スイッチング周波数fsが低い場合)、バッファアンプAp1aは、オフに設定され、且つ、スイッチS1aは、オンに設定される。すなわち、コンデンサCd2に入力される電流を増加させる必要がない場合、バッファアンプAp1aはオフに設定される。これにより、バッファアンプAp1aにおいて不必要に電力が消費されることを防止出来る。
 なお、図8に示した基準電圧発生回路25aの回路構成は、一例である。従って、基準電圧発生回路25aの回路構成は、必ずしも、図8に示した回路構成でなくてもよい。
 (変形例2)
 以下、変形例2に係る信号処理回路2bについて図を参照しながら説明する。図9は、変形例2に係る信号処理回路2bに備わるAD変換回路24bを示す図である。
 本変形例において、信号処理回路2bは、AD変換回路24の代わりにAD変換回路24bを備えている。AD変換回路24bは、図9に示すように、サンプルホールド回路24b1と積分回路24b2とを有している。
 サンプルホールド回路24b1は、積分回路24b2の入力側に配置されている。本変形例において、サンプルホールド回路24b1は、スイッチS1b,S2b,S3b,S4bと、コンデンサCd1bと、を有しているスイッチトキャパシタ(以下、変形例2に係るスイッチトキャパシタと称す)である。スイッチS1b,S3bは、信号線に直列に接続されている。スイッチS2b,S4bは、信号線に並列に接続されている。スイッチS1b,S2bは、コンデンサCd1bの入力側に配置されている。スイッチS3b,S4bは、コンデンサCd1bの出力側に配置されている。コンデンサCd1bはスイッチS1bとスイッチS3bとの間に配置されている。コンデンサCd1bは、容量値Ccbを有する。
 サンプルホールド回路24b1は、スイッチS1b,S2b,S3b,S4bの切り替えを行うことによって、信号のサンプルホールド処理を行う。具体的には、サンプルホールド回路24b1は、スイッチS1b,S4bをオンにし、且つ、スイッチS2b,S3bをオフにする。これにより、サンプルホールド回路24b1は、コンデンサCd1bを充電してサンプルホールドを行う。そして、サンプルホールド回路24b1は、スイッチS1b,S4bをオフにし、且つ、スイッチS2b,S3bをオンにする。これにより、積分回路24b2にサンプルホールドされた信号が出力される。スイッチS1b,S2b,S3b,S4bのオンオフの切り替えは、スイッチング周波数fsbに基づいて行われる。
 上記に示す構成のサンプルホールド回路24b1は、図2に示すコンデンサ23の出力側の信号線を基準電圧に対して並列に抵抗を介して接続したことと等価となる。つまり、サンプルホールド回路24b1は、本願発明における可変抵抗回路と等価であり、サンプルホールド回路24b1及びコンデンサ23によってハイパスフィルタ(以下、変形例2に係るハイパスフィルタと称す)が構成される。このとき、変形例2に係るハイパスフィルタの抵抗値Rbは、スイッチS1b,S2b,S3b,S4bの切り替えに用いられるスイッチング周波数fsb及びコンデンサCd1bの容量値Ccbに基づいて決まるスイッチトキャパシタ(以下、変形例2に係るスイッチトキャパシタと称す)の等価的な抵抗値である。具体的には、抵抗値Rbは、「Rb=1/(fsb×Ccb)」である。
 変形例2に係るハイパスフィルタは、変形例2に係るスイッチトキャパシタの等価的な抵抗値RbとコンデンサCd1bの容量値Ccbとにより決まるカットオフ周波数fcb以上の信号を通過させる。具体的には、カットオフ周波数fcbは、「fcb=1/(2π×Rb×Ccb)」と示される。この場合、ハイパスフィルタ21と同様にして、変形例2に係るハイパスフィルタによって、時間軸上における信号の波形が大きく変形する。結果、オーバーシュートのピーク電圧OSPが大きくなる。そこで、変形例2に係るハイパスフィルタで目標の信号を通過させるとき、信号の周波数に対するカットオフ周波数fcbが、1/10以下となるように抵抗値Rbを設定する。例えば、本変形例において、コンデンサ23の容量値Cc23は、0.082pFであり、コンデンサCd1bの容量値Ccbは、3.5pFである。また、変形例2に係るスイッチトキャパシタのスイッチング周波数fsbは、例えば、約5kHzである。このとき、変形例2に係るハイパスフィルタのカットオフ周波数fcbは、約0.034Hzであり、入力信号の周波数:1Hzに対して1/10以下となる。従って、信号のピーク電圧SGPに対するオーバーシュートのピーク電圧OSPの比が、0.2以下となる(図6参照)。これにより、第1実施形態に係る信号処理回路2と同様にして、信号処理回路2bによれば、MPU3が、誤判定を行う可能性を低下させることが可能となる。
 ここで、変形例2に係るハイパスフィルタの時定数τbは、「τb=1/(2π×fcb)」と示され約4.7secである。このため、第1実施形態に係る信号処理回路2と同様にして、センサシステムSS1の起動時にユーザが違和感を覚える可能性がある。
 そこで、信号処理回路2bは、目標の信号を通過させる場合以外には、スイッチング周波数fsbを、目標の信号を通過させるときに比べて高く設定する。例えば、信号処理回路2bは、スイッチング周波数fsbを約100倍の500kHzに設定する。この場合、時定数τbは、4.7secの1/100である約47msecとなる。47msecは、人にとってほぼ感知出来ない程度に短い時間である。従って、ユーザは、違和感を覚えにくい。つまり、変形例2に係る信号処理回路2bは、センサシステムSS1として実用的な動作を実現することが可能となる。
 積分回路24b2は、アンプAp1b及びコンデンサCd2bを含んでいる。積分回路24b2は、アンプAp1bは、スイッチS3bとMPU3との間に配置されている。コンデンサCd2bは、アンプAp1bと並列に接続されている。アンプAp1b及びコンデンサCd2bは、積分回路24b2に入力された信号を積分する処理を行う。
 なお、図9に示したAD変換回路24bの回路構成は、一例である。従って、AD変換回路24bの回路構成は、必ずしも、図9に示す回路構成でなくてよい。
 (変形例3)
 以下、変形例3に係る信号処理回路2cについて図を参照しながら説明する。図10は、変形例3に係る信号処理回路2cに備わるハイパスフィルタ21cを示す図である。
 図10に示すように、信号処理回路2cは、ハイパスフィルタ21の代わりにハイパスフィルタ21cを有している。ハイパスフィルタ21cは、可変抵抗回路211の代わりに可変抵抗回路211cを有している。
 可変抵抗回路211cは、スイッチS1c、バッファアンプAp1c及び固定抵抗器R1cを有している。固定抵抗器R1cは、信号線に並列に繋がっている。スイッチS1c(第3スイッチ)及びバッファアンプAp1cは、固定抵抗器R1cに並列に接続されている。バッファアンプAp1cは、スイッチS1cに直列に接続されている。なお、固定抵抗器R1cは、可変抵抗やスイッチトキャパシタ等であってもよい。
 本変形例において、可変抵抗回路211cは、ハイパスフィルタ21cで目標の信号を通過させる場合、スイッチS1cをオフにする。この場合、可変抵抗回路211cの抵抗値Rccは、固定抵抗器R1cの有する抵抗値(第1の抵抗値)により決まる。本変形例において、固定抵抗器R1cの抵抗値は、条件Aを満たす値(信号の周波数に対するハイパスフィルタ21cのカットオフ周波数が、1/10以下となる場合の抵抗値)である。このため、図6に示すように、信号のピーク電圧SGPに対するオーバーシュートのピーク電圧OSPの比が、0.2以下となる。従って、信号処理回路2と同様にして、MPU3が、誤判定を行う可能性を低下させることが可能となる。
 一方、ハイパスフィルタ21cは、目標の信号を通過させるとき以外には、スイッチS1cをオンし、且つ、バッファアンプAp1cをオンに設定する。これにより、固定抵抗器R1cがバイパスされる。この場合、ハイパスフィルタ21cは、抵抗値Rccを、主に固定抵抗器R1cの有する抵抗値により決まる値(第1の抵抗値)から、バッファアンプAp1c及び配線を含む回路全体の現実の抵抗値により決まる値(第2の抵抗値)に変化させる。バッファアンプAp1c及び配線を含む回路全体の現実の抵抗値は、固定抵抗器R1cの有する抵抗値よりも低い。従って、コンデンサCd2を充電するために要する時間は、スイッチS1cをオフする場合と比べて、短くなる。つまり、信号処理回路2と同様にして、信号処理回路2cによれば、センサシステムSS1として、実用的な動作を実現することが可能となる。
 バッファアンプAp1cは、スイッチS1cがオフされているとき(抵抗値Rccが、第1の抵抗値に設定されているとき)は、オフに設定される。これにより、バッファアンプAp1cにおいて不必要に電力が消費されることを防止出来る。
 なお、可変抵抗回路211cは、基準電圧源の電流供給量が目標の時定数(例えば、100msec)を達成するために十分である場合、バッファアンプAp1cを有していなくてよい。
 なお、可変抵抗回路211cは、固定抵抗器R1cの代わりに、抵抗値を変化させることが可能な可変抵抗器、又は、スイッチトキャパシタを有していてもよい。この場合も、信号処理回路2cは、固定抵抗器R1cを有している場合と同様の効果を奏する。
 なお、可変抵抗回路211,211cは、目標の信号を通過させるとき以外の任意なタイミングで、第1の抵抗値よりも低い第2の抵抗値に設定すればよい。このため、可変抵抗回路211,211cは、目標の信号を通過させるとき以外の時刻において、第1の抵抗値のままであってもよい。
 なお、可変抵抗回路211,211cは、目標の信号を通過させるとき以外、常に、第1の抵抗値よりも低い第2の抵抗値に設定されていてもよい。
 なお、信号処理回路2,2a~2cの構成を任意に組み合わせても良い。
 本発明は、以下の構造を有する。
 (1) 
 センサに接続される信号線に繋がっており、且つ、前記信号線と直列に接続されているコンデンサと、
 前記信号線と並列に接続されている可変抵抗回路と、
 を備えており、
 前記可変抵抗回路及び前記コンデンサによりカットオフ周波数以上の信号を通過させるハイパスフィルタを構成し、
 前記可変抵抗回路は、
  時間軸上のピーク成分を有する目標の信号を通過させるときに、第1の抵抗値に設定され、
 前記ピーク成分の周波数に対して、前記第1の抵抗値における前記カットオフ周波数は、1/10以下である、
 信号処理回路。
 (2) 
 前記可変抵抗回路は、前記目標の信号が通過していない任意のとき、前記第1の抵抗値よりも低い第2の抵抗値に設定される、
 (1)に記載の信号処理回路。
 (3)
 前記可変抵抗回路は、前記目標の信号を通過させるとき以外、常に、前記第1の抵抗値より低い第2の抵抗値に設定される、
 (1)に記載の信号処理回路。
 (4) 
 前記可変抵抗回路は、コンデンサと第1スイッチとを有しているスイッチトキャパシタを含み、
 前記可変抵抗回路は、前記第1スイッチのスイッチング周波数を高くすることによって前記第1の抵抗値を前記第2の抵抗値に変化させる、
 (2)又は(3)に記載の信号処理回路。
 (5) 
 前記可変抵抗回路は、可変抵抗器である、
 (2)又は(3)に記載の信号処理回路。
 (6) 
 前記信号処理回路は、
  前記可変抵抗回路と基準電圧源とに直列に接続されているバッファアンプと、
  前記バッファアンプに並列に接続されている第2スイッチと、
 を含んでおり、
 前記バッファアンプは、
  前記第1の抵抗値に設定されているときは、オフに設定され、
  前記第2の抵抗値に設定されているときは、オンに設定される、
 前記第2スイッチは、
  前記第1の抵抗値に設定されているときは、オンに設定され、
  前記第2の抵抗値に設定されているときは、オフに設定される、
 (4)又は(5)に記載の信号処理回路。
 (7) 
 前記可変抵抗回路は、
  抵抗器と、
  前記抵抗器に並列に接続されている第3スイッチと、
 を含んでおり、
 前記第3スイッチをオンすることによって、前記第1の抵抗値を前記第2の抵抗値に変化させる、
 (2)又は(3)に記載の信号処理回路。
 (8) 
 前記可変抵抗回路は、前記第3スイッチに直列に接続されているバッファアンプを更に含んでおり、
 前記バッファアンプは、
  前記第1の抵抗値に設定されているときは、オフに設定され、
  前記第2の抵抗値に設定されているときは、オンに設定される、
 (7)に記載の信号処理回路。
 (9) 
 前記信号処理回路は、
  前記センサの電荷を電圧に変換する電荷電圧変換回路と、
  前記信号の増幅を行う増幅回路と、
 を更に備えており、
 前記コンデンサ及び前記可変抵抗回路は、前記電荷電圧変換回路と前記増幅回路との間に配置されている、
 (1)から(8)のいずれかに記載の信号処理回路。
 (10) 
 前記信号処理回路は、
  前記信号の増幅を行う増幅回路と、
  前記信号をAD変換する積分回路を有するAD変換回路と、
 を更に備えており、
 前記可変抵抗回路は、前記積分回路の入力側に配置されている、
 (1)から(8)のいずれかに記載の信号処理回路。
 (11) 
 前記センサは、押圧操作を検知する押圧センサである、
 (1)から(10)のいずれかに記載の信号処理回路。
1:圧電センサ
2,2a,2b,2c:信号処理回路
20:電荷電圧変換回路
21,21c:ハイパスフィルタ
22:増幅回路
23:コンデンサ
24,24b:AD変換回路
211,211c:可変抵抗回路
Cd1,Cd1b,Cd2,Cd2b:コンデンサ
Rb,Rc,Rcc:抵抗値
fc,fcb:カットオフ周波数
fs,fsb:スイッチング周波数
τ,τb:時定数

Claims (12)

  1.  センサに接続される信号線に繋がっており、且つ、前記信号線と直列に接続されているコンデンサと、
     前記信号線と並列に接続されている可変抵抗回路と、
     を備えており、
     前記可変抵抗回路及び前記コンデンサによりカットオフ周波数以上の信号を通過させるハイパスフィルタを構成し、
     前記可変抵抗回路は、
      時間軸上のピーク成分を有する目標の信号を通過させるときに、第1の抵抗値に設定され、
     前記ピーク成分の周波数に対して、前記第1の抵抗値における前記カットオフ周波数は、1/10以下である、
     信号処理回路。
  2.  前記可変抵抗回路は、前記目標の信号が通過していない任意のとき、前記第1の抵抗値よりも低い第2の抵抗値に設定される、
     請求項1に記載の信号処理回路。
  3.  前記可変抵抗回路は、前記目標の信号を通過させるとき以外、常に、前記第1の抵抗値よりも低い第2の抵抗値に設定される、
     請求項1に記載の信号処理回路。
  4.  前記可変抵抗回路は、コンデンサと第1スイッチとを有しているスイッチトキャパシタを含み、
     前記可変抵抗回路は、前記第1スイッチのスイッチング周波数を高くすることによって前記第1の抵抗値を前記第2の抵抗値に変化させる、
     請求項2又は請求項3に記載の信号処理回路。
  5.  前記可変抵抗回路は、可変抵抗器である、
     請求項2又は請求項3に記載の信号処理回路。
  6.  前記信号処理回路は、
      前記可変抵抗回路と基準電圧源とに直列に接続されているバッファアンプと、
      前記バッファアンプに並列に接続されている第2スイッチと、
     を含んでおり、
     前記バッファアンプは、
      前記第1の抵抗値に設定されているときは、オフに設定され、
      前記第2の抵抗値に設定されているときは、オンに設定される、
     前記第2スイッチは、
      前記第1の抵抗値に設定されているときは、オンに設定され、
      前記第2の抵抗値に設定されているときは、オフに設定される、
     請求項4に記載の信号処理回路。
  7.  前記信号処理回路は、
      前記可変抵抗回路と基準電圧源とに直列に接続されているバッファアンプと、
      前記バッファアンプに並列に接続されている第2スイッチと、
     を含んでおり、
     前記バッファアンプは、
      前記第1の抵抗値に設定されているときは、オフに設定され、
      前記第2の抵抗値に設定されているときは、オンに設定される、
     前記第2スイッチは、
      前記第1の抵抗値に設定されているときは、オンに設定され、
      前記第2の抵抗値に設定されているときは、オフに設定される、
     請求項5に記載の信号処理回路。
  8.  前記可変抵抗回路は、
      抵抗器と、
      前記抵抗器に並列に接続されている第3スイッチと、
     を含んでおり、
     前記第3スイッチをオンすることによって、前記第1の抵抗値を前記第2の抵抗値に変化させる、
     請求項2又は請求項3に記載の信号処理回路。
  9.  前記可変抵抗回路は、前記第3スイッチに直列に接続されているバッファアンプを更に含んでおり、
     前記バッファアンプは、
      前記第1の抵抗値に設定されているときは、オフに設定され、
      前記第2の抵抗値に設定されているときは、オンに設定される、
     請求項8に記載の信号処理回路。
  10.  前記信号処理回路は、
      前記センサの電荷を電圧に変換する電荷電圧変換回路と、
      前記信号の増幅を行う増幅回路と、
     を更に備えており、
     前記コンデンサ及び前記可変抵抗回路は、前記電荷電圧変換回路と前記増幅回路との間に配置されている、
     請求項1から請求項9のいずれかに記載の信号処理回路。
  11.  前記信号処理回路は、
      前記信号の増幅を行う増幅回路と、
      前記信号をAD変換する積分回路を有するAD変換回路と、
     を更に備えており、
     前記可変抵抗回路は、前記積分回路の入力側に配置されている、
     請求項1から請求項9のいずれかに記載の信号処理回路。
  12.  前記センサは、押圧操作を検知する押圧センサである、
     請求項1から請求項11のいずれかに記載の信号処理回路。
PCT/JP2023/019691 2022-06-07 2023-05-26 信号処理回路 WO2023238704A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-092205 2022-06-07
JP2022092205 2022-06-07

Publications (1)

Publication Number Publication Date
WO2023238704A1 true WO2023238704A1 (ja) 2023-12-14

Family

ID=89118201

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/019691 WO2023238704A1 (ja) 2022-06-07 2023-05-26 信号処理回路

Country Status (1)

Country Link
WO (1) WO2023238704A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63275917A (ja) * 1987-05-08 1988-11-14 Canon Inc ハイパスフイルタ制御装置
JP2004085351A (ja) * 2002-08-27 2004-03-18 Nsk Ltd 周期的振動の分析装置及び分析方法
JP2015001510A (ja) * 2013-06-18 2015-01-05 パナソニックIpマネジメント株式会社 移動体検知装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63275917A (ja) * 1987-05-08 1988-11-14 Canon Inc ハイパスフイルタ制御装置
JP2004085351A (ja) * 2002-08-27 2004-03-18 Nsk Ltd 周期的振動の分析装置及び分析方法
JP2015001510A (ja) * 2013-06-18 2015-01-05 パナソニックIpマネジメント株式会社 移動体検知装置

Similar Documents

Publication Publication Date Title
US10817116B2 (en) Device for processing signals from a pressure-sensing touch panel
JP6342695B2 (ja) 半導体装置、表示システム、検出方法、及び検出プログラム
JP6288374B2 (ja) 押圧センサおよび電子機器
US8982093B2 (en) Capacitive touch sensing system with interference rejection
CN102483663B (zh) 输入装置
US9524056B2 (en) Capacitive voltage information sensing circuit and related anti-noise touch circuit
TW200719316A (en) Sensing circuit and display device having the same
CN1741685A (zh) 电容式麦克风中膜片破裂的检测及控制
WO2017122466A1 (ja) 電子機器
US20180267639A1 (en) Touch sensing method, touch sensing controller and touch sensing device
WO2016002371A1 (ja) タッチパネルコントローラ、タッチパネルシステム、およびスタイラスペン
CN104731428B (zh) 触摸面板控制电路及具备其的半导体集成电路
JP2016080549A (ja) 圧力検出装置、圧力検出装置の制御方法、及びプログラム
WO2015064007A1 (ja) 触感呈示装置及び触感呈示装置の制御方法
CN111813271A (zh) 电容检测电路、触控芯片和电子设备
US9588585B2 (en) Electronic device and control method of electronic device
WO2023238704A1 (ja) 信号処理回路
JP2007256233A (ja) 慣性力センサ
JP2007256233A5 (ja)
CN108900185A (zh) 一种电容触摸开关及其应用的电子设备
TWI393040B (zh) 觸控面板之電容感測架構
WO2015060280A1 (ja) 電子機器、および、操作入力プログラム
Kim et al. Thermal-variation insensitive force-touch sensing system using transparent piezoelectric thin-film
US20180024685A1 (en) Touch-sensitive input apparatus, electronic apparatus and touch-sensitive input method
JP2004201175A (ja) 静電センサを有する入力手段

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23819686

Country of ref document: EP

Kind code of ref document: A1