WO2023236847A1 - 路径恢复方法、装置、设备、系统及计算机可读存储介质 - Google Patents

路径恢复方法、装置、设备、系统及计算机可读存储介质 Download PDF

Info

Publication number
WO2023236847A1
WO2023236847A1 PCT/CN2023/097862 CN2023097862W WO2023236847A1 WO 2023236847 A1 WO2023236847 A1 WO 2023236847A1 CN 2023097862 W CN2023097862 W CN 2023097862W WO 2023236847 A1 WO2023236847 A1 WO 2023236847A1
Authority
WO
WIPO (PCT)
Prior art keywords
adaptive equalization
transmission path
signal
target
clock
Prior art date
Application number
PCT/CN2023/097862
Other languages
English (en)
French (fr)
Inventor
李成
张正涛
徐志华
杨广湖
江泽彬
Original Assignee
华为技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 华为技术有限公司 filed Critical 华为技术有限公司
Publication of WO2023236847A1 publication Critical patent/WO2023236847A1/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications
    • H04L41/0654—Management of faults, events, alarms or notifications using network fault recovery
    • H04L41/0659—Management of faults, events, alarms or notifications using network fault recovery by isolating or reconfiguring faulty entities
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter

Definitions

  • one candidate adaptive equalization coefficient corresponds to one storage time; determining the target adaptive equalization coefficient corresponding to the abnormal type of the transmission path among multiple candidate adaptive equalization coefficients includes: According to the abnormal type of the transmission path, determine the detection duration corresponding to the abnormal type; among the plurality of candidate adaptive equalization coefficients, determine the candidate adaptive equalization whose interval between the storage time and the current time is greater than or equal to the detection duration coefficient, The determined candidate adaptive equalization coefficient is used as the target adaptive equalization coefficient.
  • this method can conduct a relatively comprehensive detection of the signal transmission path. Furthermore, this method can achieve path recovery when different types of abnormalities occur in the transmission path, and has a wide range of applications.
  • a recovery module configured to recover the transmission path based on the adaptively equalized signal.
  • the device further includes: an acquisition module, configured to acquire the path type of the transmission path; and store the self-time value of the transmission path in each storage period according to the storage period corresponding to the path type. Adapt the equalization coefficients to obtain the plurality of candidate adaptive equalization coefficients.
  • the detection module is configured to obtain data in the signal and identify a target bit sequence in the data; in response to not identifying the target bit sequence, the transmission path
  • the exception type is data exception.
  • a network device including a processor.
  • the processor is coupled to a memory.
  • At least one program instruction or code is stored in the memory.
  • the at least one program instruction or code is loaded and executed by the processor to enable the network device to implement The path recovery method of any of the first aspects.
  • a computer-readable storage medium is provided. At least one program instruction or code is stored in the storage medium. When the program instruction or code is loaded and executed by a processor, the computer can realize any path recovery in the first aspect. method.
  • the memory may be integrated with the processor, or the memory may be provided separately from the processor.
  • a chip including a processor for calling and running instructions stored in the memory, so that a network device installed with the chip executes any of the path recovery methods in the first aspect. .
  • the chip further includes: an input interface, an output interface and the memory, and the input interface, the output interface, the processor and the memory are connected through internal connection paths.
  • Figure 1 is a schematic diagram of the implementation environment of a path recovery method provided by an embodiment of the present application
  • Figure 3 is a schematic diagram of a process for determining target adaptive equalization coefficients provided by an embodiment of the present application
  • Figure 4 is a schematic diagram of a process for obtaining a target clock and a target data stream provided by an embodiment of the present application
  • Figure 6 is a schematic structural diagram of a path recovery device provided by an embodiment of the present application.
  • Figure 9 is a schematic structural diagram of another network device provided by an embodiment of the present application.
  • first device 101 and the second device 102 mentioned in the embodiment of the present application may be network devices such as switches and routers, or other network devices with signal transmission requirements.
  • the embodiment of the present application does not apply to the first device 101 and the second device 102.
  • Device 101 and second device 102 are defined.
  • the first module 1011 and the second module 1021 may be part of the network device A component, such as a single board or line card on a network device, can also be a functional module on a network device.
  • the first chip 1012 and the second chip 1022 may be network chips such as switching chips, network processors, media access control (media access control, MAC) chips, and physical layer (physical layer, PHY) chips.
  • the embodiments of this application do not specifically limit the types of each of the above-mentioned devices, modules, and chips.
  • the method provided by the embodiment of the present application may be executed by the first device 101 or the second device 102, or may be executed by the first module 1011 or the first chip 1012 on the first device 101, or may be executed by the third device on the second device 102.
  • the second module 1021 or the second chip 1022 executes.
  • the processing unit used to implement the method may be a processing circuit with a processing function in the chip.
  • the communication connection methods of each of the above-mentioned devices, modules and chips include but are not limited to direct connection through Ethernet cables or optical cables.
  • FIG. 1 may include multiple devices, and each device may include at least one chip and/or at least one module.
  • Figure 1 only takes two devices, each of which includes a chip and a module, as an example for illustration.
  • the second device determines a target adaptive equalization coefficient corresponding to the abnormal type of the transmission path among multiple candidate adaptive equalization coefficients.
  • the method includes: performing anomaly detection on the transmission path.
  • the second device restores the transmission path.
  • the embodiment of the present application does not limit the timing of abnormality detection on the signal transmission path.
  • the second device continues to detect abnormalities in the signal transmission path.
  • the second device periodically performs abnormality detection on the signal transmission path.
  • the period of abnormality detection on the signal transmission path can be determined based on experience or actual needs, which is not limited in the embodiments of the present application.
  • the second device responds to the obtained detection instruction and performs abnormality detection on the signal transmission path.
  • the detection command can be triggered periodically or manually. This application does not limit the acquisition method of the detection command.
  • the anomaly detection performed on the signal transmission path includes but is not limited to the following three types: signal anomaly detection, clock anomaly detection, and data anomaly detection.
  • signal anomaly detection In response to detecting any one of signal anomaly, clock anomaly or data anomaly, an abnormality occurs in the transmission path of the signal.
  • signal anomaly detection includes at least one of the following detections: flashing, amplitude smaller than target amplitude, frequency error larger than target frequency error, and adaptive equalization operation performed based on the signal not converging.
  • the values of the target amplitude and target frequency error can be set based on experience or actual needs, and are not limited in the embodiments of this application.
  • the second device if the second device does not receive a signal at the moment when signal anomaly detection is performed, the signal will flash off. For example, the second device performs an adaptive equalization operation on the signal based on the adaptive equalization coefficient. When the adaptive equalization operation converges, the interference caused by the transmission path in the signal can be eliminated.
  • the interference caused by the transmission path may be inter symbol interference (ISI).
  • ISI inter symbol interference
  • the adaptive equalization algorithm used is not limited in the embodiments of this application.
  • the adaptive equalization algorithm includes but is not limited to at least one of an analog front equalization algorithm (analog front equalization, AFE), a feed forward equalization (FFE) algorithm, or a decision feedback equalization (DFE) algorithm.
  • AFE analog front equalization
  • FFE feed forward equalization
  • DFE decision feedback equalization
  • the method further includes: obtaining an anomaly type of the transmission path based on the anomaly detection result. For example, in response to detecting at least one of the signal flickering, the amplitude of the signal being less than the target amplitude, the frequency error of the signal being greater than the target frequency error, or the adaptive equalization operation performed based on the signal not converging, the transmission path
  • the exception type is signal exception.
  • performing abnormality detection on the signal transmission path includes: obtaining a clock in the signal, and performing clock abnormality detection on the clock.
  • clock anomaly detection includes at least one of the following detections: loss and frequency offset greater than the target frequency offset.
  • the target frequency offset can be set based on experience or actual needs, which is not limited in the embodiments of the present application.
  • obtaining the anomaly type of the transmission path based on the anomaly detection result includes: in response to detecting that the clock is lost and/or the frequency offset of the clock is greater than the target frequency offset, the transmission path
  • the exception type is clock exception.
  • performing anomaly detection on a signal transmission path includes: obtaining data in the signal and identifying a target bit sequence in the data. For example, after acquiring the clock in the signal, the second device samples the signal based on the clock to obtain the data in the signal, and then identifies the target bit sequence in the data.
  • the target bit sequence may be a specific bit sequence identified in the data when the signal transmission path is established.
  • the specific bit sequence is the bit sequence corresponding to the frame header of the Ethernet frame. This specific bit sequence appears periodically in the data. If no abnormality occurs in the data, after the second device recognizes the specific bit sequence, it can recognize the specific bit sequence again every certain number of bits. By identifying the target bit sequence, the second device can determine whether the data is abnormal.
  • obtaining the anomaly type of the transmission path based on the anomaly detection result includes: in response to not recognizing the target bit sequence, determining that the anomaly type of the transmission path is a data anomaly.
  • not recognizing the target bit sequence means that the recognized bit sequence is different from the target bit sequence, or the bit error rate of the recognized bit sequence relative to the target bit sequence exceeds the reference value.
  • the second device may determine that the target bit sequence is recognized when the bit error rate of the recognized bit sequence does not exceed the reference value. For example, if the bit error rate of the recognized bit sequence does not exceed the reference value and the second device can determine that the frame header of the Ethernet frame is recognized based on the recognized bit sequence, then the second device determines that the target bit sequence is recognized.
  • the reference value may be determined based on a bit error rate of the recognized bit sequence relative to the target bit sequence when the second device is no longer able to determine the frame header of the Ethernet frame based on the recognized bit sequence.
  • the method in response to an abnormality occurring in the transmission path of the signal, before determining a target adaptive equalization coefficient corresponding to the abnormal type of the transmission path among the plurality of candidate adaptive equalization coefficients, the method further includes: obtaining the transmission The path type of the path; according to the storage period corresponding to the path type, the adaptive equalization coefficients of the transmission path in each storage period are stored to obtain the multiple candidate adaptive equalization coefficients.
  • the plurality of candidate adaptive equalization coefficients are multiple adaptive equalization coefficients stored when there is no abnormality in the transmission path. That is to say, each candidate adaptive equalization coefficient is an adaptive equalization that enables the adaptive equalization operation to converge. coefficient.
  • the path type of the transmission path may be determined based on the transmission rate and/or transmission distance of the signal. For example, the second device obtains the path type of the transmission path based on the transmission rate of the signal and/or the transmission distance from the first device.
  • the second device After obtaining the path type of the transmission path, the second device stores the adaptive equalization coefficients of the transmission path in each storage period according to the storage period corresponding to the path type, and uses the stored multiple adaptive equalization coefficients as the multiple adaptive equalization candidates.
  • coefficient For example, the storage period corresponding to the obtained path type is 10 microseconds ( ⁇ s).
  • the second device stores the adaptive equalization coefficient of the transmission path every 10 ⁇ s, and uses the stored multiple adaptive equalization coefficients as multiple candidates.
  • Adaptive equalization coefficient The embodiments of the present application do not limit the timing and duration of storing the adaptive equalization coefficients. For example, the second device periodically performs an operation of storing multiple candidate adaptive equalization coefficients, and the duration of each storage operation is the reference duration.
  • the reference duration can be set based on the storage capacity of the device.
  • the reference duration can be 0 to 5 seconds (second, s).
  • the second device stores the adaptive equalization coefficient of the transmission path every 10 ⁇ s in the 5 s. That is, the second device stores multiple adaptive equalization candidates each time it is executed. Coefficient operation, storing 10 5 adaptive equalization coefficients.
  • the frequency of storing the adaptive equalization coefficients and the transmission path can be flexibly adapted. For example, for a transmission path with a higher signal transmission rate, the frequency of storing adaptive equalization coefficients is higher; for a transmission path with a lower signal transmission rate, the frequency of storing adaptive equalization coefficients is lower.
  • the second device can also store the adaptive equalization coefficients of the transmission path in each storage period according to the preset storage period to obtain multiple candidate adaptive equalization coefficients.
  • the preset storage period may be a storage period set based on experience or actual needs.
  • determining the target adaptive equalization coefficient corresponding to the abnormal type of the transmission path among multiple candidate adaptive equalization coefficients includes: determining the detection duration corresponding to the abnormal type according to the abnormal type of the transmission path; Among the adaptive equalization coefficients, a candidate adaptive equalization coefficient whose interval between the storage time and the current time is greater than or equal to the detection duration is determined, and the determined candidate adaptive equalization coefficient is used as the target adaptive equalization coefficient.
  • the candidate adaptive equalization coefficient for the detection duration uses the determined candidate adaptive equalization coefficient as the target adaptive equalization coefficient, including: for each detection duration, among multiple candidate adaptive equalization coefficients, determine the relationship between the storage time and the current time. The interval is greater than equal
  • Candidate adaptive equalization coefficients based on the detection duration; among multiple candidate adaptive equalization coefficients determined based on multiple detection durations, the candidate adaptive equalization coefficient with the earliest storage time is used as the target adaptive equalization coefficient.
  • candidate adaptive equalization coefficients whose storage time and current time are greater than or equal to the detection time are determined based on each detection duration, and then among the multiple determined candidate adaptive equalization coefficients Using the candidate adaptive equalization coefficient with the earliest storage time as the target adaptive equalization coefficient can ensure that there is no abnormality in the transmission path of the signal during the storage time corresponding to the target adaptive equalization coefficient, ensuring the reliability of the target adaptive equalization coefficient.
  • the candidate adaptive equalization coefficient with the latest storage time is used as the candidate adaptive equalization coefficient determined based on the detection duration.
  • the signal may change, and the receiving end can adjust the adaptive equalization coefficient based on the changed signal to make the adaptive equalization operation converge.
  • the receiving end uses the candidate adaptive equalization coefficient with the latest storage time among the determined multiple candidate adaptive equalization coefficients as the candidate adaptive equalization coefficient determined based on the detection duration. That is to say, the receiving end Among the adaptive equalization coefficients, the candidate adaptive equalization coefficient with the shortest time interval between the storage time and the detected abnormality is used as the candidate adaptive equalization coefficient determined based on the detection duration.
  • the candidate adaptive equalization coefficient When the candidate adaptive equalization coefficient is used as the target adaptive equalization coefficient, an adaptive equalization operation is performed on the signal based on the target adaptive equalization coefficient, and the target adaptive equalization coefficient is adjusted based on the calculated signal. Since the storage time of the target adaptive equalization coefficient and the time interval when the abnormality is detected are short, when the signal changes are small, the adaptive equalization coefficient that makes the adaptive equalization operation converge can be obtained with a smaller number of adjustments. This shortens the time it takes to adjust the coefficient until the adaptive equalization operation converges, thereby shortening the path recovery time and improving the efficiency of path recovery.
  • a candidate adaptive equalization coefficient corresponds to a storage area. After determining the candidate adaptive equalization coefficient as the target adaptive equalization coefficient, the second device determines the candidate adaptive equalization coefficient corresponding to the subsequent adaptive equalization coefficient. The storage area obtains the determined candidate adaptive equalization coefficient as the target adaptive equalization coefficient, and then performs an adaptive equalization operation on the signal based on the target adaptive equalization coefficient.
  • FIG. 3 is a schematic diagram of a process for determining a target adaptive equalization coefficient provided by an embodiment of the present application.
  • the second device performs an adaptive equalization operation on the signal through an equalizer (EQ).
  • the coefficients used by the equalizer in performing the adaptive equalization operation are adaptive equalization coefficients.
  • the second device stores the adaptive equalization coefficient at time t 1 in storage area 1, stores the adaptive equalization coefficient at time t 2 in storage area 2, and so on, stores the adaptive equalization coefficient at time t n in storage area n.
  • the stored multiple adaptive equalization coefficients are multiple candidate adaptive equalization coefficients.
  • the detection duration corresponding to the abnormality type is determined according to the abnormality type of the transmission path.
  • a candidate adaptive equalization coefficient whose storage time is greater than or equal to the detection time length and the current time is determined, and the determined candidate adaptive equalization coefficient is used as the target adaptive equalization coefficient.
  • the candidate adaptive equalization coefficient stored at time t1 is the target adaptive equalization coefficient, then the candidate adaptive equalization coefficient can be applied to the equalizer, The equalizer performs an adaptive equalization operation on the signal based on the target adaptive equalization coefficient.
  • the second device performs an adaptive equalization operation on the signal based on the target adaptive equalization coefficient to obtain an adaptive equalized signal.
  • the second device performs an adaptive equalization operation on the signal based on the target adaptive equalization coefficient, and based on the calculated
  • the target adaptive equalization coefficient is adjusted for the signal, and the adaptive equalization operation is performed on the signal again based on the adjusted adaptive equalization coefficient.
  • the second device repeats the above process of adaptive equalization operation and coefficient adjustment until the adaptive equalization operation converges.
  • the second device performs an adaptive equalization operation on the signal based on the adaptive equalization coefficient when the adaptive equalization operation converges, and obtains an adaptive equalized signal.
  • S203 The second device restores the transmission path based on the adaptively equalized signal.
  • the method further includes: in response to an abnormality in the transmission path, obtaining a target clock and a target data stream, where the target clock is a clock obtained based on the signal before an abnormality occurs in the transmission path; based on the target clock pair
  • the target data flow performs data processing.
  • the target data stream is an idle code stream or an LF code stream.
  • the second device When an abnormality occurs in the signal transmission path, whether it is a signal abnormality, clock abnormality or data abnormality, the second device will be unable to perform subsequent data processing on the signal data.
  • the module in the second device for data processing and the module that performs subsequent operations based on the results of data processing (hereinafter collectively referred to as related modules) will sense the exception and perform corresponding operations.
  • the relevant model The block is reset and after re-receiving the clock and data flow for data processing or the results of data processing, re-initializes and executes the corresponding processing sequence.
  • the method provided by the embodiment of the present application obtains the target clock and the target data stream before the transmission path of the signal is restored, and performs data processing on the target data stream based on the target clock, so that the data processing process can be executed normally, based on the results of the data processing. Subsequent operations performed can also be performed normally. In other words, the relevant module will not sense the abnormality of the signal's transmission path and maintain normal operation without the need for reset and re-initialization processes.
  • the second device has high robustness.
  • the method further includes: performing data processing on the data in the adaptively equalized signal based on the clock in the adaptively equalized signal. That is to say, after the transmission path of the signal is restored, the second device switches from performing data processing on the target data stream based on the target clock to performing data processing on the data in the signal based on the clock in the signal.
  • Serdes transmitter Serdes transmitter
  • Serdes receiver Serdes_rx
  • Figure 5 is a schematic process diagram of a path recovery method provided by an embodiment of the present application.
  • Serdes_rx includes a balancing module, clock data recovery module, clock tracking module, data selection module, anomaly detection (fault detection, fault_det) module, snapshot module and code stream generation module.
  • This equalization module can be implemented by EQ and is used to perform adaptive equalization (self adaptation equalization) operation on the signal.
  • the clock data recovery module can be implemented by a CDR circuit and is used to obtain the clock and data in the adaptively equalized signal.
  • the clock tracking module can be implemented by PLL and is used to track the clock obtained by the CDR circuit and transmit the tracked clock to the data selection module.
  • the data selection module can be implemented by mux in PCS and is used to switch data for performing data processing.
  • the anomaly detection module includes but is not limited to a signal anomaly detection module (analog_los), a clock anomaly detection module (clk_los), and a data anomaly detection module (PCS_los).
  • the analog_los is used to detect signal anomalies on the signal; in response to at least one of detecting signal interruption, the amplitude of the signal being less than the target amplitude, the frequency error of the signal being greater than the target frequency error, or the adaptive equalization operation performed based on the signal not converging. , treating signal exceptions as the exception type of the transmission path.
  • the clk_los is used to obtain the clock in the signal and perform clock abnormality detection on the clock; in response to detecting that the clock is lost and/or the frequency deviation of the clock is greater than the target frequency deviation, the clock abnormality is used as the abnormality type of the transmission path.
  • the PCS_los is used to obtain the data in the signal and identify the target bit sequence in the data; in response to the target bit sequence not being identified, the data anomaly is used as the anomaly type of the transmission path.
  • the anomaly detection module may also include other anomaly detection modules for detecting other types of anomalies.
  • Serdes_rx receives the signal sent by Serdes_tx, and establishes the communication with Serdes_tx. signal transmission path.
  • the anomaly detection module performs anomaly detection on the signal transmission path, and obtains the anomaly type of the transmission path based on the anomaly detection results.
  • the snapshot module determines a target adaptive equalization coefficient corresponding to the abnormal type of the transmission path from a plurality of stored candidate adaptive equalization coefficients, and transmits the target adaptive equalization coefficient to the equalization module.
  • the equalization module performs an adaptive equalization operation on the signal based on the target adaptive equalization coefficient, obtains an adaptive equalized signal, and transmits the adaptive equalized signal to the clock data recovery module.
  • the clock data recovery module recovers the transmission path based on the adaptively equalized signal. After acquiring the clock and data in the adaptively equalized signal, the clock data recovery module transmits the acquired clock to the clock tracking module and transmits the acquired data to the data selection module.
  • the clock tracking module no longer tracks the received clock, uses the clock tracked when there is no abnormality in the transmission path as the target clock, and transmits the target clock to the data processing module of the PCS.
  • the data processing module Not shown in Figure 5.
  • the code stream generation module obtains the target data stream and transmits the target data stream to the data selection module.
  • the data selection module switches the data used to perform data processing from the data in the signal to a target data stream, and transmits the target data stream to the data processing module.
  • the clock tracking module In response to the recovery of the transmission path, the clock tracking module re-traces the received clock and transmits the tracked clock to the data processing module; the data selection module switches the data used to perform data processing from the target data stream to the data in the signal to the data processing module.
  • the data processing module transmits the data in this signal.
  • the target adaptation corresponding to the abnormal type of the transmission path is determined among multiple candidate adaptive equalization coefficients that can make the adaptive equalization operation converge.
  • Equalization coefficient the target adaptive equalization coefficient is used as the adaptive equalization coefficient suitable for the adaptive equalization operation.
  • the adaptive equalization operation performed based on the target adaptive equalization coefficient can quickly converge, so that the signal transmission path can be quickly restored, and the path recovery The efficiency is higher.
  • Figure 6 is a schematic structural diagram of a path recovery device provided by an embodiment of the present application. Illustratively, the device is applied to the second device shown in Figure 2 above. Based on the following modules shown in Figure 6, the path recovery device shown in Figure 6 can perform all or part of the operations performed by the second device. It should be understood that the device may include more additional modules than the modules shown or omit some of the modules shown therein, and the embodiments of the present application are not limited to this. As shown in Figure 6, the device includes:
  • Determining module 601 is configured to respond to an abnormality in the transmission path of the signal and determine a target adaptive equalization coefficient corresponding to the abnormal type of the transmission path among multiple candidate adaptive equalization coefficients. Each candidate adaptive equalization coefficient is such that the adaptive equalization coefficient is adaptive. Adaptive equalization coefficient for equalization operation convergence;
  • the equalization module 602 is used to perform an adaptive equalization operation on the signal based on the target adaptive equalization coefficient to obtain an adaptive equalized signal;
  • the recovery module 603 is used to recover the transmission path based on the adaptively equalized signal.
  • the device further includes: a detection module 600, configured to perform anomaly detection on the transmission path, and obtain the anomaly type of the transmission path based on the anomaly detection result.
  • a detection module 600 configured to perform anomaly detection on the transmission path, and obtain the anomaly type of the transmission path based on the anomaly detection result.
  • one candidate adaptive equalization coefficient corresponds to a storage time; the determination module 601 is used to determine the detection duration corresponding to the abnormal type according to the abnormal type of the transmission path; among multiple candidate adaptive equalization coefficients , determine the candidate adaptive equalization coefficient whose storage time is greater than or equal to the detection time, and use the determined candidate adaptive equalization coefficient as the target adaptive equalization coefficient.
  • the device further includes: an acquisition module, used to obtain the path type of the transmission path; and according to the storage period corresponding to the path type, store the adaptive equalization coefficient of the transmission path in each storage period to obtain multiple candidate adaptive equalization coefficients.
  • the detection module 600 is used to perform signal anomaly detection on the signal; in response to detecting signal interruption, the amplitude of the signal is less than the target amplitude, the frequency error of the signal is greater than the target frequency error, or the signal is executed based on the signal. At least one of the adaptive equalization operations does not converge, and the abnormality type of the transmission path is a signal abnormality.
  • the detection module 600 is used to obtain the clock in the signal and perform clock abnormality detection on the clock; in response to detecting that the clock is lost and/or the frequency deviation of the clock is greater than the target frequency deviation, the abnormality of the transmission path
  • the type is clock exception.
  • the detection module 600 is used to obtain data in the signal and identify the target bit sequence in the data; in response to the target bit sequence not being identified, the abnormality type of the transmission path is data abnormality.
  • the device further includes: a processing module, configured to obtain the target clock and the target data stream in response to an abnormality in the transmission path, where the target clock is a clock obtained based on the signal before the abnormality occurs in the transmission path; based on The target clock performs data processing on the target data stream.
  • a processing module configured to obtain the target clock and the target data stream in response to an abnormality in the transmission path, where the target clock is a clock obtained based on the signal before the abnormality occurs in the transmission path; based on The target clock performs data processing on the target data stream.
  • the target data stream is an idle code stream or an LF code stream.
  • the device provided by the embodiment of the present application determines the target adaptive equalization corresponding to the abnormal type of the transmission path among multiple candidate adaptive equalization coefficients that can make the adaptive equalization operation converge when an abnormality occurs in the transmission path of the signal. coefficient, the target adaptive equalization coefficient is used as the adaptive equalization coefficient suitable for the adaptive equalization operation.
  • the adaptive equalization operation performed based on the target adaptive equalization coefficient can quickly converge, so that the signal transmission path can be quickly restored, and the path recovery is Higher efficiency.
  • the specific hardware structure of the device in the above embodiment is shown in network device 1500 in Figure 7 , including a transceiver 1501, a processor 1502, and a memory 1503.
  • the transceiver 1501, the processor 1502 and the memory 1503 are connected through a bus 1504.
  • the transceiver 1501 is used to send and receive signals
  • the memory 1503 is used to store instructions or program codes
  • the processor 1502 is used to call the instructions or program codes in the memory 1503 to cause the device to perform the related tasks of the second device in the above method embodiment. Processing steps.
  • the network device 1500 in the embodiment of the present application may correspond to the first device or the second device in each of the above method embodiments.
  • the processor 1502 in the network device 1500 reads instructions or program codes in the memory 1503 , enabling the network device 1500 shown in Figure 7 to perform all or part of the operations performed by the second device.
  • the network device 1500 may also correspond to the device shown in Figure 6 above.
  • the detection module 600 involved in Figure 6 is equivalent to the transceiver 1501
  • the determination module 601, equalization module 602 and recovery module 603 are equivalent to the processor 1502.
  • Figure 8 shows a schematic structural diagram of a network device 2000 provided by an exemplary embodiment of the present application.
  • the network device 2000 shown in FIG. 8 is used to perform operations related to the path recovery method shown in FIG. 2 .
  • the network device 2000 is, for example, a switch, a router, etc.
  • the network device 2000 includes at least one processor 2001, a memory 2003, and at least one communication interface 2004.
  • the processor 2001 is, for example, a general central processing unit (CPU), a digital signal processor (DSP), a network processor (NP), a graphics processing unit (GPU), Neural-network processing units (NPU), data processing A data processing unit (DPU), a microprocessor, or one or more integrated circuits used to implement the solution of the present application.
  • the processor 2001 includes an application-specific integrated circuit (ASIC), a programmable logic device (PLD) or other programmable logic devices, transistor logic devices, hardware components, or any combination thereof.
  • a PLD is, for example, a complex programmable logic device (CPLD), a field-programmable gate array (FPGA), a general array logic (GAL), or any combination thereof.
  • the processor can also be a combination that implements computing functions, such as a combination of one or more microprocessors, a combination of a DSP and a microprocessor, and so on.
  • the network device 2000 also includes a bus.
  • Buses are used to transfer information between components of network device 2000.
  • the bus can be a peripheral component interconnect (PCI) bus or an extended industry standard architecture (EISA) bus, etc.
  • the bus can be divided into address bus, data bus, control bus, etc. For ease of presentation, only one thick line is used in Figure 8, but it does not mean that there is only one bus or one type of bus.
  • various components of the network device 2000 in Figure 8 can also be connected in other ways. The embodiment of the present invention does not limit the connection method of each component.
  • the memory 2003 is, for example, a read-only memory (ROM) or other type of static storage device that can store static information and instructions, or a random access memory (random access memory, RAM) or a device that can store information and instructions.
  • ROM read-only memory
  • RAM random access memory
  • Other types of dynamic storage devices such as electrically erasable programmable read-only memory (EEPROM), compact disc read-only memory (CD-ROM) or other optical disk storage, optical discs Storage (including compressed optical discs, laser discs, optical discs, digital versatile discs, Blu-ray discs, etc.), magnetic disk storage media or other magnetic storage devices, or can be used to carry or store desired program code in the form of instructions or data structures and can Any other media accessed by a computer, without limitation.
  • the memory 2003 exists independently, for example, and is connected to the processor 2001 through a bus.
  • the memory 2003 may also be integrated with the processor 2001.
  • the communication interface 2004 uses any device such as a transceiver for communicating with other devices or a communication network.
  • the communication network may be Ethernet, a radio access network (RAN) or a wireless local area network (WLAN), etc.
  • the communication interface 2004 may include a wired communication interface and may also include a wireless communication interface.
  • the communication interface 2004 may be an Ethernet (ethernet) interface, a fast ethernet (FE) interface, a gigabit ethernet (GE) interface, an asynchronous transfer mode (ATM) interface, a wireless LAN ( wireless local area networks, WLAN) interface, cellular network communication interface or a combination thereof.
  • the Ethernet interface can be an optical interface, an electrical interface, or a combination thereof.
  • the communication interface 2004 can be used for the network device 2000 to communicate with other devices.
  • the processor 2001 may include one or more CPUs, such as CPU0 and CPU1 as shown in FIG. 8 .
  • Each of these processors may be a single-CPU processor or a multi-CPU processor.
  • a processor here may refer to one or more devices, circuits, and/or processing cores for processing data (eg, computer program instructions).
  • the network device 2000 may include multiple processors, such as the processor 2001 and the processor 2005 shown in FIG. 8 .
  • processors can be a single-core processor (single-CPU) or a multi-core processor (multi-CPU).
  • a processor here may refer to one or more devices, circuits, and/or processing cores for processing data (such as computer program instructions).
  • the network device 2000 may also include an output device and an input device.
  • Output devices communicate with processor 2001 and can display information in a variety of ways.
  • the output device may be a liquid crystal display (LCD), a light emitting diode (LED) display device, a cathode ray tube (CRT) display device, or a projector (projector), etc.
  • Input devices communicate with processor 2001 and can receive user input in a variety of ways.
  • the input device may be a mouse, a keyboard, a touch screen device or a sensing device, etc.
  • the memory 2003 is used to store the program code 2010 for executing the solution of the present application
  • the processor 2001 can execute the program code 2010 stored in the memory 2003. That is, the network device 2000 can implement the path recovery method provided by the method embodiment through the processor 2001 and the program code 2010 in the memory 2003.
  • Program code 2010 may include one or more software modules.
  • the processor 2001 itself can also store program codes or instructions for executing the solution of the present application.
  • the network device 2000 in the embodiment of the present application may correspond to the first device or the second device in each of the above method embodiments.
  • the processor 2001 in the network device 2000 reads the program code 2010 or 2010 in the memory 2003.
  • the program code or instructions stored in the processor 2001 itself enable the network device 2000 shown in FIG. 8 to perform all or part of the operations performed by the first device or the second device.
  • the network device 2000 may also correspond to the above-mentioned device shown in FIG. 6 .
  • Each functional module in the device shown in FIG. 6 is implemented by software of the network device 2000 .
  • the functional modules included in the device shown in FIG. 6 are generated by the processor 2001 of the network device 2000 after reading the program code 2010 stored in the memory 2003.
  • the detection module 600 involved in FIG. 6 is equivalent to the communication interface 2004, and the determination module 601, the equalization module 602 and the recovery module 603 are equivalent to the processor 2001 and/or the processor 2005.
  • Each step of the method shown in FIG. 2 is completed by instructions in the form of hardware integrated logic circuits or software in the processor of the network device 2000 .
  • the steps of the methods disclosed in conjunction with the embodiments of the present application can be directly implemented by a hardware processor for execution, or can be executed by a combination of hardware and software modules in the processor.
  • the software module can be located in random access memory, flash memory, read-only memory, programmable read-only memory or electrically erasable programmable memory, registers and other mature storage media in this field.
  • the storage medium is located in the memory, and the processor reads the information in the memory and completes the steps of the above method in combination with its hardware. To avoid repetition, the details will not be described here.
  • Figure 9 shows a schematic structural diagram of a network device 2100 provided by another exemplary embodiment of the present application.
  • the network device 2100 shown in FIG. 9 may be a first device or a second device, used to perform all or part of the operations involved in the path recovery method shown in FIG. 2 .
  • the network device 2100 is, for example, a switch, a router, etc., and the network device 2100 can be implemented by a general bus architecture.
  • the network device 2100 includes: a main control board 2110 and an interface board 2130.
  • the main control board is also called the main processing unit (MPU) or route processor card.
  • the main control board 2110 is used to control and manage various components in the network device 2100, including route calculation and device management. , equipment maintenance, protocol processing functions.
  • the main control board 2110 includes: a central processing unit 2111 and a memory 2112.
  • the interface board 2130 is also called a line processing unit (LPU), line card (line card) or service board.
  • the interface board 2130 is used to provide various service interfaces and implement data packet forwarding.
  • Service interfaces include, but are not limited to, Ethernet interfaces, POS (packet over SONET/SDH) interfaces, etc.
  • the Ethernet interfaces are, for example, flexible Ethernet service interfaces (flexible ethernet clients, FlexE Clients).
  • the interface board 2130 includes: a central processor 2131, a network processor 2132, a forwarding entry memory 2134, and a physical interface card (physical interface card, PIC) 2133.
  • the central processor 2131 on the interface board 2130 is used to control and manage the interface board 2130 and communicate with the central processor 2111 on the main control board 2110 .
  • the physical interface card 2133 is used to implement the docking function of the physical layer.
  • the original traffic enters the interface board 2130 through this, and the processed packets are sent out from the physical interface card 2133.
  • the physical interface card 2133 is also called a daughter card and can be installed on the interface board 2130. It is responsible for converting photoelectric signals into messages and checking the validity of the messages before forwarding them to the network processor 2132 for processing.
  • the central processor 2131 can also perform the functions of the network processor 2132, such as implementing software forwarding based on a general-purpose CPU, so that the network processor 2132 is not required in the physical interface card 2133.
  • the network device 2100 includes multiple interface boards.
  • the network device 2100 also includes an interface board 2140.
  • the interface board 2140 includes: a central processor 2141, a network processor 2142, a forwarding entry memory 2144, and a physical interface card 2143.
  • the functions and implementation methods of each component in the interface board 2140 are the same as or similar to those of the interface board 2130 and will not be described again here.
  • the network device 2100 also includes a switching fabric board 2120.
  • the switching fabric unit 2120 may also be called a switching fabric unit (switch fabric unit, SFU).
  • SFU switching fabric unit
  • the switching network board 2120 is used to complete data exchange between the interface boards.
  • the interface board 2130 and the interface board 2140 can communicate through the switching network board 2120.
  • the main control board 2110 is coupled with the interface board.
  • the main control board 2110, the interface board 2130, the interface board 2140, and the switching network board 2120 are connected to the system backplane through a system bus to achieve intercommunication.
  • an inter-process communication protocol (IPC) channel is established between the main control board 2110 and the interface board 2130 and the interface board 2140.
  • the main control board 2110 and the interface board 2130 and the interface board 2140 communicate through IPC channels.
  • the above-mentioned memory may include a read-only memory and a random access memory, and provide instructions and data to the processor.
  • Memory may also include non-volatile random access memory.
  • the memory may also store device type information.
  • the memory may be volatile memory or non-volatile memory, or may include both volatile and non-volatile memory.
  • the non-volatile memory can be read-only memory (ROM), programmable ROM (PROM), erasable programmable read-only memory (erasable PROM, EPROM), electrically removable memory. Erase programmable read-only memory (electrically EPROM, EEPROM) or flash memory.
  • Volatile memory may be random access memory (RAM), which is used as an external cache. By way of illustration, but not limitation, many forms of RAM are available.
  • a device including the above-mentioned chip is also provided.
  • the device is a network device.
  • the device is a router or a switch or a server.
  • the computer program product includes one or more computer program instructions.
  • methods of embodiments of the present application may be described in the context of machine-executable instructions, such as included in a program module executing in a device on a target's real or virtual processor.
  • program modules include routines, programs, libraries, objects, classes, components, data structures, etc., which perform specific tasks or implement specific abstract data structures.
  • the functionality of the program modules may be as described Merge or split the program modules described above.
  • Machine-executable instructions for program modules can execute locally or on a distributed device. In a distributed device, program modules can be located in both local and remote storage media.
  • the computer program code or related data may be carried by any appropriate carrier, so that the device, device or processor can perform the various processes and operations described above.
  • Examples of carriers include signals, computer-readable media, and the like.
  • Examples of signals may include electrical, optical, radio, acoustic, or other forms of propagated signals, such as carrier waves, infrared signals, and the like.
  • the modules described as separate components may or may not be physically separated.
  • the components shown as modules may or may not be physical modules, that is, they may be located in one place, or they may be distributed to multiple network modules. Some or all of the modules can be selected according to actual needs to achieve the purpose of the embodiments of the present application.
  • each functional module in each embodiment of the present application can be integrated into one processing module, or each module can exist physically alone, or two or more modules can be integrated into one module.
  • the above integrated modules can be implemented in the form of hardware or software function modules.
  • determining B based on A does not mean determining B only based on A, and B can also be determined based on A and/or other information.
  • references throughout this specification to "one embodiment,””anembodiment,” and “a possible implementation” mean that specific features, structures, or characteristics related to the embodiment or implementation are included herein. In at least one embodiment of the application. Therefore, “in one embodiment” or “in an embodiment” or “a possible implementation” appearing in various places throughout this specification do not necessarily refer to the same embodiment. Furthermore, the particular features, structures or characteristics may be combined in any suitable manner in one or more embodiments.

Abstract

本申请公开了一种路径恢复方法、装置、设备、系统及计算机可读存储介质，涉及通信技术领域。该方法包括：在信号的传输路径出现异常的情况下，从使得自适应均衡运算收敛的多个候选自适应均衡系数中确定与传输路径的异常类型对应的目标自适应均衡系数；然后，基于目标自适应均衡系数对信号进行自适应均衡运算，得到自适应均衡后的信号；最后，基于自适应均衡后的信号进行传输路径的恢复。该方法通过在使得自适应均衡运算收敛的多个候选自适应均衡系数中，确定用于执行自适应均衡的目标自适应均衡系数，使得基于该目标自适应均衡系数执行的自适应均衡运算能够快速收敛，从而能够快速恢复信号的传输路径，提高路径恢复的效率。

Description

路径恢复方法、装置、设备、系统及计算机可读存储介质
本申请要求于2022年6月9日提交的申请号为202210652067.8、发明名称为“路径恢复方法、装置、设备、系统及计算机可读存储介质”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本申请涉及通信技术领域，尤其涉及一种路径恢复方法、装置、设备、系统及计算机可读存储介质。
背景技术
随着网络设备的演进，网络设备中各个部件的互连采用串行解串器(serializer and deserializer，Serdes)输入/输出(input/output，I/O)实现。作为接收端的部件在接收到信号后，对该信号进行自适应均衡运算，基于自适应均衡后的信号建立与作为发送端的部件之间的传输路径，进而执行后续的数据处理。如果传输路径出现异常，导致信号的传输中断，作为接收端的部件需要重新建立该传输路径，也即对该传输路径进行恢复，以保证信号对应的数据处理的正常执行。
发明内容
本申请提出一种路径恢复方法、装置、设备、系统及计算机可读存储介质，用于提高路径恢复的效率。
第一方面，提供了一种路径恢复方法，所述方法包括：在信号的传输路径出现异常的情况下，从使得自适应均衡运算收敛的多个候选自适应均衡系数中确定与传输路径的异常类型对应的目标自适应均衡系数；然后，基于目标自适应均衡系数对信号进行自适应均衡运算，得到自适应均衡后的信号；最后，基于自适应均衡后的信号进行传输路径的恢复。
该方法通过在使得自适应均衡运算收敛的多个候选自适应均衡系数中，确定用于执行自适应均衡的目标自适应均衡系数，使得基于该目标自适应均衡系数执行的自适应均衡运算能够快速收敛，从而能够快速恢复信号的传输路径，路径恢复的效率较高。
在一种可能的实现方式中，所述在多个候选自适应均衡系数中确定与所述传输路径的异常类型对应的目标自适应均衡系数之前，还包括：对所述传输路径进行异常检测，基于异常检测结果得到所述传输路径的异常类型。通过对信号的传输路径进行异常检测，该方法能够感知到传输路径是否发生异常，从而在传输路径出现异常的情况下，及时对该传输路径进行恢复。
在一种可能的实现方式中，一个候选自适应均衡系数对应一个存储时间；所述在多个候选自适应均衡系数中确定与所述传输路径的异常类型对应的目标自适应均衡系数，包括：根据所述传输路径的异常类型，确定所述异常类型对应的检测时长；在所述多个候选自适应均衡系数中，确定存储时间与当前时间的间隔大于等于所述检测时长的候选自适应均衡系数， 将确定出的候选自适应均衡系数作为目标自适应均衡系数。
通过基于检测时长确定存储时间与当前时间的间隔大于等于该检测时长的候选自适应均衡系数，再在确定出的候选自适应均衡系数中确定目标自适应均衡系数，能够保证在该目标自适应均衡系数对应的存储时间，该信号的传输路径未出现异常，保证该目标自适应均衡系数的可靠性。
在一种可能的实现方式中，所述在多个候选自适应均衡系数中确定与所述传输路径的异常类型对应的目标自适应均衡系数之前，还包括：获取所述传输路径的路径类型；按照所述路径类型对应的存储周期，存储所述传输路径在各个存储周期的自适应均衡系数，以得到所述多个候选自适应均衡系数。通过按照路径类型对应的存储周期存储多个自适应均衡系数，存储自适应均衡系数的频率与传输路径能够灵活适配。
在一种可能的实现方式中，所述对所述传输路径进行异常检测，基于异常检测结果得到所述传输路径的异常类型，包括：对所述信号进行信号异常检测；响应于检测到所述信号闪断、所述信号的振幅小于目标振幅、所述信号的频率误差大于目标频率误差或者基于所述信号执行的自适应均衡运算不收敛中的至少一种，所述传输路径的异常类型为信号异常。
在一种可能的实现方式中，所述对所述传输路径进行异常检测，基于异常检测结果得到所述传输路径的异常类型，包括：获取所述信号中的时钟，对所述时钟进行时钟异常检测；响应于检测到所述时钟丢失和/或所述时钟的频偏大于目标频偏，所述传输路径的异常类型为时钟异常。
在一种可能的实现方式中，所述对所述传输路径进行异常检测，基于异常检测结果得到所述传输路径的异常类型，包括：获取所述信号中的数据，识别所述数据中的目标比特序列；响应于未识别到所述目标比特序列，所述传输路径的异常类型为数据异常。
通过对信号的传输路径进行不同类型的异常检测，该方法能够对信号的传输路径进行较为全面的检测。进而在传输路径出现不同类型的异常的情况下，该方法均能够实现路径恢复，适用范围较广。
在一种可能的实现方式中，所述方法还包括：响应于所述传输路径出现异常，获取目标时钟和目标数据流，所述目标时钟为在所述传输路径出现异常之前基于所述信号得到的时钟；基于所述目标时钟对所述目标数据流执行数据处理。通过在该信号的传输路径恢复之前，基于目标时钟对目标数据流执行数据处理，数据处理过程能够正常执行，基于数据处理的结果执行的后续操作也能够正常执行。也就是说，执行各个操作的模块无需复位和重新初始化，执行该方法的设备的健壮性较高。
在一种可能的实现方式中，所述目标数据流为空闲码流或者本地故障(local fault，LF)码流。
第二方面，提供了一种路径恢复装置，所述装置包括：
确定模块，用于响应于信号的传输路径出现异常，在多个候选自适应均衡系数中确定与所述传输路径的异常类型对应的目标自适应均衡系数，各个候选自适应均衡系数均为使得自适应均衡运算收敛的自适应均衡系数；
均衡模块，用于基于所述目标自适应均衡系数对所述信号进行自适应均衡运算，得到自适应均衡后的信号；
恢复模块，用于基于所述自适应均衡后的信号进行传输路径的恢复。
在一种可能的实现方式中，所述装置还包括：检测模块，用于对所述传输路径进行异常检测，基于异常检测结果得到所述传输路径的异常类型。
在一种可能的实现方式中，一个候选自适应均衡系数对应一个存储时间；所述确定模块，用于根据所述传输路径的异常类型，确定所述异常类型对应的检测时长；在所述多个候选自适应均衡系数中，确定存储时间与当前时间的间隔大于等于所述检测时长的候选自适应均衡系数，将确定出的候选自适应均衡系数作为目标自适应均衡系数。
在一种可能的实现方式中，所述装置还包括：获取模块，用于获取所述传输路径的路径类型；按照所述路径类型对应的存储周期，存储所述传输路径在各个存储周期的自适应均衡系数，以得到所述多个候选自适应均衡系数。
在一种可能的实现方式中，所述检测模块，用于对所述信号进行信号异常检测；响应于检测到所述信号闪断、所述信号的振幅小于目标振幅、所述信号的频率误差大于目标频率误差或者基于所述信号执行的自适应均衡运算不收敛中的至少一种，所述传输路径的异常类型为信号异常。
在一种可能的实现方式中，所述检测模块，用于获取所述信号中的时钟，对所述时钟进行时钟异常检测；响应于检测到所述时钟丢失和/或所述时钟的频偏大于目标频偏，所述传输路径的异常类型为时钟异常。
在一种可能的实现方式中，所述检测模块，用于获取所述信号中的数据，识别所述数据中的目标比特序列；响应于未识别到所述目标比特序列，所述传输路径的异常类型为数据异常。
在一种可能的实现方式中，所述装置还包括：处理模块，用于响应于所述传输路径出现异常，获取目标时钟和目标数据流，所述目标时钟为在所述传输路径出现异常之前基于所述信号得到的时钟；基于所述目标时钟对所述目标数据流执行数据处理。
在一种可能的实现方式中，所述目标数据流为空闲码流或者LF码流。
第三方面，提供了一种网络设备，包括处理器，处理器与存储器耦合，存储器中存储有至少一条程序指令或代码，至少一条程序指令或代码由处理器加载并执行，以使网络设备实现第一方面中任一的路径恢复方法。
第四方面，提供了一种网络系统，该网络系统包括第一设备和第二设备，第一设备用于向第二设备发送信号，以使第二设备建立与第一设备之间的信号的传输路径，第二设备用于执行第一方面中任一的路径恢复方法。
第五方面，提供了一种计算机可读存储介质，存储介质中存储有至少一条程序指令或代码，程序指令或代码由处理器加载并执行时以使计算机实现第一方面中任一的路径恢复方法。
第六方面，提供了一种通信装置，该装置包括：收发器、存储器和处理器。其中，该收发器、该存储器和该处理器通过内部连接通路互相通信，该存储器用于存储指令，该处理器用于执行该存储器存储的指令，以控制收发器接收信号，并控制收发器发送信号，并且当该处理器执行该存储器存储的指令时，使得该处理器执行第一方面中任一的路径恢复方法。
示例性地，所述处理器为一个或多个，所述存储器为一个或多个。
示例性地，所述存储器可以与所述处理器集成在一起，或者所述存储器与处理器分离设置。
在具体实现过程中，存储器可以为非瞬时性(non-transitory)存储器，例如只读存储器(read  only memory，ROM)，其可以与处理器集成在同一块芯片上，也可以分别设置在不同的芯片上，本申请对存储器的类型以及存储器与处理器的设置方式不做限定。
第七方面，提供了一种计算机程序或者计算机程序产品，所述计算机程序或者计算机程序产品包括：计算机程序代码，当所述计算机程序代码被计算机运行时，使得所述计算机执行第一方面中任一的路径恢复方法。
第八方面，提供了一种芯片，包括处理器，用于从存储器中调用并运行所述存储器中存储的指令，使得安装有所述芯片的网络设备执行第一方面中任一的路径恢复方法。
示例性地，该芯片还包括：输入接口、输出接口和所述存储器，所述输入接口、所述输出接口、所述处理器以及所述存储器之间通过内部连接通路相连。
应当理解的是，本申请实施例的第二方面至第八方面的技术方案及对应的可能的实现方式所取得的有益效果可以参见上述对第一方面及其对应的可能的实现方式的技术效果，此处不再赘述。
附图说明
图1是本申请实施例提供的一种路径恢复方法的实施环境示意图；
图2是本申请实施例提供的一种路径恢复方法的流程图；
图3是本申请实施例提供的一种确定目标自适应均衡系数的过程示意图；
图4是本申请实施例提供的一种获取目标时钟和目标数据流的过程示意图；
图5是本申请实施例提供的一种路径恢复方法的过程示意图；
图6是本申请实施例提供的一种路径恢复装置的结构示意图；
图7是本申请实施例提供的一种网络设备的结构示意图；
图8是本申请实施例提供的另一种网络设备的结构示意图；
图9是本申请实施例提供的另一种网络设备的结构示意图。
具体实施方式
本申请的实施方式部分使用的术语仅用于对本申请的实施例进行解释，而非旨在限定本申请。下面结合附图，对本申请的实施例进行描述。
本申请实施例提供了一种路径恢复方法，针对传输路径出现异常，导致信号的传输中断的情况，本申请实施例提供的方法可快速恢复传输路径，以保证信号对应的数据处理的正常执行。以该方法应用于图1所示的实施环境为例，如图1所示，该实施环境包括第一设备101和第二设备102。其中，该第一设备101和第二设备102通过Serdes IO进行通信连接。示例性地，如图1所示，第一设备101包括第一模块1011和第一芯片1012，第一模块1011和第一芯片1012通过Serdes IO进行通信连接。第二设备102包括第二模块1021和第二芯片1022，第二模块1021和第二芯片1022通过Serdes IO进行通信连接。第一模块1011和第二模块1021通过Serdes IO进行通信连接，第一芯片1012和第二芯片1022通过Serdes IO进行通信连接。
需要说明的是，本申请实施例中提及的第一设备101和第二设备102可以是交换机、路由器等网络设备，还可以是其他具有信号传输需求的网络设备，本申请实施例不对第一设备101和第二设备102进行限定。第一模块1011和第二模块1021可以是网络设备上的一部分 组件，例如是网络设备上的单板、线卡，也可以是网络设备上的一个功能模块。该第一芯片1012和第二芯片1022可以是交换芯片、网络处理器、媒体访问控制(media access control，MAC)芯片、物理层(physical layer，PHY)芯片等网络芯片。本申请实施例对上述各个设备、模块和芯片的类型不做具体限定。本申请实施例提供的方法可以由第一设备101或者第二设备102执行，也可以由第一设备101上的第一模块1011或第一芯片1012执行，还可以由第二设备102上的第二模块1021或第二芯片1022执行。在本申请实施例提供的方法由第一芯片1012或第二芯片1022执行时，用于实现该方法的处理单元可以是芯片中具有处理功能的处理电路。上述各个设备、模块和芯片的通信连接方式包括但不限于通过以太网线或光缆直接连接。
可以理解的是，如图1所示的实施环境可以包括多个设备，各个设备均可以包括至少一个芯片和/或至少一个模块。图1中仅以两个设备，各个设备均包括一个芯片和一个模块为例进行说明。
结合图1所示的实施环境，本申请实施例提供的路径恢复方法如图2所示。示例性地，本申请实施例提供的路径恢复方法由信号的接收端执行。例如，在图1示出的实施环境中，第二芯片1022接收由第一芯片1012发送的信号，则由第二芯片1022执行本申请实施例提供的路径恢复方法。示例性地，本申请实施例以第一设备101向第二设备102发送信号，第二设备102执行该路径恢复方法为例进行说明，该方法包括但不限于S201至S203。
S201，响应于信号的传输路径出现异常，第二设备在多个候选自适应均衡系数中确定与传输路径的异常类型对应的目标自适应均衡系数。
在一种可能的实现方式中，在第二设备建立与第一设备之间的信号的传输路径之后，该方法包括：对该传输路径进行异常检测。在该传输路径出现异常的情况下，第二设备对该传输路径进行恢复。关于对信号的传输路径进行异常检测的时机，本申请实施例不加以限定。例如，在建立传输路径后，第二设备持续对信号的传输路径进行异常检测。又例如，第二设备周期性地对信号的传输路径进行异常检测。其中，对信号的传输路径进行异常检测的周期可以根据经验或实际需求确定，本申请实施例对此不加以限定。又例如，第二设备响应于获取到的检测指令，对信号的传输路径进行异常检测。该检测指令可以周期性触发，也可以人工触发，本申请不对检测指令的获取方式进行限定。
示例性地，对该信号的传输路径进行的异常检测包括但不限于如下三种：信号异常检测、时钟异常检测和数据异常检测。响应于检测到信号异常、时钟异常或数据异常中的任一种，该信号的传输路径出现异常。
在一种可能的实现方式中，信号异常检测包括以下至少一种检测：闪断、振幅小于目标振幅、频率误差大于目标频率误差以及基于该信号执行的自适应均衡运算不收敛。其中，目标振幅和目标频率误差的值可以根据经验或实际需求进行设置，本申请实施例不加以限定。
示例性地，第二设备在执行信号异常检测的时刻未接收到信号，则该信号闪断。示例性地，第二设备基于自适应均衡系数对信号进行自适应均衡运算，在自适应均衡运算收敛的情况下，该信号中由传输路径造成的干扰能够被消除。传输路径造成的干扰可以是符号间干扰(inter symbol interference，ISI)。在信号未发生异常的情况下，以自适应均衡运算收敛时得到的自适应均衡系数对信号进行的自适应均衡运算均收敛。由此，第二设备可以通过检测基于信号执行的自适应均衡运算是否收敛来确定信号是否发生异常。关于执行自适应均衡运算所 采用的自适应均衡算法，本申请实施例不加以限定。自适应均衡算法包括但不限于模拟前端均衡算法(analog front equalization，AFE)、前向反馈均衡(feed forward equalization，FFE)算法或裁决反馈均衡(decision feedback equalization，DFE)算法中的至少一种。
上述信号异常检测的实现方式仅为本申请实施例举例说明的实现方式。技术人员可以根据经验或实际需要设置信号的检测项，当信号不满足检测项的要求时，确定该信号出现异常。信号异常检测的实现方式较为灵活。
示例性地，对信号的传输路径进行异常检测之后，该方法还包括：基于异常检测结果得到该传输路径的异常类型。例如，响应于检测到该信号闪断、该信号的振幅小于目标振幅、该信号的频率误差大于目标频率误差或者基于该信号执行的自适应均衡运算不收敛中的至少一种，该传输路径的异常类型为信号异常。
在一种可能的实现方式中，对信号的传输路径进行异常检测，包括：获取该信号中的时钟，对该时钟进行时钟异常检测。示例性地，时钟异常检测包括以下至少一种检测：丢失和频偏大于目标频偏。其中，目标频偏可以根据经验或实际需求进行设置，本申请实施例对此不加以限定。
示例性地，第二设备对信号进行时钟追踪，以获取该信号中的时钟。例如，第二设备通过时钟数据恢复(clock data recovery，CDR)电路实现时钟追踪，获取信号中的时钟。该CDR电路包括锁相环(phase locked loop，PLL)，第二设备将信号输入PLL，通过PLL对信号进行时钟追踪，获取该信号中的时钟，进而对该时钟进行时钟异常检测。也即，第二设备检测时钟丢失，和/或，时钟的频偏大于目标频偏。
示例性地，在执行时钟异常检测的情况下，基于异常检测结果得到该传输路径的异常类型，包括：响应于检测到该时钟丢失和/或该时钟的频偏大于目标频偏，该传输路径的异常类型为时钟异常。
在一种可能的实现方式中，对信号的传输路径进行异常检测，包括：获取该信号中的数据，识别该数据中的目标比特序列。示例性地，第二设备获取信号中的时钟后，基于该时钟对信号进行采样，得到信号中的数据，进而识别该数据中的目标比特序列。其中，目标比特序列可以为建立信号的传输路径时在该数据中识别到的特定比特序列，例如，该特定比特序列为以太帧的帧头所对应的比特序列。该特定比特序列在数据中周期性出现，在数据未发生异常的情况下，第二设备在识别到该特定比特序列后，每隔一定数量的比特能够再次识别到该特定比特序列。通过识别目标比特序列，第二设备能够确定该数据是否异常。
示例性地，在执行数据异常检测的情况下，基于异常检测结果得到该传输路径的异常类型，包括：响应于未识别到该目标比特序列，传输路径的异常类型为数据异常。示例性地，未识别到该目标比特序列是指识别到的比特序列与目标比特序列不同，或者识别到的比特序列相对于目标比特序列的误码率超过参考值。第二设备可以在识别到的比特序列的误码率未超过参考值的情况下，确定识别到目标比特序列。例如，在识别到的比特序列的误码率未超过参考值的情况下，第二设备能够基于识别到的比特序列确定识别到以太帧的帧头，则第二设备确定识别到目标比特序列。该参考值可以基于第二设备不再能够基于识别到的比特序列确定识别到以太帧的帧头时，该识别到的比特序列相对于目标比特序列的误码率确定。
上述异常检测的类型仅为本申请实施例举例说明的类型，本领域技术人员可以根据需要对信号的传输路径进行其他类型的异常检测，本申请实施例对此不加以限定。通过对信号的 传输路径进行异常检测，本申请实施例提供的方法能够感知到传输路径是否发生异常，从而在该传输路径出现异常的情况下，及时对该传输路径进行恢复。
在一种可能的实现方式中，响应于信号的传输路径出现异常，在多个候选自适应均衡系数中确定与传输路径的异常类型对应的目标自适应均衡系数之前，该方法还包括：获取传输路径的路径类型；按照该路径类型对应的存储周期，存储该传输路径在各个存储周期的自适应均衡系数，以得到该多个候选自适应均衡系数。示例性地，该多个候选自适应均衡系数为传输路径未出现异常时存储的多个自适应均衡系数，也就是说，各个候选自适应均衡系数均为使得自适应均衡运算收敛的自适应均衡系数。传输路径的路径类型可以是基于信号的传输速率和/或传输距离确定的。例如，第二设备基于信号的传输速率和/或与第一设备的传输距离获取该传输路径的路径类型。
第二设备获取传输路径的路径类型之后，按照路径类型对应的存储周期，存储该传输路径在各个存储周期的自适应均衡系数，将存储的多个自适应均衡系数作为该多个候选自适应均衡系数。例如，获取到的路径类型对应的存储周期为10微秒(microsecond，μs)，第二设备每10μs存储一次该传输路径的自适应均衡系数，将存储的多个自适应均衡系数作为多个候选自适应均衡系数。关于执行存储自适应均衡系数的时机以及时长，本申请实施例均不加以限定。例如，第二设备周期性执行存储多个候选自适应均衡系数的操作，每次执行该存储操作的时长为参考时长。参考时长可基于设备的存储能力设置，例如参考时长可以为0～5秒(second，s)。以存储周期为10μs，参考时长为5s为例，第二设备在该5s中，每10μs存储一次该传输路径的自适应均衡系数，也即，第二设备每执行一次存储多个候选自适应均衡系数的操作，存储105个自适应均衡系数。
通过按照路径类型对应的存储周期存储多个自适应均衡系数，存储自适应均衡系数的频率与传输路径能够灵活适配。例如，对于信号的传输速率较高的传输路径，存储自适应均衡系数的频率较高；对于信号的传输速率较低的传输路径，存储自适应均衡系数的频率较低。当然，第二设备也可以按照预设的存储周期存储该传输路径在各个存储周期的自适应均衡系数，以得到多个候选自适应均衡系数。该预设的存储周期可以是根据经验或实际需要设置的存储周期。
示例性地，将存储候选自适应均衡系数的时间作为该候选自适应均衡系数对应的存储时间，由此，一个候选自适应均衡系数对应一个存储时间。示例性地，在多个候选自适应均衡系数中确定与传输路径的异常类型对应的目标自适应均衡系数，包括：根据传输路径的异常类型，确定该异常类型对应的检测时长；在多个候选自适应均衡系数中，确定存储时间与当前时间的间隔大于等于该检测时长的候选自适应均衡系数，将确定出的候选自适应均衡系数作为目标自适应均衡系数。
在一种可能的实现方式中，异常类型对应的检测时长是指完成一次该类型的异常检测所需要的时长。例如，异常类型为信号异常，该信号异常对应的检测时长是指完成一次信号异常检测所需要的时长。
在一种可能的实现方式中，如果传输路径的异常类型为多个，也即确定出的检测时长为多个，在多个候选自适应均衡系数中，确定存储时间与当前时间的间隔大于等于该检测时长的候选自适应均衡系数，将确定出的候选自适应均衡系数作为目标自适应均衡系数，包括：对于各个检测时长，在多个候选自适应均衡系数中，确定存储时间与当前时间的间隔大于等 于该检测时长的候选自适应均衡系数；在基于多个检测时长确定出的多个候选自适应均衡系数中，将存储时间最早的候选自适应均衡系数作为目标自适应均衡系数。在传输路径出现多种异常的情况下，通过基于各个检测时长分别确定存储时间与当前时间的间隔大于等于该检测时长的候选自适应均衡系数，再在确定出的多个候选自适应均衡系数中将存储时间最早的候选自适应均衡系数作为目标自适应均衡系数，能够保证在该目标自适应均衡系数对应的存储时间，该信号的传输路径未出现异常，保证该目标自适应均衡系数的可靠性。
示例性地，对于各个检测时长，如果在存储的多个候选自适应均衡系数中确定出多个存储时间与当前时间的间隔大于等于该检测时长的候选自适应均衡系数，将该确定出的多个候选自适应均衡系数中存储时间最晚的候选自适应均衡系数作为基于该检测时长确定的候选自适应均衡系数。
在信号的传输过程中，信号可能发生变化，接收端可以基于变化后的信号对自适应均衡系数进行调整，使得自适应均衡运算收敛。在信号在较短的时间内变化较小的情况下，基于该信号调整得到的多个自适应均衡系数较为相似。接收端将确定出的多个候选自适应均衡系数中存储时间最晚的候选自适应均衡系数作为基于该检测时长确定的候选自适应均衡系数，也就是说，接收端在确定出的多个候选自适应均衡系数中，将存储时间与检测到异常的时间间隔最短的候选自适应均衡系数作为基于该检测时长确定的候选自适应均衡系数。在将该候选自适应均衡系数作为目标自适应均衡系数的情况下，基于该目标自适应均衡系数执行对该信号进行自适应均衡运算，基于运算后的信号对目标自适应均衡系数调整。由于该目标自适应均衡系数的存储时间与检测到异常的时间间隔较短，在该信号变化较小的情况下，能够通过较少的调整次数得到使得自适应均衡运算收敛的自适应均衡系数，从而缩短了调整系数直到自适应均衡运算收敛所用的时间，进而能够缩短路径恢复的时间，提高路径恢复的效率。
在一种可能的实现方式中，一个候选自适应均衡系数对应一个存储区域，确定作为目标自适应均衡系数的候选自适应均衡系数之后，第二设备从该确定出的后续自适应均衡系数对应的存储区域获取确定出的候选自适应均衡系数作为目标自适应均衡系数，进而基于该目标自适应均衡系数对信号进行自适应均衡运算。
示例性地，图3是本申请实施例提供的一种确定目标自适应均衡系数的过程示意图。如图3所示，第二设备通过均衡器(equalizer，EQ)对信号进行自适应均衡运算，该均衡器进行自适应均衡运算时使用的系数为自适应均衡系数。第二设备将t1时刻的自适应均衡系数存储在存储区域1，将t2时刻的自适应均衡系数存储在存储区域2，依次类推，将tn时刻的自适应均衡系数存储在存储区域n，该存储的多个自适应均衡系数即为多个候选自适应均衡系数。响应于该信号的传输路径出现异常，根据传输路径的异常类型，确定该异常类型对应的检测时长。之后，在该多个候选自适应均衡系数中，确定存储时间与当前时间的间隔大于等于该检测时长的候选自适应均衡系数，将该确定出的候选自适应均衡系数作为目标自适应均衡系数。示例性地，在图3示出的多个候选自适应均衡系数中，在t1时刻存储的候选自适应均衡系数为目标自适应均衡系数，则该候选自适应均衡系数可以应用于均衡器，均衡器基于该目标自适应均衡系数对信号进行自适应均衡运算。
S202，第二设备基于目标自适应均衡系数对该信号进行自适应均衡运算，得到自适应均衡后的信号。
示例性地，第二设备基于目标自适应均衡系数对信号进行自适应均衡运算，基于运算后 的信号对目标自适应均衡系数进行调整，基于调整后的自适应均衡系数对信号再次进行自适应均衡运算，第二设备重复执行上述自适应均衡运算和系数调整的过程，直到自适应均衡运算收敛。第二设备根据自适应均衡运算收敛时的自适应均衡系数对该信号进行自适应均衡运算，得到自适应均衡后的信号。
在第二设备第一次接收到第一设备发送的信号时，也即在第二设备第一次建立与第一设备之间的传输路径时，第二设备基于初始自适应均衡系数对信号进行自适应均衡运算，基于运算后的信号对初始自适应均衡系数进行调整，基于调整后的自适应均衡系数对信号再次进行自适应均衡运算，重复执行上述自适应均衡运算和系数调整的过程，直到自适应均衡运算收敛。该初始自适应均衡系数是指第二设备中执行自适应均衡的模块在经过复位和初始化之后用于执行自适应均衡运算的自适应均衡系数。由初始自适应均衡系数开始执行的自适应均衡运算、系数调整直至自适应均衡运算收敛所用的时间通常在几秒至几十秒。在本申请实施例提供的方法中，由于目标自适应均衡系数为在传输路径未出现异常时存储的能够使得自适应均衡运算收敛的自适应均衡系数，由目标自适应均衡系数开始执行的自适应均衡运算、系数调整，直至自适应均衡运算收敛所需要的时间将缩短至毫秒级别。本申请实施例提供的方法能够将自适应均衡运算收敛的时间缩短90％以上。即使出现光信号闪断、线缆异常插拔、设备异常复位等导致执行自适应均衡的模块复位的情况，由于该方法能够在自适应均衡的模块重新初始化后，大幅提高自适应均衡运算收敛的速度，路径恢复的效率仍能够大幅提高。
S203，第二设备基于该自适应均衡后的信号进行传输路径的恢复。
在一种可能的实现方式中，第二设备获取该自适应均衡后的信号中的时钟，基于该获取的时钟获取该自适应均衡后的信号中的数据，识别该数据中的目标比特序列；响应于识别到目标比特序列，确定该信号的传输路径恢复。示例性地，第二设备通过CDR电路对自适应均衡后的信号进行时钟追踪，以获取该自适应均衡后的信号中的时钟；基于该时钟对接收到的信号进行采样，得到信号中的数据；识别该数据中的目标比特序列；响应于识别到目标比特序列，确定该信号的传输路径恢复。该获取时钟、获取数据和识别目标比特序列的过程与上述时钟异常检测和数据异常检测中的相关过程原理相同，此处不再赘述。
在一种可能的实现方式中，该方法还包括：响应于传输路径出现异常，获取目标时钟和目标数据流，目标时钟为在该传输路径出现异常之前基于该信号得到的时钟；基于目标时钟对目标数据流执行数据处理。示例性地，目标数据流为空闲(idle)码流或者LF码流。
示例性地，图4是本申请实施例提供的一种获取目标时钟和目标数据流的过程示意图。如图4所示，第二设备包括处于物理编码子层(physical coding sublayer，PCS)的选择器(mux)，该mux用于切换执行数据处理的数据。响应于传输路径出现异常，第二设备保持PLL输出的时钟不变，该时钟为传输路径出现异常之前基于该信号得到的时钟，将该时钟作为目标时钟。第二设备生成idle码流或者LF码流，将生成的idle码流或者LF码流输入mux，该mux将执行数据处理的数据由信号中的数据切换为该idle码流或者LF码流，从而第二设备基于目标时钟对该idle码流或者LF码流执行数据处理。
在信号的传输路径出现异常的情况下，无论是信号异常、时钟异常或者数据异常，均会导致第二设备无法对该信号的数据执行后续的数据处理。在无法执行数据处理的情况下，第二设备中用于数据处理的模块和基于数据处理的结果执行后续操作的模块(以下统称为相关模块)将感知到该异常，并执行相应的操作。例如，在无法执行数据处理的情况下，相关模 块将复位，在重新接收到用于数据处理的时钟和数据流或数据处理的结果之后，重新初始化并执行相应的处理流程。本申请实施例提供的方法通过在该信号的传输路径恢复之前，获取目标时钟和目标数据流，基于目标时钟对目标数据流执行数据处理，可以使得数据处理过程能够正常执行，基于数据处理的结果执行的后续操作也能够正常执行。也就是说，相关模块将不感知到该信号的传输路径异常，保持正常运行，无需复位和重新初始化的过程，第二设备的健壮性较高。
在一种可能的实现方式中，信号的传输路径恢复之后，该方法还包括：基于自适应均衡后的信号中的时钟，对该自适应均衡后的信号中的数据执行数据处理。也就是说，在信号的传输路径恢复之后，第二设备由基于目标时钟对目标数据流执行数据处理切换为基于信号中的时钟对信号中的数据执行数据处理。
接下来，以Serdes的发送端(Serdes transmitter，Serdes_tx)为第一设备，Serdes的接收端(Serdes receiver，Serdes_rx)为第二设备为例进行说明，以更清楚的说明本申请实施例提供的路径恢复方法。图5是本申请实施例提供的一种路径恢复方法的过程示意图。如图5所示，Serdes_rx包括均衡模块、时钟数据恢复模块、时钟追踪模块、数据选择模块、异常检测(fault detection，fault_det)模块、快照(snapshot)模块和码流生成模块。
该均衡模块可以由EQ实现，用于对信号进行自适应均衡(self adaption equalization)运算。该时钟数据恢复模块可以由CDR电路实现，用于获取自适应均衡后的信号中的时钟和数据。该时钟追踪模块可以由PLL实现，用于对CDR电路获取到的时钟进行追踪，将追踪到的时钟向数据选择模块传输。该数据选择模块可以由处于PCS的mux实现，用于切换执行数据处理的数据。例如，在信号的传输路径出现异常的情况下，将用于执行数据处理的数据由自适应均衡后的信号中的数据切换为码流生成模块生成的idle码流或者LF码流；在信号的传输路径恢复的情况下，将用于执行数据处理的数据由idle码流或者LF码流切换为自适应均衡后的信号中的数据。
该异常检测模块用于对信号的传输路径进行异常检测，基于异常检测结果得到传输路径的异常类型。该快照模块用于得到多个候选自适应均衡系数；响应于信号的传输路径出现异常，在多个候选自适应均衡系数中确定与传输路径的异常类型对应的目标自适应均衡系数；将该目标自适应均衡系数向均衡模块传输，从而均衡模块能够基于该目标自适应均衡系数对信号进行自适应均衡运算。该码流生成模块用于在传输路径出现异常的情况下，获取目标数据流。例如，在传输路径出现异常的情况下，该码流生成模块生成idle码流或者LF码流。
在一种可能的实现方式中，该异常检测模块包括但不限于信号异常检测模块(analog_los)、时钟异常检测模块(clk_los)和数据异常检测模块(PCS_los)。该analog_los用于对信号进行信号异常检测；响应于检测到信号闪断、信号的振幅小于目标振幅、信号的频率误差大于目标频率误差或者基于信号执行的自适应均衡运算不收敛中的至少一种，将信号异常作为传输路径的异常类型。该clk_los用于获取信号中的时钟，对该时钟进行时钟异常检测；响应于检测到时钟丢失和/或时钟的频偏大于目标频偏，将时钟异常作为传输路径的异常类型。该PCS_los用于获取信号中的数据，识别该数据中的目标比特序列；响应于未识别到目标比特序列，将数据异常作为传输路径的异常类型。该异常检测模块还可以包括其他异常检测模块，用于检测其他类型的异常。
示例性地，如图5所示，Serdes_rx接收到由Serdes_tx发送的信号，建立与Serdes_tx之间该 信号的传输路径。异常检测模块对信号的传输路径进行异常检测，基于异常检测结果得到传输路径的异常类型。响应于信号的传输路径出现异常，快照模块从存储的多个候选自适应均衡系数中确定与传输路径的异常类型对应的目标自适应均衡系数，将该目标自适应均衡系数向均衡模块传输。均衡模块基于目标自适应均衡系数对信号进行自适应均衡运算，得到自适应均衡后的信号，将该自适应均衡后的信号向时钟数据恢复模块传输。时钟数据恢复模块基于自适应均衡后的信号进行传输路径的恢复。该时钟数据恢复模块在获取到自适应均衡后的信号中的时钟和数据后，将获取的时钟向时钟追踪模块传输，将获取的数据向数据选择模块传输。
响应于信号的传输路径出现异常，时钟追踪模块不再追踪接收到的时钟，将传输路径未出现异常时追踪到的时钟作为目标时钟，向PCS的数据处理模块传输该目标时钟，该数据处理模块未在图5中示出。响应于信号的传输路径出现异常，码流生成模块获取目标数据流，向数据选择模块传输该目标数据流。数据选择模块将用于执行数据处理的数据由信号中的数据切换为目标数据流，向数据处理模块传输该目标数据流。响应于传输路径恢复，时钟追踪模块重新追踪接收到的时钟，向数据处理模块传输该追踪到的时钟；数据选择模块将用于执行数据处理的数据由目标数据流切换为信号中的数据，向数据处理模块传输该信号中的数据。
本申请实施例提供的方法中，在信号的传输路径出现异常的情况下，通过在能够使得自适应均衡运算收敛的多个候选自适应均衡系数中确定与传输路径的异常类型对应的目标自适应均衡系数，将该目标自适应均衡系数作为自适应均衡运算适用的自适应均衡系数，基于该目标自适应均衡系数执行的自适应均衡运算能够快速收敛，从而能够快速恢复信号的传输路径，路径恢复的效率较高。
图6是本申请实施例提供的一种路径恢复装置的结构示意图。示例性地，该装置应用于上述图2所示的第二设备。基于图6所示的如下多个模块，该图6所示的路径恢复装置能够执行该第二设备所执行的全部或部分操作。应理解到，该装置可以包括比所示模块更多的附加模块或者省略其中所示的一部分模块，本申请实施例对此并不进行限制。如图6所示，该装置包括：
确定模块601，用于响应于信号的传输路径出现异常，在多个候选自适应均衡系数中确定与传输路径的异常类型对应的目标自适应均衡系数，各个候选自适应均衡系数均为使得自适应均衡运算收敛的自适应均衡系数；
均衡模块602，用于基于目标自适应均衡系数对信号进行自适应均衡运算，得到自适应均衡后的信号；
恢复模块603，用于基于自适应均衡后的信号进行传输路径的恢复。
在一种可能的实现方式中，该装置还包括：检测模块600，用于对传输路径进行异常检测，基于异常检测结果得到传输路径的异常类型。
在一种可能的实现方式中，一个候选自适应均衡系数对应一个存储时间；确定模块601，用于根据传输路径的异常类型，确定异常类型对应的检测时长；在多个候选自适应均衡系数中，确定存储时间与当前时间的间隔大于等于检测时长的候选自适应均衡系数，将确定出的候选自适应均衡系数作为目标自适应均衡系数。
在一种可能的实现方式中，该装置还包括：获取模块，用于获取传输路径的路径类型；按照路径类型对应的存储周期，存储传输路径在各个存储周期的自适应均衡系数，以得到多 个候选自适应均衡系数。
在一种可能的实现方式中，检测模块600，用于对信号进行信号异常检测；响应于检测到信号闪断、信号的振幅小于目标振幅、信号的频率误差大于目标频率误差或者基于信号执行的自适应均衡运算不收敛中的至少一种，传输路径的异常类型为信号异常。
在一种可能的实现方式中，检测模块600，用于获取信号中的时钟，对时钟进行时钟异常检测；响应于检测到时钟丢失和/或时钟的频偏大于目标频偏，传输路径的异常类型为时钟异常。
在一种可能的实现方式中，检测模块600，用于获取信号中的数据，识别数据中的目标比特序列；响应于未识别到目标比特序列，传输路径的异常类型为数据异常。
在一种可能的实现方式中，该装置还包括：处理模块，用于响应于传输路径出现异常，获取目标时钟和目标数据流，目标时钟为在传输路径出现异常之前基于信号得到的时钟；基于目标时钟对目标数据流执行数据处理。
在一种可能的实现方式中，目标数据流为空闲码流或者LF码流。
本申请实施例提供的装置，在信号的传输路径出现异常的情况下，通过在能够使得自适应均衡运算收敛的多个候选自适应均衡系数中确定与传输路径的异常类型对应的目标自适应均衡系数，将该目标自适应均衡系数作为自适应均衡运算适用的自适应均衡系数，基于该目标自适应均衡系数执行的自适应均衡运算能够快速收敛，从而能够快速恢复信号的传输路径，路径恢复的效率较高。
应理解的是，上述图6提供的装置在实现其功能时，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将设备的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。另外，上述实施例提供的装置与方法实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。
上述实施例中的设备的具体硬件结构如图7所示的网络设备1500，包括收发器1501、处理器1502和存储器1503。收发器1501、处理器1502和存储器1503之间通过总线1504连接。其中，收发器1501用于发送信号和接收信号，存储器1503用于存放指令或程序代码，处理器1502用于调用存储器1503中的指令或程序代码使得设备执行上述方法实施例中第二设备的相关处理步骤。在具体实施例中，本申请实施例的网络设备1500可对应于上述各个方法实施例中的第一设备或者第二设备，网络设备1500中的处理器1502读取存储器1503中的指令或程序代码，使图7所示的网络设备1500能够执行第二设备所执行的全部或部分操作。
网络设备1500还可以对应于上述图6所示的装置，例如，图6中所涉及的检测模块600相当于收发器1501，确定模块601、均衡模块602和恢复模块603相当于处理器1502。
参见图8，图8示出了本申请一个示例性实施例提供的网络设备2000的结构示意图。图8所示的网络设备2000用于执行上述图2所示的路径恢复方法所涉及的操作。该网络设备2000例如是交换机、路由器等。
如图8所示，网络设备2000包括至少一个处理器2001、存储器2003以及至少一个通信接口2004。
处理器2001例如是通用中央处理器(central processing unit，CPU)、数字信号处理器(digital signal processor，DSP)、网络处理器(network processer，NP)、图形处理器(graphics processing unit，GPU)、神经网络处理器(neural-network processing units，NPU)、数据处理 单元(data processing unit，DPU)、微处理器或者一个或多个用于实现本申请方案的集成电路。例如，处理器2001包括专用集成电路(application-specific integrated circuit，ASIC)，可编程逻辑器件(programmable logic device，PLD)或者其他可编程逻辑器件、晶体管逻辑器件、硬件部件或者其任意组合。PLD例如是复杂可编程逻辑器件(complex programmable logic device，CPLD)、现场可编程逻辑门阵列(field-programmable gate array，FPGA)、通用阵列逻辑(generic array logic，GAL)或其任意组合。其可以实现或执行结合本发明实施例公开内容所描述的各种逻辑方框、模块和电路。处理器也可以是实现计算功能的组合，例如包括一个或多个微处理器组合，DSP和微处理器的组合等等。
可选的，网络设备2000还包括总线。总线用于在网络设备2000的各组件之间传送信息。总线可以是外设部件互连标准(peripheral component interconnect，简称PCI)总线或扩展工业标准结构(extended industry standard architecture，简称EISA)总线等。总线可以分为地址总线、数据总线、控制总线等。为便于表示，图8中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。图8中网络设备2000的各组件之间除了采用总线连接，还可采用其他方式连接，本发明实施例不对各组件的连接方式进行限定。
存储器2003例如是只读存储器(read-only memory，ROM)或可存储静态信息和指令的其它类型的静态存储设备，又如是随机存取存储器(random access memory，RAM)或者可存储信息和指令的其它类型的动态存储设备，又如是电可擦可编程只读存储器(electrically erasable programmable read-only memory，EEPROM)、只读光盘(compact disc read-only memory，CD-ROM)或其它光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其它磁存储设备，或者是能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其它介质，但不限于此。存储器2003例如是独立存在，并通过总线与处理器2001相连接。存储器2003也可以和处理器2001集成在一起。
通信接口2004使用任何收发器一类的装置，用于与其它设备或通信网络通信，通信网络可以为以太网、无线接入网(RAN)或无线局域网(wireless local area networks，WLAN)等。通信接口2004可以包括有线通信接口，还可以包括无线通信接口。具体的，通信接口2004可以为以太(ethernet)接口、快速以太(fast ethernet，FE)接口、千兆以太(gigabit ethernet，GE)接口，异步传输模式(asynchronous transfer mode，ATM)接口，无线局域网(wireless local area networks，WLAN)接口，蜂窝网络通信接口或其组合。以太网接口可以是光接口，电接口或其组合。在本申请实施例中，通信接口2004可以用于网络设备2000与其他设备进行通信。
在具体实现中，作为一种实施例，处理器2001可以包括一个或多个CPU，如图8中所示的CPU0和CPU1。这些处理器中的每一个可以是一个单核(single-CPU)处理器，也可以是一个多核(multi-CPU)处理器。这里的处理器可以指一个或多个设备、电路、和/或用于处理数据(例如计算机程序指令)的处理核。
在具体实现中，作为一种实施例，网络设备2000可以包括多个处理器，如图8中所示的处理器2001和处理器2005。这些处理器中的每一个可以是一个单核处理器(single-CPU)，也可以是一个多核处理器(multi-CPU)。这里的处理器可以指一个或多个设备、电路、和/或用于处理数据(如计算机程序指令)的处理核。
在具体实现中，作为一种实施例，网络设备2000还可以包括输出设备和输入设备。输出设备和处理器2001通信，可以以多种方式来显示信息。例如，输出设备可以是液晶显示器(liquid crystal display，LCD)、发光二级管(light emitting diode，LED)显示设备、阴极射线管(cathode ray tube，CRT)显示设备或投影仪(projector)等。输入设备和处理器2001通信，可以以多种方式接收用户的输入。例如，输入设备可以是鼠标、键盘、触摸屏设备或传感设备等。
在一些实施例中，存储器2003用于存储执行本申请方案的程序代码2010，处理器2001可以执行存储器2003中存储的程序代码2010。也即是，网络设备2000可以通过处理器2001以及存储器2003中的程序代码2010，来实现方法实施例提供的路径恢复方法。程序代码2010中可以包括一个或多个软件模块。可选地，处理器2001自身也可以存储执行本申请方案的程序代码或指令。
在具体实施例中，本申请实施例的网络设备2000可对应于上述各个方法实施例中的第一设备或者第二设备，网络设备2000中的处理器2001读取存储器2003中的程序代码2010或处理器2001自身存储的程序代码或指令，使图8所示的网络设备2000能够执行第一设备或第二设备所执行的全部或部分操作。
网络设备2000还可以对应于上述图6所示的装置，图6所示的装置中的每个功能模块采用网络设备2000的软件实现。换句话说，图6所示的装置包括的功能模块为网络设备2000的处理器2001读取存储器2003中存储的程序代码2010后生成的。例如，图6中所涉及的检测模块600相当于通信接口2004，确定模块601、均衡模块602和恢复模块603相当于处理器2001和/或处理器2005。
其中，图2所示的方法的各步骤通过网络设备2000的处理器中的硬件的集成逻辑电路或者软件形式的指令完成。结合本申请实施例所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤，为避免重复，这里不再详细描述。
参见图9，图9示出了本申请另一个示例性实施例提供的网络设备2100的结构示意图。图9所示的网络设备2100可为第一设备或第二设备，用于执行上述图2所示的路径恢复方法所涉及的全部或部分操作。该网络设备2100例如是交换机、路由器等，该网络设备2100可以由一般性的总线体系结构来实现。如图9所示，网络设备2100包括：主控板2110和接口板2130。
主控板也称为主处理单元(main processing unit，MPU)或路由处理卡(route processor card)，主控板2110用于对网络设备2100中各个组件的控制和管理，包括路由计算、设备管理、设备维护、协议处理功能。主控板2110包括：中央处理器2111和存储器2112。
接口板2130也称为线路接口单元卡(line processing unit，LPU)、线卡(line card)或业务板。接口板2130用于提供各种业务接口并实现数据包的转发。业务接口包括而不限于以太网接口、POS(packet over SONET/SDH)接口等，以太网接口例如是灵活以太网业务接口(flexible ethernet clients，FlexE Clients)。接口板2130包括：中央处理器2131网络处理器2132、转发表项存储器2134和物理接口卡(physical interface card，PIC)2133。
接口板2130上的中央处理器2131用于对接口板2130进行控制管理并与主控板2110上的中央处理器2111进行通信。
网络处理器2132用于实现报文的转发处理。网络处理器2132的形态可以是转发芯片。转发芯片可以是网络处理器(network processor，NP)。在一些实施例中，转发芯片可以通过专用集成电路(application-specific integrated circuit，ASIC)或现场可编程门阵列(field programmable gate array，FPGA)实现。具体而言，网络处理器2132用于基于转发表项存储器2134保存的转发表转发接收到的报文，如果报文的目的地址为报文处理设备2100的地址，则将该报文上送至CPU(如中央处理器2131)处理；如果报文的目的地址不是网络设备2100的地址，则根据该目的地址从转发表中查找到该目的地址对应的下一跳和出接口，将该报文转发到该目的地址对应的出接口。其中，上行报文的处理可以包括：报文入接口的处理，转发表查找；下行报文的处理可以包括：转发表查找等等。在一些实施例中，中央处理器也可执行转发芯片的功能，比如基于通用CPU实现软件转发，从而接口板中不需要转发芯片。
物理接口卡2133用于实现物理层的对接功能，原始的流量由此进入接口板2130，以及处理后的报文从该物理接口卡2133发出。物理接口卡2133也称为子卡，可安装在接口板2130上，负责将光电信号转换为报文并对报文进行合法性检查后转发给网络处理器2132处理。在一些实施例中，中央处理器2131也可执行网络处理器2132的功能，比如基于通用CPU实现软件转发，从而物理接口卡2133中不需要网络处理器2132。
示例性地，网络设备2100包括多个接口板，例如网络设备2100还包括接口板2140，接口板2140包括：中央处理器2141、网络处理器2142、转发表项存储器2144和物理接口卡2143。接口板2140中各部件的功能和实现方式与接口板2130相同或相似，在此不再赘述。
示例性地，网络设备2100还包括交换网板2120。交换网板2120也可以称为交换网板单元(switch fabric unit，SFU)。在网络设备有多个接口板的情况下，交换网板2120用于完成各接口板之间的数据交换。例如，接口板2130和接口板2140之间可以通过交换网板2120通信。
主控板2110和接口板耦合。例如。主控板2110、接口板2130和接口板2140，以及交换网板2120之间通过系统总线与系统背板相连实现互通。在一种可能的实现方式中，主控板2110和接口板2130及接口板2140之间建立进程间通信协议(inter-process communication，IPC)通道，主控板2110和接口板2130及接口板2140之间通过IPC通道进行通信。
在逻辑上，网络设备2100包括控制面和转发面，控制面包括主控板2110和中央处理器2111，转发面包括执行转发的各个组件，比如转发表项存储器2134、物理接口卡2133和网络处理器2132。控制面执行路由器、生成转发表、处理信令和协议报文、配置与维护网络设备的状态等功能，控制面将生成的转发表下发给转发面，在转发面，网络处理器2132基于控制面下发的转发表对物理接口卡2133收到的报文查表转发。控制面下发的转发表可以保存在转发表项存储器2134中。在有些实施例中，控制面和转发面可以完全分离，不在同一网络设备上。
值得说明的是，主控板可能有一块或多块，有多块的时候可以包括主用主控板和备用主控板。接口板可能有一块或多块，网络设备的数据处理能力越强，提供的接口板越多。接口板上的物理接口卡也可以有一块或多块。交换网板可能没有，也可能有一块或多块，有多块的时候可以共同实现负荷分担冗余备份。在集中式转发架构下，网络设备可以不需要交换网 板，接口板承担整个系统的业务数据的处理功能。在分布式转发架构下，网络设备可以有至少一块交换网板，通过交换网板实现多块接口板之间的数据交换，提供大容量的数据交换和处理能力。所以，分布式架构的报文处理设备的数据接入和处理能力要大于集中式架构的报文处理设备。示例性地，网络设备的形态也可以是只有一块板卡，即没有交换网板，接口板和主控板的功能集成在该一块板卡上，此时接口板上的中央处理器和主控板上的中央处理器在该一块板卡上可以合并为一个中央处理器，执行两者叠加后的功能，这种形态的网络设备的数据交换和处理能力较低(例如，低端交换机或路由器等网络设备)。具体采用哪种架构，取决于具体的组网部署场景，此处不做任何限定。
在具体实施例中，网络设备2100对应于上述图6所示的路径恢复装置。在一些实施例中，图6所示的路径恢复装置中的检测模块600相当于网络设备2100中的物理接口卡2133；确定模块601、均衡模块602和恢复模块603相当于网络设备2100中的中央处理器2111或网络处理器2132。
基于上述图7-9所示的网络设备，本申请实施例还提供了一种网络系统，该网络系统包括：第一设备及第二设备。可选的，第一设备为图7所示的网络设备1500、图8所示的网络设备2000或图9所示的网络设备2100中的任一种，第二设备为图7所示的网络设备1500、图8所示的网络设备2000或图9所示的网络设备2100中的任一种。
第一设备可向第二设备发送信号，以使第二设备建立与第一设备之间的信号的传输路径，第二设备还可以执行上述方法实施例中的路径恢复方法。第二设备所执行的方法可参见上述图2所示实施例的相关描述，此处不再加以赘述。
应理解的是，上述处理器可以是中央处理器(central processing unit，CPU)，还可以是其他通用处理器、数字信号处理器(digital signal processing，DSP)、专用集成电路(application specific integrated circuit，ASIC)、现场可编程门阵列(field-programmable gate array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者是任何常规的处理器等。值得说明的是，处理器可以是支持进阶精简指令集机器(advanced RISC machines，ARM)架构的处理器。
进一步地，在一种可选的实施例中，上述存储器可以包括只读存储器和随机存取存储器，并向处理器提供指令和数据。存储器还可以包括非易失性随机存取存储器。例如，存储器还可以存储设备类型的信息。
该存储器可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(read-only memory，ROM)、可编程只读存储器(programmable ROM，PROM)、可擦除可编程只读存储器(erasable PROM，EPROM)、电可擦除可编程只读存储器(electrically EPROM，EEPROM)或闪存。易失性存储器可以是随机存取存储器(random access memory，RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用。例如，静态随机存取存储器(static RAM，SRAM)、动态随机存取存储器(dynamic random access memory，DRAM)、同步动态随机存取存储器(synchronous DRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(double data rate SDRAM，DDR SDRAM)、增强型同步动态随机存取存储器(enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器(synchlink DRAM，SLDRAM)和直接内存总线随机存取存储器(direct rambus RAM，DR RAM)。
还提供了一种计算机可读存储介质，存储介质中存储有至少一条程序指令或代码，程序指令或代码由处理器加载并执行时以使计算机实现图2中的路径恢复方法。
本申请提供了一种计算机程序(产品)，当计算机程序(产品)被计算机执行时，可以使得处理器或计算机执行上述方法实施例中对应的各个步骤和/或流程。
提供了一种芯片，包括处理器，用于从存储器中调用并运行存储器中存储的指令，使得安装有芯片的网络设备执行上述各方面中的方法。
示例性地，该芯片还包括：输入接口、输出接口和存储器，输入接口、输出接口、处理器以及存储器之间通过内部连接通路相连。
还提供了一种设备，该设备包括上述芯片。可选地，该设备为网络设备。示例性地，该设备为路由器或交换机或服务器。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。该计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行该计算机程序指令时，全部或部分地产生按照本申请所述的流程或功能。该计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线)或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。上述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘(solid state disk，SSD))等。
以上所述的具体实施方式，对本申请的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本申请的具体实施方式而已，并不用于限定本申请的保护范围，凡在本申请的技术方案的基础之上，所做的任何修改、等同替换、改进等，均应包括在本申请的保护范围之内。
本领域普通技术人员可以意识到，结合本文中所公开的实施例中描述的各方法步骤和模块，能够以软件、硬件、固件或者其任意组合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各实施例的步骤及组成。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。本领域普通技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，该程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。该计算机程序产品包括一个或多个计算机程序指令。作为示例，本申请实施例的方法可以在机器可执行指令的上下文中被描述，机器可执行指令诸如包括在目标的真实或者虚拟处理器上的器件中执行的程序模块中。一般而言，程序模块包括例程、程序、库、对象、类、组件、数据结构等，其执行特定的任务或者实现特定的抽象数据结构。在各实施例中，程序模块的功能可以在所描 述的程序模块之间合并或者分割。用于程序模块的机器可执行指令可以在本地或者分布式设备内执行。在分布式设备中，程序模块可以位于本地和远程存储介质二者中。
用于实现本申请实施例的方法的计算机程序代码可以用一种或多种编程语言编写。这些计算机程序代码可以提供给通用计算机、专用计算机或其他可编程的路径恢复装置的处理器，使得程序代码在被计算机或其他可编程的路径恢复装置执行的时候，引起在流程图和/或框图中规定的功能/操作被实施。程序代码可以完全在计算机上、部分在计算机上、作为独立的软件包、部分在计算机上且部分在远程计算机上或完全在远程计算机或服务器上执行。
在本申请实施例的上下文中，计算机程序代码或者相关数据可以由任意适当载体承载，以使得设备、装置或者处理器能够执行上文描述的各种处理和操作。载体的示例包括信号、计算机可读介质等等。
信号的示例可以包括电、光、无线电、声音或其它形式的传播信号，诸如载波、红外信号等。
机器可读介质可以是包含或存储用于或有关于指令执行系统、装置或设备的程序的任何有形介质。机器可读介质可以是机器可读信号介质或机器可读存储介质。机器可读介质可以包括但不限于电子的、磁的、光学的、电磁的、红外的或半导体系统、装置或设备，或其任意合适的组合。机器可读存储介质的更详细示例包括带有一根或多根导线的电气连接、便携式计算机磁盘、硬盘、随机存储存取器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或闪存)、光存储设备、磁存储设备，或其任意合适的组合。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、设备和模块的具体工作过程，可以参见前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、设备和方法，可以通过其它的方式实现。例如，以上所描述的设备实施例仅仅是示意性的，例如，该模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口、设备或模块的间接耦合或通信连接，也可以是电的，机械的或其它的形式连接。
该作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本申请实施例方案的目的。
另外，在本申请各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以是两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。
该集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分，或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例中方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(read-only memory，ROM)、随机存取存储器(random access memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
本申请中术语“第一”、“第二”等字样用于对作用和功能基本相同的相同项或相似项进行区分，应理解，“第一”、“第二”、“第n”之间不具有逻辑或时序上的依赖关系，也不对数量和执行顺序进行限定。还应理解，尽管以下描述使用术语第一、第二等来描述各种元素，但这些元素不应受术语的限制。这些术语只是用于将一元素与另一元素区别分开。例如，在不脱离各种所述示例的范围的情况下，第一设备可以被称为第二设备，并且类似地，第二设备可以被称为第一设备。第一设备和第二设备都可以是任一类型的网络设备，并且在某些情况下，可以是单独且不同的网络设备。
还应理解，在本申请的各个实施例中，各个过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
本申请中术语“至少一个”的含义是指一个或多个，本申请中术语“多个”的含义是指两个或两个以上，例如，多个第二报文是指两个或两个以上的第二报文。本文中术语“系统”和“网络”经常可互换使用。
应理解，在本文中对各种所述示例的描述中所使用的术语只是为了描述特定示例，而并非旨在进行限制。如在对各种所述示例的描述和所附权利要求书中所使用的那样，单数形式“一个(“a”，“an”)”和“该”旨在也包括复数形式，除非上下文另外明确地指示。
还应理解，术语“包括”(也称“includes”、“including”、“comprises”和/或“comprising”)当在本说明书中使用时指定存在所陈述的特征、整数、步骤、操作、元素、和/或部件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元素、部件、和/或其分组。
还应理解，术语“若”和“如果”可被解释为意指“当...时”(“when”或“upon”)或“响应于确定”或“响应于检测到”。类似地，根据上下文，短语“若确定...”或“若检测到[所陈述的条件或事件]”可被解释为意指“在确定...时”或“响应于确定...”或“在检测到[所陈述的条件或事件]时”或“响应于检测到[所陈述的条件或事件]”。
应理解，根据A确定B并不意味着仅仅根据A确定B，还可以根据A和/或其它信息确定B。
还应理解，说明书通篇中提到的“一个实施例”、“一实施例”、“一种可能的实现方式”意味着与实施例或实现方式有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”、“一种可能的实现方式”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。

Claims (24)

  1. 一种路径恢复方法，其特征在于，包括：
    响应于信号的传输路径出现异常，在多个候选自适应均衡系数中确定与所述传输路径的异常类型对应的目标自适应均衡系数，各个候选自适应均衡系数均为使得自适应均衡运算收敛的自适应均衡系数；
    基于所述目标自适应均衡系数对所述信号进行自适应均衡运算，得到自适应均衡后的信号；
    基于所述自适应均衡后的信号进行传输路径的恢复。
  2. 根据权利要求1所述的方法，其特征在于，所述在多个候选自适应均衡系数中确定与所述传输路径的异常类型对应的目标自适应均衡系数之前，该方法还包括：
    对所述传输路径进行异常检测，基于异常检测结果得到所述传输路径的异常类型。
  3. 根据权利要求1或2所述的方法，其特征在于，一个候选自适应均衡系数对应一个存储时间；所述在多个候选自适应均衡系数中确定与所述传输路径的异常类型对应的目标自适应均衡系数，包括：
    根据所述传输路径的异常类型，确定所述异常类型对应的检测时长；
    在所述多个候选自适应均衡系数中，确定存储时间与当前时间的间隔大于等于所述检测时长的候选自适应均衡系数，将确定出的候选自适应均衡系数作为目标自适应均衡系数。
  4. 根据权利要求1-3任一所述的方法，其特征在于，所述在多个候选自适应均衡系数中确定与所述传输路径的异常类型对应的目标自适应均衡系数之前，该方法还包括：
    获取所述传输路径的路径类型；
    按照所述路径类型对应的存储周期，存储所述传输路径在各个存储周期的自适应均衡系数，以得到所述多个候选自适应均衡系数。
  5. 根据权利要求2-4任一所述的方法，其特征在于，所述对所述传输路径进行异常检测，基于异常检测结果得到所述传输路径的异常类型，包括：
    对所述信号进行信号异常检测；
    响应于检测到所述信号闪断、所述信号的振幅小于目标振幅、所述信号的频率误差大于目标频率误差或者基于所述信号执行的自适应均衡运算不收敛中的至少一种，所述传输路径的异常类型为信号异常。
  6. 根据权利要求2-4任一所述的方法，其特征在于，所述对所述传输路径进行异常检测，基于异常检测结果得到所述传输路径的异常类型，包括：
    获取所述信号中的时钟，对所述时钟进行时钟异常检测；
    响应于检测到所述时钟丢失和/或所述时钟的频偏大于目标频偏，所述传输路径的异常类型为时钟异常。
  7. 根据权利要求2-4任一所述的方法，其特征在于，所述对所述传输路径进行异常检测，基于异常检测结果得到所述传输路径的异常类型，包括：
    获取所述信号中的数据，识别所述数据中的目标比特序列；
    响应于未识别到所述目标比特序列，所述传输路径的异常类型为数据异常。
  8. 根据权利要求1-7任一所述的方法，其特征在于，还包括：
    响应于所述传输路径出现异常，获取目标时钟和目标数据流，所述目标时钟为在所述传输路径出现异常之前基于所述信号得到的时钟；
    基于所述目标时钟对所述目标数据流执行数据处理。
  9. 根据权利要求8所述的方法，其特征在于，所述目标数据流为空闲码流或者本地故障LF码流。
  10. 一种路径恢复装置，其特征在于，包括：
    确定模块，用于响应于信号的传输路径出现异常，在多个候选自适应均衡系数中确定与所述传输路径的异常类型对应的目标自适应均衡系数，各个候选自适应均衡系数均为使得自适应均衡运算收敛的自适应均衡系数；
    均衡模块，用于基于所述目标自适应均衡系数对所述信号进行自适应均衡运算，得到自适应均衡后的信号；
    恢复模块，用于基于所述自适应均衡后的信号进行传输路径的恢复。
  11. 根据权利要求10所述的装置，其特征在于，还包括检测模块，所述检测模块用于：
    对所述传输路径进行异常检测，
    基于异常检测结果得到所述传输路径的异常类型。
  12. 根据权利要求10或11所述的装置，其特征在于，一个候选自适应均衡系数对应一个存储时间；
    所述确定模块还用于：
    根据所述传输路径的异常类型，确定所述异常类型对应的检测时长；
    在所述多个候选自适应均衡系数中，确定存储时间与当前时间的间隔大于等于所述检测时长的候选自适应均衡系数，将确定出的候选自适应均衡系数作为目标自适应均衡系数。
  13. 根据权利要求10-12任一所述的装置，其特征在于，还包括获取模块，所述获取模块用于：
    获取所述传输路径的路径类型；
    按照所述路径类型对应的存储周期，存储所述传输路径在各个存储周期的自适应均衡系数，以得到所述多个候选自适应均衡系数。
  14. 根据权利要求11-13任一所述的装置，其特征在于，所述检测模块还用于：
    对所述信号进行信号异常检测；
    响应于检测到所述信号闪断、所述信号的振幅小于目标振幅、所述信号的频率误差大于目标频率误差或者基于所述信号执行的自适应均衡运算不收敛中的至少一种，所述传输路径的异常类型为信号异常。
  15. 根据权利要求11-13任一所述的装置，其特征在于，所述检测模块还用于：
    获取所述信号中的时钟，对所述时钟进行时钟异常检测；
    响应于检测到所述时钟丢失和/或所述时钟的频偏大于目标频偏，所述传输路径的异常类型为时钟异常。
  16. 根据权利要求11-13任一所述的装置，其特征在于，所述检测模块还用于：
    获取所述信号中的数据，识别所述数据中的目标比特序列；
    响应于未识别到所述目标比特序列，所述传输路径的异常类型为数据异常。
  17. 根据权利要求10-16任一所述的装置，其特征在于，还包括：
    处理模块，用于：
    响应于所述传输路径出现异常，获取目标时钟和目标数据流，所述目标时钟为在所述传输路径出现异常之前基于所述信号得到的时钟；
    基于所述目标时钟对所述目标数据流执行数据处理。
  18. 根据权利要求17所述的装置，其特征在于，所述目标数据流为空闲码流或者本地故障LF码流。
  19. 一种计算设备，其特征在于，包括：处理器，所述处理器与存储器耦合，所述存储器中存储有至少一条程序指令或代码，所述至少一条程序指令或代码由所述处理器加载并执行，以使所述计算设备实现如权利要求1-9中任一所述的方法。
  20. 一种网络系统，其特征在于，所述网络系统包括第一设备和第二设备，所述第一设备用于向所述第二设备发送信号，以使所述第二设备建立与所述第一设备之间的信号的传输路径，所述第二设备用于执行如权利要求1-9任一所述的方法。
  21. 一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有至少一条程序指令或代码，所述程序指令或代码由处理器加载并执行时以使计算机实现如权利要求1-9中任一所述的方法。
  22. 一种计算机程序产品，其特征在于，包括计算机程序代码，当所述计算机程序代码被计算机运行时，使得所述计算机实现如权利要求1-9中任一所述的方法。
  23. 一种芯片，其特征在于，包括处理器，所述处理器用于从存储器中调用并运行所述存储器中存储的指令，使得安装有所述芯片的网络设备执行如权利要求1-9中任一所述的方法。
  24. 根据权利要求23所述的芯片，其特征在于，还包括：输入接口、输出接口和所述存储器，所述输入接口、所述输出接口、所述处理器以及所述存储器之间通过内部连接通路相连。
PCT/CN2023/097862 2022-06-09 2023-06-01 路径恢复方法、装置、设备、系统及计算机可读存储介质 WO2023236847A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210652067.8 2022-06-09
CN202210652067.8A CN117255006A (zh) 2022-06-09 2022-06-09 路径恢复方法、装置、设备、系统及计算机可读存储介质

Publications (1)

Publication Number Publication Date
WO2023236847A1 true WO2023236847A1 (zh) 2023-12-14

Family

ID=89117569

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2023/097862 WO2023236847A1 (zh) 2022-06-09 2023-06-01 路径恢复方法、装置、设备、系统及计算机可读存储介质

Country Status (2)

Country Link
CN (1) CN117255006A (zh)
WO (1) WO2023236847A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1859358A (zh) * 2005-07-08 2006-11-08 华为技术有限公司 一种均衡复数条并行的串行反串行链路数据的方法
CN102148724A (zh) * 2011-01-31 2011-08-10 中兴通讯股份有限公司 链路检测方法及网络接入设备
US20180254964A1 (en) * 2017-03-06 2018-09-06 Oracle International Corporation Clock circuit jitter calibration
CN111030778A (zh) * 2019-11-30 2020-04-17 苏州浪潮智能科技有限公司 高速信号的参数自适应方法、装置、设备及可读存储介质
US20200220629A1 (en) * 2017-09-25 2020-07-09 Telefonaktiebolaget Lm Ericsson (Publ) Method and Receiving Terminal for Real-Time Adaptive Antenna Calibration with Training Signal Cancellation
CN112532550A (zh) * 2020-12-01 2021-03-19 盛科网络（苏州）有限公司 以太网接收端均衡器自动调优系统
CN114513407A (zh) * 2020-11-16 2022-05-17 华为技术有限公司 一种参数确定方法、集成电路及网络设备

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1859358A (zh) * 2005-07-08 2006-11-08 华为技术有限公司 一种均衡复数条并行的串行反串行链路数据的方法
CN102148724A (zh) * 2011-01-31 2011-08-10 中兴通讯股份有限公司 链路检测方法及网络接入设备
US20180254964A1 (en) * 2017-03-06 2018-09-06 Oracle International Corporation Clock circuit jitter calibration
US20200220629A1 (en) * 2017-09-25 2020-07-09 Telefonaktiebolaget Lm Ericsson (Publ) Method and Receiving Terminal for Real-Time Adaptive Antenna Calibration with Training Signal Cancellation
CN111030778A (zh) * 2019-11-30 2020-04-17 苏州浪潮智能科技有限公司 高速信号的参数自适应方法、装置、设备及可读存储介质
CN114513407A (zh) * 2020-11-16 2022-05-17 华为技术有限公司 一种参数确定方法、集成电路及网络设备
CN112532550A (zh) * 2020-12-01 2021-03-19 盛科网络（苏州）有限公司 以太网接收端均衡器自动调优系统

Also Published As

Publication number Publication date
CN117255006A (zh) 2023-12-19

Similar Documents

Publication Publication Date Title
US9716616B2 (en) Active IP forwarding in an event driven virtual link aggregation (vLAG) system
US7260066B2 (en) Apparatus for link failure detection on high availability Ethernet backplane
JP5828966B2 (ja) Ｐｃｉｅスイッチング・ネットワークにおけるパケット伝送を実現する方法、装置、システム、及び記憶媒体
US10341020B2 (en) Flexible ethernet logical lane aggregation
US11038748B2 (en) Multi-lane communication
US9756407B2 (en) Network employing multi-endpoint optical transceivers
US20040085893A1 (en) High availability ethernet backplane architecture
US9465701B2 (en) Relay device and recovery method
US20120297100A1 (en) Storage system and data transmission method
US8019228B2 (en) Optical switching transmission system with timing correction
US11924024B2 (en) Switching method and apparatus, device, and storage medium
CN113472646B (zh) 一种数据传输方法、节点、网络管理器及系统
US20230091617A1 (en) Equalization training method and apparatus, and system
CN111988222A (zh) 数据传输方法及装置、电子设备和计算机可读存储介质
CN113328961A (zh) 灵活以太网组的绑定方法、设备及计算机可读存储介质
US11095510B2 (en) Aggregated networking device maintenance system
WO2023236847A1 (zh) 路径恢复方法、装置、设备、系统及计算机可读存储介质
US11349704B2 (en) Physical layer interface with redundant data paths
JP2010141845A (ja) 複数のサーバを有する通信装置及び通信方法
CN114884767B (zh) 一种同步双冗余can总线通信系统、方法、设备及介质
WO2023123794A1 (zh) 突发码流的数据相位恢复方法、系统、设备及存储介质
US10256948B2 (en) Low latency, automatic repeat request (“ARQ”) in a multi-device communications link
US10735310B2 (en) Controller, method for adjusting flow rule, and network communication system
CN114008981B (zh) 通信装置、通信方法和计算机可读存储介质
US20050131987A1 (en) Method and system for robust elastic FIFO (EFIFO) in a port bypass controller

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23819012

Country of ref document: EP

Kind code of ref document: A1