WO2023123794A1 - 突发码流的数据相位恢复方法、系统、设备及存储介质 - Google Patents

突发码流的数据相位恢复方法、系统、设备及存储介质 Download PDF

Info

Publication number
WO2023123794A1
WO2023123794A1 PCT/CN2022/091306 CN2022091306W WO2023123794A1 WO 2023123794 A1 WO2023123794 A1 WO 2023123794A1 CN 2022091306 W CN2022091306 W CN 2022091306W WO 2023123794 A1 WO2023123794 A1 WO 2023123794A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
cdr
detected
phase
burst
Prior art date
Application number
PCT/CN2022/091306
Other languages
English (en)
French (fr)
Inventor
张晋
吴思远
陈新剑
Original Assignee
深圳市紫光同创电子有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳市紫光同创电子有限公司 filed Critical 深圳市紫光同创电子有限公司
Publication of WO2023123794A1 publication Critical patent/WO2023123794A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H04J3/0617—Systems characterised by the synchronising information used the synchronising signal being characterised by the frequency or phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H04Q2011/0079—Operation or maintenance aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H04Q2011/0086—Network resource allocation, dimensioning or optimisation

Definitions

  • the present application relates to the field of communication technology, and in particular to a data phase recovery method, system, device and storage medium of a burst code stream.
  • time division multiplexing technology is often used in current communications to multiplex some low-speed signals onto a high-speed optical fiber. Due to the complexity of network synchronization, it is difficult to achieve complete synchronization of signals in different time periods , there are always more or less differences in frequency or phase, which puts forward some special requirements for the clock and data recovery (CDR) at the receiving end.
  • CDR clock and data recovery
  • For high-speed serial buses generally, the clock information is embedded into the transmitted data stream through data encoding, and then the clock information is extracted through clock recovery at the receiving end, and the data is processed with the recovered clock. Sampling, so clock recovery circuits are critical for the transmission and reception of high-speed serial signals.
  • burst data Brust Data
  • BCDR Burst Clock and Data Recovery
  • FIG 1 is a structural diagram of CDR in the prior art, as shown in Figure 1, the principle of the CDR clock recovery circuit is to track the clock drift and part of the jitter at the transmitting end to ensure correct data sampling, and the receiving module in the CDR circuit first converts the The byte signal sent by the upper layer protocol is mapped into a DC balanced code, and the parallel-to-serial conversion is used to serialize the 10-bit coding result.
  • the high-speed, low-jitter clock required for the parallel-to-serial conversion is provided by a phase-locked loop, and the sending module converts the CMOS
  • the high-speed serial code stream of the level is converted into a differential signal with strong anti-noise ability, and is sent to the receiver through the backplane connection or the optical fiber channel.
  • the receiving module restores the received low-swing differential signal to a CMOS-level serial signal, and CDR extracts the clock signal from the serial signal to complete the best sampling of the serial signal.
  • the serial-to-parallel conversion uses the CDR
  • the recovered clock converts the serial signal into parallel data, decodes the parallel data, restores it to a byte signal, and transmits it to the upper layer protocol chip to complete the entire information transmission process.
  • the data sent by the peer device will be interrupted and transmitted in bursts, so the CDR at the receiving end is required to be able to complete the locking of the recovered data within the time specified in the protocol.
  • the existing CDR is designed to track data changes according to a fixed bandwidth. In order to quickly lock data in a short period of time, it is necessary to increase the bandwidth, but increasing the bandwidth will also reduce the stability of the link, and reducing the bandwidth cannot meet the locking time stipulated in the agreement. Require.
  • the present application provides a data phase recovery method, system, device and storage medium of a burst code stream, the main purpose of which is to complete CDR data locking within the time specified in the protocol.
  • a data phase recovery method of a burst code stream including:
  • the target peer device If it is detected that the target peer device has a data burst transmission, and the data pause signal is detected to be in an invalid state, then within the preset time specified in the transmission protocol, increase the data transmission bandwidth until the CDR completes the data lock;
  • a data phase recovery system for a burst code stream including:
  • the fast locking module is used to increase the data transmission bandwidth within the preset time specified in the transmission protocol until the CDR completes the data transmission if it detects that the target peer device has a data burst transmission and the data pause signal is detected to be in an invalid state. locking;
  • the slow tracking module is configured to reduce the increased data transmission bandwidth after detecting that the CDR completes data locking.
  • a computer device including a memory, a processor, and a computer program stored in the memory and operable on the processor, when the processor executes the computer program Implement the following steps:
  • the target peer device If it is detected that the target peer device has a data burst transmission, and the data pause signal is detected to be in an invalid state, then within the preset time specified in the transmission protocol, increase the data transmission bandwidth until the CDR completes the data lock;
  • a computer storage medium stores a computer program, and when the computer program is executed by a processor, the following steps are implemented:
  • the target peer device If it is detected that the target peer device has a data burst transmission, and the data pause signal is detected to be in an invalid state, then within the preset time specified in the transmission protocol, increase the data transmission bandwidth until the CDR completes the data lock;
  • the data phase recovery method, system, device and storage medium of a burst code stream proposed by the present application increase the data transmission bandwidth within the preset time specified in the XGS-PON protocol when data burst transmission occurs, When the bandwidth increases, the amount of data that can be transmitted per unit time will increase, and the CDR circuit can realize fast data locking; after the fast locking is completed, the increased data transmission bandwidth will be reduced and returned to the normal data transmission bandwidth. Then complete the tracking of the data by the CDR.
  • the method of fast locking and slow tracking is combined, because the data transmission bandwidth is only increased within the preset time specified in the protocol, and the bandwidth is not increased all the time, so that it will not affect the stability of the link. If the impact is too large, it not only meets the stability of the link, but also meets the locking time requirement.
  • FIG. 1 is a structural diagram of a CDR in the prior art
  • FIG. 2 is a flow chart of a data phase recovery method for a burst code stream provided in an embodiment of the present application
  • FIG. 3 is a structural diagram of a CDR provided by an embodiment of the present application.
  • FIG. 4 is a flow chart of a data phase recovery method for a burst code stream provided in a preferred embodiment of the present application
  • FIG. 5 is a schematic structural diagram of a data phase recovery system for a burst code stream provided in an embodiment of the present application
  • FIG. 6 is a schematic structural diagram of a computer device provided in an embodiment of the present application.
  • Fig. 2 is a flow chart of a data phase recovery method for a burst code stream provided in an embodiment of the present application. As shown in Fig. 2, the method includes:
  • Fig. 3 is the structural diagram of a kind of CDR that the embodiment of the present application provides, as shown in Fig. 3, the CDR in the embodiment of the present application has increased PI configuration port (PI_CTRL), PI real-time monitoring port (PI_READ) and PI suspend counting port (FREEZE), specifically, 3 pins are drawn from the interpolator in the CDR circuit, which are respectively used for PI configuration port, PI real-time monitoring port and PI pause counting port.
  • the PI configuration port is used for The PI write port can assign values to the real-time phase of the phase interpolator.
  • the PI real-time monitoring port is used to read the PI value in real time, which can be regarded as reading the real-time phase value of the phase interpolator.
  • the PI pause count port is used to set the artificial data pause signal value.
  • the target peer device is a device connected to the CDR, and there may be multiple devices connected to the CDR.
  • one of the connected devices is selected as the target peer device, the target peer device is used as an example for illustration, and the execution process of other connected devices is the same.
  • the status of the data pause signal is detected. If the data pause signal is invalid, then within the time specified in the XGS-PON protocol, the initially set data transmission bandwidth Increase, after the data transmission bandwidth increases, the amount of data transmitted per unit time will increase, which can speed up the locking of the data by the CDR.
  • increasing the data transmission bandwidth within a preset time can realize fast locking of data within the preset time specified in the XGS-PON protocol.
  • S220 Decrease the increased data transmission bandwidth after detecting that the CDR completes data locking.
  • the data transmission bandwidth is still the increased bandwidth at this time. If the data transmission bandwidth is kept large, the link stability will be reduced. Therefore, in order to maintain the link stability, you can increase the bandwidth.
  • the subsequent data transmission bandwidth is reduced, and the reduction here may be to reduce the increased data transmission bandwidth, or to change the increased data transmission bandwidth to an initial value.
  • the embodiment of the present application reduces the data transmission bandwidth outside the preset time, realizes the slow tracking of the locked data, and ensures the stability of the link.
  • a data phase recovery method for a burst code stream proposed in this application when data burst transmission occurs, within the preset time specified in the XGS-PON protocol, the data transmission bandwidth is increased, and the bandwidth becomes larger per unit time The amount of data that can be transmitted will increase, and the CDR circuit can realize the fast locking of data; after the fast locking is completed, the increased data transmission bandwidth will be reduced and returned to the normal data transmission bandwidth, and then the CDR will complete the tracking of the data .
  • the method of fast locking and slow tracking is combined, because the data transmission bandwidth is only increased within the preset time specified in the protocol, and the bandwidth is not increased all the time, so that it will not affect the stability of the link. If the impact is too large, it not only meets the stability of the link, but also meets the locking time requirement.
  • the state of the CDR is judged, and if it is judged that the CDR is not in a convergent state, the phase value of the phase interpolator is assigned a preset phase value.
  • the following steps can be taken to speed up CDR convergence, thereby reducing the CDR convergence time and further reducing the time for CDR to quickly lock data.
  • the steps are specifically:
  • the PI_READ port Through the PI_READ port, read the real-time phase value of the phase interpolator, that is, the PI value.
  • the real-time phase value when CDR converges at different times should have little difference.
  • the reason for the difference is each data transmission
  • the voltage and ambient temperature have changed during the process. Therefore, it can be judged whether the CDR is in a converged state according to the read real-time phase value.
  • the interval where the phase value is located when the CDR is in a converged state can be judged based on historical experience. If the real-time phase value in the current transmission is in this interval, it is judged that the CDR is in a converged state; otherwise, it is judged that the CDR is in a non-converged state .
  • the real-time phase value can be adjusted according to the preset phase value, thereby speeding up the convergence time of the CDR and further reducing the time for the CDR to lock data .
  • the preset phase value is obtained according to the phase value of the phase interpolator when the CDR converges when the target peer device transmits burst data at different historical moments.
  • the real-time phase values when the CDR converges at different times should have little difference.
  • the preset phase value is selected according to the real-time phase values when the CDR converges at different times. Assign the preset phase value to the real-time phase value to adjust the real-time phase of the interpolator.
  • the initial phase value of the phase interpolator in the CDR is set to the preset phase value.
  • the target peer device is sending a data burst transmission for the first time, set the initial phase value of the phase interpolator in the CDR to the preset phase value.
  • the data suspension signal includes an artificial data suspension signal, and further includes:
  • the artificial data suspension signal is set to be valid
  • the CDR stops phase counting.
  • the data pause signal includes a data pause signal.
  • the so-called artificial data pause signal means a manually set signal, and the working state of the CDR can be controlled by manually setting the signal.
  • the artificial data pause signal is set to be valid, that is, the artificial data pause signal is set through the FREEZE port, and after the port is set to be valid, the CDR Phase counting will stop.
  • the data suspension signal can be manually set to make CDR stops phase counting to prevent CDR from hanging after data interruption.
  • the data suspension signal includes an abnormal data suspension signal, and further includes:
  • the abnormal data suspension signal is set to be valid
  • the CDR stops phase counting.
  • the data pause signal also includes an abnormal data pause signal.
  • the abnormal data pause signal is used to detect the natural abnormality of the CDR. If a CDR abnormality is detected, the abnormal data pause signal is set to be valid. In the valid state, CDR will also stop phase counting.
  • both the artificial data pause signal and the abnormal data pause signal are set to an invalid state, and the next data burst is ready.
  • Fig. 4 is a flowchart of a data phase recovery method of a burst code stream provided by a preferred embodiment of the present application. As shown in Fig. 4, the method includes:
  • S420 during data burst transmission, detect whether FREEZE and SIGDET are in an invalid state, and if they are in an invalid state, perform subsequent operations;
  • S430 read the real-time phase value of the phase interpolator through PI_READ, judge whether the CDR is in a convergent state according to the real-time phase value, if not, set the real-time phase value as a preset phase value through PI_CTRL;
  • the embodiment of the present application provides a data phase recovery method for a burst code stream.
  • a data burst transmission occurs, within the preset time specified in the XGS-PON protocol, the data transmission bandwidth is increased, and the bandwidth becomes larger.
  • the amount of data that can be transmitted per unit time will increase, and the CDR circuit can realize fast data locking; after the fast locking is completed, the increased data transmission bandwidth will be reduced, and it will return to the normal data transmission bandwidth, thereby completing CDR. Tracking of data.
  • the method of fast locking and slow tracking is combined, because the data transmission bandwidth is only increased within the preset time specified in the protocol, and the bandwidth is not increased all the time, so that it will not affect the stability of the link. If the impact is too large, it not only meets the stability of the link, but also meets the locking time requirement.
  • the real-time phase value can be adjusted according to the preset phase value, so that the convergence time of the CDR can be accelerated, and the time for the CDR to lock data can be further reduced.
  • the data suspension signal is manually set. It can make the CDR stop phase counting to prevent the CDR from hanging after the data is interrupted.
  • FIG. 5 is a schematic structural diagram of a data phase recovery system for a burst code stream provided in an embodiment of the present application. As shown in FIG. 5 , the system includes a fast locking module 510 and a slow tracking module 520, wherein:
  • the fast locking module 510 is used to increase the data transmission bandwidth within the preset time specified in the transmission protocol until the CDR completes the data transmission if it detects that the target peer device has a data burst transmission and detects that the data pause signal is in an invalid state. locking;
  • the slow tracking module 520 is configured to decrease the increased data transmission bandwidth after detecting that the CDR completes data locking.
  • This embodiment is a system embodiment corresponding to the above-mentioned method, and its implementation process is the same as that of the above-mentioned method embodiment.
  • this system embodiment will not repeat it here.
  • a reading module and a judging module are also included, wherein:
  • the reading module is used to read the real-time phase value of the phase interpolator in the CDR;
  • the judging module is used to judge the state of the CDR according to the real-time phase value, and if it is judged that the CDR is not in a convergent state, assign the phase value of the phase interpolator to a preset phase value.
  • the preset phase value is obtained according to the phase value of the phase interpolator when the CDR converges when the target peer device transmits burst data at different historical moments.
  • a first-time module is also included, wherein:
  • the first module is configured to set the initial phase value of the phase interpolator in the CDR to the preset phase value if it is the first time that the data burst transmission occurs on the target peer device.
  • the data pause signal includes an artificial data pause signal, and also includes an artificial pause module and a first stop module, wherein:
  • the artificial pause module is used to set the artificial data pause signal to be valid if it is detected that the target peer device has a data burst interruption;
  • the first stop module is configured to stop phase counting by the CDR if it is detected that the artificial data pause signal is valid.
  • the data suspension signal includes an abnormal data suspension signal, and also includes an abnormal data suspension module and a second stop module, wherein:
  • the abnormal data suspension module is used to set the abnormal data suspension signal effectively if it detects that the CDR is abnormal;
  • the second stop module is configured to stop phase counting by the CDR if it is detected that the abnormal data pause signal is valid.
  • a reset unit is also included, wherein:
  • the reset unit is configured to set all the data pause signals to be invalid if it is detected that the data burst transmission ends.
  • Each module in the data phase recovery system of the above-mentioned burst code stream can be fully or partially realized by software, hardware and a combination thereof.
  • the above-mentioned modules can be embedded in or independent of the processor in the computer device in the form of hardware, and can also be stored in the memory of the computer device in the form of software, so that the processor can invoke and execute the corresponding operations of the above-mentioned modules.
  • FIG. 6 is a schematic structural diagram of a computer device provided in an embodiment of the present application.
  • the computer device may be a server, and its internal structure may be as shown in FIG. 6 .
  • the computer device includes a processor, memory, network interface and database connected by a system bus. Wherein, the processor of the computer device is used to provide calculation and control capabilities.
  • the memory of the computer device includes computer storage medium and internal memory.
  • the computer storage medium stores an operating system, computer programs and databases.
  • the internal memory provides an environment for the operation of the operating system and computer programs in the computer storage medium.
  • the database of the computer device is used to store the data generated or obtained during the execution of the data phase recovery method of the burst code stream, such as data pause signal and preset time.
  • the network interface of the computer device is used to communicate with an external terminal via a network connection. When the computer program is executed by a processor, a data phase recovery method of a burst code stream is realized.
  • a computer device including a memory, a processor, and a computer program stored on the memory and operable on the processor.
  • the processor executes the computer program, the burst code stream in the above-mentioned embodiments is realized.
  • the steps of the data phase recovery method are realized.
  • the processor executes the computer program, the functions of the modules/units in the embodiment of the system for recovering the data phase of the burst code stream are realized.
  • a computer storage medium is provided.
  • a computer program is stored on the computer storage medium.
  • the computer readable storage medium may be non-volatile or volatile.
  • Nonvolatile memory can include read only memory (ROM), programmable ROM (PROM), electrically programmable ROM (EPROM), electrically erasable programmable ROM (EEPROM), or flash memory.
  • Volatile memory can include random access memory (RAM) or external cache memory.
  • RAM random access memory
  • RAM is available in many forms such as Static RAM (SRAM), Dynamic RAM (DRAM), Synchronous DRAM (SDRAM), Double Data Rate SDRAM (DDRSDRAM), Enhanced SDRAM (ESDRAM), Synchronous Chain Synchlink DRAM (SLDRAM), memory bus (Rambus) direct RAM (RDRAM), direct memory bus dynamic RAM (DRDRAM), and memory bus dynamic RAM (RDRAM), etc.

Abstract

本申请提出一种突发码流的数据相位恢复方法、系统、设备及存储介质，该方法包括：若检测到目标对端设备发生数据突发传输，且检测到数据暂停信号为无效状态，则在传输协议规定的预设时间内，增大数据传输带宽，直到CDR完成数据锁定；若检测到CDR完成数据锁定之后，将增大后的数据传输带宽减小。本申请实施例中通过快速锁定和慢速跟踪的方式相结合，由于只在协议规定的预设时间内增大数据传输带宽，并不是一直增大带宽，从而不会对链路的稳定性造成太大的影响，即满足了链路的稳定性，又符合锁定时间要求。

Description

突发码流的数据相位恢复方法、系统、设备及存储介质
本申请要求于2021年12月28日提交中国专利局、申请号为202111630018.6，发明名称为“突发码流的数据相位恢复方法、系统、设备及存储介质”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本申请涉及通信技术领域，尤其涉及一种突发码流的数据相位恢复方法、系统、设备及存储介质。
背景技术
为了利用光传输的巨大带宽，现在的通信中经常利用时分复用技术把一些低速的信号复用到一条高速光纤上，由于网络同步的复杂性，不同时间段上的信号很难做到完全同步，总有或多或少频率或相位上的差异，这就给接收端的时钟数据恢复(Clock and Data Recovery，简称CDR)提出了一些特殊的要求。对于高速的串行总线来说，一般情况下都是通过数据编码把时钟信息嵌入到传输的数据流里，然后在接收端通过时钟恢复把时钟信息提取出来，并用这个恢复出来的时钟对数据进行采样，因此时钟恢复电路对于高速串行信号的传输和接收至关重要。
特别是在很多通信业务中，经常需要传输一些具有突发特征的数据，称为突发数据(Brust Data)，这些突发数据具有发送时间随机、持续时间短等特点，因此，接收端对突发数据的时钟恢复，不仅要求有高速时钟数据恢复的能力(一般要求时钟频率在1GHz以上)，还要求有很快的恢复时间(一般是几百纳秒以内)，这种突发数据的时钟恢复通常叫做突发式时钟数据恢复(Burst Clock and Data Recovery，简称BCDR)。图1为现有技术中CDR的结构图，如图1所示，CDR时钟恢复电路原理是跟踪上发送端的时钟漂移和一部分抖动，以确保正确的数据采样，CDR电路中的接收模块首先将从上层协议发送过来的字节信号映射成直流平衡的编码，并串转换用于将10位编码结果串行化，并串转换所需的高速、低抖动时钟由锁相环提供，发送模块将CMOS电平的高速串行码流转换成抗噪能力较强的差分信号，经背板连接或光纤信道发送到接收机。在接收端，接收模块将接收到的低摆幅差分信号还原为CMOS电平的串行信号，CDR从串行信号中提取时钟信号，完成对串行信号的最佳采样，串并转换利用CDR恢复的时钟，将串行信号转换成并行数据，并对并行数据进行解码，还原为字节信号，传送到上层协议芯片，完成整个信息传送过程。
在XGS-PON协议下，对端设备发送的数据会进行突发中断和突发传输，因此要求接收端CDR能够稳定在协议规定的时间内完成恢复数据的锁定，但是，发明人发现现有的CDR设计是按照固定带宽跟踪数据的变化，为了短时间内快速锁定数据，就需要增大带宽，但 是增大带宽的同时会降低链路的稳定性，减小带宽又无法满足协议规定的锁定时间要求。
发明内容
本申请提供一种一种突发码流的数据相位恢复方法、系统、设备及存储介质，其主要目的在于在协议规定的时间内完成CDR数据锁定。
本申请的技术方案如下：提供一种突发码流的数据相位恢复方法，包括：
若检测到目标对端设备发生数据突发传输，且检测到数据暂停信号为无效状态，则在传输协议规定的预设时间内，增大数据传输带宽，直到CDR完成数据锁定；
若检测到CDR完成数据锁定之后，将增大后的数据传输带宽减小。
本申请的另一技术方案如下：提供一种突发码流的数据相位恢复系统，包括：
快速锁定模块，用于若检测到目标对端设备发生数据突发传输，且检测到数据暂停信号为无效状态，则在传输协议规定的预设时间内，增大数据传输带宽，直到CDR完成数据锁定；
慢速跟踪模块，用于若检测到CDR完成数据锁定之后，将增大后的数据传输带宽减小。
本申请的另一技术方案如下：提供一种计算机设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现以下步骤：
若检测到目标对端设备发生数据突发传输，且检测到数据暂停信号为无效状态，则在传输协议规定的预设时间内，增大数据传输带宽，直到CDR完成数据锁定；
若检测到CDR完成数据锁定之后，将增大后的数据传输带宽减小。
本申请的另一技术方案如下：提供一种计算机存储介质，所述计算机存储介质存储有计算机程序，所述计算机程序被处理器执行时实现以下步骤：
若检测到目标对端设备发生数据突发传输，且检测到数据暂停信号为无效状态，则在传输协议规定的预设时间内，增大数据传输带宽，直到CDR完成数据锁定；
若检测到CDR完成数据锁定之后，将增大后的数据传输带宽减小。
本申请提出的一种突发码流的数据相位恢复方法、系统、设备及存储介质，在发生数据突发传输时，在XGS-PON协议规定的预设时间内，将数据传输带宽增大，带宽变大后单位时间内可以传输的数据量就会变多，CDR电路就可以实现数据的快速锁定；快速锁定完成后，将增大后的数据传输带宽降低，变回正常的数据传输带宽，进而完成CDR对数据的跟踪。本申请实施例中通过快速锁定和慢速跟踪的方式相结合，由于只在协议规定的预设时间内增大数据传输带宽，并不是一直增大带宽，从而不会对链路的稳定性造成太大的影响，即满足了链路的稳定性，又符合锁定时间要求。
附图说明
图1为现有技术中CDR的结构图；
图2为本申请实施例提供的一种突发码流的数据相位恢复方法的流程图；
图3为本申请实施例提供的一种CDR的结构图；
图4为本申请一优选实施例提供的一种突发码流的数据相位恢复方法的流程图；
图5为本申请实施例提供的一种突发码流的数据相位恢复系统的结构示意图；
图6为本申请实施例中提供的一种计算机设备的结构示意图。
本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
图2为本申请实施例提供的一种突发码流的数据相位恢复方法的流程图，如图2所示，该方法包括：
图3为本申请实施例提供的一种CDR的结构图，如图3所示，本申请实施例中的CDR在现有技术CDR架构上增加了PI配置端口(PI_CTRL)、PI实时监测端口(PI_READ)和PI暂停计数端口(FREEZE)，具体为在CDR电路中的插相器中引出3个引脚，分别用于PI配置端口、PI实时监测端口和PI暂停计数端口，PI配置端口用于PI写端口，可以给插相器的实时相位赋值，PI实时监测端口用于实时读取PI值，可以看做读取插相器的实时相位值，PI暂停计数端口用来设置人为数据暂停信号的值。
S210，若检测到目标对端设备发生数据突发传输，且检测到数据暂停信号为无效状态，则在传输协议规定的预设时间内，增大数据传输带宽，直到CDR完成数据锁定；
如果检测到目标对端设备发生了数据突发传输，目标对端设备为与CDR连接的设备，与CDR连接的设备可能会有多个，本申请实施例中选取其中一个连接设备作为目标对端设备，以该目标对端设备为例进行说明，其它连接的设备执行过程相同。
检测到目标对端设备发生了数据突发传输后，再检测数据暂停信号的状态，如果该数据暂停信号是无效的，那么在XGS-PON协议规定的时间内，将初始设定的数据传输带宽增大，数据传输带宽增大后，其单位时间内传输的数据量就会增大，从而可以加快CDR对数据的锁定。
本申请实施例中在预设时间内增大数据传输带宽，可以实现在XGS-PON协议规定的预设时间内对数据进行快速锁定。
S220，若检测到CDR完成数据锁定之后，将增大后的数据传输带宽减小。
如果检测到CDR完成数据锁定，此时数据传输带宽还为增大后的带宽，如果一直保持较大的数据传输带宽，会降低链路稳定性，因此为了保持链路稳定性，可以将增大后的数据传输带宽减小，此处的减小可以是将增大后的数据传输带宽降低，也可以将增大后的数据传输带宽变为初始值。
本申请实施例在预设时间外降低数据传输带宽，实现对锁定数据的慢跟踪，保证了链 路的稳定性。
本申请提出的一种突发码流的数据相位恢复方法，在发生数据突发传输时，在XGS-PON协议规定的预设时间内，将数据传输带宽增大，带宽变大后单位时间内可以传输的数据量就会变多，CDR电路就可以实现数据的快速锁定；快速锁定完成后，将增大后的数据传输带宽降低，变回正常的数据传输带宽，进而完成CDR对数据的跟踪。本申请实施例中通过快速锁定和慢速跟踪的方式相结合，由于只在协议规定的预设时间内增大数据传输带宽，并不是一直增大带宽，从而不会对链路的稳定性造成太大的影响，即满足了链路的稳定性，又符合锁定时间要求。
在上述实施例的基础上，优选地，所述若检测到目标对端设备发生数据突发传输，且检测到数据暂停信号为无效状态之后，所述则在传输协议规定的预设时间内，增大数据传输带宽，直到CDR完成数据锁定之前，还包括：
读取CDR中插相器的实时相位值；
根据所述实时相位值，判断CDR的状态，若判断得知CDR不处于收敛状态，则将所述插相器的相位值赋值为预设相位值。
具体地，在进行快速锁定之前，还可以通过以下步骤来加快CDR的收敛，从而减少CDR收敛时间，进一步减小CDR快速锁定数据的时间，该步骤具体为：
通过PI_READ端口，去读插相器的实时相位值，即PI值，对于同样的目标对端设备，在不同时刻CDR收敛时的实时相位值应该相差不大，造成差异的原因是每次数据传输过程中电压和环境温度发生了变化，因此，可以根据读取的实时相位值，判断CDR是否处于收敛状态。具体地，可以根据历史经验判断出CDR处于收敛状态时相位值所处的区间，如果当前传输中实时相位值处于该区间中，就判断该CDR处于收敛状态，否则，判断该CDR处于非收敛状态。
如果CDR处于收敛状态，则可以不用任何操作，如果CDR不处于收敛状态，则可以根据预设相位值对该实时相位值进行调整，从而可以加快CDR的收敛时间，进一步减小CDR锁定数据的时间。
在上述实施例的基础上，优选地，所述预设相位值根据所述目标对端设备在不同历史时刻突发数据传输时CDR收敛时所述插相器的相位值得到。
具体地，对于同样的目标对端设备，在不同时刻CDR收敛时的实时相位值应该相差不大，本申请实施例中根据不同时刻CDR收敛时的实时相位值，选出出预设相位值，将该预设相位值赋值给实时相位值，从而调整插相器的实时相位。
在上述实施例的基础上，优选地，还包括：
若所述目标对端设备发生数据突发传输为首次，则将CDR中插相器的初始相位值设置为所述预设相位值。
如果目标对端设备为第一次发送数据突发传输，将CDR中插相器的初始相位值设置为该预设相位值。
在上述实施例的基础上，优选地，所述数据暂停信号包括人为数据暂停信号，还包括：
若检测到所述目标对端设备发生数据突发中断，则将所述人为数据暂停信号置为有效；
若检测到所述人为数据暂停信号有效，则CDR停止相位计数。
具体，该数据暂停信号包括认为数据暂停信号，所谓人为数据暂停信号表示人工设置信号，通过人工设置该信号，可以控制CDR的工作状态。在具体实施过程中，如果检测到目标对端设备发生数据突发中断，那么将该人为数据暂停信号设置为有效，即通过FREEZE端口设置该人为数据暂停信号，将该端口设置为有效后，CDR就会停止相位计数。
现有技术中发生数据突发中断时，由于没有人为设置CDR停止工作，相位值会在CDR中不停的打转，CDR十分容易挂死，本申请实施例中通过人为设置数据暂停信号，可以使得CDR停止相位计数，防止数据中断后CDR挂死。
在上述实施例的基础上，优选地，所述数据暂停信号包括异常数据暂停信号，还包括：
若检测到CDR发生异常，则将所述异常数据暂停信号置为有效；
若检测到所述异常数据暂停信号有效，则CDR停止相位计数。
本申请实施例中数据暂停信号还包括异常数据暂停信号，该异常数据暂停信号用来检测CDR的自然异常，如果检测到CDR异常，则将异常数据暂停信号置为有效，在该异常数据暂停信号为有效状态下，CDR也会停止相位计数。
在上述实施例的基础上，优选地，还包括：
若检测到数据突发传输结束，则将所述数据暂停信号均置为无效。
具体地，如果数据突发传输结束，将人工数据暂停信号和异常数据暂停信号两个信号均设置为无效状态，已进行下一次数据突发准备状态中。
图4为本申请一优选实施例提供的一种突发码流的数据相位恢复方法的流程图，如图4所示，该方法包括：
S410，进行系统初始化，设置相应信号的初始值，将插相器的初始相位值设置为预设相位值；
S420，在数据突发传输时，检测FREEZE和SIGDET的是否为无效状态，如果是无效状态，则进行后续操作；
S430，通过PI_READ读取插相器的实时相位值，根据该实时相位值判断CDR是否处于收敛状态，如果不处于，通过PI_CTRL将该实时相位值设置为预设相位值；
S440，在协议规定的预设时间内，增大数据传输带宽，实现快速锁定；
S450，数据锁定完成后，降低数据传输带宽，实现数据慢速跟踪；
S460，如果检测到数据突发中断，将FREEZE设置为有效，数据传输结束，如果检测到CDR发生异常，将SIGDET设置为有效，数据传输结束。
综上，本申请实施例提供一种突发码流的数据相位恢复方法，在发生数据突发传输时，在XGS-PON协议规定的预设时间内，将数据传输带宽增大，带宽变大后单位时间内可以传输的数据量就会变多，CDR电路就可以实现数据的快速锁定；快速锁定完成后，将增大 后的数据传输带宽降低，变回正常的数据传输带宽，进而完成CDR对数据的跟踪。本申请实施例中通过快速锁定和慢速跟踪的方式相结合，由于只在协议规定的预设时间内增大数据传输带宽，并不是一直增大带宽，从而不会对链路的稳定性造成太大的影响，即满足了链路的稳定性，又符合锁定时间要求。
并且，可以根据预设相位值对该实时相位值进行调整，从而可以加快CDR的收敛时间，进一步减小CDR锁定数据的时间。
最后，现有技术中发生数据突发中断时，由于没有人为设置CDR停止工作，相位值会在CDR中不停的打转，CDR十分容易挂死，本申请实施例中通过人为设置数据暂停信号，可以使得CDR停止相位计数，防止数据中断后CDR挂死。
图5为本申请实施例提供的一种突发码流的数据相位恢复系统的结构示意图，如图5所示，该系统包括快速锁定模块510和慢速跟踪模块520，其中：
快速锁定模块510用于若检测到目标对端设备发生数据突发传输，且检测到数据暂停信号为无效状态，则在传输协议规定的预设时间内，增大数据传输带宽，直到CDR完成数据锁定；
慢速跟踪模块520用于若检测到CDR完成数据锁定之后，将增大后的数据传输带宽减小。
本实施例为与上述方法相对应的系统实施例，其实施过程与上述方法实施例相同，详情请参考上述方法实施例，本系统实施例在此不再赘述。
在上述实施例的基础上，优选地，还包括读取模块和判断模块，其中：
所述读取模块用于读取CDR中插相器的实时相位值；
所述判断模块用于根据所述实时相位值，判断CDR的状态，若判断得知CDR不处于收敛状态，则将所述插相器的相位值赋值为预设相位值。
在上述实施例的基础上，优选地，所述预设相位值根据所述目标对端设备在不同历史时刻突发数据传输时CDR收敛时所述插相器的相位值得到。
在上述实施例的基础上，优选地，还包括首次模块，其中：
所述首次模块用于若所述目标对端设备发生数据突发传输为首次，则将CDR中插相器的初始相位值设置为所述预设相位值。
在上述实施例的基础上，优选地，所述数据暂停信号包括人为数据暂停信号，还包括人为暂停模块和第一停止模块，其中：
所述人为暂停模块用于若检测到所述目标对端设备发生数据突发中断，则将所述人为数据暂停信号置为有效；
所述第一停止模块用于若检测到所述人为数据暂停信号有效，则CDR停止相位计数。
在上述实施例的基础上，优选地，所述数据暂停信号包括异常数据暂停信号，还包括异常数据暂停模块和第二停止模块，其中：
所述异常数据暂停模块用于若检测到CDR发生异常，则将所述异常数据暂停信号置 为有效；
所述第二停止模块用于若检测到所述异常数据暂停信号有效，则CDR停止相位计数。
在上述实施例的基础上，优选地，还包括重置单元，其中：
所述重置单元用于若检测到数据突发传输结束，则将所述数据暂停信号均置为无效。
上述突发码流的数据相位恢复系统中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
图6为本申请实施例中提供的一种计算机设备的结构示意图，该计算机设备可以是服务器，其内部结构图可以如图6所示。该计算机设备包括通过系统总线连接的处理器、存储器、网络接口和数据库。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括计算机存储介质、内存储器。该计算机存储介质存储有操作系统、计算机程序和数据库。该内存储器为计算机存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的数据库用于存储执行突发码流的数据相位恢复方法过程中生成或获取的数据，如数据暂停信号、预设时间。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种突发码流的数据相位恢复方法。
在一个实施例中，提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现上述实施例中的突发码流的数据相位恢复方法的步骤。或者，处理器执行计算机程序时实现突发码流的数据相位恢复系统这一实施例中的各模块/单元的功能。
在一实施例中，提供一计算机存储介质，该计算机存储介质上存储有计算机程序，所述计算机可读存储介质可以是非易失性，也可以是易失性，该计算机程序被处理器执行时实现上述实施例中突发码流的数据相位恢复方法的步骤。或者，该计算机程序被处理器执行时实现上述突发码流的数据相位恢复系统这一实施例中的各模块/单元的功能。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (22)

  1. 一种突发码流的数据相位恢复方法，其中，包括：
    若检测到目标对端设备发生数据突发传输，且检测到数据暂停信号为无效状态，则在传输协议规定的预设时间内，增大数据传输带宽，直到CDR完成数据锁定；
    若检测到CDR完成数据锁定之后，将增大后的数据传输带宽减小。
  2. 根据权利要求1所述的突发码流的数据相位恢复方法，其中，所述若检测到目标对端设备发生数据突发传输，且检测到数据暂停信号为无效状态之后，所述则在传输协议规定的预设时间内，增大数据传输带宽，直到CDR完成数据锁定之前，还包括：
    读取CDR中插相器的实时相位值；
    根据所述实时相位值，判断CDR的状态，若判断得知CDR不处于收敛状态，则将所述插相器的相位值赋值为预设相位值。
  3. 根据权利要求2所述的突发码流的数据相位恢复方法，其中，所述预设相位值根据所述目标对端设备在不同历史时刻突发数据传输时CDR收敛时所述插相器的相位值得到。
  4. 根据权利要求3所述的突发码流的数据相位恢复方法，其中，还包括：
    若所述目标对端设备发生数据突发传输为首次，则将CDR中插相器的初始相位值设置为所述预设相位值。
  5. 根据权利要求1所述的突发码流的数据相位恢复方法，其中，所述数据暂停信号包括人为数据暂停信号，还包括：
    若检测到所述目标对端设备发生数据突发中断，则将所述人为数据暂停信号置为有效；
    若检测到所述人为数据暂停信号有效，则CDR停止相位计数。
  6. 根据权利要求1所述的突发码流的数据相位恢复方法，其中，所述数据暂停信号包括异常数据暂停信号，还包括：
    若检测到CDR发生异常，则将所述异常数据暂停信号置为有效；
    若检测到所述异常数据暂停信号有效，则CDR停止相位计数。
  7. 根据权利要求1至6任一所述的突发码流的数据相位恢复方法，其中，还包括：
    若检测到数据突发传输结束，则将所述数据暂停信号均置为无效。
  8. 一种突发码流的数据相位恢复系统，其中，包括：
    快速锁定模块，用于若检测到目标对端设备发生数据突发传输，且检测到数据暂停信号为无效状态，则在传输协议规定的预设时间内，增大数据传输带宽，直到CDR完成数据锁定；
    慢速跟踪模块，用于若检测到CDR完成数据锁定之后，将增大后的数据传输带宽减小。
  9. 一种计算机设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理 器上运行的计算机程序，其中，所述处理器执行所述计算机程序时实现以下步骤：
    若检测到目标对端设备发生数据突发传输，且检测到数据暂停信号为无效状态，则在传输协议规定的预设时间内，增大数据传输带宽，直到CDR完成数据锁定；
    若检测到CDR完成数据锁定之后，将增大后的数据传输带宽减小。
  10. 根据权利要求9所述的计算机设备，其中，所述若检测到目标对端设备发生数据突发传输，且检测到数据暂停信号为无效状态之后，所述则在传输协议规定的预设时间内，增大数据传输带宽，直到CDR完成数据锁定之前，还包括：
    读取CDR中插相器的实时相位值；
    根据所述实时相位值，判断CDR的状态，若判断得知CDR不处于收敛状态，则将所述插相器的相位值赋值为预设相位值。
  11. 根据权利要求10所述的计算机设备，其中，所述预设相位值根据所述目标对端设备在不同历史时刻突发数据传输时CDR收敛时所述插相器的相位值得到。
  12. 根据权利要求11所述的计算机设备，其中，还包括：
    若所述目标对端设备发生数据突发传输为首次，则将CDR中插相器的初始相位值设置为所述预设相位值。
  13. 根据权利要求9所述的计算机设备，其中，所述数据暂停信号包括人为数据暂停信号，还包括：
    若检测到所述目标对端设备发生数据突发中断，则将所述人为数据暂停信号置为有效；
    若检测到所述人为数据暂停信号有效，则CDR停止相位计数。
  14. 根据权利要求9所述的计算机设备，其中，所述数据暂停信号包括异常数据暂停信号，还包括：
    若检测到CDR发生异常，则将所述异常数据暂停信号置为有效；
    若检测到所述异常数据暂停信号有效，则CDR停止相位计数。
  15. 根据权利要求9至14任一所述的计算机设备，其中，还包括：
    若检测到数据突发传输结束，则将所述数据暂停信号均置为无效。
  16. 一种计算机存储介质，所述计算机存储介质存储有计算机程序，其中，所述计算机程序被处理器执行时实现以下步骤：
    若检测到目标对端设备发生数据突发传输，且检测到数据暂停信号为无效状态，则在传输协议规定的预设时间内，增大数据传输带宽，直到CDR完成数据锁定；
    若检测到CDR完成数据锁定之后，将增大后的数据传输带宽减小。
  17. 根据权利要求16所述的计算机存储介质，其中，所述若检测到目标对端设备发生数据突发传输，且检测到数据暂停信号为无效状态之后，所述则在传输协议规定的预设时间内，增大数据传输带宽，直到CDR完成数据锁定之前，还包括：
    读取CDR中插相器的实时相位值；
    根据所述实时相位值，判断CDR的状态，若判断得知CDR不处于收敛状态，则将 所述插相器的相位值赋值为预设相位值。
  18. 根据权利要求17所述的计算机存储介质，其中，所述预设相位值根据所述目标对端设备在不同历史时刻突发数据传输时CDR收敛时所述插相器的相位值得到。
  19. 根据权利要求18所述的计算机存储介质，其中，还包括：
    若所述目标对端设备发生数据突发传输为首次，则将CDR中插相器的初始相位值设置为所述预设相位值。
  20. 根据权利要求16所述的计算机存储介质，其中，所述数据暂停信号包括人为数据暂停信号，还包括：
    若检测到所述目标对端设备发生数据突发中断，则将所述人为数据暂停信号置为有效；
    若检测到所述人为数据暂停信号有效，则CDR停止相位计数。
  21. 根据权利要求16所述的计算机存储介质，其中，所述数据暂停信号包括异常数据暂停信号，还包括：
    若检测到CDR发生异常，则将所述异常数据暂停信号置为有效；
    若检测到所述异常数据暂停信号有效，则CDR停止相位计数。
  22. 根据权利要求16至21任一所述的计算机存储介质，其中，还包括：
    若检测到数据突发传输结束，则将所述数据暂停信号均置为无效。
PCT/CN2022/091306 2021-12-28 2022-05-06 突发码流的数据相位恢复方法、系统、设备及存储介质 WO2023123794A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111630018.6A CN114430514B (zh) 2021-12-28 2021-12-28 突发码流的数据相位恢复方法、系统、设备及存储介质
CN202111630018.6 2021-12-28

Publications (1)

Publication Number Publication Date
WO2023123794A1 true WO2023123794A1 (zh) 2023-07-06

Family

ID=81310686

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2022/091306 WO2023123794A1 (zh) 2021-12-28 2022-05-06 突发码流的数据相位恢复方法、系统、设备及存储介质

Country Status (2)

Country Link
CN (1) CN114430514B (zh)
WO (1) WO2023123794A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114430514B (zh) * 2021-12-28 2023-11-07 深圳市紫光同创电子有限公司 突发码流的数据相位恢复方法、系统、设备及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040252801A1 (en) * 2003-06-12 2004-12-16 Boles Glenn M. Method and apparatus for multiphase, fast-locking clock and data recovery
US20080124092A1 (en) * 2006-11-28 2008-05-29 Broadlight Ltd. Burst mode clock and data recovery circuit and method
US20160352504A1 (en) * 2015-05-28 2016-12-01 Realtek Semiconductor Corp. Burst mode clock data recovery device and method thereof
CN107409039A (zh) * 2014-11-21 2017-11-28 赛灵思公司 用于突发模式的快速锁定cdr
CN112148529A (zh) * 2020-09-24 2020-12-29 杭州海康机器人技术有限公司 数据传输方法、装置、相机、计算设备及存储介质
CN114430514A (zh) * 2021-12-28 2022-05-03 深圳市紫光同创电子有限公司 突发码流的数据相位恢复方法、系统、设备及存储介质

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7149914B1 (en) * 2003-09-26 2006-12-12 Altera Corporation Clock data recovery circuitry and phase locked loop circuitry with dynamically adjustable bandwidths
US7995698B2 (en) * 2007-09-28 2011-08-09 Integrated Device Technology, Inc. Method for binary clock and data recovery for fast acquisition and small tracking error
US20110001530A1 (en) * 2009-07-01 2011-01-06 Kawasaki Microelectronics Inc. Method and apparatus for receiving burst data without using external detection signal
CN101719884B (zh) * 2009-10-10 2012-04-11 中国电子科技集团公司第五十四研究所 一种快速锁相式载波恢复方法
US8416902B2 (en) * 2010-01-14 2013-04-09 Ian Kyles Clock and data recovery for burst-mode serial signals
CN101951311B (zh) * 2010-09-14 2013-04-10 上海海事大学 无源光网络中在接收端动态优化调节的突发时钟恢复方法
US8687756B2 (en) * 2011-09-19 2014-04-01 Lsi Corporation CDR with digitally controlled lock to reference
CN102368720A (zh) * 2011-10-28 2012-03-07 华为技术有限公司 一种链路状态检测方法、装置及系统
US9306730B1 (en) * 2015-02-04 2016-04-05 Xilinx, Inc. Fractional-N PLL-based CDR with a low-frequency reference
US10422885B2 (en) * 2016-03-18 2019-09-24 Deere & Company Rapid recovery of precise position after temporary signal loss
CN108494467B (zh) * 2018-01-16 2020-12-25 四川安迪科技实业有限公司 一种基于卫星通信的物理层自适应acm同步设备
CN108880534B (zh) * 2018-06-11 2021-05-04 清华大学 串行通信中适应可变带宽的时钟数据恢复锁定检测电路
CN110071719A (zh) * 2019-04-29 2019-07-30 中国科学院微电子研究所 基于锁相环的带宽调整方法、装置及系统
CN110855289B (zh) * 2019-11-14 2024-03-22 芯原微电子(上海)股份有限公司 全数字锁相环的锁定方法及全数字锁相环电路
CN111147415B (zh) * 2019-12-23 2022-05-31 东方红卫星移动通信有限公司 一种低轨卫星mapsk通信系统的相位跟踪方法
CN113824443B (zh) * 2021-08-18 2023-06-30 深圳市紫光同创电子有限公司 时钟数据恢复电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040252801A1 (en) * 2003-06-12 2004-12-16 Boles Glenn M. Method and apparatus for multiphase, fast-locking clock and data recovery
US20080124092A1 (en) * 2006-11-28 2008-05-29 Broadlight Ltd. Burst mode clock and data recovery circuit and method
CN107409039A (zh) * 2014-11-21 2017-11-28 赛灵思公司 用于突发模式的快速锁定cdr
US20160352504A1 (en) * 2015-05-28 2016-12-01 Realtek Semiconductor Corp. Burst mode clock data recovery device and method thereof
CN112148529A (zh) * 2020-09-24 2020-12-29 杭州海康机器人技术有限公司 数据传输方法、装置、相机、计算设备及存储介质
CN114430514A (zh) * 2021-12-28 2022-05-03 深圳市紫光同创电子有限公司 突发码流的数据相位恢复方法、系统、设备及存储介质

Also Published As

Publication number Publication date
CN114430514B (zh) 2023-11-07
CN114430514A (zh) 2022-05-03

Similar Documents

Publication Publication Date Title
US10958413B2 (en) Signal transmission method and system and retimer
US9853806B2 (en) Method to enhance MIPI D-PHY link rate with minimal PHY changes and no protocol changes
US8326988B2 (en) Systems and methods for data alignment
US11552721B2 (en) Clock synchronization method and apparatus
US9647859B2 (en) System and method for link training of a backplane physical layer device operating in simplex mode
US20040028164A1 (en) System and method for data transition control in a multirate communication system
US7463706B2 (en) System and method for performing on-chip synchronization of system signals utilizing off-chip harmonic signal
EP3809611B1 (en) Link balancing parameter training control circuit
WO2022017509A1 (zh) 带宽调整方法、业务传输方法、网络设备和可读存储介质
US7206366B2 (en) System and method for programmably adjusting gain and frequency response in a 10-GigaBit ethernet/fibre channel system
WO2023123794A1 (zh) 突发码流的数据相位恢复方法、系统、设备及存储介质
US20210360093A1 (en) Multimode interconnection interface controller for converged network
US9014214B2 (en) Dynamic link adjustment method and link managing device
US20120224493A1 (en) System and method for squelching a recovered clock in an ethernet network
JP5704988B2 (ja) 通信装置
US20160179595A1 (en) Monitoring serial link errors
US11818238B2 (en) Low overhead high bandwidth data transfer protocol
CN113886300A (zh) 一种总线接口的时钟数据自适应恢复系统及芯片
CN105227288A (zh) Gmii数据发送方法和装置
WO2024067131A1 (zh) 功耗优化方法、通信设备及计算机可读存储介质
US20150193288A1 (en) Precursor Adaptation Algorithm for Asynchronously Clocked SERDES
EP3349399B1 (en) Message dropout minimization when transporting isochronous packets across a plesiochronous boundary
CN117255006A (zh) 路径恢复方法、装置、设备、系统及计算机可读存储介质

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22913090

Country of ref document: EP

Kind code of ref document: A1