WO2023223385A1 - 信号処理装置及び信号処理方法 - Google Patents

信号処理装置及び信号処理方法 Download PDF

Info

Publication number
WO2023223385A1
WO2023223385A1 PCT/JP2022/020396 JP2022020396W WO2023223385A1 WO 2023223385 A1 WO2023223385 A1 WO 2023223385A1 JP 2022020396 W JP2022020396 W JP 2022020396W WO 2023223385 A1 WO2023223385 A1 WO 2023223385A1
Authority
WO
WIPO (PCT)
Prior art keywords
buffer data
filter
divided buffer
divided
signal processing
Prior art date
Application number
PCT/JP2022/020396
Other languages
English (en)
French (fr)
Inventor
貴大 鈴木
サンヨプ キム
Original Assignee
日本電信電話株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電信電話株式会社 filed Critical 日本電信電話株式会社
Priority to PCT/JP2022/020396 priority Critical patent/WO2023223385A1/ja
Publication of WO2023223385A1 publication Critical patent/WO2023223385A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/04—Recursive filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters

Definitions

  • the present invention relates to a signal processing device and a signal processing method.
  • FIG. 13 is a diagram illustrating a configuration example of an adaptive filter.
  • the adaptive filter includes a filter processing section and a filter coefficient updating section in parallel.
  • the filter processing section performs filter processing on the main signal.
  • the filter in the filter processing is, for example, a finite impulse response (FIR) filter.
  • the filter in the filtering process may be, for example, an infinite impulse response (IIR) filter.
  • the filter coefficient update unit updates the filter coefficient "W” to the filter coefficient "W'” based on the result of the filter processing, for example, using a constant modulus algorithm (CMA).
  • the filter coefficient updating unit may update the filter coefficient “W” to the filter coefficient “W′” based on the result of the filter processing, for example, using least mean squares (LMS).
  • LMS least mean squares
  • the filter processing section uses the filter coefficient "W'" to perform a convolution operation on the main signal.
  • the filter processing unit outputs the result of the convolution operation to a subsequent stage as a result of filter processing.
  • FIG. 14 is a diagram showing an example of an adaptive filter implemented in software. Filter processing and filter coefficient updates are performed offline. In other words, the filter coefficient update is not parallelized with the filter processing, and the filter processing and the filter coefficient update are performed in software in order from the beginning to the end of the buffered signal data (hereinafter referred to as "buffer data"). (see Non-Patent Document 1).
  • the adaptive filter can perform filter processing using filter coefficients that are updated according to the changed characteristics.
  • the processor sequentially executes the filtering process synchronized with the clock, the execution time of the filtering process using the adaptive filter implemented in software in the communication device is shorter than that of the filtering process using the adaptive filter implemented in dedicated hardware in the communication device. longer than the execution time. For this reason, filter processing using an adaptive filter implemented in software requires a long processing time, and there is a problem that processing throughput cannot be improved.
  • an object of the present invention is to provide a signal processing device and a signal processing method that can improve processing throughput.
  • One aspect of the present invention provides a control unit that divides buffer data into a plurality of divided buffer data, and a control unit that divides buffer data into a plurality of divided buffer data, and updates a filter coefficient for each divided buffer data included in the plurality of divided buffer data.
  • a signal processing device comprising a plurality of filter coefficient update units that execute in parallel and a plurality of filter processing units that execute filter processing on sample data of the divided buffer data based on filter coefficients for each of the divided buffer data.
  • One aspect of the present invention is a control unit that divides buffer data into a plurality of first divided buffer data, and divides the first divided buffer data included in the plurality of first divided buffer data into a plurality of second divided buffer data. and a plurality of filter coefficient updating units that execute filter coefficient updating processing for each of the second divided buffer data included in the plurality of second divided buffer data in parallel for the plurality of second divided buffer data; a representative filter coefficient derivation unit that derives a representative value of a filter coefficient for each divided buffer data; and a plurality of filter processing units that perform filter processing on sample data of the first divided buffer data based on the representative value.
  • a signal processing device comprising:
  • One aspect of the present invention is a signal processing method executed by the above-described signal processing device, which includes the step of dividing buffer data into a plurality of divided buffer data, and the step of dividing buffer data into a plurality of divided buffer data. executing filter coefficient update processing in parallel on the plurality of divided buffer data; and executing filter processing on sample data of the divided buffer data based on the filter coefficient for each of the divided buffer data.
  • This is a signal processing method including.
  • One aspect of the present invention is a signal processing method executed by the above-mentioned signal processing device, wherein buffer data is divided into a plurality of first divided buffer data, and a first divided buffer data included in the plurality of first divided buffer data is The step of dividing the buffer data into a plurality of second divided buffer data, and the updating process of the filter coefficient for each of the second divided buffer data included in the plurality of second divided buffer data, regarding the plurality of second divided buffer data. a step of performing parallel execution; a step of deriving a representative value of a filter coefficient for each of the second divided buffer data; and a step of performing filter processing on sample data of the first divided buffer data based on the representative value.
  • a signal processing method including:
  • FIG. 1 is a diagram illustrating a configuration example of a signal processing system in a first embodiment.
  • FIG. 3 is a diagram illustrating a configuration example of a signal processing section in the first embodiment.
  • FIG. 3 is a diagram showing an example of updating filter coefficients in the first embodiment.
  • FIG. 3 is a diagram illustrating a configuration example of an adaptive filter processing section in the first embodiment.
  • 3 is a flowchart illustrating an example of the operation of the signal processing system in the first embodiment. It is a figure which shows the example of an update of a filter coefficient in the modification of 1st Embodiment.
  • FIG. 3 is a diagram illustrating a configuration example of a signal processing system in a second embodiment.
  • FIG. 7 is a diagram illustrating a configuration example of an adaptive filter processing section in a second embodiment. It is a flowchart which shows an example of operation of a signal processing system in a 2nd embodiment. It is a figure showing an example of composition of a signal processing system in a 3rd embodiment.
  • FIG. 2 is a diagram illustrating an example of the hardware configuration of a signal processing device in each embodiment.
  • FIG. 3 is a diagram illustrating a configuration example of an adaptive filter.
  • FIG. 3 is a diagram illustrating an example of an adaptive filter implemented in software.
  • FIG. 1 is a diagram showing a configuration example of a signal processing system 1a in an embodiment.
  • the signal processing system 1a is a system that performs predetermined signal processing on a signal that has been subjected to adaptive filter processing.
  • the signal processing system 1a performs adaptive filter processing on the signal. At least a portion of the adaptive filtering may be performed in software.
  • the signal processing system 1a is provided in, for example, an optical access system (optical communication system).
  • the signal processing system 1a executes communication processing using, for example, coherent optical phase modulation.
  • the signal processing system 1a may perform communication processing using an amplitude modulation method, for example.
  • the signal processing system 1a includes a signal generation device 2 (opposite communication device) and a signal processing device 3a.
  • the configuration of the network connecting the signal generation device 2 and the signal processing device 3a is, for example, a point-to-point configuration.
  • the signal generation device 2 includes a signal generation section 4.
  • the signal processing device 3a includes a communication section 5, a memory 6, a control section 7, a signal processing section 8a, and a MAC processing section 9.
  • the signal generation unit 4 generates a predetermined signal (for example, an optical signal).
  • the generated signal includes main signal data.
  • the generated signal may further include data for sub-signals (eg, control signals).
  • the signal generation section 4 transmits the generated signal to the communication section 5.
  • the communication unit 5 acquires the signal transmitted from the signal generation unit 4 from the signal generation unit 4.
  • the communication unit 5 executes communication processing of optical signals using, for example, optical phase modulation using a coherent method.
  • the communication unit 5 records the acquired signal in the memory 6.
  • the memory 6 stores the signal acquired by the communication unit 5 as buffer data.
  • the memory 6 may also store programs.
  • the program may be a multi-threaded program.
  • Memory 6 may store multiple filter coefficients.
  • the control unit 7 controls the signal processing unit 8a so that the signal processing unit 8a acquires the buffer data when the length of the buffer data stored in the memory 6 (buffer data length) is equal to or greater than a threshold value. .
  • the signal processing unit 8a obtains buffer data from the memory 6.
  • the signal processing unit 8a performs adaptive filter processing on the buffer data.
  • the signal processing unit 8a performs predetermined signal processing on the buffer data that has been subjected to the adaptive filter processing.
  • the predetermined signal processing is, for example, data decoding processing.
  • the MAC processing unit 9 executes media access control processing on the execution result of predetermined signal processing. For example, the MAC processing unit 9 defines and allocates an address (MAC address) for identifying the signal processing device 3a. The MAC processing unit 9 may record the results of the media access control processing in the memory 6.
  • MAC address an address for identifying the signal processing device 3a.
  • the MAC processing unit 9 may record the results of the media access control processing in the memory 6.
  • FIG. 2 is a diagram showing an example of the configuration of the signal processing section 8a in the first embodiment.
  • the signal processing section 8a includes an adaptive filter processing section 80a, a frequency offset compensation section 81, a phase compensation section 82, a sign determination section 83, and a decoding section 84.
  • the adaptive filter processing unit 80a obtains buffer data from the memory 6 under the control of the control unit 7.
  • the signal processing unit 8a performs adaptive filter processing on the acquired buffer data using the updated filter coefficients. At least a portion of this adaptive filtering is performed in software.
  • the adaptive filter processing section 80a outputs the buffer data on which the adaptive filter processing has been performed to the frequency offset compensation section 81.
  • the frequency offset compensation unit 81 performs frequency offset processing on the buffer data that has been subjected to the adaptive filter processing.
  • the phase compensation unit 82 performs phase compensation processing on the buffer data that has been subjected to the frequency offset processing.
  • the sign determination unit 83 executes a process of determining symbol points on the buffer data on which the phase compensation process has been performed.
  • the decoding unit 84 performs data decoding processing on the buffer data on which the phase compensation processing has been performed, using the symbol point determination results.
  • FIG. 3 is a diagram showing an example of updating filter coefficients in the first embodiment.
  • the length of each area (data length) is L.
  • a region includes one or more pieces of sample data.
  • filter coefficients are associated with the regions.
  • the sample data on the leading side of the buffer data 100 is associated with a filter coefficient "W 1 ".
  • the sample data at the end of the buffer data 100 is associated with a filter coefficient "W N ".
  • the filter coefficients are updated for all sample data in a region of length "L”. Therefore, the filter coefficients are updated for all of the buffer data 100.
  • FIG. 4 is a diagram showing a configuration example of the adaptive filter processing section 80a in the first embodiment.
  • the adaptive filter processing section 80a includes N first filter coefficient updating sections 800.
  • the unit length of sample data in buffer data will be referred to as "unit sample data length.”
  • the adaptive filter processing unit 80a divides the buffer data 100 stored in the memory 6 into N first divided buffer data 101 (a plurality of divided buffer data).
  • the length (data length) of the first divided buffer data 101 is L.
  • a filter coefficient “W n ” is associated with the first divided buffer data 101-n (n is an integer from 1 to N).
  • the control unit 7 launches N threads to generate N first filter coefficient update units 800 in the signal processing unit 8a.
  • the N first filter coefficient updating units 800 execute processing for updating N filter coefficients in parallel.
  • P filter processing units 801 execute filter processing on the first divided buffer data 101 in parallel.
  • the filter processing unit 801-np (p is an integer from 1 to P) performs filter processing on the first divided buffer data 101 of the first filter coefficient updating unit 800-n using the filter coefficient “W n ”.
  • the process is executed for each sample data in the buffer data 100.
  • the filter processing unit 801 outputs the first divided buffer data 101 on which the filter processing has been performed to the frequency offset compensation unit 81.
  • the first filter coefficient updating unit 800 initializes the filter coefficients of all sample data in the N first divided buffer data 101 of the buffer data 100 to be stored next time in the memory 6 to “W N ”.
  • the filter coefficient "W N " converged in the current update (the most recent input signal) is used as the initial value of the filter coefficient in the next update. This allows the filter coefficients to converge in a short time in the next update.
  • FIG. 5 is a flowchart showing an example of the operation of the signal processing system 1a in the first embodiment.
  • the control unit 7 acquires the buffer data 100 from the memory 6 (step S101).
  • the control unit 7 divides the buffer data 100 into a plurality of first divided buffer data 101 (step S102).
  • the plurality of first filter coefficient updating units 800 execute update processing of the filter coefficient “W n ” in parallel for the plurality of first divided buffer data 101 (step S103).
  • the plurality of filter processing units 801 perform filter processing on the sample data of the first divided buffer data 101 for each unit sample data length based on the filter coefficient “W n ” (step S104).
  • the control unit 7 divides the buffer data 100 into a plurality of first divided buffer data 101.
  • the plurality of first filter coefficient updating units 800 update the filter coefficients “W n ” for each first divided buffer data 101 included in the plurality of first divided buffer data 101 with respect to the plurality of first divided buffer data 101. Run in parallel.
  • the plurality of filter processing units 801 perform filter processing on the sample data of the first divided buffer data 101 based on the filter coefficient “W n ” for each first divided buffer data 101.
  • the modification of the first embodiment differs from the first embodiment in that the filter coefficients are updated only for some sample data in a region of length "L".
  • differences from the first embodiment will be mainly explained.
  • FIG. 6 is a diagram showing an example of updating filter coefficients in a modification of the first embodiment.
  • the length of each area (data length) is L.
  • a region includes one or more pieces of sample data.
  • filter coefficients are associated with the regions.
  • the sample data on the leading side of the buffer data 100 is associated with a filter coefficient "W 1 ".
  • the sample data at the end of the buffer data 100 is associated with a filter coefficient "W N ".
  • the filter coefficients are updated only for some sample data in a region of length "L”. Therefore, the filter coefficients are updated for only a portion of the buffer data 100.
  • the first filter coefficient updating unit 800 initializes the filter coefficients of all sample data in the N first divided buffer data 101 of the buffer data 100 to be stored next time in the memory 6 to “W N ”.
  • the filter coefficient "W N " converged in the current update (the most recent input signal) is used as the initial value of the filter coefficient in the next update. This allows the filter coefficients to converge in a short time in the next update.
  • the plurality of first filter coefficient updating units 800 may execute the updating process of the filter coefficient “W n ” in parallel for a portion of the first divided buffer data 101. This makes it possible to improve processing throughput. Furthermore, it is possible to reduce processing delays.
  • the second embodiment differs from the first embodiment in that a representative value of filter coefficients is derived for each of a plurality of filter coefficients. In the second embodiment, differences from the first embodiment will be mainly explained.
  • FIG. 7 is a diagram showing a configuration example of the signal processing system 1b in the second embodiment.
  • the signal processing system 1b includes a signal generation device 2 and a signal processing device 3b.
  • the signal generation device 2 includes a signal generation section 4.
  • the signal processing device 3b includes a communication section 5, a memory 6, a control section 7, a signal processing section 8b, and a MAC processing section 9.
  • FIG. 8 is a diagram showing an example of updating filter coefficients in the second embodiment.
  • the length (data length) of each first area is L.
  • the first area includes one or more pieces of sample data.
  • the first region is divided into M second regions.
  • the length (data length) of each second area is L'.
  • filter coefficients are associated with the second region.
  • the sample data in the second region at the beginning of the buffer data 100 is associated with a filter coefficient “W 1,m ” (m is an integer from 1 to M).
  • the sample data in the second region on the tail side of the buffer data 100 is associated with a filter coefficient “W N,m ”.
  • the filter coefficients are updated for each second region of length "L'" for all sample data in the first region of length "L". Therefore, the filter coefficients are updated for all of the buffer data 100.
  • a representative value of the filter coefficient (hereinafter referred to as "representative filter coefficient") is derived for each M filter coefficients.
  • N representative filter coefficients are derived.
  • the first filter coefficient updating unit 800 initializes the filter coefficients of all sample data in the N first divided buffer data 101 of the buffer data 100 to be stored next time in the memory 6 to “W N ”.
  • the filter coefficient "W N " converged in the current update (the most recent input signal) is used as the initial value of the filter coefficient in the next update. This allows the filter coefficients to converge in a short time in the next update.
  • FIG. 9 is a diagram showing a configuration example of the adaptive filter processing section 80b in the second embodiment.
  • the adaptive filter processing section 80b includes P filter processing sections 801 for each representative filter coefficient derivation section 803.
  • a filter coefficient “W n ” is associated with the first divided buffer data 101-n.
  • the control unit 7 launches “N ⁇ M” threads, thereby generating “N ⁇ M” second filter coefficient updating units 802 in the signal processing unit 8b.
  • the “N ⁇ M” second filter coefficient updating units 802 execute the process of updating “N ⁇ M” filter coefficients in parallel.
  • the representative filter coefficient deriving unit 803 derives a representative filter coefficient “W n ” for each of M filter coefficients from “W n,1 ” to “W n,M ”. For example, the representative filter coefficient deriving unit 803 derives the average value of M filter coefficients as the representative filter coefficient "W n ". Thereby, the representative filter coefficient deriving unit 803 derives N representative filter coefficients "W n ". The representative filter coefficient deriving unit 803 outputs the representative filter coefficient “W n ” to the filter processing unit 801-np.
  • P filter processing units 801 execute filter processing on the first divided buffer data 101 in parallel.
  • the filter processing unit 801-np performs filter processing on the first divided buffer data 101 by the first filter coefficient updating unit 800-n for each sample data in the buffer data 100 using the representative filter coefficient “W n ”. Execute.
  • the filter processing unit 801 outputs the first divided buffer data 101 on which the filter processing has been performed to the frequency offset compensation unit 81.
  • FIG. 10 is a flowchart showing an example of the operation of the signal processing system 1b in the second embodiment.
  • the control unit 7 acquires the buffer data 100 from the memory 6 (step S201).
  • the control unit 7 divides the buffer data 100 into a plurality of first divided buffer data 101 (step S202).
  • the control unit 7 divides the first divided buffer data 101 into a plurality of second divided buffer data 102 (a plurality of divided buffer data) (step S203).
  • the plurality of second filter coefficient updating units 802 execute update processing of the filter coefficient “W n,m ” for each second divided buffer data 102 in parallel for the plurality of second divided buffer data 102 (step S204).
  • the representative filter coefficient deriving unit 803 derives the representative value of the filter coefficient “W n,m ” for each second divided buffer data 102 for each first divided buffer data 101 (step S205).
  • the plurality of filter processing units 801 perform filter processing on the sample data of the first divided buffer data 101 for each unit sample data length based on the representative filter coefficient derived for each first divided buffer data 101. (Step S206).
  • the control unit 7 divides the buffer data 100 into a plurality of first divided buffer data 101.
  • the control unit 7 divides the first divided buffer data 101 included in the plurality of first divided buffer data 101 into a plurality of second divided buffer data 102.
  • the plurality of second filter coefficient updating units 802 update the filter coefficients “W n,m ” for each of the second divided buffer data 102 included in the plurality of second divided buffer data 102. 102 are executed in parallel.
  • the representative filter coefficient deriving unit 803 derives the representative value (representative filter coefficient) of the filter coefficient “W n,m ” for each second divided buffer data 102 .
  • the plurality of filter processing units 801 perform filter processing on the sample data of the first divided buffer data 101 based on the representative value.
  • the third embodiment differs from the first and second embodiments in that the configuration of the network that connects the signal generation device and the signal processing device is a point-to-multipoint configuration. This is the difference between In the third embodiment, differences between the first embodiment and the second embodiment will be mainly described.
  • FIG. 11 is a diagram showing a configuration example of a signal processing system 1c in the third embodiment.
  • the signal processing system 1c includes R (R is an integer of 2 or more) signal generation devices 2 (opposite communication devices), a signal processing device 3c, and a splitter 20.
  • the configuration of the network connecting the signal generation device 2 and the signal processing device 3c is, for example, a point-to-multipoint configuration.
  • the signal generation device 2 includes a signal generation section 4.
  • the signal processing device 3a includes a communication section 5, a memory 6, a control section 7, a signal processing section 8c, and a MAC processing section 9.
  • the signal generation unit 4-r (r is an integer from 1 to R) generates a predetermined signal.
  • the generated signal includes main signal data.
  • the generated signal may further include data of a sub-signal.
  • the signal generation section 4-r transmits the generated signal to the communication section 5.
  • the operation of the signal processing section 8c is similar to the operation of the signal processing section 8a in the first embodiment or the signal processing section 8b in the second embodiment.
  • the operation of the signal processing section 8c may be similar to the operation of the signal processing section 8a in the modification of the first embodiment.
  • the configuration of the network that connects the signal generation device and the signal processing device may be a point-to-multipoint configuration.
  • FIG. 12 is a diagram showing an example of the hardware configuration of the signal processing device 3 in each embodiment.
  • the signal processing device 3 includes a processor 30.
  • the signal processing device 3 may include a plurality of processors 30.
  • Processor 30 may be a multi-core processor.
  • a processor 30 such as a CPU (Central Processing Unit) executes a program stored in a storage device 32 having a non-volatile recording medium (non-temporary recording medium) and a memory 31, thereby realizing software.
  • the program may be recorded on a computer-readable non-transitory recording medium.
  • the program may be a multi-threaded program.
  • Computer-readable non-temporary recording media include, for example, portable media such as flexible disks, magneto-optical disks, ROM (Read Only Memory), and CD-ROM (Compact Disc Read Only Memory), and hard disks built into computer systems. It is a non-temporary recording medium such as a storage device such as.
  • the communication unit 33 executes predetermined communication processing.
  • each functional unit of the signal processing device 3 may be an analog circuit or a digital circuit.
  • the signal processing device is an electronic circuit using, for example, LSI (Large Scale Integrated Circuit), ASIC (Application Specific Integrated Circuit), PLD (Programmable Logic Device), or FPGA (Field Programmable Gate Array). It may be realized using hardware including.
  • the present invention is applicable to communication systems.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optical Communication System (AREA)

Abstract

信号処理装置は、バッファデータを複数の分割バッファデータに分割する制御部と、複数の分割バッファデータに含まれる分割バッファデータごとのフィルタ係数の更新処理を、複数の分割バッファデータについて並列実行する複数のフィルタ係数更新部と、分割バッファデータごとのフィルタ係数に基づいて、分割バッファデータのサンプルデータに対してフィルタ処理を実行する複数のフィルタ処理部とを備える。複数のフィルタ係数更新部は、分割バッファデータの一部について、フィルタ係数の更新処理を並列実行してもよい。

Description

信号処理装置及び信号処理方法
　本発明は、信号処理装置及び信号処理方法に関する。
　光アクセスシステムの主信号を伝送する機能部がソフトウェア化される場合、偏波分離を実行する適応フィルタが、通信装置にソフトウェアで実装されることがある。図１３は、適応フィルタの構成例を示す図である。適応フィルタは、フィルタ処理部とフィルタ係数更新部とを、並列に備える。
　フィルタ処理部は、主信号に対してフィルタ処理を実行する。フィルタ処理におけるフィルタは、例えば、有限インパルス応答（FIR : Finite Impulse Response）フィルタである。フィルタ処理におけるフィルタは、例えば、無限インパルス応答（IIR : Infinite Impulse Response）フィルタでもよい。
　フィルタ係数更新部は、フィルタ処理の結果に基づいて、例えば、定包絡線アルゴリズム（CMA : Constant Modulus Algorithm）を用いて、フィルタ係数「Ｗ」をフィルタ係数「Ｗ’」に更新する。フィルタ係数更新部は、フィルタ処理の結果に基づいて、例えば、最小二乗平均(LMS : Least Mean Squares)を用いて、フィルタ係数「Ｗ」をフィルタ係数「Ｗ’」に更新してもよい。次回実行されるフィルタ処理では、フィルタ処理部は、フィルタ係数「Ｗ’」を用いて、主信号に対して畳み込み演算を実行する。フィルタ処理部は、畳み込み演算の結果を、フィルタ処理の結果として後段に出力する。
　図１４は、ソフトウェアで実装された適応フィルタの例を示す図である。フィルタ処理とフィルタ係数更新とが、オフラインで実行される。すなわち、フィルタ係数更新がフィルタ処理に対して並列化されず、フィルタ処理とフィルタ係数更新とが、バッファリングされた信号のデータ（以下「バッファデータ」という。）の先頭から末尾への順に、ソフトウェアで逐次処理される（非特許文献１参照）。
T. Suzuki, S. Kim, J. Kani and J. Terada, "Real-Time Implementation of Coherent Receiver DSP Adopting Stream Split Assignment on GPU for Flexible Optical Access Systems," in Journal of Lightwave Technology, vol. 38, no. 3, pp. 668-675, 1 Feb.1, 2020, doi: 10.1109/JLT.2019.2950155.
　入力された主信号の特性が時間に応じて変化する場合でも、変化した特性に応じて更新されたフィルタ係数を用いて、適応フィルタはフィルタ処理を実行することができる。しかしながら、通信装置にソフトウェアで実装された適応フィルタによるフィルタ処理の実行時間は、クロックに同期したフィルタ処理をプロセッサが逐次実行するので、通信装置に専用ハードウェアで実装された適応フィルタによるフィルタ処理の実行時間よりも長い。このため、ソフトウェアで実装された適応フィルタによるフィルタ処理では、長い処理時間が必要であり、処理スループットを向上させることができないという問題がある。
　上記事情に鑑み、本発明は、処理スループットを向上させることが可能である信号処理装置及び信号処理方法を提供することを目的としている。
　本発明の一態様は、バッファデータを複数の分割バッファデータに分割する制御部と、前記複数の分割バッファデータに含まれる分割バッファデータごとのフィルタ係数の更新処理を、前記複数の分割バッファデータについて並列実行する複数のフィルタ係数更新部と、前記分割バッファデータごとのフィルタ係数に基づいて、前記分割バッファデータのサンプルデータに対してフィルタ処理を実行する複数のフィルタ処理部とを備える信号処理装置である。
　本発明の一態様は、バッファデータを複数の第１分割バッファデータに分割し、前記複数の第１分割バッファデータに含まれる第１分割バッファデータを複数の第２分割バッファデータに分割する制御部と、複数の第２分割バッファデータに含まれる前記第２分割バッファデータごとのフィルタ係数の更新処理を、前記複数の第２分割バッファデータについて並列実行する複数のフィルタ係数更新部と、前記第２分割バッファデータごとのフィルタ係数の代表値を導出する代表フィルタ係数導出部と、前記代表値に基づいて、前記第１分割バッファデータのサンプルデータに対してフィルタ処理を実行する複数のフィルタ処理部とを備える信号処理装置である。
　本発明の一態様は、上記の信号処理装置が実行する信号処理方法であって、バッファデータを複数の分割バッファデータに分割するステップと、前記複数の分割バッファデータに含まれる分割バッファデータごとのフィルタ係数の更新処理を、前記複数の分割バッファデータについて並列実行するステップと、前記分割バッファデータごとのフィルタ係数に基づいて、前記分割バッファデータのサンプルデータに対してフィルタ処理を実行するステップとを含む信号処理方法である。
　本発明の一態様は、上記の信号処理装置が実行する信号処理方法であって、バッファデータを複数の第１分割バッファデータに分割し、前記複数の第１分割バッファデータに含まれる第１分割バッファデータを複数の第２分割バッファデータに分割するステップと、複数の第２分割バッファデータに含まれる前記第２分割バッファデータごとのフィルタ係数の更新処理を、前記複数の第２分割バッファデータについて並列実行するステップと、前記第２分割バッファデータごとのフィルタ係数の代表値を導出するステップと、前記代表値に基づいて、前記第１分割バッファデータのサンプルデータに対してフィルタ処理を実行するステップとを含む信号処理方法である。
　本発明により、処理スループットを向上させることが可能である。
第１実施形態における、信号処理システムの構成例を示す図である。 第１実施形態における、信号処理部の構成例を示す図である。 第１実施形態における、フィルタ係数の更新例を示す図である。 第１実施形態における、適応フィルタ処理部の構成例を示す図である。 第１実施形態における、信号処理システムの動作例を示すフローチャートである。 第１実施形態の変形例における、フィルタ係数の更新例を示す図である。 第２実施形態における、信号処理システムの構成例を示す図である。 第２実施形態における、フィルタ係数の更新例を示す図である。 第２実施形態における、適応フィルタ処理部の構成例を示す図である。 第２実施形態における、信号処理システムの動作例を示すフローチャートである。 第３実施形態における、信号処理システムの構成例を示す図である。 各実施形態における、信号処理装置のハードウェア構成例を示す図である。 適応フィルタの構成例を示す図である。 ソフトウェアで実装された適応フィルタの例を示す図である。
　本発明の実施形態について、図面を参照して詳細に説明する。
　（第１実施形態）
　図１は、実施形態における、信号処理システム１ａの構成例を示す図である。信号処理システム１ａは、適応フィルタ処理が実行された信号に対して所定の信号処理を実行するシステムである。ここで、信号処理システム１ａは、信号に対して適応フィルタ処理を実行する。適応フィルタ処理の少なくとも一部は、ソフトウェアで実行されてもよい。
　信号処理システム１ａは、例えば、光アクセスシステム（光通信システム）に備えられる。信号処理システム１ａは、例えばコヒーレント方式による光位相変調を用いて、通信処理を実行する。信号処理システム１ａは、例えば振幅変調方式で通信処理を実行してもよい。
　信号処理システム１ａは、信号生成装置２（対向側の通信装置）と、信号処理装置３ａとを備える。第１実施形態では、信号生成装置２と信号処理装置３ａとをつなぐネットワークの構成は、一例として、ポイント・ツー・ポイント（point-to-point）の構成である。信号生成装置２は、信号生成部４を備える。信号処理装置３ａは、通信部５と、メモリ６と、制御部７と、信号処理部８ａと、ＭＡＣ処理部９とを備える。
　信号生成部４は、所定の信号（例えば、光信号）を生成する。生成された信号は、主信号のデータを含む。生成された信号は、副信号（例えば、制御信号）のデータを更に含んでもよい。信号生成部４は、生成された信号を通信部５に送信する。
　通信部５は、信号生成部４から送信された信号を信号生成部４から取得する。通信部５は、例えばコヒーレント方式による光位相変調を用いて、光信号の通信処理を実行する。通信部５は、取得された信号をメモリ６に記録する。
　メモリ６は、通信部５によって取得された信号を、バッファデータとして記憶する。メモリ６は、プログラムを記憶してもよい。プログラムは、マルチスレッドプログラムでもよい。メモリ６は、複数のフィルタ係数を記憶してもよい。
　制御部７は、メモリ６に記憶されているバッファデータの長さ（バッファデータ長）が閾値以上となった場合、信号処理部８ａがバッファデータを取得するように、信号処理部８ａを制御する。
　信号処理部８ａは、バッファデータをメモリ６から取得する。信号処理部８ａは、バッファデータに対して、適応フィルタ処理を実行する。信号処理部８ａは、適応フィルタ処理が実行されたバッファデータに対して、所定の信号処理を実行する。所定の信号処理は、例えば、データの復号処理である。
　ＭＡＣ処理部９は、所定の信号処理の実行結果に対して、メディア・アクセス・コントロール（Media Access Control）の処理を実行する。例えば、ＭＡＣ処理部９は、信号処理装置３ａを識別するためのアドレス（ＭＡＣアドレス）の定義及び割り当てを実行する。ＭＡＣ処理部９は、メディア・アクセス・コントロールの処理が実行された結果を、メモリ６に記録してもよい。
　図２は、第１実施形態における、信号処理部８ａの構成例を示す図である。信号処理部８ａは、適応フィルタ処理部８０ａと、周波数オフセット補償部８１と、位相補償部８２と、符号判定部８３と、復号部８４とを備える。
　適応フィルタ処理部８０ａは、制御部７による制御に応じて、バッファデータをメモリ６から取得する。信号処理部８ａは、取得されたバッファデータに対して、更新されたフィルタ係数を用いて、適応フィルタ処理を実行する。この適応フィルタ処理の少なくとも一部は、ソフトウェアで実行される。適応フィルタ処理部８０ａは、適応フィルタ処理が実行されたバッファデータを、周波数オフセット補償部８１に出力する。
　周波数オフセット補償部８１は、適応フィルタ処理が実行されたバッファデータに対して、周波数オフセット処理を実行する。位相補償部８２は、周波数オフセット処理が実行されたバッファデータに対して、位相補償処理を実行する。符号判定部８３は、位相補償処理が実行されたバッファデータに対して、シンボル点を判定する処理を実行する。復号部８４は、位相補償処理が実行されたバッファデータに対して、シンボル点の判定結果を用いて、データの復号処理を実行する。
　図３は、第１実施形態における、フィルタ係数の更新例を示す図である。バッファデータ１００は、Ｎ（＝バッファデータ長／Ｌ）個の領域（分割バッファデータ）に分割される。各領域の長さ（データ長）は、Ｌである。領域には１個以上のサンプルデータが含まれている。
　また、領域にはフィルタ係数が対応付けられている。図３では、バッファデータ１００の先頭側のサンプルデータには、フィルタ係数「Ｗ１」が対応付けられている。バッファデータ１００の末尾側のサンプルデータには、フィルタ係数「ＷＮ」が対応付けられている。第１実施形態では、長さ「Ｌ」の領域における全てのサンプルデータについて、フィルタ係数が更新される。したがって、バッファデータ１００の全てについて、フィルタ係数が更新される。
　図４は、第１実施形態における、適応フィルタ処理部８０ａの構成例を示す図である。適応フィルタ処理部８０ａは、Ｎ個の第１フィルタ係数更新部８００を備える。以下、バッファデータにおけるサンプルデータの単位長さを「単位サンプルデータ長」という。適応フィルタ処理部８０ａは、Ｐ（＝Ｌ／単位サンプルデータ長）個のフィルタ処理部８０１を、第１フィルタ係数更新部８００ごとに備える。
　適応フィルタ処理部８０ａは、メモリ６に記憶されているバッファデータ１００を、Ｎ個の第１分割バッファデータ１０１（複数の分割バッファデータ）に分割する。第１分割バッファデータ１０１の長さ（データ長）は、Ｌである。
　第１分割バッファデータ１０１－ｎ（ｎは、１からＮまでの整数）には、フィルタ係数「Ｗｎ」が対応付けられている。例えば制御部７がＮ個のスレッドを立ち上げることによって、信号処理部８ａにおいてＮ個の第１フィルタ係数更新部８００を生成する。Ｎ個の第１フィルタ係数更新部８００は、Ｎ個のフィルタ係数を更新する処理を並列実行する。
　第１フィルタ係数更新部８００ごとに、Ｐ個のフィルタ処理部８０１は、第１分割バッファデータ１０１に対するフィルタ処理を並列実行する。フィルタ処理部８０１－ｎ－ｐ（ｐは、１からＰまでの整数）は、第１フィルタ係数更新部８００－ｎの第１分割バッファデータ１０１に対するフィルタ処理を、フィルタ係数「Ｗｎ」を用いて、バッファデータ１００におけるサンプルデータごとに実行する。フィルタ処理部８０１は、フィルタ処理が実行された第１分割バッファデータ１０１を、周波数オフセット補償部８１に出力する。
　第１フィルタ係数更新部８００は、メモリ６に次回記憶されるバッファデータ１００のＮ個の第１分割バッファデータ１０１における全てのサンプルデータのフィルタ係数を、「ＷＮ」に初期化する。今回の更新（直近の入力信号）において収束したフィルタ係数「ＷＮ」は、次回の更新におけるフィルタ係数の初期値として用いられる。これによって、次回の更新において、フィルタ係数を短時間で収束させることができる。
　次に、信号処理システム１ａの動作例を説明する。
　図５は、第１実施形態における、信号処理システム１ａの動作例を示すフローチャートである。制御部７は、バッファデータ１００を、メモリ６から取得する（ステップＳ１０１）。制御部７は、バッファデータ１００を、複数の第１分割バッファデータ１０１に分割する（ステップＳ１０２）。複数の第１フィルタ係数更新部８００は、フィルタ係数「Ｗｎ」の更新処理を、複数の第１分割バッファデータ１０１について並列実行する（ステップＳ１０３）。複数のフィルタ処理部８０１は、フィルタ係数「Ｗｎ」に基づいて、第１分割バッファデータ１０１のサンプルデータに対して、単位サンプルデータ長ごとにフィルタ処理を実行する（ステップＳ１０４）。
　以上のように、制御部７は、バッファデータ１００を複数の第１分割バッファデータ１０１に分割する。複数の第１フィルタ係数更新部８００は、複数の第１分割バッファデータ１０１に含まれる第１分割バッファデータ１０１ごとのフィルタ係数「Ｗｎ」の更新処理を、複数の第１分割バッファデータ１０１について並列実行する。複数のフィルタ処理部８０１は、第１分割バッファデータ１０１ごとのフィルタ係数「Ｗｎ」に基づいて、第１分割バッファデータ１０１のサンプルデータに対してフィルタ処理を実行する。
　これによって、処理スループットを向上させることが可能である。また、処理遅延を少なくすることが可能である。
　（第１実施形態の変形例）
　第１実施形態の変形例では、長さ「Ｌ」の領域における一部のサンプルデータについてのみフィルタ係数が更新される点が、第１実施形態との差分である。第１実施形態の変形例では、第１実施形態との差分を中心に説明する。
　図６は、第１実施形態の変形例における、フィルタ係数の更新例を示す図である。バッファデータ１００は、Ｎ（＝バッファデータ長／Ｌ）個の領域に分割される。各領域の長さ（データ長）は、Ｌである。領域には１個以上のサンプルデータが含まれている。
　また、領域にはフィルタ係数が対応付けられている。図６では、バッファデータ１００の先頭側のサンプルデータには、フィルタ係数「Ｗ１」が対応付けられている。バッファデータ１００の末尾側のサンプルデータには、フィルタ係数「ＷＮ」が対応付けられている。第１実施形態の変形例では、長さ「Ｌ」の領域における一部のサンプルデータについてのみ、フィルタ係数が更新される。したがって、バッファデータ１００の一部のみについて、フィルタ係数が更新される。
　第１フィルタ係数更新部８００は、メモリ６に次回記憶されるバッファデータ１００のＮ個の第１分割バッファデータ１０１における全てのサンプルデータのフィルタ係数を、「ＷＮ」に初期化する。今回の更新（直近の入力信号）において収束したフィルタ係数「ＷＮ」は、次回の更新におけるフィルタ係数の初期値として用いられる。これによって、次回の更新において、フィルタ係数を短時間で収束させることができる。
　以上のように、複数の第１フィルタ係数更新部８００は、第１分割バッファデータ１０１の一部について、フィルタ係数「Ｗｎ」の更新処理を並列実行してもよい。これによって、処理スループットを向上させることが可能である。また、処理遅延を少なくすることが可能である。
　（第２実施形態）
　第２実施形態では、複数のフィルタ係数ごとにフィルタ係数の代表値が導出される点が、第１実施形態との差分である。第２実施形態では、第１実施形態との差分を中心に説明する。
　図７は、第２実施形態における、信号処理システム１ｂの構成例を示す図である。信号処理システム１ｂは、信号生成装置２と、信号処理装置３ｂとを備える。信号生成装置２は、信号生成部４を備える。信号処理装置３ｂは、通信部５と、メモリ６と、制御部７と、信号処理部８ｂと、ＭＡＣ処理部９とを備える。
　図８は、第２実施形態における、フィルタ係数の更新例を示す図である。バッファデータ１００は、Ｎ（＝バッファデータ長／Ｌ）個の第１領域に分割される。各第１領域の長さ（データ長）は、Ｌである。第１領域には１個以上のサンプルデータが含まれている。第１領域は、Ｍ個の第２領域に分割される。各第２領域の長さ（データ長）は、Ｌ’である。
　また、第２領域にはフィルタ係数が対応付けられている。図８では、バッファデータ１００の先頭側の第２領域のサンプルデータには、フィルタ係数「Ｗ１，ｍ」（ｍは、１からＭまでの整数）が対応付けられている。バッファデータ１００の末尾側の第２領域のサンプルデータには、フィルタ係数「ＷＮ，ｍ」が対応付けられている。第２実施形態では、長さ「Ｌ」の第１領域における全てのサンプルデータについて、長さ「Ｌ’」の第２領域ごとにフィルタ係数が更新される。したがって、バッファデータ１００の全てについて、フィルタ係数が更新される。
　第２実施形態では、Ｍ個のフィルタ係数ごとに、フィルタ係数の代表値（以下「代表フィルタ係数」という。）が導出される。これによって、Ｎ個の代表フィルタ係数が導出される。
　第１フィルタ係数更新部８００は、メモリ６に次回記憶されるバッファデータ１００のＮ個の第１分割バッファデータ１０１における全てのサンプルデータのフィルタ係数を、「ＷＮ」に初期化する。今回の更新（直近の入力信号）において収束したフィルタ係数「ＷＮ」は、次回の更新におけるフィルタ係数の初期値として用いられる。これによって、次回の更新において、フィルタ係数を短時間で収束させることができる。
　図９は、第２実施形態における、適応フィルタ処理部８０ｂの構成例を示す図である。適応フィルタ処理部８０ｂは、「Ｎ×Ｍ」（＝バッファデータ長／Ｌ’）個の第２フィルタ係数更新部８０２と、Ｎ個の代表フィルタ係数導出部８０３とを備える。適応フィルタ処理部８０ｂは、Ｐ個のフィルタ処理部８０１を、代表フィルタ係数導出部８０３ごとに備える。
　第１分割バッファデータ１０１－ｎには、フィルタ係数「Ｗｎ」が対応付けられている。例えば制御部７が「Ｎ×Ｍ」個のスレッドを立ち上げることによって、信号処理部８ｂにおいて「Ｎ×Ｍ」個の第２フィルタ係数更新部８０２を生成する。「Ｎ×Ｍ」個の第２フィルタ係数更新部８０２は、「Ｎ×Ｍ」個のフィルタ係数を更新する処理を並列実行する。
　代表フィルタ係数導出部８０３は、「Ｗｎ，１」から「Ｗｎ，Ｍ」までのＭ個のフィルタ係数ごとに、代表フィルタ係数「Ｗｎ」を導出する。例えば、代表フィルタ係数導出部８０３は、Ｍ個のフィルタ係数の平均値を、代表フィルタ係数「Ｗｎ」として導出する。これによって、代表フィルタ係数導出部８０３は、Ｎ個の代表フィルタ係数「Ｗｎ」を導出する。代表フィルタ係数導出部８０３は、代表フィルタ係数「Ｗｎ」を、フィルタ処理部８０１－ｎ－ｐに出力する。
　代表フィルタ係数導出部８０３ごとに、Ｐ個のフィルタ処理部８０１は、第１分割バッファデータ１０１に対するフィルタ処理を並列実行する。フィルタ処理部８０１－ｎ－ｐは、第１フィルタ係数更新部８００－ｎの第１分割バッファデータ１０１に対するフィルタ処理を、代表フィルタ係数「Ｗｎ」を用いて、バッファデータ１００におけるサンプルデータごとに実行する。フィルタ処理部８０１は、フィルタ処理が実行された第１分割バッファデータ１０１を、周波数オフセット補償部８１に出力する。
　次に、信号処理システム１ｂの動作例を説明する。
　図１０は、第２実施形態における、信号処理システム１ｂの動作例を示すフローチャートである。制御部７は、バッファデータ１００を、メモリ６から取得する（ステップＳ２０１）。制御部７は、バッファデータ１００を、複数の第１分割バッファデータ１０１に分割する（ステップＳ２０２）。制御部７は、第１分割バッファデータ１０１を複数の第２分割バッファデータ１０２（複数の分割バッファデータ）に分割する（ステップＳ２０３）。複数の第２フィルタ係数更新部８０２は、第２分割バッファデータ１０２ごとのフィルタ係数「Ｗｎ，ｍ」の更新処理を、複数の第２分割バッファデータ１０２について並列実行する（ステップＳ２０４）。代表フィルタ係数導出部８０３は、第２分割バッファデータ１０２ごとのフィルタ係数「Ｗｎ，ｍ」の代表値を、第１分割バッファデータ１０１ごとに導出する（ステップＳ２０５）。複数のフィルタ処理部８０１は、第１分割バッファデータ１０１ごとに導出された代表フィルタ係数に基づいて、第１分割バッファデータ１０１のサンプルデータに対して、単位サンプルデータ長ごとにフィルタ処理を実行する（ステップＳ２０６）。
　以上のように、制御部７は、バッファデータ１００を複数の第１分割バッファデータ１０１に分割する。制御部７は、複数の第１分割バッファデータ１０１に含まれる第１分割バッファデータ１０１を複数の第２分割バッファデータ１０２に分割する。複数の第２フィルタ係数更新部８０２は、複数の第２分割バッファデータ１０２に含まれる第２分割バッファデータ１０２ごとのフィルタ係数「Ｗｎ，ｍ」の更新処理を、複数の第２分割バッファデータ１０２について並列実行する。代表フィルタ係数導出部８０３は、第２分割バッファデータ１０２ごとのフィルタ係数「Ｗｎ，ｍ」の代表値（代表フィルタ係数）を導出する。複数のフィルタ処理部８０１は、代表値に基づいて、第１分割バッファデータ１０１のサンプルデータに対してフィルタ処理を実行する。
　これによって、処理スループットを向上させることが可能である。処理遅延を少なくすることが可能である。また、フィルタ係数を所定時間内で収束させることが可能である。
　（第３実施形態）
　第３実施形態では、信号生成装置と信号処理装置とをつなぐネットワークの構成は、ポイント・ツー・マルチポイント（point-to-multipoint）の構成である点が、第１実施形態及び第２実施形態との差分である。第３実施形態では、第１実施形態及び第２実施形態との差分を中心に説明する。
　図１１は、第３実施形態における、信号処理システム１ｃの構成例を示す図である。信号処理システム１ｃは、Ｒ個（Ｒは、２以上の整数）の信号生成装置２（対向側の通信装置）と、信号処理装置３ｃと、スプリッタ２０とを備える。第３実施形態では、信号生成装置２と信号処理装置３ｃとをつなぐネットワークの構成は、一例として、ポイント・ツー・マルチポイントの構成である。信号生成装置２は、信号生成部４を備える。信号処理装置３ａは、通信部５と、メモリ６と、制御部７と、信号処理部８ｃと、ＭＡＣ処理部９とを備える。
　信号生成部４－ｒ（ｒは、１からＲまでの整数）は、所定の信号を生成する。生成された信号は、主信号のデータを含む。生成された信号は、副信号のデータを更に含んでもよい。信号生成部４－ｒは、生成された信号を通信部５に送信する。
　信号処理部８ｃの動作は、第１実施形態における信号処理部８ａ又は第２実施形態における信号処理部８ｂの動作と同様である。信号処理部８ｃの動作は、第１実施形態の変形例における信号処理部８ａの動作と同様でもよい。
　以上のように、信号生成装置と信号処理装置とをつなぐネットワークの構成は、ポイント・ツー・マルチポイントの構成でもよい。
　これによって、処理スループットを向上させることが可能である。処理遅延を少なくすることが可能である。また、フィルタ係数を所定時間内で収束させることが可能である。
　（ハードウェア構成例）
　図１２は、各実施形態における、信号処理装置３のハードウェア構成例を示す図である。信号処理装置３は、プロセッサ３０を備える。信号処理装置３は、複数のプロセッサ３０を備えてもよい。プロセッサ３０は、マルチコアプロセッサでもよい。ＣＰＵ（Central Processing Unit）等のプロセッサ３０が、不揮発性の記録媒体（非一時的記録媒体）を有する記憶装置３２とメモリ３１とに記憶されたプログラムを実行することにより、ソフトウェアとして実現される。プログラムは、コンピュータ読み取り可能な非一時的記録媒体に記録されてもよい。プログラムは、マルチスレッドプログラムでもよい。コンピュータ読み取り可能な非一時的記録媒体とは、例えばフレキシブルディスク、光磁気ディスク、ＲＯＭ（Read Only Memory）、ＣＤ－ＲＯＭ（Compact Disc Read Only Memory）等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置などの非一時的記録媒体である。通信部３３は、所定の通信処理を実行する。
　信号処理装置３の各機能部の少なくとも一部は、アナログ回路又はデジタル回路でもよい。信号処理装置は、例えば、ＬＳＩ（Large Scale Integrated circuit）、ＡＳＩＣ（Application Specific Integrated Circuit）、ＰＬＤ（Programmable Logic Device）又はＦＰＧＡ（Field Programmable Gate Array）等を用いた電子回路（electronic circuit又はcircuitry）を含むハードウェアを用いて実現されてもよい。
　以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
　本発明は、通信システムに適用可能である。
１ａ，１ｂ，１ｃ…信号処理システム、２…信号生成装置、３，３ａ，３ｂ，３ｃ…信号処理装置、４…信号生成部、５…通信部、６…メモリ、７…制御部、８ａ，８ｂ，８ｃ…信号処理部、９…ＭＡＣ処理部、１０…バースト対応部、１１…ＰＯＮ－ＭＡＣ処理部、２０…スプリッタ、３０…プロセッサ、３１…メモリ、３２…記憶装置、３３…通信部、８０ａ，８０ｂ…適応フィルタ処理部、８１…周波数オフセット補償部、８２…位相補償部、８３…符号判定部、８４…復号部、１００…バッファデータ、１０１…第１分割バッファデータ、１０２…第２分割バッファデータ、８００…第１フィルタ係数更新部、８０１…フィルタ処理部、８０２…第２フィルタ係数更新部、８０３…代表フィルタ係数導出部

Claims (5)

  1. 　バッファデータを複数の分割バッファデータに分割する制御部と、
    　前記複数の分割バッファデータに含まれる分割バッファデータごとのフィルタ係数の更新処理を、前記複数の分割バッファデータについて並列実行する複数のフィルタ係数更新部と、
    　前記分割バッファデータごとのフィルタ係数に基づいて、前記分割バッファデータのサンプルデータに対してフィルタ処理を実行する複数のフィルタ処理部と
    　を備える信号処理装置。
  2. 　前記複数のフィルタ係数更新部は、前記分割バッファデータの一部について、前記フィルタ係数の更新処理を並列実行する、請求項１に記載の信号処理装置。
  3. 　バッファデータを複数の第１分割バッファデータに分割し、前記複数の第１分割バッファデータに含まれる第１分割バッファデータを複数の第２分割バッファデータに分割する制御部と、
    　複数の第２分割バッファデータに含まれる前記第２分割バッファデータごとのフィルタ係数の更新処理を、前記複数の第２分割バッファデータについて並列実行する複数のフィルタ係数更新部と、
    　前記第２分割バッファデータごとのフィルタ係数の代表値を導出する代表フィルタ係数導出部と、
    　前記代表値に基づいて、前記第１分割バッファデータのサンプルデータに対してフィルタ処理を実行する複数のフィルタ処理部と
    　を備える信号処理装置。
  4. 　信号処理装置が実行する信号処理方法であって、
    　バッファデータを複数の分割バッファデータに分割するステップと、
    　前記複数の分割バッファデータに含まれる分割バッファデータごとのフィルタ係数の更新処理を、前記複数の分割バッファデータについて並列実行するステップと、
    　前記分割バッファデータごとのフィルタ係数に基づいて、前記分割バッファデータのサンプルデータに対してフィルタ処理を実行するステップと
    　を含む信号処理方法。
  5. 　信号処理装置が実行する信号処理方法であって、
    　バッファデータを複数の第１分割バッファデータに分割し、前記複数の第１分割バッファデータに含まれる第１分割バッファデータを複数の第２分割バッファデータに分割するステップと、
    　複数の第２分割バッファデータに含まれる前記第２分割バッファデータごとのフィルタ係数の更新処理を、前記複数の第２分割バッファデータについて並列実行するステップと、
    　前記第２分割バッファデータごとのフィルタ係数の代表値を導出するステップと、
    　前記代表値に基づいて、前記第１分割バッファデータのサンプルデータに対してフィルタ処理を実行するステップと
    　を含む信号処理方法。
PCT/JP2022/020396 2022-05-16 2022-05-16 信号処理装置及び信号処理方法 WO2023223385A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/020396 WO2023223385A1 (ja) 2022-05-16 2022-05-16 信号処理装置及び信号処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/020396 WO2023223385A1 (ja) 2022-05-16 2022-05-16 信号処理装置及び信号処理方法

Publications (1)

Publication Number Publication Date
WO2023223385A1 true WO2023223385A1 (ja) 2023-11-23

Family

ID=88834806

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/020396 WO2023223385A1 (ja) 2022-05-16 2022-05-16 信号処理装置及び信号処理方法

Country Status (1)

Country Link
WO (1) WO2023223385A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799426A (ja) * 1993-09-28 1995-04-11 Sony Corp 適応波形等化装置及び適応波形等化方法
JPH10171778A (ja) * 1996-12-13 1998-06-26 Nec Corp ブロックｉｉｒプロセッサ
JPH11312075A (ja) * 1998-02-26 1999-11-09 Nec Corp 分割ａｌｕ方式による並列演算を利用した演算処理装置、フィルタ計算方法及び記録媒体
JP2006197637A (ja) * 2006-02-27 2006-07-27 Sharp Corp ディジタルフィルタおよび情報通信機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799426A (ja) * 1993-09-28 1995-04-11 Sony Corp 適応波形等化装置及び適応波形等化方法
JPH10171778A (ja) * 1996-12-13 1998-06-26 Nec Corp ブロックｉｉｒプロセッサ
JPH11312075A (ja) * 1998-02-26 1999-11-09 Nec Corp 分割ａｌｕ方式による並列演算を利用した演算処理装置、フィルタ計算方法及び記録媒体
JP2006197637A (ja) * 2006-02-27 2006-07-27 Sharp Corp ディジタルフィルタおよび情報通信機器

Similar Documents

Publication Publication Date Title
TWI620426B (zh) 用於波束成形應用的適應性無相位失真振幅回應等化(mre)
US8085950B2 (en) Sound signal processing apparatus and sound signal processing method
JP6677662B2 (ja) 音響処理装置、音響処理方法およびプログラム
JP2000276850A (ja) 信号処理装置
WO2023223385A1 (ja) 信号処理装置及び信号処理方法
JPWO2016199596A1 (ja) 信号処理装置、信号処理方法、およびプログラム
JPWO2018062021A1 (ja) 音声信号処理装置、音声信号処理方法、および制御プログラム
JPH11341589A (ja) デジタル・シグナル・プロセッシング音響スピーカシステム
CN109754825B (zh) 一种音频处理方法、装置、设备及计算机可读存储介质
WO2023276136A1 (ja) フィルタ処理装置、フィルタ処理方法、通信システム、および記録媒体
JP4443118B2 (ja) 逆フィルタリング方法、合成フィルタリング方法、逆フィルタ装置、合成フィルタ装置、およびこのようなフィルタ装置を有する装置
JPWO2006013660A1 (ja) 再生信号処理装置
US11269548B2 (en) Methods, devices, and a computer program product for processing an access request and updating a storage system
US10699727B2 (en) Signal adaptive noise filter
JPWO2019107041A1 (ja) ピッチ強調装置、その方法、およびプログラム
WO2022269854A1 (ja) フィルタ生成装置、フィルタ生成方法、プログラム
WO2023148955A1 (ja) 時間窓生成装置、方法及びプログラム
WO2022172348A1 (ja) シーン推定方法、シーン推定装置、プログラム
WO2020262074A1 (ja) 信号処理装置、弦楽器、信号処理方法、及びプログラム
WO2022168230A1 (ja) 残響除去装置、パラメータ推定装置、残響除去方法、パラメータ推定方法、プログラム
WO2023170756A1 (ja) 音響処理方法、音響処理システムおよびプログラム
US11076252B2 (en) Audio signal processing apparatus and audio signal processing method
NO891422L (no) Fremgangsmaate for reduksjon av signalstoey.
JP5929301B2 (ja) 時間差補正方法、音声信号処理装置、再生装置およびプログラム
JP6713400B2 (ja) 楽音信号変換装置、楽音信号変換方法、プログラム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22942590

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2024521398

Country of ref document: JP

Kind code of ref document: A