WO2023199722A1 - 酸化物半導体膜、薄膜トランジスタ、スパッタリングターゲット及び酸化物焼結体 - Google Patents

酸化物半導体膜、薄膜トランジスタ、スパッタリングターゲット及び酸化物焼結体 Download PDF

Info

Publication number
WO2023199722A1
WO2023199722A1 PCT/JP2023/011638 JP2023011638W WO2023199722A1 WO 2023199722 A1 WO2023199722 A1 WO 2023199722A1 JP 2023011638 W JP2023011638 W JP 2023011638W WO 2023199722 A1 WO2023199722 A1 WO 2023199722A1
Authority
WO
WIPO (PCT)
Prior art keywords
atm
oxide semiconductor
semiconductor film
oxide
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2023/011638
Other languages
English (en)
French (fr)
Inventor
元隆 越智
裕美 寺前
功兵 西山
浩一 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Kobelco Research Institute Inc
Original Assignee
Kobe Steel Ltd
Kobelco Research Institute Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2023035101A external-priority patent/JP2023157846A/ja
Application filed by Kobe Steel Ltd, Kobelco Research Institute Inc filed Critical Kobe Steel Ltd
Priority to US18/848,704 priority Critical patent/US20250220976A1/en
Priority to CN202380028723.XA priority patent/CN118901142A/zh
Priority to KR1020247030367A priority patent/KR20240151192A/ko
Publication of WO2023199722A1 publication Critical patent/WO2023199722A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3434—Deposited materials, e.g. layers characterised by the chemical composition being oxide semiconductor materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3424—Deposited materials, e.g. layers characterised by the chemical composition being Group IIB-VIA materials
    • H10P14/3426—Oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering

Definitions

  • the present invention relates to an oxide semiconductor film, a thin film transistor, a sputtering target, and an oxide sintered body.
  • TFTs Thin film transistors
  • organic EL Electro-Luminescence
  • a top gate type stagger type
  • a bottom gate type inverted stagger type
  • this thin film transistor In addition to high carrier mobility, this thin film transistor is required to have stability that is independent of environmental temperature. In particular, in recent years, as they are sometimes used for in-vehicle displays, stability in harsher environments than before has been required.
  • An amorphous oxide semiconductor film is used as a semiconductor film constituting this thin film transistor.
  • Amorphous oxide semiconductors can improve carrier mobility compared to general-purpose amorphous silicon. Furthermore, amorphous oxide semiconductors have a large optical band gap and can be formed at low temperatures. Therefore, amorphous oxide semiconductors are expected to be applied to, for example, next-generation displays that require large size, high resolution, and high-speed driving, and resin substrates with low heat resistance (see Patent Documents 1 and 2). .
  • Patent Document 1 describes an In-Ga-Zn-O (IGZO) amorphous oxide semiconductor composed of In, Ga, Zn, and O.
  • IGZO In-Ga-Zn-O
  • the carrier mobility of a TFT using this IGZO amorphous oxide semiconductor is 10 cm 2 /Vs or less.
  • Patent Document 2 describes a high mobility oxide that does not contain Ga.
  • Patent Document 2 does not describe stability against environmental temperatures.
  • X is defined in a wide range, and even within the above range, there are some that have low mobility or insufficient heat resistance, etc. It is hard to say that the composition has been studied.
  • the present invention has been made in view of the above circumstances, and an object of the present invention is to provide an oxide semiconductor film that can improve both carrier mobility and stability against environmental temperature of a thin film transistor.
  • An oxide semiconductor film according to one embodiment of the present invention is an oxide semiconductor film used for a thin film transistor, and includes In and Zn as metal elements, and element X that is either La or Nd, and contains all metals.
  • the contents of In, Zn, and X in the elements are In: 30 atm% or more and 90 atm% or less, Zn: 9 atm% or more and 70 atm% or less, and X: 0.0001 atm% or more and 2 atm% or less.
  • the oxide semiconductor film according to one embodiment of the present invention can improve both carrier mobility and stability against environmental temperature of a thin film transistor.
  • FIG. 1 is a schematic cross-sectional view showing a top-gate thin film transistor according to an embodiment of the present invention.
  • FIG. 2 is a flow diagram showing a method for manufacturing an oxide sintered body according to an embodiment of the present invention.
  • FIG. 3 is a flow diagram showing a method for manufacturing a sputtering target according to an embodiment of the present invention.
  • FIG. 4 is a graph showing the measurement results of the static characteristics (Id-Vg characteristics) of the top gate thin film transistor No. 4.
  • FIG. FIG. 13 is a graph showing measurement results of static characteristics (Id-Vg characteristics) of No. 13 top-gate thin film transistors.
  • FIG. This is a backscattered electron image of No. 14 oxide sintered body.
  • FIG. 14 is a backscattered electron image of No. 14 oxide sintered body.
  • FIG. 14 shows No.
  • FIG. 15 is a graph showing the relationship between the relative density of the oxide sintered body and the sintering temperature.
  • FIG. 16 shows No. This is a backscattered electron image of No. 18 oxide sintered body.
  • FIG. 17 shows No. This is an analysis result of the X-ray diffraction spectrum of No. 18 oxide sintered body.
  • An oxide semiconductor film according to one embodiment of the present invention is an oxide semiconductor film used for a thin film transistor, and includes In and Zn as metal elements, and element X that is either La or Nd, and contains all metals.
  • the contents of In, Zn, and X in the elements are In: 30 atm% or more and 90 atm% or less, Zn: 9 atm% or more and 70 atm% or less, and X: 0.0001 atm% or more and 2 atm% or less.
  • Patent Document 2 describes In and Zn, Zr, Hf, Ge, Si, Ti, Mn, W, Mo, V, Cu, Ni, Co, Fe, Cr, Nb, Al, B, Sc, Y and one or more elements X selected from the group consisting of lanthanoids (La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu). It is stated that in a field effect transistor comprising a semiconductor layer made of . On the other hand, as a result of intensive studies, the present inventors have found that there are differences in environmental temperature resistance depending on the type of X.
  • the present inventors have found that La and Nd are elements X that can achieve both improved carrier mobility and environmental temperature resistance. According to the knowledge of the present inventors, the oxide semiconductor film can be formed by controlling the content of the above In, the above Zn, and the element X, which is either La or Nd, within the above range. , it is possible to improve both the carrier mobility and the stability against environmental temperature of the thin film transistor.
  • the content of In and Zn in all metal elements is preferably In: 55 atm% or more and 80 atm% or less, and Zn: 20 atm% or more and 50 atm% or less. In this way, when the contents of In and Zn in all metal elements are within the above ranges, optimization of the carrier mobility and threshold voltage of the thin film transistor can be promoted.
  • the metal element further includes element Y, which is either Sn or Ge, and the content of Y in all the metal elements is Y: 0.0001 atm% or more and 4 atm% or less.
  • the optical band gap can be increased by further including element Y, which is either Sn or Ge, as a metal element, and by setting the content of Y in all metal elements within the above range.
  • the characteristics as a high mobility material having high carrier density can be stabilized, and the threshold voltage of the thin film transistor can be optimized and stability against environmental temperature can be improved.
  • the content of the above element Y in all metal elements is more preferably Y: more than 1 atm% and 2 atm% or less. In this way, when the content of the element Y in all metal elements is within the above range, it is possible to optimize the threshold voltage of the thin film transistor and further improve stability against environmental temperature.
  • a thin film transistor according to another embodiment of the present invention includes the oxide semiconductor film.
  • the thin film transistor includes the oxide semiconductor film, it has high carrier mobility and excellent stability against environmental temperature.
  • a sputtering target according to still another embodiment of the present invention is a sputtering target for forming an oxide semiconductor film used in a thin film transistor, and the metal element is In, Zn, La, or Nd.
  • the content of In, Zn, and X in all metal elements is In: 30 atm% or more and 90 atm% or less, Zn: 9 atm% or more and 70 atm% or less, and X: 0.0001 atm% or more and 2 atm% or less. It is as follows.
  • a sputtering target is a sputtering target for forming an oxide semiconductor film used in a thin film transistor, and the sputtering target includes one of In and Zn, La and Nd as a metal element.
  • the content of In and Zn in all metal elements is In: 30 atm% or more and 90 atm% or less, Zn: 9 atm% or more and 70 atm% or less, and In oxide crystal phase, ZnIn oxidation
  • the ZnIn oxide crystal phase has a composition of Zn 3 In 2 O 6 and/or Zn 4 In 2 O 7 .
  • the sputtering target can produce an oxide semiconductor film that can improve both the carrier mobility and stability against environmental temperature of a thin film transistor.
  • An oxide sintered body according to still another embodiment of the present invention is an oxide sintered body for forming an oxide semiconductor film used in a thin film transistor, and includes In and Zn, La and an In oxide crystal containing an element
  • the composition of the ZnIn oxide crystal phase is Zn 3 In 2 O 6 and/or Zn 4 In 2 O 7 .
  • the oxide sintered body can be used to manufacture an oxide semiconductor film that can improve both carrier mobility and stability against environmental temperature of a thin film transistor.
  • the oxide semiconductor film is used for a thin film transistor.
  • the oxide semiconductor film contains In (indium) and Zn (zinc) as metal elements, and element X that is either La (lanthanum) or Nd (neodymium).
  • element X that is either La (lanthanum) or Nd (neodymium).
  • the content of In, Zn, and X in all metal elements is In: 30 atm% or more and 90 atm% or less, Zn: 9 atm% or more and 70 atm% or less, and X: 0.0001 atm% or more and 2 atm% or less. % or less.
  • the oxide semiconductor film can be used for either a top-gate type or a bottom-gate type thin film transistor, but for example, an oxide semiconductor film, a gate insulating film, and a gate electrode may be formed on one side of the substrate. It can be suitably used for a top gate type thin film transistor provided in this order. More specifically, the oxide semiconductor film is stacked directly on the substrate or indirectly via a buffer layer or the like. Further, a gate electrode is disposed in the oxide semiconductor film with a gate insulating film interposed therebetween. Furthermore, a conductive region (S/D region) is provided in the oxide semiconductor film, and a protective film and source/drain electrodes are arranged in this S/D region.
  • S/D region conductive region
  • (In) In is an element that contributes to improving electrical conductivity (electrical conductivity). As the In content increases, the conductivity of the oxide semiconductor film improves, and the carrier density and carrier mobility improve.
  • the lower limit of the In content in all metal elements is 30 atm%, preferably 50 atm%, and more preferably 55 atm%.
  • the upper limit of the In content in all metal elements is 90 atm% as described above, preferably 80 atm%, and more preferably 78 atm%. If the In content is less than the above lower limit, carrier mobility may not be sufficiently obtained. Conversely, if the In content exceeds the above upper limit, the device characteristics may become unstable, the threshold voltage may take a large negative value, or the heat resistance may become insufficient.
  • (Zn) Zn is an element that affects the processing characteristics of the oxide semiconductor film.
  • the lower limit of the Zn content in all metal elements is 9 atm%, preferably 10 atm%, and more preferably 20 atm%.
  • the upper limit of the Zn content in all metal elements is 70 atm% as described above, preferably 65 atm%, and more preferably 50 atm%. If the Zn content is less than the above lower limit, the In content will become relatively too large, resulting in unstable device characteristics, the threshold voltage may take a large negative value, and heat resistance may deteriorate. There is a possibility that it will be sufficient. On the other hand, when the Zn content exceeds the above upper limit, partial crystallization occurs, which may make it difficult to ensure the uniformity of the oxide semiconductor film.
  • the oxide semiconductor film contains either La or Nd as the element X.
  • the present inventors have discovered that it is preferable to include either La or Nd as the element X for increasing stability against environmental temperatures.
  • the lower limit of the content of X in all metal elements is 0.0001 atm%, preferably 0.1 atm%.
  • the upper limit of the content of X in all metal elements is 2 atm%, preferably 1.6 atm%, as described above.
  • the content of X is less than the above-mentioned lower limit, there is a possibility that stability against environmental temperature cannot be sufficiently improved. On the other hand, if the content of X exceeds the above upper limit, the carrier density may become insufficient and it may be difficult to achieve high mobility as a thin film transistor.
  • the oxide semiconductor film may contain only one of La and Nd as the element X, or may contain both La and Nd.
  • each of La and Nd may be contained within the above range, or only one of La and Nd may be contained within the above range. It's okay.
  • both La and Nd are included as element X, it is particularly preferable that the total content of La and Nd is within the above range.
  • the oxide semiconductor film may further contain element Y, which is either Sn (tin) or Ge (germanium), as a metal element.
  • element Y which is either Sn (tin) or Ge (germanium), as a metal element.
  • the oxide semiconductor film contains element Y, the optical band gap can be increased.
  • the lower limit of the content of Y in all metal elements is preferably 0.0001 atm%, more preferably 0.1 atm%, and even more preferably more than 1 atm%.
  • the upper limit of the content of Y in all metal elements is preferably 4 atm%, more preferably 2 atm%.
  • the content of Y is less than the above lower limit, there is a possibility that the optical band gap cannot be made sufficiently large.
  • the content of Y exceeds the above upper limit, the carrier density may become insufficient and it may be difficult to achieve high mobility as a thin film transistor.
  • the oxide semiconductor film may contain only one of Sn and Ge as the element Y, or may contain both Sn and Ge.
  • each of Sn and Ge may be contained within the above range, or only one of Sn and Ge may be contained within the above range. It's okay.
  • both Sn and Ge are included as element Y, it is particularly preferable that the total content of Sn and Ge is within the above range.
  • elements other than the above are O (oxygen) and inevitable impurities.
  • Unavoidable impurities may be contained due to raw materials, materials, manufacturing equipment, etc.
  • the unavoidable impurities include Al, Pb, Si, Fe, Ni, Ti, Mg, Cr and Zr.
  • the content of unavoidable impurities in the oxide semiconductor film is preferably 1% by mass or less for each element, more preferably 500 ppm by mass or less. Note that in this structure, the content of In, Zn, X, and Y in the oxide semiconductor film can also be said to be the proportion of all elements except O.
  • the average thickness of the oxide semiconductor film can be determined based on the conditions under which the drain current can be turned off when used as a switching element.
  • the lower limit of the average thickness of the oxide semiconductor film is preferably 10 nm, more preferably 15 nm.
  • the upper limit of the average thickness is preferably 60 nm, more preferably 50 nm.
  • average thickness means the average value of the thickness of arbitrary five points.
  • the oxide semiconductor film preferably has an amorphous structure or an amorphous structure in which at least a portion of the oxide semiconductor film is crystallized. That is, the oxide forming the oxide semiconductor film is preferably amorphous or at least partially crystallized amorphous. Even when the oxide semiconductor film has such a structure, carrier mobility can be sufficiently increased compared to general-purpose amorphous silicon. Moreover, by having such a configuration, the optical bandgap can be easily and reliably increased.
  • amorphous structure can be obtained from the oxide semiconductor film by, for example, controlling the gas pressure within a range of 1 mTorr or more and 5 mTorr or less, and performing surface treatment with plasma or reducing gas after film formation.
  • amorphous means that a clear diffraction peak derived from crystals does not appear, and can be measured using an X-ray diffraction device or the like.
  • the upper limit of the sheet resistance of the oxide semiconductor film is preferably 1.0 k ⁇ / ⁇ , more preferably 0.5 k ⁇ / ⁇ .
  • a region (S/D region) between a source/drain electrode and a channel portion in the oxide semiconductor film is made conductive.
  • the S/D region can be made conductive easily and reliably.
  • the sheet resistance of a typical IGZO oxide semiconductor film is often more than 1.0 k ⁇ / ⁇ . In such conventional oxide semiconductor films, when a thermal process is applied in the manufacturing process of a thin film transistor, the sheet resistance tends to increase significantly.
  • the oxide semiconductor film generally becomes a conductor due to defects in constituent elements.
  • the sheet resistance may be a value measured using a four-probe resistance measuring device.
  • Patent Document 2 describes In and Zn, Zr, Hf, Ge, Si, Ti, Mn, W, Mo, V, Cu, Ni, Co, Fe, Cr, Nb, Al, B, Sc, Y and one or more elements X selected from the group consisting of lanthanoids (La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu). It is stated that in a field effect transistor comprising a semiconductor layer made of . On the other hand, as a result of intensive studies, the present inventors have found that there are differences in environmental temperature resistance depending on the type of X.
  • the present inventors have found that La and Nd are elements X that can achieve both improved carrier mobility and environmental temperature resistance. According to the knowledge of the present inventors, the oxide semiconductor film can be formed by controlling the content of the above In, the above Zn, and the element X, which is either La or Nd, within the above range. , it is possible to improve both the carrier mobility and the stability against environmental temperature of the thin film transistor.
  • FIG. 1 shows a top-gate thin film transistor 10 (hereinafter also simply referred to as "thin film transistor 10") as an example of a thin film transistor including the above-described oxide semiconductor film.
  • the thin film transistor 10 includes the oxide semiconductor film 1 having the above-described configuration. More specifically, the thin film transistor 10 includes a substrate 2, a buffer layer 3 laminated on the substrate 2, an oxide semiconductor film 1 laminated on the buffer layer 3, and a layer laminated on the oxide semiconductor film 1. a gate insulating film 4 that is laminated on the gate insulating film 4, a gate electrode 5 that is laminated on the gate insulating film 4, a source/drain electrode 6 and a protective film that are laminated on the conductive S/D region of the oxide semiconductor film 1. 7.
  • the thin film transistor 10 is placed in a display such as an organic EL display.
  • the substrate 2 examples include, but are not limited to, a glass substrate, a silicon substrate, and the like. Examples of the glass used for the glass substrate include alkali-free glass, high strain point glass, soda lime glass, and the like. Further, as the substrate 2, a metal substrate such as a stainless steel thin film or a resin substrate such as a polyethylene terephthalate (PET) film can also be used.
  • a metal substrate such as a stainless steel thin film or a resin substrate such as a polyethylene terephthalate (PET) film can also be used.
  • PET polyethylene terephthalate
  • the average thickness of the substrate 2 is preferably 0.001 mm or more and 10 mm or less from the viewpoint of workability. Further, the size and shape of the substrate 2 can be set depending on the size of the display and the like.
  • buffer layer As the buffer layer 3, for example, a silicon oxide film can be used.
  • the buffer layer 3 can be formed by a CVD (Chemical Vapor Deposition) method, a PECVD (Plasma Enhanced Chemical Vapor Deposition) method, or the like. Note that the buffer layer 3 is provided to improve the adhesion between the substrate 2 and the oxide semiconductor film 1 and to suppress diffusion of impurities from the substrate 2 to the oxide semiconductor film 1. This layer is not essential for operation and can be omitted.
  • the oxide semiconductor film 1 is formed by, for example, a sputtering method using a sputtering target.
  • the sputtering target for forming the oxide semiconductor film 1 is itself an embodiment of the present invention.
  • the sputtering target can be formed using an oxide sintered body, which is itself an embodiment of the present invention.
  • pre-annealing treatment pre-annealing treatment
  • the oxide sintered body according to one embodiment of the present invention contains In and Zn as metal elements, and element X which is either La or Nd, and the above-mentioned In, the above-mentioned Zn, and the above-mentioned X in the whole metal elements are
  • the content is In: 30 atm% or more and 90 atm% or less, Zn: 9 atm% or more and 70 atm% or less, and X: 0.0001 atm% or more and 2 atm% or less.
  • the oxide sintered body according to another embodiment of the present invention contains In and Zn as metal elements, and element X which is either La or Nd, and the above-mentioned In and the above-mentioned Zn among all the metal elements.
  • the content of In 30 atm% or more and 90 atm% or less, Zn: 9 atm% or more and 70 atm% or less, and has an In oxide crystal phase, a ZnIn oxide crystal phase, and a XIn oxide crystal phase, and the above-mentioned ZnIn oxide
  • the composition of the solid crystal phase is Zn 3 In 2 O 6 and/or Zn 4 In 2 O 7 .
  • the ZnIn oxide crystal phase has a Zn 3 In 2 O 6 crystal phase and/or a Zn 4 In 2 O 7 crystal phase as a main component.
  • the ZnIn oxide crystal phase may have both a Zn 3 In 2 O 6 crystal phase and a Zn 4 In 2 O 7 crystal phase, or may have only one of them.
  • Examples of the composition of the In oxide crystal phase include In 2 O 3 .
  • Examples of the composition of the XIn oxide crystal phase include XInO 3 .
  • a lamellar pattern (a striped pattern or a mottled pattern) may be formed in the ZnIn oxide crystal phase.
  • the oxide sintered body may further contain element Y, which is either Sn or Ge, as a metal element.
  • element Y which is either Sn or Ge
  • Elements other than the above (In, Zn, X, and elements other than Y contained as necessary) in the oxide sintered body are O and inevitable impurities.
  • the content of each element in the oxide sintered body can be the same as the range described for the oxide semiconductor film 1.
  • the oxide sintered body can be manufactured by the procedure shown in FIG. 2. That is, the method for manufacturing the oxide sintered body includes a step of weighing the raw material powder (weighing step S1), a step of mixing the raw material powder weighed in the weighing step S1 (mixing step S2), and a step of mixing the raw material powder in the mixing step S2. A step of drying and granulating the obtained mixture (drying and granulating step S3), a step of molding the granulated powder obtained in the drying and granulating step S3 (molding step S4), and a step of molding the granulated powder obtained in the molding step S4. and a step of sintering the molded powder (sintering step S5).
  • the weighing step S1 metal oxides such as In 2 O 3 , ZnO, and X 2 O 3 are weighed to a desired content [atm%].
  • the mixing step S2 for example, the raw material powder and water weighed in the weighing step S1 and the binder and dispersant added as necessary are added to a nylon pot using zirconia balls as the media, and mixed in a ball mill. Grind to obtain slurry.
  • the drying/granulation step S3 the slurry obtained in the mixing step S2 is dried, and the obtained dry powder is sieved to obtain a granulated powder. Note that the drying/granulation step S3 can also be performed using a spray dryer.
  • the molding step S4 the granulated powder obtained in the drying and granulating step S3 is filled into a mold to obtain a molded powder.
  • the sintering step S5 an oxide sintered body is manufactured using, for example, a pressureless sintering method or a hot press method.
  • the sputtering target according to one embodiment of the present invention contains In and Zn and element X, which is either La or Nd, as metal elements, and the content of the In, Zn, and X in the entire metal elements is , In: 30 atm% or more and 90 atm% or less, Zn: 9 atm% or more and 70 atm% or less, and X: 0.0001 atm% or more and 2 atm% or less.
  • a sputtering target includes In and Zn as metal elements, and element X that is either La or Nd, and the content of the In and the Zn in all metal elements is is In: 30 atm% or more and 90 atm% or less, Zn: 9 atm% or more and 70 atm% or less, and has an In oxide crystal phase, a ZnIn oxide crystal phase, and a XIn oxide crystal phase, and the ZnIn oxide crystal phase
  • the composition is Zn 3 In 2 O 6 and/or Zn 4 In 2 O 7 .
  • the sputtering target may further contain element Y, which is either Sn or Ge, as a metal element.
  • element Y which is either Sn or Ge
  • Elements other than the above (In, Zn, X, and elements other than Y contained as necessary) in the sputtering target are O and inevitable impurities.
  • the composition (crystal structure) and content of each element in the sputtering target can be the same as in the oxide sintered body.
  • the sputtering target can be manufactured by the procedure shown in FIG. 3. That is, the method for manufacturing the sputtering target includes a step of weighing the raw material powder (weighing step S1), a step of mixing the raw material powder weighed in the weighing step S1 (mixing step S2), and a step of weighing the raw material powder obtained in the mixing step S2.
  • a step of drying and granulating the mixture drying and granulating step S3, a step of molding the granulated powder obtained in the drying and granulating step S3 (molding step S4), and a molding obtained in the molding step S4
  • a step of sintering the powder sintering step S5), a step of processing the oxide sintered body obtained in the sintering step S5 into a desired size (processing step S6), and a step of processing the oxide sintered body obtained in the sintering step S5 into a desired size.
  • the method includes a step (bonding step S7) of bonding the sintered object (target) to the backing plate.
  • the weighing step S1, the mixing step S2, the drying/granulating step S3, the molding step S4, and the sintering step S5 in the method for manufacturing the sputtering target can be performed in the same manner as described above in the method for manufacturing the oxide sintered body. . That is, the sputtering target can be formed using the above-mentioned oxide sintered body, and can have the same composition as this oxide sintered body.
  • the processing step S6 the oxide sintered body is processed, for example, by machining.
  • the bonding step S7 for example, the target is bonded to a backing plate made of Cu.
  • the gate insulating film 4 is formed on the oxide semiconductor film 1 after the above-described pre-annealing process.
  • Examples of the gate insulating film 4 include a silicon oxide film, a silicon nitride film, a silicon oxynitride film, and a metal oxide film such as Al 2 O 3 and Y 2 O 3 .
  • the gate insulating film 4 can be formed using a CVD method, a PECVD method, or the like.
  • the gate insulating film 4 may be a single layer or a multilayer of two or more layers. When the gate insulating film 4 is a multilayer body having two or more layers, it is preferable that the first layer and the second and subsequent layers have different components.
  • the lower limit of the average thickness of the gate insulating film 4 is preferably 50 nm, more preferably 100 nm.
  • the upper limit of the average thickness of the gate insulating film 4 is preferably 300 nm, more preferably 250 nm. If the average thickness is less than the lower limit, the withstand voltage of the gate insulating film 4 may be insufficient. Conversely, if the average thickness exceeds the upper limit, the capacitance of the capacitor formed between the gate electrode 5 and the oxide semiconductor film 1 may be insufficient, and the drain current may be insufficient. Note that when the gate insulating film 4 is multilayered, the "average thickness of the gate insulating film" means the average thickness of the entire gate insulating film.
  • Gate electrode 5 has conductivity.
  • the gate electrode 5 is formed, for example, after the gate insulating film 4 is formed and the oxide semiconductor film 1 is subjected to heat treatment (annealing treatment).
  • the gate electrode 5 is not particularly limited, but metals with low electrical resistivity such as Al and Cu, high melting point metals with high heat resistance such as Mo, Cr, and Ti, and alloys thereof are preferably used. be able to.
  • the lower limit of the average thickness of the gate electrode 5 is preferably 50 nm, more preferably 80 nm. If the average thickness is less than the lower limit, the resistance of the gate electrode 5 may increase, and the power consumption of the gate electrode 5 may increase.
  • the upper limit of the average thickness of the gate electrode 5 is preferably 500 nm, more preferably 400 nm, from the viewpoint of processability.
  • the gate insulating film 4 and the gate electrode 5 are patterned by photolithography or the like.
  • the protective film 7 is formed after the gate insulating film 4 and the gate electrode 5 are patterned and the oxide semiconductor film 1 is subjected to surface treatment.
  • This surface treatment is performed to make the S/D region of the oxide semiconductor film 1 conductive, and can be performed by, for example, ion implantation, element diffusion, reduction with a reducing gas, plasma treatment, or the like.
  • the protective film 7 examples include a silicon oxide film, a silicon nitride film, a silicon oxynitride film, and a metal oxide film such as Al 2 O 3 and Y 2 O 3 .
  • the protective film 7 can be formed using a CVD method, a PECVD method, or the like. Contact holes are formed in the protective film 7 by photolithography or the like after film formation.
  • the source/drain electrode 6 has conductivity.
  • the source/drain electrode 6 partially covers the protective film 7 and fills the contact hole. By being provided in this manner, the source/drain electrode 6 is electrically connected to the oxide semiconductor film 1 at both ends of the channel of the thin film transistor 10 .
  • the source/drain electrodes 6 are not particularly limited, metals with low electrical resistivity such as Al and Cu, high melting point metals with high heat resistance such as Mo, Cr, and Ti, and alloys thereof may be used. It can be preferably used.
  • the lower limit of the average thickness of the source/drain electrodes 6 is preferably 100 nm, more preferably 150 nm. If the above-mentioned average thickness is less than the above-mentioned lower limit, the resistance of the source/drain electrodes 6 will increase, and there is a possibility that the power consumption in the source/drain electrodes 6 will increase.
  • the upper limit of the average thickness of the source/drain electrodes 6 is desirably larger than the total thickness of the gate insulating film 4 and the gate electrode 5, and is preferably, for example, 1000 ⁇ m, more preferably 800 ⁇ m.
  • the source/drain electrodes 6 are patterned by photolithography or the like.
  • the upper limit of the threshold voltage shift (absolute value of the difference between the threshold voltage at 23° C. and the threshold voltage at 100° C.) of the thin film transistor 10 is preferably 3.5 V, more preferably 3.0 V, and even more preferably 2.5 V. , 1.5V is particularly preferred. If the threshold voltage shift exceeds the upper limit, stability against environmental temperature may be insufficient.
  • the lower limit of the threshold voltage shift of the thin film transistor 10 is not particularly limited, and can be set to 0V.
  • the "threshold voltage” means the gate voltage at which the drain current of the transistor becomes 10 ⁇ 9 A.
  • the thin film transistor 10 includes the oxide semiconductor film 1, it has high carrier mobility and excellent stability against environmental temperature.
  • the sputtering target is suitable for manufacturing the oxide semiconductor film 1.
  • the oxide sintered body is suitable for manufacturing the oxide semiconductor film 1.
  • the specific configuration of the thin film transistor is not limited to the configuration shown in FIG. 1.
  • the protective layer may be a multilayer body in which a plurality of insulating layers are laminated.
  • the thin film transistor may be of a bottom gate type.
  • top gate thin film transistor having the structure shown in FIG. 1 was manufactured by the following procedure. First, a 250 nm thick SiO 2 film was formed as a buffer layer on a glass substrate (Eagle 2000 manufactured by Eagle Inc.) with a diameter of 4 inches and a thickness of 0.7 mm using the CVD method under the following film formation conditions. did. (Film formation conditions for buffer layer) Carrier gas: Mixed gas of SiH 4 and N 2 O Film-forming power density: 0.96 W/cm 2 Film forming temperature: 320°C Gas pressure during film formation: 133Pa
  • an oxide semiconductor film with a thickness of 40 nm which is an In-Zn-X-O film or an In-Zn-XY-O film containing metal elements in the proportions listed in Table 1, is formed by sputtering.
  • a film was formed. Note that the content of metal elements in each oxide semiconductor film was analyzed by separately forming an oxide semiconductor film with a thickness of 100 nm on a glass substrate in the same manner as above. This analysis was performed by ICP (Inductively Coupled Plasma) emission spectroscopy using "CIROS Mark II" manufactured by Rigaku Corporation.
  • ICP Inductively Coupled Plasma
  • the oxide semiconductor film was patterned by photolithography and wet etching. In addition, No. 1 to No. It was confirmed that all of the 13 oxide semiconductor films had no residue due to wet etching, and were etched appropriately. After this patterning, the oxide semiconductor film was subjected to heat treatment (pre-annealing treatment) in order to improve the film quality. This pre-annealing treatment was performed at 350° C. for 1 hour in an air atmosphere.
  • a gate insulating film is formed on the oxide semiconductor film by the CVD method under the following film formation conditions, and then heat treatment is performed at 350°C for 1 hour in the air to improve the film quality of the oxide semiconductor film. (annealing treatment) was performed. (Gate insulating film formation conditions) Carrier gas: Mixed gas of SiH 4 and N 2 O Film-forming power density: 0.96 W/cm 2 Film forming temperature: 270°C Gas pressure during film formation: 133Pa
  • a gate electrode made of a Mo metal film with a thickness of 100 nm was formed and patterned by photolithography and wet etching. Furthermore, the gate insulating film was patterned by dry etching using this gate electrode as a mask. Thereafter, the surface of the oxide semiconductor film was irradiated with hydrogen plasma for 15 seconds to make the S/D region of the oxide semiconductor film conductive.
  • a protective layer was formed by CVD under the following film forming conditions. Thereafter, contact holes for probing for transistor characteristic evaluation were formed in the protective layer by photolithography and dry etching. Further, source and drain electrodes were formed, patterned by photolithography and wet etching, and finally heat treatment (post-annealing treatment) was performed at 250° C. in a nitrogen atmosphere for 30 minutes to obtain a thin film transistor. (Protective layer formation conditions) Carrier gas: Mixed gas of SiH 4 and N 2 O Film-forming power density: 0.96 W/cm 2 Film forming temperature: 250°C Gas pressure during film formation: 133Pa
  • Carrier mobility ⁇ FE [cm 2 /Vs] is determined by gate voltage Vg [V], threshold voltage Vth [V], drain current Id [A], channel length L [m], channel width W [m], gate insulation
  • the capacitance C ox [F] of the membrane was calculated using ⁇ FE shown in the following equation (1) in the saturation region of the static characteristics (Vg>Vd ⁇ Vth). The results of this calculation are shown in Table 1.
  • the threshold voltage [V] was a gate voltage at which the drain current of the transistor was 10 ⁇ 9 A, which was calculated from the above static characteristics. The results of this calculation are shown in Table 1.
  • S value [V/decade] was determined by calculating the amount of change in gate voltage necessary to increase the drain current by one order of magnitude from the above static characteristics, and was set to the minimum value. The results of this calculation are shown in Table 1.
  • ⁇ Threshold voltage shift> Static characteristics were measured under the same conditions as above except that the substrate temperature was 100°C.
  • the absolute value of the difference between the threshold voltage at 23°C and the threshold voltage at 100°C was calculated and determined as a threshold voltage shift [V].
  • the results are shown in Table 1.
  • No. The measurement results of static characteristics of No. 4 are shown in FIG.
  • the measurement results of the static characteristics of No. 13 are shown in FIG. As shown in FIG. Regarding No. 13, the leakage current became too large at 100° C., and the threshold voltage could not be calculated because the current was larger than 10 ⁇ 9 A at which the threshold voltage was calculated, so the threshold voltage shift could not be measured.
  • the oxide semiconductor film contains In, Zn, and element X which is either La or Nd, and the content of In, Zn, and X in all metal elements is In: 30 atm % or more 90 atm % % or less, Zn: 9 atm% or more and 70 atm% or less, and X: 0.0001 atm% or more and 2 atm% or less, so the carrier mobility is more than 30 cm 2 /Vs and the threshold voltage shift is 3.5 V or less. This threshold voltage shift can be used as an indicator of stability against environmental temperature.
  • Example 2 [Preparation of oxide sintered body by pressureless sintering method] No. 1 was produced using the pressureless sintering method based on the flow shown in Fig. 2. 14 to no. Seventeen oxide sintered bodies were produced. First, metal oxides of In 2 O 3 , ZnO, and Nd 2 O 3 were weighed so that the content of metal elements in the obtained oxide sintered body was as shown in Table 2. Subsequently, the weighed raw material powder, water, binder, and dispersant were added to a nylon pot using zirconia balls as a media, and the mixture was mixed and pulverized in a ball mill for 3 hours.
  • the obtained slurry was dried on a hot plate and passed through a mesh through a sieve to obtain granulated powders of In 2 O 3 , ZnO, and Nd 2 O 3 .
  • this granulated powder was filled into a mold and pressed using a cold isostatic press at a molding pressure of 294 MPa and a holding time of 3 minutes to obtain a molded body. Subsequently, this molded body was sintered in the air at 1500° C. for 2 hours to produce an oxide sintered body.
  • No. 14 to no. SEM-EDX analysis and X-ray diffraction spectrum analysis were performed on the 17 oxide sintered bodies.
  • No. Regarding No. 14 the SEM backscattered electron image is shown in FIG. 6, and the analysis results of the X-ray diffraction spectrum are shown in FIG. As shown in FIGS. 6 and 7, No.
  • the oxide sintered body of No. 14 is composed of two crystal phases: In 2 O 3 and Zn 3 In 2 O 6 .
  • the oxide sintered body of No. 15 contains 0.7 atm % of Nd, and thus has a crystal phase of NdInO 3 in addition to In 2 O 3 and Zn 3 In 2 O 6 . Furthermore, No. In No. 15, a lamellar pattern was confirmed in the Zn 3 In 2 O 6 crystal phase.
  • No. Regarding No. 16 the SEM backscattered electron image is shown in FIG. 11, and the analysis results of the X-ray diffraction spectrum are shown in FIG. As shown in FIGS. 11 and 12, No.
  • the oxide sintered body of No. 16 contains 1.9 atm % of Nd, and thus has a crystal phase of NdInO 3 in addition to In 2 O 3 and Zn 3 In 2 O 6 .
  • No. 16 is No. Compared to No. 15, the occupation ratio of the NdInO 3 crystal phase is larger.
  • No. In No. 16 a lamellar pattern was confirmed in the Zn 3 In 2 O 6 crystal phase.
  • Example 3 [Preparation of oxide sintered body by hot pressing method] An oxide sintered body was produced using a hot press method based on the flow shown in FIG. In Test Example 3, metal oxides of In 2 O 3 , ZnO, and Nd 2 O 3 were weighed so that the contents of the metal elements in the obtained oxide sintered bodies were as shown in Table 3. This raw material powder was mixed, dried, granulated, and molded in the same manner as in Test Example 2. The granulated powder after molding was hot pressed at a pressure of 30 MPa, a sintering temperature of 880° C. to 1120° C., and a sintering time of 3 to 5 hours to produce an oxide sintered body.
  • FIG. 15 shows the relationship between the relative density of the obtained oxide sintered body and the sintering temperature.
  • the relative density of the oxide sintered body increases as the sintering temperature increases. However, if the sintering temperature becomes too high, the amount of metal components leached out increases, making it difficult to control the components of the obtained oxide sintered body.
  • the oxide sintered body hot-pressed at a sintering temperature of 1000°C was selected as No. It was obtained as an oxide sintered body of No. 18.
  • the oxide sintered body of No. 18 has crystal phases of In 2 O 3 , Zn 4 In 2 O 7 and NdInO 3 .
  • sputtering target In the process shown in FIG. A target was prepared by machining the oxide sintered body of No. 18 into a diameter of 50.8 mm and a thickness of 5 mm. The relative density of the obtained target was 90.3%. Subsequently, this target was bonded to a backing plate made of Cu using In to produce a sputtering target (InZnNd oxide sputtering target). The content of metal elements in this sputtering target (more specifically, the above-mentioned target) was analyzed by ICP emission spectroscopy. The results are shown in Table 4.
  • the oxide semiconductor film according to one embodiment of the present invention is suitable for increasing both carrier mobility and stability against environmental temperature of a thin film transistor.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本発明は、薄膜トランジスタのキャリア移動度と環境温度に対する安定性とを共に高めることができる酸化物半導体膜を提供することを目的とする。本発明の一態様に係る酸化物半導体膜は、薄膜トランジスタに用いられる酸化物半導体膜であって、金属元素として、Ｉｎ及びＺｎと、Ｌａ及びＮｄのいずれかである元素Ｘとを含み、全金属元素における上記Ｉｎ、上記Ｚｎ及び上記Ｘの含有量が、Ｉｎ：３０ａｔｍ％以上９０ａｔｍ％以下、Ｚｎ：９ａｔｍ％以上７０ａｔｍ％以下、Ｘ：０．０００１ａｔｍ％以上２ａｔｍ％以下である。

Description

酸化物半導体膜、薄膜トランジスタ、スパッタリングターゲット及び酸化物焼結体
　本発明は、酸化物半導体膜、薄膜トランジスタ、スパッタリングターゲット及び酸化物焼結体に関する。
　有機ＥＬ（Ｏｒｇａｎｉｃ　Ｅｌｅｃｔｒｏ－Ｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイ等のフラットパネルディスプレイに用いられるアクティブ素子として、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）が普及しつつある。この薄膜トランジスタとしては、トップゲート型（スタガ型）のもの及びボトムゲート型（逆スタガ型）のものが公知である。
　この薄膜トランジスタには、キャリア移動度が高いことに加えて、環境温度に依存しない安定性が求められる。特に、近年では、車載ディスプレイなどに用いられることもあることから、従来よりも過酷な環境での安定性が求められるようになってきている。
　この薄膜トランジスタを構成する半導体膜として、アモルファス酸化物半導体膜が使用されている。アモルファス酸化物半導体は、汎用のアモルファスシリコンに比べてキャリア移動度を向上できる。また、アモルファス酸化物半導体は、光学バンドギャップが大きく、かつ低温で成膜できる。そのため、アモルファス酸化物半導体は、例えば大型・高解像度・高速駆動が要求される次世代ディスプレイや、耐熱性の低い樹脂製の基板等への適用が期待されている（特許文献１、２参照）。
特開２０１０－２１９５３８号公報 国際公開第２００９／８１８８５号
　特許文献１には、Ｉｎ、Ｇａ、Ｚｎ及びＯからなるＩｎ－Ｇａ－Ｚｎ－Ｏ（ＩＧＺＯ）アモルファス酸化物半導体が記載されている。しかしながら、このＩＧＺＯアモルファス酸化物半導体を用いたＴＦＴのキャリア移動度は１０ｃｍ２／Ｖｓ以下である。
　これに対し、特許文献２には、Ｇａを含まない高移動度酸化物が記載されている。特許文献２には、Ｉｎ、Ｚｎ及びＸからなる酸化物において、Ｘ＝Ｚｒ、Ｈｆ、Ｇｅ、Ｓｉ、Ｔｉ、Ｍｎ、Ｗ、Ｍｏ、Ｖ、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｒ又はＮｂの場合に、Ｘの添加量を０．０１＜Ｘ／（Ｉｎ＋Ｚｎ＋Ｘ）＜０．２とすること、或いはＸ＝Ａｌ、Ｂ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕの場合に、Ｘの添加量を０．０２＜Ｘ／（Ｉｎ＋Ｚｎ＋Ｘ）＜０．３とすることで、高移動度が得られることが記載されている。しかしながら、特許文献２には、環境温度に対する安定性については記載されていない。また、特許文献２では、Ｘが幅広い範囲で規定されており、かつ上記の範囲内であっても移動度の低いものや、耐熱性等が不十分なもの等が存在しており、適切な組成が検討されているとは言い難い。
　本発明は、このような事情に鑑みてなされたものであり、薄膜トランジスタのキャリア移動度と環境温度に対する安定性とを共に高めることができる酸化物半導体膜を提供することを目的とする。
　本発明の一態様に係る酸化物半導体膜は、薄膜トランジスタに用いられる酸化物半導体膜であって、金属元素として、Ｉｎ及びＺｎと、Ｌａ及びＮｄのいずれかである元素Ｘとを含み、全金属元素における上記Ｉｎ、上記Ｚｎ及び上記Ｘの含有量が、Ｉｎ：３０ａｔｍ％以上９０ａｔｍ％以下、Ｚｎ：９ａｔｍ％以上７０ａｔｍ％以下、Ｘ：０．０００１ａｔｍ％以上２ａｔｍ％以下である。
　本発明の一態様に係る酸化物半導体膜は、薄膜トランジスタのキャリア移動度と環境温度に対する安定性とを共に高めることができる。
図１は、本発明の一実施形態に係るトップゲート型薄膜トランジスタを示す模式的断面図である。 図２は、本発明の一実施形態に係る酸化物焼結体の製造方法を示すフロー図である。 図３は、本発明の一実施形態に係るスパッタリングターゲットの製造方法を示すフロー図である。 図４は、Ｎｏ．４のトップゲート型薄膜トランジスタの静特性（Ｉｄ－Ｖｇ特性）の測定結果を示すグラフである。 図５は、Ｎｏ．１３のトップゲート型薄膜トランジスタの静特性（Ｉｄ－Ｖｇ特性）の測定結果を示すグラフである。 図６は、Ｎｏ．１４の酸化物焼結体の反射電子像である。 図７は、Ｎｏ．１４の酸化物焼結体のＸ線回折スペクトルの解析結果である。 図８は、Ｎｏ．１５の酸化物焼結体の反射電子像である。 図９は、図８の反射電子像の一部分を拡大した図である。 図１０は、Ｎｏ．１５の酸化物焼結体のＸ線回折スペクトルの解析結果である。 図１１は、Ｎｏ．１６の酸化物焼結体の反射電子像である。 図１２は、Ｎｏ．１６の酸化物焼結体のＸ線回折スペクトルの解析結果である。 図１３は、Ｎｏ．１７の酸化物焼結体の反射電子像である。 図１４は、Ｎｏ．１７の酸化物焼結体のＸ線回折スペクトルの解析結果である。 図１５は、酸化物焼結体の相対密度と焼結温度との関係を示すグラフである。 図１６は、Ｎｏ．１８の酸化物焼結体の反射電子像である。 図１７は、Ｎｏ．１８の酸化物焼結体のＸ線回折スペクトルの解析結果である。
［本発明の実施形態の説明］
　最初に本発明の実施態様を列記して説明する。
　本発明の一態様に係る酸化物半導体膜は、薄膜トランジスタに用いられる酸化物半導体膜であって、金属元素として、Ｉｎ及びＺｎと、Ｌａ及びＮｄのいずれかである元素Ｘとを含み、全金属元素における上記Ｉｎ、上記Ｚｎ及び上記Ｘの含有量が、Ｉｎ：３０ａｔｍ％以上９０ａｔｍ％以下、Ｚｎ：９ａｔｍ％以上７０ａｔｍ％以下、Ｘ：０．０００１ａｔｍ％以上２ａｔｍ％以下である。
　上述の特許文献２には、Ｉｎ及びＺｎと、Ｚｒ、Ｈｆ、Ｇｅ、Ｓｉ、Ｔｉ、Ｍｎ、Ｗ、Ｍｏ、Ｖ、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｒ、Ｎｂ、Ａｌ、Ｂ、Ｓｃ、Ｙ及びランタノイド類（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）からなる群より選択される１以上の元素Ｘとを含む複合酸化物からなる半導体層を備える電界効果型トランジスタにおいて、Ｘの添加量を一定以下に制御することで、移動度の低下を抑制しつつ、熱安定性や耐熱性を高めることができることが記載されている。一方、本発明者らが鋭意検討したところ、Ｘの種類によっては、環境温度耐性に差があるとの知見を得た。そのうえで、本発明者らは、キャリア移動度の向上と環境温度耐性とを両立できる元素ＸがＬａ及びＮｄであることを突き止めた。本発明者らの知得したところによると、当該酸化物半導体膜は、上記Ｉｎ及び上記Ｚｎと、Ｌａ及びＮｄのいずれかである元素Ｘとの含有量を上述の範囲内に制御することで、薄膜トランジスタのキャリア移動度と環境温度に対する安定性とを共に高めることができる。
　全金属元素における上記Ｉｎ及び上記Ｚｎの含有量としては、Ｉｎ：５５ａｔｍ％以上８０ａｔｍ％以下、Ｚｎ：２０ａｔｍ％以上５０ａｔｍ％以下が好ましい。このように、全金属元素における上記Ｉｎ及び上記Ｚｎの含有量が上記範囲内であることによって、薄膜トランジスタのキャリア移動度や閾値電圧の適正化を促進することができる。
　金属元素として、Ｓｎ及びＧｅのいずれかである元素Ｙをさらに含み、全金属元素における上記Ｙの含有量が、Ｙ：０．０００１ａｔｍ％以上４ａｔｍ％以下であるとよい。このように、金属元素として、Ｓｎ及びＧｅのいずれかである元素Ｙをさらに含み、全金属元素における上記Ｙの含有量が上記範囲内であることによって、光学バンドギャップを大きくすることができる。その結果、高キャリア密度を有する高移動度材料としての特性を安定させ、薄膜トランジスタの閾値電圧の適正化や環境温度に対する安定性を向上することができる。
　全金属元素における上記元素Ｙの含有量としては、Ｙ：１ａｔｍ％超２ａｔｍ％以下がより好ましい。このように、全金属元素における上記元素Ｙの含有量が上記範囲内であることによって、薄膜トランジスタの閾値電圧の適正化や環境温度に対する安定性をより向上することができる。
　本発明の別の一態様に係る薄膜トランジスタは、当該酸化物半導体膜を備える。
　当該薄膜トランジスタは、当該酸化物半導体膜を備えるので、キャリア移動度が高く、かつ環境温度に対する安定性に優れる。
　本発明のさらに別の一態様に係るスパッタリングターゲットは、薄膜トランジスタに用いられる酸化物半導体膜を形成するためのスパッタリングターゲットであって、金属元素として、Ｉｎ及びＺｎと、Ｌａ及びＮｄのいずれかである元素Ｘとを含み、全金属元素における上記Ｉｎ、上記Ｚｎ及び上記Ｘの含有量が、Ｉｎ：３０ａｔｍ％以上９０ａｔｍ％以下、Ｚｎ：９ａｔｍ％以上７０ａｔｍ％以下、Ｘ：０．０００１ａｔｍ％以上２ａｔｍ％以下である。
　また、本発明のさらに別の一態様に係るスパッタリングターゲットは、薄膜トランジスタに用いられる酸化物半導体膜を形成するためのスパッタリングターゲットであって、金属元素として、Ｉｎ及びＺｎと、Ｌａ及びＮｄのいずれかである元素Ｘとを含み、全金属元素における上記Ｉｎ及び上記Ｚｎの含有量が、Ｉｎ：３０ａｔｍ％以上９０ａｔｍ％以下、Ｚｎ：９ａｔｍ％以上７０ａｔｍ％以下であり、Ｉｎ酸化物結晶相、ＺｎＩｎ酸化物結晶相、及びＸＩｎ酸化物結晶相を有し、上記ＺｎＩｎ酸化物結晶相の組成が、Ｚｎ３Ｉｎ２Ｏ６及び／又はＺｎ４Ｉｎ２Ｏ７である。
　当該スパッタリングターゲットは、薄膜トランジスタのキャリア移動度と環境温度に対する安定性とを共に高めることが可能な酸化物半導体膜を製造できる。
　本発明のさらに別の一態様に係る酸化物焼結体は、薄膜トランジスタに用いられる酸化物半導体膜を形成するための酸化物焼結体であって、金属元素として、Ｉｎ及びＺｎと、Ｌａ及びＮｄのいずれかである元素Ｘとを含み、全金属元素における上記Ｉｎ及び上記Ｚｎの含有量が、Ｉｎ：３０ａｔｍ％以上９０ａｔｍ％以下、Ｚｎ：９ａｔｍ％以上７０ａｔｍ％以下であり、Ｉｎ酸化物結晶相、ＺｎＩｎ酸化物結晶相、及びＸＩｎ酸化物結晶相を有し、上記ＺｎＩｎ酸化物結晶相の組成が、Ｚｎ３Ｉｎ２Ｏ６及び／又はＺｎ４Ｉｎ２Ｏ７である。
　当該酸化物焼結体は、薄膜トランジスタのキャリア移動度と環境温度に対する安定性とを共に高めることが可能な酸化物半導体膜を製造できる。
［本発明の実施形態の詳細］
　以下、適宜図面を参照しつつ、本発明の実施の形態を詳説する。なお、本明細書に記載の数値については、記載された上限値と下限値との一方のみを採用すること、或いは上限値と下限値を任意に組み合わせることが可能である。本明細書では、組み合わせ可能な上限値から下限値までの数値範囲が好適な範囲として全て記載されているものとする。
［酸化物半導体膜］
　当該酸化物半導体膜は、薄膜トランジスタに用いられる。当該酸化物半導体膜は、金属元素として、Ｉｎ（インジウム）及びＺｎ（亜鉛）と、Ｌａ（ランタン）及びＮｄ（ネオジム）のいずれかである元素Ｘとを含む。当該酸化物半導体膜は、全金属元素における上記Ｉｎ、上記Ｚｎ及び上記Ｘの含有量が、Ｉｎ：３０ａｔｍ％以上９０ａｔｍ％以下、Ｚｎ：９ａｔｍ％以上７０ａｔｍ％以下、Ｘ：０．０００１ａｔｍ％以上２ａｔｍ％以下である。
　当該酸化物半導体膜は、トップゲート型及びボトムゲート型のいずれの薄膜トランジスタに用いることも可能であるが、例えば基板の一方側に、酸化物半導体膜と、ゲート絶縁膜と、ゲート電極とをこの順で備えたトップゲート型薄膜トランジスタに好適に使用できる。より具体的には、当該酸化物半導体膜は、上記基板上に直接的に、又はバッファ層等を介して間接的に積層される。また、当該酸化物半導体膜には、ゲート絶縁膜を介してゲート電極が配置される。さらに、当該酸化物半導体膜には、導体化された領域（Ｓ／Ｄ領域）が設けられ、このＳ／Ｄ領域に保護膜及びソース・ドレイン電極が配置される。
（Ｉｎ）
　Ｉｎは、導電性（電気伝導性）の向上に寄与する元素である。Ｉｎの含有量が大きい程、当該酸化物半導体膜の導電性が向上し、キャリア密度及びキャリア移動度が向上する。全金属元素におけるＩｎの含有量の下限としては、上述のように３０ａｔｍ％であり、５０ａｔｍ％が好ましく、５５ａｔｍ％がより好ましい。一方、全金属元素におけるＩｎの含有量の上限としては、上述のように９０ａｔｍ％であり、８０ａｔｍ％が好ましく、７８ａｔｍ％がより好ましい。Ｉｎの含有量が上記下限に満たないと、キャリア移動度が十分に得られないおそれがある。逆に、Ｉｎの含有量が上記上限を超えると、素子特性が不安定になり、閾値電圧が大きな負の値を示すおそれや、耐熱性が不十分となるおそれがある。
（Ｚｎ）
　Ｚｎは、当該酸化物半導体膜の加工特性に影響する元素である。全金属元素におけるＺｎの含有量の下限としては、上述のように９ａｔｍ％であり、１０ａｔｍ％が好ましく、２０ａｔｍ％がより好ましい。一方、全金属元素におけるＺｎの含有量の上限としては、上述のように７０ａｔｍ％であり、６５ａｔｍ％が好ましく、５０ａｔｍ％がより好ましい。Ｚｎの含有量が上記下限に満たないと、相対的にＩｎの含有量が大きくなり過ぎることで、素子特性が不安定になり、閾値電圧が大きな負の値を示すおそれや、耐熱性が不十分となるおそれがある。逆に、Ｚｎの含有量が上記上限を超えると、部分的な結晶化を生じることで、当該酸化物半導体膜の均一性を確保し難くなるおそれがある。
（Ｘ）
　上述のように、当該酸化物半導体膜は、元素Ｘとして、Ｌａ及びＮｄのいずれかを含む。本発明者らは、環境温度に対する安定性を高めるための元素Ｘとして、Ｌａ及びＮｄのいずれかを含むことが好ましいことを見出している。特に、Ｌａ及びＮｄのいずれかを２ａｔｍ％以下の割合で含有することで、キャリア移動度の向上と環境温度に対する安定性とを両立できることを見出している。全金属元素におけるＸの含有量の下限としては、上述のように０．０００１ａｔｍ％であり、０．１ａｔｍ％が好ましい。一方で、全金属元素におけるＸの含有量の上限としては、上述のように２ａｔｍ％であり、１．６ａｔｍ％が好ましい。Ｘの含有量が上記下限に満たないと、環境温度に対する安定性を十分に向上できないおそれがある。逆に、Ｘの含有量が上記上限を超えると、キャリア密度が不十分となり、薄膜トランジスタとしての高移動度を実現し難くなるおそれがある。
　当該酸化物半導体膜は、元素Ｘとして、Ｌａ及びＮｄの一方のみを含んでいてもよく、Ｌａ及びＮｄの両方を含んでいてもよい。当該酸化物半導体膜が、元素ＸとしてＬａ及びＮｄの両方を含む場合、Ｌａ及びＮｄのそれぞれが上記範囲内で含有されていてもよく、Ｌａ及びＮｄの一方のみが上記範囲内で含有されていてもよい。また、元素ＸとしてＬａ及びＮｄの両方を含む場合、Ｌａ及びＮｄの合計含有量が上記範囲内に含まれることが特に好ましい。
（Ｙ）
　当該酸化物半導体膜は、Ｉｎ、Ｚｎ及びＸに加えて、金属元素として、Ｓｎ（錫）及びＧｅ（ゲルマニウム）のいずれかである元素Ｙをさらに含んでいてもよい。当該酸化物半導体膜は、元素Ｙを含むことで、光学バンドギャップを大きくすることができる。その結果、高キャリア密度を有する高移動度材料としての特性を安定させ、薄膜トランジスタの閾値電圧の適正化や環境温度に対する安定性を向上することができる。全金属元素におけるＹの含有量の下限としては、０．０００１ａｔｍ％が好ましく、０．１ａｔｍ％がより好ましく、１ａｔｍ％超がさらに好ましい。一方、全金属元素におけるＹの含有量の上限としては、４ａｔｍ％が好ましく、２ａｔｍ％がより好ましい。Ｙの含有量が上記下限に満たないと、光学バンドギャップを十分に大きくできないおそれがある。逆に、Ｙの含有量が上記上限を超えると、キャリア密度が不十分となり、薄膜トランジスタとしての高移動度を実現し難くなるおそれがある。
　当該酸化物半導体膜は、元素Ｙとして、Ｓｎ及びＧｅの一方のみを含んでいてもよく、Ｓｎ及びＧｅの両方を含んでいてもよい。当該酸化物半導体膜が、元素ＹとしてＳｎ及びＧｅの両方を含む場合、Ｓｎ及びＧｅのそれぞれが上記範囲内で含有されていてもよく、Ｓｎ及びＧｅの一方のみが上記範囲内で含有されていてもよい。また、元素ＹとしてＳｎ及びＧｅの両方を含む場合、Ｓｎ及びＧｅの合計含有量が上記範囲内に含まれることが特に好ましい。
　当該酸化物半導体膜において、上記以外の元素は、Ｏ（酸素）及び不可避的不純物である。不可避的不純物は、原料、資材、製造設備等に起因して含有され得る。この不可避的不純物としては、例えばＡｌ、Ｐｂ、Ｓｉ、Ｆｅ、Ｎｉ、Ｔｉ、Ｍｇ、Ｃｒ及びＺｒが挙げられる。当該酸化物半導体膜における不可避的不純物の含有量は、好ましくは元素毎に１質量％以下、より好ましくは５００質量ｐｐｍ以下である。なお、かかる構成においては、当該酸化物半導体膜における上記Ｉｎ、上記Ｚｎ、上記Ｘ及び上記Ｙの含有量は、Ｏを除く全元素に占める割合ということもできる。
　当該酸化物半導体膜の平均厚さは、スイッチング素子として用いられる場合にドレイン電流をオフ状態とできる条件から定めることができる。当該酸化物半導体膜の平均厚さの下限としては、１０ｎｍが好ましく、１５ｎｍがより好ましい。一方、上記平均厚さの上限としては、６０ｎｍが好ましく、５０ｎｍがより好ましい。なお、本明細書において「平均厚さ」とは、任意の５点の厚さの平均値を意味する。
　当該酸化物半導体膜は、アモルファス構造、又は少なくとも一部が結晶化されたアモルファス構造であることが好ましい。すなわち、当該酸化物半導体膜を形成する酸化物が、アモルファス、又は少なくとも一部が結晶化されたアモルファスであることが好ましい。当該酸化物半導体膜は、このような構成を有する場合でも、汎用のアモルファスシリコンに比べてキャリア移動度を十分に高めることができる。また、このような構成を有することで、光学バンドギャップを容易かつ確実に大きくすることができる。
　当該酸化物半導体膜は、例えばガス圧を１ｍＴｏｒｒ以上５ｍＴｏｒｒ以下の範囲に制御すると共に、成膜後にプラズマや還元ガスによって表面処理することで、上述のアモルファス構造を得ることができる。なお、「アモルファス」とは、結晶に由来する明確な回折ピークが現れないことを意味しており、Ｘ線回折装置等を用いて測定することができる。
　当該酸化物半導体膜のシート抵抗（成膜後、表面処理を行った後のＳ／Ｄ領域のシート抵抗）の上限としては、１．０ｋΩ／□が好ましく、０．５ｋΩ／□がより好ましい。薄膜トランジスタでは、当該酸化物半導体膜におけるソース・ドレイン電極からチャネル部の間の領域（Ｓ／Ｄ領域）を導体化する。当該酸化物半導体膜は、表面処理後の上記シート抵抗が上記上限以下であることで、Ｓ／Ｄ領域の導体化を容易かつ確実に実現できる。なお、一般的なＩＧＺＯ酸化物半導体膜のシート抵抗は１．０ｋΩ／□超であることが多い。このような従来の酸化物半導体膜においては、薄膜トランジスタの製造工程で熱プロセスが加えられると、シート抵抗が増大する傾向が顕著に現れる。これは、酸化物半導体膜が、一般に構成元素の欠損によって導体化しているためである。例えば表面処理によって酸素の量が減少して導体化している場合に、熱処理によって周囲の絶縁層等から酸素が補填されると、欠損が回復し、導電性が失われる傾向にある。ここで、上記シート抵抗は、（四探針方式の抵抗測定器）で測定された値とすることができる。
＜利点＞
　上述の特許文献２には、Ｉｎ及びＺｎと、Ｚｒ、Ｈｆ、Ｇｅ、Ｓｉ、Ｔｉ、Ｍｎ、Ｗ、Ｍｏ、Ｖ、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｒ、Ｎｂ、Ａｌ、Ｂ、Ｓｃ、Ｙ及びランタノイド類（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）からなる群より選択される１以上の元素Ｘとを含む複合酸化物からなる半導体層を備える電界効果型トランジスタにおいて、Ｘの添加量を一定以下に制御することで、移動度の低下を抑制しつつ、熱安定性や耐熱性を高めることができることが記載されている。一方、本発明者らが鋭意検討したところ、Ｘの種類によっては、環境温度耐性に差があるとの知見を得た。そのうえで、本発明者らは、キャリア移動度の向上と環境温度耐性とを両立できる元素ＸがＬａ及びＮｄであることを突き止めた。本発明者らの知得したところによると、当該酸化物半導体膜は、上記Ｉｎ及び上記Ｚｎと、Ｌａ及びＮｄのいずれかである元素Ｘとの含有量を上述の範囲内に制御することで、薄膜トランジスタのキャリア移動度と環境温度に対する安定性とを共に高めることができる。
［薄膜トランジスタ］
　図１に、上述の当該酸化物半導体膜を備える薄膜トランジスタの一例として、トップゲート型薄膜トランジスタ１０（以下、単に「薄膜トランジスタ１０」ともいう）を示す。当該薄膜トランジスタ１０は、上述した構成を有する当該酸化物半導体膜１を備える。より詳しくは、当該薄膜トランジスタ１０は、基板２と、基板２に積層されているバッファ層３と、バッファ層３に積層されている当該酸化物半導体膜１と、当該酸化物半導体膜１に積層されているゲート絶縁膜４と、ゲート絶縁膜４に積層されているゲート電極５と、当該酸化物半導体膜１の導体化されたＳ／Ｄ領域に積層されているソース・ドレイン電極６及び保護膜７とを備える。当該薄膜トランジスタ１０は、有機ＥＬディスプレイ等のディスプレイに配置される。
（基板）
　基板２としては、特に限定されないが、ガラス基板やシリコン基板等が挙げられる。上記ガラス基板に用いられれるガラスとしては、例えば無アルカリガラス、高歪点ガラス、ソーダライムガラス等が挙げられる。また、基板２として、ステンレス薄膜等の金属基板、ポリエチレンテレフタレート（ＰＥＴ）フィルム等の樹脂基板を用いることもできる。
　基板２の平均厚さは、加工性の観点から０．００１ｍｍ以上１０ｍｍ以下が好ましい。また、基板２の大きさ及び形状は、ディスプレイのサイズ等に応じて設定できる。
（バッファ層）
　バッファ層３としては、例えばシリコン酸化膜が挙げられる。バッファ層３は、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法や、ＰＥＣＶＤ（Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法等によって成膜できる。なお、バッファ層３は、基板２と当該酸化物半導体膜１との密着性を向上させると共に、基板２から当該酸化物半導体膜１への不純物の拡散等を抑制するために設けられるもので、動作上必須の層ではなく、省略することも可能である。
（酸化物半導体膜）
　当該酸化物半導体膜１は、例えばスパッタリングターゲットを用いたスパッタリング法によって成膜される。当該酸化物半導体膜１を成膜するためのスパッタリングターゲットは、それ自体本発明の一実施形態である。また、当該スパッタリングターゲットは、それ自体本発明の一実施形態である酸化物焼結体を用いて形成することができる。当該酸化物半導体膜１は、成膜後フォトリソグラフィ等によってパターニングされる。また、このパターニングの直後には、膜質改善のために熱処理（プレアニール処理）が施されることが好ましい。以下、酸化物焼結体及びスパッタリングターゲットについて説明する。
〔酸化物焼結体〕
　本発明の一態様に係る酸化物焼結体は、金属元素として、Ｉｎ及びＺｎと、Ｌａ及びＮｄのいずれかである元素Ｘとを含み、金属元素全体における上記Ｉｎ、上記Ｚｎ及び上記Ｘの含有量が、Ｉｎ：３０ａｔｍ％以上９０ａｔｍ％以下、Ｚｎ：９ａｔｍ％以上７０ａｔｍ％以下、Ｘ：０．０００１ａｔｍ％以上２ａｔｍ％以下である。また、本発明の別の一態様に係る酸化物焼結体は、金属元素として、Ｉｎ及びＺｎと、Ｌａ及びＮｄのいずれかである元素Ｘとを含み、全金属元素における上記Ｉｎ及び上記Ｚｎの含有量が、Ｉｎ：３０ａｔｍ％以上９０ａｔｍ％以下、Ｚｎ：９ａｔｍ％以上７０ａｔｍ％以下であり、Ｉｎ酸化物結晶相、ＺｎＩｎ酸化物結晶相、及びＸＩｎ酸化物結晶相を有し、上記ＺｎＩｎ酸化物結晶相の組成が、Ｚｎ３Ｉｎ２Ｏ６及び／又はＺｎ４Ｉｎ２Ｏ７である。
　当該酸化物焼結体において、ＺｎＩｎ酸化物結晶相は、Ｚｎ３Ｉｎ２Ｏ６結晶相及び／又はＺｎ４Ｉｎ２Ｏ７結晶相を主成分とする。ＺｎＩｎ酸化物結晶相は、Ｚｎ３Ｉｎ２Ｏ６結晶相及びＺｎ４Ｉｎ２Ｏ７結晶相の両方を有していてもよく、いずれか一方のみを有していてもよい。Ｉｎ酸化物結晶相の組成としては、例えばＩｎ２Ｏ３が挙げられる。ＸＩｎ酸化物結晶相の組成としては、例えばＸＩｎＯ３が挙げられる。ＺｎＩｎ酸化物結晶相には、ラメラ模様（ストライプ模様、或いはまだら模様）が形成されていてもよい。
　当該酸化物焼結体は、金属元素として、Ｓｎ及びＧｅのいずれかである元素Ｙをさらに含んでいてもよい。当該酸化物焼結体における上記以外の元素（Ｉｎ、Ｚｎ、Ｘ及び必要に応じて含有されるＹ以外の元素）は、Ｏ及び不可避的不純物である。当該酸化物焼結体における各元素の含有量は、当該酸化物半導体膜１について記載した範囲と同じとすることができる。
　当該酸化物焼結体は、図２に記載されている手順で製造することができる。すなわち、当該酸化物焼結体の製造方法は、原料粉末を秤量する工程（秤量工程Ｓ１）と、秤量工程Ｓ１で秤量された原料粉末を混合する工程（混合工程Ｓ２）と、混合工程Ｓ２で得られた混合物を乾燥・造粒する工程（乾燥・造粒工程Ｓ３）と、乾燥・造粒工程Ｓ３で得られた造粒粉末を成型する工程（成型工程Ｓ４）と、成型工程Ｓ４で得られた成型粉末を焼結する工程（焼結工程Ｓ５）とを備える。
　秤量工程Ｓ１では、例えばＩｎ２Ｏ３、ＺｎＯ及びＸ２Ｏ３の金属酸化物を所望の含有量［ａｔｍ％］となるように秤量する。混合工程Ｓ２では、例えばメディアとしてジルコニアボールを使用したナイロンポットに、秤量工程Ｓ１で秤量された原料粉末及び水と、必要に応じて添加されるバインダー及び分散剤とを加えて、ボールミルで混合及び粉砕してスラリーを得る。乾燥・造粒工程Ｓ３では、混合工程Ｓ２で得られたスラリーを乾燥し、かつ得られた乾燥粉末を篩分けして造粒粉末を得る。なお、乾燥・造粒工程Ｓ３は、スプレードライヤーによって行うことも可能である。成型工程Ｓ４では、乾燥・造粒工程Ｓ３で得られた造粒粉末を型に充填し、成型粉末を得る。焼結工程Ｓ５では、例えば常圧焼結法又はホットプレス法を用いて酸化物焼結体を製造する。
〔スパッタリングターゲット〕
　本発明の一態様に係るスパッタリングターゲットは、金属元素として、Ｉｎ及びＺｎと、Ｌａ及びＮｄのいずれかである元素Ｘとを含み、金属元素全体における上記Ｉｎ、上記Ｚｎ及び上記Ｘの含有量が、Ｉｎ：３０ａｔｍ％以上９０ａｔｍ％以下、Ｚｎ：９ａｔｍ％以上７０ａｔｍ％以下、Ｘ：０．０００１ａｔｍ％以上２ａｔｍ％以下である。また、本発明の別の一態様に係るスパッタリングターゲットは、金属元素として、Ｉｎ及びＺｎと、Ｌａ及びＮｄのいずれかである元素Ｘとを含み、全金属元素における上記Ｉｎ及び上記Ｚｎの含有量が、Ｉｎ：３０ａｔｍ％以上９０ａｔｍ％以下、Ｚｎ：９ａｔｍ％以上７０ａｔｍ％以下であり、Ｉｎ酸化物結晶相、ＺｎＩｎ酸化物結晶相、及びＸＩｎ酸化物結晶相を有し、上記ＺｎＩｎ酸化物結晶相の組成が、Ｚｎ３Ｉｎ２Ｏ６及び／又はＺｎ４Ｉｎ２Ｏ７である。
　当該スパッタリングターゲットは、金属元素として、Ｓｎ及びＧｅのいずれかである元素Ｙをさらに含んでいてもよい。当該スパッタリングターゲットにおける上記以外の元素（Ｉｎ、Ｚｎ、Ｘ及び必要に応じて含有されるＹ以外の元素）は、Ｏ及び不可避的不純物である。当該スパッタリングターゲットにおける組成（結晶構造）及び各元素の含有量は、当該酸化物焼結体と同じとすることができる。
　当該スパッタリングターゲットは、図３に記載されている手順で製造することができる。すなわち、当該スパッタリングターゲットの製造方法は、原料粉末を秤量する工程（秤量工程Ｓ１）と、秤量工程Ｓ１で秤量された原料粉末を混合する工程（混合工程Ｓ２）と、混合工程Ｓ２で得られた混合物を乾燥・造粒する工程（乾燥・造粒工程Ｓ３）と、乾燥・造粒工程Ｓ３で得られた造粒粉末を成型する工程（成型工程Ｓ４）と、成型工程Ｓ４で得られた成型粉末を焼結する工程（焼結工程Ｓ５）と、焼結工程Ｓ５で得られた酸化物焼結体を所望のサイズに加工する工程（加工工程Ｓ６）と、加工工程Ｓ６で加工された酸化物焼結体（ターゲット）をバッキングプレートに接着する工程（ボンディング工程Ｓ７）とを備える。当該スパッタリングターゲットの製造方法における秤量工程Ｓ１、混合工程Ｓ２、乾燥・造粒工程Ｓ３、成型工程Ｓ４及び焼結工程Ｓ５は、当該酸化物焼結体の製造方法で上述した手順で行うことができる。すなわち、当該スパッタリングターゲットは、上述の酸化物焼結体を用いて形成することができ、この酸化物焼結体と同様の組成を有するものとすることができる。加工工程Ｓ６では、例えば機械加工によって上記酸化物焼結体を加工する。ボンディング工程Ｓ７では、例えばターゲットをＣｕ製のバッキングプレートにボンディングする。
（ゲート絶縁膜）
　ゲート絶縁膜４は、上述のプレアニール処理後に、当該酸化物半導体膜１上に成膜される。ゲート絶縁膜４としては、例えばシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、Ａｌ２Ｏ３やＹ２Ｏ３等の金属酸化物膜などが挙げられる。ゲート絶縁膜４は、ＣＶＤ法や、ＰＥＣＶＤ法等を用いて成膜することができる。ゲート絶縁膜４は、単層体であってもよく、２層以上の多層体であってもよい。ゲート絶縁膜４が２層以上の多層体である場合、１層目と２層目以降とは異なる成分であることが好ましい。
　ゲート絶縁膜４の平均厚さの下限としては、５０ｎｍが好ましく、１００ｎｍがより好ましい。一方、ゲート絶縁膜４の平均厚さの上限としては、３００ｎｍが好ましく、２５０ｎｍがより好ましい。上記平均厚さが上記下限に満たないと、ゲート絶縁膜４の耐圧が不十分となるおそれがある。逆に、上記平均厚さが上記上限を超えると、ゲート電極５と当該酸化物半導体膜１との間に形成されるキャパシタの容量が不足し、ドレイン電流が不十分となるおそれがある。なお、ゲート絶縁膜４が多層である場合、「ゲート絶縁膜の平均厚さ」とは、ゲート絶縁膜全体の平均厚さを意味する。
（ゲート電極）
　ゲート電極５は、導電性を有する。ゲート電極５は、例えばゲート絶縁膜４の成膜後、当該酸化物半導体膜１に熱処理（アニール処理）を施した後に形成される。ゲート電極５としては、特に限定されるものではないが、電気抵抗率の低いＡｌ、Ｃｕなどの金属や、耐熱性の高いＭｏ、Ｃｒ、Ｔｉなどの高融点金属や、これらの合金を好ましく用いることができる。
　ゲート電極５の平均厚さの下限としては、５０ｎｍが好ましく、８０ｎｍがより好ましい。上記平均厚さが上記下限に満たないと、ゲート電極５の抵抗が大きくなり、ゲート電極５で電力消費が増大するおそれがある。一方、ゲート電極５の平均厚さの上限としては、加工性等の観点から、５００ｎｍが好ましく、４００ｎｍがより好ましい。
　ゲート絶縁膜４及びゲート電極５は、ゲート電極５の成膜後、フォトリソグラフィ等によってパターニングされる。
（保護膜）
　保護膜７は、ゲート絶縁膜４及びゲート電極５のパターニング後、当該酸化物半導体膜１に表面処理を行った後に形成される。この表面処理は、当該酸化物半導体膜１のＳ／Ｄ領域を導体化するために行うものであり、例えばイオン注入、元素拡散、還元ガスによる還元、プラズマ処理等によって行うことができる。
　保護膜７としては、例えばシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、Ａｌ２Ｏ３やＹ２Ｏ３等の金属酸化物膜などが挙げられる。保護膜７は、ＣＶＤ法や、ＰＥＣＶＤ法等を用いて成膜することができる。保護膜７には、成膜後フォトリソグラフィ等によってコンタクトホールが形成される。
（ソース・ドレイン電極）
　ソース・ドレイン電極６は、導電性を有する。ソース・ドレイン電極６は、保護膜７の一部を覆うと共に、上記コンタクトホールに充填される。このように設けられることで、ソース・ドレイン電極６は、当該薄膜トランジスタ１０のチャネルの両端で当該酸化物半導体膜１と電気的に接続する。
　ソース・ドレイン電極６としては、特に限定されるものではないが、電気抵抗率の低いＡｌ、Ｃｕなどの金属や、耐熱性の高いＭｏ、Ｃｒ、Ｔｉなどの高融点金属や、これらの合金を好ましく用いることができる。
　ソース・ドレイン電極６の平均厚さの下限としては、１００ｎｍが好ましく、１５０ｎｍがより好ましい。上記平均厚さが上記下限に満たないと、ソース・ドレイン電極６の抵抗が大きくなり、ソース・ドレイン電極６で電力消費が増大するおそれがある。一方、ソース・ドレイン電極６の平均厚さの上限としては、ゲート絶縁膜４とゲート電極５との合計厚さよりも大きいことが望ましく、例えば１０００μｍが好ましく、８００μｍがより好ましい。
　ソース・ドレイン電極６は、成膜後、フォトリソグラフィ等によってパターニングされる。
＜薄膜トランジスタの特性＞
（閾値電圧シフト）
　当該薄膜トランジスタ１０の閾値電圧シフト（２３℃における閾値電圧と１００℃における閾値電圧との差の絶対値）の上限としては、３．５Ｖが好ましく、３．０Ｖがより好ましく、２．５Ｖがさらに好ましく、１．５Ｖが特に好ましい。上記閾値電圧シフトが上記上限を超えると、環境温度に対する安定性が不十分となるおそれがある。なお、当該薄膜トランジスタ１０の閾値電圧シフトの下限としては、特に限定されるものではなく、０Ｖとすることができる。なお、「閾値電圧」とは、トランジスタのドレイン電流が１０－９Ａとなるゲート電圧を意味する。
＜利点＞
　当該薄膜トランジスタ１０は、当該酸化物半導体膜１を備えるので、キャリア移動度が高く、かつ環境温度に対する安定性に優れる。
　当該スパッタリングターゲットは、当該酸化物半導体膜１の製造に適している。
　当該酸化物焼結体は、当該酸化物半導体膜１の製造に適している。
［その他の実施形態］
　上記実施形態は、本発明の構成を限定するものではない。従って、上記実施形態は、本明細書の記載及び技術常識に基づいて上記実施形態各部の構成要素の省略、置換又は追加が可能であり、それらは全て本発明の範囲に属するものと解釈されるべきである。
　例えば当該薄膜トランジスタの具体的な構成は、図１に記載された構成に限定されるものではない。例えば上記保護層は、複数の絶縁層が積層された多層体であってもよい。また、当該薄膜トランジスタは、ボトムゲート型であってもよい。
　以下、実施例に基づき本発明を詳述するが、この実施例の記載に基づいて本発明が限定的に解釈されるものではない。
＜試験例１＞
［トップゲート型薄膜トランジスタの作製］
　以下の手順によって図１の構造を備えるトップゲート型薄膜トランジスタを作製した。まず、直径４インチ、厚さ０．７ｍｍのガラス製の基板（イーグル社製の「Ｅａｇｌｅ２０００」）上に、バッファ層として厚さ２５０ｎｍのＳｉＯ２膜を以下の成膜条件でＣＶＤ法によって成膜した。
（バッファ層の成膜条件）
　キャリアガス：ＳｉＨ４とＮ２Ｏとの混合ガス
　成膜パワー密度：０．９６Ｗ／ｃｍ２
　成膜温度：３２０℃
　成膜時のガス圧：１３３Ｐａ
　次に、表１に記載された割合で金属元素を含有するＩｎ－Ｚｎ－Ｘ－Ｏ膜、又はＩｎ－Ｚｎ－Ｘ－Ｙ－Ｏ膜である厚さ４０ｎｍの酸化物半導体膜をスパッタリング法によって成膜した。なお、酸化物半導体膜それぞれについての金属元素の含有量の分析は、ガラス基板上に厚さ１００ｎｍの酸化物半導体膜を上記と同様にして別途形成して行った。この分析は、株式会社リガク製の「ＣＩＲＯＳ　ＭａｒｋＩＩ」を用い、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ）発光分光法によって行った。
　次に、酸化物半導体膜を成膜した後、フォトリソグラフィ及びウェットエッチングによって酸化物半導体膜をパターニングした。なお、Ｎｏ．１からＮｏ．１３の全ての酸化物半導体膜について、ウェットエッチングによる残渣はなく、適切にエッチングできたことが確認できた。このパターニング後、膜質向上のため、酸化物半導体膜に熱処理（プレアニール処理）を行った。このプレアニール処理は、大気雰囲気下にて３５０℃で１時間行った。
　このプレアニール処理後に、酸化物半導体膜上に、以下の成膜条件でＣＶＤ法によってゲート絶縁膜を成膜し、さらに酸化物半導体膜の膜質向上のため、大気中で３５０℃、１時間の熱処理（アニール処理）を行った。
（ゲート絶縁膜の成膜条件）
　キャリアガス：ＳｉＨ４とＮ２Ｏとの混合ガス
　成膜パワー密度：０．９６Ｗ／ｃｍ２
　成膜温度：２７０℃
　成膜時のガス圧：１３３Ｐａ
　次に、厚さ１００ｎｍのＭｏ金属膜からなるゲート電極を成膜し、フォトリソグラフィ及びウェットエッチングによってパターニングした。さらに、このゲート電極をマスクとするドライエッチングによってゲート絶縁膜をパターニングした。その後、酸化物半導体膜表面に１５秒間水素プラズマ照射を行い、酸化物半導体膜のＳ／Ｄ領域を導体化した。
　上記プラズマ照射後、以下の成膜条件でＣＶＤ法によって保護層を成膜した。その後、フォトリソグラフィ及びドライエッチングにより、保護層にトランジスタ特性評価用プロービングのためのコンタクトホールを形成した。さらに、ソース・ドレイン電極を形成し、フォトリソグラフィ及びウェットエッチングによりパターニングを行い、最後に２５０℃、窒素雰囲気、３０分間で熱処理（ポストアニール処理）を実施して薄膜トランジスタを得た。
（保護層の成膜条件）
　キャリアガス：ＳｉＨ４とＮ２Ｏとの混合ガス
　成膜パワー密度：０．９６Ｗ／ｃｍ２
　成膜温度：２５０℃
　成膜時のガス圧：１３３Ｐａ
［静特性の評価］
　Ｎｏ．１からＮｏ．１３の薄膜トランジスタについて、プローバー及び半導体パラメータアナライザ（Ｋｅｉｔｈｌｅｙ社製の「４２００ＳＣＳ」）を用いて、以下の条件でドレイン電流（Ｉｄ）－ゲート電圧（Ｖｇ）特性（Ｉｄ－Ｖｇ特性）を測定した。
　ゲート電圧：－３０Ｖ～３０Ｖ（ステップ０．２５Ｖ）
　ソース電圧：０Ｖ
　ドレイン電圧：１０Ｖ
　基板温度：室温（２３℃）
＜キャリア移動度＞
　キャリア移動度μＦＥ［ｃｍ２／Ｖｓ］は、ゲート電圧Ｖｇ［Ｖ］、閾値電圧Ｖｔｈ［Ｖ］、ドレイン電流Ｉｄ［Ａ］、チャネル長Ｌ［ｍ］、チャネル幅Ｗ［ｍ］、ゲート絶縁膜の容量Ｃｏｘ［Ｆ］として、上記静特性の飽和領域（Ｖｇ＞Ｖｄ－Ｖｔｈ）において、以下の式（１）に示すμＦＥにより算出した。この算出結果を表１に示す。
Figure JPOXMLDOC01-appb-M000001
＜閾値電圧＞
　閾値電圧［Ｖ］は、トランジスタのドレイン電流が１０－９Ａとなるゲート電圧を上記静特性から算出した値とした。この算出結果を表１に示す。
＜Ｓ値＞
　Ｓ値［Ｖ／ｄｅｃａｄｅ］は、上記静特性からドレイン電流を１桁上昇させるのに必要なゲート電圧の変化量を算出し、その最小値とした。この算出結果を表１に示す。
＜閾値電圧シフト＞
　基板温度を１００℃とした以外は上記と同様の条件で静特性を測定した。２３℃における閾値電圧と１００℃における閾値電圧との差の絶対値を算出し、閾値電圧シフト［Ｖ］として求めた。この結果を表１に示す。なお、Ｎｏ．４の静特性の測定結果を図４に示し、Ｎｏ．１３の静特性の測定結果を図５に示す。図５に示すように、Ｎｏ．１３については、１００℃ではリーク電流が大きくなり過ぎて、閾値電圧を算出する１０－９Ａよりも電流が大きく閾値電圧が算出できなかったため、閾値電圧シフトは測定できなかった。
Figure JPOXMLDOC01-appb-T000002
［評価結果］
　表１及び図４、図５に示すように、Ｎｏ．１からＮｏ．８は、酸化物半導体膜が、Ｉｎ及びＺｎと、Ｌａ及びＮｄのいずれかである元素Ｘとを含んでおり、全金属元素におけるＩｎ、Ｚｎ及びＸの含有量が、Ｉｎ：３０ａｔｍ％以上９０ａｔｍ％以下、Ｚｎ：９ａｔｍ％以上７０ａｔｍ％以下、Ｘ：０．０００１ａｔｍ％以上２ａｔｍ％以下であるので、キャリア移動度が３０ｃｍ２／Ｖｓ超であり、かつ閾値電圧シフトが３．５Ｖ以下である。この閾値電圧シフトは、環境温度に対する安定性の指標として使用できる。
　一方で、Ｎｏ．９からＮｏ．１１は、Ｘの含有量が２ａｔｍ％超であるため、キャリア移動度が不十分となっている。また、Ｎｏ．１２及びＮｏ．１３は、元素ＸとしてＬａ及びＮｄのいずれかを含んでいないため、閾値電圧シフトが大きくなっており、環境温度に対する安定性が不十分である。
＜試験例２＞
［常圧焼結法による酸化物焼結体の作製］
　図２のフローに基づいて常圧焼結法を用いてＮｏ．１４からＮｏ．１７の酸化物焼結体を作製した。まず、得られる酸化物焼結体の金属元素における含有量が表２のとおりになるようにＩｎ２Ｏ３、ＺｎＯ及びＮｄ２Ｏ３の金属酸化物を秤量した。続いて、メディアとしてジルコニアボールを使用したナイロンポットに、秤量後の原料粉末、水、バインダー及び分散剤を加えてボールミルで３時間混合及び粉砕した。次に、得られたスラリーをホットプレートで乾燥し、篩でメッシュパスを実施してＩｎ２Ｏ３、ＺｎＯ、Ｎｄ２Ｏ３の造粒粉末を得た。次に、この造粒粉末を成形型に充填し、冷間静水圧プレスで成形圧力２９４ＭＰａ、保持時間３分で加圧して成形体を得た。続いて、この成形体を１５００℃、２時間大気中で焼結し、酸化物焼結体を作製した。
Figure JPOXMLDOC01-appb-T000003
〔結晶構造〕
　Ｎｏ．１４からＮｏ．１７の酸化物焼結体について、ＳＥＭ－ＥＤＸ分析、及びＸ線回折スペクトル解析を行った。Ｎｏ．１４について、ＳＥＭ反射電子像を図６に、Ｘ線回折スペクトルの解析結果を図７に示す。図６及び図７に示すように、Ｎｏ．１４の酸化物焼結体は、Ｉｎ２Ｏ３及びＺｎ３Ｉｎ２Ｏ６の２つの結晶相から構成されている。
　Ｎｏ．１５について、ＳＥＭ反射電子像を図８に、Ｘ線回折スペクトルの解析結果を図１０に示す。また、図８のＳＥＭ反射電子像の部分拡大図を図９に示す。図８から図１０に示すように、Ｎｏ．１５の酸化物焼結体は、Ｎｄを０．７ａｔｍ％含有していることで、Ｉｎ２Ｏ３及びＺｎ３Ｉｎ２Ｏ６に加えて、ＮｄＩｎＯ３の結晶相を有している。さらに、Ｎｏ．１５では、Ｚｎ３Ｉｎ２Ｏ６結晶相にラメラ模様が確認できた。
　Ｎｏ．１６について、ＳＥＭ反射電子像を図１１に、Ｘ線回折スペクトルの解析結果を図１２に示す。図１１及び図１２に示すように、Ｎｏ．１６の酸化物焼結体は、Ｎｄを１．９ａｔｍ％含有していることで、Ｉｎ２Ｏ３及びＺｎ３Ｉｎ２Ｏ６に加えて、ＮｄＩｎＯ３の結晶相を有している。また、Ｎｏ．１６は、Ｎｏ．１５に比べてＮｄＩｎＯ３結晶相の占有割合が大きくなっている。さらに、Ｎｏ．１６では、Ｚｎ３Ｉｎ２Ｏ６結晶相にラメラ模様が確認できた。
　Ｎｏ．１７について、ＳＥＭ反射電子像を図１３に、Ｘ線回折スペクトルの解析結果を図１４に示す。図１３及び図１４に示すように、Ｎｏ．１７の酸化物焼結体は、Ｎｄを４．０ａｔｍ％含有していることで、Ｉｎ２Ｏ３、Ｚｎ３Ｉｎ２Ｏ６及びＮｄＩｎＯ３の結晶相に加えて、ＺｎとＩｎとの比率が同等の酸化物からなる第４の結晶相（Ｚｎ２Ｉｎ2Ｏ５と想定される）が形成されている。また、Ｎｏ．１７では、Ｚｎ３Ｉｎ２Ｏ６結晶相にラメラ模様が確認できた。
＜試験例３＞
［ホットプレス法による酸化物焼結体の作製］
　図２のフローに基づいてホットプレス法を用いて酸化物焼結体を作製した。試験例３では、得られる酸化物焼結体の金属元素における含有量が表３のとおりになるようにＩｎ２Ｏ３、ＺｎＯ及びＮｄ２Ｏ３の金属酸化物を秤量した。この原料粉末を試験例２と同様の手順で混合、乾燥・造粒及び成型した。成型後の造粒粉末を圧力３０ＭＰａ、焼結温度８８０℃～１１２０℃、焼結時間３～５時間でホットプレスし、酸化物焼結体を作製した。得られた酸化物焼結体の相対密度と焼結温度との関係を図１５に示す。
Figure JPOXMLDOC01-appb-T000004
　図１５に示すように、焼結温度の増加に対応して酸化物焼結体の相対密度が増加している。但し、焼結温度が高くなりすぎると金属成分の溶け出しが増えるため、得られる酸化物焼結体の成分を制御し難くなる。このような観点から、焼結温度１０００℃でホットプレスした酸化物焼結体をＮｏ．１８の酸化物焼結体として得た。Ｎｏ．１８について、ＳＥＭ反射電子像を図１６に、Ｘ線回折スペクトルの解析結果を図１７に示す。図１６及び図１７に示すように、Ｎｏ．１８の酸化物焼結体は、Ｉｎ２Ｏ３、Ｚｎ４Ｉｎ２Ｏ７及びＮｄＩｎＯ３の結晶相を有している。
〔スパッタリングターゲットの作製〕
　図３に示す工程で、Ｎｏ．１８の酸化物焼結体を直径５０．８ｍｍ、厚さ５ｍｍに機械加工することで、ターゲットを作製した。得られたターゲットの相対密度は９０．３％であった。続いてこのターゲットをＣｕ製のバッキングプレートにＩｎを使ってボンディングし、スパッタリングターゲット（ＩｎＺｎＮｄ酸化物スパッタリングターゲット）を作製した。このスパッタリングターゲット（より詳しくは上述のターゲット）の金属元素における含有量をＩＣＰ発光分光分析法により分析した。この結果を表４に示す。
Figure JPOXMLDOC01-appb-T000005
　表４に示すように、仕込み組成に対して±１．０ａｔｍ％以内でスパッタリングターゲットを作製できることが確認された。また、このスパッタリングターゲットについて、超音波検査により接着率を測定したところ、接着率は１００％であった。また、ターゲットの反りは０．１ｍｍ、ターゲットの位置ずれは０．２ｍｍであった。
　以上説明したように、本発明の一態様に係る酸化物半導体膜は、薄膜トランジスタのキャリア移動度と環境温度に対する安定性とを共に高めるのに適している。
１　酸化物半導体膜
２　基板
３　バッファ層
４　ゲート絶縁膜
５　ゲート電極
６　ソース・ドレイン電極
７　保護膜
１０　トップゲート型薄膜トランジスタ
Ｐ　Ｉｎ２Ｏ３結晶相
Ｑ　Ｚｎ３Ｉｎ２Ｏ６結晶相
Ｒ　ＮｄＩｎＯ３結晶相
Ｓ　第４の結晶相
Ｔ　Ｚｎ４Ｉｎ２Ｏ７結晶相

Claims (11)

  1. 　薄膜トランジスタに用いられる酸化物半導体膜であって、
    　金属元素として、
    　Ｉｎ及びＺｎと、
    　Ｌａ及びＮｄのいずれかである元素Ｘと
    　を含み、
    　全金属元素における上記Ｉｎ、上記Ｚｎ及び上記Ｘの含有量が、
    　Ｉｎ：３０ａｔｍ％以上９０ａｔｍ％以下、
    　Ｚｎ：９ａｔｍ％以上７０ａｔｍ％以下、
    　Ｘ：０．０００１ａｔｍ％以上２ａｔｍ％以下
    　である酸化物半導体膜。
  2. 　全金属元素における上記Ｉｎ及び上記Ｚｎの含有量が、
    　Ｉｎ：５５ａｔｍ％以上８０ａｔｍ％以下、
    　Ｚｎ：２０ａｔｍ％以上５０ａｔｍ％以下
    　である請求項１に記載の酸化物半導体膜。
  3. 　金属元素として、Ｓｎ及びＧｅのいずれかである元素Ｙをさらに含み、
    　全金属元素における上記Ｙの含有量が、
    　Ｙ：０．０００１ａｔｍ％以上４ａｔｍ％以下である
    　請求項１又は請求項２に記載の酸化物半導体膜。
  4. 　全金属元素における上記元素Ｙの含有量が、
    　Ｙ：１ａｔｍ％超２ａｔｍ％以下である請求項３に記載の酸化物半導体膜。
  5. 　請求項１に記載の酸化物半導体膜を備える薄膜トランジスタ。
  6. 　請求項２に記載の酸化物半導体膜を備える薄膜トランジスタ。
  7. 　請求項３に記載の酸化物半導体膜を備える薄膜トランジスタ。
  8. 　請求項４に記載の酸化物半導体膜を備える薄膜トランジスタ。
  9. 　薄膜トランジスタに用いられる酸化物半導体膜を形成するためのスパッタリングターゲットであって、
    　金属元素として、
    　Ｉｎ及びＺｎと、
    　Ｌａ及びＮｄのいずれかである元素Ｘと
    　を含み、
    　全金属元素における上記Ｉｎ、上記Ｚｎ及び上記Ｘの含有量が、
    　Ｉｎ：３０ａｔｍ％以上９０ａｔｍ％以下、
    　Ｚｎ：９ａｔｍ％以上７０ａｔｍ％以下、
    　Ｘ：０．０００１ａｔｍ％以上２ａｔｍ％以下
    　であるスパッタリングターゲット。
  10. 　薄膜トランジスタに用いられる酸化物半導体膜を形成するためのスパッタリングターゲットであって、
    　金属元素として、
    　Ｉｎ及びＺｎと、
    　Ｌａ及びＮｄのいずれかである元素Ｘと
    　を含み、
    　全金属元素における上記Ｉｎ及び上記Ｚｎの含有量が、
    　Ｉｎ：３０ａｔｍ％以上９０ａｔｍ％以下、
    　Ｚｎ：９ａｔｍ％以上７０ａｔｍ％以下
    　であり、
    　Ｉｎ酸化物結晶相、ＺｎＩｎ酸化物結晶相、及びＸＩｎ酸化物結晶相を有し、
    　上記ＺｎＩｎ酸化物結晶相の組成が、Ｚｎ３Ｉｎ２Ｏ６及び／又はＺｎ４Ｉｎ２Ｏ７であるスパッタリングターゲット。
  11. 　薄膜トランジスタに用いられる酸化物半導体膜を形成するための酸化物焼結体であって、
    　金属元素として、
    　Ｉｎ及びＺｎと、
    　Ｌａ及びＮｄのいずれかである元素Ｘと
    　を含み、
    　全金属元素における上記Ｉｎ及び上記Ｚｎの含有量が、
    　Ｉｎ：３０ａｔｍ％以上９０ａｔｍ％以下、
    　Ｚｎ：９ａｔｍ％以上７０ａｔｍ％以下
    　であり、
    　Ｉｎ酸化物結晶相、ＺｎＩｎ酸化物結晶相、及びＸＩｎ酸化物結晶相を有し、
    　上記ＺｎＩｎ酸化物結晶相の組成が、Ｚｎ３Ｉｎ２Ｏ６及び／又はＺｎ４Ｉｎ２Ｏ７である酸化物焼結体。

     
PCT/JP2023/011638 2022-04-15 2023-03-23 酸化物半導体膜、薄膜トランジスタ、スパッタリングターゲット及び酸化物焼結体 Ceased WO2023199722A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US18/848,704 US20250220976A1 (en) 2022-04-15 2023-03-23 Oxide semiconductor film, thin film transistor, sputtering target, and oxide sintered body
CN202380028723.XA CN118901142A (zh) 2022-04-15 2023-03-23 氧化物半导体膜、薄膜晶体管、溅射靶和氧化物烧结体
KR1020247030367A KR20240151192A (ko) 2022-04-15 2023-03-23 산화물 반도체막, 박막 트랜지스터, 스퍼터링 타깃 및 산화물 소결체

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2022-067933 2022-04-15
JP2022067933 2022-04-15
JP2023035101A JP2023157846A (ja) 2022-04-15 2023-03-07 酸化物半導体膜、薄膜トランジスタ、スパッタリングターゲット及び酸化物焼結体
JP2023-035101 2023-03-07

Publications (1)

Publication Number Publication Date
WO2023199722A1 true WO2023199722A1 (ja) 2023-10-19

Family

ID=88329475

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/011638 Ceased WO2023199722A1 (ja) 2022-04-15 2023-03-23 酸化物半導体膜、薄膜トランジスタ、スパッタリングターゲット及び酸化物焼結体

Country Status (4)

Country Link
US (1) US20250220976A1 (ja)
KR (1) KR20240151192A (ja)
TW (1) TWI881319B (ja)
WO (1) WO2023199722A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006134789A (ja) * 2004-11-09 2006-05-25 Idemitsu Kosan Co Ltd 非晶質透明導電膜及び非晶質透明導電膜積層体並びにこれらの製造方法
JP2008243928A (ja) * 2007-03-26 2008-10-09 Idemitsu Kosan Co Ltd 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
WO2009081885A1 (ja) * 2007-12-25 2009-07-02 Idemitsu Kosan Co., Ltd. 酸化物半導体電界効果型トランジスタ及びその製造方法
JP2012151469A (ja) * 2010-12-28 2012-08-09 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2413366B1 (en) 2004-03-12 2017-01-11 Japan Science And Technology Agency A switching element of LCDs or organic EL displays

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006134789A (ja) * 2004-11-09 2006-05-25 Idemitsu Kosan Co Ltd 非晶質透明導電膜及び非晶質透明導電膜積層体並びにこれらの製造方法
JP2008243928A (ja) * 2007-03-26 2008-10-09 Idemitsu Kosan Co Ltd 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
WO2009081885A1 (ja) * 2007-12-25 2009-07-02 Idemitsu Kosan Co., Ltd. 酸化物半導体電界効果型トランジスタ及びその製造方法
JP2012151469A (ja) * 2010-12-28 2012-08-09 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ

Also Published As

Publication number Publication date
TW202408019A (zh) 2024-02-16
TWI881319B (zh) 2025-04-21
KR20240151192A (ko) 2024-10-17
US20250220976A1 (en) 2025-07-03

Similar Documents

Publication Publication Date Title
JP5510767B2 (ja) 薄膜トランジスタおよびその製造方法
US20090090914A1 (en) Semiconductor thin film, method for producing the same, and thin film transistor
EP2302685A2 (en) Oxide semiconductor and thin film transistor including same
JP2009123957A (ja) 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
US9023746B2 (en) Oxide sintered body and sputtering target
CN112512991B (zh) 晶体化合物、氧化物烧结体、溅射靶、晶质及无定形氧化物薄膜、薄膜晶体管及电子设备
JP2010045263A (ja) 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
US20130334039A1 (en) Oxide sintered body and sputtering target
US20130341183A1 (en) Oxide sintered body and sputtering target
JP2007073312A (ja) スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
JPWO2009034953A1 (ja) 薄膜トランジスタ
JP6756875B1 (ja) ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びスパッタリングターゲット
JP2013080929A (ja) 酸化物半導体電界効果型トランジスタ及びその製造方法
KR20170037647A (ko) 박막 트랜지스터
JP7080842B2 (ja) 薄膜トランジスタ
JP2023157846A (ja) 酸化物半導体膜、薄膜トランジスタ、スパッタリングターゲット及び酸化物焼結体
TWI881319B (zh) 氧化物半導體膜、薄膜電晶體、濺鍍靶及氧化物燒結體
US20250188590A1 (en) Sputtering target, method for producing sputtering target, oxide semiconductor thin film, thin film semiconductor device and method for producing same
KR101501629B1 (ko) 산화물형 반도체 재료 및 스퍼터링 타깃
CN118901142A (zh) 氧化物半导体膜、薄膜晶体管、溅射靶和氧化物烧结体
WO2016035503A1 (ja) 薄膜トランジスタ
JP7625671B1 (ja) 酸化物半導体薄膜、薄膜トランジスタおよびスパッタリングターゲット
TWI925042B (zh) 氧化物半導體薄膜形成用濺鍍靶材、氧化物半導體薄膜形成用濺鍍靶材之製造方法、氧化物半導體薄膜、薄膜半導體裝置及其製造方法
JP7462438B2 (ja) 酸化物半導体薄膜及びそれを用いた薄膜トランジスタ、並びにそれらを形成するためのスパッタリングターゲット
TW202543415A (zh) 氧化物半導體薄膜、薄膜半導體裝置及其製造方法、以及濺鍍靶材及其製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23788142

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20247030367

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1020247030367

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 18848704

Country of ref document: US

Ref document number: 202380028723.X

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 23788142

Country of ref document: EP

Kind code of ref document: A1

WWP Wipo information: published in national office

Ref document number: 18848704

Country of ref document: US