WO2023181769A1 - 固体撮像装置および制御方法 - Google Patents

Abstract

固体撮像装置（１）は、画素（３）を含む画素アレイ（３０）を備え、画素（３）は、第１の光電変換部（１０９）と、フローティングディフュージョン部（１０８）と、一方の電極と他方の電極とを有するキャパシタから構成される第１の電荷蓄積部（１１０）と、ソースおよびドレインの一方が第１の光電変換部（１０９）に接続され他方がフローティングディフュージョン部（１０８）に接続された第１の転送トランジスタ（１０１）と、ソースおよびドレインの一方が上記一方の電極に接続された第２の転送トランジスタ（１０３）と、ソースおよびドレインの一方が第２の転送トランジスタ（１０３）のソースおよびドレインの他方に接続され他方が電源配線に接続されたリセットトランジスタ（１００）と、ソースおよびドレインの一方が上記他方の電極に接続され他方が電源配線に接続されたスイッチトランジスタ（１０７）と、を備える。

Description

固体撮像装置および制御方法

　本開示は、固体撮像装置に関する。

　従来、様々な構成の固体撮像装置が提案されている。

特開２０１７－０５５２４８号公報 特許第６６９４６０５号

　従来、固体撮像装置には、画像を連続撮像する連続撮像動作の高速化が望まれている。

　そこで、本開示は、連続撮像動作の高速化を実現することができる固体撮像装置等を提供することを目的とする。

　本開示の一態様に係る固体撮像装置は、第１の画素を含む複数の画素が行列状に配置された画素アレイを備える固体撮像装置であって、前記第１の画素は、受光した光を第１の信号電荷に変換する第１の光電変換部と、前記第１の信号電荷を蓄積するためのフローティングディフュージョン部と、第１の一方の電極と第１の他方の電極とを有し、前記第１の一方の電極に前記第１の信号電荷を蓄積するためのキャパシタから構成される第１の電荷蓄積部と、ソースおよびドレインの一方が前記第１の光電変換部に接続され他方が前記フローティングディフュージョン部に接続された第１の転送トランジスタと、ソースおよびドレインの一方が前記第１の一方の電極に接続された第２の転送トランジスタと、ソースおよびドレインの一方が前記第２の転送トランジスタのソースおよびドレインの他方に接続され他方が第１の電源配線に接続されたリセットトランジスタと、ゲートが前記フローティングディフュージョン部に接続された増幅トランジスタと、ドレインが、前記増幅トランジスタのソースに接続され、ソースが垂直信号線に接続された選択トランジスタと、ソースおよびドレインの一方が前記第１の他方の電極に接続され、ソースおよびドレインの他方が前記第１の電源配線に接続されたスイッチトランジスタと、を備える。

　本開示の一態様に係る制御方法は、固体撮像装置を制御する制御方法であって、前記リセットトランジスタのゲートに印加する駆動信号ＲＳと、前記第３の転送トランジスタのゲートに印加する駆動信号ＧＣとを、論理レベルローから論理レベルハイへと立ち上げて、その後、前記第１の転送トランジスタのゲートに印加する駆動信号ＴＧを、論理レベルローから論理レベルハイへと立ち上げる第１のステップと、前記第１のステップの後に、前記駆動信号ＴＧを、論理レベルハイから論理レベルローへと立ち下げて、その後、前記駆動信号ＲＳと前記駆動信号ＧＣとを、論理レベルハイから論理レベルローへと立ち下げる第２のステップと、前記第２のステップの後に、前記駆動信号ＲＳと、前記第２の転送トランジスタのゲートに印加する駆動信号ＴＧＣと、前記スイッチトランジスタのゲートに印加する駆動信号ＰＶＤＤＳＥＬとを論理レベルローから論理レベルハイへと立ち上げ、前記第１の他方の電極を、前記第１の電源配線の電位より低い所定の設定電圧から、前記第１の電源配線の電位と同電位の電源電圧に変更する第３のステップと、前記第３のステップの後に、前記駆動信号ＲＳを、論理レベルハイから論理レベルローへと立ち下げて、その後、前記駆動信号ＴＧＣと、前記駆動信号ＰＶＤＤＳＥＬとを、論理レベルハイから論理レベルローへと立ち下げ、前記第１の他方の電極を、前記電源電圧から、前記設定電圧に変更する第４のステップと、を有する。

　本開示の一態様に係る固体撮像装置および制御方法によると、連続撮像動作の高速化を実現することができる固体撮像装置等が提供される。

図１は、実施の形態１に係る固体撮像装置の構成を示すブロック図である。 図２は、実施の形態１に係る画素の構成を示す回路図である。 図３は、実施の形態１に係る画素アレイのうち、ｙ行ｘ列に位置する画素近傍の回路構成を示す回路図である。 図４は、実施の形態１に係る固体撮像装置が行う露光開始処理のタイミングチャートである。 図５は、実施の形態１に係る固体撮像装置が行う読み出し処理のタイミングチャートである。 図６は、実施の形態２に係る画素の構成を示す回路図である。 図７は、実施の形態２に係る画素アレイの構成を示す模式図である。 図８は、変形例１に係る画素アレイの構成を示す模式図である。 図９は、変形例２に係る画素アレイの構成を示す模式図である。 図１０は、実施の形態３に係る画素の構成を示す回路図である。 図１１は、実施の形態４に係る画素の構成を示す回路図である。 図１２は、実施の形態４に係る画素アレイのうち、ｙ行ｘ列に位置する画素近傍の回路構成を示す回路図である。 図１３Ａは、実施の形態５に係る駆動部が、実施の形態５に係る可変電圧源を備えている様子を示すブロック図である。 図１３Ｂは、実施の形態５に係る可変電圧源が可変電圧ＰＶＤＤを出力する様子を示すタイミングチャートである。

　（本開示の一態様を得るに至った経緯）
　従来、固体撮像装置には、画質改善のための様々な技術が導入されている。

　例えば、固体撮像装置のダイナミックレンジを拡大する技術として、光電変換部の飽和電荷容量を超えるオーバフロー電荷を画素内の電荷蓄積部に蓄積することで、１回の露光時間の蓄積電荷量を増やして、ダイナミックレンジを拡大する技術が実用化されている。

　また、高速に動く被写体を撮像する際の画像に歪みを生じさせない技術として、電子シャッタによる全画素の同時露光時間により全画素の光電変換部に生じた電荷を一旦それぞれの画素内の電荷蓄積部で保持した後、全画素から順次画素信号を読み出すグローバルシャッタ技術が実用化されている。

　従来、これらの技術で利用される電荷蓄積部としては、ＬＯＦＩＣ（Ｌａｔｅｒａｌ　Ｏｖｅｒｆｌｏｗ　Ｉｎｔｅｇｒａｔｉｏｎ　Ｃａｐａｃｉｔｏｒ）等といった、半導体基板の拡散領域に不純物拡散層の接合容量として形成される拡散容量デバイスが主に用いられる。しかしながら、拡散容量デバイスを用いた電荷蓄積部は、光電変換部の飽和電荷容量を損なわないように、限られた画素サイズの領域内で、光電変換部と一定の距離を隔てた周辺部に形成される必要があるため、大容量化が制限される。このため、このような、拡散容量デバイスを用いた電荷蓄積部を利用する場合には、固体撮像装置のダイナミックレンジの拡大には限界がある。

　一方、半導体基板の表面のうちの、光電変換部が形成される受光面とは反対側の表面側に、画素を駆動する画素駆動トランジスタおよび配線を形成することで、光電変換部の受光開口率を比較的高くして、光電変換効率を増加させてＳ／Ｎ比を向上することができる裏面照射型固体撮像素子が知られている。

　この裏面照射型固体撮像素子の構造では、金属配線層間に絶縁層を挟む構造のＭＩＭ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｍｅｔａｌ）容量といった高密度のボルテージドメイン容量を形成することができる。このため、このような金属配線層間の高密度のボルテージドメイン容量を電荷蓄積部に用いることは、固体撮像装置のダイナミックレンジの拡大に有効である。

　また、最近では、光電変換部、転送トランジスタ等を形成する半導体チップと、読み出し回路、ＡＤ変換以降の処理回路等を形成する半導体チップとを積層させて貼り合わせた積層構造型の固体撮像装置が開発されている。

　このような積層構造型の固体撮像装置では、光電変換部で生成された電荷を、貫通ビアを介して下層半導体チップに転送することで、ある一定数の画素エリアごとにＡＤ変換器を設けて並列に処理することができるようになるため、このような積層構造型の固体撮像装置は、行読み出し方式により読み出しを行う従来型の固体撮像装置に比べて、より高速に画素信号を読み出すことができる。

　固体撮像装置のダイナミックレンジをさらに拡大するためには、蓄積容量が十分に大きい電荷蓄積部が必要となる。しかし前述のとおり、従来の拡散容量デバイスでは光電変換部との物理的な配置制約から大容量化に限界がある。

　一方、電荷蓄積部を配線間容量で実現する技術が提案されている（例えば、特許文献１参照）。

　この技術によれば、画素からの転送電荷を保持するノードからの引き出し配線と画素電源配線とが光電変換部の受光開口周辺部で重なる部分の配線間寄生容量を電荷蓄積部として機能させることで容量設置を不要とする。そして、このことにより、光電変換部の受光開口率を損なわずに蓄積電荷を保持することができる。

　しかしながら、この電荷蓄積部は、配線間の寄生容量を用いるため、光電変換部の飽和電荷容量に対して十分大きい容量を実現できない。このため、この電荷蓄積部を、高輝度光の露光中に光電変換部のオーバフロー電荷を蓄積する用途に利用する場合には、その容量が不十分である。

　また、この電荷蓄積部は、露光期間中に光電変換部で生成された電荷を一時的に保持する、つまり、露光期間中には電荷転送されないため、電荷蓄積部の電荷保持電極につながる拡散部からの暗電流は、露光で生成された信号電荷成分に影響することはない。

　しかしながら、この電荷蓄積部を光電変換部の露光期間中にオーバフロー電荷を蓄積する目的に使用する場合には、暗電流は、蓄積する信号電荷成分に影響を与えてしまう。

　そこで、電荷蓄積部の大容量化の手段としては、前述したＭＩＭ容量を利用することが考えられる。

　また、暗電流の影響を抑制するために、露光期間中の電荷蓄積部の電荷保持電極につながる拡散部のポテンシャルを下げて電界を緩和する技術、すなわち、蓄積期間中の電荷蓄積部の対向電極側の電圧を、リセットおよび読み出し期間よりも低く設定する技術が知られている（例えば、特許文献２参照）。

　しかしながら、この技術では、露光開始前の、画素アレイ内の多数の電荷蓄積部を一斉に初期化する際に、電荷蓄積部の初期化における、電荷蓄積部に蓄積された電荷の排出が、画素アレイ内の電源配線網を介して画素アレイの外部に対して行われるため、電荷排出経路の配線抵抗による電源配線網の電圧ドロップが生じる上に、電荷蓄積部が大容量化されることにより、その電圧ドロップ量が助長されるため、画素アレイ内の電源配線網の電圧ドロップが収束するまでの収束時間が長期間化されるという課題が生じる。そして、この課題が、連続撮像動作の高速化の阻害要因となる。

　この課題は、前述の積層構造型の固体撮像装置であっても、原理的に避けることができない。このため、従来の技術の単なる組み合わせでは、さらなるダイナミックレンジの拡大と、連続撮像動作の高速化とを両立することは難しい。

　そこで、発明者らは、上記課題に着目し、大容量の電荷蓄積部を搭載する場合であっても、連続撮像動作の高速化を実現することができる固体撮像装置を提供すべく、鋭意、実験、検討を繰り返した。

　その結果、発明者らは、下記本開示の一態様に係る固体撮像装置等に想到した。

　本開示の一態様に係る固体撮像装置は、第１の画素を含む複数の画素が行列状に配置された画素アレイを備える固体撮像装置であって、前記第１の画素は、受光した光を第１の信号電荷に変換する第１の光電変換部と、前記第１の信号電荷を蓄積するためのフローティングディフュージョン部と、第１の一方の電極と第１の他方の電極とを有し、前記第１の一方の電極に前記第１の信号電荷を蓄積するためのキャパシタから構成される第１の電荷蓄積部と、ソースおよびドレインの一方が前記第１の光電変換部に接続され他方が前記フローティングディフュージョン部に接続された第１の転送トランジスタと、ソースおよびドレインの一方が前記第１の一方の電極に接続された第２の転送トランジスタと、ソースおよびドレインの一方が前記第２の転送トランジスタのソースおよびドレインの他方に接続され他方が第１の電源配線に接続されたリセットトランジスタと、ゲートが前記フローティングディフュージョン部に接続された増幅トランジスタと、ドレインが、前記増幅トランジスタのソースに接続され、ソースが垂直信号線に接続された選択トランジスタと、ソースおよびドレインの一方が前記第１の他方の電極に接続され、ソースおよびドレインの他方が前記第１の電源配線に接続されたスイッチトランジスタと、を備える。

　上記構成の固体撮像装置によると、スイッチトランジスタを導通状態にして、第１の一方の電極と第１の他方の電極とを、第１の電源配線を介して短絡させることで、第１の電荷蓄積部に蓄積された電荷を、第１の電荷蓄積部から排出することができる。すなわち、第１の電荷蓄積部に蓄積された電荷を、第１の画素近傍に形成される、第１の電源配線を介する短絡経路を通って、第１の一方の電極から第１の他方の電極へと流すことで、第１の蓄積部に蓄積された電荷が排出される。

　このため、たとえ、第１の電荷蓄積部が大容量であったとしても、第１の電荷蓄積部の初期化における、第１の電荷蓄積部に蓄積された電荷の排出による、画素アレイ内の電源配線網の電圧ドロップ量が抑制される。

　このように、上記構成の固体撮像装置によると、たとえ、第１の電荷蓄積部が大容量であったとしても、画素アレイ内の電源配線網の電圧ドロップが収束するまでの収束時間の長期間化が抑制されることとなるため、連続撮像動作の高速化を実現することができる。

　また、前記複数の画素のそれぞれは、前記第１の画素であるとしてもよい。

　これにより、画素アレイを構成する各画素は、当該画素におけるスイッチトランジスタにより形成される、当該画素における第１の一方の電極と第１の他方の電極とを短絡する短絡経路により、第１の電荷蓄積部に蓄積された電荷を、第１の電荷蓄積部から排出することができる。

　また、前記複数の画素の一部は、前記第１の画素とは異なる第２の画素であるとしてもよい。

　これにより、画素アレイを構成する画素のうちの各第１の画素は、当該画素におけるスイッチトランジスタにより形成される、当該画素における第１の一方の電極と第１の他方の電極とを短絡する短絡経路により、第１の電荷蓄積部に蓄積された電荷を、第１の電荷蓄積部から排出することができ、また、各第２の画素は、当該第２の画素の近傍に位置する第１の画素におけるスイッチトランジスタにより形成される、当該第２の画素における第１の一方の電極と第１の他方の電極とを短絡する短絡経路により、第１の電荷蓄積部に蓄積された電荷を、第１の電荷蓄積部から排出することができる。

　また、前記第１の画素は、さらに、ソースおよびドレインの一方が前記第１の光電変換部に接続され他方が前記第１の一方の電極に接続されたオーバフロートランジスタを備え、前記第１の一方の電極は、前記オーバフロートランジスタを介して前記第１の光電変換部に接続されるとしてもよい。

　これにより、オーバフロートランジスタのゲート電圧を制御することで、第１の光電変換部と第１の一方の電極との間のポテンシャル障壁の高さを制御することができる。

　また、前記第１の画素は、さらに、ソースおよびドレインの一方が前記第２の転送トランジスタのソースおよびドレインの前記他方に接続され他方が前記フローティングディフュージョン部に接続された第３の転送トランジスタを備えるとしてもよい。

　これにより、第３のトランジスタのソースおよびドレインの一方にも第１の信号電荷を蓄積することができる。

　また、前記第１の画素は、さらに、受光した光を第２の信号電荷に変換する第２の光電変換部と、第２の一方の電極と第２の他方の電極とを有し、前記第２の一方の電極に前記第２の信号電荷を蓄積するためのキャパシタから構成される第２の電荷蓄積部と、ソースおよびドレインの一方が前記第２の光電変換部に接続され他方が前記フローティングディフュージョン部に接続された第４の転送トランジスタと、ソースおよびドレインの一方が前記第２の一方の電極に接続され他方が前記第２の転送トランジスタのソースおよびドレインの前記他方に接続された第５の転送トランジスタと、を備えるとしてもよい。

　これにより、第１の光電変換部で変換された第１の信号電荷と、第２の光電変換部で変換された第２の信号電荷とを、１つの共通のフローティングディフュージョン部に蓄積させることができる。

　また、前記画素アレイは、各列に１以上の前記第１の画素が配置され、前記固体撮像装置は、さらに、前記画素アレイの各列に対応する複数の可変電圧源であって、前記第１の電源配線の電位と同電位の第１の電圧と、前記第１の電源配線の電位と異なる電位の第２の電圧とのうち、いずれか一方の電圧を択一的に選択して、対応する列に配置された前記１以上の第１の画素のそれぞれにおける前記第１の他方の電極に出力する複数の可変電圧源を備えるとしてもよい。

　これにより、画素アレイの列毎に、その列に配置された１以上の第１の画素における第１の他方の電圧を、同じタイミングで、第１の電圧と第２の電圧とのいずれかに切り替えることができる。

　また、前記増幅トランジスタのソースは、前記画素アレイの内部において前記第１の電源配線と接続されていない第２の電源配線に接続されるとしてもよい。

　これにより、第１の電源配線における電圧ドロップの影響による、増幅トランジスタのソースの電圧の変動を抑制することができる。

　また、前記第１の画素と前記第２の画素とは複数であり、前記複数の第１の画素には、透過する光をフィルタリングするカラーフィルタを透過した第１の色の光が照射され、前記複数の第２の画素には、前記カラーフィルタを透過した、前記第１の色とは異なる第２の色の光が照射され、前記複数の第２の画素の各第２の画素において、当該第２の画素と、当該第２の画素の最も近傍に位置する前記第１の画素との、前記画素アレイにおける相対位置関係が等しいとしてもよい。

　これにより、同じ色の光が照射される画素間で、画素の特性がばらつくことを抑制することができる。

　本開示の一態様に係る制御方法は、上記固体撮像装置を制御する制御方法であって、前記リセットトランジスタのゲートに印加する駆動信号ＲＳと、前記第３の転送トランジスタのゲートに印加する駆動信号ＧＣとを、論理レベルローから論理レベルハイへと立ち上げて、その後、前記第１の転送トランジスタのゲートに印加する駆動信号ＴＧを、論理レベルローから論理レベルハイへと立ち上げる第１のステップと、前記第１のステップの後に、前記駆動信号ＴＧを、論理レベルハイから論理レベルローへと立ち下げて、その後、前記駆動信号ＲＳと前記駆動信号ＧＣとを、論理レベルハイから論理レベルローへと立ち下げる第２のステップと、前記第２のステップの後に、前記駆動信号ＲＳと、前記第２の転送トランジスタのゲートに印加する駆動信号ＴＧＣと、前記スイッチトランジスタのゲートに印加する駆動信号ＰＶＤＤＳＥＬとを論理レベルローから論理レベルハイへと立ち上げ、前記第１の他方の電極を、前記第１の電源配線の電位より低い所定の設定電圧から、前記第１の電源配線の電位と同電位の電源電圧に変更する第３のステップと、前記第３のステップの後に、前記駆動信号ＲＳを、論理レベルハイから論理レベルローへと立ち下げて、その後、前記駆動信号ＴＧＣと、前記駆動信号ＰＶＤＤＳＥＬとを、論理レベルハイから論理レベルローへと立ち下げ、前記第１の他方の電極を、前記電源電圧から、前記設定電圧に変更する第４のステップと、を有する。

　上記制御方法によると、第３のステップが実行されてから第４のステップが実行されるまでの期間に、第１の一方の電極と第１の他方の電極とを第１の電源配線を介して短絡させる短絡経路が、第１の画素近傍に形成される。このため、第３のステップが実行されるまでの期間に第１の電荷蓄積部に蓄積された電荷を、第３のステップが実行されてから第４のステップが実行されるまでの期間に、第１の画素近傍に形成される上記短絡経路を通って、第１の一方の電極から第１の他方の電極へと流すことで、第１の蓄積部に蓄積された電荷を排出させることができる。

　このため、たとえ、第１の電荷蓄積部が大容量であったとしても、第３のステップが実行されるまでの期間に第１の電荷蓄積部に蓄積された電荷の排出による、画素アレイ内の電源配線網の電圧ドロップ量が抑制される。

　このように、上記制御方法によると、たとえ、第１の電荷蓄積部が大容量であったとしても、画素アレイ内の電源配線網の電圧ドロップが収束するまでの収束時間の長期間化が抑制されることとなるため、固体撮像装置による連続撮像動作の高速化を実現することができる。

　以下、本開示の一態様に係る固体撮像装置の具体例について、図面を参照しながら説明する。ここで示す実施の形態は、いずれも本開示の一具体例を示すものである。従って、以下の実施の形態で示される数値、形状、構成要素、構成要素の配置および接続形態、ならびに、ステップ（工程）およびステップの順序等は、一例であって本開示を限定する趣旨ではない。また、各図は、模式図であり、必ずしも厳密に図示されたものではない。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡略化する。

　（実施の形態１）
　＜構成＞
　図１は、実施の形態１に係る固体撮像装置１の構成を示すブロック図である。

　図１に示すように、固体撮像装置１は、画素アレイ３０と、駆動部２と、ランプ生成回路４と、タイミング制御部５と、複数のサンプルホールド１１と、複数の比較器６と、複数のカウンタ７と、複数のデジタルメモリ８と、水平走査回路９と、高速インターフェース１０とを備える。

　画素アレイ３０は、複数の画素３がｍ（ｍは２以上の整数）行ｎ（ｎは２以上の整数）列の行列状に配置されて構成される。

　画素アレイ３０は、さらに、列方向に伸びるｎ個の垂直信号線４０Ｖ（図１中の４０Ｖ１～４０Ｖｎに対応）であって、それぞれが列方向に並ぶｍ個の画素３に接続されたｎ個の垂直信号線４０Ｖと、行方向に伸びるｍ個の制御信号線群５０Ｈ（図中の５０Ｈ１～５０Ｈｍに対応）であって、それぞれが行方向に並ぶｎ個の画素３に接続されたｍ個の制御信号線群５０Ｈとを備える。

　ここで、ｎ個の垂直信号線４０Ｖのそれぞれは１個の信号線であるのに対して、ｍ個の制御信号線群５０Ｈのそれぞれは複数の信号線で構成される。

　なお、本明細書において、画素アレイ３０における行方向のことを水平方向と称し、列方向のことを垂直方向と称する。

　駆動部２は、画素アレイ３０の各画素３を駆動する。すなわち、駆動部２は、画素アレイ３０の各画素３を制御する。

　駆動部２は、例えば、画素アレイ３０の全画素３を同時に駆動し、または、例えば、画素アレイ３０の画素３を行単位で駆動する。

　駆動部２は、例えば、シフトレジスタ、アドレスデコーダ等により構成される。

　駆動部２は、その具体的な構成については、図示を省略するが、読み出し走査系と掃出し走査系との２つの走査系を有する。

　読み出し走査系は、露光後の画素３から画素信号を読み出すために、画素アレイ３０の画素３を行単位で順に選択走査する。

　掃出し走査系は、読み出し走査系によって読み出し走査が行われる読み出し行に対して、その読み出し走査よりも露光時間分だけ先行して掃出し走査を行う。

　この掃出し走査により、読み出し行の画素３の第１の光電変換部１０９（後述）から不要な信号電荷が掃出される。これにより、第１の光電変換部１０９がリセットされる、いわゆる電子シャッタ動作が行われる。この電子シャッタ動作とは、第１の光電変換部１０９に蓄積されている信号電荷を捨てて、新たな露光を開始することで、新たな信号電荷の蓄積を開始する動作のことをいう。

　読み出し動作により読み出される信号は、その直前の読み出し動作または電子シャッタ動作以降に、第１の光電変換部１０９が受光した受光量に対応する信号である。そして、直前の読み出し動作における読み出しタイミングまたは電子シャッタ動作における掃出しタイミングから今回の読み出し動作における読み出しタイミングまでの期間が、露光期間となる。

　駆動部２によって選択走査された行の各画素３から出力される信号は、列毎に、垂直信号線４０Ｖ１～４０Ｖｎを通して、複数のサンプルホールド１１のそれぞれに出力される。ここで、複数のサンプルホールド１１は、ｎ個の垂直信号線４０Ｖのそれぞれに１対１で対応するｎ個のサンプルホールド１１で構成される。また、同様に、後述する複数の比較器６は、ｎ個の垂直信号線４０Ｖのそれぞれに１対１で対応するｎ個の比較器６で構成され、後述する複数のカウンタ７は、ｎ個の垂直信号線４０Ｖのそれぞれに１対１で対応するｎ個のカウンタ７で構成され、後述する複数のデジタルメモリ８は、ｎ個の垂直信号線４０Ｖのそれぞれに１対１で対応するｎ個のデジタルメモリ８で構成される。

　サンプルホールド１１は、対応する垂直信号線４０Ｖから出力された信号を、一時的に保持する、または、保持せずに、その信号を、対応する比較器６に出力する。

　ランプ生成回路４は、比較器６が比較用に参照する参照ランプ信号ＲＡＭＰを出力する。

　比較器６は、参照ランプ信号ＲＡＭＰとサンプルホールド１１から出力された信号とを比較する。

　カウンタ７は、比較器６による比較が一致した時点のカウント値を検出する。

　デジタルメモリ８は、カウンタ７により検出されたカウント値を記憶する。

　以下、説明を簡略化するために、比較器６による比較からデジタルメモリ８によるカウント値の記憶までの一連の動作を、ＡＤ変換とも称する。また、以下、デジタルメモリ８に記憶されたカウント値を、画像データとも称する。

　なお、ＡＤ変換の際には、リセット状態の画素３から読み出される出力信号のＡＤ変換結果と、読み出し動作により画素３から読み出される出力信号のＡＤ変換の結果との差分を算出することで、読み出し動作時のリセットノイズ、画素３内の増幅トランジスタ１０５（後述）の閾値ばらつき等の画素３毎に固有の固有パターンノイズ、比較器６起因のノイズ等を除去するデジタル相関二重サンプリング（デジタルＣＤＳ）処理が合わせて実施される。

　水平走査回路９は、デジタルメモリ８を順次選択走査することで、デジタルメモリ８に記憶された画像データを、高速インターフェース１０に順番に出力する。

　水平走査回路９は、例えば、シフトレジスタ、アドレスデコーダ等により構成される。

　高速インターフェース１０は、所定のシリアル通信規格（ｓｕｂＬＶＤＳ、ＭＩＰＩ、ＳＬＶＳ等）に準拠した出力形式で画像データを後段の信号処理部（不図示）に出力する。

　タイミング制御部５は、駆動部２、ランプ生成回路４、カウンタ７、デジタルメモリ８、水平走査回路９、および、高速インターフェース１０のそれぞれが利用するタイミング信号を生成する。

　タイミング制御部５は、例えば、タイミングジェネレータ等により構成される。

　上記構成の固体撮像装置１は、高速インターフェース１０から出力される画像データを、後段の信号処理部（不図示）が各種画像処理を施す構成の例となっているが、他の構成例として、例えば、固体撮像装置１は、信号処理部を内蔵して、高速インターフェース１０から出力される画像データを、内蔵する信号処理部で各種画像処理を施した後の画像データとする構成であってもよい。

　また、上記構成の固体撮像装置１は、ｎ個の垂直信号線それぞれに１対１で対応するｎ個の比較器６を備える構成の例となっているが、他の構成として、例えば、固体撮像装置１は、複数の垂直信号線４０Ｖに対して１つの共有する比較器６を備える構成であってもよいし、１個の垂直信号線に複数の比較器６が接続されて、インターリーブでＡＤ変換を行う構成であってもよい。

　図２は、画素３の構成を示す回路図である。

　図３は、画素アレイ３０のうちの、ｙ行ｘ列に位置する画素３近傍の回路構成を示す回路図である。

　図２に示すように、画素３は、第１の光電変換部１０９と、フローティングディフュージョン部１０８と、第１の電荷蓄積部１１０と、第１の転送トランジスタ１０１と、第２の転送トランジスタ１０３と、リセットトランジスタ１００と、増幅トランジスタ１０５と、選択トランジスタ１０６と、スイッチトランジスタ１０７と、オーバフロートランジスタ１０２と、第３の転送トランジスタ１０４と、ポテンシャル部１１１とを備える。

　また、図２、図３に示すように、画素３には、駆動部２から、制御信号線群５０Ｈを介して、駆動信号ＲＳ、駆動信号ＴＧ、駆動信号ＴＧＣ、駆動信号ＯＦ、駆動信号ＧＣ、駆動信号ＳＥＬ、駆動信号ＰＶＤＤＳＥＬ、および、可変電圧ＰＶＤＤが供給される。

　駆動信号ＲＳ、駆動信号ＴＧ、駆動信号ＴＧＣ、駆動信号ＯＦ、駆動信号ＧＣ、駆動信号ＳＥＬ、および、駆動信号ＰＶＤＤＳＥＬは、論理レベルハイと論理レベルローとの２値の値を取るパルス信号である。

　可変電圧ＰＶＤＤは、電圧レベルが、画素アレイ３０に供給される電源電圧と同電位の第１の電圧と、第１の電圧よりも低い電圧の第２の電圧とのいずれか一方になる可変電圧である。

　また、図２、図３に示すように、画素３には、画素アレイ３０の画素行毎に水平方向に伸びる電源配線２００（図３においては、２００ｙ、２００ｙ－１が対応）と、画素アレイの画素列毎に垂直方向に伸びる電源配線２０３（図３においては、２０３ｘ、２０３ｘ＋１が対応）とから供給される。

　各電源配線２００と各電源配線２０３とは、各画素３近傍の交点２０５で接続されている。すなわち、画素アレイ３０には、ｍ個の水平方向に伸びる電源配線２００と、ｎ個の垂直方向に伸びる電源配線２０３とからなる、格子状の電源配線網が備わっている。

　第１の光電変換部１０９は、受光した光を信号電荷に変換する。すなわち、第１の光電変換部１０９は、受光量に応じた信号電荷を生成し、生成した信号電荷を蓄積する。

　第１の光電変換部１０９は、例えば、ＰＮ接合を有するフォトダイオードにより実現される。

　フローティングディフュージョン部１０８は、第１の光電変換部１０９により生成された信号電荷を蓄積するための容量である。フローティングディフュージョン部１０８は、信号電荷を蓄積することにより、そのポテンシャル（電位）を変化させる。すなわち、フローティングディフュージョン部１０８は、信号電荷を電圧信号に変換する。

　第１の電荷蓄積部１１０は、第１の一方の電極と第１の他方の電極とを有し、第１の一方の電極に第１の光電変換部１０９により生成された信号電荷を蓄積するためのキャパシタから構成される容量である。

　図２に示す画素３の構成例においては、第１の電荷蓄積部１１０の第１の一方の電極は、オーバフロートランジスタ１０２を介して、第１の光電変換部１０９に接続される。

　第１の電荷蓄積部１１０は、例えば、画素３が形成される半導体基板の表面のうちの、第１の光電変換部１０９が形成される受光面とは反対側の表面側に形成された、金属配線層間を利用する高密度のボルテージドメイン容量（例えば、ＭＩＭ容量）により実現される。

　第１の電荷蓄積部１１０の第１の他方の電極には、駆動部２から、可変電圧ＰＶＤＤが供給される。

　第１の転送トランジスタ１０１は、ソースおよびドレインの一方が第１の光電変換部１０９に接続され他方がフローティングディフュージョン部１０８に接続される。

　第１の転送トランジスタ１０１は、ＮＭＯＳトランジスタであって、ゲートに駆動信号ＴＧが印加される。このため、第１の転送トランジスタ１０１は、駆動信号ＴＧが論理レベルローとなると、非導通状態となり、駆動信号ＴＧが論理レベルハイとなると、導通状態となる。

　第１の転送トランジスタ１０１が導通状態になると、第１の光電変換部１０９に蓄積されている信号電荷が、第１の転送トランジスタ１０１を介して、フローティングディフュージョン部１０８に転送される。

　第２の転送トランジスタ１０３は、ソースおよびドレインの一方が第１の電荷蓄積部１１０の第１の一方の電極に接続され他方がポテンシャル部１１１に接続される。

　第２の転送トランジスタ１０３は、ＮＭＯＳトランジスタであって、ゲートに駆動信号ＴＧＣが印加される。このため、第２の転送トランジスタ１０３は、駆動信号ＴＧＣが論理レベルローとなると、非導通状態となり、駆動信号ＴＧＣが論理レベルハイとなると、導通状態となる。

　第２の転送トランジスタ１０３が導通状態になると、第１の電荷蓄積部１１０の第１の一方の電極の電位と、ポテンシャル部１１１の電位とが結合される。

　リセットトランジスタ１００は、ソースおよびドレインの一方が第２の転送トランジスタ１０３のソースおよびドレインの他方に接続され他方が電源配線２００に接続される。

　リセットトランジスタ１００は、ＮＭＯＳトランジスタであって、ゲートに駆動信号ＲＳが印加される。このため、リセットトランジスタ１００は、駆動信号ＲＳが論理レベルローとなると、非導通状態となり、駆動信号ＲＳが論理レベルハイとなると、導通状態となる。

　リセットトランジスタ１００が導通状態になると、第２の転送トランジスタ１０３も導通状態であれば、第１の電荷蓄積部１１０の第１の一方の電極の電位が電源配線２００を介して電源電圧にリセットされ、第３の転送トランジスタ１０４（後述）も導通状態であれば、フローティングディフュージョン部１０８の電位が電源配線２００を介して電源電圧にリセットされ、第３の転送トランジスタ１０４（後述）および第１の転送トランジスタ１０１も導通状態であれば、第１の光電変換部１０９の電位が電源配線２００を介して電源電圧にリセットされる。

　増幅トランジスタ１０５は、ゲートがフローティングディフュージョン部１０８に接続され、ドレインが電源配線２０３に接続され、ソースが選択トランジスタ１０６（後述）のドレインに接続される。

　増幅トランジスタ１０５は、ＮＭＯＳトランジスタであって、選択トランジスタ１０６（後述）を介して接続される、垂直信号線４０Ｖに配置された定電流源（不図示）と共に、ソースフォロア回路を構成する。

　選択トランジスタ１０６は、ドレインが増幅トランジスタ１０５のソースに接続され、ソースが垂直信号線４０Ｖに接続される。

　選択トランジスタ１０６は、ＮＭＯＳトランジスタであって、ゲートに駆動信号ＳＥＬが印加される。

　このため、選択トランジスタ１０６は、駆動信号ＳＥＬが論理レベルローとなると、非導通状態となり、駆動信号ＳＥＬが論理レベルハイとなると、導通状態となる。

　選択トランジスタ１０６が導通状態となると、増幅トランジスタ１０５から出力される信号が、選択トランジスタ１０６を介して、垂直信号線４０Ｖに出力される。すなわち、選択トランジスタ１０６が導通状態となると、画素３が選択状態となる。

　オーバフロートランジスタ１０２は、ソースおよびドレインの一方が第１の光電変換部１０９に接続され他方が第１の電荷蓄積部１１０の第１の一方の電極に接続される。

　オーバフロートランジスタ１０２は、ＮＭＯＳトランジスタであって、ゲートに駆動信号ＯＦが印加される。

　このため、駆動信号ＯＦを制御することで、第１の光電変換部１０９と第１の電荷蓄積部１１０の第１の一方の電極との間のポテンシャル障壁の高さを制御することができる。

　第１の光電変換部１０９により生成された信号電荷の内、上記ポテンシャル障壁を超えるポテンシャルを有する信号電荷が、第１の光電変換部１０９から第１の電荷蓄積部１１０に転送される。

　画素３は、例えば、オーバフロートランジスタ１０２を備えずに、第１の光電変換部１０９と第１の電荷蓄積部１１０の第１の一方の電極とが直接接続される構成例も考えられる。この構成例の場合には、第１の光電変換部１０９と第１の電荷蓄積部１１０の第１の一方の電極との間のポテンシャル障壁の高さは固定となる。

　第３の転送トランジスタ１０４は、ソースおよびドレインの一方が第２の転送トランジスタ１０３のソースおよびドレインの他方に接続され他方がフローティングディフュージョン部１０８に接続される。

　第３の転送トランジスタ１０４は、ＮＭＯＳトランジスタであって、ゲートに駆動信号ＧＣが印加される。このため、第３の転送トランジスタ１０４は、駆動信号ＧＣが論理レベルローとなると、非導通状態となり、駆動信号ＧＣが論理レベルハイとなると、導通状態となる。

　第３の転送トランジスタ１０４が導通状態となると、ポテンシャル部１１１（後述）の電位と、フローティングディフュージョン部１０８の電位とが結合される。

　ポテンシャル部１１１は、第１の光電変換部１０９により生成された信号電荷を蓄積するための容量である。

　ポテンシャル部１１１は、第２の転送トランジスタ１０３のソースおよびドレインの他方、リセットトランジスタ１００のソースおよびドレインの一方、および、第３の転送トランジスタ１０４のソースおよびドレインの一方に接続される。

　画素３は、例えば、第３の転送トランジスタ１０４およびポテンシャル部１１１を備えずに、第２の転送トランジスタ１０３のソースおよびドレインの他方と、フローティングディフュージョン部１０８とが直接接続される構成例も考えられる。この構成例の場合には、第１の光電変換部１０９により生成された信号電荷を、フローティングディフュージョン部１０８とポテンシャル部１１１とに分離して蓄積することができなくなる。

　スイッチトランジスタ１０７は、ソースおよびドレインの一方が第１の電荷蓄積部１１０の第１の他方の電極に接続され他方が電源配線２０３に接続される。前述した通り、電源配線２００と電源配線２０３とは、交点２０５で接続されている。このため、スイッチトランジスタ１０７は、ソースおよびドレインの他方が電源配線２００に接続されるともいえる。

　スイッチトランジスタ１０７は、ＮＭＯＳトランジスタであって、ゲートに駆動信号ＰＶＤＤＳＥＬが印加される。このため、スイッチトランジスタ１０７は、駆動信号ＰＶＤＤＳＥＬが論理レベルローとなると、非導通状態となり、駆動信号ＰＶＤＤＳＥＬが論理レベルハイとなると、導通状態となる。

　スイッチトランジスタ１０７が導通状態になると、第１の電荷蓄積部１１０の第１の他方の電極と電源配線２０３とが短絡される。

　なお、スイッチトランジスタ１０７は、その閾値電圧が、画素３を構成する他のトランジスタの閾値電圧よりも高いトランジスタであることが望ましい。これにより、電源配線２０３の電位とＰＶＤＤの電位とが互いに異なる期間においてスイッチトランジスタ１０７が非導通状態であるときに、電源配線２０３とＰＶＤＤを供給するＰＶＤＤ配線２０２との間に流れるリーク電流を抑制することができる。

　画素３は、例えば、スイッチトランジスタ１０７のソースおよびドレインの他方が電源配線２００に接続される構成例も考えられる。

　スイッチトランジスタ１０７のソースおよびドレインの他方を、電源配線２００と電源配線２０３とのどちらに接続するかは、例えば、第２の転送トランジスタ１０３、リセットトランジスタ１００、および、スイッチトランジスタ１０７を導通状態とすることで形成される、第１の電荷蓄積部１１０の第１の一方の電極と第１の他方の電極との間の短絡経路の抵抗値がより小さくなる方に接続すると決定されてもよい。

　＜動作＞
　以下、上記構成の固体撮像装置１が行う動作について説明する。

　図４は、固体撮像装置１が行う処理であって、画素３の露光を開始する露光開始処理のタイミングチャートである。より具体的には、固体撮像装置１が行う露光開始処理における、水平同期信号ＨＳ、駆動信号ＲＳ、駆動信号ＧＣ、駆動信号ＴＧＣ、駆動信号ＴＧ、駆動信号ＳＥＬ、駆動信号ＰＶＤＤＳＥＬ、および、可変電圧ＰＶＤＤのタイミングチャートである。

　露光開始処理は、例えば、画素アレイ３０の行毎、または、複数の行毎に、所定の走査順で行われる。

　図４に示すように、時刻ｔ０において水平同期信号ＨＳが立ち下がることで、露光開始処理が開始される。

　その後、時刻ｔ１になると、駆動信号ＲＳと駆動信号ＧＣとが立ち上がり、少し遅れて、駆動信号ＴＧが立ち上がる。これにより、リセットトランジスタ１００と、第３の転送トランジスタ１０４と、第１の転送トランジスタ１０１とが導通状態となり、ポテンシャル部１１１と、フローティングディフュージョン部１０８と、第１の光電変換部１０９とに蓄積された信号電荷が、電源配線２００に排出される。そして、ポテンシャル部１１１と、フローティングディフュージョン部１０８と、第１の光電変換部１０９との電位が、電源電圧にリセットされる。

　その後、駆動信号ＴＧが立ち下がり、少し遅れた時刻ｔ２に駆動信号ＲＳと駆動信号ＧＣとが立ち下がる。これにより、第１の転送トランジスタ１０１と、リセットトランジスタ１００と、第３の転送トランジスタ１０４とが非導通状態となる。第１の転送トランジスタ１０１が非導通状態となる時点で、第１の光電変換部１０９が行う露光蓄積動作が開始される。

　その後、時刻ｔ３になると、駆動信号ＲＳと駆動信号ＴＧＣとが立ち上がる。これにより、リセットトランジスタ１００と、第２の転送トランジスタ１０３とが導通状態となり、第１の電荷蓄積部１１０に蓄積された信号電荷が電源配線２００に排出される。そして、第１の電荷蓄積部１１０の電位が電源電圧にリセットされる。

　この際、時刻ｔ３になると、駆動信号ＰＶＤＤＳＥＬも立ち上がる。これにより、スイッチトランジスタ１０７が導通状態となる。さらに、この際、時刻ｔ３になると、可変電圧ＰＶＤＤの電位が、電源配線２００の電位より低い所定の設定電圧から、電源配線２００の電位と同電位の電源電圧に変更される。

　このため、第１の電荷蓄積部１１０の第１の一方の電極と第１の他方の電極とが、第２の転送トランジスタ１０３、リセットトランジスタ１００、電源配線２００、電源配線２０３、および、スイッチトランジスタ１０７を通る短絡経路により、短絡状態となる。

　このため、図３の破線の矢印に示すように、第１の電荷蓄積部１１０に蓄積された信号電荷の大部分は、第１の電荷蓄積部１１０の第１の一方の電極から電源配線２００に排出された後に、画素アレイ３０に備わる、比較的大きな配線抵抗を有する電源配線網を通って画素アレイ３０の外部に向かって流れるよりも、より低抵抗な上記短絡経路を通って、第１の電荷蓄積部１１０の第１の他方の電極へ流れる。

　このように、第１の電荷蓄積部１１０のリセット時に流れる電流の大部分は、画素アレイ３０に備わる電源配線網を通って画素アレイ３０の外部に向かって流れずに、該当する画素３の近傍の局所的な領域に形成される上記短絡経路を流れる。

　したがって、たとえ、第１の電荷蓄積部１１０が大容量であったとしても、第１の電荷蓄積部１１０の初期化（リセット）における、第１の電荷蓄積部１１０に蓄積された電荷の排出による、画素アレイ３０内の電源配線網の電圧ドロップ量が抑制される。これは、画素アレイ３０を構成する画素３の数が大規模に増加した場合でも同様である。

　このため、第１の電荷蓄積部１１０のリセット後における、画素アレイ３０内の電源配線網の電圧ドロップが収束するまでの収束時間の長期化が抑制される。

　その後、駆動信号ＲＳが立ち下がり、少し遅れた時刻ｔ４に駆動信号ＴＧＣと駆動信号ＰＶＤＤＳＥＬとが立ち下がる。これにより、リセットトランジスタ１００と、第２の転送トランジスタ１０３と、スイッチトランジスタ１０７とが非導通状態となる。この時刻ｔ４の時点で、第１の電荷蓄積部１１０の露光蓄積動作が開始される。

　また、時刻ｔ４になると、可変電圧ＰＶＤＤの電位が、第１の電荷蓄積部１１０のリセット期間中の電位よりも低い電位の所定の設定電圧に変更される。これにより、第１の電荷蓄積部１１０の第１の他方の電極に繋がる拡散領域からの、露光蓄積動作期間中の暗電流の影響を抑制することができる。

　その後、再び、水平同期信号ＨＳが立ち下がることで、次の行の、または、次の複数の行の露光開始処理が開始される。

　図５は、固体撮像装置１が行う処理であって、画素３から画素信号を読み出す読み出し処理のタイミングチャートである。より具体的には、固体撮像装置１が行う読み出し処理における、より具体的には、固体撮像装置１が行う露光開始処理における、水平同期信号ＨＳ、駆動信号ＲＳ、駆動信号ＧＣ、駆動信号ＴＧＣ、駆動信号ＴＧ、駆動信号ＳＥＬ、駆動信号Ｓ／Ｈ、駆動信号ＰＶＤＤＳＥＬ、および、可変電圧ＰＶＤＤのタイミングチャートである。ここで、駆動信号Ｓ／Ｈは、サンプルホールド１１を制御する、論理レベルハイと論理レベルローとの２値の値を取るパルス信号である。

　露光開始処理は、例えば、画素アレイ３０の行毎、または、複数の行毎に、所定の走査順で行われる処理であって、該当する各行において、図４に示す露光開始処理が行われてから所定の時間経過後に行われる処理である。

　図５に示すように、時刻ｔ１０において水平同期信号ＨＳが立ち下がることで、読み出し処理が開始される。

　水平同期信号ＨＳが立ち下がると同時に、すなわち、時刻ｔ１０に、駆動信号ＲＳと駆動信号ＧＣとが立ち上がる。これにより、リセットトランジスタ１００と、第３の転送トランジスタ１０４とが導通状態となり、ポテンシャル部１１１と、フローティングディフュージョン部１０８とに蓄積された信号電荷が、電源配線２００に排出される。そして、ポテンシャル部１１１と、フローティングディフュージョン部１０８との電位が、電源電圧にリセットされる。

　この時、すなわち、時刻ｔ１０に、駆動信号ＳＥＬも立ち上がるため、選択トランジスタ１０６は導通状態となる。このため、増幅トランジスタ１０５は、フローティングディフュージョン部１０８が電源電圧にリセットされた状態の電圧を示す画素信号を、選択トランジスタ１０６を介して垂直信号線４０Ｖに出力する。

　その後、時刻ｔ１１になると、駆動信号ＲＳが立ち下がる。これにより、リセットトランジスタ１００が非導通状態となる。この時、増幅トランジスタ１０５のゲートに接続されるフローティングディフュージョン部１０８の電位は、第３の転送トランジスタ１０４が導通状態であるため、ポテンシャル部１１１の電位と結合されている。つまり、フローティングディフュージョン部１０８の電荷電圧変換係数（以下、「変換ゲイン」とも称する）が低い状態である。この状態を、以下、ＬＣＧ（ローコンバージョンゲイン）と称する。

　後段のサンプルホールドは、時刻ｔ１１の時点の増幅トランジスタ１０５から出力される画素信号を、ＬＣＧのリセット画素信号として一時的に保持する。

　その後、時刻ｔ１２になると、駆動信号ＧＣが立ち下がる。これにより、第３の転送トランジスタ１０４が非導通状態となる。この時、増幅トランジスタ１０５のゲートに接続されるフローティングディフュージョン部１０８の電位は、第３の転送トランジスタ１０４が非導通状態になるため、ポテンシャル部１１１の電位と分離される。つまり、フローティングディフュージョン部１０８の変換ゲインが高い状態である。この状態を、以下、ＨＣＧ（ハイコンバージョンゲイン）と称する。

　時刻ｔ１２の時点の増幅トランジスタ１０５から出力される画素信号は、ＨＧＣのリセット画素信号としてＡＤ変換される。

　その後、時刻ｔ１３になると、駆動信号ＴＧが立ち上がる。これにより、第１の転送トランジスタ１０１が導通状態となる。このため、露光蓄積動作期間中に第１の光電変換部１０９に蓄積された信号電荷が、第１の転送トランジスタ１０１を介してフローティングディフュージョン部１０８に転送される。そして、フローティングディフュージョン部１０８において、転送された信号電荷が、ＨＣＧで電圧信号に変換される。

　その後、時刻ｔ１４になると、駆動信号ＴＧが立ち下がる。これにより、第１の転送トランジスタ１０１が非導通状態となる。

　一方で、時刻ｔ１４の時点の増幅トランジスタ１０５から出力される画素信号は、ＨＧＣの画素信号としてＡＤ変換される。

　この時点で、ＨＣＧの画素信号のＡＤ変換およびＣＤＳ処理は終了する。そして、引き続き、サンプルホールド１１に一時的に保持しているＬＣＧのリセット画素信号がＡＤ変換される。

　その後、時刻ｔ１５になると、駆動信号ＧＣが立ち上がる。これにより、第３の転送トランジスタ１０４が導通状態となる。このため、フローティングディフュージョン部１０８の変換ゲインがＬＣＧに切り替わる。

　その後、時刻ｔ１６になると、駆動信号ＴＧが立ち上がる。これにより、第１の転送トランジスタ１０１が導通状態となる。このため、第１の光電変換部１０９に蓄積された信号電荷が、第１の転送トランジスタ１０１を介してフローティングディフュージョン部１０８に転送される。そして、フローティングディフュージョン部１０８において、転送された信号電荷が、ＬＣＧで電圧信号に変換される。

　その後、時刻ｔ１７になると、駆動信号ＴＧが立ち下がる。これにより、第１の転送トランジスタ１０１が非導通状態となる。

　後段のサンプルホールドは、時刻ｔ１７の時点の増幅トランジスタ１０５から出力される画素信号を、ＬＣＧの画素信号として一時的に保持する。

　その後、時刻ｔ１８になると、駆動信号ＴＧＣと駆動信号ＰＶＤＤＳＥＬとが立ち上がる。これにより、第２の転送トランジスタ１０３と、スイッチトランジスタ１０７とが導通状態となる。一方で、第３の転送トランジスタ１０４も引き続き導通状態を維持しているため、露光蓄積期間中に、第１の光電変換部１０９から、オーバフロートランジスタ１０２に形成されたポテンシャル障壁を超えて第１の電荷蓄積部１１０に蓄積された信号電荷が、第３の転送トランジスタ１０４を介してフローティングディフュージョン部１０８に転送されて、先に第１の光電変換部１０９から転送されていた信号電荷に加算される。

　さらに、この際、時刻ｔ１８になると、可変電圧ＰＶＤＤの電位が、電源配線２００の電位より低い所定の設定電圧から、電源配線２００の電位と同電位の電源電圧に変更される。これにより、第１の電荷蓄積部１１０の第１の他方の電極の電位が、第１の電荷蓄積部１１０のリセット時と同じ電位に設定される。

　この際、可変電圧ＰＶＤＤを供給するＰＶＤＤ配線２０２が、読み出し行の全画素３の第１の電荷蓄積部１１０の第１の他方の電極から電荷を引き抜くこととなるため、ＰＶＤＤ配線２０２の配線抵抗と寄生容量との時定数により、ＰＶＤＤ配線２０２の電位の収束に一定程度の時間を要するが、この時、同時にスイッチトランジスタ１０７が導通状態となるため、電源配線２０３を介して、画素アレイ３０の電源配線網も、第１の電荷蓄積部１１０の第１の他方の電極から電荷を引き抜くこととなるため、ＰＶＤＤ配線２０２単独の電荷の引き抜きよりも、大幅にＰＶＤＤ配線２０２の電位の収束の時間が短縮される。

　一方で、これと並行して、時刻ｔ１８になると、サンプルホールド１１に一時的に保持していたＬＣＧの画素信号がＡＤ変換される。

　この時点で、ＬＣＧの画素信号のＡＤ変換およびＣＤＳ処理は終了する。

　なお、時刻ｔ１８から時刻ｔ１９の期間、フローティングディフュージョン部１０８の変換ゲインはＬＣＧであり、第１の光電変換部１０９に蓄積された信号電荷と第１の電荷蓄積部１１０に蓄積された信号電荷とがフローティングディフュージョン部１０８に加算されて転送されているため、増幅トランジスタ１０５から出力される画素信号は、ダイナミックレンジが比較的広い信号となっている。この画素信号は、サンプルホールド１１で一時的に保持され、この画素信号のＡＤ変換は、時刻ｔ１９以降のリセット信号読み出し期間中に行われる。

　その後、時刻ｔ１９になると、駆動信号ＲＳが立ち上がる。これにより、リセットトランジスタ１００が導通状態となる。一方で、第２の転送トランジスタ１０３と、第３の転送トランジスタ１０４とも、引き続き導通状態を維持しているため、第１の電荷蓄積部１１０のリセットが行われる。

　この際、第１の電荷蓄積部１１０の第１の一方の電極と第１の他方の電極とが、第２の転送トランジスタ１０３、リセットトランジスタ１００、電源配線２００、電源配線２０３、および、スイッチトランジスタ１０７を通る短絡経路により、短絡状態となる。

　このため、図３の破線の矢印に示すように、第１の電荷蓄積部１１０に蓄積された信号電荷の大部分は、第１の電荷蓄積部１１０の第１の一方の電極から電源配線２００に排出された後に、画素アレイ３０に備わる、比較的大きな配線抵抗を有する電源配線網を通って画素アレイ３０の外部に向かって流れるよりも、より低抵抗な上記短絡経路を通って、第１の電荷蓄積部１１０の第１の他方の電極へ流れる。

　このように、第１の電荷蓄積部１１０のリセット時に流れる電流の大部分は、画素アレイ３０に備わる電源配線網を通って画素アレイ３０の外部に向かって流れずに、該当する画素３の近傍の局所的な領域に形成される上記短絡経路を流れる。

　したがって、たとえ、第１の電荷蓄積部１１０が大容量であったとしても、第１の電荷蓄積部１１０の初期化（リセット）における、第１の電荷蓄積部１１０に蓄積された電荷の排出による、画素アレイ３０内の電源配線網の電圧ドロップ量が抑制される。これは、画素アレイ３０を構成する画素３の数が大規模に増加した場合でも同様である。

　このため、第１の電荷蓄積部１１０のリセット後における、画素アレイ３０内の電源配線網の電圧ドロップが収束するまでの収束時間の長期化が抑制される。

　その後、時刻ｔ２０になると、駆動信号ＲＳが立ち下がる。これにより、リセットトランジスタ１００が非導通状態となる。このとき、フローティングディフュージョン部１０８の変換ゲインは、ＬＣＧである。

　後段のサンプルホールドは、時刻ｔ２０の時点の増幅トランジスタ１０５から出力される画素信号を、ＬＣＧのリセット画素信号として一時的に保持する。

　その後、時刻ｔ２１になると、駆動信号ＴＧＣと駆動信号ＰＶＤＤＳＥＬとが立ち下がる。これにより、第２の転送トランジスタ１０３と、スイッチトランジスタ１０７とが非導通状態となる。

　さらに、この際、時刻ｔ２１になると、可変電圧ＰＶＤＤの電位が、電源配線２００の電位と同電位の電源電圧から、電源配線２００の電位より低い所定の設定電圧に変更される。

　その後、時刻ｔ２２になると、駆動信号ＧＣが立ち下がる。これにより、第３の転送トランジスタ１０４が非導通状態となる。このため、フローティングディフュージョン部１０８の変換ゲインがＨＣＧとなる。

　一方で、これと並行して、時刻ｔ２２になると、サンプルホールド１１に一時的に保持していたＬＣＧのリセット画素信号がＡＤ変換される。

　この時点で、ＬＣＧの画素信号と第１の電荷蓄積部１１０に蓄積されて信号電荷とが加算された信号のＡＤ変換およびＣＤＳ処理は終了する。

　さらに、この際、時刻ｔ２２になると、駆動信号ＳＥＬが立ち下がる。これにより、選択トランジスタ１０６が非導通状態となる。

　選択トランジスタ１０６が非導通状態となることで、一連の読み出し処理が終了する。

　その後、再び、水平同期信号ＨＳが立ち下がることで、次の行の、または、次の複数の行の読み出し処理が開始される。

　（実施の形態２）
　以下、実施の形態１に係る固体撮像装置１から、一部の構成が変更されて構成される実施の形態２に係る固体撮像装置について説明する。

　固体撮像装置１は、画素アレイ３０が、全て同一の画素３により構成される構成の例であった。

　これに対して、実施の形態２に係る固体撮像装置は、実施の形態２に係る画素アレイが、各行において、画素３と、実施の形態２に係る画素とが交互に配置されて構成される構成の例となっている。

　ここでは、実施の形態２に係る固体撮像装置について、固体撮像装置１と同様の構成要素については、既に説明済みであるとして同じ符号を振ってその詳細な説明を省略し、固体撮像装置１との相違点を中心に説明する。

　図６は、実施の形態２に係る画素３Ａの構成を示す回路図であり、図７は、実施の形態２に係る画素アレイ３０Ａの構成を示す模式図である。

　図６に示すように、画素３Ａは、実施の形態１に係る画素３から、スイッチトランジスタ１０７が削除されて構成される。

　図７に示すように、画素アレイ３０Ａは、各行において、画素３と画素３Ａとが交互に配置されて構成される。

　上記構成の画素アレイ３０Ａにおいて、各列の画素３および画素３Ａの第１の電荷蓄積部１１０をリセットする場合には、（１）画素３の第１の電荷蓄積部１１０のリセットについては、前述した通り、第１の電荷蓄積部１１０に蓄積された信号電荷の大部分が、該当する画素３のスイッチトランジスタ１０７を介して形成される、該当する画素３の第１の電荷蓄積部１１０の第１の一方の電極と第１の他方の電極とを短絡する短絡経路を流れる電流により排出され、（２）画素３Ａの第１の電荷蓄積部１１０のリセットについては、第１の電荷蓄積部１１０に蓄積された信号電荷の大部分が、該当する画素３Ａの近傍に位置する画素３のスイッチトランジスタ１０７を介して形成される、該当する画素３Ａの第１の電荷蓄積部１１０の第１の一方の電極と第１の他方の電極とを短絡する短絡経路を流れる電流により排出される。

　したがって、画素３および画素３Ａの第１の電荷蓄積部１１０のリセットにおける、第１の電荷蓄積部１１０に蓄積された電荷の排出による、画素アレイ３０内の電源配線網の電圧ドロップ量が抑制される。

　図７に示すように、画素アレイ３０Ａの各行における画素３の数は、実施の形態１に係る画素アレイ３０の各行における画素の数に比べて半減している。すなわち、スイッチトランジスタ１０７の数が半減している。

　このため、画素アレイ３０Ａにおける、第１の電荷蓄積部１１０のリセット時にスイッチトランジスタ１０７に流れる電流量は、画素アレイ３０における上記電流量の２倍となる。これにより、画素アレイ３０Ａにおける、電源配線網の電圧ドロップが収束するまでの収束時間は、画素アレイ３０における上記収束時間よりも長くなる。その一方で、スイッチトランジスタ１０７の数が半減することになるため、画素アレイ３０Ａにおける、画素３および画素３Ａの第１の光電変換部１０９のサイズを、画素アレイ３０における上記サイズよりも大きくすることができるというメリットが得られる。

　なお、ここでは、画素アレイ３０Ａは、各行において、画素３と画素３Ａとが交互に配置されて構成されるとして説明したが、各行において、画素３と画素３Ａとが規則的に並んで配置される構成であれば、必ずしも、画素３と画素３Ａとが交互に配置されて構成される必要はない。

　例えば、画素アレイ３０Ａは、各行において、画素３Ａが２画素以上のピッチで規則的に並んで配置されて構成されるとしてもよい。この場合、画素３Ａの配置のピッチは、例えば、画素アレイ３０Ａにおける、電源配線網の電圧ドロップが収束するまでの収束時間と、第１の光電変換部１０９のサイズとのトレードオフにより決定されてもよい。

　また、画素アレイ３０Ａの全ての読み出し行単位において、少なくとも、１つのスイッチトランジスタ１０７が配置される必要がある。その際には、読み出し動作の応答性や変動を、読み出し行単位間で均一化する必要があるため、読み出し行単位における画素３の配置数を、全ての読み出し行単位で同じにすることが望ましい。

　（変形例１）
　以下、実施の形態２に係る固体撮像装置から、一部の構成が変更されて構成される変形例１に係る固体撮像装置について説明する。

　実施の形態２に係る固体撮像装置は、画素アレイ３０Ａが、画素３と画素３Ａとにより構成される構成の例であった。

　これに対して、変形例１に係る固体撮像装置は、変形例１に係る画素アレイを構成する画素３および画素３Ａのそれぞれに、カラーフィルタを透過した光が照射される構成の例となっている。

　ここでは、変形例１に係る固体撮像装置について、実施の形態２に係る固体撮像装置と同様の構成要素については、既に説明済みであるとして同じ符号を振ってその詳細な説明を省略し、実施の形態２に係る固体撮像装置との相違点を中心に説明する。

　図８は、変形例１に係る画素アレイ３０Ｂの構成を示す模式図である。

　図８に示すように、画素アレイ３０Ｂは、実施の形態２に係る画素アレイ３０Ａと同様に、各行において、画素３と画素３Ａとが交互に配置されて構成される。そして、画素アレイ３０Ｂを構成する画素３および画素３Ａには、ベイヤー配列されたカラーフィルタであって、透過する光をフィルタリングするカラーフィルタを透過した光が照射されている。

　より具体的には、画素アレイ３０Ｂは、Ｇｒ（緑）色の光が照射される画素３、および、Ｒ（赤）色の光が照射される画素３Ａが配置された画素行と、Ｂ（青）色の光が照射される画素３Ａ、および、Ｇｂ（緑）色の光が照射される画素３とが配置された画素行とが、交互に配置されて構成される。この構成により、画素アレイ３０Ｂにおいて、各画素３Ａと、その画素３Ａの最も近傍に位置する画素３との、画素アレイ３０Ｂにおける相対位置関係が等しくなっている。

　ここで、Ｇｒ色とＧｂ色とは同色である、このため、Ｇｒ色の光が照射される画素とＧｂ色の光が照射される画素との感度および飽和特性は同じであることが望ましい。したがって、これらの画素における、第１の光電変換部１０９とスイッチトランジスタ１０７の拡散層との相対位置関係は、画素アレイ３０Ｂ内の任意の、同じ色の光が照射される画素間で、対称性を保つように配置されることが望ましい。したがって、図８に示すように、画素アレイ３０Ｂは、Ｇｒ色の光とＧｂ色の光が照射される位置の画素を画素３とし、Ｒ色の光とＢ色の光とが照射される位置の画素を画素３Ａとする構成であってもよい。

　または、逆に、Ｇｒ色の光とＧｂ色の光が照射される位置の画素を画素３Ａとし、Ｒ色の光とＢ色の光とが照射される位置の画素を画素３とする構成であってもよい。この構成の場合には、Ｒ色とＢ色とは異色であるが、後段のホワイトバランス処理において、Ｇｒ色の光が照射される画素３と、Ｇｂ色の光が照射される画素３とを基準に、各色が照射される画素のゲイン補正が行われることにより、各色の特性差を含んだ補正が行われることとなるため、問題はない。

　同様の理由により、Ｒ色の光が照射される位置の画素と、Ｂ色の光が照射される位置の画素とのうちのどちらか一方の画素だけを画素３とする構成であってもよい。但し、この構成の場合には、画素アレイ３０Ｂ内に、スイッチトランジスタ１０７が配置されていない読み出し行が存在しないように、画素アレイ３０Ｂを、Ｇｒ色の光が照射される画素と、Ｇｂ色の光が照射される画素とを画素３とする構成にする必要がある。しかしながらこの構成の場合には、画素アレイ３０Ｂの行間でスイッチトランジスタ１０７の配置数が異なることとなるため、行間で読み出し動作の応答性や変動に一定程度の差が生じることとなる。このため、この構成を採用する場合には、変形例１に係る固体撮像装置において、上記一定程度の差による影響を許容されることが前提条件となる。

　なお、画素アレイ３０Ｂにおいて、スイッチトランジスタ１０７は、必ずしも画素３の内部に含まれる必要はない。

　スイッチトランジスタ１０７は、上記の画素配置規則を満たすように、例えば、画素アレイ３０Ｂは、構成する全画素が画素３Ａであり、隣接する２つの画素３Ａの第１の光電変換部１０９から等距離の、画素３Ａの境界位置に、スイッチトランジスタ１０７が対称的に配置された構成であってもよい。

　（変形例２）
　以下、変形例１に係る固体撮像装置から、一部の構成が変更されて構成される変形例２に係る固体撮像装置について説明する。

　変形例１に係る固体撮像装置は、画素アレイ３０Ｂを構成する画素３および画素３Ａに、ベイヤー配列されたカラーフィルタを透過した光が照射される構成の例であった。

　これに対して、変形例２に係る固体撮像装置は、変形例２に係る固体撮像装置を構成する画素３および画素３Ａに、ＲＧＢＷ配列されたカラーフィルタを透過した光が照射される構成の例となっている。

　ここでは、変形例２に係る固体撮像装置について、変形例１に係る固体撮像装置と同様の構成要素については、既に説明済みであるとして同じ符号を振ってその詳細な説明を省略し、変形例１に係る固体撮像装置との相違点を中心に説明する。

　図９は、変形例９に係る画素アレイ３０Ｃの構成を示す模式図である。

　図９に示すように、画素アレイ３０Ｃは、変形例１に係る画素アレイ３０Ｂと同様に、各行において、画素３と画素３Ａとが交互に配置されて構成される。そして、画素アレイ３０Ｃを構成する画素３および画素３Ａには、ＲＧＢＷ配列されたカラーフィルタであって、透過する光をフィルタリングするカラーフィルタを透過した光が照射されている。

　より具体的には、画素アレイ３０Ｃは、Ｇ（緑）色の光が照射される画素３、および、Ｒ色の光が照射される画素３Ａが配置された画素行と、Ｗ（白）色の光が照射される画素３、および、Ｂ色の光が照射される画素３Ａが配置された画素行とが、交互に配置されて構成される。この構成により、画素アレイ３０Ｃにおいて、各画素３Ａと、その画素３Ａの最も近傍に位置する画素３との、画素アレイ３０Ｃにおける相対位置関係が等しくなっている。

　画素アレイ３０Ｃにおけるこの画素配置は、フィルタ配列単位（ここでは、２行２列単位）の画素グループ間で、同色の光が照射される画素が、同種の画素（ここでは、画素３または画素３Ａ）となるように、かつ、全ての読み出し行単位で、スイッチトランジスタ１０７が少なくとも１つ存在するように、画素３および画素３Ａが配置された画素配置となっている。

　なお、ここでは、カラーフィルタ配列単位として、２行２列単位である場合について説明したが、必ずしも、カラーフィルタ配列単位は、２行２列単位に限られる必要はない。カラーフィルタ配列単位は、上述の画素配置を実現することができれば、どのようなカラーフィルタ配列単位であってもよい。

　（実施の形態３）
　以下、実施の形態１に係る固体撮像装置１から、一部の構成が変更されて構成される実施の形態３に係る固体撮像装置について説明する。

　実施の形態３に係る固体撮像装置は、固体撮像装置１から、画素３の構成の一部が変更され、さらに、画素アレイ３０における電源配線網の構成の一部が変更されて構成された例となっている。

　ここでは、実施の形態３に係る固体撮像装置について、固体撮像装置１と同様の構成要素については、既に説明済みであるとして同じ符号を振ってその詳細な説明を省略し、固体撮像装置１との相違点を中心に説明する。

　図１０は、実施の形態３に係る画素３Ｂの構成を示す回路図である。

　図１０に示すように、画素３Ｂは、実施の形態１に係る画素３から、スイッチトランジスタ１０７のソースおよびドレインの他方が、画素アレイの画素行毎に水平方向に伸びる電源配線２００に接続されるよう変更されて構成される。

　また、図１０に示すように、実施の形態３に係る画素アレイにおいて、画素行毎に水平方向に伸びる電源配線２００と、画素列毎に垂直方向に伸びる電源配線２０３とが接続されていない。すなわち、実施の形態３に係る画素アレイにおける電源配線網は、画素行毎に水平方向に伸びる各電源配線２００と、画素列毎に垂直方向に伸びる各電源配線２０３とが接続されていない構成となっている。

　これに対して、図２に示すように、実施の形態１に係る画素アレイ３０では、画素行毎に水平方向に伸びる電源配線２００と、画素行毎に垂直方向に伸びる電源配線２０３とが、各画素３近傍の交点２０５で接続されている。すなわち、画素アレイ３０における電源配線網は、画素行毎に水平方向に伸びる各電源配線２００と、画素列毎に垂直方向に伸びる各電源配線２０３とが接続されている構成となっている。

　画素アレイ３０および実施の形態３に係る画素アレイにおいて、画素３および画素３Ｂにおける増幅トランジスタ１０５のドレインは、電源配線２０３を介して、同列の画素３または画素３Ｂにおける増幅トランジスタのドレインと接続されている。

　一方で、画素３および画素３Ｂにおける増幅トランジスタ１０５のゲートは、同じ画素３または画素３Ｂ内のフローティングディフュージョン部１０８に接続されている。そして、画素３および画素３Ｂにおける増幅トランジスタ１０５のゲート・ドレイン間に寄生容量Ｃｇｄが存在している。

　前述した通り、画素アレイ３０において、第１の電荷蓄積部１１０をリセットする際に、第１の電荷蓄積部１１０の第１の一方の電極と第１の他方の電極とを短絡する、第２の転送トランジスタ１０３、リセットトランジスタ１００、電源配線２００、電源配線２０３、および、スイッチトランジスタ１０７を通る短絡経路に電流が流れるため、電源配線２００の電位が変動する。

　また、第１の電荷蓄積部１１０をリセットしている期間には、他の行では、これと並行して読み出し動作が行われている。

　読み出し動作が行われている行の画素３において、電源配線２００の電位が変動すると、増幅トランジスタ１０５のゲート・ドレイン間の寄生容量Ｃｇｄにより、フローティングディフュージョン部１０８に電荷が注入される。そして、このフローティングディフュージョン部１０８への電荷の注入が、画素３から出力される画素信号のノイズとなる。

　これに対して、実施の形態３に係る画素アレイでは、電源配線２００と電源配線２０３とが接続されていないため、第１の電荷蓄積部１１０をリセットする際に、第１の電荷蓄積部１１０の第１の一方の電極と第１の他方の電極とを短絡する短絡経路に、電源配線２００が含まれない。このため、第１の電荷蓄積部１１０をリセットする際の、電源配線２００の電位の変動が抑制される。

　したがって、実施の形態３に係る画素アレイでは、画素３Ｂから出力される画素信号のノイズが抑制される。

　なお、実施の形態３に係る画素アレイの外部において、電源配線２００に電源電圧を供給する供給源と、電源配線２０３に電源電圧を供給する供給源とは、同一であっても、互いに異なっていてもよい。

　同一である場合には、実施の形態３に係る画素アレイの外部において、電源配線２００と、電源配線２０３とが、高抵抗で接続され、デカップリング容量等により安定化されていればよい。

　（実施の形態４）
　以下、実施の形態１に係る固体撮像装置１から、一部の構成が変更されて構成される実施の形態４に係る固体撮像装置について説明する。

　実施の形態４に係る固体撮像装置は、固体撮像装置１から、画素アレイ３０における同列に隣接する２つの画素３が、フローティングディフュージョン部１０８を共有する１つの画素にマージされるように変更されて構成された例となっている。

　ここでは、実施の形態４に係る固体撮像装置について、固体撮像装置１と同様の構成要素については、既に説明済みであるとして同じ符号を振ってその詳細な説明を省略し、固体撮像装置１との相違点を中心に説明する。

　図１１は、実施の形態４に係る画素３Ｃの構成を示す回路図である。

　図１２は、実施の形態４に係る画素アレイのうちの、ｙ行ｘ列に位置する画素３Ｃ近傍の回路構成を示す回路図である。

　図１１、図１２に示すように、画素３Ｃは、画素アレイ３０における同列に隣接する２つの画素３が、フローティングディフュージョン部１０８と、ポテンシャル部１１１と、リセットトランジスタ１００と、第３の転送トランジスタ１０４と、増幅トランジスタ１０５と、選択トランジスタ１０６とを共有するようにマージされて構成される。

　より具体的には、画素３Ｃは、図１１に示すように、画素３に対して、第２の光電変換部１０９ａと、第２の電荷蓄積部１１０ａと、第４の転送トランジスタ１０１ａと、第５の転送トランジスタ１０３ａと、オーバフロートランジスタ１０２ａとが追加されて構成される。

　第２の光電変換部１０９ａは、第１の光電変換部１０９と同様である。第２の光電変換部１０９ａは、受光した光を信号電荷に変換する。すなわち、第２の光電変換部１０９ａは、受光量に応じた信号電荷を生成し、生成した信号電荷を蓄積する。

　第２の光電変換部１０９ａは、第１の光電変換部１０９と同様に、例えば、ＰＮ接合を有するフォトダイオードにより実現される。

　第２の電荷蓄積部１１０ａは、第１の電荷蓄積部１１０と同様である。第２の電荷蓄積部１１０ａは、第２の一方の電極と第２の他方の電極とを有し、第２の一方の電極に第２の光電変換部１０９ａにより生成された信号電荷を蓄積するためのキャパシタであって、第２の一方の電極が第２の光電変換部１０９ａに接続されたキャパシタから構成される容量である。

　図１１に示す画素３Ｃの構成例においては、第２の電荷蓄積部１１０ａの第２の一方の電極は、オーバフロートランジスタ１０２ａを介して、第２の光電変換部１０９ａに接続される。

　第２の電荷蓄積部１１０ａは、第１の電荷蓄積部１１０と同様に、例えば、画素３Ｃが形成される半導体基板の表面のうちの、第２の光電変換部１０９ａが形成される受光面とは反対側の表面側に形成された、金属配線層間を利用する高密度のボルテージドメイン容量（例えば、ＭＩＭ容量）により実現される。

　第２の電荷蓄積部１１０ａの第２の他方の電極には、駆動部２から、可変電圧ＰＶＤＤが供給される。

　第４の転送トランジスタ１０１ａは、第１の転送トランジスタ１０１と同様である。第４の転送トランジスタ１０１ａは、ソースおよびドレインの一方が第２の光電変換部１０９ａに接続され他方がフローティングディフュージョン部１０８に接続される。

　第４の転送トランジスタ１０１ａは、ＮＭＯＳトランジスタであって、ゲートに駆動信号ＴＧａが印加される。このため、第４の転送トランジスタ１０１ａは、駆動信号ＴＧａが論理レベルローとなると、非導通状態となり、駆動信号ＴＧａが論理レベルハイとなると、導通状態となる。

　第４の転送トランジスタ１０１ａが導通状態になると、第２の光電変換部１０９ａに蓄積されている信号電荷が、第４の転送トランジスタ１０１ａを介して、フローティングディフュージョン部１０８に転送される。

　第５の転送トランジスタ１０３ａは、第２の転送トランジスタ１０３と同様である。第５の転送トランジスタ１０３ａは、ソースおよびドレインの一方が第２の電荷蓄積部１１０ａの第２の一方の電極に接続され他方がポテンシャル部１１１に接続される。

　第５の転送トランジスタ１０３ａは、ＮＭＯＳトランジスタであって、ゲートに駆動信号ＴＧＣａが印加される。このため、第５の転送トランジスタ１０３ａは、駆動信号ＴＧＣａが論理レベルローとなると、非導通状態となり、駆動信号ＴＧＣａが論理レベルハイとなると、導通状態となる。

　第５の転送トランジスタ１０３ａが導通状態になると、第２の電荷蓄積部１１０ａの第２の一方の電極の電位と、ポテンシャル部１１１の電位とが結合される。

　オーバフロートランジスタ１０２ａは、オーバフロートランジスタ１０２と同様である。オーバフロートランジスタ１０２ａは、ソースおよびドレインの一方が第２の光電変換部１０９ａに接続され他方が第２の電荷蓄積部１１０ａの第２の一方の電極に接続される。

　オーバフロートランジスタ１０２ａは、ＮＭＯＳトランジスタであって、ゲートに駆動信号ＯＦａが印加される。

　このため、駆動信号ＯＦａを制御することで、第２の光電変換部１０９ａと第２の電荷蓄積部１１０ａの第２の一方の電極との間のポテンシャル障壁の高さを制御することができる。

　第２の光電変換部１０９ａにより生成された信号電荷の内、上記ポテンシャル障壁を超えるポテンシャルを有する信号電荷が、第２の光電変換部１０９ａから第２の電荷蓄積部１１０ａに転送される。

　画素３Ｃは、例えば、オーバフロートランジスタ１０２ａを備えずに、第２の光電変換部１０９ａと第２の電荷蓄積部１１０ａの第２の一方の電極とが直接接続される構成例も考えられる。この構成例の場合には、第２の光電変換部１０９ａと第２の電荷蓄積部１１０ａの第２の一方の電極との間のポテンシャル障壁の高さは固定となる。

　上記構成の画素３Ｃは、上述した通り、２個の画素３からなる構成に対して、フローティングディフュージョン部１０８と、ポテンシャル部１１１と、リセットトランジスタ１００と、第３の転送トランジスタ１０４と、増幅トランジスタ１０５と、選択トランジスタ１０６との構成要素が削除されて構成される。このため、画素３Ｃにおける、第１の光電変換部１０９および第２の光電変換部１０９ａのサイズを、画素３における、第１の光電変換部１０９のサイズよりも、これら削除された構成要素の分大きくすることができる。

　また、実施の形態４に係る固体撮像装置が行う露光開始処理および読み出し処理は、実施の形態１において説明した、固体撮像装置が行う露光処理および読み出し処理と同様の処理であるため、これらの詳細についての説明を省略するが、駆動信号ＲＳ、駆動信号ＧＣ、駆動信号ＳＥＬ、駆動信号ＰＶＤＤＳＥＬ、および、可変電圧ＰＶＤＤは、隣接する２行の走査期間に亘って、露光開始処理および読み出し処理で同じ動作が繰り返され、駆動信号ＴＣＣ、駆動信号ＴＧＣａ、駆動信号ＴＧ、駆動信号ＴＧａ、駆動信号ＯＦ、および、駆動信号ＯＦａは、１行毎に、露光開始処理および読み出し処理で同じ動作が繰り返されることとなる。

　また、図１２および図３からわかるように、実施の形態４に係る画素アレイにおいては、画素アレイ３０に対して、ｙ－１行の画素を駆動する駆動信号の数が半分に削減され、さらに、ｙ－１行の駆動信号ＰＶＤＤＳＥＬが不要となり、ｙ－１行のＰＶＤＤ配線２０２が不要となる。

　このように、実施の形態４に係る画素アレイは、画素アレイ３０よりも、水平方向に伸びる配線の密集度が低減される。

　（実施の形態５）
　以下、実施の形態１～３、変形例１～２における駆動部２の構成例について説明する。

　ここでは、駆動部２を説明するにあたって、実施の形態１～３、変形例１～２において登場した構成要素については、既に説明済みであるとして同じ符号を振ってその詳細な説明を省略する。

　以下では、駆動部２について、便宜上、実施の形態１に係る固体撮像装置１が備えるとして説明するが、他の実施の形態および変形例に係る固体撮像装置が備える場合においても同様である。

　前述した通り、駆動部２は、画素アレイ３０の各行に対して、可変電圧ＰＶＤＤを出力する。

　図１３Ａは、駆動部２が、画素アレイ３０の各行のそれぞれに対して、可変電圧ＰＶＤＤを出力する可変電圧源３００を備えている様子を示すブロック図である。

　図１３Ａに示すように、駆動部２は、画素アレイ３０の各行のそれぞれに対応する、画素アレイ３０の行数個の可変電圧源３００を備える。

　可変電圧源３００は、電源配線２００に電圧を供給する電圧供給源と同一の電圧供給源から供給される、電源配線２００の電位と同電位の電圧ＡＶＤＤＰ（第１の電圧）と、ＬＤＯ（低ドロップアウトレギュレータ（不図示））から供給される、電源配線２００の電位と異電位の電圧ＶＬＤＯ（第２の電圧）とのうち、いずれか一方の電圧を択一的に選択して、ＰＶＤＤ配線２０２を介して、対応する列に配置された画素３のそれぞれにおける第１の電荷蓄積部１１０の第１の他方の電極に出力する。

　ここで、電圧ＶＬＤＯ（第２の電圧）は、第１の電荷蓄積部１１０の露光期間中の電位を下げるために予め設定された、電圧ＡＶＤＤＰ（第１の電圧）の電位より低い所定の設定電圧である。

　トランジスタ３０１は、ソースおよびドレインの一方が電圧ＡＶＤＤＰを供給する電源配線に接続され他方がＰＶＤＤ配線２０２に接続される。

　トランジスタ３０１は、高耐圧のＮＭＯＳトランジスタであって、ゲートに、タイミング制御部５から出力される駆動信号ＰＶＤＤＲＳＴが印加される。

　このため、トランジスタ３０１は、駆動信号ＰＶＤＤＲＳＴが論理レベルローとなると、非導通状態となり、駆動信号ＰＶＤＤＲＳＴが論理レベルハイとなると、導通状態となる。

　トランジスタ３０１が導通状態となると、可変電圧源３００は、ＰＶＤＤ配線２０２に電圧ＡＶＤＤＰを出力する。

　トランジスタ３０２は、ソースおよびドレインの一方が電圧ＶＬＤＯを供給する電源配線に接続され他方がＰＶＤＤ配線２０２に接続される。

　トランジスタ３０２は、高耐圧のＮＭＯＳトランジスタであって、ゲートに、タイミング制御部５から出力される駆動信号ＰＶＤＤＬＤＯが印加される。

　このため、トランジスタ３０２は、駆動信号ＰＶＤＤＬＤＯが論理レベルローとなると、非導通状態となり、駆動信号ＰＶＤＤＬＤＯが論理レベルハイとなると、導通状態となる。

　トランジスタ３０２が導通状態となると、可変電圧源３００は、ＰＶＤＤ配線２０２に電圧ＶＬＤＯを出力する。

　ここで、タイミング制御部５から出力される、駆動信号ＰＶＤＤＲＳＴと駆動信号ＰＶＤＤＬＤＯとは、互いに排他的な信号となるように、タイミング制御部５により制御されている。

　また、駆動信号ＰＶＤＤＲＳＴおよび駆動信号ＰＶＤＤＬＤＯの論理レベルハイおよび論理レベルローの電位は、それぞれ、昇降圧電源（不図示）から供給される電圧信号によって駆動部２内で、電圧ＡＶＤＤＰおよび電圧ＶＬＤＯをＰＶＤＤ配線２０２に出力または遮断することができる電位にレベルシフトされている。

　図１３Ｂは、可変電圧源３００が可変電圧ＰＶＤＤを出力する様子を示すタイミングチャートである。

　図１３Ｂにおいて、横軸に記載している時刻ｔ３および時刻ｔ４は、図４に図示する露光開始処理のタイミングチャートにおける時刻ｔ３および時刻ｔ４と同様の時刻を示し、また、時刻ｔ１８および時刻ｔ２１は、図５に図示する読み出し処理のタイミングチャートにおける時刻ｔ１８および時刻ｔ２１と同様の時刻を示す。

　時刻ｔ３または時刻ｔ１８より前の時刻は、第１の電荷蓄積部１１０の露光蓄積期間である。

　図１３Ｂに示すように、時刻ｔ３または時刻ｔ１８より前の、第１の電荷蓄積部１１０の露光蓄積期間に、駆動信号ＰＶＤＤＲＳＴは論理レベルローを維持し、駆動信号ＰＶＤＤＬＤＯは論理レベルハイを維持する。

　これにより、第１のトランジスタ３０１が非導通状態となり、第２のトランジスタ３０２が導通状態となる。

　このため、可変電圧源３００は、ＰＶＤＤ配線２０２に、画素３のリセット期間または読み出し期間の電圧の電位よりも低い電位の設定電圧（ここでは、電圧ＶＬＤＯ）を出力する。

　その後、時刻ｔ３または時刻ｔ１８になると、駆動信号ＰＶＤＤＲＳＴが立ち上がり、駆動信号ＰＶＤＤＬＤＯが立ち下がる。

　これにより、第１のトランジスタ３０１が導通状態となり、第２のトランジスタ３０２が非導通状態となる。

　このため、可変電圧源３００は、ＰＶＤＤ配線２０２に出力する電圧を、電圧ＶＬＤＯから電圧ＡＶＤＤＰに切り替える。

　この時、上述したように、電源配線２００に電圧を供給する電圧源と、トランジスタ３０１のソースおよびドレインの一方に電圧を供給する電圧源とが同一の電圧源であるため、スイッチトランジスタ１０７のソースおよびドレインの一方と他方との電位が完全に一致する。このため、第１の電荷蓄積部１１０の第１の一方の電極と第１の他方の電極との電位が収束した後において、スイッチトランジスタ１０７のソースおよびドレインの一方と他方との間で、微小電流さえ流れない。これにより、固体撮像装置１における消費電力の増加を抑制することができ、さらには、画素３間の初期化電位のバラツキを抑制することができる。

　（補足）
　以上のように、本出願において開示する技術の例示として、実施の形態１～５および変形例１～２に基づいて説明した。しかしながら、本開示は、これら実施の形態および変形例に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態または変形例における構成要素を組み合わせて構築される形態も、本開示の１つまたは複数の態様の範囲内に含まれてもよい。

　（１）実施の形態１～５、および、変形例１～２に係る固体撮像装置において、駆動部２は、必ずしも、実施の形態１～５、および、変形例１～２に係る画素アレイの水平方向における一方向から各画素を駆動する構成に限定される必要はない。例えば、駆動部２は、画素アレイの水平方向における両方向から、画素アレイの各画素を駆動する構成であってもよい。

　（２）実施の形態１～３、および、変形例１～２に係る固体撮像装置において、実施の形態１～３、および、変形例１～２に係る画素は、第１の光電変換部１０９を１個備えるとして説明した。しかしながら、実施の形態１～３、および、変形例１～２に係る画素は、第１の光電変換部１０９を１個備える構成に限定される必要はない。例えば、実施の形態１～３、および、変形例１～２に係る画素は、第１の光電変換部１０９を２個以上備える構成であってもよい。

　（３）実施の形態１～３、および、変形例１～２に係る固体撮像装置において、実施の形態１～３、および、変形例１～２に係る画素は、第１の電荷蓄積部１１０を１個備えるとして説明した。しかしながら、実施の形態１～３、および、変形例１～２に係る画素は、第１の電荷蓄積部１１０を１個備える構成に限定される必要はない。例えば、実施の形態１～３、および、変形例１～２に係る画素は、第１の電荷蓄積部１１０を２個以上備える構成であってもよい。

　（４）実施の形態１～５、および、変形例１～２に係る固体撮像装置において、スイッチトランジスタ１０７および第１の電荷蓄積部１１０を、裏面照射型の基板表面側の素子領域およびその配線層内に配置するとしてもよい。

　または、実施の形態１～５、および、変形例１～２に係る固体撮像装置を、第１の光電変換部１０９および各種転送トランジスタ等を形成する半導体チップと、読み出し回路、ＡＤ変換以降の処理回路等を形成する半導体チップとを積層させて貼り合わせた積層構造型の固体撮像装置に適用する場合において、スイッチトランジスタ１０７および第１の電荷蓄積部１１０を、後者の半導体チップに形成するとしてもよい。

　この際には、第１の光電変換部１０９と、スイッチトランジスタ１０７および第１の電荷蓄積部１１０との物理的な位置関係の制約が緩和されるため、第１の光電変換部１０９の領域を拡大することが可能となり、また、スイッチトランジスタ１０７のチャネル幅を拡大することでスイッチトランジスタ１０７のオン抵抗を低減することが可能となる。

　本開示は、画像を撮像する固体撮像装置等に広く利用可能である。

　１　固体撮像装置
　２　駆動部
　３、３Ａ、３Ｂ、３Ｃ　画素
　４　ランプ生成回路
　５　タイミング制御部
　６　比較器
　７　カウンタ
　８　デジタルメモリ
　９　水平走査回路
　１０　高速インターフェース
　１１　サンプルホールド
　３０、３０Ａ、３０Ｂ、３０Ｃ　画素アレイ
　４０Ｖ、４０Ｖ１、４０Ｖｎ　垂直信号線
　５０Ｈ、５０Ｈ１、５０Ｈｍ　制御信号線群
　１００　リセットトランジスタ
　１０１　第１の転送トランジスタ
　１０１ａ　第４の転送トランジスタ
　１０２、１０２ａ　オーバフロートランジスタ
　１０３　第２の転送トランジスタ
　１０３ａ　第５の転送トランジスタ
　１０４　第３の転送トランジスタ
　１０５　増幅トランジスタ
　１０６　選択トランジスタ
　１０７　スイッチトランジスタ
　１０８　フローティングディフュージョン部
　１０９　第１の光電変換部
　１０９ａ　第２の光電変換部
　１１０　第１の電荷蓄積部
　１１０ａ　第２の電荷蓄積部
　１１１　ポテンシャル部
　２００、２００ｙ、２００ｙ－１、２０３、２０３ｘ、２０３ｘ＋１　電源配線
　２０２　ＰＶＤＤ配線
　２０５　交点
　３００　可変電圧源
　３０１、３０２　トランジスタ

Claims (10)

1. 　第１の画素を含む複数の画素が行列状に配置された画素アレイを備える固体撮像装置であって、
   　前記第１の画素は、
   　受光した光を第１の信号電荷に変換する第１の光電変換部と、
   　前記第１の信号電荷を蓄積するためのフローティングディフュージョン部と、
   　第１の一方の電極と第１の他方の電極とを有し、前記第１の一方の電極に前記第１の信号電荷を蓄積するためのキャパシタから構成される第１の電荷蓄積部と、
   　ソースおよびドレインの一方が前記第１の光電変換部に接続され他方が前記フローティングディフュージョン部に接続された第１の転送トランジスタと、
   　ソースおよびドレインの一方が前記第１の一方の電極に接続された第２の転送トランジスタと、
   　ソースおよびドレインの一方が前記第２の転送トランジスタのソースおよびドレインの他方に接続され他方が第１の電源配線に接続されたリセットトランジスタと、
   　ゲートが前記フローティングディフュージョン部に接続された増幅トランジスタと、
   　ドレインが、前記増幅トランジスタのソースに接続され、ソースが垂直信号線に接続された選択トランジスタと、
   　ソースおよびドレインの一方が前記第１の他方の電極に接続され、ソースおよびドレインの他方が前記第１の電源配線に接続されたスイッチトランジスタと、を備える
   　固体撮像装置。
2. 　前記複数の画素のそれぞれは、前記第１の画素である
   　請求項１に記載の固体撮像装置。
3. 　前記複数の画素の一部は、前記第１の画素とは異なる第２の画素である
   　請求項１に記載の固体撮像装置。
4. 　前記第１の画素は、さらに、ソースおよびドレインの一方が前記第１の光電変換部に接続され他方が前記第１の一方の電極に接続されたオーバフロートランジスタを備え、
   　前記第１の一方の電極は、前記オーバフロートランジスタを介して前記第１の光電変換部に接続される
   　請求項１に記載の固体撮像装置。
5. 　前記第１の画素は、さらに、ソースおよびドレインの一方が前記第２の転送トランジスタのソースおよびドレインの前記他方に接続され他方が前記フローティングディフュージョン部に接続された第３の転送トランジスタを備える
   　請求項１に記載の固体撮像装置。
6. 　前記第１の画素は、さらに、
   　受光した光を第２の信号電荷に変換する第２の光電変換部と、
   　第２の一方の電極と第２の他方の電極とを有し、前記第２の一方の電極に前記第２の信号電荷を蓄積するためのキャパシタから構成される第２の電荷蓄積部と、
   　ソースおよびドレインの一方が前記第２の光電変換部に接続され他方が前記フローティングディフュージョン部に接続された第４の転送トランジスタと、
   　ソースおよびドレインの一方が前記第２の一方の電極に接続され他方が前記第２の転送トランジスタのソースおよびドレインの前記他方に接続された第５の転送トランジスタと、を備える
   　請求項１に記載の固体撮像装置。
7. 　前記画素アレイは、各列に１以上の前記第１の画素が配置され、
   　前記固体撮像装置は、さらに、前記画素アレイの各列に対応する複数の可変電圧源であって、前記第１の電源配線の電位と同電位の第１の電圧と、前記第１の電源配線の電位と異なる電位の第２の電圧とのうち、いずれか一方の電圧を択一的に選択して、対応する列に配置された前記１以上の第１の画素のそれぞれにおける前記第１の他方の電極に出力する複数の可変電圧源を備える
   　請求項１から請求項６のいずれか１項に記載の固体撮像装置。
8. 　前記増幅トランジスタのソースは、前記画素アレイの内部において前記第１の電源配線と接続されていない第２の電源配線に接続される
   　請求項１から請求項６のいずれか１項に記載の固体撮像装置。
9. 　前記第１の画素と前記第２の画素とは複数であり、
   　前記複数の第１の画素には、透過する光をフィルタリングするカラーフィルタを透過した第１の色の光が照射され、前記複数の第２の画素には、前記カラーフィルタを透過した、前記第１の色とは異なる第２の色の光が照射され、
   　前記複数の第２の画素の各第２の画素において、当該第２の画素と、当該第２の画素の最も近傍に位置する前記第１の画素との、前記画素アレイにおける相対位置関係が等しい
   　請求項３に記載の固体撮像装置。
10. 　請求項５に記載の固体撮像装置を制御する制御方法であって、
    　前記リセットトランジスタのゲートに印加する駆動信号ＲＳと、前記第３の転送トランジスタのゲートに印加する駆動信号ＧＣとを、論理レベルローから論理レベルハイへと立ち上げて、その後、前記第１の転送トランジスタのゲートに印加する駆動信号ＴＧを、論理レベルローから論理レベルハイへと立ち上げる第１のステップと、
    　前記第１のステップの後に、前記駆動信号ＴＧを、論理レベルハイから論理レベルローへと立ち下げて、その後、前記駆動信号ＲＳと前記駆動信号ＧＣとを、論理レベルハイから論理レベルローへと立ち下げる第２のステップと、
    　前記第２のステップの後に、前記駆動信号ＲＳと、前記第２の転送トランジスタのゲートに印加する駆動信号ＴＧＣと、前記スイッチトランジスタのゲートに印加する駆動信号ＰＶＤＤＳＥＬとを論理レベルローから論理レベルハイへと立ち上げ、前記第１の他方の電極を、前記第１の電源配線の電位より低い所定の設定電圧から、前記第１の電源配線の電位と同電位の電源電圧に変更する第３のステップと、
    　前記第３のステップの後に、前記駆動信号ＲＳを、論理レベルハイから論理レベルローへと立ち下げて、その後、前記駆動信号ＴＧＣと、前記駆動信号ＰＶＤＤＳＥＬとを、論理レベルハイから論理レベルローへと立ち下げ、前記第１の他方の電極を、前記電源電圧から、前記設定電圧に変更する第４のステップと、を有する
    　制御方法。

Images